JP2024512647A - 明示的な動きシグナリングを用いた幾何学的分割 - Google Patents

Abstract

幾何学的分割モード（ＧＰＭ）でビデオブロックを復号するための方法、装置、及び非一時的コンピュータ可読記憶媒体が提供される。本方法は、ビデオブロックを第１及び第２の幾何学的分割に分割することと、第１の幾何学的分割のための第１の予測リストを取得することと、第２の幾何学的分割のための第２の予測リストを取得することと、第１及び第２の予測リストに基づいて第１及び第２の幾何学的分割に明示的動きシグナリング（ＥＭＳ）を伴うＧＰＭを適用することによって、第１及び第２の幾何学的分割のための動きベクトル（ＭＶ）を取得することと、ＭＶに基づいて第１及び第２の幾何学的分割の予測サンプルを取得することとを含む。

Description

［関連出願の相互参照］
本出願は、２０２１年４月９日に出願された米国特許仮出願第６３／１７３，３０３号に基づくとともに、それに対する優先権を主張するものであり、その開示は、あらゆる目的のためにその全体を、本明細書の一部を構成するものとして援用する。

本開示は、ビデオコーディング、及び圧縮に関する。より詳細には、本開示は、幾何学的分割（ＧＰＭ）モードのコーディング効率を改善することに関する方法、及び装置に関する。

様々なビデオコーディング技法が、ビデオデータを圧縮するために使用され得る。ビデオコーディングは、１以上のビデオコーディング規格に従って実行される。例えば、最近では、いくつかの周知のビデオコーディング規格には多用途ビデオコーディング（ＶＣＣ）、高効率ビデオコーディング（ＨＥＶＣ、Ｈ.２６５又はＭＰＥＧ－Ｈ Ｐａｒｔ２としても知られる）、及びアドバンスド・ビデオコーディング（ＡＶＣ、Ｈ．２６４又はＭＰＥＧ－４ Ｐａｒｔ１０としても知られる）が含まれ、これらはＩＳＯ／ＩＥＣ ＭＰＥＧ、及びＩＴＵ－Ｔ ＶＥＣＧによって共同開発される。ＡＯＭｅｄｉａ Ｖｉｄｅｏ １（ＡＶ１）は、Ａｌｌｉａｎｃｅ ｆｏｒ Ｏｐｅｎ Ｍｅｄｉａ（ＡＯＭ）によって、その前の標準ＶＰ９の後継として開発された。オーディオビデオコーディング（ＡＶＳ）は、デジタルオーディオ、及びデジタルビデオ圧縮規格を指すが、中国のオーディオ及びビデオコーディング規格ワークグループによって開発された別のビデオ圧縮規格シリーズである。既存のビデオコーディング規格のほとんどは、有名なハイブリッドビデオコーディングフレームワーク上に構築され、すなわち、ビデオ画像又はシーケンスに存在する冗長性を低減するためにブロックベースの予測方法（例えば、インター予測、イントラ予測）を使用し、予測誤差のエネルギーを圧縮するために変換コーディングを使用する。ビデオコーディング技法の重要な目標は、ビデオ品質の劣化を回避又は最小限に抑えながら、ビデオデータをより低いビットレートを使用する形式に圧縮することである。

本開示は、ビデオコーディングのための方法及び装置、並びにその非一時的コンピュータ可読記憶媒体を提供する。

幾何学的分割モード（ＧＰＭ）でビデオブロックを復号する方法が提供される。本方法は、ビデオブロックを第１の幾何学的分割と第２の幾何学的分割とに分割することを含み得る。本方法は、第１の幾何学的分割のための第１の動きベクトル精緻化（ＭＶＲ）を取得することと、第２の幾何学的分割のための第２のＭＶＲを取得することとを含み得る。本方法は、第１及び第２の予測リストに基づいて、明示的動きシグナリング（ＥＭＳ）を伴うＧＰＭを、第１及び第２の幾何学的分割に適用することによって、第１及び第２の幾何学的分割の動きベクトル（ＭＶ）を取得することを含み得る。本方法は、ＭＶに基づいて第１及び第２の幾何学的分割の予測サンプルを取得することを含み得る。

本開示の第２の態様によれば、ＧＰＭにおいてビデオブロックを復号する方法が提供される。本方法は、ビデオブロックを第１及び第２の幾何学的分割に区分することと、第１の幾何学的分割のための第１のＭＶと、第２の幾何学的分割のための第２のＭＶとを取得することとを含み得る。本方法は、第１及び第２の予測リストに基づいて、第１及び第２の幾何学的分割にＭＶＲを伴うＧＰＭ、又はＥＭＳを伴うＧＰＭを適用することによって、第１及び第２の幾何学的分割のＭＶを取得することを含み得る。本方法は、ＭＶに基づいて第１及び第２の幾何学的分割の予測サンプルを取得することを含み得る。

本開示の第３の態様によれば、ビデオコーディングのための装置が提供される。本装置は、１以上のプロセッサと、非一時的コンピュータ可読記憶媒体とを含み得る。非一時的コンピュータ可読記憶媒体は、１以上のプロセッサによって実行可能な命令を記憶するように構成される。１以上のプロセッサは、命令の実行の際に、第１又は第２の態様における方法を実行するように構成される。

本開示の第４の態様によれば、非一時的なコンピュータ可読記憶媒体が提供される。非一時的コンピュータ可読記憶媒体は、１以上のコンピュータプロセッサに、１以上のコンピュータプロセッサによって実行されるときに、第１の態様又は第２の態様における方法を実行させるコンピュータ実行可能命令を記憶し得る。

添付の図面は、本明細書に組み込まれ、本明細書の一部を構成するが、詳細な説明と共に本開示と一致する実施例を例示し、本開示の原理を説明するのに役立つ。
図１は、本開示の一実施例によるエンコーダのブロック図である。 図２は、本開示の一実施例によるデコーダのブロック図である。 図３Ａは、本開示の一実施例に係るマルチタイプツリー構造におけるブロック分割を例示する図である。 図３Ｂは、本開示の一実施例に係るマルチタイプツリー構造におけるブロック分割を例示する図である。 図３Ｃは、本開示の一実施例に係るマルチタイプツリー構造におけるブロック分割を例示する図である。 図３Ｄは、本開示の一実施例に係るマルチタイプツリー構造におけるブロック分割を例示する図である。 図３Ｅは、本開示の一実施例に係るマルチタイプツリー構造におけるブロック分割を例示する図である。 図４は、本開示の一実施例に係る、許可された幾何学的分割（ＧＰＭ）の図である。 図５は、本開示の一実施例に係る片予測動きベクトル選択を例示する表である。 図６Ａは、本開示の一実施例に係る動きベクトル差分（ＭＭＶＤ）モードの図である。 図６Ｂは、本開示の一実施例に係るＭＭＶＤモードの図である。 図７は、本開示の一実施例による、ＧＰＭにおいてビデオブロックを復号化する方法である。 図８は、本開示の一実施例による、ＧＰＭにおいてビデオブロックを復号化する方法である。 図９は、本開示の一実施例によるユーザインタフェースと結合されたコンピューティング環境を例示する図である。

ここで、実施形態について詳細に説明するが、その実施例は添付の図面に例示されている。以下の説明では、異なる図面において同じ番号が、別途示されない限り、同一又は類似の要素を表す、添付図面を参照する。以下の実施形態の説明に記載される具体例は、本開示と一致するすべての具体例を表すわけではない。むしろ、それらは、添付の特許請求の範囲に記載されるように、本開示に関連する態様と一致する装置及び方法の例示にすぎない。

本開示で使用される用語は、特定の実施形態を説明するためのものにすぎず、本開示を限定することを意図するものではない。本開示、及び添付の特許請求の範囲で使用されるように、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は文脈が明らかに他のものを示唆するものでない限り、複数形も含むことを意図している。本明細書で使用される「及び／又は」という用語も、関連して列挙された品目のうちの１以上の、いずれか又はすべての可能な組合せを示唆、及び含むことを意図していることが理解されるべきである。

「第１の」、「第２の」、「第３の」等の用語は様々な情報を説明するために本明細書で使用され得るが、情報はこれらの用語によって限定されるべきではないことを理解されたい。これらの用語は、あるカテゴリの情報を他のものから区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の情報を第２の情報と呼ぶことができ、同様に、第２の情報を第１の情報と呼ぶこともできる。本明細書で使用するとき、用語「の場合（if）」は、文脈に応じて「のとき（when）」又は「の際（upon）」又は「の判断に応じて（in response to a judgment）」を意味すると理解することができる。

第１世代のＡＶＳ規格は、中国の国家規格「情報技術、アドバンスド・オーディオビデオコーディング、パート２：ビデオ」（ＡＶＳ１として知られている）及び「情報技術、アドバンスド・オーディオビデオコーディングパート１６：ラジオテレビビデオ」（ＡＶＳ＋として知られている）を含む。これは、ＭＰＥＧ－２規格と比較して、同じ知覚品質で約５０％のビットレートの節約を提供することができる。２００６年２月、中国の国家規格として、ＡＶＳ１規格ビデオパートが公表された。第２世代のＡＶＳ規格は、主に追加のＨＤテレビ番組の伝送を対象とする一連の中国の国家規格「Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｅｆｆｉｃｉｅｎｔ Ｍｕｌｔｉｍｅｄｉａ Ｃｏｄｉｎｇ」（ＡＶＳ２として知られている）を含む。ＡＶＳ２のコーディング効率はＡＶＳ＋の２倍である。２０１６年５月、中国の国家規格としてＡＶＳ２が発行された。一方、ＡＶＳ２規格ビデオパートは、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）によって、実用のための１つの国際規格として提出された。ＡＶＳ３規格は、最新の国際規格ＨＥＶＣのコーディング効率を超えることを目的としたＵＨＤビデオアプリケーションのための１つの新しい世代のビデオコーディング規格である。２０１９年３月、第６８回ＡＶＳ会議では、ＡＶＳ３－Ｐ２ベースラインが終了し、ＨＥＶＣ規格よりも約３０％のビットレート削減が可能となった。現在、ＡＶＳ３規格の参照実施を実証するために、高性能モデル（ＨＰＭ）と呼ばれる１つの参照ソフトウェアがＡＶＳグループによって維持されている。

ＨＥＶＣと同様に、ＡＶＳ３規格は、ブロックベースのハイブリッドビデオコーディングフレームワークに基づいて構築される。

図１は、ＶＶＣのためのブロックベースのビデオエンコーダの一般的な図を示す。具体的には、図１は典型的なエンコーダ１００を示す。エンコーダ１００は、ビデオ入力１１０と、動き補償１１２と、動き推定１１４と、イントラ／インターモード決定１１６と、ブロック予測器１４０と、加算器１２８と、変換１３０と、量子化１３２と、予測関連情報１４２と、イントラ予測１１８と、ピクチャバッファ１２０と、逆量子化１３４と、逆変換１３６と、加算器１２６と、メモリ１２４と、ループ内フィルタ１２２と、エントロピーコーディング１３８と、ビットストリーム１４４とを有する。

エンコーダ１００において、ビデオフレームは、処理のために複数のビデオブロックに分割される。所与のビデオブロックごとに、インター予測手法又はイントラ予測手法のいずれかに基づいて予測が形成される。

現在のビデオブロックと、ビデオ入力１１０の一部と、ブロック予測器１４０の一部であるその予測器との間の差分を表す予測残差は、加算器１２８から変換１３０に送られる。変換係数は、次いで、変換１３０からエントロピー低減のための量子化１３２に送られる。次いで、量子化された係数は、エントロピーコーディング１３８に供給されて、圧縮されたビデオビットストリームを生成する。図１に示すように、ビデオブロック分割情報、動きベクトル（ＭＶ）、参照ピクチャインデックス、及びイントラ予測モードなどの、イントラ／インターモード決定１１６からの予測関連情報１４２もまた、エントロピーコーディング１３８を通して供給され、圧縮ビットストリーム１４４に保存される。圧縮ビットストリーム１４４は、ビデオビットストリームを含む。

エンコーダ１００では、予測の目的で画素を再構成するために、デコーダ関連回路も必要とされる。第１に、逆量子化１３４及び逆変換１３６によって予測残差が再構成される。この再構成された予測残差は、ブロック予測器１４０と組み合わされて、現在のビデオブロックのためのフィルタリングされていない再構成画素を生成する。

空間予測(又は「イントラ予測」)は、現在のビデオブロックと同じビデオフレーム中の既にコーディングされた隣接ブロック(参照サンプルと呼ばれる)のサンプルからの画素を使用して、現在のビデオブロックを予測する。

時間予測（「インター予測」とも呼ばれる）は、既にコーディングされたビデオピクチャからの再構成された画素を使用して、現在のビデオブロックを予測する。時間予測は、ビデオ信号に固有の時間的冗長性を低減する。時間予測は、ビデオ信号に固有の時間的冗長性を低減する。所与のコーディングユニット（ＣＵ）、又はコーディングブロックのための時間予測信号は、通常、現在のＣＵとその時間基準との間の動きの量及び方向を示す１以上のＭＶによってシグナリングされる。さらに、複数の参照ピクチャがサポートされる場合、１つの参照ピクチャインデックスが追加的に送られるが、それは、時間予測信号が参照ピクチャストア内のどの参照ピクチャから来るかを識別するために使用される。

動き推定１１４は、ビデオ入力１１０及びピクチャバッファ１２０からの信号を取り込み、動き推定信号を動き補償１１２に出力する。動き推定１１４は、ビデオ入力１１０及びピクチャバッファ１２０からの信号を取り込み、動き推定信号を動き補償１１２に出力する。動き補償１１２は、ビデオ入力１１０、ピクチャバッファ１２０からの信号、及び動き推定１１４からの動き推定信号を取り込み、イントラ/インターモード決定１１６に、動き補償信号を出力する。

空間及び／又は時間予測が実行された後、エンコーダ１００内のイントラ／インターモード決定１１６は例えば、レート歪み最適化方法に基づいて、最良の予測モードを選択する。ブロック予測器１４０は次いで、現在のビデオブロックから減算され、結果として生じる予測残差は変換１３０及び量子化１３２を使用して非相関化される。得られた量子化された残差係数は、逆量子化１３４によって逆量子化され、逆変換１３６によって逆変換されて、再構成された残差が形成されるが、それは次いで予測ブロックに加算されて戻され、ＣＵの再構成された信号を形成する。デブロッキングフィルタ、サンプル適応オフセット（ＳＡＯ）、及び／又は適応ループ内フィルタ（ＡＬＦ）などのさらなるループ内フィルタリング１２２は、再構成されたＣＵがピクチャバッファ１２０の参照ピクチャストアに入れられ、将来のビデオブロックをコーディングするために使用される前に、再構成されたＣＵに適用され得る。出力ビデオビットストリーム１４４を形成するために、コーディングモード（インター又はイントラ）、予測モード情報、動き情報、及び量子化残差係数はすべて、エントロピーコーディングユニット１３８に送られてさらに圧縮され且つパックされ、ビットストリームを形成する。

図１は、一般的なブロックベースのハイブリッドビデオコーディングシステムのブロック図を示す。入力ビデオ信号は、（コーディングユニット（ＣＵ）と呼ばれる）ブロックごとに処理される。クワッドツリーのみに基づいてブロックを分割するＨＥＶＣとは異なり、ＡＶＳ３では、１つのコーディングツリーユニット（ＣＴＵ）がＣＵに分割され、クワッド／バイナリ／拡張クワッドツリーに基づいて様々なローカル特性に適応される。さらに、ＨＥＶＣにおける複数の分割ユニットタイプの概念が除去される。すなわち、ＡＶＳ３では、ＣＵ、予測ユニット（ＰＵ）、及び変換ユニット（ＴＵ）の分離が存在せず、その代わりに、各ＣＵはさらなる分割なしに、予測と変換の両方のための基本ユニットとして常に使用される。ＡＶＳ３のツリー分割構造では、まず、１つのＣＴＵがクワッドツリー構造に基づいて分割される。次いで、各クワッドツリーリーフノードは、バイナリ及び拡張クワッドツリー構造に基づいてさらに分割され得る。

図３Ａ、図Ｂ、図３Ｃ、図３Ｄ、図３ｅに示すように、４分割、水平２分割、垂直２分割、水平拡張クワッドツリー分割、垂直拡張クワッドツリー分割の５種類がある。

図３Ａは、本開示による、マルチタイプツリー構造におけるブロック４分割を例示する図を示す。

図３Ｂは、本開示による、マルチタイプツリー構造におけるブロック垂直２分割を例示する図を示す。

図３Ｃは、本開示による、マルチタイプツリー構造におけるブロック水平２分割を例示する図を示す。

図３Ｄは、本開示による、マルチタイプツリー構造におけるブロック垂直３分割を例示する図を示す。

図３Ｅは、本開示による、マルチタイプツリー構造におけるブロック水平３分割を例示する図を示す。

図１では、空間予測及び／又は時間予測が実行され得る。空間予測（又は「イントラ予測」）は、同じビデオピクチャ／スライス中の既にコーディングされた隣接ブロック（参照サンプルと呼ばれる）のサンプルからの画素を使用して、現在のビデオブロックを予測する。空間予測は、ビデオ信号に固有の空間的冗長性を低減する。時間予測（「インター予測」又は「動き補償予測」とも呼ばれる）は、既にコーディングされたビデオピクチャから再構成された画素を使用して、現在のビデオブロックを予測する。時間予測は、ビデオ信号に固有の時間的冗長性を低減する。所与のＣＵのための時間予測信号は、通常、現在のＣＵとその時間基準との間の動きの量及び方向を示す１以上の動きベクトル（ＭＶ）によってシグナリングされる。また、複数の参照ピクチャがサポートされる場合、１つの参照ピクチャインデックスが追加的に送られるが、それは、時間予測信号が参照ピクチャストア内のどの参照ピクチャから来るかを識別するために使用される。空間及び／又は時間予測の後、エンコーダ内のモード決定ブロックは例えば、レート歪み最適化方法に基づいて、最良の予測モードを選択する。予測ブロックは次いで、現在のビデオブロックから減算され、予測残差は変換を使用して非相関化され、次いで量子化される。量子化された残差係数は逆量子化され、逆変換されて、再構成された残差を形成するが、それは次いで予測ブロックに加算されて戻され、ＣＵの再構成された信号を形成する。デブロッキングフィルタ、サンプル適応オフセット（ＳＡＯ）、及び適応ループ内フィルタ（ＡＬＦ）等のさらなるループ内フィルタリングは、再構成されたＣＵが参照ピクチャストアに入れられ、将来のビデオブロックをコーディングするための参照として使用される前に、再構成されたＣＵに適用され得る。出力ビデオビットストリームを形成するために、コーディングモード（インター又はイントラ）、予測モード情報、動き情報、及び量子化残差係数はすべて、エントロピーコーディングユニットに送られてさらに圧縮され且つパックされる。

図２は、ＶＶＣのためのビデオデコーダの一般的なブロック図を示す。具体的には、図２は典型的なデコーダ２００のブロック図を示す。デコーダ２００は、ビットストリーム２１０と、エントロピー復号化２１２と、逆量子化２１４と、逆変換２１６と、加算器２１８と、イントラ／インターモード選択２２０と、イントラ予測２２２と、メモリ２３０と、ループ内フィルタ２２８と、動き補償２２４と、ピクチャバッファ２２６と、予測関連情報２３４と、ビデオ出力２３２とを有する。

デコーダ２００は、図１のエンコーダ１００に存在する再構成関連セクションと同様である。デコーダ２００において、入力ビデオビットストリーム２１０は、エントロピー復号化２１２を通して最初に復号化され、量子化された係数レベル及び予測関連情報を導出する。量子化された係数レベルは、次いで、逆量子化２１４及び逆変換２１６を通して処理され、再構成された予測残差が得られる。イントラ／インターモード選択２２０において実施されるブロック予測機構は、復号化された予測情報に基づいて、イントラ予測２２２又は動き補償２２４のいずれかを実行するように構成される。フィルタリングされていない再構成画素のセットは、逆変換２１６から再構成された予測残差と、ブロック予測機構によって生成された予測出力とを、加算器２１８を使用して合計することにより得られる。

再構成されたブロックはさらに、参照ピクチャストアとして機能するピクチャバッファ２２６に記憶される前に、ループ内フィルタ２２８を経てもよい。ピクチャバッファ２２６中の再構成されたビデオは、ディスプレイデバイスを駆動するために送信されてもよく、ならびに将来のビデオブロックを予測するために使用されてもよい。インループフィルタ２２８がオンにされる状況では、これらの再構成画素に対してフィルタリング動作が実行され、最終的な再構成ビデオ出力２３２が導出される。

図２は、ブロックベースのビデオデコーダの一般的なブロック図を示す。ビデオビットストリームは、エントロピー復号化ユニットにおいて最初にエントロピー復号化される。コーディングモード及び予測情報は（イントラコードされている場合には）空間予測ユニット又は（インターコードされている場合には）時間予測ユニットのいずれかに送られ、予測ブロックを形成する。残差変換係数は、逆量子化ユニット及び逆変換ユニットに送られ、残差ブロックを再構成する。次いで、予測ブロックと残差ブロックとが加算される。再構成されたブロックはさらに、参照ピクチャストアに記憶される前に、ループ内フィルタリングを経てもよい。次いで、参照ピクチャストア内の再構成されたビデオは、表示するために送出され、将来のビデオブロックを予測するために使用される。

本開示の焦点は、ＶＶＣ及びＡＶＳ３規格の両方で使用される幾何学的分割モード（ＧＰＭ）のコーディング性能を改善することである。ＡＶＳ３では、その手段は角加重予測（ＡＷＰ）としても知られており、これはＧＰＭの同じ設計精神に従っているが、特定の設計の細部ではわずかな相違がある。本開示の説明を容易にするために、以下では、ＶＶＣ規格における既存のＧＰＭ設計を、ＧＰＭ／ＡＷＰ手段の主要な態様を説明するための一例として使用する。一方、ＶＶＣ及びＡＶＳ３規格の両方に適用される動きベクトル差分を用いたマージモード（ＭＭＶＤ）と呼ばれる他の従来のインター予測技術も、本発明において提案される技術と密接に関連していることを考慮して、簡潔に記載する。その後、現在のＧＰＭ／ＡＷＰ設計のいくつかの欠点を確認する。最後に、提案される方法を詳細に示す。本開示全体を通して、ＶＶＣ規格における既存のＧＰＭ設計を例として使用するが、最新のビデオコーディング技術の当業者にとっては、提案される技術は、同じ又は同様の設計精神を有する他のＧＰＭ／ＡＷＰ設計又は他のコーディング手段にも適用され得ることに留意されたい。

［幾何学的分割モード（ＧＰＭ）］
ＶＶＣでは、インター予測のために幾何学的分割モードがサポートされる。幾何学的分割モードは、１つの特殊マージモードとして１つのＣＵレベルフラグによってシグナリングされる。現在のＧＰＭ設計では、８×６４と６４×８を除く、幅と高さの両方が８以上６４以下で取り得るＣＵサイズごとに、合計６４個の分割がＧＰＭモードでサポートされている。

このモードを使用するとき、ＣＵは、図４に示されるように、幾何学的に位置する直線によって２つの部分に分割される（以下で説明する）。分割線の箇所は、具体的な分割の角度パラメータ及びオフセットパラメータから数学的に導出される。ＣＵ内の幾何学的分割の各部分は、それ自体の動きを使用してインター予測されるが、片予測のみが、各分割に対して許可される。すなわち、各部分は１つの動きベクトルと１つの参照インデックスとを有する。片予測動き制約は、従来の双予測と同じことを保証するために適用され、各ＣＵに対して２つの動き補償予測のみが必要とされる。幾何学的分割モードを現在のＣＵに使用する場合、幾何学的分割の分割モード（角度及びオフセット）を示す幾何学的分割インデックス、及び２つのマージインデックス（各分割に１つ）がさらにシグナリングされる。最大ＧＰＭ候補サイズの数は、シーケンスレベルで明示的にシグナリングされる。

図４は許容されるＧＰＭ分割を示すが、各ピクチャにおける分割は、１つの同一の分割方向を有している。

［片予測候補リスト構成］
１つの幾何学的分割のための片予測動きベクトルを導出するために、最初に、１つの片予測候補リストが、標準マージ候補リスト生成処理から直接導出される。ｎを、幾何学的片予測候補リストにおける片予測動きのインデックスとして表す。ｎ番目のマージ候補のＬＸ動きベクトル（Ｘはｎのパリティに等しい）は、幾何学的分割モードのためのｎ番目の片予測動きベクトルとして使用される。

これらの動きベクトルは、図５（後述）において「ｘ」で記録されている。ｎ個の拡張マージ候補の対応するＬＸ動きベクトルが存在しない場合、同じ候補のＬ（１－Ｘ）動きベクトルが、幾何学的分割モードのための片予測動きベクトルとして代わりに使用される。

図５は、ＧＰＭのためのマージ候補リストの動きベクトルからの片予測動きベクトル選択を示す。

［幾何学的分割エッジに沿ったブレンド］
各幾何学的分割がそれ自体の動きを使用して得られた後、２つの片予測信号にブレンディングを適用し、幾何学的分割エッジ周りのサンプルが導出される。ＣＵの各位置に対するブレンディング重みは、各個々のサンプル位置から対応する分割エッジまでの距離に基づいて導出される。

［ＧＰＭシグナリング設計］
現在のＧＰＭ設計によれば、ＧＰＭの使用は、ＣＵレベルで１つのフラグをシグナリングすることによって示される。フラグは、現在のＣＵがマージモード又はスキップモードのいずれかによってコーディングされるときにのみシグナリングされる。具体的には、フラグが１に等しいとき、それは現在のＣＵがＧＰＭによって予測されることを示している。そうでない場合（フラグが０に等しい）、ＣＵは、標準マージモード、動きベクトル差分とのマージモード、インター及びイントラ予測の組み合わせ等の、別のマージモードによってコーディングされる。ＧＰＭが現在のＣＵに対して有効にされるとき、１つのシンタックス要素、すなわちmerge_gpm_partition_idxがさらにシグナリングされて、適用された幾何学的分割モード（図４に示されるように、ＣＵを２つの分割に分割するＣＵ中心からの直線の方向及びオフセットを指定する）を示す。その後、２つのシンタックス要素merge_gpm_idx0及びmerge_gpm_idx1がシグナリングされ、第１及び第２のＧＰＭ分割のために使用される片予測マージ候補のインデックスを示す。より具体的には、これらの２つのシンタックス要素が「片予測マージリスト構成」の部分で説明されるように、片予測マージリストから２つのＧＰＭ分割の単方向ＭＶを決定するために使用される。現行のＧＰＭ設計によれば、２つの単方向ＭＶをより異ならせるために、２つのインデックスが同じであることはあり得ない。そのような従来の知識に基づいて、第１のＧＰＭ分割の片予測マージインデックスは、最初にシグナリングされるとともに予測器として使用され、第２のＧＰＭ分割の片予測マージインデックスのシグナリングオーバーヘッドを低減する。詳細には、第２の片予測マージインデックスが第１の片予測マージインデックスよりも小さい場合、その元の値が直接シグナリングされる。そうでない場合（第２の片予測マージインデックスが第１の片予測マージインデックスよりも大きい場合）、その値は、ビットストリームにシグナリングされる前に１だけ減算される。デコーダ側では、第１の片予測マージインデックスが最初に復号化される。次いで、第２の片予測マージインデックスの復号化のために、パースされた値が第１の片予測マージインデックスよりも小さい場合、第２の片予測マージインデックスはパース値に等しく設定される。そうでない場合(パースされた値が第１の片予測マージインデックス以上の場合)、第２の片予測マージインデックスは、パースされた値に１を加えたものに等しく設定される。表１は、現在のＶＶＣ仕様においてＧＰＭモードのために使用される既存のシンタックス要素を示す。

一方、現在のＧＰＭ設計では、２つの片予測マージインデックス、すなわち、merge_gpm_idx0及びmerge_gpm_idx1の二値化のために、切り捨てられた単進符号が使用される。さらに、２つの片予測マージインデックスは同じであることができないので、異なる最大値が、merge_gpm_idx0及びmerge_gpm_idx1についてそれぞれMaxGPMMergeCand－１及びMaxGPMMergeCand－２に等しく設定される２つの片予測マージインデックスのコードワードを切り捨てるために使用される。MaxGPMMergeCandは、片予測マージリスト内の候補の数である。

ＧＰＭ／ＡＷＰモードが適用されるとき、２つの異なる二値化方法を適用して、構文merge_gpm_partition_idxをバイナリビットのストリングに変換する。具体的には、シンタックス要素がＶＶＣ規格及びＡＶＳ３規格において、それぞれ、固定長コード及び切り捨てバイナリコードによって二値化される。一方、ＡＶＳ３におけるＡＷＰモードでは、シンタックス要素の値の二値化に異なる最大値が用いられる。具体的には、ＡＶＳ３では、ＶＶＣにおいて許容されるＧＰＭ／ＡＷＰ分割モードの数は５６（すなわち、merge_gpm_partition_idxの最大値は５５）であり、一方で、その数は６４（すなわち、merge_gpm_partition_idxの最大値は６３）に増加される。

［動きベクトル差分とのマージモード（ＭＭＶＤ）］
１つの現在のブロックの動き情報をその空間的／時間的隣接部から導出する従来のマージモードに加えて、ＭＭＶＤ／ＵＭＶＥモードは、１つの特殊なマージモードとしてＶＶＣ規格及びＡＶＳ規格の両方に導入される。具体的にはＶＶＣ及びＡＶＳ３の両方において、モードはコーディングブロックレベルで１つのＭＭＶＤフラグによってシグナリングされる。ＭＭＶＤモードでは、標準マージモードのためのマージリストの最初の２つの候補がＭＭＶＤのための２つの基本マージ候補として選択される。１つの基本マージ候補が選択され、シグナリングされた後、追加のシンタックス要素がシグナリングされ、選択されたマージ候補の動きに追加される動きベクトル差分（ＭＶＤｓ）が示される。ＭＭＶＤシンタックス要素は、基本マージ候補を選択するためのマージ候補フラグと、ＭＶＤの大きさを指定するための距離インデックスと、ＭＶＤ方向を示すための方向インデックスとを含む。

既存のＭＭＶＤ設計では距離インデックスがＭＶＤの大きさを指定し、ＭＶＤの大きさは開始点からの所定のオフセットの１つのセットに基づいて定義される。オフセットは開始ＭＶ（すなわち、選択された基本マージ候補のＭＶｓ）の水平成分又は垂直成分のいずれかに追加される。

図６Ａは、L0基準のためのＭＭＶＤモードを示す。図６Ｂは、L1基準のためのＭＭＶＤモードを示す。

表２は、それぞれ、ＡＶＳ３において適用されるＭＶＤオフセットを示す。

表３に示されるように、方向インデックスは、シグナリングされたＭＶＤの信号を指定するために使用される。ＭＶＤ符号の意味は、開始ＭＶに応じて変わることができることに留意されたい。開始ＭＶがそのＰＯＣが両方とも現在のピクチャのＰＯＣよりも大きいか、又はその両方が現在のピクチャのＰＯＣよりも小さい２つの参照ピクチャを指すＭＶをもつ片予測ＭＶ又は双予測ＭＶであるとき、シグナリングされた符号は、開始ＭＶに追加されたＭＶＤの符号である。開始ＭＶが一方のピクチャのＰＯＣが現在のピクチャよりも大きく、他方のピクチャのＰＯＣが現在のピクチャよりも小さい２つの参照ピクチャを指す双予測ＭＶであるとき、シグナリングされた符号がL0 MVDに適用され、シグナリングされた符号の反対の値がL1 MVDに適用される。

［標準インターモードのためのモーションシグナリング］
ＨＥＶＣ規格と同様に、マージ／スキップモードに加えて、ＶＶＣ及びＡＶＳ３の両方は、１つのインターＣＵがビットストリーム中でその動き情報を明示的に指定することを可能にする。全体として、ＶＶＣ及びＡＶＳ３の両方における動き情報シグナリングは、ＨＥＶＣ規格におけるものと同じに維持される。具体的には、１つのインター予測シンタックス、すなわち、inter_pred_idcは最初にシグナリングされ、予測信号がリストL0、L1、又は両方からのものであるかどうかが示される。それぞれの使用される参照リストについて、対応する参照ピクチャは、対応する参照リストのための１つの参照ピクチャインデックスref_idx_lx (x=0,1)をシグナリングすることによって識別され、対応するＭＶは、ＭＶ予測子（ＭＶＰ）を選択するために使用され、ターゲットＭＶと選択されたＭＶＰとの間の動きベクトル差（ＭＶＤ）に続く１つのＭＶＰインデックスmvp_lx_flag (x=0,1)によって表される。さらに、ＶＶＣ規格では、１つの制御フラグmvd_l1_zero_flagがスライスレベルでシグナリングされる。mvd_l1_zero_flagが０に等しいとき、L1 MVDはビットストリーム中でシグナリングされ、そうでなければ（mvd_L1_zero_flagが１に等しいとき）、L1 MVDはシグナリングされず、その値は、エンコーダ及びデコーダにおいて常に０と予測される。

［ＣＵレベル重みによる双予測］
ＶＶＣ及びＡＶＳ３より前の従来の規格では、重み付け予測（ＷＰ）が適用されないとき、２つの参照ピクチャから得られる片予測信号を平均化することによって、双予測信号が生成される。ＶＶＣでは、１つのコーディング手段、すなわちＣＵレベル重み（ＢＣＷ）による双予測を導入し、双予測の効率を改善した。具体的には、単純平均化の代わりに、ＢＣＷにおける双予測は以下のように示されるように、２つの予測信号の重み付き平均化を可能にすることによって拡張される：

ＶＶＣでは、現在のピクチャが１つの低遅延ピクチャであるとき、１つのＢＣＷコーディングブロックの重みは所定の重み値のセットw∈{-2,3,4,5,10}から選択されることが許可され、４の重みは２つの片予測信号が等しく重み付けされる従来の双予測の場合を表す。低遅延の場合、３つの重みw∈{3,4,5}のみが許可される。一般的に言えば、ＷＰとＢＣＷとの間にはいくつかの設計類似性があるが、２つのコーディング手段は、異なる粒度で明るさ変化問題を解決することを目標としている。しかしながら、ＷＰとＢＣＷとの間の相互作用は、潜在的にＶＶＣ設計を複雑にする可能性があるので、２つのツールを同時に有効にすることは許可されない。具体的には、ＷＰが１つのスライスに対して有効にされるとき、スライス中のすべての双予測ＣＵのためのＢＣＷ重みはシグナリングされず、４であると推測される（すなわち、等しい重みが適用される）。

［幾何学的分割モード（ＧＰＭ）の改善］
上述のように、２つのＧＰＭ分割の予測サンプルを生成するために使用される単方向動きは、正規マージ候補から直接取得される。空間的／時間的隣接ブロックのＭＶ間に強い相関がない場合、マージ候補から導出された単方向ＭＶは、各ＧＰＭ分割の真の動きを捕捉するのに十分に正確でないことがある。動き推定はより正確な動きを提供することができるが、これは既存の単方向ＭＶの上に適用され得る任意の動き精緻化に起因して、無視できないシグナリングオーバーヘッドを犠牲にする。一方、ＭＶＭＤモードはＶＶＣ及びＡＶＳ３規格の両方において利用されるが、これはＭＶＤシグナリングオーバーヘッドを低減するための１つの効率的なシグナリング機構であることが証明されている。したがって、ＧＰＭをＭＭＶＤモードと組み合わせることも有益であり得る。そのような組み合わせは、より正確なＭＶを提供することによって、ＧＰＭツールの全体的なコーディング効率を潜在的に改善することができ、各ＧＰＭ分割の個々の動きを捕捉する。

前述のように、ＶＶＣ及びＡＶＳ３規格の両方において、ＧＰＭモードは、マージ／スキップモードにのみ適用される。そのような設計は、すべての非マージインターＣＵがＧＰＭの柔軟な非矩形分割から恩恵を受けることができないと仮定すると、コーディング効率の点で最適ではない場合がある。一方、上記と同じ理由により、正規のマージ／スキップモードから導出された片予測動き候補は、２つの幾何学的分割の真の動きを捕捉するために必ずしも正確ではない。そのような分析に基づいて、非マージインターモード（すなわち、ビットストリーム中でそれらの動き情報を明示的にシグナリングするＣＵ）へのＧＰＭモードの妥当な拡張によって、余分のコーディング利得が予想され得る。しかしながら、ＭＶ精度の改善は、シグナリングオーバーヘッドの増加を犠牲にする。したがって、ＧＰＭモードを明示的なインターモードに効率的に適用するためには、２つの幾何学的分割に対してより正確なＭＶを提供しながら、シグナリングコストを最小化することができる１つの効果的なシグナリング方式を識別することが重要であろう。

［提案される方法］
本開示では、各ＧＰＭ分割に適用される既存の単方向ＭＶの上にさらなる動き精緻化を適用することによって、ＧＰＭのコーディング効率をさらに改善するための方法を提案する。提案した方法を、動きベクトル精緻化（ＧＰＭ－ＭＶＲ）による幾何学的分割モードと名付ける。さらに、提案された方式では、動き精緻化が既存のＭＭＶＤ設計の１つの同様の方法で、すなわち、動き精緻化の所定のＭＶＤの大きさ及び方向のセットに基づいてシグナリングされる。

本開示の一態様では、ＧＰＭモードを明示的インターモードに拡張するための解決法を提供する。説明を容易にするために、これらの方式を、明示的な動きシグナリング（ＧＰＭ－ＥＭＳ）を伴う幾何学的分割モードとして命名する。具体的には、通常のインターモードとのより良い調和を達成するために、既存の動きシグナリング機構、すなわち、ＭＶＰ＋ＭＶＤが２つの幾何学的分割の対応する単方向ＭＶを指定するために、提案されたＧＰＭ－ＥＭＳ方式において利用される。

［別個の動きベクトル精密化を用いた幾何学的分割モード］
ＧＰＭのコーディング効率を改善するために、この部分では、別個の動きベクトル精緻化を伴う１つの改善された幾何学的分割モードを提案する。具体的には、ＧＰＭ分割が与えられると、提案される方法は最初に、既存のシンタックスmerge_gpm_idx0及びmerge_gpm_idx1を使用して、既存の片予測マージ候補リストから２つのＧＰＭ分割のための単方向ＭＶを識別し、それらをベースＭＶとして使用する。２つのベースＭＶが決定された後、２つの新しいシンタックス要素のセットが導入され、２つのＧＰＭ分割のベースＭＶの上に別々に適用される動き精緻化の値が指定される。具体的には、２つのフラグ、すなわち、gpm_mvr_partIdx0_enable_flag及びgpm_mvr_partIdx1_enable_flagは最初に、ＧＰＭ－ＭＶＲが第１及び第２のＧＰＭ分割にそれぞれ適用されるかどうかを示す信号である。１つのＧＰＭ分割のフラグが１に等しいとき、分割のベースＭＶに適用されるＭＶＲの対応する値がＭＭＶＤスタイルでシグナリングされ、すなわち、ＭＶＲの大きさを指定するための１つの距離インデックス（シンタックス要素gpm_mvr_partIdx0_distance_idx及びgpm_mvr_partIdx1_distance_idxによって示される）と、ＭＶＲの方向を指定するための１つの方向インデックス（シンタックス要素gpm_mvr_partIdx0_direction_idx及びgpm_mvr_partIdx1_distance_idxによって示される）と、がシグナリングされる。表４は、提案されるＧＰＭ－ＭＶＲ方法によって導入されるシンタックス要素を示す。表４において、新たに追加されたシンタックス要素は、イタリック太字体である。

表４に示されるような提案されたシンタックス要素に基づいて、デコーダにおいては、各ＧＰＭ分割の片予測サンプルを生成するために使用される最終ＭＶは、シグナリングされた動きベクトル精緻化と対応するベースＭＶとの合計に等しい。実際にはＭＶＲの大きさ及び方向の異なるセットが事前定義され、提案されるＧＰＭ－ＭＶＲ方式に適用され得、それは動きベクトル精度とシグナリングオーバーヘッドとの間の様々なトレードオフを提供し得る。１つの特定の例では、提案されたＧＰＭ－ＭＶＲ方式のためのＶＶＣ規格で使用される８つのＭＶＤオフセット（すなわち、1/4, 1/2, 1, 2, 4, 8, 16、及び32pel）及び４つのＭＶＤ方向（すなわち、＋／ｘ、及びｙ軸）を再使用することを提案する。別の例では、ＡＶＳ３規格で使用される既存の５つのＭＶＤオフセット{1/4-, 1/2-, 1-, 2-及び4-pel}及び４つのＭＶＤ方向（すなわち、＋／ｘ、及びｙ軸）が提案されるＧＰＭ－ＭＶＲ方式に適用される。

「ＧＰＭシグナリング設計」の部分で説明したように、２つのＧＰＭ分割に使用される単方向ＭＶは同一であることができないので、２つの片予測マージインデックスが異なることを強制する１つの制約が既存のＧＰＭ設計に適用される。しかしながら、提案されたＧＰＭ－ＭＶＲ方式では、既存のＧＰＭ単方向ＭＶの上に更なる動き精緻化が適用される。したがって、２つのＧＰＭ分割のベースＭＶが同一であるときでさえ、２つの動きベクトル精緻化の値が同じでない限り、２つの分割を予測するために使用される最終的な単方向ＭＶは、依然として異なり得る。上記の考察に基づいて、提案されるＧＰＭ－ＭＶＲ方式が適用されるとき、（２つの片予測マージインデックスを異なるように制限する）制約が除去される。さらに、２つの片予測マージインデックスは同一であることが許可されるので、同じ最大値MaxGPMMergeCand-1がmerge_gpm_idx0とmerge_gpm_idx1の両方の二値化に使用されるが、ここで、MaxGPMMergeCandは、片予測マージリスト中の候補の数である。

上記で分析されたように、２つのＧＰＭ分割の片予測マージインデックス（すなわち、merge_gpm_idx0及びmerge_gpm_idx1）が同一であるとき、２つの動きベクトル精緻化の値は、２つの分割に使用される最終ＭＶが異なることを確実にするために同じであることができない。そのような条件に基づいて、本開示の一実施形態では、２つのＧＰＭ分割の片予測マージインデックスが同じ（すなわち、merge_gpm_idx0がmerge_gpm_idx1に等しい）とき、第２のＧＰＭ分割のＭＶＲのシグナリングオーバーヘッドを低減するために、第１のＧＰＭ分割のＭＶＲを使用するための１つのシグナリング冗長除去方法が提案される。一実施例では、以下のシグナリング条件が適用される：

最初に、フラグgpm_mvr_partIdx0_enable_flagが０に等しい(すなわち、ＧＰＭ－ＭＶＲが最初のＧＰＭ分割に適用されない)とき、gpm_mvr_partIdx1_enable_flagのフラグはシグナリングされず、１であると推測される（すなわち、ＧＰＭ－ＭＶＲが２番目のＧＰＭ分割に適用される)。

次に、両方のフラグgpm_mvr_partIdx0_enable_flagとgpm_mvr_partIdx1_enable_flagが１に等しく（すなわち、ＧＰＭ－ＭＶＲが２つのＧＰＭ分割に適用される）、gpm_mvr_partIdx0_direction_idxがgpm_mvr_partIdx1_direction_idxに等しい（すなわち、２つのＧＰＭ分割のＭＶＲは同じ方向を持つ）とき、第１のＧＰＭ分割のＭＶＲの大きさ（すなわち、gpm_mvr_partIdx0_distance_idx）が第２のＧＰＭ分割のＭＶＲの大きさを予測するために使用される（すなわち、gpm_mvr_partIdx1_distance_idx）。具体的には、gpm_mvr_partIdx1_distance_idxがgpm_mvr_partIdx0_distance_idxよりも小さい場合、その元の値が直接シグナリングされる。そうでない場合（gpm_mvr_partIdx1_distance_idxがgpm_mvr_partIdx0_distance_idxより大きい）、その値はビットストリームにシグナリングされる前に１減算される。デコーダ側ではgpm_mvr_partIdx1_distance_idxの値を復号するために、解析された値がgpm_mvr_partIdx0_distance_idxよりも小さい場合、gpm_mvr_partIdx1_distance_idxは解析値に等しく設定され、そうでない場合（解析された値はgpm_mvr_partIdx0_distance_idx以上）、gpm_mvr_partIdx１_distance_idxは解析された値に１を加えたに設定される。そのような場合、オーバーヘッドをさらに低減するために、異なる最大値MaxGPMMVRDistance－１及びMaxGPMMVRDistance－２を、gpm_mvr_partIdx0_distance_idx及びgpm_mvr_partIdx1_distance_idxの二値化に使用することができ、ここで、MaxGPMMVRDistanceは、動きベクトル精緻化のために許容される大きさの数である。

別の例では、ＭＶＲの大きさがＭＶＲの大きさの前でシグナリングされるように、シグナリング順序をgpm_mvr_partIdx0_direction_idx/gpm_mvr_partIdx1_direction_idx及びgpm_mvr_partIdx0_distance_idx/gpm_mvr_partIdx1_distance_idxに切り替えることが提案される。このようにして、上記と同じ論理に従って、エンコーダ／デコーダは、第１のＧＰＭ分割のＭＶＲ方向を使用して、第２のＧＰＭ分割のＭＶＲ方向のシグナリングを調整することができる。別の実施例では、第２のＧＰＭ分割のＭＶＲの大きさ及び方向を最初にシグナリングし、それらを使用して、第２のＧＰＭ分割のＭＶＲの大きさ及び方向のシグナリングを調整することが提案される。

別の実施例では、既存のＧＰＭシンタックス要素のシグナリングの前に、ＧＰＭ－ＭＶＲ関連シンタックス要素をシグナリングすることが提案される。具体的には、そのような設計では２つのフラグgpm_mvr_partIdx0_enable_flag及びgpm_mvr_partIdx1_enable_flagが最初にシグナリングされ、ＧＰＭ－ＭＶＲが第１及び第２のＧＰＭ分割にそれぞれ適用されるかどうかを示す。１つのＧＰＭ分割のフラグが１に等しいとき、距離インデックス（シンタックス要素gpm_mvr_partIdx0_distance_idx及びgpm_mvr_partIdx1_distance_idxによって示される）及び方向インデックス（シンタックス要素gpm_mvr_partIdx0_direction_idx及びgpm_mvr_partIdx1_distance_idxによって示される）ＭＶＲの方向を特定する。その後、既存のシンタックスmerge_gpm_idx0及びmerge_gpm_idx1は２つのＧＰＭ分割、すなわち、ベースＭＶのための単方向ＭＶを識別するためにシグナリングされる。表５は、提案されるＧＰＭ－ＭＶＲシグナリング方式を例示している。表５において、新たに追加されたシンタックス要素は、イタリック太字体である。

表４のシグナリング方法と同様に、表５のＧＰＭ－ＭＶＲシグナリング方法が適用されるとき、特定の条件が適用され得る、２つのＧＰＭ分割の予測に使用される結果として生じるＭＶが同一でないことを保証する。具体的には、第１及び第２のＧＰＭ分割に適用されるＭＶＲの値に応じて、片予測マージインデックスmerge_gpm_idx0及びmerge_gpm_idx1のシグナリングを制約するために以下の条件が提案される：

第１に、gpm_mvr_partIdx0_enable_flag及びgpm_mvr_partIdx1_enable_flagの両方の値が０に等しい（すなわち、ＧＰＭ－ＭＶＲが両方のＧＰＭ分割に対して無効）とき、merge_gpm_idx0及びmerge_gpm_idx1の値は、同じであることができない；

第２に、gpm_mvr_partIdx0_enable_flagが１に等しく（すなわち、ＧＰＭ－ＭＶＲが第１のＧＰＭ分割に対して有効にされ）、gpm_mvr_partIdx1_enable_flagが０に等しい（すなわち、ＧＰＭ－ＭＶＲが第２のＧＰＭ分割に対して無効にされる）とき、merge_gpm_idx0及びmerge_gpm_idx1の値は同一であることが許可される。

第３に、gpm_mvr_partIdx0_enable_flagが０に等しく（すなわち、ＧＰＭ－ＭＶＲが第１のＧＰＭ分割に対して無効にされ）、gpm_mvr_partIdx1_enable_flagが１に等しい（すなわち、ＧＰＭ－ＭＶＲが第２のＧＰＭ分割に対して有効にされる）とき、merge_gpm_idx0及びmerge_gpm_idx1の値は同一であることが許可される。

第４に、gpm_mvr_partIdx0_enable_flag及びgpm_mvr_partIdx1_enable_flagの両方の値が１に等しい（すなわち、ＧＰＭ－ＭＶＲが２つのＧＰＭ分割の両方に対して無効にされる）とき、merge_gpm_idx0及びmerge_gpm_idx1の値が同一であるかどうかの決定は、２つのＧＰＭ分割に適用される（gpm_mvr_partIdx0_direction_idx及びgpm_mvr_partIdx0_distance_idx、ならびにgpm_mvr_partIdx1_direction_idx及びgpm_mvr_partIdx1_distance_idxによって示されるように)ＭＶＲの値に依存する。２つのＭＶＲの値が等しい場合、merge_gpm_idx0及びmerge_gpm_idx1は同一であることが許可されない。そうでない場合（２つのＭＶＲの値が等しくない場合）、merge_gpm_idx0とmerge_gpm_idx1の値は同じになる。

上記４つの場合において、merge_gpm_idx0及びmerge_gpm_idx1の値が同一であることが許可されないとき、一方の分割のインデックス値を他方の分割のインデックス値の予測器として使用することができる。１つの方法では、最初にmerge_gpm_idx0をシグナリングし、その値を使用してmerge_gpm_idx1を予測することが提案される。グナリングし、その値を使用してmerge_gpm_idx1を予測することが提案される。具体的には、エンコーダにおいて、merge_gpm_idx1がmerge_gpm_idx0よりも大きいとき、デコーダに送信されるmerge_gpm_idx1の値は１だけ低減される。デコーダにおいて、merge_gpm_idx1の受信値がmerge_gpm_idx0の受信値以上であるとき、merge_gpm_idx1の値は１だけ増加される。別の方法では、最初にmerge_gpm_idx1をシグナリングし、その値を使用してmerge_gpm_idx0を予測することが提案される。したがって、そのような場合、エンコーダにおいて、merge_gpm_idx0がmerge_gpm_idx1よりも大きいとき、デコーダに送られるmerge_gpm_idx0の値は１だけ低減される。デコーダにおいて、merge_gpm_idx0の受信値がmerge_gpm_idx1の受信値以上であるとき、merge_gpm_idx0の値は１だけ増加される。さらに、既存のＧＰＭシグナリング設計と同様に、異なる最大値MaxGPMMergeCand－１及びMaxGPMMergeCand－２を、シグナリング順序に従った第１及び第２のインデックス値の二値化のためにそれぞれ使用することができる。一方、２つのインデックス値の間に相関がないためmerge_gpm_idx0とmerge_gpm_idx1の値が同一であることが許容されるとき、２つのインデックス値の２値化には、同じ最大値MaxGPMMergeCand－１が用いられる。

上記の方法では、シグナリングコストを低減するために、merge_gpm_idx0及びmerge_gpm_idx1の二値化に異なる最大値を適用することができる。対応する最大値の選択は、（gpm_mvr_partIdx0_enable、gpm_mvr_partIdx1_enable、gpm_mvr_partIdx0_direction_idx、gpm_mvr_partIdx1_direction_idx、gpm_mvr_partIdx0_distance_idx、及びgpm_mvr_partIdx1_distance_idx_によって示されるように）ＭＶＲの復号化された値に依存する。そのような設計は異なるＧＰＭシンタックス要素間に望ましくない構文解析依存性を導入し、これは全体的な構文解析に影響を及ぼす可能性がある。このような問題を解決するために、一実施形態では、merge_gpm_idx0及びmerge_gpm_idx1の値を解析するために、常に１つの同じ最大値（例えば、MaxGPMMergeCand－１）を使用することが提案される。そのような方法が使用されるとき、２つのＧＰＭ分割の２つの復号されたＭＶが同じであることを防ぐために、１つのビットストリーム適合性制約が使用され得る。別の方法では、２つのＧＰＭ分割の復号化されたＭＶが同じであることを許可されるように、そのような非同一性制約を除去することもできる。一方、そのような方法が適用されるとき（すなわち、merge_gpm_idx0とmerge_gpm_idx1とに同じ最大値を使用するとき）、merge_gpm_idx0/merge_gpm_idx1と他のＧＰＭ－ＭＶＲシンタックス要素との間に構文依存性はない。したがって、これらのシンタックス要素をシグナリングする順序は、もはや重要ではない。一例では、merge_gpm_idx0/merge_gpm_idx1のシグナリングを、gpm_mvr_partIdx0_enable、gpm_mvr_partIdx1_enable、gpm_mvr_partIdx0_direction_idx、gpm_mvr_partIdx1_direction_idx、gpm_mvr_partIdx0_distance_idx、及びgpm_mvr_partIdx1_distance_idxのシグナリングの前に移動することが提案される。

［対称運動ベクトル精緻化を用いた幾何学的分割モード］
上記で説明したＧＰＭ－ＭＶＲ方法の場合、２つの別個のＭＶＲ値がシグナリングされ、１つのＭＶＲ値は、１つのＧＰＭ分割のみのベースＭＶを改善するために適用される。このような方法は、ＧＰＭ分割ごとに独立した動き精緻化を可能にすることによって、予測精度の改善に関して効率的であり得る。しかしながら、そのような柔軟な動きの改良は、ＧＭＰ－ＭＶＲシンタックス要素の２つの異なるセットがエンコーダからデコーダに送信される必要があると仮定すると、シグナリングオーバーヘッドを増加させるという犠牲を伴う。シグナリングオーバーヘッドを低減するために、この部分では、対称動きベクトル精緻化を伴う１つの幾何学的分割モードを提案する。具体的には、この方法では１つの単一のＭＶＲ値が１つのＧＰＭ ＣＵのためにシグナリングされ、現在のピクチャのピクチャ順序カウント（ＰＯＣ）値と２つのＧＰＭ分割に関連付けられた参照ピクチャとの間の対称関係に従って、２つのＧＰＭ分割の両方のために使用される。表６は、提案された方法が適用されるときのシンタックス要素を示す。表６において、新たに追加されたシンタックス要素は、イタリック太字体である。

表６に示すように、（merge_gpm_idx0及びmerge_gpm_idx1に基づいて）２つのＧＰＭ分割のベースＭＶが選択された後、１つのフラグgpm_mvr_enable_flagがシグナリングされて、ＧＰＭ－ＭＶＲモードが現在のＧＰＭ ＣＵに適用されるか否かが示される。フラグが１に等しいとき、それは、２つのＧＰＭ分割のベースＭＶを強化するために動き精緻化が適用されることを示す。そうでない場合（フラグがゼロに等しいとき）、それは、２つの分割のいずれにも動き精緻化が適用されないことを示す。ＧＰＭ－ＭＶＲモードが無効にされる場合、追加のシンタックス要素は、方向インデックスgpm_mvr_direction_idx及びマグニチュードインデックスgpm_mvr_distance_idxによって適用されたＭＶＲの値を指定するためにさらにシグナリングされる。さらに、ＭＭＶＤモードと同様に、ＭＶＲ符号の意味は、現在のピクチャのＰＯＣとＧＰＭ分割の２つの参照ピクチャとの間の関係に従って変わり得る。具体的には２つの参照ピクチャの両方のＰＯＣが現在のピクチャのＰＯＣよりも大きいか又は小さいとき、シグナリングされた符号は両方の２つのベースＭＶに追加されるＭＶＲの符号である。そうでない場合（一方の参照ピクチャのＰＯＣが現在ピクチャよりも大きく、他方の参照ピクチャのＰＯＣが現在ピクチャよりも小さいとき）、シグナリングされた符号が第１のＧＰＭ分割のＭＶＲに適用され、反対の符号が第２のＧＰＭ分割に適用される。表６において、merge_gpm_idx0及びmerge_gpm_idx1の値は同一であることが許容される。

別の実施例では、２つのＧＰＭ分割に対するＧＰＭ－ＭＶＲモードの有効化／無効化を別々に制御するために、２つの異なるフラグをシグナリングすることが提案される。しかしながら、ＧＰＭ－ＭＶＲモードが無効にされるとき、シンタックス要素gpm_mvr_direction_idx及びgpm_mvr_distance_idxに基づいて、ただ１つのＭＶＲがシグナリングされる。そのようなシグナリング方法の対応するシンタックステーブルを表７に示す。表７において、新たに追加されたシンタックス要素は、イタリック太字体である。

表７のシグナリング方法が適用されるとき、merge_gpm_idx0及びmerge_gpm_idx1の値は同一であることが許可される。しかしながら、２つのＧＰＭ分割に適用される結果として生じるＭＶが冗長でないことを保証するために、フラグgpm_mvr_partIdx0_enable_flagが０に等しい（すなわち、ＧＰＭ－ＭＶＲが第１のＧＰＭ分割に適用されない）とき、フラグgpm_mvr_partIdx1_enable_flagはシグナリングされず、１であると推論される（すなわち、ＧＰＭ－ＭＶＲが第２のＧＰＭ分割に適用される）。

［ＧＰＭ－ＭＶＲに対する許容ＭＶＲの適応］
上述のＧＰＭ－ＭＶＲ方法では、１つの固定グループのＭＶＲ値が１つのビデオシーケンス内のエンコーダ及びデコーダの両方においてＧＰＭ ＣＵのために使用される。このような設計は、高解像度又は激しい動きを有するビデオコンテンツには最適ではない。これらの場合、ＭＶは、固定されたＭＶＲ値がこれらのブロックの実際の動きを捕捉するのに最適でない可能性があるように、はるかに大きい傾向がある。本開示では、ＧＰＭ－ＭＶＲモードのコーディング効率をさらに改善するために、シーケンスレベル、ピクチャ／スライスピクチャ、コーディングブロック群レベルなど、様々なコーディングレベルでＧＰＭ－ＭＶＲモードによって選択されることが許可されるＭＶＲ値の適応をサポートすることが提案される。たとえば、複数のＭＶＲセットならびに対応するコードワードは、異なるビデオシーケンスの特定の動き特性に従ってオフラインで導出され得る。エンコーダは最良のＭＶＲセットを選択し、選択されたセットの対応するインデックスをデコーダにシグナリングすることができる。

［ＧＰＭ－ＭＶＲ速度歪み最適化のためのエンコーダ速度アップロジック］
提案されたＧＰＭ－ＭＶＲ方式の場合、各ＧＰＭ分割に対して最適なＭＶＲを決定するために、エンコーダは、適用されているＭＶＲ値をそれぞれ変化させて、各ＧＰＭ分割のレート歪みコストを複数回テストする必要があり得る。これは、ＧＰＭモードの符号化の複雑さを著しく増加させる可能性がある。符号化複雑性の問題に対処するために、この部分では、以下の高速符号化論理を提案する：

第１に、ＶＶＣとＡＶＳ３に適用されるクワッド／バイナリ／ターナリブロック分割構造のために、レート歪最適化（ＲＤＯ）プロセス中に一つの同じコーディングブロックをチェックすることができ、それぞれは一つの異なる分割経路を介して分割される。現行のＶＴＭ／ＨＰＭエンコーダの実施では、１つの同じＣＵが異なるブロック分割の組合せによって取得されるときはいつでも、ＧＰＭ及びＧＰＭ－ＭＶＲモードが、他のインターコーディングモード及びイントラコーディングモードとともに常にテストされる。一般的に言えば、異なる分割経路の場合、１つのＣＵの隣接ブロックのみが異なる可能性があるが、これは１つのＣＵが選択する最適なコーディングモードに比較的わずかな影響を及ぼすはずである。そのような考慮に基づいて、適用されるＧＰＭ ＲＤＯの総数を低減するために、１つのＣＵのＲＤコストが初めてチェックされるときにＧＰＭモードが選択されるかどうかの決定を記憶することが提案される。その後、同じＣＵが再度（別の分割経路によって）ＲＤＯ処理によってチェックされるとき、ＧＰＭ（ＧＰＭ－ＭＶＲを含む）のＲＤコストは、最初にＣＵのためにＧＰＭが選択された場合にのみチェックされる。１つのＣＵの初期ＲＤチェックのためにＧＰＭが選択されないときであって、同じＣＵが別の分割経路を介して達成されるとき、ＧＰＭ（ＧＰＭ－ＭＶＲなし）のみがテストされる。別の方法では１つのＣＵの最初のＲＤチェックのためにＧＰＭが選択されないとき、ＧＰＭとＧＰＭ－ＭＶＲの両方は同じＣＵが別の分割経路を介して達成されるときにテストされない。

別の方法では、１つの軟判定方法が１つの同じＣＵが複数回コーディングされるときにＧＰＭ（ＧＰＭ－ＭＶＲを含む）ＲＤチェックをスキップするために適用される。たとえば、ＣＵが初めてコーディングされるとき、エンコーダは、ＧＰＭモード（ＧＰＭ－ＭＶＲを含む）のＲＤコストをベストモードのコストと比較することができる。次いで、同じＣＵが別の分割経路を通してコーディングされるとき、ＧＰＭモードのＲＤチェック（ＧＰＭ－ＭＶＲを含む）は、第１の経路において、ＧＰＭ ＲＤコストが１つの閾値を乗算する最良モードのＲＤコストより悪くない場合にのみ行われる。

第２に、ＧＰＭ－ＭＶＲモードのためのＧＰＭ分割の数を減らすために、１つのＣＵのＲＤコストが初めてチェックされるとき、最小のＲＤコストなしに最初のＭ個のＧＰＭ分割モードを維持することが提案される。その後、同じＣＵが（別の分割経路 によって）ＲＤＯ処理によってチェックされるとき、それらのＭ ＧＰＭ分割モードのみがＧＰＭ－ＭＶＲモードについてテストされる。

第３に、１の最初のＲＤＯ処理のためにテストされるＧＰＭ分割の個数を減らすために、２つのＧＰＭ分割に対して様々な片予測マージ候補を使用するときに、最初に総絶対差分を計算することが提案される。次いで、１つの特定の分割モードの下の各ＧＰＭ分割について、最小のＳＡＤ値を有する最良の片予測マージ候補を選択し、２つのＧＰＭ分割の最良の片予測マージ候補のＳＡＤ値の合計に等しい、分割モードの対応するＳＡＤ値を計算する。次に、次のＲＤ処理について、前のステップのための最良のＳＡＤ値を有する最初のＮ個の分割モードのみが、ＧＰＭ－ＭＶＲモードについてテストされる。

［明示的運動シグナリングを用いた幾何学的分割］
この部分では、ＧＰＭモードの２つの単方向ＭＶがエンコーダからデコーダに明示的にシグナリングされる、通常のインターモードの双方向予測にＧＰＭモードを拡張するための複数の方法が提案される。

第１の解決法（解決法１）では、ＧＰＭモードの２つの単方向ＭＶをシグナリングするために双方向予測の既存の動きシグナリングを完全に再利用することが提案される。表８は、新たに追加されたシンタックス要素がイタリック太字体で提案された方式の修正されたシンタックステーブルを示す。表８に示すように、この解決法では、シグナリングL0及びL1動き情報のすべての既存のシンタックス要素が２つのＧＰＭ分割の単方向ＭＶをそれぞれ示すために完全に再利用される。さらに、L0 MVは常に第１のＧＰＭ分割に関連付けられ、L1 MVは常に第２のＧＰＭ分割に関連付けられると仮定される。一方、表８では、インター予測シンタックス、すなわち、inter_pred_idcはＧＰＭフラグ（すなわち、gpm_flag）の前でシグナリングされ、inter_pred_idcの値を使用して、gpm_flagの存在を条件付けることができる。具体的には、フラグgpm_flagが、inter_pred_idcがPRED_biに等しく（すなわち、双予測）、inter_affine_flag及びsym_mvd_flagの両方が０に等しい（すなわち、ＣＵがアフィンモードでもＳＭＶＤモードでもコーディングされない）ときにのみシグナリングされる必要がある。フラグgpm_flagがシグナリングされないとき、その値は常に０であると推測される（すなわち、ＧＰＭモードが無効にされる）。gpm_flagが１であるとき、別のシンタックス要素gpm_partition_idxが、現在のＣＵのための選択されたＧＰＭモード（合計６４個のＧＰＭ分割のうち）を示すためにさらにシグナリングされる。

別の方法では、フラグgpm_flagのシグナリングを他のインターシグナリングシンタックス要素の前に置いて、gpm_flagの値を使用して、他のインターシンタックス要素が存在する必要があるか否かを決定することができるようにすることが提案される。表９は、新たに追加されたシンタックス要素がイタリック太字体である場合にそのような方法が適用されるときの対応するシンタックステーブルを示す。図から分かるように、gpm_flagは、まず、表９においてシグナリングされる。gpm_flagが１に等しいとき、inter_pred_idc、inter_affine_flag、及びsym_mvd_flagの対応するシグナリングはバイパスされ得る。代替的又は追加的に、３つのシンタックス要素の対応する値は、それぞれPRED_BI、0、及び0として推論され得る。

表８と表９の両方で、ＳＭＶＤモードとＧＰＭモードを組み合わせることはできない。別の例では、現在のＣＵがＧＰＭモードによってコーディングされるときにＳＭＶＤモードを可能にすることが提案される。そのような組み合わせが許可されるとき、ＳＭＶＤの同じ設計に従うことによって、２つのＧＰＭ分割のＭＶＤは第１のＧＰＭ分割のＭＶＤのみがシグナリングされる必要があり、第２のＧＰＭ分割のＭＶＤが常に第１のＭＶＤに対して対称であるように、対称であると仮定される。そのような方法が適用される場合、gpm_flag上のsym_mvd_flagの対応するシグナリング条件を除去することができる。

上述のように、第１の解決法では、第１のＧＰＭ分割にはL0 MVが使用され、第２のＧＰＭ分割にはL1 MVが使用されると常に仮定する。そのような設計は、この方法が２つのＧＰＭ分割のＭＶが１つの同じ予測リスト（L0又はL1のいずれか）から来ることを禁止するという意味で、最適ではない場合がある。このような問題を解決するために、表１０に示されるようなシグナリング設計を用いて、１つの代替ＧＰＭ－ＥＭＳ方式、解決法２が提案される。表１０において、新たに追加されたシンタックス要素は、イタリック太字体である。表１０に示すように、フラグgpm_flagが最初にシグナリングされる。フラグが１に等しい（すなわち、ＧＰＭが有効にされる）とき、シンタックスgpm_partition_idxは、選択されたＧＰＭモードを指定するようにシグナリングされる。次いで、１つの追加のフラグgpm_pred_dir_flag0がシグナリングされて、第１のＧＰＭ分割のＭＶが由来する対応する予測リストを示す。フラグgpm_pred_dir_flag0が１に等しいとき、それは第１のＧＰＭ分割のＭＶがL1から来ることを示し、そうでないとき（フラグが０に等しい）、それは第１のＧＰＭ分割のＭＶがL0から来ることを示す。その後、既存のシンタックス要素ref_idx_L0 MVp_l0_flag及びmvd_coding()は、第１のＧＰＭ分割の参照ピクチャインデックス、ｍｖｐインデックス及びＭＶＤの値をシグナリングするために利用される。一方、第１の分割と同様に、別のシンタックス要素gpm_pred_dir_flag1が第２のＧＰＭ分割の対応する予測リストを選択するために導入され、続いて、既存のシンタックス要素ref_idx_L1 MVp_l1_flag、及びmvd_coding()が第２のＧＰＭ分割のＭＶを導出するために使用される。

最後に、ＧＰＭモードが２つの片予測分割（分割エッジ上のブレンディングサンプルを除く）からなることを考慮すると、双方向オプティカルフロー、デコーダ側動きベクトル精緻化（ＤＭＶＲ）、及びＣＵ重み付き双方向予測（ＢＣＷ）などの双方向予測のために特に設計されたＶＶＣ及びＡＶＳ３内のいくつかの既存のコーディングツールは、提案されたＧＰＭ－ＥＭＳ方式が１つのインターＣＵに対して無効にされるときに自動的にバイパスされ得ることが言及されるべきである。たとえば、提案されたＧＰＭ－ＥＭＳのうちの１つが１つのＣＵに対して有効にされるとき、ＢＣＷがＧＰＭモードに適用され得ない場合、シグナリングオーバーヘッドを低減するために、対応するＢＣＷ重みがＣＵに対してさらにシグナリングされる必要はない。

［ＧＰＭ－ＭＶＲとＧＰＭ－ＥＭＳの組み合わせ］
この部分では、幾何学的分割を持つ１つのＣＵに対してＧＰＭ－ＭＶＲとＧＰＭ－ＥＭＳを組み合わせることを提案する。具体的にはマージベースの動きシグナリング又は明示的シグナリングのうちの１つのみが２つのＧＰＭ分割の片予測ＭＶをシグナリングするために適用され得るＧＰＭ－ＭＶＲ又はＧＰＭ－ＥＭＳのいずれかとは異なり、提案された方式では、１）ＧＰＭ－ＭＶＲベースの動きシグナリングを使用する１つの分割と、ＧＰＭ－ＥＭＳベースの動きシグナリングを使用する他の分割、２）ＧＰＭ－ＭＶＲベースの動きシグナリングを使用する２つの分割、３）ＧＰＭ－ＥＭＳベースの動きシグナリングを使用する２つの分割を許可する。表４のＧＰＭ－ＭＶＲシグナリング及び表１０のＧＰＭ－ＥＭＳを使用して、表１１は、提案されたＧＰＭ－ＭＶＲ及びＧＰＭ－ＥＭＳが組み合わされた後の対応するシンタックステーブルを示す。表１１において、新たに追加されたシンタックス要素は、イタリック太字体である。表１１に示されるように、２つの追加のシンタックス要素gpm_merge_flag0及びgpm_merge_flag1が分割＃１及び＃２に対してそれぞれ導入され、それらは、対応する分割がＧＰＭ－ＭＶＲベースのマージシグナリング又はＧＰＭ－ＥＭＳベースの明示的シグナリングを使用することを指定する。フラグが１であるとき、そのＧＰＭ片予測動きが、merge_gpm_idxX、gpm_mvr_partIdxX_enabled_flag、gpm_mvr_partIdxX_direction_idx、及びgpm_mvr_partIdxX_distance_idxを介してシグナリングされる分割に対してＧＰＭ－ＭＶＲベースシグナリングが有効であることを手段し、ここで、X=0、1である。そうでない場合、フラグが０である場合、分割の片予測動きが、シンタックス要素gpm_pred_dir_flagX、ref_idx_lX、mvp_lX_flag及びmvd_lXを使用してＧＰＭ－ＥＭＳ方式によって明示的にシグナリングされることを手段し、ここでX=0, 1である。

上記の方法は、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、コントローラ、マイクロコントローラ、マイクロプロセッサ、又は他の電子構成要素を含む、１以上の回路を含む装置を使用して実施されてもよい。この装置は上記の方法を実行するために、上記回路を他のハードウェア又はソフトウェア構成要素と組み合わせて使用することができる。上記で開示した各モジュール、サブモジュール、ユニット、又はサブユニットは、１以上の回路を少なくとも部分的に使用して実施され得る。

図９は、ユーザインタフェース９６０に結合されたコンピューティング環境（又はコンピューティングデバイス）９１０を示す。コンピューティング環境９１０は、データ処理サーバの一部とすることができる。いくつかの実施形態では、コンピューティングデバイス９１０は、本開示の様々な例に従って、上記で説明したような様々な方法又は処理（符号化／復号化方法又は処理など）のいずれかを実行することができる。コンピューティング環境９１０は、プロセッサ９２０と、メモリ９４０と、Ｉ／Ｏインタフェース９５０とを含み得る。

プロセッサ９２０は、典型的にはディスプレイ、データ取得、データ通信、及び画像処理に関連する動作など、コンピューティング環境９１０の全体的な動作を制御する。プロセッサ９２０は、上述の方法におけるステップのすべて又はいくつかを実行するための命令を実行するための１以上のプロセッサを含み得る。さらに、プロセッサ９２０は、プロセッサ９２０と他の構成要素との間の相互作用を容易にする１以上のモジュールを含み得る。プロセッサは、ＣＰＵ（Central Processing Unit）、マイクロプロセッサ、シングルチップマシン、ＧＰＵなどであってもよい。

メモリ９４０は、コンピューティング環境９１０の動作をサポートするための様々なタイプのデータを記憶するように構成される。メモリ９４０は、所定のソフトウェア９４２を含むことができる。そのようなデータの例は、コンピューティング環境９１０上で動作する任意のアプリケーション又は方法、ビデオデータセット、画像データなどのための命令を含んでいる。メモリ９４０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）、電気的消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、読取り専用メモリ（ＲＯＭ）、磁気メモリ、フラッシュメモリ、磁気又は光ディスクなど、任意のタイプの揮発性又は不揮発性メモリ装置、又はそれらの組合せを使用することによって実施されてもよい。

Ｉ／Ｏインタフェース９５０は、プロセッサ９２０と、キーボード、クリックホイール、ボタンなどの周辺インタフェースモジュールとの間のインタフェースを提供する。ボタンはホームボタン、スタートスキャンボタン、及びストップスキャンボタンを含むことができるが、これらに限定されない。Ｉ／Ｏインタフェース９５０は、エンコーダ及びデコーダと結合することができる。

いくつかの実施形態では、上述の方法を実行するための、コンピューティング環境９１０内のプロセッサ９２０によって実行可能な、メモリ９４０に含まれるような複数のプログラムを備える非一時的コンピュータ可読記憶媒体も提供される。例えば、非一時的なコンピュータ可読記憶媒体は、ＲＯＭ、ＲＡＭ、ＣＤ－ＲＯＭ、磁気テープ、フロッピー（登録商標）ディスク、光データ記憶装置などであってもよい。

非一時的コンピュータ可読記憶媒体は１以上のプロセッサを有するコンピューティングデバイスによって実行されるための複数のプログラムをその中に記憶しているが、複数のプログラムは、１以上のプロセッサによって実行されたとき、コンピューティングデバイスに、動き予測のための上記の方法を実行させる。

いくつかの実施形態では、コンピューティング環境９１０が上記の方法を実行するために、１以上の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、グラフィカル処理ユニット（ＧＰＵ）、コントローラ、マイクロコントローラ、マイクロプロセッサ、又は他の電子構成要素を用いて実施され得る。

図７は、本開示の一例による、ＧＰＭにおいてビデオブロックを復号化するための方法を示すフローチャートである。

ステップ７０１において、プロセッサ９２０は、ビデオブロックを第１及び第２の幾何学的分割に分割することができる。

ステップ７０２において、プロセッサ９２０は第１の幾何学的分割のための第１の予測リストを取得し、第２の幾何学的分割のための第２の予測リストを取得することができる。

いくつかの実施例では、第１の予測リストはリストL0であり得、第２の予測リストはリストL1であり得る。

ステップ７０３において、プロセッサ９２０は、第１及び第２の予測リストに基づいて第１及び第２の幾何学的分割にＥＭＳを伴うＧＰＭを適用することによって、第１及び第２の幾何学的分割のＭＶを取得することができる。

いくつかの実施例では、ＥＭＳを伴うＧＰＭを第１及び第２の幾何学的分割に適用することは、表１０に示されるように、解決法２に従って実施してもよい。

いくつかの実施例では、プロセッサ９２０が第１の幾何学的分割のための１以上の第１のシンタックス要素を受信し得る。１以上の第１のシンタックス要素は参照ピクチャインデックスシンタックス要素ref_idx_l0と、ＭＶＰインデックスフラグmvp_l0_flagと、第１のＭＶＤコーディングシンタックス要素mvd_codingとを含み得、参照ピクチャインデックスref_idx_l0は第１の幾何学的分割の参照ピクチャインデックスを示し得、MVPインデックスフラグmvp_l0_flagは第１の幾何学的分割のＭＶＰインデックスを示し得、第１のＭＶＤコーディングシンタックス要素mvd_codingは第１の幾何学的分割のＭＶＤを示し得る。

いくつかの実施例では、プロセッサ９２０が第２の幾何学的分割のための１以上の第２のシンタックス要素を受信し得る。１以上の第２のシンタックス要素は参照ピクチャインデックスシンタックス要素ref_idx_l1と、ＭＶＰインデックスフラグmvp_l1_flagと、第２のＭＶＤコーディングシンタックス要素mvd_codingとを含み得るが、参照ピクチャインデックスref_idx_l1は第２の幾何学的分割の参照ピクチャインデックスを示し得、ＭＶＰインデックスフラグmvp_l1_flagは第２の幾何学的分割のＭＶＰインデックスを示し得、第２のＭＶＤコーディングシンタックス要素mvd_codingは第２の幾何学的分割のＭＶＤを示し得る。

いくつかの実施例では、プロセッサ９２０が第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0を受信し、第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1を受信することによって、第１の予測リスト及び第２の予測リストを取得することができるが、第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0は第１の幾何学的分割のＭＶがそこからであるという対応する予測リストを示し得、第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1は第２の幾何学的分割のＭＶがそこからであるという対応する予測リストを示し得る。

いくつかの実施例では、プロセッサ９２０が第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0が１に等しいと決定したことに応答して、第１の幾何学的分割のＭＶがリストL1からであると決定し、第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0が０に等しいと決定したことに応答して、第１の幾何学的分割のMVがリストL0からであると決定し得る。

いくつかの実施例では、プロセッサ９２０が第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1が１に等しいと決定したことに応答して、第２の幾何学的分割のMVがリストL0からであると決定し得、第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1が０に等しいと決定したことに応答して、第２の幾何学的分割のMVがリストL1からであると決定し得る。

いくつかの実施例では、ＥＭＳを伴うＧＰＭを第１及び第２の幾何学的分割に適用することは、表８に示される解決法１（オプション１）及び表９に示される解決法１（オプション２）に従って実施され得る。

いくつかの実施例では、プロセッサ９２０がＧＰＭフラグgpm_flagを条件付ける１以上のシンタックス要素を受信し得る。ＧＰＭフラグgpm_flagは、ＧＰＭモードが第１の幾何学的分割又は第２の幾何学的分割に対して無効にされているかどうかを示し得る。

いくつかの実施例では、１以上のシンタックス要素が、双予測が適用されるかどうかを示すインター予測シンタックス要素inter_pred_idcと、ビデオブロックがアフィンモードによってコーディングされるかどうかを示すアフィンモードシンタックス要素inter_affine_flagとを含み得る。プロセッサ９２０はインター予測シンタックス要素inter_pred_idcが、双予測が適用されることを示し、アフィンモードシンタックス要素inter_affine_flagが、ビデオブロックがアフィンモードによってコーディングされないことを示すと決定したことに応答して、ＧＰＭフラグgpm_flagを受信し得る。

いくつかの実施例では、１以上のシンタックス要素が、ビデオブロックがＳＭＶＤモードによってコーディングされているかどうかを示すＳＭＶＤシンタックス要素sym_mvd_flagをさらに含み得る。プロセッサ９２０はインター予測シンタックス要素inter_pred_idcが、双予測が適用されることを示すと決定したことに応答して、ＧＰＭフラグgpm_flagを受信し得、アフィンモードシンタックス要素inter_affine_flagはビデオブロックがアフィンモードによってコーディングされないことを示し、ＳＭＶＤシンタックス要素sym_mvd_flagはビデオブロックがＳＭＶＤモードによってコーディングされないことを示す。

いくつかの実施例では、プロセッサ９２０が、ＧＰＭフラグgpm_flagが１に等しいと決定したことに応答して、ビデオブロックのための選択されたＧＰＭモードを示すＧＰＭ分割シンタックス要素gpm_partition_idxを受信し得る。

いくつかの実施例では、プロセッサ９２０が、ＧＭＰフラグgpm_flagがシグナリングされないと決定したことに応答して、ＧＭＰフラグgpm_flagの値が０に等しいと推論し得る。

いくつかの実施例では、プロセッサ９２０が１以上のシンタックス要素を条件付けるためにＧＰＭフラグgpm_flagを受信することができ、ＧＰＭフラグgpm_flagはＧＰＭモードが第１の幾何学的分割又は第２の幾何学的分割に対して有効であるかどうかを示す。１以上のシンタックス要素は、双予測が適用されるかどうかを示すインター予測シンタックス要素inter_pred_idcと、ビデオブロックがアフィンモードによってコーディングされるかどうかを示すアフィンモードシンタックス要素inter_affine_flagとを含み得る。

いくつかの実施例では、プロセッサ９２０が、ＧＰＭフラグgpm_flagが１に等しいと決定したことに応答して、インター予測シンタックス要素inter_pred_idcとアフィンモードシンタックス要素inter_affine_flagとをバイパスし得る。

いくつかの実施例では、１以上のシンタックス要素が、ビデオブロックがＳＭＶＤモードによってコーディングされているかどうかを示すＳＭＶＤシンタックス要素sym_mvd_flagをさらに含み得る。プロセッサ９２０は、ＧＰＭフラグgpm_flagが１に等しいと判断したことに応答して、インター予測シンタックス要素inter_pred_idc、アフィンモードシンタックス要素inter_affine_flag、及びＳＭＶＤシンタックス要素sym_mvd_flagをバイパスし得る。

いくつかの実施例では、プロセッサ９２０が、双予測が適用されることを示すPRED_biとしてインター予測シンタックス要素inter_pred_idcを推論し、ビデオブロックがアフィンモードによってコーディングされないことを示す０としてアフィンモードシンタックス要素inter_affine_flagを推論し、GMPフラグが１に等しいと決定したことに応答して、ビデオブロックがSMVDモードによってコーディングされないことを示す０としてSMVDシンタックス要素sym_mvd_flagを推論し得る。

ステップ７０４において、プロセッサ９２０は、ＭＶに基づいて第１及び第２の幾何学的分割の予測サンプルを取得することができる。

図８は、本開示の一例による、ＧＰＭにおいてビデオブロックを復号化するための方法を示すフローチャートである。

ステップ８０１において、プロセッサ９２０は、ビデオブロックを第１及び第２の幾何学的分割に分割することができる。

ステップ８０２において、プロセッサ９２０は第１の幾何学的分割のための第１の予測リストを取得し、第２の幾何学的分割のための第２の予測リストを取得してもよい。

いくつかの実施例では、第１の予測リストはリストL0であり得、第２の予測リストはリストL1であり得る。

ステップ８０３において、プロセッサ９２０は、第１及び第２の予測リストに基づいて第１及び第２の幾何学的分割にＭＶＲを伴うＧＰＭ又はＥＭＳを伴うＧＰＭを適用することによって、第１及び第２の幾何学的分割のＭＶを取得することができる。

いくつかの実施例では、プロセッサ９２０が第１及び第２の幾何学的分割のためのＭＶを、第１及び第２の予測リストに基づいて第１及び第２の幾何学的分割にＭＶＲを伴うＧＰＭを適用すること、第１及び第２の予測リストに基づいて第１及び第２の幾何学的分割にＥＭＳを伴うＧＰＭを適用すること、又は第１又は第２の幾何学的分割にＭＶＲを伴うＧＰＭを適用すること、及び第１及び第２の予測リストに基づいて第２又は第１の幾何学的分割にＥＭＳを伴うＧＰＭを適用することによって取得することができる。

いくつかの実施例では、プロセッサ９２０はさらに、第１の幾何学的分割のための第１のＧＰＭマージフラグgpm_merge_flag0を受信して、ＭＶＲでＧＰＭを指定するか、又はＥＭＳを伴うＧＰＭが第１の幾何学的分割に適用され、第２の幾何学的分割のための第２のＧＰＭマージフラグgpm_merge_flag1を受信して、ＭＶＲでＧＰＭを指定するか、又はＥＭＳを伴うＧＰＭが第２の幾何学的分割に適用される。

いくつかの実施例ではプロセッサ９２０はさらに、第１の幾何学的分割のためのＭＶＲを有するＧＰＭを有効にし、第１のＧＰＭマージフラグgpm_merge_flag0が１に等しいと決定したことに応答して第１の幾何学的分割のための複数の第１のシンタックス要素を受信し得るが、複数の第１のシンタックス要素は、merge_gpm_idx0、gpm_mvr_partIdx0_enabled_flag、gpm_mvr_partIdx0_direction_idx、及びgpm_mvr_partIdx0_distance_idを含んでもよい。

いくつかの実施例ではプロセッサ９２０はさらに、第１の幾何学的分割のためのＥＭＳを伴うＧＰＭを有効にし、第１のＧＰＭマージフラグgpm_merge_flag0が０に等しいと決定したことに応答して第１の幾何学的分割のための複数の第２のシンタックス要素を明示的に受信し得るが、複数の第２のシンタックス要素はＧＰＭ予測方向フラグgpm_pred_dir_flag0と、参照ピクチャインデックスref_idx_l0と、ＭＶＰインデックスフラグmvp_l0_flagと、mvd_l0とを含んでもよい。

いくつかの実施例ではプロセッサ９２０が第２の幾何学的分割のためのＭＶＲを有するＧＰＭをさらに有効にし、第２のＧＰＭマージフラグgpm_merge_flag1が１に等しいと判定することに応答して、第２の幾何学的分割のための複数の第１のシンタックス要素を受信することができ、ここで、複数の第１のシンタックス要素はmerge_gpm_idx1、gpm_mvr_partIdx1_enabled_flag、gpm_mvr_partIdx1_direction_idx、及びgpm_mvr_partIdx1_distanceを含んでもよい。

いくつかの実施例ではプロセッサ９２０が第２の幾何学的分割についてＥＭＳを有するＧＰＭをさらに有効にし、第２のＧＰＭマージフラグgpm_merge_flag1が０に等しいと判断することに応答して、第２の幾何学的分割についての複数の第２の構文要素を明示的に受信することができ、ここで、複数の第２の構文要素はＧＰＭ予測方向フラグgpm_pred_dir_flag1、参照画像インデックスref_idx_L1 MVPインデックスフラグmvp_l1_flag、及びmvd_l1を含んでもよい。

ステップ８０４において、プロセッサ９２０は、ＭＶに基づいて第１及び第２の幾何学的分割の予測サンプルを取得することができる。

いくつかの実施例では、ＧＰＭ中のビデオブロックを復号するための装置が提供される。装置はプロセッサ９２０と、プロセッサによって実行可能な命令を記憶するように構成されたメモリ９４０とを含み、プロセッサは命令の実行の際に、図７又は図８に示す方法を実行するように構成される。

いくつかの他の実施例では、その中に記憶された命令を有する、非一時的コンピュータ可読記憶媒体が提供される。命令がプロセッサ９２０によって実行されるとき、命令はプロセッサに、図７又は図８に示されるような方法を実行させる。

本開示の他の実施例は、本明細書の考察及び本明細書に開示される本開示の実施から当業者に明らかであろう。本出願はその一般的な原理に従い、当技術分野で知られている又は慣例的な実践の範囲内にあるような本開示からの逸脱を含む、本開示の任意の変形、使用、又は適応を包含することが意図される。本明細書及び実施例は、例示的なものに過ぎないと考えられることを意図している。

本開示は、提示され、添付の図面に示された正確な例に限定されず、その範囲から逸脱することなく、様々な修正及び変更を行うことができることが理解されよう。

Claims (22)

1. ビデオブロックを第１及び第２の幾何学的分割に分割することと、
   第１の幾何学的分割のための第１の予測リストを取得し、第２の幾何学的分割のための第２の予測リストを取得することと、
   前記第１の予測リスト及び前記第２の予測リストに基づいて、明示的な動きシグナリング（ＥＭＳ）を有するＧＰＭを第１及び第２の幾何学的分割に適用することによって、第１及び第２の幾何学的分割の動きベクトル（ＭＶ）を得ることと、
   ＭＶに基づいて前記第１の幾何学的分割及び第２の幾何学的分割の予測サンプルを得ることと、
   を備える、幾何学的分割モード（ＧＰＭ）でビデオブロックを復号化するための方法。
2. 参照ピクチャインデックスシンタックス要素ref_idx_l0と、動きベクトル予測（ＭＶＰ）インデックスフラグmvp_l0_flagと、第１の動きベクトル差分（ＭＶＤ）コーディングシンタックス要素mvd_codingとを備える、第１の幾何学的分割のための１以上の第１のシンタックス要素を受信し、 参照ピクチャインデックスref_idx_l0が第１の幾何学的分割の参照ピクチャインデックスを示しＭＶＰインデックスフラグmvp_l0_flagが第１の幾何学的分割のＭＶＰインデックスを示し、第１のＭＶＤコーディングシンタックス要素mvd_codingが第１の幾何学的分割のＭＶＤを示し、
   参照ピクチャインデックスシンタックス要素ref_idx_l1と、動きベクトル予測（ＭＶＰ）インデックスフラグmvp_l1_flagと、第２のＭＶＤコーディングシンタックス要素mvd_codingとを備える、第２の幾何学的分割のための１以上の第２のシンタックス要素を受信し、 参照ピクチャインデックスref_idx_l1が第２の幾何学的分割の参照ピクチャインデックスを示し、ＭＶＰインデックスフラグmvp_l1_flagが第２の幾何学的分割のＭＶＰインデックスを示し、第２のＭＶＤコードシンタックス要素mvd_codingが第２の幾何学的分割のＭＶＤを示す、前記ＧＰＭをＥＭＳによってさらに適用する、請求項１記載の方法。
3. 前記第１の予測リストがリストL0であり、前記第２の予測リストがリストL1である、請求項１に記載の方法。
4. 前記第１の幾何学的分割のための前記第１の予測リストを取得することと、前記第２の幾何学的分割のための前記第２の予測リストを取得することとが、
   前記第１の幾何学的分割のＭＶが対応する予測リストからのものであることを示す第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0を受信することと、
   前記第２の幾何学的分割のＭＶが対応する予測リストからのものであることを示す第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1を受信すること、とを備える、請求項３記載の方法。
5. 第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0が１に等しいと決定したことに応答して、第１の幾何学的分割のＭＶがリストL1からのものであると決定することと、
   第１のＧＰＭ予測方向フラグgpm_pred_dir_flag0が０に等しいと決定したことに応答して、第１の幾何学的分割のＭＶがリストL0からのものであると決定することと、
   をさらに備える、請求項４記載の方法。
6. 第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1が１に等しいと決定したことに応答して、第２の幾何学的分割のＭＶがリストL0からのものであると決定することと、
   第２のＧＰＭ予測方向フラグgpm_pred_dir_flag1が０に等しいと決定したことに応答して、第２の幾何学的分割のＭＶがリストL1からのものであると決定することと、
   をさらに備える、請求項４記載の方法。
7. 第１の幾何学的分割又は第２の幾何学的分割に対してＧＰＭモードが有効であるかどうかを示すＧＰＭフラグgpm_flagを条件付ける１以上のシンタックス要素を受信することをさらに含む、請求項１記載の方法。
8. 前記１以上のシンタックス要素は、双予測が適用されるかどうかを示すインター予測シンタックス要素inter_pred_idcと、前記ビデオブロックがアフィンモードによってコーディングされるかどうかを示すアフィンモードシンタックス要素inter_affine_flagとを備え、
   前記方法はさらに、インター予測シンタックス要素inter_pred_idcには双予測が適用されることを示し、アフィンモードシンタックス要素inter_affine_flagはビデオブロックがアフィンモードによってコーディングされていないことを示すと決定することに応答して、ＧＰＭフラグgpm_flagを受信することを備える、請求項７記載の方法。
9. 前記１以上のシンタックス要素は、前記ビデオブロックがＳＭＶＤモードによってコーディングされるかどうかを示す、対称動きベクトル差分（ＳＭＶＤ）シンタックス要素sym_mvd_flagをさらに備え、
   前記方法はさらに、インター予測シンタックス要素inter_pred_idcには双予測が適用されることを示し、アフィンモードシンタックス要素inter_affine_flagはビデオブロックがアフィンモードによってコーディングされていないことを示し、ＳＭＶＤシンタックス要素sym_mvd_flagはビデオブロックがＳＭＶＤモードによってコーディングされていないことを示すと決定したことに応答して、ＧＰＭフラグgpm_flagを受信することを備える、請求項８に記載の方法。
10. ＧＰＭフラグgpm_flagが１に等しいと決定したことに応答して、ビデオブロックのための選択されたＧＰＭモードを示すＧＰＭ分割シンタックス要素gpm_partition_idxを受信することをさらに含む、請求項９記載の方法。
11. ＧＭＰフラグgpm_flagをシグナリングしないと決定したことに応答して、ＧＭＰフラグgpm_flagの値が０に等しいことを推測することをさらに含む、請求項９記載の方法。
12. １以上のシンタックス要素を条件付けるＧＰＭフラグgpm_flagを受信し、ＧＰＭフラグgpm_flagが、ＧＰＭモードが第１の幾何学的分割又は第２の幾何学的分割に対して有効であるかどうかを示すことをさらに含む、請求項１記載の方法。
13. 前記１以上のシンタックス要素は、双予測が適用されるかどうかを示すインター予測シンタックス要素inter_pred_idcと、前記ビデオブロックがアフィンモードによってコーディングされるかどうかを示すアフィンモードシンタックス要素inter_affine_flagとを備え、
    前記方法はさらに、ＧＰＭフラグgpm_flagが１に等しいと決定したことに応答して、インター予測シンタックス要素inter_pred_idc及びアフィンモードシンタックス要素inter_affine_flagをバイパスすることを備える、請求項１２に記載の方法。
14. 前記１以上のシンタックス要素は、前記ビデオブロックがＳＭＶＤモードによってコーディングされるかどうかを示す、対称動きベクトル差分（ＳＭＶＤ）シンタックス要素sym_mvd_flagをさらに備え、
    前記方法はさらに、ＧＰＭフラグgpm_flagが１に等しいと決定したことに応答して、インター予測シンタックス要素inter_pred_idc及びアフィンモードシンタックス要素inter_affine_flag、及びＳＭＶＤシンタックス要素sym_mvd_flagをバイパスすることを備える、請求項１３に記載の方法。
15. ＧＭＰフラグgpm_flagが１に等しいと決定したことに応答して、インター予測シンタックス要素inter_pred_idcを、双予測が適用されることを示すPRED_BIとして推論し、アフィンモードシンタックス要素inter_affine_flagを、ビデオブロックがアフィンモードによってコーディングされていないことを示す０として推論し、ビデオブロックがＳＭＶＤモードによってコーディングされていないことを示すＳＭＶＤシンタックス要素sym_mvd_flagを０として推論することをさらに含む、請求項１４に記載の方法。
16. ビデオブロックを第１及び第２の幾何学的分割に分割することと、
    第１の幾何学的分割のための第１の予測リストを取得し、第２の幾何学的分割のための第２の予測リストを取得することと、
    前記第１の幾何学的分割及び前記第２の幾何学的分割に対する動きベクトル（ＭＶ）を、前記第１の予測リスト及び前記第２の予測リストに基づいて前記第１の幾何学的分割及び前記第２の幾何学的分割に明示的動きシグナリング（ＥＭＳ）を有するＧＰＭを適用することによって得ることと、
    ＭＶに基づいて前記第１の幾何学的分割及び第２の幾何学的分割の予測サンプルを得ることと、
    を含む、幾何学的分割モード（ＧＰＭ）でビデオブロックを復号化するための方法。
17. 前記第１の予測リスト及び前記第２の予測リストに基づく前記第１の幾何学的分割及び前記第２の幾何学的分割へＭＶＲによってＧＰＭを適用することと、
    前記第１の予測リスト及び前記第２の予測リストに基づく前記第１の幾何学的分割及び前記第２の幾何学的分割へＥＭＳによってＧＰＭを適用すること、又は
    ＭＶＲを有するＧＰＭを前記第１の幾何学的分割又は前記第２の幾何学的分割に適用し、ＥＭＳを有するＧＰＭを、前記第１の予測リスト及び前記第２の予測リストに基づいて前記第２の幾何学的分割又は前記第１の幾何学的分割に適用することと、
    によって前記第１の幾何学的分割及び前記第２の幾何学的分割の前記ＭＶを取得することをさらに備える、請求項１６に記載の方法。
18. 第１の幾何学的分割に対して第１のＧＰＭマージフラグgpm_merge_flag0を受信して、ＭＶＲでＧＰＭを指定するか、又はＥＭＳでＧＰＭを最初の幾何学的分割に適用することと、
    第２の幾何学的分割に対して第２のＧＰＭマージフラグgpm_merge_flag1を受信して、ＭＶＲでＧＰＭを指定するか、又はＥＭＳでＧＰＭを第２の幾何学的分割に適用することと、
    をさらに含む、請求項１７記載の方法。
19. 第１のＧＰＭマージフラグgpm_merge_flag0が１に等しいと決定したことに応答して、第１の幾何学的分割のためのＭＶＲを有するＧＰＭを有効にし、第１の幾何学的分割のための複数の第１のシンタックス要素を受信することを可能にし、複数の第１のシンタックス要素は、merge_gpm_idx0、gpm_mvr_partidx0_enabled_flag、gpm_mvr_partidx0_direction_idx、及びgpm_mvr_partidx0_distance_idxを含み、また、
    第１のＧＰＭマージフラグgpm_merge_flag0が０に等しいと決定したことに応答して、第１の幾何学的分割のためのＥＭＳを伴うＧＰＭを有効にし、第１の幾何学的分割のための複数の第２のシンタックス要素を明示的に受信し、複数の第２のシンタックス要素は、ＧＰＭ予測方向フラグgpm_pred_dir_flag0、参照ピクチャインデックスref_idx_l0、動きベクトル予測（ＭＶＰ）インデックスフラグmvp_l0_flag、及びmvd_l0を含むこと、
    をさらに含む、請求項１8記載の方法。
20. 第２のＧＰＭマージフラグgpm_merge_flag1が１に等しいと決定したことに応答して、第２の幾何学的分割のためのＭＶＲを有するＧＰＭを有効にし、第２の幾何学的分割のための複数の第１のシンタックス要素を受信し、複数の第１のシンタックス要素は、merge_gpm_idx1、gpm_mvr_partidx1_enabled_flag、gpm_mvr_partidx1_direction_idx、及びgpm_mvr_partidx1_distance_idxを含み、また、
    第２のＧＰＭマージフラグgpm_merge_flag1が０に等しいと決定したことに応答して、第２の幾何学的分割のためのＥＭＳを有するＧＰＭを有効にし、第２の幾何学的分割のための複数の第２のシンタックス要素を明示的に受信し、複数の第２のシンタックス要素は、ＧＰＭ予測方向フラグgpm_pred_dir_flag1と、参照ピクチャインデックスref_idx_l1と、動きベクトル予測（ＭＶＰ）インデックスフラグmvp_l1_flagと、mvd_l1とを含むこと、
    をさらに含む、請求項１8記載の方法。
21. １以上のプロセッサと、
    １以上のプロセッサによって実行可能な命令を記憶するように構成された非一時的コンピュータ可読記憶媒体と、を含み、
    前記１以上のプロセッサが、前記命令の実行の際に、請求項１から２０のいずれか１項に記載の方法を実行するように構成されている、ビデオコーディングのための装置。
22. １以上のコンピュータプロセッサに、前記１以上のコンピュータプロセッサによって実行されるときに、請求項１から２０のいずれか１項に記載の方法を実行させる、コンピュータ実行可能命令を記憶する非一時的コンピュータ可読記憶媒体。