JP2024511763A - ２レベルのビニングを用いた事後深度可視性収集 - Google Patents

Abstract

コンピュータシステムにおける表示のために画像をタイルレンダリングする方法及び装置は、コンピュータシステムのグラフィックスパイプラインにおいて画像を受信することを含み、画像は１つ以上の三次元（３Ｄ）オブジェクトを含む。画像は、１つ以上のタイルに分割される。深度テストは、１つ以上のタイルに対して行われ、深度テストに基づいて、１つ以上のタイルの可視性情報がビニングされる。【選択図】図８

Description

（関連出願の相互参照）
本願は、２０２１年３月３１日に出願された米国仮特許出願第６３／１６８，８７５号、及び、２０２１年１２月２７日に出願された米国特許出願第１７／５６２，８７２号の利益を主張し、その内容は、本明細書に完全に記載されているように参照により組み込まれる。

グラフィックス処理は、二次元（two dimensional、２Ｄ）スクリーン上への三次元（three dimensional、３Ｄ）シーンのレンダリングを含む。３Ｄシーンは、処理の異なる段階（ステージ）を含むグラフィックスパイプラインを介して表示スクリーン上にレンダリングされる。コマンドストリームのグラフィックス処理コマンドが（例えば、アプリケーションから）受信され、計算タスクが、タスクの実行のために（例えば、ＧＰＵ等の加速処理デバイスに）提供される。

グラフィックスは、プリミティブ（例えば、三角形、四辺形又は他の幾何学的形状）を使用して表示スクリーン上にレンダリングされる。グラフィックス処理コマンドは、例えば、プリミティブの数、各プリミティブの位置、及び、表示スクリーン上にレンダリングされる各プリミティブの属性を含む。

添付の図面と共に例として与えられる以下の説明から、より詳細な理解を得ることができる。

本開示の１つ以上の特徴が実装され得る例示的なデバイスのブロック図である。 追加の詳細を示す図１のデバイスのブロック図である。 一例による、グラフィックス処理パイプラインを示すブロック図である。 本開示の特徴による、表示のための画像のレンダリングの例示的な方法を示すフロー図である。 本開示の特徴による、表示のための画像をレンダリングする一例を示す概略図である。 本開示の特徴による、表示のための画像の第１のタイルをレンダリングする例示的な方法を示すフロー図である。 本開示の特徴による、表示のための画像の次のタイルをレンダリングする例示的な方法を示すフロー図である。 ２レベルのビニングを用いた事後深度可視性収集（Post-Depth visibility collection）の特徴による、表示のための画像のタイルをレンダリングする例示的な方法を示すフロー図である。

グラフィックスパイプラインは、フロントエンドジオメトリ部分及びバックエンド部分を含むように簡略化することができる。例えば、パイプラインのフロントエンドジオメトリ部分は、いくつかのシェーダ段階（例えば、頂点シェーダ段階、ハルシェーダ段階、モザイク化器（テッセレータ）段階、ドメインシェーダ段階、及び、ジオメトリシェーダ段階）を含む。シェーダ段階中に、プリミティブは、３Ｄオブジェクトとして受信され、２Ｄスクリーン上にレンダリングされる２Ｄオブジェクトに変換される。バックエンド部分は、ラスタライザ段階及びピクセルシェーダ段階を含む。ラスタライザ段階中に、２Ｄスクリーン上に投影される各プリミティブのスクリーン上の位置が判定される。例えば、ラスタライズ中に、加速処理デバイス（例えば、ＧＰＵ）は、各プリミティブについて、何れのピクセル（又はサブピクセルサンプル）が２Ｄスクリーン上にレンダリングされる各プリミティブに対応するかを判定する。ピクセルシェーダ段階中に、そのプリミティブに対応するピクセルについて値（例えば、輝度及び色）が計算される。

データは、リモートメモリ（例えば、メインメモリ）を使用してデータを処理するのではなく、ローカルに記憶された以前に処理されたデータ（例えば、ＧＰＵのキャッシュに記憶されたデータ）を再利用することによって、（例えば、ＧＰＵによって）より効率的に処理される。タイリング（又はビニング）は、フレーム全体を一度にレンダリングすることと比較して、フレームをレンダリングするために使用されるローカルメモリ（例えば、キャッシュ）及び帯域幅の量を低減する技術である。タイリングは、フレームをセクション（例えば、タイル又はビン）に分け、フレームの別のタイルをレンダリングする前に、フレームの１つのタイルをレンダリングする。例えば、フレーム（又は画像）が４つの等しいタイル（すなわち、左上象限（quadrant）、右上象限、左下象限及び右下象限）に分けられる場合、第１のタイル（例えば、左上象限）は、次のタイルのうち何れかをレンダリングすることに進む前にレンダリングされる。次いで、フレームのタイルの各々がレンダリングされるまで、最後の２つのタイルのうち何れかをレンダリングすることに進む前に、他のタイルのうち何れか（例えば、右上象限）がレンダリングされる。

従来のタイリング技術は、粗いレベルのタイリング（すなわち、フレーム当たりのより大きいタイル及びより少ない数のタイル又はビン）と、細かいレベルのタイリング（すなわち、フレーム当たりのより小さいタイル及びより多い数のタイル又はビン）と、を含む。フレーム当たりのタイルの数が少ないので、粗いレベルのタイリングは、細かいレベルのタイリングよりも少ないタイリング（ビニング）オーバーヘッドをもたらすが、細かいレベルのタイリングよりも全体的に低いキャッシュヒット率を含む。細かいレベルのタイリングは、タイリングが少ない粗いレベルのタイリングよりも高いキャッシュヒット率を含むが、細かいレベルのタイリングよりも高いタイリングオーバーヘッドをもたらす。

加えて、従来のタイリング技術では、ビニングは、プリミティブをセットアップした後に行われる。タイリング及びビニングの後、プリミティブは、様々な他のプロセス（例えば、深度テスト）に渡され得る。したがって、いくつかのプリミティブは、可視及び不可視としてマークされる。結果として、不可視であり得るプリミティブは、タイリング／ビニングプロセス中に処理されることになる。

本願は、粗いレベルのタイリングと細かいレベルのタイリングの両方を独特で効率的な方法で使用して、効率的なタイルレンダリングを提供する実施形態を開示する。本願で開示される実施形態は、粗いタイルに対して粗いレベルのタイリングを実行し、粗いタイルの細かいタイルに対して細かいレベルのタイリングを実行してから、次の粗いタイルに進んで粗いレベルのタイリング及び細かいレベルのタイリングを実行する。開示された実施形態のいくつかは、粗いレベルのタイリング及び細かいレベルのタイリングを実行するために同じ固定機能ハードウェアを使用し、追加のハードウェアのコストなしに、粗いレベルのタイリング及び細かいレベルのタイリングから得られる利点を提供する。更に、実施形態は、深度テストが行われた後に可視性収集を行うこと（すなわち、タイリング又はビニングプロセスの態様を行うこと）が、多くの事例において、ビニング／タイリング動作のためのプリミティブの数を減少させ得ることを開示する。

コンピュータシステムにおける表示のための画像のタイルレンダリングの方法は、コンピュータシステムのグラフィックスパイプラインにおいて画像を受信することを含み、画像は、１つ以上の三次元（３Ｄ）オブジェクトを含む。画像は、１つ以上のタイルに分割される。深度テストは、１つ以上のタイルに対して行われ、深度テストに基づいて、１つ以上のタイルの可視性情報がビニングされる。

コンピュータシステムにおける表示のための画像のタイルレンダリングのための処理装置は、メモリと、メモリに通信可能に結合されたプロセッサと、を含む。プロセッサは、グラフィックスパイプラインにおいて１つ以上の三次元（３Ｄ）オブジェクトを含む画像を受信し、その画像を１つ以上のタイルに分割し、１つ以上のタイルに対して深度テストを行い、深度テストに基づいて、１つ以上のタイルのビン可視性情報をビニングするように構成されている。

コンピュータシステムにおける表示のための画像のタイルレンダリングのための非一時的なコンピュータ可読記憶媒体であって、非一時的なコンピュータ可読記憶媒体は、その上に記録された命令を有し、命令は、プロセッサによって実行される場合に、プロセッサに動作を行わせる。上記の動作は、コンピュータシステムのグラフィックスパイプラインにおいて画像を受信することを含み、画像は、１つ以上の三次元（３Ｄ）オブジェクトを含む。画像は、１つ以上のタイルに分割される。深度テストは、１つ以上のタイルに対して行われ、深度テストに基づいて、１つ以上のタイルの可視性情報がビニングされる。

コンピュータシステムにおける表示のための画像のタイルレンダリングのための非一時的なコンピュータ可読記憶媒体であって、非一時的なコンピュータ可読記憶媒体は、その上に記録された命令を有し、命令は、プロセッサを製造するように適合されている。プロセッサは、コンピュータシステムのグラフィックスパイプラインにおいて画像を受信することであって、画像が、１つ以上の三次元（３Ｄ）オブジェクトを含む、ことと、深度テストに基づいて、画像のプリミティブを１つ以上のタイルにビニングすることと、を含む機能を実施するように適合されている。

図１は、本開示の１つ以上の特徴が実装され得る例示的なデバイス１００のブロック図である。デバイス１００は、例えば、コンピュータ、ゲームデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話、又は、タブレットコンピュータを含み得る。デバイス１００は、プロセッサ１０２、メモリ１０４、記憶装置１０６、１つ以上の入力デバイス１０８、及び、１つ以上の出力デバイス１１０を含む。また、デバイス１００は、オプションで、入力ドライバ１１２及び出力ドライバ１１４を含み得る。デバイス１００は、図１に示されていない追加の構成要素を含み得ることを理解されたい。

様々な代替例では、プロセッサ１０２は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）、同じダイ上に位置するＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、各プロセッサコアは、ＣＰＵ又はＧＰＵとすることができる。様々な代替例では、メモリ１０４は、プロセッサ１０２と同じダイ上に位置するか、又は、プロセッサ１０２とは別に位置する。メモリ１０４は、揮発性又は不揮発性メモリ（例えば、ランダムアクセスメモリ（random access memory、ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ）を含む。

記憶装置１０６は、固定又はリムーバブル記憶装置（例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。出力デバイス１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上の光、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。

入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信できるようにする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信できるようにする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であることと、デバイス１００は、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合に、同じ方式で動作することと、に留意されたい。出力ドライバ１１６は、ディスプレイデバイス１１８に連結された加速処理デバイス（accelerated processing device、ＡＰＤ）１１６を含む。ＡＰＤは、プロセッサ１０２から計算コマンド及びグラフィックスレンダリングコマンドを受け入れて、それらの計算コマンド及びグラフィックスレンダリングコマンドを処理し、表示のためにピクセル出力をディスプレイデバイス１１８に提供する。以下で更に詳細に説明するように、ＡＰＤ１１６は、単一命令複数データ（single-instruction-multiple-data、ＳＩＭＤ）パラダイムに従って計算を行う１つ以上の並列処理ユニットを含む。こうして、様々な機能は、本明細書では、ＡＰＤ１１６によって又はＡＰＤ１１６と併せて実施されるものとして説明されているが、様々な代替例では、ＡＰＤ１１６によって実施されるものとして説明される機能は、追加的又は代替的に、ホストプロセッサ（例えば、プロセッサ１０２）によってドライブされない同様の能力を有する他のコンピューティングデバイスによって実施され、ディスプレイデバイス１１８にグラフィック出力を提供する。例えば、ＳＩＭＤパラダイムに従って処理タスクを行う任意の処理システムが、本明細書に説明される機能を実施し得ることが企図される。代替的に、ＳＩＭＤパラダイムに従って処理タスクを行わないコンピューティングシステムが、本明細書に説明される機能を実施することが企図される。

図２は、デバイス１００のブロック図であり、ＡＰＤ１１６上での処理タスクの実行に関する追加の詳細を示している。プロセッサ１０２は、システムメモリ１０４内で、プロセッサ１０２による実行のための１つ以上の制御論理モジュールを維持する。制御論理モジュールは、オペレーティングシステム１２０、カーネルモードドライバ１２２、及び、アプリケーション１２６を含む。これらの制御論理モジュールは、プロセッサ１０２及びＡＰＤ１１６の動作の様々な特徴を制御する。例えば、オペレーティングシステム１２０は、ハードウェアと直接通信し、プロセッサ１０２上で実行される他のソフトウェアのためのハードウェアへのインターフェースを提供する。カーネルモードドライバ１２２は、例えば、プロセッサ１０２上で実行されるソフトウェア（例えば、アプリケーション１２６）にアプリケーションプログラミングインターフェース（application programming interface、ＡＰＩ）を提供して、ＡＰＤ１１６の様々な機能にアクセスすることによって、ＡＰＤ１１６の動作を制御する。また、カーネルモードドライバ１２２は、ＡＰＤ１１６の処理構成要素（以下で更に詳細に説明されるＳＩＭＤユニット１３８等）によって実行するためのプログラムをコンパイルするジャストインタイムコンパイラを含む。

ＡＰＤ１１６は、並列処理に適し得るグラフィック動作及び非グラフィック動作等の選択された機能のためのコマンド及びプログラムを実行する。ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ピクセル動作、幾何学計算、及び、ディスプレイデバイス１１８への画像のレンダリング等のグラフィックスパイプライン動作を実行するために使用することができる。また、ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ビデオ、物理シミュレーション、計算流体力学、又は、他のタスクに関連する動作等のように、グラフィックス動作に直接関連しない計算処理動作を実行する。

ＡＰＤ１１６は、プロセッサ１０２の要求で、ＳＩＭＤパラダイムに従って並列の方式で動作を行う１つ以上のＳＩＭＤユニット１３８を含む計算ユニット１３２を含む。ＳＩＭＤパラダイムは、複数の処理要素が単一のプログラム制御フローユニット及びプログラムカウンタを共有し、したがって同じプログラムを実行するが、そのプログラムを異なるデータで実行することができるものである。一例では、各ＳＩＭＤユニット１３８は、１６個のレーンを含み、各レーンは、ＳＩＭＤユニット１３８内の他のレーンと同時に同じ命令を実行するが、その命令を異なるデータで実行することができる。レーンは、全てのレーンが所定の命令を実行する必要がない場合、予測でオフに切り替えることができる。また、予測は、分岐制御フローを有するプログラムを実行するために使用することができる。より具体的には、制御フローが個々のレーンによって行われる計算に基づいている条件付き枝又は他の命令を有するプログラムについては、現在実行されていない制御フローパスに対応するレーンの予測及び異なる制御フローパスのシリアル実行が、任意の制御フローを可能にする。

計算ユニット１３２内の実行の基本的単位は、ワークアイテムである。各ワークアイテムは、特定のレーンにおいて並列で実行されるプログラムの単一のインスタンス化を表す。ワークアイテムは、単一のＳＩＭＤユニット１３８上の「ウェーブフロント（wavefront）」として同時に実行することができる。１つ以上のウェーブフロントが「ワークグループ」に含まれ、これは、同じプログラムを実行するように指定されたワークアイテムの集合体を含む。ワークグループは、ワークグループを構成するウェーブフロントの各々を実行することによって実行することができる。代替例では、ウェーブフロントは、単一のＳＩＭＤユニット１３８上で連続して、又は、異なるＳＩＭＤユニット１３８上で部分的に若しくは完全に並列で実行される。ウェーブフロントは、単一のＳＩＭＤユニット１３８上で同時に実行することができるワークアイテムの最大集合体と考えることができる。したがって、プロセッサ１０２から受信されたコマンドが、特定のプログラムを単一のＳＩＭＤユニット１３８上で同時に実行させることができない程度にプログラムが並列化されることを示す場合、そのプログラムは、２つ以上のＳＩＭＤユニット１３８上に並列化されるか、又は、同じＳＩＭＤユニット１３８上で直列化される（又は必要に応じて並列化及び直列化の両方が行われる）ウェーブフロントに分けられる。スケジューラ１３６は、異なる計算ユニット１３２及びＳＩＭＤユニット１３８上の様々なウェーブフロントのスケジューリングに関連する動作を行う。

計算ユニット１３２によって与えられる並列処理は、ピクセル値計算、頂点変換及び他のグラフィック動作等のグラフィック関連動作に好適である。したがって、場合によっては、プロセッサ１０２からのグラフィックス処理コマンドを受け入れるグラフィックス処理パイプライン１３４は、並列で実行するために計算タスクを計算ユニット１３２に提供する。

また、計算ユニット１３２は、グラフィックに関連しないか、又は、グラフィックス処理パイプライン１３４の「通常の」動作の一部（例えば、グラフィックス処理パイプライン１３４の動作に対して行われる処理を補足するために行われるカスタム動作）として行われない計算タスクを行うために使用される。プロセッサ１０２上で実行されるアプリケーション１２６又は他のソフトウェアは、そのような計算タスクを定義するプログラムを、実行のためにＡＰＤ１１６に送信する。

ＡＰＤ１１６は、以下でより詳細に説明されるように、複数の機能を実行することによって本開示の特徴を実装するように構成されている。例えば、ＡＰＤ１１６は、１つ以上の三次元（３Ｄ）オブジェクトを含む画像を受信し、画像を複数のタイルに分割し、画像のプリミティブについて可視性パスを実行し、画像をタイルに分割し、画像のタイルについて粗いレベルのタイリングを実行し、タイルを細かいタイルに分割し、画像の細かいレベルのタイリングを実行するように構成されている。オプションで、タイルのうち第１のタイル内にあると判定されたプリミティブのフロントエンドジオメトリ処理は、可視性パスと同時に実行することができる。

図３は、図２に示されるグラフィックス処理パイプライン１３４の追加の詳細を示すブロック図である。グラフィックス処理パイプライン１３４は、各々が特定の機能を実施する段階（ステージ）を含む。段階は、グラフィックス処理パイプライン１３４の機能のサブディビジョンを表す。各段階は、プログラマブル処理ユニット２０２内で実行されるシェーダプログラムとして部分的若しくは完全に、又は、プログラム可能な処理ユニット２０２の外部の固定機能非プログラム可能ハードウェアとして部分的若しくは完全に実装され得る。しかしながら、他の実装態様が利用されてもよい。

段階３０２～３１３は、グラフィックス処理パイプライン１３４のフロントエンドジオメトリ処理部分を表す。段階３１４～３１８は、グラフィックス処理パイプライン１３４のバックエンドピクセル処理部分を表す。

入力アセンブラ段階３０２は、ユーザが満たしたバッファ（例えば、アプリケーション１２６等のプロセッサ１０２によって実行されるソフトウェアの要求で満たされたバッファ）を読み取り、そのデータを、パイプラインの残りの部分によって使用されるプリミティブに組み立てる（アセンブルする）。入力アセンブラ段階３０２は、ユーザが満たしたバッファに含まれるプリミティブデータに基づいて、異なるタイプのプリミティブを生成することができる。入力アセンブラ段階３０２は、パイプラインの残りの部分によって使用するための組み立てられた（アセンブルされた）プリミティブをフォーマットする。

頂点シェーダ段階３０４は、入力アセンブラ段階３０２によって組み立てられたプリミティブの頂点を処理する。頂点シェーダ段階３０４は、変換、スキニング、モーフィング、及び、各々の頂点照明等の様々な頂点ごとの動作を行う。変換動作は、頂点の座標を変換するための様々な動作を含む。これらの動作は、モデリング変換、ビュー変換、投影変換、斜視分割、及び、ビューポート変換のうち１つ以上を含む。本明細書では、そのような変換は、変換が行われる頂点の座標又は「位置」を変更すると考えられる。頂点シェーダ段階３０４の他の動作は、座標以外の属性を変更する。

頂点シェーダ段階３０４は、１つ以上の計算ユニット１３２上で実行される頂点シェーダプログラムとして部分的又は完全に実装される。頂点シェーダプログラムは、プロセッサ１０２によって提供され、コンピュータプログラマによって事前に書き込まれたプログラムに基づく。ドライバ１２２は、そのようなコンピュータプログラムをコンパイルして、計算ユニット１３２内での実行に適した形式を有する頂点シェーダプログラムを生成する。

ハルシェーダ段階３０６、モザイク化器（テッセレータ）段階３０８及びドメインシェーダ段階３１０は、モザイク化を実装するために共に動作し、モザイク化（テッセレーション）は、プリミティブを細分することによって、単純なプリミティブをより複雑なプリミティブに変換する。ハルシェーダ段階３０６は、入力プリミティブに基づいて、モザイク化のためのパッチを生成する。モザイク化器段階３０８は、パッチのためのサンプルセットを生成する。ドメインシェーダ段階３１０は、パッチのサンプルに対応する頂点の頂点位置を計算する。ハルシェーダ段階３０６及びドメインシェーダ段階３１０は、プログラマブル処理ユニット２０２上で実行されるシェーダプログラムとして実装されることができる。

ジオメトリシェーダ段階３１２は、プリミティブ基準で頂点動作を行う。ポイントスプリント拡張（point sprint expansion）、動的粒子システム操作（dynamic particle system operations）、ファーフィン生成（fur-fin generation）、シャドウボリューム生成（shadow volume generation）、シングルパスレンダリング－キューブマップ（single pass render-to-cubemap）、プリミティブごとの材料交換（per-primitive material swapping）、及び、プリミティブごとの材料設定（per-primitive material setup）等の動作を含む様々な異なるタイプの動作が、ジオメトリシェーダ段階３１２によって行われ得る。場合によっては、プログラマブル処理ユニット２０２上で実行されるシェーダプログラムは、ジオメトリシェーダ段階３１２の動作を行う。

ビナー（タイラー）段階３１３は、フロントエンド処理の最後の段階である。ビナー段階は、フレーム（又は画像）のタイル（又はビン）がプリミティブと重複するかどうかを判定するために、粗いラスタライズを行う。例えば、ビナー段階は、可視性チェック（すなわち、可視性パス）と、各タイル中にあると判定されたプリミティブについてのタイルウォーキングと、を含む。ビナー段階３１３は、この実施形態では、固定機能ハードウェアによって行われる。

上述したように、段階３１４～３１８は、グラフィックス処理パイプライン１３４のバックエンド処理を表す。ラスタライザ段階３１４は、単純なプリミティブを受け入れ、ラスタライズし、上流に生成される。ラスタライズは、何れのスクリーンピクセル（又はサブピクセルサンプル）が特定のプリミティブによってカバーされるかを判定することを含む。例えば、ラスタライザ段階３１４は、プリミティブ（例えば、三角形）をスクリーン空間ピクセルに変換し、何れのピクセルがプリミティブによってカバーされるかをテストする。この実施形態では、ラスタライズは、固定機能ハードウェアによって行われる。

ピクセルシェーダ段階３１６は、上流に生成されたプリミティブ及びラスタライズの結果に基づいて、スクリーンピクセルの出力値を計算する。ピクセルシェーダ段階３１６は、テクスチャメモリからテクスチャを適用することができる。ピクセルシェーダ段階３１６の動作は、プログラマブル処理ユニット２０２上で実行されるシェーダプログラムによって行われる。

出力マージ段階３１８は、ピクセルシェーダ段階３１６からの出力を受け入れ、それらの出力をマージし、ｚ試験及びアルファブレンド等の動作を行い、スクリーンピクセルの最終色を判定する。

テクスチャを定義するテクスチャデータは、テクスチャユニット３２０によって記憶及び／又はアクセスされる。テクスチャは、グラフィックス処理パイプライン１３４内の様々な点で使用されるビットマップ画像である。例えば、場合によっては、ピクセルシェーダ段階３１６は、テクスチャをピクセルに適用して、レンダリングされる頂点の数を増加させることなく、（例えば、より「写実的な」外観を提供するために）見かけのレンダリングの複雑さを改善する。

場合によっては、頂点シェーダ段階３０４は、テクスチャユニット３２０からのテクスチャデータを使用して、例えば、改善された美観のために頂点を生成又は変更することによって、複雑さを高めるためにプリミティブを変更する。一例では、頂点シェーダ段階３０４は、テクスチャユニット３２０に記憶された高さマップを使用して、頂点の変位を変更する。このタイプの技術は、例えば、水をレンダリングするために使用される頂点の位置及び数を変更することによって、ピクセルシェーダ段階３１６でのみ使用されるテクスチャと比較して、より現実的な外観の水を生成するために使用され得る。場合によっては、ジオメトリシェーダ段階３１２は、テクスチャユニット３２０からのテクスチャデータにアクセスする。

図４は、本開示の特徴による、表示のための画像のレンダリングの例示的な方法を示すフロー図である。図４の方法を説明するために使用される図５は、本開示の特徴による、表示のための画像５００をレンダリングする一例を示す概略図である。

ブロック４０２に示されるように、方法４００は、１つ以上の３Ｄオブジェクトを含む画像を受信することを含む。例えば、画像は、ＡＰＤ１１６によって受信される。画像は、２Ｄ表示スクリーン上にレンダリングするために変換される任意の数のオブジェクトを含むことができる。

ブロック４０４に示されるように、方法４００は、画像を複数のタイルに分割することを含む。説明を簡単にするために、図５に示す例は、４つの等しいタイル（すなわち、左上象限、右上象限、左下象限及び右下象限）に分けられる画像（又はフレーム）５００を含む。しかしながら、画像（又はフレーム）は、粗いレベルのタイリングのために任意の数のタイル（例えば、３２個のタイル）に分けることができる。タイルの数は、スクリーン解像度から独立している。

ブロック４０６に示されるように、方法４００は、画像の第１のタイル（ビン）の粗いレベルのタイリング（ビニング）を実行することを含む。実施形態４００において、粗いレベルのタイリングは、固定機能ハードウェアを介して実行される。すなわち、レンダリング命令（例えば、コマンドバッファに記憶されたアプリケーション又はプログラムからの命令）は、各タイルについての可視性情報（すなわち、フレームについて実行された可視性パスからの可視性情報）を使用して、第１のタイル（Ｔｉｌｅ ０）について、固定機能ハードウェアを介して実行される。粗いレベルのタイリング可視性情報は、Ｔｉｌｅ ０のレンダリング中に生成される。このタイルはピクセル粒度で処理され、ラスタライズ中に、プリミティブに対応するピクセルがタイル内に位置するか否かが（例えば、ＧＰＵ等の加速プロセッサによって）判定される。例えば、Ｔｉｌｅ ０に対して生成された粗いレベルのタイル可視性情報は、三角形（Ｔｒｉ １）がＴｉｌｅ ０に位置することを示す。

ブロック４０８に示されるように、次のタイル（すなわち、図５のＴｉｌｅ １）に対して粗いレベルのタイリングが実行される前に、Ｔｉｌｅ ０に対して細かいレベルのタイリングが実行される。すなわち、図５に示されるように、Ｔｉｌｅ ０は、いくつかの細かい（より小さい）タイルに分割される。本願の特徴を実装するために、任意の数の細かいタイルを使用することができる。細かいレベルのタイリング（例えば、プリミティブバッチタイリング）は、プリミティブ（例えば、三角形）のバッチを蓄積するためにローカルメモリ（例えば、オンチップキャッシュ）を利用し、プリミティブを一度に１つの細かいタイルにレンダリングする粗いレベルのタイリング（図６に関して以下でより詳細に説明される）を実行するために使用される同じ固定機能ハードウェアを介して実施形態４００において実行される。

ブロック４１０に示されるように、画像（フレーム）が次のタイルを含むかどうかが判定される。画像が次のタイルを含むと判定された場合、方法４００はブロック４０６に戻り、次のタイルに対して粗いレベルのタイリングを実行し、次いで、次のタイルに対して細かいレベルのタイリングが実行される。例えば、図５に示される例を使用すると、画像５００が次のタイル（Ｔｉｌｅ １）を含むと判定された場合、ブロック４０６においてＴｉｌｅ １に対して粗いレベルのタイリングが実行され、次いで、Ｔｉｌｅ １に対して細かいレベルのタイリングが実行される。次いで、本方法は、画像内の残りの各タイルに対して粗いレベルのタイリング及び細かいレベルのタイリングを実行することに進む。例えば、図５に示される例を使用すると、方法４００は、Ｔｉｌｅ ２に対して粗いレベルのタイリング及び細かいレベルのタイリングを実行することに進み、次いで、Ｔｉｌｅ ３に対して粗いレベルのタイリング及び細かいレベルのタイリングを実行する。

ブロック４１０において、画像が次のタイルを含まないと判定された場合、方法はブロック４１２に進み、次の画像（フレーム）を処理する。例えば、図５に示される例を使用すると、ブロック４１０において、画像５００が次のタイルを含まないと判定された場合（すなわち、粗いレベルのタイリング及び細かいレベルのタイリングがＴｉｌｅ ３に対して実行された後）、方法４００は、次の画像（フレーム）をレンダリングするためにブロック４１２に進む。

図６は、本開示の特徴による、表示のための画像の第１のタイルをレンダリングする例示的なフローを示す例示的なデバイスの構成要素のブロック図である。図６は、例えば、図５に示される画像５００の第１のタイル（Ｔｉｌｅ ０）の粗いレベルのタイリング及び細かいレベルのタイリングを実行することを示す。

図６に示されるように、命令は、プロセッサ６０４（例えば、ＧＰＵ）によってコマンドストリーム６０２を介して受信され、画像のタイルのレンダリングを実行する。命令は、例えば、コマンドバッファ（図示せず）に記憶される。プロセッサ６０４は、レンダリングされるプリミティブ（例えば、三角形）の属性をジオメトリエンジン（geometry engine、ＧＥ）６０６に提供する。

ＧＥ６０６は、例えば、インデックスバッファ６０８からインデックス情報を受信し、プロセッサ６０４によって提供された属性情報を、処理のためにシェーダ（非固定機能ハードウェア）に通信する。例えば、三角形の頂点は、ローカルに（例えば、頂点バッファに）記憶される。インデックス情報は、各三角形について、頂点バッファに記憶された頂点のうち何れの３点が三角形の頂点であるかを示す。すなわち、インデックス情報は、頂点の接続性を記述する。例えば、辺を共有しない２つの三角形が、６つの頂点から構成される一方で、辺を共有する２つの三角形は、４つの頂点から構成される。６つの頂点から構成される２つの三角形について、２つの三角形のインデックスは、（０，１，２）（３，４，５）であり、４つの頂点から構成される２つの三角形について、２個の三角形のインデックスは、（０，１，２）（１，２，３）であり得る。ＧＥは、ハードウェア（例えば、固定機能ハードウェア）、ソフトウェア、又は、ハードウェア及びソフトウェアの組み合せで実装することができる。

シェーダ６１０は、プリミティブを３Ｄオブジェクトとして受信し、プリミティブを２Ｄスクリーン上にレンダリングされる２Ｄオブジェクトに変換する。例えば、シェーダ６１０は、フレーム内の三角形の頂点の位置を判定する。位置情報は、プリミティブアセンブラ６１２に提供される。追加情報（例えば、色及びテクスチャ情報）もローカルメモリのプリミティブキャッシュ部分６１６に提供される。

プリミティブアセンブラ６１２は、シェーダ６１０によって判定された位置情報を使用して、頂点を組み合わせ、各三角形の頂点の位置からフレーム内の各三角形の位置を判定する。次いで、位置情報は、プリミティブタイラー及びラスタライザ６１４（プリミティブビナー及びラスタライザとも呼ばれる）並びにプリミティブキャッシュ部分６１６に提供される。

この例示的な実施形態におけるプリミティブタイラー及びラスタライザ６１４は、２つの異なる機能を実施する固定機能ハードウェアブロックを表す。すなわち、同じ固定機能ハードウェアが、粗いレベルのタイリングと細かいレベルのタイリングの両方を実行するために使用される。プリミティブタイラー及びラスタライザ６１４は、画像（フレーム）を粗いタイルに分割し、粗いタイルを細かいタイルに分割する。プリミティブタイラー及びラスタライザ６１４は、粗いレベルのタイリング（すなわち、粗いレベルのラスタラズ）を実行して、各プリミティブ（例えば、三角形）が何れの粗いタイルに位置するかを判定する。すなわち、プリミティブタイラー及びラスタライザ６１４は、各粗いタイルについて、粗いタイル内の各三角形の可視性を判定する。例えば、図５に示される例を使用すると、プリミティブタイラー及びラスタライザ６１４は、三角形ＴＲＩ １がＴｉｌｅ ０に位置することを判定する。位置情報は、可視性情報６１８としてローカルメモリ（例えば、キャッシュメモリ）に記憶される。また、プリミティブタイラー及びラスタライザ６１４は、プリミティブ（例えば、三角形）のバッチを蓄積するためにローカルメモリ（例えば、オンチップキャッシュ）を利用し、プリミティブを一度に１つの細かいタイルにレンダリングする、細かいレベルのタイリングを実行する。

プリミティブタイラー及びラスタライザ６１４は、２Ｄスクリーン上に投影される各プリミティブのスクリーン上の位置を判定する。例えば、ラスタライズ中に、加速処理デバイス（例えば、ＧＰＵ）は、各プリミティブについて、何れのピクセル（又はサブピクセルサンプル）が２Ｄスクリーン上にレンダリングされる各プリミティブに対応するかを判定する。ピクセルシェーダ段階中に、プリミティブに対応するピクセルについて値（例えば、輝度及び色）が計算され、ピクセルパイプ６２０に提供される。

図７は、本開示の特徴による、表示のための画像の他のタイル（すなわち、第１のタイル以外の残りのタイル）の各々をレンダリングする例示的な方法を示すフロー図である。図７は、例えば、図５に示される画像５００のタイルＴｉｌｅ １、Ｔｉｌｅ ２及びＴｉｌｅ ３の粗いレベルのタイリング及び細かいレベルのタイリングを実行することを示す。

残りのタイルの各々をレンダリングする場合、プロセッサ４０４は、Ｔｉｌｅ ０のための命令と同じ命令を実行するが、図６に示されるように、ローカルメモリに記憶された可視性情報４１８は、残りのタイルのためのデータ（例えば、プリミティブ）の処理（例えば、不要な処理）を低減するために利用される。例えば、図５に示される例を使用すると、Ｔｉｌｅ ０の処理中に、図５に示される三角形１（Ｔｒｉ １）がＴｉｌｅ １に位置していないと判定される。したがって、Ｔｉｌｅ １が処理される場合、Ｔｒｉ １の処理は回避される。

図７に示されるように、記憶されている可視性情報４１８は、２つのタイプの可視性情報、すなわち、ドローコール可視性情報７０２及び三角形可視性情報７０４に分割される。可視性情報４１８は、各タイルについてのドロー（各々が三角形等の１つ以上のプリミティブを含む）を示す。ドローコール可視性情報７０２は、何れのドローが処理されているタイルについて含まれているかを示し、三角形可視性情報７０４は、各ドローの何れの三角形が処理されているタイルについて含まれているかを示す。

例えば、２つの三角形（Ｔｒｉ １及びＴｒｉ ２）を含む図５の例示的な画像５００を使用すると、命令は「Ｄｒａｗ １：Ｔｒｉ １，Ｔｒｉ ２」であり得る。すなわち、命令は、ドロー（例えば、Ｄｒａｗ １）及びドロー内の三角形（例えば、Ｄｒａｗ １は、Ｔｒｉ １及びＴｒｉ ２を含む）を示す。プロセッサ６０４は、各タイルについて同じ命令を受信する。例えば、１つのＤｒａｗ命令のみが存在すると仮定すると、第１のタイル（Ｔｉｌｅ ０）を処理する場合、Ｔｉｌｅ ０の可視性情報６１８は、Ｔｒｉ １がＴｉｌｅ ０において可視であるが、Ｔｒｉ ２はＴｉｌｅ ０において可視でないと判定される。第２のタイル（Ｔｉｌｅ １）を処理する場合、ドローコール可視性情報７０２は、Ｄｒａｗ １が１つの三角形を含むことを示し、Ｔｉｌｅ ０の処理中にＴｒｉ １がＴｉｌｅ １内にないと判定されたので、Ｔｉｌｅ １の三角形可視性情報７０４は、Ｔｒｉ ２であると判定される。

Ｔｉｌｅ ２を処理する場合、ドローコール可視性情報７０２は、Ｄｒａｗ １が１つの三角形のみを含むことを再び示し、Ｔｉｌｅ ２の三角形可視性情報７０４は、Ｔｒｉ １として判定される。Ｔｉｌｅ ３を処理する場合、ドローコール可視性情報７０２は、Ｄｒａｗ １が１つの三角形のみを含むことを再び示し、Ｔｉｌｅ ３の三角形可視性情報７０４は、Ｔｒｉ ２であると判定される。したがって、不要な処理（例えば、Ｔｉｌｅ ２、Ｔｉｌｅ ２及びＴｉｌｅ ３における第２の三角形）が回避される。次いで、図７の残りのブロック６１０～６２０は、図６に関して上述したのと同じ機能を実施する。

既存のＴＬＰＢＢフローでは、ビナーハードウェアは、プリミティブをラスタライズし、プリミティブの選別及びセットアップの後であるが、任意の深度処理の前に可視性情報を収集する。いくつかのプリミティブ又はドローは、初期深度テストによってキルされるが、従来のフローでは、それらは依然として可視としてマークされ、レンダリングフェーズで再び処理される。

したがって、以下で説明するように、可視性収集は、初期深度テストの後まで延期される。上述したプリミティブ及びドローは、不可視としてマークされ、レンダリングフェーズ中にスキップされ得る。加えて、可視性フェーズにおいて初期深度テストを行うことは、オーバードローを低減するためにレンダリングフェーズにおいて使用され得る深度バッファをセットアップするために利用され得る。

図８は、２レベルのビニングを用いた事後深度可視性収集の特徴による、表示のために画像のタイルをレンダリングする例示的な方法を示すフロー図である。図８は、コマンドストリーム８０２、コマンドプロセッサ８０４、ジオメトリエンジン８０６、インデックスバッファ８０８、シェーダ８１０、プリミティブアセンブラ８１２、プリミティブバッチベースのビンレンダリング／スケールラスタライザ（primitive batch-based bin rendering/scale rasterizer、ＰＢＢ／ＳＣ）８１４（プリミティブビナー及びラスタライザ６１４と同様）、プリミティブキャッシュ８１６、ビナー８１７、深度バックエンド８２１、及び、シェーダ８２２を含む。

図８に示される構成要素は、図６及び図７におけるそれらの対応物と同じ機能を主に実施する。深度バックエンド８２１及びシェーダ８２２は、例えば、図６及び図７のピクセルパイプ６２０内の構成要素である。しかしながら、例えば、図６に示されるように、可視性情報６１８は、プリミティブアセンブラ６１２の後にプリミティブタイラー及びラスタライザ６１４によって収集される。

図８では、可視性情報８１８は、深度バックエンド８２１による深度判定の後に、ビナー８１７によって収集される。したがって、ブロックされていると判定され得る三角形又は他のオブジェクトの背後に存在し、したがって見えないピクセルは、処理のために可視性情報８１８に含まれない。

したがって、上記によれば、レンダリング中に不可視プリミティブを処理するために利用されるリソースが少なくなる。すなわち、可視性フェーズでは、全てのプリミティブがラスタライズされ、深度バッファを更新するために深度についてテストされる。深度テストに合格したプリミティブのみが、可視性生成のためにビナーに送られる。可視性パスからの深度テストからの深度バッファ結果は、ビンレンダリングフェーズにおいて使用される。

したがって、プリミティブ可視性を計算するために深度テスト後情報を使用する２レベルのビニング方法が説明される。上記の方法の実施形態は、既存の２レベルのビニングの上に実施され得る。加えて、上記の方法は、粗いラスタライザの必要性を排除し、パイプラインにおいて細かいラスタライザによって生成された情報を使用し得る。可視性を生成しながら、フレーム全体のための深度バッファが構築され、これは、粗いビンレンダリングフェーズにおいて使用される場合、より多くのオーバードローを低減することができる。

後で（例えば、深度バックエンドの後に）ビナーを再配置することによって、可視性情報は、深度テストを切り抜けた三角形（又はタイル）についてのみ生成される。すなわち、別のオブジェクトの背後に存在／レンダリングし得るオブジェクトが選別される。したがって、ビナーは、その三角形の可視性情報を記録しない。

上記は、可視性ストリームの外側に行くトラフィック及びデータに対する処理を節約し得る。また、再処理が行われる第２のフェーズ中に、処理のために、その三角形をスキップすることができる。その三角形は可視でないので、処理されず、処理時間を節約する。

本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合わせで上述されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合わせで使用することができる。

各図に示され及び／又は本明細書に記載された様々な機能ユニット（プロセッサ１０２、入力ドライバ１１２、入力デバイス１０８、出力ドライバ１１４、出力デバイス１１０、ＡＰＤ１１６、スケジューラ１３６、グラフィックス処理パイプライン１３４、計算ユニット１３２及びＳＩＭＤユニット１３８を含むが、これらに限定されない）は、汎用コンピュータ、プロセッサ若しくはプロセッサコアとして、又は、汎用コンピュータ、プロセッサ若しくはプロセッサコアによって実行可能な非一時的なコンピュータ可読記憶媒体若しくは別の記憶媒体に記憶されているプログラム、ソフトウェア若しくはファームウェアとして実装することができる。提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実装することができる。好適なプロセッサとしては、例として、汎用プロセッサ、専用プロセッサ、従来型プロセッサ、デジタルシグナルプロセッサ（digital signal processor、ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）回路、任意の他のタイプの集積回路（integrated circuit、ＩＣ）、及び／又は、状態マシンが挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（hardware description language、ＨＤＬ）命令及びネットリストを含む他の中間データ（コンピュータ可読媒体に記憶させることが可能な命令）の結果を使用して製造プロセスを構成することによって製造することができる。そのような処理の結果はマスクワークとすることができ、このマスクワークをその後の半導体製造プロセスにおいて使用して、本開示の特徴を実装するプロセッサを製造する。

本明細書に提供される方法又はフロー図は、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実装することができる。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（read only memory、ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、内蔵ハードディスク及びリムーバブルディスク等の磁気媒体、磁気光学媒体、並びに、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（digital versatile disk、ＤＶＤ）等の光学媒体が挙げられる。

Claims (25)

1. コンピュータシステムにおける表示のために画像をタイルレンダリングする方法であって、
   前記コンピュータシステムのグラフィックスパイプラインにおいて前記画像を受信することであって、前記画像は１つ以上の三次元（３Ｄ）オブジェクトを含む、ことと、
   深度テストに基づいて、前記画像のプリミティブを１つ以上のタイルにビニングすることと、を含む、
   方法。
2. 前記深度テストは、前記１つ以上のタイル内の１つ以上のプリミティブの可視性を判定する、
   請求項１の方法。
3. 第１のタイルに存在する第１のプリミティブの可視性情報は、前記第１のプリミティブが可視プリミティブであると前記深度テストが判定したことに基づいてビニングされる、
   請求項２の方法。
4. 前記深度テストにおいて可視でないと判定された前記第１のタイル内に存在する第２のプリミティブの可視性情報は、破棄される、
   請求項３の方法。
5. 前記深度テストにおいて可視でないと判定された第２のタイル内に存在する第３のプリミティブの可視性情報は、破棄される、
   請求項４の方法。
6. 別のオブジェクトによってブロックされていると判定されたプリミティブは、可視プリミティブではないプリミティブとして識別される、
   請求項４の方法。
7. 可視であると判定された１つ以上のプリミティブは、表示のためにレンダリングされる、
   請求項２の方法。
8. コンピュータシステムにおける表示のために画像をタイルレンダリングする処理装置であって、
   メモリと、
   前記メモリに通信可能に結合されたプロセッサと、を備え、
   前記プロセッサは、
   グラフィックスパイプラインにおいて画像を受信することであって、前記画像は１つ以上の三次元（３Ｄ）オブジェクトを含む、ことと、
   深度テストに基づいて、前記画像のプリミティブを１つ以上のタイルにビニングすることと、
   を行うように構成されている、
   処理装置。
9. 前記プロセッサは、前記深度テストにおいて、前記１つ以上のタイル内の１つ以上のプリミティブの可視性を判定する、
   請求項８の処理装置。
10. 前記プロセッサは、前記深度テストが第１のプリミティブを可視プリミティブであると判定すると、第１のタイルに存在する第１のプリミティブの可視性情報をビニングする、
    請求項９の処理装置。
11. 前記プロセッサは、前記深度テストにおいて可視でないと判定された前記第１のタイル内に存在する第２のプリミティブの可視性情報を破棄する、
    請求項１０の処理装置。
12. 前記プロセッサは、前記深度テストにおいて可視でないと判定された第２のタイル内に存在する第３のプリミティブの可視性情報を破棄する、
    請求項１１の処理装置。
13. 前記プロセッサは、別のオブジェクトによってブロックされていると判定されたプリミティブを、可視プリミティブではないプリミティブとして識別する、
    請求項１１の処理装置。
14. 前記プロセッサは、可視であると判定された１つ以上のプリミティブを、表示のためにレンダリングする、
    請求項９の処理装置。
15. コンピュータシステムにおける表示のために画像をタイルレンダリングするためのコンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体は命令を含み、
    前記命令は、プロセッサによって実行されると、
    前記コンピュータシステムのグラフィックスパイプラインにおいて前記画像を受信することであって、前記画像は１つ以上の三次元（３Ｄ）オブジェクトを含む、ことと、
    深度テストに基づいて、前記画像のプリミティブを１つ以上のタイルにビニングすることと、
    を含む動作を前記プロセッサに行わせる、
    コンピュータ可読記憶媒体。
16. 前記深度テストは、前記１つ以上のタイル内の１つ以上のプリミティブの可視性を判定する、
    請求項１５のコンピュータ可読記憶媒体。
17. 第１のタイルに存在する第１のプリミティブの可視性情報は、前記第１のプリミティブが可視プリミティブであると前記深度テストが判定したことに基づいてビニングされる、
    請求項１６のコンピュータ可読記憶媒体。
18. 前記深度テストにおいて可視でないと判定された前記第１のタイル内に存在する第２のプリミティブの可視性情報は、破棄される、
    請求項１７のコンピュータ可読記憶媒体。
19. 前記深度テストにおいて可視でないと判定された第２のタイル内に存在する第３のプリミティブの可視性情報は、破棄される、
    請求項１８のコンピュータ可読記憶媒体。
20. 別のオブジェクトによってブロックされていると判定されたプリミティブは、可視プリミティブではないプリミティブとして識別される、
    請求項１８のコンピュータ可読記憶媒体。
21. コンピュータシステムにおける表示のために画像をタイルレンダリングするためのコンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体は命令を含み、
    前記命令は、プロセッサを生成するように構成されており、
    前記プロセッサは、
    前記コンピュータシステムのグラフィックスパイプラインにおいて前記画像を受信することであって、前記画像は１つ以上の三次元（３Ｄ）オブジェクトを含む、ことと、
    深度テストに基づいて、前記画像のプリミティブを１つ以上のタイルにビニングすることと、
    を含む機能を実施するように構成されている、
    コンピュータ可読記憶媒体。
22. 前記深度テストは、前記１つ以上のタイル内の１つ以上のプリミティブの可視性を判定する、
    請求項２１のコンピュータ可読記憶媒体。
23. 第１のタイルに存在する第１のプリミティブの可視性情報は、前記第１のプリミティブが可視プリミティブであると前記深度テストが判定したことに基づいてビニングされる、
    請求項２２のコンピュータ可読記憶媒体。
24. 前記深度テストにおいて可視でないと判定された前記第１のタイル内に存在する第２のプリミティブの可視性情報は、破棄される、
    請求項２３のコンピュータ可読記憶媒体。
25. 前記深度テストにおいて可視でないと判定された第２のタイル内に存在する第３のプリミティブの可視性情報は、破棄される、
    請求項２４のコンピュータ可読記憶媒体。

Images