JP2024509684A - 半導体ダイパッケージの信頼性を評価するためのシステムおよび方法 - Google Patents

Abstract

半導体ダイパッケージの信頼性を評価するためのシステムおよび方法は、複数の半導体ダイの各々のインライン部分平均試験（Ｉ－ＰＡＴ）スコアと複数のＩ－ＰＡＴスコア閾値との比較に基づいて、複数の半導体ダイをＫＧＤサブシステムでソートするように構成される。ここで、半導体ダイデータは、複数の半導体ダイの各々に対するＩ－ＰＡＴスコアを含み、Ｉ－ＰＡＴスコアは、対応する半導体ダイの加重欠陥率を表す。半導体ダイは、選別に先立って、リスクのある半導体ダイを除去するようにフィルタリングされてもよい。半導体ダイデータは、複数の半導体ダイ供給者サブシステムから受信されてもよい。ＫＧＤサブシステムは、ソートされた複数の半導体ダイに関する半導体ダイ信頼性データを複数の半導体ダイパッケージャサブシステムに送信することができる。

Description

本開示は、概して、半導体デバイスに関し、より詳細には、半導体ダイパッケージの信頼性を評価するためのシステムおよび方法に関する。

関連出願の参照
本出願は、その全体が参照により本明細書に組み込まれる米国仮出願６３／１４９，３６７号（２０２１年２月１５日）の利益を主張する。

半導体デバイスの製造は、典型的には、機能するデバイスを形成するために、数万以上の処理ステップを必要とする場合がある。これらの処理ステップの過程で、欠陥を識別し、および／またはデバイス上の様々なパラメータを監視するために様々な検査および／または計測測定を実行することができ、デバイスの機能を検証または評価するために様々な検査および／または計測測定の代わりに、またはそれに加えて電気的試験を実行することができる。しかしながら、いくつかの検出された欠陥および計測誤差は、デバイス故障を明確に示すほど重大であり得るが、より少ない変動は、それらの作業環境への暴露後にデバイスの早期信頼性故障を引き起こし得る。半導体デバイス（例えば、自動車用途、軍事用途、航空用途および医療用途など）の危険にさらされるユーザは、現在、パーツ・パー・ミリオン（ＰＰＭ）レベルを超えるパーツ・パー・ミリオン（ＰＰＢ）範囲内の故障率を探している。半導体ダイが製造される半導体ダイパッケージの信頼性を評価することは、自動車、軍事、航空、および医療用途における半導体デバイスの必要性が増加し続けているので、これらの業界要件を満たすのに重要である。

国際公開第２０１８／１７５２１４号

したがって、半導体ダイパッケージの信頼性を評価するためのシステムおよび方法を提供することが望ましい場合がある。

本開示の１つ以上の実施形態によるシステムが開示される。１つの例示的な実施形態では、システムは、複数の半導体ダイサプライヤサブシステムおよび複数の半導体ダイパッケージャサブシステムに通信可能に結合されたコントローラを含む。別の例示的な実施形態では、コントローラは、１つ以上のプロセッサおよびメモリを含む。別の例示的な実施形態では、メモリは、プログラム命令のセットを記憶するように構成される。別の例示的な実施形態では、１つ以上のプロセッサは、１つ以上のプロセッサに、複数の半導体ダイサプライヤサブシステムから複数の半導体ダイに関する半導体ダイデータを受信させるプログラム命令を実行するように構成される。別の例示的実施形態では、半導体ダイデータは、複数の半導体ダイのそれぞれに対するインライン部分平均試験（ｌ－ＰＡＴ）スコアを含む。別の例示的な実施形態では、ｌ－ＰＡＴスコアは、対応する半導体ダイの重み付き欠陥を表す。別の例示的な実施形態では、１つ以上のプロセッサは、複数の半導体ダイの各々のｌ－ＰＡＴスコアと複数のｌ－ＰＡＴスコア閾値との比較に基づいて、１つ以上のプロセッサに複数の半導体ダイを良いダイと知られた（ＫＧＤ）サブシステムでソートさせるプログラム命令を実行するように構成される。別の例示的な実施形態では、１つ以上のプロセッサは、１つ以上のプロセッサに、ソートされた複数の半導体ダイに関する半導体ダイ信頼性データを複数の半導体ダイパッケージャサブシステムに送信させるプログラム命令を実行するように構成される。

本開示の１つ以上の実施形態による方法が開示される。１つの例示的な実施形態では、方法は、コントローラを介して、複数の半導体ダイ供給業者サブシステムから複数の半導体ダイに関する半導体ダイデータを受信することを含んでもよいが、これに限定されない。別の例示的実施形態では、半導体ダイデータは、複数の半導体ダイのそれぞれに対するインライン部分平均試験（ｌ－ＰＡＴ）スコアを含む。別の例示的な実施形態では、ｌ－ＰＡＴスコアは、対応する半導体ダイの加重検出率を表す。別の例示的実施形態では、本方法は、コントローラを介して、複数の半導体ダイのそれぞれのｌ－ＰＡＴスコアと複数のｌ－ＰＡＴスコア閾値との比較に基づいて、複数の半導体ダイをＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）サブシステムでソートするステップを含んでもよいが、それに限定されない。別の例示的実施形態では、本方法は、コントローラを介して、ソートされた複数の半導体ダイに関する半導体ダイ信頼性データを複数の半導体ダイパッケージャサブシステムに送信するステップを含んでもよいが、それに限定されない。

本開示の１つ以上の実施形態によるシステムが開示される。１つの例示的な実施形態では、システムは、複数の半導体ダイサプライヤサブシステムを含む。別の例示的な実施形態では、システムは、複数の半導体ダイパッケージャサブシステムを含む。別の例示的な実施形態では、システムは、複数の半導体ダイサプライヤサブシステムおよび複数の半導体ダイパッケージャサブシステムに通信可能に結合されたコントローラを含む。別の例示的な実施形態では、コントローラは、１つ以上のプロセッサおよびメモリを含む。別の例示的な実施形態では、メモリは、プログラム命令のセットを記憶するように構成される。別の例示的な実施形態では、１つ以上のプロセッサは、１つ以上のプロセッサに、複数の半導体ダイサプライヤサブシステムから複数の半導体ダイに関する半導体ダイデータを受信させるプログラム命令を実行するように構成される。別の例示的実施形態では、半導体ダイデータは、複数の半導体ダイのそれぞれに対するインライン部分平均試験（ｌ－ＰＡＴ）スコアを含む。別の例示的な実施形態では、ｌ－ＰＡＴスコアは、対応する半導体ダイの重み付き欠陥を表す。別の例示的な実施形態では、１つ以上のプロセッサは、複数の半導体ダイの各々のｌ－ＰＡＴスコアと複数のｌ－ＰＡＴスコア閾値との比較に基づいて、１つ以上のプロセッサに複数の半導体ダイを良いダイと知られた（ＫＧＤ）サブシステムでソートさせるプログラム命令を実行するように構成される。別の例示的な実施形態では、１つ以上のプロセッサは、１つ以上のプロセッサに、ソートされた複数の半導体ダイに関する半導体ダイ信頼性データを複数の半導体ダイパッケージャサブシステムに送信させるプログラム命令を実行するように構成される。

前述の概要および以下の詳細な説明の両方は、例示的および説明的なものにすぎず、特許請求される本発明を必ずしも限定するものではないことを理解されたい。明細書に組み込まれ、明細書の一部を構成する添付の図面は、本発明の実施形態を示し、全般的な説明とともに、本発明の原理を説明するのに役立つ。

本開示の多数の利点は、添付の図面を参照することによって当業者によってよりよく理解され得る：
本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステムのブロック図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステムのブロック図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するための半導体ダイサプライヤサブシステムまたは半導体ダイパッケージャサブシステムのブロック図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するための半導体ダイサプライヤサブシステムまたは半導体ダイパッケージャサブシステムのブロック図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステムの概念図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するための方法において実行されるステップを示す流れ図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するための方法において実行されるステップを示す流れ図である。 本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するための方法において実行されるステップを示す流れ図である。

ここで、添付の図面に示される開示された主題を詳細に参照する。本開示は、特定の実施形態およびその特定の特徴に関して具体的に示され、説明されてきた。本明細書に記載される実施形態は、限定的ではなく例示的であると解釈される。本開示の精神および範囲から逸脱することなく、形態および詳細における種々の変更および修正が行われ得ることが、当業者には明らかであろう。

半導体デバイスの製造は、典型的には、機能するデバイスを形成するために、数万以上の処理ステップを必要とする場合がある。これらの処理ステップの過程で、欠陥を識別し、および／またはデバイス上の様々なパラメータを監視するために様々な検査および／または計測測定を実行することができ、デバイスの機能を検証または評価するために様々な検査および／または計測測定の代わりに、またはそれに加えて電気的試験を実行することができる。例えば、半導体ダイ製造業者は、電気的試験及びベースラインパレート法を用いて、欠陥を識別し、及び／又はデバイス上の様々なパラメータを監視することができる。例えば、電気的試験およびベースラインパレート法は、即時のデバイス故障をもたらし得る「キラー」欠陥を見つけるために採用され得る。

しかしながら、いくつかの検出された欠陥および計測誤差は、デバイス故障を明確に示すほど重大であり得るが、より少ない変動は、それらの作業環境への暴露後にデバイスの早期信頼性故障を引き起こし得る。例えば、半導体ダイ製造業者はまた、潜在的信頼性欠陥（ＬＲＤ）（又は、本開示の目的のための信頼性欠陥若しくは潜在的欠陥）を位置特定するために、限定ではないが、インライン部分平均試験（ｌ－ＰＡＴ）を含む、部分平均試験（ＰＡＴ）方法を採用してもよい。例えば、ＬＲＤは、製造／試験中に故障につながらないか、または動作中に即時のデバイス故障につながらないかもしれない（例えば、キラー欠陥とは対照的に）が、作業環境で使用されるとき、動作中にデバイスの早期寿命故障につながるかもしれない、軽微な欠陥であり得る。半導体デバイス製造中にＬＲＤを決定する例は、米国特許出願１７／１５１，５８３号（２０２１年１月１８日）であり、これは、その全体が本明細書に組み込まれる。半導体デバイス製造中の１－ＰＡＴ法を含むがこれに限定されないＰＡＴ法の例示的な使用は、それぞれ全体が本明細書に組み込まれる米国特許１０，７６１，１２８号（２０２０年９月１日）、及び米国特許出願１７／１０１，８５６号（２０２０年１１月２３日）に見出すことができる。

半導体デバイス（例えば、自動車用途、軍事用途、航空用途、および医療用途など）の危険にさらされるユーザは、現在、パーツ・パー・ビリオン（ＰＰＭ）レベルを超えるパーツ・パー・ビリオン（ＰＰＢ）範囲内の故障率を探している。半導体ダイが製造される半導体ダイパッケージの信頼性を評価することは、自動車、軍事、航空、および医療用途における半導体デバイスの必要性が増加し続けているので、これらの業界の要件を満たす上で重要である。

ムーアの法則のスケーリングが遅くなるにつれて、半導体チップ設計者は、所望の故障率を満たし続けるかまたは超えながら、半導体ダイパッケージ製造の様々な段階においてデバイス性能を高めるための追加のまたは代替の方法を探すことができる。１つのそのような段階は、バックエンドオブライン（ＢＥＯＬ）パッケージングを含み、様々な２．５Ｄ（または２．５次元）および／または３Ｄ（または３次元）ダイ積層技法が採用され得る。たとえば、本技法は、全体的なパッケージサイズを低減し、電力消費を低減し、半導体ダイパッケージを含むシステムの帯域幅を改善するためなどに採用され得る。

半導体ダイパッケージは、複雑さにおいて、論理上に積み重ねられたメモリパッケージまたは画像センサから、複数の供給業者（例えば、製造業者、ベンダーまたはアイクである）からの機能特有のチップレット構成要素の高性能コンピュータシステムへの異種集積に及ぶ場合がある。複雑さが増加するにつれて、半導体ダイパッケージ内の半導体ダイ数もほぼ常に急速に増加する。（しばしば高価な）相互接続コストに加えて、半導体ダイパッケージ内の全ての半導体ダイの総コストは、高コストの半導体ダイパッケージを生成する。

半導体ダイパッケージを試験することは、半導体ダイパッケージが完全な機能性について試験され得る前に、全ての半導体ダイを統合することを必要とし得る。しかしながら、半導体ダイパッケージはしばしば、半導体ダイパッケージ内の単一のダイまたはチップレットでさえ故障する場合に故障し、その理由は、半導体ダイの集積された性質に起因して、概して再加工が不可能であるからである。加えて、半導体ダイの試験は、「ベア」ダイ、または成形パッケージもしくはリードを有しないダイの採用により、ますます困難である。成形されたパッケージまたはリードがなければ、ベアダイを調査または試験することが困難であり得、これは、半導体ダイが半導体ダイパッケージに統合される前または後のいずれかに、種々の電気的試験中に各ダイの評価を制限し得る。

半導体ダイパッケージに集積するための半導体ダイを選択するための以前の方法は、パッケージに集積された半導体ダイが良好な半導体ダイとなる確率を高めるために、既知の成熟したデバイス設計および電気的試験結果に依拠することを伴った。しかしながら、電気的試験のみでは、半導体ダイの歩留まりおよび試験カバレッジに基づいて、予測可能な数量の不良ダイが逃げる（例えば、したがって、誤って検査に合格する）ことが可能になる。逃げの累積効果は、半導体ダイパッケージ内の半導体ダイの数が増加するにつれて増加し、したがって、完成した半導体ダイパッケージの歩留まりを低下させるであろう。加えて、電気的試験は、パッケージリードの欠如により、ベア半導体ダイを採用する技法に容易に適用可能ではなく、低信頼性事例のための半導体ダイの不良スクリーニングをもたらす。さらに、半導体ダイパッケージ内の選択半導体ダイ（例えば、高度なデザインルール・コンポーネントの半導体ダイ）は、より少ないプロセス成熟度を有し得、コストおよび製造ダウンタイムを増加させる信頼性を確実にするために、追加のスクリーニングまたは電気的試験を必要とする。さらに、半導体パッケージインテグレータは、電気的試験を用いて半導体ダイパッケージ内の半導体ダイの相対的信頼性スコアを評価することができない場合があり、この場合、半導体ダイは、複数の供給業者に由来するので、インテグレータは、高リスク半導体ダイを拒否することができず、かつ／または様々な目標信頼性レベルおよび価格ポイントの半導体ダイパッケージを作成することができない場合がある。

図１Ａ－図４Ｃは、概して、本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステムおよび方法を図示する。

本開示の実施形態は、半導体ダイパッケージの信頼性を評価するためのシステムおよび方法を対象とする。

特に、本開示の実施形態は、半導体ダイパッケージにおいて使用するための既知の良品（ＫＧＤ）の決定に依存することによって歩留まり損失（したがって、コスト、製造ダウンタイムなどが低減される）を低減する半導体ダイパッケージャを対象とする。

さらに、本開示の実施形態は、１つ以上の半導体ベンダにわたる１つ以上の半導体ダイに対する検出スコアまたはランキング（たとえば、重み付きまたは重みなし）を生成するためのｌ－ＰＡＴ方法を実装することを対象とする。例えば、検出スコアまたはランキングは、半導体ダイ製造中に使用されるスコアまたはランキングに加えて、またはその代わりに、半導体ダイパッケージング中に利用されてもよい。さらに、検出スコアまたはランキングは、ＫＧＤまたはＫＧＤを含むダイパッケージの評価を改善するために利用され得る。さらに、欠陥性スコアまたはランキングは、半導体ダイパッケージからの危険性のある半導体ダイをフィルタリングまたは拒否するために利用され得る。

さらに、本開示の実施形態は、同様の信頼性リスクプロファイルを有するペアリング半導体ダイまたは半導体ダイサブパッケージを対象とする。例えば、半導体ダイまたは半導体ダイサブパッケージは、半導体チップパッケージャによって得られてもよく、半導体ダイは、選択スコアまたはランク付けを伴う最終半導体ダイパッケージ内で、選択信頼性が満たされることを確実にするように、選択され、他の類似スコアまたはランク付けされた半導体ダイまたは半導体ダイサブパッケージと対にされてもよい。

さらに、本開示の実施形態は、半導体ダイパッケージを異なる性能および／または価格または価格カテゴリにセグメント化することを対象とする。例えば、半導体ダイパッケージは、半導体ダイパッケージの選択スコアまたはランキングに基づいて、業界を選択するために分離および提供されてもよい。

図１Ａ－図３は、本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステム１００を図示する。

ここで図１Ａおよび１Ｂを参照すると、一実施形態では、システム１００は、コントローラまたはサーバ１０２を含む。コントローラまたはサーバ１０２は、メモリ１０６（例えば、記憶媒体、記憶装置等である）上に保持または記憶されたプログラム命令を実行するように構成された１つ以上のプロセッサ１０４を含むことができる。

この点に関して、コントローラまたはサーバ１０２の１つ以上のプロセッサ１０４は、本開示全体にわたって説明される様々なプロセスステップのいずれかを実行し得る。例えば、コントローラまたはサーバ１０２の１つ以上のプロセッサ１０４は、１つ以上の半導体ダイのスコアを受信し、１つ以上の半導体ダイをランク付けし、１つ以上の半導体ダイをフィルタリングおよび選別し、１つ以上のフィルタリングおよび選別された半導体ダイに関するデータを送信するように構成されてもよい。

別の実施形態では、システム１００は、コントローラまたはサーバ１０２に結合された（例えば、物理的に結合される、電気的に結合される、通信可能に結合されるなどである）ユーザインターフェース１０８を含む。例えば、ユーザインターフェース１０８は、コントローラまたはサーバ１０２に結合された別個のデバイスであってもよい。別の例として、ユーザインターフェース１０８およびコントローラまたはサーバ１０２は、共通または共有のハウジング内に配置されてもよい。しかしながら、本明細書では、コントローラまたはサーバ１０２は、ユーザインターフェース１０８に結合されなくてもよいことに留意されたい。

別の実施形態では、システム１００は、コントローラまたはサーバ１０２と結合された（例えば、物理的に結合される、電気的に結合される、通信可能に結合されるなどである）１つ以上のダイサプライヤサブシステム１１０を含む。例えば、１つ以上のダイサプライヤサブシステム１１０は、コントローラまたはサーバ１０２によって受信され得る半導体ダイデータ１１２を送信し得る。

別の実施形態では、システム１００は、１つ以上の半導体ダイパッケージャサブシステム１１４を含む。たとえば、コントローラまたはサーバ１０２は、半導体ダイ信頼性データ１１６を１つ以上の半導体ダイパッケージャサブシステム１１４に送信することができる。

図１Ａに図示されるように、半導体ダイデータ１１２は、１つ以上のダイサプライヤサブシステム１１０とコントローラまたはサーバ１０２との間で直接伝送されてもよく、および／または半導体ダイデータ１１２は、コントローラまたはサーバ１０２と１つ以上の半導体ダイパッケージャサブシステム１１４との間で直接伝送されてもよい。

図１Ｂに示されるように、半導体ダイデータ１１２は、１つ以上の補助コントローラまたはサーバ１１８を介して、１つ以上のダイサプライヤサブシステム１１０とコントローラまたはサーバ１０２との間で伝送されてもよく、および／または半導体ダイデータ１１２は、１つ以上の補助コントローラまたはサーバ１２０を介して、コントローラまたはサーバ１０２と１つ以上の半導体ダイパッケージャサブシステム１１４との間で伝送されてもよい。１つ以上の補助コントローラまたはサーバ１１８、１２０は、限定はしないが、メモリ（例えば、記憶媒体、記憶装置等である）上に維持され、ユーザインターフェースに結合されて維持されるプログラム命令を実行するように構成された１つ以上のプロセッサなどを含むことができる。半導体ダイデータ１１２および／または半導体ダイ信頼性データ１１６は、１つ以上の補助コントローラまたはサーバ１１８、１２０を通過してもよい。しかしながら、本明細書では、１つ以上の補助コントローラまたはサーバ１２０は、プログラム命令を実行して、半導体ダイデータ１１２および／または半導体ダイ信頼性データ１１６をそれぞれ、１つ以上の補助コントローラまたはサーバ１１８、１２０を通過する際に修正するように構成されてもよい。

１つ以上の半導体ダイパッケージャサブシステム１１４は、１つ以上の半導体ダイサプライヤサブシステム１１０に情報を伝送するように構成されてもよい。例えば、情報は、１つ以上の半導体ダイパッケージャサブシステム１１４と１つ以上の半導体ダイサプライヤサブシステム１１０との間で直接伝送されてもよい。別の例として、情報は、コントローラまたはサーバ１０２を介して送信されてもよい（潜在的に、１つ以上の補助コントローラまたはサーバ１１８、１２０を介して）。一般に、情報は、設計要求、欠陥に対処するためのフィードバックまたはフィードフォワードループの一部としての設計反復などとすることができる。

図２Ａおよび図２Ｂは、本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステム１００の半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４を示す。本明細書では、半導体ダイサプライヤサブシステム１１０は、本開示を通して説明されるように、半導体ダイを加工および／または分析するための処理ステップを行うように構成されてもよいことに留意されたい。加えて、本明細書では、半導体ダイパッケージャサブシステム１１４は、本開示を通して説明されるように、半導体ダイパッケージを加工および／または分析するための処理ステップを行うように構成されてもよいことに留意されたい。

一実施形態では、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、試料２０２の１つ以上の層内の欠陥を検出するための少なくとも１つの検査ツール２００（例えば、インライン試料分析ツール）を含む。半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、概して、任意の数またはタイプの検査ツール２００を含んでもよい。例えば、検査ツール２００は、限定はしないが、レーザ源、ランプ源、Ｘ線源、または広帯域プラズマ源などの任意の源からの光による試料２０２のインタロゲーションに基づいて欠陥を検出するように構成された光学検査ツールを含むことができる。別の例として、検査ツール２００は、限定はしないが、電子ビーム、イオンビーム、または中性粒子ビームなどの１つ以上の粒子ビームによる試料の検査に基づいて欠陥を検出するように構成された粒子ビーム検査ツールを含むことができる。例えば、検査ツール２００は、透過型電子顕微鏡（ＴＥＭ）または走査型電子顕微鏡（ＳＥＭ）を含み得る。本開示の目的のために、本明細書において、少なくとも１つの検査ツール２００は、単一の検査ツール２００であってもよく、又は検査ツール２００のグループを表してもよいことに留意されたい。

１つの非限定的な例では、半導体ダイサプライヤサブシステム１１０の場合、試料２０２は、複数の半導体ウェハの半導体ウェハであってもよく、複数の半導体ウェハの各半導体ウェハは複数の層を含み、複数の層の各層は複数の半導体ダイを含み、複数の半導体ダイの各半導体ダイは複数のブロックを含む。

別の非限定的な例では、半導体ダイパッケージャサブシステム１１４の場合、試料２０２は、進歩したダイパッケージまたは３Ｄダイパッケージの内側の基板上にベアダイの２．５Ｄ横方向組合せで配置された複数の半導体ダイから形成された半導体ダイパッケージであり得る。

本開示の目的のために、欠陥は、物理的、機械的、化学的、または光学的特性を含むがこれらに限定されない設計特性からの、製造された層または層内の製造されたパターンの任意の逸脱であると見なされ得る。加えて、欠陥は、製造された半導体ダイパッケージ内の構成要素の整合または接合における任意の偏差であると見なされ得る。さらに、欠陥は、半導体ダイまたはその上の特徴に対して任意のサイズを有し得る。このようにして、欠陥は、半導体ダイ（例えば、１つ以上のパターン化されたフィーチャのスケールである）より小さくてもよく、または半導体ダイ（例えば、ウェハスケールのスクラッチまたはパターンの一部として）より大きくてもよい。例えば、欠陥は、パターニング前またはパターニング後の試料層の厚さまたは組成の偏差を含み得る。別の例として、欠陥は、パターン化されたフィーチャのサイズ、形状、向き、または位置の偏差を含み得る。別の例として、欠陥は、隣接する構造間のブリッジ（またはその欠如）、ピット、または穴等であるが、それらに限定されない、リソグラフィおよび／またはエッチングステップと関連付けられる欠陥を含み得る。別の例として、欠陥は、限定はしないが、スクラッチまたはチップなどの試料２０２の損傷部分を含み得る。例えば、欠陥の重大度（例えば、スクラッチの長さ、ピットの深さ、欠陥の測定された大きさまたは極性などである）が重要であり、考慮され得る。別の例として、欠陥は、試料２０２に導入された異物を含み得る。別の例として、欠陥は、試料２０２上の誤整列および／または誤接合パッケージ構成要素であり得る。したがって、本開示における欠陥の例は、単に例示を目的として提供され、限定として解釈されるべきではないことを理解されたい。

別の実施形態では、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、試料２０２またはその１つ以上の層の１つ以上の特性を測定するための少なくとも１つの計測ツール２０４（例えば、インライン試料分析ツール）を含む。例えば、計測ツール２０４は、層厚、層組成、限界寸法（ＣＤ）、オーバーレイ、またはリソグラフィ処理パラメータ（例えば、リソグラフィステップ中の照明の強度または線量）などであるがこれらに限定されない特性を特徴付けることができる。これに関して、計測ツール２０４は、試料２０２、試料２０２の１つ以上の層、または試料２０２の１つ以上のダイの製造に関する情報を提供することができ、これは、結果として得られる製造デバイスの信頼性の問題につながり得る製造欠陥の確率に関連し得る。本開示の目的のために、少なくとも１つの計測ツール２０４は、単一の計測ツール２０４であり得るか、または計測ツール２０４のグループを表し得ることが本明細書において留意される。

別の実施形態では、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、製造されたデバイスの１つ以上の部分の機能性を試験するための少なくとも１つの試験ツール２０６を含む。

例えば、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、ウェハレベルで予備プロービングを完了するために、任意の数または種類の電気的試験ツール２０６ａを含んでもよい。例えば、予備プロービングは、ウェハレベルで故障を試みるようには設計されない。

別の例として、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、製造サイクルの任意の時点で、製作されたデバイスの１つ以上の部分の特性を試験、検査、または別様に特徴付けるために、任意の数または種類の応力試験ツール２０６ｂを含んでもよい。例えば、応力試験ツール２０６ｂは、試料２０２を加熱し（例えば、オーブンまたは他の熱源である）、試料２０２を冷却する（例えば、冷凍庫または他の冷熱源である）、試料２０２を誤った電圧（例えば電源）などで動作させるように構成されたバーンイン前電気ウェハソート及び最終試験（例えば、ｅ試験）又はバーンイン後電気試験を含むことができるが、これらに限定されない。

別の実施形態では、欠陥は、半導体ダイおよび／または半導体ダイパッケージ内の対象の層に対する１つ以上の処理ステップ（例えば、リソグラフィ、エッチング、位置合わせ、接合など）の後に、インライン試料分析ツール（例えば、検査ツール２００、計測ツール２０４、電気的試験ツール２０６ａおよび／または応力試験ツール２０６ｂを含む試験ツール２０６など）の任意の組み合わせを使用して識別される。これに関して、製造プロセスの様々な段階における欠陥検出は、インライン欠陥検出と呼ばれ得る。

別の実施形態では、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、コントローラ２０８を含む。コントローラ２０８は、メモリ２１２（例えば、記憶媒体、記憶装置等である）上に保持されるプログラム命令を実行するように構成された１つ以上のプロセッサ２１０を含むことができる。さらに、コントローラ２０８は、検査ツール２００、計測ツール２０４、電気的試験ツール２０６ａおよび／または応力試験ツール２０６ｂを含む試験ツール２０６などを含むがこれらに限定されない、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４の構成要素のいずれかと通信可能に結合され得る。

コントローラ２０８の１つ以上のプロセッサ２１０、コントローラまたはサーバ１０２の１つ以上のプロセッサ１０４、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０の１つ以上のプロセッサは、当技術分野で知られている任意のプロセッサまたは処理要素を含むことができる。本開示の目的のために、「プロセッサ」または「処理要素」という用語は、１つ以上の処理または論理要素（例えば、１つ以上のマイクロプロセッサデバイス、１つ以上の特定用途向け集積回路（ＡＳＩＣ）デバイス、１つ以上のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または１つ以上のデジタル信号プロセッサ（ＤＳＰ））を有する任意のデバイスを包含するように広く定義され得る。この意味で、コントローラ２０８の１つ以上のプロセッサ２１０、コントローラまたはサーバ１０２の１つ以上のプロセッサ１０４、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０の１つ以上のプロセッサは、アルゴリズムおよび／または命令（たとえば、メモリに記憶されたプログラム命令）を実行するように構成された任意のデバイスを含むことができる。一実施形態では、コントローラ２０８の１つ以上のプロセッサ２１０、コントローラまたはサーバ１０２の１つ以上のプロセッサ１０４、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０の１つ以上のプロセッサは、デスクトップコンピュータ、メインフレームコンピュータシステム、ワークステーション、画像コンピュータ、並列プロセッサ、ネットワークコンピュータとして具現化されてもよい。または、本開示全体にわたって説明されるように、システム１００の構成要素とともに動作または動作するように構成されるプログラムを実行するように構成される任意の他のコンピュータシステムを含む。

コントローラ２０８のメモリ２１２、コントローラもしくはサーバ１０２のメモリ１０６、および／または１つもしくは複数の補助コントローラもしくはサーバ１１８、１２０のメモリは、コントローラ２０８の関連する１つもしくは複数のプロセッサ２１０、コントローラもしくはサーバ１０２の１つもしくは複数のプロセッサ１０４のそれぞれによって実行可能なプログラム命令を記憶するのに適した、当技術分野で知られている任意の記憶媒体を含み得る。及び／又は１つ以上の補助コントローラ又はサーバ１１８、１２０の１つ以上のプロセッサ。例えば、コントローラ２０８のメモリ２１２、コントローラまたはサーバ１０２のメモリ１０６、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０のメモリは、非一時的メモリ媒体を含んでもよい。別の例として、コントローラ２０８のメモリ２１２、コントローラもしくはサーバ１０２のメモリ１０６、および／または１つもしくは複数の補助コントローラもしくはサーバ１１８、１２０のメモリは、限定はしないが、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）を含み得る。磁気または光メモリデバイス（例えば、ディスク）、磁気テープ、ソリッドステートドライブなど。さらに、コントローラ２０８のメモリ２１２、コントローラもしくはサーバ１０２のメモリ１０６、および／または１つもしくは複数の補助コントローラもしくはサーバ１１８、１２０のメモリは、１つもしくは複数のプロセッサ２１０とともに共通のコントローラハウジング内に収容され得ることに留意されたい。一実施形態では、コントローラ２０８のメモリ２１２、コントローラもしくはサーバ１０２のメモリ１０６、および／または１つもしくは複数の補助コントローラもしくはサーバ１１８、１２０のメモリは、コントローラ２０８のそれぞれの１つもしくは複数のプロセッサ２１０、コントローラもしくはサーバ１０２の１つもしくは複数のプロセッサ１０４の物理的位置に対して遠隔に位置し得る。及び／又は１つ以上の補助コントローラ又はサーバ１１８、１２０の１つ以上のプロセッサ。たとえば、コントローラ２０８のそれぞれの１つ以上のプロセッサ２１０、コントローラまたはサーバ１０２の１つ以上のプロセッサ１０４、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０の１つ以上のプロセッサは、ネットワーク（例えば、インターネット、イントラネットなど）を介してアクセス可能なリモートメモリ（たとえば、サーバ）にアクセスすることができる。

別の実施形態では、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、コントローラ２０８に結合された（例えば、物理的に結合される、電気的に結合される、通信可能に結合されるなどである）ユーザインターフェース２１４を含む。例えば、ユーザインターフェース２１４は、コントローラ２０８に結合された別個のデバイスであってもよい。別の例として、ユーザインターフェース２１４およびコントローラ２０８は、共通または共有のハウジング内に配置されてもよい。しかしながら、本明細書では、コントローラ２０８は、ユーザインターフェース２１４に結合されなくてもよいことに留意されたい。

コントローラ２０８のユーザインターフェース２１４、コントローラまたはサーバ１０２のユーザインターフェース１０８、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０に結合されるユーザインターフェースは、１つ以上のデスクトップ、ラップトップ、タブレット、および同等物を含んでもよいが、それらに限定されない。コントローラ２０８のユーザインターフェース２１４、コントローラまたはサーバ１０２のユーザインターフェース１０８、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０に結合されたユーザインターフェースは、システム１００のデータをユーザに表示するために使用されるディスプレイを含んでもよい。コントローラ２０８のユーザインターフェース２１４、コントローラもしくはサーバ１０２のユーザインターフェース１０８、および／または１つもしくは複数の補助コントローラもしくはサーバ１１８、１２０に結合されたユーザインターフェースのディスプレイは、当技術分野で知られている任意のディスプレイを含み得る。例えば、ディスプレイは、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ベースのディスプレイ、またはＣＲＴディスプレイを含んでもよいが、それらに限定されない。当業者は、コントローラ２０８のユーザインターフェース２１４、コントローラまたはサーバ１０２のユーザインターフェース１０８、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０に結合されるユーザインターフェースと統合可能な任意のディスプレイデバイスが、本開示における実装に好適であることを認識するはずである。別の実施形態では、ユーザは、コントローラ２０８のユーザインターフェース２１４のユーザ入力デバイス、コントローラまたはサーバ１０２のユーザインターフェース１０８、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０に連結されるユーザインターフェースを介して、ユーザに表示されるデータに応答して、選択および／または命令を入力してもよい。

一実施形態では、半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４は、少なくとも１つの半導体製造ツールまたは半導体製造ツール２１６を含む。例えば、半導体製造ツール２１６は、限定はしないが、エッチャ、スキャナ、ステッパ、クリーナなどを含む、当技術分野で知られている任意のツールを含むことができる。例えば、製造プロセスは、試料の表面（例えば、半導体ウェハ等である）にわたって分布する複数のダイを製造することを含むことができ、各ダイは、デバイス構成要素を形成する材料の複数のパターン形成された層を含む。各パターン化層は、材料堆積、リソグラフィ、対象のパターンを生成するためのエッチング、および／または１つ以上の露光ステップ（例えば、スキャナ、ステッパ等によって実行される）を含む、一連のステップを介して、半導体製造ツール２１６によって形成されてもよい。別の例として、半導体製造ツール２１６は、半導体ダイを２．５Ｄおよび／または３Ｄ半導体ダイパッケージにパッケージングおよび／または結合するように構成された当技術分野で知られている任意のツールを含むことができる。例えば、製造プロセスは、半導体ダイおよび／または半導体ダイ上の電気構成要素を整合させることを含んでもよいが、それらに限定されない。加えて、製造プロセスは、ハイブリッド接合（例えば、ダイツーダイ、ダイツーウェハ、ウェハツーウェハなどである）はんだ、接着剤、締結具、または同等物を介して、半導体ダイおよび／または半導体ダイ上の電気構成要素を接合することを含んでもよいが、それらに限定されない。本開示の目的のために、少なくとも１つの半導体製造ツール２１６は、単一の半導体製造ツール２１６であってもよく、または半導体製造ツール２１６のグループを表してもよいことに、本明細書において留意されたい。

本明細書において、「製造プロセス」および「製造プロセス」という用語は、本開示の目的のために、用語（例えば、「製造ライン」及び「製造ライン」、「製造業者「及び「製造業者」等である）のそれぞれの変形とともに等価と見なされ得ることに留意されたい。

本明細書では、図２Ａに示される実施形態および図２Ｂに示される実施形態は、本開示の目的のために、同じ半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４、あるいは異なるシステム１００または異なるシステム１００のサブシステムの部品と見なされ得ることに留意されたい。さらに、本明細書では、図２Ａに示す半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４内の構成要素と、図２Ｂに示す半導体ダイサプライヤサブシステム１１０および／または半導体ダイパッケージャサブシステム１１４内の構成要素とは、直接通信し得るか、またはコントローラ２０８を介して通信し得ることに留意されたい。

図３は、本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するためのシステム１００を示す。図４Ａ－図４Ｃは、本開示の１つ以上の実施形態による、半導体ダイパッケージの信頼性を評価するための方法またはプロセスを図示する。本明細書では、図４Ａ－図４Ｃの方法またはプロセスのステップは、図１Ａ－図３に示すシステム１００によってすべてまたは部分的に実装され得ることに留意されたい。しかしながら、図４Ａ－図４Ｃの方法またはプロセスは、追加のまたは代替のシステムレベルの実施形態が方法またはプロセスのステップのすべてまたは一部を実行し得るという点で、図１Ａ－図３に示すシステム１００に限定されないことがさらに認識される。

図４Ａは、本開示の１つ以上の実施形態による、半導体ダイを製造するための方法またはプロセス４００を示す。

本明細書では、方法またはプロセス４００の任意のステップは、任意の選択された数の試料２０２内に任意の選択されたダイを含み得ることに留意されたい。例えば、集団は、単一の試料２０２からの選択されたダイ、ロット（例えば、生産ロット）内の複数の試料２０２、または複数のロットにわたる選択された試料２０２を含んでもよいが、それらに限定されない。

ステップ４０２では、１つ以上の半導体ダイが、加工される。一実施形態では、１つ以上の半導体ダイサプライヤは、本開示全体を通して説明されるように、１つ以上の半導体ダイ３０２を含む１つ以上の半導体ウェハ３００を１つ以上の半導体ダイサプライヤサブシステム１１０とともに加工する。

ステップ４０４では、１つ以上の半導体ダイがスコアリングされる。一実施形態では、１つ以上の半導体ダイ３０２は、１－ＰＡＴ加重外れ値検出によって可能にされるインラインスクリーニングを使用して採点される。例えば、１－ＰＡＴは、複数の層にわたってダイあたりの検出能を集約する。実行時に収集された複数の欠陥属性を使用して、Ｉ－ＰＡＴシステムは、欠陥を認識し、いくつかの重み付けされたカテゴリのうちの１つに割り当てることができる。各半導体ダイは、検査された層にわたって検出された各重み付き欠陥の量の総計値に基づいて総計スコアを得ることができる。母集団の残りからの外れ値である、非常に最も高い加重スコアを有する半導体ダイは、電気的試験および／またはストレス試験の間の除去または近接素因のために推奨される。本明細書では、スコアは、１つ以上の半導体ダイ３０２の各特定の半導体ダイ３０２に対して追跡可能であり得ることに留意されたい。半導体デバイス製造中の１－ＰＡＴ法を含むがこれに限定されないＰＡＴ法の例示的な使用は、米国特許１０，７６１，１２８号（２０２０年９月１日）、及び米国特許出願１７／１０１，８５６号（２０２０年１１月２３日）に見出すことができ、これらは各々、その全体が本明細書に先に組み込まれている。

本明細書において、１つ以上の半導体ダイサプライヤは、キラー欠陥または既知のＬＲＤを有する半導体ダイ３０２が市場に入るのを防ぐための閾値を実施することができ、例えば、非常に最も高い重み付きスコアは、母集団の残りからの外れ値と見なされ、電気的試験および／またはストレス試験中に除去または密接な素因に推奨されることに留意されたい。しかしながら、１つ以上の半導体ダイサプライヤによって実装される閾値は、１つ以上の半導体ダイパッケージャによって実装される閾値より厳しくなくてもよい。したがって、Ｉ－ＰＡＴ加重外れ値検出によって可能にされるインラインスクリーニングを使用して生成されるスコアに基づく閾値を含む、追加の閾値が、適所にある必要があり得る。

ステップ４０６では、１つ以上の半導体ダイに関するデータが伝送される。一実施形態では、１つ以上の半導体ダイのスコアが伝送される。スコアは、１つ以上の半導体ダイ３０２のための電気的試験データおよび／または応力試験データと組み合わせられてもよいことに、本明細書では留意されたい。加えて、スコアは、個片化、試験、および／またはダイ選別後に存続する、埋込電子チップ識別（ＥＣＩＤ）または１つ以上の半導体ダイ３０２の他の固有の物理的または電気的識別子等の他の支援情報と組み合わせられてもよい。さらに、スコアは、１つ以上の半導体ダイ３０２および／または１つ以上の半導体ダイ３０２が由来する１つ以上の半導体ウェハ３００に対するロットスコア、範囲および平均、ローリング平均等であるが、それらに限定されない、コンテキストを各ランキングに追加する、他の支援情報と対にされてもよい。

ステップ４０８において、１つ以上の半導体ダイパッケージャからフィードフォワードまたはフィードバックループでデータが受信される。一実施形態では、データは、半導体ダイ製造システムおよびプロセスまたは方法を改善するために使用される。

図４Ｂは、本開示の１つ以上の実施形態による、半導体ダイを製造するための方法またはプロセス４１０を示す。本明細書において、方法またはプロセス４１０は、方法またはプロセス４００の直後に、方法またはプロセス４００の後の選択された時間量で、または方法またはプロセス４００とは独立して実行され得ることに留意されたい。

ステップ４１２では、１つ以上の半導体ダイのスコアが受信される。一実施形態では、１つ以上の半導体ダイ３０２のスコアおよび他の支援情報を含む半導体ダイデータ１１２は、本開示を通して説明されるように、１つ以上の半導体ダイサプライヤ（例えば、１つ以上の半導体ダイサプライヤサブシステム１１０および／または１つ以上の補助コントローラもしくはサーバ１１８を介して）からコントローラまたはサーバ１０２に伝送される。別の実施形態では、ＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）サブシステム３０６は、コントローラまたはサーバ１０２上で動作するように構成される。別の実施形態では、ＫＧＤサブシステム３０６は、ＫＧＤデータベース３０８を維持するように構成され、そこに、１つ以上の半導体ダイ３０２のスコアを含むデータおよび他の支援情報を入力することができる。

本明細書では、ＫＧＤサブシステム３０６および／またはＫＧＤデータベース３０８は、物理サーバ（例えば、オンサイトまたは第三者のいずれかである）またはウェブベースのクラウドストレージ上で動作するように維持および／または構成され得ることに留意されたい。例えば、第三者物理サーバおよび／またはウェブベースのクラウドストレージは、加入サービスの一部として実装されてもよい。

ステップ４１４では、１つ以上の半導体ダイがフィルタリングされる。一実施形態では、危険性のある半導体ダイ３０２は、半導体ダイ拒否３１０としてフィルタ除去される。例えば、高リスクＩ－ＰＡＴスコア閾値３１２（例えば、これは、半導体ダイパッケージ３０４全体を故障させ得る）以上の高加重欠陥度スコアを有する高リスク半導体ダイ３０２は、ＫＧＤサブシステム３０６によって半導体ダイ拒否３１０としてラベル付けされ、半導体ダイパッケージ３０４の考慮から除外され得る。本明細書では、高リスクＩ－ＰＡＴスコア閾値３１２以上の高加重欠陥率を伴う高リスク半導体ダイ３０２は、半導体ダイ３０２の加工中に決定される場合、半導体ダイサプライヤによって除去されてもよいことに留意されたい。

ステップ４１６では、１つ以上の半導体ダイが選別（ソート）される。例えば、ＫＧＤサブシステム３０６は、半導体ダイパッケージ３０４に推奨されるように半導体ダイ３０２をソートするときに、１－ＰＡＴ外れ値重み付けメトリックを含むスコアに基づいて、１つ以上の１－ＰＡＴスコア閾値を考慮に入れることができる。別の例として、ＫＧＤサブシステム３０６は、１つ以上の半導体ダイ３０２のＩ－ＰＡＴスコアを電気的試験データ、ストレス試験データ、および／または他の支援情報と併せて比較して、１つ以上の半導体ダイ３０２をソートするように構成され得る。

一実施形態では、１つ以上の半導体ダイ３０２は、１つ以上の半導体ダイ３０２のうちのどれがどの半導体ダイパッケージ３０４に入るべきかを決定するためにソートされる。例えば、高リスクｌ－ＰＡＴスコア閾値３１２を下回る重み付き欠陥性スコアを伴う、より信頼できる半導体ダイ３０２が、半導体ダイパッケージ３０４のために考慮されてもよく、付加的ｌ－ＰＡＴスコア閾値が、類似属性の半導体ダイスタックへの適合性および可能性として考えられる信頼性に基づいて、ペアリングまたはビン半導体ダイ３０２の残りの半導体ダイ３０２の品質を判定するために適用されてもよい。

１つの非限定的実施例では、低リスクＩ－ＰＡＴスコア閾値３１４以下の低または最低加重検出率スコアを伴う半導体ダイ３０２は、プレミアムまたは最高品質半導体ダイ３０４ａとして標識されてもよい。例えば、１つ以上の半導体ダイサプライヤからの高品質または最高品質の半導体ダイ３０４ａは、ＫＧＤサブシステム３０６による判定に基づいて、高信頼性半導体パッケージに含まれてもよい。例えば、１つ以上の半導体ダイ供給業者からの高品質または最高品質の半導体ダイ３０４ａのうちの少なくとも２０個が、高信頼性半導体パッケージに含まれてもよい。

別の例として、ｌ－ＰＡＴスコア３１６の範囲内でｌ－ＰＡＴスコア閾値３１２、３１４の間の中リスクｌ－ＰＡＴスコア閾値に対応する中加重検出性スコアを有する半導体ダイ３０２は、合格またはより低品質の半導体ダイ３０４ｂ、３０４ｃ、．．．としてラベル付けされ得る。３０４Ｎ（式中、Ｎは、いくつかの１－ＰＡＴスコア閾値によって定義される任意の数の半導体ダイグループを表す）。例えば、通過または低品質半導体ダイ３０４ｂ、３０４ｃ、．．．である。１つ以上の半導体ダイ供給業者からの３０４Ｎは、ＫＧＤサブシステム３０６による決定に基づいて、より低い信頼性または最も低い信頼性の半導体パッケージに含まれ得る。例えば、通過するまたはより低品質の半導体ダイ３０４ｂ、３０４ｃ、．．．のうちの５つ以下。１つ以上の半導体ダイ供給業者からの３０４Ｎは、より低い信頼性または最も低い信頼性の半導体パッケージに含まれ得る。

本明細書では、ＫＧＤサブシステム３０６は、ｌ－ＰＡＴスコア閾値３１２、３１４よりも多くの閾値を考慮に入れ、さらに、ｌ－ＰＡＴスコア３１６の範囲内の中リスクｌ－ＰＡＴスコア閾値を定義し得ることに留意されたい。したがって、本開示におけるｌ－ＰＡＴスコア閾値の例は、単に例示目的で提供され、限定として解釈されるべきではないことを理解されたい。

概して、類似の信頼性リスクプロファイル（例えば、同様のｌ－ＰＡＴスコア、電気的試験データ、ストレス試験データ、埋め込みＥＣＩＤを含む物理的または電気的識別子などを含む）を有する半導体ダイは、市場セグメントを提供するようにソートされ得る。例えば、市場セグメントは、異なるレベルの信頼性（例えば、パーツ・パー・ミリオン（ＰＰＭ）、パーツ・パー・ビリオン（ＰＰＢ）などである）を必要とし得る。別の例として、市場セグメントは、異なる価格要件を有してもよい。この増加した市場セグメンテーションは、予測されるダイ信頼性が、積層半導体ダイパッケージのための広範な市場の種々の価格および性能要件に応じることを可能にし得る。例えば、電気的試験および／またはストレス試験に合格する高いＩ－ＰＡＴスコアを有するダイは、半導体ダイパッケージ全体の故障の可能性のある原因であり、歩留まりを改善し、費用を節約するため、任意の半導体ダイスタックから拒否されるべきである。別の例として、非常に低いｌ－ＰＡＴスコアならびに良好な電気的試験および／またはストレス試験結果を有する半導体ダイは、最も重要な用途に向けられた貴重な「既知の良好なダイ」と見なされ得る。別の例として、合格であるが上昇したｌ－ＰＡＴスコアを有するダイは、より低い信頼性要件を有するより安価な市場セグメントにおいて依然として有用であり得る。

本明細書において、ＫＧＤサブシステム３０６は、任意の積層方法において使用される全ての半導体ダイ評価に適しており、完全な電気的試験の能力が現在欠如している高度なデバイスにおけるベア半導体ダイの特定の価値を保持すると考えられることに留意されたい。

この点に関して、ＫＧＤサブシステム３０６は、半導体ダイパッケージャのための追加の閾値を生成し得る。１－ＰＡＴ情報を追加することは、「既知の良好なダイ」を判断し、複数のセグメントの固有のニーズに応えながら、より予測可能なダイスタック信頼性を生成するサプライチェーンの能力を改善する。１－ＰＡＴ加重欠陥異常値スクリーニングで生成されたスコアを利用することによって、ＫＧＤサブシステム３０６は、電気的試験および／またはストレス試験に失敗する可能性が高い半導体ダイ３０２の独立かつ高度に相関した検出を提供し、加えて、ＫＧＤサブシステム３０６は、試験カバレッジギャップ、統計的試験エスケープ、未試験故障モードに存在する潜在的なダイ欠陥駆動型故障機構を認識する追加の利益を提供することができる。現在の電気的試験および／または応力試験中心の方法では見られない、試験不可能なダイ領域および／または活性化されていない潜在的故障。さらに、Ｉ－ＰＡＴデータと既存の電気的試験データおよび／またはストレス試験データとの任意の重複は、半導体ダイの適合性の独立した確認として作用すると同時に、適切な半導体ダイ配置を決定するための付加的な貴重なデータをもたらす。

別の実施形態では、ＫＧＤサブシステム３０６は、１つ以上の半導体ダイ供給業者からの半導体ダイの経時的な最終パッケージ歩留まりに対してＩ－ＰＡＴスコアを比較し、傾向付けて、半導体ダイパッケージャが品質向上および半導体ダイサプライヤ管理を支援してもよい。

ステップ４１８では、１つ以上のフィルタリングおよび選別された半導体ダイに関するデータが伝送される。一実施形態では、半導体ダイ信頼性データ１１６は、半導体ダイパッケージャ（例えば、半導体ダイパッケージャサブシステム１１４を介する）に送信される。

図４Ｃは、本開示の１つ以上の実施形態による、半導体ダイパッケージを製造するための方法またはプロセス４２０を図示する。本明細書では、方法またはプロセス４２０は、方法またはプロセス４１０の直後に、方法またはプロセス４１０の後の選択された時間量で、または方法またはプロセス４１０とは無関係に実行され得ることに留意されたい。

ステップ４２２では、１つ以上のフィルタリングおよび選別された半導体ダイに関するデータが受信される。一実施形態では、ＫＧＤサブシステム３０６によって決定された１つ以上のフィルタリングされソートされた半導体ダイ３０２に関するデータは、コントローラまたはサーバ１０２から１つ以上の半導体ダイパッケージャ（例えば、１つ以上の半導体ダイパッケージャサブシステム１１４および／または１つ以上の補助コントローラもしくはサーバ１２０を介して）に送信される。

ステップ４２４において、１つ以上の半導体ダイパッケージ３０４が製造される。一実施形態では、１つ以上の半導体ダイパッケージャは、１つ以上のフィルタリングおよび選別された半導体ダイ３０２を得る。例えば、１つ以上の半導体ダイパッケージャは、送達に先立って、１つ以上のフィルタリングおよび選別された半導体ダイ３０２を手動で選択してもよい。別の例として、１つ以上の半導体ダイパッケージャは、バルクの半導体ダイ３０２を購入し、次いで、１つ以上のフィルタリングおよび選別された半導体ダイ３０２を分離してもよい。

別の実施形態では、１つ以上の半導体ダイパッケージャは、本開示を通して説明されるように、１つ以上の半導体ダイパッケージャサブシステム１１４とともに、１つ以上のフィルタリングおよび選別された半導体ダイ３０２を含む、１つ以上の半導体ダイパッケージ３０４を生成する。例えば、選別およびフィルタリングされた半導体ダイ３０２は、２．５Ｄおよび／または３Ｄ配置における１つ以上の半導体ダイパッケージ３０４の製造において取得および利用されてもよい。

ステップ４２６では、データは、フィードフォワードまたはフィードバックループにおいて、１つ以上の半導体ダイサプライヤに伝送される。一実施形態では、データは、少なくともＫＧＤサブシステム３０６によって生成される半導体ダイ信頼性データに基づいて、半導体ダイ製造システムおよびプロセスまたは方法を改善するために使用される。

本明細書では、１つの例示的な例は、３つの別個の半導体ダイサプライヤから３Ｄ半導体ダイスタックのためのベアダイ構成要素を受け取る自動車、軍事、航空、および／または医療産業における半導体ダイパッケージャを含むことに留意されたい。ここで、各ベアダイ構成要素は、３つの別個の半導体ダイサプライヤによって配送され、情報（例えば、メモリおよび論理）の欠如によって引き起こされる不確実な信頼性が半導体ウェハプローブ中の試験を妨げる。

ＫＧＤサブシステム３０６がなければ、パーツ・パー・ビリオン（ＰＰＢ）範囲の故障率で動作する自動車、軍事、航空、および／または医療産業における半導体ダイパッケージャは、限定されたベアダイ試験データおよび構成要素のランダムペアリングまたはビニングに基づいて、構成要素を３Ｄ半導体ダイパッケージに統合することが要求され得る。構成要素の降伏速度の乗法的効果は、試験不可能な故障および他の試験ギャップと組み合わされて、明確な所有権または改善のための経路を伴わずに、パッケージングにおいて高価で予測不可能な降伏損失をもたらす。

しかしながら、ＫＧＤサブシステム３０６を用いると、パーツ・パー・ビリオン（ＰＰＢ）範囲の故障率で動作する自動車、軍事、航空、および／または医療産業における半導体ダイパッケージャは、入ってくる各半導体ダイサプライヤからのｌ－ＰＡＴスコアを利用して、アウトライアコンポーネントを拒否し、他のダイコンポーネントの歩留まり損失コストおよび集積コストを低減することができる。加えて、半導体ダイパッケージャは、最もミッションクリティカルな役割および安全クリティカルな役割で使用するための信頼性について最も高い確率を有するスタックに、同様のｌ－ＰＡＴスコアの半導体ダイをペアにするか、またはビンに分けることができ、一方、あまりクリティカルでない用途では他の構成要素を再使用する。さらに、Ｉ－ＰＡＴスコアは、サプライチェーンを管理し、継続的な改善を推進することからの品質メトリックとして使用され得る。

本明細書において、システム１００およびそのサブシステム１１０、１１４、３０６ならびに対応する方法またはプロセス４００、４１０、４２０は、別個の半導体ダイサプライヤ（例えば、１つ以上の半導体ダイサプライヤサブシステム１１０を所有する）、半導体ダイパッケージャ（例えば、１つ以上の半導体ダイパッケージングサブシステム１１４を有する）、コントローラまたはサーバ１０２の第三者オペレータ、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０の第三者オペレータによって操作され得ることに留意されたい。

さらに、本明細書では、１つ以上の半導体ダイサプライヤサブシステム１１０、１つ以上の半導体ダイパッケージャサブシステム１１４、コントローラまたはサーバ１０２、および／または１つ以上の補助コントローラまたはサーバ１１８、１２０が共通に所有され得ることに留意されたい。１つの非限定的実施例では、半導体ダイパッケージャは、１つ以上の半導体ダイパッケージャサブシステム１１４およびコントローラまたはサーバ１０２を有してもよく、ＫＧＤサブシステム３０６を、複数の半導体ダイサプライヤ（例えば、１つ以上の半導体ダイサプライヤサブシステム１１０を介して）からデータを受信し得るローカルサブシステムにする。

別の非限定的実施例では、半導体ダイサプライヤは、１つ以上の半導体ダイサプライヤサブシステム１１０および１つ以上の補助コントローラまたはサーバ１１８を有してもよい。別の非限定的実施例では、半導体ダイパッケージャは、１つ以上の半導体ダイパッケージャサブシステム１１４および１つ以上の補助コントローラまたはサーバ１２０を有してもよい。

したがって、本開示全体にわたって説明されるサブシステムまたはコントローラもしくはサーバの所有の例は、単に例示目的で提供され、限定として解釈されるべきではないことを理解されたい。

半導体ダイデータ１１２および／または半導体ダイ信頼性データ１１６は、１つ以上の半導体ダイサプライヤサブシステム１１０および／または１つ以上の半導体ダイパッケージャサブシステム１１４が、非標準化データフォーマットのデータを使用して動作するように構成され得るように、非標準化フォーマットであってもよい。例えば、半導体ダイデータ１１２および／または半導体ダイ信頼性データ１１６は、Ａｎｄｒｏｉｄ、Ａｐｐｌｅ ｉＯＳ、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ（登録商標）、Ａｐｐｌｅ ｍａｃＯＳ（登録商標）、Ｌｉｎｕｘ（登録商標）、ＣｈｒｏｍｅＯＳ、Ｕｎｉｘ（登録商標）、Ｕｂｕｎｔｕ、独自または非独自のデータフォーマットを必要とする独自オペレーティングシステム等を含むが、それらに限定されない、異なるオペレーティングシステムとともに使用するためにフォーマットされてもよい。

コントローラまたはサーバ１０２は、半導体ダイパッケージの信頼性を評価するために、標準化されたデータフォーマットのデータを使用して動作するように構成され得る。例えば、データは、上記の非限定的なリストからの単一のオペレーティングシステム（または相補的なオペレーティングシステム）で使用するためにフォーマットされてもよい。システム１００は、半導体ダイデータ１１２および／または半導体ダイ信頼性データ１１６を複数の非標準化データフォーマットからコントローラまたはサーバ１０２のための標準化データフォーマットのデータに変換するように構成され得る。

１つの非限定的な例では、１つ以上の半導体ダイサプライヤサブシステム１１０は、非標準化データフォーマットで、方法またはプロセス４００中またはその後に、半導体ダイデータ１１２を生成することができる。

例えば、１つ以上の半導体ダイサプライヤサブシステム１１０は、コントローラまたはサーバ１０２への伝送に先立って、半導体ダイデータ１１２を標準化されたデータフォーマットに変換してもよい。

さらに、１つ以上の半導体ダイサプライヤサブシステム１１０は、非標準化データフォーマットで半導体ダイデータ１１２をコントローラまたはサーバ１０２に送信することができ、コントローラまたはサーバ１０２は、受信後かつ方法またはプロセス４１０で使用する前に、半導体ダイデータ１１２を標準化データフォーマットに変換することができる。

別の非限定的実施例では、１つ以上の半導体ダイパッケージャサブシステム１１４は、非標準化データフォーマットで半導体ダイ信頼性データ１１６を使用してもよい。

たとえば、１つ以上の半導体ダイパッケージャサブシステム１１４は、標準化されたデータフォーマットで半導体ダイ信頼性データ１１６を受信し、受信後かつ方法またはプロセス４２０で使用する前に、半導体ダイ信頼性データ１１６を非標準化されたデータフォーマットに変換することができる。

加えて、コントローラまたはサーバ１０２は、方法またはプロセス４１０の間または後に、１つ以上の半導体ダイパッケージャサブシステム１１４への伝送に先立って、半導体ダイ信頼性データ１１６を非標準化データフォーマットに変換してもよく、１つ以上の半導体ダイパッケージャサブシステム１１４は、非標準化データフォーマットで半導体ダイ信頼性データ１１６を受信してもよい。

本明細書では、「標準化データフォーマット」および／または「非標準化データフォーマット」で動作するという区別は、限定することを意図しないことに留意されたい。例えば、１つ以上の半導体ダイサプライヤサブシステム１１０および／または１つ以上の半導体ダイパッケージャサブシステム１１４は、標準化されたデータで動作するように構成されてもよい。別の例として、コントローラまたはサーバ１０２は、非標準化データで動作するように構成されてもよい。別の例として、１つ以上の半導体ダイサプライヤサブシステム１１０、１つ以上の半導体ダイパッケージャサブシステム１１４、およびコントローラまたはサーバ１０２は、標準化されたデータで動作するように構成され得る。別の例として、１つ以上の半導体ダイサプライヤサブシステム１１０、１つ以上の半導体ダイパッケージャサブシステム１１４、およびコントローラまたはサーバ１０２は、非標準化データで動作するように構成され得る。したがって、本開示におけるデータフォーマットの例は、単に例示を目的として提供され、限定として解釈されるべきではないことを理解されたい。

本明細書では、方法またはプロセス４００、４１０、４２０は、提供されるステップおよび／またはサブステップに限定されないことに留意されたい。方法またはプロセス４００、４１０、４２０は、より多いまたはより少ないステップおよび／またはサブステップを含んでもよい。方法またはプロセス４００、４１０、４２０は、ステップおよび／またはサブステップを同時に実行することができる。方法またはプロセス４００、４１０、４２０は、提供された順序または提供された以外の順序を含む、ステップおよび／またはサブステップを連続的に実行することができる。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

これに関して、本開示の利点は、半導体ダイパッケージ内で使用するための既知の良品（ＫＧＤ）の決定に依存することによって歩留まり損失（したがって、コスト、製造ダウンタイムなどが低減される）を低減する半導体ダイパッケージャを含む。本開示の利点はまた、１つ以上の半導体ベンダにわたって１つ以上の半導体ダイの欠陥性スコアまたはランキング（たとえば、重み付きまたは重みなし）を生成するためにｌ－ＰＡＴ方法を実装することを含む。本開示の利点はまた、同様の信頼性リスクプロファイルを有する半導体ダイまたは半導体ダイサブパッケージのペアリングを含む。本開示の利点はまた、半導体ダイパッケージを異なる性能および／または価格または価格カテゴリにセグメント化することを含む。

本明細書で説明される主題は、場合によっては、他の構成要素内に含まれる、または他の構成要素と接続される、異なる構成要素を図示する。そのような描写されたアーキテクチャは、単なる例示であり、実際には、同じ機能性を達成する多くの他のアーキテクチャが実装され得ることを理解されたい。概念的な意味では、同じ機能を達成するための構成要素の任意の配置は、所望の機能が達成されるように効果的に「関連付けられる」。したがって、特定の機能を達成するために組み合わされた本明細書の任意の２つの構成要素は、アーキテクチャまたは中間構成要素にかかわらず、所望の機能が達成されるように互いに「関連付けられる」と見なすことができる。同様に、そのように関連付けられた任意の２つの構成要素はまた、所望の機能性を達成するために、相互に「接続」または「結合」されていると見なされることができ、そのように関連付けられることが可能な任意の２つの構成要素はまた、所望の機能性を達成するために、相互に「結合可能」であると見なされることができる。結合可能な特定の例は、物理的に相互作用可能な及び／又は物理的に相互作用するコンポーネント及び／又は無線で相互作用可能な及び／又は無線で相互作用するコンポーネント及び／又は論理的に相互作用可能な及び／又は論理的に相互作用するコンポーネントを含むが、これらに限定されない。

本開示およびその付随する利点の多くは、前述の説明によって理解されるであろうと考えられ、開示される主題から逸脱することなく、またはその物質的利点の全てを犠牲にすることなく、構成要素の形態、構造、および配置において種々の変更が行われ得ることが明白となるであろう。説明される形態は単なる説明であり、そのような変更を包含し、含むことが以下の特許請求の範囲の意図である。さらに、本発明は添付の特許請求の範囲によって定義されることを理解されたい。

Claims (38)

1. システムであって、
   複数の半導体ダイサプライヤサブシステムおよび複数の半導体ダイパッケージャサブシステムに通信可能に結合されたコントローラであって、１つ以上のプロセッサおよびメモリを含み、前記メモリは、プログラム命令のセットを記憶するように構成され、前記１つ以上のプロセッサに、
   前記複数の半導体ダイサプライヤサブシステムから複数の半導体ダイに関する半導体ダイデータを受信し、前記半導体ダイデータは、前記複数の半導体ダイの各々に対するインライン部品平均テスト（ｌ－ＰＡＴ）スコアを含み、前記ｌ－ＰＡＴスコアは、対応する半導体ダイの加重検出率を表す、ステップと、
   前記複数の半導体ダイの各々の前記ｌ－ＰＡＴスコアと複数のｌ－ＰＡＴスコア閾値との比較に基づいて、前記複数の半導体ダイをＫＧＤ（良いダイと知られた：Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）サブシステムでソートするステップと、
   ソートされた前記複数の半導体ダイに関する半導体ダイ信頼性データを前記複数の半導体ダイパッケージャサブシステムに送信するステップと、
   を行わせるプログラム命令を実行するように構成される、コントローラと、
   を含むシステム。
2. 前記１つ以上のプロセッサは、
   前記複数の半導体ダイをソートする前に、前記ＫＧＤサブシステムを用いて前記複数の半導体ダイの高リスクサブセットをフィルタリングするステップであり、前記複数の半導体ダイの高リスクサブセットは、前記複数のＩ－ＰＡＴスコア閾値のうちの高リスクＩ－ＰＡＴスコア閾値以上の対応する前記Ｉ－ＰＡＴスコアを有する１つ以上の半導体ダイ拒否を含む、ステップ
   を行わせるプログラム命令を実行するようにさらに構成されることを特徴とする請求項１に記載のシステム。
3. 前記高リスクｌ－ＰＡＴスコア閾値以上の対応する前記ｌ－ＰＡＴスコアを有する前記１つ以上の半導体ダイ拒否を含む前記半導体ダイのサブセットは、前記複数の半導体ダイサプライヤサブシステムのうちの少なくとも２つから受信された半導体ダイデータに基づいて拒否されることを特徴とする請求項２に記載のシステム。
4. 前記複数のｌ－ＰＡＴスコア閾値は、前記高リスクｌ－ＰＡＴスコア閾値を下回る低リスクｌ－ＰＡＴスコア閾値を含み、前記１つ以上のプロセッサは、前記複数の半導体ダイの低リスクサブセットをソートするステップを前記１つ以上のプロセッサに行わせるプログラム命令を実行するように構成され、前記複数の半導体ダイの前記低リスクサブセットは、低リスクＩ－ＰＡＴスコア閾値以下の対応する前記Ｉ－ＰＡＴスコアを有する半導体ダイを含むことを特徴とする請求項２に記載のシステム。
5. 前記低リスクｌ－ＰＡＴスコア閾値以下の対応する前記ｌ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの低リスクサブセットは、前記複数の半導体ダイサプライヤサブシステムのうちの少なくとも２つから受信された半導体ダイデータに基づいてソートされることを特徴とする請求項４に記載のシステム。
6. 前記低リスクｌ－ＰＡＴスコア閾値以下の対応する前記ｌ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの低リスクサブセットは、パーツ・パー・ビリオン（ＰＰＢ）範囲の故障率で動作する自動車、軍事、航空、または医療産業のうちの少なくとも１つにおける市場区分のために製造される１つ以上の半導体ダイパッケージにおいて使用可能であることを特徴とする請求項４に記載のシステム。
7. 前記複数のｌ－ＰＡＴスコア閾値は、前記高リスクｌ－ＰＡＴスコア閾値と前記低リスクｌ－ＰＡＴスコア閾値との間の少なくとも１つの中リスクｌ－ＰＡＴスコア閾値を含むことを特徴とする請求項４に記載のシステム。
8. 前記少なくとも１つの中リスクＩ－ＰＡＴスコア閾値に基づいて前記複数の半導体ダイをソートするステップは、信頼性リスクプロファイルに基づいて前記複数の半導体ダイのサブセットをビニングするステップを含み、前記複数の半導体ダイのサブセットの信頼性リスクプロファイルは、少なくとも１つの中程度のリスクのｌ－ＰＡＴスコア閾値に対応する前記ｌ－ＰＡＴスコアを含むことを特徴とする請求項７に記載のシステム。
9. 前記複数の半導体ダイのサブセットの信頼性リスクプロファイルはさらに、電気的試験データ、応力試験データ、または複数の半導体ダイのサブセット内の対応する半導体ダイのための埋込電子チップ識別（ＥＣＩＤ）を含む物理的もしくは電気的識別子のうちの少なくとも１つを含むことを特徴とする請求項８に記載のシステム。
10. 前記少なくとも１つの中リスクＩ－ＰＡＴスコア閾値に対応する前記Ｉ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの中リスクサブセットは、前記複数の半導体ダイサプライヤサブシステムのうちの少なくとも２つから受信された半導体ダイデータに基づいてソートされることを特徴とする請求項７に記載のシステム。
11. 前記少なくとも１つの中リスクｌ－ＰＡＴスコア閾値に対応する前記ｌ－ＰＡＴスコアを有する前記半導体ダイを含む半導体ダイのソートされた中リスクサブセットは、半導体ダイ信頼性データとして複数の半導体ダイパッケージャのうちの少なくとも２つに送信されることを特徴とする請求項７に記載のシステム。
12. 前記半導体ダイを含む前記半導体ダイの中リスクサブセットの第１のビニングされた部分は、第１の価格要件を有する第１の市場セグメントのための複数の半導体ダイパッケージの第１の半導体ダイパッケージャによって製造される１つ以上の半導体ダイパッケージにおいて使用可能であり、前記半導体ダイを含む前記半導体ダイの中リスクサブセットの第２のビニングされた部分は、第２の価格要件を有する第２の市場セグメントのための複数の半導体ダイパッケージの第２の半導体ダイパッケージャによって製造される１つ以上の半導体ダイパッケージにおいて使用可能であることを特徴とする請求項１１に記載のシステム。
13. 前記複数の半導体ダイサプライヤサブシステムのうちの少なくともいくつかは、１つ以上の非標準化データフォーマットを使用し、前記コントローラは、標準化データフォーマットを使用し、前記１つ以上のプロセッサは、
    受信後、前記半導体ダイデータを前記１つ以上の非標準化データフォーマットから前記標準化データフォーマットに変換するステップ、
    を行わせるプログラム命令を実行するようにさらに構成されることを特徴とする請求項１に記載のシステム。
14. 前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかは、１つ以上の非標準化データフォーマットを使用し、前記コントローラは、標準化データフォーマットを使用し、前記１つ以上のプロセッサは、
    前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかへの伝送に先立って、前記半導体ダイ信頼性データを前記標準化データフォーマットから前記１つ以上の非標準化データフォーマットに変換するステップ、
    を行わせるプログラム命令を実行するようにさらに構成されることを特徴とする請求項１に記載のシステム。
15. 方法であって、
    コントローラを介して、複数の半導体ダイサプライヤサブシステムから複数の半導体ダイに関する半導体ダイデータを受信するステップであって、前記半導体ダイデータは、前記複数の半導体ダイのそれぞれに対するインライン部分平均試験（ｌ－ＰＡＴ）スコアを含み、前記ｌ－ＰＡＴスコアは、対応する半導体ダイの加重検出率を表す、ステップと、
    前記コントローラを介して、前記複数の半導体ダイの各々の前記ｌ－ＰＡＴスコアと複数のｌ－ＰＡＴスコア閾値との比較に基づいて、前記複数の半導体ダイをＫＧＤ（良いダイと知られた：Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）サブシステムでソートするステップと、
    前記コントローラを介して、ソートされた前記複数の半導体ダイに関する半導体ダイ信頼性データを前記複数の半導体ダイパッケージャサブシステムに送信するステップと、
    を備える方法。
16. 前記コントローラを介して、前記複数の半導体ダイをソートする前に、前記ＫＧＤサブシステムを用いて前記複数の半導体ダイの高リスクサブセットをフィルタリングし、前記複数の半導体ダイの前記高リスクサブセットは、前記複数のＩ－ＰＡＴスコア閾値のうちの高リスクＩ－ＰＡＴスコア閾値以上の対応する前記Ｉ－ＰＡＴスコアを有する１つ以上の半導体ダイ拒否を含む、ステップ
    を含む請求項１５に記載の方法。
17. 前記高リスクｌ－ＰＡＴスコア閾値以上の対応する前記ｌ－ＰＡＴスコアを有する１つ以上の半導体ダイ拒否を含む前記半導体ダイのサブセットは、前記複数の半導体ダイサプライヤサブシステムのうちの少なくとも２つから受信された前記半導体ダイデータに基づいて拒否されることを特徴とする請求項１６に記載の方法。
18. 前記複数のｌ－ＰＡＴスコア閾値は、前記高リスクｌ－ＰＡＴスコア閾値を下回る低リスクｌ－ＰＡＴスコア閾値を含み、
    前記コントローラを介して、前記複数の半導体ダイの低リスクサブセットをソートし、前記複数の半導体ダイの低リスクサブセットは、前記低リスクｌ－ＰＡＴスコア閾値以下の対応する前記ｌ－ＰＡＴスコアを有する半導体ダイを含む、ステップ、
    をさらに含むことを特徴とする請求項１６に記載の方法。
19. 前記低リスクＩ－ＰＡＴスコア閾値以下の対応する前記Ｉ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの低リスクサブセットは、前記複数の半導体ダイサプライヤサブシステムのうちの少なくとも２つから受信された前記半導体ダイデータに基づいてソートされることを特徴とする請求項１８に記載の方法。
20. 前記低リスクＩ－ＰＡＴスコア閾値以下の対応する前記Ｉ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの低リスクサブセットは、パーツ・パー・ビリオン（ＰＰＢ）範囲の故障率で動作する自動車または航空宇宙産業における市場区分のために製造される１つ以上の半導体ダイパッケージにおいて使用可能であることを特徴とする請求項１８に記載の方法。
21. 前記複数のｌ－ＰＡＴスコア閾値は、前記高リスクｌ－ＰＡＴスコア閾値と前記低リスクｌ－ＰＡＴスコア閾値との間の少なくとも１つの中リスクｌ－ＰＡＴスコア閾値を含むことを特徴とする請求項１８に記載の方法。
22. 前記少なくとも１つの中リスクＩ－ＰＡＴスコア閾値に基づいて前記複数の半導体ダイをソートするステップは、信頼性リスクプロファイルに基づいて前記複数の半導体ダイのサブセットをビニングするステップを含み、前記複数の半導体ダイのサブセットの信頼性リスクプロファイルは、前記少なくとも１つの中程度のリスクのｌ－ＰＡＴスコア閾値に対応する前記ｌ－ＰＡＴスコアを含むことを特徴とする請求項２１に記載の方法。
23. 前記複数の半導体ダイのサブセットの信頼性リスクプロファイルはさらに、電気的試験データ、応力試験データ、または前記複数の半導体ダイのサブセット内の対応する半導体ダイのための埋込電子チップ識別（ＥＣＩＤ）を含む物理的もしくは電気的識別子のうちの少なくとも１つを含むことを特徴とする請求項２２に記載の方法。
24. 前記少なくとも１つの中リスクＩ－ＰＡＴスコア閾値に対応する前記Ｉ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの中リスクサブセットは、前記複数の半導体ダイサプライヤサブシステムのうちの少なくとも２つから受信された前記半導体ダイデータに基づいてソートされることを特徴とする請求項２１に記載の方法。
25. 前記少なくとも１つの中リスクｌ－ＰＡＴスコア閾値に対応する前記ｌ－ＰＡＴスコアを有する前記半導体ダイを含む前記半導体ダイの中リスクサブセットは、前記半導体ダイ信頼性データとして複数の半導体ダイパッケージャのうちの少なくとも２つに送信されることを特徴とする請求項２１に記載の方法。
26. 前記半導体ダイを含む前記半導体ダイの中リスクサブセットの第１のビニングされた部分は、第１の価格要件を有する第１の市場セグメントのための複数の半導体ダイパッケージの第１の半導体ダイパッケージャによって製造される１つ以上の半導体ダイパッケージにおいて使用可能であり、前記半導体ダイを含む前記半導体ダイの中リスクサブセットの第２のビニングされた部分は、第２の価格要件を有する第２の市場セグメントのための前記複数の半導体ダイパッケージの第２の半導体ダイパッケージャによって製造される１つ以上の半導体ダイパッケージにおいて使用可能であることを特徴とする請求項２５に記載の方法。
27. 前記複数の半導体ダイサプライヤサブシステムのうちの少なくともいくつかは、１つ以上の非標準化データフォーマットを使用し、前記コントローラは、標準化データフォーマットを使用することを特徴とする請求項１５に記載の方法。
28. 受信後、前記コントローラを介して、前記半導体ダイデータを前記１つ以上の非標準化データフォーマットから前記標準化データフォーマットに変換するステップ、
    をさらに含む請求項２７に記載の方法。
29. 前記複数の半導体ダイサプライヤサブシステムのうちの少なくともいくつかは、前記コントローラによる受信に先立って、前記半導体ダイデータを前記１つ以上の非標準化データフォーマットから前記標準化データフォーマットに変換するように構成されることを特徴とする請求項２７に記載の方法。
30. 前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかは、１つ以上の非標準化データフォーマットを使用し、前記コントローラは、標準化データフォーマットを使用することを特徴とする請求項１５に記載の方法。
31. 前記コントローラを介して、前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかへの伝送に先立って、前記半導体ダイ信頼性データを前記標準化データフォーマットから前記１つ以上の非標準化データフォーマットに変換するステップ、
    をさらに含む請求項３０に記載の方法。
32. 前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかは、前記コントローラによる伝送に続いて、前記半導体ダイ信頼性データを前記標準化データフォーマットから前記１つ以上の非標準化データフォーマットに変換するように構成されることを特徴とする請求項３０に記載の方法。
33. 前記複数の半導体ダイパッケージャサブシステムは、前記半導体ダイ信頼性データに基づいて、前記複数の半導体ダイサプライヤサブシステムにフィードフォワードまたはフィードバックループでデータを送信するように構成されることを特徴とする請求項１５に記載の方法。
34. システムであって、
    複数の半導体ダイサプライヤサブシステムと、
    複数の半導体ダイパッケージャサブシステムと、
    前記複数の半導体ダイサプライヤサブシステムおよび前記複数の半導体ダイパッケージャサブシステムに通信可能に結合されたコントローラであって、１つ以上のプロセッサおよびメモリを含み、前記メモリは、プログラム命令のセットを記憶するように構成され、前記１つ以上のプロセッサは、
    前記複数の半導体ダイサプライヤサブシステムから複数の半導体ダイに関する半導体ダイデータを受信し、前記半導体ダイデータは、前記複数の半導体ダイの各々に対するインライン部品平均テスト（ｌ－ＰＡＴ）スコアを含み、前記ｌ－ＰＡＴスコアは、対応する半導体ダイの加重検出率を表す、ステップと、
    前記複数の半導体ダイの各々の前記ｌ－ＰＡＴスコアと複数のｌ－ＰＡＴスコア閾値との比較に基づいて、前記複数の半導体ダイをＫＧＤ（良いダイと知られた：Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）サブシステムでソートし、
    ソートされた前記複数の半導体ダイに関する半導体ダイ信頼性データを前記複数の半導体ダイパッケージャサブシステムに送信するステップと、
    を行わせるプログラム命令を実行する、コントローラと、
    を備えるシステム。
35. 前記１つ以上のプロセッサは、
    前記複数の半導体ダイをソートする前に、前記ＫＧＤサブシステムを用いて前記複数の半導体ダイの高リスクサブセットをフィルタリングし、前記複数の半導体ダイの高リスクサブセットは、前記複数のＩ－ＰＡＴスコア閾値のうちの高リスクＩ－ＰＡＴスコア閾値以上の対応する前記Ｉ－ＰＡＴスコアを有する１つ以上の半導体ダイ拒否を含む、ステップ、
    を行わせるプログラム命令を実行するようにさらに構成されることを特徴とする請求項３４に記載のシステム。
36. 前記複数の半導体ダイサプライヤサブシステムのうちの少なくともいくつかは、１つ以上の非標準化データフォーマットを使用し、前記コントローラは、標準化データフォーマットを使用し、前記複数の半導体ダイサプライヤサブシステムのうちの少なくともいくつかは、前記コントローラによる受信に先立って、前記半導体ダイデータを前記１つ以上の非標準化データフォーマットから前記標準化データフォーマットに変換するように構成されることを特徴とする請求項３４に記載のシステム。
37. 前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかは、１つ以上の非標準化データフォーマットを使用し、前記コントローラは、標準化データフォーマットを使用し、前記複数の半導体ダイパッケージャサブシステムのうちの少なくともいくつかは、前記コントローラによる伝送に続いて、前記半導体ダイ信頼性データを前記標準化データフォーマットから前記１つ以上の非標準化データフォーマットに変換するように構成されることを特徴とする請求項３４に記載のシステム。
38. 前記複数の半導体ダイパッケージャサブシステムは、前記半導体ダイ信頼性データに基づいて、前記複数の半導体ダイサプライヤサブシステムにフィードフォワードまたはフィードバックループでデータを送信するように構成されることを特徴とする請求項３４に記載のシステム。