JP2024089451A

JP2024089451A - Capacitor

Info

Publication number: JP2024089451A
Application number: JP2022204821A
Authority: JP
Inventors: 郁哉神林; 隆志佐々木; 慎治竹岡
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Filing date: 2022-12-21
Publication date: 2024-07-03

Abstract

A capacitor is provided that can increase the capacitance while suppressing changes in capacitance due to changes in frequency.
[Solution] The capacitor 1 includes an anode 3, a laminated film 2, and a cathode 4, laminated in this order. The laminated film 2 includes a first insulator layer 211 in contact with the anode 3, a conductor layer 22, and a second insulator layer 212 in contact with the cathode 4, laminated in this order. The conductor layer 22 is electrically insulated from both the anode 3 and the cathode 4.
[Selected Figure] Figure 1

Description

本開示は、コンデンサに関し、より詳しくは、二つの電極と、その二つの電極の間に絶縁体を有するコンデンサに関する。 This disclosure relates to a capacitor, and more particularly to a capacitor having two electrodes and an insulator between the two electrodes.

非特許文献１には、二つの電極と、その二つの電極の間に、ＨｆＯ_２からなる層と、ＺｎＯからなる層とが交互に積層した積層膜を有する積層構造が開示されている。 Non-Patent Document 1 discloses a laminated structure having two electrodes and a laminated film in which a layer made of HfO ₂ and a layer made of ZnO are alternately laminated between the two electrodes.

Qiannan Zhang 他「Semiconducting ZnO effect on Maxwell-Wagner relaxation in HfO2/ZnO nanolaminates fabricated by atomic layer deposition」Journal of Physics D:Applied Physics. 47 505302（2014）Qiannan Zhang et al. "Semiconducting ZnO effect on Maxwell-Wagner relaxation in HfO2/ZnO nanolaminates fabricated by atomic layer deposition" Journal of Physics D:Applied Physics. 47 505302 (2014)

本開示の課題は、静電容量が高められながら、かつ周波数変化に伴う静電容量の変化が抑制されうるコンデンサを提供することである。 The objective of this disclosure is to provide a capacitor that can increase capacitance while suppressing changes in capacitance due to changes in frequency.

本開示の一態様に係るコンデンサは、陽極と、積層膜と、陰極とを、この順に積層するように備える。前記積層膜は、前記陽極と接する第一の絶縁体層と、導体層と、前記陰極と接する第二の絶縁体層とを、この順に積層するように備える。前記導体層と、前記陽極及び前記陰極の両方とは電気的に絶縁されている。 A capacitor according to one embodiment of the present disclosure includes an anode, a laminated film, and a cathode, which are laminated in this order. The laminated film includes a first insulating layer in contact with the anode, a conductor layer, and a second insulating layer in contact with the cathode, which are laminated in this order. The conductor layer is electrically insulated from both the anode and the cathode.

本開示によれば、静電容量が高められながら、かつ周波数変化に伴う静電容量の変化が抑制されうるコンデンサを提供することができる。 This disclosure makes it possible to provide a capacitor that can increase capacitance while suppressing changes in capacitance due to frequency changes.

図１Ａは、本開示の一実施形態に係るコンデンサの一例を示す概略の断面図である。図１Ｂは、本開示の他の実施形態に係るコンデンサの一例を示す概略の断面図である。1A and 1B are schematic cross-sectional views illustrating an example of a capacitor according to an embodiment of the present disclosure, and FIG. 1B is a schematic cross-sectional view illustrating an example of a capacitor according to another embodiment of the present disclosure. 図２Ａは、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。図２Ｂは、図２Ａの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。2A and 2B are schematic cross-sectional views showing steps of a method for producing a capacitor according to an embodiment of the present disclosure, respectively. 図３Ａは、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。図３Ｂは、図３Ａの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。図３Ｃは、図３Ｂの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。図３Ｄは、図３Ｃの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。Fig. 3A is a schematic cross-sectional view showing a process of a method for producing a capacitor according to an embodiment of the present disclosure. Fig. 3B is a schematic cross-sectional view showing a process of the method for producing a capacitor subsequent to the method of Fig. 3A. Fig. 3C is a schematic cross-sectional view showing a process of the method for producing a capacitor subsequent to the method of Fig. 3B. Fig. 3D is a schematic cross-sectional view showing a process of the method for producing a capacitor subsequent to the method of Fig. 3C. 図４は、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。4A to 4C are schematic cross-sectional views illustrating steps in a method for producing a capacitor according to an embodiment of the present disclosure. 図５は、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。5A to 5C are schematic cross-sectional views illustrating steps in a method for producing a capacitor according to an embodiment of the present disclosure. 図６は、本開示の一実施形態に係るコンデンサを含む評価回路を示す概略の断面図である。FIG. 6 is a schematic cross-sectional view illustrating an evaluation circuit including a capacitor according to one embodiment of the present disclosure. 図７Ａは、本開示の変形例に係るコンデンサを示す概略の断面図である。図７Ｂは、本開示の変形例に係るコンデンサが備える積層膜を示す概略の断面図である。7A and 7B are schematic cross-sectional views showing a capacitor according to a modified example of the present disclosure and a laminated film included in the capacitor according to the modified example of the present disclosure. 図８は、本開示の一実施形態に係るコンデンサの静電容量と測定周波数との関係性を示すグラフである。FIG. 8 is a graph showing the relationship between capacitance and measurement frequency of a capacitor according to an embodiment of the present disclosure. 図９は、本開示の他の実施形態に係るコンデンサの静電容量と測定周波数との関係性を示すグラフである。FIG. 9 is a graph showing the relationship between capacitance and measurement frequency of a capacitor according to another embodiment of the present disclosure. 図１０は、本開示の他の実施形態に係るコンデンサの静電容量と測定周波数との関係性を示すグラフである。FIG. 10 is a graph showing the relationship between the capacitance and the measurement frequency of a capacitor according to another embodiment of the present disclosure.

（１）概要
本開示のコンデンサ１に至った経緯について説明する。 (1) Overview The background to the development of the capacitor 1 of the present disclosure will be described.

二つの電極と、その二つの電極の間に、ＨｆＯ_２等の絶縁体材料を含む絶縁体層と、ＺｎＯ等の半導体材料を含む半導体層とが交互に積層した積層膜を有する積層構造が知られている。この積層構造は、上記のような絶縁体層と半導体層とが交互に積層した積層膜を備えることによって、その静電容量が高められている。 A laminated structure is known that has two electrodes and a laminated film between the two electrodes, in which an insulator layer containing an insulating material such as _HfO2 and a semiconductor layer containing a semiconductor material such as ZnO are alternately laminated. The capacitance of this laminated structure is increased by providing a laminated film in which the insulator layer and the semiconductor layer are alternately laminated as described above.

発明者の調査によると、上記のような絶縁体層と半導体層とが積層した積層構造に関し、その静電容量を高めながら、かつ周波数変化に伴う静電容量の変化を抑制することまでは難しい問題がある。 According to the inventor's research, it is difficult to increase the capacitance of the laminated structure in which an insulating layer and a semiconductor layer are laminated as described above while suppressing the change in capacitance that accompanies a change in frequency.

そこで、発明者は、静電容量が高められながら、かつ周波数変化に伴う静電容量の変化が抑制されうる積層構造を得ることができるようにするべく、鋭意研究を行った結果、本開示に至った。 Therefore, the inventors conducted extensive research to obtain a layered structure that can increase capacitance while suppressing changes in capacitance due to frequency changes, and as a result, have come up with the present disclosure.

実施形態及び変形例について、図１Ａから図１０を参照して説明するが、下記の実施形態及び変形例は、本開示の様々な実施形態の一部に過ぎない。また、下記の実施形態及び変形例は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。更に、変形例の構成を適宜組み合わせることも可能である。なお、以下において参照する図は、いずれも模式的な図であり、図中の構成要素の寸法比が、必ずしも実際の寸法比を反映しているとは限らない。 The embodiments and modifications will be described with reference to Figures 1A to 10, but the following embodiments and modifications are merely a portion of the various embodiments of the present disclosure. In addition, the following embodiments and modifications can be modified in various ways depending on the design, etc., as long as the object of the present disclosure can be achieved. Furthermore, the configurations of the modifications can be appropriately combined. Note that all figures referred to below are schematic diagrams, and the dimensional ratios of the components in the figures do not necessarily reflect the actual dimensional ratios.

（２）実施形態
（２．１）概要
まず、コンデンサ１の概要について、図１Ａを参照しながら説明する。コンデンサ１は、図１Ａに示すように、電極として、陽極３と、陰極４とを備え、陽極３と陰極４との間に積層膜２を備える。すなわち、コンデンサ１は、陽極３と、積層膜２と、陰極４とを、この順に積層するように備える。 (2) Embodiment (2.1) Overview First, an overview of the capacitor 1 will be described with reference to Fig. 1A. As shown in Fig. 1A, the capacitor 1 includes an anode 3 and a cathode 4 as electrodes, and a laminate film 2 between the anode 3 and the cathode 4. That is, the capacitor 1 includes the anode 3, the laminate film 2, and the cathode 4 laminated in this order.

積層膜２は、絶縁体層２１を備える。より詳しくは、積層膜２は、第一の絶縁体層２１１と、第二の絶縁体層２１２とを備える。更に言い換えれば、積層膜２において、陽極３と接する絶縁体層２１が、第一の絶縁体層２１１である。そして、陰極４と接する絶縁体層２１が、第二の絶縁体層２１２である。このように、コンデンサ１は、絶縁体層２１が積層した積層膜２を備えていることにより、その静電容量が高まりうる。 The laminated film 2 includes an insulator layer 21. More specifically, the laminated film 2 includes a first insulator layer 211 and a second insulator layer 212. In other words, in the laminated film 2, the insulator layer 21 that contacts the anode 3 is the first insulator layer 211. And the insulator layer 21 that contacts the cathode 4 is the second insulator layer 212. In this way, the capacitance of the capacitor 1 can be increased by including the laminated film 2 with the insulator layer 21 stacked thereon.

また、積層膜２は、陽極３と接する第一の絶縁体層２１１と、導体層２２と、陰極４と接する第二の絶縁体層２１２とを、この順に積層するように備える。つまり、導体層２２は、第一の絶縁体層２１１と、第二の絶縁体層２１２との間に介在する。この導体層２２は、上記の通り、第一の絶縁体層２１１と、第二の絶縁体層２１２との間に介在するため、導体層２２と、陽極３及び陰極４の両方とは直接接しない。つまり、導体層２２と、陽極３及び陰極４の両方とは、電気的に絶縁されている。更に言い換えれば、導体層２２は、いわゆる電気的にフローティングな状態にある。なお、本開示では、「電気的にフローティングな状態にある」とは、対象物が接地されておらず、かつ他の部材と電気的に絶縁されている状態にあることを意味する。 The laminated film 2 includes a first insulator layer 211 in contact with the anode 3, a conductor layer 22, and a second insulator layer 212 in contact with the cathode 4, which are laminated in this order. That is, the conductor layer 22 is interposed between the first insulator layer 211 and the second insulator layer 212. As described above, the conductor layer 22 is interposed between the first insulator layer 211 and the second insulator layer 212, and therefore the conductor layer 22 is not in direct contact with both the anode 3 and the cathode 4. That is, the conductor layer 22 is electrically insulated from both the anode 3 and the cathode 4. In other words, the conductor layer 22 is in a so-called electrically floating state. In this disclosure, "electrically floating" means that the object is not grounded and is electrically insulated from other members.

そして、本実施形態では、積層膜２が、上記の導体層２２を備えていることにより、高められた静電容量が確保されうる。つまり、積層膜２が導体層２２を備えていることにより、コンデンサ１の交流電圧が印加された時の静電容量が、周波数変化に伴い変化しにくくなりうる。このため、コンデンサ１が、直流電源に接続されて、回路内に設置された場合、その直流電源から生じる交流成分（電圧ノイズ）が除去され、これにより、電源から供給される電圧が安定化しうる。言い換えれば、コンデンサ１は、電圧ノイズを除去するために回路に設置されるバイパスコンデンサとして好適に使用される。なお、コンデンサ１の用途は、バイパスコンデンサのみに限定されない。コンデンサ１は、種々の用途に適用されうる。 In this embodiment, since the laminated film 2 includes the conductor layer 22, an increased capacitance can be ensured. In other words, since the laminated film 2 includes the conductor layer 22, the capacitance of the capacitor 1 when an AC voltage is applied thereto can be less likely to change with frequency changes. Therefore, when the capacitor 1 is connected to a DC power source and installed in a circuit, the AC component (voltage noise) generated by the DC power source is removed, and the voltage supplied from the power source can be stabilized. In other words, the capacitor 1 is preferably used as a bypass capacitor installed in a circuit to remove voltage noise. Note that the use of the capacitor 1 is not limited to being a bypass capacitor. The capacitor 1 can be used in a variety of applications.

（２．２）詳細
コンデンサ１の詳細について説明する。 (2.2) Details The details of the capacitor 1 will be described.

（陽極・陰極）
コンデンサ１は、上記の通り、電極として、陽極３と、陰極４とを備える。つまり、コンデンサ１が回路内に設置される場合、コンデンサ１の陽極３が、電源の正極と電気的に接続され、陰極４は電源の負極又はグランド７と電気的に接続されるようにして使用される。 (anode/cathode)
As described above, the capacitor 1 has, as electrodes, the anode 3 and the cathode 4. In other words, when the capacitor 1 is installed in a circuit, the anode 3 of the capacitor 1 is electrically connected to the positive electrode of a power supply, and the cathode 4 is electrically connected to the negative electrode of the power supply or the ground 7.

また、コンデンサ１は、例えば電源の正極及び負極の各々と接続できるように、外部接続用の端子を有していてもよい。そのような外部接続用の端子は、陽極３及び陰極４の各々に設置されていることが好ましく、その場合、陽極３に設置された外部接続用の端子と電源の正極とが接続され、陰極４に設置された外部接続用の端子と電源の負極とが接続されるようにして、コンデンサ１を回路内に設置することができる。 The capacitor 1 may also have terminals for external connection so that it can be connected, for example, to each of the positive and negative poles of a power source. Such terminals for external connection are preferably provided on each of the anode 3 and cathode 4. In this case, the capacitor 1 can be provided in a circuit such that the terminal for external connection provided on the anode 3 is connected to the positive pole of the power source, and the terminal for external connection provided on the cathode 4 is connected to the negative pole of the power source.

更に、コンデンサ１の有する二つの電極のうち、いずれが陽極３であり、いずれが陰極４であるかが判別できるように区別されていることが好ましい。陽極３と陰極４とを区別する方法に特に制限はない。例えば、コンデンサ１に陽極３と陰極４との区別を表示するマーキングを施すこと、陽極３の形状と陰極４の形状とを相違させること、又はコンデンサ１における陽極３と陰極４との位置関係を規定すること等で陽極３と陰極４とが区別される。 Furthermore, it is preferable that the two electrodes of the capacitor 1 are distinguished so that it is possible to distinguish which is the anode 3 and which is the cathode 4. There are no particular limitations on the method for distinguishing the anode 3 from the cathode 4. For example, the anode 3 and the cathode 4 can be distinguished by providing markings on the capacitor 1 indicating the distinction between the anode 3 and the cathode 4, by making the shape of the anode 3 different from the shape of the cathode 4, or by defining the positional relationship between the anode 3 and the cathode 4 in the capacitor 1.

陽極３及び陰極４のうち少なくとも一方は、例えば、Ｔｉ、Ｐｔ、Ａｌ、Ｎｉ、ＴｉＮ、Ｔａ、ＴａＮ及びＡｕ等よりなる群から選択される少なくとも１種を含む。この場合、コンデンサ１の静電容量が高まりうる。更に、陽極３及び陰極４のうち少なくとも一方は、Ｔｉ、Ｐｔ及びＡｌのうち少なくとも１種を含むことが好ましい。この場合、コンデンサ１の静電容量がより高まりうる。 At least one of the anode 3 and the cathode 4 contains at least one selected from the group consisting of, for example, Ti, Pt, Al, Ni, TiN, Ta, TaN, and Au. In this case, the capacitance of the capacitor 1 can be increased. Furthermore, it is preferable that at least one of the anode 3 and the cathode 4 contains at least one of Ti, Pt, and Al. In this case, the capacitance of the capacitor 1 can be further increased.

陽極３及び陰極４の少なくとも一方は、例えば、電子ビーム蒸着法により作製されうる。この場合、陽極３の厚み及び陰極４の厚みの各々が適宜調整されやすくなる。また、コンデンサ１において、陽極３の厚み及び陰極４の厚みの少なくとも一方は、例えば、０．０１μｍ以上１ｍｍ以下である。 At least one of the anode 3 and the cathode 4 can be produced, for example, by electron beam deposition. In this case, the thickness of the anode 3 and the thickness of the cathode 4 can be easily adjusted as appropriate. In the capacitor 1, at least one of the thickness of the anode 3 and the thickness of the cathode 4 is, for example, 0.01 μm or more and 1 mm or less.

また、陽極３及び陰極４の少なくとも一方は、例えば金属箔であってもよい。また、金属箔は、その表面が粗面化されていてもよい。これにより、金属箔の表面積を増やすことができ、金属箔と接する積層膜２の面積も増やすことができ、その結果、コンデンサ１の静電容量が高まりうる傾向がある。粗面化する方法は、特に限定されず、例えば、エッチング法を採用することができる。更に、陽極３及び陰極４の少なくとも一方は、多孔質体であってもよい。言い換えれば、陽極３及び陰極４の少なくとも一方が含む金属は、多孔質金属であってもよい。この場合、コンデンサ１の静電容量が高まりうる。 At least one of the anode 3 and the cathode 4 may be, for example, a metal foil. The surface of the metal foil may be roughened. This increases the surface area of the metal foil and the area of the laminate film 2 in contact with the metal foil, which tends to increase the capacitance of the capacitor 1. The method of roughening is not particularly limited, and an etching method, for example, may be used. At least one of the anode 3 and the cathode 4 may be porous. In other words, the metal contained in at least one of the anode 3 and the cathode 4 may be a porous metal. In this case, the capacitance of the capacitor 1 may be increased.

陽極３及び陰極４の少なくとも一方は、例えば、導電性高分子を含んでいてもよい。また、導電性高分子は、例えば、ポリピロール、ポリチオフェン、ポリアニリン及びこれらの誘導体等よりなる群から選択される１種以上の成分を含む。 At least one of the anode 3 and the cathode 4 may contain, for example, a conductive polymer. The conductive polymer may contain, for example, one or more components selected from the group consisting of polypyrrole, polythiophene, polyaniline, and derivatives thereof.

（積層膜）
＜絶縁体層＞
積層膜２は、上記の通り、絶縁体層２１として、陽極３に接する第一の絶縁体層２１１と、陰極４に接する第二の絶縁体層２１２とを備える。 (Laminated Film)
<Insulator layer>
As described above, the laminated film 2 includes, as the insulator layer 21 , the first insulator layer 211 in contact with the anode 3 and the second insulator layer 212 in contact with the cathode 4 .

第一の絶縁体層２１１及び第二の絶縁体層２１２のうち少なくとも一方は、Ａｌ、Ｓｉ、Ｔａ及びＨｆ等よりなる群から選択される少なくとも１種の金属の化合物を含むことが好ましい。より詳細には、第一の絶縁体層２１１及び第二の絶縁体層２１２のうち少なくとも一方は、上記の金属の酸化物であるＡｌ_２Ｏ_３、ＳｉＯ_２、Ｔａ_２Ｏ_５及びＨｆＯ_２等よりなる群から選択される少なくとも１種を含むことが好ましい。この場合、コンデンサ１の静電容量が高まりうる。また、第一の絶縁体層２１１及び第二の絶縁体層２１２のうち少なくとも一方が、Ａｌ_２Ｏ_３を含むことがより好ましい。この場合、コンデンサ１の静電容量がより高まりうる。更に、第一の絶縁体層２１１及び第二の絶縁体層２１２の両方ともが、Ａｌ_２Ｏ_３を含むことが特に好ましい。この場合、コンデンサ１の静電容量が特に高まりうる。なお、第一の絶縁体層２１１及び第二の絶縁体層２１２のうち少なくとも一方に含まれる金属の化合物は、１種類のみであってもよく、２種類以上であってもよい。 At least one of the first insulator layer 211 and the second insulator layer 212 preferably contains at least one metal compound selected from the group consisting of Al, Si, Ta, Hf, etc. More specifically, at least one of the first insulator layer 211 and the second insulator layer 212 preferably contains at least one selected from the group consisting of Al ₂ O ₃ , SiO ₂ , Ta ₂ O ₅ , HfO ₂ , etc., which are oxides of the above metals. In this case, the capacitance of the capacitor 1 can be increased. It is more preferable that at least one of the first insulator layer 211 and the second insulator layer 212 contains Al ₂ O _3. In this case, the capacitance of the capacitor 1 can be further increased. Furthermore, it is particularly preferable that both the first insulator layer 211 and the second insulator layer 212 contain Al ₂ O _3. In this case, the capacitance of the capacitor 1 can be particularly increased. At least one of the first insulator layer 211 and the second insulator layer 212 may contain only one type of metal compound, or may contain two or more types of metal compounds.

また、陽極３となりうる金属の表面を陽極酸化法により酸化することによって、酸化被膜を有する金属を作製し、その酸化被膜部分を第一の絶縁体層２１１としてもよい。また、このとき酸化されていない部分を陽極３とすることができる。なお、陰極４となりうる金属の表面を陽極酸化法により酸化することによって、酸化被膜を有する金属を作製し、その酸化被膜部分を第二の絶縁体層２１２とすることもできる。この場合、酸化されていない部分を陰極４とすることができる。 Alternatively, the surface of a metal that can become the anode 3 can be oxidized by anodizing to produce a metal with an oxide film, and the oxide film portion can be used as the first insulator layer 211. The unoxidized portion can be used as the anode 3. Additionally, the surface of a metal that can become the cathode 4 can be oxidized by anodizing to produce a metal with an oxide film, and the oxide film portion can be used as the second insulator layer 212. In this case, the unoxidized portion can be used as the cathode 4.

絶縁体層２１の厚みは、特定の範囲に調整されていることが好ましい。具体的には、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みのうち少なくとも一方は、５．０ｎｍ以上２０．０ｎｍ以下であることが好ましい。この場合、コンデンサ１に関し、リーク電流の発生が抑制されながら、かつ周波数変化に伴う静電容量の変化が抑制されうる。なお、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みの両方ともが、５．０ｎｍ以上２０．０ｎｍ以下である場合、コンデンサ１に関し、リーク電流の発生がより抑制されながら、かつ周波数変化に伴う静電容量の変化がより抑制されうる。 It is preferable that the thickness of the insulator layer 21 is adjusted to a specific range. Specifically, it is preferable that at least one of the thicknesses of the first insulator layer 211 and the second insulator layer 212 is 5.0 nm or more and 20.0 nm or less. In this case, the generation of leakage current in the capacitor 1 can be suppressed, and the change in capacitance associated with frequency change can be suppressed. Note that, when the thicknesses of the first insulator layer 211 and the second insulator layer 212 are both 5.0 nm or more and 20.0 nm or less, the generation of leakage current in the capacitor 1 can be further suppressed, and the change in capacitance associated with frequency change can be further suppressed.

また、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みのうち少なくとも一方が、５．０ｎｍ以上２０．０ｎｍ以下である場合、コンデンサ１のカットオフ周波数が高まりながら、かつコンデンサ１の静電容量が高まる傾向がある。なお、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みの両方ともが、５．０ｎｍ以上２０．０ｎｍ以下である場合、コンデンサ１のカットオフ周波数がより高まりながら、かつコンデンサ１の静電容量がより高まる傾向がある。なお、本開示において、カットオフ周波数とは、１００Ｈｚにおける静電容量に対して、静電容量が９５％に低下したときの周波数のことを意味する。 In addition, when at least one of the thicknesses of the first insulator layer 211 and the second insulator layer 212 is 5.0 nm or more and 20.0 nm or less, the cutoff frequency of the capacitor 1 tends to increase and the capacitance of the capacitor 1 tends to increase. In addition, when the thicknesses of the first insulator layer 211 and the second insulator layer 212 are both 5.0 nm or more and 20.0 nm or less, the cutoff frequency of the capacitor 1 tends to increase and the capacitance of the capacitor 1 tends to increase. In addition, in this disclosure, the cutoff frequency means the frequency at which the capacitance drops to 95% of the capacitance at 100 Hz.

更に、本実施形態では、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みは、同じ値であってもよく、異なる値であってもよい。つまり、コンデンサ１の静電容量が高まりうるように、或いはコンデンサ１に関し、周波数変化に伴う静電容量の変化が抑制されうるように、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みの各々は、適宜調整されることが好ましい。 Furthermore, in this embodiment, the thickness of the first insulator layer 211 and the thickness of the second insulator layer 212 may be the same value or may be different values. In other words, it is preferable that the thickness of the first insulator layer 211 and the thickness of the second insulator layer 212 are each appropriately adjusted so that the capacitance of the capacitor 1 can be increased or the change in capacitance associated with the frequency change can be suppressed with respect to the capacitor 1.

なお、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みの各々は、ＴＥＭ（透過電子顕微鏡）を用いて測定することができる。より詳細には、第一の絶縁体層２１１の厚みと第二の絶縁体層２１２の厚みは、ＴＥＭを用いて、任意に選択した５点以上の厚みを測定し、その５点以上の測定値の平均値とすることができる。 The thickness of the first insulator layer 211 and the thickness of the second insulator layer 212 can each be measured using a TEM (transmission electron microscope). More specifically, the thickness of the first insulator layer 211 and the thickness of the second insulator layer 212 can be measured using a TEM at five or more arbitrarily selected points, and the average value of the measured values at the five or more points can be used.

＜導体層＞
積層膜２は、上記の通り、導体層２２を備える。 <Conductor Layer>
As described above, the laminated film 2 includes the conductor layer 22 .

導体層２２は、例えば導電性材料から作製されうる。導電性材料としては、例えば、遷移金属等の金属又はこれらの金属の合金等が挙げられる。更に具体的に言い換えれば、導体層２２は、Ｔｉ、Ｐｔ、Ａｕ及びＡｌのうち少なくとも１種を含むことが好ましい。この場合、コンデンサ１に関し、周波数変化に伴う静電容量の変化がより抑制されうる。 The conductor layer 22 may be made of, for example, a conductive material. Examples of conductive materials include metals such as transition metals or alloys of these metals. More specifically, the conductor layer 22 preferably contains at least one of Ti, Pt, Au, and Al. In this case, the change in capacitance of the capacitor 1 that accompanies a change in frequency can be further suppressed.

更に、本実施形態では、積層膜２が導体層２２を備えていることにより、コンデンサ１のカットオフ周波数が高まる傾向がある。より詳しく説明すると、導体層２２を備えるコンデンサ１は、導体層２２の代わりに、半導体材料から作製された半導体層を備えるコンデンサよりも、そのカットオフ周波数が高まる傾向がある。これにより、コンデンサ１に関し、周波数変化に伴う静電容量の変化が抑制される傾向がある。また、Ｔｉ、Ｐｔ、Ａｕ及びＡｌのうち少なくとも１種を含む導体層２２を備えるコンデンサ１は、そのカットオフ周波数がより高まる傾向がある。 Furthermore, in this embodiment, since the laminated film 2 includes the conductor layer 22, the cutoff frequency of the capacitor 1 tends to be higher. To explain in more detail, the cutoff frequency of the capacitor 1 including the conductor layer 22 tends to be higher than that of a capacitor including a semiconductor layer made of a semiconductor material instead of the conductor layer 22. This tends to suppress the change in capacitance of the capacitor 1 that accompanies a change in frequency. Also, the cutoff frequency of the capacitor 1 including the conductor layer 22 that includes at least one of Ti, Pt, Au, and Al tends to be higher.

導体層２２の厚みは、特定の数値範囲に調整されていることが好ましい。具体的には、導体層２２の厚みは、２０．０ｎｍ以上１００．０ｎｍ以下であることが好ましい。この場合、コンデンサ１に関し、周波数変化に伴う静電容量の変化がより抑制されうる。また、導体層２２の厚みは、２０．０ｎｍ以上との適度な厚みを有している場合、連続した均一な膜となりうる。 The thickness of the conductor layer 22 is preferably adjusted to a specific numerical range. Specifically, the thickness of the conductor layer 22 is preferably 20.0 nm or more and 100.0 nm or less. In this case, the change in capacitance of the capacitor 1 due to frequency change can be further suppressed. Furthermore, when the conductor layer 22 has an appropriate thickness of 20.0 nm or more, it can become a continuous uniform film.

なお、導体層２２の厚みは、第一の絶縁体層２１１及び第二の絶縁体層２１２の場合と同じ方法で測定することができる。 The thickness of the conductor layer 22 can be measured in the same manner as for the first insulator layer 211 and the second insulator layer 212.

導体層２２は、上記の通り、第一の絶縁体層２１１と、第二の絶縁体層２１２の間に介在する。例えば、図１Ａに示すように、導体層２２の第一の絶縁体層２１１と接する面を上面とし、導体層２２の第二の絶縁体層２１２と接する面を下面とした場合、導体層２２は、コンデンサ１中において、導体層２２の上面と下面とが、それぞれ第一の絶縁体層２１１と第二の絶縁体層２１２と接するように配置され、かつ導体層２２の上面又は下面とは異なる面（側面）は、第一の絶縁体層２１１又は第二の絶縁体層２１２で覆われていなくてもよい。また、図１Ｂに示すように、導体層２２は、その下面が第二の絶縁体層２１２と接し、第一の絶縁体層２１１によって、下面以外の領域が覆われるようにして配置されていてもよい。 As described above, the conductor layer 22 is interposed between the first insulator layer 211 and the second insulator layer 212. For example, as shown in FIG. 1A, when the surface of the conductor layer 22 in contact with the first insulator layer 211 is the upper surface and the surface of the conductor layer 22 in contact with the second insulator layer 212 is the lower surface, the conductor layer 22 is arranged in the capacitor 1 so that the upper and lower surfaces of the conductor layer 22 are in contact with the first insulator layer 211 and the second insulator layer 212, respectively, and the surface (side surface) different from the upper or lower surface of the conductor layer 22 may not be covered by the first insulator layer 211 or the second insulator layer 212. Also, as shown in FIG. 1B, the conductor layer 22 may be arranged so that its lower surface is in contact with the second insulator layer 212 and the area other than the lower surface is covered by the first insulator layer 211.

そして、導体層２２は、上記の通り、電気的にフローティングな状態にある。これについて詳しく説明すると、導体層２２と、陽極３及び陰極４の両方とが直接接していないだけでなく、例えばコンデンサ１が有する外部接続用の端子等の部材とも接続されない。また、コンデンサ１が、回路内に設置された場合、すなわち回路の要素として使用された場合に、導体層２２は、回路内の他の要素と電気的に接続されず、かつ接地もされない。 And, as described above, the conductor layer 22 is in an electrically floating state. To explain this in more detail, not only is the conductor layer 22 not in direct contact with either the anode 3 or the cathode 4, but it is also not connected to components such as the terminals for external connection that the capacitor 1 has. Furthermore, when the capacitor 1 is installed in a circuit, i.e., when it is used as an element of the circuit, the conductor layer 22 is not electrically connected to other elements in the circuit, and is not grounded.

（２．３）作製方法
コンデンサ１の作製方法について、図２Ａ～図２Ｂ、図３Ａ～図３Ｄ、図４及び図５を参照しながら説明する。なお、下記のコンデンサ１の作製方法は、コンデンサ１を作製する方法の一例である。すなわち、コンデンサ１の作製方法は、そのコンデンサ１の使用用途、使用目的に応じて、適宜の作製方法を採用することができる。 (2.3) Manufacturing Method A manufacturing method of the capacitor 1 will be described with reference to Figures 2A to 2B, 3A to 3D, 4, and 5. Note that the manufacturing method of the capacitor 1 described below is one example of a method for manufacturing the capacitor 1. In other words, the manufacturing method of the capacitor 1 can be an appropriate manufacturing method depending on the application and purpose of the capacitor 1.

コンデンサ１の作製方法では、基板５の上に、陰極４と、積層膜２と、陽極３とが順次作製されるものである（図２Ａから図５参照）。言い換えれば、コンデンサ１の作製方法は、陰極作製工程と、積層膜作製工程と、陽極作製工程と、エッチング工程とを含む。以下、これらの工程について詳しく説明する。 In the method for producing the capacitor 1, the cathode 4, the laminated film 2, and the anode 3 are sequentially produced on the substrate 5 (see Figures 2A to 5). In other words, the method for producing the capacitor 1 includes a cathode production process, a laminated film production process, an anode production process, and an etching process. These processes are described in detail below.

＜陰極作製工程＞
陰極作製工程では、まず、基板５を用意する（図２Ａ参照）。基板５としては、例えばＳｉ基板等が使用される。続いて、基板５をエッチング剤等で洗浄することにより、基板５の表面に付着した有機物等の汚れを除去する。エッチング剤としては、バッファードフッ酸（フッ化水素酸及びフッ化アンモニウムの混合液）が好適に用いられる。 <Cathode manufacturing process>
In the cathode fabrication process, first, a substrate 5 is prepared (see FIG. 2A). For example, a Si substrate is used as the substrate 5. Next, the substrate 5 is washed with an etching agent or the like to remove organic matter and other contaminants adhering to the surface of the substrate 5. As the etching agent, buffered hydrofluoric acid (a mixed liquid of hydrofluoric acid and ammonium fluoride) is preferably used.

そして、洗浄した基板５の上に、陰極４を作製する（図２Ｂ参照）。陰極４を作製する方法としては、電子ビーム蒸着法により蒸着材料を含む薄膜を連続成膜することによって、適宜の金属を含む陰極４を作製する方法が挙げられる。なお、電子ビーム蒸着法とは、真空中で電子線を蒸着材料に照射し、加熱・蒸発させ、蒸着材料を基板５へ堆積させて薄膜を作製する方法である。また、本開示において、陰極４を作製するために使用される蒸着材料は、例えばＴｉ、Ｐｔ、Ａｌ、Ｎｉ、ＴｉＮ、Ｔａ、ＴａＮ及びＡｕ等よりなる群から選択される１種を含む。 Then, the cathode 4 is prepared on the cleaned substrate 5 (see FIG. 2B). The cathode 4 can be prepared by continuously depositing a thin film containing the deposition material by electron beam deposition, thereby preparing the cathode 4 containing an appropriate metal. The electron beam deposition method is a method in which an electron beam is irradiated to the deposition material in a vacuum, and the deposition material is heated and evaporated, and the deposition material is deposited on the substrate 5 to prepare a thin film. In the present disclosure, the deposition material used to prepare the cathode 4 includes one selected from the group consisting of Ti, Pt, Al, Ni, TiN, Ta, TaN, Au, and the like.

＜積層膜作製工程＞
まず、陰極４の上に、第二の絶縁体層２１２を作製する（図３Ａ及び図３Ｂ参照）。続いて、陰極４の上に作製された第二の絶縁体層２１２の上に、導体層２２を作製する（図３Ｃ参照）。そして、その導体層２２の上に、第一の絶縁体層２１１を作製する（図３Ｄ参照）。このような手順によって、積層膜２を作製する。なお、導体層２２の上に、第一の絶縁体層２１１を作製する場合、上記の通り、第一の絶縁体層２１１は、導体層２２の表面全体を覆うようにして作製されてもよく（図３Ｄ参照）、また、導体層２２の上面だけが、第一の絶縁体層２１１に覆われ、側面が第一の絶縁体層２１１で覆われないようにして作製されてもよい。 <Laminated Film Manufacturing Process>
First, the second insulator layer 212 is formed on the cathode 4 (see FIGS. 3A and 3B). Next, the conductor layer 22 is formed on the second insulator layer 212 formed on the cathode 4 (see FIG. 3C). Then, the first insulator layer 211 is formed on the conductor layer 22 (see FIG. 3D). Through such a procedure, the laminated film 2 is formed. When the first insulator layer 211 is formed on the conductor layer 22, as described above, the first insulator layer 211 may be formed so as to cover the entire surface of the conductor layer 22 (see FIG. 3D). Alternatively, only the upper surface of the conductor layer 22 may be covered with the first insulator layer 211, and the side surface of the conductor layer 22 may be formed so as not to be covered with the first insulator layer 211.

第一の絶縁体層２１１及び第二の絶縁体層２１２を作製する方法としては、例えば、原子層堆積法（ＡＬＤ法）による手法が挙げられる。原子層堆積法とは、原子層堆積装置（ＡＬＤ装置）を用いることにより、対象物が配置された反応室に金属を含む原料ガスと、酸化剤とを交互に供給して、対象物の表面に金属の酸化物を含む層を作製する成膜法である。原子層堆積法では、自己停止作用が機能するため、金属は原子層単位で対象物の表面に堆積する。このため、原料ガスの供給による金属原料の吸着、原料ガスの排気（パージ）による余剰原料の除去、酸化剤の供給による金属原料の酸化及び酸化剤の排気（パージ）を１サイクルとし、そのサイクル数により、作製される層の厚みが制御できる。原料ガスとしては、有機金属化合物をガス化させたものが好ましく使用される。また、成膜する前に反応室を減圧雰囲気下とし、減圧雰囲気下の反応室で積層膜２を作製することが好ましく、具体的には、反応室の圧力は、例えば２６．７Ｐａ以下まで減圧される。 The first insulator layer 211 and the second insulator layer 212 can be produced, for example, by the atomic layer deposition (ALD) method. The atomic layer deposition method is a film formation method in which a metal-containing source gas and an oxidizing agent are alternately supplied to a reaction chamber in which an object is placed by using an atomic layer deposition apparatus (ALD apparatus) to produce a layer containing a metal oxide on the surface of the object. In the atomic layer deposition method, the self-terminating action functions, so that the metal is deposited on the surface of the object in atomic layers. For this reason, one cycle is the adsorption of the metal source material by supplying the source gas, the removal of the excess source material by exhausting (purging) the source gas, the oxidation of the metal source material by supplying the oxidizing agent, and the exhausting (purging) of the oxidizing agent, and the thickness of the layer produced can be controlled by the number of cycles. As the source gas, a gasified organometallic compound is preferably used. In addition, it is preferable to create a reduced pressure atmosphere in the reaction chamber before film formation, and to create the laminate film 2 in the reaction chamber under a reduced pressure atmosphere. Specifically, the pressure in the reaction chamber is reduced to, for example, 26.7 Pa or less.

成膜に関し、例えば、成膜中は反応室に一定の流量で不活性ガスを流しながら行われる。不活性ガスとしては、例えばＮ_２、Ａｒ等が使用される。不活性ガスの流量は、例えば４．３９×１０^－１Ｐａ・ｍ^３／ｓである。 During the film formation, for example, an inert gas is flowed into the reaction chamber at a constant flow rate. As the inert gas, for example, N ₂ or Ar is used. The flow rate of the inert gas is, for example, 4.39×10 ⁻¹ Pa·m ³ /s.

金属原料を吸着させるために原料ガスを供給する時間は、例えば０．１２秒以上０．１４秒以下で行われる。余剰の原料ガスの排気（パージ）は、不活性ガスを流すことによって行われる。不活性ガスとしては、Ｎ_２、Ａｒ等が使用される。なお、余剰の原料ガスを排気（パージ）する際の不活性ガスの流量は、例えば、上記の通り、４．３９×１０^－１Ｐａ・ｍ^３／ｓである。余剰の原料ガスを排気（パージ）する際の時間は、例えば１０秒以上２０秒以下で行われる。 The time for supplying the source gas to adsorb the metal source is, for example, 0.12 seconds or more and 0.14 seconds or less. Excess source gas is exhausted (purged) by flowing an inert gas. As the inert gas, N ₂ , Ar, or the like is used. Note that the flow rate of the inert gas when exhausting (purging) the excess source gas is, for example, 4.39×10 ⁻¹ Pa·m ³ /s, as described above. The time for exhausting (purging) the excess source gas is, for example, 10 seconds or more and 20 seconds or less.

吸着させた金属原料を酸化させるために酸化剤を供給する時間は、例えば０．０６秒以上０．０７秒以下で行われる。なお、酸化剤としては、例えばＨ_２Ｏ、Ｏ_２プラズマ、Ｏ_３等を使用することができるが、これらの中でも、Ｈ_２Ｏが好ましく使用される。余剰の酸化剤の排気（パージ）は、不活性ガスを流すことによって行われる。不活性ガスとしては、Ｎ_２、Ａｒ等が使用される。なお、余剰の酸化剤を排気（パージ）する際の不活性ガスの流量は、余剰の原料ガスを排気（パージ）する際の不活性ガスの流量と同じとすることができる。余剰の酸化剤を排気（パージ）する際の時間は、例えば１０秒以上２０秒以下で行われる。 The time for supplying the oxidizing agent to oxidize the adsorbed metal raw material is, for example, 0.06 seconds or more and 0.07 seconds or less. As the oxidizing agent, for example, H ₂ O, O ₂ plasma, O ₃ , etc. can be used, and among these, H ₂ O is preferably used. The exhaust (purging) of the excess oxidizing agent is performed by flowing an inert gas. As the inert gas, N ₂ , Ar, etc. can be used. The flow rate of the inert gas when exhausting (purging) the excess oxidizing agent can be the same as the flow rate of the inert gas when exhausting (purging) the excess raw material gas. The time for exhausting (purging) the excess oxidizing agent is, for example, 10 seconds or more and 20 seconds or less.

また、原子層堆積法で層を成膜するにあたり、成膜時の温度は、例えば、１５０℃とすることができる。これにより、第一の絶縁体層２１１及び第二の絶縁体層２１２が作製される際に生じる化学反応が調整されやすくなり、第一の絶縁体層２１１及び第二の絶縁体層２１２を安定して成膜することが可能となる。 In addition, when forming layers by atomic layer deposition, the temperature during film formation can be, for example, 150°C. This makes it easier to adjust the chemical reactions that occur when the first insulator layer 211 and the second insulator layer 212 are produced, making it possible to stably form the first insulator layer 211 and the second insulator layer 212.

第一の絶縁体層２１１及び第二の絶縁体層２１２を作製する際に使用される原料ガスは、例えば、Ａｌ、Ｓｉ、Ｔａ及びＨｆ等よりなる群から選択される少なくとも１種の金属の化合物を含む。更に言い換えれば、第一の絶縁体層２１１及び第二の絶縁体層２１２を作製する際に使用される原料ガスは、例えば、Ａｌを含む有機金属化合物、Ｓｉを含む有機金属化合物、Ｔａを含む有機金属化合物及びＨｆを含む有機金属化合物等よりなる群から選択される少なくとも１種を含む。 The raw material gas used in producing the first insulator layer 211 and the second insulator layer 212 contains at least one metal compound selected from the group consisting of Al, Si, Ta, Hf, etc. In other words, the raw material gas used in producing the first insulator layer 211 and the second insulator layer 212 contains at least one metal compound selected from the group consisting of Al-containing organometallic compounds, Si-containing organometallic compounds, Ta-containing organometallic compounds, Hf-containing organometallic compounds, etc.

Ａｌを含む有機金属化合物としては、例えばトリメチルアルミニウム（ＴＭＡ、（ＣＨ_３）_３Ａｌ）等が挙げられる。Ａｌを含む有機金属化合物が用いられた場合、厚みが調整されたＡｌ_２Ｏ_３を含む第一の絶縁体層２１１及び第二の絶縁体層２１２の各々が作製されうる。 An example of an organometallic compound containing Al is trimethylaluminum (TMA, (CH ₃ ) ₃ Al). When an organometallic compound containing Al is used, each of the first insulator layer 211 and the second insulator layer 212 containing Al ₂ O ₃ with an adjusted thickness can be fabricated.

Ｓｉを含む有機金属化合物としては、例えばトリス（ジメチルアミノ）シラン（３ＤＭＡＳ、ＨＳｉ［Ｎ（ＣＨ_３）_２］_３）等が挙げられる。Ｓｉを含む有機金属化合物が用いられた場合、厚みが調整されたＳｉＯ_２を含む第一の絶縁体層２１１及び第二の絶縁体層２１２の各々が作製されうる。 Examples of organometallic compounds containing Si include tris(dimethylamino)silane (3DMAS, HSi[N(CH ₃ ) ₂ ] ₃ ). When an organometallic compound containing Si is used, each of the first insulator layer 211 and the second insulator layer 212 containing SiO ₂ with an adjusted thickness can be fabricated.

Ｔａを含む有機金属化合物としては、例えば(ｔ－ブチルイミド)トリス(エチルメチルアミノ)タンタル（Ｖ）（ＴＢＴＥＭＴ、（ＣＨ_３）_３ＣＮＴａ［Ｎ（Ｃ_２Ｈ_５）ＣＨ_３］_３）等が挙げられる。Ｔａを含む有機金属化合物が用いられた場合、厚みが調整されたＴａ_２Ｏ_５を含む第一の絶縁体層２１１及び第二の絶縁体層２１２の各々が作製されうる。 An example of an organometallic compound containing Ta is (t-butylimido)tris(ethylmethylamino)tantalum(V) (TBTEMT, (CH ₃ ) ₃ CNTa[N(C ₂ H ₅ )CH ₃ ] ₃ ). When an organometallic compound containing Ta is used, each of the first insulator layer 211 and the second insulator layer 212 containing Ta ₂ O ₅ with an adjusted thickness can be fabricated.

Ｈｆを含む有機金属化合物としては、例えばテトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨ、Ｈｆ［Ｎ（Ｃ_２Ｈ_５）ＣＨ_３］_４）等が挙げられる。Ｈｆを含む有機金属化合物が用いられた場合、厚みが調整されたＨｆＯ_２を含む第一の絶縁体層２１１及び第二の絶縁体層２１２の各々が作製されうる。 An example of an organometallic compound containing Hf is tetrakis(ethylmethylamino)hafnium (TEMAH, Hf[N( _C2H5 ) _CH3 ] ₄ ). When an _{organometallic} compound containing Hf is used, each of the first insulator layer 211 and the second insulator layer 212 containing _HfO2 with an adjusted thickness can be fabricated.

導体層２２を作製する方法としては、例えば、陰極４を作製する方法と同じく、電子ビーム蒸着法による方法を採用することができる。より詳細には、電子ビーム蒸着法による金属等の蒸着材料を含む薄膜を連続成膜することによって、適宜の金属を含む導体層２２が作製されうる。導体層２２を作製するために使用される蒸着材料は、例えば、Ｔｉ、Ｐｔ、Ａｕ及びＡｌよりなる群から選択される少なくとも１種を含む。なお、導体層２２を作製するために電子ビーム蒸着法が採用された場合、作製された導体層２２の厚みは適宜の値に調整されうる。 The conductor layer 22 can be produced, for example, by electron beam evaporation, as in the case of producing the cathode 4. More specifically, the conductor layer 22 containing an appropriate metal can be produced by continuously depositing a thin film containing an evaporation material such as a metal by electron beam evaporation. The evaporation material used to produce the conductor layer 22 includes, for example, at least one selected from the group consisting of Ti, Pt, Au, and Al. When the electron beam evaporation method is used to produce the conductor layer 22, the thickness of the produced conductor layer 22 can be adjusted to an appropriate value.

＜陽極作製工程＞
第一の絶縁体層２１１の上に、陽極３を作製する（図４参照）。陽極３を作製するために、陰極４を作製した方法と同様の方法が適用でき、例えば、電子ビーム蒸着法により適宜の金属を含む陽極３を作製することができる。また、陰極４を作製したときに使用した蒸着材料と同じものを使用して陽極３を作製することができる。 <Anode manufacturing process>
The anode 3 is fabricated on the first insulator layer 211 (see FIG. 4). To fabricate the anode 3, the same method as that used to fabricate the cathode 4 can be applied. For example, the anode 3 containing a suitable metal can be fabricated by electron beam deposition. The anode 3 can also be fabricated using the same deposition material as that used to fabricate the cathode 4.

陽極３は、例えば第一の絶縁体層２１１の陽極３側の面を部分的に覆うようにして作製される（図４参照）。これにより、積層膜２における、陽極３と、陰極４とによって挟まれていない部分を後述のエッチング工程で除去しやすくすることができる。 The anode 3 is fabricated, for example, so as to partially cover the surface of the first insulator layer 211 on the anode 3 side (see FIG. 4). This makes it easier to remove the portion of the laminated film 2 that is not sandwiched between the anode 3 and the cathode 4 in the etching process described below.

＜エッチング工程＞
積層膜２の一部分をエッチングにより除去する（図５参照）。これにより、陰極４の一部を露出させることができ、その結果、陰極４における露出した部分と、電源の負極又はグランド７とを電気的に接続することができる。なお、図５では第一の絶縁体層２１１の一部分と、第二の絶縁体層２１２の一部分とを除去するようにして、陰極４の一部を露出させているが、例えば、陽極３をマスクとするようにしてエッチングを行い、第一の絶縁体層２１１の一部分と、導体層２２の一部分と、第二の絶縁体層２１２の一部分とを除去するようにしてもよい。また、陽極３や、陽極３と第一の絶縁体層２１１との界面をエッチング時のダメージから保護するため、陽極３並びにその周辺部をレジスト等で保護した後にエッチングが行われても良い。 <Etching process>
A part of the laminated film 2 is removed by etching (see FIG. 5). This allows a part of the cathode 4 to be exposed, and as a result, the exposed part of the cathode 4 can be electrically connected to the negative electrode of the power supply or the ground 7. In FIG. 5, a part of the first insulator layer 211 and a part of the second insulator layer 212 are removed to expose a part of the cathode 4. However, for example, etching may be performed using the anode 3 as a mask to remove a part of the first insulator layer 211, a part of the conductor layer 22, and a part of the second insulator layer 212. In addition, in order to protect the anode 3 and the interface between the anode 3 and the first insulator layer 211 from damage during etching, the anode 3 and its surroundings may be protected with a resist or the like before etching.

上記のような手順に従って、コンデンサ１は作製される。なお、コンデンサ１を作製するにあたり、上記のように、基板５の上に、陰極４と、積層膜２と、陽極３とを順次作製する手順に限らず、基板５の上に、陽極３と、積層膜２と、陰極４とを順次作製する方法が採用されても構わない。 The capacitor 1 is fabricated according to the above procedure. Note that the fabrication of the capacitor 1 is not limited to the above procedure of fabricating the cathode 4, the laminated film 2, and the anode 3 in sequence on the substrate 5, but may be performed in any other manner in which the anode 3, the laminated film 2, and the cathode 4 are fabricated in sequence on the substrate 5.

（２．４）性能
コンデンサ１の性能について説明する。 (2.4) Performance The performance of the capacitor 1 will be described.

コンデンサ１は、上記の通り、第一の絶縁体層２１１と第二の絶縁体層２１２との間に導体層２２を含む積層膜２を備える。これにより、コンデンサ１は、下記式（１）で表される理論静電容量Ｃよりも高い静電容量が実現できる。また、コンデンサ１は、測定周波数が１ＭＨｚ以下の時に、下記式（１）で表される理論静電容量Ｃよりも高い静電容量がより実現でき、１０，０００Ｈｚ以下の時に下記式（１）で表される理論静電容量Ｃよりも高い静電容量が更に実現でき、１００Ｈｚの時に下記式（１）で表される理論静電容量Ｃよりも高い静電容量が特に実現できる。 As described above, the capacitor 1 has a laminated film 2 including a conductor layer 22 between the first insulator layer 211 and the second insulator layer 212. This allows the capacitor 1 to achieve a capacitance higher than the theoretical capacitance C expressed by the following formula (1). Furthermore, when the measurement frequency is 1 MHz or less, the capacitor 1 can achieve a capacitance higher than the theoretical capacitance C expressed by the following formula (1), when the measurement frequency is 1 MHz or less, can further achieve a capacitance higher than the theoretical capacitance C expressed by the following formula (1) when the measurement frequency is 10,000 Hz or less, and can particularly achieve a capacitance higher than the theoretical capacitance C expressed by the following formula (1) when the measurement frequency is 100 Hz.

上式（１）において、Ｃ１は、陽極３と陰極４との間に第一の絶縁体層２１１のみが介在する場合の陽極３と陰極４との間の静電容量である。また、Ｃ２は、陽極３と陰極４との間に第二の絶縁体層２１２のみが介在する場合の陽極３と陰極４との間の静電容量である。 In the above formula (1), C1 is the capacitance between the anode 3 and the cathode 4 when only the first insulator layer 211 is present between the anode 3 and the cathode 4. Also, C2 is the capacitance between the anode 3 and the cathode 4 when only the second insulator layer 212 is present between the anode 3 and the cathode 4.

なお、上記式（１）におけるＣ１の値及びＣ２の値の各々は、陽極３と陰極４とが対向する部分の面積に基づき、算出される。より詳しくは、陽極３と陰極４との対向する部分の面積とは、陽極３における陰極４側の面の、陰極４と対向する部分の電極の面積であり、かつ陰極４における陽極３側の面の、陽極３と対向する部分の電極の面積でもある。 The values of C1 and C2 in the above formula (1) are calculated based on the area of the part where the anode 3 and the cathode 4 face each other. More specifically, the area of the part where the anode 3 and the cathode 4 face each other is the area of the part of the anode 3's surface facing the cathode 4 that faces the cathode 4, and is also the area of the part of the cathode 4's surface facing the anode 3 that faces the anode 3.

また、コンデンサ１は、測定周波数が低下するにつれて、静電容量が向上する傾向がみられ、具体的には、コンデンサ１の静電容量は、測定周波数１Ｍｚ以下で向上する傾向があり、測定周波数１０，０００Ｈｚ以下でより向上する傾向があり、測定周波数１，０００Ｈｚ以下で更に向上する傾向がある。そして、コンデンサ１は、測定周波数が１００Ｈｚのときに静電容量が特に向上する傾向があり、上記式（１）で表される理論静電容量Ｃよりも高い静電容量が特に実現できる。 In addition, the capacitance of the capacitor 1 tends to improve as the measurement frequency decreases. Specifically, the capacitance of the capacitor 1 tends to improve at measurement frequencies of 1 MHz or less, tends to improve even more at measurement frequencies of 10,000 Hz or less, and tends to improve even more at measurement frequencies of 1,000 Hz or less. The capacitance of the capacitor 1 tends to improve particularly when the measurement frequency is 100 Hz, and a capacitance higher than the theoretical capacitance C represented by the above formula (1) can be particularly achieved.

更に、本開示のコンデンサ１は、特定の測定周波数域において、周波数変化に伴う静電容量の変化が抑制される効果が顕著にみられる。より詳しく説明すると、コンデンサ１は、積層膜２が、導体層２２を備えていることにより、測定周波数１００Ｈｚ以上１ＭＨｚ以下の範囲で周波数変化に伴う静電容量の変化が抑制される効果が顕著にみられる。その結果、コンデンサ１に関し、測定周波数１００Ｈｚ以上１ＭＨｚ以下の範囲において発生する電圧ノイズを除去する性能が高まりうる。また、コンデンサ１は、積層膜２が導体層２２を備えていることにより、導体層２２の代わりにＺｎＯ等の半導体材料を含む半導体層を備える積層膜２を有するコンデンサ１と比較して、測定周波数１００Ｈｚ以上１ＭＨｚ以下の範囲で周波数変化に伴う静電容量の変化が抑制されうる傾向もみられる。更に、コンデンサ１に関し、測定周波数１，０００Ｈｚ以上１ＭＨｚ以下の範囲で、静電容量の変化が抑制される効果がより顕著にみられ、測定周波数１０，０００Ｈｚ以上１ＭＨｚ以下の範囲において、静電容量の変化が抑制される効果が更に顕著にみられ、測定周波数１ＭＨｚで静電容量の変化が抑制される効果が特に顕著にみられる。 Furthermore, the capacitor 1 of the present disclosure has a remarkable effect of suppressing the change in capacitance due to frequency change in a specific measurement frequency range. To explain in more detail, the laminated film 2 of the capacitor 1 has a remarkable effect of suppressing the change in capacitance due to frequency change in the measurement frequency range of 100 Hz to 1 MHz, because the laminated film 2 has a conductor layer 22. As a result, the performance of removing voltage noise generated in the measurement frequency range of 100 Hz to 1 MHz can be improved for the capacitor 1. In addition, since the laminated film 2 has a conductor layer 22, the capacitor 1 has a tendency to suppress the change in capacitance due to frequency change in the measurement frequency range of 100 Hz to 1 MHz, compared to the capacitor 1 having the laminated film 2 with a semiconductor layer containing a semiconductor material such as ZnO instead of the conductor layer 22. Furthermore, with respect to Capacitor 1, the effect of suppressing capacitance change is more pronounced in the measurement frequency range of 1,000 Hz to 1 MHz, the effect of suppressing capacitance change is even more pronounced in the measurement frequency range of 10,000 Hz to 1 MHz, and the effect of suppressing capacitance change is particularly pronounced at a measurement frequency of 1 MHz.

なお、コンデンサ１に関し、測定周波数１００Ｈｚから１ＭＨｚにおける、陽極３と、陰極４との間の静電容量は、インピーダンスアナライザ６（品名：インピーダンスアナライザ４２９４Ａ、販売元：キーサイト・テクノロジー社）を使用することで得られる測定値である。より具体的には、コンデンサ１と、インピーダンスアナライザ６とを含む評価回路１０（図６参照）を作製し、交流電圧を５００ｍＶとして陽極３と陰極４との間に電圧を印加し、測定周波数を１００Ｈｚから１ＭＨｚに設定したときに得られる静電容量の測定値から周波数ごとにおける静電容量を確認することができる。また、評価回路１０に関しては、インピーダンスアナライザ６と、コンデンサ１の陽極３及び陰極４とを接続するようにし、更に、陰極４はグランド７と接続するようにして作製されている。 The capacitance between the anode 3 and the cathode 4 of the capacitor 1 at a measurement frequency of 100 Hz to 1 MHz is a measured value obtained by using an impedance analyzer 6 (product name: impedance analyzer 4294A, sold by Keysight Technologies, Inc.). More specifically, an evaluation circuit 10 (see FIG. 6) including the capacitor 1 and the impedance analyzer 6 is fabricated, and an AC voltage of 500 mV is applied between the anode 3 and the cathode 4. The capacitance at each frequency can be confirmed from the measured capacitance value obtained when the measurement frequency is set to 100 Hz to 1 MHz. The evaluation circuit 10 is fabricated so that the impedance analyzer 6 is connected to the anode 3 and the cathode 4 of the capacitor 1, and the cathode 4 is further connected to the ground 7.

また、コンデンサ１のカットオフ周波数についても、コンデンサ１と、インピーダンスアナライザ６とを含む評価回路１０を用いて測定することができる。 The cutoff frequency of the capacitor 1 can also be measured using an evaluation circuit 10 that includes the capacitor 1 and an impedance analyzer 6.

（３）変形例
コンデンサ１の変形例について、図７Ａ及び図７Ｂを参照しながら説明する。なお、変形例は、実施形態の構成を部分的に変更、追加、削除等したバリエーションの例である。また、変形例に関し、実施形態のコンデンサ１と同様の構成については、同一の符号を付して説明を省略する。 (3) Modifications Modifications of the capacitor 1 will be described with reference to Figures 7A and 7B. The modifications are examples of variations in which the configuration of the embodiment is partially changed, added, deleted, etc. In addition, regarding the modifications, the same components as those of the capacitor 1 of the embodiment are denoted by the same reference numerals and descriptions thereof will be omitted.

変形例において、陽極３は、細孔３１を有する多孔質体であり、陰極４の一部が陽極３の細孔３１内に入り込んでいる（図７Ａ参照）。細孔３１の内面と、陰極４における細孔３１内にある部分との間に、積層膜２（図７Ｂ参照）が介在している。陰極４が、細孔３１に入り込んでいることにより、陽極３と、陰極４との対向面積が増加しうる。その結果、コンデンサ１の静電容量が高まりうる。なお、陰極４が細孔３１を有する多孔質体であり、陽極３の一部が陰極４に入り込む形態を採用することもできる。 In a modified example, the anode 3 is a porous body having pores 31, and a portion of the cathode 4 enters the pores 31 of the anode 3 (see FIG. 7A). A laminated film 2 (see FIG. 7B) is interposed between the inner surface of the pores 31 and the portion of the cathode 4 inside the pores 31. The cathode 4 entering the pores 31 can increase the opposing area between the anode 3 and the cathode 4. As a result, the capacitance of the capacitor 1 can be increased. Note that it is also possible to adopt a configuration in which the cathode 4 is a porous body having pores 31, and a portion of the anode 3 enters the cathode 4.

また、変形例において、コンデンサ１は、電極に適宜の材質を適用することができる。例えば、陽極３が、Ａｌを含み、かつ陰極４が、導電性高分子を含むことが可能である。言い換えれば、コンデンサ１は、Ａｌを含む陽極３と、絶縁体層２１及び導体層２２が積層した積層膜２と、導電性高分子を含む陰極４とを、この順に備えている。この場合、コンデンサ１は、陽極３として多孔質体のＡｌが適用されていることにより高い静電容量を有しながら、かつ陰極４として導電性高分子を適用することができる。これにより、コンデンサ１が、導電性高分子アルミ電解コンデンサとして適用しうる。このとき、積層膜２は、陽極３と陰極４との間に位置し、かつ陰極４を覆う誘電体皮膜となりうる。また、コンデンサ１が備える積層膜２は、酸化皮膜を含むことが好ましい。言い換えれば、第一の絶縁体層２１１及び第二の絶縁体層２１２のうち少なくとも一方は、Ａｌ_２Ｏ_３を含むことが好ましい。 In addition, in the modified example, the capacitor 1 can apply an appropriate material to the electrodes. For example, the anode 3 can include Al, and the cathode 4 can include a conductive polymer. In other words, the capacitor 1 includes the anode 3 including Al, the laminated film 2 in which the insulator layer 21 and the conductor layer 22 are laminated, and the cathode 4 including a conductive polymer, in this order. In this case, the capacitor 1 has a high capacitance because the porous Al is applied as the anode 3, and a conductive polymer can be applied as the cathode 4. This allows the capacitor 1 to be applied as a conductive polymer aluminum electrolytic capacitor. At this time, the laminated film 2 can be a dielectric film located between the anode 3 and the cathode 4 and covering the cathode 4. In addition, the laminated film 2 included in the capacitor 1 preferably includes an oxide film. In other words, at least one of the first insulator layer 211 and the second insulator layer 212 preferably includes Al ₂ O ₃ .

加えて、陽極３が、多孔質体である場合においても、原子層堆積法により、第一の絶縁体層２１１と、第二の絶縁体層２１２とを作製し、電子ビーム蒸着法により、導体層２２とを作製することによって、第一の絶縁体層２１１と、導体層２２と、第二の絶縁体層２１２とが積層した３層構造の積層膜２を作製することができる。また、陽極３が、その表面に陽極酸化被膜を有していてもよい。言い換えれば、第一の絶縁体層２１１は、陽極３の一部が陽極酸化法によって酸化されることによって作製されてもよい。そして、その陽極酸化被膜である第一の絶縁体層２１１の上に電子ビーム蒸着法で導体層２２を作製し、続けて、原子層堆積法により第二の絶縁体層２１２を作製することによって積層膜２が作製されてもよい。 In addition, even when the anode 3 is a porous body, the first insulator layer 211 and the second insulator layer 212 can be produced by atomic layer deposition, and the conductor layer 22 can be produced by electron beam deposition to produce a three-layer laminated film 2 in which the first insulator layer 211, the conductor layer 22, and the second insulator layer 212 are laminated. The anode 3 may also have an anodized coating on its surface. In other words, the first insulator layer 211 may be produced by oxidizing a part of the anode 3 by anodization. The conductor layer 22 may then be produced by electron beam deposition on the first insulator layer 211, which is the anodized coating, and the second insulator layer 212 may then be produced by atomic layer deposition to produce the laminated film 2.

また、陰極４は、導電性高分子と、金属を含む電極との両方を含んでいてもよく、導電性高分子を含んでいなくてもよい。言い換えれば、変形例において、コンデンサ１は、陰極４が導電性高分子を含まず、第二の絶縁体層２１２と、Ａｌ又はＡｇ等の金属を含む陰極４との間に導電性高分子を含む層が積層する構成であってもよい。 The cathode 4 may contain both a conductive polymer and an electrode containing a metal, or may not contain a conductive polymer. In other words, in a modified example, the capacitor 1 may have a configuration in which the cathode 4 does not contain a conductive polymer, and a layer containing a conductive polymer is laminated between the second insulator layer 212 and the cathode 4 containing a metal such as Al or Ag.

なお、変形例では、コンデンサ１に関し、陽極３及び陰極４のうち、一方がＡｌを含み、他方が導電性高分子を含むことができる。すなわち、コンデンサ１は、陽極３が、Ａｌを含み、かつ陰極４が、導電性高分子を含む構成だけではなく、例えば、陰極４が、Ａｌを含み、かつ陽極３が、導電性高分子を含む構成とすることもできる。この場合、コンデンサ１は、陰極４として多孔質体のＡｌが適用されていることにより高い静電容量を有しながら、かつ陽極３として導電性高分子を適用することができる。 In a modified example, one of the anode 3 and the cathode 4 of the capacitor 1 may contain Al, and the other may contain a conductive polymer. That is, the capacitor 1 may be configured not only so that the anode 3 contains Al and the cathode 4 contains a conductive polymer, but also so that, for example, the cathode 4 contains Al and the anode 3 contains a conductive polymer. In this case, the capacitor 1 has a high capacitance due to the use of porous Al as the cathode 4, and a conductive polymer can be used as the anode 3.

更に、変形例において、コンデンサ１は、陽極３及び陰極４の両方ともがＡｌを含む構成であっても構わない。具体的には、コンデンサ１は、Ａｌを含む陽極３と、誘電体皮膜である積層膜２と、導電性高分子を含む層と、Ａｌを含む陰極４とがこの順に積層する構成を採用することができる。このとき、誘電体皮膜である積層膜２は、Ａｌ_２Ｏ_３を含む酸化皮膜を含むことが好ましい。言い換えれば、積層膜２が備える第一の絶縁体層２１１と第二の絶縁体層２１２の少なくとも一方が、Ａｌ_２Ｏ_３を含んでいることが好ましい。このような構成を有するコンデンサ１は、高い静電容量を有しうる。 Furthermore, in a modified example, the capacitor 1 may have a configuration in which both the anode 3 and the cathode 4 contain Al. Specifically, the capacitor 1 may have a configuration in which the anode 3 containing Al, the laminated film 2 which is a dielectric film, a layer containing a conductive polymer, and the cathode 4 containing Al are laminated in this order. In this case, it is preferable that the laminated film 2 which is a dielectric film contains an oxide film containing Al ₂ O _3. In other words, it is preferable that at least one of the first insulating layer 211 and the second insulating layer 212 provided in the laminated film 2 contains Al ₂ O _3. The capacitor 1 having such a configuration can have a high electrostatic capacitance.

１．コンデンサの評価１
１．１評価回路の作製方法
以下の手順に従って、実施例１～２及び比較例１のコンデンサ１を作製し、このコンデンサ１を含む評価回路１０を作製した（図６参照）。 1. Capacitor evaluation 1
1.1 Method for Producing Evaluation Circuits Capacitors 1 of Examples 1 and 2 and Comparative Example 1 were produced according to the following procedure, and evaluation circuits 10 including the capacitors 1 were produced (see FIG. 6).

＜コンデンサの作製＞
次のような方法で、コンデンサ１を作製した。 <Making a capacitor>
The capacitor 1 was fabricated in the following manner.

まず、基板５（材質Ｓｉ）を準備し、その基板５をバッファードフッ酸で洗浄した。洗浄後の基板５の上に、電子ビーム蒸着法によりＴｉを含む陰極４を作製した。 First, a substrate 5 (made of Si) was prepared and washed with buffered hydrofluoric acid. After washing, a cathode 4 containing Ti was fabricated on the substrate 5 by electron beam deposition.

そして、陰極４が重ねられた基板５をアセトン、イソプロピルアルコール等の有機溶媒に浸漬させながら超音波により洗浄を行った。 Then, the substrate 5 on which the cathode 4 was layered was ultrasonically cleaned while immersed in an organic solvent such as acetone or isopropyl alcohol.

続いて、陰極４の上に原子層堆積法により、トリメチルアルミニウムのガスの供給、トリメチルアルミニウムのガスの排気、Ｈ_２Ｏガスの供給及びＨ_２Ｏガスの排気を１サイクルとし、このサイクルを順次繰り返すことによって、Ａｌ_２Ｏ_３を含む第二の絶縁体層２１２を作製した。 Next, a second insulator layer 212 containing Al 2 O 3 was produced on the cathode 4 by atomic layer deposition, which consisted of one cycle of supplying trimethylaluminum gas, exhausting _the trimethylaluminum gas, supplying H ₂ O gas, and exhausting the H ₂ O _gas . This cycle was repeated in sequence.

次いで、実施例１～２のコンデンサ１に関しては、第二の絶縁体層２１２の上に、電子ビーム蒸着法によりＴｉを含む層（導体層２２）を作製した。そして、その導体層２２の上に第二の絶縁体層２１２を作製した手順と同様の手順に従って、Ａｌ_２Ｏ_３を含む第一の絶縁体層２１１を作製した。 Next, for the capacitor 1 of Examples 1 and 2, a layer containing Ti (conductor layer 22) was formed by electron beam deposition on the second insulator layer 212. Then, a first insulator layer 211 containing Al ₂ O ₃ was formed on the conductor layer 22 in the same manner as the procedure for forming the second insulator layer 212.

また、比較例１のコンデンサ１に関しては、トリメチルアルミニウムのガスを、ジエチル亜鉛のガスに置き換えたことを除いて、第二の絶縁体層２１２を作製した手順と同様の手順で、第二の絶縁体層２１２の上にＺｎＯを含む層（半導体層）を作製した。そして、その半導体層の上に、第二の絶縁体層２１２を作製した手順と同様の手順で、Ａｌ_２Ｏ_３を含む第一の絶縁体層２１１を作製した。つまり、比較例１のコンデンサ１は、実施例１～２のコンデンサ１と比較して、導体層２２の代わりに半導体層が作製されている。 For the capacitor 1 of Comparative Example 1, a layer (semiconductor layer) containing ZnO was formed on the second insulator layer 212 in the same procedure as that for forming the second insulator layer 212, except that trimethylaluminum gas was replaced with diethylzinc gas. Then, a first insulator layer 211 containing Al ₂ O ₃ was formed on the semiconductor layer in the same procedure as that for forming the second insulator layer 212. In other words, in the capacitor 1 of Comparative Example 1, a semiconductor layer is formed instead of the conductor layer 22, as compared with the capacitors 1 of Examples 1 and 2.

続いて、実施例１～２及び比較例１の各々に関し、第一の絶縁体層２１１の上に、電子ビーム蒸着法によりＴｉを含む陽極３を作製した。そして、陰極４における陽極３側の面の、陽極３と対向していない部分の積層膜２をエッチングによって除去し、陰極４の一部を露出させることでコンデンサ１を作製した。 Next, for each of Examples 1 and 2 and Comparative Example 1, an anode 3 containing Ti was fabricated on the first insulator layer 211 by electron beam deposition. Then, the laminated film 2 on the surface of the cathode 4 facing the anode 3, which does not face the anode 3, was removed by etching to expose a part of the cathode 4, thereby fabricating the capacitor 1.

実施例１～２及び比較例１のコンデンサ１の作製に関し、陽極３、陰極４、第一の絶縁体層２１１の厚み、第二の絶縁体層２１２の厚み、導体層２２の厚み及び半導体層の厚みの各々は、表１に示す数値に調整された。 In producing the capacitors 1 of Examples 1 and 2 and Comparative Example 1, the anode 3, the cathode 4, the thickness of the first insulator layer 211, the thickness of the second insulator layer 212, the thickness of the conductor layer 22, and the thickness of the semiconductor layer were each adjusted to the values shown in Table 1.

また、上記の通り、実施例１～２及び比較例１のコンデンサ１が備える第一の絶縁体層２１１及び第二の絶縁体層２１２、並びに比較例１のコンデンサ１が備える半導体層は、原子層堆積装置（品名：ＦｉｊｉＦ２００、販売元：ＣａｍｂｒｉｄｇｅＮａｎｏｔｅｃｈ製）を用いて、原子層堆積法によって作製したが、原子層堆積法により上記の第一の絶縁体層２１１、第二の絶縁体層２１２及び半導体層が作製された際の１サイクル当たりの成膜条件は、以下の通りである。 As described above, the first insulator layer 211 and the second insulator layer 212 provided in the capacitor 1 of Examples 1 and 2 and Comparative Example 1, and the semiconductor layer provided in the capacitor 1 of Comparative Example 1 were produced by atomic layer deposition using an atomic layer deposition apparatus (product name: Fiji F200, sold by Cambridge Nanotech), and the film formation conditions per cycle when the above-mentioned first insulator layer 211, second insulator layer 212, and semiconductor layer were produced by atomic layer deposition are as follows:

＜絶縁体層＞
成膜温度：１５０℃
金属原料の吸着のための原料ガスの供給時間：０．１２秒
余剰の原料ガスを排気（パージ）する時間：１０秒
金属原料を酸化するための酸化剤の供給時間：０．０６秒
酸化剤を除去するための酸化剤の排気（パージ）時間：１０秒
＜半導体層＞
成膜温度：１５０℃
金属原料の吸着のための原料ガスの供給時間：０．１４秒
余剰の原料ガスを排気（パージ）する時間：２０秒
金属原料を酸化するための酸化剤の供給時間：０．０７秒
酸化剤を除去するための酸化剤の排気（パージ）時間：２０秒
なお、成膜時には、不活性ガスとしてＡｒを用い、不活性ガスを一定の流量で流した。不活性ガスの流量は、４．３９×１０^－１Ｐａ・ｍ^３／ｓとした。つまり、金属原料を酸化するための酸化剤の供給及び酸化剤を除去するための酸化剤の排気（パージ）は、前記の流量で行われている。また、原子層堆積法における成膜の際のサイクル数に関しては、第一の絶縁体層２１１の厚み、第二の絶縁体層２１２の厚み及び半導体層の厚みが表１に記載されている値になるように調整された。 <Insulator layer>
Film formation temperature: 150° C.
Supply time of source gas for adsorption of metal source: 0.12 seconds Time for exhausting (purging) excess source gas: 10 seconds Supply time of oxidizing agent for oxidizing metal source: 0.06 seconds Time for exhausting (purging) oxidizing agent for removing oxidizing agent: 10 seconds <Semiconductor layer>
Film formation temperature: 150° C.
Supply time of source gas for adsorption of metal source: 0.14 seconds Time for exhausting (purging) excess source gas: 20 seconds Supply time of oxidizing agent for oxidizing metal source: 0.07 seconds Time for exhausting (purging) oxidizing agent for removing oxidizing agent: 20 seconds Note that, during film formation, Ar was used as an inert gas, and the inert gas was flowed at a constant flow rate. The flow rate of the inert gas was set to 4.39×10 ⁻¹ Pa·m ³ /s. That is, the supply of the oxidizing agent for oxidizing the metal source and the exhausting (purging) of the oxidizing agent for removing the oxidizing agent were performed at the above flow rate. In addition, regarding the number of cycles during film formation in the atomic layer deposition method, the thickness of the first insulator layer 211, the thickness of the second insulator layer 212, and the thickness of the semiconductor layer were adjusted to the values listed in Table 1.

＜静電容量及びカットオフ周波数の測定に用いた評価回路の作製＞
実施例１～２及び比較例１のコンデンサ１に関し、陽極３と、露出させた陰極４の一部をインピーダンスアナライザ６と接続し、更に陰極４をグランド７と接続することによって、評価回路１０を作製した（図６参照）。なお、インピーダンスアナライザ６は、インピーダンスアナライザ４２９４Ａ（キーサイト・テクノロジー社製）を用いた。 <Preparation of evaluation circuit used for measuring capacitance and cutoff frequency>
For the capacitors 1 of Examples 1 and 2 and Comparative Example 1, the anode 3 and a part of the exposed cathode 4 were connected to an impedance analyzer 6, and the cathode 4 was further connected to a ground 7 to prepare an evaluation circuit 10 (see FIG. 6). The impedance analyzer 6 used was an impedance analyzer 4294A (manufactured by Keysight Technologies).

１．２評価結果
＜静電容量＞
実施例１～２及び比較例１のコンデンサ１を含む評価回路１０に関し、１００Ｈｚから１ＭＨｚまでの周波数帯域で、交流電圧５００ｍＶとして陽極３と陰極４との間に電圧を印加することにより、実施例１～２及び比較例１のコンデンサ１の静電容量を測定した。実施例１～２及び比較例１のコンデンサ１に関し、測定周波数と静電容量との関係性を図８に示した。そして、測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量の測定結果を表１に記載した。なお、実施例１～２及び比較例１のコンデンサ１の理論静電容量は、「（２．４）性能」に記載した式（１）に従って、算出した値を記載した。 1.2 Evaluation results <Capacitance>
For the evaluation circuit 10 including the capacitor 1 of Examples 1-2 and Comparative Example 1, a voltage of 500 mV AC was applied between the anode 3 and the cathode 4 in a frequency band from 100 Hz to 1 MHz to measure the capacitance of the capacitor 1 of Examples 1-2 and Comparative Example 1. The relationship between the measurement frequency and the capacitance of the capacitor 1 of Examples 1-2 and Comparative Example 1 is shown in FIG. 8. The measurement results of the capacitance obtained at measurement frequencies of 100 Hz and 1 MHz are shown in Table 1. The theoretical capacitance of the capacitor 1 of Examples 1-2 and Comparative Example 1 is a value calculated according to formula (1) described in "(2.4) Performance".

＜カットオフ周波数＞
「＜静電容量＞」に記載の方法に従い、１００Ｈｚから１ＭＨｚまでの周波数帯域で、各周波数ごとに静電容量を測定した。そして、１００Ｈｚにおける静電容量に対して、静電容量が９５％に低下したときの周波数をカットオフ周波数とした。実施例１～２及び比較例１のコンデンサ１の各々について得られた測定結果を表１に記載した。 <Cutoff frequency>
According to the method described in "<Capacitance>", the capacitance was measured for each frequency in the frequency band from 100 Hz to 1 MHz. The frequency at which the capacitance decreased to 95% of the capacitance at 100 Hz was determined as the cutoff frequency. The measurement results obtained for each of the capacitors 1 of Examples 1 and 2 and Comparative Example 1 are shown in Table 1.

導体層２２を備える実施例１～２のコンデンサ１は、導体層２２の代わりに半導体層を備える比較例１のコンデンサ１と比較して、測定周波数１００Ｈｚから１ＭＨｚにおける静電容量と理論静電容量との差が大きいことが示された。 The capacitors 1 of Examples 1 and 2, which have a conductor layer 22, showed a larger difference between the capacitance and the theoretical capacitance at measurement frequencies from 100 Hz to 1 MHz compared to the capacitor 1 of Comparative Example 1, which has a semiconductor layer instead of the conductor layer 22.

導体層２２を備える実施例１～２のコンデンサ１は、導体層２２の代わりに半導体層を備える比較例１のコンデンサ１と比較して、測定周波数１ＭＨｚにおける、静電容量が高くなっていることが示された。 The capacitor 1 of Examples 1 and 2, which has a conductor layer 22, was shown to have a higher capacitance at a measurement frequency of 1 MHz compared to the capacitor 1 of Comparative Example 1, which has a semiconductor layer instead of the conductor layer 22.

導体層２２を備える実施例１～２のコンデンサ１は、導体層２２の代わりに半導体層を備える比較例１のコンデンサ１と比較して、測定周波数１００Ｈｚにおける静電容量と、測定周波数１ＭＨｚにおける静電容量との差が小さくなっていることが示された。 The capacitors 1 of Examples 1 and 2, which have a conductor layer 22, showed a smaller difference in capacitance between a measurement frequency of 100 Hz and a measurement frequency of 1 MHz compared to the capacitor 1 of Comparative Example 1, which has a semiconductor layer instead of the conductor layer 22.

導体層２２を備える実施例１～２のコンデンサ１は、導体層２２の代わりに半導体層を備える比較例１のコンデンサ１と比較して、カットオフ周波数が大きいことが示された。 The capacitor 1 of Examples 1 and 2, which has a conductor layer 22, was shown to have a higher cutoff frequency than the capacitor 1 of Comparative Example 1, which has a semiconductor layer instead of the conductor layer 22.

２．コンデンサの評価２
２．１評価回路の作製方法
実施例２のコンデンサ１の導体層２２を作製するために使用した金属をＴｉからＰｔに変更したことを除いて、「１．コンデンサの評価１１．１評価回路の作製方法」に記載した実施例２のコンデンサを作製した手順と同様の手順で、実施例３のコンデンサ１及び、そのコンデンサ１とインピーダンスアナライザ６とを含む評価回路１０（図６参照）を作製した。 2. Capacitor evaluation 2
2.1 Method for preparing evaluation circuit Capacitor 1 of Example 3 and evaluation circuit 10 (see FIG. 6 ) including capacitor 1 and impedance analyzer 6 were prepared in the same manner as the method for preparing the capacitor of Example 2 described in “1. Capacitor evaluation 1 1.1 Method for preparing evaluation circuit”, except that the metal used for preparing conductor layer 22 of capacitor 1 of Example 2 was changed from Ti to Pt.

２．２評価結果
「１．コンデンサの評価１１．２評価結果」に記載された方法に従って、実施例３のコンデンサ１の静電容量及びカットオフ周波数の測定を行った。実施例３のコンデンサ１に関し、測定周波数と静電容量との関係性を図９に示した。また、実施例３のコンデンサ１に関し、測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量及びカットオフ周波数の測定結果を表２に記載した。 2.2 Evaluation results According to the method described in "1. Evaluation of capacitors 1 1.2 Evaluation results", the capacitance and cutoff frequency of the capacitor 1 of Example 3 were measured. The relationship between the measurement frequency and the capacitance of the capacitor 1 of Example 3 is shown in FIG. 9. Furthermore, the measurement results of the capacitance and the cutoff frequency of the capacitor 1 of Example 3 obtained at measurement frequencies of 100 Hz and 1 MHz are shown in Table 2.

なお、実施例３との比較のために、「１．コンデンサの評価１」で得られた実施例２のコンデンサ１の測定周波数と静電容量との関係性を図９に示し、測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量及びカットオフ周波数の測定結果を表２に示している。 For comparison with Example 3, the relationship between the measurement frequency and capacitance of Capacitor 1 of Example 2 obtained in "1. Capacitor Evaluation 1" is shown in Figure 9, and the measurement results of the capacitance and cutoff frequency obtained at measurement frequencies of 100 Hz and 1 MHz are shown in Table 2.

実施例３及び実施例２のコンデンサ１の評価結果から、導体層２２に含まれる金属をＴｉからＰｔに変更することによって、測定周波数１００Ｈｚから１ＭＨｚにおける静電容量と理論静電容量との差を大きくすることができることが示された。 The evaluation results of capacitor 1 in Examples 3 and 2 showed that by changing the metal contained in conductor layer 22 from Ti to Pt, the difference between the capacitance and the theoretical capacitance at measurement frequencies from 100 Hz to 1 MHz can be increased.

また、実施例３及び実施例２のコンデンサ１の評価結果から、Ｔｉに限らず、Ｐｔ等の他の金属を用いた場合においても、導体層２２を備えるコンデンサ１は、導体層２２の代わりに半導体層を備える比較例１のコンデンサ１と比較して、測定周波数１００Ｈｚから１ＭＨｚにおける静電容量と理論静電容量との差を大きくすることができ、また、カットオフ周波数を高めることができることが示された。 In addition, the evaluation results of the capacitor 1 of Example 3 and Example 2 showed that, even when using metals other than Ti, such as Pt, the capacitor 1 having the conductor layer 22 can increase the difference between the capacitance and the theoretical capacitance at measurement frequencies from 100 Hz to 1 MHz, and can also increase the cutoff frequency, compared to the capacitor 1 of Comparative Example 1 having a semiconductor layer instead of the conductor layer 22.

３．コンデンサの評価３
３．１評価回路の作製方法
実施例２のコンデンサの第一の絶縁体層２１１の厚みと第二の絶縁体層２１２の厚みとを表３に示している数値に変更したことを除いて、「１．コンデンサの評価１１．１評価回路の作製方法」に記載した実施例２のコンデンサを作製した手順と同様の手順で、実施例４～５のコンデンサ１及び、各々のコンデンサ１とインピーダンスアナライザ６とを含む評価回路１０（図６参照）を作製した。 3. Capacitor evaluation 3
3.1 Method for Preparing Evaluation Circuit Capacitors 1 of Examples 4 and 5 and an evaluation circuit 10 (see FIG. 6 ) including each of the capacitors 1 and an impedance analyzer 6 were prepared in the same manner as the procedure for preparing the capacitor of Example 2 described in "1. Capacitor evaluation 1 1.1 Method for Preparing Evaluation Circuit", except that the thicknesses of the first insulator layer 211 and the second insulator layer 212 of the capacitor of Example 2 were changed to the values shown in Table 3.

３．２評価結果
「１．コンデンサの評価１１．２評価結果」に記載された方法に従って、実施例４～５のコンデンサ１の静電容量及びカットオフ周波数の測定を行った。実施例４～５のコンデンサ１に関し、測定周波数と静電容量との関係性を図１０に示した。また、実施例４～５のコンデンサ１に関し、測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量及びカットオフ周波数の測定結果を表３に記載した。 3.2 Evaluation results According to the method described in "1. Evaluation of capacitors 1 1.2 Evaluation results", the capacitance and cutoff frequency of capacitor 1 of Examples 4 to 5 were measured. The relationship between the measurement frequency and the capacitance of capacitor 1 of Examples 4 to 5 is shown in FIG. 10. Furthermore, the measurement results of the capacitance and cutoff frequency obtained at measurement frequencies of 100 Hz and 1 MHz for capacitor 1 of Examples 4 to 5 are shown in Table 3.

なお、実施例４～５との比較のために、「１．コンデンサの評価１」で得られた実施例２のコンデンサ１の測定周波数と静電容量との関係性を図１０に示し、測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量及びカットオフ周波数の測定結果を表３に示している。 For comparison with Examples 4 and 5, the relationship between the measurement frequency and capacitance of Capacitor 1 of Example 2 obtained in "1. Capacitor Evaluation 1" is shown in Figure 10, and the measurement results of the capacitance and cutoff frequency obtained at measurement frequencies of 100 Hz and 1 MHz are shown in Table 3.

実施例４～５及び実施例２のコンデンサ１の評価結果から、第一の絶縁体層２１１の厚み及び第二の絶縁体層２１２の厚みを薄くすることによって、測定周波数１００Ｈｚ～１ＭＨｚにおける静電容量を大きくすることができることが示された。 The evaluation results of capacitor 1 in Examples 4 to 5 and Example 2 showed that the capacitance can be increased at measurement frequencies of 100 Hz to 1 MHz by reducing the thickness of the first insulator layer 211 and the second insulator layer 212.

（まとめ）
上記の実施形態から明らかなように、本開示は、下記の態様を含む。以下では、実施形態との対応関係を明示するためだけに、符号を括弧付きで付している。 (summary)
As is apparent from the above embodiment, the present disclosure includes the following aspects. In the following, reference symbols are given in parentheses only to clarify the correspondence with the embodiment.

本開示の第一の態様に係るコンデンサ（１）は、陽極（３）と、積層膜（２）と、陰極（４）とを、この順に積層するように備える。積層膜（２）は、陽極（３）と接する第一の絶縁体層（２１１）と、導体層（２２）と、陰極（４）と接する第二の絶縁体層（２１２）とを、この順に積層するように備える。導体層（２２）と、陽極（３）及び陰極（４）の両方とは電気的に絶縁されている。 The capacitor (1) according to the first aspect of the present disclosure comprises an anode (3), a laminated film (2), and a cathode (4) laminated in this order. The laminated film (2) comprises a first insulator layer (211) in contact with the anode (3), a conductor layer (22), and a second insulator layer (212) in contact with the cathode (4), laminated in this order. The conductor layer (22) is electrically insulated from both the anode (3) and the cathode (4).

第一の態様によれば、静電容量が高められながら、かつ周波数変化に伴う静電容量の変化が抑制されうるコンデンサ（１）を提供することができる。 According to the first aspect, it is possible to provide a capacitor (1) that can increase the capacitance while suppressing the change in capacitance due to the change in frequency.

本開示の第二の態様に係るコンデンサ（１）は、第一の態様において、第一の絶縁体層（２１１）及び第二の絶縁体層（２１２）のうち少なくとも一方は、Ａｌ_２Ｏ_３を含む。 In the capacitor (1) according to the second aspect of the present disclosure, in the first aspect, at least one of the first insulator layer (211) and the second insulator layer (212) contains Al ₂ O ₃ .

第二の態様によれば、コンデンサ（１）の静電容量がより高まりうる。 According to the second aspect, the capacitance of the capacitor (1) can be further increased.

本開示の第三の態様に係るコンデンサ（１）は、第一又は第二の態様において、第一の絶縁体層（２１１）の厚み及び第二の絶縁体層（２１２）の厚みのうち少なくとも一方は、５．０ｎｍ以上２０．０ｎｍ以下である。 In the capacitor (1) according to the third aspect of the present disclosure, in the first or second aspect, at least one of the thickness of the first insulator layer (211) and the thickness of the second insulator layer (212) is 5.0 nm or more and 20.0 nm or less.

第三の態様によれば、コンデンサ（１）に関し、リーク電流の発生が抑制されながら、かつ周波数変化に伴う静電容量の変化が抑制されうる。また、コンデンサ（１）のカットオフ周波数の値が高まりながら、かつコンデンサ（１）の静電容量が高まる傾向がある。 According to the third aspect, the generation of leakage current in the capacitor (1) can be suppressed while suppressing the change in capacitance associated with a change in frequency. In addition, the value of the cutoff frequency of the capacitor (1) tends to increase while the capacitance of the capacitor (1) tends to increase.

本開示の第四の態様に係るコンデンサ（１）は、第一から第三のいずれか一の態様において、測定周波数１００Ｈｚにおける、陽極（３）と陰極（４）との間の静電容量が、下記式（１）で表される理論静電容量よりも大きい。 In the capacitor (1) according to the fourth aspect of the present disclosure, in any one of the first to third aspects, the capacitance between the anode (3) and the cathode (4) at a measurement frequency of 100 Hz is greater than the theoretical capacitance expressed by the following formula (1).

Ｃ：理論静電容量
Ｃ１：陽極（３）と陰極（４）との間に第一の絶縁体層（２１１）のみが介在する場合の陽極（３）と陰極（４）との間の静電容量
Ｃ２：陽極（３）と陰極（４）との間に第二の絶縁体層（２１２）のみが介在する場合の陽極（３）と陰極（４）との間の静電容量

C: Theoretical capacitance C1: Capacitance between the anode (3) and the cathode (4) when only the first insulator layer (211) is interposed between the anode (3) and the cathode (4) C2: Capacitance between the anode (3) and the cathode (4) when only the second insulator layer (212) is interposed between the anode (3) and the cathode (4)

第四の態様によれば、測定周波数１００Ｈｚにおけるコンデンサ（１）の静電容量が特に高まりうる。 According to the fourth aspect, the capacitance of the capacitor (1) at a measurement frequency of 100 Hz can be particularly increased.

本開示の第五の態様に係るコンデンサ（１）は、第一から第四のいずれか一の態様において、導体層（２２）が、Ｔｉ、Ｐｔ、Ａｕ及びＡｌのうち少なくとも１種を含む。 In the capacitor (1) according to the fifth aspect of the present disclosure, in any one of the first to fourth aspects, the conductor layer (22) contains at least one of Ti, Pt, Au, and Al.

第五の態様によれば、コンデンサ（１）に関し、周波数変化に伴う静電容量の変化がより抑制されうる。また、コンデンサ（１）は、そのカットオフ周波数がより高まる傾向がある。 According to the fifth aspect, the change in capacitance of the capacitor (1) that accompanies a change in frequency can be further suppressed. In addition, the cutoff frequency of the capacitor (1) tends to be higher.

本開示の第六の態様に係るコンデンサ（１）は、第一から第五のいずれか一の態様において、導体層（２２）の厚みは、２０．０ｎｍ以上１００．０ｎｍ以下である。 In the capacitor (1) according to the sixth aspect of the present disclosure, in any one of the first to fifth aspects, the thickness of the conductor layer (22) is 20.0 nm or more and 100.0 nm or less.

第六の態様によれば、コンデンサ（１）に関し、周波数変化に伴う静電容量の変化がより抑制されうる。 According to the sixth aspect, the change in capacitance of the capacitor (1) that accompanies a change in frequency can be further suppressed.

本開示の第七の態様に係るコンデンサ（１）は、第一から第六のいずれか一の態様において、陽極（３）及び陰極（４）のうち少なくとも一方は、Ｔｉ、Ｐｔ及びＡｌのうち少なくとも１種を含む。 In the capacitor (1) according to the seventh aspect of the present disclosure, in any one of the first to sixth aspects, at least one of the anode (3) and the cathode (4) contains at least one of Ti, Pt, and Al.

第七の態様によれば、コンデンサ（１）の静電容量が高まりうる。 According to the seventh aspect, the capacitance of the capacitor (1) can be increased.

本開示の第八の態様に係るコンデンサ（１）は、第一から第七のいずれか一の態様において、陽極（３）及び陰極（４）のうち、一方がＡｌを含み、他方が導電性高分子を含む。 The capacitor (1) according to the eighth aspect of the present disclosure is any one of the first to seventh aspects, in which one of the anode (3) and the cathode (4) contains Al and the other contains a conductive polymer.

第八の態様によれば、コンデンサ（１）が、導電性高分子アルミ電解コンデンサに適用されうる。 According to the eighth aspect, the capacitor (1) can be applied to a conductive polymer aluminum electrolytic capacitor.

１コンデンサ
２積層膜
３陽極
４陰極
２１絶縁体層
２１１第一の絶縁体層
２１２第二の絶縁体層
２２導体層
３１細孔 REFERENCE SIGNS LIST 1 Capacitor 2 Laminated film 3 Anode 4 Cathode 21 Insulator layer 211 First insulator layer 212 Second insulator layer 22 Conductor layer 31 Pore

Claims

An anode, a laminated film, and a cathode are laminated in this order;
the laminated film includes a first insulator layer in contact with the anode, a conductor layer, and a second insulator layer in contact with the cathode, laminated in this order;
The conductor layer is electrically insulated from both the anode and the cathode.
Capacitor.

At least one of the first insulator layer and the second insulator layer contains Al ₂ O ₃ ;
The capacitor of claim 1 .

At least one of the thickness of the first insulator layer and the thickness of the second insulator layer is 5.0 nm or more and 20.0 nm or less.
The capacitor according to claim 1 or 2.

The capacitance between the anode and the cathode at a measurement frequency of 100 Hz is greater than the theoretical capacitance represented by the following formula (1):
The capacitor according to claim 1 or 2.

C: Theoretical capacitance C1: Capacitance between the anode and the cathode when only the first insulator layer is interposed between the anode and the cathode C2: Capacitance between the anode and the cathode when only the second insulator layer is interposed between the anode and the cathode

The conductor layer contains at least one of Ti, Pt, Au, and Al.
The capacitor according to claim 1 or 2.

The thickness of the conductor layer is 20.0 nm or more and 100.0 nm or less.
The capacitor according to claim 1 or 2.

At least one of the anode and the cathode contains at least one of Ti, Pt, and Al.
The capacitor according to claim 1 or 2.

One of the anode and the cathode contains Al, and the other contains a conductive polymer.
The capacitor according to claim 1 or 2.