JP2024073648A - Wiring Board - Google Patents
Wiring Board Download PDFInfo
- Publication number
- JP2024073648A JP2024073648A JP2024045569A JP2024045569A JP2024073648A JP 2024073648 A JP2024073648 A JP 2024073648A JP 2024045569 A JP2024045569 A JP 2024045569A JP 2024045569 A JP2024045569 A JP 2024045569A JP 2024073648 A JP2024073648 A JP 2024073648A
- Authority
- JP
- Japan
- Prior art keywords
- outermost
- wiring
- insulating layer
- opening
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 29
- 230000007423 decrease Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 51
- 239000010410 layer Substances 0.000 description 233
- 229910000679 solder Inorganic materials 0.000 description 54
- 230000004907 flux Effects 0.000 description 30
- 239000011295 pitch Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- BRZANEXCSZCZCI-UHFFFAOYSA-N Nifenazone Chemical compound O=C1N(C=2C=CC=CC=2)N(C)C(C)=C1NC(=O)C1=CC=CN=C1 BRZANEXCSZCZCI-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000012190 activator Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本開示は、配線基板に関する。 This disclosure relates to a wiring board.
電子部品の実装方法としては、配線基板に電子部品を表面実装する方法が主流である(例えば特許文献1~3参照)。 The mainstream method for mounting electronic components is to surface mount the electronic components on a wiring board (see, for example, Patent Documents 1 to 3).
近年、電子機器の小型化、高機能化に伴い、電子部品が搭載される配線基板に関しても、多層化、高密度化、高速化の技術開発が進められている。そのため、配線基板においては、接続部間の間隔(ピッチ)を狭くする狭ピッチ化が要求されている。なお、接続部はパッドや端子部とも称される。 In recent years, with the miniaturization and high functionality of electronic devices, technological developments are underway for the wiring boards on which electronic components are mounted, to make them more multi-layered, denser, and faster. This has created a demand for narrower pitches, which reduce the distance (pitch) between connections on wiring boards. Connections are also called pads or terminals.
しかしながら、接続部のピッチが狭いと、はんだにより隣接する接続部が導通してしまうという問題がある。 However, if the pitch of the connections is narrow, there is a problem that adjacent connections may become conductive due to the solder.
本開示は、上記問題点に鑑みてなされた発明であり、隣接する接続部の導通を抑制することが可能な配線基板を提供することを主目的とする。 The present disclosure is an invention made in consideration of the above problems, and its main objective is to provide a wiring board that can suppress electrical continuity between adjacent connections.
狭ピッチの配線基板において、はんだによる短絡の原因としては、例えば隣接する接続部上のはんだが接触する、いわゆるはんだブリッジが知られている。しかし、はんだブリッジが発生していなくとも、短絡が生じる場合がある。本開示の発明者らは、上記問題を解決するために鋭意検討を重ねた結果、はんだを用いて配線基板に電子部品を実装する際に、はんだやフラックスが接続部および絶縁層の界面に入り込むことにより、隣接する接続部が導通することを見出した。そして、配線基板における絶縁層の開口部の形状や配線の形状を制御することにより、はんだやフラックスが接続部および絶縁層の界面に入り込んだ際に、はんだやフラックスの入り込む方向を制御することができ、隣接する接続部が導通するのを抑制することができることを知見した。本開示は、上記知見に基づき完成させたものである。 In narrow-pitch wiring boards, a known cause of short circuits due to solder is, for example, solder on adjacent connections coming into contact, known as a solder bridge. However, short circuits may occur even if a solder bridge does not occur. The inventors of the present disclosure have conducted intensive research to solve the above problem and have found that when mounting electronic components on a wiring board using solder, the solder or flux penetrates into the interface between the connection and the insulating layer, causing electrical conduction between adjacent connections. They have also found that by controlling the shape of the opening in the insulating layer of the wiring board and the shape of the wiring, it is possible to control the direction in which the solder or flux penetrates into the interface between the connection and the insulating layer, thereby preventing electrical conduction between adjacent connections. The present disclosure has been completed based on the above findings.
すなわち、本開示は、第1面および上記第1面に対向する第2面を有する基材と、上記基材の上記第1面側に配置された1層以上の配線および1層以上の絶縁層とを有する配線基板であって、上記1層以上の配線が、上記基材から最も遠くに位置する最外配線を少なくとも有し、上記1層以上の絶縁層が、上記最外配線の上記基材側の面とは反対の面側に配置され、上記最外配線上に位置する開口部を有する最外絶縁層を少なくとも有し、上記配線基板が、上記最外絶縁層の開口部に配置され、上記最外配線に電気的に接続された接続部をさらに有し、上記最外絶縁層の開口部が、上記最外絶縁層の上記最外配線側の面とは反対の面から上記最外配線側の面に向かって水平断面の面積が小さくなるテーパー形状を有し、上記最外絶縁層の開口部の側面の傾斜角度が、10度以上70度以下であり、上記接続部のピッチが、50μm以下である、配線基板を提供する。 That is, the present disclosure provides a wiring board having a substrate having a first surface and a second surface opposed to the first surface, and one or more layers of wiring and one or more insulating layers arranged on the first surface side of the substrate, the one or more layers of wiring having at least an outermost wiring located farthest from the substrate, the one or more insulating layers having at least an outermost insulating layer arranged on the surface side opposite the substrate side of the outermost wiring and having an opening located on the outermost wiring, the wiring board further having a connection portion arranged in the opening portion of the outermost insulating layer and electrically connected to the outermost wiring, the opening portion of the outermost insulating layer having a tapered shape in which the area of the horizontal cross section decreases from the surface opposite the surface of the outermost insulating layer on the outermost wiring side toward the surface on the outermost wiring side, the inclination angle of the side of the opening portion of the outermost insulating layer is 10 degrees or more and 70 degrees or less, and the pitch of the connection portion is 50 μm or less.
本開示によれば、最外絶縁層の開口部が上記テーパー形状を有しており、最外絶縁層の開口部の側面の傾斜角度が所定の範囲であることにより、はんだを用いて本開示の配線基板に電子部品を実装する際に、はんだやフラックスが接続部および最外絶縁層の界面に入り込んだとしても、はんだやフラックスが入り込む方向を制御することができ、隣接する接続部が導通するのを抑制することが可能である。したがって、狭ピッチであっても、短絡を抑制することができる。 According to the present disclosure, the opening of the outermost insulating layer has the above-mentioned tapered shape, and the inclination angle of the side of the opening of the outermost insulating layer is within a predetermined range. Therefore, even if solder or flux penetrates into the interface between the connection portion and the outermost insulating layer when mounting an electronic component on the wiring board of the present disclosure using solder, the direction in which the solder or flux penetrates can be controlled, and it is possible to prevent adjacent connection portions from becoming conductive. Therefore, even with a narrow pitch, short circuits can be prevented.
本開示においては、上記最外配線が、上記最外絶縁層の開口部内の上記接続部側の面が凹んだ凹形状を有することが好ましい。最外配線が上記凹形状を有することにより、はんだを用いて本開示の配線基板に電子部品を実装する際に、隣接する接続部が導通するのをさらに抑制することができる。 In the present disclosure, it is preferable that the outermost wiring has a concave shape in which the surface on the side of the connection part within the opening of the outermost insulating layer is concave. By having the outermost wiring have the concave shape, it is possible to further suppress electrical conduction between adjacent connection parts when mounting electronic components on the wiring board of the present disclosure using solder.
また、本開示は、第1面および上記第1面に対向する第2面を有する基材と、上記基材の上記第1面側に配置された1層以上の配線および1層以上の絶縁層とを有する配線基板であって、上記1層以上の配線が、上記基材から最も遠くに位置する最外配線を少なくとも有し、上記1層以上の絶縁層が、上記最外配線の上記基材側の面とは反対の面側に配置され、上記最外配線上に位置する開口部を有する最外絶縁層を少なくとも有し、上記配線基板が、上記最外絶縁層の開口部に配置され、上記最外配線に電気的に接続された接続部をさらに有し、上記最外配線が、上記最外絶縁層の開口部内の上記接続部側の面が凹んだ凹形状を有し、上記接続部のピッチが、50μm以下である、配線基板を提供する。 The present disclosure also provides a wiring board having a substrate having a first surface and a second surface opposing the first surface, and one or more layers of wiring and one or more insulating layers disposed on the first surface side of the substrate, wherein the one or more layers of wiring have at least an outermost wiring located farthest from the substrate, the one or more insulating layers have at least an outermost insulating layer disposed on a surface side opposite the substrate side of the outermost wiring and having an opening located on the outermost wiring, the wiring board further has a connection portion disposed in the opening of the outermost insulating layer and electrically connected to the outermost wiring, the outermost wiring has a concave shape with a surface on the connection portion side within the opening of the outermost insulating layer being concave, and the pitch of the connection portion is 50 μm or less.
本開示によれば、最外配線が上記凹形状を有することにより、はんだを用いて本開示の配線基板に電子部品を実装する際に、はんだやフラックスが接続部および最外絶縁層の界面に入り込んだとしても、はんだやフラックスが入り込む方向を制御することができ、隣接する接続部が導通するのを抑制することが可能である。したがって、狭ピッチであっても、短絡を抑制することができる。 According to the present disclosure, by having the outermost wiring have the above-mentioned concave shape, even if solder or flux penetrates into the interface between the connection part and the outermost insulating layer when mounting an electronic component on the wiring board of the present disclosure using solder, the direction in which the solder or flux penetrates can be controlled, and it is possible to prevent adjacent connection parts from becoming conductive. Therefore, even with a narrow pitch, short circuits can be prevented.
本開示においては、上記接続部の、上記最外絶縁層の上記最外配線側の面とは反対の面から突出した高さが、3μm以下であることが好ましい。接続部の上記高さが上記範囲である場合に、本開示は有用である。 In the present disclosure, it is preferable that the height of the connection portion protruding from the surface of the outermost insulating layer opposite the surface on the outermost wiring side is 3 μm or less. This disclosure is useful when the height of the connection portion is within the above range.
本開示においては、上記最外絶縁層が、感光性樹脂組成物の硬化物を含むことが好ましい。フォトリソグラフィ法により、所望の形状の開口部を有する最外絶縁層を容易に形成することができるからである。 In the present disclosure, it is preferable that the outermost insulating layer contains a cured product of a photosensitive resin composition. This is because an outermost insulating layer having an opening of a desired shape can be easily formed by photolithography.
本開示においては、隣接する接続部の導通を抑制することが可能であるという効果を奏する。 The present disclosure has the effect of suppressing electrical continuity between adjacent connections.
下記に、図面等を参照しながら本開示の実施の形態を説明する。ただし、本開示は多くの異なる態様で実施することが可能であり、下記に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の形態に比べ、各部の幅、厚さ、形状等について模式的に表わされる場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 Below, an embodiment of the present disclosure will be described with reference to the drawings. However, the present disclosure can be implemented in many different forms, and should not be interpreted as being limited to the description of the embodiment exemplified below. In addition, in order to make the explanation clearer, the drawings may show the width, thickness, shape, etc. of each part in a schematic manner compared to the actual form, but these are merely examples and do not limit the interpretation of the present disclosure. In this specification and each figure, elements similar to those described above with respect to the previous figures are given the same reference numerals, and detailed explanations may be omitted as appropriate.
本明細書において、ある部材の上に他の部材を配置する態様を表現するにあたり、単に「上に」、あるいは「下に」と表記する場合、特に断りの無い限りは、ある部材に接するように、直上、あるいは直下に他の部材を配置する場合と、ある部材の上方、あるいは下方に、さらに別の部材を介して他の部材を配置する場合との両方を含むものとする。また、本明細書において、ある部材の面に他の部材を配置する態様を表現するにあたり、単に「面側に」または「面に」と表記する場合、特に断りの無い限りは、ある部材に接するように、直上、あるいは直下に他の部材を配置する場合と、ある部材の上方、あるいは下方に、さらに別の部材を介して他の部材を配置する場合との両方を含むものとする。 In this specification, when describing a mode in which another component is placed on a certain component, the term "above" or "below" is used, unless otherwise specified, to include both cases in which another component is placed directly above or below a certain component so as to be in contact with the component, and cases in which another component is placed above or below a certain component with another component interposed between them. In addition, in this specification, when describing a mode in which another component is placed on the surface of a certain component, the term "on the surface side" or "on the surface" is used, unless otherwise specified, to include both cases in which another component is placed directly above or below a certain component so as to be in contact with the component, and cases in which another component is placed above or below a certain component with another component interposed between them.
以下、本開示の配線基板について詳細に説明する。本開示の配線基板は、2つの実施態様を有する。以下、各実施態様について説明する。 The wiring board of the present disclosure will be described in detail below. The wiring board of the present disclosure has two embodiments. Each embodiment will be described below.
I.第1実施態様
本開示の配線基板の第1実施態様は、第1面および上記第1面に対向する第2面を有する基材と、上記基材の上記第1面側に配置された1層以上の配線および1層以上の絶縁層とを有する配線基板であって、上記1層以上の配線が、上記基材から最も遠くに位置する最外配線を少なくとも有し、上記1層以上の絶縁層が、上記最外配線の上記基材側の面とは反対の面側に配置され、上記最外配線上に位置する開口部を有する最外絶縁層を少なくとも有し、上記配線基板が、上記最外絶縁層の開口部に配置され、上記最外配線に電気的に接続された接続部をさらに有し、上記最外絶縁層の開口部が、上記最外絶縁層の上記最外配線側の面とは反対の面から上記最外配線側の面に向かって水平断面の面積が小さくなるテーパー形状を有し、上記最外絶縁層の開口部の側面の傾斜角度が、10度以上70度以下であり、上記接続部のピッチが、50μm以下である、配線基板である。
I. First embodiment A first embodiment of the wiring board of the present disclosure is a wiring board having a substrate having a first surface and a second surface opposite to the first surface, and one or more layers of wiring and one or more insulating layers arranged on the first surface side of the substrate, wherein the one or more layers of wiring have at least an outermost wiring located farthest from the substrate, the one or more insulating layers are arranged on the surface side opposite to the substrate side of the outermost wiring, and have at least an outermost insulating layer having an opening located on the outermost wiring, the wiring board further has a connection portion arranged in the opening of the outermost insulating layer and electrically connected to the outermost wiring, the opening of the outermost insulating layer has a tapered shape in which the area of the horizontal cross section decreases from the surface opposite to the surface of the outermost wiring side of the outermost insulating layer toward the surface of the outermost wiring side, the inclination angle of the side of the opening of the outermost insulating layer is 10 degrees or more and 70 degrees or less, and the pitch of the connection portion is 50 μm or less.
本実施態様の配線基板について、図を用いて説明する。
図1は、本実施態様の配線基板の一例を示す概略断面図である。図1に示すように、本実施態様の配線基板1は、第1面2aおよび第1面2aに対向する第2面2bを有する基材2と、基材1の第1面2a側に配置された1層以上の配線3a、3bおよび1層以上の絶縁層4a、4bとを有する。1層以上の配線3a、3bは、基材2から最も遠くに位置する最外配線13(3b)を少なくとも有し、1層以上の絶縁層4a、4bは、最外配線13(3b)の基材2側の面とは反対の面側に配置され、最外配線13(3b)上に位置する開口部5bを有する最外絶縁層14(4b)を少なくとも有しており、配線基板1は、最外絶縁層14(4b)の開口部5bに配置され、最外配線13(3b)に電気的に接続された接続部8をさらに有する。最外絶縁層14(4b)の開口部5bは、最外絶縁層14(4b)の最外配線13(3b)側の面とは反対の面から最外配線13(3b)側の面に向かって水平断面の面積が小さくなるテーパー形状を有しており、図2に示すように、最外絶縁層14(4b)の開口部5bの側面の傾斜角度θが、所定の範囲となっている。また、接続部8のピッチPが、所定の範囲となっている。なお、図2は図1の拡大図である。
The wiring board of this embodiment will be described with reference to the drawings.
1 is a schematic cross-sectional view showing an example of the wiring board of this embodiment. As shown in FIG. 1, the wiring board 1 of this embodiment has a
本実施態様の配線基板は、基材の第1面側に配置された1層以上の配線および1層以上の絶縁層を有していればよく、図示しないが、1層の配線および1層の絶縁層を有していてもよく、図1に示すように、2層の配線3a、3bおよび2層の絶縁層4a、4bを有していてもよく、図示しないが、3層以上の配線および3層以上の絶縁層を有していてもよい。
The wiring board of this embodiment may have one or more layers of wiring and one or more insulating layers arranged on the first surface side of the substrate, and may have one layer of wiring and one insulating layer (not shown), or may have two layers of
絶縁層は、配線または接続部を配置するための開口部を有する。本実施態様の配線基板が2層以上の絶縁層を有する場合、2層以上の絶縁層はそれぞれ開口部を有するが、最外絶縁層の開口部が上記テーパー形状を有していればよく、最外絶縁層以外の絶縁層の開口部は上記テーパー形状を有していてもよく有さなくてもよい。例えば図1において、2層の絶縁層4a、4bはそれぞれ開口部5a、5bを有するが、最外絶縁層14(4b)の開口部5bは上記テーパー形状を有するのに対し、最外絶縁層14(4b)以外の絶縁層4aの開口部5aは上記テーパー形状を有していない。
The insulating layer has an opening for placing wiring or a connection part. When the wiring board of this embodiment has two or more insulating layers, each of the two or more insulating layers has an opening, but it is sufficient that the opening of the outermost insulating layer has the above-mentioned tapered shape, and the openings of the insulating layers other than the outermost insulating layer may or may not have the above-mentioned tapered shape. For example, in FIG. 1, the two
また、最外絶縁層の開口部の側面の傾斜角度が所定の範囲であればよく、最外絶縁層以外の絶縁層の開口部の傾斜角度は特に限定されない。例えば図1において、最外絶縁層14(4b)の開口部5bの傾斜角度は所定の範囲であるのに対し、最外絶縁層14(4b)以外の絶縁層4aの開口部5aの傾斜角度は所定の範囲ではない。
In addition, the inclination angle of the side of the opening of the outermost insulating layer needs only to be within a predetermined range, and the inclination angle of the opening of the insulating layer other than the outermost insulating layer is not particularly limited. For example, in FIG. 1, the inclination angle of the opening 5b of the outermost insulating layer 14 (4b) is within a predetermined range, whereas the inclination angle of the opening 5a of the
本実施態様においては、図1に示すように、接続部8は、最外絶縁層14(4b)の開口部5bに配置された第1接続層6と、第1接続層6上に配置された第2接続層7とを有していてもよい。
In this embodiment, as shown in FIG. 1, the
本実施態様によれば、最外絶縁層の開口部が、最外絶縁層の最外配線側の面とは反対の面から最外配線側の面に向かって水平断面の面積が小さくなるテーパー形状を有しており、最外絶縁層の開口部の側面の傾斜角度が所定の範囲であることにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスにより隣接する接続部が導通するのを抑制することができる。この理由は明らかではないが、次のように推量される。 According to this embodiment, the opening in the outermost insulating layer has a tapered shape in which the area of the horizontal cross section decreases from the surface opposite the surface on the outermost wiring side of the outermost insulating layer toward the surface on the outermost wiring side, and the inclination angle of the side of the opening in the outermost insulating layer is within a predetermined range, so that when mounting electronic components on the wiring board of this embodiment using solder, it is possible to prevent adjacent connections from becoming conductive due to solder or flux. The reason for this is unclear, but is presumed to be as follows.
すなわち、例えば図2に示すように、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部8および最外絶縁層14の界面に入り込み、最外配線13の面に到達すると(図2中の矢印a)、接続部8および最外配線13の界面に入り込む場合(図2中の矢印b)と、最外絶縁層14および最外配線13の界面に入り込む場合(図2中の矢印c)との二手に分かれる。このとき、最外絶縁層14の開口部5bが上記テーパー形状を有し、最外絶縁層14の開口部5bの側面の傾斜角度θが所定の範囲である場合には、はんだやフラックスが、接続部8および最外配線13の界面に入り込みやすくなり(図2中の矢印b)、最外絶縁層14および最外配線13の界面に入り込みにくくなる(図2中の矢印c)と推量される。はんだやフラックスが最外絶縁層14および最外配線13の界面に入り込むと(図2中の矢印c)、隣接する接続部と導通する要因となる。一方、はんだやフラックスが接続部8および最外配線13の界面に入り込んだとしても(図2中の矢印b)、隣接する接続部までは距離があるため、隣接する接続部と導通するのを抑制することができると推量される。このように、本実施態様においては、最外絶縁層の開口部が上記テーパー形状を有しており、最外絶縁層の開口部の側面の傾斜角度が所定の範囲であることにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部および最外絶縁層の界面に入り込んだとしても、はんだやフラックスが入り込む方向を制御することができると考えられる。したがって、隣接する接続部が導通するのを抑制することが可能である。よって、狭ピッチであっても、短絡を起こすことなく電気的接続を行うことができる。
That is, for example, as shown in FIG. 2, when an electronic component is mounted on the wiring board of this embodiment using solder, when the solder or flux penetrates the interface between the
なお、従来、配線基板において、最外絶縁層に接続部を配置するための開口部を形成する方法としては、レーザが主に用いられている。レーザは指向性(直進性)に優れていることから、レーザで最外絶縁層に開口部を形成すると、最外絶縁層の開口部はテーパー形状にはならず、最外絶縁層の開口部の側面の傾斜角度は90度になる。そのため、この場合には、はんだを用いて配線基板に電子部品を実装する際に、はんだやフラックスが接続部および最外絶縁層の界面に入り込むと、はんだやフラックスが入り込む方向を制御することができず、隣接する接続部が導通してしまうと考えられる。 Conventionally, lasers have been used primarily to form openings in the outermost insulating layer of wiring boards for locating connection parts. Lasers have excellent directivity (linearity), so when openings are formed in the outermost insulating layer with a laser, the opening in the outermost insulating layer does not have a tapered shape, and the inclination angle of the side of the opening in the outermost insulating layer is 90 degrees. Therefore, in this case, when mounting electronic components on a wiring board using solder, if solder or flux seeps into the interface between the connection part and the outermost insulating layer, the direction in which the solder or flux seeps in cannot be controlled, and it is thought that adjacent connection parts will become conductive.
以下、本実施態様の配線基板について構成ごとに説明する。 Below, the wiring board of this embodiment will be explained in detail for each configuration.
1.絶縁層
本実施態様における絶縁層は、基材の第1面側に配置され、絶縁性を有する部材である。本実施態様の配線基板は、1層以上の絶縁層を有する。
1. Insulating Layer The insulating layer in this embodiment is disposed on the first surface side of the base material and is a member having insulating properties. The wiring board in this embodiment has one or more insulating layers.
絶縁層は、1層以上であればよく、1層であってもよく、2層以上であってもよい。 The insulating layer may be one or more layers, and may be one layer or two or more layers.
1層以上の絶縁層は、後述する最外配線の基材側の面とは反対の面側に配置され、最外配線上に位置する開口部を有する最外絶縁層を少なくとも有する。 The one or more insulating layers are arranged on the side opposite the substrate side of the outermost wiring described below, and have at least an outermost insulating layer having an opening located above the outermost wiring.
最外絶縁層の開口部は、最外絶縁層の最外配線側の面とは反対の面から最外配線側の面に向かって水平断面の面積が小さくなるテーパー形状を有する。 The opening in the outermost insulating layer has a tapered shape in which the area of the horizontal cross section decreases from the surface opposite the surface of the outermost insulating layer facing the outermost wiring toward the surface facing the outermost wiring.
本実施態様の配線基板が2層以上の絶縁層を有する場合、最外絶縁層の開口部が上記テーパー形状を有していればよく、最外絶縁層以外の絶縁層の開口部は、上記テーパー形状を有していてもよく、有さなくてもよい。 When the wiring board of this embodiment has two or more insulating layers, it is sufficient that the opening of the outermost insulating layer has the above-mentioned tapered shape, and the openings of insulating layers other than the outermost insulating layer may or may not have the above-mentioned tapered shape.
最外絶縁層の開口部の側面の傾斜角度は、10度以上であり、中でも12度以上であることが好ましく、特に15度以上であることが好ましい。また、上記傾斜角度は、70度以下であり、中でも60度以下であることが好ましい。上記傾斜角度が上記範囲内であることにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが入り込む方向を制御することができ、隣接する接続部が導通するのを抑制することができる。 The inclination angle of the side of the opening in the outermost insulating layer is 10 degrees or more, preferably 12 degrees or more, and particularly preferably 15 degrees or more. The inclination angle is 70 degrees or less, and particularly preferably 60 degrees or less. By having the inclination angle within the above range, when mounting electronic components on the wiring board of this embodiment using solder, the direction in which the solder or flux penetrates can be controlled, and electrical continuity between adjacent connections can be suppressed.
ここで、「最外絶縁層の開口部の側面の傾斜角度」とは、最外絶縁層の開口部の側面と、最外配線の接続部側の面とのなす角度のうち、小さいほうの角度をいう。例えば図2において、θで示される角度をいう。 Here, the "inclination angle of the side of the opening in the outermost insulating layer" refers to the smaller angle between the side of the opening in the outermost insulating layer and the surface on the connection side of the outermost wiring. For example, in Figure 2, it refers to the angle indicated by θ.
なお、最外絶縁層の開口部の側面が平面ではなく曲面である場合には、「最外絶縁層の開口部の側面の傾斜角度」は、例えば図3に示すように、最外絶縁層14の開口部5bの側面において、最外絶縁層14の開口部5b内の最外配線13上に位置する最外絶縁層14の厚さdの中心線と最外絶縁層14の開口部5bの側面との接点における接線5と、最外配線13の接続部8側の面とのなす角度のうち、小さいほうの角度θをいう。
When the side of the opening of the outermost insulating layer is curved rather than flat, the "tilt angle of the side of the opening of the outermost insulating layer" refers to the smaller angle θ between the tangent 5 at the contact point between the center line of the thickness d of the outermost insulating
最外絶縁層の開口部の側面の傾斜角度は、例えば、走査型電子顕微鏡(SEM)を用いて垂直断面を観察することにより測定することができる。 The inclination angle of the side of the opening in the outermost insulating layer can be measured, for example, by observing a vertical cross section using a scanning electron microscope (SEM).
本実施態様の配線基板が2層以上の絶縁層を有する場合、最外絶縁層の開口部の側面の傾斜角度が所定の範囲であればよく、最外絶縁層以外の絶縁層の開口部の側面の傾斜角度は特に限定されない。 When the wiring board of this embodiment has two or more insulating layers, the inclination angle of the side of the opening of the outermost insulating layer may be within a predetermined range, and the inclination angle of the side of the opening of insulating layers other than the outermost insulating layer is not particularly limited.
絶縁層の材料としては、絶縁性を有する材料であれば特に限定されず、一般的に配線基板の絶縁層に用いられる絶縁性材料を使用することができ、有機材料および無機材料のいずれも用いることができる。 The material for the insulating layer is not particularly limited as long as it is an insulating material, and insulating materials that are generally used for insulating layers of wiring boards can be used, and both organic and inorganic materials can be used.
また、最外絶縁層の材料は、上記テーパー形状を有する開口部を形成することが可能な絶縁性材料であれば特に限定されない。中でも、最外絶縁層の材料は、感光性樹脂であることが好ましい。すなわち、最外絶縁層は、感光性樹脂組成物の硬化物を含むことが好ましい。フォトリソグラフィ法により、上記テーパー形状を有する開口部を容易に形成することができるからである。 The material of the outermost insulating layer is not particularly limited as long as it is an insulating material capable of forming an opening having the above-mentioned tapered shape. In particular, the material of the outermost insulating layer is preferably a photosensitive resin. In other words, the outermost insulating layer preferably contains a cured product of a photosensitive resin composition. This is because the opening having the above-mentioned tapered shape can be easily formed by photolithography.
絶縁層の厚さとしては、一般的な配線基板における絶縁層の厚さとすることができる。 The thickness of the insulating layer can be the same as that of a typical wiring board.
絶縁層の形成方法としては、一般的な絶縁層の形成方法を用いることができ、絶縁層の材料等に応じて適宜選択される。また、絶縁層に開口部を形成する方法としては、一般的な開口部の形成方法を用いることができ、絶縁層の材料等に応じて適宜選択される。開口部の形成方法としては、例えば、レーザ照射、プラズマエッチングやウェットエッチング等のエッチング、またはサンドブラストや超音波ドリル等の機械的な加工法、フォトリソグラフィ法が挙げられる。中でも、最外絶縁層の形成方法は、フォトリソグラフィ法であることが好ましい。フォトリソグラフィ法により、上記テーパー形状を有する開口部を容易に形成することができるからである。 As a method for forming the insulating layer, a general method for forming an insulating layer can be used, and is appropriately selected depending on the material of the insulating layer, etc. Also, as a method for forming an opening in the insulating layer, a general method for forming an opening can be used, and is appropriately selected depending on the material of the insulating layer, etc. Examples of methods for forming an opening include laser irradiation, etching such as plasma etching and wet etching, mechanical processing methods such as sandblasting and ultrasonic drilling, and photolithography. Among them, the method for forming the outermost insulating layer is preferably photolithography. This is because photolithography can easily form an opening having the above-mentioned tapered shape.
2.配線
本実施態様における配線は、基材の第1面側に配置され、導電性を有する部材である。
本実施態様の配線基板は、1層以上の配線を有する。
2. Wiring The wiring in this embodiment is disposed on the first surface side of the base material and is a conductive member.
The wiring board of this embodiment has one or more layers of wiring.
配線は、1層以上であればよく、1層であってもよく、2層以上であってもよい。 The wiring may be one or more layers, and may be one layer or two or more layers.
1層以上の配線は、基材から最も遠くに位置する最外配線を少なくとも有する。 The wiring in one or more layers has at least an outermost wiring located furthest from the substrate.
最外配線13は、例えば図4に示すように、最外絶縁層14(4b)の開口部5b内の接続部8側の面が凹んだ凹形状を有することが好ましい。最外配線が上記凹形状を有することにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスにより隣接する接続部が導通するのをさらに抑制することができる。この理由は明らかではないが、次のように推量される。
As shown in FIG. 4, for example, the
すなわち、上述したように、例えば図5に示すように、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部8および最外絶縁層14の界面に入り込み、最外配線13の面に到達すると(図5中の矢印a)、接続部8および最外配線13の界面に入り込む場合(図5中の矢印b)と、最外絶縁層14および最外配線13の界面に入り込む場合(図5中の矢印c)との二手に分かれる。このとき、最外配線13が上記凹形状を有する場合には、はんだやフラックスが、接続部8および最外配線13の界面に入り込みやすくなり(図5中の矢印b)、最外絶縁層14および最外配線13の界面に入り込みにくくなる(図5中の矢印c)と推量される。このように、最外配線が上記凹形状を有することにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部および最外絶縁層の界面に入り込んだとしても、はんだやフラックスが入り込む方向を制御することができると考えられる。したがって、隣接する接続部が導通するのを抑制することが可能である。よって、狭ピッチであっても、短絡を起こすことなく電気的接続を行うことができる。
That is, as described above, for example, as shown in FIG. 5, when an electronic component is mounted on the wiring board of this embodiment using solder, the solder or flux penetrates into the interface between the
上記凹形状の凹みの断面形状としては、例えば、半楕円形状等とすることができる。 The cross-sectional shape of the concave recess may be, for example, a semi-elliptical shape.
上記凹形状の凹みの深さとしては、上記効果が得られる程度の深さであれば特に限定されないが、例えば0.5μm以上2.0μm以下とすることができ、中でも0.5μm以上1.5μm以下であることが好ましい。なお、上記凹形状の凹みの深さは、上記凹形状の凹みの最大深さをいう。上記凹形状の凹みの深さが上記範囲であることにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが入り込む方向を制御することができ、隣接する接続部が導通するのを抑制することができる。 The depth of the concave recess is not particularly limited as long as it is deep enough to obtain the above-mentioned effect, but can be, for example, 0.5 μm to 2.0 μm, and preferably 0.5 μm to 1.5 μm. The depth of the concave recess refers to the maximum depth of the concave recess. By having the depth of the concave recess within the above range, it is possible to control the direction in which solder or flux enters when mounting electronic components on the wiring board of this embodiment using solder, and to prevent adjacent connections from becoming conductive.
なお、上記凹形状の凹みの深さは、走査型電子顕微鏡(SEM)による観察等により測定することができる。 The depth of the recesses can be measured by observation using a scanning electron microscope (SEM).
また、上記凹形状の凹みの深さは、最外絶縁層の開口部内の接続部側の面に対して、触針で表面をなぞり凹凸を検出することによって厚さを算出する触針式の方法により測定することもできる。具体的には、ケーエルエー・テンコール株式会社製の触針式膜厚計P-15を用いて針圧5mg、走査速度50μm/秒の条件で測定することができる。なお、複数箇所における測定結果の平均値が用いられてもよい。 The depth of the recessed portion of the above-mentioned concave shape can also be measured by a stylus method in which a stylus is used to trace the surface of the outermost insulating layer on the connection side inside the opening to detect unevenness and calculate the thickness. Specifically, it can be measured using a stylus thickness gauge P-15 manufactured by KLA Tencor Corporation under conditions of a stylus pressure of 5 mg and a scanning speed of 50 μm/sec. The average value of the measurement results at multiple points may also be used.
本実施態様の配線基板が2層以上の配線を有する場合、最外配線が上記凹形状を有していればよく、最外配線以外の配線は、上記凹形状を有していてもよく、有さなくてもよい。 When the wiring board of this embodiment has two or more layers of wiring, it is sufficient that the outermost wiring has the above-mentioned concave shape, and wiring other than the outermost wiring may or may not have the above-mentioned concave shape.
配線の材料としては、導電性を有する材料であれば特に限定されず、一般的な配線に用いられる導電性材料を使用することができる。導電性材料としては、例えば、銅、モリブデン、チタン、タングステン、タンタル、アルミニウム、金、銀、ニッケル、パラジウム等の金属、これらの金属から選択される少なくとも1つを含む合金、あるいは酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)等の導電性酸化物を用いることができる。導電性が高い銅やアルミニウムを用いることで、抵抗の増大を抑制することができる。また、比較的硬度が低い銅を用いることで、より信頼性が高い電気的接続が構築可能な配線基板を提供することができる。 The material for the wiring is not particularly limited as long as it is a material having electrical conductivity, and conductive materials used for general wiring can be used. Examples of conductive materials that can be used include metals such as copper, molybdenum, titanium, tungsten, tantalum, aluminum, gold, silver, nickel, and palladium, alloys containing at least one selected from these metals, and conductive oxides such as indium tin oxide (ITO) and indium zinc oxide (IZO). By using copper or aluminum, which have high electrical conductivity, it is possible to suppress an increase in resistance. In addition, by using copper, which has a relatively low hardness, it is possible to provide a wiring board that can establish electrical connections with higher reliability.
配線は、単層であってもよく、複数の層が積層された多層であってもよい。 The wiring may be single-layered or multi-layered with multiple layers stacked on top of each other.
配線の厚さとしては、一般的な配線基板における配線の厚さとすることができる。配線の厚さは、例えば、0.05μm以上20μm以下とすることができ、0.1μm以上15μm以下であってもよく、0.2μm以上10μm以下であってもよい。これにより、十分な導電性を得ることができる。 The thickness of the wiring can be the same as that of a typical wiring board. The thickness of the wiring can be, for example, 0.05 μm or more and 20 μm or less, or 0.1 μm or more and 15 μm or less, or 0.2 μm or more and 10 μm or less. This allows sufficient conductivity to be obtained.
配線の形成方法としては、一般的な配線の形成方法を用いることができ、例えば、CVD法、スパッタリング法、めっき法等が挙げられる。 The wiring can be formed using any common wiring formation method, such as CVD, sputtering, plating, etc.
また、最外配線に上記凹形状を形成する方法としては、例えばエッチング等が挙げられる。後述する接続部を形成する際にエッチングを行う場合には、そのエッチング時に最外配線に上記凹形状を形成することができる。 In addition, examples of methods for forming the above-mentioned concave shape in the outermost wiring include etching. If etching is performed when forming the connection portion described below, the above-mentioned concave shape can be formed in the outermost wiring during the etching.
3.接続部
本実施態様における接続部は、上記最外絶縁層の開口部に配置され、上記最外配線に電気的に接続される部材である。
3. Connection Portion The connection portion in this embodiment is a member that is disposed in the opening of the outermost insulating layer and is electrically connected to the outermost wiring.
接続部のピッチは、50μm以下であり、10μm以上50μm以下とすることができ、15μm以上45μm以下であることが好ましい。本実施態様においては、接続部のピッチが上記範囲であり、狭ピッチであっても、短絡を起こすことなく電気的接続を行うことができる。 The pitch of the connection parts is 50 μm or less, and can be 10 μm or more and 50 μm or less, and is preferably 15 μm or more and 45 μm or less. In this embodiment, the pitch of the connection parts is in the above range, and even with a narrow pitch, electrical connection can be made without causing a short circuit.
ここで、上記ピッチは、例えば、光学顕微鏡による観察、または走査型電子顕微鏡(SEM)による観察等により測定することができる。 Here, the pitch can be measured, for example, by observation using an optical microscope or a scanning electron microscope (SEM).
接続部の材料としては、導電性を有する材料であれば特に限定されず、上記配線の材料と同様とすることができる。 The material of the connection part is not particularly limited as long as it is a conductive material, and can be the same as the material of the wiring described above.
接続部は、単層であってもよく、複数の層が積層された多層であってもよい。 The connection part may be a single layer or a multi-layer structure in which multiple layers are stacked.
接続部の厚さとしては、特に限定されるものではなく、本実施態様の配線基板に実装する電子部品の端子部の形状に応じて適宜設定されるが、例えば、上記配線の厚さと同様とすることができる。 The thickness of the connection portion is not particularly limited and is set appropriately according to the shape of the terminal portion of the electronic component to be mounted on the wiring board of this embodiment, but can be, for example, the same as the thickness of the wiring.
接続部8は、例えば図1および図2に示すように、最外絶縁層14の最外配線13側の面とは反対の面から突出していてもよい。この場合、接続部の、最外絶縁層の最外配線側の面とは反対の面から突出した高さは、3μm以下であることが好ましい。例えばCVD法、スパッタリング法、めっき法等では、通常、膜成長は等方的になる。そのため、例えば図2に示すように、接続部8の、最外絶縁層14の最外配線13側の面とは反対の面から突出した高さH1は、最外絶縁層14の最外配線13側の面とは反対の面において、接続部8および最外絶縁層14が重なる部分の長さH2と、ほぼ同じになる。最外絶縁層14の最外配線13側の面とは反対の面における、接続部8および最外絶縁層14が重なる部分の長さH2が、3μm以下である場合、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部8および最外絶縁層14の界面に入り込みやすくなると考えられる。そのため、接続部の、最外絶縁層の最外配線側の面とは反対の面から突出した高さは、3μm以下であることが好ましいのである。
The
接続部の形成方法としては、上記配線の形成方法と同様とすることができる。 The method for forming the connection portion can be the same as the method for forming the wiring described above.
4.基材
本実施態様における基材は、第1面および上記第1面に対向する第2面を有しており、上記の絶縁層、配線および接続部を支持する部材である。
4. Substrate The substrate in this embodiment has a first surface and a second surface opposite to the first surface, and is a member that supports the insulating layer, wiring, and connection portion.
基材としては、絶縁性を有するものであれば特に限定されず、一般的に配線基板に用いられる絶縁性基材を用いることができる。例えば、ガラス基材、ガラスエポキシ基材、ガラスコンポジット基材、アルミナ基材等のセラミックス基材、フッ素樹脂基材、ポリイミド基材等の樹脂基材、紙フェノール基材等が挙げられる。 The substrate is not particularly limited as long as it has insulating properties, and insulating substrates generally used for wiring boards can be used. Examples include glass substrates, glass epoxy substrates, glass composite substrates, ceramic substrates such as alumina substrates, fluororesin substrates, polyimide substrates, and paper phenol substrates.
後述するように、本実施態様の配線基板が、基材の第1面および第2面を電気的に接続する第2配線を有する場合、基材は、貫通孔を有していてもよく、有していなくてもよい。基材が貫通孔を有する場合には、第2配線が、貫通孔に配置された貫通配線になる。 As described below, when the wiring board of this embodiment has a second wiring that electrically connects the first surface and the second surface of the substrate, the substrate may or may not have a through hole. When the substrate has a through hole, the second wiring becomes a through wiring arranged in the through hole.
貫通孔の径の大きさは、配線基板の用途に応じて適宜選択することができ、特に限定されないが、例えば、10μm以上200μm以下であってもよく、20μm以上100μm以下であってもよい。 The diameter of the through hole can be appropriately selected depending on the application of the wiring board and is not particularly limited, but may be, for example, 10 μm or more and 200 μm or less, or 20 μm or more and 100 μm or less.
貫通孔の形成方法としては、例えば、プラズマエッチングやウェットエッチング等のエッチング、レーザ照射、またはサンドブラストや超音波ドリル等の機械的な加工法が挙げられる。 Methods for forming through holes include, for example, etching such as plasma etching or wet etching, laser irradiation, or mechanical processing such as sandblasting or ultrasonic drilling.
基材の厚さは、上記の絶縁層、配線および接続部を支持することができれば特に限定されず、配線基板の用途に応じて適宜選択することができる。基材の厚さは、例えば、10μm以上800μm以下とすることができ、100μm以上600μm以下であってもよく、300μm以上400μm以下であってもよい。 The thickness of the substrate is not particularly limited as long as it can support the insulating layer, wiring, and connection parts, and can be appropriately selected depending on the application of the wiring board. The thickness of the substrate can be, for example, 10 μm or more and 800 μm or less, or 100 μm or more and 600 μm or less, or 300 μm or more and 400 μm or less.
II.第2実施態様
本開示の配線基板の第2実施態様は、第1面および上記第1面に対向する第2面を有する基材と、上記基材の上記第1面側に配置された1層以上の配線および1層以上の絶縁層とを有する配線基板であって、上記1層以上の配線が、上記基材から最も遠くに位置する最外配線を少なくとも有し、上記1層以上の絶縁層が、上記最外配線の上記基材側の面とは反対の面側に配置され、上記最外配線上に位置する開口部を有する最外絶縁層を少なくとも有し、上記配線基板が、上記最外絶縁層の開口部に配置され、上記最外配線に電気的に接続された接続部をさらに有し、上記最外配線が、上記最外絶縁層の開口部内の上記接続部側の面が凹んだ凹形状を有し、上記接続部のピッチが、50μm以下である、配線基板である。
II. Second embodiment A second embodiment of the wiring board of the present disclosure is a wiring board having a base material having a first surface and a second surface opposite to the first surface, and one or more layers of wiring and one or more insulating layers arranged on the first surface side of the base material, wherein the one or more layers of wiring have at least an outermost wiring located farthest from the base material, the one or more insulating layers are arranged on the surface side opposite to the surface of the outermost wiring on the base material side, and have at least an outermost insulating layer having an opening located on the outermost wiring, the wiring board further has a connection portion arranged in the opening of the outermost insulating layer and electrically connected to the outermost wiring, the outermost wiring has a concave shape in which the surface on the connection portion side in the opening of the outermost insulating layer is concave, and the pitch of the connection portion is 50 μm or less.
図6は、本実施態様の配線基板の一例を示す概略断面図である。図6に示すように、本実施態様の配線基板1は、第1面2aおよび第1面2aに対向する第2面2bを有する基材2と、基材1の第1面2a側に配置された1層以上の配線3a、3bおよび1層以上の絶縁層4a、4bとを有する。1層以上の配線3a、3bは、基材2から最も遠くに位置する最外配線13(3b)を少なくとも有し、1層以上の絶縁層4a、4bは、最外配線13(3b)の基材2側の面とは反対の面側に配置され、最外配線13(3b)上に位置する開口部5bを有する最外絶縁層14(4b)を少なくとも有しており、配線基板1は、最外絶縁層14(4b)の開口部5bに配置され、最外配線13(3b)に電気的に接続された接続部8をさらに有する。最外配線13(3b)は、最外絶縁層14(4b)の開口部5b内の接続部8側の面が凹んだ凹形状を有している。また、接続部8のピッチPが、所定の範囲となっている。
Figure 6 is a schematic cross-sectional view showing an example of a wiring board of this embodiment. As shown in Figure 6, the wiring board 1 of this embodiment has a
本実施態様の配線基板は、基材の第1面側に配置された1層以上の配線および1層以上の絶縁層を有していればよく、図示しないが、1層の配線および1層の絶縁層を有していてもよく、図6に示すように、2層の配線3a、3bおよび2層の絶縁層4a、4bを有していてもよく、図示しないが、3層以上の配線および3層以上の絶縁層を有していてもよい。
The wiring board of this embodiment may have one or more layers of wiring and one or more insulating layers arranged on the first surface side of the substrate, and may have one layer of wiring and one insulating layer (not shown), or may have two layers of
本実施態様の配線基板が2層以上の配線を有する場合、最外配線が上記凹形状を有していればよく、最外配線以外の配線は上記凹形状を有していてもよく有さなくてもよい。例えば図6において、最外配線13(3b)は上記凹形状を有するのに対し、最外配線13(3b)以外の配線3aは上記凹形状を有していない。 When the wiring board of this embodiment has two or more layers of wiring, it is sufficient that the outermost wiring has the above-mentioned concave shape, and wiring other than the outermost wiring may or may not have the above-mentioned concave shape. For example, in FIG. 6, the outermost wiring 13 (3b) has the above-mentioned concave shape, while wiring 3a other than the outermost wiring 13 (3b) does not have the above-mentioned concave shape.
本実施態様においては、図6に示すように、接続部8は、最外絶縁層14(4b)の開口部5bに配置された第1接続層6と、第1接続層6上に配置された第2接続層7とを有していてもよい。
In this embodiment, as shown in FIG. 6, the
本実施態様によれば、最外配線が、最外絶縁層の開口部内の上接続部側の面が凹んだ凹形状を有することにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスにより隣接する接続部が導通するのを抑制することができる。この理由は明らかではないが、次のように推量される。 According to this embodiment, the outermost wiring has a concave shape with a concave surface on the side of the upper connection part within the opening of the outermost insulating layer, so that when an electronic component is mounted on the wiring board of this embodiment using solder, it is possible to prevent adjacent connection parts from becoming conductive due to solder or flux. The reason for this is not clear, but it is presumed to be as follows.
すなわち、例えば図7に示すように、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部8および最外絶縁層14の界面に入り込み、最外配線13の面に到達すると(図7中の矢印a)、接続部8および最外配線13の界面に入り込む場合(図7中の矢印b)と、最外絶縁層14および最外配線13の界面に入り込む場合(図7中の矢印c)との二手に分かれる。このとき、最外配線13が上記凹形状を有する場合には、はんだやフラックスが、接続部8および最外配線13の界面に入り込みやすくなり(図7中の矢印b)、最外絶縁層14および最外配線13の界面に入り込みにくくなる(図7中の矢印c)と推量される。はんだやフラックスが最外絶縁層14および最外配線13の界面に入り込むと(図7中の矢印c)、隣接する接続部と導通する要因となる。一方、はんだやフラックスが接続部8および最外配線13の界面に入り込んだとしても(図7中の矢印b)、隣接する接続部までは距離があるため、隣接する接続部と導通するのを抑制することができると推量される。このように、本実施態様においては、最外配線が上記凹形状を有することにより、はんだを用いて本実施態様の配線基板に電子部品を実装する際に、はんだやフラックスが接続部および最外絶縁層の界面に入り込んだとしても、はんだやフラックスが入り込む方向を制御することができると考えられる。したがって、隣接する接続部が導通するのを抑制することが可能である。よって、狭ピッチであっても、短絡を起こすことなく電気的接続を行うことができる。
That is, for example, as shown in FIG. 7, when an electronic component is mounted on the wiring board of this embodiment using solder, when the solder or flux penetrates into the interface between the
以下、本実施態様の配線基板について構成ごとに説明する。 Below, we will explain each configuration of the wiring board in this embodiment.
1.絶縁層
本実施態様における絶縁層は、基材の第1面側に配置され、絶縁性を有する部材である。本実施態様の配線基板は、1層以上の絶縁層を有する。
1. Insulating Layer The insulating layer in this embodiment is disposed on the first surface side of the base material and is a member having insulating properties. The wiring board in this embodiment has one or more insulating layers.
絶縁層は、1層以上であればよく、1層であってもよく、2層以上であってもよい。 The insulating layer may be one or more layers, and may be one layer or two or more layers.
1層以上の絶縁層は、後述する最外配線の基材側の面とは反対の面側に配置され、最外配線上に位置する開口部を有する最外絶縁層を少なくとも有する。 The one or more insulating layers are arranged on the side opposite the substrate side of the outermost wiring described below, and have at least an outermost insulating layer having an opening located above the outermost wiring.
絶縁層の材料、厚さ、形成方法等は、上記第1実施態様の絶縁層と同様とすることができる。 The material, thickness, formation method, etc. of the insulating layer can be the same as that of the insulating layer in the first embodiment described above.
2.配線
本実施態様における配線は、基材の第1面側に配置され、導電性を有する部材である。
本実施態様の配線基板は、1層以上の配線を有する。
2. Wiring The wiring in this embodiment is disposed on the first surface side of the base material and is a conductive member.
The wiring board of this embodiment has one or more layers of wiring.
配線は、1層以上であればよく、1層であってもよく、2層以上であってもよい。 The wiring may be one or more layers, and may be one layer or two or more layers.
1層以上の配線は、基材から最も遠くに位置する最外配線を少なくとも有する。 The wiring in one or more layers has at least an outermost wiring located furthest from the substrate.
最外配線は、最外絶縁層の開口部内の接続部側の面が凹んだ凹形状を有する。 The outermost wiring has a concave shape on the surface facing the connection part within the opening in the outermost insulating layer.
上記凹形状の凹みの断面形状、深さ等は、上記第1実施態様の最外配線と同様とすることができる。 The cross-sectional shape, depth, etc. of the concave recess can be the same as that of the outermost wiring in the first embodiment.
本実施態様の配線基板が2層以上の配線を有する場合、最外配線が上記凹形状を有していればよく、最外配線以外の配線は、上記凹形状を有していてもよく、有さなくてもよい。 When the wiring board of this embodiment has two or more layers of wiring, it is sufficient that the outermost wiring has the above-mentioned concave shape, and wiring other than the outermost wiring may or may not have the above-mentioned concave shape.
配線は、単層であってもよく、複数の層が積層された多層であってもよい。 The wiring may be single-layered or multi-layered with multiple layers stacked on top of each other.
配線の材料、厚さ、形成方法等は、上記第1実施態様の配線と同様とすることができる。 The material, thickness, and forming method of the wiring can be the same as that of the wiring in the first embodiment described above.
3.接続部
本実施態様における接続部は、上記最外絶縁層の開口部に配置され、上記最外配線に電気的に接続される部材である。
接続部については、上記第1実施態様の接続部と同様とすることができる。
3. Connection Portion The connection portion in this embodiment is a member that is disposed in the opening of the outermost insulating layer and is electrically connected to the outermost wiring.
The connection portion may be the same as the connection portion in the first embodiment.
4.基材
本実施態様における基材は、第1面および上記第1面に対向する第2面を有しており、上記の絶縁層、配線および接続部を支持する部材である。
基材については、上記第1実施態様の基材と同様とすることができる。
4. Substrate The substrate in this embodiment has a first surface and a second surface opposite to the first surface, and is a member that supports the insulating layer, wiring, and connection portion.
The substrate may be the same as that in the first embodiment.
なお、本開示は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本開示の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本開示の技術的範囲に包含される。 This disclosure is not limited to the above-mentioned embodiments. The above-mentioned embodiments are merely examples, and anything that has substantially the same configuration as the technical ideas described in the claims of this disclosure and provides similar effects is included within the technical scope of this disclosure.
以下に実施例および比較例を示し、本開示をさらに詳細に説明する。 The following examples and comparative examples will explain this disclosure in more detail.
[実施例1]
(配線および絶縁層の形成)
ガラス基板(AGC社製、AN100、300mm×400mm)に紫外線を照射し、洗浄した。その後、ガラス基板にクロムスパッタ処理および銅スパッタ処理を行い、その上に、ドライフィルムレジスト(旭化成エレクトロニスク社製、サンフォート AQ4038)を用いてレジストパターンを形成した。次に、レジストパターンの開口部に、硫酸銅電解めっき(奥野製薬社製、トップルチナSF)を行い、厚さ3μmの配線層を形成した。次に、ドライフィルムレジストを50℃の水酸化ナトリウム水溶液にて剥離し、露出したクロム層および銅層を、それぞれ、クロム用エッチング液(佐々木化学薬品工業社製、エスクリーンS-24)および銅用エッチング液(メルテック社製、AD-331)にて除去した。これにより、配線を形成した。その後、感光性レジスト(東レ社製、フォトニースPW-1000)を用いて、配線を覆うように、厚さ3μm、開口部ピッチ45μmの絶縁層を形成した。
[Example 1]
(Formation of wiring and insulating layer)
A glass substrate (AN100, 300 mm x 400 mm, manufactured by AGC) was irradiated with ultraviolet light and washed. Then, the glass substrate was subjected to chromium sputtering and copper sputtering, and a resist pattern was formed thereon using a dry film resist (Sunfort AQ4038, manufactured by Asahi Kasei Electronics). Next, copper sulfate electrolytic plating (Top Lucina SF, manufactured by Okuno Pharmaceutical Co., Ltd.) was performed on the openings of the resist pattern to form a wiring layer with a thickness of 3 μm. Next, the dry film resist was peeled off with a sodium hydroxide solution at 50°C, and the exposed chromium layer and copper layer were removed with a chromium etching solution (Esclean S-24, manufactured by Sasaki Chemical Industry Co., Ltd.) and a copper etching solution (AD-331, manufactured by Meltec Co., Ltd.), respectively. This formed the wiring. Then, a photosensitive resist (Photoneece PW-1000, manufactured by Toray Industries, Inc.) was used to form an insulating layer with a thickness of 3 μm and an opening pitch of 45 μm so as to cover the wiring.
(接続部の形成)
次に、絶縁層の開口部に、無電解ニッケルめっきを行い、接続部を形成した。まず、絶縁層の開口部に露出した配線の表面を酸性クリーナー(奥野製薬工業社製、ICPクリーンS-135K)を用いて脱脂した。次に、25℃に保った銅用エッチング液(メルテック社製、AD-331)に5秒間浸漬させてソフトエッチング処理を行った。次に、活性化剤(奥野製薬工業社製、ICPアクセラ)を用いて、配線の表面にPdを付与し、無電解ニッケルめっき(奥野製薬工業社製、ICPニコロンGM-SE)を行い、ニッケルめっき部を形成した。その後、ニッケルめっき部の表面に、無電解金めっき(奥野製薬工業社製、フラッシュゴールドNC)を行い、厚さ0.05μmの保護めっき部を形成した。
これにより、接続部を有する配線基板を得た。接続部のピッチは45μmであった。
(Formation of connection part)
Next, electroless nickel plating was performed on the opening of the insulating layer to form a connection part. First, the surface of the wiring exposed in the opening of the insulating layer was degreased using an acid cleaner (ICP Clean S-135K, manufactured by Okuno Chemical Industries Co., Ltd.). Next, soft etching was performed by immersing for 5 seconds in a copper etching solution (AD-331, manufactured by Meltec Co., Ltd.) kept at 25°C. Next, Pd was applied to the surface of the wiring using an activator (ICP Accela, manufactured by Okuno Chemical Industries Co., Ltd.), and electroless nickel plating (ICP Nicoron GM-SE, manufactured by Okuno Chemical Industries Co., Ltd.) was performed to form a nickel-plated part. Then, electroless gold plating (Flash Gold NC, manufactured by Okuno Chemical Industries Co., Ltd.) was performed on the surface of the nickel-plated part to form a protective plating part with a thickness of 0.05 μm.
This resulted in a wiring board having connections, the pitch of which was 45 μm.
得られた配線基板について、走査型電子顕微鏡(SEM)を用いて垂直断面を観察することにより、絶縁層の開口部の側面の傾斜角度を測定した。結果を表1に示す。 The vertical cross-section of the resulting wiring board was observed using a scanning electron microscope (SEM) to measure the inclination angle of the side of the opening in the insulating layer. The results are shown in Table 1.
[実施例2~3および比較例1~2]
絶縁層の開口部の側面の傾斜角度が表1に示す角度となるように絶縁層を形成したこと以外は、実施例1と同様に配線基板を作製した。
[Examples 2 to 3 and Comparative Examples 1 to 2]
A wiring board was produced in the same manner as in Example 1, except that the insulating layer was formed so that the inclination angle of the side surface of the opening in the insulating layer was the angle shown in Table 1.
[評価1]
実施例1~3および比較例1~2の配線基板において、隣接する未接続の接続部に、はんだペーストを塗布し、リフロー炉にて150℃で2分間保持した後に、210℃で10秒保持した後に、隣接する接続部同士の導通の有無を確認した。
[Evaluation 1]
In the wiring boards of Examples 1 to 3 and Comparative Examples 1 and 2, solder paste was applied to adjacent unconnected connection parts, and the parts were held in a reflow furnace at 150°C for 2 minutes, and then at 210°C for 10 seconds, after which the presence or absence of conductivity between the adjacent connection parts was confirmed.
[実施例4]
(配線および絶縁層の形成)
ガラス基板(AGC社製、AN100、300mm×400mm)に紫外線を照射し、洗浄した。その後、ガラス基板にクロムスパッタ処理および銅スパッタ処理を行い、その上に、ドライフィルムレジスト(旭化成エレクトロニスク社製、サンフォート AQ4038)を用いてレジストパターンを形成した。次に、レジストパターンの開口部に、硫酸銅電解めっき(奥野製薬社製、トップルチナSF)を行い、厚さ3μmの配線層を形成した。次に、ドライフィルムレジストを50℃の水酸化ナトリウム水溶液にて剥離し、露出したクロム層および銅層を、それぞれ、クロム用エッチング液(佐々木化学薬品工業社製、エスクリーンS-24)および銅用エッチング液(メルテック社製、AD-331)にて除去した。これにより、配線を形成した。その後、感光性レジスト(東レ社製、フォトニースPW-1000)を用いて、配線を覆うように、厚さ3μm、開口部ピッチ45μmの絶縁層を形成した。
[Example 4]
(Formation of wiring and insulating layer)
A glass substrate (AN100, 300 mm x 400 mm, manufactured by AGC) was irradiated with ultraviolet light and washed. Then, the glass substrate was subjected to chromium sputtering and copper sputtering, and a resist pattern was formed thereon using a dry film resist (Sunfort AQ4038, manufactured by Asahi Kasei Electronics). Next, copper sulfate electrolytic plating (Top Lucina SF, manufactured by Okuno Pharmaceutical Co., Ltd.) was performed on the openings of the resist pattern to form a wiring layer with a thickness of 3 μm. Next, the dry film resist was peeled off with a sodium hydroxide solution at 50°C, and the exposed chromium layer and copper layer were removed with a chromium etching solution (Esclean S-24, manufactured by Sasaki Chemical Industry Co., Ltd.) and a copper etching solution (AD-331, manufactured by Meltec Co., Ltd.), respectively. This formed the wiring. Then, a photosensitive resist (Photoneece PW-1000, manufactured by Toray Industries, Inc.) was used to form an insulating layer with a thickness of 3 μm and an opening pitch of 45 μm so as to cover the wiring.
(接続部の形成)
次に、絶縁層の開口部に、無電解ニッケルめっきを行い、接続部を形成した。まず、絶縁層の開口部に露出した配線の表面を酸性クリーナー(奥野製薬工業社製、ICPクリーンS-135K)を用いて脱脂した。次に、45℃に加温した銅用エッチング液(メルテック社製、AD-331)に60秒間浸漬させてソフトエッチングを行った。次に、活性化剤(奥野製薬工業社製、ICPアクセラ)を用いて、配線の表面にPdを付与し、無電解ニッケルめっき(奥野製薬工業社製、ICPニコロンGM-SE)を行い、ニッケルめっき部を形成した。その後、ニッケルめっき部の表面に、無電解金めっき(奥野製薬工業社製、フラッシュゴールドNC)を行い、厚さ0.05μmの保護めっき部を形成した。
これにより、接続部を有する配線基板を得た。接続部のピッチは45μmであった。
(Formation of connection part)
Next, electroless nickel plating was performed on the opening of the insulating layer to form a connection part. First, the surface of the wiring exposed to the opening of the insulating layer was degreased using an acid cleaner (ICP Clean S-135K, manufactured by Okuno Chemical Industries Co., Ltd.). Next, soft etching was performed by immersing for 60 seconds in a copper etching solution (AD-331, manufactured by Meltec Co., Ltd.) heated to 45°C. Next, Pd was applied to the surface of the wiring using an activator (ICP Accela, manufactured by Okuno Chemical Industries Co., Ltd.), and electroless nickel plating (ICP Nicoron GM-SE, manufactured by Okuno Chemical Industries Co., Ltd.) was performed to form a nickel-plated part. Then, electroless gold plating (Flash Gold NC, manufactured by Okuno Chemical Industries Co., Ltd.) was performed on the surface of the nickel-plated part to form a protective plating part with a thickness of 0.05 μm.
This resulted in a wiring board having connections, the pitch of which was 45 μm.
得られた配線基板について、走査型電子顕微鏡(SEM)を用いて垂直断面を観察したところ、配線は、絶縁層の開口部内の接続部側の面が凹んだ凹形状を有していた。また、得られた配線基板について、走査型電子顕微鏡(SEM)を用いて垂直断面を観察することにより、絶縁層の開口部の側面の傾斜角度、および、凹形状の凹みの深さを測定した。
絶縁層の開口部の側面の傾斜角度は90度、凹形状の凹みの深さは1.2μmであった。
When the vertical cross section of the obtained wiring board was observed with a scanning electron microscope (SEM), the wiring had a concave shape with the surface on the connection side in the opening of the insulating layer being concave. In addition, the inclination angle of the side surface of the opening of the insulating layer and the depth of the concave shape were measured by observing the vertical cross section of the obtained wiring board with a scanning electron microscope (SEM).
The inclination angle of the side surface of the opening in the insulating layer was 90 degrees, and the depth of the recess in the recess shape was 1.2 μm.
[評価2]
実施例4の配線基板において、隣接する未接続の接続部に、はんだペーストを塗布し、リフロー炉にて150℃で2分間保持した後に、210℃で10秒保持した後に、隣接する接続部同士の導通の有無を確認した。実施例4の配線基板では、隣接する接続部同士の導通は無かった。
[Evaluation 2]
In the wiring board of Example 4, solder paste was applied to adjacent unconnected connection parts, and the board was held in a reflow furnace at 150° C. for 2 minutes, and then held at 210° C. for 10 seconds, after which the presence or absence of conduction between the adjacent connection parts was confirmed. In the wiring board of Example 4, there was no conduction between the adjacent connection parts.
また、上記の比較例1の配線基板について、走査型電子顕微鏡(SEM)を用いて垂直断面を観察したところ、配線は、絶縁層の開口部内の接続部側の面が凹んだ凹形状を有していなかった。比較例1の配線基板では、上記表1に示すように、隣接する接続部が導通してしまった。 When the vertical cross section of the wiring board of Comparative Example 1 was observed using a scanning electron microscope (SEM), the wiring did not have a concave shape on the surface on the connection side within the opening of the insulating layer. In the wiring board of Comparative Example 1, as shown in Table 1 above, adjacent connection parts were conductive.
1 … 配線基板
2 … 基材
2a … 基材の第1面
2b … 基材の第2面
3a、3b … 配線
4a、4b … 絶縁層
5a、5b … 開口部
6 … 第1接続層
7 … 第2接続層
8 … 接続部
13 … 最外配線
14 … 最外絶縁層
P … 接続部のピッチ
REFERENCE SIGNS LIST 1
Claims (1)
前記1層以上の配線が、前記基材から最も遠くに位置する最外配線を少なくとも有し、 前記1層以上の絶縁層が、前記最外配線の前記基材側の面とは反対の面側に配置され、前記最外配線上に位置する開口部を有する最外絶縁層を少なくとも有し、
前記配線基板が、前記最外絶縁層の開口部に配置され、前記最外配線に電気的に接続された接続部をさらに有し、
前記最外絶縁層の開口部が、前記最外絶縁層の前記最外配線側の面とは反対の面から前記最外配線側の面に向かって水平断面の面積が小さくなるテーパー形状を有し、
前記最外絶縁層の開口部の側面の傾斜角度が、10度以上70度以下であり、
前記接続部のピッチが、50μm以下である、配線基板。 A wiring board having a base material having a first surface and a second surface opposite to the first surface, and one or more layers of wiring and one or more insulating layers disposed on the first surface side of the base material,
the one or more layers of wiring have at least an outermost wiring located farthest from the substrate, the one or more insulating layers have at least an outermost insulating layer disposed on a surface side opposite to a surface side of the outermost wiring facing the substrate, the outermost insulating layer having an opening located above the outermost wiring,
the wiring board further includes a connection portion disposed in an opening of the outermost insulating layer and electrically connected to the outermost wiring;
the opening in the outermost insulating layer has a tapered shape in which the area of a horizontal cross section decreases from a surface of the outermost insulating layer opposite to a surface on the outermost wiring side toward a surface on the outermost wiring side,
the inclination angle of the side surface of the opening in the outermost insulating layer is 10 degrees or more and 70 degrees or less;
A wiring board, wherein the pitch of the connection portions is 50 μm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024045569A JP2024073648A (en) | 2019-11-29 | 2024-03-21 | Wiring Board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019217009A JP7459492B2 (en) | 2019-11-29 | 2019-11-29 | wiring board |
JP2024045569A JP2024073648A (en) | 2019-11-29 | 2024-03-21 | Wiring Board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019217009A Division JP7459492B2 (en) | 2019-11-29 | 2019-11-29 | wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024073648A true JP2024073648A (en) | 2024-05-29 |
JP2024073648A5 JP2024073648A5 (en) | 2024-07-19 |
Family
ID=76088488
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019217009A Active JP7459492B2 (en) | 2019-11-29 | 2019-11-29 | wiring board |
JP2024045569A Pending JP2024073648A (en) | 2019-11-29 | 2024-03-21 | Wiring Board |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019217009A Active JP7459492B2 (en) | 2019-11-29 | 2019-11-29 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7459492B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236197A (en) | 2013-06-05 | 2014-12-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP6594264B2 (en) | 2016-06-07 | 2019-10-23 | 新光電気工業株式会社 | Wiring board, semiconductor device, and manufacturing method thereof |
JP2018032661A (en) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | Printed wiring board and method for manufacturing the same |
JP2018082084A (en) | 2016-11-17 | 2018-05-24 | イビデン株式会社 | Printed circuit board and manufacturing method thereof |
JP7112873B2 (en) | 2018-04-05 | 2022-08-04 | 新光電気工業株式会社 | Wiring board, semiconductor package, and method for manufacturing wiring board |
JP7202784B2 (en) | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | Wiring board, semiconductor device, and method for manufacturing wiring board |
-
2019
- 2019-11-29 JP JP2019217009A patent/JP7459492B2/en active Active
-
2024
- 2024-03-21 JP JP2024045569A patent/JP2024073648A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2021086984A (en) | 2021-06-03 |
JP7459492B2 (en) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170265300A1 (en) | Double-sided printed circuit board and method for manufacturing same | |
TWI703682B (en) | Wiring substrate | |
US8377506B2 (en) | Method of manufacturing a substrate structure | |
US9042113B2 (en) | Printed circuit board and method of manufacturing the same | |
CN103404244A (en) | Printed circuit board and method for manufacturing same | |
KR20140020114A (en) | Metal heat-radiation substrate and manufacturing method thereof | |
CN103416108A (en) | Printed circuit board and method for manufacturing same | |
JP2007208209A (en) | Semiconductor device and method for fabrication thereof | |
KR101004063B1 (en) | method for nickel-gold plating and printed circuit board | |
KR100809706B1 (en) | Method of forming bump of semiconductor device and bump formed by using the same | |
JP2017175085A (en) | Double-sided wiring flexible substrate | |
JP7459492B2 (en) | wiring board | |
JP2016127222A (en) | Printed wiring board with bump | |
JP7451971B2 (en) | wiring board | |
KR102605794B1 (en) | Wiring circuit board, and imaging device | |
CN110868797A (en) | Circuit board, method of manufacturing the same, and semiconductor element template | |
WO2023145592A1 (en) | Wiring board | |
JP7379848B2 (en) | Wiring board and wiring board with element | |
JP7287064B2 (en) | Wiring board and wiring board with elements | |
JP7342404B2 (en) | Wiring board and wiring board with element | |
JP7234744B2 (en) | Wiring board and wiring board with elements | |
WO2023171240A1 (en) | Glass substrate, through-electrode, multilayer wiring substrate, and glass substrate manufacturing method | |
TWI782247B (en) | Multilayer substrate and manufacturing method thereof | |
TW202423202A (en) | Wiring board and installation structure using the same | |
US20190174632A1 (en) | Flexible printed circuit and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240708 |