JP2024061924A - Barrier layer, method for forming barrier layer, and wiring board - Google Patents

Barrier layer, method for forming barrier layer, and wiring board Download PDF

Info

Publication number
JP2024061924A
JP2024061924A JP2022169555A JP2022169555A JP2024061924A JP 2024061924 A JP2024061924 A JP 2024061924A JP 2022169555 A JP2022169555 A JP 2022169555A JP 2022169555 A JP2022169555 A JP 2022169555A JP 2024061924 A JP2024061924 A JP 2024061924A
Authority
JP
Japan
Prior art keywords
barrier layer
thin film
film
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022169555A
Other languages
Japanese (ja)
Inventor
スーヒョン キム
雄貴 森
洋平 小次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Research Cooperation Foundation of Yeungnam University
Original Assignee
Tanaka Kikinzoku Kogyo KK
Research Cooperation Foundation of Yeungnam University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK, Research Cooperation Foundation of Yeungnam University filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP2022169555A priority Critical patent/JP2024061924A/en
Priority to KR1020230134777A priority patent/KR20240057339A/en
Publication of JP2024061924A publication Critical patent/JP2024061924A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】銅配線からの金属拡散の抑制効果に優れ、所望の領域に選択的に成膜可能なバリア層の構成とその形成方法を提供する。【解決手段】本発明は、配線基板における銅配線等の金属配線の下地膜として基板表面に形成されるバリア層に関する。このバリア層は２層構造を有し、基板上に形成される、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏのいずれかの金属の金属酸化物からなる第１の薄膜と、第１の薄膜上に形成されるＲｕからなる第２の薄膜とで構成される。これらの薄膜は化学蒸着法によりマイルドな成膜条件で成膜可能である。そして、バリア層を構成する薄膜を成膜する前に、成膜を阻害するインヒビターを非成膜領域に吸着させることで、所望の成膜領域に選択的にバリア層を形成することができる。【選択図】図１[Problem] To provide a barrier layer structure that has an excellent effect of suppressing metal diffusion from copper wiring and can be selectively formed in a desired region, and a method for forming the same. [Solution] The present invention relates to a barrier layer formed on a substrate surface as an undercoat film for metal wiring such as copper wiring in a wiring board. The barrier layer has a two-layer structure, and is composed of a first thin film formed on the substrate and made of a metal oxide of any one of Al, Zn, Mn, Ti, and Co, and a second thin film formed on the first thin film and made of Ru. These thin films can be formed under mild film-forming conditions by chemical vapor deposition. Furthermore, by adsorbing an inhibitor that inhibits film formation to a non-film-forming region before forming the thin film that constitutes the barrier layer, the barrier layer can be selectively formed in a desired film-forming region. [Selected Figure] Figure 1

Description

本発明は、半導体デバイス等の配線基板における金属配線の下地となるバリア層に関する。また、本発明は、化学蒸着法（化学気相蒸着法（ＣＶＤ法）、原子層堆積法（ＡＬＤ法））により前記バリア層を形成する方法に関する。 The present invention relates to a barrier layer that serves as a base for metal wiring in wiring substrates for semiconductor devices and the like. The present invention also relates to a method for forming the barrier layer by chemical vapor deposition (chemical vapor deposition (CVD) method, atomic layer deposition (ALD) method).

近年の半導体デバイスの配線においては、銅配線が主流となっている。かかる銅配線の適用には下地層としてバリア層を設定するのが一般的である。Ｓｉ、ＳｉＯ２等の絶縁材料からなる基板に銅配線を形成すると、銅が基板に拡散して基板の絶縁性の維持が困難となるからであり、バリア層の適用により銅の基板への拡散を抑制している。一般に、半導体デバイスの配線基板における銅配線は、所定のパターンで基板に形成された開口（トレンチ及びビア）に銅を充填し、その後化学機械研磨（ＣＭＰ）等で平坦化して形成される。この配線形成プロセスにおいて、開口への銅の充填前に、薄膜状のバリア層が各種の薄膜形成プロセスにて形成される。そして、これまでのバリア層の構成材料としては、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）等の金属窒化物が用いられることが多い。 In recent years, copper wiring has become mainstream in the wiring of semiconductor devices. In applying such copper wiring, it is common to set a barrier layer as a base layer. When copper wiring is formed on a substrate made of insulating materials such as Si and SiO2 , copper diffuses into the substrate, making it difficult to maintain the insulation of the substrate, and the application of a barrier layer suppresses the diffusion of copper into the substrate. In general, copper wiring in a wiring substrate of a semiconductor device is formed by filling copper into openings (trench and via) formed in the substrate in a predetermined pattern, and then planarizing the openings by chemical mechanical polishing (CMP) or the like. In this wiring formation process, a thin-film barrier layer is formed by various thin-film formation processes before filling the openings with copper. And, as the constituent material of the barrier layer so far, metal nitrides such as TiN (titanium nitride) and TaN (tantalum nitride) are often used.

半導体デバイスの分野においては、微細化・高密度化が絶えず推し進められており、配線構造にも微細化や微小ピッチ化が求められている。こうした配線構造の微細化による寸法（体積）の縮小は、配線長さ当たりの抵抗値である配線抵抗を増大させることとなる。こうした配線抵抗の増大の問題への対応として、バリア層の膜厚の減少が挙げられるが、バリア層を過度に薄くすると銅原子の拡散抑制効果の低減が懸念される。即ち、バリア層の膜厚低減にも限界があることから、別の対応を図ることが求められる。 In the field of semiconductor devices, miniaturization and higher density are constantly being promoted, and there is a demand for finer and finer pitch wiring structures as well. The reduction in dimensions (volume) caused by miniaturization of wiring structures increases the wiring resistance, which is the resistance value per length of wiring. One solution to this problem of increased wiring resistance is to reduce the thickness of the barrier layer, but there is a concern that making the barrier layer too thin will reduce its effect in suppressing the diffusion of copper atoms. In other words, there is a limit to how much the barrier layer can be reduced in thickness, so another solution is required.

配線寸法の縮小による配線抵抗の増大を抑制する対策の一つとして、低比抵抗なバリア層の構成材料の開発が挙げられる。上記のとおり、配線寸法を縮小するとしても安易にバリア層を薄くすることはできない。つまり、配線寸法の縮小化は、配線抵抗に対するバリア層の比抵抗の影響が占める割合を大きくしている。そこで、バリア層を低比抵抗とすることで、配線全体の抵抗増大を抑制することができる。 One of the measures to suppress the increase in wiring resistance due to the reduction in wiring dimensions is the development of a material that makes up the barrier layer with low resistivity. As mentioned above, even if the wiring dimensions are reduced, the barrier layer cannot be easily made thinner. In other words, the reduction in wiring dimensions increases the influence of the resistivity of the barrier layer on the wiring resistance. Therefore, by making the barrier layer low resistive, it is possible to suppress the increase in the resistance of the entire wiring.

この対策に対応し得るバリア層の構成材料としてルテニウム（Ｒｕ）の適用が挙げられる。ルテニウムは低比抵抗な金属であり、微小ピッチ化に対応でき、銅に代替できる配線用の金属材料としても期待されている。また、ルテニウム薄膜は、その上に銅を電解めっきするときのシード層として機能することができる上、銅との密着性も良好でありライナー層としても機能し得る。そのため、ルテニウム薄膜をバリア層とすることで、シード層及びライナー層が不要となるので、その分配線中の銅の体積を増加させることができ、配線抵抗を低減することが期待される。ルテニウム薄膜のバリア層の適用としては、非特許文献１に所定の有機ルテニウム化合物をプリカーサとした原子層堆積法（ＡＬＤ）を用いたルテニウム薄膜の成膜方法が開示されている。こうした薄膜形成プロセスによれば、膜厚を精密に制御しつつ、ルテニウム薄膜からなる好適なバリア層が形成できる。 Ruthenium (Ru) can be used as a barrier layer material that can meet this requirement. Ruthenium is a metal with low resistivity, and is suitable for fine pitching, and is expected to be a metal material for wiring that can replace copper. In addition, the ruthenium thin film can function as a seed layer when electrolytically plating copper on it, and has good adhesion to copper, so it can also function as a liner layer. Therefore, by using the ruthenium thin film as a barrier layer, the seed layer and liner layer are no longer necessary, so the volume of copper in the wiring can be increased accordingly, and it is expected to reduce the wiring resistance. As an application of the ruthenium thin film barrier layer, a method for forming a ruthenium thin film using atomic layer deposition (ALD) with a predetermined organic ruthenium compound as a precursor is disclosed in Non-Patent Document 1. According to this thin film formation process, a suitable barrier layer made of a ruthenium thin film can be formed while precisely controlling the film thickness.

また、配線寸法の縮小による配線抵抗の増大を抑制する他の方法としては、バリア層を含む配線全体の構造に対する改良も検討されている。バリア層は、銅配線からの銅が絶縁材料からなる基板に拡散するのを抑制するために設定される。従って、銅配線が絶縁材料と接触しない領域に対してバリア層は不要である。例えば、半導体デバイスでは多層配線を適用することが多い。多層配線では、各層に形成された配線が層間接続されており、配線パターンを形成する開口（トレンチ）には層間接続のための孔（ビア）が設定される。ビアの底面には下層の銅配線が露出されるようになっているので、この部分にはバリア層を形成する必要はない。こうした部分にはバリア層を形成せず、必要な領域にのみ選択的にバリア層を形成することで、バリア層全体としての膜厚を薄くして銅配線の配線抵抗を低減することができる。かかるバリア層の選択的形成を試みた例としては、特許文献１、２では、バリア層を形成した後にビア底面に対してエッチング処理を行って選択的にバリア層が形成されるようにしている。また、特許文献３にビア底面にブロック層を形成しながらＡＬＤ法によりＴｉＮバリア材料を堆積させてバリア層を形成するものがある。 As another method for suppressing the increase in wiring resistance due to the reduction in wiring dimensions, improvements to the structure of the entire wiring including the barrier layer are also being considered. The barrier layer is set to suppress the diffusion of copper from the copper wiring into the substrate made of an insulating material. Therefore, the barrier layer is not necessary in the area where the copper wiring does not contact the insulating material. For example, multilayer wiring is often applied to semiconductor devices. In multilayer wiring, the wiring formed in each layer is connected between layers, and holes (vias) for the interlayer connection are set in the openings (trenches) that form the wiring pattern. Since the copper wiring in the lower layer is exposed at the bottom of the via, it is not necessary to form a barrier layer in this part. By not forming a barrier layer in such parts and selectively forming a barrier layer only in the necessary areas, the film thickness of the barrier layer as a whole can be made thin and the wiring resistance of the copper wiring can be reduced. As examples of attempts to selectively form such a barrier layer, Patent Documents 1 and 2 form a barrier layer by forming a barrier layer and then performing an etching process on the bottom of the via so that the barrier layer is selectively formed. Patent Document 3 also forms a barrier layer by depositing a TiN barrier material by the ALD method while forming a block layer on the bottom of the via.

米国特許第８２５２６８０号公報U.S. Pat. No. 8,252,680 米国特許第９０９９５３５号公報U.S. Pat. No. 9,099,535 特開２００８－７８６４７号公報JP 2008-78647 A

Chan, R.; Arugagiri, T.N.; Zhang, Y.; Chyan, O.; Wallance,R. M.; Kim, M. J.; Hurd, T. Q. Diffusion Studies of Copper on Ruthenium ThinFilm : A Plateable Copper Diffusion Barrier. Electrochemical and Solid-StateLetters 2004, 7 (8), G154Chan, R.; Arugagiri, T.N.; Zhang, Y.; Chyan, O.; Wallance,R. M.; Kim, M. J.; Hurd, T. Q. Diffusion Studies of Copper on Ruthenium ThinFilm: A Plateable Copper Diffusion Barrier. Electrochemical and Solid-StateLetters 2004, 7 (8), G154

しかしながら、ルテニウムは低抵抗ではあるものの、バリア層としての拡散抑制能はさほど高くはない。特に、５００℃を超える高温域では、基板への銅の拡散を抑制することはできない。 However, although ruthenium has low resistance, its ability to suppress diffusion as a barrier layer is not very high. In particular, at high temperatures exceeding 500°C, it cannot suppress the diffusion of copper into the substrate.

また、配線構造の改良であるバリア層の選択的な形成に関しては、それ自体は有用であるといえるが、そのような選択的なバリア層を効率的に形成することは困難である。上記した特許文献１、２のようなバリア層形成後のエッチングは、バリア層形成後に微細加工が必要となるので配線基板の製造プロセスを煩雑化する。更に、特許文献３では、ビア底面にブロック層を形成し当該領域でのバリア層形成を抑制しているものの、バリア層形成時に変質したブロック層の除去が必要である、その方法はエッチング等の特許文献１、２と同様に煩雑な追加工程を要する。 In addition, the selective formation of a barrier layer, which is an improvement to the wiring structure, can be said to be useful in itself, but it is difficult to efficiently form such a selective barrier layer. Etching after the formation of a barrier layer, as in Patent Documents 1 and 2, requires fine processing after the barrier layer is formed, complicating the manufacturing process of the wiring board. Furthermore, in Patent Document 3, a block layer is formed on the bottom of the via to suppress the formation of the barrier layer in that area, but it is necessary to remove the block layer that has been altered during the formation of the barrier layer, and this method requires additional complicated steps, such as etching, as in Patent Documents 1 and 2.

そもそも、従来からバリア層として適用されるＴｉＮ、ＴａＮ等の高融点窒化物の薄膜は、選択的な形成への対応は困難である。これらの薄膜の成膜には、高温加熱や高温プラズマによるアシストが必要である。バリア層の選択的な形成には、上記特許文献３のようなブロック層やマスク材の適用が有用であると予測されるが、ＴｉＮ等の成膜条件ではブロック層の変質や消失が生じるので選択的な成膜は困難である。 To begin with, it is difficult to selectively form thin films of high-melting-point nitrides such as TiN and TaN, which have traditionally been used as barrier layers. The deposition of these thin films requires assistance from high-temperature heating or high-temperature plasma. It is predicted that the application of a block layer or mask material such as that described in Patent Document 3 above would be useful for selectively forming a barrier layer, but the deposition conditions for TiN and other materials would cause the block layer to change or disappear, making selective deposition difficult.

本発明は、上記のような背景のもとになされたものであり、微細化する金属配線に対応可能なバリア層であって、金属配線からの金属拡散の抑制効果に優れると共に、所定領域に選択的に成膜可能なバリア層の構成を明らかにする。そして、当該バリア層の効率的な形成方法であって選択的な形成も可能とする方法を提供する。 The present invention was made against the background described above, and clarifies the configuration of a barrier layer that is compatible with miniaturized metal wiring, has excellent effects in suppressing metal diffusion from metal wiring, and can be selectively formed in a specified region. It also provides an efficient method for forming the barrier layer that also enables selective formation.

本発明者等は、上記課題を解決し得るバリア層として、ルテニウム薄膜を主要構成とする薄膜としつつ、拡散抑制効果を補完する金属酸化物薄膜を付与した２層構造のバリア層が好適であると考察し鋭意検討を行った。その結果、前記金属酸化物薄膜としてＡｌ（アルミニウム）、Ｚｎ（亜鉛）、Ｍｎ（マンガン）、Ｔｉ（チタン）、Ｃｏ（コバルト）のいずれかの金属の酸化物の薄膜が好適であるとして本発明に想到した。 The inventors of the present invention have determined that a barrier layer capable of solving the above problems would be a two-layer structure barrier layer in which a thin film made of ruthenium as the main component is provided with a thin film of a metal oxide that complements the diffusion suppression effect, and have conducted extensive research. As a result, they have come up with the present invention, conceiving a thin film of an oxide of any of the metals Al (aluminum), Zn (zinc), Mn (manganese), Ti (titanium), and Co (cobalt) as the thin film of the metal oxide.

即ち、本発明は、金属配線の下地膜として基板表面に形成されるバリア層において、前記基板上に形成される、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏのいずれかの金属の金属酸化物からなる第１の薄膜と、前記第１の薄膜上に形成される、Ｒｕからなる第２の薄膜とからなるバリア層である。 That is, the present invention is a barrier layer formed on the surface of a substrate as an undercoat film for metal wiring, the barrier layer being composed of a first thin film formed on the substrate and made of a metal oxide of any one of Al, Zn, Mn, Ti, and Co, and a second thin film formed on the first thin film and made of Ru.

上記したようにルテニウムは、電気的特性（比抵抗）の観点からバリア層として好適であるので、今後の金属配線の微細化の傾向を考慮すれば、単体での拡散抑制効果が低いことを差し引いても有用な材料である。そして、本発明者等の検討によれば、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏの金属酸化物薄膜は、１ｎｍ程度の極薄の薄膜であってもルテニウム薄膜と協同することで有効な拡散抑制効果を発揮する。これら金属酸化物薄膜の付加による拡散抑制効果は、ルテニウム薄膜による効果が低減する高温下であって有効に作用する。 As mentioned above, ruthenium is suitable as a barrier layer from the viewpoint of electrical properties (resistivity), and considering the future trend toward finer metal wiring, it is a useful material even if its diffusion suppression effect by itself is low. According to the inventors' studies, metal oxide thin films of Al, Zn, Mn, Ti, and Co, even if they are extremely thin films of about 1 nm, exert an effective diffusion suppression effect by cooperating with a ruthenium thin film. The diffusion suppression effect of adding these metal oxide thin films is effective at high temperatures where the effect of the ruthenium thin film is reduced.

また、ルテニウム薄膜及びＡｌ、Ｚｎ等の金属酸化物の薄膜がバリア層の構成材料として有用である理由として、これらの薄膜は、化学蒸着法に基づく成膜プロセスの適用により、比較的マイルドな成膜条件で成膜できる。化学蒸着法によるルテニウム薄膜及びＡｌ、Ｚｎ等の金属酸化物薄膜は、比較的低温での加熱により成膜でき、攻撃性の低い反応ガスが使用可能である。そのため、これらの薄膜は、基板上のバリア層を必要とする部位に選択的に成膜可能である。これにより、本発明は、バリア層に関する上述した構造的な改良に対応することができるので、改善された拡散抑制効果と共に金属配線の微細化に対応可能となる。かかる本発明に係るバリア層の構成及びこのバリア層の化学蒸着法に基づく形成方法について、以下に詳細を説明する。 The reason why ruthenium thin films and thin films of metal oxides such as Al and Zn are useful as materials for the barrier layer is that these thin films can be formed under relatively mild film formation conditions by applying a film formation process based on chemical vapor deposition. Ruthenium thin films and thin films of metal oxides such as Al and Zn can be formed by heating at a relatively low temperature using chemical vapor deposition, and less aggressive reaction gases can be used. Therefore, these thin films can be selectively formed on the parts of the substrate where a barrier layer is required. As a result, the present invention can respond to the above-mentioned structural improvements regarding the barrier layer, and can respond to the miniaturization of metal wiring while improving the diffusion suppression effect. The configuration of the barrier layer according to the present invention and the method of forming the barrier layer based on chemical vapor deposition will be described in detail below.

Ａ 本発明に係るバリア層の構成
上記のとおり、本発明に係る金属配線用のバリア層は、所定の金属酸化物薄膜からなる第１の薄膜と、ルテニウム薄膜からなる第２の薄膜とで構成される２層構造の薄膜である。以下、第１の薄膜と第２の薄膜について説明する。 A. Configuration of the barrier layer according to the present invention As described above, the barrier layer for metal wiring according to the present invention is a thin film having a two-layer structure composed of a first thin film made of a predetermined metal oxide thin film and a second thin film made of a ruthenium thin film. The first thin film and the second thin film will be described below.

Ａ－１ 第１の薄膜（金属酸化物薄膜）
第１の薄膜である金属酸化物薄膜は、基板上に形成される。第１の薄膜は、銅配線等の金属配線からの金属（銅等）の基板への到達を抑制するバリア層本来の機能を向上させるために形成される。第１の薄膜を構成する金属酸化物としては、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏの金属の酸化物が適用される。これらの金属の酸化物の薄膜は、ルテニウム薄膜の下で極薄の状態で形成されていても、銅等の拡散を効果的に抑制することができる。また、これらの金属の酸化物に関しては、化学蒸着法により薄膜を形成するためのプリカーサがいくつか知られており、適切な反応ガスと反応条件により温和な条件で酸化物薄膜を形成することができる。 A-1 First thin film (metal oxide thin film)
The first thin film, a metal oxide thin film, is formed on a substrate. The first thin film is formed to improve the inherent function of the barrier layer, which suppresses the arrival of metal (copper, etc.) from metal wiring such as copper wiring to the substrate. Metal oxides of Al, Zn, Mn, Ti, and Co are applied as the metal oxides constituting the first thin film. Even if the thin films of these metal oxides are formed in an extremely thin state under the ruthenium thin film, they can effectively suppress the diffusion of copper, etc. In addition, with regard to the oxides of these metals, several precursors for forming thin films by chemical vapor deposition are known, and an oxide thin film can be formed under mild conditions by using appropriate reaction gases and reaction conditions.

尚、第１の薄膜を構成する金属酸化物は、その一部又は全部において必ずしも化学量論的組成となっている必要はない。 The metal oxide constituting the first thin film does not necessarily have to have a stoichiometric composition in part or in whole.

第１の薄膜の膜厚は、０．５ｎｍ以上３ｎｍ以下とすることが好ましい。０．５ｎｍ未満ではバリア層の拡散抑制作用の向上を図ることができない。また、金属酸化物薄膜の膜厚が増大するに従って、拡散抑制作用の効果も高くなるが、３ｎｍを超えると、バリア層の比抵抗値が高くなり過ぎ金属配線への影響が生じる。第１の薄膜の膜厚は、より好ましくは１ｎｍ以上２ｎｍ以下とする。 The thickness of the first thin film is preferably 0.5 nm or more and 3 nm or less. If it is less than 0.5 nm, the diffusion suppression effect of the barrier layer cannot be improved. As the thickness of the metal oxide thin film increases, the diffusion suppression effect also increases, but if it exceeds 3 nm, the resistivity value of the barrier layer becomes too high, which affects the metal wiring. The thickness of the first thin film is more preferably 1 nm or more and 2 nm or less.

Ａ－２ 第２の薄膜（ルテニウム薄膜）
ルテニウム薄膜は、Ｚｎ等の金属酸化物薄膜の表面上に形成され、本発明に係るバリア層の主要な構成である。本発明でルテニウムを適用するのは、比抵抗が低く電気的特性が良好であるので、金属配線の下地層としての適正を有する。また、ルテニウムは、金属配線を構成する銅等との密着性が良好である。そのため、バリア層上にシード層やライナー層を形成せずとも金属配線を形成することができる。そのため、ルテニウム薄膜をバリア層とすることで、銅配線等の厚さ（体積）を確保し、金属配線の配線抵抗の低減を図ることができるという利点もある。 A-2 Second thin film (ruthenium thin film)
The ruthenium thin film is formed on the surface of a metal oxide thin film such as Zn, and is the main component of the barrier layer according to the present invention. The reason why ruthenium is applied in the present invention is that it has low resistivity and good electrical properties, making it suitable as an underlayer for metal wiring. In addition, ruthenium has good adhesion to copper and the like that constitutes the metal wiring. Therefore, metal wiring can be formed without forming a seed layer or a liner layer on the barrier layer. Therefore, by using the ruthenium thin film as a barrier layer, there is also the advantage that the thickness (volume) of the copper wiring and the like can be secured, and the wiring resistance of the metal wiring can be reduced.

ルテニウム薄膜の膜厚については、特に制限されることはない。ルテニウム薄膜の膜厚がバリア層の拡散抑制作用に大きな影響を与えることはないからである。但し、配線抵抗の低減のためには、配線全体の厚さに占めるルテニウム薄膜の割合を低くすることが望ましい。その一方でルテニウム薄膜の膜厚が過度に低いとバリア層の比抵抗が高くなる。これらを考慮すると、ルテニウム薄膜の膜厚は、２ｎｍ以上１０ｎｍ以下とするのが好ましい。上述した第１の薄膜である金属酸化物薄膜については、０．５ｎｍ以上３ｎｍ以下と極薄とすることができることから、本発明ではバリア層全体の膜厚を薄くすることができるので、金属配線の膜厚確保による配線抵抗の低減の観点からも本発明は有用である。 There is no particular restriction on the thickness of the ruthenium thin film. This is because the thickness of the ruthenium thin film does not have a significant effect on the diffusion suppression effect of the barrier layer. However, in order to reduce the wiring resistance, it is desirable to reduce the proportion of the ruthenium thin film in the total thickness of the wiring. On the other hand, if the thickness of the ruthenium thin film is too low, the resistivity of the barrier layer increases. In consideration of these points, the thickness of the ruthenium thin film is preferably 2 nm to 10 nm. The metal oxide thin film, which is the first thin film described above, can be made extremely thin, at 0.5 nm to 3 nm, so that the present invention can reduce the thickness of the entire barrier layer. Therefore, the present invention is also useful from the viewpoint of reducing wiring resistance by ensuring the thickness of the metal wiring.

尚、本発明に係るバリア層は、第１の薄膜（金属酸化物薄膜）と第２の薄膜（ルテニウム薄膜）の双方を具備することが要件となる。従って、基板上にルテニウム薄膜のみからなる領域があるとしても、当該領域は本発明におけるバリア層には該当しない。 The barrier layer according to the present invention must have both a first thin film (metal oxide thin film) and a second thin film (ruthenium thin film). Therefore, even if there is a region on the substrate that consists only of a ruthenium thin film, this region does not qualify as a barrier layer according to the present invention.

Ｂ 本発明に係るバリア層を備える配線基板
以上説明した本発明に係る２層構造のバリア層は、半導体デバイス・電子デバイス等の各種デバイスの配線基板に応用される。この配線基板は、基板の少なくとも一部にバリア層と金属配線が形成された配線基板であり、本発明では、前記バリア層として上記のバリア層が形成され、このバリア層上に金属配線が形成されてなる配線基板である。 B. Wiring Board with Barrier Layer According to the Present Invention The barrier layer with a two-layer structure according to the present invention described above is applied to wiring boards for various devices such as semiconductor devices, electronic devices, etc. This wiring board is a wiring board in which a barrier layer and metal wiring are formed on at least a part of the substrate, and in the present invention, the above-mentioned barrier layer is formed as the barrier layer, and the metal wiring is formed on this barrier layer.

バリア層及び金属配線を形成する基板について、その材質や寸法及び構造に制限はなく、適用されるデバイスの配線基板の仕様に応じて任意に設定される。但し、金属配線が形成される領域がＳｉ、ＳｉＯ２等の絶縁材料で構成される。また、いわゆるダマシンプロセスで形成される銅配線基板においては、配線パターンに対応した溝（トレンチ）及び孔（コンタクトホール、ビア）が形成された基板が適用される。こうしたトレンチ等の溝や孔が形成された基板であっても良い。 There is no restriction on the material, dimensions, and structure of the substrate on which the barrier layer and metal wiring are formed, and they are arbitrarily set according to the specifications of the wiring substrate of the device to which they are applied. However, the region on which the metal wiring is formed is made of an insulating material such as Si or SiO2 . In addition, in the case of a copper wiring substrate formed by a so-called damascene process, a substrate on which grooves (trenches) and holes (contact holes, vias) corresponding to the wiring pattern are formed is applied. The substrate may be one on which grooves and holes such as trenches are formed.

本発明に係るバリア層が適用される配線基板では、基板表面に前記バリア層が形成され、更にバリア層上に金属配線が形成される。トレンチ等の溝や孔が形成された基板においては、それらの内壁も基板表面に含まれる。そして、本発明に係るバリア層は、金属配線からの金属が基板の絶縁材料からなる部位に拡散するのを抑制するために形成されるものである。従って、本発明の配線基板は、バリア層が形成される部分の基板表面が絶縁材料で構成されていることが好ましい。 In a wiring board to which the barrier layer according to the present invention is applied, the barrier layer is formed on the surface of the board, and metal wiring is further formed on the barrier layer. In a board in which grooves or holes such as trenches are formed, the inner walls of these are also included in the board surface. The barrier layer according to the present invention is formed to suppress the diffusion of metal from the metal wiring into the part of the board made of insulating material. Therefore, in the wiring board of the present invention, it is preferable that the board surface in the part where the barrier layer is formed is made of insulating material.

本発明の課題を考慮すると、バリア層上に形成される金属配線を構成する金属は、基板の絶縁材料に拡散して影響を及ぼし得る金属である。金属配線の構成材料としては、現在主流となっている銅の他、比抵抗等の電気特性の観点からルテニウムやコバルトの適用も検討されている。これらの金属も高温下での絶縁体基板への拡散が懸念されることから本発明は有効である。 Considering the problem of the present invention, the metal constituting the metal wiring formed on the barrier layer is a metal that can diffuse into and affect the insulating material of the substrate. In addition to copper, which is currently the mainstream material for the metal wiring, the use of ruthenium and cobalt is also being considered from the perspective of electrical properties such as resistivity. The present invention is effective against these metals, as there are concerns that they may also diffuse into the insulating substrate at high temperatures.

Ｃ 本発明に係るバリア層の形成方法
本発明に係るバリア層はルテニウム薄膜と所定の金属酸化物薄膜とからなり、それぞれの薄膜を形成する上では広く公知の薄膜形成プロセスが適用できる。例えば、化学蒸着法以外の成膜プロセスであるスパッタリング（反応性スパッタリング）でも、ルテニウム薄膜と金属酸化物薄膜の形成自体は可能である。もっとも、金属配線の微細化による膜厚減少に対応するには、膜厚の小さいバリア層をカバレッジ性良く成膜する必要がある。また、上述したバリア層の選択的な成膜による構造的な低抵抗化も必要である。こうしたことから、本発明に係るバリア層の形成方法は、化学蒸着法に依るのが好ましい。 C. Method for forming a barrier layer according to the present invention The barrier layer according to the present invention is composed of a ruthenium thin film and a predetermined metal oxide thin film, and a widely known thin film formation process can be applied to form each thin film. For example, the formation of a ruthenium thin film and a metal oxide thin film is possible by sputtering (reactive sputtering), which is a film formation process other than chemical vapor deposition. However, in order to deal with the reduction in film thickness due to the miniaturization of metal wiring, it is necessary to form a barrier layer with a small film thickness with good coverage. In addition, it is also necessary to structurally reduce the resistance by selectively forming the barrier layer described above. For these reasons, it is preferable that the method for forming a barrier layer according to the present invention relies on chemical vapor deposition.

即ち、本発明に係るバリア層の形成方法は、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏのいずれかの金属の金属化合物をプリカーサとして化学蒸着法により基板上に第１の薄膜を形成する第１成膜工程と、Ｒｕの金属化合物をプリカーサとして化学蒸着法により前記第１の薄膜上に第２の薄膜を形成する第２成膜工程と、を含むバリア層の形成方法である。 That is, the method for forming a barrier layer according to the present invention is a method for forming a barrier layer that includes a first film formation step of forming a first thin film on a substrate by chemical vapor deposition using a metal compound of any one of Al, Zn, Mn, Ti, and Co as a precursor, and a second film formation step of forming a second thin film on the first thin film by chemical vapor deposition using a metal compound of Ru as a precursor.

化学蒸着法は、金属化合物からなるプリカーサを気化した原料ガスと反応ガスを基板表面に導入しつつ、基板上で金属化合物を分解し、当該金属又は金属酸化物を析出・堆積させて薄膜を製造する方法である。化学蒸着法は、原料ガス及び反応ガスの供給等の内容により化学気相蒸着法（ＣＶＤ法）と原子層堆積法（ＡＬＤ法）が知られている。 Chemical vapor deposition is a method for producing a thin film by introducing a source gas made of a vaporized precursor of a metal compound and a reactive gas onto the substrate surface, decomposing the metal compound on the substrate, and precipitating and depositing the metal or metal oxide. Chemical vapor deposition is known as chemical vapor deposition (CVD) and atomic layer deposition (ALD), depending on the supply of the source gas and reactive gas.

ＣＶＤ法は、一般的に原料ガスと反応ガスとを同時に基板上に導入し、所望の膜厚の薄膜となるまで反応させる成膜方法である。これに対しＡＬＤ法は、原料ガスを基板に導入し原料化合物を基板表面に吸着させる工程（原料吸着工程）、余剰な原料ガスを排気する工程（原料ガスパージ工程）、反応ガスを導入し基板表面に吸着した原料化合物と反応ガスとを表面上で反応させて薄膜を形成する工程（反応工程）、更に、余剰な反応ガスを排気する工程（反応ガスパージ工程）、の一連のステップを１サイクルとし、このサイクルを1回以上繰り返して所望の膜厚とする薄膜形成プロセスである。 The CVD method is a film formation method in which a source gas and a reactive gas are generally introduced simultaneously onto a substrate and reacted until a thin film of the desired thickness is formed. In contrast, the ALD method is a thin film formation process in which one cycle is made up of a series of steps, including a process of introducing a source gas onto a substrate and adsorbing the source compound onto the substrate surface (source adsorption process), a process of exhausting excess source gas (source gas purging process), a process of introducing a reactive gas and reacting the source compound adsorbed onto the substrate surface with the reactive gas on the surface to form a thin film (reaction process), and a process of exhausting excess reactive gas (reaction gas purging process). This cycle is repeated one or more times to form the desired film thickness.

化学蒸着法は、カバレッジ性が良好な薄膜を得ることができる。そして、本発明に係るバリア層を構成するＡｌ、Ｚｎ等の金属及びルテニウムについては、プリカーサ等の適切な選択により比較的低温のマイルドな条件で成膜可能である。これにより、後述する選択的な成膜を可能とする。尚、本発明のバリア層の形成方法には、ＣＶＤ法及びＡＬＤ法の双方が適用可能である。但し、バリア層について、特に厳密な膜厚制御を可能とする場合においては、上記の第１の成膜工程と第２の成膜工程の少なくともいずれかについてＡＬＤ法を適用するのがより好ましい。以下、第１成膜工程及び第２成膜工程よりなる、本発明に係るバリア層の形成方法についての基本的工程を説明する。そして、このバリア層の形成方法に基づき、基板上の所望の領域に選択的にバリア層を形成する方法について説明する。 Chemical vapor deposition can obtain a thin film with good coverage. Metals such as Al and Zn and ruthenium that constitute the barrier layer of the present invention can be formed under relatively low temperature and mild conditions by appropriately selecting precursors, etc. This allows selective film formation, which will be described later. Both CVD and ALD methods can be applied to the method of forming the barrier layer of the present invention. However, when it is particularly necessary to strictly control the film thickness of the barrier layer, it is more preferable to apply the ALD method to at least one of the first and second film formation steps. Below, the basic steps of the method of forming the barrier layer of the present invention, which consists of the first and second film formation steps, will be described. Then, a method of selectively forming a barrier layer in a desired area on a substrate based on this method of forming a barrier layer will be described.

Ｃ－１ 本発明に係るバリア層の基本的な形成方法
Ｃ－１－１ 第１成膜工程（金属酸化物薄膜の成膜）
第１成膜工程は、基板上に化学蒸着法により、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏのいずれかの金属の酸化物薄膜を形成する。原料ガスを生成するプリカーサとなる金属化合物としては、Ａｌについては、トリメチルアルミニウム、トリエチルアルミニウム、塩化アルミニウム等が挙げられる。また、Ｚｎについては、ジエチル亜鉛、ジメチル亜鉛、塩化亜鉛、酢酸亜鉛等が挙げられる。更に、Ｍｎについては、ビス（エチルシクロペンタジエニル）マンガン（ＩＩ）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）マンガン（ＩＩＩ）等が、Ｔｉについては、塩化チタン、オルトチタン酸テトライソプロピル、テトラキス（ジメチルアミド）チタン等が、Ｃｏについては、ビス（シクロペンタジエニル）コバルト（ＩＩ）、ヨウ化コバルト（ＩＩ）、ビス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）コバルト（ＩＩ）等が挙げられる。また、反応ガスは、酸素、水蒸気、水素、アンモニア、アルコール、オゾンと形成する金属酸化物薄膜に応じて選択される。 C-1 Basic method for forming a barrier layer according to the present invention C-1-1 First film formation step (forming a metal oxide thin film)
In the first film formation step, a thin film of an oxide of any one of metals Al, Zn, Mn, Ti, and Co is formed on a substrate by chemical vapor deposition. Metal compounds serving as precursors for generating source gases include trimethylaluminum, triethylaluminum, and aluminum chloride for Al. Also, diethylzinc, dimethylzinc, zinc chloride, and zinc acetate for Zn. Furthermore, bis(ethylcyclopentadienyl)manganese(II), tris(2,2,6,6-tetramethyl-3,5-heptanedionato)manganese(III), and the like are used for Mn; titanium chloride, tetraisopropyl orthotitanate, and tetrakis(dimethylamido)titanium are used for Ti; and bis(cyclopentadienyl)cobalt(II), cobalt iodide(II), and bis(2,2,6,6-tetramethyl-3,5-heptanedionato)cobalt(II) are used for Co. The reactive gas is selected from oxygen, water vapor, hydrogen, ammonia, alcohol, and ozone according to the metal oxide thin film to be formed.

上述したＡｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏの金属化合物は、比較的低温で分解し各金属を析出させて酸化物薄膜を形成することが可能である。第１成膜工程における反応条件としては、温度１００℃以上１５０℃以下とするのが好ましい。 The above-mentioned metal compounds of Al, Zn, Mn, Ti, and Co can be decomposed at a relatively low temperature to precipitate each metal and form an oxide thin film. The reaction conditions in the first film formation process are preferably a temperature of 100°C or higher and 150°C or lower.

第１成膜工程で形成する金属酸化物薄膜の膜厚は、ＣＶＤ法であれば、反応時間で制御される。また、ＡＬＤ法においては、上述した「原料吸着工程－原料ガスパージ工程－反応工程－反応ガスパージ工程」で構成されるサイクルの繰返し回数（サイクル数）で制御できる。また、ＡＬＤ法では原料吸着工程及び反応工程における原料ガス・反応ガス導入のパルス時間でも膜厚制御が可能である。 In the case of the CVD method, the thickness of the metal oxide thin film formed in the first film formation process is controlled by the reaction time. In the case of the ALD method, the thickness can be controlled by the number of repetitions (number of cycles) of the cycle consisting of the above-mentioned "source adsorption process - source gas purging process - reaction process - reaction gas purging process." In the ALD method, the thickness can also be controlled by the pulse time for introducing the source gas and reaction gas in the source adsorption process and reaction process.

Ｃ－１－２ 第２成膜工程（ルテニウム薄膜の成膜）
第２成膜工程も化学蒸着法により薄膜（ルテニウム薄膜）を形成する工程であり、基本的な方法は第１成膜工程と同じである。そして、ルテニウム薄膜のプリカーサとなるルテニウム化合物も低温での成膜を可能とする観点から各種の化合物が適用できる。 C-1-2 Second film formation process (formation of ruthenium thin film)
The second film formation process is also a process for forming a thin film (ruthenium thin film) by chemical vapor deposition, and the basic method is the same as that of the first film formation process. In addition, various compounds can be applied as the ruthenium compound serving as the precursor of the ruthenium thin film, from the viewpoint of enabling film formation at low temperatures.

ルテニウム薄膜のプリカーサとしては、下記化１に示すビス（エチルシクロペンタジエニル）ルテニウム（ＩＩ）が挙げられる。このプリカーサは、常温で液体であり蒸気圧が比較的高いことから、取扱い性や成膜温度の観点から従来からよく知られているルテニウム化合物（有機ルテニウム化合物）である。 An example of a precursor for ruthenium thin films is bis(ethylcyclopentadienyl)ruthenium(II), shown in Chemical Formula 1 below. This precursor is a liquid at room temperature and has a relatively high vapor pressure, so it is a ruthenium compound (organoruthenium compound) that has been well known from the viewpoints of ease of handling and film formation temperature.

（１）有機ルテニウム化合物Ａ

Figure 2024061924000002
(1) Organoruthenium Compound A
Figure 2024061924000002

また、近年においては、更なる成膜温度の低温化や反応ガスの選択範囲の拡大の観点から以下の（２）～（４）で説明する有機ルテニウム化合物（有機ルテニウム化合物Ｂ～Ｅと称する）が開発されている。 In recent years, the organoruthenium compounds described in (2) to (4) below (referred to as organoruthenium compounds B to E) have been developed in order to further lower the film formation temperature and expand the range of reaction gas options.

（２）有機ルテニウム化合物Ｂ

Figure 2024061924000003
（式中、配位子Ｌ１は、炭素数２以上１３以下の直鎖又は分枝鎖の鎖状炭化水素基又は環状炭化水素基である。また、配位子Ｘは、カルボニル配位子又はイソシアニド配位子、ピリジン配位子、アミン配位子、イミダゾール配位子、ピリダジン配位子、ピリミジン配位子、ピラジン配位子のいずれかである。 (2) Organoruthenium Compound B
Figure 2024061924000003
 (In the formula, the ligand L1 is a linear or branched chain hydrocarbon group or a cyclic hydrocarbon group having from 2 to 13 carbon atoms. The ligand X is any one of a carbonyl ligand, an isocyanide ligand, a pyridine ligand, an amine ligand, an imidazole ligand, a pyridazine ligand, a pyrimidine ligand, and a pyrazine ligand.

この有機ルテニウム化合物Ｂで構成されるプリカーサの具体的な例としては、下記式３の（η４－メチレン－１，３－プロパンジイル）トリカルボニルルテニウムや、式４の（η４－２－プロピリデン－１－イル，３－プロパンジイル）トリカルボニルルテニウムが挙げられる（Ｌ１：トリメチレンメタン系配位子、Ｘ：カルボニル配位子）。また、式５の［（η４－メチレン－１，３－プロパンジイル）－ルテニウム－ジカルボニル－（２－イソシアノ－２－メチルプロパン）］も挙げられる。 Specific examples of the precursor constituted by this organoruthenium compound B include (η 4 -methylene-1,3-propanediyl)tricarbonylruthenium of the following formula 3 and (η 4 -2-propylidene-1-yl,3-propanediyl)tricarbonylruthenium of the following formula 4 (L1: trimethylenemethane-based ligand, X: carbonyl ligand). Also included is [(η 4-methylene-1,3-propanediyl)-ruthenium-dicarbonyl-(2-isocyano-2-methylpropane)] of the following formula 5.

Figure 2024061924000004
Figure 2024061924000004

Figure 2024061924000005
Figure 2024061924000005

Figure 2024061924000006
Figure 2024061924000006

（３）有機ルテニウム化合物Ｃ

Figure 2024061924000007
（式中、Ｒ１、Ｒ２は、互いに同一でも異なっていてもよく、それぞれ、水素原子、炭素数１以上４以下のアルキル基のいずれか１種である。） (3) Organoruthenium Compound C
Figure 2024061924000007
 (In the formula, R 1 and R 2 may be the same or different, and each is one of a hydrogen atom and an alkyl group having 1 to 4 carbon atoms.)

この有機ルテニウム化合物Ｃで構成されるプリカーサの具体的な例としては、下記式のジカルボニル－ビス（５－メチル－２，４－ヘキサンジケトナト）ルテニウム（ＩＩ）が挙げられる。 A specific example of a precursor composed of this organoruthenium compound C is dicarbonyl-bis(5-methyl-2,4-hexanediketonato)ruthenium(II) of the following formula:

Figure 2024061924000008
Figure 2024061924000008

（４）有機ルテニウム化合物Ｄ

Figure 2024061924000009
（式中、配位子Ｌ２は、次式に示される（Ｌ２－１）又は（Ｌ２－２）のいずれかで示される配位子であり、１つの窒素原子を含む配位子である。） (4) Organoruthenium Compound D
Figure 2024061924000009
 (In the formula, the ligand L 2 is a ligand represented by either (L 2 -1) or (L 2 -2) shown in the following formula, and is a ligand containing one nitrogen atom.)

Figure 2024061924000010
（式中、＊は、ルテニウムに橋架け配位する原子の位置である。Ｒ３～Ｒ１０は、互いに同一でも異なっていてもよく、それぞれ、水素原子、炭素数１以上４以下のアルキル基のいずれか１種である。）
Figure 2024061924000010
 (In the formula, * indicates the position of an atom bridging and coordinating to ruthenium. R 3 to R 10 may be the same or different and each represents one of a hydrogen atom and an alkyl group having 1 to 4 carbon atoms.)

この有機ルテニウム化合物Ｄで構成されるプリカーサの具体的な例としては、下記式のヘキサカルボニル［μ－［（１，２－η）－３－メチル－Ｎ－（１－メチルプロピル）－１－ブテン－１－アミナト－κＣ２，κＮ１：κＮ１］］ジルテニウム（Ｒｕ－Ｒｕ）が挙げられる。 A specific example of the precursor constituted by this organoruthenium compound D is hexacarbonyl[μ-[(1,2-η)-3-methyl-N-(1-methylpropyl)-1-butene-1-aminato-κC 2 , κN 1 :κN 1 ]]diruthenium (Ru—Ru) of the following formula.

Figure 2024061924000011
Figure 2024061924000011

（５）有機ルテニウム化合物Ｅ

Figure 2024061924000012
（ルテニウムに配位する配位子Ｌ３及び配位子Ｌ４は、下記式で示される。 (5) Organoruthenium Compound E
Figure 2024061924000012
 (The ligands L3 and L4 coordinated to ruthenium are represented by the following formulas.

Figure 2024061924000013
（配位子Ｌ３、Ｌ４の置換基Ｒ１１～Ｒ２２は、それぞれ独立に、水素原子、炭素数１以上４以下の直鎖状若しくは分岐状のアルキル基のいずれかである。）
Figure 2024061924000013
 (The substituents R 11 to R 22 of the ligands L 3 and L 4 are each independently a hydrogen atom or a linear or branched alkyl group having 1 to 4 carbon atoms.)

この有機ルテニウム化合物Ｅで構成されるプリカーサの具体的な例としては、下記式のベンゼン（メチレン－１，３－プロパンジイル）ルテニウムや（メチレン－１，３－プロパンジイル）［１－メチル－４－（１－メチルエチル）ベンゼン］ルテニウムが挙げられる。 Specific examples of precursors composed of this organoruthenium compound E include benzene(methylene-1,3-propanediyl)ruthenium and (methylene-1,3-propanediyl)[1-methyl-4-(1-methylethyl)benzene]ruthenium of the following formulas.

Figure 2024061924000014
Figure 2024061924000014

上記の有機ルテニウム化合物はＣＶＤ法及びＡＬＤ法の双方のプリカーサとして利用可能である。化学蒸着法におけるルテニウム薄膜の成膜温度は、１５０℃以上４００℃以下とするのが好ましい。１５０℃未満では、有機ルテニウム化合物の分解反応が進行し難く成膜の進行が遅くなる。一方、成膜温度が４００℃を超えると均一な成膜が困難となると共に、基板へのダメージが懸念される等の問題がある。成膜温度とは、基板の表面温度であり、通常は基板の加熱温度により調節される。 The above organoruthenium compounds can be used as precursors for both the CVD and ALD methods. The deposition temperature for the ruthenium thin film in the chemical vapor deposition method is preferably 150°C or higher and 400°C or lower. If the temperature is lower than 150°C, the decomposition reaction of the organoruthenium compound does not proceed easily, and the deposition process proceeds slowly. On the other hand, if the deposition temperature exceeds 400°C, it becomes difficult to deposit a uniform film, and there are problems such as concerns about damage to the substrate. The deposition temperature is the surface temperature of the substrate, and is usually adjusted by the heating temperature of the substrate.

また、ルテニウム薄膜成膜のための反応ガスとしては、酸素やオゾン等の酸化性ガス若しくは水素、水蒸気、アンモニア、アミン化合物、ヒドラジン誘導体等の非酸化性ガスのいずれかが適用される。反応ガスは、有機ルテニウム化合物の分解特性に応じて選択される。例えば、上記有機ルテニウム化合物Ａは酸素等の酸化性ガスの使用が好ましい。一方、有機ルテニウム化合物Ｂ、Ｃ、Ｄ、Ｅは、酸化性ガス及び非酸化性ガスの双方が使用でき、いずれによってもルテニウム薄膜の成膜が可能である。 As the reactive gas for forming a ruthenium thin film, either an oxidizing gas such as oxygen or ozone, or a non-oxidizing gas such as hydrogen, water vapor, ammonia, an amine compound, or a hydrazine derivative, is used. The reactive gas is selected according to the decomposition characteristics of the organoruthenium compound. For example, it is preferable to use an oxidizing gas such as oxygen for the organoruthenium compound A. On the other hand, both oxidizing and non-oxidizing gases can be used for organoruthenium compounds B, C, D, and E, and a ruthenium thin film can be formed by any of them.

Ｃ－２ 本発明に係るバリア層の選択的形成
上記で例示した、多層配線における層間接続のためのビア底面のように、配線基板には金属配線が絶縁材料と接触しない領域が設定されることがある。こうした領域にはバリア層は必須とはならない。また、基板表面において絶縁材料で構成されていない領域にもバリア層の形成は必須ではない。そこで、これらの領域を非成膜領域としつつ、絶縁材料と金属配線とが接触し得る領域を成膜領域として選択的にバリア層を形成することで、バリア層全体としての膜厚が薄くなり金属配線の配線抵抗を低減することができる。 C-2 Selective formation of a barrier layer according to the present invention As in the above-mentioned example of the bottom surface of a via for interlayer connection in multilayer wiring, a wiring board may have a region where the metal wiring does not come into contact with an insulating material. A barrier layer is not essential in such a region. Moreover, the formation of a barrier layer is not essential in a region on the substrate surface that is not made of an insulating material. Therefore, by selectively forming a barrier layer on a region where the insulating material and the metal wiring may come into contact with each other as a film-forming region while making these regions non-film-forming regions, the film thickness of the barrier layer as a whole can be reduced, and the wiring resistance of the metal wiring can be reduced.

本発明に係るバリア層は、Ｚｎ等の金属酸化物薄膜（第１の薄膜）及びルテニウム薄膜（第２の薄膜）の積層構造であり、これらの薄膜は化学蒸着法により比較的低温で成膜可能である。これにより基板の成膜領域に選択的にバリア層を形成することができる。 The barrier layer according to the present invention has a laminated structure of a thin film of a metal oxide such as Zn (first thin film) and a thin film of ruthenium (second thin film), and these thin films can be formed at relatively low temperatures by chemical vapor deposition. This allows the barrier layer to be selectively formed in the film formation area of the substrate.

具体的な手法としては、少なくとも第１の薄膜の成膜温度よりも高温な分解温度を有する成膜阻害剤を予め非成膜領域に吸着させ、その後第１薄膜成膜工程及び第２成膜工程を行う。このようにすることで、非成膜領域上においては、少なくとも第１の薄膜は形成されず、本発明の２層構造のバリア層は形成されない。本発明の２層構造のバリア層は、成膜領域に選択的に形成されることとなる。本発明においては、上記の成膜阻害剤をインヒビターと称する。 As a specific method, a film formation inhibitor having a decomposition temperature higher than the film formation temperature of at least the first thin film is adsorbed in advance to the non-film formation area, and then the first thin film formation process and the second film formation process are carried out. In this way, at least the first thin film is not formed on the non-film formation area, and the barrier layer of the two-layer structure of the present invention is not formed. The barrier layer of the two-layer structure of the present invention is selectively formed in the film formation area. In the present invention, the above-mentioned film formation inhibitor is called an inhibitor.

上記のようなインヒビターの適用によるバリア層の選択的な形成は、従来バリア層として知られているＴｉＮ、ＴａＮ等の窒化物薄膜の形成では極めて困難である。これらの窒化物薄膜も化学蒸着法で成膜することはできるが、成膜条件として高温加熱或いはプラズマ照射等の高エネルギーのアシストが必要となる。かかる高エネルギー付与により分解・変質せずに耐え得る化合物がない。そのため、本発明と同様に非成膜領域にインヒビターとなる化合物を吸着させても、インヒビターがバリア層の形成時に分解するので、成膜領域への選択的成膜は極めて困難である。 Selective formation of a barrier layer by applying the above-mentioned inhibitor is extremely difficult when forming thin nitride films such as TiN and TaN, which are conventionally known as barrier layers. Although these nitride thin films can also be formed by chemical vapor deposition, the film formation conditions require high-energy assistance such as high-temperature heating or plasma irradiation. There are no compounds that can withstand the application of such high energy without decomposing or changing in quality. Therefore, even if a compound that acts as an inhibitor is adsorbed in the non-film formation area as in the present invention, the inhibitor decomposes when the barrier layer is formed, making selective film formation in the film formation area extremely difficult.

本発明でインヒビターとして使用される化合物の要件としては、第1に、その分解温度が少なくとも第１の薄膜（金属酸化物薄膜）の成膜温度よりも高温であることである。また、第２に、インヒビターは、基板の非成膜領域へ吸着した後、その表面での金属酸化物等の析出反応を阻害し得る化合物であることが好ましい。これらにより、インヒビターは少なくとも第１の薄膜の成膜を抑制して非成膜領域でのバリア層形成を防ぐこととなる。尚、上記要件において、金属酸化物等の析出反応の阻害とは、原料ガス（金属化合物）の基板表面への吸着を阻害すること等により、金属酸化物等の析出反応を生じさせない作用である。 The requirements for the compound used as the inhibitor in the present invention are, first, that its decomposition temperature is at least higher than the deposition temperature of the first thin film (metal oxide thin film). Secondly, it is preferable that the inhibitor is a compound that can inhibit the deposition reaction of metal oxides, etc. on the surface after being adsorbed to the non-deposition area of the substrate. As a result, the inhibitor suppresses the deposition of at least the first thin film and prevents the formation of a barrier layer in the non-deposition area. In the above requirements, the inhibition of the deposition reaction of metal oxides, etc. refers to the action of preventing the deposition reaction of metal oxides, etc. from occurring by, for example, inhibiting the adsorption of the source gas (metal compound) to the substrate surface.

尚、インヒビターとなる化合物の分解温度については、第１の薄膜の成膜温度よりも高温であることは必要であるが、第２の薄膜の成膜温度よりも高温であることは必須ではない。インヒビターの分解温度が少なくとも第１の薄膜の成膜温度よりも高温であれば、第１の薄膜の成膜が阻害され本発明に係る２層構造のバリア層は形成されないからである。但し、インヒビターの分解温度は、第２の薄膜の成膜温度よりも高温であってもよい。 The decomposition temperature of the inhibitor compound must be higher than the deposition temperature of the first thin film, but it does not have to be higher than the deposition temperature of the second thin film. If the decomposition temperature of the inhibitor is at least higher than the deposition temperature of the first thin film, deposition of the first thin film will be inhibited and the two-layer barrier layer according to the present invention will not be formed. However, the decomposition temperature of the inhibitor may be higher than the deposition temperature of the second thin film.

更に、インヒビターの特性に関しては、バリア層の保護対象である絶縁材料に吸着し難い一方で、銅等の配線材料には吸着可能な特性を有する化合物がより好ましい。かかる選択的な吸着特性を有するインヒビター化合物であれば、効率的に非成膜領域での成膜を阻害できる。 Furthermore, in terms of inhibitor properties, it is more preferable for the compound to have properties that make it difficult for the barrier layer to adsorb to the insulating material that is the object of protection, but that allow it to adsorb to wiring materials such as copper. An inhibitor compound with such selective adsorption properties can efficiently inhibit film formation in non-film formation areas.

上記の条件に基づき本発明で好ましいインヒビター化合物として、チオール化合物、ホスホン酸化合物、芳香族化合物、アルキン化合物が挙げられる。具体的には、チオール化合物としては、ドデカンチオール（ＤＤＴ）、エタンチオール、オクタデカンチオール等が挙げられ、ホスホン酸化合物としてオクタデシルホスホン酸等が挙げられる。芳香族化合物としては、アニリン等が挙げられる。アルキン化合物としては、４－オクチンや３－ヘキシン等が挙げられる。 Based on the above conditions, preferred inhibitor compounds in the present invention include thiol compounds, phosphonic acid compounds, aromatic compounds, and alkyne compounds. Specifically, thiol compounds include dodecanethiol (DDT), ethanethiol, octadecanethiol, etc., and phosphonic acid compounds include octadecylphosphonic acid, etc. Aromatic compounds include aniline, etc. Alkyne compounds include 4-octyne, 3-hexyne, etc.

化学蒸着法による第１、第２成膜工程を含む、上述した本発明に係るバリア層の基本的な形成方法において、選択的な成膜のためにインヒビターを適用する際のバリア層の形成工程では、まず、第１成膜工程の前に、インヒビターを非成膜領域に吸着させる。インヒビターの吸着は、インヒビターを加熱気化し、インヒビターを含むガスを基板に供給する。このとき、上記で好ましいインヒビターとして挙げた、絶縁材料に吸着し難い一方で配線材料には吸着可能な特性を有する化合物（チオール化合物等）を使用すれば、特段の操作なく非成膜領域に選択的にインヒビターを吸着させることができる。また、そのような吸着特性を有しないインヒビターを非成膜領域に吸着させる方法としては、一旦基板全体に対し不作為にインヒビターを吸着させた後、ＵＶリソグラフィ等で成膜領域のインヒビターを除去すれば良い。 In the basic method for forming a barrier layer according to the present invention described above, including the first and second film-forming steps by chemical vapor deposition, in the barrier layer forming step when an inhibitor is applied for selective film formation, the inhibitor is first adsorbed to the non-film-forming region before the first film-forming step. The inhibitor is adsorbed by heating and vaporizing the inhibitor, and a gas containing the inhibitor is supplied to the substrate. In this case, if a compound (such as a thiol compound) that is difficult to adsorb to insulating materials but has the property of being adsorbable to wiring materials, as listed above as a preferred inhibitor, is used, the inhibitor can be selectively adsorbed to the non-film-forming region without any special operation. In addition, as a method for adsorbing an inhibitor that does not have such adsorption properties to the non-film-forming region, the inhibitor can be adsorbed randomly to the entire substrate once, and then the inhibitor in the film-forming region can be removed by UV lithography or the like.

インヒビターを吸着させるときには、基板温度を２５℃以上１５０℃以下とすることが好ましい。また、基板へのインヒビターの吸着量については、水滴接触角（ＷＣＡ値）がインヒビター吸着前の状態に対して３０°以上増大した状態にするのが好ましい。インヒビターの吸着特性は、基板中の非成膜領域の材質によっても相違することから、インヒビターの供給量や基板温度等を調整しつつ、ＷＣＡ値の変化幅が好適になるようにする。尚、インヒビターの供給後は、供給停止から必要に応じて不活性ガス等のパージガスを流通し、反応系から余剰のインヒビターをパージすることが好ましい。 When the inhibitor is adsorbed, it is preferable to set the substrate temperature to 25°C or higher and 150°C or lower. In addition, it is preferable to increase the amount of inhibitor adsorbed to the substrate by 30° or more compared to the state before the inhibitor is adsorbed. Since the adsorption characteristics of the inhibitor differ depending on the material of the non-film-forming area in the substrate, the amount of inhibitor supplied and the substrate temperature are adjusted to obtain an appropriate range of change in the WCA value. After the inhibitor is supplied, it is preferable to stop the supply and then circulate a purge gas such as an inert gas as necessary to purge the excess inhibitor from the reaction system.

上記のようにして基板の非成膜領域にインヒビターを吸着後は、上記基本工程に従って、第１成膜工程及び第２成膜工程で各薄膜を形成する。このとき、インヒビターの分解温度は少なくとも第１成膜工程の成膜温度よりも高温であるので、インヒビターは非成膜領域上で吸着した状態を維持しているので、非成膜領域で第１の薄膜が形成されることはない。そして、第２成膜工程後は、成膜領域に本発明に係るバリア層が形成される。 After the inhibitor is adsorbed to the non-film-forming areas of the substrate as described above, thin films are formed in the first and second film-forming steps according to the basic steps described above. At this time, the decomposition temperature of the inhibitor is at least higher than the film-forming temperature in the first film-forming step, so the inhibitor maintains its adsorbed state on the non-film-forming areas, and the first thin film is not formed in the non-film-forming areas. Then, after the second film-forming step, the barrier layer according to the present invention is formed in the film-forming areas.

インヒビターの分解温度が、第１成膜工程の成膜温度よりも高温であるが、第２成膜工程の成膜温度よりも低温である場合、インヒビターは第２成膜工程で分解する。そのため、インヒビターの分解除去の工程は、必ずしも必須ではない。但し、インヒビターを除去せずに第２成膜工程を行うと、インヒビター分解に生じる炭素等の成分がルテニウム薄膜（第２の薄膜）を汚染するおそれがある。そのため、本発明では、第１成膜工程の後、非成膜領域上のインヒビターを除去する除去工程を含み、除去工程後に第２成膜工程を行うことがより好ましい。 If the decomposition temperature of the inhibitor is higher than the film formation temperature of the first film formation process but lower than the film formation temperature of the second film formation process, the inhibitor will decompose in the second film formation process. Therefore, the process of decomposing and removing the inhibitor is not necessarily required. However, if the second film formation process is performed without removing the inhibitor, components such as carbon generated during the inhibitor decomposition may contaminate the ruthenium thin film (second thin film). Therefore, in the present invention, it is more preferable to include a removal process of removing the inhibitor on the non-film formation area after the first film formation process, and to perform the second film formation process after the removal process.

インヒビターは、その分解温度以上の温度で加熱することで除去可能である。インヒビターの分解温度は、少なくとも第１成膜工程の成膜温度よりも高温であるので、第１成膜工程の成膜温度に対して１００℃以上の温度で加熱すれば良い。加熱温度の上限としては、３００℃以下とするのが好ましい。また、インヒビターの分解除去の際には、プラズマ照射のもとで基板を加熱することで、加熱温度を低温化させて除去を促進することができる。プラズマ処理における雰囲気は、水素、酸素、窒素等とするのが好ましい。 The inhibitor can be removed by heating at a temperature equal to or higher than its decomposition temperature. The decomposition temperature of the inhibitor is at least higher than the film formation temperature in the first film formation process, so the inhibitor may be heated at a temperature equal to or higher than the film formation temperature in the first film formation process by 100°C. The upper limit of the heating temperature is preferably 300°C or lower. When decomposing and removing the inhibitor, the substrate can be heated under plasma irradiation to lower the heating temperature and promote removal. The atmosphere in the plasma treatment is preferably hydrogen, oxygen, nitrogen, or the like.

第２成膜工程の成膜温度を超える分解温度を有するインヒビターが使用されるとき、上記のインヒビターの除去工程は、第２成膜工程の後に行っても良い。この場合、加熱温度が高温となる傾向があるものの、プラズマ照射の併用により除去可能である。 When an inhibitor having a decomposition temperature higher than the film-forming temperature of the second film-forming process is used, the inhibitor removal process may be carried out after the second film-forming process. In this case, the heating temperature tends to be high, but the inhibitor can be removed by using plasma irradiation in combination.

以上説明したとおり、本発明に係る金属配線用のバリア層は、Ｚｎ等の所定金属の金属酸化物薄膜とルテニウム薄膜とで構成される２層構造を有する。ルテニウム薄膜は、単独での拡散抑制効果はさほど高くないが、金属酸化物薄膜との協同によって極めて有効な拡散抑制作用を有する。本発明は、バリア層の薄化に対応可能であり、その分金属配線の体積を確保することができる。また、本発明のバリア層は、金属配線との密着性も良好であるので、シード層やライナー層も不要となる。これらにより本発明は、微細化による金属配線の配線抵抗上昇の課題を有効に解決できる。 As explained above, the barrier layer for metal wiring according to the present invention has a two-layer structure consisting of a thin metal oxide film of a specific metal such as Zn and a thin ruthenium film. Although the ruthenium thin film alone does not have a very high diffusion suppression effect, it has an extremely effective diffusion suppression effect in cooperation with the thin metal oxide film. The present invention can accommodate a thinner barrier layer, which allows the volume of the metal wiring to be secured accordingly. In addition, the barrier layer of the present invention has good adhesion to the metal wiring, so a seed layer or liner layer is not required. As a result, the present invention can effectively solve the problem of increased wiring resistance of metal wiring due to miniaturization.

本実施形態のバリア層（Ｒｕ薄膜／ＺｎＯ薄膜）の形成工程を説明するフロー図。FIG. 2 is a flow diagram illustrating a process for forming a barrier layer (Ru thin film/ZnO thin film) according to the present embodiment. 実施例１（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（１ｎｍ）／Ｓｉ）の高温熱処理後のＸＲＤプロファイル。XRD profile of Example 1 (Cu/Ru(4 nm)/ZnO(1 nm)/Si) after high-temperature heat treatment. 実施例２（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（２ｎｍ）／Ｓｉ）の高温熱処理後のＸＲＤプロファイル。XRD profile of Example 2 (Cu/Ru(4 nm)/ZnO(2 nm)/Si) after high-temperature heat treatment. 比較例（Ｃｕ／Ｒｕ（５ｎｍ）／Ｓｉ）の高温熱処理後のＸＲＤプロファイル。XRD profile after high-temperature heat treatment of the comparative example (Cu/Ru(5 nm)/Si). 実施例１、実施例２、比較例の高温熱処理後の抵抗値の測定結果を示すグラフ。4 is a graph showing the measurement results of resistance values after high-temperature heat treatment in Example 1, Example 2, and Comparative Example. 実施例１（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（１ｎｍ）／Ｓｉ）と比較例（Ｃｕ／Ｒｕ（５ｎｍ）／Ｓｉ）の界面接着エネルギーの測定結果を示すグラフ。Graph showing the measurement results of the interfacial adhesion energy of Example 1 (Cu/Ru(4 nm)/ZnO(1 nm)/Si) and Comparative Example (Cu/Ru(5 nm)/Si). 第２実施形態で予備的に検討した基板にドデカンチオールを吸着させたときの供給時間とＷＣＡ値の変化を示す図。FIG. 13 is a graph showing the change in WCA value versus supply time when dodecanethiol is adsorbed onto a substrate that is preliminarily examined in the second embodiment. 第２実施形態で予備的に検討した基板にドデカンチオールを吸着させたときの基板温度とＷＣＡ値の変化を示す図。FIG. 13 is a diagram showing the change in substrate temperature and WCA value when dodecanethiol is adsorbed onto a substrate preliminarily examined in the second embodiment. 第２実施形態で予備的に検討した基板にドデカンチオールを吸着させたときのＡＬＤのサイクル数とＺｎ濃度の変化を示す図。FIG. 13 is a graph showing the change in Zn concentration versus the number of ALD cycles when dodecanethiol is adsorbed onto a substrate that is preliminarily examined in the second embodiment. 第２実施形態で予備的に検討したドデカンチオールで処理された基板にＺｎＯ薄膜を成膜したときの膜厚変化を示す図。FIG. 13 is a diagram showing a change in film thickness when a ZnO thin film is formed on a substrate treated with dodecanethiol, which was preliminarily examined in the second embodiment. 第２実施形態で選択的にバリア層を形成したときのＲｕ薄膜のサイクル数と膜厚の対応を示す図。FIG. 11 is a graph showing the relationship between the number of cycles and the film thickness of a Ru thin film when a barrier layer is selectively formed in the second embodiment.

第１実施形態：以下、本発明の実施形態について説明する。本実施形態では、第１の薄膜である金属酸化物薄膜としてＺｎ酸化物の薄膜（ＺｎＯ薄膜）を基板に成膜し、ＺｎＯ薄膜の上にルテニウム薄膜を成膜してバリア層を形成した。そして、このバリア層の上に銅を成膜し、バリア層による銅の拡散抑制作用について検討した。 First embodiment : Hereinafter, an embodiment of the present invention will be described. In this embodiment, a thin film of Zn oxide (ZnO thin film) is formed on a substrate as a metal oxide thin film, which is a first thin film, and a ruthenium thin film is formed on the ZnO thin film to form a barrier layer. Then, a copper film is formed on this barrier layer, and the copper diffusion suppression effect of the barrier layer is examined.

本実施形態では、ＺｎＯ薄膜及びルテニウム薄膜をＡＬＤ法で成膜してバリア層を形成した。本実施形態のバリア層形成のフローを図１に示す。ＡＬＤ法に基づく第１成膜工程及び第２成膜工程は、いずれも、（ｉ）原料ガスを基板に導入する吸着工程、（ｉｉ）余剰な原料ガスを排気する原料ガスパージ工程、（ｉｉｉ）反応ガスを導入し薄膜を形成する反応工程、（ｉｖ）余剰な反応ガスを排気する反応ガスパージ工程で構成される。そして、各成膜工程では、これらのステップを１サイクルとして、目標の膜厚となるまで繰り返す。 In this embodiment, a ZnO thin film and a ruthenium thin film are formed by the ALD method to form a barrier layer. The flow of forming the barrier layer in this embodiment is shown in FIG. 1. The first and second film formation processes based on the ALD method are both composed of (i) an adsorption process for introducing a source gas into a substrate, (ii) a source gas purging process for exhausting excess source gas, (iii) a reaction process for introducing a reaction gas to form a thin film, and (iv) a reaction gas purging process for exhausting excess reaction gas. In each film formation process, these steps constitute one cycle and are repeated until the target film thickness is reached.

〔第１成膜工程（ＺｎＯ薄膜の成膜）〕
本実施形態では、基板としてＳｉウエハー（寸法２ｃｍ×２ｃｍ）を用意し、基板表面に第１の薄膜であるＺｎＯ薄膜をＡＬＤ法で成膜した。ＺｎＯ薄膜のプリカーサとなる亜鉛化合物にはジエチル亜鉛（下記式）を用いた。 [First film formation process (ZnO thin film formation)]
In this embodiment, a Si wafer (2 cm x 2 cm) was prepared as a substrate, and a ZnO thin film was formed as a first thin film on the surface of the substrate by the ALD method. Diethyl zinc (formula below) was used as the zinc compound serving as a precursor of the ZnO thin film.

Figure 2024061924000015
Figure 2024061924000015

〔第２成膜工程（ルテニウム薄膜の成膜）〕
次に、ルテニウム薄膜のプリカーサとなるルテニウム化合物として、（η４－メチレン－１，３－プロパンジイル）トリカルボニルルテニウム（上記化３）を用いてルテニウム薄膜を成膜した。 [Second film formation process (formation of ruthenium thin film)]
Next, a ruthenium thin film was formed using (η 4 -methylene-1,3-propanediyl)tricarbonylruthenium (the above formula 3) as a ruthenium compound serving as a precursor of the ruthenium thin film.

本実施形態における第１成膜工程及び第２成膜工程の成膜条件は以下のようにした。 In this embodiment, the film formation conditions for the first and second film formation processes were as follows:

第１成膜工程条件
（ｉ）原料ガス導入工程
・原料加熱温度：１０℃
・基板温度：１２０℃
・導入時間：１秒
（ｉｉ）原料ガスパージ工程
・パージガス：窒素（１００ｓｃｃｍ）
・導入時間：１０秒
（ｉｉｉ）反応ガス導入工程
・反応ガス：Ｈ２Ｏ（水蒸気）
・導入時間：１秒
（ｉｖ）反応ガスパージ工程
・パージガス：窒素（１００ｓｃｃｍ）
・導入時間：３０秒 First film formation process conditions (i) Source gas introduction process/source gas heating temperature: 10° C.
Substrate temperature: 120° C.
Introduction time: 1 second (ii) Raw material gas purge step Purge gas: Nitrogen (100 sccm)
Introduction time: 10 seconds (iii) Reactive gas introduction step Reactive gas: H 2 O (water vapor)
Introduction time: 1 second (iv) Reaction gas purge step Purge gas: Nitrogen (100 sccm)
・Introduction time: 30 seconds

第２成膜工程条件
（ｉ）原料ガス導入工程
・原料加熱温度：１０℃
・基板温度：２２０℃
・キャリアガス：窒素（５０ｓｃｃｍ）
・導入時間：１０秒
（ｉｉ）原料ガスパージ工程
・パージガス：窒素（１００ｓｃｃｍ）
・導入時間：１０秒
（ｉｉｉ）反応ガス導入工程
・反応ガス：酸素（５０ｓｃｃｍ）
・導入時間：１０秒
（ｉｖ）反応ガスパージ工程
・パージガス：窒素（１００ｓｃｃｍ）
・導入時間：１０秒 Second film formation process conditions (i) Source gas introduction process/source gas heating temperature: 10° C.
Substrate temperature: 220° C.
Carrier gas: Nitrogen (50 sccm)
Introduction time: 10 seconds (ii) Raw material gas purge step Purge gas: Nitrogen (100 sccm)
Introduction time: 10 seconds (iii) Reaction gas introduction step Reaction gas: oxygen (50 sccm)
Introduction time: 10 seconds (iv) Reaction gas purge step Purge gas: Nitrogen (100 sccm)
Introduction time: 10 seconds

本実施形態では、ルテニウム薄膜の膜厚を４ｎｍと設定し、ＺｎＯ薄膜の膜厚を１ｎｍ（実施例１）、２ｎｍ（実施例２）としたバリア層と、ＺｎＯ薄膜のない膜厚５ｎｍのルテニウム薄膜のみからなるバリア層（比較例）を作成した。これらの薄膜の膜厚は、サイクル数の調整により制御した。そして、実施例１、２と比較例のバリア層の表面に銅をスパッタリング法で成膜（膜厚６０ｎｍ）して各種評価用の積層構造のサンプルを作製した。 In this embodiment, the thickness of the ruthenium thin film was set to 4 nm, and a barrier layer was created in which the thickness of the ZnO thin film was 1 nm (Example 1) or 2 nm (Example 2), and a barrier layer (Comparative Example) was created that was made of only a ruthenium thin film with a thickness of 5 nm and no ZnO thin film. The thickness of these thin films was controlled by adjusting the number of cycles. Then, a copper film (thickness 60 nm) was formed by sputtering on the surface of the barrier layer of Examples 1 and 2 and the Comparative Example to prepare samples of stacked structures for various evaluations.

［バリア層の拡散抑制効果の確認（ＸＲＤ分析）］
実施例１（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（１ｎｍ）／Ｓｉ）、実施例２（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（２ｎｍ）／Ｓｉ）、比較例（Ｃｕ／Ｒｕ（５ｎｍ）／Ｓｉ）の各サンプルについて高温熱処理試験を行い、バリア層による銅の基板（Ｓｉ）への拡散抑制効果を確認した。この評価試験では、各サンプルを真空中で５００℃、５５０℃、６５０℃、７００℃、８００℃で加熱した後、ＸＲＤ分析を行った。銅の基板への拡散が生じる場合には、ＸＲＤスペクトルに銅シリサイド（Ｃｕ３Ｓｉ）のピークが発現することとなるので、銅シリサイドのピークが発生した段階で銅の基板への拡散が生じたと判定した。実施例１、２及び比較例の各サンプルについての試験結果を図２～図４に示す。 [Confirmation of the diffusion suppression effect of the barrier layer (XRD analysis)]
A high-temperature heat treatment test was performed on each sample of Example 1 (Cu/Ru(4 nm)/ZnO(1 nm)/Si), Example 2 (Cu/Ru(4 nm)/ZnO(2 nm)/Si), and Comparative Example (Cu/Ru(5 nm)/Si) to confirm the effect of the barrier layer in suppressing the diffusion of copper into the substrate (Si). In this evaluation test, each sample was heated in a vacuum at 500°C, 550°C, 650°C, 700°C, and 800°C, and then XRD analysis was performed. When copper diffusion into the substrate occurs, a peak of copper silicide (Cu 3 Si) appears in the XRD spectrum, so it was determined that copper diffusion into the substrate occurred at the stage when the peak of copper silicide appeared. The test results for each sample of Examples 1 and 2 and Comparative Example are shown in Figures 2 to 4.

図４の比較例（Ｃｕ／Ｒｕ（５ｎｍ）／Ｓｉ）の結果からみると、ルテニウム薄膜単独で構成されたバリア層は、５００℃での加熱に対しては拡散抑制効果を有する。しかし、５５０℃の段階で銅シリサイドのピークがみられたことから、５５０℃では拡散抑制効果が低下したことが分かる。これに対し図２、３を参照すると、実施例１（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（１ｎｍ）／Ｓｉ）及び実施例２（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（２ｎｍ）／Ｓｉ）では、５５０℃の加熱でも銅シリサイドのピークは観られない。つまり、ルテニウム薄膜にＺｎＯ薄膜を組み合わせたことにより、銅の拡散抑制効果が向上したことが確認された。また、銅シリサイドの発現は、実施例１（ＺｎＯ膜厚１ｎｍ）では６５０℃であったが、実施例２（ＺｎＯ膜厚２ｎｍ）では８００℃であった。ルテニウム薄膜へのＺｎＯ薄膜の追加によるバリア層の拡散抑制効果の向上は、ＺｎＯ薄膜の膜厚の増大によって高くなることがわかる。 From the results of the comparative example (Cu/Ru (5 nm)/Si) in Figure 4, a barrier layer composed of a ruthenium thin film alone has a diffusion suppression effect when heated at 500°C. However, since a copper silicide peak was observed at the 550°C stage, it can be seen that the diffusion suppression effect decreased at 550°C. In contrast, referring to Figures 2 and 3, in Example 1 (Cu/Ru (4 nm)/ZnO (1 nm)/Si) and Example 2 (Cu/Ru (4 nm)/ZnO (2 nm)/Si), no copper silicide peak was observed even when heated at 550°C. In other words, it was confirmed that the copper diffusion suppression effect was improved by combining a ruthenium thin film with a ZnO thin film. In addition, the appearance of copper silicide was 650°C in Example 1 (ZnO film thickness 1 nm), but 800°C in Example 2 (ZnO film thickness 2 nm). It can be seen that the improvement in the diffusion suppression effect of the barrier layer due to the addition of a ZnO thin film to a ruthenium thin film increases with the increase in the thickness of the ZnO thin film.

［バリア層の拡散抑制効果の確認（抵抗測定）］
上記の高温熱処理試験では、各温度で熱処理後の積層構造についての比抵抗値（シート比抵抗値）を測定している。比抵抗の測定は４探針法にて測定した。この測定の結果を図５に示す。この結果を図５に示すが、５５０℃で銅の基板への拡散が生じた比較例（Ｃｕ／Ｒｕ（５ｎｍ）／Ｓｉ）は、やはり５５０℃以上で抵抗値の増大が確認された。一方、実施例１（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（１ｎｍ）／Ｓｉ）では６００℃まで、実施例２（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（２ｎｍ）／Ｓｉ）では７００℃まで抵抗値の増大は観られず、上記のＸＲＤの結果に符合していた。
バリア層としてのルテニウム薄膜は、５００℃程度までの高温では銅の拡散抑制効果を有するものの、それ以上の高温域では効果が低下するといえる。そして、ルテニウム薄膜の下地としてＺｎＯ薄膜を付加することで、バリア層としての拡散抑制効果が強化される。このＺｎＯ薄膜の効果は、膜厚１ｎｍの極薄であっても有効である。 [Confirmation of the diffusion suppression effect of the barrier layer (resistance measurement)]
In the high-temperature heat treatment test, the resistivity (sheet resistivity) of the laminated structure after heat treatment at each temperature was measured. The resistivity was measured by a four-probe method. The results of this measurement are shown in FIG. 5. The results are shown in FIG. 5, and in the comparative example (Cu/Ru(5 nm)/Si) in which copper diffusion into the substrate occurred at 550° C., an increase in the resistance was also confirmed at 550° C. or higher. On the other hand, no increase in the resistance was observed up to 600° C. in Example 1 (Cu/Ru(4 nm)/ZnO(1 nm)/Si) and up to 700° C. in Example 2 (Cu/Ru(4 nm)/ZnO(2 nm)/Si), which agreed with the above XRD results.
The ruthenium thin film as a barrier layer has a copper diffusion suppression effect at high temperatures up to about 500°C, but the effect decreases at higher temperatures. The diffusion suppression effect as a barrier layer is strengthened by adding a ZnO thin film as a base for the ruthenium thin film. The effect of this ZnO thin film is effective even if it is extremely thin, with a thickness of 1 nm.

［バリア層の密着性の評価］
次に、実施例１（Ｃｕ／Ｒｕ（４ｎｍ）／ＺｎＯ（１ｎｍ）／Ｓｉ）と比較例（Ｃｕ／Ｒｕ（５ｎｍ）／Ｓｉ）について、バリア層の密着性を評価した。密着性評価は、ＤＣＢ（Ｄｏｕｂｌｅ
Ｃａｎｔｉｌｅｖｅｒ Ｂｅａｍ）試験による界面接着エネルギーの測定に基づいた。ＤＣＢ試験では、各サンプルの銅層に基板と同寸法のＳｉウエハーをエポキシ系接着剤で接着にして試験片を作成した。そして、試験片の表裏両面の端部から引張負荷をかけ、その際の荷重と亀裂開口部の変位の関係から界面接着エネルギーを算出した。 [Evaluation of Adhesion of Barrier Layer]
Next, the adhesion of the barrier layer was evaluated for Example 1 (Cu/Ru(4 nm)/ZnO(1 nm)/Si) and the comparative example (Cu/Ru(5 nm)/Si).
The interfacial adhesion energy was measured by a Cantilever Beam (DCB) test. In the DCB test, a test piece was prepared by bonding a Si wafer of the same size as the substrate to the copper layer of each sample with an epoxy adhesive. A tensile load was applied to the ends of both the front and back sides of the test piece, and the interfacial adhesion energy was calculated from the relationship between the load and the displacement of the crack opening.

上記密着性評価試験の結果を図６に示す。図６から、実施例１のルテニウム薄膜とＺｎＯ薄膜とからなるバリア層は、ＺｎＯ薄膜のない比較例のバリア層に対し、極めて高い界面接着エネルギーを示し、本発明のバリア層は基板に対する密着性も良好であることが確認された。 The results of the adhesion evaluation test are shown in Figure 6. As can be seen from Figure 6, the barrier layer made of a ruthenium thin film and a ZnO thin film in Example 1 exhibited extremely high interfacial adhesion energy compared to the barrier layer of the comparative example that did not have a ZnO thin film, and it was confirmed that the barrier layer of the present invention also has good adhesion to the substrate.

第２実施形態：本実施形態では、本発明に係るバリア層に関し、インヒビターを適用する選択的形成の可否について検討した。ここでは、基板としてＳｉＯ２絶縁層（１００ｎｍ）を有するＳｉウエハー（寸法４ｃｍ×４ｃｍ）を用意し、この基板の中心付近にスパッタリングでＣｕ膜を成膜して非成膜領域（２ｃｍ×２ｃｍ）を形成したそして、インヒビターとしてドデカンチオール（ＤＤＴ）を用い、ＺｎＯ薄膜とルテニウム薄膜とかならなるバリア層を基板のＳｉＯ２領域に形成することとした。 Second embodiment : In this embodiment, the possibility of selective formation of the barrier layer according to the present invention by applying an inhibitor was examined. Here, a Si wafer (4 cm x 4 cm) having a SiO2 insulating layer (100 nm) was prepared as a substrate, and a Cu film was formed by sputtering near the center of the substrate to form a non-film-formed region (2 cm x 2 cm). Then, dodecanethiol (DDT) was used as an inhibitor to form a barrier layer consisting of a ZnO thin film and a ruthenium thin film in the SiO2 region of the substrate.

［予備的検討］
バリア層の形成の前に、予備的検討として、基板の成膜領域（ＳｉＯ２領域）及び非成膜領域（Ｃｕ領域）に対するインヒビターの吸着特性とＺｎＯ薄膜の形成の可否を検討した。 [Preliminary study]
Prior to the formation of the barrier layer, a preliminary study was carried out to examine the adsorption characteristics of the inhibitor on the deposition area ( SiO2 area) and non-deposition area (Cu area) of the substrate and the possibility of forming a ZnO thin film.

まず、ＤＤＴの供給量と基板表面のＷＣＡ値との関係を確認した。８５℃で加熱してガス化したＤＤＴを所定のパルス時間（Ｙ秒）で供給し、供給を停止して８０秒後に窒素ガスで１２０秒パージした。ＤＤＴ供給のパルス時間Ｙは、１０秒、１５秒、３０秒、６０秒、９０秒とした。各パルス時間でＤＤＴを供給し、パージした後の基板を回収して基板表面の水の接触角を測定することでＷＣＡ値を測定した。 First, the relationship between the amount of DDT supplied and the WCA value of the substrate surface was confirmed. DDT was heated to 85°C and gasified, and supplied for a specified pulse time (Y seconds), and 80 seconds after the supply was stopped, the substrate was purged with nitrogen gas for 120 seconds. The pulse time Y for DDT supply was 10 seconds, 15 seconds, 30 seconds, 60 seconds, and 90 seconds. DDT was supplied for each pulse time, and the substrate was recovered after purging, and the WCA value was measured by measuring the contact angle of water on the substrate surface.

上記条件でＤＤＴを供給後の基板の各領域におけるＷＣＡ値の測定結果を図７に示す。図７から、基板のＳｉＯ２領域におけるＷＣＡ値は、ほとんど変化していない。このことから、ＤＤＴはＳｉＯ２には吸着していないことがわかる。一方、Ｃｕ領域では、パルス時間０秒～１５秒の間では時間（供給量）の増大と共にＷＣＡ値が上昇し、１５秒以上ではＷＣＡ値にほとんど変化がない。このことから、基板のＣｕ領域においては、ＤＤＴは供給量と共に吸着量が増加するが、所定時間（本実施形態では１５秒）を超えると吸着量は飽和することが確認される。 FIG. 7 shows the measurement results of the WCA value in each region of the substrate after DDT was supplied under the above conditions. From FIG. 7, the WCA value in the SiO2 region of the substrate hardly changes. This shows that DDT is not adsorbed to SiO2 . On the other hand, in the Cu region, the WCA value increases with increasing time (supply amount) between 0 and 15 seconds of pulse time, and there is almost no change in the WCA value for 15 seconds or more. This confirms that in the Cu region of the substrate, the adsorption amount of DDT increases with the supply amount, but the adsorption amount saturates after a certain time (15 seconds in this embodiment).

次に、ＤＤＴ供給のパルス時間を１５秒に固定しつつ、基板の温度を変化させたときのＷＣＡ値の変化を確認した。この試験結果を図８に示す。図８から、基板のＳｉＯ２領域ではＷＣＡ値に変化はなく、基板を加熱しても吸着しないことがわかる。そして、Ｃｕ領域では１２０℃近傍までは基板温度の上昇と共にＷＣＡ値が増大し、吸着量が増加することがわかる。ＷＣＡ値は、１８０℃を超えると低下するが、これはＤＤＴの分解によるものと推定される。以上の２つの試験結果から、ＤＤＴはＣｕには吸着するがＳｉＯ２には吸着しないことと、ＣｕへのＤＤＴの吸着量の制御及び好適化が可能であることが確認された。 Next, the change in the WCA value when the substrate temperature was changed while the pulse time of DDT supply was fixed at 15 seconds was confirmed. The test results are shown in Figure 8. From Figure 8, it can be seen that in the SiO2 region of the substrate, the WCA value does not change, and adsorption does not occur even when the substrate is heated. And, in the Cu region, the WCA value increases with increasing substrate temperature up to around 120°C, and the amount of adsorption increases. The WCA value decreases when the temperature exceeds 180°C, which is presumably due to the decomposition of DDT. From the above two test results, it was confirmed that DDT is adsorbed to Cu but not to SiO2 , and that the amount of DDT adsorbed to Cu can be controlled and optimized.

そこで、上記試験で本実施形態におけるＤＤＴの吸着工程の好適条件をパルス時間１５秒、基板温度１２０℃とし、この条件で基板にＤＤＴを吸着させた後、ＺｎＯ薄膜は形成して各領域におけるＺｎＯ薄膜の成膜可否を確認した。ＺｎＯ薄膜の成膜条件は第１実施形態と同様とし、ＡＬＤのサイクル数を変化させて成膜を行った。 In the above test, the optimal conditions for the DDT adsorption process in this embodiment were a pulse time of 15 seconds and a substrate temperature of 120°C. After DDT was adsorbed onto the substrate under these conditions, a ZnO thin film was formed to confirm whether a ZnO thin film could be formed in each region. The conditions for forming the ZnO thin film were the same as in the first embodiment, and the number of ALD cycles was changed to perform film formation.

各サイクル数でＺｎＯ薄膜を成膜した後、基板の各領域の表面におけるＺｎ濃度をＸＰＳで分析した。この結果を図９に示す。基板のＳｉＯ２領域においては４０サイクル以降で一定のＺｎ濃度が測定される一方、Ｃｕ領域ではサイクル数を増加させてもＺｎは検出されなかった。このことから、基板のＳｉＯ２領域についてのみＺｎＯ薄膜が形成されていることがわかる。 After forming a ZnO thin film at each cycle number, the Zn concentration on the surface of each region of the substrate was analyzed by XPS. The results are shown in Figure 9. A constant Zn concentration was measured in the SiO2 region of the substrate after 40 cycles, while no Zn was detected in the Cu region even when the number of cycles was increased. This shows that a ZnO thin film was formed only in the SiO2 region of the substrate.

図１０は、基板のＳｉＯ２領域で形成されたＺｎＯ薄膜についてのサイクル数による膜厚変化を示す。図１０には、予備的に行ったインヒビター（ドデカンチオール）への暴露履歴のない基板（ＳｉＯ２）について同様にＺｎＯ薄膜を成膜したときの結果を示している。図１０から、本実施形態でＤＤＴが部分的に吸着した基板であっても、ＳｉＯ２領域ではサイクル数の増加と共に膜厚は増大し、成膜効率に差はない。つまり、ＤＤＴによる吸着処理がバリア層を形成する領域に影響を及ぼすことはない。 Fig. 10 shows the change in film thickness with the number of cycles for the ZnO thin film formed in the SiO2 region of the substrate. Fig. 10 shows the results when a ZnO thin film was formed in the same manner on a substrate ( SiO2 ) that had no history of exposure to the inhibitor (dodecanethiol) in advance. From Fig. 10, even in the case of a substrate with partial DDT adsorption in this embodiment, the film thickness increases with the number of cycles in the SiO2 region, and there is no difference in film formation efficiency. In other words, the adsorption process with DDT does not affect the region where the barrier layer is formed.

［バリア層の選択的形成可否の確認］
上記の予備的検討の結果を受け、本実施形態でバリア層の選択的形成が可能であることを確認した。予備的検討と同じ基板を用意し、吸着工程（パルス時間１５秒、基板温度１２０℃）でＤＤＴを吸着させた。その上にＺｎＯの成膜を行い、ＺｎＯ成膜工程後の基板を加熱及びプラズマ処理してＤＤＴを分解除去した。ＤＤＴの除去は、基板を１５０℃に加熱しつつ水素プラズマ（水素流量３０ｓｃｃｍ、ＲＦ出力１００Ｗ）に５分間暴露させた。 [Verification of selective formation of barrier layer]
Based on the results of the above preliminary study, it was confirmed that selective formation of a barrier layer is possible in this embodiment. The same substrate as in the preliminary study was prepared, and DDT was adsorbed in an adsorption process (pulse time 15 seconds, substrate temperature 120°C). A ZnO film was formed thereon, and the substrate after the ZnO film formation process was heated and plasma treated to decompose and remove DDT. To remove DDT, the substrate was heated to 150°C and exposed to hydrogen plasma (hydrogen flow rate 30 sccm, RF output 100 W) for 5 minutes.

ＺｎＯ薄膜上のルテニウム薄膜の成膜は、プリカーサを（η４－メチレン－１，３－プロパンジイル）トリカルボニルルテニウム（上記化３）とし、第１実施形態と同様の条件とした。 The ruthenium thin film was formed on the ZnO thin film under the same conditions as in the first embodiment, using (η 4 -methylene-1,3-propanediyl)tricarbonylruthenium (the above chemical formula 3) as the precursor.

図１１は、ルテニウム薄膜成膜のサイクル数を５０サイクル～２００サイクルとしたときのルテニウム薄膜の膜厚を示すグラフである。図１１で示されるように、ルテニウム薄膜の膜厚は、サイクル数の増加と共にリニアに増大している。上記の予備的検討で示したように、インヒビターであるＤＤＴの作用により、ＺｎＯ薄膜は基板のＳｉＯ２領域にのみ成膜されているので、本実施形態ではそのＳｉＯ２領域にのみ２層構造のバリア層が形成されたこととなる。従って、本発明に係るバリア層は、インヒビターの適用により成膜領域（絶縁材料）へ選択的に形成可能であることが確認された。 11 is a graph showing the thickness of the ruthenium thin film when the number of cycles of the ruthenium thin film formation is 50 to 200. As shown in FIG. 11, the thickness of the ruthenium thin film increases linearly with the increase in the number of cycles. As shown in the above preliminary study, the ZnO thin film is formed only on the SiO 2 region of the substrate due to the action of the inhibitor DDT, so in this embodiment, a two-layer barrier layer is formed only on the SiO 2 region. Therefore, it was confirmed that the barrier layer according to the present invention can be selectively formed on the film formation region (insulating material) by applying the inhibitor.

以上のとおり、本発明に係る２層構造のバリア層は、有効な拡散抑制効果を発揮しつつ選択的な成膜にも対応できる。本発明のバリア層は、配線基板の金属配線の微細化・微細ピッチ化に対応しながら、配線抵抗の上昇抑制に寄与できる。本発明は、各種の半導体デバイスの配線への適用に好適であり、特に、超小型化される半導体デバイスの配線の微細化にも対応可能である。 As described above, the two-layer barrier layer according to the present invention exhibits an effective diffusion suppression effect while also being compatible with selective film formation. The barrier layer according to the present invention can contribute to suppressing increases in wiring resistance while also being compatible with the miniaturization and fine pitch of metal wiring on wiring boards. The present invention is suitable for application to wiring in various semiconductor devices, and can particularly be adapted to the miniaturization of wiring in ultra-miniaturized semiconductor devices.

Claims (7)

金属配線の下地膜として基板表面に形成されるバリア層において、
前記基板上に形成される、Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏのいずれかの金属の金属酸化物からなる第１の薄膜と、
前記第１の薄膜上に形成される、Ｒｕからなる第２の薄膜と、からなるバリア層。 In a barrier layer formed on a substrate surface as a base film for metal wiring,
a first thin film formed on the substrate and made of a metal oxide of any one of Al, Zn, Mn, Ti, and Co;
a barrier layer comprising a second thin film made of Ru formed on the first thin film; 前記第１の薄膜の膜厚は、０．５ｎｍ以上３ｎｍ以下である請求項１記載のバリア層。 The barrier layer according to claim 1, wherein the thickness of the first thin film is 0.5 nm or more and 3 nm or less. 基板の少なくとも一部にバリア層と金属配線が形成された配線基板において、
前記バリア層として請求項１又は請求項２に記載のバリア層が形成され、前記バリア層上に前記金属配線が形成されてなる配線基板。 A wiring board having a barrier layer and metal wiring formed on at least a part of a substrate,
3. A wiring board comprising the barrier layer according to claim 1 or 2 formed as the barrier layer, and the metal wiring formed on the barrier layer. 基板のバリア層が形成される部分の表面が絶縁材料で構成されている請求項３記載の配線基板。 The wiring board according to claim 3, wherein the surface of the portion of the substrate on which the barrier layer is formed is made of an insulating material. 請求項１又は請求項２に記載のバリア層の形成方法であって、
Ａｌ、Ｚｎ、Ｍｎ、Ｔｉ、Ｃｏのいずれかの金属の金属化合物をプリカーサとして化学蒸着法により基板上に第１の薄膜を形成する第１成膜工程と、
Ｒｕの金属化合物をプリカーサとして化学蒸着法により前記第１の薄膜上に第２の薄膜を形成する第２成膜工程と、を含むバリア層の形成方法。 3. A method for forming a barrier layer according to claim 1 or 2, comprising the steps of:
a first film formation step of forming a first thin film on a substrate by chemical vapor deposition using a metal compound of any one of Al, Zn, Mn, Ti, and Co as a precursor;
a second film formation step of forming a second thin film on the first thin film by chemical vapor deposition using a metal compound of Ru as a precursor. 基板は、バリア層を形成する成膜領域とバリア層を形成しない非成膜領域を有し、
前記基板の前記非成膜領域の表面に、第１の薄膜の形成を阻害するインヒビターを吸着させる工程を含み、
前記インヒビターを吸着させた後、第１成膜工程及び第２成膜工程を行うことで、前記バリア層を前記成膜領域に選択的に形成する請求項５記載のバリア層の形成方法。 the substrate has a deposition region where a barrier layer is to be formed and a non-deposition region where a barrier layer is not to be formed;
a step of adsorbing an inhibitor that inhibits formation of a first thin film onto a surface of the non-film-forming region of the substrate;
6. The method for forming a barrier layer according to claim 5, further comprising the steps of: after the inhibitor is adsorbed, a first film-forming step and a second film-forming step are performed, thereby selectively forming the barrier layer in the film-forming region. 前記第１成膜工程の後に、非成膜領域上のインヒビターを除去する除去工程を含み、前記除去工程後に第２成膜工程を行う請求項６記載のバリア層の形成方法。
 7. The method for forming a barrier layer according to claim 6, further comprising a removal step of removing the inhibitor on a non-film-forming region after the first film-forming step, and a second film-forming step is performed after the removal step.
JP2022169555A 2022-10-24 2022-10-24 Barrier layer, method for forming barrier layer, and wiring board Pending JP2024061924A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022169555A JP2024061924A (en) 2022-10-24 2022-10-24 Barrier layer, method for forming barrier layer, and wiring board
KR1020230134777A KR20240057339A (en) 2022-10-24 2023-10-11 Barrier layer, method for forming barrier layer, and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022169555A JP2024061924A (en) 2022-10-24 2022-10-24 Barrier layer, method for forming barrier layer, and wiring board

Publications (1)

Publication Number Publication Date
JP2024061924A true JP2024061924A (en) 2024-05-09

Family

ID=90970576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022169555A Pending JP2024061924A (en) 2022-10-24 2022-10-24 Barrier layer, method for forming barrier layer, and wiring board

Country Status (2)

Country Link
JP (1) JP2024061924A (en)
KR (1) KR20240057339A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8252680B2 (en) 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias

Also Published As

Publication number Publication date
KR20240057339A (en) 2024-05-02

Similar Documents

Publication Publication Date Title
JP7516485B2 (en) Method for forming metallic films on substrates by cyclic deposition and related semiconductor device structures
KR101506019B1 (en) Vapor deposition of metal carbide films
KR102013442B1 (en) Silane and borane treatments for titanium carbide films
KR101013231B1 (en) Metal nitride deposition by ald with reduction pulse
US8268409B2 (en) Plasma-enhanced deposition of metal carbide films
JP4974676B2 (en) Formation method of barrier film
KR20140112440A (en) Deposition of smooth metal nitride films
KR20140113341A (en) Silane or borane treatment of metal thin films
EP1221177A1 (en) Conformal lining layers for damascene metallization
KR20090067505A (en) Method of depositing ruthenium film
WO2020223130A1 (en) Protection of seed layers during electrodeposition of metals in semiconductor device manufacturing
TWI803510B (en) Seed layers for copper interconnects
KR100942684B1 (en) Method for forming tantalum nitride film
KR100731424B1 (en) Film deposition method, and computer-readable recording medium storing a program embodied therein for causing a computer to execute the method
JP2024061924A (en) Barrier layer, method for forming barrier layer, and wiring board
JP4931169B2 (en) Method for forming tantalum nitride film
KR100942686B1 (en) Method for forming tantalum nitride film
KR20030009093A (en) Method of depositing an atomic layer, and method of depositing a thin layer and a metal layer using the same
KR20030089746A (en) Hydrogen barrier and method for fabricating semiconductor device having the same
TW202003895A (en) Barrier for copper metallization and methods of forming
US7014709B1 (en) Thin layer metal chemical vapor deposition
KR100503965B1 (en) Method of forming a diffusion barrier layer in a semiconductor device
KR20240038608A (en) Methods and assemblies for selectively depositing transition metals
KR20230120968A (en) A reaction surface control agent for oxidation thin film, method for forming oxidation thin film using the same, semiconductor substrate and semiconductor device prepared therefrom