JP2024044792A - メモリシステム - Google Patents

Abstract

【課題】データの部分的なオーバーライトを効率的に行う。
【解決手段】第１のデータ群は、第１のデータが第１の論理アドレスに関連付けられ、第２のデータが第２の論理アドレスに関連付けられる。コントローラは、圧縮された第１のデータ群を暗号化し、暗号化された第１のデータ群に基づくデータを不揮発性メモリにライトする。コントローラは、ホストからのコマンドに応じて、暗号化された第１のデータ群をリードする。コマンドは、第３のデータのライトを指示する。第３のデータは、第１のサイズより小さい第２のサイズと第１の論理アドレスとを指定する。コントローラは、第３のデータを非圧縮で暗号化し、複合データを生成する。複合データは、暗号化された第１のデータ群と暗号化された第３のデータとがグループ化れ、第３のデータが第１のデータに代わって第１の論理アドレスに関連付けられる。複合データに基づくデータを不揮発性メモリにライトする。
【選択図】図１

Description

本実施形態は、メモリシステムに関する。

圧縮機能を有するメモリシステムでは、データを圧縮して不揮発性メモリにライトすることができる。メモリシステムでは、ライトされたデータに対して、部分的にオーバーライトを要求されることがある。このとき、データの部分的なオーバーライトを効率的に行うことが望まれる。

米国特許出願公開第２０２１／２６３６８２号明細書 米国特許出願公開第２０１６／１８９９３号明細書 米国特許出願公開第２０２０／３８７３１６号明細書

一つの実施形態は、データの部分的なオーバーライトを効率的に行うことができるメモリシステムを提供することを目的とする。

一つの実施形態によれば、ホストと接続可能であって、不揮発性メモリとコントローラとを有するメモリシステムが提供される。コントローラは、第１のデータ群を圧縮する。第１のデータ群は、第１のデータ及び第２のデータを含む。第１のデータ群は、第１のデータが第１の論理アドレスに関連付けられ、第２のデータが第２の論理アドレスに関連付けられる。第１のデータ群は、第１のサイズを有する。コントローラは、圧縮された第１のデータ群を暗号化する。コントローラは、暗号化された第１のデータ群に基づくデータを不揮発性メモリにライトする。コントローラは、ホストからのコマンドに応じて、暗号化された第１のデータ群をリードする。コマンドは、第３のデータのライトを指示する。第３のデータは、第１のサイズより小さい第２のサイズと第１の論理アドレスとを指定する。コントローラは、第３のデータを非圧縮で暗号化する。コントローラは、複合データを生成する。複合データは、暗号化された第１のデータ群と暗号化された第３のデータとがグループ化される。複合データでは、第３のデータが第１のデータに代わって第１の論理アドレスに関連付けられる。コントローラは、複合データに基づくデータを不揮発性メモリにライトする。

第１の実施形態にかかるメモリシステムの構成を示すブロック図。 第１の実施形態におけるデータの管理単位を示す図。 第１の実施形態における圧縮単位のサイズと平均圧縮率との関係を示す図である。 第１の実施形態にかかるライト動作の流れを示すフローチャート。 第１の実施形態における各クラスタの構成を示す図。 第１の実施形態におけるアドレス変換情報の構成を示す図。 第１の実施形態における複合クラスタの生成処理を示す図。 第１の実施形態におけるアドレス変換情報及び物理空間に関する動作を示す図。 第１の実施形態の変形例におけるアドレス変換情報及び物理空間に関する動作を示す図。 第２の実施形態にかかるメモリシステムの動作を示すフローチャート。 第２の実施形態における複合クラスタの生成・更新処理を示す図。 第３の実施形態における複合クラスタの生成・更新処理及び非圧縮クラスタの生成処理を示す図。 第３の実施形態におけるアドレス変換情報及び物理空間に関する動作を示す図。 第４の実施形態における複合クラスタの生成・更新処理を示す図。 第４の実施形態におけるアドレス変換情報及び物理空間に関する動作を示す図。

以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
第１の実施形態にかかるメモリシステムは、圧縮機能を有し、データを圧縮して不揮発性メモリにライトすることができるが、圧縮対象となるデータの単位である圧縮単位より小さいサイズのデータによる部分的なオーバーライトを効率的に行うための工夫が施される。メモリシステム１は、例えば図１に示すように構成される。図１は、メモリシステム１の構成を示すブロック図である。

メモリシステム１は、ホストチャネルＨＣＨを介してホスト１００と通信可能に接続され、ホスト１００に対する記憶媒体として機能し得る。例えば、メモリシステム１は、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などであり、ホスト１００は、パーソナルコンピュータ等の端末又はそのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などであり、ホストチャネルＨＣＨは、有線通信路等である。

メモリシステム１は、コントローラ２、１以上の不揮発性メモリ３及びバッファメモリ４を有する。メモリシステム１は、複数の不揮発性メモリ３－１～３－Ｎ（Ｎは任意の２以上の整数）を有してもよい。

コントローラ２は、ホストチャネルＨＣＨを介してホスト１００に接続可能であり、ホスト１００との間でコマンド・データ等を送受信可能である。コントローラ２は、チャネルＣＨ１を介して複数の不揮発性メモリ３－１～３－Ｎに接続され、コマンド・データ等を不揮発性メモリ３との間で転送可能である。コントローラ２は、チャネルＣＨ２を介してバッファメモリ４に接続され、データ・管理情報等をバッファメモリ４に一時的に格納可能である。

複数の不揮発性メモリ３－１～３－Ｎのそれぞれは、データ・管理情報等を不揮発に記憶可能である。不揮発性メモリ３における記憶領域のうち、データを記憶するための領域をストレージ領域と呼び、管理情報等を記憶するための領域を管理情報格納領域と呼ぶことがある。

各不揮発性メモリ３は、例えばＮＡＮＤ型フラッシュメモリ、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、又は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であってもよい。以下では、各不揮発性メモリ３がＮＡＮＤ型フラッシュメモリである場合を中心に説明する。

バッファメモリ４は、データ・管理情報等を一時的に格納可能である。バッファメモリ４は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性メモリである。バッファメモリ４は、コントローラ２による作業領域として用いられ得る。バッファメモリ４は、ライト処理・リード処理に関するデータを一時的に格納したり、ガーベージコレクション等の内部処理のデータを一時的に格納したり、アドレス変換情報等の管理情報を一時的に格納したりする。

コントローラ２は、メモリシステム１の各部を統括的に制御する。コントローラ２は、例えばＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）を含むコントローラパッケージとして実装され得る。コントローラ２は、セキュリティの要求に応じて暗号化機能を有するとともに、記憶容量増加の要求に応じて圧縮機能を有する。

コントローラ２は、ホストインタフェース（ホストＩ／Ｆ）２１、プロセッサ２２、バッファインタフェース（バッファＩ／Ｆ）２３、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）回路２４、圧縮・伸張回路２５、暗号化回路２６及びメモリインタフェース（メモリＩ／Ｆ）２７、バス２８を有する。

ホストインタフェース２１、プロセッサ２２、バッファインタフェース２３、ＥＣＣ回路２４、圧縮・伸張回路２５、暗号化回路２６及びメモリインタフェース２７は、バス２８を介して通信可能に接続される。

ホストインタフェース２１は、ホストチャネルＨＣＨを介してホスト１００に接続可能である。ホストインタフェース２１は、ホスト１００からコマンド・データを受信したり、ホスト１００へレスポンス・データを送信したりする。

プロセッサ２２は、コントローラ２の各部を統括的に制御する。プロセッサ２２は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等として実装され得る。プロセッサ２２は、ホストインタフェース２１で受信されたホスト１００からのライトコマンドに応じて、不揮発性メモリ３にデータをライトするライト処理を制御する。プロセッサ２２は、ホストインタフェース２１で受信されたホスト１００からのリードコマンドに応じて、不揮発性メモリ３からデータをリードするリード処理を制御する。

バッファインタフェース２３は、プロセッサ２２による制御のもと、バッファメモリ４に対するインタフェース動作を行う。バッファインタフェース２３は、ライト処理・リード処理に関するデータ、ガーベージコレクション等の内部処理のデータ、アドレス変換情報等の管理情報などをバッファメモリ４との間で転送可能である。

ＥＣＣ回路２４は、リードデータにおける誤り検出および誤り訂正のために、データのエンコードおよびデコードを行う。ＥＣＣ回路２４は、不揮発性メモリ３にライトされるデータ（ライトデータ）をエンコードする。また、ＥＣＣ回路２４は、不揮発性メモリ３からリードされたデータ（リードデータ）をデコードする。ＥＣＣ回路２４は、デコードによって、リードデータにおける誤り検出および誤り訂正を実行する。ＥＣＣ回路２４は、誤り訂正に失敗した場合には、誤り訂正の失敗をプロセッサ２２に通知する。

ＥＣＣ回路２４によるエンコードおよびデコードのアルゴリズムには、ＲＳ（リード・ソロモン）符号やＢＣＨ（Ｂｏｓｅ－Ｃｈａｕｄｈｕｒｉ－Ｈｏｃｑｕｅｎｇｈｅｍ）符号や低密度パリティ検査（ＬＤＰＣ）符号等を用いた任意のアルゴリズムを適用することが可能である。

圧縮・伸張回路２５は、ライトデータを取得する。圧縮・伸張回路２５は、ライトデータを後述のクラスタ単位で圧縮し、圧縮クラスタを生成する。圧縮・伸張回路２５は、クラスタについて、可逆的な圧縮方式による圧縮処理を行う。圧縮・伸張回路２５は、圧縮クラスタを出力する。クラスタサイズは、ホスト１００からメモリシステム１への最小アクセス単位である論理ブロック（セクタ）のサイズより大きいサイズとなるように定められる。

可逆的な圧縮方式は、例えば、Ｌｅｍｐｅｌ－Ｚｉｖ（ＬＺ７７，ＬＺ７８等）、あるいは、その他各種の辞書式圧縮、ブロックソートに基づく符号化（例えばｂｚｉｐ２等）や、各種のエントロピー符号化等、またはこれらのいくつかを組み合わせたものを含む。

なお、クラスタのデータの特性や圧縮方式により、クラスタに対する、圧縮後の圧縮クラスタの圧縮率が、閾値未満の場合がある。すなわち、圧縮処理しても、データサイズが小さくならない、または、データサイズが大きくなる場合がある。このため、圧縮率が閾値未満である場合、圧縮・伸張回路２５は、圧縮クラスタに代えて、元のクラスタ（非圧縮クラスタ）を出力してもよい。圧縮率の閾値には、例えば、圧縮後のデータサイズが元のクラスタのデータサイズから物理アドレスのアドレス粒度を引いたサイズとなる圧縮率を、予め設定すればよい。このようにすることで、圧縮によりデータサイズが増大してしまうことを防ぐことができる。

圧縮・伸張回路２５は、圧縮クラスタを取得する。圧縮・伸張回路２５は、圧縮クラスタを伸長し、クラスタデータを生成する。圧縮・伸張回路２５は、可逆的な圧縮方法に応じた伸張処理を行う。圧縮・伸張回路２５は、伸張に失敗した場合には、伸張の失敗をプロセッサ２２に通知する。

暗号化回路２６は、自己暗号化ドライブ（Ｓｅｌｆ Ｅｎｃｒｙｐｔｉｎｇ Ｄｒｉｖｅ）のセキュリティ要件が予め設定される。暗号化回路２６は、セキュリティ要件に従って、不揮発性メモリ３にライトするデータを暗号鍵で暗号化する。暗号化回路２６は、セキュリティ要件に従って、不揮発性メモリ３からリードされた暗号化データを暗号化時と同じ暗号鍵で復号する。暗号化回路２６は、暗号化データの復号に失敗した場合、復号の失敗をプロセッサ２２に通知する。

セキュリティ要件として、ＴＣＧ（Ｔｒｕｓｔｅｄ Ｃｏｍｐｕｔｉｎｇ Ｇｒｏｕｐ）のＳＳＣ（Ｓｅｃｕｒｉｔｙ Ｓｕｂｓｙｓｔｅｍ Ｃｌａｓｓ）が例示される。ＴＣＧのＳＳＣは、Ｏｐａｌ、Ｅｎｔｅｒｐｒｉｓｅなどを含む。Ｏｐａｌは、主にエンドユーザー向けであり、パーソナルコンピュータ用に策定されたセキュリティ仕様を含む。Ｅｎｔｅｒｐｒｉｓｅは、主に企業向けであり、サーバー用に策定されたセキュリティ仕様を含む。セキュリティ仕様では、暗号化の手順が規定されている。

例えば、セキュリティ仕様に規定された手順に従って暗号化回路２６で暗号化が行われれば、セキュリティ要件が満たされ、暗号化回路２６で復号が可能であることが保証され得る。一方、セキュリティ仕様に規定された手順と異なる手順に従って暗号化回路２６で暗号化が行われる場合、又は、そのように見なせる場合、セキュリティ要件が満たされず、暗号化回路２６で復号に失敗する可能性がある。

メモリインタフェース２７は、プロセッサ２２による制御のもと、不揮発性メモリ３に対するインタフェース動作を行う。メモリインタフェース２７は、ライト処理・リード処理に関するデータ（例えば、圧縮クラスタ及び／又は非圧縮クラスタ）、ガーベージコレクション等の内部処理のデータ、アドレス変換情報等の管理情報などを不揮発性メモリ３との間で転送可能である。

不揮発性メモリ３におけるデータ管理単位は、図２に示すように構成され得る。図２は、不揮発性メモリ３のデータの管理単位を示す図である。

不揮発性メモリ３は、複数のメモリチップで構成され得る。各メモリチップ内部において、一括してデータのライトおよびリードのアクセスが可能な単位が物理ページである。複数の物理ページから構成され、独立してデータの消去が可能な最小のアクセス単位が物理ブロックである。各物理ブロックは、複数のメモリセルを有する。各メモリセルは多値記憶が可能である。各物理ブロックにおける同一のワード線に接続されたメモリセル群における各メモリセルがｎピットの情報を格納可能である場合、そのメモリセル群はｎ個の物理ページとして扱われる。

また、図２では、８つのチャネルｃｈ０～ｃｈ７にメモリチップが接続されている場合が例示されている。チャネルｃｈ０～ｃｈ７は、チャネルＣＨ１（図１参照）の例示である。コントローラ２は、各チャネルｃｈ０～ｃｈ７を互いに並列して制御することが可能である。また、コントローラ２は、各チャネルｃｈ０～ｃｈ７についてさらにバンクインタリーブにより複数の並列動作を行うことが可能である。そして、コントローラ２は、並列にほぼ一括してライト／リードが可能な１６個の物理ページをデータ記録領域となる１スーパーページとして管理し、並列に消去可能な１６個の物理ブロックをデータブロックである１スーパーブロックとして管理する。不揮発性メモリ３に記録されたクラスタは物理アドレスＭＣＡ（Ｍｅｄｉａ Ｃｌｕｓｔｅｒ Ａｄｄｒｅｓｓ）でアドレス指定される。物理アドレスＭＣＡは、論理クラスタアドレスとも呼ばれる。論理クラスタアドレスは、例えば、論理クラスタ番号を含んでもよい。物理アドレスＭＣＡは、スーパーブロックアドレス（ＭＢＡ：Ｍｅｄｉａ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）＋スーパーページアドレス（ＭＰＡ：Ｍｅｄｉａ Ｐａｇｅ Ａｄｄｒｅｓｓ）＋スーパーページ内のクラスタオフセット（ＭＣＯ：Ｍｅｄｉａ Ｃｌｕｓｔｅｒ Ｏｆｆｓｅｔ）を含み得る。

また、１物理ページよりも小さい単位のデータ管理単位で、コントローラ２により、不揮発性メモリ３内でのデータが管理され得る。

メモリシステム１では、コントローラ２でユーザデータを圧縮・伸張可能である。ライト対象のユーザデータは、バッファメモリ４上で圧縮単位ごとにまとめられ、データ圧縮されたのち、不揮発性メモリ３にライトされる。ユーザデータは論理ブロックの単位で与えられる。本明細書における論理ブロックは、ホスト１００で指定される論理ブロックであり、論理アドレスＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）でアドレス指定される。以下では、ホスト１００で指定される論理ブロックをセクタと呼ぶことにする。

セクタごとにライト先のＬＢＡが指定される。セクタのサイズと圧縮単位のサイズとは必ずしも同じではない。以下では、ＬＢＡで実現されるアドレス空間を論理空間と呼ぶことにする。また、物理アドレスＭＣＡで実現されるアドレス空間を物理空間と呼ぶことにする。物理空間は、不揮発性メモリ３におけるユーザデータがライト可能なストレージ領域に相当する。

ライトされるデータのＬＢＡと同じＬＢＡに既存のユーザデータがある場合、論理空間におけるデータのオーバーライトとなる。論理空間におけるデータのオーバーライトは、物理空間におけるデータの別のアドレスへのライトで実現される。不揮発性メモリ３の特性上、消去しなければ既にデータが書かれた物理アドレスＭＣＡにデータをオーバーライトすることができない。このため、物理空間では、オーバーライト前の圧縮データと異なる物理アドレスＭＣＡにオーバーライト後の圧縮データがライトされる。これに応じて、ＬＢＡと物理アドレスＭＣＡとの対応関係を示すアドレス変換情報における物理アドレスＭＣＡが、オーバーライト後の物理アドレスＭＣＡに変更される。アドレス変換情報はＬＢＡの所定サイズごとに物理アドレスＭＣＡを保持する。

クラスタのサイズがセクタのサイズ、つまりＬＢＡの単位より大きければ、クラスタ内に複数のセクタのデータが記録され、これらセクタは連続のＬＢＡとなる。アドレス変換情報は通常ひとつのクラスタにひとつだけ物理アドレスを保持するため、クラスタ内のセクタはひとつの物理アドレスから開始して連続的にライトされる。つまり、クラスタ内のセクタはＬＢＡも物理アドレスも連続している。あるクラスタに記録されていたすべてのセクタをオーバーライトする場合は、新しいクラスタを用意してオーバーライトデータを記録すればよく、元のクラスタの内容を参照する必要がない。なお、本明細書において、「オーバーライトデータ」とは、あるデータに対してオーバーライトすべきデータを指す。

しかし、クラスタに含まれる複数のセクタのうち、いくつかがオーバーライトされ、いくつかがオーバーライトされないこと（以下、部分的なオーバーライト）がある。この場合、オーバーライトされないセクタのデータは、元のクラスタから新しいクラスタにコピーされ、クラスタ内のセクタを連続した物理アドレスにライトする。

暗号化されたデータは圧縮できないことがある。このため、データを暗号化して記録するメモリシステム１では、圧縮が実行された後に暗号化が実行される。その後、プロセッサ２２がＥＣＣ回路２４に、暗号化回路２６で暗号化されたデータに対して誤り訂正エンコード処理を実行させる。ＥＣＣ回路２５は、誤り訂正用のパリティ（ＥＣＣパリティ）を生成し、生成したＥＣＣパリティと暗号化されたデータとを有する符号語を生成する。そして、プロセッサ２２が、符号語をメモリインタフェース２７経由で不揮発性メモリ３へライトするように構成される。つまり、プロセッサ２２は、暗号化回路２６で暗号化されたデータに基づくデータを、メモリインタフェース２７を介して不揮発性メモリ３にライトするように構成される。

また、プロセッサ２２は、例えばホスト１００からホストインタフェース２７を介してリードコマンドを受信する場合、当該リードコマンドに基づくデータをメモリインタフェース２７を介して不揮発性メモリ３からリードする。プロセッサ２２は、ＥＣＣ回路２４に、リードデータに対する誤り訂正デコード処理を実行させる。誤り訂正デコード処理が実行されたリードデータは暗号化されたデータとしてプロセッサ２２により暗号化回路２６へ入力される。暗号化回路２６により復号されたデータは圧縮データとしてプロセッサ２２により圧縮・伸張回路２５へ入力される。圧縮・伸張回路２５は、入力された圧縮データを伸張する。つまり、プロセッサ２２は、ホスト１００からのリードコマンドに対して、不揮発性メモリ３からリードされたデータに基づくデータを復号及び伸張して、伸張したデータをホスト１００へ送信するようにする。

図３は、圧縮単位のサイズと平均圧縮率との関係を示す。平均圧縮率はメモリシステム１でライトされる頻度が比較的高いと予想される複数のデータパターンについて平均された圧縮率を示す。圧縮率は、圧縮後のデータサイズの圧縮前のデータサイズに対する比率（圧縮比）で示され得る。図３に示すように、圧縮単位が大きいほど大きな圧縮率が得られる傾向にある。そのため、本実施形態では、圧縮単位をクラスタサイズとして、複数のセクタをクラスタ単位にまとめてデータ圧縮をしてから暗号化して記録される状況を想定する。

この状況でクラスタの部分的なオーバーライトをする場合を考える。圧縮率を確保するために、クラスタに含まれる複数のセクタは一括して圧縮され、圧縮後に暗号鍵を用いて暗号化され得る。一括して圧縮・暗号化される複数のセクタは、オーバーライト前にライトされている部分であり、オリジナル部と呼ぶことにする。オリジナル部は、一括して圧縮・暗号化される。すなわち、圧縮単位がオリジナル部全体であるため、セクタを圧縮単位とした場合に比べて圧縮率を向上でき、不揮発性メモリ３におけるストレージ領域に格納可能なデータ容量を容易に増加できる。

オリジナル部における一部のセクタをオーバーライトする場合、オリジナル部を復号してから伸張することがある。オリジナル部を復号するために、暗号化時と同じ暗号鍵が用いられるべきである。暗号鍵は変更され得ることなどを想定すると、復号が成功するとは限らない。この場合、コントローラ２は、オリジナル部の一部のセクタを置き換えることができない。また、メモリシステム１は、ライトデータが不揮発性メモリ３へ転送されたことと不揮発性メモリ３からライト完了通知が送信されたか否かに応じて、ライトコマンドに対するレスポンスをホスト１００へ返す。部分的なオーバーライトにおいて、復号と伸張の処理を行うと、復号と伸張の処理時間が余計にかかる。これにより、圧縮クラスタに対する部分的なオーバーライトのコマンド処理のレイテンシは、非圧縮のライトデータのコマンド処理に比べて、大幅に増大する可能性がある。

ＴＣＧ Ｏｐａｌといったメモリシステムに関するセキュリティ仕様では、暗号化を行うことができる論理アドレス範囲と復号を行うことができる論理アドレス範囲を別々に指定することができる。例えば、オリジナル部が暗号化された時点より後で暗号鍵が変更され得る。すなわち、オーバーライト部については暗号化に用いた暗号鍵と復号に用いる暗号鍵とが異なってしまうことがある。あるいは、オーバーライト部の論理アドレス範囲が復号を行うことができる論理アドレス範囲から外れている可能性がある。これらにより、復号に失敗する可能性がある。例えば、元と異なる内容に復号される（データが化ける）か、または復号が失敗する（チェックサム等の不一致が検出される）可能性が考えられる。あるいは、（暗号鍵とは無関係に）、復号を行うことができる論理アドレス範囲ではないため復号が許可されない状況が考えられる。復号が失敗する場合、上記の部分的なオーバーライトの手順を適正に実行することができない。このため、ライトコマンドに対してライト失敗の応答を返すことになってしまう。

本実施形態では、部分的なオーバーライトを実施する際、オリジナル部が復号できなければ、オリジナル部の圧縮データがそのまま記録され、オーバーライト部が非圧縮で暗号化され、オリジナル部のデータに連接して複合クラスタが生成される。これにより、セキュリティ仕様を満たしつつ上記レイテンシの増大を抑制できる。

次に、ライト動作の流れについて図４を用いて説明する。図４は、ライト動作の流れを示すフローチャートである。

コントローラ２は、メモリシステム１の起動時等に、アドレス変換情報ＬＵＴを不揮発性メモリ３の管理情報格納領域からリードしてバッファメモリ４に一時的に格納する。

コントローラ２は、ホスト１００からライトコマンドを受信すると、ライトコマンドで部分的なオーバーライトが指示されているか否かを判定する（Ｓ１）。

例えば、ライト対象のユーザデータはホストインタフェース２１からコントローラ内に転送され、ＬＢＡにしたがってクラスタ単位に分割される。メモリシステム１内では、各クラスタＣＬは、図５に示すように、同じ数のセクタＳＣを含んでもよい。図５は、各クラスタＣＬの構成を示す図であり、各クラスタが４つのセクタを含む構成を例示する。図５では、クラスタＣＬ００が４個のセクタＳＣ０～ＳＣ３を含み、クラスタＣＬ０１が４個のセクタＳＣ４～ＳＣ７を含む。セクタＳＣ０～ＳＣ３がＬＢＡ＝２０００～２００３に対応し、セクタＳＣ４～ＳＣ７がＬＢＡ＝２００４～２００７に対応する。

各クラスタＣＬにおいて、クラスタＣＬ内のセクタＳＣに対するライトを指示するライトコマンドが受信されたとする。ライトコマンドがクラスタＣＬに含まれるすべてのセクタＳＣをライトする場合、およびライトコマンドのクラスタＣＬのＬＢＡ範囲に既存のデータがライトされていない場合、コントローラ２は、クラスタの部分的なオーバーライトではない（Ｓ１でＮｏ）と判定する。ライトコマンドのクラスタＣＬのＬＢＡ範囲に既存のデータがライトされている場合、コントローラ２は、部分的なオーバーライトである（Ｓ１でＹｅｓ）と判定する。

例えば、ライトコマンドで図５に示すようなクラスタＣＬ００のセクタＳＣ２（ＬＢＡ＝２００２）に対するライトが指示された場合、コントローラ２は、クラスタＣＬ００のＬＢＡ範囲２０００～２００３に既存のデータがライトされているか確認する。

コントローラ２は、図６に示すようなアドレス変換情報ＬＵＴを参照して任意のＬＢＡ範囲に既存のデータがライトされているか否かを確認することができる。図６は、アドレス変換情報ＬＵＴの構成を示す図である。アドレス変換情報ＬＵＴは、クラスタごとにＬＢＡと物理アドレスＭＣＡの対応関係を含む。図６では、ＬＢＡ＝２０００のデータが物理アドレスＭＣＡ＝４００にライトされていることが示される。ＬＢＡ＝２０００は、クラスタＣＬの先頭セクタＳＣのＬＢＡを示す。このため、コントローラ２は、ＬＢＡ範囲２０００～２００３に既存のデータがライトされていることを確認する。

ライトコマンドで指示されたセクタＳＣのＬＢＡ範囲に既存のデータがライトされていることに応じて、コントローラ２は、そのライトがクラスタの部分的なオーバーライトであると判定する。ライトコマンドで指示されたセクタＳＣのＬＢＡ範囲に既存のデータがライトされていないことに応じて、コントローラ２は、そのライトがクラスタの部分的なオーバーライトでないと判定する。

クラスタの部分的なオーバーライトではない場合（Ｓ１でＮｏ）、コントローラ２は、例えばクラスタＣＬに含まれるべき複数のセクタＳＣが揃った時点で、クラスタＣＬのデータを圧縮・伸張回路２５で圧縮し、暗号処理回路２６で暗号化する（Ｓ２）。図５の例では、コントローラ２は、クラスタＣＬ００に含まれるセクタＳＣ０～ＳＣ３が揃った時点で、クラスタＣＬ００のデータを圧縮・伸張回路２５で圧縮し、暗号処理回路２６で暗号化する。これにより、コントローラ２は、その含まれるセクタＳＣ０～ＳＣ３が一括して圧縮・暗号化されたクラスタＣＬ０（図７（ａ）参照）を生成する。クラスタＣＬ０は、その全体が一括して圧縮されているクラスタであり、圧縮クラスタと呼ぶことができる。圧縮クラスタＣＬ０において、複数のセクタＳＣ０～ＳＣ３の集まりは、オリジナル部５を構成する。

なお、クラスタＣＬ００を圧縮した場合の圧縮率が閾値未満の場合、コントローラ２は、クラスタＣＬ００のデータを非圧縮の状態で暗号化回路２６により暗号化する。これにより、コントローラ２は、その含まれるセクタＳＣ０～ＳＣ３が非圧縮で暗号化されたクラスタＣＬ０’を生成する。このクラスタＣＬ０’は、その全体が非圧縮であり、非圧縮クラスタと呼ぶことができる。

また、セキュリティ要件に従い、コントローラ２は、暗号化の完了に応じて、ライト完了通知をコマンド完了のレスポンスとしてホスト１００へかえす。

コントローラ２は、圧縮・暗号化されたクラスタＣＬを不揮発性メモリ３へライトする（Ｓ３）。ライト完了後、コントローラ２は、バッファメモリ４におけるアドレス変換情報ＬＵＴを更新する。すなわち、コントローラ２は、ライトされたクラスタＣＬの物理アドレスＭＣＡをそのＬＢＡに関連付けてアドレス変換情報ＬＵＴに登録する（Ｓ４）。

ライトコマンドの指示がクラスタＣＬの部分的なオーバーライトである場合（Ｓ１でＹｅｓ）、クラスタＣＬにおける同じＬＢＡを含むオリジナル部５のデータを復号するか否かを判定する（Ｓ５）。ＴＣＧ Ｏｐａｌ等のセキュリティ仕様の要求により復号を行うことが不可能な場合や、レイテンシ抑制を重視するため伸張完了までコマンド完了のレスポンスを待たせたくないことがある。この場合、コントローラ２は、オリジナル部５のデータを復号しない（Ｓ５でＮｏ）と判定する。それ以外の場合、コントローラ２は、オリジナル部５のデータを復号する（Ｓ５でＹｅｓ）と判定する。

コマンド完了のレスポンスを待たせたくないか否かの判断に関して、コントローラ２は、コマンドとともに明示的に指示された場合はそれに従う。このほか、コントローラ２は、ひとつのコマンドでライトされるデータの量や、コマンドを受けた時点で実行中のライトに関する他の処理の量やコマンド毎のデータ量をもとに判断をしてもよい。

オリジナル部５のデータを復号すると判定する場合（Ｓ５でＹｅｓ）、コントローラ２は、不揮発性メモリ３からクラスタＣＬをリードする（Ｓ６）。コントローラ２は、リードされたクラスタＣＬをバッファメモリ４に一時的に格納する。コントローラ２は、リードされたクラスタＣＬが圧縮クラスタであれば、クラスタＣＬに対して復号と伸張を行う（Ｓ７）。コントローラ２は、復号・伸張されたクラスタデータをバッファメモリ４に一時的に格納する。コントローラ２は、クラスタデータに対してオーバーライトデータで更新をする（Ｓ８）。例えば、ライトコマンドでセクタＳＣ２のオーバーライトが指示される場合、コントローラ２は、バッファメモリ４上のクラスタＣＬ０におけるセクタＳＣ２のデータをオーバーライトデータでオーバーライトする。これにより、クラスタＣＬが更新される。コントローラ２は、更新後のクラスタＣＬに対して圧縮と暗号化とを行う（Ｓ９）。これにより、含まれるセクタＳＣ０～ＳＣ３が一括して圧縮されたクラスタＣＬ０（圧縮クラスタＣＬ０）が再び生成される。コントローラ２は、クラスタＣＬの圧縮と暗号化とが完了したことに応じて、コマンド完了のレスポンスをホスト１００へ返す。

更新したクラスタＣＬを暗号化した後は、コントローラ２は、部分的なオーバーライトではない場合と同様に、クラスタＣＬを不揮発性メモリ３にライトする（Ｓ３）。ライト完了後、コントローラ２は、アドレス変換情報ＬＵＴを更新する。すなわち、コントローラ２は、ライトされたクラスタＣＬの物理アドレスＭＣＡをそのＬＢＡに関連付けてアドレス変換情報ＬＵＴに登録する（Ｓ４）。

オリジナル部５のデータを復号しないと判定する場合（Ｓ５でＮｏ）、コントローラ２は、まずオーバーライトデータを非圧縮で暗号化する（Ｓ１０）。コントローラ２は、暗号化されたオーバーライトデータをバッファメモリ４に一時的に格納する。コントローラ２は、暗号化の完了に応じて、コマンド完了のレスポンスをホスト１００へ返す。暗号化と並行して、または暗号化が完了した後に、コントローラ２は、クラスタＣＬのデータをリードする（Ｓ１１）。コントローラ２は、リードされたクラスタＣＬのデータをバッファメモリ４に一時的に格納する。コントローラ２は、リードされたデータに応じて、処理対象のクラスタＣＬが圧縮クラスタであるか否か判断する（Ｓ１２）。コントローラ２は、処理対象のクラスタＣＬが一括して圧縮されていれば、処理対象のクラスタＣＬが圧縮クラスタである（Ｓ１２でＹｅｓ）と判断する。コントローラ２は、処理対象のクラスタＣＬがそれ以外であれば、処理対象のクラスタＣＬが圧縮クラスタでない（Ｓ１２でＮｏ）と判断する。

処理対象のクラスタが圧縮クラスタである場合（Ｓ１２でＹｅｓ）、コントローラ２は、オリジナル部５とオーバーライト部６とをパッキングして複合クラスタＣＬ０ａを生成する（Ｓ１３）。パッキングとは、複数のデータを１つのまとまりとしてグループ化することである。パッキングは、オリジナル部５及びオーバーライト部６が物理空間にライトされる際に、オリジナル部５とオーバーライト部６とを１つのまとまりとしてグループ化する情報を含むヘッダ７が付加されることで行われてもよい。

コントローラ２は、オリジナル部５の一部のセクタＳＣ２に代わってオーバーライト部６のセクタＳＣ２ａが複合クラスタＣＬ０ａのＬＢＡに関連付けられるように、複合クラスタＣＬ０ａを生成する。オリジナル部５及びオーバーライト部６に付加されるヘッダ７は、セクタＳＣ２に代わってセクタＳＣ２ａがＬＢＡに関連付けられることを示す情報を含んでもよい。

コントローラ２は、図７及び図８に示すように、複合クラスタＣＬ０ａを生成してもよい。図７は、複合クラスタＣＬ０ａの生成処理の概略を示す図である。図８は、複合クラスタＣＬ０ａの生成処理の詳細を示す図である。

図７（ａ）は、圧縮クラスタＣＬ０を示す。圧縮クラスタＣＬ０は、４つのセクタＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３からなるクラスタＣＬ０が圧縮・暗号化されたオリジナル部５を含む。４つのセクタＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３は、それぞれ、データＤ_０，Ｄ_１，Ｄ_２，Ｄ_３を有する。図７（ｂ）は、圧縮クラスタＣＬ０のオリジナル部５に対し、データＤ_２を有するセクタＳＣ２の論理アドレスに新たなデータＤ_２’がオーバーライトされた場合に作られる複合クラスタＣＬ０ａを示している。

コントローラ２は、図７（ａ）に示す圧縮クラスタＣＬ０の内容（オリジナル部５）に対して、オーバーライトする暗号化済みの非圧縮データ（オーバーライト部６）を連結して、図７（ｂ）に示す複合クラスタＣＬ０ａを生成し得る。複合クラスタＣＬ０ａは、オリジナル部５とオーバーライト部６とを含む。オリジナル部５は、その全体が一括して圧縮・暗号化されている。オーバーライト部６は、オリジナル部５と異なり、その全体が非圧縮で暗号化されている。オリジナル部５は、複数のセクタＳＣ０～ＳＣ３を含む。オーバーライト部６は、複数のセクタＳＣ０ａ～ＳＣ３ａを含む。複数のセクタＳＣ０ａ～ＳＣ３ａは、複数のセクタＳＣ０～ＳＣ３に対応している。

複合クラスタＣＬ０ａでは、部分的なオーバーライトにより、有効なセクタが例えばセクタＳＣ２からセクタＳＣ２ａに置き換えられる。この場合、複数のセクタＳＣ０～ＳＣ３のうち、セクタＳＣ０，ＳＣ１，ＳＣ３は有効なデータを含むが、セクタＳＣ２は無効なデータである。オーバーライト部６は、複数のセクタＳＣ０ａ～ＳＣ３ａを含む。複数のセクタＳＣ０ａ～ＳＣ３ａのうち、セクタＳＣ０ａ，ＳＣ１ａ，ＳＣ３ａは無効なデータだが、セクタＳＣ２ａは有効なデータを含む。

例えば、コントローラ２は、バッファメモリ４上の図８（ａ）に示すようなアドレス変換情報ＬＵＴを参照し、圧縮クラスタＣＬ０の物理アドレスＭＣＡを特定する。図８（ａ）の場合、コントローラ２は、圧縮クラスタＣＬ０の物理アドレスＭＣＡ＝４００を特定する。コントローラ２は、不揮発性メモリ３にアクセスし、不揮発性メモリ３の物理アドレスＭＣＡ＝４００から圧縮クラスタＣＬ０のオリジナル部５のデータをリードしてバッファメモリ４に一時的に格納する。コントローラ２は、オリジナル部５の先頭にヘッダ７を追加するとともに、オリジナル部５の末尾にオーバーライト部６を追加する。

ヘッダ７は、オリジナル部５とオーバーライト部６とがパッキングされていることを示す情報を含む。ヘッダ７は、オリジナル部５に含まれる各セクタＳＣの論理オフセットとオーバーライト部６に含まれる各セクタＳＣの論理オフセットとを含む。ヘッダ７は、オリジナル部５に含まれる各セクタＳＣのデータが有効か無効かを示す情報を含み、オーバーライト部６に含まれる各セクタＳＣのデータが有効か無効かを示す情報を含む。これにより、ヘッダ７は、クラスタＣＬ０内の論理的にオーバーライトされたセクタＳＣを示すことができる。ヘッダ７は、ビットマップ情報を含んでもよい。

図８（ｂ）の場合、ヘッダ７は、ビットマップ情報“１１０１００１０”を含んでもよい。ビットマップ情報“１１０１００１０”において、前半の４ビットがオリジナル部５の４つのセクタＳＣ０～ＳＣ３に対応し、後半の４ビットがオーバーライト部６の４つのセクタＳＣ０ａ～ＳＣ３ａに対応する。ビットマップ情報“１１０１００１０”は、そのビット数でオリジナル部５とオーバーライト部６とがパッキングされていることを示す。

ビットマップ情報“１１０１００１０”は、そのビット位置で各セクタＳＣの論理オフセットを示す。論理オフセットは、論理アドレスの先頭セクタの論理アドレスからのオフセットを示す。前半の４ビットは、そのビット位置で、オリジナル部５におけるセクタＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３の論理オフセットが＋０，＋１，＋２，＋３であることを示す。アドレス変換情報ＬＵＴとヘッダ７とにより、セクタＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３の論理アドレスが２０００，２００１，２００２，２００３であることが示される。後半の４ビットは、オーバーライト部６におけるセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ２ａ，ＳＣ３ａの論理オフセットが＋０，＋１，＋２，＋３であることを示す。アドレス変換情報ＬＵＴとヘッダ７とにより、セクタＳＣ０ａ，ＳＣ１ａ，ＳＣ２ａ，ＳＣ３ａの論理アドレスが２０００，２００１，２００２，２００３であることが示される。

ビットマップ情報“１１０１００１０”は、そのビット値でデータが有効か無効かを示す。前半の４ビット“１１０１”は、オリジナル部５におけるセクタＳＣ０，ＳＣ１，ＳＣ３が有効なデータＤ_０，Ｄ_１，Ｄ_３を含むが、セクタＳＣ２が無効なデータＤ_２であることを示す。後半の４ビット“００１０”は、オーバーライト部６におけるセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ３ａが無効なデータであるが、セクタＳＣ２ａが有効なデータＤ_２’を含むことを示す。

複合クラスタＣＬ０ａの生成後、コントローラ２は、複合クラスタＣＬ０ａを不揮発性メモリ３にライトする（Ｓ３）。図８（ｂ）の場合、コントローラ２は、複合クラスタＣＬ０ａを物理アドレスＭＣＡ＝５００にライトする。このとき、物理空間（不揮発性メモリ３の記憶領域）では、ヘッダ７が物理アドレスＭＣＡ＝５００にライトされる。オリジナル部５が物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、ヘッダ７の後）にコピーされる。オーバーライト部６が物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、オリジナル部５の後）にライトされる。ライト完了後、コントローラ２は、アドレス変換情報ＬＵＴを更新する。すなわち、コントローラ２は、ライトされた複合クラスタＣＬ０ａの物理アドレスＭＣＡをそのＬＢＡに関連付けてアドレス変換情報ＬＵＴに登録する（Ｓ４）。図８（ｂ）、図８（ｃ）の場合、アドレス変換情報ＬＵＴにおいて、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝４００との対応関係が、ＬＢＡ＝２０００と複合クラスタＣＬａがライトされる物理アドレスＭＣＡ＝５００との対応関係に置き換えられる。

例えば、その後、ＬＢＡ＝２００２のセクタＳＣ２のリードを指示するリードコマンドをホスト１００から受信した場合、コントローラ２は、セクタＳＣ２を含むクラスタＣＬの論理アドレスがＬＢＡ＝２０００であると特定する。コントローラ２は、アドレス変換情報ＬＵＴを参照し、セクタＳＣ２を含むクラスタのＬＢＡ＝２０００に対応する物理アドレスＭＣＡ＝５００にアクセスする。物理アドレスＭＣＡ＝５００には、ヘッダ７が格納されており、ヘッダ７のビットマップ情報“１１０１００１０”に応じて、コントローラ２は、セクタＳＣ２ではなくセクタＳＣ２ａのデータＤ_２’をリードする。これにより、コントローラ２は、部分的にオーバーライトされた後のデータＤ_２’をリードすることができる。

図４に戻って、コントローラ２は、処理対象のクラスタが圧縮クラスタでない場合（Ｓ１２でＮｏ）、処理対象のクラスタが既に複合クラスタＣＬ０ａであると判断する。この場合、コントローラ２は、複合クラスタＣＬ０ａのうちオーバーライト部６をオーバーライトデータで更新する（Ｓ１４）。

例えば、セクタＳＣ０のオーバーライトが指示された場合、コントローラ２は、バッファメモリ４上の図８（ｃ）に示すようなアドレス変換情報ＬＵＴを参照し、複合クラスタＣＬ０ａの物理アドレスＭＣＡを特定する。図８（ｃ）の場合、コントローラ２は、複合クラスタＣＬ０ａの物理アドレスＭＣＡ＝５００を特定する。コントローラ２は、不揮発性メモリ３にアクセスし、不揮発性メモリ３の物理アドレスＭＣＡ＝５００から複合クラスタＣＬ０ａのデータをリードしてバッファメモリ４に一時的に格納する。コントローラ２は、バッファメモリ４上でオーバーライト部６のセクタＳＣ０ａにオーバーライトデータをオーバーライトするとともに、セクタＳＣ０に代えてセクタＳＣ０ａが有効になるようにヘッダ７の情報を変更する。コントローラ２は、ヘッダ７のビットマップ情報を“１１０１００１０”から“０１０１１０１０”へ変更してもよい。

複合クラスタＣＬ０ａの更新後、コントローラ２は、複合クラスタＣＬ０ａを不揮発性メモリ３にライトする（Ｓ３）。コントローラ２は、複合クラスタＣＬ０ａを物理アドレスＭＣＡ＝６００にライトする。このとき、図示しないが、物理アドレスＭＣＡ＝６００にヘッダ７がライトされる。ライト完了後、コントローラ２は、アドレス変換情報ＬＵＴを更新する。すなわち、コントローラ２は、ライトされた複合クラスタＣＬ０ａの物理アドレスＭＣＡをそのＬＢＡに関連付けてアドレス変換情報ＬＵＴに登録する（Ｓ４）。コントローラ２は、ＬＢＡ＝２０００に対応する物理アドレスをＭＣＡ＝５００からＭＣＡ＝６００に置き換える。

あるいは、処理対象のクラスタが非圧縮クラスタＣＬであった場合（Ｓ１２でＮｏ）、コントローラ２は、非圧縮クラスタに含まれる複数のセクタＳＣのうち該当セクタＳＣをオーバーライトデータで更新する（Ｓ１４）。

例えば、セクタＳＣ２のオーバーライトが指示された場合、コントローラ２は、バッファメモリ４上のアドレス変換情報ＬＵＴを参照し、非圧縮クラスタＣＬの物理アドレスＭＣＡを特定する。コントローラ２は、不揮発性メモリ３にアクセスし、不揮発性メモリ３における特定された物理アドレスＭＣＡから非圧縮クラスタＣＬのデータをリードしてバッファメモリ４に一時的に格納する。コントローラ２は、バッファメモリ４上で非圧縮クラスタＣＬのセクタＳＣ２にオーバーライトデータをオーバーライトし、非圧縮クラスタＣＬを更新する。

非圧縮クラスタＣＬの更新後、コントローラ２は、非圧縮クラスタＣＬを不揮発性メモリ３にライトする（Ｓ３）。ライト完了後、コントローラ２は、アドレス変換情報ＬＵＴを更新する。すなわち、コントローラ２は、ライトされた非圧縮クラスタＣＬの物理アドレスＭＣＡをそのＬＢＡに関連付けてアドレス変換情報ＬＵＴに登録する（Ｓ４）。

図４に示すライト処理では、オリジナル部５のデータを復号しない場合、オリジナル部５のデータのリードやその復号を待つことなくコマンド完了のレスポンスをホスト１００へ返すことができる。これにより、部分的なオーバーライトによるレイテンシの増大を抑えることができる。

図４に示す手順によりライトされた複合クラスタＣＬａのデータをリードする際、オリジナル部５のデータを復号・伸張する。その後、ＬＢＡ毎に、オーバーライト部６にデータが記録されたＬＢＡでは、非圧縮のオーバーライト部６のデータを復号して使用され、それ以外のＬＢＡでは、復号・伸張したオリジナル部５のデータが使用される。例えば、図７に示した複合クラスタＣＬａをリードする場合、セクタＳＣ２（データＤ_２）およびセクタＳＣ２ａ（データＤ_２’）のＬＢＡに関しては、非圧縮のデータＤ_２’が復号して使用され、それ以外のＬＢＡでは、復号・伸張したオリジナル部５のデータが使用される。ただし、必要なＬＢＡのデータがすべてオーバーライト部６に記録されている場合、オリジナル部５のデータの復号・伸張が省略されても良い。

以上のように、本実施形態では、メモリシステム１において、一括して圧縮・暗号化されたオリジナル部５の部分的なオーバーライトが実施される。これにより、ストレージ領域のデータ容量を容易に増加できる。この際、コントローラ２は、オリジナル部５を圧縮状態のままとし、オーバーライト部６を非圧縮で暗号化する。暗号化の完了に応じて、コントローラ２は、コマンド完了のレスポンスをホスト１００へ返す。それとともに、コントローラ２は、オリジナル部５とオーバーライト部６とをパッキングしオリジナル部５の一部のセクタＳＣ２に代わってオーバーライト部６のセクタＳＣ２ａをＬＢＡに関連付けて複合クラスタＣＬ０ａを生成する。これにより、オリジナル部５のデータのリードやその復号を待つことなくコマンド完了のレスポンスをホスト１００へ返すことができる。この結果、一括して圧縮・暗号化されたオリジナル部５の部分的なオーバーライトが実施される場合に、セキュリティ仕様を満たしつつレイテンシの増大を抑制できる。

なお、第１の実施形態の第１の変形例として、図４に示すオリジナル部５とオーバーライト部６とのパッキング（Ｓ１３）は、図９に示すように、アドレス変換情報ＬＵＴａで論理アドレスとオーバーライトされる物理アドレスとの対応関係が追加されることで行われてもよい。図９は、アドレス変換情報ＬＵＴａ及び物理空間（不揮発性メモリ３の記憶領域）に関する動作を示す図である。

コントローラ２は、圧縮クラスタＣＬ０を不揮発性メモリ３にライトし、それに応じて、アドレス変換情報ＬＵＴａを更新する。アドレス変換情報ＬＵＴａは、図９（ａ）に示すように、論理アドレスに対して複数の物理アドレスが対応付けられていてもよい。アドレス変換情報ＬＵＴａは、例えばテーブル形式で実装され、論理アドレスが記録される第１のカラム、第１物理アドレスが記録される第２のカラム、第２物理アドレスが記録される第３のカラムを含む。部分的なオーバーライトがされていないクラスタに関しては、第１のカラム及び第２のカラムが使用される。第３のカラムは、空欄（Ｎｕｌｌ）でもよい。

例えば、コントローラ２は、ＬＢＡ＝２０００の圧縮クラスタＣＬ０を、図９（ｂ）に示すように、物理空間の物理アドレスＭＣＡ＝４００にライトする。これに応じて、コントローラ２は、アドレス変換情報ＬＵＴａに、ＬＢＡ＝２０００と第１物理アドレスＭＣＡ＝４００との対応関係を登録する。

その後、コントローラ２は、オリジナル部５の一部のセクタＳＣ２のライトを指示するライトコマンドを受信すると、ライトコマンドが圧縮クラスタＣＬ０（オリジナル部５）に対する部分的なオーバーライトを指示していると判断する。コントローラ２は、部分的なオーバーライトを指示するライトコマンドに応じて、オーバーライトデータを非圧縮で暗号化しバッファメモリ４に一時的に格納する。このとき、コントローラ２は、圧縮クラスタＣＬ０をリードしない。コントローラ２は、バッファメモリ４上において、非圧縮で暗号化されたオーバーライトデータでオーバーライト部６を構成するとともに、ヘッダ７ｂを付加する。これにより、コントローラ２は、複合クラスタＣＬａの非圧縮部分ＣＬ０ｂを構成する。

ヘッダ７ｂは、オーバーライト部６に含まれる各セクタＳＣの論理オフセットを含む。ヘッダ７ｂは、オーバーライト部６に含まれる各セクタＳＣのデータが有効か無効かを示す情報を含む。これにより、ヘッダ７ｂは、クラスタＣＬ０内の論理的にオーバーライトされたセクタＳＣを示すことができる。ヘッダ７ｂは、ビットマップ情報を含んでもよい。

図９（ｂ）の場合、ヘッダ７ｂは、ビットマップ情報“００１０”を含んでもよい。ビットマップ情報“００１０”は、そのビット位置で各セクタＳＣの論理オフセットを示す。論理オフセットは、論理アドレスの先頭セクタの論理アドレスからのオフセットを示す。４ビットは、オーバーライト部６におけるセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ２ａ，ＳＣ３ａの論理オフセットが＋０，＋１，＋２，＋３であることを示す。アドレス変換情報ＬＵＴａとヘッダ７ｂとにより、セクタＳＣ０ａ，ＳＣ１ａ，ＳＣ２ａ，ＳＣ３ａの論理アドレスが２０００，２００１，２００２，２００３であることが示される。

ビットマップ情報“００１０”は、そのビット値でデータが有効か無効かを示す。４ビット“００１０”は、オーバーライト部６におけるセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ３ａが無効なデータであるが、セクタＳＣ２ａが有効なデータＤ_２’を含むことを示す。

非圧縮部分ＣＬ０ｂの生成後、コントローラ２は、非圧縮部分ＣＬ０ｂを不揮発性メモリ３にライトする。図９（ｂ）の場合、コントローラ２は、ヘッダ７ｂ及びオーバーライト部６を物理アドレスＭＣＡ＝５００にライトする。このとき、物理空間（不揮発性メモリ３の記憶領域）では、ヘッダ７ｂが物理アドレスＭＣＡ＝５００にライトされる。オーバーライト部６が物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、ヘッダ７ｂの後）にライトされる。ライト完了後、コントローラ２は、アドレス変換情報ＬＵＴａを更新する。すなわち、コントローラ２は、ライトされた非圧縮部分ＣＬ０ｂの物理アドレスＭＣＡをそのＬＢＡに関連付けてアドレス変換情報ＬＵＴに追加的に登録する。図９（ｂ）、図９（ｃ）の場合、コントローラ２は、アドレス変換情報ＬＵＴａにおけるＬＢＡ＝２０００に対応する第３のカラムに、第２物理アドレスＭＣＡ＝５００を追記する。これにより、アドレス変換情報ＬＵＴａにおいて、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝４００との対応関係に加えて、ＬＢＡ＝２０００とヘッダ７ｂ及びオーバーライト部６がライトされる物理アドレスＭＣＡ＝５００との対応関係が登録される。これにより、コントローラ２は、複合クラスタＣＬ０ａを生成する。複合クラスタＣＬ０ａでは、圧縮クラスタＣＬ０のオリジナル部５と非圧縮部分ＣＬ０ｂのオーバーライト部６とがパッキングされる。複合クラスタＣＬ０ａでは、オリジナル部５の一部のセクタに代えてオーバーライト部６のセクタがＬＢＡに関連付けられる。

例えば、その後、ＬＢＡ＝２００２のセクタＳＣ２のリードを指示するリードコマンドをホスト１００から受信した場合、コントローラ２は、セクタＳＣ２を含むクラスタＣＬの論理アドレスがＬＢＡ＝２０００であると特定する。コントローラ２は、アドレス変換情報ＬＵＴａを参照し、セクタＳＣ２を含むクラスタのＬＢＡ＝２０００に対応する第１物理アドレスＭＣＡ＝４００と第２物理アドレスＭＣＡ＝５００とにそれぞれアクセスする。物理アドレスＭＣＡ＝５００には、ヘッダ７ｂが格納されており、ヘッダ７ｂのビットマップ情報“００１０”に応じて、コントローラ２は、セクタＳＣ２，ＳＣ２ａのデータＤ_２，Ｄ_２’をそれぞれリードするが、セクタＳＣ２ａのデータＤ_２’を有効なデータとする。これにより、コントローラ２は、部分的にオーバーライトされた後のデータＤ_２’を有効なデータとすることができる。

あるいは、その後、ＬＢＡ＝２０００のセクタＳＣ０のリードを指示するリードコマンドをホスト１００から受信した場合、コントローラ２は、セクタＳＣ０を含むクラスタＣＬの論理アドレスがＬＢＡ＝２０００であると特定する。コントローラ２は、アドレス変換情報ＬＵＴａを参照し、セクタＳＣ０を含むクラスタのＬＢＡ＝２０００に対応する第１物理アドレスＭＣＡ＝４００と第２物理アドレスＭＣＡ＝５００とにそれぞれアクセスする。物理アドレスＭＣＡ＝５００には、ヘッダ７ｂが格納されており、ヘッダ７ｂのビットマップ情報“００１０”に応じて、コントローラ２は、セクタＳＣ２，ＳＣ２ａのデータＤ_２，Ｄ_２’をそれぞれリードするが、セクタＳＣ２ａのデータＤ_２’を有効なデータとする。これにより、コントローラ２は、部分的にオーバーライトされた後のデータＤ_２’を有効なデータとすることができる。

このように、メモリシステム１において、部分的なオーバーライトの際、オーバーライト部６を不揮発性メモリ３にライトし、オーバーライト部６の物理アドレスＭＣＡをＬＢＡに追加的に関連付ける。これによっても、オリジナル部５及びオーバーライト部６がパッキングされオリジナル部５の一部のセクタに代えてオーバーライト部６のセクタがＬＢＡに関連付けられた複合クラスタＣＬ０ａを生成できる。

（第２の実施形態）
次に、第２の実施形態にかかるメモリシステム１について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。

第２の実施形態では、部分的なオーバーライトを実施する際、オリジナル部５となる元のクラスタの圧縮データをそのまま記録し、オーバーライト部６について圧縮単位をセクタ単位に切り替えて暗号化し、オリジナル部５のデータに連接して複合クラスタＣＬｃを構成する。

第２の実施形態では、図１０に示すように、次の点で異なるライト動作が行われる。図１０は、ライト動作の流れを示すフローチャートである。第２の実施形態では、複合クラスタのオーバーライト部のデータにもデータ圧縮を適用する。部分的なオーバーライトではないライト、およびオリジナル部を復号するオーバーライトの際の動作は第１の実施形態と同様である。

部分的なオーバーライトでオリジナル部５を復号しない場合（Ｓ５でＮｏ）、コントローラ２は、オーバーライトデータをオリジナル部５より小さい圧縮単位で圧縮をしたのち暗号化する（Ｓ２１）。オリジナル部５より小さい圧縮単位は、最小アクセス単位（例えば、セクタ単位）であってもよい。コントローラ２は、圧縮・暗号化と並行して、または圧縮・暗号化が完了した後に、クラスタＣＬのデータをリードする（Ｓ１１）。コントローラ２は、リードされたクラスタＣＬのデータをバッファメモリ４に一時的に格納する。コントローラ２は、リードされたデータに応じて、処理対象のクラスタＣＬが複合クラスタであるか否か判断する（Ｓ２２）。コントローラ２は、処理対象のクラスタＣＬがヘッダ７、オリジナル部５、オーバーライト部６を含み且つオリジナル部５が一括して圧縮されていれば、処理対象のクラスタＣＬが複合クラスタＣＬｃである（Ｓ２２でＹｅｓ）と判断する。コントローラ２は、処理対象のクラスタＣＬがそれ以外であれば、処理対象のクラスタＣＬが複合クラスタＣＬｃでない（Ｓ２２でＮｏ）と判断する。

処理対象のクラスタＣＬが複合クラスタＣＬｃでない場合（Ｓ２２でＮｏ）、コントローラ２は、処理対象のクラスタＣＬが非圧縮クラスタであるか否か判断する（Ｓ２３）。コントローラ２は、処理対象のクラスタＣＬがオリジナル部５を含みオーバーライト部６を含まず且つオリジナル部５が非圧縮であれば、処理対象のクラスタＣＬが非圧縮クラスタである（Ｓ２３でＹｅｓ）と判断する。コントローラ２は、処理対象のクラスタＣＬがそれ以外であれば、処理対象のクラスタＣＬが非圧縮クラスタでない（Ｓ２３でＮｏ）と判断する。

処理対象のクラスタＣＬが非圧縮クラスタでない場合（Ｓ２３でＮｏ）、コントローラ２は、オリジナル部５とオーバーライト部６とをパッキングして複合クラスタＣＬｃを生成する（Ｓ２４）。コントローラ２は、図１１及び図８に示すように、複合クラスタＣＬ０ｃを生成してもよい。図１１は、複合クラスタＣＬ０ｃの生成処理の概略を示す図である。

図１１（ａ）は、圧縮クラスタＣＬ０を示す。コントローラ２は、図１１（ａ）に示す圧縮クラスタＣＬ０の内容（オリジナル部５）に対して、オーバーライトする圧縮・暗号化済みのデータ（オーバーライト部６）を連結（パッキング）して、図１１（ｂ）に示す複合クラスタＣＬ０ｃを生成し得る。パッキングは、図８（ａ）～図８（ｃ）に示すように、オリジナル部５及びオーバーライト部６が物理空間にライトされる際に、オリジナル部５とオーバーライト部６とを１つのまとまりとしてグループ化する情報を含むヘッダ７が付加されることで行われてもよい。コントローラ２は、オリジナル部５の一部のセクタＳＣ２に代わってオーバーライト部６のセクタＳＣ２ａがＬＢＡに関連付けられるように、複合クラスタＣＬ０ａを生成する。オリジナル部５及びオーバーライト部６に付加されるヘッダ７は、セクタＳＣ２に代わってセクタＳＣ２ａがＬＢＡに関連付けられることを示す情報を含んでもよい。コントローラ２は、図１１（ｂ）に示すように、複数のセクタＳＣ０～ＳＣ３が一括で圧縮・暗号化されたオリジナル部５と各セクタＳＣ０ａ～ＳＣ３ａがそれぞれ圧縮・暗号化されたオーバーライト部６とを含む複合クラスタＣＬ０ｃを生成する。オーバーライト部６におけるオーバーライトデータが存在しないセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ３ａには、データがライトされない。その後、第１の実施形態と同様に、Ｓ３，Ｓ４の処理が行われる。

処理対象のクラスタＣＬが非圧縮クラスタである場合（Ｓ２３でＹｅｓ）、コントローラ２は、オーバーライトデータを非圧縮で暗号化する。なお、非圧縮で暗号化するためのオーバーライトデータについて、Ｓ２１でオーバーライトデータを圧縮する際に圧縮前のデータも一時的に保持しておいてもよい。または、Ｓ２１で圧縮・暗号化されたオーバーライトデータを復号・伸張して取得してもよい。コントローラ２は、非圧縮で暗号化されたオーバーライトデータで非圧縮クラスタを更新する（Ｓ２５）。その後、第１の実施形態と同様に、Ｓ３，Ｓ４の処理が行われる。

処理対象のクラスタＣＬが複合クラスタである場合（Ｓ２２でＹｅｓ）、コントローラ２は、複合クラスタＣＬｃにおけるオーバーライト部６を圧縮・暗号化されたオーバーライトデータで更新する（Ｓ２６）。コントローラ２は、図１１（ｂ）、図１１（ｃ）に示すように、複合クラスタＣＬ０ｃを更新してもよい。コントローラ２は、オリジナル部５の一部のセクタＳＣ０に代わってオーバーライト部６のセクタＳＣ０ａがＬＢＡに関連付けられるように、複合クラスタＣＬ０ｃを更新する。オーバーライト部６のセクタＳＣ０ａにオーバーライトデータがライトされるとともに、セクタＳＣ０に代わってセクタＳＣ０ａがＬＢＡに関連付けられるようにヘッダ７が変更されてもよい。

以上のように、第２の実施形態では、メモリシステム１において、複合クラスタのオーバーライト部６のデータをオリジナル部５より小さな圧縮単位（例えば、最小アクセス単位）で圧縮する。これにより、クラスタのデータサイズの増加を抑えることができる。

（第３の実施形態）
次に、第３の実施形態にかかるメモリシステム１について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。

第１の実施形態では、オリジナル部５の部分的なオーバーライトが複合クラスタの生成で実現される場合について例示する。オリジナル部５の部分的なオーバーライトが繰り返されると、オリジナル部５の全てのセクタがオーバーライトされた状態になる。このとき、複合クラスタは、一括して圧縮・暗号化されたオリジナル部５に加えて、各セクタが非圧縮で暗号化されたオーバーライト部６を含む。

第３の実施形態では、オリジナル部５のすべてのセクタがオーバーライトされた場合にオリジナル部５を削除してオーバーライト部６に相当する部分を非圧縮クラスタとする。

コントローラ２は、図１２及び図１３に示すように、複合クラスタＣＬ０ａを生成・更新し、さらに非圧縮クラスタを生成してもよい。図１２は、複合クラスタの生成・更新処理及び非圧縮クラスタの生成処理を示す図である。図１３は、アドレス変換情報ＬＵＴ及び物理空間に関する動作を示す図である。

コントローラ２は、ＬＢＡ＝２０００のデータを圧縮・暗号化して、図１２（ａ）に示す圧縮クラスタＣＬ０を生成する。コントローラ２は、図１３（ｂ）に示すように、圧縮クラスタＣＬ０を物理アドレスＭＣＡ＝４００にライトする。コントローラ２は、図１３（ａ）に示すように、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝４００との対応関係をアドレス変換情報ＬＵＴに登録する。

コントローラ２は、図１２（ｂ）に示すように、オリジナル部５及びオーバーライト部６をパッキングしセクタＳＣ２に代わってセクタＳＣ２ａがＬＢＡに関連付けられた複合クラスタＣＬ０ｃを生成する。コントローラ２は、ヘッダ７を物理アドレスＭＣＡ＝５００にライトする。コントローラ２は、オリジナル部５を物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、ヘッダ７の後）にコピーする。コントローラ２は、オーバーライト部６を物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、オリジナル部５の後）にライトする。これに応じて、コントローラ２は、アドレス変換情報ＬＵＴを更新する。図１３（ｂ）、図１３（ｃ）の場合、アドレス変換情報ＬＵＴにおいて、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝４００との対応関係が、ＬＢＡ＝２０００と複合クラスタＣＬａがライトされる物理アドレスＭＣＡ＝５００との対応関係に置き換えられる。

その後、コントローラ２は、セクタＳＣ０，ＳＣ１，ＳＣ３に代わってセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ３ａがＬＢＡに関連付けられるように複合クラスタＣＬ０ｃを順次更新する。

図１２（ｃ）に示すように、オリジナル部５の全てのセクタＳＣ０～ＳＣ３がオーバーライトされた状態になると、コントローラ２は、複合クラスタＣＬ０ａにおけるオリジナル部５及びオーバーライト部６のパッキングを解除し、オーバーライト部６を取得する。図１３（ｂ）の場合、コントローラ２は、物理アドレスＭＣＡ＝５００から複合クラスタＣＬ０ａをリードしてバッファメモリ４に一時的に格納する。コントローラ２は、ヘッダ７及びオリジナル部５を破棄し、オーバーライト部６を取得する。すなわち、コントローラ２は、複合クラスタＣＬ０ａからオリジナル部５を削除しオーバーライト部６を残す。オーバーライト部６は、各セクタＳＣ０ａ～ＳＣ３ａが非圧縮で暗号化された状態である。

図１２（ｄ）に示すように、コントローラ２は、各セクタが非圧縮で暗号化されたオーバーライト部６を非圧縮クラスタＣＬ０ｄとして不揮発性メモリ３にライトする。図１３（ｂ）の場合、コントローラ２は、非圧縮クラスタＣＬ０ｄを物理アドレスＭＣＡ＝６００にライトする。これに応じて、コントローラ２は、アドレス変換情報ＬＵＴを更新する。図１３（ｂ）、図１３（ｄ）の場合、アドレス変換情報ＬＵＴにおいて、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝５００との対応関係が、ＬＢＡ＝２０００と複合クラスタＣＬａがライトされる物理アドレスＭＣＡ＝６００との対応関係に置き換えられる。

以上のように、第３の実施形態では、メモリシステム１において、コントローラ２は、複合クラスタＣＬ０ａにおけるオリジナル部５の全てのセクタがオーバーライトされた状態になることに応じて、オリジナル部５を削除してオーバーライト部６を取得する。コントローラ２は、取得されたオーバーライト部６を非圧縮クラスタＣＬ０ｄとして不揮発性メモリ３にライトする。これにより、クラスタのデータサイズの増加をさらに抑えることができる。

（第４の実施形態）
次に、第４の実施形態にかかるメモリシステム１について説明する。以下では、第１の実施形態から第３の実施形態と異なる部分を中心に説明する。

第２の実施形態では、オリジナル部５の部分的なオーバーライトが複合クラスタの生成で実現される場合について例示する。オリジナル部５の部分的なオーバーライトが繰り返されると、オリジナル部５の全てのセクタがオーバーライトされた状態になる。このとき、複合クラスタは、一括して圧縮・暗号化されたオリジナル部５に加えて、各セクタが圧縮・暗号化されたオーバーライト部６を含む。

第３の実施形態では、オリジナル部５のすべてのセクタがオーバーライトされた場合にオリジナル部５を削除してオーバーライト部６に相当する部分を新圧縮クラスタとする。圧縮クラスタ（オリジナル部５）は、複数セクタが一括して圧縮・暗号化されているが、新圧縮クラスタは、各セクタが圧縮・暗号化されている。

コントローラ２は、図１４及び図１５に示すように、複合クラスタＣＬ０ａを生成・更新し、さらに新圧縮クラスタを生成してもよい。図１４は、複合クラスタの生成・更新処理及び新圧縮クラスタの生成処理を示す図である。図１５は、アドレス変換情報ＬＵＴ及び物理空間に関する動作を示す図である。

コントローラ２は、ＬＢＡ＝２０００のデータを圧縮・暗号化して、図１４（ａ）に示す圧縮クラスタＣＬ０を生成する。コントローラ２は、図１５（ｂ）に示すように、圧縮クラスタＣＬ０を物理アドレスＭＣＡ＝４００にライトする。コントローラ２は、図１４（ａ）に示すように、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝４００との対応関係をアドレス変換情報ＬＵＴに登録する。

コントローラ２は、図１４（ｂ）に示すように、オリジナル部５及びオーバーライト部６をパッキングしセクタＳＣ２に代わってセクタＳＣ２ａがＬＢＡに関連付けられた複合クラスタＣＬ０ｃを生成する。コントローラ２は、ヘッダ７を物理アドレスＭＣＡ＝５００にライトする。コントローラ２は、オリジナル部５を物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、ヘッダ７の後）にコピーする。コントローラ２は、オーバーライト部６を物理アドレスＭＣＡ＝５００に応じた物理位置（例えば、オリジナル部５の後）にライトする。これに応じて、コントローラ２は、アドレス変換情報ＬＵＴを更新する。図１５（ｂ）、図１５（ｃ）の場合、アドレス変換情報ＬＵＴにおいて、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝４００との対応関係が、ＬＢＡ＝２０００と複合クラスタＣＬａがライトされる物理アドレスＭＣＡ＝５００との対応関係に置き換えられる。

その後、コントローラ２は、セクタＳＣ０，ＳＣ１，ＳＣ３に代わってセクタＳＣ０ａ，ＳＣ１ａ，ＳＣ３ａがＬＢＡに関連付けられるように複合クラスタＣＬ０ｃを順次更新する。

図１４（ｃ）に示すように、オリジナル部５の全てのセクタＳＣ０～ＳＣ３がオーバーライトされた状態になると、コントローラ２は、複合クラスタＣＬ０ｃにおけるオリジナル部５及びオーバーライト部６のパッキングを解除し、オーバーライト部６を取得する。図１５（ｂ）の場合、コントローラ２は、物理アドレスＭＣＡ＝５００から複合クラスタＣＬ０ａをリードしてバッファメモリ４に一時的に格納する。コントローラ２は、ヘッダ７及びオリジナル部５を破棄し、オーバーライト部６を取得する。すなわち、コントローラ２は、複合クラスタＣＬ０ａからオリジナル部５を削除しオーバーライト部６を残す。オーバーライト部６は、各セクタＳＣ０ａ～ＳＣ３ａが圧縮・暗号化された状態である。

図１４（ｄ）に示すように、コントローラ２は、各セクタが圧縮・暗号化されたオーバーライト部６を新圧縮クラスタＣＬ０ｅとして不揮発性メモリ３にライトする。図１５（ｂ）の場合、コントローラ２は、新圧縮クラスタＣＬ０ｅを物理アドレスＭＣＡ＝６００にライトする。これに応じて、コントローラ２は、アドレス変換情報ＬＵＴを更新する。図１５（ｂ）、図１５（ｄ）の場合、アドレス変換情報ＬＵＴにおいて、ＬＢＡ＝２０００と物理アドレスＭＣＡ＝５００との対応関係が、ＬＢＡ＝２０００と複合クラスタＣＬａがライトされる物理アドレスＭＣＡ＝６００との対応関係に置き換えられる。

以上のように、第４の実施形態では、メモリシステム１において、コントローラ２は、複合クラスタＣＬ０ｃにおけるオリジナル部５の全てのセクタがオーバーライトされた状態になることに応じて、オリジナル部５を削除してオーバーライト部６を取得する。コントローラ２は、取得されたオーバーライト部６を新圧縮クラスタＣＬ０ｅとして不揮発性メモリ３にライトする。これにより、クラスタのデータサイズの増加をさらに抑えることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ メモリシステム、２ コントローラ、３，３－１～３－Ｎ 不揮発性メモリ、４ バッファメモリ。

Claims (9)

1. ホストと接続可能であって、
   不揮発性メモリと、
   第１のデータ及び第２のデータを含み前記第１のデータが第１の論理アドレスに関連付けられ前記第２のデータが第２の論理アドレスに関連付けられた第１のサイズを有する第１のデータ群を圧縮し、圧縮された第１のデータ群を暗号化し、前記暗号化された第１のデータ群に基づくデータを前記不揮発性メモリにライトし、前記第１のサイズより小さい第２のサイズと前記第１の論理アドレスとを指定する第３のデータのライトを指示する前記ホストからのコマンドに応じて、前記暗号化された第１のデータ群をリードし、前記第３のデータを非圧縮で暗号化し、前記暗号化された第１のデータ群と前記暗号化された第３のデータとがグループ化され前記第３のデータが前記第１のデータに代わって前記第１の論理アドレスに関連付けられる複合データを生成し、前記複合データに基づくデータを前記不揮発性メモリにライトするコントローラと、
   を備えたメモリシステム。
2. 前記複合データの生成は、前記第３のデータが前記第１のデータに代わって前記第１の論理アドレスに関連付けられることを示す情報を含むヘッダを前記第１のデータ群及び前記第３のデータに付加することを含む
   請求項１に記載のメモリシステム。
3. 前記コントローラは、前記暗号化された第１のデータ群を前記不揮発性メモリにライトする際に前記第１の論理アドレスと前記暗号化された第１のデータ群に基づくデータがライトされる第１の物理アドレスとの第１の対応関係をアドレス変換情報に登録し、前記複合データに基づくデータを前記不揮発性メモリにライトする際に前記アドレス変換情報における前記第１の対応関係を前記第１の論理アドレスと前記複合データに基づくデータがライトされる第２の物理アドレスとの第２の対応関係に置き換える
   請求項２に記載のメモリシステム。
4. 前記コントローラは、前記暗号化された第１のデータ群を前記不揮発性メモリにライトする際に前記第１の論理アドレスと圧縮され暗号化された第１のデータ群に基づくデータがライトされる第１の物理アドレスとの第１の対応関係をアドレス変換情報に登録し、前記複合データに基づくデータを前記不揮発性メモリにライトする際に前記アドレス変換情報における前記第１の対応関係に対して前記第１の論理アドレスと前記第３のデータがライトされる第２の物理アドレスとの第２の対応関係を追加して更新する
   請求項２に記載のメモリシステム。
5. 前記コントローラは、前記第３のデータの暗号化の後、前記コマンドに対するレスポンスを前記ホストに送信する
   請求項１に記載のメモリシステム。
6. 前記コントローラは、前記第２のサイズと前記第２の論理アドレスとを指定する第４のデータのライトを指示するコマンドに応じて、前記暗号化された第１のデータ群と前記暗号化された第３のデータとを含む前記複合データに基づくデータをリードし、前記第４のデータを非圧縮で暗号化し、前記暗号化された第１のデータ群と前記暗号化された第３のデータと前記暗号化された第４のデータとがグループ化され前記第３のデータが前記第１のデータに代わって前記第１の論理アドレスに関連付けられ前記第４のデータが前記第２のデータに代わって前記第２の論理アドレスに関連付けられるように前記複合データを更新し、更新された複合データに基づくデータを前記不揮発性メモリにライトする
   請求項１に記載のメモリシステム。
7. 前記コントローラは、前記複合データにおける前記暗号化された第１のデータ群と前記暗号化された第３のデータと前記暗号化された第４のデータとのグループ化を解除し、前記第３のデータ及び前記第４のデータを含み前記第３のデータが前記第１の論理アドレスに関連付けられ前記第４のデータが前記第２の論理アドレスに関連付けられ非圧縮で暗号化された第２のデータ群を作成し、前記作成した第２のデータ群を前記不揮発性メモリにライトする
   請求項６に記載のメモリシステム。
8. ホストと接続可能であって、
   不揮発性メモリと、
   第１のデータ及び第２のデータを含み前記第１のデータが第１の論理アドレスに関連付けられ前記第２のデータが第２の論理アドレスに関連付けられた第１のサイズを有する第１のデータ群を圧縮し、圧縮された第１のデータ群を暗号化し、前記暗号化された第１のデータ群に基づくデータを前記不揮発性メモリにライトし、前記第１のサイズより小さい第２のサイズと前記第１の論理アドレスとを指定する第３のデータのライトを指示する前記ホストからのコマンドに応じて、前記第１のデータ群を復号するか否かを判断し、
   前記第１のデータ群を復号しない場合、前記暗号化された第１のデータ群をリードし、前記第３のデータを非圧縮で暗号化し、前記暗号化された第１のデータ群と前記暗号化された第３のデータとがグループ化され前記第３のデータが前記第１のデータに代わって前記第１の論理アドレスに関連付けられる複合データを生成し、前記複合データに基づくデータを前記不揮発性メモリにライトし、
   前記第１のデータ群を復号する場合、前記暗号化された第１のデータ群をリードし、前記暗号化された第１のデータ群を復号し、復号された第１のデータ群を伸張し、復号され伸張された第１のデータ群を前記第１のデータが前記第３のデータに置き換わるように更新し、更新された第１のデータ群を前記不揮発性メモリにライトするコントローラと、
   を備えたメモリシステム。
9. ホストと接続可能であって、
   不揮発性メモリと、
   第１のデータ及び第２のデータを含み前記第１のデータが第１の論理アドレスに関連付けられ前記第２のデータが第２の論理アドレスに関連付けられた第１のサイズを有する第１のデータ群を圧縮し、圧縮された第１のデータ群を暗号化し、前記暗号化された第１のデータ群に基づくデータを前記不揮発性メモリにライトし、前記第１のサイズより小さい第２のサイズと前記第１の論理アドレスとを指定する第３のデータのライトを指示する前記ホストからのコマンドに応じて、前記暗号化された第１のデータ群をリードし、前記第３のデータを圧縮し、圧縮された第３のデータを暗号化し、前記暗号化された第１のデータ群と前記暗号化された第３のデータとがグループ化され前記第３のデータが前記第１のデータに代わって前記第１の論理アドレスに関連付けられる複合データを生成し、前記複合データに基づくデータを前記不揮発性メモリにライトするコントローラと、
   を備えたメモリシステム。

Images