JP2024043165A - Ceramic circuit board and method of manufacturing the same - Google Patents

Ceramic circuit board and method of manufacturing the same Download PDF

Info

Publication number
JP2024043165A
JP2024043165A JP2022148194A JP2022148194A JP2024043165A JP 2024043165 A JP2024043165 A JP 2024043165A JP 2022148194 A JP2022148194 A JP 2022148194A JP 2022148194 A JP2022148194 A JP 2022148194A JP 2024043165 A JP2024043165 A JP 2024043165A
Authority
JP
Japan
Prior art keywords
metal
ceramic
circuit board
ceramic substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022148194A
Other languages
Japanese (ja)
Inventor
篤志 岡本
Atsushi Okamoto
玄也 能川
Genya Nokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Proterial Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Proterial Ltd filed Critical Proterial Ltd
Priority to JP2022148194A priority Critical patent/JP2024043165A/en
Publication of JP2024043165A publication Critical patent/JP2024043165A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic circuit board that has a proper porous part on a surface of a ceramic substrate and that is suitable for a power module and the like.
SOLUTION: A ceramic circuit board in which a metal circuit is bonded onto a surface of a ceramic substrate with a brazing material has a porous part on a surface of an exposure part of the ceramic substrate exposed by formation of the metal circuit. A thickness of the porous part is 1 to 30 μm in a depth direction of the ceramic substrate.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2024,JPO&INPIT

Description

本発明は、パワーモジュール等に好適なセラミックス回路基板およびその製造方法に関する。 The present invention relates to a ceramic circuit board suitable for power modules and the like, and a method for manufacturing the same.

近年、自動車のハイブリッド化・EV化や、風力・太陽光などの自然エネルギーを利用した発電方式の導入などが拡大しており、それらシステムの中で不可欠な電気エネルギー変換・制御の役割を担うパワーモジュールが注目されている。セラミックス回路基板は、これらパワーモジュールの構成要素の一つであり、その一般的な構成は、電気的絶縁性に優れたセラミックス板材等を基板とし、一方の面には導電性に優れた金属板を接合して任意の回路パターンを形成した回路層、他方の面にはヒートシンク用の金属材を接合した放熱層からなっている。 In recent years, the trend towards hybrid and electric vehicles and the introduction of power generation methods that utilize natural energy such as wind and solar power has expanded, and power modules that play an essential role in these systems, such as converting and controlling electrical energy, have been attracting attention. Ceramic circuit boards are one of the components of these power modules, and their general structure consists of a substrate made of ceramic plate material with excellent electrical insulation, a circuit layer on one side of which a metal plate with excellent conductivity is bonded to form an arbitrary circuit pattern, and a heat dissipation layer on the other side of which a metal material for a heat sink is bonded.

ここで、セラミックスと金属を接合する手段の一つとして、ろう材による接合技術が広く用いられている。ろう材は、銀(Ag)を主成分とし、融点を下げる目的等で銅(Cu)やスズ(Sn)などを混合したAg-Cu-Sn系のろう材などが知られているが、そのままではセラミックスとの接合ができないため、セラミックスとの接合界面を活性化させたり、接合強度を得る目的でチタン(Ti)を0.2~2wt%程度含有させたものが主に用いられていた。しかし、AgやTiを多く含むために、ろう材が非常に高価となり、接合に要するコストが非常に高くなる問題があった。そこで近年では、その解決策として、種々の新規ろう材が検討されている。 Here, a joining technique using a brazing material is widely used as one of the means for joining ceramics and metal. Ag-Cu-Sn brazing filler metals, which are mainly composed of silver (Ag) and mixed with copper (Cu), tin (Sn), etc. to lower the melting point, are known. Since it is not possible to bond with ceramics, materials containing about 0.2 to 2 wt% of titanium (Ti) have been mainly used for the purpose of activating the bonding interface with ceramics and increasing bonding strength. However, since it contains a large amount of Ag and Ti, the brazing filler metal becomes very expensive, and there is a problem in that the cost required for joining becomes very high. Therefore, in recent years, various new brazing materials have been studied as a solution to this problem.

たとえば、特許文献1には、Tiを0.1~2.0wt%、シリコン(Si)を0.07~12.0wt%含み、残部はアルミニウム(Al)と不可避不純物からなることを特徴とするAl-Si-Tiろう材(Al系ろう材)が開示されている。特許文献1によれば、安価なAlを主成分とし、SiのAl酸化防止作用と、Tiの酸化膜活性化作用とを活用することで、低コストで信頼性の高い接合体を得られることが記載されている。
また、特許文献2には、Agを含まないCu-Mg-Tiろう材(Cu系ろう材)を用いてセラミックス基板と銅板とを接合した、セラミックス回路基板が提案されている。この特許文献2によれば、Cu-Mg-Ti合金中のMgは昇華して接合界面には残存せず、良好な接合体が得られるとされている。
For example, Patent Document 1 discloses that it contains 0.1 to 2.0 wt% of Ti, 0.07 to 12.0 wt% of silicon (Si), and the remainder consists of aluminum (Al) and unavoidable impurities. An Al-Si-Ti brazing material (Al-based brazing material) is disclosed. According to Patent Document 1, by using inexpensive Al as the main component and utilizing the Al oxidation prevention effect of Si and the oxide film activation effect of Ti, a highly reliable bonded body can be obtained at low cost. is listed.
Furthermore, Patent Document 2 proposes a ceramic circuit board in which a ceramic substrate and a copper plate are bonded using a Cu--Mg--Ti brazing material (Cu-based brazing material) that does not contain Ag. According to Patent Document 2, Mg in the Cu--Mg--Ti alloy is sublimed and does not remain at the bonding interface, resulting in a good bonded body.

特開平4-294890号公報Japanese Patent Application Publication No. 4-294890 特開2005-305526号公報Japanese Patent Application Publication No. 2005-305526

特許文献1および特許文献2に記載されるように、貴金属であるAgを含まないAl系ろう材やCu系ろう材を用いることで、ろう材そのものの費用を安価にでき、セラミックス回路基板の接合工程におけるコストを従来よりも大幅に低減することが可能となる。しかし、接合後に回路層を形成する回路形成工程においては、Agを含まないために、種々の問題が生じる。 As described in Patent Document 1 and Patent Document 2, by using Al-based brazing filler metal or Cu-based brazing filler metal that does not contain Ag, which is a noble metal, the cost of the brazing filler metal itself can be reduced, and it is possible to bond ceramic circuit boards. It becomes possible to significantly reduce the cost in the process compared to the conventional method. However, in the circuit formation process of forming a circuit layer after bonding, various problems arise because Ag is not included.

ここでは、セラミックス基板に銅板をろう材で接合した銅接合セラミックス回路基板を例に説明する。回路形成工程で行う銅のエッチング(溶解)処理の際に、セラミックス部分までもが溶解して多孔質化してしまい、その溶解の程度が大きいと、セラミックス基板の強度が従来よりも低下するという課題があった。従来のAgを主成分とするAg系ろう材を用いた場合では、セラミックス回路基板の断面を観察すると、セラミックス基板と銅板の間にAgの割合の多い相(Agリッチ相)が形成されていることが確認できる。このAgリッチ相は化学的に安定であるため、銅板のエッチングに用いる処理液と接触しても溶解することがなく、その結果、このAgリッチ相がバリア層となってセラミックス基板の表面を保護する役目を果たしている。従って、Ag系ろう材を用いた場合は、銅板のエッチング処理時にセラミックス基板が溶解することはほとんどなかった。 Here, a copper-bonded ceramic circuit board in which a copper plate is bonded to a ceramic substrate using a brazing material will be explained as an example. During the copper etching (melting) process performed in the circuit formation process, even the ceramic parts melt and become porous, and if the degree of melting is large, the strength of the ceramic substrate will be lower than before. was there. When using a conventional Ag-based brazing filler metal whose main component is Ag, when observing the cross section of a ceramic circuit board, a phase with a high proportion of Ag (Ag-rich phase) is formed between the ceramic circuit board and the copper plate. This can be confirmed. Since this Ag-rich phase is chemically stable, it does not dissolve even when it comes into contact with the processing solution used for etching copper plates, and as a result, this Ag-rich phase acts as a barrier layer to protect the surface of the ceramic substrate. It fulfills its role. Therefore, when the Ag-based brazing material was used, the ceramic substrate was hardly dissolved during the etching process of the copper plate.

しかし、Ag以外の元素を主成分とするAl系やCu系ろう材を用いた場合には、銅板とセラミックス基板の間にこのようなバリア層が形成されないため、銅板のエッチング処理の際に処理液が容易にセラミックス基板部分まで浸透し、セラミックス基板部分を過度に溶解させてしまい、セラミックス基板が内部深くまで多孔質化することによって強度が大幅に低下したり、溶解によって形成された空孔に異物等が残留して変色や絶縁不良等の品質低下を引き起こす問題があった。 However, when using an Al-based or Cu-based brazing filler metal whose main component is an element other than Ag, such a barrier layer is not formed between the copper plate and the ceramic substrate. The liquid easily penetrates into the ceramic substrate, excessively dissolving the ceramic substrate, and causing the ceramic substrate to become porous deep inside, resulting in a significant decrease in strength and damage to the pores formed by dissolution. There was a problem that foreign matter remained behind, causing quality deterioration such as discoloration and poor insulation.

一方で、このようなセラミックス基板の表面が多孔質化していると、その後のパワーモジュール部材として使用する際に、モジュールに充填される封止材との密着性が良好になる等といった有利な一面もあり、多孔質化の度合いを適切に制御できることが理想的であった。 On the other hand, if the surface of such a ceramic substrate is porous, it has certain advantages such as better adhesion with the sealing material filled in the module when used as a power module component. Therefore, it would be ideal to be able to appropriately control the degree of porosity.

そこで、本発明は、セラミックス基板の表面に適切な多孔質部を有し、パワーモジュール等に好適なセラミックス回路基板を提供することを目的とする。 Therefore, an object of the present invention is to provide a ceramic circuit board that has an appropriate porous portion on the surface of the ceramic circuit board and is suitable for power modules and the like.

本発明は、金属回路がろう材によりセラミックス基板の表面に接合されたセラミックス回路基板であって、前記金属回路の形成によって露出した前記セラミックス基板の露出部の表面に多孔質部を有し、前記多孔質部の厚さが前記セラミックス基板の深さ方向に対して1~30μmであることを特徴とする。 The present invention provides a ceramic circuit board in which a metal circuit is bonded to the surface of a ceramic substrate using a brazing material, the ceramic circuit board having a porous portion on the surface of the exposed portion of the ceramic substrate exposed by the formation of the metal circuit; The thickness of the porous portion is 1 to 30 μm in the depth direction of the ceramic substrate.

また、前記ろう材のAg含有量が50質量%以下であることが好ましい。 Further, it is preferable that the Ag content of the brazing filler metal is 50% by mass or less.

本発明のセラミックス回路基板の製造方法は、金属とセラミックス基板とをろう材で接合した金属接合セラミックス基板を準備する金属接合セラミックス基板準備工程と、前記金属の必要な部分に保護膜を形成させる保護膜形成工程と、処理液により、前記金属接合セラミックス基板の前記金属と前記ろう材の所定箇所が溶解され、金属回路が形成される金属回路形成工程とを有し、前記金属回路形成工程を多段階で行うことを特徴とする。 The method for manufacturing a ceramic circuit board of the present invention includes a metal-bonded ceramic substrate preparation step in which a metal-bonded ceramic substrate is prepared by bonding a metal and a ceramic substrate with a brazing material, and a protective film is formed on necessary portions of the metal. a film forming step; and a metal circuit forming step in which a predetermined portion of the metal and the brazing material of the metal bonded ceramic substrate are melted by a treatment liquid to form a metal circuit, and the metal circuit forming step is performed multiple times. It is characterized by being carried out in stages.

また、多段階で行う前記金属回路形成工程で、前記処理液による前記金属と前記ろう材の溶解を中断した後、前記金属接合セラミックス基板を洗浄し、再度前記処理液により前記金属と前記ろう材を溶解することにより行うことが好ましい。 Further, in the metal circuit forming step carried out in multiple steps, after dissolving the metal and the brazing material by the processing liquid, the metal bonding ceramic substrate is cleaned, and the metal and the brazing material are again melted by the processing liquid. This is preferably carried out by dissolving.

また、多段階で行う前記金属回路形成工程で、前記金属の厚さの50%以上を溶解した後に、溶解を中断することが好ましい。 Further, in the metal circuit forming step performed in multiple stages, it is preferable to interrupt the melting after 50% or more of the thickness of the metal has been melted.

本発明によれば、セラミックス基板の表面に適切な多孔質部を有し、パワーモジュール等に好適なセラミックス回路基板を提供することができる。 According to the present invention, it is possible to provide a ceramic circuit board that has an appropriate porous portion on the surface of the ceramic substrate and is suitable for power modules and the like.

本発明のセラミックス回路基板の一例を示す断面模式図である。FIG. 1 is a schematic cross-sectional view showing an example of a ceramic circuit board of the present invention. 本発明のセラミックス回路基板の製造方法の一例を示す断面模式図である。1A to 1C are schematic cross-sectional views showing an example of a method for producing a ceramic circuit board of the present invention. 実施例1の銅接合セラミックス基板とレジスト加工位置を示す模式図である。FIG. 2 is a schematic diagram showing the copper-bonded ceramic substrate and resist processing positions of Example 1. 実施例1で得られたセラミックス回路基板の断面SEM像である。1 is a cross-sectional SEM image of the ceramic circuit board obtained in Example 1. 実施例1で得られたセラミックス回路基板のセラミックス露出部の断面SEM像である。2 is a cross-sectional SEM image of the exposed ceramic portion of the ceramic circuit board obtained in Example 1. 実施例2で得られたセラミックス回路基板の断面SEM像である。2 is a cross-sectional SEM image of the ceramic circuit board obtained in Example 2. 実施例2で得られたセラミックス回路基板のセラミックス露出部の断面SEM像である。1 is a cross-sectional SEM image of a ceramic exposed portion of a ceramic circuit board obtained in Example 2. 比較例1で得られたセラミックス回路基板の断面SEM像である。1 is a cross-sectional SEM image of a ceramic circuit board obtained in Comparative Example 1.

以下、図1および図2に示す模式図を参照しながら、本発明のセラミックス回路基板とその製造方法について説明する。 The ceramic circuit board of the present invention and its manufacturing method will be described below with reference to the schematic diagrams shown in FIGS. 1 and 2.

図1に示すように、セラミックス回路基板101を作製するには、まず、金属10とセラミックス基板11をろう材12で接合した金属接合セラミックス基板100を準備し(金属接合セラミックス基板準備工程)、金属10の必要な部分にレジスト等13の保護膜を形成させる((保護膜形成工程T1)。次に、酸やアルカリなどの処理液14に浸漬するなどして、露出した金属10とろう材12の部分(所定箇所)を化学的に溶解(エッチング)させ除去することで、溶解されなかった金属10により金属回路10bが形成され(金属回路形成工程T2)、セラミックス回路基板101が得られる(T3)。
このとき、ろう材12のAg含有量が50質量%以下の場合には、Agによるバリア層が十分に形成されないため、金属回路10b形成の最中にセラミックス基板11まで処理液14が到達し、セラミックス基板11の表面も部分的に溶解する。その結果、金属回路10bの形成によって露出したセラミックス基板11の表面(露出部11a)に多孔質部15が形成された状態となる。この多孔質部15はセラミックス基板11の表面から深さ方向に進展している。本発明では、この進展深さ、すなわち多孔質部15の厚さが、全範囲に渡って、セラミックス基板の深さ方向に対して1~30μmである。進展深さが30μm超であると、セラミックス回路基板に要求される絶縁性が不足したり、機械的強度が弱く破断したりする問題がある。
As shown in FIG. 1, in order to produce a ceramic circuit board 101, first, a metal bonded ceramic substrate 100 is prepared in which a metal 10 and a ceramic substrate 11 are bonded together using a brazing material 12 (metal bonded ceramic substrate preparation step). A protective film 13 such as a resist is formed on the necessary portions of the metal 10 ((protective film forming step T1). Next, the exposed metal 10 and the brazing material 12 are immersed in a treatment liquid 14 such as acid or alkali. By chemically dissolving (etching) and removing the portion (predetermined location), a metal circuit 10b is formed using the undissolved metal 10 (metal circuit forming step T2), and a ceramic circuit board 101 is obtained (T3). ).
At this time, if the Ag content of the brazing filler metal 12 is 50% by mass or less, a barrier layer made of Ag will not be sufficiently formed, so the treatment liquid 14 will reach the ceramic substrate 11 during the formation of the metal circuit 10b. The surface of the ceramic substrate 11 is also partially dissolved. As a result, a porous portion 15 is formed on the surface (exposed portion 11a) of the ceramic substrate 11 exposed by the formation of the metal circuit 10b. This porous portion 15 extends from the surface of the ceramic substrate 11 in the depth direction. In the present invention, the depth of this development, that is, the thickness of the porous portion 15 is 1 to 30 μm in the depth direction of the ceramic substrate over the entire range. If the depth of development is more than 30 μm, there is a problem that the insulation required for the ceramic circuit board is insufficient or the mechanical strength is weak and the ceramic circuit board is broken.

また、金属10の溶解過程に着目すると、後述する理由により、金属10の溶解速度は不均一で遅くなりやすく、セラミックス基板11が処理液14に長時間晒される箇所と、そうでない箇所が形成されやすい。したがって、金属10の溶解を全面均一に進行させ、溶解速度を制御することで、セラミックス基板11の溶解による多孔質部15を制御することが可能となる。 Furthermore, when focusing on the dissolution process of the metal 10, for reasons described below, the dissolution rate of the metal 10 tends to be uneven and slow, and it is easy for some areas of the ceramic substrate 11 to be exposed to the treatment liquid 14 for long periods of time and other areas to be exposed. Therefore, by allowing the dissolution of the metal 10 to proceed uniformly over the entire surface and controlling the dissolution rate, it is possible to control the porous portion 15 caused by the dissolution of the ceramic substrate 11.

なお、ここで言うセラミックス基板とは、窒化珪素や窒化アルミニウム、ジルコニア含有アルミナ、アルミナなどであり、金属回路となる金属は、銅やアルミニウム、ニッケル等の各種金属のほか、カーボンナノチューブ等の異種材料と複合化させたものや各種合金など、を指している。 Note that the ceramic substrate referred to here includes silicon nitride, aluminum nitride, zirconia-containing alumina, alumina, etc., and the metals that form the metal circuit include various metals such as copper, aluminum, and nickel, as well as dissimilar materials such as carbon nanotubes. This refers to things that are composites of and various alloys.

図2により、セラミックス基板11に銅10aをろう材で接合した銅接合セラミックス基板100aを例に、金属回路形成における銅10aの溶解過程について説明する。溶解中の銅10aの表面には銅イオンや酸化銅などの中間生成物20が堆積しており、それらが銅10aの溶解の進行の妨げとなっている(t1)。したがって、セラミックス基板11の溶解を制御するには、中間生成物20を銅10aの表面から除去して銅10aの溶解を全面均一に進行させ、さらに溶解速度を高速化あるいは制御し、セラミックス基板11が処理液14に接触する時間を最小限に抑えることが有効である。
しかし、実際には、金属回路形成工程で形成しようとする銅10a(金属回路)の形状が細いライン状であったり、径の小さいピット状であったり、銅厚が厚くてエッチングする領域が狭いあるいは深い等の形状依存により、エッチングしたい部分での中間生成物20の除去がうまく行われず、その結果、銅の溶解速度が遅くなる、あるいは不均一になる等の現象が生じ易くなる。
Referring to FIG. 2, the melting process of copper 10a in forming a metal circuit will be described using as an example a copper-bonded ceramic substrate 100a in which copper 10a is bonded to ceramic substrate 11 using a brazing material. Intermediate products 20 such as copper ions and copper oxide are deposited on the surface of the copper 10a during dissolution, and these interfere with the progress of dissolution of the copper 10a (t1). Therefore, in order to control the dissolution of the ceramic substrate 11, the intermediate product 20 is removed from the surface of the copper 10a so that the dissolution of the copper 10a proceeds uniformly over the entire surface, and the dissolution rate is further increased or controlled. It is effective to minimize the time during which the material contacts the processing liquid 14.
However, in reality, the shape of the copper 10a (metal circuit) to be formed in the metal circuit forming process may be a thin line, a pit with a small diameter, or the copper is thick and the area to be etched is narrow. Alternatively, due to shape dependence such as depth, the removal of the intermediate product 20 from the portion to be etched is not performed well, and as a result, phenomena such as a slow dissolution rate of copper or non-uniformity are likely to occur.

このような現象を解消してセラミックス基板11の溶解を抑制する方法の一つとして、銅10aのエッチング処理の際に、銅10a厚さの50%以上をエッチング(溶解)したところで処理を中断し、一旦、銅接合セラミックス基板100aの表面をリンス液21で清浄化(洗浄)してセラミックス回路基板101bの状態とし(t2)、その後、再度エッチング処理を行って銅10aやろう材12を完全に除去し、セラミックス基板11を露出させる方法が挙げられる(t3,t4)。これにより、エッチングされた銅10aの表面近傍が、狭幅や深溝のような形状であっても、そこに滞留した中間生成物20を処理の途中で完全に除去することができ、除去後にエッチング処理を再開した際には、銅の溶解を全面均一かつ高速に進行させることができる。セラミックス基板11が露出する直前、例えば、エッチングで除去したい銅厚の65~85%が処理された状態で洗浄を行う事が、作業効率の面からも効果的である。その結果、金属回路形成工程においてセラミックス基板11が過剰に処理液14と接触して溶解してしまうことを抑制し、適切な多孔質部15を有する、品質良好でパワーモジュールに好適なセラミックス回路基板を作製することが可能となる。 One way to eliminate this phenomenon and suppress dissolution of the ceramic substrate 11 is to stop the process when etching the copper 10a when 50% or more of the thickness of the copper 10a has been etched (dissolved). , the surface of the copper-bonded ceramic substrate 100a is once cleaned (washed) with the rinsing liquid 21 to form the ceramic circuit board 101b (t2), and then the etching process is performed again to completely remove the copper 10a and the brazing material 12. An example of this method is to remove the ceramic substrate 11 and expose the ceramic substrate 11 (t3, t4). As a result, even if the area near the surface of the etched copper 10a has a shape such as a narrow width or a deep groove, the intermediate product 20 that has remained there can be completely removed during the process, and the etching process can be performed after removal. When the process is restarted, the dissolution of copper can proceed uniformly and rapidly over the entire surface. It is also effective in terms of work efficiency to perform cleaning immediately before the ceramic substrate 11 is exposed, for example, after 65 to 85% of the copper thickness to be removed by etching has been processed. As a result, the ceramic circuit board 11 is prevented from excessive contact with the processing liquid 14 and dissolved in the metal circuit forming process, and has a suitable porous portion 15, and is of good quality and suitable for power modules. It becomes possible to create.

このとき、銅接合セラミックス基板100aは都度、乾燥させてもよいが、ウェットな状態を維持したまま各種処理を行ってもよい。また、エッチングや洗浄は、一般的な浸漬方法で行ってもよいし、各種液をスプレーで吹き付けたり、噴霧したりする形態でもよい。また、洗浄工程は1回でも良いし、洗浄とエッチングを交互に繰り返して多段階処理としてもよい。 At this time, the copper-bonded ceramic substrate 100a may be dried each time, or may be subjected to various treatments while being kept in a wet state. Further, etching and cleaning may be performed by a general immersion method, or by spraying or atomizing various liquids. Further, the cleaning process may be performed only once, or may be performed in multiple steps by alternately repeating cleaning and etching.

さらに、処理液(エッチング液)の組成を変えることもまた、セラミックス基板の溶解を抑制したセラミックス回路基板を作製する方法の一つである。エッチング液には、塩酸を主成分としたものが一般的に用いられているが、塩酸は各種セラミックスをも溶解しやすい。したがって、処理液を硫酸銅や酸化性の酸、アルカリ系のエッチング液とする事でもまた、セラミックスの溶解を抑制することができる。 Furthermore, changing the composition of the processing liquid (etching liquid) is also one of the methods for producing a ceramic circuit board in which dissolution of the ceramic substrate is suppressed. Etching solutions containing hydrochloric acid as a main component are generally used, and hydrochloric acid easily dissolves various types of ceramics. Therefore, dissolution of ceramics can also be suppressed by using copper sulfate, an oxidizing acid, or an alkaline etching solution as the treatment solution.

これら各手法は、それぞれ単体で適用してもよいし、組み合わせて用いてもよい。例えば、多段階の例として、銅厚の75%は塩化第二鉄+塩酸のエッチング液を用い、洗浄後には硫酸銅のエッチング液で処理をする(液の種類を変えて、2段階で処理する)ことも有効であるし、Agを微量添加したろう材を用いて銅板とセラミックスを接合し、多段階方式でエッチング処理を行うこともまた有効である。これらは、回路基板の構成材料や寸法等の仕様、設備仕様に応じて選択することができる。
また、上述したようなセラミックスの溶解はろう材組成に起因したものであるため、ここで示した解決手法は、接合する金属が銅である場合に限らず、アルミニウム等、金属の種類に因らず適用することができる。
Each of these methods may be applied singly or in combination. For example, as a multi-step example, 75% of the copper thickness is treated with an etching solution of ferric chloride + hydrochloric acid, and after cleaning is treated with an etching solution of copper sulfate (processing is done in two stages by changing the type of solution). It is also effective to bond the copper plate and the ceramic using a brazing filler metal to which a small amount of Ag is added, and to perform the etching process in a multi-step manner. These can be selected depending on the specifications such as the constituent materials and dimensions of the circuit board and the equipment specifications.
Furthermore, since the melting of ceramics as described above is caused by the composition of the brazing material, the solution presented here is applicable not only when the metal to be joined is copper, but also when the metal to be joined is aluminum, etc. It can be applied without any problem.

種々の条件でセラミックス回路基板を作製し、回路形成で露出したセラミックスの多孔質部の厚さを確認した。実施条件および結果の概要を表1にまとめて示した。 Ceramic circuit boards were produced under various conditions, and the thickness of the porous part of the ceramic exposed during circuit formation was confirmed. A summary of the implementation conditions and results is shown in Table 1.

以下に、各実施例の具体的内容を示す。
(実施例1)
サイズ50mm×50mm、厚さ0.32mmの窒化珪素基板の両面に、厚さ1.2mmの銅板を、Cu(64mass%)-Mg-Sn-Tiから成るろう材を用いて接合し、銅接合セラミックス基板を作製した。その後、作製した基板の銅表面に、図3に示す形状にエッチングレジストを塗工した。
次に、基板を、塩化第二銅と塩酸から成るエッチング液に浸漬し、液を強攪拌しながら銅の溶解処理を25分間行った。その後、純水で洗浄した後、再びエッチング液に浸漬し、さらに10分間処理を行うことにより多段階で行い、セラミックス回路基板を作製した。
作製したセラミックス回路基板について、断面を切出し加工し、走査型電子顕微鏡(FE-SEM, JEOL社製JSM-7001F)を用いて観察した。図4に示すように、エッチングで溶解除去した銅板の端部は典型的な裾広がりの形状(フィレット形状)となっており、エッチングによって露出したセラミックス部分は、ろう材層がほぼ無い状態であった。そして、図5に示すように、露出したセラミックスの表層については、セラミックスが溶解して多孔質化していることが確認された。このときのセラミックスの溶解深さ(多孔質部厚さ)は約22μmであった。
The specific details of each embodiment are given below.
Example 1
A copper plate having a thickness of 1.2 mm was bonded to both sides of a silicon nitride substrate having a size of 50 mm x 50 mm and a thickness of 0.32 mm using a brazing material made of Cu (64 mass%)-Mg-Sn-Ti to prepare a copper-bonded ceramic substrate. Then, an etching resist was applied to the copper surface of the substrate in the shape shown in FIG.
Next, the substrate was immersed in an etching solution consisting of cupric chloride and hydrochloric acid, and copper was dissolved for 25 minutes while the solution was vigorously stirred. After that, the substrate was washed with pure water, and then immersed in the etching solution again and treated for another 10 minutes. This multi-step process produced a ceramic circuit substrate.
A cross section of the fabricated ceramic circuit board was cut out and observed using a scanning electron microscope (FE-SEM, JEOL JSM-7001F). As shown in Figure 4, the end of the copper plate dissolved and removed by etching had a typical flared shape (fillet shape), and the ceramic portion exposed by etching had almost no brazing material layer. As shown in Figure 5, it was confirmed that the ceramic was dissolved and made porous on the exposed ceramic surface. The depth of dissolution of the ceramic (porous portion thickness) at this time was about 22 μm.

(実施例2)
実施例1と同様にして、銅接合セラミックス基板を作製した。その後、銅板表面に、図3に示す形状にエッチングレジストを塗工し、塩化第二鉄と塩酸から成るエッチング液をスプレー方式で吹き付け、銅の溶解処理を5分間行った。その後、純水で洗浄した後、再びエッチング液を吹き付けることにより多段階で行い、これら処理の繰り返しを計4回行ってセラミックス回路基板を作製した。
作製したセラミックス回路基板について、断面を切出し加工し、走査型電子顕微鏡(FE-SEM,JEOL社製 JSM-7001F)を用いて観察した。図6に示すように、エッチングで溶解除去した銅板の端部は典型的な裾広がりの形状(フィレット形状)となっており、エッチングによって露出したセラミックス部分は、ろう材層がほぼ無い状態であった。そして、図7に示すように、露出したセラミックス部分の表層については、セラミックスが溶解して多孔質化していることが確認された。このときのセラミックスの溶解深さは約2μmであった。
(Example 2)
A copper-bonded ceramic substrate was produced in the same manner as in Example 1. Thereafter, an etching resist was applied to the surface of the copper plate in the shape shown in FIG. 3, and an etching solution consisting of ferric chloride and hydrochloric acid was sprayed onto the surface to dissolve the copper for 5 minutes. Thereafter, after cleaning with pure water, the etching solution was again sprayed on the substrate in multiple steps, and these treatments were repeated four times in total to produce a ceramic circuit board.
A cross section of the produced ceramic circuit board was cut out and observed using a scanning electron microscope (FE-SEM, JSM-7001F manufactured by JEOL). As shown in Figure 6, the edge of the copper plate that was dissolved and removed by etching has a typical widening shape (fillet shape), and the ceramic portion exposed by etching has almost no brazing material layer. Ta. As shown in FIG. 7, it was confirmed that the surface layer of the exposed ceramic portion was melted and made porous. The melting depth of the ceramic at this time was approximately 2 μm.

(実施例3)
サイズ190mm×140mm、厚さ0.32mmの窒化珪素基板の両面に、厚さ1.2mmの銅板を、Cu(60mass%)-Mg-Sn-Tiから成るろう材を用いて接合し、銅接合セラミックス基板を作製した。
作製した基板にエッチングレジストを印刷した後、塩化第二銅と塩酸から成るエッチング液をスプレー方式で吹き付け、銅の溶解処理を5分間行った。その後、純水で洗浄した後、再びエッチング液を吹き付け、これら処理の繰り返しを計4回行うことにより多段階で行い、セラミックス回路基板を作製した。
作製したセラミックス回路基板について、断面を切出し加工し、実施例1と同様に観察した。エッチングで溶解除去した銅板の端部は典型的な裾広がりの形状(フィレット形状)となっており、エッチングによって露出したセラミックス部分は、ろう材層がほぼ無い状態であった。そして、露出したセラミックス部分の表層については、セラミックスが溶解して多孔質化していることが確認された。このときのセラミックスの溶解深さは約28μmであった。
(Example 3)
A copper plate with a thickness of 1.2 mm is bonded to both sides of a silicon nitride substrate with a size of 190 mm x 140 mm and a thickness of 0.32 mm using a brazing material made of Cu (60 mass%)-Mg-Sn-Ti. A ceramic substrate was fabricated.
After printing an etching resist on the fabricated substrate, an etching solution consisting of cupric chloride and hydrochloric acid was sprayed onto the substrate to dissolve the copper for 5 minutes. Thereafter, after washing with pure water, an etching solution was sprayed again, and these processes were repeated four times in total, thereby performing multi-step processing to produce a ceramic circuit board.
A cross section of the produced ceramic circuit board was cut out and observed in the same manner as in Example 1. The end of the copper plate that had been dissolved and removed by etching had a typical widening shape (fillet shape), and the ceramic portion exposed by etching had almost no brazing material layer. It was also confirmed that the surface layer of the exposed ceramic portion had become porous due to melting of the ceramic. The melting depth of the ceramic at this time was about 28 μm.

(実施例4)
サイズ50mm×50mm、厚さ0.32mmの窒化珪素基板の両面に、厚さ0.2mmの銅板を、Cu(70mass%)-Mg-Sn-Tiから成るろう材を用いて接合し、銅接合セラミックス基板を作製した。その後、銅板表面に、図3に示す形状にエッチングレジストを塗工した。
次に、基板を、塩化第二銅と塩酸から成るエッチング液に浸漬し、液を強攪拌しながら銅の溶解処理を20分間行った。その後、純水で洗浄した後、再びエッチング液に浸漬し、さらに3分間処理を行うことにより多段階で行い、セラミックス回路基板を作製した。
作製したセラミックス回路基板について、断面を切出し加工し、実施例1と同様に観察した。エッチングで溶解除去した銅板の端部は典型的な裾広がりの形状(フィレット形状)となっており、エッチングによって露出したセラミックス部分は、ろう材層がほぼ無い状態であった。そして、露出したセラミックス部分の表層については、セラミックスが溶解して多孔質化していることが確認された。このときのセラミックスの溶解深さは約10μmであった。
Example 4
A copper plate having a thickness of 0.2 mm was bonded to both sides of a silicon nitride substrate having a size of 50 mm×50 mm and a thickness of 0.32 mm using a brazing material made of Cu (70 mass%)-Mg-Sn-Ti to prepare a copper-bonded ceramic substrate. Then, an etching resist was applied to the surface of the copper plate in the shape shown in FIG.
Next, the substrate was immersed in an etching solution consisting of cupric chloride and hydrochloric acid, and copper was dissolved for 20 minutes while the solution was vigorously stirred. After that, the substrate was washed with pure water, and then immersed in the etching solution again and treated for another 3 minutes. This multi-step process produced a ceramic circuit substrate.
The cross section of the produced ceramic circuit board was cut out and observed in the same manner as in Example 1. The end of the copper plate dissolved and removed by etching had a typical flared shape (fillet shape), and the ceramic portion exposed by etching had almost no brazing material layer. It was confirmed that the ceramic was dissolved and made porous on the surface of the exposed ceramic portion. The depth of the dissolved ceramic was about 10 μm.

(実施例5)
ろう材にAl(97mass%)-Tiを用い、窒化珪素基板とアルミニウム板を接合した、アルミニウム接合セラミックス基板を作製した。
基板の一部を切出し、塩化第二銅と塩酸から成るエッチング液に浸漬して、アルミニウムの溶解処理を5分間行った。その後、純水で洗浄した後、再びエッチング液に浸漬し、さらに3分間処理を行うことにより多段階で行い、セラミックス回路基板を作製した。
作製したセラミックス回路基板について、断面を切出し加工し、実施例1と同様に観察した。エッチングで溶解除去したアルミニウムの端部は典型的な裾広がりの形状(フィレット形状)となっており、エッチングによって露出したセラミックス部分は、ろう材層がほぼ無い状態であった。そして、露出したセラミックス部分の表層については、セラミックスが溶解して多孔質化していることが確認された。このときのセラミックスの溶解深さは約15μmであった。
(Example 5)
An aluminum bonded ceramic substrate was manufactured by bonding a silicon nitride substrate and an aluminum plate using Al (97 mass%)-Ti as a brazing material.
A part of the substrate was cut out and immersed in an etching solution consisting of cupric chloride and hydrochloric acid to perform aluminum dissolution treatment for 5 minutes. Thereafter, after cleaning with pure water, the substrate was immersed in an etching solution again and treated for an additional 3 minutes, thereby producing a ceramic circuit board in multiple stages.
A cross section of the produced ceramic circuit board was cut out and processed, and observed in the same manner as in Example 1. The edge of the aluminum that was dissolved and removed by etching had a typical widening shape (fillet shape), and the ceramic portion exposed by etching had almost no brazing material layer. It was also confirmed that the surface layer of the exposed ceramic portion had become porous due to melting of the ceramic. The melting depth of the ceramic at this time was approximately 15 μm.

(比較例1)
サイズ50mm×50mm、厚さ0.32mmの窒化珪素基板の両面に、厚さ1.2mmの銅板を、Cu(64mass%)-Mg-Sn-Tiから成るろう材を用いて接合し、銅接合セラミックス基板を作製した。その後、銅板表面に、図3に示す形状にエッチングレジストを塗工した。
次に、基板を、塩化第二銅と塩酸から成るエッチング液に浸漬し、攪拌速度を実施例1の2倍に設定して、銅が完全に溶解するまで処理を行い(一段階処理。40分を要した)、セラミックス回路基板を作製した。
作製したセラミックス回路基板について、断面を切出し加工し、実施例1と同様に観察した。図8に示すように、エッチングで溶解除去した銅板の端部は典型的な裾広がりの形状(フィレット形状)となっており、エッチングによって露出したセラミックス部分は、ろう材層がほぼ無い状態であった。露出したセラミックス部分の表層については、セラミックスが溶解して多孔質化しているが、場所によってその溶解深さは異なっていた。最も深い部分では、セラミックスの溶解深さは約33μmであった。
(Comparative Example 1)
A copper plate having a thickness of 1.2 mm was bonded to both sides of a silicon nitride substrate having a size of 50 mm×50 mm and a thickness of 0.32 mm using a brazing material made of Cu (64 mass%)-Mg-Sn-Ti to prepare a copper-bonded ceramic substrate. Then, an etching resist was applied to the surface of the copper plate in the shape shown in FIG.
Next, the substrate was immersed in an etching solution consisting of cupric chloride and hydrochloric acid, and the stirring speed was set to twice that of Example 1, and the treatment was continued until the copper was completely dissolved (one-step treatment, requiring 40 minutes), thereby producing a ceramic circuit substrate.
The cross section of the produced ceramic circuit board was cut out and observed in the same manner as in Example 1. As shown in Fig. 8, the end of the copper plate dissolved and removed by etching had a typical flared shape (fillet shape), and the ceramic portion exposed by etching had almost no brazing material layer. The ceramic was dissolved and made porous on the surface of the exposed ceramic portion, but the depth of the dissolution varied depending on the location. At the deepest part, the depth of the dissolution of the ceramic was about 33 μm.

100 金属接合セラミックス基板
100a 銅接合セラミックス基板
101、101a セラミックス回路基板
101b セラミックス回路基板
10 金属
10a 銅
10b 金属回路
11 セラミックス基板
11a 露出部
12 ろう材
13 レジスト
14 処理液
15 多孔質部
20 中間生成物
21 リンス液


100 Metal bonded ceramic substrate 100a Copper bonded ceramic substrate 101, 101a Ceramic circuit board 101b Ceramic circuit board 10 Metal 10a Copper 10b Metal circuit 11 Ceramic substrate 11a Exposed portion 12 Brazing material 13 Resist 14 Processing liquid 15 Porous portion 20 Intermediate product 21 rinse liquid


Claims (5)

金属回路がろう材によりセラミックス基板の表面に接合されたセラミックス回路基板であって、
前記金属回路の形成によって露出した前記セラミックス基板の露出部の表面に多孔質部を有し、前記多孔質部の厚さが前記セラミックス基板の深さ方向に対して1~30μmであることを特徴とするセラミックス回路基板。
A ceramic circuit board in which a metal circuit is bonded to the surface of a ceramic substrate using a brazing material,
A porous portion is provided on the surface of the exposed portion of the ceramic substrate exposed by the formation of the metal circuit, and the thickness of the porous portion is 1 to 30 μm in the depth direction of the ceramic substrate. Ceramic circuit board.
前記ろう材のAg含有量が50質量%以下であることを特徴とする請求項1に記載のセラミックス回路基板。 The ceramic circuit board according to claim 1, wherein the brazing filler metal has an Ag content of 50% by mass or less. 金属回路がろう材によりセラミックス基板の表面に接合されたセラミックス回路基板の製造方法であって、
金属とセラミックス基板とをろう材で接合した金属接合セラミックス基板を準備する金属接合セラミックス基板準備工程と、
前記金属の必要な部分に保護膜を形成させる保護膜形成工程と、
処理液により、前記金属接合セラミックス基板の前記金属と前記ろう材の所定箇所が溶解され、金属回路が形成される金属回路形成工程とを有し、
前記金属回路形成工程を多段階で行うことを特徴とするセラミックス回路基板の製造方法。
A method for manufacturing a ceramic circuit board in which a metal circuit is bonded to the surface of a ceramic substrate using a brazing material,
a metal-bonded ceramic substrate preparation step of preparing a metal-bonded ceramic substrate in which a metal and a ceramic substrate are bonded with a brazing material;
a protective film forming step of forming a protective film on necessary parts of the metal;
a metal circuit forming step in which predetermined locations of the metal and the brazing material of the metal bonded ceramic substrate are melted by a treatment liquid to form a metal circuit;
A method of manufacturing a ceramic circuit board, characterized in that the metal circuit forming step is performed in multiple stages.
多段階で行う前記金属回路形成工程で、前記処理液による前記金属と前記ろう材の溶解を中断した後、前記金属接合セラミックス基板を洗浄し、再度前記処理液により前記金属と前記ろう材を溶解することにより行う
ことを特徴とする請求項3に記載のセラミックス回路基板の製造方法。
In the metal circuit forming step carried out in multiple stages, after dissolving the metal and the brazing material by the processing liquid is interrupted, the metal bonding ceramic substrate is cleaned, and the metal and the brazing material are melted by the processing liquid again. 4. The method of manufacturing a ceramic circuit board according to claim 3, wherein the method is carried out by:
多段階で行う前記金属回路形成工程で、前記金属の厚さの50%以上を溶解した後に、溶解を中断することを特徴とする請求項3または請求項4に記載のセラミックス回路基板の製造方法。


The method for manufacturing a ceramic circuit board according to claim 3 or 4, characterized in that, in the metal circuit forming step performed in multiple stages, melting is interrupted after 50% or more of the thickness of the metal is melted. .


JP2022148194A 2022-09-16 2022-09-16 Ceramic circuit board and method of manufacturing the same Pending JP2024043165A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022148194A JP2024043165A (en) 2022-09-16 2022-09-16 Ceramic circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022148194A JP2024043165A (en) 2022-09-16 2022-09-16 Ceramic circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2024043165A true JP2024043165A (en) 2024-03-29

Family

ID=90418142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022148194A Pending JP2024043165A (en) 2022-09-16 2022-09-16 Ceramic circuit board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2024043165A (en)

Similar Documents

Publication Publication Date Title
JP5699794B2 (en) Aluminum oxide film removal solution and surface treatment method of aluminum or aluminum alloy
JP4538490B2 (en) Metal substitution treatment liquid on aluminum or aluminum alloy and surface treatment method using the same
JP4811756B2 (en) Method for manufacturing metal-ceramic bonding circuit board
JP2005035874A (en) Method for producing metal/ceramic bonding substrate
TWI408241B (en) Copper alloy for electronic machinery and tools and method of producing the same
TWI465607B (en) Solution for removing aluminum oxide film and method for surface treatment of aluminum or aluminum alloy
WO2015029478A1 (en) Method for manufacturing ceramic circuit board
JP5750811B2 (en) Method for producing metal / ceramic bonding substrate
JP4710798B2 (en) Power module substrate, power module substrate manufacturing method, and power module
JP2010047802A (en) Surface treatment method for aluminum or aluminum alloy
WO2009047203A1 (en) ETCHANT COMPOSITIONS AND ETCHING METHOD FOR METALS Cu/Mo
JP2014053619A (en) Method for manufacturing metal-ceramic bonded circuit board
WO2019054291A1 (en) Etching liquid for active metal brazing materials and method for producing ceramic circuit board using same
JP4551229B2 (en) Semiconductor device manufacturing method and etching solution
JP6171220B2 (en) Method for producing intermediate product of multilayer ceramic capacitor, treatment aqueous solution containing halogen compound used for production of intermediate product of multilayer ceramic capacitor, intermediate product of multilayer ceramic capacitor, method for producing multilayer ceramic capacitor, and multilayer ceramic capacitor
JP2024043165A (en) Ceramic circuit board and method of manufacturing the same
JP4203724B2 (en) Aluminum oxide film removal solution and surface treatment method of aluminum or aluminum alloy
JP3959044B2 (en) Pretreatment method for plating aluminum and aluminum alloy
CN114807918A (en) Metal replacement treatment liquid, and surface treatment method for aluminum or aluminum alloy
JP2011211217A (en) Manufacturing method for metal-ceramic junction circuit board
TWI361461B (en) Method for manufacturing a composite of copper and resin
JP2005518328A (en) Method for metallizing titanate-based ceramics
JP2005336554A (en) Plated tin film and method for forming plated film
JP3906019B2 (en) Metal oxide film removal liquid and removal method using the same
JPH03214689A (en) Group of reduced processes for manufacturing printed circuit and composite for executing the same