JP2024043063A

JP2024043063A - メモリシステムおよび制御方法

Info

Publication number: JP2024043063A
Application number: JP2022148046A
Authority: JP
Inventors: 伸一菅野; Shinichi Sugano; オレリアンナムフォトラン; Nam Phong Tran Aurelien; 勇輝佐々木; Yuki Sasaki
Original assignee: Kioxia Corp
Current assignee: Kioxia Corp
Priority date: 2022-09-16
Filing date: 2022-09-16
Publication date: 2024-03-29
Also published as: US20240095163A1

Abstract

【課題】ライトデータの喪失に対処でき、且つ、ホストからメモリシステムへのアクセスが可能になるまでに要する時間を短縮することができるメモリシステムを実現する。【解決手段】メモリシステムのコントローラは、メモリシステムへの電力の回復に応じ、メモリシステムがレディー状態であることをホストに通知する。コントローラは、論理アドレス範囲に属する論理アドレスを指定する入出力コマンドを受信した場合、前記論理アドレス範囲に対応するブロックを選択し、選択したブロックに格納されているアドレス変換情報と更新ログとに基づいて、前記論理アドレス範囲に対応するテーブル領域の最新のアドレス変換情報を再構築する。コントローラは、選択したブロックに格納されている、喪失されたライトデータに対応する論理アドレスのリストに基づいて、再構築された最新のアドレス変換情報を更新する。【選択図】図７

Description

本発明の実施形態は、不揮発性メモリを制御するメモリシステムおよび制御方法に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。

ＳＳＤのようなメモリシステムにおいては、予期しない電力喪失が起きた後に電力が回復した場合、論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ－ｔｏ－ｐｈｙｓｉｃａｌａｄｄｒｅｓｓｔｒａｎｓｌａｔｉｏｎｔａｂｌｅ：Ｌ２Ｐテーブル）を再構築する処理が行われる。しかしながら、Ｌ２Ｐテーブル全体の再構築には比較的長い時間がかかる。このため、ホストは、メモリシステムに対するリード／ライトアクセスが可能になるまで、長い間待たされる場合がある。

また、メモリシステムに設けられたキャパシタに蓄えられた電力を使用して、不揮発性メモリに書き込むことができるデータの量は、限られている。このため、不揮発性メモリへの書き込みが完了していないライトデータが喪失されてしまう場合もある。

したがって、メモリシステムにおいては、ライトデータの喪失に対処でき、且つ、ホストからメモリシステムへのリード／ライトアクセスを実行可能になるまでに要する時間を短縮することができる技術が必要とされている。

米国特許第１１，２６２，９４２号明細書米国特許出願公開第２０２１／００３４３０１号明細書米国特許出願公開第２０２２／００１９３６４号明細書

本発明の一実施形態が解決しようとする課題は、ライトデータの喪失に対処でき、且つ、ホストからメモリシステムへのリード／ライトアクセスを実行可能になるまでに要する時間を短縮することができるメモリシステムおよび制御方法を提供することである。

実施形態によれば、ホストに接続可能なメモリシステムは、複数のブロックを含む不揮発性メモリと、揮発性メモリと、前記メモリシステムの論理アドレス空間における論理アドレスそれぞれと前記不揮発性メモリの物理アドレスそれぞれとの間の対応関係を示すアドレス変換情報を、前記揮発性メモリに格納された論理物理アドレス変換テーブルを使用して管理するように構成されたコントローラとを具備する。前記コントローラは、前記論理物理アドレス変換テーブルを、第１の論理アドレス範囲に対応する第１のテーブル領域と、第２の論理アドレス範囲に対応する第２のテーブル領域とを少なくとも含む複数のテーブル領域に分ける。前記コントローラは、前記揮発性メモリから取得される前記第１のテーブル領域のアドレス変換情報と、前記第１のテーブル領域のアドレス変換情報の取得の後に更新された前記第１のテーブル領域のアドレス変換情報の更新内容を示す更新ログとを、前記複数のブロックのうちの第１のブロックに書き込む第１の処理を周期的に実行する。前記コントローラは、前記揮発性メモリから取得される前記第２のテーブル領域のアドレス変換情報と、前記第２のテーブル領域のアドレス変換情報の取得の後に更新された前記第２のテーブル領域のアドレス変換情報の更新内容を示す更新ログとを、前記複数のブロックのうちの第２のブロックに書き込む第２の処理を周期的に実行する。前記コントローラは、前記第１の論理アドレス範囲に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失された第１のライトデータに対応する論理アドレスのリストを示す第１のリスト、および前記第２の論理アドレス範囲に書き込まれるべきライトデータのうち、前記予期しない電力喪失によって喪失された第２のライトデータに対応する論理アドレスのリストを示す第２のリストを、前記第１のブロックおよび前記第２のブロックにそれぞれ保存する。前記コントローラは、前記メモリシステムへの前記電力の回復に応じ、前記メモリシステムが入出力コマンドを処理可能なレディー状態であることを前記ホストに通知する。前記コントローラは、前記第１の論理アドレス範囲および前記第２の論理アドレス範囲の一方の論理アドレス範囲に属する論理アドレスを指定する入出力コマンドを前記ホストから受信した場合、前記第１のブロックおよび前記第２のブロックから前記一方の論理アドレス範囲に対応するブロックを選択し、前記選択したブロックに格納されているテーブル領域のアドレス変換情報と前記アドレス変換情報の更新ログとに基づいて、前記揮発性メモリ上に、前記一方の論理アドレス範囲に対応するテーブル領域の最新のアドレス変換情報を再構築する。前記コントローラは、前記喪失されたライトデータに対応する論理アドレスのリストが前記選択されたブロックに格納されている場合、前記選択されたブロックの前記リストに基づいて、前記喪失されたライトデータに対応する論理アドレスの各々にエラーを示す値が関連付けられるように、前記再構築された最新のアドレス変換情報を更新する。

実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。実施形態に係るメモリシステムに含まれる、不揮発性メモリの内部構成の例を示すブロック図。実施形態に係るメモリシステムに含まれる、ＣＰＵの機能構成の例を示すブロック図。実施形態に係るメモリシステムにおいて使用される、複数のチャンネルと複数のＮＡＮＤ型フラッシュメモリダイとの関係の例を示す図。実施形態に係るメモリシステムにおいて使用されるスーパーブロックの構成例を示す図。実施形態に係るメモリシステムにおいて使用されるＬ２Ｐテーブルの構成例と、Ｌ２Ｐテーブルの複数のテーブル領域と複数のＬ２Ｐフラッシュブロックとの関係の例とを示す図。実施形態に係るメモリシステムにおける、複数のＬＢＡ範囲とＬ２Ｐテーブルの複数のテーブル領域との関係の例を示す図。実施形態に係るメモリシステムにおいて使用されるＬ２Ｐテーブルに格納される複数のＬ２Ｐフラグメントの各々の構成例を示す図。実施形態に係るメモリシステムにおける、複数のＬＢＡ範囲と、Ｌ２Ｐテーブルの複数のテーブル領域と、複数のログバッファと、複数のＬ２Ｐフラッシュブロックとの関係の例を示す図。実施形態に係るメモリシステムにおける、更新ログの第１の例を示す図。実施形態に係るメモリシステムにおける、更新ログの第２の例を示す図。実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の第１の例を示す図。実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の第２の例を示す図。実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト分配処理の例を示す図。実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の第１の例を示す図。実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の第１の例を示す図。実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の第２の例を示す図。実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の第２の例を示す図。実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の第３の例を示す図。実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の第３の例を示す図。実施形態に係るメモリシステムにおいて実行されるリビルド対象のテーブル領域を選択する処理を示す図。実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の手順を示すフローチャート。実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の手順の第１の例を示すフローチャート。実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の手順の第２の例を示すフローチャート。実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の手順を示すフローチャート。

以下、図面を参照して、実施形態を説明する。
まず、実施形態に係るメモリシステムを含む情報処理システムの構成について説明する。図１は、実施形態に係るメモリシステムとホストとを含む情報処理システムの構成例を示すブロック図である。以下では、実施形態に係るメモリシステムがソリッドステートドライブ（ＳＳＤ）３として実現されている場合を想定する。

情報処理システム１は、ホスト（ホストデバイス）２と、ＳＳＤ３とを含む。ホスト２と、ＳＳＤ３とは、バス４を介して接続可能である。

ホスト２は、ＳＳＤ３にアクセスする情報処理装置である。情報処理装置の例には、パーソナルコンピュータ、サーバコンピュータ、他の様々なコンピューティングデバイスが含まれる。ホスト２は、データを書き込むためのコマンドであるライトコマンドをＳＳＤ３に送信する。また、ホスト２は、データを読み出すためのコマンドであるリードコマンドをＳＳＤ３に送信する。

ＳＳＤ３は、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。不揮発性メモリとしては、例えば、ＮＡＮＤ型フラッシュメモリが用いられる。ＳＳＤ３は、ホスト２から受信されたライトコマンドに基づいて、データ書き込み動作を実行する。また、ＳＳＤ３は、ホスト２から受信されたリードコマンドに基づいて、データ読み出し動作を実行する。

ＳＳＤ３とホスト２との間の通信は、バス４を介して実行される。バス４は、ホスト２とＳＳＤ３とを接続する伝送路である。バス４は、例えば、ＰＣＩｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）バスである。バス４は、全二重伝送路である。全二重伝送路は、ホスト２からＳＳＤ３へデータおよび入出力（Ｉ／Ｏ）コマンドを送信する伝送路と、ＳＳＤ３からホスト２へデータおよび応答を送信する伝送路との双方を含む。Ｉ／Ｏコマンドは、不揮発性メモリへのデータの書き込み、または不揮発性メモリからのデータの読み出しを行うためのコマンドである。Ｉ／Ｏコマンドは、例えば、ライトコマンド、またはリードコマンドである。

ホスト２とＳＳＤ３とを接続するための論理インタフェースの規格としては、例えば、ＳｅｒｉａｌＡｔｔａｃｈｅｄＳＣＳＩ（ＳＡＳ）、ＳｅｒｉａｌＡＴＡ（ＳＡＴＡ）、ＮＶＭＥｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）が使用される。

次に、ホスト２の構成要素について説明する。ホスト２は、プロセッサ２１と、メモリ２２とを含む。

プロセッサ２１は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）である。プロセッサ２１は、ホスト２の各コンポーネントの動作を制御するように構成されている。プロセッサ２１は、ＳＳＤ３からメモリ２２にロードされるソフトウェア（ホストソフトウェア）を実行する。ホスト２は、ＳＳＤ３以外の他のストレージデバイスを含んでいてもよい。この場合、ホストソフトウェアは、他のストレージデバイスからメモリ２２にロードされてもよい。ホストソフトウェアには、オペレーティングシステム、ファイルシステム、デバイスドライバ、アプリケーションプログラム等が含まれる。

メモリ２２は、ホスト２に設けられたメインメモリである。メモリ２２は、例えば、揮発性の半導体メモリである。メモリ２２は、例えば、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）のようなランダムアクセスメモリによって実現される。

次に、ＳＳＤ３の構成要素について説明する。ＳＳＤ３は、コントローラ５と、ＮＡＮＤ型フラッシュメモリ６と、ＤＲＡＭ７とを含む。

コントローラ５は、ＴｏｇｇｌｅＮＡＮＤフラッシュインタフェース、オープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）のような、ＮＡＮＤインタフェース５７を介して、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ６に電気的に接続されている。コントローラ５は、ＮＡＮＤ型フラッシュメモリ６を制御するように構成されたメモリコントローラとして動作する。このコントローラ５は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。

ＮＡＮＤ型フラッシュメモリ６は、不揮発性の半導体メモリである。ＮＡＮＤ型フラッシュメモリ６は、２次元構造のフラッシュメモリであってもよいし、３次元構造のフラッシュメモリであってもよい。以下では、ＮＡＮＤ型フラッシュメモリ６をＮＡＮＤメモリ６と称する。

ＤＲＡＭ７は、揮発性の半導体メモリである。ＤＲＡＭ７は、例えば、ＮＡＮＤメモリ６に書き込むべきデータを一時的に格納するために使用される。また、ＤＲＡＭ７の記憶領域は、コントローラ５によって使用される様々な管理データを格納するために使用される。

ＳＳＤ３は、さらに電源回路８を含む。電源回路８は、電源制御回路である。電源回路８は、例えばホスト２から供給される電力を、コントローラ５、ＮＡＮＤメモリ６、ＤＲＡＭ７など、ＳＳＤ３の各構成要素に供給する。また、電源回路８は、コントローラ５との通信を実行する。電源回路８とコントローラ５との間の通信は、例えば、予期しない電力喪失が起きたことを電源回路８がコントローラ５に通知するために実行される。次に、コントローラ５の詳細な構成について説明する。

コントローラ５は、ホストインタフェース（Ｉ／Ｆ）５１と、ＣＰＵ５２と、ＳＲＡＭ５３と、直接メモリアクセスコントローラ（ＤＭＡＣ）５４と、ＥＣＣ回路５５と、ＤＲＡＭインタフェース（Ｉ／Ｆ）５６と、ＮＡＮＤインタフェース（Ｉ／Ｆ）５７と、を含む。これらホストインタフェース５１と、ＣＰＵ５２と、ＳＲＡＭ５３と、ＤＭＡＣ５４と、ＥＣＣ回路５５と、ＤＲＡＭインタフェース５６と、ＮＡＮＤインタフェース５７とは、バス５０を介して相互接続される。

ホストインタフェース５１は、ホスト２との通信を実行するホストインタフェース回路である。ホストインタフェース５１は、例えば、ＰＣＩｅコントローラである。あるいは、ＳＳＤ３がネットワークインタフェースコントローラを内蔵する構成である場合には、ホストインタフェース５１は、ネットワークインタフェースコントローラの一部として実現されてもよい。ホストインタフェース５１は、ホスト２から様々なコマンドを受信する。これらコマンドには、ライトコマンド、リードコマンド、等が含まれる。

ＣＰＵ５２は、プロセッサである。ＣＰＵ５２は、ホストインタフェース５１と、ＳＲＡＭ５３と、ＤＭＡＣ５４と、ＥＣＣ回路５５と、ＤＲＡＭインタフェース５６と、ＮＡＮＤインタフェース５７と、を制御する。ＣＰＵ５２は、ＳＳＤ３への電力の供給に応じて、ＮＡＮＤメモリ６または図示しないＲＯＭから制御プログラム（ファームウェア）をＳＲＡＭ５３にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアは、ＤＲＡＭ７にロードされてもよい。

ＣＰＵ５２は、例えば、フラッシュトランスレーション層（ＦＴＬ）として、ＮＡＮＤメモリ６に記憶されたデータの管理と、ＮＡＮＤメモリ６に含まれるブロックの管理とを行う。ＮＡＮＤメモリ６に記憶されたデータの管理は、例えば、アドレス変換情報の管理を含む。アドレス変換情報は、マッピング情報、または論理物理アドレス変換情報とも称される。ＣＰＵ５２は、Ｌ２Ｐテーブル７１を使用して、アドレス変換情報を管理する。また、ＮＡＮＤメモリ６に含まれるブロックの管理は、ＮＡＮＤメモリ６に含まれる不良ブロック（バッドブロック）の管理と、ガベージコレクションと、ウェアレベリングとを含む。

また、コントローラ５は、二つ以上のＣＰＵ５２を含んでいてもよい。

ＳＲＡＭ５３は、揮発性のメモリである。ＳＲＡＭ５３は、例えば、ＣＰＵ５２の作業領域として使用される。

ＤＭＡＣ５４は、ＣＰＵ５２の制御の下、ホスト２のメモリ２２とＤＲＡＭ７（またはＳＲＡＭ５３）との間のデータ転送を実行する。ホスト２のメモリ２２からＤＲＡＭ７（またはＳＲＡＭ５３）にデータを転送すべき場合には、ＣＰＵ５２は、データが格納されているホスト２のメモリ２２におけるメモリ領域を示す転送元アドレス、データのサイズ、データが転送されるべきＤＲＡＭ７（またはＳＲＡＭ５３）におけるメモリ領域を示す転送先アドレスをＤＭＡＣ５４に対して指定する。

ＥＣＣ回路５５は、データのエンコード処理と、データのデコード処理とを実行する回路である。エンコード処理において、ＥＣＣ回路５５は、ＮＡＮＤメモリ６に書き込まれるべきデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＥＣＣ回路５５は、ＮＡＮＤメモリ６からデータがリードされた際に、デコード処理を実行する。デコード処理において、ＥＣＣ回路５５は、ＮＡＮＤメモリ６から読み出されたデータに付加されたＥＣＣを使用して、このデータの誤り訂正処理を行う。

ＤＲＡＭインタフェース５６は、ＤＲＡＭ７を制御するＤＲＡＭインタフェース回路である。ＤＲＡＭインタフェース５６は、ＣＰＵ５２の制御の下、ＤＲＡＭ７を制御する。

ＮＡＮＤインタフェース５７は、ＮＡＮＤメモリ６を制御するメモリインタフェース回路である。ＮＡＮＤインタフェース５７は、ＣＰＵ５２の制御の下、ＮＡＮＤメモリ６を制御する。ＮＡＮＤインタフェース５７とＮＡＮＤメモリ６との間の通信は、例えば、ＴｏｇｇｌｅＮＡＮＤフラッシュインタフェースまたはオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）に準拠して実行される。ＮＡＮＤメモリ６が複数のＮＡＮＤ型フラッシュメモリダイを含む場合、ＮＡＮＤインタフェース５７は、例えば、複数のチャンネル（Ｃｈ）を介して複数のＮＡＮＤ型フラッシュメモリダイにそれぞれ接続される。

次に、ＮＡＮＤメモリ６に記憶される情報について説明する。ＮＡＮＤメモリ６は、ユーザデータ６１と、Ｌ２Ｐテーブル６２とを記憶する。

ユーザデータ６１は、ホスト２から受信されたライトコマンドに基づいてＮＡＮＤメモリ６に書き込まれたデータである。

Ｌ２Ｐテーブル６２は、ＤＲＡＭ７に格納されているＬ２Ｐテーブル７１のバックアップとしてＮＡＮＤメモリ６に記憶されるテーブルである。Ｌ２Ｐテーブル６２は、Ｌ２Ｐテーブル７１を再構築するために必要な情報を保持する。Ｌ２Ｐテーブル６２は、例えば、アドレス変換情報と、アドレス変換情報の更新ログとを含む。アドレス変換情報は、ＳＳＤ３の論理アドレス空間における論理アドレスそれぞれとＮＡＮＤメモリ６の物理アドレスそれぞれとの間の対応関係を所定の管理サイズ単位で示す情報である。ＳＳＤ３の論理アドレス空間は、ＳＳＤ３にアクセスするためのホスト２によって使用されるアドレス空間である。論理アドレスは、ＳＳＤ３におけるアクセス対象の記憶位置を論理的に指定するアドレスである。論理アドレスは、ホスト２から受信されるコマンド（ライトコマンド、リードコマンド、等）によって指定される。ライトコマンドによって指定される論理アドレスは、データが書き込まれるべき論理アドレス空間内のアドレスを示す。ライトコマンドによって指定される論理アドレスは、開始論理アドレス、または書き込み先の論理アドレスとも称される。リードコマンドによって指定される論理アドレスは、リード対象のデータが書き込まれている論理アドレス空間内のアドレスを示す。リードコマンドによって指定される論理アドレスは、開始論理アドレス、またはリード対象の論理アドレスとも称される。このように、ホスト２から受信されるコマンドによって指定される論理アドレスは、アクセス対象のデータ（ライトデータ、リードデータ）に対応している。このため、論理アドレスは、アクセス対象のデータを識別するために使用される。論理アドレスとしては、例えば、論理ブロックアドレス（ＬＢＡ）が使用される。一つのＬＢＡは、例えば、１セクタ（例えば４ＫｉＢ）のデータに対応する。物理アドレスは、ＮＡＮＤメモリ６における物理的な記憶位置を示すアドレスである。ＳＳＤ３が動作している間、アドレス変換情報は、ＤＲＡＭ７上のＬ２Ｐテーブル７１から周期的に取得される。そして、取得されたアドレス変換情報が、ＮＡＮＤメモリ６のＬ２Ｐテーブル６２に書き込まれる。更新ログは、ＤＲＡＭ７上のＬ２Ｐテーブル７１のアドレス変換情報の更新内容を示す情報である。具体的には、更新ログは、アドレス変換情報がＬ２Ｐテーブル７１から取得された後に更新された、論理アドレスと物理アドレスとの間の対応関係を示す。Ｌ２Ｐテーブル６２は、複数のＬ２Ｐフラッシュブロックに格納される。複数のＬ２Ｐフラッシュブロックの各々は、Ｌ２Ｐテーブル６２を格納するために割り当てられたブロックである。複数のＬ２Ｐフラッシュブロックは、ＳＳＤ３の論理アドレス空間を分割することによって得られる複数のＬＢＡ範囲に１対１の関係で対応付けられている。また、ＤＲＡＭ７上のＬ２Ｐテーブル７１は、複数のＬＢＡ範囲にそれぞれ対応する複数のテーブル領域（Ｌ２Ｐ領域）に分けられている。複数のＬ２Ｐフラッシュブロックの各々は、複数のテーブル領域のうちの一つのテーブル領域に対応している。複数のＬ２Ｐフラッシュブロックの各々は、そのＬ２Ｐフラッシュブロックに対応する一つのテーブル領域のアドレス変換情報と、そのアドレス変換情報の更新ログとを記憶する。

次に、ＤＲＡＭ７に記憶されている情報について説明する。ＤＲＡＭ７は、Ｌ２Ｐテーブル７１と、ログバッファ７２－０、…、７２－ｎと、データバッファ７３と、ＬＢＡリスト７４と、ＬＢＡ範囲／ブロック管理テーブル７５とを含む。

Ｌ２Ｐテーブル７１は、上述したアドレス変換情報を保持するテーブルである。Ｌ２Ｐテーブル７１の複数のテーブル領域の各々は、そのテーブル領域に割り当てられているＬＢＡ範囲に含まれる論理アドレスそれぞれとＮＡＮＤメモリ６の物理アドレスそれぞれとの間の対応関係を示すアドレス変換情報を保持する。

ログバッファ７２－０、…、７２－ｎは、更新ログを保持するためのバッファである。ログバッファ７２－０、…、７２－ｎは、複数のＬＢＡ範囲、つまり、Ｌ２Ｐテーブル７１の複数のテーブル領域に１対１の関係で対応付けられている。ログバッファ７２－０、…、７２－ｎの各々は、対応するテーブル領域のアドレス変換情報の更新ログを保持する。

データバッファ７３は、ユーザデータを一時的に保持するバッファである。データバッファ７３は、ＮＡＮＤメモリ６に書き込まれるべきデータを一時的に保持する。また、データバッファ７３は、ＮＡＮＤメモリ６から読み出されたデータを一時的に保持する。

ＬＢＡリスト７４は、ＮＡＮＤメモリ６への書き込みが完了していないデータに対応するＬＢＡを保持するリストである。

ＬＢＡ範囲／ブロック管理テーブル７５は、複数のＬＢＡ範囲と複数のＬ２Ｐフラッシュブロックとの間の対応関係を示す情報を保持するテーブルである。ＬＢＡ範囲／ブロック管理テーブル７５は、例えば、ＬＢＡ範囲毎に、そのＬＢＡ範囲に割り当てられているＬ２Ｐフラッシュブロックのブロックアドレスを保持する。

また、ＳＳＤ３は、キャパシタ８１をさらに含む。キャパシタ８１は、電力を蓄えることができる素子である。キャパシタ８１は、電源回路８に電気的に接続される。電源回路８は、ホスト２から供給される電源電圧の値が、ホスト２からの予告無しで低下した場合、キャパシタ８１に蓄えられている電力をＳＳＤ３の各構成要素に供給する。また、電源回路８は、予期しない電力喪失が起きたことを、バス５０を介してコントローラ５に通知する。予期しない電力喪失は、ホスト２からの予告（電源遮断予告通知）無しで、ＳＳＤ３への電力の供給が遮断される現象である。電源遮断予告通知は、ＳＳＤ３への電力の供給が断たれることを予告する通知である。ホスト２の電源がオフになる前に、ホスト２は、電源遮断予告通知をＳＳＤ３に送信して、ＳＳＤ３への電力の供給がまもなく断たれることをＳＳＤ３に通知する。電源遮断予告通知は、例えば、ＮＶＭｅ規格で規定されているＳｈｕｔｄｏｗｎＮｏｔｉｆｉｃａｔｉｏｎ、またＳＡＴＡ規格で規定されているＳＴＡＮＤＢＹＩＭＭＥＤＩＡＴＥコマンドである。

キャパシタ８１に蓄えられている電力は、例えば、コントローラ５がＰｏｗｅｒＬｏｓｓＰｒｏｔｅｃｔｉｏｎ（ＰＬＰ）動作を実行するために使用され得る。ＰＬＰ動作において、コントローラ５は、揮発性メモリ（ＤＲＡＭ７またはＳＲＡＭ５３）に格納されている情報をＮＡＮＤメモリ６に書き込む。

次に、ＮＡＮＤメモリ６の内部構成について説明する。図２は、実施形態に係るメモリシステムに含まれる、不揮発性メモリの内部構成の例を示すブロック図である。

ＮＡＮＤメモリ６は、メモリセルアレイ６０を含む。メモリセルアレイ６０は、マトリクス状に配置された複数のメモリセルを含む。

ＮＡＮＤメモリ６のメモリセルアレイ６０は、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページ（ここではページＰ０～Ｐｙ－１）を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データ消去動作の単位として機能する。ブロックは、「消去ブロック」、「物理ブロック」、または「フラッシュブロック」と称されることもある。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み込み動作の各々の単位である。

次に、ＣＰＵ５２の機能構成について説明する。図３は、実施形態に係るメモリシステムに含まれる、ＣＰＵの機能構成の例を示すブロック図である。

ＣＰＵ５２は、ライト制御部５２１と、リード制御部５２２と、Ｌ２Ｐテーブル管理部５２３と、ロストＬＢＡリスト保存部５２４と、Ｌ２Ｐテーブルリビルド処理部５２５として機能する。なお、ＣＰＵ５２の各機能の一部または全体は、コントローラ５の専用のハードウェアによって実現されてもよい。

ライト制御部５２１は、ホスト２から受信したライトコマンドに対応する処理を実行する。ライトコマンドは、例えば、開始論理アドレス（開始ＬＢＡ）、データサイズ、データポインタを指定する。開始ＬＢＡは、ライトコマンドに関連付けられたライトデータが書き込まれるべき最初の論理ブロック（書き込み先ＬＢＡ）を示す。１つの論理ブロック（セクタ）は、ＬＢＡによって指定可能なデータの最小単位である。１つの論理ブロックのサイズは、例えば、５１２バイトまたは４Ｋバイトである。データサイズは、ライトデータのサイズを示す。データサイズは、例えば、書き込まれるべき論理ブロックの数（ＬＢＡの数）によって表されてもよいし、バイトによって表されてもよい。データポインタは、ライトデータが格納されているメモリ２２におけるメモリ領域を示すメモリアドレスである。ライトコマンドは、さらに、ＮＡＮＤメモリ６の複数の領域のうちのいずれか一つの領域を示す領域識別子を指定してもよい。ライト制御部５２１は、ホスト２から受信したライトコマンドに基づいて、データ取得処理、書き込み先ブロック割り当て処理、書き込み先決定処理、Ｌ２Ｐ更新処理、完了応答通知処理、および書き込み処理を実行する。

データ取得処理は、データポインタとデータサイズとに基づいて、ホスト２のメモリ２２からライトデータを取得する処理である。ホスト２のメモリ２２からライトデータを取得することにより、ライト制御部５２１は、ライトデータをホスト２から受信する。受信されたライトデータは、データバッファ７３に一時的に格納される。

書き込み先ブロック割り当て処理は、受信されたライトデータが書き込まれるべきブロックである書き込み先ブロックを割り当てる処理である。ライト制御部５２１は、複数の領域に１対１の関係で複数の書き込み先ブロックがそれぞれ対応付けられるように、複数の領域の各々に対して書き込み先ブロックを割り当てる。受信されたライトコマンドによって指定された領域用の書き込み先ブロックが既に割り当てられている場合には、受信されたライトコマンドによって指定された領域に新たな書き込み先ブロックを割り当てる処理を実行する必要は無い。

書き込み先決定処理は、受信されたライトデータの書き込み先、つまり、このライトデータが書き込まれるべきＮＡＮＤメモリ６における記憶位置（書き込み先記憶位置）を決定する処理である。書き込み先記憶位置を示す物理アドレスは、例えば、ライトデータが書き込まれるべき書き込み先ブロックのブロックアドレスと、ライトデータが書き込まれるべき、この書き込み先ブロック内の記憶位置を示すアドレス（オフセットアドレス）とによって表される。

Ｌ２Ｐ更新処理は、ライトデータに対応する論理アドレスに、このライトデータの書き込み先として決定されたＮＡＮＤメモリ６における記憶位置の物理アドレスが関連付けられるように、ＤＲＡＭ７上のＬ２Ｐテーブル７１を更新する処理である。Ｌ２Ｐ更新処理は、書き込み先記憶位置が決定された時点で、つまりライトデータがホスト２から受信された時点で、実行されてもよい。あるいは、Ｌ２Ｐ更新処理は、受信されたライトデータがＮＡＮＤメモリ６に実際に書き込まれた後に実行されてもよい。

完了応答通知処理は、受信されたライトコマンドの処理の完了を示す完了応答をホスト２に通知する処理である。完了応答通知処理は、例えば、ライトデータがホスト２から受信された時点で実行されてもよい。

書き込み処理は、データバッファ７３に格納されているライトデータをＮＡＮＤメモリ６に書き込む処理である。

リード制御部５２２は、ホスト２から受信したリードコマンドに対応する処理を実行する。リードコマンドは、例えば、開始論理アドレス（開始ＬＢＡ）、データサイズ、データポインタを指定する。開始ＬＢＡは、リード対象データが格納されている最初の論理ブロック（リード対象ＬＢＡ）を示す。データサイズは、リード対象データのサイズを示す。データポインタは、リード対象データが転送されるべきホスト２のメモリ２２におけるメモリ領域を示すメモリアドレスである。リードコマンドは、さらに、リード対象データが格納されている領域を示す領域識別子を指定してもよい。リード制御部５２２は、ホスト２から受信したリードコマンドに基づいて、アドレス解決処理、読み出し処理、データ転送処理、および完了応答通知処理を実行する。

アドレス解決処理は、ＤＲＡＭ７上のＬ２Ｐテーブル７１を参照することによって、リード対象データに対応するＬＢＡ（開始ＬＢＡ）に関連付けられている物理アドレスを取得する処理である。読み出し処理は、取得された物理アドレスに基づいて、リード対象データをＮＡＮＤメモリ６から読み出す処理である。読み出されたリード対象データは、データバッファ７３に一時的に格納される。データ転送処理は、データバッファ７３に格納されているリード対象データを、データポインタによって示されるメモリ２２におけるメモリ領域に転送する処理である。完了応答通知処理は、リードコマンドの処理の完了を示す完了応答をホスト２に通知する処理である。

Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１を管理する。Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１を、複数の論理アドレス範囲にそれぞれ対応する複数のテーブル領域に分ける。Ｌ２Ｐテーブル管理部５２３は、論理アドレス範囲毎に、つまり、テーブル領域毎に、更新ログ管理処理およびアドレス変換情報／更新ログ保存処理を実行する。

更新ログ管理処理は、複数のテーブル領域に１対１の関係でそれぞれ対応付けられた複数のログバッファ７２－０、…、７２－ｎを使用して、テーブル領域毎に、アドレス変換情報の更新ログを管理する。例えば、ある論理アドレス範囲に対応するＬ２Ｐテーブル７１のテーブル領域において、この論理アドレス範囲に属するある論理アドレスと物理アドレスとの対応関係が更新された場合、Ｌ２Ｐテーブル管理部５２３は、この論理アドレスに対応するアドレス変換情報の更新ログを、このテーブル領域に対応するログバッファに格納する。更新ログは、論理アドレスと物理アドレスとの間の更新された対応関係を示す情報である。例えば、ＬＢＡ１０に関連付けられている物理アドレス（ＰＢＡ）が、物理アドレス（ＰＢＡ）＝５から、物理アドレス（ＰＢＡ）＝１０に更新された場合、Ｌ２Ｐテーブル管理部５２３は、ＬＢＡ１０に新ＰＢＡ１０が関連付けられていることを示す更新ログを、ログバッファに格納する。

アドレス変換情報／更新ログ保存処理は、Ｌ２Ｐテーブル７１のテーブル領域毎に、テーブル領域のアドレス変換情報と、テーブル領域に対応する更新ログとを、ＮＡＮＤメモリ６のブロック（Ｌ２Ｐフラッシュブロック）に周期的に書き込む処理である。例えば、ある論理アドレス範囲に対応する第１のテーブル領域に関するアドレス変換情報／更新ログ保存処理においては、Ｌ２Ｐテーブル管理部５２３は、ＤＲＡＭ７のＬ２Ｐテーブル７１から取得される第１のテーブル領域のアドレス変換情報と、第１のテーブル領域のアドレス変換情報の取得の後に更新されたこのアドレス変換情報の更新内容を示す更新ログとを、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む処理を、周期的に実行する。また、別の論理アドレス範囲に対応する第２のテーブル領域に関するアドレス変換情報／更新ログ保存処理においては、Ｌ２Ｐテーブル管理部５２３は、ＤＲＡＭ７のＬ２Ｐテーブル７１から取得される第２のテーブル領域のアドレス変換情報と、第２のテーブル領域のアドレス変換情報の取得の後に更新されたこのアドレス変換情報の更新内容を示す更新ログとを、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む処理を、周期的に実行する。このように、Ｌ２Ｐテーブル７１のテーブル領域毎にアドレス変換情報／更新ログ保存処理を周期的に実行することにより、各Ｌ２Ｐフラッシュブロックにおいては、そのＬ２Ｐフラッシュブロックに対応するテーブル領域のアドレス変換情報とこのアドレス変換情報の更新内容を示す更新ログとの組を各々が含む複数のアドレス変換情報・更新ログペアが時系列順に格納される。つまり、各Ｌ２Ｐフラッシュブロックにおいては、アドレス変換情報、このアドレス変換情報の更新内容を示す更新ログ、この更新ログが反映された新たなアドレス変換情報、この新たなアドレス変換情報の更新内容を示す更新ログ、…、のようなフォーマットで、複数のアドレス変換情報・更新ログペアが時系列順に格納される。

なお、各テーブル領域は、Ｌ２Ｐテーブル７１全体を構成する複数のアドレス変換情報のうちの幾つかのアドレス変換情報を含んでいてもよい。複数のアドレス変換情報の各々は、連続する複数の論理アドレスにそれぞれ関連付けられた複数の物理アドレスの集合である。例えば、第１のテーブル領域は、Ｌ２Ｐテーブル７１全体を構成する複数のアドレス変換情報のうちの第１のアドレス変換情報と第２のアドレス変換情報とを少なくとも含んでいてもよい。同様に、第２のテーブル領域は、Ｌ２Ｐテーブル７１全体を構成する複数のアドレス変換情報のうちの第３のアドレス変換情報と第４のアドレス変換情報とを少なくとも含んでいてもよい。

このようなケースにおいては、第１のテーブル領域に関するアドレス変換情報／更新ログ保存処理においては、Ｌ２Ｐテーブル管理部５２３は、（１）第１のアドレス変換情報をＤＲＡＭ７から取得する処理と、（２）取得した第１のアドレス変換情報と、第１のアドレス変換情報の取得の後に更新された第１のテーブル領域の全てのアドレス変換情報についての更新内容を示す第１の更新ログとを、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む処理と、（３）第２のアドレス変換情報をＤＲＡＭ７から取得する処理と、（４）取得した第２のアドレス変換情報と、第２のアドレス変換情報の取得の後に更新された第１のテーブル領域の全てのアドレス変換情報についての更新内容を示す第２の更新ログとを、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む処理と、を繰り返し実行する。この結果、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックにおいては、第１のアドレス変換情報、第１の更新ログ、第２のアドレス変換情報、第２の更新ログ、第１の更新ログと第２の更新ログとの内容が反映された新たな第１のアドレス変換情報、新たな第１の更新ログ、第２の更新ログと新たな第１の更新ログとの内容が反映された新たな第２のアドレス変換情報、新たな第２の更新ログ、…、が格納される。

同様に、第２のテーブル領域に関するアドレス変換情報／更新ログ保存処理においては、Ｌ２Ｐテーブル管理部５２３は、（１）第３のアドレス変換情報をＤＲＡＭ７から取得する処理と、（２）取得した第３のアドレス変換情報と、第３のアドレス変換情報の取得の後に更新された第２のテーブル領域の全てのアドレス変換情報についての更新内容を示す第３の更新ログとを、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む処理と、（３）第４のアドレス変換情報をＤＲＡＭ７から取得する処理と、（４）取得した第４のアドレス変換情報と第４のアドレス変換情報の取得の後に更新された第２のテーブル領域の全てのアドレス変換情報についての更新内容を示す第４の更新ログとを第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む処理とを繰り返し実行する。この結果、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックにおいては、第３のアドレス変換情報、第３の更新ログ、第４のアドレス変換情報、第４の更新ログ、第３の更新ログと第４の更新ログとの内容が反映された新たな第３のアドレス変換情報、新たな第３の更新ログ、第４の更新ログと新たな第３の更新ログとの内容が反映された新たな第４のアドレス変換情報、新たな第４の更新ログ、…、が格納される。

また、Ｌ２Ｐテーブル管理部５２３は、予期しない電力喪失が起きた場合、Ｌ２Ｐフラッシュブロックに未保存の更新ログが、ログバッファ７２－０、…、７２－ｎのいずれかに存在するか否かを判定する。あるテーブル領域に対応するログバッファに、このテーブル領域に対応するＬ２Ｐフラッシュブロックに未保存の更新ログが存在する場合、Ｌ２Ｐテーブル管理部５２３は、キャパシタ８１に蓄えられた電力を使用して、未保存の更新ログをＬ２Ｐフラッシュブロックに書き込む。つまり、ログバッファ７２に格納されている更新ログは、ＰＬＰ対象データに含まれる。

例えば、Ｌ２Ｐテーブル管理部５２３は、第１のテーブル領域のアドレス変換情報の更新内容を示す更新ログ、および第２のテーブル領域のアドレス変換情報の更新内容を示す更新ログを、ログバッファ７２－０およびログバッファ７２－１を使用してそれぞれ管理する。予期しない電力喪失が起きたことに応じ、Ｌ２Ｐテーブル管理部５２３は、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに未保存の更新ログがログバッファ７２－０にある場合、キャパシタ８１に蓄えられた電力を使用して、ログバッファ７２－０の未保存の更新ログを、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む。また、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに未保存の更新ログがログバッファ７２－１にある場合、Ｌ２Ｐテーブル管理部５２３は、キャパシタ８１に蓄えられた電力を使用して、ログバッファ７２－１の未保存の更新ログを、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに書き込む。

ロストＬＢＡリスト保存部５２４は、Ｌ２Ｐテーブル７１のテーブル領域毎に、ロストＬＢＡリスト保存処理を実行する。ロストＬＢＡリスト保存処理は、予期しない電力喪失によって喪失されたライトデータに対応する論理アドレスのリストを保存する処理である。例えば、第１のテーブル領域についてのロストＬＢＡリスト保存処理においては、ロストＬＢＡリスト保存部５２４は、第１のテーブル領域に対応する論理アドレス範囲に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失されたライトデータに対応する論理アドレスのリスト（第１のリスト）を、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに保存する。また、例えば、第２のテーブル領域についてのロストＬＢＡリスト保存処理においては、ロストＬＢＡリスト保存部５２４は、第２のテーブル領域に対応する論理アドレス範囲に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失されたライトデータに対応する論理アドレスのリスト（第２のリスト）を、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに保存する。

第１のリストは、ホスト２から受信済みであり且つ第１の論理アドレス範囲に書き込まれるべきライトデータにそれぞれ対応する論理アドレスの集合から、ＮＡＮＤメモリ６への書き込みが完了したライトデータにそれぞれ対応する論理アドレスの集合を除いた残りの論理アドレスの集合である。

第２のリストは、ホスト２から受信済みであり且つ第２の論理アドレス範囲に書き込まれるべきライトデータにそれぞれ対応する論理アドレスの集合から、ＮＡＮＤメモリ６への書き込みが完了したライトデータにそれぞれ対応する論理アドレスの集合を除いた残りの論理アドレスの集合である。

第１のリストおよび第２のリストは、ＤＲＡＭ７に格納されているＬＢＡリスト７４に基づいて生成される。ＬＢＡリスト７４は、ホスト２から受信済みであり且つＮＡＮＤメモリ６への書き込みが完了していない全てのデータに対応する論理アドレスの集合である。

ロストＬＢＡリスト保存処理は、第１の方法または第２の方法を用いて実行される。

第１の方法では、ロストＬＢＡリスト保存部５２４は、予期しない電力喪失が起きたことに応じ、キャパシタ８１に蓄えられた電力を使用して、第１のリストおよび第２のリストを、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックおよび第２のテーブル領域に対応するＬ２Ｐフラッシュブロックにそれぞれ書き込む。このようにして、第１の方法では、予期しない電力喪失が起きた際に、第１のリストおよび第２のリストが、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックおよび第２のテーブル領域に対応するＬ２Ｐフラッシュブロックにそれぞれ保存される。

第２の方法では、ロストＬＢＡリスト保存部５２４は、予期しない電力喪失が起きたことに応じ、キャパシタ８１に蓄えられた電力を使用して、第１のリストおよび第２のリストをＮＡＮＤメモリ６の所定の一つのブロックに書き込む。所定の一つのブロックは、例えば、シングルレベルセル・ブロック（ＳＬＣブロック）であってもよい。ＳＬＣブロックは、メモリセル当たりに１ビットのデータが書き込まれるプログラムモードであるＳＬＣモードを使用してデータが書き込まれるブロックである。なお、各Ｌ２Ｐフラッシュブロックは、ＳＬＣブロック、トリプルレベルセル・ブロック（ＴＬＣブロック）、クワドレベルセル・ブロック（ＱＬＣブロック）のいずれであってもよい。ＴＬＣブロックは、メモリセル当たりに３ビットのデータが書き込まれるプログラムモードであるＴＬＣモードを使用してデータが書き込まれるブロックである。ＱＬＣブロックは、メモリセル当たりに４ビットのデータが書き込まれるプログラムモードであるＱＬＣモードを使用してデータが書き込まれるブロックである。そして、ＳＳＤ３への電力の回復に応じ、ロストＬＢＡリスト保存部５２４は、第１のリストおよび第２のリストを所定の一つのブロックから、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックおよび第２のテーブル領域に対応するＬ２Ｐフラッシュブロックにそれぞれコピーする。このようにして、第２の方法では、予期しない電力喪失が起きた際に、第１のリストおよび第２のリストが、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックおよび第２のテーブル領域に対応するＬ２Ｐフラッシュブロックにそれぞれ分配されるのではなく、ＳＳＤ３への電力が回復した際に、第１のリストおよび第２のリストが、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックおよび第２のテーブル領域に対応するＬ２Ｐフラッシュブロックにそれぞれ分配される。

Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐテーブル７１のテーブル領域毎に、Ｌ２Ｐテーブルリビルド処理を実行する。Ｌ２Ｐテーブルリビルド処理は、各Ｌ２Ｐフラッシュブロックに格納されているアドレス変換情報および更新ログに基づいて、ＤＲＡＭ７上に、Ｌ２Ｐテーブル７１の各テーブル領域の最新のアドレス変換情報を再構築する処理である。

ＳＳＤ３への電力が回復した場合、Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐテーブルリビルド処理を実行する前に、ＳＳＤ３が入出力コマンドを処理可能なレディー状態であることをホスト２に通知する。ある論理アドレス範囲に属する論理アドレスを指定する入出力コマンドがホスト２から受信された場合、Ｌ２Ｐテーブルリビルド処理部５２５は、複数のＬ２Ｐフラッシュブロックから、この論理アドレス範囲に対応するＬ２Ｐフラッシュブロックを選択する。そして、選択したＬ２Ｐフラッシュブロックに格納されているテーブル領域のアドレス変換情報と更新ログとに基づいて、Ｌ２Ｐテーブルリビルド処理部５２５は、ＤＲＡＭ７上に、この論理アドレス範囲に対応するテーブル領域の最新のアドレス変換情報を再構築する。予期しない電力喪失が起きた後にＳＳＤ３への電力が回復した場合には、再構築される最新のアドレス変換情報は、予期しない電力喪失が起きる直前のＬ２Ｐテーブル７１のこのテーブル領域のアドレス変換情報である。

例えば、第１のテーブル領域のアドレス変換情報を再構築する処理においては、Ｌ２Ｐテーブルリビルド処理部５２５は、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに格納されているアドレス変換情報のうちの最新のアドレス変換情報と、このＬ２Ｐフラッシュブロックに格納されている更新ログのうちの最新の更新ログとに基づいて、第１のテーブル領域の最新のアドレス変換情報を再構築することができる。つまり、Ｌ２Ｐテーブルリビルド処理部５２５は、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに格納されている最新のアドレス変換情報をＤＲＡＭ７にコピーし、そして、このＬ２Ｐフラッシュブロックに格納されている最新の更新ログの内容を、ＤＲＡＭ７にコピーされたアドレス変換情報に反映する。

また、例えば、第２のテーブル領域のアドレス変換情報を再構築する処理においては、Ｌ２Ｐテーブルリビルド処理部５２５は、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに格納されているアドレス変換情報のうちの最新のアドレス変換情報と、このＬ２Ｐフラッシュブロックに格納されている更新ログのうちの最新の更新ログとに基づいて、第２のテーブル領域の最新のアドレス変換情報を再構築することができる。つまり、Ｌ２Ｐテーブルリビルド処理部５２５は、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに格納されている最新のアドレス変換情報をＤＲＡＭ７にコピーし、そして、このＬ２Ｐフラッシュブロックに格納されている最新の更新ログの内容を、ＤＲＡＭ７にコピーされたアドレス変換情報に反映する。

また、第１のテーブル領域のアドレス変換情報が第１のアドレス変換情報と第２のアドレス変換情報とを含む場合には、第１のテーブル領域のアドレス変換情報を再構築する処理は、次のように実行される。

Ｌ２Ｐテーブルリビルド処理部５２５は、第１のテーブル領域に対応するＬ２Ｐフラッシュブロックに格納されている第２のアドレス変換情報のうちの最新の第２のアドレス変換情報と、このＬ２Ｐフラッシュブロックに格納されている第１のアドレス変換情報のうちの最新の第１のアドレス変換情報とを、ＤＲＡＭ７にコピーする。そして、Ｌ２Ｐテーブルリビルド処理部５２５は、このＬ２Ｐフラッシュブロックに格納されている第１の更新ログのうちの最新の第１の更新ログの内容を、ＤＲＡＭ７にコピーされた第１のアドレス変換情報にのみ反映する。最新の第１の更新ログは、第１のテーブル領域の全てのアドレス変換情報についての更新ログを含む。しかし、この最新の第１の更新ログがＬ２Ｐフラッシュブロックに書き込まれた後に、最新の第２のアドレス変換情報がＬ２Ｐテーブル７１からこのＬ２Ｐフラッシュブロックに書き込まれているので、最新の第２のアドレス変換情報には、既にこの最新の第１の更新ログの内容が反映済みである。このため、最新の第１の更新ログの内容を、ＤＲＡＭ７にコピーされた第２のアドレス変換情報に反映する処理を実行する必要はない。よって、最新の第１の更新ログの内容は、ＤＲＡＭ７にコピーされた第１のアドレス変換情報にのみ反映される。

そして、Ｌ２Ｐテーブルリビルド処理部５２５は、このＬ２Ｐフラッシュブロックに格納されている第２の更新ログのうちの最新の第２の更新ログの内容を、ＤＲＡＭ７にコピーされた第１のアドレス変換情報と、ＤＲＡＭ７にコピーされた第２のアドレス変換情報との双方に反映する。第１のアドレス変換情報と第２のアドレス変換情報との双方に反映する理由は、この最新の第２の更新ログが、第１のテーブル領域の全てのアドレス変換情報についての最新の更新ログであるからである。

また、第２のテーブル領域のアドレス変換情報が第３のアドレス変換情報と第４のアドレス変換情報とを含む場合には、第２のテーブル領域のアドレス変換情報を再構築する処理は、次のように実行される。

Ｌ２Ｐテーブルリビルド処理部５２５は、第２のテーブル領域に対応するＬ２Ｐフラッシュブロックに格納されている第４のアドレス変換情報のうちの最新の第４のアドレス変換情報と、このＬ２Ｐフラッシュブロックに格納されている第３のアドレス変換情報のうちの最新の第３のアドレス変換情報とを、ＤＲＡＭ７にコピーする。そして、Ｌ２Ｐテーブルリビルド処理部５２５は、このＬ２Ｐフラッシュブロックに格納されている第３の更新ログのうちの最新の第３の更新ログの内容を、ＤＲＡＭ７にコピーされた第３のアドレス変換情報にのみ反映する。そして、Ｌ２Ｐテーブルリビルド処理部５２５は、このＬ２Ｐフラッシュブロックに格納されている第４の更新ログのうちの最新の第４の更新ログの内容を、ＤＲＡＭ７にコピーされた第３のアドレス変換情報と、ＤＲＡＭ７にコピーされた第４のアドレス変換情報との双方に反映する。

この後、Ｌ２Ｐテーブルリビルド処理部５２５は、喪失されたライトデータに対応する論理アドレスのリストが、選択したＬ２Ｐフラッシュブロックに格納されているか否かを判定する。喪失されたライトデータに対応する論理アドレスのリストが選択したＬ２Ｐフラッシュブロックに格納されている場合、Ｌ２Ｐテーブルリビルド処理部５２５は、選択したＬ２Ｐフラッシュブロックに格納されているリストに基づいて、喪失されたライトデータに対応する論理アドレスの各々にエラーを示す値が関連付けられるように、Ｌ２Ｐテーブル７１の再構築された最新のアドレス変換情報を更新する。

このようにして、選択したブロックに対応するテーブル領域のアドレス変換情報が再構築され、さらに、喪失されたライトデータに対応する論理アドレスの各々に、エラーを示す値が関連付けられる。

再構築されたアドレス変換情報は、ホスト２からのＩ／Ｏコマンドによって指定された論理アドレスが属する論理アドレス範囲に対応しているアドレス変換情報である。したがって、このＩ／Ｏコマンドの処理のために参照又は更新することが必要なアドレス変換情報を、他の論理アドレス範囲のアドレス変換情報よりも優先して再構築することが可能となる。よって、ＳＳＤ３への電力が回復されてから、ホスト２からＳＳＤ３へのリード／ライトアクセスが実際に実行可能になるまでに要する時間を短縮することができる。

また、たとえ喪失されたライトデータに対応する論理アドレスを指定するリードコマンドがホスト２から受信された場合であっても、コントローラ５は、エラーをホスト２に通知することができる。よって、リードコマンドによって指定された論理アドレスに対応するデータとは異なるデータが誤ってホスト２に返されるといった不具合を防止することができる。

次に、複数のＮＡＮＤ型フラッシュメモリダイを含むＮＡＮＤメモリ６の構成について説明する。図４は、実施形態に係るメモリシステムにおいて使用される、複数のチャンネルと複数のＮＡＮＤ型フラッシュメモリダイとの関係の例を示すブロック図である。

複数のＮＡＮＤ型フラッシュメモリダイの各々は独立して動作可能である。このため、ＮＡＮＤ型フラッシュメモリダイは、並列動作可能な単位として扱われる。図４においては、ＮＡＮＤインタフェース（Ｉ／Ｆ）５７に１６個のチャンネルＣｈ．１～Ｃｈ．１６が接続されており、１６個のチャンネルＣｈ．１～Ｃｈ．１６の各々に２つのＮＡＮＤ型フラッシュメモリダイが接続されている場合が例示されている。

この場合、チャンネルＣｈ．１～Ｃｈ．１６に接続された１６個のＮＡＮＤ型フラッシュメモリダイ＃１～＃１６がバンク＃０として構成されてもよく、またチャンネルＣｈ．１～Ｃｈ．１６に接続された残りの１６個のＮＡＮＤ型フラッシュメモリダイ＃１７～＃３２がバンク＃１として構成されてもよい。バンクは、複数のメモリダイをバンクインタリーブによって並列動作させるための単位として扱われる。図４の構成例においては、１６チャンネルと、２つのバンクを使用したバンクインタリーブとによって、最大３２個のＮＡＮＤ型フラッシュメモリダイを並列動作させることができる。

データ消去動作は、一つのブロック（物理ブロック）の単位で実行されてもよいし、並列動作可能な複数の物理ブロックの集合を含むブロックグループの単位で実行されてもよい。ブロックグループは、スーパーブロックとしても参照される。

一つのブロックグループ、つまり複数の物理ブロックの集合を含む一つのスーパーブロックは、これに限定されないが、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２から一つずつ選択される計３２個の物理ブロックを含んでいてもよい。なお、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２の各々はマルチプレーン構成を有していてもよい。例えば、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２の各々が、２つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２に対応する６４個のプレーンから一つずつ選択される計６４個の物理ブロックを含んでいてもよい。

図５には、３２個の物理ブロック（ここでは、ＮＡＮＤ型フラッシュメモリダイ＃１の物理ブロックＢＬＫ２、ＮＡＮＤ型フラッシュメモリダイ＃２の物理ブロックＢＬＫ３、ＮＡＮＤ型フラッシュメモリダイ＃３の物理ブロックＢＬＫ７、ＮＡＮＤ型フラッシュメモリダイ＃４内の物理ブロックＢＬＫ４、ＮＡＮＤ型フラッシュメモリダイ＃５内の物理ブロックＢＬＫ６、…、ＮＡＮＤ型フラッシュメモリダイ＃３２内の物理ブロックＢＬＫ３）を含む一つのスーパーブロック（ＳＢ）が例示されている。

なお、一つのスーパーブロックが一つの物理ブロックのみを含む構成が利用されてもよく、この場合には、一つのスーパーブロックは一つの物理ブロックと等価である。

スーパーブロックは、スーパーブロックを構成する物理ブロックの各々に含まれるページ（物理ページ）Ｐ０～Ｐｙ－１と同数の論理ページを含む。論理ページは、スーパーページとも称される。１つのスーパーページは、スーパーブロックに含まれる物理ブロックの数と同数の３２個の物理ページを含む。例えば、図示されているスーパーブロックの先頭のスーパーページは、ＮＡＮＤ型フラッシュメモリダイ＃０，＃２，＃３，＃４，＃５，…，＃３２それぞれの物理ブロックＢＬＫ２，ＢＬＫ３，ＢＬＫ７，ＢＬＫ４，ＢＬＫ６，…，ＢＬＫ３の物理ページＰ１の集合を含む。

次に、Ｌ２Ｐテーブル７１の構成について説明する。図６は、実施形態に係るメモリシステムにおいて使用されるＬ２Ｐテーブル７１の構成例と、Ｌ２Ｐテーブル７１の複数のテーブル領域と複数のＬ２Ｐフラッシュブロックとの関係の例とを示す図である。

ここでは、ＳＳＤ３の論理アドレス空間が、ｎ＋１個のＬＢＡ範囲に分割されている場合を想定する。論理アドレス空間は、ＬＢＡ範囲＃０と、ＬＢＡ範囲＃１と、ＬＢＡ範囲＃２と、…、ＬＢＡ範囲＃ｎとを含む。

ショートカットテーブル７１０は、ＬＢＡと、Ｌ２Ｐテーブル７１のＬ２Ｐフラグメントが格納されている記憶位置を示すメモリアドレスとの関係を保持するテーブルである。

ＤＲＡＭ７のＬ２Ｐテーブル７１は、複数のＬ２Ｐフラグメントを含む。複数のＬ２Ｐフラグメントの各々は、アドレス変換情報である。複数のＬ２Ｐフラグメントの各々は、連続する複数の論理アドレスそれぞれに対応する複数の物理アドレスを含み得る。例えば、一つのＬ２Ｐフラグメントは、連続する所定個数の論理アドレスにそれぞれ対応する所定個数の物理アドレスを含んでもよい。

Ｌ２Ｐテーブル７１は、ＬＢＡ範囲＃０に対応するテーブル領域Ｔ０と、ＬＢＡ範囲＃１に対応するテーブル領域Ｔ１と、ＬＢＡ範囲＃２に対応するテーブル領域Ｔ２と、…、ＬＢＡ範囲＃ｎに対応するテーブル領域Ｔｎとに分割されている。テーブル領域Ｔ０～Ｔｎの各々は、一つまたは複数のＬ２Ｐフラグメントを含む。図６では、各テーブル領域が４つのＬ２Ｐフラグメント（Ｌ２Ｐフラグメント＃０～＃３）を含む場合が例として示されている。

Ｌ２Ｐテーブル７１は、ＬＢＡ範囲＃０に対応するＬ２Ｐフラグメントの集合として、Ｌ２Ｐフラグメント７１１－００、Ｌ２Ｐフラグメント７１１－０１、Ｌ２Ｐフラグメント７１１－０２、およびＬ２Ｐフラグメント７１１－０３を含む。Ｌ２Ｐフラグメント７１１－００は、ＬＢＡ範囲＃０を分割することによって得られる４つの小ＬＢＡ範囲のうちの最初の小ＬＢＡ範囲に対応するアドレス変換情報である。Ｌ２Ｐフラグメント７１１－０１は、４つの小ＬＢＡ範囲のうちの２番目の小ＬＢＡ範囲に対応するアドレス変換情報である。Ｌ２Ｐフラグメント７１１－０２は４つの小ＬＢＡ範囲のうちの３番目の小ＬＢＡ範囲に対応するアドレス変換情報である。Ｌ２Ｐフラグメント７１１－０３は、４つの小ＬＢＡ範囲のうちの最初の小ＬＢＡ範囲に対応するアドレス変換情報である。

Ｌ２Ｐテーブル７１は、ＬＢＡ範囲＃１に対応するＬ２Ｐフラグメントの集合として、Ｌ２Ｐフラグメント７１１－１０、Ｌ２Ｐフラグメント７１１－１１、Ｌ２Ｐフラグメント７１１－１２、およびＬ２Ｐフラグメント７１１－１３を含む。

Ｌ２Ｐテーブル７１は、ＬＢＡ範囲＃２に対応するＬ２Ｐフラグメントの集合として、Ｌ２Ｐフラグメント７１１－２０、Ｌ２Ｐフラグメント７１１－２１、Ｌ２Ｐフラグメント７１１－２２、およびＬ２Ｐフラグメント７１１－２３を含む。

また、Ｌ２Ｐテーブル７１は、ＬＢＡ範囲＃ｎに対応するＬ２Ｐフラグメントの集合として、Ｌ２Ｐフラグメント７１１－ｎ０、Ｌ２Ｐフラグメント７１１－ｎ１、Ｌ２Ｐフラグメント７１１－ｎ２、およびＬ２Ｐフラグメント７１１－ｎ３を含む。

ショートカットテーブル７１０は、Ｌ２Ｐテーブル７１に含まれるＬ２Ｐフラグメントの総数と同数のポインタを含む。これらポインタの各々は、そのポインタに対応するＬ２Ｐフラグメントが格納されているＤＲＡＭ７におけるメモリ領域のメモリアドレスを示す。

ＮＡＮＤメモリ６のＬ２Ｐテーブル６２は、Ｌ２Ｐテーブル７１の各テーブル領域のアドレス変換情報をバックアップするために使用される情報を保持する。Ｌ２Ｐテーブル６２は、ＬＢＡ範囲＃０～＃ｎ（つまりテーブル領域Ｔ０～Ｔｎ）に１対１の関係でそれぞれ対応付けられたｎ＋１個のＬ２Ｐフラッシュブロックに格納される。Ｌ２Ｐフラッシュブロック６２－０は、ＬＢＡ範囲＃０に対応するブロックである。Ｌ２Ｐフラッシュブロック６２－１は、ＬＢＡ範囲＃１に対応するブロックである。Ｌ２Ｐフラッシュブロック６２－２は、ＬＢＡ範囲＃２に対応するブロックである。また、Ｌ２Ｐフラッシュブロック６２－ｎは、ＬＢＡ範囲＃ｎに対応するブロックである。

次に、テーブル領域Ｔ０のアドレス変換情報／更新ログ保存処理を説明する。テーブル領域Ｔ０にＬ２Ｐフラッシュブロック６２－０が割り当てられると、コントローラ５は、例えば、Ｌ２Ｐフラグメント（＃１）７１１－０１と、Ｌ２Ｐフラグメント（＃２）７１１－０２と、Ｌ２Ｐフラグメント（＃３）７１１－０３とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ０に書き込む。

この後、コントローラ５は、Ｌ２Ｐフラグメント（＃０）７１１－００をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃０）７１１－００と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋０）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１に書き込む。ログバッファ７２－０に格納されている更新ログ（更新ログ＋０）がページＰ１に書き込まれると、ログバッファ７２－０は、未保存の更新ログを含まない空き状態となる。Ｌ２Ｐフラグメント（＃０）７１１－００は、ログバッファ７２－０に蓄積された更新ログをページＰ１に書き込む前にテーブル領域Ｔ０から既に取得されている。このため、更新ログ＋０は、Ｌ２Ｐフラグメント（＃０）７１１－００の取得後に更新されたＬ２Ｐフラグメント（＃０）７１１－００～Ｌ２Ｐフラグメント（＃３）７１１－０３の全てについての更新内容を示す。例えば、Ｌ２Ｐフラグメント（＃０）７１１－００に対応する所定個数のＬＢＡのうちのＬＢＡｉに関連付けられた物理アドレスがＰＢＡ１０からＰＢＡ２０に更新され、且つ、Ｌ２Ｐフラグメント（＃１）７１１－０１に対応する所定個数の論理アドレスのうちのＬＢＡｊに関連付けられた物理アドレスがＰＢＡ３０からＰＢＡ４０に更新された場合、更新ログ＋０は、ＬＢＡｉにＰＢＡ２０が関連付けられていることを示す更新情報と、ＬＢＡｊにＰＢＡ４０が関連付けられていることを示す更新情報とを含む。

Ｌ２Ｐフラグメント（＃０）７１１－００と更新ログ＋０とをＬ２Ｐフラッシュブロック６２－０のページＰ１に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－０１をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃１）７１１－０１と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋１）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ２に書き込む。Ｌ２Ｐフラグメント（＃１）７１１－０１は、ログバッファ７２－０に蓄積された更新ログをページＰ２に書き込む前にテーブル領域Ｔ０から既に取得されている。このため、更新ログ＋１も、Ｌ２Ｐフラグメント（＃０）７１１－００の取得後に更新されたテーブル領域Ｔ０の全てのＬ２Ｐフラグメントについての更新内容を示す。

Ｌ２Ｐフラグメント（＃１）７１１－０１と更新ログ＋１とをＬ２Ｐフラッシュブロック６２－０のページＰ２に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－０２をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃２）７１１－０２と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋２）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ３に書き込む。Ｌ２Ｐフラグメント（＃２）７１１－０２は、ログバッファ７２－０に蓄積された更新ログをページＰ３に書き込む前にテーブル領域Ｔ０から既に取得されている。このため、更新ログ＋２も、Ｌ２Ｐフラグメント（＃２）７１１－０２の取得後に更新されたテーブル領域Ｔ０の全てのＬ２Ｐフラグメントについての更新内容を示す。

Ｌ２Ｐフラグメント（＃２）７１１－０２と更新ログ＋２とをＬ２Ｐフラッシュブロック６２－０のページＰ３に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃３）７１１－０３をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃３）７１１－０３と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋３）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ４に書き込む。Ｌ２Ｐフラグメント（＃３）７１１－０３は、ログバッファ７２－０に蓄積された更新ログをページＰ４に書き込む前にテーブル領域Ｔ０から既に取得されている。このため、更新ログ＋３も、Ｌ２Ｐフラグメント（＃３）７１１－０３の取得後に更新されたテーブル領域Ｔ０の全てのＬ２Ｐフラグメントについての更新内容を示す。

Ｌ２Ｐフラグメント（＃３）７１１－０３と更新ログ＋３とをＬ２Ｐフラッシュブロック６２－０のページＰ４に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃０）７１１－００をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃０）７１１－００と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋３）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ５に書き込む。Ｌ２Ｐフラグメント（＃０）７１１－００は、ログバッファ７２－０に蓄積された更新ログをページＰ５に書き込む前にテーブル領域Ｔ０から既に取得されている。このため、更新ログ＋４も、Ｌ２Ｐフラグメント（＃０）７１１－００の取得後に更新されたテーブル領域Ｔ０の全てのＬ２Ｐフラグメントについての更新内容を示す。

Ｌ２Ｐフラグメント（＃０）７１１－００と更新ログ＋４とをＬ２Ｐフラッシュブロック６２－０のページＰ５に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－０１をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ここで、１度目の予期しない電力喪失が起きた場合を想定する。

コントローラ５は、Ｌ２Ｐフラッシュブロック６２－０にまだ保存されていない新たな更新ログがログバッファ７２－０に格納されているか否かを判定する。Ｌ２Ｐフラッシュブロック６２－０にまだ保存されていない新たな更新ログがログバッファ７２－０に格納されている場合、コントローラ５は、取得したＬ２Ｐフラグメント（＃１）７１１－０１と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋５）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ６に書き込む。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するロストＬＢＡリストを、Ｌ２Ｐフラッシュブロック６２－０のページＰ７に書き込む。ＬＢＡ範囲＃０に対応するロストＬＢＡリストは、ＬＢＡ範囲＃０に書き込むべきライトデータのうち、予期しない電力喪失によって喪失されたライトデータに対応するＬＢＡのリストである。

このように、ログバッファ７２－０に蓄積された更新ログの量に応じて、コントローラ５は、Ｌ２Ｐフラッシュブロック６２－０にＬ２Ｐフラグメントと、更新ログとを書き込む。また、予期しない電力喪失が生じた場合、コントローラ５は、ログバッファ７２－０に蓄積されている更新ログの量に関わらず、更新ログと、Ｌ２ＰフラグメントとをＬ２Ｐフラッシュブロック６２－０に書き込む。これにより、ログバッファ７２－０に蓄積されている更新ログが喪失されることを防ぐことができる。またさらに、予期しない電力喪失が生じた場合、コントローラ５は、ロストＬＢＡリストをＬ２Ｐフラッシュブロック６２－０に書き込む。これにより、コントローラ５は、ＮＡＮＤメモリ６への書き込みが完了されずに、ＬＢＡ範囲＃０に書き込むべきライトデータのうち、予期しない電力喪失によって失われたライトデータのＬＢＡそれぞれをＬ２Ｐフラッシュブロック６２－０に記録することができる。

ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始した後、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－０２をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃２）７１１－０２と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋６）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ８に書き込む。

Ｌ２Ｐフラグメント（＃２）７１１－０２と更新ログ＋６とをＬ２Ｐフラッシュブロック６２－０のページＰ８に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃３）７１１－０３をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃３）７１１－０３と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋７）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ８に書き込む。

Ｌ２Ｐフラグメント（＃３）７１１－０３と更新ログ＋７とをＬ２Ｐフラッシュブロック６２－０のページＰ８に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃０）７１１－００をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ここで、２度目の予期しない電力喪失が起きた場合を想定する。

コントローラ５は、Ｌ２Ｐフラッシュブロック６２－０にまだ保存されていない新たな更新ログがログバッファ７２－０に格納されているか否かを判定する。Ｌ２Ｐフラッシュブロック６２－０にまだ保存されていない新たな更新ログがログバッファ７２－０に格納されている場合、コントローラ５は、取得したＬ２Ｐフラグメント（＃０）７１１－００と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋８）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１０に書き込む。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するロストＬＢＡリストを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１１に書き込む。

ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始した後、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－０１をテーブル領域Ｔ０から取得する。そして、コントローラ５は、ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃０に対応するログバッファ７２－０に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃１）７１１－０１と、ログバッファ７２－０に格納されている更新ログ（更新ログ＋９）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１２に書き込む。

そして、以上説明した動作と同様に、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－０２と更新ログ（更新ログ＋１０）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１３に書き込む。そして、コントローラ５は、Ｌ２Ｐフラグメント（＃３）７１１－０３と更新ログ（更新ログ＋１１）とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１４に書き込む。

次に、テーブル領域Ｔ０のアドレス変換情報／更新ログ保存処理と並行して実行される、テーブル領域Ｔ１～Ｔｎのアドレス変換情報／更新ログ保存処理を説明する。

まず、テーブル領域Ｔ１のアドレス変換情報／更新ログ保存処理を説明する。テーブル領域Ｔ１にＬ２Ｐフラッシュブロック６２－１が割り当てられると、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－１１と、Ｌ２Ｐフラグメント（＃２）７１１－１２と、Ｌ２Ｐフラグメント（＃３）７１１－１３とを、Ｌ２Ｐフラッシュブロック６２－１のページＰ０に書き込む。

この後、コントローラ５は、Ｌ２Ｐフラグメント（＃０）７１１－１０をテーブル領域Ｔ１から取得する。そして、コントローラ５は、ＬＢＡ範囲＃１に対応するログバッファ７２－１に蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃１に対応するログバッファ７２－１に蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃０）７１１－１０と、ログバッファ７２－１に格納されている更新ログ（更新ログ＋０）とをＬ２Ｐフラッシュブロック６２－１のページＰ１に書き込む。

Ｌ２Ｐフラグメント（＃０）７１１－１０と更新ログ＋０とをＬ２Ｐフラッシュブロック６２－１のページＰ１に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－１１をテーブル領域Ｔ１から取得する。コントローラ５は、ＬＢＡ範囲＃１に対応するログバッファ７２－１に蓄積された更新ログの量が閾値に達するまで待つ。ログバッファ７２－１に蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃１）７１１－１１と、ログバッファ７２－１に格納されている更新ログ（更新ログ＋１）とをＬ２Ｐフラッシュブロック６２－１のページＰ２に書き込む。テーブル領域Ｔ１のアドレス変換情報が更新される量がテーブル領域Ｔ０のアドレス変換情報が更新される量よりも少ない場合は、Ｌ２Ｐフラッシュブロック６２－１に書き込まれるＬ２Ｐフラグメント・更新ログのペアの数は、Ｌ２Ｐフラッシュブロック６２－０に書き込まれるＬ２Ｐフラグメント・更新ログのペアの数よりも少なくなる。

Ｌ２Ｐフラグメント（＃１）７１１－１１と更新ログ＋１とをＬ２Ｐフラッシュブロック６２－１のページＰ２に書き込んだ後に１度目の予期しない電力喪失が起きた場合であって、１度目の予期しない電力喪失が起きた際に、Ｌ２Ｐフラッシュブロック６２－１に未保存の新たな更新ログが、ログバッファ７２－１に格納されていない場合には、コントローラ５は、ＬＢＡ範囲＃１に対応するロストＬＢＡリストを、Ｌ２Ｐフラッシュブロック６２－１のページＰ３に書き込む。

ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始した後、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－１２をテーブル領域Ｔ１から取得する。そして、コントローラ５は、ＬＢＡ範囲＃１に対応するログバッファ７２－１に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃１に対応するログバッファ７２－１に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃２）７１１－１２と、ログバッファ７２－１に格納されている更新ログ（更新ログ＋２）とを、Ｌ２Ｐフラッシュブロック６２－１のページＰ４に書き込む。

そして、以上の動作と同様に、コントローラ５は、Ｌ２Ｐフラグメント（＃３）７１１－１３と更新ログ＋３とをＬ２Ｐフラッシュブロック６２－１のページＰ５に書き込む。そして、コントローラ５は、Ｌ２Ｐフラグメント（＃４）７１１－１４と更新ログ＋４とをＬ２Ｐフラッシュブロック６２－１のページＰ６に書き込む。

ここで、２度目の予期しない電力喪失が起きた場合、コントローラ５は、ＬＢＡ範囲＃１に対応するロストＬＢＡリストを、Ｌ２Ｐフラッシュブロック６２－１のページＰ７に書き込む。なお、ＬＢＡ範囲＃１に書き込まれるべき全てのライトデータの書き込みが完了している場合には、ＬＢＡ範囲＃１に対応するロストＬＢＡリストは存在しない。Ｌ２Ｐフラッシュブロック６２－１のページＰ７にロストＬＢＡリストを書き込む処理は、実行されない。

次に、テーブル領域Ｔ２のアドレス変換情報／更新ログ保存処理を説明する。テーブル領域Ｔ２にＬ２Ｐフラッシュブロック６２－１が割り当てられると、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－２１と、Ｌ２Ｐフラグメント（＃２）７１１－２２と、Ｌ２Ｐフラグメント（＃３）７１１－２３とを、Ｌ２Ｐフラッシュブロック６２－２のページＰ０に書き込む。

この後、コントローラ５は、Ｌ２Ｐフラグメント（＃０）７１１－２０をテーブル領域Ｔ２から取得する。そして、コントローラ５は、ＬＢＡ範囲＃２に対応するログバッファ７２－２に蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃２に対応するログバッファ７２－２に蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃０）７１１－２０と、ログバッファ７２－２に格納されている更新ログ（更新ログ＋０）とをＬ２Ｐフラッシュブロック６２－２のページＰ１に書き込む。

Ｌ２Ｐフラグメント（＃０）７１１－２０と更新ログ＋０とをＬ２Ｐフラッシュブロック６２－２のページＰ１に書き込むと、コントローラ５は、Ｌ２Ｐフラグメント（＃１）７１１－２１をテーブル領域Ｔ２から取得する。コントローラ５は、ＬＢＡ範囲＃２に対応するログバッファ７２－２に蓄積された更新ログの量が閾値に達するまで待つ。ログバッファ７２－２に蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃１）７１１－２１と、ログバッファ７２－２に格納されている更新ログ（更新ログ＋１）とをＬ２Ｐフラッシュブロック６２－２のページＰ２に書き込む。

Ｌ２Ｐフラグメント（＃１）７１１－２１と更新ログ＋１とをＬ２Ｐフラッシュブロック６２－２のページＰ２に書き込んだ後に１度目の予期しない電力喪失が起きた場合であって、１度目の予期しない電力喪失が起きた際に、Ｌ２Ｐフラッシュブロック６２－２に未保存の更新ログがログバッファ７２－２に格納されていない場合には、コントローラ５は、ＬＢＡ範囲＃２に対応するロストＬＢＡリストを、Ｌ２Ｐフラッシュブロック６２－２のページＰ３に書き込む。

ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始した後、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－２２をテーブル領域Ｔ２から取得する。そして、コントローラ５は、ＬＢＡ範囲＃２に対応するログバッファ７２－２に新たに蓄積された更新ログの量が閾値に達するまで待つ。ＬＢＡ範囲＃２に対応するログバッファ７２－２に新たに蓄積された更新ログの量が閾値に達した時、コントローラ５は、取得したＬ２Ｐフラグメント（＃２）７１１－２２と、ログバッファ７２－２に格納されている更新ログ（更新ログ＋２）とを、Ｌ２Ｐフラッシュブロック６２－２のページＰ４に書き込む。

そして、以上の動作と同様に、コントローラ５は、Ｌ２Ｐフラグメント（＃３）７１１－２３と更新ログ＋３とをＬ２Ｐフラッシュブロック６２－２のページＰ５に書き込む。そして、コントローラ５は、Ｌ２Ｐフラグメント（＃０）７１１－２０と更新ログ＋４とをＬ２Ｐフラッシュブロック６２－１のページＰ６に書き込む。

Ｌ２Ｐフラグメント（＃０）７１１－２０と更新ログ＋４とをＬ２Ｐフラッシュブロック６２－２のページＰ６に書き込んだ後に２度目の予期しない電力喪失が起きた場合であって、２度目の予期しない電力喪失が起きた際に、Ｌ２Ｐフラッシュブロック６２－２に未保存の更新ログがログバッファ７２－２に格納されていない場合には、コントローラ５は、ＬＢＡ範囲＃２に対応するロストＬＢＡリストを、Ｌ２Ｐフラッシュブロック６２－２のページＰ７に書き込む。

ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始した後、コントローラ５は、以上の動作と同様に、Ｌ２Ｐフラグメント（＃１）７１１－２１と更新ログ＋５とをＬ２Ｐフラッシュブロック６２－２のページＰ８に書き込む。そして、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－２２と更新ログ＋６とをＬ２Ｐフラッシュブロック６２－２のページＰ９に書き込む。そして、コントローラ５は、Ｌ２Ｐフラグメント（＃３）７１１－２３と更新ログ＋７とをＬ２Ｐフラッシュブロック６２－２のページＰ１０に書き込む。

次に、テーブル領域Ｔｎのアドレス変換情報／更新ログ保存処理を説明する。テーブル領域ＴｎにＬ２Ｐフラッシュブロック６２－ｎが割り当てられると、コントローラ５は、例えば、Ｌ２Ｐフラグメント（＃１）７１１－ｎ１と、Ｌ２Ｐフラグメント（＃２）７１１－ｎ２と、Ｌ２Ｐフラグメント（＃３）７１１－ｎ３とを、Ｌ２Ｐフラッシュブロック６２－ｎのページＰ０に書き込む。

この後、コントローラ５は、テーブル領域Ｔ０～Ｔ２のアドレス変換情報／更新ログ保存処理と同様の手順で、Ｌ２Ｐフラグメント（＃０）７１１－ｎ０と更新ログ＋０とをＬ２Ｐフラッシュブロック６２－ｎのページＰ１に書き込む処理と、Ｌ２Ｐフラグメント（＃１）７１１－ｎ１と更新ログ＋１とをＬ２Ｐフラッシュブロック６２－ｎのページＰ２に書き込む処理と、Ｌ２Ｐフラグメント（＃２）７１１－ｎ２と更新ログ＋２とをＬ２Ｐフラッシュブロック６２－ｎのページＰ３に書き込む処理と、Ｌ２Ｐフラグメント（＃３）７１１－ｎ３と更新ログ＋３とをＬ２Ｐフラッシュブロック６２－ｎのページＰ４に書き込む処理と、Ｌ２Ｐフラグメント（＃０）７１１－ｎ０と更新ログ＋４とをＬ２Ｐフラッシュブロック６２－ｎのページＰ５に書き込む処理と、Ｌ２Ｐフラグメント（＃１）７１１－ｎ１と更新ログ＋５とをＬ２Ｐフラッシュブロック６２－ｎのページＰ６に書き込む処理とを実行する。

Ｌ２Ｐフラグメント（＃１）７１１－ｎ１と更新ログ＋５とをＬ２Ｐフラッシュブロック６２－ｎのページＰ６に書き込んだ後に１度目の予期しない電力喪失が起きた場合であって、１度目の予期しない電力喪失が起きた際に、Ｌ２Ｐフラッシュブロック６２－ｎに未保存の更新ログがログバッファ７２－ｎに格納されていない場合には、コントローラ５は、ＬＢＡ範囲＃ｎに対応するロストＬＢＡリストをＬ２Ｐフラッシュブロック６２－ｎのページＰ７に書き込む。

ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始した後、コントローラ５は、Ｌ２Ｐフラグメント（＃２）７１１－ｎ２と更新ログ＋６とをＬ２Ｐフラッシュブロック６２－ｎのページＰ８に書き込む。

Ｌ２Ｐフラグメント（＃２）７１１－ｎ２と更新ログ＋６とをＬ２Ｐフラッシュブロック６２－ｎのページＰ８に書き込んだ後に２度目の予期しない電力喪失が起きた場合であって、２度目の予期しない電力喪失が起きた際に、Ｌ２Ｐフラッシュブロック６２－ｎに未保存の更新ログがログバッファ７２－ｎに格納されていない場合には、コントローラ５は、ＬＢＡ範囲＃ｎに対応するロストＬＢＡリストをＬ２Ｐフラッシュブロック６２－ｎのページＰ９に書き込む。

次に、ＳＳＤ３のＬＢＡ空間を分割することによって得られるによって複数のＬＢＡ範囲を説明する。図７は、実施形態に係るメモリシステムにおける、複数のＬＢＡ範囲とＬ２Ｐテーブル７１の複数のテーブル領域との関係の例を示す図である。

ここで、ＳＳＤ３のＬＢＡ空間は、ＬＢＡ０からＬＢＡ１０００ｎ＋９９９までの１００００×（ｎ＋１）個のＬＢＡで構成される。ＬＢＡ空間は、ｎ＋１個のＬＢＡ範囲に分けられている。各ＬＢＡ範囲は、同じ数のＬＢＡを含む。一つのＬＢＡ範囲は、例えば、１０００個の連続するＬＢＡで構成される。

ＬＢＡ範囲＃０は、ＬＢＡ０からＬＢＡ９９９までの１０００個のＬＢＡで構成される。ＢＡ範囲＃１は、ＬＢＡ１０００からＬＢＡ１９９９までの１０００個のＬＢＡで構成される。ＬＢＡ範囲＃２は、ＬＢＡ２０００からＬＢＡ２９９９までの１０００個のＬＢＡで構成される。また、ＬＢＡ範囲＃ｎは、ＬＢＡ１０００ｎからＬＢＡ１０００ｎ＋９９９までの１０００個のＬＢＡで構成される。

Ｌ２Ｐテーブル７１は、複数のＬ２Ｐフラグメント７１１－００～７１１－ｎ３を含む。Ｌ２Ｐフラグメント７１１－００～７１１－ｎ３の各々は、例えば、連続する２５０個のＬＢＡにそれぞれ対応する２５０個の物理アドレスを示す情報をアドレス変換情報として含む。

Ｌ２Ｐフラグメント７１１－００は、ＬＢＡ範囲＃０に含まれるＬＢＡ０からＬＢＡ２４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－００が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ０からＬＢＡ２４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－０１は、ＬＢＡ範囲＃０に含まれるＬＢＡ２５０からＬＢＡ４９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－０１が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ２５０からＬＢＡ４９９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－０２は、ＬＢＡ範囲＃０に含まれるＬＢＡ５００からＬＢＡ７４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－０２が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ５００からＬＢＡ７４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－０３は、ＬＢＡ範囲＃０に含まれるＬＢＡ７５０からＬＢＡ９９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－０３が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ７５０からＬＢＡ９９９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－１０は、ＬＢＡ範囲＃１に含まれるＬＢＡ１０００からＬＢＡ１２４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－１０が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１０００からＬＢＡ１２４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－１１は、ＬＢＡ範囲＃１に含まれるＬＢＡ１２５０からＬＢＡ１４９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－１１が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１２５０からＬＢＡ１４９９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－１２は、ＬＢＡ範囲＃１に含まれるＬＢＡ１５００からＬＢＡ１７４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－１２が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１５００からＬＢＡ１７４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－１３は、ＬＢＡ範囲＃１に含まれるＬＢＡ１７５０からＬＢＡ１９９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－１３が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１７５０からＬＢＡ１９９９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－２０は、ＬＢＡ範囲＃２に含まれるＬＢＡ２０００からＬＢＡ２２４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－２０が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ２０００からＬＢＡ２２４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－２１は、ＬＢＡ範囲＃２に含まれるＬＢＡ２２５０からＬＢＡ２４９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－２１が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ２２５０からＬＢＡ２４９９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－２２は、ＬＢＡ範囲＃２に含まれるＬＢＡ２５００からＬＢＡ２７４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－２２が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ２５００からＬＢＡ２７４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－２３は、ＬＢＡ範囲＃２に含まれるＬＢＡ２７５０からＬＢＡ２９９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－２３が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ２７５０からＬＢＡ２９９９までのＬＢＡに対応するエントリに格納される。

また、Ｌ２Ｐフラグメント７１１－ｎ０は、ＬＢＡ範囲＃ｎに含まれるＬＢＡ１０００ｎからＬＢＡ１０００ｎ＋２４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－ｎ０が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１０００ｎからＬＢＡ１０００ｎ＋２４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－ｎ１は、ＬＢＡ範囲＃ｎに含まれるＬＢＡ２５０からＬＢＡ１０００ｎ＋４９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－ｎ１が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１０００ｎ＋２５０からＬＢＡ１０００ｎ＋４９９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－ｎ２は、ＬＢＡ範囲＃ｎに含まれるＬＢＡ１０００ｎ＋５００からＬＢＡ１０００ｎ＋７４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－ｎ２が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１０００ｎ＋５００からＬＢＡ１０００ｎ＋７４９までのＬＢＡに対応するエントリに格納される。

Ｌ２Ｐフラグメント７１１－ｎ３は、ＬＢＡ範囲＃ｎに含まれるＬＢＡ１０００ｎ＋７５０からＬＢＡ１０００ｎ＋９９９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスを示す情報を含む。Ｌ２Ｐフラグメント７１１－ｎ３が格納されているＤＲＡＭ７の記憶領域を示すメモリアドレスは、ショートカットテーブル７１０における、ＬＢＡ１０００ｎ＋７５０からＬＢＡ１０００ｎ＋９９９までのＬＢＡに対応するエントリに格納される。

次に、Ｌ２Ｐフラグメントについて説明する。図８は、実施形態に係るメモリシステムにおいて使用されるＬ２Ｐフラグメントの例を示す図である。図８では、Ｌ２Ｐフラグメント７１１－００が示されている。

Ｌ２Ｐフラグメント７１１－００は、ＬＢＡ０からＬＢＡ２４９までの２５０個のＬＢＡにそれぞれに対応する２５０個の物理アドレスそれぞれを示す情報を含む。

Ｌ２Ｐフラグメント７１１－００の１番目のエントリは、ＬＢＡ０に対応する物理アドレスであるＰＢＡ１０を示す情報を保持する。Ｌ２Ｐフラグメント７１１－００の２番目のエントリは、ＬＢＡ１に対応する物理アドレスであるＰＢＡ１１を示す情報を保持する。Ｌ２Ｐフラグメント７１１－００の３番目のエントリは、ＬＢＡ２に対応する物理アドレスであるＰＢＡ２０を示す情報を保持する。Ｌ２Ｐフラグメント７１１－００の４番目のエントリは、ＬＢＡ３に対応する物理アドレスであるＰＢＡ５０を示す情報を保持する。Ｌ２Ｐフラグメント７１１－００の５番目のエントリは、ＬＢＡ４に対応する物理アドレスであるＰＢＡ３０を示す情報を保持する。同様に、Ｌ２Ｐフラグメント７１１－００の２５０番目のエントリは、ＬＢＡ２４９に対応する物理アドレスであるＰＢＡ３００を示す情報を保持する。なお、喪失されたデータに対応するＬＢＡが対応付けられているエントリには、ＰＢＡの代わりに、エラー（訂正不能なデータエラー）が発生したことを示す値が格納される。

次に、テーブル領域と、ログバッファと、Ｌ２Ｐテーブルとの関係について説明する。図９は、実施形態に係るメモリシステムにおける、複数のＬＢＡ範囲と、Ｌ２Ｐテーブル７１の複数のテーブル領域と、複数のログバッファと、複数のＬ２Ｐフラッシュブロックとの関係の例を示す図である。

ＬＢＡ範囲＃０に対応するＬ２Ｐテーブル７１のテーブル領域Ｔ０（Ｌ２Ｐフラグメント７１１－００～７１１－０３）には、ログバッファ７２－０と、Ｌ２Ｐテーブル６２のＬ２Ｐフラッシュブロック６２－０とが対応付けられる。

ＬＢＡ範囲＃１に対応するＬ２Ｐテーブル７１のテーブル領域Ｔ１（Ｌ２Ｐフラグメント７１１－１０～７１１－１３）には、ログバッファ７２－１と、Ｌ２Ｐテーブル６２のＬ２Ｐフラッシュブロック６２－１とが対応付けられる。

ＬＢＡ範囲＃２に対応するＬ２Ｐテーブル７１のテーブル領域Ｔ２（Ｌ２Ｐフラグメント７１１－２０～７１１－２３）には、ログバッファ７２－２と、Ｌ２Ｐテーブル６２のＬ２Ｐフラッシュブロック６２－２とが対応付けられる。

また、ＬＢＡ範囲＃ｎに対応するＬ２Ｐテーブル７１のテーブル領域Ｔｎ（Ｌ２Ｐフラグメント７１１－ｎ０～７１１－ｎ３）には、ログバッファ７２－ｎと、Ｌ２Ｐテーブル６２のＬ２Ｐフラッシュブロック６２－ｎとが対応付けられる。

ＬＢＡ範囲＃０に含まれるあるＬＢＡに関するアドレス変換情報が更新されると、コントローラ５は、この更新に関する更新ログをログバッファ７２－０に格納する。ログバッファ７２－０に蓄積された更新ログの量が閾値に達した時、コントローラ５は、Ｌ２Ｐテーブル７１のＬ２Ｐフラグメント７１１－００、Ｌ２Ｐフラグメント７１１－０１、Ｌ２Ｐフラグメント７１１－０２、およびＬ２Ｐフラグメント７１１－０３のうちの一つのＬ２Ｐフラグメントと、ログバッファ７２－０に蓄積されている更新ログとをＬ２Ｐフラッシュブロック６２－０に書き込む。Ｌ２Ｐフラッシュブロック６２－０がフルになると、コントローラ５は、ＮＡＮＤメモリ６の新たなフラッシュブロックを選択し、選択したフラッシュブロックをＬＢＡ範囲＃０に対応するＬ２Ｐフラッシュブロックに割り当てる。そして、コントローラ５は、新たなＬ２Ｐフラッシュブロックに、次のＬ２Ｐフラグメントと、更新ログとを書き込む。そして、Ｌ２Ｐフラグメント７１１－００と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－０１と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－０２と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－０３と更新ログとのペアと、が新たなＬ２Ｐフラッシュブロックに揃うと、コントローラ５は、ＬＢＡ範囲＃０に対する元のＬ２Ｐフラッシュブロック６２－０の割り当てを解除する。これは、新たなＬ２Ｐフラッシュブロック６２－０に格納されている情報だけで、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０のＬ２Ｐフラグメント７１１－００、Ｌ２Ｐフラグメント７１１－０１、Ｌ２Ｐフラグメント７１１－０２、およびＬ２Ｐフラグメント７１１－０３を再構築することが可能となるためである。

ＬＢＡ範囲＃１に含まれる、あるＬＢＡに関するアドレス変換情報が更新されると、コントローラ５は、この更新に関する更新ログをログバッファ７２－１に格納する。ログバッファ７２－１に蓄積された更新ログの量が閾値に達した時、コントローラ５は、Ｌ２Ｐテーブル７１のＬ２Ｐフラグメント７１１－１０、Ｌ２Ｐフラグメント７１１－１１、Ｌ２Ｐフラグメント７１１－１２、およびＬ２Ｐフラグメント７１１－１３のうちの１つのＬ２Ｐフラグメントと、ログバッファ７２－１に蓄積されている更新ログとをＬ２Ｐフラッシュブロック６２－１に書き込む。Ｌ２Ｐフラッシュブロック６２－１がフルになると、コントローラ５は、ＮＡＮＤメモリ６の新たなフラッシュブロックを選択し、選択したフラッシュブロックをＬＢＡ範囲＃１に対応するＬ２Ｐフラッシュブロックに割り当てる。そして、コントローラ５は、新たなＬ２Ｐフラッシュブロックに、次のＬ２Ｐフラグメントと、更新ログとを書き込む。そして、Ｌ２Ｐフラグメント７１１－１０と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－１１と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－１２と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－１３と更新ログとのペアと、が新たなＬ２Ｐフラッシュブロックに揃うと、コントローラ５は、ＬＢＡ範囲＃１に対する元のＬ２Ｐフラッシュブロック６２－１の割り当てを解除する。

ＬＢＡ範囲＃２に含まれるＬＢＡに関するアドレス変換情報が更新されると、コントローラ５は、この更新に関する更新ログをログバッファ７２－２に格納する。ログバッファ７２－２に蓄積された更新ログの量が閾値に達した時、コントローラ５は、Ｌ２Ｐテーブル７１のＬ２Ｐフラグメント７１１－２０、Ｌ２Ｐフラグメント７１１－２１、Ｌ２Ｐフラグメント７１１－２２、およびＬ２Ｐフラグメント７１１－２３のうちの１つのＬ２Ｐフラグメントと、ログバッファ７２－２に蓄積されている更新ログとをＬ２Ｐフラッシュブロック６２－２に書き込む。Ｌ２Ｐフラッシュブロック６２－２がフルになると、コントローラ５は、ＮＡＮＤメモリ６の新たなフラッシュブロックを選択し、選択したフラッシュブロックをＬＢＡ範囲＃２に対応するＬ２Ｐフラッシュブロックに割り当てる。そして、コントローラ５は、新たなＬ２Ｐフラッシュブロックに、次のＬ２Ｐフラグメントと、更新ログとを書き込む。そして、Ｌ２Ｐフラグメント７１１－２０と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－２１と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－２２と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－２３と更新ログとのペアと、が新たなＬ２Ｐフラッシュブロックに揃うと、コントローラ５は、ＬＢＡ範囲＃２に対する元のＬ２Ｐフラッシュブロック６２－２の割り当てを解除する。

またさらに、ＬＢＡ範囲＃ｎに含まれるＬＢＡに関するアドレス変換情報が更新されると、コントローラ５は、この更新に関する更新ログをログバッファ７２－ｎに格納する。ログバッファ７２－ｎに蓄積された更新ログの量が閾値に達した時、コントローラ５は、Ｌ２Ｐテーブル７１のＬ２Ｐフラグメント７１１－ｎ０、Ｌ２Ｐフラグメント７１１－ｎ１、Ｌ２Ｐフラグメント７１１－ｎ２、およびＬ２Ｐフラグメント７１１－ｎ３のうちの１つのＬ２Ｐフラグメントと、ログバッファ７２－ｎに蓄積されている更新ログとをＬ２Ｐフラッシュブロック６２－ｎに書き込む。Ｌ２Ｐフラッシュブロック６２－ｎがフルになると、コントローラ５は、ＮＡＮＤメモリ６の新たなフラッシュブロックを選択し、選択したフラッシュブロックをＬＢＡ範囲＃ｎに対応するＬ２Ｐフラッシュブロックに割り当てる。そして、コントローラ５は、新たなＬ２Ｐフラッシュブロックに、次のＬ２Ｐフラグメントと、更新ログとを書き込む。そして、Ｌ２Ｐフラグメント７１１－ｎ０と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－ｎ１と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－ｎ２と更新ログとのペアと、Ｌ２Ｐフラグメント７１１－ｎ３と更新ログとのペアと、が新たなＬ２Ｐフラッシュブロックに揃うと、コントローラ５は、ＬＢＡ範囲＃ｎに対する元のＬ２Ｐフラッシュブロック６２－ｎの割り当てを解除する。

次に、更新ログの第１の例について説明する。図１０は、実施形態に係るメモリシステムにおける、更新ログの第１の例を示す図である。

図１０における更新ログ＋ｘは、例えば、ｍ＋１個のログ（ログ＃０、ログ＃１、…、ログ＃ｍ）を含む。以下では、更新ログ＋ｘが、ＬＢＡ範囲＃０に対応するＬ２Ｐフラッシュブロック６２－０に書き込まれる更新ログである場合を想定する。

ログ＃０、ログ＃１、…、ログ＃ｍの各々は、ＬＢＡ範囲＃０に書き込まれるべきデータ毎に、このデータに対応するＬＢＡと、このデータの書き込み先として決定されたＮＡＮＤメモリ６における記憶位置を示す物理アドレスＰＢＡとを含む。

例えば、ログ＃１に含まれるＬＢＡは、ＬＢＡ範囲＃０に書き込まれるべきあるデータの論理アドレスを示す。ログ＃１に含まれるＬＢＡは、個々のＬＢＡを表すために必要なビット長のうちの下位ビット部のみである。ログ＃０、ログ＃１、…、ログ＃ｍのどのログに含まれるＬＢＡも、ＬＢＡ範囲＃０に属する。そのため、ＬＢＡ範囲＃０を特定する上位ビット部は、不要である。

ログ＃１に含まれるＰＢＡは、ログ＃１に含まれるＬＢＡに新たにマッピングされた物理アドレスを示す。つまり、ログ＃１に含まれるＰＢＡは、ログ＃１に含まれるＬＢＡに対応するデータの書き込み先として決定されたＮＡＮＤメモリ６における記憶位置を示す物理アドレスである。

次に、更新ログの第２の例について説明する。図１１は、実施形態に係るメモリシステムにおける、更新ログの第２の例を示す図である。

図１１における更新ログ＋ｘは、ＬＢＡ範囲＃０に対応するＬ２Ｐフラッシュブロック６２－０に書き込まれる更新ログである。

ログ＃０、ログ＃１、…、ログ＃ｍの各々は、ＬＢＡ範囲＃０に書き込まれるべきデータ毎に、このデータに対応するＬＢＡと、このデータの書き込み先として決定されたＮＡＮＤメモリ６における記憶位置を示す物理アドレスＰＢＡと、このデータの長さ（データサイズ）を示す情報とを含む。長さ（データサイズ）は、例えば、セクタの数によって表される。複数セクタ分のサイズを有するデータが比較的頻繁にＮＡＮＤメモリ６に書き込まれるケースにおいては、図１１における更新ログ＋ｘのフォーマットを使用することにより、一つの更新ログ＋ｘに、図１０における更新ログ＋ｘのフォーマットを使用する場合と比べて、より多くのＬＢＡに対応するアドレス変換情報を保持することが可能となる。

次に、ロストＬＢＡリストを保存する処理について説明する。図１２は、実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の第１の例を示す図である。

ＳＳＤ３において予期しない電力喪失が起きると、電源回路８は、キャパシタ８１に蓄えられた電力をＳＳＤ３の各構成要素に供給する。また、電源回路８は、予期しない電力喪失が起きたことをコントローラ５に通知する。コントローラ５は、ＤＲＡＭ７に格納されているＰＬＰ対象データをＮＡＮＤメモリ６に保存する処理を開始する。ＰＬＰ対象データは、例えば、Ｌ２Ｐテーブル７１、およびＮＡＮＤメモリ６への書き込みが完了していないライトデータに対応するＬＢＡのリストを含む。ロストＬＢＡリスト保存部５２４は、ＮＡＮＤメモリ６への書き込みが完了していないライトデータに対応するＬＢＡのリストをＤＲＡＭ７のＬＢＡリスト７４から取得する。書き込みが完了していないライトデータは、予期しない電力喪失によって喪失されるデータである。

ロストＬＢＡリスト保存部５２４は、取得したＬＢＡのリストに基づき、ＬＢＡ範囲＃０～＃ｎにそれぞれ対応するロストＬＢＡリスト＃０～＃ｎを生成する。ロストＬＢＡリスト＃０は、ＬＢＡ範囲＃０に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失されたライトデータに対応するＬＢＡの集合を示すリストである。ロストＬＢＡリスト＃１は、ＬＢＡ範囲＃１に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失されたライトデータに対応するＬＢＡの集合を示すリストである。また、ロストＬＢＡリスト＃ｎは、ＬＢＡ範囲＃ｎに書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失されたライトデータに対応するＬＢＡの集合を示すリストである。この場合、ロストＬＢＡリスト保存部５２４は、ＬＢＡリスト７４に格納されているＬＢＡのうち、ＬＢＡ範囲＃０に属するＬＢＡの集合をロストＬＢＡリスト＃０に格納し、ＬＢＡ範囲＃１に属するＬＢＡの集合をロストＬＢＡリスト＃１に格納し、ＬＢＡ範囲＃２に属するＬＢＡの集合をロストＬＢＡリスト＃２に格納し、また、ＬＢＡ範囲＃ｎに属するＬＢＡの集合をロストＬＢＡリスト＃ｎに格納する。

ロストＬＢＡリスト保存部５２４は、ＬＢＡ範囲／ブロック管理テーブル７５を参照して、ＬＢＡ範囲＃０～＃ｎにそれぞれ割り当てられているＬ２Ｐフラッシュブロック６２－０～６２－ｎを特定する。ロストＬＢＡリスト保存部５２４は、ロストＬＢＡリスト＃０をＬ２Ｐフラッシュブロック６２－０に書き込み、ロストＬＢＡリスト＃１をＬ２Ｐフラッシュブロック６２－１に書き込み、ロストＬＢＡリスト＃２をＬ２Ｐフラッシュブロック６２－２に書き込み、また、ロストＬＢＡリスト＃ｎをＬ２Ｐフラッシュブロック６２－ｎに書き込む。

これにより、コントローラ５は、キャパシタ８１に蓄えられた電力を使用して、ロストＬＢＡリスト＃０～＃ｎを、Ｌ２Ｐフラッシュブロック６２－０～６２－ｎにそれぞれ保存する。

次に、ロストＬＢＡリストを保存する処理の別の例について説明する。図１３は、実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の第２の例を示す図である。

ＳＳＤ３において予期しない電力喪失が起きると、コントローラ５のロストＬＢＡリスト保存部５２４は、書き込みが完了していないデータに対応するＬＢＡのリストをＤＲＡＭ７のＬＢＡリスト７４から取得する。

ロストＬＢＡリスト保存部５２４は、キャパシタ８１に蓄えられた電力を使用して、取得したＬＢＡのリストを、全ＬＢＡ範囲のロストＬＢＡリストとして、フラッシュブロック＃ｘに書き込む。フラッシュブロック＃ｘは、いずれのＬＢＡ範囲にも割り当てられていないフラッシュブロックである。なお、ロストＬＢＡリスト保存部５２４は、取得したＬＢＡのリストからロストＬＢＡリスト＃０～＃ｎを生成してもよく、そして、これら生成したロストＬＢＡリスト＃０～＃ｎを、全ＬＢＡ範囲のロストＬＢＡリストとして、フラッシュブロック＃ｘに書き込んでもよい。

次に、フラッシュブロック＃ｘに書き込まれた全ＬＢＡ範囲のロストＬＢＡリストをＬ２Ｐフラッシュブロック６２－０～６２－ｎに分配する処理について説明する。図１４は、実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト分配処理の例を示す図である。

図１３を参照して説明したＳＳＤ３における予期しない電力喪失が起きた後に、ＳＳＤ３への電力が回復したことに応じ、コントローラ５のロストＬＢＡリスト保存部５２４は、フラッシュブロック＃ｘから全ＬＢＡ範囲のロストＬＢＡリストを読み出す。

ロストＬＢＡリスト保存部５２４は、読み出した全範囲のロストＬＢＡリストに基づき、ＬＢＡ範囲＃０～＃ｎにそれぞれ対応するロストＬＢＡリスト＃０～＃ｎを生成する。この場合、ロストＬＢＡリスト保存部５２４は、読み出した全範囲のロストＬＢＡリストに格納されているＬＢＡのうち、ＬＢＡ範囲＃０に属するＬＢＡの集合をロストＬＢＡリスト＃０に格納し、ＬＢＡ範囲＃１に属するＬＢＡの集合をロストＬＢＡリスト＃１に格納し、ＬＢＡ範囲＃２に属するＬＢＡの集合をロストＬＢＡリスト＃２に格納し、また、ＬＢＡ範囲＃ｎに属するＬＢＡの集合をロストＬＢＡリスト＃ｎに格納する。なお、ロストＬＢＡリスト＃０～＃ｎが全ＬＢＡ範囲のロストＬＢＡリストとしてフラッシュブロック＃ｘに書き込まれている場合には、ロストＬＢＡリスト＃０～＃ｎを生成する処理は不要である。

ロストＬＢＡリスト保存部５２４は、ロストＬＢＡリスト＃０をＬ２Ｐフラッシュブロック６２－０に書き込み、ロストＬＢＡリスト＃１をＬ２Ｐフラッシュブロック６２－１に書き込み、ロストＬＢＡリスト＃２をＬ２Ｐフラッシュブロック６２－２に書き込み、また、ロストＬＢＡリスト＃ｎをＬ２Ｐフラッシュブロック６２－ｎに書き込む。

次に、図１５から図２０を参照して、ＬＢＡ範囲＃０に対応するテーブル領域Ｔ０に関するアドレス変換情報保存処理と、テーブル領域Ｔ０に関するリビルド処理とを説明する。

まず、アドレス変換情報保存処理について説明する。図１５は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の保存処理の第１の例を示す図である。

（ステップ１）まず、Ｌ２Ｐフラッシュブロック６２－０が割り当てられたことに応じて、コントローラ５のＬ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０から、Ｌ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２、およびＬ２Ｐフラグメント＃３を取得する。Ｌ２Ｐテーブル管理部５２３は、取得したＬ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２、およびＬ２Ｐフラグメント＃３を、Ｌ２Ｐフラッシュブロック６２－０のページＰ０に書き込む。

（ステップ２）Ｌ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２、およびＬ２Ｐフラグメント＃３を、Ｌ２Ｐフラッシュブロック６２－０のページＰ０に書き込んだ後、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃０を取得する。Ｌ２Ｐテーブル７１のテーブル領域Ｔ０のアドレス変換情報（Ｌ２Ｐフラグメント＃０～＃３）が更新されることに連れて、ログバッファ７２－０に蓄積されている更新ログの量が増える。その後、ログバッファ７２－０に蓄積されている更新ログの量が閾値に達すると、Ｌ２Ｐテーブル管理部５２３は、取得したＬ２Ｐフラグメント＃０と、ログバッファ７２－０に蓄積されている更新ログ＋０とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ１に書き込む。Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃０を取得する処理は、例えば、ログバッファ７２－０に新たな更新ログが格納される前に行われる。なお、Ｌ２Ｐフラグメント＃０を取得するタイミングは、ログバッファ７２－０に新たな更新ログが格納される前から、ログバッファ７２－０に蓄積された更新ログの量が閾値に達する前までの期間内に、実行されていればよい。以下では、ある更新ログがＬ２Ｐフラッシュブロック６２－０に書き込まれた直後に、次のＬ２ＰフラグメントがＬ２Ｐテーブル７１のテーブル領域Ｔ０から取得される場合を想定する。

（ステップ３）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃１を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が再び閾値に達したことに応じて、取得したＬ２Ｐフラグメント＃１と、ログバッファ７２－０に蓄積されている更新ログ＋１とを、Ｌ２Ｐフラッシュブロック６２－０のページＰ２に書き込む。

（ステップ４）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃２を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が再び閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ３に、取得したＬ２Ｐフラグメント＃２と、ログバッファ７２－０に蓄積されている更新ログ＋２とを書き込む。

（ステップ５）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃３を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が再び閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ４に、取得したＬ２Ｐフラグメント＃３と、ログバッファ７２－０に蓄積されている更新ログ＋３とを書き込む。

（ステップ６）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃０を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が再び閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ５に、取得したＬ２Ｐフラグメント＃０と、ログバッファ７２－０に蓄積されている更新ログ＋４とを書き込む。

（ステップ７）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃１を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が再び閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ６に、取得したＬ２Ｐフラグメント＃１と、ログバッファ７２－０に蓄積されている更新ログ＋５とを書き込む。

（ステップ８）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃２を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が再び閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ７に、取得したＬ２Ｐフラグメント＃２と、ログバッファ７２－０に蓄積されている更新ログ＋６とを書き込む。

（ステップ９）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃３を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ８に、取得したＬ２Ｐフラグメント＃３と、ログバッファ７２－０に蓄積されている更新ログ＋７とを書き込む。

（ステップ１０）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃０を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ９に、取得したＬ２Ｐフラグメント＃０と、ログバッファ７２－０に蓄積されている更新ログ＋８とを書き込む。

このように、コントローラ５は、ログバッファ７２－０に蓄積されている更新ログと、Ｌ２Ｐテーブル７１のＬ２Ｐフラグメントとを保存する処理を周期的に実行する。

次に、Ｌ２Ｐテーブルリビルド処理について説明する。図１６は、実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の第１の例を示す図である。

図１６では、図１５におけるステップ１０でＬ２Ｐフラグメント＃０と更新ログ＋８とがＬ２Ｐフラッシュブロック６２－０のページＰ９に書き込まれた後に、ホスト２からの電源遮断予告通知に応じ、ＳＳＤ３がシャットダウン処理を実行し、その後ＳＳＤ３の電力が回復した場合であって、電源遮断予告通知を受信した際に、ＮＡＮＤメモリ６に保存すべき更新ログがログバッファ７２－０には存在しなかった場合が想定されている。

（ステップ１１）ＳＳＤ３への電力が回復した場合、Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ９から、Ｌ２Ｐフラグメント＃０と、更新ログ＋８とを読み出す。ページ９は、Ｌ２Ｐフラッシュブロック６２－０にデータが最後に書き込まれたページである。

（ステップ１２）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１１で読み出したＬ２Ｐフラグメント＃０を、ＤＲＡＭ７に書き込む。ステップ１１、１２の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃０のうちの最新のＬ２Ｐフラグメント＃０が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１３）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ８から、Ｌ２Ｐフラグメント＃３と、更新ログ＋７とを読み出す。

（ステップ１４）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１３で読み出したＬ２Ｐフラグメント＃３を、ＤＲＡＭ７に書き込む。ステップ１３、１４の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃３のうちの最新のＬ２Ｐフラグメント＃３が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１５）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ７から、Ｌ２Ｐフラグメント＃２と、更新ログ＋６とを読み出す。

（ステップ１６）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１５で読み出したＬ２Ｐフラグメント＃２を、ＤＲＡＭ７に書き込む。ステップ１５、１６の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃２のうちの最新のＬ２Ｐフラグメント＃２が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１７）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ６から、Ｌ２Ｐフラグメント＃１と、更新ログ＋５とを読み出す。

（ステップ１８）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１７で読み出したＬ２Ｐフラグメント＃１を、ＤＲＡＭ７に書き込む。ステップ１７、１８の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃１のうちの最新のＬ２Ｐフラグメント＃１が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１９）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１７で読み出した更新ログ＋５の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃１のみに反映する。つまり、Ｌ２Ｐフラッシュブロック６２－０に格納されている、Ｌ２Ｐフラグメント＃１とペアを構成する更新ログ（ここでは更新ログ＋５）の内容は、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃１にのみ反映される。Ｌ２Ｐフラッシュブロック６２－０に格納されているＬ２Ｐフラグメント＃２、＃３、＃０の各々は、更新ログ＋５よりも新しい情報である。ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃２、＃３、＃０には、更新ログ＋５の内容が既に反映済みである。このため、更新ログ＋５の内容をＬ２Ｐフラグメント＃２、＃３、＃０に反映する処理の実行は、省略される。これにより、Ｌ２Ｐリビルド処理に要する時間を短縮することができる。

（ステップ２０）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１５で読み出した更新ログ＋６の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃１およびＬ２Ｐフラグメント＃２のみに反映する。つまり、Ｌ２Ｐフラッシュブロック６２－０に格納されている、Ｌ２Ｐフラグメント＃２とペアを構成する更新ログ（ここでは更新ログ＋６）の内容は、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃１、＃２にのみ反映される。Ｌ２Ｐフラッシュブロック６２－０に格納されているＬ２Ｐフラグメント＃３、＃０の各々は、更新ログ＋６よりも新しい情報である。ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃３、＃０には、更新ログ＋６の内容が既に反映済みである。このため、更新ログ＋６の内容をＬ２Ｐフラグメント＃３、＃０に反映する処理の実行は、省略される。

（ステップ２１）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１３で読み出した更新ログ＋７の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２およびＬ２Ｐフラグメント＃３のみに反映する。つまり、Ｌ２Ｐフラッシュブロック６２－０に格納されている、Ｌ２Ｐフラグメント＃３とペアを構成する更新ログ（ここでは更新ログ＋７）の内容は、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃１、＃２、＃３にのみ反映される。Ｌ２Ｐフラッシュブロック６２－０に格納されているＬ２Ｐフラグメント＃０は、更新ログ＋７よりも新しい情報である。ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０には、更新ログ＋７の内容が既に反映済みである。このため、更新ログ＋７の内容をＬ２Ｐフラグメント＃０に反映する処理の実行は、省略される。

（ステップ２２）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１１で読み出した更新ログ＋８の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０、Ｌ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２およびＬ２Ｐフラグメント＃３に反映する。

このように、コントローラ５は、Ｌ２Ｐフラッシュブロック６２－０に記憶されているＬ２Ｐフラグメントおよび更新ログを読み出して、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０の最新のアドレス変換情報（Ｌ２Ｐフラグメント＃０～＃３）を再構築する。

次に、アドレス変換情報／更新ログ保存処理とロストＬＢＡリスト保存処理の例について説明する。図１７は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の第２の例を示す図である。ここでは、ＳＳＤ３において、予期しない電力喪失が起きた場合を想定する。

コントローラ５は、図１５におけるステップ１からステップ９までの動作と同様の動作を実行する。ステップ９における書き込み動作が完了した後に、ＳＳＤ３において予期しない電力喪失が起きた場合であって、Ｌ２Ｐフラッシュブロック６２－０に未保存の更新ログがログバッファ７２－０に格納されること無く予期しない電力喪失が起きた場合を想定する。

（ステップ１０）コントローラ５は、Ｌ２Ｐフラッシュブロック６２－０に未保存の更新ログがログバッファ７２－０に格納されているか否かを判定する。ここでは、ステップ９における書き込み動作が完了した直後にＳＳＤ３において予期しない電力喪失が起きたことにより、Ｌ２Ｐフラッシュブロック６２－０に未保存の更新ログがログバッファ７２－０に格納されていない場合が想定されている。この場合、コントローラ５は、ロストＬＢＡリストをＬ２Ｐフラッシュブロック６２－０のページ９に書き込む。Ｌ２Ｐフラッシュブロック６２－０のページ９に書き込まれたロストＬＢＡリストは、ＮＡＮＤメモリ６への書き込みが完了していないライトデータに対応するＬＢＡのうち、ＬＢＡ範囲＃０に属するＬＢＡのリストである。

次に、Ｌ２Ｐテーブルリビルド処理の第２の例について説明する。図１８は、実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の第２の例を示す図である。

図１８では、図１７におけるステップ１０の後に、ＳＳＤ３への電力が回復した場合を想定する。

（ステップ１１）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ９から、ロストＬＢＡリストを読み出す。ページ９は、Ｌ２Ｐフラッシュブロック６２－０にデータが最後に書き込まれたページである。

（ステップ１２）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ８から、Ｌ２Ｐフラグメント＃３と、更新ログ＋７とを読み出す。

（ステップ１３）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１２で読み出したＬ２Ｐフラグメント＃３を、ＤＲＡＭ７に書き込む。ステップ１２、１３の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃０のうちの最新のＬ２Ｐフラグメント＃３が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１４）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ７から、Ｌ２Ｐフラグメント＃２と、更新ログ＋６とを読み出す。

（ステップ１５）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１４で読み出したＬ２Ｐフラグメント＃２を、ＤＲＡＭ７に書き込む。ステップ１４、１５の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃２のうちの最新のＬ２Ｐフラグメント＃２が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１６）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ６から、Ｌ２Ｐフラグメント＃１と、更新ログ＋５とを読み出す。

（ステップ１７）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１６で読み出したＬ２Ｐフラグメント＃１を、ＤＲＡＭ７に書き込む。ステップ１６、１７の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃１のうちの最新のＬ２Ｐフラグメント＃１が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１８）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ５から、Ｌ２Ｐフラグメント＃０と、更新ログ＋４とを読み出す。

（ステップ１９）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１８で読み出したＬ２Ｐフラグメント＃０を、ＤＲＡＭ７に書き込む。ステップ１８、１９の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃０のうちの最新のＬ２Ｐフラグメント＃０が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ２０）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１８で読み出した更新ログ＋４の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０のみに反映する。

（ステップ２１）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１６で読み出した更新ログ＋５の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０およびＬ２Ｐフラグメント＃１のみに反映する。

（ステップ２２）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１４で読み出した更新ログ＋６の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０、Ｌ２Ｐフラグメント＃１およびＬ２Ｐフラグメント＃２のみに反映する。

（ステップ２３）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１２で読み出した更新ログ＋７の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０、Ｌ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２およびＬ２Ｐフラグメント＃３に反映する。以上の処理により、ＤＲＡＭ７上に、予期しない電力喪失が起きる直前のテーブル領域Ｔ０のアドレス変換情報（Ｌ２Ｐフラグメント＃０～＃３）が再構築される。

（ステップ２４）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１１で読み出したロストＬＢＡリストに基づいて、喪失されたライトデータに対応するＬＢＡの各々にエラー（訂正不能なデータエラー）を示す値が関連付けられるように、テーブル領域Ｔ０のアドレス変換情報（Ｌ２Ｐフラグメント＃０～＃３）を更新する。

これにより、喪失されたライトデータに対応するＬＢＡを指定するリードコマンドがホスト２から受信された場合であっても、コントローラ５は、エラーをホスト２に通知することができる。よって、リードコマンドによって指定されたＬＢＡに対応するデータとは異なるデータが誤ってホスト２に返されるといった不具合を防止することができる。

次に、アドレス変換情報保存処理の第３の例について説明する。図１９は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の第３の例を示す図である。

コントローラ５は、図１５におけるステップ１からステップ６までの動作と同様の動作を実行する。ここで、ステップ６における書き込み動作が完了した後に、予期しない電力喪失が起き、その後ＳＳＤ３の電力が回復した場合であって、予期しない電力喪失が起きる前に、Ｌ２Ｐフラッシュブロック６２－０に未保存の更新ログがログバッファ７２－０に格納されていた場合を想定する。

（ステップ７）Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０に未保存の更新ログがログバッファ７２－０に格納されているか否かを判定する。Ｌ２Ｐフラッシュブロック６２－０に未保存の更新ログがログバッファ７２－０に格納されている場合、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０に次に保存すべきＬ２ＰフラグメントであるＬ２Ｐフラグメント＃１と、ログバッファ７２－０に格納されている未保存の更新ログ（更新ログ＋５）とを、Ｌ２Ｐフラッシュブロック６２－０のページ６に書き込む。

（ステップ８）Ｌ２Ｐテーブル管理部５２３は、ロストＬＢＡリストをＬ２Ｐフラッシュブロック６２－０のページ７に書き込む。Ｌ２Ｐフラッシュブロック６２－０のページ７に書き込まれたロストＬＢＡリストは、ＮＡＮＤメモリ６への書き込みが完了していないライトデータに対応するＬＢＡのうち、ＬＢＡ範囲＃０に属するＬＢＡのリストである。

（ステップ９）その後、ＳＳＤ３への電力が回復してＳＳＤ３が再び動作を開始する。Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃２を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が閾値に達したことに応じて、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ８に、取得したＬ２Ｐフラグメント＃２と、ログバッファ７２－０に蓄積されている更新ログ＋６とを書き込む。

（ステップ１０）次いで、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ０からＬ２Ｐフラグメント＃３を取得する。その後、ログバッファ７２－０に蓄積されている更新ログの量が閾値に達すると、Ｌ２Ｐテーブル管理部５２３は、Ｌ２Ｐフラッシュブロック６２－０のページＰ９に、取得したＬ２Ｐフラグメント＃３と、ログバッファ７２－０に蓄積されている更新ログ＋７とを書き込む。

次に、Ｌ２Ｐテーブルリビルド処理の第３の例について説明する。図２０は、実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の第３の例を示す図である。

図２０では、図１９におけるステップ１０でＬ２Ｐフラグメント＃３と更新ログ＋７とがＬ２Ｐフラッシュブロック６２－０のページＰ９に書き込まれた後に、ＳＳＤ３がシャットダウン処理を実行し、その後ＳＳＤ３への電力が回復した場合を想定する。

（ステップ１１）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ９から、Ｌ２Ｐフラグメント＃３と、更新ログ＋７とを読み出す。ページ９は、Ｌ２Ｐフラッシュブロック６２－０にデータが最後に書き込まれたページである。

（ステップ１２）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１２で読み出したＬ２Ｐフラグメント＃３を、ＤＲＡＭ７に書き込む。ステップ１２、１３の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃３のうちの最新のＬ２Ｐフラグメント＃３が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１３）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ８から、Ｌ２Ｐフラグメント＃２と、更新ログ＋６とを読み出す。

（ステップ１４）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１３で読み出したＬ２Ｐフラグメント＃２を、ＤＲＡＭ７に書き込む。ステップ１３、１４の処理により、Ｌ２Ｐフラッシュブロック６２－０に格納されている複数のＬ２Ｐフラグメント＃２のうちの最新のＬ２Ｐフラグメント＃２が、Ｌ２Ｐフラッシュブロック６２－０からＤＲＡＭ７にコピーされる。

（ステップ１５）Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック６２－０のページ７から、ロストＬＢＡリストを読み出す。

（ステップ２２）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１５で読み出したロストＬＢＡリストに基づいて、喪失されたライトデータに対応するＬＢＡの各々にエラー（訂正不能なデータエラー）を示す値が関連付けられるように、テーブル領域Ｔ０のアドレス変換情報のうち、Ｌ２Ｐフラグメント＃０およびＬ２Ｐフラグメント＃１に含まれるアドレス変換情報のみを更新する。Ｌ２Ｐフラッシュブロック６２－０に格納されているＬ２Ｐフラグメント＃２およびＬ２Ｐフラグメント＃３は、ロストＬＢＡリストよりも新しい情報である。ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃２、および＃３に含まれるアドレス変換情報は、ロストＬＢＡリストに基づいて、既に更新されている。このため、ロストＬＢＡリストに基づいて、Ｌ２Ｐフラグメント＃２およびＬ２Ｐフラグメント＃３に含まれるアドレス変換情報を更新する処理の実行は、省略される。

（ステップ２３）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１３で読み出した更新ログ＋６の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０、Ｌ２Ｐフラグメント＃１およびＬ２Ｐフラグメント＃２に反映する。

（ステップ２４）Ｌ２Ｐテーブルリビルド処理部５２５は、ステップ１１で読み出した更新ログ＋７の内容を、ＤＲＡＭ７にコピーされたＬ２Ｐフラグメント＃０、Ｌ２Ｐフラグメント＃１、Ｌ２Ｐフラグメント＃２およびＬ２Ｐフラグメント＃３に反映する。

このように、コントローラ５は、テーブル領域Ｔ０を復元する際に、ロストＬＢＡリストを読み出した場合、ロストＬＢＡリストが書き込まれた時点よりも前にＬ２Ｐフラッシュブロックに書き込まれたＬ２Ｐフラグメントを用いて復元されたテーブル領域Ｔ０に格納されているアドレス変換情報を、エラーを示す値に変更する。これにより、コントローラ５は、過去に喪失されたライトデータに対応するＬＢＡを指定するリードコマンドがホスト２から受信された場合であっても、コントローラ５は、エラーをホスト２に通知することができる。よって、リードコマンドによって指定されたＬＢＡに対応するデータとは異なるデータが誤ってホスト２に返されるといった不具合を防止することができる。

次に、リビルド対象のテーブル領域を選択する処理について説明する。図２１は、実施形態に係るメモリシステムにおいて実行されるリビルド対象のテーブル領域を選択する処理を示す図である。

コントローラ５は、ＳＳＤ３への電力が回復したことに応じて、ＳＳＤ３がＩ／Ｏコマンドを処理可能なレディー状態であることをホスト２に通知する。

ＳＳＤ３がレディー状態であることを通知されたホスト２は、ＳＳＤ３に対するリード／ライトアクセスの実行が可能であると判定する。そして、ホスト２は、ＳＳＤ３に対してあるＬＢＡ範囲に属するＬＢＡを指定するＩ／Ｏコマンドを送信する。

Ｉ／Ｏコマンドを受信したコントローラ５は、Ｉ／Ｏコマンドによって指定されるＬＢＡを取得する。Ｉ／Ｏコマンドによって指定されるＬＢＡは、Ｉ／Ｏコマンドがライトコマンドである場合、ライトデータが書き込まれるべきＬＢＡであり、Ｉ／Ｏコマンドがリードコマンドである場合、リード対象データが書き込まれているＬＢＡである。そして、コントローラ５は、取得したＬＢＡが属するＬＢＡ範囲に対応するテーブル領域を、他のテーブル領域よりも、優先してリビルド対象として選択する。

例えば、ホスト２から受信されたライトコマンドによって指定されたＬＢＡが、ＬＢＡ範囲＃１に属するＬＢＡである場合、Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐテーブル７１のテーブル領域Ｔ１をリビルド対象に選択する。そして、Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック＃１のページ６、ページ５およびページ４から、Ｌ２Ｐフラグメント＃３、＃２、および＃１と、更新ログ＋１１、＋１０、および＋９とを読み出す。Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック＃１のページ３から、ロストＬＢＡリストを読み出す。Ｌ２Ｐテーブルリビルド処理部５２５は、Ｌ２Ｐフラッシュブロック＃１のページ２から、Ｌ２Ｐフラグメント＃０と、更新ログ＋８とを読み出す。Ｌ２Ｐテーブルリビルド処理部５２５は、読み出したＬ２Ｐフラグメントと、更新ログと、ロストＬＢＡリストとを用いて、テーブル領域Ｔ１を再構築（リビルド）する。そして、テーブル領域Ｔ１の再構築が完了したことに応じて、コントローラ５は、受信したライトコマンドを処理する。

これにより、コントローラ５は、Ｌ２Ｐテーブル７１の全てのテーブル領域が再構築される前に、ホスト２からのリード／ライトアクセスを受け付けることができる。また、コントローラ５は、Ｌ２Ｐテーブル７１が再構築される前に受信したＩ／Ｏコマンドを処理することができる。

また、複数のテーブル領域のリビルド処理を並行して実行することができる場合、コントローラ５は、少なくとも１つのリビルド対象のテーブル領域を、ホスト２から受信されたＩ／Ｏコマンドによって指定されるＬＢＡに基づいて決定する。例えば、コントローラ５が二つ以上のＣＰＵ５２を含む場合、コントローラ５は、二つ以上のテーブル領域を再構築する処理を並行して実行する。

例えば、コントローラ５が二つのテーブル領域を並行して復元することができる場合に、ＬＢＡ範囲＃１に属するＬＢＡを指定するライトコマンドを受信すると、Ｌ２Ｐテーブルリビルド処理部５２５は、テーブル領域Ｔ１を優先してリビルド対象に選択する。そして、Ｌ２Ｐテーブルリビルド処理部５２５は、優先して選択されたテーブル領域Ｔ１以外の他のテーブル領域のうちの、任意の一つのテーブル領域（例えば、テーブル領域Ｔ１）をさらにリビルド対象に選択する。これにより、Ｌ２Ｐテーブルリビルド処理部５２５は、二つのテーブル領域（テーブル領域Ｔ０およびテーブル領域Ｔ１）をリビルド対象に選択する。そして、Ｌ２Ｐテーブルリビルド処理部５２５は、リビルド対象に選択された二つのテーブル領域（テーブル領域Ｔ０およびテーブル領域Ｔ１）を再構築する処理を並行して実行する。

次に、アドレス変換情報保存処理の手順について説明する。図２２は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報保存処理の手順を示すフローチャートである。

まず、コントローラ５は、いずれかのＬＢＡ範囲に対応するログバッファに蓄積された更新ログの量が閾値に達したか否かを判定する（ステップＳ１０１）。

いずれかのＬＢＡ範囲に対応するログバッファに蓄積された更新ログの量が閾値に達していない場合（ステップＳ１０１でＮｏ）、コントローラ５は、更新ログの量が閾値に達するまで待つ。

いずれかのＬＢＡ範囲に対応するログバッファに蓄積された更新ログの量が閾値に達した場合（ステップＳ１０１でＹｅｓ）、コントローラ５は、そのログバッファが対応するＬＢＡ範囲のＬ２Ｐフラグメントを選択する（ステップＳ１０２）。ステップＳ１０２で選択されるＬ２フラグメントは、あらかじめＬ２Ｐテーブル７１のテーブル領域から取得されていてもよい。

コントローラ５は、ステップＳ１０２で選択したＬ２Ｐフラグメントと、ログバッファに蓄積された更新ログとを、Ｌ２Ｐフラッシュブロックに書き込む（ステップＳ１０３）。

その後、コントローラ５は、次に、Ｌ２Ｐフラッシュブロックに書き込まれるべきＬ２Ｐフラグメントを、Ｌ２Ｐテーブル７１のテーブル領域から取得してもよい。

次に、ロストＬＢＡリスト保存処理の第１の例について説明する。図２３は、実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の手順の第１の例を示すフローチャートである。

まず、コントローラ５は、ＳＳＤ３において、予期しない電力喪失が発生したか否かを判定する（ステップＳ２０１）。

予期しない電力喪失が発生していない場合（ステップＳ２０１でＮｏ）、コントローラ５は、待つ。

予期しない電力喪失が発生した場合（ステップＳ２０１でＹｅｓ）、コントローラ５は、未保存の更新ログがログバッファに存在するか否かを判定する（ステップＳ２０２）。以降の動作は、キャパシタ８１に蓄えられていた電力を使用して、実行される。

未保存の更新ログが存在する場合（ステップＳ２０２でＹｅｓ）、コントローラ５は、未保存の更新ログを格納しているログバッファに対応するＬＢＡ範囲のＬ２Ｐフラグメントを選択する（ステップＳ２０３）。

コントローラ５は、ステップＳ２０３で選択したＬ２Ｐフラグメントと更新ログとをＬ２Ｐフラッシュブロックに書き込む（ステップＳ２０４）。

未保存の更新ログが存在しない場合（ステップＳ２０２でＮｏ）、コントローラ５は、ステップＳ２０３およびステップＳ２０４の手順をスキップする。

コントローラ５は、ＬＢＡリスト７４に格納されているＬＢＡをＬＢＡ範囲毎に分配することによって、ＬＢＡ範囲毎に、ロストＬＢＡリストを作成する（ステップＳ２０５）。

コントローラ５は、ステップＳ２０５で作成したロストＬＢＡリストそれぞれを、同じＬＢＡ範囲に対応するＬ２Ｐフラッシュブロックそれぞれに書き込む（ステップＳ２０６）。

次に、ロストＬＢＡリスト保存処理の第２の例について説明する。図２４は、実施形態に係るメモリシステムにおいて実行されるロストＬＢＡリスト保存処理の手順の第２の例を示すフローチャートである。

まず、コントローラ５は、ＳＳＤ３において、予期しない電力喪失が発生したか否かを判定する（ステップＳ３０１）。

予期しない電力喪失が発生していない場合（ステップＳ３０１でＮｏ）、コントローラ５は、待つ。

予期しない電力喪失が発生した場合（ステップＳ３０１でＹｅｓ）、コントローラ５は、未保存の更新ログがログバッファに存在するか否かを判定する（ステップＳ３０２）。電力が回復するまでの間に実行される動作は、キャパシタ８１に蓄えられていた電力を使用して、実行される。

未保存の更新ログが存在する場合（ステップＳ３０２でＹｅｓ）、コントローラ５は、未保存の更新ログを格納しているログバッファに対応するＬＢＡ範囲のＬ２Ｐフラグメントを選択する（ステップＳ３０３）。

コントローラ５は、ステップＳ３０３で選択したＬ２Ｐフラグメントと更新ログとをＬ２Ｐフラッシュブロックに書き込む（ステップＳ３０４）。

未保存の更新ログが存在しない場合（ステップＳ３０２でＮｏ）、コントローラ５は、ステップＳ３０３およびステップＳ３０４の手順をスキップする。

コントローラ５は、全てのＬＢＡ範囲に対応するロストＬＢＡリストを、任意のフラッシュブロックに書き込む（ステップＳ３０５）。書き込み先のフラッシュブロックは、いずれのＬＢＡ範囲に対してもＬ２Ｐフラッシュブロックとして割り当てられていないブロックである。

そして、ＳＳＤ３への電力が回復した場合（ステップＳ３０６でＹｅｓ）、コントローラ５は、ステップＳ３０５で書き込まれた全てのＬＢＡ範囲に対応するロストＬＢＡリストを読み出す（ステップＳ３０７）。

コントローラ５は、ステップＳ３０７で読み出したロストＬＢＡリストに格納されているＬＢＡをＬＢＡ範囲毎に分配することによって、ＬＢＡ範囲毎に、ロストＬＢＡリストを作成する（ステップＳ３０８）。

コントローラ５は、ステップＳ３０８で作成したロストＬＢＡリストそれぞれを、同じＬＢＡ範囲に対応するＬ２Ｐフラッシュブロックそれぞれに書き込む（ステップＳ３０９）。

次に、コントローラ５は、Ｌ２Ｐテーブルリビルド処理の手順について説明する。図２５は、実施形態に係るメモリシステムにおいて実行されるＬ２Ｐテーブルリビルド処理の手順を示すフローチャートである。

まず、コントローラ５は、ＳＳＤ３に電力が供給されたか否かを判定する（ステップＳ４０１）。

ＳＳＤ３に電力が供給されていない場合（ステップＳ４０１でＮｏ）、コントローラ５は、待つ。

ＳＳＤ３に電力が供給された場合（ステップＳ４０１でＹｅｓ）、コントローラ５は、ホスト２にＳＳＤ３がレディー状態であることを通知する（ステップＳ４０２）。

コントローラ５は、ホスト２からＩ／Ｏコマンドを受信したか否かを判定する（ステップＳ４０３）。

ホスト２からＩ／Ｏコマンドを受信した場合（ステップＳ４０３でＹｅｓ）、コントローラ５は、ステップＳ４０３で受信したＩ／Ｏコマンドが指定するＬＢＡが属するＬＢＡ範囲を選択する（ステップＳ４０４）。

ホスト２からＩ／Ｏコマンドを受信していない場合（ステップＳ４０３でＮｏ）、コントローラ５は、任意のＬＢＡ範囲を選択する（ステップＳ４０５）。

コントローラ５は、ステップＳ４０４あるいはステップＳ４０５で選択したＬＢＡ範囲に対応するテーブル領域を再構築する処理を実行する（ステップＳ４０６）。

コントローラ５は、ステップＳ４０６で再構築したテーブル領域に対応するＬＢＡ範囲に属するＬＢＡを指定するＩ／Ｏコマンドの処理を開始する（ステップＳ４０７）。ステップＳ４０３でＩ／Ｏコマンドを受信していた場合、コントローラ５は、このＩ／Ｏコマンドの処理を開始する。

コントローラ５は、未だリビルドされていないテーブル領域があるか否かを判定する（ステップＳ４０８）。

未だリビルドされていないテーブル領域がある場合（ステップＳ４０８でＹｅｓ）、コントローラ５は、ステップ４０３に戻る。

未だリビルドされていないテーブル領域が無い場合（ステップＳ４０８でＮｏ）、コントローラ５は、リビルド処理を終了する。

以上説明したように、本実施形態によれば、コントローラ５は、予期しない電力喪失が起きたことに応じて、キャパシタ８１に蓄えられた電力を使用して、喪失されたライトデータに対応するＬＢＡのリストであるロストＬＢＡリストをＮＡＮＤメモリ６に書き込む。例えば、コントローラ５は、喪失されたライトデータに対応するＬＢＡのうちのＬＢＡ範囲＃０に属するＬＢＡのリストであるロストＬＢＡリスト＃０を、ＬＢＡ範囲＃０に対応するＬ２Ｐフラッシュブロック＃０に書き込み、また、喪失されたライトデータに対応するＬＢＡのうちのＬＢＡ範囲＃１に属するＬＢＡのリストであるロストＬＢＡリスト＃１を、ＬＢＡ範囲＃１に対応するＬ２Ｐフラッシュブロック＃１に書き込む。

あるいは、コントローラ５は、ロストＬＢＡリスト＃０およびロストＬＢＡリスト＃１を所定の一つのブロックに書き込む。そして、ＳＳＤ３への電力の供給が回復したことに応じて、そのブロックから、ロストＬＢＡリスト＃０をＬ２Ｐフラッシュブロック＃０にコピーし、ロストＬＢＡリスト＃１をＬ２Ｐフラッシュブロック＃１にコピーする。

これにより、コントローラ５は、予期しない電力喪失によって、喪失されたライトデータに対応するＬＢＡを記録することができる。そのため、喪失されたライトデータに対応するＬＢＡを指定するリードコマンドを受信した場合には、コントローラ５は、ホスト２に対してエラーを通知することができる。

またさらに、コントローラ５は、ＳＳＤ３への電力の供給が開始されたときに、ＳＳＤ３がＩ／Ｏコマンドを処理可能なレディー状態であることを、ホスト２に通知する。あるＬＢＡ範囲に属するＬＢＡを指定するＩ／Ｏコマンドがホスト２から受信された場合、コントローラ５は、指定されたＬＢＡが属するＬＢＡ範囲に対応するテーブル領域を、優先してリビルド対象に選択する。コントローラ５は、リビルド対象に選択されたテーブル領域を再構築する処理を実行する。そして、そのテーブル領域の再構築が完了すると、コントローラ５は、受信したＩ／Ｏコマンドの処理を開始する。

これにより、コントローラ５は、全てのテーブル領域に対する再構築が完了する前に、ホスト２から受信したＩ／Ｏコマンドの処理を開始することができる。つまり、ホスト２がＳＳＤ３へのリード／ライトアクセスを実行可能になるまでに待つことを必要とされる時間を短縮することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…情報処理システム、２…ホスト、３…ＳＳＤ、４…バス、５…コントローラ、６…不揮発性メモリ、７…ＤＲＡＭ、８…電源回路、２１…プロセッサ、２２…メモリ、５０…バス、５１…ホストインタフェース、５２…ＣＰＵ、５３…ＳＲＡＭ、５４…ＤＭＡＣ、５５…ＥＣＣ回路、５６…ＤＲＡＭインタフェース、５７…ＮＡＮＤインタフェース、６１…ユーザデータ、６２…Ｌ２Ｐテーブル、７１…Ｌ２Ｐテーブル、７２…ログバッファ、７３…データバッファ、７４…ＬＢＡリスト、７５…ＬＢＡ範囲／ブロック管理テーブル、８１…キャパシタ。

Claims

ホストに接続可能なメモリシステムであって、
複数のブロックを含む不揮発性メモリと、
揮発性メモリと、
前記メモリシステムの論理アドレス空間における論理アドレスそれぞれと前記不揮発性メモリの物理アドレスそれぞれとの間の対応関係を示すアドレス変換情報を、前記揮発性メモリに格納された論理物理アドレス変換テーブルを使用して管理するように構成されたコントローラと、を具備し、
前記コントローラは、
前記論理物理アドレス変換テーブルを、第１の論理アドレス範囲に対応する第１のテーブル領域と、第２の論理アドレス範囲に対応する第２のテーブル領域とを少なくとも含む複数のテーブル領域に分け、
前記揮発性メモリから取得される前記第１のテーブル領域のアドレス変換情報と、前記第１のテーブル領域のアドレス変換情報の取得の後に更新された前記第１のテーブル領域のアドレス変換情報の更新内容を示す更新ログとを、前記複数のブロックのうちの第１のブロックに書き込む第１の処理を周期的に実行し、
前記揮発性メモリから取得される前記第２のテーブル領域のアドレス変換情報と、前記第２のテーブル領域のアドレス変換情報の取得の後に更新された前記第２のテーブル領域のアドレス変換情報の更新内容を示す更新ログとを、前記複数のブロックのうちの第２のブロックに書き込む第２の処理を周期的に実行し、
前記第１の論理アドレス範囲に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失された第１のライトデータに対応する論理アドレスのリストを示す第１のリスト、および前記第２の論理アドレス範囲に書き込まれるべきライトデータのうち、前記予期しない電力喪失によって喪失された第２のライトデータに対応する論理アドレスのリストを示す第２のリストを、前記第１のブロックおよび前記第２のブロックにそれぞれ保存し、
前記メモリシステムへの電力の回復に応じ、
前記メモリシステムが入出力コマンドを処理可能なレディー状態であることを前記ホストに通知し、
前記第１の論理アドレス範囲および前記第２の論理アドレス範囲の一方の論理アドレス範囲に属する論理アドレスを指定する入出力コマンドを前記ホストから受信した場合、
前記第１のブロックおよび前記第２のブロックから前記一方の論理アドレス範囲に対応するブロックを選択し、前記選択したブロックに格納されているテーブル領域のアドレス変換情報と前記アドレス変換情報の更新ログとに基づいて、前記揮発性メモリ上に、前記一方の論理アドレス範囲に対応するテーブル領域の最新のアドレス変換情報を再構築し、
前記喪失されたライトデータに対応する論理アドレスのリストが前記選択されたブロックに格納されている場合、前記選択されたブロックの前記リストに基づいて、前記喪失されたライトデータに対応する論理アドレスの各々にエラーを示す値が関連付けられるように、前記再構築された最新のアドレス変換情報を更新するように構成されている、
メモリシステム。
前記コントローラは、
前記予期しない電力喪失が起きたことに応じ、前記メモリシステムのキャパシタに蓄えられた電力を使用して、前記第１のリストおよび前記第２のリストを前記第１のブロックおよび前記第２のブロックにそれぞれ書き込むことによって、前記第１のリストおよび前記第２のリストを前記第１のブロックおよび前記第２のブロックにそれぞれ保存するように構成されている、
請求項１に記載のメモリシステム。
前記コントローラは、
前記予期しない電力喪失が起きたことに応じ、前記メモリシステムのキャパシタに蓄えられた電力を使用して、前記第１のリストおよび前記第２のリストの双方を前記不揮発性メモリの所定のブロックに書き込み、
前記メモリシステムへの電力の回復に応じ、前記第１のリストおよび前記第２のリストを前記所定のブロックから前記第１のブロックおよび前記第２のブロックにそれぞれコピーすることによって、前記第１のリストおよび前記第２のリストを前記第１のブロックおよび前記第２のブロックにそれぞれ保存するように構成されている、
請求項１に記載のメモリシステム。
前記コントローラは、
前記第１のテーブル領域のアドレス変換情報の更新内容を示す前記更新ログ、および前記第２のテーブル領域のアドレス変換情報の更新内容を示す前記更新ログを、前記揮発性メモリに格納された第１のログバッファおよび第２のログバッファを使用してそれぞれ管理し、
前記予期しない電力喪失が起きたことに応じ、
前記第１のブロックに未保存の更新ログが前記第１のログバッファにある場合、前記メモリシステムのキャパシタに蓄えられた電力を使用して、前記第１のログバッファの前記未保存の更新ログを前記第１のブロックに書き込み、
前記第２のブロックに未保存の更新ログが前記第２のログバッファにある場合、前記キャパシタに蓄えられた電力を使用して、前記第２のログバッファの前記未保存の更新ログを前記第２のブロックに書き込むように構成されている、
請求項１に記載のメモリシステム。
前記論理物理アドレス変換テーブルは、複数のアドレス変換情報を含み、
前記第１のテーブル領域は、前記複数のアドレス変換情報のうちの第１のアドレス変換情報と第２のアドレス変換情報とを少なくとも含み、
前記第２のテーブル領域は、前記複数のアドレス変換情報のうちの第３のアドレス変換情報と第４のアドレス変換情報とを少なくとも含み、
前記コントローラは、
前記第１のアドレス変換情報を前記揮発性メモリから取得する処理と、前記第１のアドレス変換情報と、前記第１のアドレス変換情報の取得の後に更新された前記第１のテーブル領域の全てのアドレス変換情報についての更新内容を示す第１の更新ログとを前記第１のブロックに書き込む処理と、前記第２のアドレス変換情報を前記揮発性メモリから取得する処理と、前記第２のアドレス変換情報と、前記第２のアドレス変換情報の取得の後に更新された前記第１のテーブル領域の全てのアドレス変換情報についての更新内容を示す第２の更新ログとを前記第１のブロックに書き込む処理とを繰り返し実行することによって、前記第１の処理を周期的に実行し、
前記第３のアドレス変換情報を前記揮発性メモリから取得する処理と、前記第３のアドレス変換情報と、前記第３のアドレス変換情報の取得の後に更新された前記第２のテーブル領域の全てのアドレス変換情報についての更新内容を示す第３の更新ログとを前記第２のブロックに書き込む処理と、前記第４のアドレス変換情報を前記揮発性メモリから取得する処理と、前記第４のアドレス変換情報と、前記第４のアドレス変換情報の取得の後に更新された前記第２のテーブル領域の全てのアドレス変換情報についての更新内容を示す第４の更新ログとを前記第２のブロックに書き込む処理とを繰り返し実行することによって、前記第２の処理を周期的に実行するように構成されている、
請求項１に記載のメモリシステム。
前記コントローラは、
前記揮発性メモリ上に、前記第１のテーブル領域を再構築する際、
前記第１のブロックに格納されている前記第２のアドレス変換情報のうちの最新の第２のアドレス変換情報と、前記第１のブロックに格納されている前記第１のアドレス変換情報のうちの最新の第１のアドレス変換情報とを、前記第１のブロックから前記揮発性メモリにコピーし、
前記第１のブロックに格納されている前記第１の更新ログのうちの最新の第１の更新ログの内容を、前記揮発性メモリ上の前記第１のアドレス変換情報に反映し、
前記第１のブロックに格納されている前記第２の更新ログのうちの最新の第２の更新ログの内容を、前記揮発性メモリ上の前記第１のアドレス変換情報と前記第２のアドレス変換情報とに反映し、
前記第１のテーブル領域が再構築された後、
前記喪失された第１のライトデータに対応する論理アドレスの各々にエラーを示す値が関連付けられるように、前記第１のブロックに格納されている前記第１のリストに基づいて、前記再構築された第１のテーブル領域を更新するように構成されている、
請求項５記載のメモリシステム。
前記コントローラは、
前記揮発性メモリ上に、前記第２のテーブル領域を再構築する際、
前記第２のブロックに格納されている前記第４のアドレス変換情報のうちの最新の第４のアドレス変換情報と、前記第２のブロックに格納されている前記第３のアドレス変換情報のうちの最新の第３のアドレス変換情報とを、前記第２のブロックから前記揮発性メモリにコピーし、
前記第２のブロックに格納されている前記第３の更新ログのうちの最新の第３の更新ログの内容を、前記揮発性メモリ上の前記第３のアドレス変換情報に反映し、
前記第２のブロックに格納されている前記第４の更新ログのうちの最新の第４の更新ログの内容を、前記揮発性メモリ上の前記第３のアドレス変換情報と前記第４のアドレス変換情報とに反映し、
前記第２のテーブル領域が再構築された後、
前記喪失された第２のライトデータに対応する論理アドレスの各々にエラーを示す値が関連付けられるように、前記第２のブロックに格納されている前記第２のリストに基づいて、前記再構築された第２のテーブル領域を更新するように構成されている、
請求項５記載のメモリシステム。
前記第１のブロックに書き込まれる前記更新ログは、前記第１の論理アドレス範囲に書き込まれるべきデータ毎に、前記データに対応する論理アドレスと、前記データの書き込み先として決定された前記不揮発性メモリにおける記憶位置の物理アドレスとを示し、
前記第２のブロックに書き込まれる前記更新ログは、前記第２の論理アドレス範囲に書き込まれるべきデータ毎に、前記データに対応する論理アドレスと、前記データの書き込み先として決定された前記不揮発性メモリにおける記憶位置を示す物理アドレスとを含む、
請求項１に記載のメモリシステム。
前記第１のブロックに書き込まれる前記更新ログは、前記第１の論理アドレス範囲に書き込まれるべきデータ毎に、前記データに対応する論理アドレスと、前記データの書き込み先として決定された前記不揮発性メモリにおける記憶位置の物理アドレスと、前記データのサイズとを示し、
前記第２のブロックに書き込まれる前記更新ログは、前記第２の論理アドレス範囲に書き込まれるべきデータ毎に、前記データに対応する論理アドレスと、前記データの書き込み先として決定された前記不揮発性メモリにおける記憶位置を示す物理アドレスと、前記データのサイズを示す情報とを含む、
請求項１に記載のメモリシステム。
前記第１のリストは、前記ホストから受信済みであり且つ前記第１の論理アドレス範囲に書き込まれるべきライトデータにそれぞれ対応する論理アドレスの集合から、前記不揮発性メモリへの書き込みが完了したライトデータにそれぞれ対応する論理アドレスの集合を除いた残りの論理アドレスの集合を含み、
前記第２のリストは、前記ホストから受信済みであり且つ前記第２の論理アドレス範囲に書き込まれるべきライトデータにそれぞれ対応する論理アドレスの集合から、前記不揮発性メモリへの書き込みが完了したライトデータにそれぞれ対応する論理アドレスの集合を除いた残りの論理アドレスの集合を含む、
請求項１に記載のメモリシステム。
複数のブロックを含む不揮発性メモリと、揮発性メモリと、を含むメモリシステムを制御する制御方法であって、
前記メモリシステムの論理アドレス空間における論理アドレスそれぞれと前記不揮発性メモリの物理アドレスそれぞれとの間の対応関係を示すアドレス変換情報を、前記揮発性メモリに格納された論理物理アドレス変換テーブルを使用して管理することと、
前記論理物理アドレス変換テーブルを、第１の論理アドレス範囲に対応する第１のテーブル領域と、第２の論理アドレス範囲に対応する第２のテーブル領域とを少なくとも含む複数のテーブル領域に分けることと、
前記揮発性メモリから取得される前記第１のテーブル領域のアドレス変換情報と、前記第１のテーブル領域のアドレス変換情報の取得の後に更新された前記第１のテーブル領域のアドレス変換情報の更新内容を示す更新ログとを、前記複数のブロックのうちの第１のブロックに書き込む第１の処理を周期的に実行することと、
前記揮発性メモリから取得される前記第２のテーブル領域のアドレス変換情報と、前記第２のテーブル領域のアドレス変換情報の取得の後に更新された前記第２のテーブル領域のアドレス変換情報の更新内容を示す更新ログとを、前記複数のブロックのうちの第２のブロックに書き込む第２の処理を周期的に実行することと、
前記第１の論理アドレス範囲に書き込まれるべきライトデータのうち、予期しない電力喪失によって喪失された第１のライトデータに対応する論理アドレスのリストを示す第１のリスト、および前記第２の論理アドレス範囲に書き込まれるべきライトデータのうち、前記予期しない電力喪失によって喪失された第２のライトデータに対応する論理アドレスのリストを示す第２のリストを、前記第１のブロックおよび前記第２のブロックにそれぞれ保存することと、
前記メモリシステムへの電力の回復に応じ、
前記メモリシステムが入出力コマンドを処理可能なレディー状態であることをホストに通知することと、
前記第１の論理アドレス範囲および前記第２の論理アドレス範囲の一方の論理アドレス範囲に属する論理アドレスを指定する入出力コマンドを前記ホストから受信した場合、
前記第１のブロックおよび前記第２のブロックから前記一方の論理アドレス範囲に対応するブロックを選択し、前記選択したブロックに格納されているテーブル領域のアドレス変換情報と前記アドレス変換情報の更新ログとに基づいて、前記揮発性メモリ上に、前記一方の論理アドレス範囲に対応するテーブル領域の最新のアドレス変換情報を再構築することと、
前記喪失されたライトデータに対応する論理アドレスのリストが前記選択されたブロックに格納されている場合、前記選択されたブロックの前記リストに基づいて、前記喪失されたライトデータに対応する論理アドレスの各々にエラーを示す値が関連付けられるように、前記再構築された最新のアドレス変換情報を更新することと、を具備する
制御方法。
前記第１のリストおよび前記第２のリストを前記第１のブロックおよび前記第２のブロックにそれぞれ保存することは、前記予期しない電力喪失が起きたことに応じ、前記メモリシステムのキャパシタに蓄えられた電力を使用して、前記第１のリストおよび前記第２のリストを前記第１のブロックおよび前記第２のブロックにそれぞれ書き込むことを含む、
請求項１１に記載の制御方法。
前記第１のリストおよび前記第２のリストを前記第１のブロックおよび前記第２のブロックにそれぞれ保存することは、
前記予期しない電力喪失が起きたことに応じ、前記メモリシステムのキャパシタに蓄えられた電力を使用して、前記第１のリストおよび前記第２のリストの双方を前記不揮発性メモリの所定のブロックに書き込むことと、
前記メモリシステムへの電力の回復に応じ、前記第１のリストおよび前記第２のリストを前記所定のブロックから前記第１のブロックおよび前記第２のブロックにそれぞれコピーすることと、を含む、
請求項１１に記載の制御方法。