JP2024041423A - short circuit protection device - Google Patents

short circuit protection device Download PDF

Info

Publication number
JP2024041423A
JP2024041423A JP2022146241A JP2022146241A JP2024041423A JP 2024041423 A JP2024041423 A JP 2024041423A JP 2022146241 A JP2022146241 A JP 2022146241A JP 2022146241 A JP2022146241 A JP 2022146241A JP 2024041423 A JP2024041423 A JP 2024041423A
Authority
JP
Japan
Prior art keywords
circuit
load
short
logic circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022146241A
Other languages
Japanese (ja)
Inventor
敏和 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2022146241A priority Critical patent/JP2024041423A/en
Publication of JP2024041423A publication Critical patent/JP2024041423A/en
Pending legal-status Critical Current

Links

Images

Abstract

【課題】短絡発生時、短絡発生ラインにおける電流の流れを直ちに停止できる短絡保護装置を提供する。【解決手段】短絡保護装置7は、制御装置3から出力される制御信号Saに基づき負荷2を駆動する負荷駆動装置1を、短絡から保護するために設けられる。スイッチ回路9は、ロジック回路8の論理演算の結果に基づいてスイッチング状態が制御されることにより、負荷2の駆動のオンオフを切り替える。このスイッチ回路9は、負荷2との間に発生する電圧信号Svをロジック回路8にフィードバック出力する。ロジック回路8は、制御信号Sa及び電圧信号Svを論理演算の入力とし、これら信号を論理演算した結果によって、スイッチ回路9を制御する。【選択図】図1[Problem] To provide a short-circuit protection device that can immediately stop the flow of current in a line where a short circuit has occurred when a short circuit occurs. [Solution] A short-circuit protection device 7 is provided to protect a load driving device 1, which drives a load 2 based on a control signal Sa output from a control device 3, from a short circuit. A switch circuit 9 switches the driving of the load 2 on and off by controlling the switching state based on the result of a logical operation by a logic circuit 8. This switch circuit 9 outputs a voltage signal Sv generated between the load 2 and the switch circuit 9 as feedback to the logic circuit 8. The logic circuit 8 uses the control signal Sa and the voltage signal Sv as inputs for logical operation, and controls the switch circuit 9 based on the result of the logical operation of these signals. [Selected Figure] Figure 1

Description

本発明は、負荷駆動装置を短絡から保護する短絡保護装置に関する。 The present invention relates to a short circuit protection device that protects a load drive device from short circuits.

従来、特許文献1に開示されるように、リレーに駆動電流を出力するリレー駆動出力回路を短絡から保護する短絡保護回路が周知である。この短絡保護回路においては、リレー駆動出力回路の出力側で生じる短絡の有無を短絡検出回路で検知した場合に、リレー駆動出力回路の出力動作を停止させる。そして、短絡発生から所定時間経過後、リレー駆動出力回路に復帰信号を送信することにより、リレー駆動出力回路の出力動作を復帰させる。 As disclosed in Patent Document 1, a short-circuit protection circuit that protects a relay drive output circuit that outputs a drive current to a relay from short circuits is well known. In this short-circuit protection circuit, when a short-circuit detection circuit detects the presence or absence of a short circuit occurring on the output side of the relay drive output circuit, the output operation of the relay drive output circuit is stopped. Then, after a predetermined time has elapsed since the occurrence of the short circuit, a recovery signal is sent to the relay drive output circuit to restore the output operation of the relay drive output circuit.

特開2009-254185号公報Japanese Patent Application Publication No. 2009-254185

特許文献1の場合、短絡を検出してリレー駆動出力回路の出力動作を停止させる処理は、CPU(マイクロコンピュータ)が実行する。このため、短絡検出して回路動作を停止する動作は、CPUの性能によるところとなる。よって、CPUの性能によっては短絡検出から回路動作の停止までに時間を要してしまう可能性があるため、対策が必要とされていた。 In the case of Patent Document 1, a CPU (microcomputer) executes the process of detecting a short circuit and stopping the output operation of the relay drive output circuit. Therefore, the operation of detecting a short circuit and stopping the circuit operation depends on the performance of the CPU. Therefore, depending on the performance of the CPU, it may take some time from detecting a short circuit to stopping the circuit operation, so a countermeasure has been required.

前記課題を解決する短絡保護装置は、制御装置から出力される制御信号に基づき負荷を駆動する負荷駆動装置を、短絡から保護する構成であって、少なくとも前記制御信号を論理演算の入力とするロジック回路と、前記ロジック回路の論理演算の結果に基づいてスイッチング状態が制御されることにより、前記負荷の駆動のオンオフを切り替えるスイッチ回路と、を備え、前記スイッチ回路は、前記負荷との間に発生する電圧信号を前記ロジック回路にフィードバック出力し、前記ロジック回路は、前記制御信号及び前記電圧信号を論理演算の入力とし、これら信号を論理演算した結果によって、前記スイッチ回路を制御する。 A short-circuit protection device that solves the above problem has a configuration that protects a load drive device that drives a load based on a control signal output from a control device from short circuits, and includes at least a logic that uses the control signal as an input for a logical operation. circuit, and a switch circuit that switches on/off driving of the load by controlling a switching state based on the result of a logical operation of the logic circuit, and the switch circuit A voltage signal is fed back to the logic circuit, and the logic circuit uses the control signal and the voltage signal as inputs for a logical operation, and controls the switch circuit based on the result of the logical operation of these signals.

本発明は、短絡発生時、短絡発生ラインにおける電流の流れを直ちに停止できる。 When a short circuit occurs, the present invention can immediately stop the flow of current in the line where the short circuit occurs.

第1実施形態の短絡保護装置の構成図である。FIG. 1 is a configuration diagram of a short-circuit protection device according to a first embodiment. ハイサイドスイッチの構成図である。FIG. 3 is a configuration diagram of a high-side switch. 短絡保護装置の動作の仕方をまとめた表である。This is a table summarizing how the short circuit protection device operates. 地絡の具体図である。This is a concrete diagram of a ground fault. 第2実施形態の短絡保護装置の構成図である。It is a block diagram of the short circuit protection device of 2nd Embodiment. ローサイドスイッチの構成図である。FIG. 3 is a configuration diagram of a low-side switch. 短絡保護装置の動作の仕方をまとめた表である。This is a table summarizing how the short circuit protection device operates. 天絡の具体図である。This is a concrete diagram of a heavenly connection.

(第1実施形態)
以下、本開示の第1実施形態を説明する。
(負荷駆動装置1)
図1に示すように、負荷駆動装置1は、負荷2の動作を制御する制御装置3を備える。制御装置3は、例えば、MCU(Micro Controller Unit)である。負荷2は、例えば、一端が負荷駆動装置1の端子4に接続され、他端がGNDに接続されている。負荷2は、例えば、ヒータ、モータ、リレー、ソレノイド、ランプ、コンデンサ、トランスなどである。負荷駆動装置1は、例えば、1つの集積回路から構成されることが好ましい。
(First embodiment)
A first embodiment of the present disclosure will be described below.
(Load drive device 1)
As shown in FIG. 1, the load driving device 1 includes a control device 3 that controls the operation of the load 2. As shown in FIG. The control device 3 is, for example, an MCU (Micro Controller Unit). For example, one end of the load 2 is connected to the terminal 4 of the load driving device 1, and the other end is connected to GND. The load 2 is, for example, a heater, motor, relay, solenoid, lamp, capacitor, transformer, or the like. It is preferable that the load driving device 1 is composed of, for example, one integrated circuit.

(短絡保護装置7、ロジック回路8、及びスイッチ回路9)
図1に示す通り、負荷駆動装置1は、負荷駆動装置1を短絡から保護する短絡保護装置7を備える。本例の場合、対象とする短絡は、負荷2が地面に接触して大地に電流が流れてしまう地絡である。短絡保護装置7は、デジタル信号を処理して論理演算を実行するロジック回路8と、負荷2の駆動のオンオフを切り替えるスイッチ回路9と、を備える。制御装置3、ロジック回路8、及びスイッチ回路9は、1つの集積回路内に構成されることが好ましい。
(Short circuit protection device 7, logic circuit 8, and switch circuit 9)
1, the load driver 1 includes a short-circuit protection device 7 that protects the load driver 1 from a short circuit. In this example, the short circuit is a ground fault in which the load 2 comes into contact with the ground and a current flows to the ground. The short-circuit protection device 7 includes a logic circuit 8 that processes digital signals and performs logical operations, and a switch circuit 9 that switches the drive of the load 2 on and off. The control device 3, the logic circuit 8, and the switch circuit 9 are preferably configured in a single integrated circuit.

地絡を検出する場合、ロジック回路8は、例えば、論理積を演算するAND回路12である。ロジック回路8は、2つの入力端子13(本例は、第1入力端子13a及び第2入力端子13b)と、1つの出力端子14と、を有する。第1入力端子13aは、制御装置3の出力制御端子15に接続されている。ロジック回路8は、制御装置3の出力制御端子15から入力する制御信号Saを第1入力端子13aで入力する。このように、ロジック回路8は、少なくとも制御信号Saを論理演算の入力とする。制御信号Saは、Hiレベル又はLoレベルの2値化信号である。出力端子14は、スイッチ回路9に接続されている。 When detecting a ground fault, the logic circuit 8 is, for example, an AND circuit 12 that calculates a logical product. The logic circuit 8 has two input terminals 13 (in this example, a first input terminal 13a and a second input terminal 13b) and one output terminal 14. The first input terminal 13a is connected to the output control terminal 15 of the control device 3. The logic circuit 8 receives the control signal Sa input from the output control terminal 15 of the control device 3 through the first input terminal 13a. In this way, the logic circuit 8 uses at least the control signal Sa as an input for logical operations. The control signal Sa is a binary signal of Hi level or Lo level. Output terminal 14 is connected to switch circuit 9 .

図2に示すように、地絡を検出する場合、スイッチ回路9は、例えば、負荷2と電源16との間に接続されたハイサイドスイッチ17である。ハイサイドスイッチ17の場合、制御装置3から「Hi」の制御信号Saが出力されるとき、負荷2が駆動する。スイッチ回路9は、例えば、トランジスタ(PNP型トランジスタ)である。スイッチ回路9がトランジスタの場合、エミッタ端子が電源16に接続され、コレクタ端子が負荷2に接続され、ベース端子がロジック回路8に接続される。なお、スイッチ回路9は、例えば、FET(Field Effect Transistor)でもよい。 As shown in FIG. 2, when detecting a ground fault, the switch circuit 9 is, for example, a high-side switch 17 connected between the load 2 and the power source 16. In the case of the high-side switch 17, the load 2 is driven when the control device 3 outputs the "Hi" control signal Sa. The switch circuit 9 is, for example, a transistor (PNP type transistor). When the switch circuit 9 is a transistor, its emitter terminal is connected to the power supply 16 , its collector terminal is connected to the load 2 , and its base terminal is connected to the logic circuit 8 . Note that the switch circuit 9 may be, for example, a FET (Field Effect Transistor).

スイッチ回路9は、2値化信号の電圧信号Svを負荷2に印加することにより、負荷2の動作を制御する。具体的には、スイッチ回路9から負荷2にHiレベルの電圧信号Svが印加されると、負荷2が駆動する。一方、スイッチ回路9から負荷2にLoレベルの電圧信号Svが印加されると、負荷2が非駆動となる。 The switch circuit 9 controls the operation of the load 2 by applying the binary voltage signal Sv to the load 2. Specifically, when the switch circuit 9 applies a Hi-level voltage signal Sv to the load 2, the load 2 is driven. On the other hand, when the switch circuit 9 applies a Lo-level voltage signal Sv to the load 2, the load 2 is not driven.

(スイッチ回路9の電圧フィードバック)
図1に示す通り、スイッチ回路9は、負荷2との間に発生する電圧信号Svをロジック回路8にフィードバック出力する。具体的には、負荷2及びスイッチ回路9の中点19が、信号線20によってロジック回路8の第2入力端子13bに接続されている。このように、信号線20は、電圧信号Svをスイッチ回路9からロジック回路8にフィードバックするために設けられる。スイッチ回路9がトランジスタの場合、スイッチ回路9からロジック回路8にフィードバックする電圧は、例えば、トランジスタのコレクタ端子に発生する電圧である。
(Voltage feedback of switch circuit 9)
As shown in FIG. 1, the switch circuit 9 feeds back the voltage signal Sv generated between the switch circuit 9 and the load 2 to the logic circuit 8. Specifically, a midpoint 19 between the load 2 and the switch circuit 9 is connected to the second input terminal 13b of the logic circuit 8 via a signal line 20. In this way, the signal line 20 is provided to feed back the voltage signal Sv from the switch circuit 9 to the logic circuit 8. When the switch circuit 9 is a transistor, the voltage fed back from the switch circuit 9 to the logic circuit 8 is, for example, the voltage generated at the collector terminal of the transistor.

短絡保護装置7は、例えば、電圧信号Svを分圧してロジック回路8に入力する分圧抵抗21を備える。分圧抵抗21は、例えば、抵抗R1、R2を有するとともに、信号線20上に配置されている。分圧抵抗21は、例えば、抵抗R1、R2の中点22がロジック回路8の第2入力端子13bに接続されている。中点19、22、信号線20、及び分圧抵抗21は、例えば、1つの集積回路内に構成されることが好ましい。 The short circuit protection device 7 includes, for example, a voltage dividing resistor 21 that divides the voltage signal Sv and inputs the divided voltage signal to the logic circuit 8. The voltage dividing resistor 21 includes, for example, resistors R1 and R2, and is placed on the signal line 20. In the voltage dividing resistor 21, for example, a midpoint 22 of the resistors R1 and R2 is connected to the second input terminal 13b of the logic circuit 8. It is preferable that the midpoints 19 and 22, the signal line 20, and the voltage dividing resistor 21 are configured in one integrated circuit, for example.

(初期駆動回路25)
図1に示す通り、短絡保護装置7は、負荷2を駆動させるために電圧信号Svの信号レベルを強制的に反転させる初期駆動回路25を備える。初期駆動回路25は、電圧信号Svをスイッチ回路9からロジック回路8にフィードバックする信号線20に接続されている。初期駆動回路25は、例えば、トランジスタやFETが使用される。初期駆動回路25は、例えば、トランジスタの場合、コレクタ端子が電源26に接続され、エミッタ端子がロジック回路8の第2入力端子13b(中点22)に接続され、ベース端子が制御装置3の初期駆動制御端子27に接続されている。
(Initial drive circuit 25)
As shown in FIG. 1, the short circuit protection device 7 includes an initial drive circuit 25 that forcibly inverts the signal level of the voltage signal Sv in order to drive the load 2. The initial drive circuit 25 is connected to a signal line 20 that feeds back the voltage signal Sv from the switch circuit 9 to the logic circuit 8 . For the initial drive circuit 25, for example, a transistor or an FET is used. In the case of a transistor, the initial drive circuit 25 has a collector terminal connected to the power supply 26, an emitter terminal connected to the second input terminal 13b (midpoint 22) of the logic circuit 8, and a base terminal connected to the initial drive circuit 25 of the control device 3. It is connected to the drive control terminal 27.

次に、本実施形態の短絡保護装置7の作用について説明する。
(負荷2を駆動する場合)
図3のステータス番号「4」に示すように、制御装置3は、負荷2の駆動を開始するとき、出力制御端子15から駆動要求として「Hi」の制御信号Saを出力するとともに、初期駆動制御端子27から「Hi」の初期駆動信号Sbを出力する。初期駆動制御端子27からロジック回路8に「Hi」の初期駆動信号Sbを出力するのは、第2入力端子13bをHi入力とすることにより、ロジック回路8の2入力をともに「Hi」とするためである。
Next, the operation of the short-circuit protection device 7 of this embodiment will be explained.
(When driving load 2)
As shown in the status number "4" in FIG. 3, when the control device 3 starts driving the load 2, it outputs a "Hi" control signal Sa as a drive request from the output control terminal 15, and also controls the initial drive. The initial drive signal Sb of "Hi" is output from the terminal 27. The initial drive signal Sb of "Hi" is outputted from the initial drive control terminal 27 to the logic circuit 8 by setting the second input terminal 13b to a Hi input, thereby setting both the two inputs of the logic circuit 8 to "Hi". It's for a reason.

ロジック回路8は、AND回路12の場合、2入力がともに「Hi」となると、出力端子14からスイッチ回路9に「Hi」の演算値を出力する。スイッチ回路9は、ロジック回路8から「Hi」の演算値を入力すると、オン状態をとる。これにより、スイッチ回路9から負荷2に「Hi」の電圧信号Svが印加されるため、負荷2が駆動する。 In the case of the AND circuit 12, when both inputs are "Hi", the logic circuit 8 outputs a "Hi" calculation value from the output terminal 14 to the switch circuit 9. When the switch circuit 9 receives a "Hi" calculation value from the logic circuit 8, it turns on. This causes the switch circuit 9 to apply a "Hi" voltage signal Sv to the load 2, which drives the load 2.

制御装置3は、負荷2の駆動をセンサ(図示略)などによって検出すると、初期駆動信号Sbを「Hi」から「Lo」に切り替えるとともに、制御信号Saの「Hi」の出力を継続する。このとき、初期駆動信号Sbが「Lo」に切り替えられるが、スイッチ回路9からフィードバックされる「Hi」の電圧信号Svによって、第2入力端子13bにおける「Hi」の入力は継続される。よって、負荷2の駆動状態が維持される。 When the control device 3 detects the drive of the load 2 using a sensor (not shown) or the like, it switches the initial drive signal Sb from "Hi" to "Lo" and continues to output the "Hi" control signal Sa. At this time, the initial drive signal Sb is switched to "Lo", but the "Hi" voltage signal Sv fed back from the switch circuit 9 continues to input "Hi" to the second input terminal 13b. Therefore, the driving state of the load 2 is maintained.

(負荷2の駆動を停止する場合)
図3のステータス番号「2」に示すように、制御装置3は、負荷2の駆動を停止するとき、出力制御端子15から停止要求として「Lo」の制御信号Saを出力する。このとき、AND回路12であるロジック回路8は、2入力の一方が「Lo」となるため、スイッチ回路9に「Lo」の演算値を出力する。スイッチ回路9は、ロジック回路8から「Lo」の演算値を入力すると、オフ状態となる。これにより、スイッチ回路9から負荷2に印加される電圧信号Svが「Lo」となるため、負荷2の駆動が停止する。
(When stopping the drive of load 2)
As shown by the status number "2" in FIG. 3, when the control device 3 stops driving the load 2, it outputs a "Lo" control signal Sa as a stop request from the output control terminal 15. At this time, the logic circuit 8 which is the AND circuit 12 outputs the calculated value of "Lo" to the switch circuit 9 because one of the two inputs becomes "Lo". The switch circuit 9 is turned off when the calculated value of "Lo" is input from the logic circuit 8. As a result, the voltage signal Sv applied from the switch circuit 9 to the load 2 becomes "Lo", so that driving of the load 2 is stopped.

図3のステータス番号「1」に示すように、スイッチ回路9の電圧信号Svが「Lo」になると、ロジック回路8の2入力がともに「Lo」となる。よって、ロジック回路8からスイッチ回路9に出力される演算値が「Lo」に維持されるため、負荷2の停止が維持される。 As shown by the status number "1" in FIG. 3, when the voltage signal Sv of the switch circuit 9 becomes "Lo", both of the two inputs of the logic circuit 8 become "Lo". Therefore, since the calculated value output from the logic circuit 8 to the switch circuit 9 is maintained at "Lo", the stoppage of the load 2 is maintained.

(地絡が発生した場合)
図4に示すように、負荷2が駆動中のときに、例えば負荷2の配線29が大地と接触すると、負荷2に地絡が発生する。地絡が発生した場合、電源16、スイッチ回路9、及び大地を結ぶラインが短絡発生ライン30となり、この短絡発生ライン30に電流が流れ続けてしまう。このとき、スイッチ回路9に大電流が流れてしまうと、スイッチ回路9の異常などの原因となるため、スイッチ回路9を直ちにオフに切り替える必要がある。なお、配線29は、例えば、負荷駆動装置1の端子4と負荷2とを繋ぐ線である。
(If a ground fault occurs)
As shown in FIG. 4, when the load 2 is being driven, for example, if the wiring 29 of the load 2 comes into contact with the ground, a ground fault occurs in the load 2. When a ground fault occurs, the line connecting the power supply 16, the switch circuit 9, and the ground becomes the short circuit line 30, and current continues to flow through the short circuit line 30. At this time, if a large current flows through the switch circuit 9, it may cause an abnormality in the switch circuit 9, so it is necessary to immediately turn off the switch circuit 9. Note that the wiring 29 is, for example, a line that connects the terminal 4 of the load driving device 1 and the load 2.

図3のステータス番号「3」に示すように、負荷2の駆動時に地絡が発生した場合、電圧信号Svが「Lo」に落ちる。このため、ロジック回路8の第2入力端子13bには、「Lo」の信号が入力される。よって、ロジック回路8の2入力のうち第2入力端子13bの入力が「Lo」となるため、ロジック回路8からスイッチ回路9には、「Lo」の演算結果が出力される。これにより、スイッチ回路9がオフ状態に切り替わる。従って、地絡発生時には、スイッチ回路9を直ちにオフして電流の流れが停止される。 As shown by status number "3" in FIG. 3, if a ground fault occurs while driving the load 2, the voltage signal Sv drops to "Lo". Therefore, a “Lo” signal is input to the second input terminal 13b of the logic circuit 8. Therefore, among the two inputs of the logic circuit 8, the input of the second input terminal 13b becomes "Lo", so that the logic circuit 8 outputs the calculation result of "Lo" to the switch circuit 9. As a result, the switch circuit 9 is turned off. Therefore, when a ground fault occurs, the switch circuit 9 is immediately turned off and the flow of current is stopped.

本例の場合、ロジック回路8は、負荷2の駆動時、スイッチ回路9から電圧信号Svとして「Lo」の信号をフィードバック入力すると、制御装置3からの指令を得ずとも、自ら「Lo」の演算結果をスイッチ回路9に出力してスイッチ回路9をオフ状態に切り替える。このため、負荷2の駆動時に地絡が発生したとき、電圧信号Svが「Lo」に落ちることを利用して、スイッチ回路9を直ちにオフ状態に切り替えることが可能となる。よって、地絡発生時のスイッチ回路9の動作停止を瞬時に実施することが可能となる。 In the case of this example, when the logic circuit 8 receives a feedback input of the "Lo" signal as the voltage signal Sv from the switch circuit 9 when driving the load 2, the logic circuit 8 automatically outputs the "Lo" signal without receiving a command from the control device 3. The calculation result is output to the switch circuit 9 and the switch circuit 9 is turned off. Therefore, when a ground fault occurs while driving the load 2, it is possible to immediately switch the switch circuit 9 to the OFF state by utilizing the fact that the voltage signal Sv falls to "Lo". Therefore, it is possible to instantaneously stop the operation of the switch circuit 9 when a ground fault occurs.

(実施形態の効果)
上記実施形態の短絡保護装置7によれば、以下のような効果を得ることができる。
(1-1)短絡保護装置7は、制御装置3から出力される制御信号Saに基づき負荷2を駆動する負荷駆動装置1を、短絡から保護するために設けられる。短絡保護装置7は、ロジック回路8及びスイッチ回路9を備える。ロジック回路8は、少なくとも制御信号Saを論理演算の入力とする。スイッチ回路9は、ロジック回路8の論理演算の結果に基づいてスイッチング状態が制御されることにより、負荷2の駆動のオンオフを切り替える。スイッチ回路9は、負荷2との間に発生する電圧信号Svをロジック回路8にフィードバック出力する。ロジック回路8は、制御信号Sa及び電圧信号Svを論理演算の入力とし、これら信号を論理演算した結果によって、スイッチ回路9を制御する。
(Effects of the embodiment)
According to the short circuit protection device 7 of the above embodiment, the following effects can be obtained.
(1-1) The short-circuit protection device 7 is provided to protect the load driving device 1, which drives the load 2 based on the control signal Sa output from the control device 3, from a short circuit. The short-circuit protection device 7 includes a logic circuit 8 and a switch circuit 9. The logic circuit 8 takes at least the control signal Sa as an input for logical operation. The switch circuit 9 switches the drive of the load 2 on and off by controlling the switching state based on the result of the logical operation of the logic circuit 8. The switch circuit 9 outputs a voltage signal Sv generated between the load 2 and the logic circuit 8 as a feedback to the logic circuit 8. The logic circuit 8 takes the control signal Sa and the voltage signal Sv as inputs for logical operation, and controls the switch circuit 9 based on the result of the logical operation of these signals.

本構成によれば、例えば、負荷駆動装置1に短絡が発生した場合には、矩形波が反転した電圧信号Svがスイッチ回路9からロジック回路8にフィードバック出力される。そして、この電圧信号Svの入力を契機に、ロジック回路8からスイッチ回路9には、スイッチ回路9をオフ状態にする論理演算の結果が出力される。このように、短絡発生時、MCUやCPUを介さずに、ロジック回路8の動作のみで、スイッチ回路9をオフ状態に切り替えることが可能となる。よって、短絡発生時、短絡発生ライン30における電流の流れを直ちに停止できる。 According to this configuration, for example, when a short circuit occurs in the load drive device 1, the voltage signal Sv, which is an inverted rectangular wave, is fed back and output from the switch circuit 9 to the logic circuit 8. Then, in response to the input of this voltage signal Sv, the logic circuit 8 outputs to the switch circuit 9 the result of a logical operation that turns the switch circuit 9 into an off state. In this way, when a short circuit occurs, it is possible to turn off the switch circuit 9 only by the operation of the logic circuit 8 without involving the MCU or CPU. Therefore, when a short circuit occurs, the flow of current in the short circuit generating line 30 can be immediately stopped.

(1-2)短絡保護装置7は、電圧信号Svをスイッチ回路9からロジック回路8にフィードバックする信号線20に接続された初期駆動回路25を備える。初期駆動回路25は、ロジック回路8に入力される電圧信号Svの信号レベルを、負荷2を駆動させるために強制的に反転させる。この構成によれば、負荷2及びスイッチ回路9の間の電圧信号Svをロジック回路8にフィードバックしてロジック回路8の入力とする構成とした場合に、初期駆動時において、ロジック回路8からスイッチ回路9に対し、スイッチ回路9をオン状態とするための論理演算の結果を出力することができる。 (1-2) The short circuit protection device 7 includes an initial drive circuit 25 connected to a signal line 20 that feeds back a voltage signal Sv from the switch circuit 9 to the logic circuit 8. The initial drive circuit 25 forcibly inverts the signal level of the voltage signal Sv input to the logic circuit 8 in order to drive the load 2 . According to this configuration, when the voltage signal Sv between the load 2 and the switch circuit 9 is fed back to the logic circuit 8 and is input to the logic circuit 8, at the time of initial driving, the voltage signal Sv from the logic circuit 8 to the switch circuit 9, the result of a logical operation for turning on the switch circuit 9 can be output.

(1-3)短絡保護装置7は、電圧信号Svを分圧してロジック回路8に入力する分圧抵抗21を備える。この構成によれば、負荷2及びスイッチ回路9の間の電圧信号Svをロジック回路8にフィードバックする場合に、ロジック回路8に適した値の電圧信号Svを、ロジック回路8に入力することができる。 (1-3) The short circuit protection device 7 includes a voltage dividing resistor 21 that divides the voltage signal Sv and inputs it to the logic circuit 8. According to this configuration, when feeding back the voltage signal Sv between the load 2 and the switch circuit 9 to the logic circuit 8, the voltage signal Sv having a value suitable for the logic circuit 8 can be input to the logic circuit 8. .

(1-4)ロジック回路8は、論理積を演算するAND回路12である。スイッチ回路9は、負荷2と電源16との間に接続されたハイサイドスイッチ17である。この構成によれば、負荷駆動装置1の地絡を検出できる。 (1-4) The logic circuit 8 is an AND circuit 12 that calculates logical product. The switch circuit 9 is a high-side switch 17 connected between the load 2 and the power supply 16. According to this configuration, a ground fault in the load drive device 1 can be detected.

(1-5)地絡発生時に、例えば、転極制御によって短絡発生ライン30に電流を流さない対策をとることも考えられる。しかし、この構成の場合、同系統の出力ラインが必要になり、更には、転極制御のための回路が必要となるため、回路規模が大きくなる懸念があった。一方、本例の構成の場合、スイッチ回路の出力である電圧信号Svをロジック回路8に単にフィードバック入力する構成を追加するだけでよいので、回路規模が大きくなってしまうことがない。 (1-5) When a ground fault occurs, it is also possible to take measures to prevent current from flowing through the short circuit line 30, for example, by controlling polarity reversal. However, in this configuration, output lines of the same system are required, and a circuit for polarity reversal control is also required, so there is a concern that the circuit scale will increase. On the other hand, in the case of the configuration of this example, since it is sufficient to simply add a configuration for feeding back the voltage signal Sv, which is the output of the switch circuit, to the logic circuit 8, the circuit scale does not become large.

(第2実施形態)
次に、第2実施形態を説明する。なお、第2実施形態は、第1実施形態の地絡を天絡に変更した実施例である。よって、第1実施形態と同一部分には同じ符号を付して説明を省略し、異なる部分についてのみ詳述する。
(Second embodiment)
Next, a second embodiment will be described. Note that the second embodiment is an example in which the ground fault in the first embodiment is changed to a power fault. Therefore, the same parts as those in the first embodiment are denoted by the same reference numerals, and the explanation thereof will be omitted, and only the different parts will be described in detail.

(短絡保護装置7)
図5に示すように、短絡保護装置7は、負荷2の短絡として地絡を検出する。このように、本例の短絡保護装置7は、負荷2を天絡から保護する。天絡は、負荷2が電源16にショートしてしまう現象である。天絡を検出する場合、ロジック回路8は、例えば、否定論理和を演算するNOR回路35である。NOR回路35も2つの入力端子36と1つの出力端子37とを有する。具体的には、第1入力端子36aが出力制御端子15に接続され、第2入力端子36bが中点22(初期駆動回路25)に接続され、出力端子37がスイッチ回路9に接続されている。
(Short circuit protection device 7)
As shown in FIG. 5, the short circuit protection device 7 detects a ground fault as a short circuit in the load 2. In this way, the short-circuit protection device 7 of this example protects the load 2 from short-circuits to power supply. Short-to-power is a phenomenon in which the load 2 is short-circuited to the power supply 16. When detecting a power short, the logic circuit 8 is, for example, a NOR circuit 35 that calculates a negative logical sum. NOR circuit 35 also has two input terminals 36 and one output terminal 37. Specifically, the first input terminal 36a is connected to the output control terminal 15, the second input terminal 36b is connected to the midpoint 22 (initial drive circuit 25), and the output terminal 37 is connected to the switch circuit 9. .

図6に示すように、天絡を検出する場合、スイッチ回路9は、例えば、電源16に接続された負荷2とグランドとの間に接続されたローサイドスイッチ38である。ローサイドスイッチ38の場合、制御装置3から「Lo」の制御信号Saが出力されるとき、負荷2が駆動する。スイッチ回路9は、例えば、トランジスタ(NPN型トランジスタ)である。スイッチ回路9がトランジスタの場合、コレクタ端子が負荷2に接続され、エミッタ端子がGNDに接続され、ベース端子がロジック回路8に接続される。なお、スイッチ回路9は、例えば、FET(Field Effect Transistor)でもよい。 As shown in FIG. 6, when detecting a short-to-power supply, the switch circuit 9 is, for example, a low-side switch 38 connected between the load 2 connected to the power supply 16 and the ground. In the case of the low-side switch 38, the load 2 is driven when the "Lo" control signal Sa is output from the control device 3. The switch circuit 9 is, for example, a transistor (NPN transistor). If the switch circuit 9 is a transistor, the collector terminal is connected to the load 2, the emitter terminal is connected to GND, and the base terminal is connected to the logic circuit 8. Note that the switch circuit 9 may be, for example, a FET (Field Effect Transistor).

図5に示す通り、初期駆動回路25は、負荷2を駆動するときに第2入力端子36bの信号レベルを強制的に「Lo」に落とすためのスイッチ部39である。スイッチ部39は、例えば、FETが使用される。 As shown in FIG. 5, the initial drive circuit 25 is a switch section 39 for forcibly lowering the signal level of the second input terminal 36b to "Lo" when driving the load 2. For the switch section 39, for example, an FET is used.

次に、本実施形態の短絡保護装置7の作用について説明する。
(負荷2を駆動する場合)
図7のステータス番号「1」に示すように、制御装置3は、負荷2の駆動を開始するとき、出力制御端子15から駆動要求として「Lo」の制御信号Saを出力する。このとき、制御装置3は、初期駆動制御端子27から出力する初期駆動信号Sbにより、スイッチ部39を通じてロジック回路8の第2入力端子36bを強制的に「Lo」にする。このようにして、ロジック回路8の2入力をともに「Lo」にする。
Next, the operation of the short-circuit protection device 7 of this embodiment will be explained.
(When driving load 2)
As shown by the status number "1" in FIG. 7, when the control device 3 starts driving the load 2, it outputs a "Lo" control signal Sa as a drive request from the output control terminal 15. At this time, the control device 3 forcibly sets the second input terminal 36b of the logic circuit 8 to “Lo” through the switch section 39 using the initial drive signal Sb output from the initial drive control terminal 27. In this way, both of the two inputs of the logic circuit 8 are set to "Lo".

ロジック回路8は、NOR回路35の場合、2入力がともに「Lo」となると、出力端子37からスイッチ回路9に「Hi」の演算値を出力する。スイッチ回路9は、ロジック回路8から「Hi」の演算値を入力すると、オン状態をとる。これにより、負荷2の回路が閉ループとなるため、負荷2が駆動する。 In the case of the NOR circuit 35, when both inputs are "Lo", the logic circuit 8 outputs a calculation value of "Hi" from the output terminal 37 to the switch circuit 9. When the logic circuit 8 inputs a calculation value of "Hi", the switch circuit 9 goes into an on state. This causes the circuit of the load 2 to become a closed loop, so that the load 2 is driven.

制御装置3は、負荷2の駆動をセンサ(図示略)などによって検出すると、初期駆動信号Sbによるスイッチ部39の駆動を停止するとともに、制御信号Saの「Lo」の出力を継続する。このとき、スイッチ部39による強制的な「Lo」への電位降下が実施されなくなるが、スイッチ回路9からフィードバックされる「Lo」の電圧信号Svによって、第2入力端子36bにおける「Lo」の入力は継続される。よって、負荷2の駆動状態が維持される。 When the control device 3 detects the drive of the load 2 using a sensor (not shown) or the like, it stops driving the switch section 39 using the initial drive signal Sb and continues to output "Lo" of the control signal Sa. At this time, the switch section 39 does not force the potential drop to "Lo", but the "Lo" voltage signal Sv fed back from the switch circuit 9 causes the input of "Lo" at the second input terminal 36b. will continue. Therefore, the driving state of the load 2 is maintained.

(負荷2の駆動を停止する場合)
図7のステータス番号「3」に示すように、制御装置3は、負荷2の駆動を停止するとき、出力制御端子15から停止要求として「Hi」の制御信号Saを出力する。このとき、NOR回路35であるロジック回路8は、2入力の一方が「Hi」となるため、スイッチ回路9に「Lo」の演算値を出力する。スイッチ回路9は、ロジック回路8から「Lo」の演算値を入力すると、オフ状態となる。これにより、スイッチ回路9から負荷2に印加される電圧信号Svが「Hi」となるため、負荷2の駆動が停止する。
(When stopping the drive of load 2)
As shown in status number "3" in FIG. 7, when the control device 3 stops driving the load 2, it outputs a "Hi" control signal Sa as a stop request from the output control terminal 15. At this time, the logic circuit 8, which is the NOR circuit 35, outputs a calculated value of "Lo" to the switch circuit 9 because one of its two inputs becomes "Hi". The switch circuit 9 is turned off when the calculated value of "Lo" is input from the logic circuit 8. As a result, the voltage signal Sv applied from the switch circuit 9 to the load 2 becomes "Hi", so that driving of the load 2 is stopped.

図7のステータス番号「4」に示すように、スイッチ回路9の電圧信号Svが「Hi」になると、ロジック回路8の2入力がともに「Hi」となる。よって、ロジック回路8からスイッチ回路9に出力される演算値が「Lo」に維持されるため、負荷2の停止が維持される。 As shown in status number "4" in FIG. 7, when the voltage signal Sv of the switch circuit 9 becomes "Hi", both of the two inputs of the logic circuit 8 become "Hi". Therefore, since the calculated value output from the logic circuit 8 to the switch circuit 9 is maintained at "Lo", the stoppage of the load 2 is maintained.

(天絡が発生した場合)
図8に示すように、負荷2が駆動中のときに、例えば負荷2の配線29が電源16にショートすると、負荷2に天絡が発生する。天絡が発生した場合、負荷2及び電源16を結ぶラインが短絡発生ライン30となり、この短絡発生ライン30に電圧が印加され続けてしまう。このとき、負荷2が駆動され続けてしまうため、スイッチ回路9を直ちにオフに切り替える必要がある。
(If a short circuit occurs)
As shown in FIG. 8, when the load 2 is being driven, for example, if the wiring 29 of the load 2 is short-circuited to the power supply 16, a power short occurs in the load 2. When a short-circuit occurs, the line connecting the load 2 and the power supply 16 becomes the short-circuit line 30, and voltage continues to be applied to the short-circuit line 30. At this time, since the load 2 continues to be driven, it is necessary to immediately turn off the switch circuit 9.

図7のステータス番号「2」に示すように、負荷2の駆動時に天絡が発生した場合、電圧信号Svが「Hi」に切り替わる。このため、ロジック回路8の第2入力端子36bには、「Hi」の信号が入力される。よって、ロジック回路8の2入力のうち第2入力端子36bの入力が「Hi」となるため、ロジック回路8からスイッチ回路9には、「Lo」の演算結果が出力される。これにより、スイッチ回路9がオフ状態に切り替わる。従って、天絡発生時には、スイッチ回路9を直ちにオフして電流の流れが停止される。 As shown in the status number "2" in FIG. 7, if a power short occurs when the load 2 is driven, the voltage signal Sv switches to "Hi". Therefore, a “Hi” signal is input to the second input terminal 36b of the logic circuit 8. Therefore, among the two inputs of the logic circuit 8, the input of the second input terminal 36b becomes "Hi", so that the logic circuit 8 outputs the calculation result of "Lo" to the switch circuit 9. As a result, the switch circuit 9 is turned off. Therefore, when a short circuit occurs, the switch circuit 9 is immediately turned off and the flow of current is stopped.

(実施形態の効果)
上記実施形態の短絡保護装置7によれば、以下のような効果を得ることができる。
(2-1)ロジック回路8は、否定論理和を演算するNOR回路35である。スイッチ回路9は、電源16に接続された負荷2とグランドとの間に接続されたローサイドスイッチ38である。この構成によれば、負荷駆動装置1の天絡を検出できる。
(Effects of embodiment)
According to the short circuit protection device 7 of the above embodiment, the following effects can be obtained.
(2-1) The logic circuit 8 is a NOR circuit 35 that calculates a negative OR. The switch circuit 9 is a low-side switch 38 connected between the load 2 connected to the power supply 16 and ground. According to this configuration, a short-circuit to power supply of the load drive device 1 can be detected.

(他の実施形態)
なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
(Other embodiments)
Note that this embodiment can be implemented with the following modifications. This embodiment and the following modified examples can be implemented in combination with each other within a technically consistent range.

・各実施形態において、ロジック回路8は、AND回路12やNOR回路35以外の他の論理回路を用いてもよい。
・各実施形態において、スイッチ回路9は、ハイサイドスイッチ17やローサイドスイッチ38以外の他の回路を用いてもよい。
- In each embodiment, the logic circuit 8 may use a logic circuit other than the AND circuit 12 or the NOR circuit 35.
- In each embodiment, the switch circuit 9 may be a circuit other than the high-side switch 17 or the low-side switch 38.

・各実施形態において、制御装置3、ロジック回路8、及びスイッチ回路9は、それぞれ独立した集積回路から構成されてもよいし、或いは、これらの2つを有する集積回路から構成されてもよい。 - In each embodiment, the control device 3, the logic circuit 8, and the switch circuit 9 may be configured from independent integrated circuits, or may be configured from an integrated circuit including two of them.

・各実施形態において、電源16、26は、同一電源としてもよいし、異なるものとしてもよい。
・各実施形態において、初期駆動回路25は、種々のスイッチング素子やスイッチを使用できる。
- In each embodiment, the power supplies 16 and 26 may be the same power supply or may be different.
- In each embodiment, the initial drive circuit 25 can use various switching elements and switches.

・第2実施形態において、短絡保護装置7から初期駆動回路25を省略してもよい。すなわち、天絡から負荷2を保護する短絡保護装置7において、初期駆動回路25を省略してもよい。 - In the second embodiment, the initial drive circuit 25 may be omitted from the short circuit protection device 7. That is, the initial drive circuit 25 may be omitted in the short-circuit protection device 7 that protects the load 2 from short-circuit to power supply.

・各実施形態において、制御装置3は、例えば、MPU(Micro Processor Unit)、CPU(Central Processing Unit)などとしてもよい。
・各実施形態において、短絡保護装置7は、車載用に限定されず、他の機器やシステムに使用可能である。
- In each embodiment, the control device 3 may be, for example, an MPU (Micro Processor Unit) or a CPU (Central Processing Unit).
- In each embodiment, the short circuit protection device 7 is not limited to use in a vehicle, and can be used in other devices and systems.

・各実施形態において、本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 - Although the present disclosure has been described based on examples in each embodiment, it is understood that the present disclosure is not limited to the examples or structures. The present disclosure also includes various modifications and equivalent modifications. In addition, various combinations and configurations, as well as other combinations and configurations that include only one, more, or fewer elements, are within the scope and scope of the present disclosure.

1…負荷駆動装置、2…負荷、3…制御装置、7…短絡保護装置、8…ロジック回路、9…スイッチ回路、12…AND回路、16…電源、17…ハイサイドスイッチ、20…信号線、21…分圧抵抗、25…初期駆動回路、35…NOR回路、38…ローサイドスイッチ、Sa…制御信号、Sv…電圧信号。 DESCRIPTION OF SYMBOLS 1...Load drive device, 2...Load, 3...Control device, 7...Short circuit protection device, 8...Logic circuit, 9...Switch circuit, 12...AND circuit, 16...Power supply, 17...High side switch, 20...Signal line , 21... Voltage dividing resistor, 25... Initial drive circuit, 35... NOR circuit, 38... Low side switch, Sa... Control signal, Sv... Voltage signal.

Claims (5)

制御装置から出力される制御信号に基づき負荷を駆動する負荷駆動装置を、短絡から保護する短絡保護装置であって、
少なくとも前記制御信号を論理演算の入力とするロジック回路と、
前記ロジック回路の論理演算の結果に基づいてスイッチング状態が制御されることにより、前記負荷の駆動のオンオフを切り替えるスイッチ回路と、を備え、
前記スイッチ回路は、前記負荷との間に発生する電圧信号を前記ロジック回路にフィードバック出力し、
前記ロジック回路は、前記制御信号及び前記電圧信号を論理演算の入力とし、これら信号を論理演算した結果によって、前記スイッチ回路を制御する、短絡保護装置。
A short circuit protection device that protects a load drive device that drives a load based on a control signal output from a control device from short circuits,
a logic circuit that uses at least the control signal as an input for logical operations;
a switch circuit that switches on/off driving of the load by controlling a switching state based on a result of a logical operation of the logic circuit;
The switch circuit feeds back a voltage signal generated between the switch circuit and the load to the logic circuit, and
The logic circuit is a short-circuit protection device, wherein the logic circuit uses the control signal and the voltage signal as inputs for a logical operation, and controls the switch circuit based on the result of the logical operation of these signals.
前記電圧信号を前記スイッチ回路から前記ロジック回路にフィードバックする信号線に接続され、前記ロジック回路に入力される前記電圧信号の信号レベルを、前記負荷を駆動させるために強制的に反転させる初期駆動回路を備える
請求項1に記載の短絡保護装置。
an initial drive circuit connected to a signal line that feeds back the voltage signal from the switch circuit to the logic circuit, and forcibly inverts the signal level of the voltage signal input to the logic circuit in order to drive the load; The short circuit protection device according to claim 1, comprising:
前記電圧信号を分圧して前記ロジック回路に入力する分圧抵抗を備える
請求項1に記載の短絡保護装置。
The short-circuit protection device according to claim 1 , further comprising a voltage dividing resistor that divides the voltage signal and inputs the divided voltage signal to the logic circuit.
前記ロジック回路は、論理積を演算するAND回路であり、
前記スイッチ回路は、前記負荷と電源との間に接続されたハイサイドスイッチである
請求項1に記載の短絡保護装置。
The logic circuit is an AND circuit that calculates logical product,
The short-circuit protection device according to claim 1, wherein the switch circuit is a high-side switch connected between the load and a power source.
前記ロジック回路は、否定論理和を演算するNOR回路であり、
前記スイッチ回路は、電源に接続された前記負荷とグランドとの間に接続されたローサイドスイッチである
請求項1に記載の短絡保護装置。
The logic circuit is a NOR circuit that calculates a negative logical sum,
The short-circuit protection device according to claim 1, wherein the switch circuit is a low-side switch connected between the load connected to a power source and ground.
JP2022146241A 2022-09-14 2022-09-14 short circuit protection device Pending JP2024041423A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022146241A JP2024041423A (en) 2022-09-14 2022-09-14 short circuit protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022146241A JP2024041423A (en) 2022-09-14 2022-09-14 short circuit protection device

Publications (1)

Publication Number Publication Date
JP2024041423A true JP2024041423A (en) 2024-03-27

Family

ID=90417178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022146241A Pending JP2024041423A (en) 2022-09-14 2022-09-14 short circuit protection device

Country Status (1)

Country Link
JP (1) JP2024041423A (en)

Similar Documents

Publication Publication Date Title
KR100843366B1 (en) Load driving device
EP0746899B1 (en) Switching regulator having high current prevention features
US5511161A (en) Method and apparatus to reset a microcomputer by resetting the power supply
US20200059085A1 (en) Power input circuit with improved reverse polarity protection for isolation under supply short circuit condition and mitigation of microcontroller restart from post-failure shutdown condition
JP2024041423A (en) short circuit protection device
US5714806A (en) Air-conditioning system for vehicle
JP3966099B2 (en) Electric load drive
JPS6343865A (en) Controller for electric power steering
CN112713642A (en) Power supply detection switching control circuit
JPH05267580A (en) Semiconductor device
US6313548B1 (en) Power switching device
JP2694612B2 (en) Electric power steering device
KR100292572B1 (en) Protective circuit used to disable the transistor during a short circuit with inductive components
JPH1141787A (en) Overcurrent interrupting circuit
JP2520112B2 (en) Track abnormality monitoring device
JP2682699B2 (en) Drive circuit
JP2001313553A (en) Load drive circuit
WO2023007558A1 (en) Power supply apparatus
JP6929194B2 (en) Power control unit
JPH06339233A (en) Power source switching apparatus
JP3559051B2 (en) Relay drive circuit
JPH02214421A (en) Parallel operation system for power supply equipment
KR950003385Y1 (en) Fault detecting circuit of microcomputer
JP3608260B2 (en) Load protection circuit in load control circuit
JPH0248809A (en) Power amplifier