JP2024031883A - ソリッドステートサーキットブレーカのための故障電流検出 - Google Patents

Abstract

【課題】ソリッドステートサーキットブレーカ（ＳＳＣＢ）を提供する。【解決手段】ＳＳＣＢ３０２において、電流感知回路３１０は、電流パス３０４を通る電流を表す第１の出力を生成する。高ｄｉ／ｄｔ故障検出回路３２６は、第１の出力に結合され、電流がトリップ電流レベルを超えることに応答して、第２の出力をアサートする。少なくとも１つのアナログ－デジタル変換器（ＡＤＣ）３１８は、第１の出力のサンプルを生成し、ここで、少なくとも１つのＡＤＣは、高ｄｉ／ｄｔ故障検出回路のｄｉ／ｄｔ検出帯域幅よりも小さいｄｉ／ｄｔ検出帯域幅を有する。ＭＣＵ３１４は、第２の出力がアナログ故障検出回路によってアサートされているか又は電流パスを通る電流がトリップ電流レベルを超えることをサンプルが示すことのいずれかを非同期に決定することに応答して、少なくとも１つの制御信号３１６を利用して、ＳＳＣＢを通じて電流パスを無効にする。【選択図】図３

Description

[0001]本開示の分野は、故障検出に関し、より詳細には、高ｄｉ／ｄｔ故障電流をもたらし得る故障に対して低いインダクタンスを提示するシステムにおける故障検出に関する。

[0002]直流（ＤＣ）配電システムは、海洋配電システム、バッテリエネルギー貯蔵システム、マイクログリッド、およびデータセンターなどのシステムの顧客に対して利益を提供する。ＤＣ電力配電システムは、ＤＣ配電バスに結合されたパワーコンバータおよびコンデンサ貯蔵システムまたは他の貯蔵システムの使用を含む、多様な構成によって特徴付けられる。これらのタイプのＤＣ配電バスは、潜在的な短絡に低いインダクタンスを提示することがあり、これは、ソリッドステートサーキットブレーカについての故障電流検出、割り込み、および保護に対して選択的に課題を課すことがある。これらのタイプの低いインダクタンス短絡事象においては、ソリッドステートブレーカが、短絡故障を検出することができ、厄介なトリップにつながり得るノイズおよび過渡を無視することもできることが望ましい。

[0003]したがって、前述の論考に基づいて、特に、潜在的な短絡に低いインダクタンスを提示するＤＣ配電システムにおいて、ソリッドステートサーキットブレーカの動作および性能を改善することが依然として望ましい。

[0004]１つの態様において、ソリッドステートサーキットブレーカ（ＳＳＣＢ）が提供される。ＳＳＣＢは、少なくとも１つのソリッドステートスイッチと、電流感知回路と、アナログ故障検出回路と、コントローラとを備える。少なくとも１つのソリッドステートスイッチは、少なくとも１つの制御信号に基づいて、ＳＳＣＢを通る電流パスを選択的に有効および無効にするように構成される。電流感知回路は、電流パスを通る電流を感知し、この電流を表す第１の出力を生成するように構成される。アナログ故障検出回路は、第１の出力に結合され、ＳＳＣＢについてのトリップ電流レベルを超える電流パスを通る電流に応答して、第２の出力をアサートするように構成され、ここで、アナログ故障検出回路は、第１のｄｉ／ｄｔ検出帯域幅を有する。コントローラは、第２の出力に結合され、（ａ）少なくとも１つのアナログ－デジタル変換器（ＡＤＣ）を利用して、第１の出力のサンプルを生成し、ここで、少なくとも１つのＡＤＣは、第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有し、（ｂ）サンプルに基づいて、電流パスを通る電流を計算し、（ｃ）電流パスを通る計算された電流が、ＳＳＣＢについてのトリップ電流レベルを超えるかどうかを決定するように構成される。コントローラは、（ｄ）計算された電流がＳＳＣＢについてのトリップ電流レベルを超えると決定することに応答して、少なくとも１つの制御信号を利用して、ＳＳＣＢを通る電流パスを無効にするようにさらに構成される。コントローラは、（ｅ）（ａ）、（ｂ）、および（ｃ）と共に、第２の出力がアサートされるかどうかを決定し、（ｆ）第２の出力がアサートされると決定することに応答して、少なくとも１つの制御信号を利用して、ＳＳＣＢを通る電流パスを無効にするようにさらに構成される。

[0005]別の態様において、ＳＳＣＢを動作させる方法が提供され、ここで、ＳＳＣＢは、第１のｄｉ／ｄｔ検出帯域幅を有するアナログ故障検出回路と、第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有する少なくとも１つのＡＤＣとを含む。方法は、（ａ）少なくとも１つのＡＤＣを利用して、電流感知回路の第１の出力のサンプルを生成することと、ここで、第１の出力は、ＳＳＣＢの電流パスを通る電流を表す、（ｂ）サンプルに基づいて、電流パスを通る電流を計算することと、（ｃ）電流パスを通る計算された電流がＳＳＣＢについてのトリップ電流レベルを超えるかどうかを決定することと、（ｄ）計算された電流がＳＳＣＢについてのトリップ電流レベルを超えると決定することに応答して、ＳＳＣＢを通る電流パスを無効にすることとを備える。方法は、（ｅ）（ａ）、（ｂ）、および（ｃ）と同時に、アナログ故障検出回路の第２の出力がアサートされるかどうかを決定することをさらに備え、ここで、アナログ故障検出回路は、電流パスを通る電流がＳＳＣＢについてのトリップ電流レベルを超えることに応答して、第２の出力をアサートするように構成される。方法は、（ｆ）第２の出力がアサートされると決定することに応答して、ＳＳＣＢを通る電流パスを無効にすることをさらに備える。

[0006]別の態様において、ＳＳＣＢが提供される。ＳＳＣＢは、少なくとも１つのソリッドステートスイッチと、電流感知回路と、アナログ故障検出回路と、少なくとも１つのＡＤＣと、コントローラとを備える。少なくとも１つのソリッドステートスイッチは、少なくとも１つの制御信号に基づいて、ＳＳＣＢを通る電流パスを選択的に有効および無効にするように構成される。電流感知回路は、電流パスを通る電流を感知し、電流を表す第１の出力を生成するように構成される。アナログ故障検出回路は、第１の出力に結合され、電流パスを通る電流がＳＳＣＢについてのトリップ電流レベルを超えることに応答して、第２の出力をアサートするように構成され、ここで、アナログ故障検出回路は、第１のｄｉ／ｄｔ検出帯域幅を有する。少なくとも１つのＡＤＣは、第１の出力のサンプルを生成するように構成され、ここで、ＡＤＣは、第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有する。コントローラは、第２の出力がアナログ故障検出回路によってアサートされていること、または、電流パスを通る電流がＳＳＣＢについてのトリップ電流レベルを超えることをサンプルが示すことのいずれかを非同期に決定することに応答して、少なくとも１つの制御信号を利用して、ＳＳＣＢを通る電流パスを無効にするように構成される。

[0007]本開示のこれらおよび他の特徴、態様、および利点は、添付の図面を参照して、以下の詳細な説明が読まれれば、より良く理解されることとなり、添付の図面において、同様の符号は、図面全体にわたって同様の部分を表す。

[0008]例示的な実施形態における異なるｄｉ／ｄｔ故障波形のグラフ。 [0009]例示的な実施形態における逆阻止集積ゲート整流サイリスタ（ＲＢ－ＩＧＣＴ：reverse-blocking integrated gate commutated thyristor）のゲートの再トリガ波形を描く図。 [0010]例示的な実施形態におけるソリッドステートサーキットブレーカのブロック図。 [0011]例示的な実施形態における別のソリッドステートサーキットブレーカのブロック図。 [0012]例示的な実施形態における実験的試験波形を描く図。 [0013]例示的な実施形態における、異なるアナログ成分およびデジタル成分のタイミング遅延分布を描く図。 [0014]例示的な実施形態における、高ｄｉ／ｄｔ電流故障の検出のためのアナログ回路の回路図。 [0015]例示的な実施形態における電圧測定回路を描く図。 [0016]例示的な実施形態における、電圧極性検出に基づいた予防制御についての実験結果を示すグラフ。 [0017]例示的な実施形態における、図９におけるグラフの領域を描く図。 [0018]例示的な実施形態において、ＳＳＣＢがＲＢ－ＩＧＣＴを使用して一方向ブレーカとして構成される場合の、ダイオードのような挙動を例示するグラフ。 [0019]例示的な実施形態における、ＳＳＣＢを動作させる方法のフローチャート。

[0020]別段の指示がない限り、本明細書において提供される図面は、本開示の実施形態の特徴を例示するように意図されている。これらの特徴は、本開示の１つまたは複数の実施形態を備える多種多様なシステムにおいて適用可能であるものと信じられる。そのため、図面は、本明細書において開示される実施形態の実施のために必要とされることが当業者によって知られている従来の特徴すべてを含むようには意図されていない。

[0021]以下の明細書および特許請求の範囲において、複数の用語に対して参照が行われることになり、複数の用語は、以下の意味を有するように定義されるものとする。

[0022]「一（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」という単数形は、文脈が明確に指示しない限り、複数参照を含む。

[0023]「任意選択の」または「任意選択で」は、後述される事象または状況が、発生しても、または発生しなくてもよいこと、および、事象が発生する実例と事象が発生しない実例とを説明が含むことを意味する。

[0024]明細書および特許請求の範囲の全体にわたって本明細書において使用されるような近似文言は、定量的表現が、関連する基本的な機能において変化をもたらすことなく、許容的に変動し得る定量的表現を修飾するために適用され得る。したがって、「約」、「およそ」、および「実質的に」などの、１つまたは複数の用語によって修飾される値は、特定された精密な値に限定されるべきものではない。少なくともいくつかの実例において、近似文言は、値を測定するための機器の精度に対応し得る。ここで、ならびに明細書および特許請求の範囲の全体にわたって、範囲限定は、組み合わされても、および／または置換されてもよく、そのような範囲は、識別され、文脈または文言が示さない限り、その範囲に含有されるサブ範囲すべてを含む。

[0025]本明細書において使用される場合、「プロセッサ」および「コンピュータ」という用語、ならびに関連する用語、例えば、「処理デバイス」、「コンピューティングデバイス」、および「コントローラ」は、本技術分野においてコンピュータと称されるような集積回路のみに限定されず、マイクロコントローラ、マイクロコンピュータ、アナログコンピュータ、プログラマブルロジックコントローラ（ＰＬＣ）、特定用途向け集積回路（ＡＳＩＣ）、および他のプログラマブル回路を広く指し、これらの用語は、本明細書において互換的に使用される。本明細書において説明される実施形態において、「メモリ」は、ランダムアクセスメモリ（ＲＡＭ）などのコンピュータ可読媒体、フラッシュメモリなどのコンピュータ可読不揮発性媒体を含むが、これらに限定されない。代替として、フロッピー（登録商標）ディスク、コンパクトディスク－読み出し専用メモリ（ＣＤ－ＲＯＭ）、光磁気ディスク（ＭＯＤ）、および／またはデジタル多用途ディスク（ＤＶＤ）も使用されてもよい。また、本明細書において説明される実施形態において、付加的な入力チャネルは、オペレータインタフェースに関連付けられたコンピュータ周辺機器、例えば、タッチスクリーン、マウス、およびキーボードなどであってもよいが、これらに限定されない。代替として、他のコンピュータ周辺機器も使用されてもよく、他のコンピュータ周辺機器は、例えば、スキャナーを含んでもよいが、これに限定されない。さらに、例示的な実施形態において、付加的な出力チャネルは、オペレータインタフェースモニタまたはヘッドアップディスプレイを含んでもよいが、これらに限定されない。いくつかの実施形態は、１つまたは複数の電子デバイスまたはコンピューティングデバイスの使用を伴う。そのようなデバイスは、典型的には、プロセッサ、処理デバイス、またはコントローラ、例えば、汎用中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、マイクロコントローラ、縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサ、ＡＳＩＣ、プログラマブルロジックコントローラ（ＰＬＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号処理（ＤＳＰ）デバイス、および／または、本明細書において説明される機能を実行することが可能な任意の他の回路もしくは処理デバイスなどを含む。本明細書において説明される方法は、限定なしで、記憶デバイスおよび／またはメモリデバイスを含む、コンピュータ可読媒体において具現化される実行可能な命令として符号化され得る。そのような命令は、処理デバイスによって実行された場合、処理デバイスに、本明細書において説明される方法の少なくとも一部を行わせる。上記の例は、プロセッサおよび処理デバイスという用語の定義および／または意味をいかなる形でも限定するようには意図されていない。

[0026]前述されたように、いくつかのＤＣ配電システムは、潜在的な短絡に低いインダクタンスを提示することがあり、これは、高ｄｉ／ｄｔ短絡電流をもたらすことがある。ソリッドステートサーキットブレーカが、短絡事象を検出するために、（例えば、マイクロコントローラ上で実行される）ソフトウェアを利用する場合、短絡電流の検出および割り込みに関連付けられた遅延は、短絡電流がソリッドステートサーキットブレーカの電流定格を超えるのに十分なほど長いことがあり、これは、ソリッドステートサーキットブレーカを損傷または破壊することがある。アナログ短絡電流検出回路は、短絡条件を軽減するために、著しくより高速な応答時間を提供し得るが、アナログ回路は、短絡検出および割り込み戦略（例えば、可変トリップ閾値）の実装に関して比較的柔軟性がなく、さらに、アナログ回路は、ノイズまたは他の遷移条件に起因して、厄介なトリップを起こしやすく、これは望ましくない。

[0027]ソリッドステートサーキットブレーカは、過負荷、遅い短絡事象、および高ｄｉ／ｄｔ故障電流を含む、様々なタイプの故障から配電システムを保護するために使用される。長時間の一定の低ｄｉ／ｄｔ故障は、高い故障インピーダンスによって引き起こされるのに対して、短時間の一定の高ｄｉ／ｄｔ故障は、低い故障インピーダンスによって引き起こされる。故障インピーダンスの大部分は、ソースにおけるインピーダンスおよび／またはケーブルもしくはバスバー接続の長さのいずれかによって定義される。（ソース側から）上流方向および（負荷側への）下流方向におけるケーブルの長さは、ソリッドステートサーキットブレーカの設置前には不明であるので、そのため、故障インピーダンスは、固定されないが、故障インピーダンス値の範囲内にとどまり得る。ソリッドステートサーキットブレーカは、故障インピーダンス値の範囲内で正確に動作することを課される。いくつかの適用例において、この範囲は、ソリッドステートサーキットブレーカのトリップユニットの応答時間の設計において、課題を導入するのに十分なほど広くなり得る。

[0028]図１は、例示的な実施形態における異なるｄｉ／ｄｔ故障波形のグラフ１００を描く。グラフ１００は、高ｄｉ／ｄｔ故障波形１０２と、中間ｄｉ／ｄｔ故障波形１０４と、低ｄｉ／ｄｔ故障波形１０６とを描く。グラフ１００はまた、ソリッドステートサーキットブレーカを開放するべきトリップ電流閾値１０８と、特定のｄｉ／ｄｔ故障波形に対して正確に応答するために必要とされる様々なカテゴリのトリップ実装とを描く。具体的には、高ｄｉ／ｄｔ故障波形１０２は、一般に、非常に迅速に発生するので、アナログ保護が一般に必要とされ、一方で、中間ｄｉ／ｄｔ故障波形１０４および低ｄｉ／ｄｔ故障波形１０６は、一般に、マイクロコントローラなどのデジタル回路が正確に応答するのに十分なほど、ゆっくり発生する。

[0029]大抵の場合、故障電流が、一定の予め定められた閾値に到達し、または交差する場合、ソリッドステートサーキットブレーカはトリップする。しかしながら、異なるｄｉ／ｄｔ故障波形は、このトリップ閾値に到達するのに、異なる時間を要することになる。低ｄｉ／ｄｔ故障波形１０６の場合において、この時間は、数百マイクロ秒から数ミリ秒のオーダであり得るのに対して、高ｄｉ／ｄｔ故障波形１０２の場合、この時間は、かろうじて数マイクロ秒、またはさらに短くなり得る。これは、故障検出回路が、非常に短い時間、および、より長い時間にわたって故障を識別することが可能であるべきことを意味する。大抵のソリッドステートデバイスベースの適用例（コンバータ、ブレーカ、コンタクタ）は、マイクロコントローラ、プログラマブルロジックデバイス、デジタル信号プロセッサ等を含むデジタル処理ユニットを、メインコントローラとして使用する。メインコントローラは、広範囲のタスク、例えば、アナログデジタル変換、故障検出アルゴリズム、種々の制御計算、外部通信インタフェース等などを取り扱う。非故障関連のアクティビティに起因して、メインコントローラが、広範囲の故障ｄｉ／ｄｔ（特に、高ｄｉ／ｄｔ故障波形１０２）に作用することを保証することは、技術的に困難であるとともに、経済的に高価になり得る。例えば、高ｄｉ／ｄｔ故障波形１０２を検出するために、マイクロコントローラのアナログ－デジタル変換器（ＡＤＣ）サンプリング時間は、０．５マイクロ秒を十分に下回ること、および、数百メガヘルツ（ＭＨｚ）のシステムクロック速度を必要とし得る。そのような要件は、解決策をより高価にするとともに、（高ｄｉ／ｄｔ故障波形１０２に対処するために）高い処理帯域幅を求めることがあり、他のシステム機能に対して処理帯域幅をほとんど残さない。

[0030]さらに、ＤＣ配電システム分岐は、いくつかの実装例において、負荷とソースの両方であり得る。例えば、ＤＣ配電システム分岐が、バッテリエネルギー貯蔵システム、バッファコンデンサ、および／または再生コンバータに結合される場合、ＤＣ配電システム分岐は、異なる時に負荷として、またはソースとして動作し得る。この場合において、ソリッドステートサーキットブレーカがソース（上流）として働いているのか、または負荷（下流）として働いているのかに基づいて、ソリッドステートサーキットブレーカが、異なる選択性を有してトリップすることが望ましい。異なる条件および電流方向においてソリッドステートサーキットブレーカをトリップさせるための選択的な閾値が、ＤＣ配電システムについての完全な調整を達成し、サバイバビリティおよび／または利用可能性を最大化するために望ましい。

[0031]またさらに、逆阻止集積ゲート整流サイリスタ（ＲＢ－ＩＧＣＴ）ベースのソリッドステートサーキットブレーカは、多くのＤＣ配電用途のために非常に有望な技術である。しかしながら、ＲＢ－ＩＧＣＴは、その現在の解決策において、一定の性能限界を有する。例えば、オン状態で、ＲＢ－ＩＧＣＴのアノード－カソード間に逆電圧がかかっている期間中に、デバイスは、定常状態において約５アンペアの小さな負電流を流す。また、この逆印加電圧のｄｖ／ｄｔに依存して、約４０アンペアから約６０アンペアの電流のスパイクがあり得る。この挙動は、ＲＢ－ＩＧＣＴにおいてゲートドライバ回路によって登録され、安全機能として、一定のデバイスにおけるゲートドライバ回路は、ＲＢ－ＩＧＣＴをオフにする。しかしながら、しばらくしてから（数ミリ秒後に）、ゲートドライバ回路は、再びＲＢ－ＩＧＣＴを再トリガし、周期が繰り返す。この問題は、図２に例示されており、図２は、例示的な実施形態におけるＲＢ－ＩＧＣＴのゲート再トリガ波形２００を描く。図２は、再トリガ期間中のＲＢ－ＩＧＣＴのゲート－カソード電圧２０２と、アノード－カソード電圧２０４と、アノード電流２０６とを描く。さらに、この挙動は、印加電圧の大きさおよびｄｖ／ｄｔに依存し、この点において、ゲートドライバは、デバイスを再トリガしてもよく、または再トリガしなくてもよい。オン状態期間中の逆阻止モードにおけるＲＢ－ＩＧＣＴのこの予測不能で制御不能な挙動は、システムにおける望ましくない挙動、例えば、一方向ブレーカ内の連続的な負のリーク電流などを引き起こすことがあり、冷却システム設計に依存して、デバイスの過熱も引き起こすことがある。

[0032]本明細書において説明される実施形態において、混合信号解決策（アナログ＋デジタル）は、高、中間、および低ｄｉ／ｄｔ短絡事象の検出のために提供され、混合信号解決策はまた、厄介なトリップにつながり得るノイズおよび過渡を除去する。アナログ回路は、中間ｄｉ／ｄｔから低ｄｉ／ｄｔ短絡事象、故障電流方向を選択的に検出するソフトウェアアルゴリズムと協調して、高ｄｉ／ｄｔ短絡事象を選択的に検出し、電流方向および過負荷条件に基づいて、トリップ閾値を提供する。混合信号解決策は、ＲＢ－ＩＧＣＴベースのソリッドステートサーキットブレーカおよび同様の特性を有する他のデバイスの、（双方向ブレーカのための）予防制御および（一方向ブレーカにおける）ダイオードのような制御のために、オン状態とオフ状態との両方の期間中に、パワー半導体の電圧極性を検出する。混合信号解決策は、電流方向ならびに負荷側の故障およびソース側の故障に基づいて、選択的なトリップ電流および電流微分閾値を提供し、これらは、負荷とソースの両方である分岐（例えば、バッテリエネルギー貯蔵システムおよび再生コンバータ）のために有用である。混合信号解決策は、故障検出回路および電圧極性検出回路のためのプログラム可能なハードウェアも提供する。

[0033]図３は、例示的な実施形態におけるソリッドステートサーキットブレーカ（ＳＳＣＢ）３０２のブロック図を描く。ＳＳＣＢ３０２は、ＳＳＣＢ３０２について本明細書において説明される機能を行う、任意の構成要素、システム、またはデバイスを備える。ＳＳＣＢ３０２は、機能を行う様々なディスクリート素子に関して説明されることになる。これらの要素は、異なる実施形態において組み合わされてもよく、および／または、他の実施形態において異なるディスクリート素子へセグメント化されてもよい。

[0034]この実施形態において、ＳＳＣＢ３０２は、電力配電システムの異なるＤＣ配電分岐３０６、３０８との間の電流パス３０４を選択的に制御する。ＤＣ配電分岐３０６、３０８は、ソース、負荷、またはソースと負荷との組み合わせに電気的に結合され得る。例えば、ＤＣ配電分岐３０６、３０８は、バッテリエネルギー貯蔵システムに結合されてもよく、これは、負荷であること（バッテリエネルギー貯蔵システムを充電する場合）と、ソースであること（バッテリエネルギー貯蔵システムが、電力配電システムの他のＤＣ配電分岐へ電力を提供する場合）との間で切り替わり得る。

[0035]この実施形態において、ＳＳＣＢ３０２は、電流パス３０４において電流感知回路３１０とパワー半導体３１２とを備える。電流感知回路３１０は、電流パス３０４における電流を感知する。電流感知回路３１０は、電流パス３０４における電流の大きさと、電流パス３０４における電流の方向とを感知し得、この方向は、ＤＣ配電分岐３０６、３０８が負荷として動作するか、またはソースとして動作するかに依存して変動する。パワー半導体３１２は、電流パス３０４において電流が流れるかどうかを選択的に制御する。パワー半導体３１２は、様々な実施形態において、ＲＢ－ＩＧＣＴデバイス、非対称ＩＧＣＴデバイス、炭化ケイ素（ＳｉＳｉＣ）絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：insulated-gate bipolar transistor）デバイス、ＳｉＳｉＣ金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス、炭化ケイ素（ＳｉＣ）接合ゲート電界効果トランジスタ（ＪＦＥＴ：junction-gate field-effect transistor）デバイス、ＳｉＣ電界効果のトランジスタ（ＦＥＴ）デバイス、または他のタイプのソリッドステートスイッチ（および、その組み合わせ）を備え得る。この実施形態において、マイクロコントローラユニット（ＭＣＵ）３１４は、パワー半導体３１２の動作を制御する制御信号３１６を提供する。この実施形態において、ＭＣＵ３１４は、アナログ－デジタル変換器（ＡＤＣ）３１８、３２０を含み、ただし、他の実施形態において、ＡＤＣ３１８、３２０は、ＭＣＵ３１４から分離される。

[0036]電流感知回路３１０の出力（すなわち、第１の出力）は、ＭＣＵ３１４のＡＤＣ３１８へ提供される。いくつかの実施形態において、制御信号３１６は、通信チャネルを通じて送信される適当な電圧および／または電流バイアスを介して、パワー半導体３１２のゲート（または等価な端子）を直接制御するために使用される。様々な実施形態において、通信チャネルは、電気、光、電磁気、および／または、これらの組み合わせである。他の実施形態において、制御信号３１６は、パワー半導体４１２の導通状態を制御するために、パワー半導体４１２のドライバおよび／またはコントローラへコマンドを送信するために使用される。

[0037]この実施形態において、ＳＳＣＢ３０２は、電圧極性検出回路３２２と、トリップレベルセレクタ３２４と、高ｄｉ／ｄｔ故障検出回路３２６とをさらに備える。電圧極性検出回路３２２は、パワー半導体３１２にかかる電圧を測定する。電圧極性検出回路３２２の出力は、ＭＣＵ３１４のＡＤＣ３２０へ提供される。トリップレベルセレクタ３２４は、電流パス３０４を通って流れる電流の方向に基づいて、トリップレベルを修正するために使用される。

[0038]この実施形態において、電流感知回路３１０の出力は、様々なタイプの故障事象を識別するために、アナログ回路（すなわち、トリップレベルセレクタ３２４および高ｄｉ／ｄｔ故障検出回路３２６）と、デジタル回路（すなわち、ＭＣＵ３１４のＡＤＣ３１８）の両方へ提供される。検出された故障は、高ｄｉ／ｄｔ故障波形１０２と、中間ｄｉ／ｄｔ故障波形１０４と、低ｄｉ／ｄｔ故障波形１０６とを含む（図１を参照）。検出された故障は、ソースと負荷の両方に対する故障をさらに含む。さらに、電圧極性検出回路３２２の出力は、パワー半導体３１２にわたる極性を識別するために、ＭＣＵ３１４によって処理され、これは、電流パス３０４を通る電流フローの方向を決定および／または予測するために使用される。いくつかの実施形態において、トリップレベルセレクタ３２４は、アナログ回路、デジタル回路、またはアナログとデジタル回路との組み合わせとして実装され得る。例えば、トリップレベルセレクタ３２４は、プログラマブルロジックデバイス、高速ＡＤＣ、マイクロコントローラ、または、これらの組み合わせを使用して実装されてもよい。

[0039]この実施形態において、高ｄｉ／ｄｔ故障検出回路３２６は、高ｄｉ／ｄｔ故障電流が検出される場合、ＭＣＵ３１４における割り込みをトリガし得る第２の出力を生成する高速アナログ回路である。高ｄｉ／ｄｔ故障検出回路は、高ｄｉ／ｄｔ検出帯域幅を有する（例えば、高ｄｉ／ｄｔ故障検出回路３２６は、高いカットオフ周波数応答を有し、これは、高ｄｉ／ｄｔ故障検出回路３２６が高ｄｉ／ｄｔ故障電流に応答することを可能にする）。

[0040]割り込みを使用して、ＭＣＵ３１４は、パワー半導体３１２に対して印加される制御信号３１６を使用してＳＳＣＢ３０２を通じて電流パス３０４を無効にするために迅速に動作することができる。中間ｄｉ／ｄｔ故障および低ｄｉ／ｄｔ故障は、電圧極性検出回路３２２がパワー半導体３１２の極性をＭＣＵ３１４へ提供する状態で、電流感知回路３１０およびＡＤＣ３１８を使用して、電流パス３０４における電流を測定することによって検出される。トリップ電流レベルに到達した場合、ＭＣＵ３１４は、制御信号３１６を利用して電流パス３０４を無効にするためにパワー半導体３１２の導通状態を選択的に制御するべく、この情報に基づいて動作する。ＡＤＣ３１８は、高ｄｉ／ｄｔ故障検出回路３２６よりも低いｄｉ／ｄｔ検出帯域幅を有する（例えば、ＡＤＣ３１８は、高ｄｉ／ｄｔ故障検出回路３２６よりも低いカットオフ周波数応答を有する）。ＡＤＣ３１８に対する比較的低い帯域幅実装の使用は、大きい範囲の値にわたるｄｉ／ｄｔ故障の検出を実装することに関連付けられるコストを低減する。

[0041]図４は、例示的な実施形態における別のＳＳＣＢ４０２のブロック図である。ＳＳＣＢ４０２は、ＳＳＣＢ４０２について本明細書において説明される機能を行う、任意の構成要素、システム、またはデバイスを備える。ＳＳＣＢ４０２は、機能を行う様々なディスクリート素子に関して説明されることになる。これらの素子は、異なる実施形態において組み合わされてもよく、および／または、他の実施形態において異なるディスクリート素子へセグメント化されてもよい。

[0042]この実施形態において、ＳＳＣＢ４０２は、電力配電システムの異なるＤＣ配電分岐４０６、４０８間の電流パス４０４を選択的に制御する。ＤＣ配電分岐４０６、４０８は、ソース、負荷、またはソースと負荷との組み合わせに電気的に結合される。例えば、ＤＣ配電分岐４０６、４０８は、バッテリエネルギー貯蔵システムに電気的に結合されてもよく、これは、負荷であること（バッテリエネルギー貯蔵システムを充電する場合）と、ソースであること（バッテリエネルギー貯蔵システムが、電力配電システムへ電力を提供する場合）との間で切り替わり得る。

[0043]この実施形態において、ＳＳＣＢ４０２は、電流パス４０４において電流感知回路４１０とパワー半導体４１２とを備える。電流感知回路４１０は、電流パス４０４における電流を感知する。電流感知回路４１０は、ＤＣ配電分岐４０６、４０８が負荷として動作するか、またはソースとして動作するかに基づいて、電流パス４０４における電流の方向が変動する状態で、電流パス４０４における電流の大きさと、電流パス４０４における電流の方向とを感知し得る。パワー半導体４１２は、電流パス４０４において電流が流れるかどうかを選択的に制御する。パワー半導体４１２は、図３のパワー半導体３１２に関して論じられたものと同様の、ＲＢ－ＩＧＣＴデバイスまたは他のタイプのソリッドステートスイッチを様々な実施形態において備え得る。

[0044]この実施形態において、デジタル処理ユニット（ＤＰＵ）４１４は、パワー半導体４１２の動作を制御する制御信号４１６を提供する。ＤＰＵ４１４は、プログラマブルロジックデバイス、マイクロコントローラ、デジタル信号プロセッサ、または、これらの組み合わせを含み得る。この実施形態において、ＤＰＵ４１４は、アナログ－デジタル変換器（ＡＤＣ）４１８、４２０を含み、ただし、他の実施形態において、ＡＤＣ４１８、４２０は、ＤＰＵ４１４から分離される。電流感知回路４１０の出力は、コンディショニング回路４２２へ提供され、出力は、次いで、ＤＰＵ４１４のＡＤＣ４１８へ提供される。コンディショニング回路４２２は、例えば、ノイズフィルタリング、信号クランプ、信号クリッピング、極性整流、および／または電流感知回路４１０によって出力される信号に対する信号スケーリングを提供し得る。集合的に、電流感知回路４１０およびコンディショニング回路４２２は、図３の電流感知回路３１０に対応し得る。

[0045]この実施形態において、ＳＳＣＢ４０２は、電圧極性検出回路４２４と、電圧および信号分離回路４２６とをさらに備える。電圧極性検出回路４２４は、パワー半導体４１２にかかる電圧を測定し、電圧および信号分離回路４２６は、パワー半導体４１２から読み取られる電圧の分離を提供する。電圧および信号分離回路４２６は、ＳＳＣＢ４０２のパワー半導体４１２（パワー半導体４１２がオフ状態にある場合）および低電圧回路にかかる高電圧間の分離を提供する。

[0046]電圧極性検出回路４２４の出力は、ＤＰＵ４１４のＡＤＣ４２０へ提供され、ＤＰＵ４１４は、パワー半導体４１２にかかる電圧極性および／またはパワー半導体４１２にかかる電圧に少なくとも部分的に基づいて、ＳＳＣＢ４０２の動作を制御するロジック４２８を実装する。集合的に、電圧および信号分離回路４２６、電圧極性検出回路４２４、ＡＤＣ４２０、およびロジック４２８は、ＳＳＣＢ４０２に対する混合信号ベースの電圧極性検出、予防制御、およびダイオードのような動作を提供する、ＳＳＣＢ４０２のための制御ブロック４３０を実装する。

[0047]この実施形態において、コンディショニング回路４２２の出力は、異なるタイプの故障事象を識別するために、アナログ回路（すなわち、高ｄｉ／ｄｔ故障検出回路４３２）とデジタル回路（すなわち、ＤＰＵ４１４のＡＤＣ４１８）の両方へ提供される。検出された故障は、高ｄｉ／ｄｔ故障波形１０２と、中間ｄｉ／ｄｔ故障波形１０４と、低ｄｉ／ｄｔ故障波形１０６とを含む（図１を参照）。検出された故障は、ソースと負荷の両方に対する故障をさらに含む。

[0048]この実施形態において、高ｄｉ／ｄｔ故障検出回路４３２は、高速アナログ回路であり、その出力は、ロジックゲート４３６へ提供される。高ｄｉ／ｄｔ故障検出回路４３２は、高ｄｉ／ｄｔ検出帯域幅を有する（例えば、高ｄｉ／ｄｔ故障検出回路４３２は、高いカットオフ周波数応答を有し、これは、高ｄｉ／ｄｔ故障検出回路４３２が高いｄｉ／ｄｔ故障電流に応答することを可能にする）。ＡＤＣ４１８は、高ｄｉ／ｄｔ故障検出回路４３２よりも低いｄｉ／ｄｔ検出帯域幅を有する（例えば、ＡＤＣ４１８は、高ｄｉ／ｄｔ故障検出回路４３２よりも低いカットオフ周波数応答を有する）。ＡＤＣ４１８に対する比較的低い帯域幅の実装の使用は、大きい範囲の値にわたるｄｉ／ｄｔ故障の検出を実装することに関連付けられるコストを低減する。

[0049]ロジックゲート４３６の出力は、混合信号ラッチ４３８へ提供される。ロジックゲート４３６は、高ｄｉ／ｄｔ故障検出回路４３２の出力をＤＰＵ４１４のためのデジタルフォーマットに変換すること、高ｄｉ／ｄｔ故障検出回路４３２の出力を二次条件が満たされるまでラッチすること（例えば、ＤＰＵ４１４は、ロジックゲート４３６のラッチされた状態をクリアする）、高ｄｉ／ｄｔ故障検出回路４３２の出力のロジック反転、多重化等を行うことを含む、様々な機能を実装し得る。

[0050]混合信号ラッチの出力は、ＤＰＵ４１４においてハードウェア割り込みを選択的に生成し得る。この制御パスにおけるシーケンスアナログおよびデジタルロジックは、高ｄｉ／ｄｔ故障電流（例えば、高ｄｉ／ｄｔ故障波形１０２）が検出される場合、ＤＰＵ４１４における割り込みをトリガする。割り込みを使用して、ＤＰＵ４１４は、パワー半導体４１２に対する制御信号４１６を修正することによってＳＳＣＢ４０２を通じて電流パス４０４を無効にするために迅速に動作する。中間ｄｉ／ｄｔ故障（例えば、中間ｄｉ／ｄｔ故障波形１０４）および低ｄｉ／ｄｔ故障（例えば、低ｄｉ／ｄｔ故障波形１０６）は、電流感知回路４１０、コンディショニング回路４２２、およびＡＤＣ４１８を使用して、電流パス４０４における電流を測定することによって検出される。ＤＰＵ４１４は、トリップ電流レベルに到達した場合、パワー半導体４１２の導通状態を制御する制御信号３１６を利用して電流パス３０４を選択的に無効にするために、この情報に少なくとも部分的に基づいて動作する。

[0051]この実施形態において、電流極性検出器４３４およびロジックゲート４３６は、ＳＳＣＢ４０２における正の故障電流と負の故障電流の両方についての閾値選択を実装する制御ブロック４４０を集合的に形成する。この機能性は、ＤＰＵ４１４によって生成される基準選択信号４４２によって部分的に実装される。基準選択信号４４２は、高ｄｉ／ｄｔ故障が発生した場合にＤＰＵ４１４において割り込みを生成させるトリップ電流閾値を、電流パス４０４における電流の方向に基づいて修正する。集合的に、制御ブロック４４０の要素は、トリップレベルセレクタ３２４（図３を参照）に関して前述した機能性を実装し得る。

[0052]この実施形態において、高ｄｉ／ｄｔ故障検出回路４３２、制御ブロック４４０、混合信号ラッチ４３８、およびロジック４４４は、ＳＳＣＢ４０２のための混合信号ベースの高ｄｉ／ｄｔ故障保護システムを実装する制御ブロック４４６を集合的に形成する。どのように高ｄｉ／ｄｔ故障保護システムが動作するかを実装することと修正することの両方を行うために、ロジックがＤＰＵ４１４によって実装される。さらに、ＤＰＵ４１４のデジタル－アナログ変換器（ＤＡＣ）４４８は、プログラム可能な基準４５０、４５２、および４５４を生成し、これらは、高ｄｉ／ｄｔ故障検出回路４３２と電圧極性検出回路４２４の両方の動作を修正する。具体的には、プログラム可能な基準４５０、４５２は、電流方向に基づいて、高ｄｉ／ｄｔ故障検出回路４３２についてのトリップ閾値を修正する。プログラム可能な基準４５４は、電圧極性検出回路４２４についての閾値を修正するために使用され得る。オン状態（すなわち、導通）期間中に、パワー半導体４１２は、電流および電流のｄｉ／ｄｔに依存して、数ボルト（例えば、０から５ボルト）の電圧降下を有し得る。オフ状態（すなわち、非導通）において、パワー半導体４１２は、システム電圧（例えば、４００ボルトから約２０００ボルト）にほぼ等しい電圧を有することになる。閾値は、パワー半導体４１２のタイプに基づいて決定され得る。例えば、ＲＢ－ＩＧＣＴデバイスにおいて、閾値は、オン状態電圧を超える十分なマージンを有するように約５ボルトであってもよく、ＩＧＢＴまたはＭＯＳＦＥＴ型パワー半導体４１２において、閾値は、約１０ボルトであってもよい。

[0053]１つの実施形態において、高ｄｉ／ｄｔ故障検出回路４３２は、電流パス４０４を通って流れるＳＳＣＢ４０２の瞬間電流を区別するために使用される。電流の微分（ｄｉ／ｄｔ）は、比例する信号電圧レベルをもたらす。比例する信号電圧レベルは、次いで、比較の目的のために、修正された電圧基準を生成するために使用される。修正された電圧基準は、ひいては、故障ｄｉ／ｄｔの大きさに基づいて、故障検出時間を変更する。この微分器および修正された電圧基準の正確なチューニングは、高速の負荷過渡期間中に誤ったトリップがないことも保証しながら、非常に高いｄｉ／ｄｔにおいてもＳＳＣＢ４０２の安全なトリップを保証するために使用される。異なる故障電流ｄｉ／ｄｔ値に対する高ｄｉ／ｄｔ故障検出回路４３２の応答の例として、非常に高いｄｉ／ｄｔ故障電流の場合、故障信号は、数百ナノ秒以内に生成されることになる。より低いｄｉ／ｄｔ故障電流の場合、故障信号を生成するために、数マイクロ秒以上を要し得る。この自動的な時間遅延生成は、故障期間中のパワー半導体４１２の安全なターンオフを保証するために使用される。基準は、チューニングされたプログラム可能な基準４５０、４５２とされ得る。混合信号ラッチ４３８は、いったん故障信号が生み出されると、ＤＰＵ４１４またはエンドユーザが混合信号ラッチ４３８をリセットするまで、故障信号がラッチされたままであることを保証する。

[0054]９００ボルトのＤＣシステム電圧における１マイクロ秒当たり約５２０アンペアの故障ｄｉ／ｄｔ期間中の保護のための、この解決策の例示的な実験的試験波形５００が、図５に描かれている。図５は、故障保護期間中のＲＢ－ＩＧＣＴベースのパワー半導体４１２についての、制御信号４１６に対応するＶＧＳ５０２と、アノード－カソード電圧５０４と、アノード電流５０６とを描いている。図５は、混合信号ラッチ４３８の出力５０８も例示する。図５に示されるように、故障が発生した後、故障信号を生成およびラッチするために、約４マイクロ秒を要し、パワー半導体４１２をオフするために、さらに４マイクロ秒を要する。

[0055]図６は、例示的な実施形態における、この実装のための異なるアナログ成分およびデジタル成分のタイミング遅延分布６００を描く。図６は、故障閾値に到達した時からパワー半導体４１２において電流が減少し始めるまでの総遅延が、約８マイクロ秒であることを例示する。この遅延は、電流感知回路４１０の応答時間に関連付けられたセンサ遅延６０２と、コンディショニング回路４２２を通じた伝播遅延に関連付けられたフィルタ遅延６０４と、高ｄｉ／ｄｔ故障検出回路４３２における故障を検出し、ロジックゲート４３６および混合信号ラッチ４３８を通じて検出信号を伝播することに関連付けられた検出遅延６０６と、混合信号ラッチ４３８によって生成された割り込みを処理し、制御信号４１６をアサートするための、ＤＰＵ４１４における遅延に関連付けられたＤＰＵ遅延６０８とを含む。総遅延は、制御信号４１６をＤＰＵ４１４からパワー半導体４１２へ伝播することに関連付けられた遅延であるチャネル遅延６１０と、ドライバが制御信号４１６に基づいてパワー半導体４１２の導通を修正する前の、パワー半導体４１２のドライバにおける遅延に関連付けられたドライバ遅延６１２と、パワー半導体４１２が、電流パス４０４を通る電流を低減するようにドライバ回路によって命じられた場合に、電流を低減し始める前の時間遅延に関連付けられた通信遅延６１４とによって、さらに生成される。

[0056]図７は、例示的な実施形態における、高ｄｉ／ｄｔ電流故障の検出のためのアナログ回路の回路図７００を描く。ＳＳＣＢ４０２が、閾値Ｉ_tにおけるトリップを開始する場合、故障ｄｉ／ｄｔはｙであり、制御遅延はｄであり、ＳＳＣＢ４０２は、ｅｑ（１）：Ｉ_peak＝Ｉ_t＋ｙ＊ｄとして、故障に割り込むことになる。アナログ故障感知回路における遅延は、ピーク故障電流に誤差ｙ＊ｄをもたらす。故障ｄｉ／ｄｔの大きさに関わらず、ＳＳＣＢが同じピーク故障電流レベルにおいてトリップすることを保証するために、この誤差が補償されることを必要とする。可変（ｄｉ／ｄｔ依存）閾値についてのｅｑは、ｅｑ（２）Ｉ_t(ref)＝Ｉ_t－ｋ＊ｙ_estによって与えられ、ただし、ｋ＝Ｒ＊Ｃであり、ただし、ｋは、チューニング可能な定数であり、ｙ_estは、推定される故障ｄｉ／ｄｔである。比較器の出力７０２は、ロジックゲート４３６へ提供され得、高ｄｉ／ｄｔ故障が検出された場合にアサートされる。

[0057]図４を再び参照すると、正の故障電流および負の故障電流についての閾値選択を実装する制御ブロック４４０は、電流パス４０４を通る故障電流の方向に基づいた、トリップ閾値の選択を可能にする。高ｄｉ／ｄｔ故障検出回路４３２は、一実施形態において、電流の方向とは無関係に、ｄｉ／ｄｔの大きさに応答する。高ｄｉ／ｄｔ故障検出回路４３２の出力は、故障電流の各方向に対応する、２つの独立したトリップ基準信号を修正するために使用され得る。これらの基準信号は、プログラム可能な基準４５０、４５２を通じて設定され得る。感知された故障電流は、２つのトリップ信号を生成するために、これらの修正された基準信号の各々と比較される。これらの信号は、次いで、ＤＰＵ４１４において故障信号を生成するためにトリップ信号のどちらかを混合信号ラッチ４３８へ渡すべく、ロジックゲート４３６によってゲートされる。図４において、２つの選択信号が示されており、１および２として識別されている。２として表記された選択信号は、ＤＰＵ４１４のＩ／Ｏピンから到来する。電流パス４０４を通る一方向のみの導電のためのパワー半導体４１２が任意の瞬間に有効にされる場合、制御信号４１６は、導通の方向に関する情報を含有する。それゆえに、これらは、故障トリップのためのアクティブ基準を選択するために直接使用され得る。しかしながら、電流パス４０４を通る両方の方向の導通のためのパワー半導体４１２が有効にされる場合、選択信号は、ＡＤＣ４１８によって測定された電流信号に基づくべきである。１として表記された選択信号は、電流極性検出器４３４によって生成され、電流極性検出器４３４は、コンディショニング回路４２２の出力によって生成された電流測定に基づいて、電流パス４０４を通る導通の方向を決定する。このプロセスは、より直接的であり、ＳＳＣＢ４０２のために使用されるゲート戦略（すなわち、パワー半導体４１２のうちのどれがオンであり、どれがオフであるかが、いくつかの実施形態において、電流の方向に基づいて実装される）に依存しない。

[0058]しかしながら、１として表記された選択信号を使用することは、２として表記された選択信号を使用することよりも、ノイズを生じやすい。それゆえに、電流極性検出器４３４の設計において十分なノイズマージンが組み込まれることを保証するように注意しなければならない。また、電流極性検出器４３４を通じた遅延が、トリップ信号を生成するために高ｄｉ／ｄｔ故障検出回路４３２のために要される時間を越えないことが保証されなければならない。さもなければ、選択信号１の使用は、故障検出時間に遅延を追加することがあり、これは、高ｄｉ／ｄｔ故障についてのトリップ速度を阻害し得る。

[0059]パワー半導体４１２に対する混合信号ベースの電圧極性検出、予防制御、およびダイオードのような動作を実装する制御ブロック４３０は、オン状態とオフ状態の両方の期間中に、パワー半導体４１２の電圧測定を提供する。図８は、例示的な実施形態における電圧測定回路８００を描く。電圧測定回路８００は、（＋／－１ボルトのオーダで）オン状態電圧を正確に測定するとともに、電圧が一定の閾値よりも高いかどうかを検出する。電圧測定回路８００によって感知される端子８０２、８０４間の電圧測定は、ロジック４２８が電圧極性を監視し、適当なアクションを取ることができるように、分離され、（例えば、出力８０６を介して）ＤＰＵ４１４のＡＤＣ４２０へ提供される。

[0060]いくつかの実施形態において、ＤＰＵ４１４は、パワー半導体４１２の電圧極性に基づいたいくつかのアクションを実装する。１つのアクションは、ＳＳＣＢ４０２が双方向ブレーカである場合の、逆並列接続されたパワー半導体４１２の予防的ターンオンである。具体的には、一度に（正確な導通方向における）パワー半導体４１２のうちの１つのみがオンにされ得る。これは、電流の流れと反対の方向において引き起こされた故障がある場合に、自然な保護を保証する。両方の逆並列パワー半導体４１２が常時オンに維持される場合、上述された故障が発生するとすぐに、それまで導通していなかったパワー半導体４１２が、故障電流を導通し始めることになる。これは、故障ｄｉ／ｄｔが非常に高い場合に問題になり得る。なぜならば、逆並列パワー半導体４１２を正確にオフにするのに十分な時間がないことがあるからである。正確なターンオフ手順なしでは、逆並列パワー半導体４１２内に循環電流があり得、これは、ＳＳＣＢ４０２の信頼性に影響を与え得る。

[0061]制御ブロック４３０によって提供される電圧極性検出解決策は、ＳＳＣＢ４０２にかかる電圧の極性を感知することによって、電流の極性を識別することに間接的に役立つ。そのため、ＤＰＵ４１４上で実行されるソフトウェアは、導通方向における電流の流れを可能にするために、正確なパワー半導体４１２をオンにし得る。電力または電流の反転期間中、ＳＳＣＢ４０２にかかる電圧が反転し、電流が０になるとすぐに、ＤＰＵ４１４が極性における反転を検出し、もう一方のパワー半導体４１２をオンにするまで、電流は０のままである。いくつかの場合において、これは、電流波形において小さなデッドバンド（数十マイクロ秒以上）を生み出すことがある。図９は、例示的な実施形態における、電圧極性検出に基づいた予防制御についての実験結果を示すグラフ９００を描き、図１０は、グラフ９００の領域９０２を描く。図９は、複数のパワー半導体４１２を通る総電流９０４と、複数のパワー半導体４１２のうちの１つを通る電流９０６と、ＳＳＣＢ４０２にかかる電圧９０８と、ＡＤＣ４２０における電圧９１０とを例示する。図１０は、領域９０２を例示しており、領域９０２は、アクティブなパワー半導体デバイス４１２をゼロクロス電流において切り替える場合の、約２００マイクロ秒のデッドバンドを描く。

[0062]ＤＰＵ４１４が、パワー半導体４１２の電圧極性に基づいて実装し得る別のアクションは、ＳＳＣＢ４０２が一方向のブレーカである場合に、ダイオードと同様にＳＳＣＢ４０２を動作することを含む。一方向ブレーカには、両方の方向において電圧をブロックし、１つの方向のみにおいて電流の流れを可能にすることが課される。これは、パワー半導体４１２についての逆直列構成によって達成され得る。しかし、パワー半導体がＲＢ－ＩＧＣＴデバイスを備える場合、１つのＲＢ－ＩＧＣＴは、ＲＢ－ＩＧＣＴの逆阻止能力に起因して、この機能性を達成するために使用され得る。しかしながら、ＲＢ－ＩＧＣＴは、逆電圧下にある場合、それらのオン状態期間中に負のリーク電流を示す。このリーク電流は、連続的に流れることがあり、他の問題に加えて、ＲＢ－ＩＧＣＴの過熱を生み出すことがある。

[0063]制御ブロック４３０によって提供される電圧極性検出解決策は、極性反転を検出し、ＤＰＵ４１４は、ＲＢ－ＩＧＣＴをオフにする。いったんオフにされると、ＤＰＵ４１４は、パワー半導体４１２の電圧極性が正になったかどうかをチェックするために、ＡＤＣ４２０を利用して極性を監視する。次いで、正極性が検出された場合、ＲＢ－ＩＧＣＴは再びオンにされる。これは、ＲＢ－ＩＧＣＴを使用して、ＳＳＣＢ４０２の一方向バージョンにおいてダイオードのような挙動が実装されることを可能にする。図１１は、例示的な実施形態において、ＳＳＣＢ４０２が、パワー半導体４１２のためのＲＢ－ＩＧＣＴを使用して一方向ブレーカとして構成される場合の、ダイオードのような挙動を例示するグラフ１１００である。グラフ１１００は、ＡＤＣ４２０に対するＡＤＣ入力電圧１１０２と、ＲＢ－ＩＧＣＴについてのゲート制御信号１１０４と、ＲＢ－ＩＧＣＴによって導通される電流１１０６と、ＲＢ－ＩＧＣＴにかかる電圧１１０８とを例示する。

[0064]図１２は、例示的な実施形態における、ＳＳＣＢを動作させる方法１２００のフローチャートである。ＳＳＣＢは、第１のｄｉ／ｄｔ検出帯域幅を有するアナログ故障検出回路と、第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有する少なくとも１つのＡＤＣとを含む。方法１２００は、図１～図１１に関して図示および説明された、１つまたは複数のシステムによって行われ得る。

[0065]方法１２００は、（ａ）少なくとも１つのＡＤＣを利用して、電流感知回路の第１の出力のサンプルを生成すること（１２０２）によって始まり、ここで、第１の出力は、ＳＳＣＢの電流パスを通る電流を表す。例えば、ＭＣＵ３１４のＡＤＣ３１８は、電流感知回路４１０（図３を参照）の出力のサンプルを生成する。

[0066]方法１２００は、（ｂ）サンプルに基づいて、電流パスを通る電流を計算すること（１２０４）に続く。例えば、ＭＣＵ３１４は、ＡＤＣ３１８によって生成されたサンプル値を、電流パス３０４（図３を参照）を通って流れる電流の表現へ変換する。

[0067]方法１２００は、（ｃ）電流パスを通る計算された電流が、ＳＳＣＢについてのトリップ電流レベルを超えるかどうかを決定すること（１２０６）に続く。例えば、ＭＣＵ３１４は、電流パス３０４を通って流れる計算された電流がトリップ電流レベル（図３を参照）よりも大きいかどうかを決定するために、計算された電流とＭＣＵ３１４において貯蔵されたトリップ電流レベルとを比較する。

[0068]方法１２００は、（ｄ）計算された電流がＳＳＣＢについてのトリップ電流レベルを超えると決定することに応答して、ＳＳＣＢを通る電流パスを無効にすること（１２０８）に続く。例えば、ＭＣＵ３１４は、パワー半導体３１２にオフにすることを命令するために制御信号３１６を修正する（図３を参照）。

[0069]方法１２００は、（ｅ）（ａ）、（ｂ）、および（ｃ）と同時に、アナログ故障検出回路の第２の出力がアサートされるかどうかを決定すること（１２１０）に続き、ここで、アナログ故障検出回路は、電流パスを通る電流がＳＳＣＢについてのトリップ電流レベルを超えることに応答して、第２の出力をアサートするように構成される。方法１２００は、（ｆ）第２の出力がアサートされると決定することに応答して、ＳＳＣＢを通る電流パスを無効にすること（１２０８）に続く。例えば、高ｄｉ／ｄｔ故障検出回路３２６は、低ｄｉ／ｄｔ故障および中間ｄｉ／ｄｔ故障を検出するように動作するＭＣＵ３１４と同時におよび非同期で、高ｄｉ／ｄｔ故障を検出するように動作する。高ｄｉ／ｄｔ故障検出回路３２６は、ＭＣＵ３１４における割り込みを生成する出力をアサートし、応答して、ＭＣＵ３１４は、パワー半導体３１２にオフを命令するために制御信号３１６を修正する。ＭＣＵ３１４は、例えば、現在実行しているソフトウェアをサスペンドし、パワー半導体３１２を迅速にオフにするために割り込みハンドラーを実行し得る（図３を参照）。

[0070]任意選択の実施形態において、方法１２００は、アナログ故障検出回路によって、電流パスを通る電流のｄｉ／ｄｔの大きさを決定することと、アナログ故障検出回路によって、電流のｄｉ／ｄｔの大きさに基づいて、トリップ電流レベルの値を修正することとをさらに備える。例えば、高ｄｉ／ｄｔ故障検出回路３２６（図３を参照）は、電流パス３０４を通って流れる電流のｄｉ／ｄｔの大きさを検出し、ｄｉ／ｄｔの大きさに基づいて、トリップ電流レベルを修正する。

[0071]別の任意選択の実施形態において、方法１２００は、電流感知回路の第１の出力に結合されたトリップレベルセレクタによって、電流パスを通る電流の極性を決定することと、トリップレベルセレクタによって、極性に基づいて、トリップ電流レベルの値を修正することとをさらに備える。例えば、トリップレベルセレクタ３２４（図３を参照）は、電流パス３０４を通って流れる電流の極性を検出し、電流の方向に基づいて、トリップ電流レベルを修正する。

[0072]別の任意選択の実施形態において、方法１２００は、極性に基づいて、トリップ電流レベルの値を修正する、少なくとも１つのプログラム可能な基準を生成することと、トリップレベルセレクタまたは少なくとも１つのプログラム可能な基準のいずれかをトリップ電流レベルの値の修正器として選択することとをさらに備える。例えば、ＤＰＵ４１４（図４を参照）は、プログラム可能な基準４５０、４５２を生成するためにＤＡＣ４４８を利用し、プログラム可能な基準４５０、４５２は、高ｄｉ／ｄｔ故障検出回路４３２における正の電流レベルと負のトリップ電流レベルとを修正し、＋／－極性トリップ電流レベルを特定するために、電流極性検出器４３４を使用することまたはプログラム可能な基準４５０、４５２を使用することの間で選択するために、基準選択信号４４２も生成する。

[0073]別の任意選択の実施形態において、方法１２００は、逆並列ソリッドステートスイッチのペアにわたる電圧極性を決定することをさらに備え、ここで、逆並列ソリッドステートスイッチのペアは、ＳＳＣＢを通じて電流パスを選択的に有効および無効にするように構成され、ここで、ＳＳＣＢは、双方向ブレーカとして構成される。この実施形態において、方法１２００は、電圧極性に基づいて、逆並列ソリッドステートスイッチのペアのうちのどちらが導通するかを入れ替えることをさらに備える。例えば、パワー半導体４１２は、逆並列ソリッドステートスイッチを備えてもよく、電圧極性検出回路４２４（およびＡＤＣ４２０）は、パワー半導体４１２の極性を決定するために使用される。ＤＰＵ４１４は、パワー半導体４１２のうちのどちらが導通するかを入れ替えるために制御信号４１６を利用し、これは、パワー半導体４１２の電圧極性から推測される電流の方向に依存する。

[0074]この実施形態において、方法１２００は、電圧が０ボルトの閾値量内にあるかどうかを決定することと、電圧が０ボルトの閾値量内にあると決定することに応答して、逆並列ソリッドステートスイッチのペアをオフにすることとをさらに備える。例えば、ＤＰＵ４１４は、パワー半導体４１２の電圧（電圧極性検出回路４２４およびＡＤＣ４２０を介して検出される）がゼロクロスに近い場合に、パワー半導体４１２の両方をオフにするために制御信号４１６を利用する（図４を参照）。

[0075]別の任意選択の実施形態において、方法１２００は、ＲＢ－ＩＧＣＴにわたる電圧極性が反転されたかどうかを決定することをさらに備え、ここで、ＲＢ－ＩＧＣＴは、少なくとも１つの制御信号に基づいて、ＳＳＣＢを通る電流パスを選択的に有効および無効にするように構成され、ここで、ＳＳＣＢは、一方向ブレーカとして構成される。この実施形態において、方法１２００は、ＲＢ－ＩＧＣＴにわたる電圧極性が反転されたと決定することに応答して、少なくとも１つの制御信号を利用して、ＳＳＣＢを通る電流パスを無効にすることをさらに備える。例えば、ＤＰＵ４１４は、（電圧極性検出回路４２４およびＡＤＣ４２０を介して）パワー半導体４１２の電圧が反転されたと決定し得、ＤＰＵ４１４は、電力半導体４１２をオフにするために制御信号４１６を利用する。

[0076]本明細書において説明される装置および方法の例示的な技術的な効果は、（ａ）高ｄｉ／ｄｔ検出をアナログ回路へオフロードすることによって、ＳＳＣＢコントローラの高速ローディングを低減すること、（ｂ）柔軟なデジタル＋アナログトリップロジックを使用して、厄介なトリップを最小化すること、（ｃ）ハードウェア故障検出システムとソフトウェア故障検出システムの両方の使用に起因して、故障保護の信頼性を増加させること、（ｄ）ＲＢ－ＩＧＣＴベースの一方向ブレーカについての負のリーク電流を軽減すること、および（ｅ）電流の方向に依存して、一度に逆並列デバイスのうちの１つを選択的にオンすることによって、双方向ブレーカの故障保護の強化を提供することのうちの少なくとも１つを含む。

[0077]本開示の様々な実施形態の特定の特徴が、いくつかの図面において示され、他の図面において示されないことがあるが、これは便宜上にすぎない。本開示の原理に従って、ある図面の任意の特徴は、任意の他の図面の任意の特徴と組み合わせて参照され、および／または特許請求され得る。

[0078]この書面による説明は、最良の形態を含む実施形態を開示するために、ならびに、任意のデバイスまたはシステムを作製および使用することと、任意の組み込まれた方法を行うこととを含めて、当業者が実施形態を実施することを可能にするためにも、例を使用する。本開示の特許可能な範囲は、特許請求の範囲によって定義され、当業者に思い浮かぶ他の例を含み得る。そのような他の例は、それらが特許請求の範囲の文字通りの文言と異ならない構造要素を有する場合に、または、それらが特許請求の範囲の文字通りの文言からの実質的でない相違を有する均等な構造要素を含む場合に、特許請求の範囲の範囲内にあるものと意図されている。

Claims (21)

1. ソリッドステートサーキットブレーカ（ＳＳＣＢ）であって、前記ＳＳＣＢは、
   少なくとも１つの制御信号に基づいて、前記ＳＳＣＢを通じて電流パスを選択的に有効および無効にするように構成された少なくとも１つのソリッドステートスイッチと、
   前記電流パスを通る電流を感知し、前記電流を表す第１の出力を生成するように構成された電流感知回路と、
   前記第１の出力に結合され、前記電流パスを通る前記電流が前記ＳＳＣＢについてのトリップ電流レベルを超えることに応答して、第２の出力をアサートするように構成されたアナログ故障検出回路と、ここで、前記アナログ故障検出回路は第１のｄｉ／ｄｔ検出帯域幅を有し、
   前記第２の出力に結合されたコントローラと、を備え、
   前記コントローラは、
   （ａ）少なくとも１つのアナログ－デジタル変換器（ＡＤＣ）を利用して、前記第１の出力のサンプルを生成し、ここで、前記少なくとも１つのＡＤＣは前記第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有し、
   （ｂ）前記サンプルに基づいて、前記電流パスを通る電流を計算し、
   （ｃ）前記電流パスを通る前記計算された電流が前記ＳＳＣＢについての前記トリップ電流レベルを超えるかどうかを決定し、
   （ｄ）前記計算された電流が前記ＳＳＣＢについての前記トリップ電流レベルを超えると決定することに応答して、前記少なくとも１つの制御信号を利用して、前記ＳＳＣＢを通じて前記電流パスを無効にし、
   （ｅ）（ａ）、（ｂ）および（ｃ）と共に、前記第２の出力がアサートされるかどうかを決定し、
   （ｆ）前記第２の出力がアサートされると決定することに応答して、前記少なくとも１つの制御信号を利用して、前記ＳＳＣＢを通じて前記電流パスを無効にする
   ように構成されている、ソリッドステートサーキットブレーカ（ＳＳＣＢ）。
2. 前記アナログ故障検出回路は、
   前記電流パスを通る前記電流のｄｉ／ｄｔの大きさを決定し、
   前記電流の前記ｄｉ／ｄｔの大きさに基づいて、前記トリップ電流レベルの値を修正する
   ようにさらに構成される、請求項１に記載のＳＳＣＢ。
3. 前記電流感知回路の前記第１の出力に結合されたトリップレベルセレクタをさらに備え、前記トリップレベルセレクタが、
   前記電流パスを通る電流の極性を決定し、
   前記極性に基づいて、前記トリップ電流レベルの値を修正する
   ように構成される、請求項１に記載のＳＳＣＢ。
4. 前記極性に基づいて、前記トリップ電流レベルの値を修正する少なくとも１つのプログラム可能な基準を生成するように構成される少なくとも１つのデジタル－アナログ変換器（ＤＡＣ）
   をさらに備え、
   前記コントローラが、前記トリップレベルセレクタまたは前記少なくとも１つのプログラム可能な基準のいずれかを前記トリップ電流レベルの修正器として選択する基準選択信号を生成するようにさらに構成される、請求項３に記載のＳＳＣＢ。
5. 前記少なくとも１つのソリッドステートスイッチが、逆並列ソリッドステートスイッチのペアを備え、前記ＳＳＣＢが、双方向ブレーカとして構成され、
   前記ＳＳＣＢが、逆並列ソリッドステートスイッチの前記ペアにわたる電圧極性を表す第３の出力を生成するように構成された電圧極性検出回路をさらに備え、
   前記コントローラが、
   前記少なくとも１つのＡＤＣを使用して、前記電圧極性検出回路の前記第３の出力を測定し、
   前記測定に基づいて、逆並列ソリッドステートスイッチの前記ペアの前記電圧極性を決定し、
   前記電圧極性に基づいて、逆並列ソリッドステートスイッチの前記ペアのうちのどちらを導通するかを前記少なくとも１つの制御信号を利用して入れ替える
   ようにさらに構成される、請求項１に記載のＳＳＣＢ。
6. 前記コントローラが、
   逆並列ソリッドステートスイッチの前記ペアにわたる電圧が０ボルトの閾値量内にあるかどうかを決定し、
   前記電圧が０ボルトの前記閾値量内にあると決定することに応答して、前記少なくとも１つの制御信号を利用して、逆並列ソリッドステートスイッチの前記ペアをオフにする
   ようにさらに構成される、請求項５に記載のＳＳＣＢ。
7. 前記少なくとも１つのソリッドステートスイッチが、逆阻止集積ゲート整流サイリスタ（ＲＢ－ＩＧＣＴ）を備え、前記ＳＳＣＢが、一方向ブレーカとして構成され、
   前記ＳＳＣＢが、前記ＲＢ－ＩＧＣＴにわたる電圧極性を表す第３の出力を生成するように構成された電圧極性検出回路をさらに備え、
   前記コントローラが、
   前記少なくとも１つのＡＤＣを使用して、前記電圧極性検出回路の前記第３の出力を測定し、
   前記測定に基づいて、前記ＲＢ－ＩＧＣＴにわたる前記電圧極性が反転したかどうかを決定し、
   前記ＲＢ－ＩＧＣＴにわたる前記電圧極性が反転したと決定することに応答して、前記少なくとも１つの制御信号を利用して、前記ＳＳＣＢを通じて前記電流パスを無効にする
   ようにさらに構成される、請求項１に記載のＳＳＣＢ。
8. ソリッドステートサーキットブレーカ（ＳＳＣＢ）を動作させる方法であって、前記ＳＳＣＢは、第１のｄｉ／ｄｔ検出帯域幅を有するアナログ故障検出回路と、前記第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有する少なくとも１つのアナログ－デジタル変換器（ＡＤＣ）とを備え、前記方法が、
   （ａ）前記少なくとも１つのＡＤＣを利用して、電流感知回路の第１の出力のサンプルを生成することと、ここで、前記第１の出力は前記ＳＳＣＢの電流パスを通る電流を表し、
   （ｂ）前記サンプルに基づいて、前記電流パスを通る電流を計算することと、
   （ｃ）前記電流パスを通る前記計算された電流が前記ＳＳＣＢについてのトリップ電流レベルを超えるかどうかを決定することと、
   （ｄ）前記計算された電流が前記ＳＳＣＢについての前記トリップ電流レベルを超えると決定することに応答して、前記ＳＳＣＢを通る前記電流パスを無効にすることと、
   （ｅ）（ａ）、（ｂ）、および（ｃ）と共に、前記アナログ故障検出回路の第２の出力がアサートされるかどうかを決定することと、ここで、前記アナログ故障検出回路が、前記電流パスを通る前記電流が前記ＳＳＣＢについての前記トリップ電流レベルを超えることに応答して、前記第２の出力をアサートするように構成され、
   （ｆ）前記第２の出力がアサートされると決定することに応答して、前記ＳＳＣＢを通る前記電流パスを無効にすることと
   を備える、方法。
9. 前記アナログ故障検出回路によって、前記電流パスを通る前記電流のｄｉ／ｄｔの大きさを決定することと、
   前記アナログ故障検出回路によって、前記電流の前記ｄｉ／ｄｔの前記大きさに基づいて、前記トリップ電流レベルの値を修正することと
   をさらに備える、請求項８に記載の方法。
10. 前記電流感知回路の前記第１の出力に結合されたトリップレベルセレクタによって、前記電流パスを通る前記電流の極性を決定することと、
    前記トリップレベルセレクタによって、前記極性に基づいて、前記トリップ電流レベルの値を修正することと
    をさらに備える、請求項８に記載の方法。
11. 前記極性に基づいて、前記トリップ電流レベルの前記値を修正する少なくとも１つのプログラム可能な基準を生成することと、
    前記トリップレベルセレクタまたは前記少なくとも１つのプログラム可能な基準のいずれかを前記トリップ電流レベルの前記値の修正器として選択することと
    をさらに備える、請求項１０に記載の方法。
12. 逆並列ソリッドステートスイッチのペアにわたる電圧極性を決定することと、ここで、逆並列ソリッドステートスイッチの前記ペアは前記ＳＳＣＢを通じて前記電流パスを選択的に有効および無効にするように構成され、ここで、前記ＳＳＣＢは双方向ブレーカとして構成され、
    前記電圧極性に基づいて、逆並列ソリッドステートスイッチの前記ペアのうちのどちらを導通するかを入れ替えることと
    をさらに備える、請求項８に記載の方法。
13. 逆並列ソリッドステートスイッチの前記ペアにわたる電圧が０ボルトの閾値量内にあるかどうかを決定することと、
    前記電圧が０ボルトの前記閾値量内にあると決定することに応答して、逆並列ソリッドステートスイッチの前記ペアをオフにすることと
    をさらに備える、請求項１２に記載の方法。
14. 逆阻止集積ゲート整流サイリスタ（ＲＢ－ＩＧＣＴ）にわたる電圧極性が反転したかどうかを決定することと、ここで、前記ＲＢ－ＩＧＣＴは、少なくとも１つの制御信号に基づいて、前記ＳＳＣＢを通じて前記電流パスを選択的に有効および無効にするように構成され、ここで、前記ＳＳＣＢは一方向ブレーカとして構成され、
    前記ＲＢ－ＩＧＣＴにわたる前記電圧極性が反転したと決定することに応答して、前記少なくとも１つの制御信号を利用して、前記ＳＳＣＢを通じて前記電流パスを無効にすることと
    をさらに備える、請求項８に記載の方法。
15. ソリッドステートサーキットブレーカ（ＳＳＣＢ）であって、前記ＳＳＣＢは、
    少なくとも１つの制御信号に基づいて、前記ＳＳＣＢを通じて電流パスを選択的に有効および無効にするように構成された少なくとも１つのソリッドステートスイッチと、
    前記電流パスを通る電流を感知し、前記電流を表す第１の出力を生成するように構成された電流感知回路と、
    前記第１の出力に結合され、前記電流パスを通る前記電流が前記ＳＳＣＢについてのトリップ電流レベルを超えることに応答して、第２の出力をアサートするように構成されたアナログ故障検出回路と、ここで、前記アナログ故障検出回路は第１のｄｉ／ｄｔ検出帯域幅を有し、
    前記第１の出力のサンプルを生成するように構成された少なくとも１つのアナログ－デジタル変換器（ＡＤＣ）と、ここで、前記少なくとも１つのＡＤＣは前記第１のｄｉ／ｄｔ検出帯域幅よりも小さい第２のｄｉ／ｄｔ検出帯域幅を有し、
    コントローラと、を備え、
    前記コントローラは、
    前記第２の出力が前記アナログ故障検出回路によってアサートされていること、または、
    前記電流パスを通る電流が前記ＳＳＣＢについての前記トリップ電流レベルを超えることを前記サンプルが示すこと、
    のいずれかを非同期に決定することに応答して、前記少なくとも１つの制御信号を利用して、前記ＳＳＣＢを通じて前記電流パスを無効にするように構成されている、ソリッドステートサーキットブレーカ（ＳＳＣＢ）。
16. 前記アナログ故障検出回路が、
    前記電流パスを通る前記電流のｄｉ／ｄｔの大きさを決定し、
    前記電流の前記ｄｉ／ｄｔの前記大きさに基づいて、前記トリップ電流レベルの値を修正する
    ようにさらに構成される、請求項１５に記載のＳＳＣＢ。
17. 前記電流感知回路の前記第１の出力に結合されたトリップレベルセレクタをさらに備え、ここにおいて、前記トリップレベルセレクタが、
    前記電流パスを通る前記電流の極性を決定し、
    前記極性に基づいて、前記トリップ電流レベルの値を修正する
    ように構成される、請求項１５に記載のＳＳＣＢ。
18. 前記極性に基づいて、前記トリップ電流レベルの前記値を修正する少なくとも１つのプログラム可能な基準を生成するように構成される少なくとも１つのデジタル－アナログ変換器（ＤＡＣ）をさらに備え、
    ここで、前記コントローラは、前記トリップレベルセレクタまたは前記少なくとも１つのプログラム可能な基準のいずれかを前記トリップ電流レベルの修正器として選択する基準選択信号を生成するようにさらに構成される、請求項１７に記載のＳＳＣＢ。
19. 前記少なくとも１つのソリッドステートスイッチは逆並列ソリッドステートスイッチのペアを備え、前記ＳＳＣＢは双方向ブレーカとして構成され、
    前記ＳＳＣＢが、逆並列ソリッドステートスイッチの前記ペアにわたる電圧極性を表す第３の出力を生成するように構成された電圧極性検出回路をさらに備え、
    前記コントローラが、
    前記少なくとも１つのＡＤＣを使用して、前記電圧極性検出回路の前記第３の出力を測定し、
    前記測定に基づいて、逆並列ソリッドステートスイッチの前記ペアにわたる前記電圧極性を決定し、
    前記電圧極性に基づいて、逆並列ソリッドステートスイッチの前記ペアのうちのどちらを導通するかを、前記少なくとも１つの制御信号を利用して入れ替える
    ようにさらに構成される、請求項１５に記載のＳＳＣＢ。
20. 前記コントローラが、
    逆並列ソリッドステートスイッチの前記ペアにわたる電圧が０ボルトの閾値量内にあるかどうかを決定し、
    前記電圧が０ボルトの前記閾値量内にあると決定することに応答して、前記少なくとも１つの制御信号を利用して、逆並列ソリッドステートスイッチの前記ペアをオフにする
    ようにさらに構成される、請求項１９に記載のＳＳＣＢ。
21. 前記少なくとも１つのソリッドステートスイッチが、逆阻止集積ゲート整流サイリスタ（ＲＢ－ＩＧＣＴ）を備え、前記ＳＳＣＢが、一方向ブレーカとして構成され、
    前記ＳＳＣＢが、
    前記ＲＢ－ＩＧＣＴにわたる電圧極性を表す第３の出力を生成するように構成された電圧極性検出回路
    をさらに備え、
    前記コントローラが、
    前記少なくとも１つのＡＤＣを使用して、前記電圧極性検出回路の前記第３の出力を測定し、
    前記測定に基づいて、前記ＲＢ－ＩＧＣＴにわたる前記電圧極性が反転したかどうかを決定し、
    前記ＲＢ－ＩＧＣＴにわたる前記電圧極性が反転したと決定することに応答して、前記少なくとも１つの制御信号を利用して、前記ＳＳＣＢを通じて前記電流パスを無効にする
    ようにさらに構成される、請求項１５に記載のＳＳＣＢ。

Images