JP2024030940A - ソースコード変換プログラムおよびソースコード変換方法 - Google Patents

Abstract

【課題】コンパイル後のプログラムの実行性能を向上させる。【解決手段】情報処理装置１０は、配列データの中で変数ｎを含む第１のインデックスを用いて指定される要素を参照するコード１５と、コード１５の後に、配列データの中で第２のインデックスを用いて指定される要素を更新するコード１６と、コード１６の後に、配列データの中で第１のインデックスを用いて指定される要素を参照するコード１７とを、ソースコード１３から検出する。情報処理装置１０は、コード１６の前に、配列データの中で第１のインデックスを用いて指定される要素を変数ｖａｒに代入するコード１８を挿入し、コード１７を、変数ｖａｒを参照するコード１９に置換する。【選択図】図１

Description

本発明はソースコード変換プログラムおよびソースコード変換方法に関する。

コンパイラは、Ｃ言語などの高水準言語で記述されたソースコードから、機械語などの低水準言語で記述されたオブジェクトコードを生成する。このとき、コンパイラは、ソースコードに規定された処理の意味が変わらない範囲で、実行時間が短くなるように命令を最適化するコンパイラ最適化を行うことがある。

典型的なコンパイラは、ソースコードの細かな記載の違いに依存しないように最適化アルゴリズムを規定するため、ソースコードよりも低レベルな中間コードに対してコンパイラ最適化を実行する。例えば、コンパイラは、ソースコードに対して字句解析や構文解析を行って、コンパイラ内部で使用される中間コードを生成する。コンパイラは、中間コードに対して最適化アルゴリズムを実行して、中間コードを書き換える。コンパイラは、書き換えられた中間コードをオブジェクトコードに変換する。

なお、特定のパターンに合致する命令を含む部分プログラムを検出し、検出された部分プログラムに含まれる他の命令の依存関係を当該パターンと整合するように修正するコンパイラが提案されている。また、中間コードの中から配列参照を検出し、２回以上参照されている配列についてメモリアクセスをバッファアクセスに変換するコンパイラが提案されている。また、配列に対する複数回のアクセスの依存関係を解析し、配列アクセスをシフトレジスタへのアクセスに置換する設計装置が提案されている。

特開２００５－３３９０２１号公報 特開２００７－２７２６７２号公報 特開２０１４－２２５２００号公報

ソースコードは、複数の要素を並べた配列データを扱うことがある。ソースコードにおいて、配列データに含まれる要素の参照や更新は、配列名と要素の位置を示すインデックスとを用いて記述されることがある。あるソースコードは、配列データの中の要素を参照し、その後に当該配列データの中の要素を更新し、その後に当該配列データの中の要素を再び参照するという処理を規定する可能性がある。このとき、コンパイラは、更新される要素と２回目に参照される要素とが同一でないと判断できれば、無駄なロード命令を減らすなどのコンパイラ最適化を実行し得る。

しかし、インデックスが、変数を用いて規定されていることがある。例えば、インデックスが、数値変数を含む式として規定されていることがある。その場合、コンパイラは、中間コードレベルの情報のみでは、更新される要素と２回目に参照される要素との同一性を判断することが難しいことがある。その結果、コンパイラは、更新とその後の参照との間に依存関係があるというＲＡＷ（Read After Write）のケースに該当する可能性があると判断し、コンパイラ最適化を断念するおそれがある。

例えば、中間コードは、変数の値からインデックスの具体的な値をオフセットとして算出し、配列データの先頭アドレスにオフセットを加算して要素のアドレスを算出し、そのアドレスを用いてメモリからデータをロードするといった、低レベルの処理を規定する。そのため、中間コードレベルでは、コンパイラは、インデックスを用いた複数回の配列アクセスを大局的に解析することが難しいことがある。その結果、コンパイラは、実行性能が高くないプログラムを出力する可能性がある。そこで、１つの側面では、本発明は、コンパイル後のプログラムの実行性能を向上させることを目的とする。

１つの態様では、以下の処理をコンピュータに実行させるソースコード変換プログラムが提供される。配列データの中で第１の変数を含む第１のインデックスを用いて指定される要素を参照する第１のコードと、第１のコードの後に、配列データの中で第１のインデックスと異なる第２のインデックスを用いて指定される要素を更新する第２のコードと、第２のコードの後に、配列データの中で第１のインデックスを用いて指定される要素を参照する第３のコードとを、ソースコードから検出する。第２のコードの前に、配列データの中で第１のインデックスを用いて指定される要素を第２の変数に代入する第４のコードを挿入し、第３のコードを、第２の変数を参照する第５のコードに置換する。

また、１つの態様では、コンピュータが実行するソースコード変換方法が提供される。

１つの側面では、コンパイル後のプログラムの実行性能が向上する。

第１の実施の形態の情報処理装置を説明するための図である。 第２の実施の形態の情報処理装置のハードウェア例を示す図である。 ＣＰＵの構造例を示すブロック図である。 情報処理装置の機能例を示すブロック図である。 オリジナルのソースコードの例を示す図である。 中間コードの例を示す図である。 スケジュールテーブルの例を示す図である。 変換後のソースコードの例を示す図である。 最適化されたスケジュールテーブルの例を示す図である。 オリジナルのソースコードの他の例を示す図である。 配列変数テーブルの例を示す図である。 変換後のソースコードの他の例を示す図である。 コンパイルの手順例を示すフローチャートである。 コンパイルの手順例を示すフローチャート（続き１）である。 コンパイルの手順例を示すフローチャート（続き２）である。

以下、本実施の形態を図面を参照して説明する。
［第１の実施の形態］
第１の実施の形態を説明する。

図１は、第１の実施の形態の情報処理装置を説明するための図である。
第１の実施の形態の情報処理装置１０は、ソースコード１３のコンパイル前に、コンパイラ最適化が適切に行われるようにソースコード１３を変換する。ソースコード１３を変換するハードウェアまたはソフトウェアが、プリプロセッサまたはプリコンパイラと呼ばれてもよい。コンパイルは、情報処理装置１０によって実行されてもよいし、他の情報処理装置によって実行されてもよい。情報処理装置１０は、ソースコード１３をソースコード１４に変換してもよく、ソースコード１４をコンパイラに入力してもよい。また、情報処理装置１０は、ソースコード１４を明示的に出力しなくてもよく、以下のコード変換処理に続けて、中間コード生成およびコンパイラ最適化に進んでもよい。情報処理装置１０は、クライアント装置でもよいしサーバ装置でもよい。情報処理装置１０が、コンピュータまたはソースコード変換装置と呼ばれてもよい。

情報処理装置１０は、記憶部１１および処理部１２を有する。記憶部１１は、ＲＡＭ（Random Access Memory）などの揮発性半導体メモリでもよいし、ＨＤＤ（Hard Disk Drive）やフラッシュメモリなどの不揮発性ストレージでもよい。処理部１２は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）などのプロセッサである。ただし、処理部１２が、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの電子回路を含んでもよい。プロセッサは、例えば、ＲＡＭなどのメモリ（記憶部１１でもよい）に記憶されたプログラムを実行する。プロセッサの集合が、マルチプロセッサまたは単に「プロセッサ」と呼ばれてもよい。

記憶部１１は、ソースコード１３を記憶する。ソースコード１３は、Ｃ言語などの高水準言語で記述されたプログラムである。ソースコード１３は、複数の要素を並べた配列データの参照および更新を含む処理を規定する。要素はレコードと呼ばれてもよく、複数の要素は同じデータ型のデータであってもよい。

ソースコード１３は、コード１５，１６，１７を含む。コード１６の実行順序はコード１５の後であり、コード１７の実行順序はコード１６の後である。コード１５，１６，１７は、命令、部分プログラム、文字列、文または式と呼ばれてもよい。コード１５は、配列データの中で、変数ｎを含む第１のインデックスを用いて指定される要素を参照する。変数ｎは、例えば、整数変数などの数値変数である。コード１５は、例えば、配列名Ａと、変数ｎを含むインデックス式（例えば、ｎ＋１）とを含む。配列名は、例えば、配列データの先頭アドレスを指し示すポインタに相当する。インデックスは、例えば、配列データの先頭からの相対位置を示すオフセットに相当する。参照は、読み出し（Ｒｅａｄ）と呼ばれてもよい。要素の参照は、例えば、等号の右辺に記載される。

コード１６は、コード１５と同じ配列データの中で、コード１５と異なる第２のインデックスを用いて指定される要素を更新する。第２のインデックスは、変数ｎを含んでもよいし含まなくてもよい。コード１６は、例えば、配列名Ａと、変数ｎを含むインデックス式（例えば、ｎ＋０）とを含む。更新は、書き込み（Ｗｒｉｔｅ）と呼ばれてもよい。要素の更新は、例えば、等号の左辺に記載される。

コード１７は、コード１５，１６と同じ配列データの中で、コード１５と同じ第１のインデックスを用いて指定される要素を参照する。コード１７は、例えば、配列名Ａと、変数ｎを含むインデックス式（例えば、ｎ＋１）とを含む。コード１５とコード１７の間では、変数ｎの値が更新されていないことが好ましい。また、コード１５とコード１７の間では、第１のインデックスを用いた更新が行われていないことが好ましい。

処理部１２は、ソースコード１３を解析して書き換える。処理部１２は、ソースコード１３に対して構文解析を行って抽象構文木（ＡＳＴ：Abstract Syntax Tree）を生成してもよく、抽象構文木に対して以下の検出処理および書き換え処理を実行してもよい。また、処理部１２は、ソースコード１３からソースコード１４を生成してもよい。処理部１２は、書き換えられた抽象構文木からソースコード１４を生成してもよい。生成されたソースコード１４は、例えば、記憶部１１に記憶される。

処理部１２は、ソースコード１３から、上記の条件を満たすコード１５，１６，１７を検出する。すると、処理部１２は、実行順序がコード１６の前になるようにコード１８を挿入する。処理部１２は、実行順序がコード１５の前になるようにコード１８を挿入してもよい。コード１８は、コード１５，１６，１７と同じ配列データの中で、コード１５，１７と同じ第１のインデックスを用いて指定される要素を、変数ｖａｒに代入する。例えば、変数ｖａｒが等号の左辺に記載され、指定の要素が等号の右辺に記載される。変数ｖａｒは、例えば、ソースコード１３に出現しない新たな一時変数（テンポラル変数）である。変数ｖａｒのデータ型は、例えば、配列データの各要素のデータ型と同じである。

また、処理部１２は、第１のインデックスを含むコード１７を、変数ｖａｒを参照するコード１９に置換する。例えば、変数ｖａｒが等号の右辺に記載される。処理部１２は更に、第１のインデックスを含むコード１５を、変数ｖａｒを参照するコードに置換してもよい。これにより、ソースコード１３がソースコード１４に変換される。

ソースコード１４は、コード１６，１８，１９を含む。また、ソースコード１４は、コード１５またはコード１５から変換されたコードを含む。中間コード生成およびコンパイラ最適化は、ソースコード１３に代えてソースコード１４に対して行われる。処理部１２は、ソースコード１４を出力してもよい。処理部１２は、ソースコード１４を表示装置に表示してもよいし、他の情報処理装置に送信してもよい。

以上説明したように、第１の実施の形態の情報処理装置１０は、変数ｎを含む第１のインデックスで指定される要素を参照するコード１５を、ソースコード１３から検出する。また、情報処理装置１０は、第２のインデックスで指定される要素を更新するコード１６と、第１のインデックスで指定される要素を参照するコード１７とを、ソースコード１３から検出する。情報処理装置１０は、少なくともコード１６の前に、第１のインデックスを用いて指定される要素を変数ｖａｒに代入するコード１８を挿入し、コード１７を、変数ｖａｒを参照するコード１９に置換する。

中間コードは、ソースコードよりも低レベルの処理を規定しており、配列データの要素を指定するインデックスの同一性についてソースコードよりも少ない情報しかもたないことがある。また、１回に最適化対象となるコード範囲には限りがある。そのため、中間コードに対するコンパイラ最適化において、コンパイラは、複数回の配列アクセスを大局的に解析して参照と更新の依存関係を正確に判断することが難しいことがある。

この点、ソースコード１３をコンパイルする場合、コンパイラは、指定される要素が変数ｎの値に依存するため、中間コードレベルの情報のみでは、コード１６で更新される要素とコード１７で参照される要素とが同一でないと断定することが難しいことがある。このため、コンパイラは、更新とその後の参照との間に依存関係があるというＲＡＷのケースに該当する可能性があると判断し、ソースコード１３に規定された処理の意味を変えてしまう可能性があるため、コンパイラ最適化を断念することがある。なお、更新とその後の参照との間に依存関係が無いことが、無相関と呼ばれてもよい。

その結果、コンパイラは、コード１５と同じデータをコード１７でメモリからレジスタにロードし直すようなオブジェクトコードや、コード１６とコード１７とを並列化しないオブジェクトコードなどを出力する可能性がある。よって、コンパイラは、実行性能が高くないオブジェクトコードを出力する可能性がある。

これに対して、ソースコード１４をコンパイルする場合、コンパイラは、中間コードレベルの情報のみからでも、コード１８で変数ｖａｒに代入された値とコード１９で参照される変数ｖａｒの値とが同一であることを容易に確認できる。また、コード１６で更新される配列データの要素とコード１９で参照される変数ｖａｒの値とは、明らかに異なるデータである。このため、コンパイラは、ＲＡＷのケースに該当する可能性を検討しなくてよく、コンパイラ最適化を実行することができる。

その結果、コンパイラは、ソースコード１３の場合よりロード命令が少ないオブジェクトコードや、パイプラインストールによる待ち時間が少ないオブジェクトコードや、コード１６とコード１７とを並列化したオブジェクトコードなどを出力し得る。よって、コンパイラは、実行性能が高いオブジェクトコードを出力する。

なお、情報処理装置１０は、コード１８をコード１５の前に挿入してもよく、コード１５を変数ｖａｒを参照するコードに置換してもよい。これにより、コンパイラは、ロード命令の少ないオブジェクトコードを出力し得る。また、情報処理装置１０は、ソースコード１３から変換されたソースコード１４を生成してもよく、コンパイラを用いてソースコード１４をコンパイルしてもよい。これにより、既存のコンパイラを利用して、ソースコード１３に対応するオブジェクトコードが円滑に生成される。

［第２の実施の形態］
次に、第２の実施の形態を説明する。
第２の実施の形態の情報処理装置１００は、Ｃ言語などの高水準言語で記述されたソースコードをコンパイルして、機械可読な実行コードを生成する。ただし、後述するプリプロセッサとコンパイラとリンカとが、異なる情報処理装置によって実行されてもよい。情報処理装置１００は、クライアント装置でもよいしサーバ装置でもよい。情報処理装置１０が、コンピュータまたはコンパイル装置と呼ばれてもよい。なお、情報処理装置１００は、第１の実施の形態の情報処理装置１０に対応する。

図２は、第２の実施の形態の情報処理装置のハードウェア例を示す図である。
情報処理装置１００は、バスに接続されたＣＰＵ１０１、ＲＡＭ１０２、ＨＤＤ１０３、ＧＰＵ１０４、入力インタフェース１０５、媒体リーダ１０６および通信インタフェース１０７を有する。ＣＰＵ１０１は、第１の実施の形態の処理部１２に対応する。ＲＡＭ１０２またはＨＤＤ１０３は、第１の実施の形態の記憶部１１に対応する。

ＣＰＵ１０１は、プログラムの命令を実行するプロセッサである。ＣＰＵ１０１は、ＨＤＤ１０３に記憶されたプログラムおよびデータをＲＡＭ１０２にロードし、プログラムを実行する。情報処理装置１００は、複数のプロセッサを有してもよい。

ＲＡＭ１０２は、ＣＰＵ１０１で実行されるプログラムおよびＣＰＵ１０１で演算に使用されるデータを一時的に記憶する揮発性半導体メモリである。情報処理装置１００は、ＲＡＭ以外の種類の揮発性メモリを有してもよい。なお、ＲＡＭ１０２は、バスに接続されたＲＡＭインタフェースに挿入されてもよい。また、バスに接続されたＤＭＡ（Direct Memory Access）コントローラが、ＣＰＵ１０１を介さずにＲＡＭ１０２と周辺機器との間でデータを直接転送してもよい。

ＨＤＤ１０３は、オペレーティングシステム（ＯＳ：Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラムと、データとを記憶する不揮発性ストレージである。情報処理装置１００は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の不揮発性ストレージを有してもよい。

ＧＰＵ１０４は、ＣＰＵ１０１と連携して画像処理を行い、情報処理装置１００に接続された表示装置１１１に画像を出力する。表示装置１１１は、例えば、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイまたはプロジェクタである。情報処理装置１００に、プリンタなどの他の種類の出力デバイスが接続されてもよい。また、ＧＰＵ１０４は、ＧＰＧＰＵ（General Purpose Computing on Graphics Processing Unit）として使用されてもよい。ＧＰＵ１０４は、ＣＰＵ１０１からの指示に応じてプログラムを実行し得る。情報処理装置１００は、ＲＡＭ１０２以外の揮発性半導体メモリをＧＰＵメモリとして有してもよい。

入力インタフェース１０５は、情報処理装置１００に接続された入力デバイス１１２から入力信号を受け付ける。入力デバイス１１２は、例えば、マウス、タッチパネルまたはキーボードである。情報処理装置１００に複数の入力デバイスが接続されてもよい。

媒体リーダ１０６は、記録媒体１１３に記録されたプログラムおよびデータを読み取る読み取り装置である。記録媒体１１３は、例えば、磁気ディスク、光ディスクまたは半導体メモリである。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）およびＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）およびＤＶＤ（Digital Versatile Disc）が含まれる。媒体リーダ１０６は、記録媒体１１３から読み取られたプログラムおよびデータを、ＲＡＭ１０２やＨＤＤ１０３などの他の記録媒体にコピーする。読み取られたプログラムは、ＣＰＵ１０１によって実行されることがある。

記録媒体１１３は、可搬型記録媒体であってもよい。記録媒体１１３は、プログラムおよびデータの配布に用いられることがある。また、記録媒体１１３およびＨＤＤ１０３が、コンピュータ読み取り可能な記録媒体と呼ばれてもよい。

通信インタフェース１０７は、ネットワーク１１４を介して他の情報処理装置と通信する。通信インタフェース１０７は、スイッチやルータなどの有線通信装置に接続される有線通信インタフェースでもよいし、基地局やアクセスポイントなどの無線通信装置に接続される無線通信インタフェースでもよい。

図３は、ＣＰＵの構造例を示すブロック図である。
コンパイラがターゲットとするＣＰＵ、すなわち、情報処理装置１００が生成する実行コードを実行するＣＰＵは、ＣＰＵコア１２１，１２２およびＬ２キャッシュメモリ１２３を有する。ターゲットＣＰＵは、情報処理装置１００が有するＣＰＵ１０１でもよい。

ＣＰＵコア１２１は、ロードストアユニット１２４，１２５を含む複数のロードストアユニット、整数ユニット１２６を含む複数の整数ユニット、浮動小数点ユニット１２７を含む複数の浮動小数点ユニット、および、Ｌ１キャッシュメモリ１２８を有する。ＣＰＵコア１２２は、ＣＰＵコア１２１と同様のハードウェアを有する。ターゲットＣＰＵが、３以上のＣＰＵコアを有していてもよい。

ＣＰＵコア１２１，１２２は、機械語の命令を並列に実行する。ロードストアユニット１２４，１２５は、ＲＡＭからレジスタにデータを読み出すロード命令と、レジスタからＲＡＭにデータを書き込むストア命令とを実行する演算回路である。ロードストアユニット１２４，１２５は、互いに並列に命令を実行できる。以下の説明では、ロードストアユニット１２４をＬＳＵ（Load Store Unit）０と呼ぶことがあり、ロードストアユニット１２５をＬＳＵ１と呼ぶことがある。ロード命令の実行には３サイクルを要し、ストア命令の実行には１サイクルを要する。

整数ユニット１２６は、整数データに対する加算命令や減算命令など、整数演算命令を実行する演算回路である。整数ユニット１２６は、ロードストアユニット１２４，１２５と並列に命令を実行できる。以下の説明では、整数ユニット１２６をＡＬＵ（Arithmetic and Logic Unit）と呼ぶことがある。整数演算命令の実行には、１サイクルを要する。

浮動小数点ユニット１２７は、浮動小数点データに対する加算命令や減算命令など、浮動小数点演算命令を実行する演算回路である。浮動小数点ユニット１２７は、ロードストアユニット１２４，１２５や整数ユニット１２６と並列に命令を実行できる。浮動小数点ユニット１２７は、ＦＰＵ（Floating Point Unit）と呼ばれることがある。浮動小数点演算命令の実行には、３サイクルを要する。

ＣＰＵコア１２１は、命令パイプラインを有していてもよい。命令パイプラインは、命令フェッチ、命令デコード、実行、メモリアクセス、ライトバックなどの複数のステージを含む。各命令は、これら複数のステージを一定の順序で進む。異なるステージの回路は、異なる命令を並列に処理することができる。あるステージの回路がある命令を処理しているとき、１つ前のステージの回路は次の命令を処理することができる。

ただし、依存関係がある命令は、命令パイプラインに連続的に投入することができず、命令パイプラインの一部のステージが待機状態になるパイプラインハザードが発生することがある。パイプラインハザードは、ストールと呼ばれることがある。ストールが多く発生すると、実行コードの実行効率が低下する。命令間の依存関係として、ある命令の演算結果を次の命令が利用するというデータ依存関係がある。データ依存関係によって生じるパイプラインハザードは、データハザードと呼ばれることがある。

Ｌ１キャッシュメモリ１２８は、ロードストアユニット１２４，１２５、整数ユニット１２６、浮動小数点ユニット１２７などの複数の演算回路によって使用される揮発性メモリである。Ｌ１キャッシュメモリ１２８は、演算回路に最も近いレベル１のキャッシュメモリである。Ｌ１キャッシュメモリ１２８は、演算回路から要求される命令やデータを、Ｌ２キャッシュメモリ１２３から読み出して一時的に記憶する。

Ｌ２キャッシュメモリ１２３は、ＣＰＵコア１２１，１２２によって使用される揮発性メモリである。Ｌ２キャッシュメモリ１２３は、Ｌ１キャッシュメモリ１２８よりも演算回路から遠いレベル２のキャッシュメモリである。ただし、Ｌ２キャッシュメモリ１２３に相当するキャッシュメモリが、Ｌ３キャッシュメモリまたはＬＬＣ（Last Level Cache）と呼ばれることがある。Ｌ２キャッシュメモリ１２３は、ＣＰＵコア１２１，１２２から要求される命令やデータを、ＲＡＭから読み出して一時的に記憶する。

図４は、情報処理装置の機能例を示すブロック図である。
情報処理装置１００は、ソースコード記憶部１３１，１３２、実行コード記憶部１３３、プリプロセッサ１３４、コンパイラ１３７およびリンカ１３８を有する。ソースコード記憶部１３１，１３２および実行コード記憶部１３３は、例えば、ＲＡＭ１０２またはＨＤＤ１０３を用いて実装される。プリプロセッサ１３４、コンパイラ１３７およびリンカ１３８は、例えば、ＣＰＵ１０１およびプログラムを用いて実装される。

ソースコード記憶部１３１は、ユーザが作成したオリジナルのソースコードを記憶する。ソースコードは、例えば、Ｃ言語で記述されている。ソースコード記憶部１３２は、プリプロセッサ１３４によって変換されたソースコードを記憶する。変換後のソースコードは、オリジナルのソースコードと同じプログラミング言語で記述されている。実行コード記憶部１３３は、ターゲットＣＰＵで実行可能な実行コードを記憶する。実行コードは、例えば、機械語で記述されている。ただし、ミドルウェアを介して実行コードを実行する場合、機械語よりも高レベルな言語で実行コードが記述されていてもよい。

プリプロセッサ１３４は、ソースコードをコンパイルする前に、ソースコードに規定された処理の意味が変わらない範囲で、コンパイラ最適化に適した表現にソースコードを変換する。プリプロセッサ１３４は、プリコンパイラと呼ばれることがある。プリプロセッサ１３４は、解析部１３５および書き換え部１３６を有する。

解析部１３５は、ソースコード記憶部１３１に記憶されたオリジナルのソースコードに対して字句解析および構文解析を行い、抽象構文木を生成する。解析部１３５は、抽象構文木を解析して、一定条件を満たす書き換え範囲を検出する。ただし、解析部１３５は、抽象構文木を生成せずにソースコードを直接解析してもよい。

書き換え部１３６は、解析部１３５によって検出された書き換え範囲に対して、一定の書き換え規則を適用し、抽象構文木の少なくとも一部分を書き換える。書き換え部１３６は、書き換えられた抽象構文木をソースコードに変換し、変換されたソースコードをソースコード記憶部１３２に保存する。ただし、書き換え部１３６は、抽象構文木を書き換えずにソースコードを直接書き換えてもよい。なお、プリプロセッサ１３４は、変換後のソースコードを表示装置１１１に表示してもよく、他の情報処理装置に送信してもよい。

コンパイラ１３７は、ソースコード記憶部１３２に記憶された変換後のソースコードをコンパイルする。コンパイラ１３７は、ソースコードに対して字句解析、構文解析および意味解析を行って中間コードを生成する。コンパイラ１３７は、コンパイラ最適化として、中間コードに対して最適化アルゴリズムを適用して中間コードを書き換える。コンパイラ１３７は、中間コードをオブジェクトコードに変換して出力する。オブジェクトコードは、例えば、機械語で記述されている。

リンカ１３８は、コンパイラ１３７が出力するオブジェクトコードと、他のモジュールのオブジェクトコードやライブラリプログラムとをリンクして、実行コードを生成する。リンカ１３８は、生成した実行コードを実行コード記憶部１３３に保存する。

次に、配列アクセスに関するコンパイラ最適化について説明する。
図５は、オリジナルのソースコードの例を示す図である。
ソースコード１４１は、ソースコード記憶部１３１に記憶される。ソースコード１４１には、関数ｅｘ１が記載されている。関数ｅｘ１は、変数ｎ，Ａによって表される２つの引数を受け付ける。変数ｎは、インデックスに用いられる整数である。変数Ａは、文字型の配列の先頭アドレスを示すポインタである。変数Ａは、配列名に相当する。

配列名とインデックスの組は、配列に含まれる複数の要素のうち、インデックスによって指定される要素にアクセスする配列アクセスを表す。配列アクセスは、変数Ａが示す先頭アドレスに、変数ｎを含むインデックスが示すオフセットを加えて要素アドレスを算出し、要素アドレスが指し示すデータにアクセスすることに相当する。等号の左辺の配列アクセスは、要素を更新する書き込み（Ｗｒｉｔｅ）を表す。等号の右辺の配列アクセスは、要素を参照する読み出し（Ｒｅａｄ）を表す。

ソースコード１４１の第３行は、配列Ａのｎ＋１番目の要素と配列Ａのｎ－１番目の要素を読み出し、２つの要素の和を配列Ａのｎ＋０番目に書き込む処理を規定する。ソースコード１４１の第４行は、配列Ａのｎ＋１番目の要素と配列Ａのｎ－１番目の要素を読み出し、２つの要素の和を配列Ａのｎ＋１番目に書き込む処理を規定する。

図６は、中間コードの例を示す図である。
コンパイラ１３７がソースコード１４１をそのままコンパイルすると、コンパイラ１３７は中間コード１４２を生成する。中間コード１４２には、コード１４２ａに示すように、第３行および第４行の配列アクセスが低レベルの処理として規定される。

ソースコード１４１の配列アクセスには、変数ｎを含む式がインデックスとして使用されている。このため、中間コード１４２には、変数ｎの値からインデックスの値をオフセットとして算出し、配列Ａの先頭アドレスにオフセットを加えて要素アドレスを算出し、要素アドレスを用いてメモリにアクセスするといった処理が規定される。配列アクセスが低レベルのレジスタ演算やメモリアクセスとして表現されるため、中間コード１４２は、配列アクセスに関して、ソースコード１４１より少ない情報しかもたないことがある。

ここで、ソースコード１４１を見ると、第３行の右辺は、要素Ａ［ｎ＋１］，Ａ［ｎ－１］の読み出しを規定している。第３行の左辺は、要素Ａ［ｎ＋０］の書き込みを規定している。第４行の右辺は、要素Ａ［ｎ＋１］，Ａ［ｎ－１］の読み出しを規定している。要素Ａ［ｎ＋１］，Ａ［ｎ－１］の２回の読み出しの間に、要素Ａ［ｎ＋１］，Ａ［ｎ－１］の書き込みは行われておらず、変数ｎの値も更新されていない。また、２回の読み出しの間で行われる要素Ａ［ｎ＋０］の書き込みは、要素Ａ［ｎ＋１］，Ａ［ｎ－１］の値に影響を与えない。このため、２回の読み出しで読み出される値は同一である。

そこで、コンパイラ１３７は、第３行で読み出される要素Ａ［ｎ＋１］，Ａ［ｎ－１］を保存しておき、第４行の要素Ａ［ｎ＋１］，Ａ［ｎ－１］の読み出しを省略するようなオブジェクトコードを生成することができるようにも思われる。しかし、中間コード１４２には、ソースコード１４１と異なり、変数ｎを含む式として表現されたインデックスの情報が欠けている。また、コンパイラ最適化は、一定幅のウィンドウサイズに含まれる命令群の単位で最適化アルゴリズムを実行する。

このため、中間コードレベルでコンパイラ最適化を行うコンパイラ１３７は、上記のように複数回の配列アクセスを大局的に解析して最適化することが難しい。コンパイラ１３７は、第３行の左辺で書き込まれる要素と第４行の右辺で読み出される要素が同一でないとは断定できず、ＲＡＷに該当する可能性があると判断する。その結果、コンパイラ１３７は、処理の意味が変わらないように、コンパイラ最適化を断念することがある。

図７は、スケジュールテーブルの例を示す図である。
ソースコード１４１をそのままコンパイルした場合、コンパイラ１３７は、スケジュールテーブル１４３に示すようなオブジェクトコードを生成することがある。スケジュールテーブル１４３において、ｗ０，ｗ２，ｗ４，ｗ５は３２ビットレジスタであり、ｘ１，ｘ２，ｘ３は６４ビットレジスタである。関数ｅｘ１の呼び出し時点で、配列Ａのポインタはレジスタｘ１に記憶されており、変数ｎの値はレジスタｗ０に記憶されている。ｓｘｔｗは、ビット数を変換する命令である。ｌｄｒｂは、８ビットロード命令である。ｓｔｒｂは、８ビットストア命令である。命令ｌｄｒｂ，ｓｔｒｂは、［ベースアドレス，オフセット］によってメモリアドレスを指定する。

第１サイクルにおいて、ＡＬＵは変数ｎの値のビット変換を行う。第２サイクルにおいて、ＡＬＵはｎ＋１を算出する。第３サイクルにおいて、ＡＬＵはｎ－１を算出する。第４サイクルにおいて、ＬＳＵ０はメモリからＡ［ｎ＋１］を読み出し、ＬＳＵ１はメモリからＡ［ｎ－１］を読み出す。第５サイクルおよび第６サイクルは、ＬＳＵ０，ＬＳＵ１のロード命令の完了待ちであり、ストールに相当する。

第７サイクルにおいて、ＡＬＵはＡ［ｎ＋１］＋Ａ［ｎ－１］を算出する。第８サイクルにおいて、ＬＳＵ０はメモリからＡ［ｎ＋１］を読み出し、ＬＳＵ１はメモリにＡ［ｎ＋０］＝Ａ［ｎ＋１］＋Ａ［ｎ－１］を書き込む。第９サイクルにおいて、ＬＳＵ１はメモリからＡ［ｎ－１］を読み出す。第１０サイクルおよび第１１サイクルは、ＬＳＵ０，ＬＳＵ１のロード命令の完了待ちであり、ストールに相当する。

第１２サイクルにおいて、ＡＬＵはＡ［ｎ＋１］＋Ａ［ｎ－１］を算出する。第１３サイクルにおいて、ＬＳＵ１はメモリにＡ［ｎ＋１］＝Ａ［ｎ＋１］＋Ａ［ｎ－１］を書き込む。第１４サイクルにおいて、ＡＬＵは関数ｅｘ１の呼び出し元に復帰する。

このように、コンパイラ１３７は、Ａ［ｎ＋０］の書き込みとその後のＡ［ｎ＋１］，Ａ［ｎ－１］の読み出しとが無相関であることを判断できず、安全性の観点から、Ａ［ｎ＋１］，Ａ［ｎ－１］を再度読み出している。その結果、ロード命令が増加してストールが増えている。そこで、プリプロセッサ１３４は、コンパイラ１３７がＲＡＷの可能性を検討しなくて済むように、コンパイル前にソースコード１４１を変換する。

図８は、変換後のソースコードの例を示す図である。
ソースコード１４４は、ソースコード１４１から変換されてソースコード記憶部１３２に記憶される。ソースコード１４４の第３行は、配列Ａの要素と同じデータ型である文字型の変数ｔｅｍｐ＿１，ｔｅｍｐ＿２を宣言している。変数ｔｅｍｐ＿１，ｔｅｍｐ＿２は、ソースコード１４１には含まれない新たな一時変数である。

ソースコード１４４の第４行は、配列Ａのｎ＋１番目の要素を読み出して変数ｔｅｍｐ＿１に代入する処理を規定する。ソースコード１４４の第５行は、配列Ａのｎ－１番目の要素を読み出して変数ｔｅｍｐ＿２に代入する処理を規定する。ソースコード１４４の第６行は、変数ｔｅｍｐ＿１，ｔｅｍｐ＿２の値の和を配列Ａのｎ＋０番目に書き込む処理を規定する。ソースコード１４４の第７行は、変数ｔｅｍｐ＿１，ｔｅｍｐ＿２の値の和を配列Ａのｎ＋１番目に書き込む処理を規定する。

ソースコード１４４では、ＲＡＷに該当するか否か検討を要するような配列アクセスが解消されている。このため、コンパイラ１３７は、同一要素の２回目の読み出しを省略してストールを減らすコンパイラ最適化を行うことができる。

図９は、最適化されたスケジュールテーブルの例を示す図である。
ソースコード１４４をコンパイルした場合、コンパイラ１３７は、スケジュールテーブル１４５に示すようなオブジェクトコードを生成することがある。第１サイクルにおいて、ＡＬＵは変数ｎの値のビット変換を行う。第２サイクルにおいて、ＡＬＵはｎ＋１を算出する。第３サイクルにおいて、ＡＬＵはＡ［ｎ＋０］のアドレスを算出する。

第４サイクルにおいて、ＬＳＵ０はメモリからＡ［ｎ＋１］を読み出し、ＬＳＵ１はメモリからＡ［ｎ－１］を読み出す。第５サイクルおよび第６サイクルは、ＬＳＵ０，ＬＳＵ１のロード命令の完了待ちであり、ストールに相当する。第７サイクルにおいて、ＡＬＵはＡ［ｎ＋１］＋Ａ［ｎ－１］を算出する。第８サイクルにおいて、ＡＬＵはＡ［ｎ＋１］＋Ａ［ｎ－１］の下位８ビットを抽出する。

第９サイクルにおいて、ＬＳＵ０はメモリにＡ［ｎ＋１］＝Ａ［ｎ＋１］＋Ａ［ｎ－１］を書き込み、ＬＳＵ１はメモリにＡ［ｎ＋０］＝Ａ［ｎ＋１］＋Ａ［ｎ－１］を書き込む。第１０サイクルにおいて、ＡＬＵは関数ｅｘ１の呼び出し元に復帰する。このように、コンパイラ１３７は、ソースコード１４４からは、ソースコード１４１よりも４サイクル少ないオブジェクトコードを生成する。また、ストールが２サイクル減少している。

次に、プリプロセッサ１３４のソースコード変換方法について説明する。
プリプロセッサ１３４は、ソースコードから配列名とインデックスの組による配列アクセスを抽出する。プリプロセッサ１３４は、配列アクセスを配列要素の読み出しと配列要素の書き込みとに区別し、読み出しを読み出しリストに記録し、書き込みを書き込みリストに記録する。このとき、プリプロセッサ１３４は、配列名とインデックスの組毎に分類して、ソースコード上での読み出し位置および書き込み位置を記録する。また、プリプロセッサ１３４は、インデックスに含まれる変数の値の更新も書き込みリストに記録する。インデックスに含まれる変数を、以下ではインデックス変数と呼ぶことがある。

プリプロセッサ１３４は、読み出しリストに含まれる配列名とインデックスの組毎に、ソースコード上での１以上の書き換え範囲候補を判定する。書き換え範囲候補の先頭は、最初の読み出し位置である。書き換え範囲候補の末尾は、最後の読み出し位置である。ただし、最初の読み出し位置と最後の読み出し位置との間に、同じインデックスによる書き込みまたはインデックス変数の更新がある場合、書き換え範囲候補の末尾は、次の書き込み位置である。ある書き換え範囲候補の末尾が最後の読み出し位置でない場合、次の書き換え範囲候補の先頭は、末尾となった書き込み位置の次の読み出し位置である。

プリプロセッサ１３４は、上記で判定された書き換え範囲候補のうち、複数回の読み出しがあり、かつ、読み出し間に別インデックスによる同一配列の書き込みがある書き換え範囲候補を、書き換え範囲として採用する。書き換え範囲は、書き込みとその後の読み出しとの間に依存関係があるＲＡＷには該当しないものの、コンパイラ１３７が誤ってＲＡＷに該当すると判断する可能性があるコード範囲である。

プリプロセッサ１３４は、書き換え範囲毎にソースコードを書き換える。プリプロセッサ１３４は、書き換え範囲の直前に、新たな一時変数を宣言する宣言文と、複数回読み出される配列要素を一時変数に代入する代入文とを挿入する。プリプロセッサ１３４は、書き換え範囲内の配列要素の読み出しを、一時変数の参照に置換する。これにより、プリプロセッサ１３４は、変換されたソースコードを出力する。

図１０は、オリジナルのソースコードの他の例を示す図である。
ここでは、ソースコード１４６を用いてソースコード変換方法を説明する。ソースコード１４６は、ソースコード記憶部１３１に記憶されるオリジナルのソースコードである。ソースコード１４６の第３行および第４行は、ソースコード１４１と同じである。

ソースコード１４６の第６行は、配列Ｂのｎ＋１番目の要素と配列Ｂのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｂのｎ＋０番目に書き込む処理を規定する。ソースコード１４６の第７行は、配列Ｂのｎ＋２番目の要素と配列Ｂのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｂのｎ＋１番目に書き込む処理を規定する。

ソースコード１４６の第９行は、配列Ｃのｎ＋１番目の要素と配列Ｃのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｃのｎ＋０番目に書き込む処理を規定する。ソースコード１４６の第１０行は、配列Ｃのｎ＋１番目に定数を書き込み処理を規定する。ソースコード１４６の第１１行は、配列Ｃのｎ＋１番目の要素と配列Ｃのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｃのｎ＋１番目に書き込む処理を規定する。

ソースコード１４６の第１３行は、配列Ｄのｎ＋１番目の要素と配列Ｄのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｄのｎ＋０番目に書き込む処理を規定する。ソースコード１４６の第１４行は、変数ｎの値を更新する処理を規定する。ソースコード１４６の第１５行は、配列Ｄのｎ＋１番目の要素と配列Ｄのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｄのｎ＋１番目に書き込む処理を規定する。

ソースコード１４６の第１７行は、配列Ｅのｎ＋１番目の要素と配列Ｅのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｄのｎ＋０番目に書き込む処理を規定する。ソースコード１４６の第１８行は、配列Ｅのｎ＋１番目の要素と配列Ｅのｎ－１番目の要素を読み出し、２つの要素の和を配列Ｄのｎ＋１番目に書き込む処理を規定する。

図１１は、配列変数テーブルの例を示す図である。
プリプロセッサ１３４は、ソースコード１４６を解析することで配列アクセステーブル１４７を生成する。配列アクセステーブル１４７は、前述の読み出しリストと書き込みリストの役割を併せもつ。配列アクセステーブル１４７は、配列要素、読み出し位置、書き込み位置および書き換えフラグの項目を含む。

配列要素は、配列名とインデックスの組で表される。読み出し位置は、ソースコード上で、配列名とインデックスの組が等号の右辺に現れる行の行番号である。書き込み位置は、ソースコード上で、配列名とインデックスの組が等号の左辺に現れる行の行番号である。書き換えフラグは、書き換え範囲が得られたか否かを示すフラグである。

ソースコード１４６で読み出しが行われる配列要素は、Ａ［ｎ＋１］，Ａ［ｎ－１］，Ｂ［ｎ＋１］，Ｂ［ｎ－１］，Ｂ［ｎ＋２］，Ｃ［ｎ＋１］，Ｃ［ｎ－１］，Ｄ［ｎ＋１］，Ｄ［ｎ－１］，Ｅ［ｎ＋１］，Ｅ［ｎ－１］である。

Ａ［ｎ＋１］の書き換え範囲候補は、第３行の右辺から第４行の右辺である。この書き換え範囲候補は、Ａ［ｎ＋１］の２回の読み出しの間にＡ［ｎ＋０］の書き込みがあるため、書き換え範囲に該当する。Ａ［ｎ－１］の書き換え範囲候補は、第３行の右辺から第４行の右辺である。この書き換え範囲候補は、Ａ［ｎ－１］の２回の読み出しの間にＡ［ｎ＋０］の書き込みがあるため、書き換え範囲に該当する。

Ｂ［ｎ＋１］の書き換え範囲候補は、第６行の右辺のみである。この書き換え範囲候補は、２回以上の読み出しを含まないため、書き換え範囲に該当しない。Ｂ［ｎ－１］の書き換え範囲候補は、第６行の右辺から第７行の右辺である。この書き換え範囲候補は、Ｂ［ｎ－１］の２回の読み出しの間にＢ［ｎ＋０］の書き込みがあるため、書き換え範囲に該当する。Ｂ［ｎ＋２］の書き換え範囲候補は、第７行の右辺のみである。この書き換え範囲候補は、２回以上の読み出しを含まないため、書き換え範囲に該当しない。

Ｃ［ｎ＋１］の書き換え範囲候補は、第９行の右辺から第１０行の左辺までの範囲と、第１１行の右辺のみの範囲である。何れの範囲も２回以上の読み出しを含まないため、書き換え範囲に該当しない。Ｃ［ｎ－１］の書き換え範囲候補は、第９行の右辺から第１１行の右辺である。この書き換え範囲候補は、Ｃ［ｎ－１］の２回の読み出しの間にＣ［ｎ＋０］，Ｃ［ｎ＋１］の書き込みがあるため、書き換え範囲に該当する。

Ｄ［ｎ＋１］の書き換え範囲候補は、第１３行の右辺から第１４行までの範囲と、第１５行の右辺のみの範囲である。何れの範囲も２回以上の読み出しを含まないため、書き換え範囲に該当しない。Ｄ［ｎ－１］の書き換え範囲候補は、第１３行の右辺から第１４行までの範囲と、第１５行の右辺のみの範囲である。何れの範囲も２回以上の読み出しを含まないため、書き換え範囲に該当しない。

Ｅ［ｎ＋１］の書き換え範囲候補は、第１７行の右辺から第１８行の右辺である。この書き換え範囲候補は、Ｅ［ｎ＋１］の２回の読み出しの間に配列Ｅの書き込みがないため、書き換え範囲に該当しない。Ｅ［ｎ－１］の書き換え範囲候補は、第１７行の右辺から第１８行の右辺である。この書き換え範囲候補は、Ｅ［ｎ－１］の２回の読み出しの間に配列Ｅの書き込みがないため、書き換え範囲に該当しない。以上から、一時変数に置換される配列要素は、Ａ［ｎ＋１］，Ａ［ｎ－１］，Ｂ［ｎ－１］，Ｃ［ｎ－１］である。

図１２は、変換後のソースコードの他の例を示す図である。
プリプロセッサ１３４は、ソースコード１４６をソースコード１４８に変換する。ソースコード１４８は、ソースコード記憶部１３２に記憶される。ソースコード１４８の第３行は、変数ｔｅｍｐ＿１，ｔｅｍｐ＿２，ｔｅｍｐ＿３，ｔｅｍｐ＿４を宣言している。

ソースコード１４８の第４行は、配列Ａのｎ＋１番目の要素を読み出して変数ｔｅｍｐ＿１に代入する処理を規定する。ソースコード１４８の第５行は、配列Ａのｎ－１番目の要素を読み出して変数ｔｅｍｐ＿２に代入する処理を規定する。ソースコード１４８の第６行は、変数ｔｅｍｐ＿１，ｔｅｍｐ＿２の値の和を配列Ａのｎ＋０番目に書き込む処理を規定する。ソースコード１４８の第７行は、変数ｔｅｍｐ＿１，ｔｅｍｐ＿２の値の和を配列Ａのｎ＋１番目に書き込む処理を規定する。

ソースコード１４８の第９行は、配列Ｂのｎ－１番目の要素を読み出して変数ｔｅｍｐ＿３に代入する処理を規定する。ソースコード１４８の第１０行は、配列Ｂのｎ＋１番目の要素を読み出して変数ｔｅｍｐ＿３の値を加え、配列Ｂのｎ＋０番目に書き込む処理を規定する。ソースコード１４８の第１１行は、配列Ｂのｎ＋２番目の要素を読み出して変数ｔｅｍｐ＿３の値を加え、配列Ｂのｎ＋１番目に書き込む処理を規定する。

ソースコード１４８の第１３行は、配列Ｃのｎ－１番目の要素を読み出して変数ｔｅｍｐ＿４に代入する処理を規定する。ソースコード１４８の第１４行は、配列Ｃのｎ＋１番目の要素を読み出して変数ｔｅｍｐ＿４の値を加え、配列Ｃのｎ＋０番目に書き込む処理を規定する。ソースコード１４８の第１６行は、配列Ｃのｎ＋１番目の要素を読み出して変数ｔｅｍｐ＿４の値を加え、配列Ｃのｎ＋１番目に書き込む処理を規定する。

次に、情報処理装置１００の処理手順について説明する。
図１３は、コンパイルの手順例を示すフローチャートである。
（Ｓ１０）解析部１３５は、ソースコードに対して構文解析を行う。

（Ｓ１１）解析部１３５は、ソースコードに次のコードブロックがあるか判断する。コードブロックは、関数定義、ｉｆ文、ｗｈｉｌｅ文、ｆｏｒ文などの制御構造に基づいて区切られた一纏まりのコード範囲である。次のコードブロックがある場合はステップＳ１２に処理が進み、次のコードブロックがない場合はステップＳ２８に処理が進む。

（Ｓ１２）解析部１３５は、コードブロックに含まれる１行のコードを読む。
（Ｓ１３）解析部１３５は、読んだコードが配列アクセスまたはインデックス変数の更新を含むか判断する。配列アクセスまたはインデックス変数の更新を含む場合はステップＳ１４に処理が進み、含まない場合はステップＳ１７に処理が進む。

（Ｓ１４）解析部１３５は、読んだコードが配列要素の読み出しを含むか判断する。配列要素の読み出しを含む場合はステップＳ１５に処理が進み、配列要素の書き込みまたはインデックス変数の更新を含む場合はステップＳ１６に処理が進む。

（Ｓ１５）解析部１３５は、配列名とインデックスの組に、読んだコードの行番号を対応付けて、読み出しリストに記録する。そして、ステップＳ１７に処理が進む。
（Ｓ１６）解析部１３５は、配列名とインデックスの組に、読んだコードの行番号を対応付けて、書き込みリストに記録する。インデックス変数の更新の場合、解析部１３５は、そのインデックス変数を使用する配列要素を特定して記録する。

（Ｓ１７）解析部１３５は、コードブロックに次の行があるか判断する。次の行がある場合はステップＳ１２に処理が戻り、次の行がない場合はステップＳ１８に処理が進む。
図１４は、コンパイルの手順例を示すフローチャート（続き１）である。

（Ｓ１８）解析部１３５は、ステップＳ１５を通じて生成された読み出しリストの中から、配列名とインデックスの組を１つ選択する。
（Ｓ１９）解析部１３５は、選択した配列名とインデックスの組について、最初の読み出し位置を検出する。読み出し位置は、読み出しリストに記録された行番号である。

（Ｓ２０）解析部１３５は、選択した配列名とインデックスの組について、最後の読み出し位置を検出する。ただし、最後の読み出し位置よりも前に１以上の書き込み位置がある場合、解析部１３５は、最初の読み出し位置の次の書き込み位置を検出する。書き込み位置は、書き込みリストに記録された行番号である。

（Ｓ２１）解析部１３５は、ステップＳ１９の位置からステップＳ２０の位置までを書き換え範囲候補と判定する。解析部１３５は、書き換え範囲候補内に複数回の配列要素の読み出しがあるか判断する。複数回の読み出しがある場合はステップＳ２２に処理が進み、複数回の読み出しがない場合はステップＳ２４に処理が進む。

（Ｓ２２）解析部１３５は、複数回の読み出しの間に、配列名が同じでインデックスが異なる配列要素の書き込みがあるか判断する。該当する書き込みがある場合はステップＳ２３に処理が進み、該当する書き込みがない場合はステップＳ２４に処理が進む。

（Ｓ２３）解析部１３５は、ステップＳ２１で判定した書き換え範囲候補を、書き換え範囲として採用し、配列名とインデックスの組と対応付けて記録する。
（Ｓ２４）解析部１３５は、読み出しリストの中に、次の配列名とインデックスの組があるか判断する。次の配列名とインデックスの組がある場合はステップＳ１８に処理が戻り、次の配列名とインデックスの組がない場合はステップＳ２５に処理が進む。

（Ｓ２５）書き換え部１３６は、採用された書き換え範囲がある配列名とインデックスの組について、一時変数を宣言する宣言文を挿入する。
（Ｓ２６）書き換え部１３６は、書き換え範囲毎に、配列要素を読み出して一時変数に代入する代入文を、書き換え範囲の直前に挿入する。

（Ｓ２７）書き換え部１３６は、書き換え範囲毎に、書き換え範囲内における配列要素の読み出しを一時変数の参照に置換する。
図１５は、コンパイルの手順例を示すフローチャート（続き２）である。

（Ｓ２８）書き換え部１３６は、変換されたソースコードを出力する。
（Ｓ２９）コンパイラ１３７は、変換されたソースコードをコンパイルする。このとき、コンパイラ１３７は、ソースコードから中間コードを生成し、中間コードに対してコンパイラ最適化を行い、最適化された中間コードからオブジェクトコードを生成する。

（Ｓ３０）リンカ１３８は、コンパイラ１３７が出力したオブジェクトコードと、他のオブジェクトコードやライブラリプログラムをリンクし、実行コードを生成する。
（Ｓ３１）リンカ１３８は、実行コードを出力する。

以上説明したように、第２の実施の形態の情報処理装置１００は、高水準言語で記述されたソースコードをコンパイルして、機械可読な実行コードを生成する。このとき、情報処理装置１００は、ソースコードから生成される中間コードに対してコンパイラ最適化を行う。これにより、冗長な命令が削減されることがあり、ストールが減少するように命令の並列化や命令の実行順序の変更などの命令スケジューリングが行われることがある。よって、プログラムの実行効率が向上して実行時間が短くなる。

また、情報処理装置１００は、配列名とインデックスを用いた配列アクセスについて、ＲＡＷに該当するとコンパイラが誤って判断する可能性のあるコードを、ソースコードレベルで検出する。情報処理装置１００は、書き込み後に行われる同一配列に対する読み出しが、配列名とインデックスで表現されないように、一時変数を用いてソースコードを書き換える。そして、情報処理装置１００は、書き換えられたソースコードをコンパイルする。これにより、中間コードに対するコンパイラ最適化が適切に行われ、プログラムの実行効率が向上して実行時間が短くなる。

１０ 情報処理装置
１１ 記憶部
１２ 処理部
１３，１４ ソースコード
１５，１６，１７，１８，１９ コード

Claims (4)

1. 配列データの中で第１の変数を含む第１のインデックスを用いて指定される要素を参照する第１のコードと、前記第１のコードの後に、前記配列データの中で前記第１のインデックスと異なる第２のインデックスを用いて指定される要素を更新する第２のコードと、前記第２のコードの後に、前記配列データの中で前記第１のインデックスを用いて指定される要素を参照する第３のコードとを、ソースコードから検出し、
   前記第２のコードの前に、前記配列データの中で前記第１のインデックスを用いて指定される要素を第２の変数に代入する第４のコードを挿入し、前記第３のコードを、前記第２の変数を参照する第５のコードに置換する、
   処理をコンピュータに実行させるソースコード変換プログラム。
2. 前記第４のコードは、前記第１のコードの前に挿入され、前記第３のコードの置換では更に、前記第１のコードを、前記第２の変数を参照する第６のコードに置換する、
   請求項１記載のソースコード変換プログラム。
3. 前記第４のコードの挿入および前記第３のコードの置換によって前記ソースコードから変換される他のソースコードを生成し、コンパイラを用いて前記他のソースコードをコンパイルする処理を前記コンピュータに更に実行させる、
   請求項１記載のソースコード変換プログラム。
4. 配列データの中で第１の変数を含む第１のインデックスを用いて指定される要素を参照する第１のコードと、前記第１のコードの後に、前記配列データの中で前記第１のインデックスと異なる第２のインデックスを用いて指定される要素を更新する第２のコードと、前記第２のコードの後に、前記配列データの中で前記第１のインデックスを用いて指定される要素を参照する第３のコードとを、ソースコードから検出し、
   前記第２のコードの前に、前記配列データの中で前記第１のインデックスを用いて指定される要素を第２の変数に代入する第４のコードを挿入し、前記第３のコードを、前記第２の変数を参照する第５のコードに置換する、
   処理をコンピュータが実行するソースコード変換方法。

Images