JP2024030316A - 処理装置、処理プログラム、及び処理方法 - Google Patents

Abstract

【課題】 ＤＭＡ転送完了割り込みがロストした場合でも、正確なメモリアドレスに基づく処理が行うことができる処理装置を提供する。【解決手段】 本発明は、ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置であって、予めメモリ上にＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、バッファのそれぞれのアドレス情報と、処理装置が現在バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、ＤＭＡコントローラの走行アドレスを取得する走行アドレス取得手段と、ＤＭＡコントローラからバッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、取得した走行アドレスと、管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納されるバッファを特定する管理手段とを有する。【選択図】 図１

Description

本発明は、処理装置、処理プログラム、及び処理方法に関し、例えば、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）によるデータ転送の監視方法に適用し得る。

ＤＭＡは、コンピュータシステム内でのデータ転送方式の１つであり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を介さずに、専用のコントローラ（ＤＭＡコントローラ）の制御により周辺デバイスとメモリ（ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）との間で直接データ転送を行う方式である。

ＤＭＡコントローラは、ＤＭＡ転送が完了すると、ＣＰＵにＤＭＡ転送が完了した旨を示す信号（ＤＭＡ転送完了割り込み）を通知する。そして、ＣＰＵは、ＤＭＡ転送完了割り込みを契機として、ベクタテーブルに登録したハンドラをコールしてハンドラ内でＤＭＡコントローラが転送したデータ（メモリに書き込まれたデータ）を使用して目的とする処理を行う（非特許文献１を参照）。

一般的に、ＣＰＵサイドでは、所定のアプリケーション内でメモリのアドレス管理を行っている。例えば、当該アプリケーションは、ＤＭＡ転送完了の割り込みが発生する度に、メモリアドレス管理をカウントアップし、割り込みの数から対象とするメモリアドレスを導いていた。

"マイコンの基礎-割り込みハンドラ"［２０２２年７月２９日検索］，［Ｏｎｌｉｎｅ］、ＩＮＴＥＲＮＥＴ、<URL: http://mochiuwiki.e2.valueserver.jp/index.php?title=マイコンの基礎_-_割り込みハンドラ>

しかしながら、割り込みレイテンシの遅延等によりＤＭＡ転送完了割り込みがロストした場合、上述のメモリアドレス管理では、ＤＭＡ転送完了割り込みの件数からメモリアドレスを算出しているため、正しいメモリアドレスに基づき処理が行えず、データの整合性が保てなくなる問題が生じる。

そのため、ＤＭＡ転送完了割り込みがロストした場合でも、正確なメモリアドレスに基づく処理が行うことができる処理装置、処理プログラム、及び処理方法が望まれている。

第１の本発明は、ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置であって、（１）予め前記メモリ上に前記ＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、少なくとも前記バッファのそれぞれのアドレス情報と、当該処理装置が現在前記バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、（２）前記ＤＭＡコントローラが前記メモリに対して現在アクセスしている走行アドレスを取得する走行アドレス取得手段と、（３）前記ＤＭＡコントローラから前記バッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、前記走行アドレス取得手段で取得した前記走行アドレスと、前記管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納される前記バッファを特定する管理手段とを有することを特徴とする。

第２の本発明の処理プログラムは、ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置に搭載されるコンピュータを、（１）予め前記メモリ上に前記ＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、少なくとも前記バッファのそれぞれのアドレス情報と、当該処理装置が現在前記バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、（２）前記ＤＭＡコントローラが前記メモリに対して現在アクセスしている走行アドレスを取得する走行アドレス取得手段と、（３）前記ＤＭＡコントローラから前記バッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、前記走行アドレス取得手段で取得した前記走行アドレスと、前記管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納される前記バッファを特定する管理手段として機能させることを特徴とする。

第３の本発明は、ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置に使用する処理方法であって、（１）当該処理装置は、予め前記メモリ上に前記ＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、少なくとも前記バッファのそれぞれのアドレス情報と、当該処理装置が現在前記バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、走行アドレス取得ステップと、管理ステップとを備え、（２）前記走行アドレス取得ステップは、前記ＤＭＡコントローラが前記メモリに対して現在アクセスしている走行アドレスを取得し、（３）前記管理ステップは、前記ＤＭＡコントローラから前記バッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、前記走行アドレス取得ステップで取得した前記走行アドレスと、前記管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納される前記バッファを特定することを特徴とする。

本発明によれば、ＤＭＡ転送完了割り込みがロストした場合でも、正確なメモリアドレスに基づく処理が行うことができる。

実施形態に係る情報処理装置の全体構成を示す全体構成図である。 実施形態に係るパラメータＲＡＭの一例を示す説明図である。 実施形態に係る管理ＡＰＩの管理データの一例を示す説明図である。 実施形態に係るＲＡＭ（ＤＭＡコントローラを介してデータを一時保存領域する領域）の一例を示す図である。 実施形態に係る情報処理装置（制御プログラム）の特徴動作を示すフローチャートである。 実施形態に係る情報処理装置（制御プログラム）の特徴動作（図５の処理）の具体例を示す説明図である。

（Ａ）主たる実施形態
以下、本発明による処理装置、処理プログラム、及び処理方法の一実施形態を、図面を参照しながら詳述する。

（Ａ－１）実施形態の構成
図１は、実施形態に係る情報処理装置の全体構成を示す全体構成図である。図１に示すように、情報処理装置１は、ハードウェア構成として、ＣＰＵ１０と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２０と、ＲＡＭ３０と、周辺デバイス４０と、ＤＭＡコントローラ５０とを有する。ＣＰＵ１０、ＲＯＭ２０、ＲＡＭ３０、周辺デバイス４０、及びＤＭＡコントローラ５０は、バスＮによって相互に接続される。

ＣＰＵ１０は、演算処理装置及び制御装置として機能し、各種プログラムに従って情報処理装置１内の動作全般を制御する。例えば、ＣＰＵ１０が後述するＲＯＭ２０及びＲＡＭ３０と協働することにより、後述する制御プログラム１１が実行される。

ＲＯＭ２０は、ＣＰＵ１０が使用するプログラム（後述する制御プログラム１１等）を記憶する。

ＲＡＭ３０は、ＣＰＵ１０のワーク領域として使用され、ＲＯＭ２０、後述する周辺デバイス４０等を介して送受信されるデータの一時保存領域としても使用される。

周辺デバイス４０は、当該情報処理装置１の周辺機器（内蔵、外付けを問わず）であり、例えば、プリンタ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、オーディオデバイス、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）コントローラ等である。

ＤＭＡコントローラ５０は、ＲＡＭ３０と、ＲＯＭ２０及び周辺デバイス４０との間のデータの送受信処理（ＤＭＡ転送）を行う。例えば、ＤＭＡコントローラ５０は、周辺デバイス４０がＬＡＮコントローラの場合、蓄えられたネットワークデータを、ＲＡＭ３０の事前に指定されたメモリ領域（後述する図４のバッファＢ）の転送先アドレスへＤＭＡ転送するための制御を行う。また、ＤＭＡコントローラ５０は、ＤＭＡ転送が終了すると、ＣＰＵ１０へ割り込みを用いてＤＭＡ転送が終了した旨（ＤＭＡ転送完了割り込み）を通知する。

ＤＭＡコントローラ５０は、ＤＭＡ転送を制御するための設定レジスタであるパラメータＲＡＭ５１を有する。

図２は、実施形態に係るパラメータＲＡＭの一例を示す説明図である。図２（Ａ）に示すように、パラメータＲＡＭ５１には、各パラメータＲＡＭを識別するパラメータＲＡＭ番号と、データの転送元のアドレスを示す「転送元アドレス」と、データの転送先のアドレスを示す「転送先アドレス」と、データの転送サイズを示す「転送サイズ」と、転送完了後継続するパラメータＲＡＭ番号を示す「リンク」とが設定される。なお、図２（Ａ）のパラメータＲＡＭ５１は、本実施形態の特徴部分を説明し易くするために、簡易的に記載したが、上記以外にも種々様々な項目を追加しても良い。

図２（Ｂ）は、上述のパラメータＲＡＭ５１に従ったデータを連続的に転送する際のイメージを示す説明図である。図２（Ｂ）では、３つのパラメータＲＡＭ５１（５１－１～５１－３）が示されている。この内、パラメータＲＡＭ５１－１は、ＤＭＡコントローラ５０の制御により現在転送を行っている最新の設定内容である。

なお、この実施形態では、ＤＭＡコントローラ５０には、パラメータＲＡＭ５１－１の転送元アドレス及び転送先アドレスが、ＤＭＡコントローラ５０がＲＡＭ３０上を走行しているアドレスにリアルタイムに更新する機構（機能）を備えることを前提とする。また同様に、ＤＭＡコントローラ５０には、後述する制御プログラム１１の管理ＡＰＩ１３の取得要求に対してパラメータＲＡＭ５１－１の転送先アドレス（リアルタイムに更新するアドレス）が、返信される機能を備えることを前提とする。

ＤＭＡコントローラ５０は、パラメータＲＡＭ５１－１に指定（設定）された内容の転送が完了すると、パラメータＲＡＭ５１－１のリンクに指定した次のパラメータＲＡＭ番号に指定した内容（パラメータＲＡＭ５１－２に指定された内容）に沿って転送を継続する。ここで、転送を継続する際には、パラメータＲＡＭ５１－２に指定した内容がパラメータＲＡＭ５１－１にコピーされて、パラメータＲＡＭ５１－１に従って転送が行われる（同様に、転送が完了すると、次にはパラメータＲＡＭ５１－３の内容が処理される）。

即ち、ＣＰＵサイド（制御プログラム１１）では、パラメータＲＡＭ５１－１の転送先アドレスを監視すれば、ＤＭＡコントローラ５０がＲＡＭ３０上の何れのアドレスを走行しているか確認することができる。

次に、ＣＰＵ１０において実行される制御プログラム１１について説明を行う。

制御プログラム１１は、ＣＰＵ１０、ＲＡＭ３０等のハードウェア資源を利用して、割り込み管理、タスク管理、メモリ管理等を実行するものである。制御プログラム１１は、図１に示すように、ハンドラ１２と、管理ＡＰＩ１３と、タスク１４とを有する。

ハンドラ１２は、ＣＰＵ１０においてＤＭＡコントローラ５０等が要求する割り込み（ＤＭＡ転送完了割り込み等）を検知されたことに基づいてＣＰＵ１０からコールされると、当該検知された割り込みに応じた処理を実行するものである。この実施形態では、ハンドラ１２は、目的処理を行うＲＡＭ３０上のアドレスを特定するために後述する管理ＡＰＩ１３をコールする。ハンドラ１２は、管理ＡＰＩ１３を介して処理すべきアドレスを取得すると、タスク１４に該当する処理を通知する。

管理ＡＰＩ１３は、上述のパラメータＲＡＭ５１－１の転送先アドレスを取得し、取得した転送先アドレス（ＤＭＡコントローラ５０がＲＡＭ３０へ転送した（書き込んだ）最新のアドレス）と、プログラム側で管理しているアドレス値（後述する未処理バッファカウンタＣ）とを比較して、プログラム側が処理すべきアドレス（ＲＡＭ３０内の未処理のバッファ）を特定する。

管理ＡＰＩ１３は、ＲＡＭ３０内の処理すべきメモリ領域（バッファＢ）を示す未処理バッファカウンタＣと、ＤＭＡコントローラ５０がＲＡＭ３０へ転送するメモリ領域を示す管理データＤとを備える。

図３は、実施形態に係る管理ＡＰＩの管理データの一例を示す説明図である。図３に示すように、管理データＤは、ＤＭＡコントローラ５０からＲＡＭ３０へ転送するメモリ領域（各バッファＢ）を示す「バッファ」と、各バッファＢの先頭アドレスを示す「先頭アドレス」との項目を有する。

なお、この実施形態では、周辺デバイス４０等が、ＤＭＡコントローラ５０を介してデータを一時保存領域する領域がＲＡＭ３０上に予め定められている。図４は、実施形態に係るＲＡＭ（ＤＭＡコントローラを介してデータを一時保存領域する領域）の一例を示す図である。図４では、ＲＡＭ３０内にデータの一時保存領域として５つのバッファＢ（Ｂ１～Ｂ５）が予め割り当てられている。図４では、１つのバッファＢのサイズは２５６バイトであり、バッファＢの数も５個の例が示されているが、これに限定されるものでは無く、バッファＢのサイズ及び数は、例えば、システムに応じて適宜設定されるものである。

また、この実施形態では、バッファＢのサイズは、パラメータＲＡＭ５１の転送サイズと同一である。即ち、バッファＢのサイズは２５６バイトであれば、各パラメータＲＡＭ５１の転送サイズは２５６バイトとなり、ＤＭＡコントローラ５０は、５つのバッファＢをサイクル的に使用して各パラメータＲＡＭ５１に従った内容でデータ転送を行うことになる。

なお、図３では、各バッファＢと、各バッファＢの先頭アドレスとを対応付けて管理しているが、これに限定されるものでは無く、各バッファＢの管理方法は種々様々な手法を用いることができる。

タスク１４は、種々様々な処理を行うものであるが、この実施形態では、ハンドラ１２に通知されてＤＭＡコントローラ５０からＲＡＭ３０へ転送されたデータに対して何らかの処理を行うタスクを対象とする。タスク１４は、ハンドラ１２から通知されたＲＡＭ３０のアドレス（バッファＢ）まで処理を行うことになる。

（Ａ－２）実施形態の動作
次に、以上のような構成を有する実施形態に係る情報処理装置１の動作を説明する。

（Ａ－２－１）情報処理装置１の特徴動作
図５は、実施形態に係る情報処理装置（制御プログラム）の特徴動作を示すフローチャートである。

＜Ｓ１０１＞
ＣＰＵ１０（制御プログラム１１）は、ＤＭＡコントローラ５０からのＤＭＡ転送完了割り込みを受けて、ハンドラ１２をコールする。

＜Ｓ１０２＞
ハンドラ１２は、ＤＭＡコントローラ５０が転送したＲＡＭ３０のバッファＢを特定するために管理ＡＰＩ１３をコールする。管理ＡＰＩ１３は、ＤＭＡコントローラ５０がＲＡＭ３０上を走行しているアドレスを取得する。具体的に、管理ＡＰＩ１３は、ＤＭＡコントローラ５０から走行アドレスがリアルタイムに更新されているパラメータＲＡＭ５１－１の転送先アドレスを取得する。管理ＡＰＩ１３は、さらに、未処理バッファカウンタＣが示す値（バッファＢ）を取得する。

＜Ｓ１０３＞
管理ＡＰＩ１３は、取得した転送先アドレスが、取得した未処理バッファカウンタＣが示す値（バッファＢ）の次のバッファＢのアドレスの範囲内を示しているかを確認する。例えば、未処理バッファカウンタＣが示す値がバッファＢ０であれば、次のバッファＢは、バッファＢ１（０x１０００＿０１００～０x１０００＿０１ＦＦ）である。

＜Ｓ１０４＞
管理ＡＰＩ１３は、上述のステップＳ１０３の処理で、取得した転送先アドレスが、未処理バッファカウンタＣが示す値の次のバッファＢのアドレスの範囲内を示している場合（言い換えれば、割り込みロストは発生していない場合）、未処理バッファカウンタＣが示すバッファＢのアドレスをハンドラ１２に返信する。

ハンドラ１２は、管理ＡＰＩ１３から返信されたアドレスをタスク１４へ通知する（バッファ１つ分の処理を行うよう依頼する）。

＜Ｓ１０５＞
管理ＡＰＩ１３は、上述のステップＳ１０３の処理で、取得した転送先アドレスが、未処理バッファカウンタＣが示す値の次のバッファＢのアドレスの範囲内を示していない場合（言い換えれば、割り込みロストが発生している場合）、管理データＤを参照して、転送先アドレスが示しているアドレスが属するバッファＢ（Ｂ１～Ｂ５のいずれか）を特定する。未処理バッファカウンタＣが示すバッファと、特定したバッファＢの一つ前のバッファＢまでの間のバッファが未処理のバッファとなる。

＜Ｓ１０６＞
管理ＡＰＩ１３は、未処理のバッファＢの件数分、各バッファＢのアドレス（先頭アドレス）をハンドラ１２に返信する。

ハンドラ１２は、管理ＡＰＩ１３から返信された各アドレスをタスク１４へ通知する（未処理のバッファ分の処理を行うよう依頼する）。

＜Ｓ１０７＞
管理ＡＰＩ１３は、処理したバッファＢの数に応じて、未処理バッファカウンタＣの値をカウントアップする。例えば、未処理バッファカウンタＣがバッファＢ１を示して、１件分のバッファＢを処理した場合（上述のステップＳ１０４のルート）、バッファＢ１を「バッファＢ２」とする。一方、ｎ件分のバッファＢを処理した場合（上述のステップＳ１０６のルート）、バッファＢ１を「バッファＢ（１＋ｎ）」とする。

（Ａ－２－２）特徴処理の具体例
次に、図５のフローチャートの処理を、具体例を挙げて再度説明を行う。

図６は、実施形態に係る情報処理装置の特徴動作（図５の処理）の具体例を示す説明図である。

なお、以下の説明に際して、未処理バッファカウンタＣの初期状態は、「バッファＢ０」であり、管理データＤは、図３に示す通りである事を前提とする。

まず、ＣＰＵ１０は、１回目のＤＭＡ転送完了割り込みを受けると、ハンドラ１２をコールする。ハンドラ１２は、ＤＭＡコントローラ５０が転送したＲＡＭ３０のバッファＢを特定するために管理ＡＰＩ１３をコールする。管理ＡＰＩ１３は、ＤＭＡコントローラ５０（パラメータＲＡＭ５１－１）の転送先アドレスを取得する。さらに、管理ＡＰＩ１３は、未処理バッファカウンタＣが示す値（バッファＢ）を取得する。転送先アドレスが、バッファＢ１の範囲内（０ｘ１０００＿０１００～０ｘ１０００＿０１ＦＦ）であれば、管理ＡＰＩ１３は、正常と判断して、ハンドラ１２は、１件分の未処理のバッファＢ０（０ｘ１０００＿００００～０ｘ１００＿００ＦＦ）を処理するようタスク１４に通知する。

タスク１４は、バッファＢを１件処理したので、ＣＰＵ１０は、未処理バッファカウンタＣを、バッファＢ０からバッファＢ１へカウントアップする。

次に、ＣＰＵ１０は、２回目のＤＭＡ転送完了割り込みを受けると、同様に、ハンドラ１２をコールする。ハンドラ１２は、同様に、ＤＭＡコントローラ５０が転送したＲＡＭ３０のバッファＢを特定するために管理ＡＰＩ１３をコールする。管理ＡＰＩ１３は、ＤＭＡコントローラ５０（パラメータＲＡＭ５１－１）の転送先アドレスを取得する。管理ＡＰＩ１３は、さらに、未処理バッファカウンタＣが示す値（バッファＢ）を取得する。転送先アドレスが、バッファＢ２の範囲内（０ｘ１０００＿０２００～０ｘ１０００＿０２ＦＦ）であれば、管理ＡＰＩ１３は、正常と判断して、ハンドラ１２は、１件分の未処理のバッファＢ１（０ｘ１０００＿０１００～０ｘ１００＿０１ＦＦ）を処理するようタスク１４に通知する。

ＣＰＵ１０は、バッファＢを１件処理したので、未処理バッファカウンタＣを、バッファＢ０からバッファＢ１へカウントアップする。

仮に、転送先アドレスが、バッファＢ３の範囲内（０ｘ１０００＿０３００～０ｘ１００００３ＦＦ）であれば、管理ＡＰＩ１３は、バッファＢ２（０x１０００＿０２００～０ｘ１０００＿０２ＦＦ）に対するＤＭＡ転送完了割り込みは、ロストしていると判断する。この場合、ハンドラ１２は、２件分の未処理のバッファＢ１（０ｘ１０００＿０１００～０ｘ１００＿０１ＦＦ）とバッファＢ２（０ｘ１０００＿０２００～０ｘ１０００＿０２ＦＦ）を処理するようタスク１４に通知する。

タスク１４は、バッファＢを２件処理したので、ＣＰＵ１０は、未処理バッファカウンタＣを、バッファＢ１からバッファＢ３へカウントアップする。

図６において図示されないが、ＣＰＵ１０は、次のように順次処理を実行する。

ＣＰＵ１０は、ｎ回目（３回目以降）のＤＭＡ転送完了割り込みを受けると、同様に、ＤＭＡコントローラ５０（パラメータＲＡＭ５１－１）の転送先アドレスを取得する。管理ＡＰＩ１３は、さらに、未処理バッファカウンタＣが示す値（バッファＢ）を取得する。管理ＡＰＩ１３は、同様に、ＤＭＡ転送完了割り込みについて正常と判断すると、ハンドラ１２は、同様に、１件分の未処理の転送処理に関わるバッファＢを処理するようタスク１４に通知する。

ＣＰＵ１０は、同様に、バッファＢを１件処理したので、未処理バッファカウンタＣを、バッファＢ０からバッファＢ１へカウントアップする。

仮に、管理ＡＰＩ１３は、同様に、ＤＭＡ転送完了割り込みについてロストしていると判断すると、ハンドラ１２は、同様に、未処理のバッファＢを処理するようタスク１４に通知する。

タスク１４は、バッファＢを未処理の件数分処理したので、ＣＰＵ１０は、未処理バッファカウンタＣを、未処理のバッファＢを処理した件数分に基づいてカウントアップする。

（Ａ－３）実施形態の効果
本実施形態によれば、以下の効果を奏する。

ＣＰＵ１０が実行する制御プログラム１１（ハンドラ１２及び管理ＡＰＩ１３）が、ＤＭＡコントローラ５０が走行しているアドレスを調査することでＤＭＡ転送完了割り込みがロストした場合も、タスク１４に確実に対象データを処理させる事ができる。

例えば、ＤＭＡ転送完了割り込みから次のＤＭＡ転送完了割り込み完了までの間隔が数十マイクロ秒とシビアな設計の場合（即ち、リアルタイムにデータ処理が求められる設計の場合）、レイテンシやオーバヘッドの影響によりハンドラ１２内で処理をしている際に割り込みが入りその分はロストする可能性が高くなる。このような設計の際に本実施形態はより効果を発揮する。

（Ｂ）他の実施形態
上述した実施形態においても種々の変形実施形態を言及したが、以下の変形実施形態にも適用できる。

上記実施形態では、ＤＭＡ転送完了割り込みを契機として、ＲＡＭ３０上の未処理のバッファＢのデータを処理する例を示したが、定期的な割り込み（タイマ割り込み）を、ＤＭＡ転送完了割り込みがロストした場合の割り込みとして利用して、上記実施形態の処理と同様にＲＡＭ３０上の未処理のバッファＢのデータを処理するようにしても良い。

１…情報処理装置、１０…ＣＰＵ、１１…制御プログラム、１２…ハンドラ、１３…管理ＡＰＩ、１４…タスク、２０…ＲＯＭ、３０…ＲＡＭ、４０…周辺デバイス、５０…ＤＭＡコントローラ、５１（５１－１～５１－３）…パラメータＲＡＭ、…パラメータＲＡＭ、５１－２…パラメータＲＡＭ、…パラメータＲＡＭ、Ｂ（Ｂ０～Ｂ３）…バッファ、…バッファ、Ｃ…未処理バッファカウンタ、Ｄ…管理データ、Ｎ…バス。

Claims (5)

1. ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置であって、
   予め前記メモリ上に前記ＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、少なくとも前記バッファのそれぞれのアドレス情報と、当該処理装置が現在前記バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、
   前記ＤＭＡコントローラが前記メモリに対して現在アクセスしている走行アドレスを取得する走行アドレス取得手段と、
   前記ＤＭＡコントローラから前記バッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、前記走行アドレス取得手段で取得した前記走行アドレスと、前記管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納される前記バッファを特定する管理手段と
   を有することを特徴とする処理装置。
2. 前記管理手段は、前記走行アドレスが前記バッファの巡回使用の順番的に当該処理装置が処理すべきバッファの次のバッファの範囲内のアドレスを示している場合には、割り込みの消失は生じていないと判断し、前記走行アドレスが示すバッファの一つ前のバッファを当該処理装置が処理すべきバッファと判断することを特徴とする請求項１に記載の処理装置。
3. 前記管理手段は、前記走行アドレスが前記バッファの巡回使用の順番的に当該処理装置が処理すべきバッファの次々回以降のバッファの範囲内のアドレスを示している場合には、割り込みの消失は生じていると判断し、当該処理装置が順番的に次に処理すべきバッファから前記走行アドレスが示すバッファの一つ前のバッファまでのそれぞれの前記バッファを当該処理装置が処理すべきバッファと判断することを特徴とする請求項１又は２に記載の処理装置。
4. ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置に搭載されるコンピュータを、
   予め前記メモリ上に前記ＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、少なくとも前記バッファのそれぞれのアドレス情報と、当該処理装置が現在前記バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、
   前記ＤＭＡコントローラが前記メモリに対して現在アクセスしている走行アドレスを取得する走行アドレス取得手段と、
   前記ＤＭＡコントローラから前記バッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、前記走行アドレス取得手段で取得した前記走行アドレスと、前記管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納される前記バッファを特定する管理手段と
   して機能させることを特徴とする処理プログラム。
5. ＤＭＡコントローラによってメモリに転送されたデータを順次処理する処理装置に使用する処理方法であって、
   当該処理装置は、予め前記メモリ上に前記ＤＭＡコントローラが巡回して使用するデータ転送サイズと同一サイズのバッファが複数割り当てられ、少なくとも前記バッファのそれぞれのアドレス情報と、当該処理装置が現在前記バッファのいずれを処理したかを示すバッファ処理情報とを管理する管理情報と、走行アドレス取得ステップと、管理ステップとを備え、
   前記走行アドレス取得ステップは、前記ＤＭＡコントローラが前記メモリに対して現在アクセスしている走行アドレスを取得し、
   前記管理ステップは、前記ＤＭＡコントローラから前記バッファの各々に転送が完了したタイミングでＤＭＡ転送完了を示す割り込みを受けると、前記走行アドレス取得ステップで取得した前記走行アドレスと、前記管理情報とに基づき、当該処理装置が処理すべき未処理のデータが格納される前記バッファを特定する
   ことを特徴とする処理方法。
   

Images