JP2024023532A - 電子機器、メモリアクセス効率の決定方法及び記憶媒体 - Google Patents

電子機器、メモリアクセス効率の決定方法及び記憶媒体 Download PDF

Info

Publication number
JP2024023532A
JP2024023532A JP2023204882A JP2023204882A JP2024023532A JP 2024023532 A JP2024023532 A JP 2024023532A JP 2023204882 A JP2023204882 A JP 2023204882A JP 2023204882 A JP2023204882 A JP 2023204882A JP 2024023532 A JP2024023532 A JP 2024023532A
Authority
JP
Japan
Prior art keywords
data
processor
reading
measured
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023204882A
Other languages
English (en)
Inventor
大▲ヘン▼ 高
Dae-Hyeong Ko
良 単
Liang Shan
宇鵬 李
Yupeng Li
晨 馮
Chen Feng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlunxin Technology Beijing Co Ltd
Original Assignee
Kunlunxin Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunlunxin Technology Beijing Co Ltd filed Critical Kunlunxin Technology Beijing Co Ltd
Publication of JP2024023532A publication Critical patent/JP2024023532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】演算子の性能を向上させるために、演算子のハードウェア利用率を向上させる電子機器、メモリアクセス効率の決定方法及び記憶媒体を提供する。【解決手段】電子機器は、実行可能命令、及び複数のデータブロックに分割される処理すべきデータを記憶するように構成されるメモリと、実行可能命令を実行するように構成されるプロセッサと、を含む。方法は、メモリから複数のデータブロックにおける測定すべきデータブロックを読み取り、測定すべきデータブロックのサイズ情報に基づいて、読取周期情報とデータ読取区間とを含むアクセス記述情報を決定し、アクセス記述情報及びプロセッサがメモリから処理すべきデータを読み取る複数のチャンネルを記述するチャンネル記述情報に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定する。【選択図】図５

Description

本開示は、コンピュータ技術分野に関し、特に、チップ、メモリおよびプロセッサなどの技術分野に関する。より具体的には、本開示は、電子機器、メモリアクセス効率の決定方法及び記憶媒体を提供する。
人工知能技術及びコンピュータ技術の発展に伴い、人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ，ＡＩ）チップに基づく演算子を開発することができる。演算子の性能を向上させるために、演算子のハードウェア利用率を向上させることができる。
本開示は、電子機器、メモリアクセス効率の決定方法及び記憶媒体を提供する。
本開示の一態様によれば、
実行可能命令、及び複数のデータブロックに分割される処理すべきデータを記憶するように構成されるメモリと、
メモリから複数のデータブロックにおける測定すべきデータブロックを読み取り、測定すべきデータブロックのサイズ情報に基づいて、読取周期情報とデータ読取区間とを含むアクセス記述情報を決定し、アクセス記述情報、およびプロセッサがメモリから処理すべきデータを読み取る複数のチャンネルを記述するチャンネル記述情報に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定するように実行可能命令を実行して構成されるプロセッサと、を含む電子機器を提供する。
本開示のもう１つの態様によれば、メモリから複数のデータブロックにおける測定すべきデータブロックを読み取ることと、測定すべきデータブロックのサイズに基づいて、読取周期情報およびデータ読取区間を含むアクセス記述情報を決定することと、アクセス記述情報、およびメモリから処理すべきデータを読み取る複数のチャンネルを記述するチャンネル記述情報に基づいて、測定すべきデータブロックを読み取るアクセス効率を決定することと、を含むメモリアクセス効率を決定する方法を提供する。
本開示のもう１つの態様によれば、少なくとも１つのプロセッサと、少なくとも１つのプロセッサと通信接続されたメモリと、を含み、メモリは、少なくとも１つのプロセッサによって実行可能な命令を記憶し、命令は、少なくとも１つのプロセッサが本開示に提供される方法を実行できるように、少なくとも１つのプロセッサによって実行される、電子機器を提供する。
本開示のもう１つの態様によれば、コンピュータ命令がコンピュータに本開示に提供される方法を実行させる、コンピュータ命令が記憶されている非一時的なコンピュータ可読記憶媒体を提供する。
本開示のもう１つの態様によれば、プロセッサによって実行される際に、本開示に提供される方法を実現するコンピュータプログラムを提供する。
理解すべきであるように、本部分に記載された内容は、本開示の実施例の重要な特徴を識別するためのものではなく、本開示の範囲を制限するものでもない。本開示のその他の特徴は、以下の明細書によって容易に理解されるであろう。
図面は、本発明をより良く理解するためのものであり、本開示を限定するものではない。
図１は、本開示の一実施例に係る電子機器の模式図である。 図２Ａは、本開示の一実施例に係るアクセス記述関数の関数画像模式図である。 図２Ｂは、本開示の一実施例に係る周期的方形波の模式図である。 図２Ｃは、本開示の一実施例に係るデータ読取区間の模式図である。 図３Ａは、本開示の一実施例に係る複数のチャンネルの分布模式図である。 図３Ｂは、本開示の一実施例に係るチャンネル記述関数の関数画像模式図である。 図４Ａは、本開示の一実施例に係る調整後の目標チャンネル記述関数の関数画像模式図である。 図４Ｂは、本開示の一実施例に係る調整後の周期的方形波の模式図である。 図４Ｃは、本開示の一実施例に係る調整後のデータ読取区間の模式図である。 図５は、本開示の一実施例に係るメモリアクセス効率を決定する方法のフローチャートである。 図６は、本開示の一実施例に係るメモリアクセス効率を決定する方法を適用できる電子機器のブロック図である。
以下、図面を参照して本開示の例示的な実施例を説明し、理解を容易にするために、本開示の実施例の様々な詳細を含み、これらは例示的なものに過ぎない。したがって、当業者は、ここに記載された実施例に対して、本開示の範囲及び精神から逸脱することなく、様々な変更及び修正を行うことができることを認識すべきである。同様に、明確かつ簡潔にするために、以下の説明では、公知の機能及び構造についての説明を省略する。
アクセス集中型演算子は、一般行列乗算（ＧＥＭＭ）演算子と畳み込み（ｃｏｎｖ）演算子とを含んでもよい。アクセス集中型演算子のビデオメモリに対する帯域幅利用率を向上させ、演算子を最適化することができる。チップ内部キャッシュが制限される場合、処理すべきデータに対してブロック分割を行ってもよい。演算子を起動する前に、異なる行列ブロック分割方式のアクセス時間を決定することができる。いくつかの場合、チャンネル（Ｃｈａｎｎｅｌ）衝突は、データ全体のアクセス時間に影響を与えることができる。例えば、チャンネル競合が存在する場合、帯域幅効率は、チャンネル数（ｃｈａｎｎｅｌ ｎｕｍｂｅｒ；ｃｎ）の逆数である１/ｃｎであり得る。
いくつかの実施例において、処理すべきデータをブロック分割する方式を最適化することができ、これにより、毎回のアクセスはできるだけ多くのチャンネルに落ち、マルチチャンネルの帯域幅を有効に利用する。しかしながら、内部キャッシュが制限されている場合、リード操作の帯域幅を増加させると、ライト操作の帯域幅が小さくなってしまうおそれがある。特定のアクセス幅のアクセス効率を定量化できない場合、良好なデータブロック分割方式を決定することは困難である。
いくつかの実施例において、特定のデータ読取オフセット（ｌｄ）を処理することができる。例えば、特定のデータ読取オフセット量は、チャンネル数とチャンネル幅（ｉｇ）との積とすることができる。ブロック分割方式を決定する際に、当該特定のデータ読取オフセットに対して、帯域幅効率ペナルティを増加させることができ、最終的なブロック分割方式はマルチチャンネルの帯域幅をできるだけ利用することができる。しかしながら、データ読取オフセットと当該特定のデータ読取オフセットとの差異が小さいと、適切なブロック分割方式を決定することが困難となる。また、データ読取オフセットが特定のデータ読取オフセットの整数倍又は０．５倍であっても、適切なブロック分割方式を決定することは困難である。
データ処理効率を向上させるために、本開示は電子機器を提供する。以下に説明する。
図１は、本開示の一実施例に係る電子機器の模式図である。
図１に示すように、電子機器１００は、メモリ１１０及びプロセッサ１２０を含んでもよい。
メモリ１１０は、実行可能命令及び処理すべきデータを記憶するように構成されてもよい。
本開示の実施例において、処理すべきデータは、複数のデータブロックに分割されてもよい。例えば、いずれかのブロック分割方式に従って処理すべきデータをブロック分割し、複数のデータブロックを取得することができる。
本開示の実施例において、メモリは、２倍のレート同期ダイナミックランダムアクセスメモリ（ＤＤＲ）であってもよく、ビデオメモリ（ＧＤＤＲ）であってもよい。
プロセッサ１２０は、メモリから複数のデータブロックにおける測定すべきデータブロックを読み取るように実行可能な命令を実行するように構成されてもよい。測定すべきデータブロックのサイズ情報に基づいて、アクセス記述情報を決定する。アクセス記述情報およびチャンネル記述情報に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定する。
本開示の実施例において、複数のデータブロックのうちのいずれか１つのデータブロックを測定すべきデータブロックとしてもよい。
本開示の実施例において、アクセス記述情報は、読取周期情報及びデータ読取区間を含んでもよい。例えば、測定すべきデータブロックは、行列として実現されてもよい。測定すべきデータブロックのサイズ情報は、行数目および列数目を含み得る。列数目に応じて、読取周期情報を決定してもよい。行数目に応じて、データ読取区間を決定することができる。一例では、読取周期情報は、各読取周期において、当該行列の１つの行データを読み取るように指示することができる。行データは、列数目個の値を含む。データ読取区間は、当該行列の全ての値に関する。
本開示の実施例において、チャンネル記述情報は、プロセッサがメモリから処理すべきデータを読み取る複数のチャンネルを記述する。例えば、複数のチャンネルを介して、プロセッサは、メモリから処理すべきデータの１つまたは複数のデータブロックを読み取ることができる。チャンネル記述情報は、複数のチャンネルを記述することができる。
本開示の実施例によれば、アクセス記述情報が確立され、アクセス記述情報及びチャンネル記述情報に基づいて、アクセス効率が決定される。これにより、アクセス効率が決定された場合、アクセス効率が比較的低い場合、データブロック分割を調整することができ、これにより、アクセス効率を向上させ、電子機器のデータ処理能力の向上に役立つ。
以上、本開示の電子機器について説明したが、以下、本開示のアクセス記述情報についてさらに説明する。
いくつかの実施例において、測定すべきデータブロックのサイズ情報は、データ読取オフセット、行数目及び列数目を含んでもよい。データ読取オフセット、行数目及び列数目に基づいて、アクセス記述情報を決定することができる。当該アクセス記述情報は、アクセス記述関数として実現されてもよく、以下、図２Ａを参照してさらに説明する。
図２Ａは、本開示の一実施例に係るアクセス記述関数の関数画像模式図である。
図２Ａに示すように、アクセス記述関数は周期関数であってもよく、関数周期はデータ読取オフセットに基づいて決定されてもよい。例えば、アクセス記述関数ｘ（ｔ）は、（式１）であってもよい。
Figure 2024023532000002
ｋは、０以上ｒｏｗ－１以下の整数であってもよい。ｒｏｗは、行数目であってもよい。ｃｏｌは、列数目であってもよい。ｌｄは、データ読取オフセットであってもよい。
式１に示されるアクセス記述関数は、周期性関数とデータ区間との積と見なすことができる。例えば、周期性関数は、読取周期情報に対応してもよく、データ区間は、データ読取区間に対応してもよい。
いくつかの実施例において、読取周期情報は周期的方形波として表されてもよい。以下、図２Ｂを参照してさらに説明する。
図２Ｂは、本開示の一実施例に係る周期的方形波の模式図である。
本開示の実施例において、方形波の有効幅は、列数目であってもよく、周期的方形波の周期は、読取オフセット量に基づいて決定される。図２Ｂに示すように、周期的方形波に対応する読取周期関数l(t)は、（式２）であってもよい。
Figure 2024023532000003
いくつかの実施例において、データ読取区間は、データ読取オフセット及び行数目に基づいて決定されてもよい。以下、図２Ｃを参照してさらに説明する。
図２Ｃは、本開示の一実施例に係るデータ読取区間の模式図である。
図２Ｃに示すように、データ読取区間に対応する第一区間端点値は０であってもよく、データ読取区間に対応する第二区間端点値はデータ読取オフセットｌｄと行数目ｒｏｗとの積ｒｏｗ＊ｌｄであってもよい。例えば、データ読取区間に対応する関数ｉ(t)は、（式３）であってもよい。
Figure 2024023532000004
本開示の実施例によれば、アクセス記述情報を決定し、アクセス行為に対するモデリングを実現し、アクセス効率を正確且つ定量的に決定することに役立つ。
以上、本開示のアクセス記述情報について説明したが、以下、図３Ａ及び図３Ｂを参照して本開示のチャンネル記述情報について説明する。
図３Ａは、本開示の一実施例による複数のチャンネルの分布模式図である。
図３Ａに示すように、チャンネルの数はｃｎであってもよく、チャンネルのチャンネル幅はｉｇであってもよい。
いくつかの実施例において、チャンネル記述情報は、チャンネルのチャンネル帯域幅を含んでもよい。例えば、チャンネル記述情報はチャンネル記述関数として実現されてもよい。複数のチャンネルのうちチャンネルｃｈａｎｎｅｌ_０、チャンネルｃｈａｎｎｅｌ_０のチャンネル記述関数の関数画像を図３Ｂに示す。
図３Ｂは、本開示の一実施例に係るチャンネル記述関数の関数画像模式図である。
図３Ｂに示すように、チャンネルｃｈａｎｎｅｌ_０のチャンネル幅はｉｇであってもよい。例えば、チャンネルｃｈａｎｎｅｌ_０のチャンネル記述関数は、（式４）であってもよい。
Figure 2024023532000005
ｋは０以上の整数であってもよい。
本開示の実施例によれば、チャンネル記述情報を決定し、チャンネルに対するモデリングを実現し、アクセス効率を正確且つ定量的に決定することに役立つ。
上記、本開示のチャンネル記述情報およびアクセス記述情報について説明したが、以下、アクセス効率を決定するいくつかの態様をさらに説明する。
本開示の実施例において、プロセッサは、アクセス記述情報及びチャンネル記述情報の積分結果、チャンネル数及び第一所定のパラメータに基づいて、いずれかのチャンネルのアクセス時間を決定するように構成されてもよい。第一所定のパラメータは、チャンネルの帯域幅に関連してもよい。例えば、ｃｎ個のチャンネルのうちの第ｉチャンネルについて、アクセス時間ｃｉｔは、（式５）であってもよい。
Figure 2024023532000006
ｂｗは、第一所定のパラメータであってもよい。ｃ_ｉ（ｔ）は、第ｉチャンネルのチャンネル記述関数であってもよい。ｉは０以上ｃｎ－１以下の整数であってもよい。
上述のように、アクセス記述情報は、読取周期情報およびデータ読取区を含み得る。本開示の実施例において、プロセッサは、読取周期情報及びチャンネル記述情報のデータ読取区間における積分値、チャンネル数及び第一所定のパラメータに基づいて、いずれかのチャンネルのアクセス時間を決定するように配置されてもよい。例えば、ｃｎ個のチャンネルのうちの第ｉチャンネルについて、アクセス時間ｃｉｔは、（式６）であってもよい。
Figure 2024023532000007
本開示の実施例によれば、データ読取区間を積分区間とすることができ、アクセス時間の決定に有利である。
いくつかの実施例において、プロセッサは、複数のチャンネルにおける目標チャンネルを決定するようにさらに構成されてもよい。本開示の実施例において、複数のチャンネルを利用して並列にメモリから測定すべきデータブロックを読み取る場合、目標チャンネルはデータ伝送負荷が最大のチャンネルであってもよい。例えば、ｃｎ個のチャンネルを利用して並列にメモリから測定すべきデータブロックを読み取る場合、チャンネルｃｈａｎｎｅｌ_０のデータ伝送負荷が最大であれば、チャンネルｃｈａｎｎｅｌ_０を目標チャンネルとすることができる。
いくつかの実施例において、プロセッサは、さらに、目標チャンネルの目標チャンネル記述情報を決定するように配置されてもよい。例えば、目標チャンネルがチャンネルｃｈａｎｎｅｌ_０である場合、チャンネルｃｈａｎｎｅｌ_０のチャンネル記述情報を目標チャンネル記述情報としてもよい。
いくつかの実施例において、プロセッサは、さらに、測定すべきデータブロックの列数目、行数目、第一所定のパラメータ及び目標チャンネルに基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定するように構成されてもよい。例えば、以下の式により、アクセス効率ηを決定することができる。
Figure 2024023532000008
ｍａｘ（ｃ０ｔ，ｃ１ｔ...ｃ｛ｃｎ－１｝ｔ)は、複数のチャンネルのうちの目標チャンネルを決定する関数である。目標チャンネルがチャンネルｃｈａｎｎｅｌ_０である場合、式７は、（式８）に変換されることができる。
Figure 2024023532000009
次に、式８と式６を組み合わせることができる。即ち、本開示の実施例において、プロセッサは、読取周期情報及び目標チャンネル記述情報のデータ読取区間における積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定するように配置されてもよい。例えば、複数のチャンネルの数、測定すべきデータブロックのサイズ情報及び積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定する。Ｔ＝ｒｏｗ＊ｌｄであれば、以下の式によってアクセス効率を決定することができる。
Figure 2024023532000010
式９、式２及び式４に示すように、ｃ_０（ｔ）及びｌ（ｔ）はいずれも周期関数であってもよい。上記の積分値を決定するために、相関関数を周波数領域に変換することができる。変換方式は、例えば、フーリエ段数展開、フーリエ変換、ウェーブレット変換等を含んでよい。例えばフーリエ段数展開を行う場合、相関関数が偶関数であれば、全体段数に余弦項のみが存在し、演算コストを低減することができる。よって、本開示の実施例において、プロセッサは、読取周期関数、目標チャンネル記述関数及びデータ読取区間をそれぞれ調整し、調整後の読取周期関数、調整後の目標チャンネル記述関数を得るように構成されてもよい。以下、図４Ａ－図４Ｃを参照して詳細に説明する。
図４Ａは、本開示の一実施例に係る調整後の目標チャンネル記述関数の関数画像の模式図である。図４Ａに示すように、横軸方向に沿って、目標チャンネル記述関数を１／２つのチャンネル幅に並進させ、調整後の目標チャンネル関数を得ることができる。調整後の目標チャンネル関数は、偶関数であってもよい。
図４Ｂは、本開示の一実施例に係る調整後の周期的方形波の模式図である。横軸方向に沿って、読取周期関数を１／２つの列データに並進させ、調整後の読取周期関数を得ることができる。調整後の読取周期関数は、偶関数であってもよい。調整後の読取周期関数は、図４Ｂに示すような調整後の周期的方形波として表すことができる。
図４Ｃは、本開示の一実施例に係る調整後のデータ読取区間の模式図である。図４Ｃに示すように、横軸方向に沿って、データ読取区間を１／２つの上記の積（ｒｏｗ*ｌｄ）だけ並進させ、調整後のデータ読取区間を得ることができる。
次に、読取周期関数、目標チャンネル記述関数及びデータ読取区間をそれぞれ調整した後、本開示の実施例において、プロセッサは、複数のチャンネルの数、測定すべきデータブロックのサイズ情報及び調整後の読取周期情報及び調整後の目標チャンネル記述情報の調整後のデータ読取区間の積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定するように構成されてもよい。例えば、以下の式により、アクセス効率を決定することができる。
Figure 2024023532000011
次に、プロセッサは、読取周期情報の複数の第一周波数領域成分を決定し、目標チャンネル記述情報の複数の第二周波数領域成分を決定するように配置されてもよい。例えば、プロセッサは、読取周期情報に対してフーリエ段数展開を行い、複数の第一周波数領域成分を取得するように配置されてもよい。目標チャンネル記述情報に対してフーリエ段数展開を行い、複数の第二周波数領域成分を得る。
また例えば、関数ｆ（ｔ）が偶関数であり且つ周期関数である場合、関数ｆ（ｔ）に対してｎ段のフーリエ展開を行ってもよい。
Figure 2024023532000012
関数ｆ（ｔ）の周期は、Ｔｆであってもよい。ωは、周期に対応する周波数であってもよい。ａｎは、ｎ段目の展開パラメータであってもよい。周波数ω、０段目の展開パラメータａ０及びｎ段目の展開パラメータａｎはそれぞれ以下の通りであってもよい。
Figure 2024023532000013
Figure 2024023532000014
Figure 2024023532000015
ｒは、関数ｆ（ｔ）のデューティ比であってもよい。
これにより、目標チャンネル記述関数ｃ_０（ｔ）に対してｎｃ段のフーリエ展開を行うことができる。
Figure 2024023532000016
目標チャンネル記述関数ｃ_０（ｔ）の周期は、ｃｎ＊ｉｇであってもよい。ωｃは、この周期に対応する周波数であってもよい。ａｃｎｃは、ｎｃ段目の展開パラメータであってもよい。周波数ωｃ、０段目の展開パラメータａｃ０及びｎｃ段目の展開パラメータａｃｎｃはそれぞれ以下の通りであってもよい。
Figure 2024023532000017
Figure 2024023532000018
Figure 2024023532000019
１／（ｃｎ）は、目標チャンネル記述関数ｃ_０（ｔ）に対応するデューティ比であってもよい。理解できるように、複数の第一周波数領域成分は、ｎｃ個の第一周波数領域成分を含んでもよい。ｎｃ番目の第一周波数領域成分は、ａｃｎｃｃｏｓ（ｎｃωｃｔ）であってもよい。
また、読取周期関数ｌ（ｔ）に対してｎｌ段のフーリエ展開を行ってもよい。
Figure 2024023532000020
読取周期関数ｌ（ｔ）の周期は、ｌｄであってもよい。ωｌは、この周期に対応する周波数であってもよい。ａｌｎｌは、ｎｌ段目の展開パラメータであってもよい。周波数ωｌ、０段目の展開パラメータａｌ０及びｎｌ段目の展開パラメータａｌｎｌはそれぞれ以下の通りであってもよい。
Figure 2024023532000021
Figure 2024023532000022
Figure 2024023532000023
ｃｏｌ／ｌｄは、読取周期関数ｌ（ｔ）に対応するデューティ比であってもよい。理解できるように、複数の第二周波数領域成分は、ｎｌ個の第二周波数領域成分を含んでもよい。ｎｌ番目の第二周波数領域成分は、ａｌｎｌｃｏｓ（ｎｌωｌｔ）であってもよい。
読取周期情報及び目標チャンネル記述情報をそれぞれフーリエ展開した後、複数の第一周波数領域成分及び複数の第二周波数領域成分を取得することができる。次に、いくつかの実施例において、プロセッサは、複数の第一周波数領域成分及び複数の第二周波数領域成分に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定するように構成されてもよい。
例えば、複数の第一周波数領域成分及び複数の第二周波数領域成分に基づいて、積分値
Figure 2024023532000024
 を決定してもよい。積分値
Figure 2024023532000025
 は、以下の通りであってもよい。
Figure 2024023532000026
Figure 2024023532000027
また、例えば、中間パラメータｐ（ｎｃ，ｎｌ)が設定されてもよく、中間パラメータｐ（ｎｃ，ｎｌ）は、以下の通りであってもよい。
Figure 2024023532000028
Figure 2024023532000029
ｓｉｎｃ（ ）は、ｓｉｎｃ関数であってもよい。
よって、式２３及び式２４に基づいて、積分値を決定することができる。
Figure 2024023532000030
次に、プロセッサは、複数のチャンネルの数、測定すべきデータブロックのサイズ情報及び積分値に基づいて、アクセス効率を決定してもよい。例えば、式２５及び式１０に従って、アクセス効率を決定することができる。一例では、ｎｃは、５であってもよく、ｎｌも５であってもよい。
本開示の実施例において、プロセッサが測定すべきデータブロックのアクセス効率を読み取ることは、プロセッサが複数のチャンネルを介してメモリから並列に測定すべきデータブロックを読み取る場合、複数のチャンネルにおけるデータ伝送負荷の均一性を表すことができる。本開示の実施例によれば、測定すべきデータブロックのサイズ情報（データ読取オフセット、列数及び行数）を決定した場合、チャンネル間の競合程度を正確に決定することができる。また、サイズ情報に基づいてアクセス効率を決定し、良い汎化能力があり、異なるサイズのデータブロックに適応することができ、データ読取オフセットが様々な値である場合に、アクセス効率を正確に決定することもできる。さらに、アクセス効率を向上させ、チャンネル競合を低減するように、ブロック分割方式を調整することができる。
理解できるように、以上、本開示の電子機器について説明したが、以下、本開示のメモリアクセス効率を決定する方法について説明する。
図５は、本開示の一実施例に係るメモリアクセス効率を決定する方法のフローチャートである。
図５に示すように、当該方法５００は、操作Ｓ５１０乃至操作Ｓ５３０を含んでもよい。
操作Ｓ５１０において、メモリから複数のデータブロック中の測定すべきデータブロックを読み取る。
操作Ｓ５２０において、測定すべきデータブロックのサイズに基づいて、アクセス記述情報を決定する。
本開示の実施例において、アクセス記述情報は、読取周期情報及びデータ読取区間を含む。
操作Ｓ５３０において、アクセス記述情報およびチャンネル記述情報に基づいて、測定すべきデータブロックを読み取るアクセス効率を決定する。
本開示の実施例において、チャンネル記述情報は、メモリから処理すべきデータを読み取る複数のチャンネルを記述する。
理解できるように、方法５００は、プロセッサ１２０によって実行され得る。また理解できるように、方法５００は、メモリ１１０に関連するアクセス効率を決定し得る。
いくつかの実施例において、処理すべきデータ読取サイズ情報は、データ読取オフセット、行数及び列数を含む。読取周期情報は、周期的方形波として表され、方形波の有効幅は列数であり、周期的方形波の周期はデータ読取オフセットに基づいて決定される。データ読取区間は、データ読取オフセットと行数に基づいて決定される。
いくつかの実施例において、アクセス記述情報及びチャンネル記述情報に基づいて、プロセッサが測定すべきデータブロックを読み取るメモリアクセス効率を決定することは、複数のチャンネルのうちの目標チャンネルを決定することを含む。例えば、目標チャンネルが複数のチャンネルを利用して並列にメモリから測定すべきデータブロックを読み取る場合、データ伝送負荷が最大となるチャンネルである。目標チャンネルの目標チャンネル記述情報を決定する。例えば、目標チャンネル記述情報は、目標チャンネルのチャンネル帯域幅を含む。データ読取区間における読取周期情報及び目標チャンネル記述情報の積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定する。
いくつかの実施例において、データ読取区間における読取周期情報及び目標チャンネル記述情報の積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定することは、複数のチャンネルの数、測定すべきデータブロックのサイズ及び積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定することを含む。
いくつかの実施例において、データ読取区間における読取周期情報及び目標チャンネル記述情報の積分値に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定することは、読取周期情報の複数の第一周波数領域成分を決定し、目標チャンネル記述情報の複数の第二周波数領域成分を決定することを含む。複数の第一周波数領域成分および複数の第二周波数領域成分に基づいて、プロセッサが測定すべきデータブロックを読み取るアクセス効率を決定する。
いくつかの実施例において、読取周期情報の複数の第一周波数領域成分を決定し、目標チャンネル記述情報の複数の第二周波数領域成分を決定することは、読取周期情報に対してフーリエ段数展開を行い、複数の第一周波数領域成分を得ることを含む。目標チャンネル記述情報に対してフーリエ段数展開を行い、複数の第二周波数領域成分を得る。
いくつかの実施例において、プロセッサが測定すべきデータブロックを読み取るアクセス効率は、プロセッサが複数のチャンネルを介してメモリから測定すべきデータブロックを並列に読み取る場合、複数のチャンネルにおけるデータ伝送負荷の均一性を表す。
本開示の技術案において、かかるユーザ個人情報の収集、記憶、使用、加工、伝送、提供及び公開などの処理は、いずれも関連法律の規定に適合し、公序良俗に反しない。
本開示の実施例によれば、本開示はさらに電子機器、可読記憶媒体及びコンピュータプログラム製品を提供する。
図６は、本開示の実施例の例示電子機器６００を実施するための例示的なブロック図を示す。電子機器６００は、例えば、ラップトップ型コンピュータ、デスクトップコンピュータ、作業台、パーソナルデジタルアシスタント、サーバ、ブレードサーバ、大型コンピュータ、及び他の適切なコンピュータという様々な形式のデジタルコンピュータを表示することを意図する。電子機器は、さらに、例えば、パーソナルデジタルアシスタント、携帯電話、スマートフォン、ウェアラブルデバイス及び他の類似の計算装置という様々な形式の移動装置を表示してもよい。本明細書に示された部材、それらの接続及び関係、及びそれらの機能は例示に過ぎず、本明細書に記載された及び／又は要求された本開示の実現を限定するものではない。
図６に示すように、電子機器６００は、計算手段６０１を含み、それはリードオンリーメモリ（ＲＯＭ）６０２に記憶されたコンピュータプログラム又は記憶手段６０８からランダムアクセスメモリ（ＲＡＭ）６０３にロードされたコンピュータプログラムに基づいて、様々な適切な動作及び処理を実行することができる。ＲＡＭ ６０３には、さらに電子機器６００の操作に必要な様々なプログラム及びデータを記憶することができる。計算手段６０１、ＲＯＭ ６０２、およびＲＡＭ ６０３は、バス６０４を介して相互に接続されている。バス６０４には、入出力（Ｉ／Ｏ）インタフェース６０５も接続されている。
電子機器６００における複数の部品は、Ｉ／Ｏインタフェース６０５に接続され、例えばキーボード、マウス等の入力手段６０６と、例えば様々な種別のディスプレイ、スピーカ等の出力手段６０７と、例えば磁気ディスク、光ディスク等の記憶手段６０８と、例えばネットワークカード、モデム、無線通信トランシーバ等の通信手段６０９とを含む。通信手段６０９は、電子機器６００がインターネット等のコンピュータネットワーク及び／又は各種の電気通信網を介して他のデバイスと情報／データをやり取りすることを可能にする。
計算手段６０１は、処理及び計算能力を有する各種の汎用及び／又は専用の処理モジュールであってもよい。計算手段６０１の幾つかの例としては、中央処理装置（ＣＰＵ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、各種専用の人工知能（ＡＩ）演算チップ、各種機械学習モデルアルゴリズムの計算手段、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、並びに任意の適切なプロセッサ、コントローラ、マイクロコントローラ等が挙げられるが、これらに限定されない。計算手段６０１は、例えばメモリアクセス効率の決定方法のような前記記載された各方法と処理を実行する。例えば、いくつかの実施例において、メモリアクセス効率の決定方法は、例えば記憶手段６０８のような機械可読媒体に有形的に含まれるコンピュータソフトウェアプログラムとして実現されてもよい。いくつかの実施例において、コンピュータプログラムの一部又は全部は、ＲＯＭ１００２及び／又は通信手段６０９を介して電子機器６００にロード及び／又はインストールされてもよい。コンピュータプログラムがＲＡＭ１００３にロードされて計算手段６０１により実行される場合、前記記載されたメモリアクセス効率の決定方法の１つ又は複数のステップを実行してもよい。代替的に、別の実施例において、計算手段６０１は、他の任意の適切な形態（例えば、ファームウェアを介する）によりメモリアクセス効率の決定方法を実行するように構成されてもよい。
本明細書で説明されたシステム及び技術の様々な実施形態は、デジタル電子回路システム、集積回路システム、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特定用途向け標準製品（ＡＳＳＰ）、システムオンチップ（ＳＯＣ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）、コンピュータハードウェア、ファームウェア、ソフトウェア、及び／又はそれらの組み合わせにおいて実現されてもよい。これらの様々な実施形態は、１つ又は複数のコンピュータプログラムにおいて実施され、該１つ又は複数のコンピュータプログラムは、少なくとも１つのプログラムブルプロセッサを含むプログラムブルシステムで実行され及び／又は解釈されることが可能であり、該プログラムブルプロセッサは、専用又は汎用のプログラムブルプロセッサであってもよく、記憶システム、少なくとも１つの入力装置、及び少なくとも１つの出力装置からデータ及び命令を受信し、かつデータ及び命令を該記憶システム、該少なくとも１つの入力装置、及び該少なくとも１つの出力装置に伝送することができることを含んでもよい。
本開示の方法を実施するためのプログラムコードは、１つ又は複数のプログラミング言語の任意の組み合わせで作成されてもよい。これらのプログラムコードは、汎用コンピュータ、専用コンピュータ又は他のプログラムブルデータ処理装置のプロセッサ又はコントローラに提供されてもよく、それによって、プログラムコードがプロセッサ又はコントローラにより実行される時に、フローチャート及び／又はブロック図に規定された機能／操作が実施される。プログラムコードは、機器に完全に実行されてもよく、部分的に機器で実行されてもよく、独立したソフトウェアパッケージとして部分的に機器で実行され、かつ部分的に遠隔機器で実行されるか又は完全に遠隔機器又はサーバで実行されてもよい。
本開示のコンテキストにおいて、機械可読媒体は、有形の媒体であってもよく、命令実行システム、装置又は電子機器に使用され、又は命令実行システム、装置又は機器と組み合わせて使用されるプログラムを含んで又は記憶してもよい。機械可読媒体は、機械可読信号媒体又は機械可読記憶媒体であってもよい。機械可読媒体は、電子の、磁気的、光学的、電磁的、赤外線の、又は半導体システム、装置又は電子機器、又は前記内容の任意の適切な組み合わせを含んでもよいが、それらに限定されない。機械可読記憶媒体のより具体的な例としては、１つ以上の線による電気的接続、携帯式コンピュータディスク、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラマブルリードオンリーメモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ、コンパクトディスクリードオンリーメモリ（ＣＤ－ＲＯＭ）、光学記憶装置、磁気記憶装置、又は前記内容の任意の適切な組み合わせを含む。
ユーザとのインタラクションを提供するために、コンピュータにここで説明されたシステム及び技術を実施させてもよく、該コンピュータは、ユーザに情報を表示するための表示装置（例えば、ＣＲＴ（陰極線管）ディスプレイ又はＬＣＤ（液晶ディスプレイ）モニタ）と、キーボード及びポインティングデバイス（例えば、マウス又はトラックボール）とを備え、ユーザは、該キーボード及び該ポインティングデバイスを介して入力をコンピュータに提供することができる。他の種別の装置は、さらにユーザとのインタラクションを提供してもよく、例えば、ユーザに提供されたフィードバックは、いかなる形式のセンシングフィードバック（例えば、視覚フィードバック、聴覚フィードバック、又は触覚フィードバック）であってもよく、かついかなる形式（音声入力、語音入力又は触覚入力を含む）でユーザからの入力を受信してもよい。
ここで説明されたシステム及び技術は、バックグラウンド部品を含むコンピューティングシステム（例えば、データサーバとする）、又はミドルウェア部品を含むコンピューティングシステム（例えば、アプリケーションサーバ）、又はフロントエンド部品を含むコンピューティングシステム（例えば、グラフィカルユーザインタフェース又はウェブブラウザを有するユーザコンピュータ、ユーザが該グラフィカルユーザインタフェース又は該ネットワークブラウザを介してここで説明されたシステム及び技術の実施形態とインタラクションすることができる）、又はこのようなバックグラウンド部品、ミドルウェア部品、又はフロントエンド部品のいずれかの組み合わせを含むコンピューティングシステムに実施されることが可能である。任意の形式又は媒体のデジタルデータ通信（例えば、通信ネットワーク）によりシステムの部品を互いに接続することができる。通信ネットワークの例としては、局所エリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）及びインターネットを例示的に含む。
コンピュータシステムは、クライアント及びサーバを含んでよい。クライアントとサーバ同士は、一般的に離れており、通常、通信ネットワークを介してインタラクションする。クライアントとサーバとの関係は、該当するコンピュータ上でランニングし、クライアント－サーバの関係を有するコンピュータプログラムによって生成される。
理解されるべきこととして、以上に示された様々な形式のフローを使用してもよく、ステップを改めてソーティングしたり、付加したり又は削除してもよい。例えば、本発明に記載の各ステップは、並列的に実行されたり、順次に実行されたり、又は異なる順序で実行されてもよく、本開示の技術案の所望の結果を実現することができれば、本明細書はここで限定されない。
前記具体的な実施形態は、本開示の保護範囲を限定するものではない。当業者であれば、設計要件及び他の要因に応じて、様々な修正、組み合わせ、サブコンビネーション及び代替を行うことが可能であると理解すべきである。本開示の精神と原則内で行われた任意の修正、均等置換及び改良などは、いずれも本開示の保護範囲内に含まれるべきである。

Claims (17)

  1. 電子機器であって、
    実行可能命令、及び複数のデータブロックに分割される処理すべきデータを記憶するように構成されるメモリと、
    前記メモリから複数のデータブロックにおける測定すべきデータブロックを読み取り、
    前記測定すべきデータブロックのサイズ情報に基づいて、読取周期情報とデータ読取区間とを含むアクセス記述情報を決定し、
    前記アクセス記述情報、およびプロセッサが前記メモリから前記処理すべきデータを読み取る複数のチャンネルを記述するチャンネル記述情報に基づいて、プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定するように、前記実行可能命令を実行して構成されるプロセッサと、を含む、
    電子機器。
  2. 前記測定すべきデータブロックのサイズ情報は、データ読取オフセット、行数及び列数を含み、
    前記読取周期情報は、周期的方形波として表され、
    前記周期的方形波の有効幅は、前記列数であり、
    前記周期的方形波の周期は、前記データ読取オフセットに基づいて決定され、
    前記データ読取区間は、前記データ読取オフセット及び前記行数に基づいて決定される
    請求項１に記載の電子機器。
  3. 前記プロセッサは、さらに、
    前記複数のチャンネルのうちの目標チャンネルを特定し、前記目標チャンネルは、前記複数のチャンネルを利用して前記メモリから前記測定すべきデータブロックを並列に読み取る場合、データ伝送負荷が最大となるチャンネルであり、
    前記目標チャンネルの目標チャンネル記述情報を決定し、前記目標チャンネル記述情報は、目標チャンネルのチャンネル帯域幅を含み、
    前記データ読取区間における前記読取周期情報と前記目標チャンネル記述情報の積分値に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定する
    ように構成される
    請求項１に記載の電子機器。
  4. 前記プロセッサは、さらに、
    前記複数のチャンネルの数、前記測定すべきデータブロックのサイズ情報および前記積分値に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定する
    ように構成される
    請求項３に記載の電子機器。
  5. 前記プロセッサは、さらに、
    前記読取周期情報の複数の第一周波数領域成分を決定し、前記目標チャンネル記述情報の複数の第二周波数領域成分を決定し、
    複数の第一周波数領域成分および複数の第二周波数領域成分に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定する
    ように構成される
    請求項３に記載の電子機器。
  6. 前記プロセッサは、さらに、
    前記読取周期情報に対してフーリエ段数展開を行い、複数の第一周波数領域成分を取得し、
    前記目標チャンネル記述情報に対してフーリエ段数展開を行い、複数の第二周波数領域成分を取得する
    ように構成される
    請求項５に記載の電子機器。
  7. 前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率は、前記プロセッサが前記複数のチャンネルを介してメモリから前記測定すべきデータブロックを並列に読み取る場合、前記複数のチャンネルにおけるデータ伝送負荷の均一性を表す
    請求項１から６のいずれか一項に記載の電子機器。
  8. メモリアクセス効率を決定する方法であって、
    メモリから複数のデータブロックにおける測定すべきデータブロックを読み取ることと、
    前記測定すべきデータブロックのサイズに基づいて、読取周期情報およびデータ読取区間を含むアクセス記述情報を決定することと、
    前記アクセス記述情報、および前記メモリから前記測定すべきデータを読み取る複数のチャンネルを記述するチャンネル記述情報に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することと、を含む
    メモリアクセス効率の決定方法。
  9. 前記処理すべきデータ読取サイズ情報は、データ読取オフセット、行数及び列数を含み、
    前記読取周期情報は、周期的方形波として表され、
    前記周期的方形波の有効幅は、前記列数であり、
    前記周期的方形波の周期は、前記データ読取オフセットに基づいて決定され、
    前記データ読取区間は、前記データ読取オフセット及び前記行数に基づいて決定される
    請求項８に記載の方法。
  10. 前記アクセス記述情報およびチャンネル記述情報に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することは、
    前記複数のチャンネルのうちの、前記複数のチャンネルを利用して前記メモリから前記測定すべきデータブロックを並列に読み取る場合、データ伝送負荷が最大となるチャンネルである目標チャンネルを特定することと、
    前記目標チャンネルの、目標チャンネルのチャンネル帯域幅を含む目標チャンネル記述情報を決定することと、
    前記データ読取区間における前記読取周期情報と前記目標チャンネル記述情報の積分値に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することと、を含む
    請求項８に記載の方法。
  11. 前記データ読取区間における前記読取周期情報と前記目標チャンネル記述情報の積分値に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することは、
    前記複数のチャンネルの数、前記測定すべきデータブロックのサイズおよび前記積分値に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することを含む
    請求項１０に記載の方法。
  12. 前記データ読取区間における前記読取周期情報と前記目標チャンネル記述情報の積分値に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することは、
    前記読取周期情報の複数の第一周波数領域成分を決定し、前記目標チャンネル記述情報の複数の第二周波数領域成分を決定することと、
    前記複数の第一周波数領域成分および前記複数の第二周波数領域成分に基づいて、前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率を決定することと、を含む
    請求項１０に記載の方法。
  13. 前記読取周期情報の複数の第一周波数領域成分を決定し、前記目標チャンネル記述情報の複数の第二周波数領域成分を決定することは、
    前記読取周期情報に対してフーリエ段数展開を行い、複数の第一周波数領域成分を取得することと、
    前記目標チャンネル記述情報に対してフーリエ段数展開を行い、複数の第二周波数領域成分を取得することと、を含む
    請求項１２に記載の方法。
  14. 前記プロセッサが前記測定すべきデータブロックを読み取るアクセス効率は、前記プロセッサが前記複数のチャンネルを介してメモリから前記測定すべきデータブロックを並列に読み取る場合に、前記複数のチャンネルにおけるデータ伝送負荷の均一性を表す
    請求項８に記載の方法。
  15. 電子機器であって、
    少なくとも１つのプロセッサと、
    前記少なくとも１つのプロセッサと通信接続されたメモリと、を含み、
    前記メモリは、前記少なくとも１つのプロセッサによって実行可能な命令を記憶し、前記命令は、前記少なくとも１つのプロセッサが請求項８から１４のいずれか１項に記載の方法を実行できるように、前記少なくとも１つのプロセッサによって実行される
    電子機器。
  16. コンピュータ命令が記憶されている非一時的なコンピュータ可読記憶媒体であって、
    前記コンピュータ命令は、コンピュータに請求項８から１４のいずれか一項に記載の方法を実行させる
    非一時的なコンピュータ可読記憶媒体。
  17. プロセッサによって実行される際に、請求項８から１４のいずれか一項に記載の方法を実現する、コンピュータプログラム。
JP2023204882A 2023-03-24 2023-12-04 電子機器、メモリアクセス効率の決定方法及び記憶媒体 Pending JP2024023532A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310310122.X 2023-03-24
CN202310310122.XA CN116301647A (zh) 2023-03-24 2023-03-24 电子设备、确定存储器访存效率的方法和存储介质

Publications (1)

Publication Number Publication Date
JP2024023532A true JP2024023532A (ja) 2024-02-21

Family

ID=86816664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023204882A Pending JP2024023532A (ja) 2023-03-24 2023-12-04 電子機器、メモリアクセス効率の決定方法及び記憶媒体

Country Status (4)

Country Link
US (1) US20240134532A1 (ja)
JP (1) JP2024023532A (ja)
KR (1) KR20230169015A (ja)
CN (1) CN116301647A (ja)

Also Published As

Publication number Publication date
KR20230169015A (ko) 2023-12-15
US20240134532A1 (en) 2024-04-25
CN116301647A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
JP2023078247A (ja) 畳み込みニューラルネットワークのためのスーパーピクセル法
CN111386537A (zh) 基于注意力的仅解码器的序列转换神经网络
US20220335272A1 (en) Fast sparse neural networks
AU2020355181B2 (en) High fidelity speech synthesis with adversarial networks
US11836520B2 (en) Dynamic batching for inference system for transformer-based generation tasks
US20230206578A1 (en) Method for generating virtual character, electronic device and storage medium
CN112463159B (zh) 编译方法、装置、电子设备和存储介质
JP2022050622A (ja) 分野フレーズマイニング方法、装置及び電子機器
US20230135109A1 (en) Method for processing signal, electronic device, and storage medium
CN111028136B (zh) 一种人工智能处理器处理二维复数矩阵的方法和设备
WO2020103883A1 (zh) 执行矩阵乘法运算的方法、电路及soc
CN117217318B (zh) 基于Transformer网络模型的文本生成方法和装置
CN109844774B (zh) 一种并行反卷积计算方法、单引擎计算方法及相关产品
TWI758223B (zh) 具有動態最小批次尺寸之運算方法，以及用於執行該方法之運算系統及電腦可讀儲存媒體
EP3743821A1 (en) Wide key hash table for a graphics processing unit
US20120166460A1 (en) Utilizing Metadata Generated During XML Creation to Enable Parallel XML Processing
JP2024023532A (ja) 電子機器、メモリアクセス効率の決定方法及び記憶媒体
CN110245706B (zh) 一种针对嵌入式应用的轻量化目标检测方法
US11934930B2 (en) Selective batching for inference system for transformer-based generation tasks
US20230111511A1 (en) Intersection vertex height value acquisition method and apparatus, electronic device and storage medium
CN107977923B (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
KR20210156554A (ko) 텐서 처리 방법, 가속기 및 이를 포함한 전자 장치
US20230244974A1 (en) Quantum state processing method, computing device and storage medium
WO2022109779A1 (zh) 一种数据处理的方法以及相关设备
CN113762472A (zh) 一种神经网络的指令序列生成方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231204