JP2023553762A - 光子計数システムにおける基線抽出のための電気回路機構 - Google Patents

Abstract

光子計数システムにおける基線抽出のための電気回路機構(40)は、基線抽出のための入力信号(Vin)の完全性を決定するための入力信号完全性検出器(100)と、サンプリング時間(Tsample)の間、入力信号(Vin)をサンプリングし、入力信号(Vin)のサンプルバージョン(Vs)を提供するためのサンプリング回路(200)と、入力信号(Vin)のサンプルバージョン(Vs)を処理するための信号処理回路(300)と、信号処理回路(300)を制御するための信号処理コントローラ(400)とを備える。入力信号完全性検出器(100)は、入力信号(Vin)または入力信号のサンプルバージョン(Vs)を評価することによって基線抽出のための入力信号(Vin)の完全性を決定するように構成される。信号処理コントローラ(400)は、信号処理回路(300)を制御して、少なくともサンプリング時間(Tsample)の間に、基線抽出のための入力信号(Vin)の完全性が入力信号完全性検出器(100)によって決定されると、入力信号(Vin)のサンプルバージョン(Vs)が処理されるように構成される。

Description

本開示は、多重エネルギースペクトルCT(コンピュータ断層撮影:computed tomography)などの光子計数システムにおける基線抽出(baseline extraction)のための電気回路機構に関する。本開示は、さらに、光子計数回路機構および医療診断のためのデバイスに関する。

従来のX線センサでは、間接検出原理を使用して、患者の身体の軟らかい組織を容易に通過する光子を検出している。間接検出器は、X線を可視光に変換するためのシンチレータを備えており、可視光は、シンチレータの材料に衝突するX線に応答して電気信号を提供するために、光検出器またはフォトダイオードによって捕獲される。

光子計数システムでは、直接検出原理が使用され、強度およびスペクトル情報を得るために単一光子イベントを検出し、かつ、計数することができる。従来のイメージセンサシステムまたはX線センサシステムでは、総入力強度しか測定されないが、光子計数システムでは光子が個別に検出されるため、光子エネルギーを同じく抽出することができる。

図1は、フロントエンド電子回路機構10、光子検出器20およびエネルギー弁別器30を備えた光子計数回路機構2のブロック図を示したものである。光子検出器20は、光子が光子検出器20の感光領域21に衝突することによって生じる過渡電流パルスIpulseを生成している。単一光子の検出は感光領域21の特殊なセンサ材料(典型的には、X線変換のためのCdTeまたはCdZnTe)によってイネーブルされ、この特殊なセンサ材料は光子を電流パルスIpulseに変換する。これらの電流パルスIpulseはフロントエンド電子回路機構10の入力ノードI10部分で受け取られ、フロントエンド電子回路機構10の出力ノードO10部分に生成される電圧パルスVpulseに変換される。

出力電圧ピークの高さは光子エネルギーに比例し、したがってスペクトル情報を含む。スペクトル情報(出力パルス高さ)の計数化はエネルギー弁別器30を使用して実行することができ、例えば異なる閾値Vth1、…、VthN-1、VthNを有するいくつかの比較器を備えたフラッシュADCを使用して実行することができる。次に、スペクトル分布を得るために比較器の出力信号が個別に計数される。

入力部分に電流パルスがないフロントエンド電子回路機構10の静的出力電圧は基線信号と呼ばれ、エネルギー弁別器30の比較器がパルス高さを弁別するための基準として働く。したがって基線の変化は、観察される計数率およびパルスエネルギー測定に直接影響を及ぼす。

フロントエンド電子回路機構10の入力ノードI10から光子検出器20の出力までのDC経路の場合、漏れ電流は基線安定性に直接影響を及ぼすことがあり、したがってエネルギー弁別器30は変化する基線を動的に参照しなければならないか、あるいは基線自体を帰還ループ内で安定させなければならない(基線回復)かのいずれかである。いずれの手法においても、フロントエンド電子回路機構10の出力ノードO10部分におけるパルスアクティビティの存在下における基線の正確な抽出は大きな課題である。

高い精度および速い追跡速度で基線を抽出することができる、光子計数システムにおける基線抽出のための電気回路機構を提供する必要がある。

さらに、計数率およびエネルギー分解能に関して高い性能を有する光子計数回路機構を提供することが望ましい。

さらに、極めて高い計数率で動作することができる、医療診断のためのデバイスを提供することが望ましい。

請求項1に、光子計数システムにおける、高い精度で基線を抽出することができる電気回路機構が明記されている。

基線抽出のための電気回路機構は、入力信号を印加するための入力端子と、基線抽出のための入力信号の完全性を決定するための入力信号完全性検出器と、サンプリング時間の間、入力信号をサンプリングし、入力信号のサンプルバージョンを提供するためのサンプリング回路とを備える。基線抽出のための電気回路機構は、入力信号のサンプルバージョンを処理するための信号処理回路と、信号処理回路を制御するための信号処理コントローラとをさらに備える。

入力信号完全性検出器は、入力信号または入力信号のサンプルバージョンを評価することによって基線抽出のための入力信号の完全性を決定するように構成される。信号処理コントローラは、信号処理回路を制御して、少なくともサンプリング時間の間に、基線抽出のための入力信号の完全性が入力信号完全性検出器によって決定されると、入力信号のサンプルバージョンが処理されるように構成される。

基線抽出のための電気回路機構の提案される手法によれば、高い精度および速い追跡速度で基線を抽出することができる。それと同時に、パルスアンダーシュートおよびチャネルクロストークに対する感度が最小化される。詳細には、低フラックスレジームにおける高い精度およびパイルアップにおける基線追跡安定性の両方を達成することができる。

以下、光子計数システムにおける基線抽出のための電気回路機構の基本構造について説明する。

基線抽出のための電気回路機構の提案される手法によれば、入力信号完全性検出器はレンジチェック回路を備える。レンジチェック回路は、入力信号のレベルまたは入力信号のサンプルバージョンのレベルが監視レンジ外であることをレンジチェック回路が検出すると、エラーフラグ信号を提供するように構成される。

基線抽出のための電気回路機構の入力端子は、光子計数システムのフロントエンド電子回路の出力に結合することができる。入力信号完全性検出器によるエラーフラグ信号の出力は、光子計数システムの光子検出器の光子感応領域に当たる光子によってもたらされる入力信号のパルスアクティビティを示す。基線抽出のための電気回路機構によれば、レンジチェック回路が入力信号の完全なアナログコースを監視し、かつ、評価すると、連続時間レンジチェックを提供することができ、また、レンジチェック回路が入力信号のサンプルバージョンを監視し、かつ、評価すると、離散時間レンジチェックを提供することができる。

基線抽出のための電気回路機構の実施形態によれば、電気回路機構は、クロック信号および再トリガ信号を受け取るための入力側を有し、開始信号および停止信号を提供するための出力側を有するトリガコントローラを備える。トリガコントローラは、トリガコントローラが入力側でクロック信号または再トリガ信号を受け取ると、開始信号を提供するように構成される。トリガコントローラは、開始信号に対して時間遅延された停止信号を提供するようにさらに構成される。

提案される構成によれば、クロック信号、または内部生成される刻時イベントである再トリガ信号のいずれかによって基線サンプリング時間を定義することができる。

光子計数システムにおける基線抽出のための電気回路機構の可能な実施形態によれば、信号処理コントローラは、開始信号および停止信号ならびにエラーフラグ信号を受け取るための入力側を有する。信号処理コントローラは、信号処理コントローラの入力側における開始信号の印加と停止信号の印加の間に、信号処理コントローラがエラーフラグ信号を受け取らない場合に、信号処理制御信号を提供して信号処理回路を制御するための出力側を有する。信号処理回路は、信号処理回路が信号処理制御信号を受け取ると、入力信号のサンプルバージョンを処理するように構成される。

光子計数システムにおける基線抽出のための電気回路機構の実施形態によれば、信号処理コントローラは、信号処理コントローラの入力側における開始信号の印加と停止信号の印加の間に、信号処理コントローラがエラーフラグ信号を受け取ると、トリガコントローラを再トリガして開始信号および時間遅延された停止信号を生成するために、信号処理コントローラの出力側に再トリガ信号を提供するように構成される。

光子計数システムにおける基線抽出のための電気回路機構の可能な実施形態によれば、入力信号完全性検出器は、監視レンジを調整するように構成されたレンジコントローラを備える。レンジコントローラは、信号処理コントローラによって再トリガ信号が生成される周波数に応じて監視レンジを調整するように構成される。

この構成によれば、レンジチェック回路の監視レンジを動的に調整して、低フラックス領域における精度を最適化することができ、また、パイルアップにおける基線追跡が可能である。要するに、レンジチェック回路のための適応監視レンジを提供するための基線抽出のための電気回路機構の能力は、特定の入力フラックス条件に対する最良精度を見出す。

レンジチェック回路は、入力信号または入力信号のサンプルバージョンの受取りと、エラーフラグ信号の提供との間に信号遅延時間を有する。光子計数システムにおける基線抽出のための電気回路機構の可能な実施形態によれば、トリガコントローラは、開始信号の生成と停止信号の生成の間の時間が、レンジチェック回路の信号遅延時間とサンプリング時間の合計よりも長くなるように構成される。

サンプリング回路の入力側における入力信号には、信号処理回路が基線信号を決定するための全サンプリング期間を通して、一切のパルスアクティビティが存在してはならない。したがって全サンプリング期間を通して監視レンジ外であることに関して、入力信号または入力信号のサンプルバージョンを監視する必要がある。入力信号のレベルまたは入力信号のサンプルバージョンのレベルが監視レンジ内であることが決定されると、入力信号完全性検出器は、入力信号の完全性が基線抽出のために十分であり/適していることを決定し/検出する。レンジチェック回路は、典型的には何らかの信号遅延を示すため、必要な総監視期間は、レンジチェック回路の信号遅延時間とサンプリング時間の合計よりも長い。

光子計数システムにおける基線抽出のための電気回路機構の代替実施形態によれば、信号処理コントローラは、エラーフラグ信号を受け取るための入力側を有する。信号処理コントローラは、信号処理コントローラがエラーフラグ信号を受け取らない場合に、信号処理制御信号を提供して信号処理回路を制御するための出力側を有する。信号処理回路は、信号処理回路が信号処理制御信号を受け取ると、入力信号のサンプルバージョンを処理するように構成される。

光子計数システムにおける基線抽出のための電気回路機構の代替実施形態によれば、信号処理コントローラは、信号処理コントローラがエラーフラグ信号を受け取ると、信号処理コントローラの出力側に再トリガ信号を提供するように構成される。入力信号完全性検出器は、監視レンジを調整するように構成されたレンジコントローラを備える。レンジコントローラは、信号処理コントローラによって再トリガ信号が生成される周波数に応じて監視レンジを調整するように構成される。

レンジコントローラにより、レンジチェック回路の監視レンジを動的に調整して、低フラックス領域における精度を最適化することができ、また、パイルアップにおける基線追跡が可能である。

光子計数システムにおける基線抽出のための電気回路機構の可能な実施形態によれば、レンジチェック回路は第1の副回路を備え、この第1の副回路は、入力信号のレベルが監視レンジの第1の閾値外であることをこの第1の副回路が検出すると、エラーフラグ信号を提供するように構成される。さらに、レンジチェック回路は第2の副回路を備え、この第2の副回路は、入力信号のサンプルバージョンのレベルが監視レンジの第2の閾値外であることをこの第2の副回路が検出すると、エラーフラグ信号を提供するように構成される。

この構成によれば、連続時間レンジチェックと離散時間レンジチェックを組み合わせることができる。光子検出器に当たる光子によってもたらされる入力信号パルスは基線よりも低い入力信号ピークをもたらす、と仮定すると、第1の閾値および第2の閾値は、連続時間レンジチェックが入力信号のパルス側、例えば基線よりも低い入力信号の側で実行され、また、離散時間レンジチェックが非パルス側、例えば基線よりも高い入力信号の側で実行されるように選択することができる。それにより、基線抽出中における基線決定のあらゆる歪みを小さくすることができる。

光子計数システムにおける基線抽出のための電気回路機構の実施形態によれば、電気回路機構は、開始信号またはクロック信号を受け取るための入力側を有し、開始信号またはクロック信号に応答して入力信号をサンプリングするようにサンプリング回路を制御するためのサンプリング制御信号を提供するための出力側を有するサンプルコントローラを備える。

この構成によれば、基線抽出のためのこれらのサンプルの完全性を決定するための入力信号のサンプルを選択することができる。入力信号のサンプルが規則的な時間インターバルで取得されるよう、開始信号またはクロック信号を規則的に反復するインターバルでサンプルコントローラに提供し、印加することができる。

光子計数システムにおける基線抽出のための電気回路機構のさらなる実施形態によれば、信号処理回路は、入力信号の一定の量のサンプルバージョンの平均化に基づいて、および/または入力信号のサンプルバージョンの重み付けされた信号処理に基づいて出力信号を生成するように構成される。詳細には、重み付けされた信号処理は、異なる監視レンジに応じて異なる重付けによって実行される。

したがって基線抽出のための電気回路機構の提案される構成によれば、特定の量のサンプルにわたる平均化により、大きいエラーを有する特定のサンプルの影響を制限することができ、異なる重付けを異なるチェック/監視レンジに対して使用することができる。

請求項13に、光子検出器に衝突する極めて多数の光子を検出することができる光子計数回路機構の実施形態が明記されている。

光子計数回路機構は、上で説明した、基線抽出のための電気回路機構を備える。光子計数回路機構は光子感応領域を有する光子検出器をさらに備える。光子検出器は、光子感応領域に対する光子の衝撃に応じて電流信号を生成するように構成される。光子計数回路機構は、電流信号を受け取り、その電流信号に応答して電圧信号を提供するためのフロントエンド電子回路機構を備える。さらに、光子計数回路機構は、フロントエンド電子回路機構に接続されたエネルギー弁別器を備える。

エネルギー弁別器は、少なくとも1つの閾値の値との電圧信号のレベルの比較に応じてデジタル信号を生成するように構成される。エネルギー弁別器は、基線抽出のための電気回路機構によって提供される出力信号に応じて少なくとも1つの閾値の値を調整するように構成される。したがってエネルギー弁別器の比較器閾値は、抽出された基線と呼ばれる。

請求項14に、光子検出器に衝突する極めて多数の光子を同じく検出することができる光子計数回路機構の別の実施形態が明記されている。

光子計数回路機構は光子感応領域を有する光子検出器を備える。光子検出器は、光子感応領域に対する光子の衝撃に応じて電流信号を生成するように構成される。光子計数回路機構は、電流信号を受け取り、その電流信号に応答して電圧信号を提供するためのフロントエンド電子回路機構をさらに備える。光子計数回路機構は、フロントエンド電子回路機構の出力側に接続されたエネルギー弁別器をさらに備える。

エネルギー弁別器は、少なくとも1つの閾値の値との電圧信号のレベルの比較に応じてデジタル信号を生成するように構成される。光子計数回路機構は、フロントエンド電子回路機構の入力側と出力側の間に接続された基線回復回路をさらに備える。基線回復回路は、上で説明した、基線抽出のための電気回路機構を備える。

光子計数回路機構の提案される構成によれば、光子検出器からの漏れ電流を補償することができる。

請求項15に、光子計数の原理を使用した医療診断のためのデバイスが明記されている。

デバイスは、上で説明した実施形態のうちの1つによる光子計数回路機構を備える。医療診断のためのデバイスは、X線装置またはコンピュータ断層撮影スキャナとして構成することができる。

光子計数システムにおける基線抽出のための電気回路機構の追加特徴および利点は、以下の詳細な説明の中に示されている。以上の一般的な説明および以下の詳細な説明は、いずれも単に例示的なものにすぎず、特許請求の範囲の性質および特徴を理解するための概要または骨組みを提供することが意図されていることを理解されたい。

添付の図面は、さらなる理解を提供するために含まれており、本明細書に組み込まれ、また、本明細書の一部を構成している。したがって本開示は、添付の図に関連してなされる以下の詳細な説明からより完全に理解されよう。

光子計数回路機構のブロック図である。 高い精度で基線を抽出することができ、また、高速で追跡することができる、入力信号を評価することによって基線抽出のための入力信号の完全性が検出される、光子計数システムにおける基線抽出のための電気回路機構の第1の実施形態を示す図である。 基線抽出のための電気回路機構の機能性を基線抽出器タイミング図によって示す図である。 高い精度で基線を抽出することができ、また、高速で追跡することができる、入力信号のサンプルバージョンを評価することによって基線抽出のための入力信号の完全性が検出される、光子計数システムにおける基線抽出のための電気回路機構の第2の実施形態を示す図である。 第1の実施形態および第2の実施形態の組合せとして実現された、基線抽出のための電気回路機構の第3の実施形態を示す図である。 基線抽出のための電気回路機構を基線変動補償回路として使用した光子計数回路機構の実施形態を示す図である。 基線抽出のための電気回路機構を基線回復回路に使用した光子計数回路機構の実施形態を示す図である 光子計数原理に基づく医療診断のためのデバイスの実施形態を示す図である。

光子計数システムにおける基線抽出のための提案される電気回路機構は、図2における第1の実施形態に示されているように、また、図4における第2の実施形態に示されているように、サンプルに基づく基線抽出スキームを使用している。いずれの手法によっても、高い精度で基線を抽出することができ、また、高速で追跡することができる。さらに、光子計数システムにおける基線抽出のための電気回路機構に対して提案されている手法によれば、パルアンダーシュートおよびチャネルクロストークに対する時間感度を最小化することができる。

以下、基線抽出のための電気回路機構の両方の実施形態について、図2、図3および図4を参照して説明する。ブロックおよびブロックに対して使用されている用語は、第1の実施形態および第2の実施形態の基線レストアラー回路機構40の機能的説明を反映しており、この機能性がハードウェアで実現される方法、例えば1つまたは複数のICチップ、等々で実現される方法には無関係である。

図2に示されている光子計数システムにおける基線抽出のための電気回路機構40の第1の実施形態を参照すると、電気回路機構40は、入力信号Vinを印加するための入力端子I40を備えている。入力端子I40は光子計数システムのフロントエンド電子回路機構10に結合することができる。フロントエンド電子回路機構は、図1に示されているように光子検出器20に結合することができる。

フロントエンド電子回路機構10は、光子が光子検出器20の放射感応表面21に当たると、電気回路機構40の入力端子I40にパルスを提供する。パルスアクティビティがない場合、フロントエンド電子回路機構10は入力端子I40に静的フロントエンド出力電圧(基線信号)を提供する。

図2に示されているように、基線抽出のための電気回路機構40は、入力信号Vinの完全性が基線抽出のために十分である、すなわち基線抽出のために適していることを決定するための入力信号完全性検出器100を備えている。電気回路機構40は、サンプリング時間Tsampleの間、入力信号Vinをサンプリングし、かつ、入力信号VinのサンプルバージョンVsを提供するためのサンプリング回路200をさらに備えている。電気回路機構40は、入力信号VinのサンプルバージョンVsを処理するための信号処理回路300、および信号処理回路300を制御するための信号処理コントローラ400を備えている。

入力信号完全性検出器100は、入力信号を評価することによって入力信号Vinの完全性が基線抽出のために十分であることを決定するように構成されている。そのように構成することにより、入力信号上にパルスアクティビティが検出されない場合に、入力信号が基線抽出のために適していることを連続的に評価する時間が得られる。信号処理コントローラ400は、信号処理回路300を制御して、少なくともサンプリング時間Tsampleの間、すなわち入力端子I40にパルスアクティビティが存在していない間に、入力信号Vinの完全性が基線抽出のために十分であることが入力信号完全性検出器100によって決定されると、入力信号VinのサンプルバージョンVsが処理されるように構成されている。

図2にさらに示されているように、入力信号完全性検出器100はレンジチェック回路110を備えており、このレンジチェック回路110は、入力信号Vinのレベルが監視レンジ外であることをレンジチェック回路が検出すると、エラーフラグ信号Vbusyを提供するように構成されている。信号処理コントローラの入力側におけるエラーフラグ信号Vbusyの発生は、入力信号Vinのパルスアクティビティが入力信号完全性検出器100によって検出されたことを示している。

電気回路機構40は、クロック信号Vclkおよび再トリガ信号Vretriggerを受け取るための入力側を有するトリガコントローラ600を備えている。クロック信号Vclkは定義された期間を使用して生成される。再トリガ信号は、入力信号Vinを評価することによって入力信号のパルスの発生が検出された場合にのみ生成される。トリガコントローラ600は、開始信号Vstartおよび停止信号Vstopを提供するための出力側を有している。詳細には、トリガコントローラ600は、トリガコントローラ600が入力側でクロック信号Vclkまたは再トリガ信号Vretriggerを受け取ると、開始信号Vstartを提供するように構成されている。トリガコントローラ600は、開始信号Vstartに対して時間遅延された停止信号Vstopを提供するようにさらに構成されている。

信号処理コントローラ400は、開始信号Vstartおよび停止信号Vstopならびにエラーフラグ信号Vbusyを受け取るための入力側を有している。信号処理コントローラ400は、信号処理コントローラ400の入力側における開始信号Vstartの印加と停止信号Vstopの印加の間に、信号処理コントローラ400がエラーフラグ信号Vbusyを受け取らない場合、例えばエラーフラグ信号がローレベル/ゼロレベルの場合、信号処理制御信号Vupdateを提供して信号処理回路300を制御するための出力側を有している。

信号処理コントローラの入力側にエラーフラグ信号Vbusyがないことは、入力信号Vinのパルスアクティビティが入力端子I40部分において入力信号完全性検出器100によって検出されなかったことを示している。信号処理回路300は、信号処理回路300が信号処理制御信号Vupdateを受け取ると、入力信号のサンプルバージョンVsを処理するように構成されている。これは、入力信号の有効なサンプル、すなわちパルスがないサンプルが獲得されると、サンプル出力が信号処理チェーンに転送されることを意味している。信号処理回路300は、入力信号のサンプルバージョンVsを処理し、電気回路機構40の出力端子O40に出力信号Voutを出力する。出力信号Voutは基線信号予測値またはその処理バージョンを表している。

信号処理コントローラ400は、再トリガ信号Vretriggerを信号処理コントローラ400の出力側に提供して、信号処理コントローラ400の入力側における開始信号Vstartの印加と停止信号Vstopの印加の間に、信号処理コントローラ400がエラーフラグ信号Vbusy、例えばエラーフラグ信号のハイレベルすなわち1-レベル、またはエラーフラグ信号のパルスを受け取ると、トリガコントローラ600を再トリガして開始信号Vstartおよび時間遅延された停止信号Vstopを生成するように構成されている。これは、エラーフラグ信号Vbusyによって示されるパルスアクティビティのイベントが入力信号完全性検出器100によって検出されると、再トリガ信号Vretriggerが信号処理コントローラ400によって生成されることを意味している。

基線抽出のための電気回路機構40の提案されている手法によれば、基線サンプリング時間は、クロック信号Vclkまたは信号処理コントローラ400によって内部生成される刻時イベントとして構成されている再トリガ信号Vretriggerのいずれかによって定義される。クロック入力は、供給妨害をもたらし得る同時スイッチングを回避するために、チャネルチェーンに沿って遅延させることができる。

基線抽出のための電気回路機構40の提案されている手法によれば、基線の正確なサンプリングを妨害するパルスアクティビティが入力端子I40に存在しているかどうかを決定するために、レンジチェック回路110はバイポーラレンジチェックを使用している。詳細には、入力信号Vinが監視レンジの上側および下側の閾値を超えると、レンジチェック回路110はエラーフラグ信号Vbusyを出力する。

レンジチェック回路110は、入力信号Vinの受取りと、その出力側におけるエラーフラグ信号Vbusyの提供との間に信号遅延時間Td_checkを有していることに言及しておかなければならない。トリガコントローラ600は、開始信号Vstartの生成と停止信号Vstopの生成との間の時間、すなわち監視時間Tmonitorがサンプリング時間Tsampleと遅延時間Td_checkの合計よりも長くなるように構成されている。

信号処理チェーンの破損を回避するためには、パルス妨害に遭遇してはならない正確なサンプルが必要である。したがってサンプル入力には、全サンプリング期間を通して入力信号の一切のパルスが存在してはならない。レンジチェック回路110は何らかの信号遅延時間Td_checkを示すため、必要な総監視期間は、Tmonitor>Tsample+Td_checkとして与えられる。

したがって開始信号Vstartが生成されると、タイマーを始動させなければならない。これは、信号処理コントローラ400の内部の遅延ブロックまたはクロックカウンタによって実現することができ、遅延は監視時間Tmonitorに等しいか、それよりも長い。監視時間Tmonitorの間にレンジ侵害が検出される場合、最後のサンプルが破棄され、直ちに、または入力クロックよりも高い周波数を有する内部クロック信号または外部クロック信号の次の縁と同期してサンプリングプロセスが自動的に再トリガされる。したがってフロントエンド電子回路機構10の出力/電気回路機構40の入力端子I40における連続パルスアクティビティの場合、正確なサンプルが見出されるまでサンプリングが繰り返される。自動再トリガは次の入力クロック縁でリセットされる。

図2を参照すると、入力信号完全性検出器100は、監視レンジを調整するように構成されたレンジコントローラ120を備えている。レンジコントローラ120は、信号処理コントローラ400によって再トリガ信号Vretriggerが生成される周波数に応じて監視レンジを調整するように構成されている。

したがって提案されている手法によれば、レンジチェック回路110によって使用される監視レンジをレンジコントローラ120によって動的に調整して、低フラックス領域における精度を最適化することができ、また、パイルアップにおける基線追跡が可能である。クロック期間毎の再トリガイベントの数に基づいて、レンジチェック回路110によって使用される安全監視レンジをレンジコントローラ120によって調整することができる。

多数の再トリガイベントが必要であった場合、それは出力パルスアクティビティをほのめかしており、一定の割合の合格サンプルを維持するために、基線予測精度を犠牲にして監視レンジを広くすることができる。一方、数クロック期間にわたって再トリガイベントを必要としなかった場合、レンジコントローラ120によって監視レンジを狭くして、より高い精度を得ることができる。

図2に示されているように、電気回路機構40は、開始信号Vstartを受け取るための入力側を有し、開始信号Vstartに応答して入力信号Vinをサンプリングするようにサンプリング回路200を制御するためのサンプリング制御信号Vsampleを提供するための出力側を有するサンプルコントローラ500を備えている。

大きいエラーを有する特定のサンプルの影響を制限するために、信号処理回路300による特定の量のサンプルの平均化を実現することができ、異なるチェックレンジに対して異なる重付けを使用することができ、すなわちエラーの影響を小さくするために、より広い監視レンジに基づいて取得されたサンプルには、狭い監視レンジに基づいて取得されたサンプルよりも軽い重みが付けられる。

そのために、信号処理回路300は、基線信号を表す出力信号Voutを出力端子O40に生成するように構成することができ、出力信号Voutは、入力信号の一定の量のサンプルバージョンVsの平均化、および/または入力信号のサンプルバージョンVsの重み付けされた信号処理に基づく。詳細には、信号処理回路300は、異なる監視レンジに応じて異なる重付けを使用することによって、重み付けされた信号処理を実行するように構成されている。基線帰還回路が使用される場合、平均化はループ内の積分器によって実行することができる。

以下、光子計数システムにおける基線抽出のための電気回路機構の機能について、基線抽出器タイミング図を示す図3に基づいて説明する。

タイミング図は、入力信号Vinのコースおよび基線抽出のための電気回路機構40のいくつかの制御信号の生成を示している。入力信号Vinのパルスアクティビティが検出される場合、すなわち入力信号Vinが図3にダッシュ閾値で記されている監視レンジを超過すると、入力信号完全性検出器100はその出力側にエラーフラグ信号Vbusyを生成する(信号遅延時間Td_checkを使用して)。図3は、基線よりも低い負のレンジ(「パルス側」)における入力信号上のパルスを示しており、これらのパルスは光子検出器に当たる光子によるものであり、基線よりも高い正のレンジ(「非パルス側」)の入力信号上のパルスを妨害している。

クロック信号Vclkは周期的に反復されている。クロック信号Vclkのパルスを受け取ると、開始信号Vstartを生成し、引き続いて開始信号Vstartに対して時間遅延された停止信号Vstopを生成するトリガコントローラ600によってサンプルトライアルがトリガされる。さらに、この開始信号Vstartによってサンプリング回路200が入力信号Vinをサンプリングし、入力信号のサンプルバージョンVsを提供する。

トリガコントローラ600による開始信号Vstartのトリガリングと停止信号Vstopのトリガリングの間の監視時間中に、入力信号Vinのパルスアクティビティが存在しない場合、信号処理コントローラ400は信号処理制御信号Vupdateを出力する。この信号処理制御信号の結果として、信号処理回路300は基線抽出のために入力信号のサンプルバージョンVsを処理し、基線信号を表す出力信号Voutを出力する。

もう一度図3を参照すると、開始信号Vstartと停止信号Vstopの間の監視時間中にパルスアクティビティが存在する場合、すなわち入力信号完全性検出器100/レンジチェック回路110によってエラーフラグ信号Vbusyが出力される場合、信号処理コントローラ400によって再トリガ信号Vretriggerが出力され、別のサンプルトライアルを再トリガする。これは、トリガコントローラ600が再度開始信号Vstartおよび時間遅延された停止信号Vstopを生成し、サンプリング回路200が入力信号Vinをサンプリングして、その出力側に入力信号VinのサンプルバージョンVsを提供することを意味している。

再トリガ信号Vretriggerが信号処理コントローラ400によって出力され、また、その少し後にクロックパルスVclkが出力される場合、トリガコントローラ600がクロック信号Vclkを受け取る結果として別のサンプルトライアルが開始される。したがってトリガコントローラ600は、クロック信号Vclkのパルスに応答して開始信号Vstartおよび時間遅延された停止信号Vstopを生成する。

図4は、光子計数システムにおける基線抽出のための電気回路機構40の第2の実施形態を示したものである。図2に示されている機能ブロックと同じ機能ブロックが同じ参照符号を使用して記されている。

第2の実施形態の基線抽出のための電気回路機構40は、入力信号Vinを印加するための入力端子I40、入力信号Vinの完全性が基線抽出のために十分である、すなわち基線抽出のために適していることを決定するための入力信号完全性検出器100、サンプリング時間Tsampleの間、入力信号Vinをサンプリングし、かつ、入力信号VinのサンプルバージョンVsを提供するためのサンプリング回路200、入力信号VinのサンプルバージョンVsを処理するための信号処理回路300、および信号処理回路300を制御するための信号処理コントローラ400を備えている。

入力信号完全性検出器100は、エラーフラグ信号Vbusyを提供するためのレンジチェック回路110、および監視レンジを調整するためのレンジコントローラ120を備えている。電気回路機構40は、クロック信号Vclk2を受け取るサンプルコントローラ500をさらに備えている。サンプルコントローラ500は、クロック信号Vclk2に応答して入力信号Vinをサンプリングするようにサンプリング回路200を制御するためのサンプリング制御信号Vsampleを提供している。

以下、図2に示されている電気回路機構40の第1の実施形態に対する電気回路機構40の第2の実施形態の主な相異について説明する。

基線抽出のための電気回路機構40の第1の実施形態とは対照的に、図4に示されている電気回路機構40の第2の実施形態によれば、入力信号完全性検出器100は、入力信号VinのサンプルバージョンVsを評価することによって、入力信号Vinの完全性が基線抽出のために十分であることを決定するように構成されている。そのように構成することにより、入力信号のサンプルバージョン上でパルスアクティビティが検出されない場合に、入力信号の時間離散評価を基線抽出のために適したものにすることができる。

入力信号完全性検出器100のレンジチェック回路110は、入力信号のサンプルバージョンVsのレベルが監視レンジ外であることをレンジチェック回路110が検出すると、エラーフラグ信号Vbusyを提供するように構成されている。レンジチェック回路110は、入力信号のサンプルバージョンVsのレベルが図3に示されている監視レンジの閾値の値を超過していることをレンジチェック回路110が検出すると、エラーフラグ信号Vbusy、例えばエラーフラグ信号のハイレベルすなわち1-レベル、またはエラーフラグ信号のパルスを生成する。レンジチェック回路110は、入力信号のサンプルバージョンVsのレベルが図3に示されている監視レンジの閾値の値内であることをレンジチェック回路110が検出すると、エラーフラグ信号Vbusyを生成せず、例えばエラーフラグ信号はローレベルまたはゼロレベルである。

図4に示されているように、信号処理コントローラ400は、その入力側でエラーフラグ信号Vbusyのみを受け取る。信号処理コントローラ400は、信号処理コントローラ400がエラーフラグ信号Vbusyをその入力側で受け取らない場合、例えばエラーフラグ信号がローレベルまたはゼロレベルの場合、信号処理回路300を制御して、入力信号のサンプルバージョンVsを処理するための信号処理制御信号Vupdateを生成する。

信号処理コントローラ400は、信号処理コントローラ400がエラーフラグ信号Vbusy、例えばエラーフラグ信号のハイレベルすなわち1-レベル、またはエラーフラグ信号のパルスをその入力側で受け取ると、再トリガ信号Vretriggerを信号処理コントローラ400の出力側に提供するようにさらに構成されている。レンジコントローラ120は、再トリガ信号Vretriggerが信号処理コントローラ400によって生成される周波数に応じて監視レンジを調整するように構成されている。

要するに、基線抽出のための電気回路機構40の第2の実施形態によれば、入力信号Vinのパルスアクティビティは、入力信号Vinを直接評価することによってではなく、入力信号のサンプルバージョンVsを評価することによってチェックされる。したがって電気回路機構40の第2の実施形態、とりわけレンジチェック回路110によれば、離散時間レンジチェックが可能である。サンプリング中に入力端子I40にパルスアクティビティが存在した場合、入力信号のサンプルバージョンVsは、入力信号完全性検出器100のレンジチェック回路110によってチェックされる監視レンジの限界から外れることになる。

図5は、第1の実施形態および第2の実施形態の組合せとして実現されている、光子計数システムにおける基線抽出のための電気回路機構40の第3の実施形態を示したものである。図2および図4に示されている機能ブロックと同じ機能ブロックが同じ参照符号を使用して記されている。回路機構40は、レンジチェック回路110およびレンジコントローラ120を含む入力信号完全性検出器100を備えている。回路機構40は、サンプリング回路200、信号処理回路300、信号処理コントローラ400、サンプルコントローラ500およびトリガコントローラ600をさらに備えている。レンジコントローラ120、サンプリング回路200、信号処理回路300、信号処理コントローラ400、サンプルコントローラ500およびトリガコントローラ600の動作は、図2、図3および図4を参照して詳細に説明されている。

電気回路機構40の第3の実施形態によれば、レンジチェック回路110は第1の副回路110aを備え、この第1の副回路110aは、入力信号Vinのレベルが監視レンジの第1の閾値外であることをこの第1の副回路110aが検出すると、エラーフラグ信号Vbusy1を提供するように構成されている。レンジチェック回路110は第2の副回路110bを備え、この第2の副回路110bは、入力信号のサンプルバージョンVsのレベルが監視レンジの第2の閾値外であることをこの第2の副回路110bが検出すると、エラーフラグ信号Vbusy2を提供するように構成されている。

副回路110aにより、連続時間比較が可能であり、したがって監視レンジの一方のレンジ/サイドに対するパルスアクティビティを検出することができ、例えば開始信号Vstartおよび停止信号Vstopによって定義される時間スパンにわたって、基線よりも低い下側のレンジに対するパルスアクティビティを検出することができる。副回路110bは、サンプリングされた入力信号に基づいて、監視レンジのもう一方のレンジ/サイドに対するパルスの発生をチェックしており、例えば基線よりも高い上側のレンジに対するパルスの発生をチェックしている。図5を参照すると、「サイド1」は上側または下側のレンジであってもよく、「サイド2」は、もう一方のレンジである。

レンジコントローラ120への副回路110aおよび110bの結合が、連続時間レンジチェックがパルス側であり、例えば図3に示されている基線よりも低い入力信号Vinの下側であり、また、離散時間レンジチェックが非パルスであり、例えば図3に示されている基線よりも高い入力信号Vinの上側であるように選択されると、基線の決定における歪みを小さくすることができる。

図6および図7は、光子計数回路機構2における基線抽出のための電気回路機構40の可能なアプリケーション/用途を示したものである。

図6は、基線抽出のための電気回路機構40の、光子計数回路機構2内における基線変動補償回路としての使用を示している。光子計数回路機構2は、光子感応領域21を有する光子検出器20を備えている。光子検出器20は、光子感応領域21に対する光子の衝撃に応じて電流信号を生成するように構成されている。光子計数回路機構2は、光子検出器20から電流信号を受け取り、その電流信号に応答して電圧信号Vbaseline+ΔVを提供するためのフロントエンド電子回路機構10をさらに備えている。

光子計数回路機構2は、フロントエンド電子回路機構10に接続されているエネルギー弁別器30を備えている。エネルギー弁別器30は、少なくとも1つの閾値の値Vth1+ΔV…、Vthn+ΔVとの電圧信号Vbaseline+ΔVのレベルの比較に応じてデジタル信号を生成するように構成されている。光子計数回路機構2は、上で説明した実施形態のうちの1つによる、基線抽出のための電気回路機構40をさらに備えている。

エネルギー弁別器30は、電気回路機構40によって提供される出力信号Vout、すなわち基線信号に応じて少なくとも1つの閾値の値を調整するように構成されている。基線は、基線抽出のための電気回路機構40の提案されている手法によって抽出され、かつ、DAC基準として供給され、したがってエネルギー弁別器30の比較器閾値は抽出された基線と呼ばれている。

基線回復によって基線補償を提供するための電気回路機構40の使用は図7に描写されている。

図7を参照すると、光子計数回路機構2は、光子感応領域21を有する光子検出器20を備えている。光子検出器20は、光子感応領域21に対する光子の衝撃に応じて電流信号を生成するように構成されている。光子計数回路機構2は、光子検出器20から電流信号を受け取り、その電流信号に応答して電圧信号Vbaseline+ΔVを提供するためのフロントエンド電子回路機構10を備えている。光子計数回路機構2は、フロントエンド電子回路機構10に接続されているエネルギー弁別器30を備えている。エネルギー弁別器30は、少なくとも1つの閾値の値Vth1…、Vthnとの電圧信号Vbaseline+ΔVのレベルの比較に応じてデジタル信号を生成するように構成されている。

光子計数回路機構2は、フロントエンド電子回路機構10の入力側と出力側の間に接続されている基線回復回路60を備えている。基線回復回路60は、上で説明した実施形態のうちの1つによる、基線抽出のための電気回路機構40の提案されている手法を備えている。抽出された基線と基準の間の相異は基線回復回路60の帰還回路50に印加され、高利得で増幅されるか、または光子検出器20からの漏れ電流を補償するために積分される。

基線抽出のための電気回路機構40の提案されている手法は、様々な光子計数アプリケーションのために使用することができ、とりわけ低雑音強度測定を必要とし、また、恐らくスペクトル情報を同じく必要とする光子計数アプリケーションのために使用することができる。このアプリケーションは、医療画像化、分光学、安全保護スキャナ、コンピュータ断層撮影、等々を含む。

図8は、基線抽出のための電気回路機構40を具備した光子計数回路機構2が医療診断のためのデバイス1の中に提供されるアプリケーションの例を示したものである。デバイス1は、例えばX線装置またはコンピュータ断層撮影スキャナとして構成することができる。

本明細書において開示されている、光子計数システムにおける基線抽出のための電気回路機構の実施形態は、基線抽出のための電気回路機構の設計の新規な態様について読者に熟知してもらうために考察されている。好ましい実施形態が示され、かつ、説明されているが、当業者は、特許請求の範囲を不必要に逸脱することなく、開示されている概念に多くの変更、修正、等価物および置換を加えることができる。

詳細には、光子計数システムにおける基線抽出のための電気回路機構の設計は、開示されている実施形態に限定されず、考察されている実施形態に含まれている特徴に対して可能な多くの代替の例を与えている。しかしながら、開示されている概念に対するあらゆる修正、等価物および置換は、本明細書に添付されている特許請求の範囲の範囲内に含まれることが意図されている。

個別の従属請求項に記載されている特徴は有利に組み合わせることができる。さらに、特許請求の範囲に使用されている参照符号は、特許請求の範囲を限定するものとして解釈されるように限定されない。

さらに、本明細書において使用されているように、「備える」という用語は他の要素を排他しない。さらに、本明細書において使用されているように、単数表現には、1つまたは2つ以上の構成要素または要素を含むことが意図されており、ただ1つを意味するものとして解釈されるように限定されない。

本特許出願は、出願番号が第102020132798.6号の独国特許出願の優先権を主張するものであり、この特許出願の開示内容は、参照により本明細書に組み込まれている。

1 医療診断のためのデバイス
2 光子計数回路機構
10 フロントエンド電子回路機構
20 光子検出器
21 光子感応領域
30 エネルギー弁別器
100 入力信号完全性検出器
110 レンジチェック回路
110a，110b レンジチェック回路の副回路
120 レンジコントローラ
200 サンプリング回路
300 信号処理回路
400 信号処理コントローラ
500 サンプルコントローラ
600 トリガコントローラ
Vin 入力信号
Vs 入力信号のサンプルバージョン
Vbusy エラーフラグ信号
Vclk クロック信号
Vstart 開始信号
Vstop 停止信号
Vretrigger 再トリガ信号
Vupdate 信号処理制御信号
Tmonitor 監視時間
Tsample サンプリング時間
Td_check 信号遅延時間

Claims (15)

1. 光子計数システムにおける基線抽出のための電気回路機構であって、
   入力信号(Vin)を印加するための入力端子(I40)と、
   基線抽出のための前記入力信号(Vin)の完全性を決定するための入力信号完全性検出器(100)と、
   サンプリング時間(Tsample)の間、前記入力信号(Vin)をサンプリングし、前記入力信号(Vin)のサンプルバージョン(Vs)を提供するためのサンプリング回路(200)と、
   前記入力信号(Vin)の前記サンプルバージョン(Vs)を処理するための信号処理回路(300)と、
   前記信号処理回路(300)を制御するための信号処理コントローラ(400)と
   を備え、
   前記入力信号完全性検出器(100)は、前記入力信号(Vin)または前記入力信号の前記サンプルバージョン(Vs)を評価することによって基線抽出のための前記入力信号(Vin)の前記完全性を決定するように構成され、
   前記信号処理コントローラ(400)は、前記信号処理回路(300)を制御して、少なくとも前記サンプリング時間(Tsample)の間に、基線抽出のための前記入力信号(Vin)の前記完全性が前記入力信号完全性検出器(100)によって決定されると、前記入力信号(Vin)の前記サンプルバージョン(Vs)が処理されるように構成される、電気回路機構。
2. 前記入力信号完全性検出器(100)がレンジチェック回路(110)を備え、
   前記レンジチェック回路(110)は、前記入力信号(Vin)のレベルまたは前記入力信号の前記サンプルバージョン(Vs)のレベルが監視レンジ外であることを前記レンジチェック回路(110)が検出すると、エラーフラグ信号(Vbusy，Vbusy1，Vbusy2)を提供するように構成される、請求項1に記載の電気回路機構。
3. クロック信号(Vclk)および再トリガ信号(Vretrigger)を受け取るための入力側を有し、開始信号(Vstart)および停止信号(Vstop)を提供するための出力側を有するトリガコントローラ(600)
   を備え、
   前記トリガコントローラ(600)は、前記トリガコントローラ(600)が前記入力側で前記クロック信号(Vclk)または前記再トリガ信号(Vretrigger)を受け取ると、前記開始信号(Vstart)を提供するように構成され、
   前記トリガコントローラ(600)は、前記開始信号(Vstart)に対して時間遅延された前記停止信号(Vstop)を提供するように構成される、請求項2に記載の電気回路機構。
4. 前記信号処理コントローラ(400)が、前記開始信号(Vstart)および前記停止信号(Vstop)ならびに前記エラーフラグ信号(Vbusy)を受け取るための入力側を有し、
   前記信号処理コントローラ(400)が、前記信号処理コントローラ(400)の前記入力側における前記開始信号(Vstart)の印加と前記停止信号(Vstop)の印加の間に、前記信号処理コントローラ(400)がエラーフラグ信号(Vbusy)を受け取らない場合に、信号処理制御信号(Vupdate)を提供して前記信号処理回路(300)を制御するための出力側を有し、
   前記信号処理回路(300)が、前記信号処理回路(300)が前記信号処理制御信号(Vupdate)を受け取ると、前記入力信号の前記サンプルバージョン(Vs)を処理するように構成される、請求項3に記載の電気回路機構。
5. 前記信号処理コントローラ(400)が、前記信号処理コントローラ(400)の前記入力側における前記開始信号(Vstart)の印加と前記停止信号(Vstop)の印加の間に、前記信号処理コントローラ(400)が前記エラーフラグ信号(Vbusy)を受け取ると、前記トリガコントローラ(600)を再トリガして前記開始信号(Vstart)および時間遅延された前記停止信号(Vstop)を生成するために、前記信号処理コントローラ(400)の前記出力側に前記再トリガ信号(Vretrigger)を提供するように構成される、請求項4に記載の電気回路機構。
6. 前記入力信号完全性検出器(100)が、前記監視レンジを調整するように構成されたレンジコントローラ(120)を備え、
   前記レンジコントローラ(120)は、前記信号処理コントローラ(400)によって前記再トリガ信号(Vretrigger)が生成される周波数に応じて前記監視レンジを調整するように構成される、請求項5に記載の電気回路機構。
7. 前記レンジチェック回路(110)が、前記入力信号(Vin)または前記入力信号の前記サンプルバージョン(Vs)の受取りと、前記エラーフラグ信号(Vbusy)の提供との間に信号遅延時間(Td_check)を有し、
   前記トリガコントローラ(600)が、前記開始信号(Vstart)の生成と前記停止信号(Vstop)の生成の間の時間が、前記信号遅延時間(Td_check)と前記サンプリング時間(Tsample)の合計よりも長くなるように構成される、請求項3から6のいずれか一項に記載の電気回路機構。
8. 前記信号処理コントローラ(400)が、前記エラーフラグ信号(Vbusy)を受け取るための入力側を有し、
   前記信号処理コントローラ(400)が、前記信号処理コントローラ(400)が前記エラーフラグ信号(Vbusy)を受け取らない場合に、信号処理制御信号(Vupdate)を提供して前記信号処理回路(300)を制御するための出力側を有し、
   前記信号処理回路(300)が、前記信号処理回路(300)が前記信号処理制御信号(Vupdate)を受け取ると、前記入力信号の前記サンプルバージョン(Vs)を処理するように構成される、請求項2に記載の電気回路機構。
9. 前記信号処理コントローラ(400)が、前記信号処理コントローラ(400)が前記エラーフラグ信号(Vbusy)を受け取ると、前記信号処理コントローラ(400)の出力側に再トリガ信号(Vretrigger)を提供するように構成され、
   前記入力信号完全性検出器(100)が、前記監視レンジを調整するように構成されたレンジコントローラ(120)を備え、
   前記レンジコントローラ(120)が、前記信号処理コントローラ(400)によって前記再トリガ信号(Vretrigger)が生成される周波数に応じて前記監視レンジを調整するように構成される、請求項2または8に記載の電気回路機構。
10. 前記レンジチェック回路(110)が第1の副回路(110a)を備え、前記第1の副回路(110a)は、前記入力信号(Vin)のレベルが前記監視レンジの第1の閾値外であることを前記第1の副回路(110a)が検出すると、前記エラーフラグ信号(Vbusy1)を提供するように構成され、
    前記レンジチェック回路(110)が第2の副回路(110b)を備え、前記第2の副回路(110b)は、前記入力信号(Vin)の前記サンプルバージョン(Vs)のレベルが前記監視レンジの第2の閾値外であることを前記第2の副回路(110b)が検出すると、前記エラーフラグ信号(Vbusy2)を提供するように構成される、請求項2または8または9に記載の電気回路機構。
11. 前記開始信号(Vstart)またはクロック信号(Vclk2)を受け取るための入力側を有し、前記開始信号(Vstart)または前記クロック信号(Vclk2)に応答して前記入力信号(Vin)をサンプリングするように前記サンプリング回路(200)を制御するためのサンプリング制御信号(Vsample)を提供するための出力側を有するサンプルコントローラ(500)
    を備える、請求項3から10のいずれか一項に記載の電気回路機構。
12. 前記信号処理回路(300)が、前記入力信号の一定の量のサンプルバージョン(Vs)の平均化に基づいて、および/または前記入力信号の前記サンプルバージョン(Vs)の重み付けされた信号処理に基づいて出力信号(Vout)を生成するように構成され、前記重み付けされた信号処理は、異なる監視レンジに応じて異なる重付けによって実行される、請求項1から11のいずれか一項に記載の電気回路機構。
13. 光子計数回路機構であって、
    光子感応領域(21)を有する光子検出器(20)であって、前記光子感応領域(21)に対する光子の衝撃に応じて電流信号を生成するように構成された光子検出器(20)と、
    前記電流信号を受け取り、前記電流信号に応答して電圧信号を提供するためのフロントエンド電子回路機構(10)と、
    前記フロントエンド電子回路機構(10)に接続されたエネルギー弁別器(30)であって、少なくとも1つの閾値の値との前記電圧信号のレベルの比較に応じてデジタル信号を生成するように構成されたエネルギー弁別器(30)と、
    請求項1から12のいずれか一項に記載の電気回路機構(40)と
    を備え、
    前記エネルギー弁別器(30)は、基線抽出のための前記電気回路機構(40)によって提供される出力信号(Vout)に応じて前記少なくとも1つの閾値の値を調整するように構成される、光子計数回路機構。
14. 光子計数回路機構であって、
    光子感応領域(21)を有する光子検出器(20)であって、前記光子感応領域(21)に対する光子の衝撃に応じて電流信号を生成するように構成された光子検出器(20)と、
    前記電流信号を受け取り、前記電流信号に応答して電圧信号を提供するためのフロントエンド電子回路機構(10)と、
    前記フロントエンド電子回路機構(10)に接続されたエネルギー弁別器(30)であって、少なくとも1つの閾値の値との前記電圧信号のレベルの比較に応じてデジタル信号を生成するように構成されたエネルギー弁別器(30)と、
    前記フロントエンド電子回路機構(10)の入力側と出力側の間に接続された基線回復回路(60)と
    を備え、
    前記基線回復回路(60)は、請求項1から12のいずれか一項に記載の電気回路機構(40)を備える、光子計数回路機構。
15. 医療診断のためのデバイス(1)であって、
    請求項13または14に記載の光子計数回路機構(2)を備え、
    X線装置またはコンピュータ断層撮影スキャナとして構成されるデバイス。

Images