JP2023546602A - 電極の調整によるハードマスクの調節 - Google Patents

電極の調整によるハードマスクの調節 Download PDF

Info

Publication number
JP2023546602A
JP2023546602A JP2023524756A JP2023524756A JP2023546602A JP 2023546602 A JP2023546602 A JP 2023546602A JP 2023524756 A JP2023524756 A JP 2023524756A JP 2023524756 A JP2023524756 A JP 2023524756A JP 2023546602 A JP2023546602 A JP 2023546602A
Authority
JP
Japan
Prior art keywords
semiconductor processing
carbon
substrate
processing method
variable capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023524756A
Other languages
English (en)
Inventor
マイケル ウェンヤン ツィアン，
アブドゥル アジズ カジャ，
リー チュン シア，
ケヴィン シャオ，
リャンファ フー，
ヤーユン チョン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023546602A publication Critical patent/JP2023546602A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Filters And Equalizers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

例示的な処理方法は、半導体処理チャンバの処理領域内で堆積前駆体のプラズマを形成することを含み得る。方法は、共振ピークの２０％以内に可変キャパシタを調整することを含み得る。可変キャパシタは、上に基板が着座する基板支持体内に組み込まれた電極と連結され得る。方法は、基板上に材料を堆積させることを含み得る。【選択図】図３

Description

関連出願の相互参照
［０００１］本出願は、２０２０年１０月２２日出願の「ＨＡＲＤＭＡＳＫ ＴＵＮＩＮＧ ＢＹ ＥＬＥＣＴＲＯＤＥ ＡＤＪＵＳＴＭＥＮＴ」と題する米国仮特許出願第１７／０７７，９２６号の利益及び優先権を主張し、その全文があらゆる目的のために参照により本明細書に援用される。
技術分野
［０００２］本技術は、半導体製造のための部品及び装置に関する。より具体的には、本技術は、半導体処理のための材料膜を生成するための方法に関する。
［０００３］集積回路は、基板表面上に複雑にパターニングされた材料層を作り出すプロセスによって実現される。基板上にパターニングされた材料を製造することは、材料を形成し除去するための制御された方法を必要とする。いくつかのプロセスは、プラズマで強化された前駆体を利用して、堆積動作又は除去動作を容易にする。基板支持体は、基板レベルのプラズマを生成するとともに基板を支持体に静電的にチャックするために、いくつかの技術においても利用され得る。プラズマの特性は、製造される材料の態様に影響を与える場合があり、チャンバ内の好ましくない領域で寄生プラズマを形成する場合がある。
［０００４］ゆえに、高品質なデバイス及び構造体を作り出すために使用され得る、改良型のシステム及び方法が必要とされている。上記の必要性及びその他の必要性は、本技術によって対処される。
［０００５］例示的な処理方法は、半導体処理チャンバの処理領域内で堆積前駆体のプラズマを形成することを含み得る。方法は、共振ピークの２０％以内に可変キャパシタを調整することを含み得る。可変キャパシタは、上に基板が着座する基板支持体内に組み込まれた電極と連結され得る。方法は、基板上に材料を堆積させることを含み得る。
［０００６］いくつかの実施形態では、堆積前駆体は、炭素含有前駆体であり得るか又はそれを含み得る。堆積された材料は、材料内の約６７ａｔ．（原子）％以上の炭素を特徴とし得る。堆積された材料は、約１．１５×１０２３ａｔ．／ｃｍ３以上の密度を特徴とし得る。可変キャパシタは、堆積のための処理条件において、共振ピーク未満に維持されてもよい。可変キャパシタは、堆積中に約２５ａｍｐ以上の電流を受けるように調整され得る。可変キャパシタは、約３５％以上のキャパシタンスに調整され得る。また、基板支持体内に組み込まれた電極は、ＤＣ電源と連結されて静電チャックとして動作し得る。方法は、露出した酸化ケイ素に対して材料をエッチングすることを含み得る。酸化ケイ素は、材料に対して約２：１以上の選択性でエッチングされ得る。半導体処理チャンバは、半導体処理チャンバの処理領域を少なくとも部分的に画定する面板と連結されたプラズマ生成器を含み得る。
［０００７］本技術のいくつかの実施形態は、半導体処理方法を包含し得る。この方法は、半導体処理チャンバの処理領域内で炭素含有前駆体のプラズマを形成することを含み得る。方法は、共振ピークの１０％以内に可変キャパシタのキャパシタンスを増加させることを含み得る。可変キャパシタは、上に基板が着座する基板支持体内に組み込まれた電極と連結され得る。方法は、基板上に炭素含有材料を堆積させることを含み得る。
［０００８］いくつかの実施形態では、方法は、露出した酸化ケイ素に対して炭素含有材料をエッチングすることを含み得る。酸化ケイ素は炭素含有、炭素含有材料に対して約１０：１以上の選択性でエッチングされ得る。堆積された材料は、材料内の約７０ａｔ．％以上の炭素を特徴とし得る。堆積された炭素含有材料は、約１．１８×１０２３ａｔ．／ｃｍ３以上の密度を特徴とし得る。半導体処理チャンバは、半導体処理チャンバの処理領域を少なくとも部分的に画定する面板と連結されたプラズマ生成器を含む。キャパシタンスは、約４０％以上に増加され得る。
［０００９］本技術のいくつかの実施形態は、半導体処理方法を包含し得る。この方法は、半導体処理チャンバの処理領域内で炭素含有前駆体のプラズマを形成することを含み得る。方法は、共振ピークの２０％以内で可変キャパシタのキャパシタンスを増加させることを含み得る。可変キャパシタは、上に基板が着座する基板支持体内に組み込まれた電極と連結され得る。方法は、基板上に炭素含有材料を堆積させることを含み得る。方法は、露出した酸化ケイ素に対して炭素含有材料をエッチングすることを含み得る。酸化ケイ素は炭素含有、炭素含有材料に対して約２：１以上の選択性でエッチングされ得る。いくつかの実施形態では、堆積された炭素含有材料は、材料内の約７０ａｔ．％以上の炭素を特徴とし得る。炭素含有材料は、約１．１５×１０２３ａｔ．／ｃｍ３以上の密度を特徴とし得る。
［００１０］このような技術は、従来のシステム及び技法よりも多くの数の利点を提供し得る。例えば、本技術の実施形態は、膜密度を維持しながら、膜内の炭素含有量の増加を特徴とする炭素含有膜を製造し得る。さらに、製造された膜は、ハードマスクとしての動作を向上させるために、酸化ケイ素又は他の材料よりも増加した選択性を有してもよい。これらの実施形態及びその他の実施形態は、その多くの利点や特徴と共に、以下で論じる記載及び添付の図面により詳細に説明されている。
［００１１］開示されている技術の性質及び利点についてのさらなる理解は、本明細書の以下の部分及び図面を参照することによって得られる。
［００１２］本技術のいくつかの実施形態による例示的な処理システムの上面図を示す。 ［００１３］本技術のいくつかの実施形態による例示的なプラズマシステムの概略断面図を示す。 ［００１４］本技術のいくつかの実施形態による例示的な基板支持アセンブリの概略部分断面図を示す。 ［００１５］本技術のいくつかの実施形態による半導体処理方法における例示的な動作を示す。 ［００１６］本技術のいくつかの実施形態によるプラズマ処理に対する動作変更の影響を示す概略図を示す。
［００１７］いくつかの図は概略図として含まれている。図は例示のためのものであり、縮尺どおりであると明記されていない限り縮尺どおりと見なすべきではないと、理解されたい。さらに、概略図として、図面は、理解を助けるために提供されており、現実的な描写に比べてすべての態様又は情報を含まない場合があり、例示を目的として強調された素材を含むことがある。
［００１８］添付の図面では、類似の構成要素及び／又は特徴は、同じ参照符号を有し得る。さらに、同じ種類の様々な構成要素は、類似の構成要素間を区別する文字により、参照符号に従って区別することができる。本明細書で第１の参照符号のみが使用される場合、その説明は、文字に関係なく、同じ第１の参照符号を有する類似の構成要素の任意の１つに適用可能である。
［００１９］プラズマ強化堆積プロセスは、基板上の膜形成を促進するために、１つ又は複数の構成前駆体を通電することができる。半導体構造体を開発するための材料膜は、導電膜及び誘電体膜、並びに材料の移送や除去を容易にするための膜など、いくつでも作ることができる。例えば、ハードマスク膜は、基板のパターニングを容易にするために形成されてもよいが、他の方法で維持されるべき下層材料を保護することができる。多くの処理チャンバでは、いくつかの前駆体がガスパネル内で混合されて、基板が配置され得るチャンバの処理領域に送達され得る。リッドスタックの構成要素が処理チャンバ内の流れ分布に影響を与え得る一方で、他の多くのプロセス変数も同様に堆積の均一性に影響を与え得る。
［００２０］デバイスのフィーチャが小さくなるにつれて、処理動作は、エッチングされる材料に対するマスクの選択性を高めながら、膜厚を減少させることを求めることができる。従来の方法では、選択性の要求に対応するために、ハードマスク膜をより厚く堆積させる必要がある場合がある。さらに、ハードマスク膜の膜特性を調整する従来の方法は、膜又はその後の処理に有害な影響を与える場合のあるトレードオフを含み得る。ハードマスクの材料選択性を高めるためのいくつかの従来の処理は、応力が増加し又は多孔性の膜を形成する場合があり、後の処理動作中に損傷又はその他の問題を引き起こす可能性がある。
［００２１］本技術は、膜特性を維持又は改善しながら、エッチング動作の選択性の増加を可能にし得る、調節された材料濃度を有するハードマスク膜を製造することによって、これらの課題を克服する。本技術のいくつかの実施形態に従って基板とのプラズマ結合を高めることにより、ハードマスク膜の原子組み込みレベルを調整することができ、これは、膜特性を調整するための追加の制御を提供して、その後のエッチングに影響を与える場合がある。
［００２２］残りの開示内容は、開示した技術を利用する特定の堆積処理を通常通りに特定するものであるが、システム及び方法は、記載されたチャンバで起こり得る他の堆積、エッチング及び洗浄チャンバ、並びに処理に対しても等しく適用可能であることは、容易に理解されよう。したがって、本技術は、これらの具体的な堆積処理又はチャンバ単独との使用に限定されるとみなすべきではない。本開示では、本技術の実施形態によるこのシステムに対する追加の修正及び調整を記載する前に、本技術の実施形態によるチューナを含み得る１つの可能なシステム及びチャンバを説明する。
［００２３］図１は、実施形態による、堆積チャンバ、エッチングチャンバ、ベーキングチャンバ、及び硬化チャンバによる処理システム１００の一実施形態の上面図を示している。図において、一対の前方開口型統一ポッド１０２は、ロボットアーム１０４によって受け取られるとともに、タンデムセクション１０９ａ－１０９ｃに位置決めされた基板処理チャンバ１０８ａ－１０８ｆのうちの１つに配置される前に低圧保持エリア１０６に配置される様々なサイズの基板を供給する。基板ウエハを保持エリア１０６から基板処理チャンバ１０８ａ－１０８ｆに搬送したり戻したりするために、第２のロボットアーム１１０が使用されてもよい。各基板処理チャンバ１０８ａ－ｆは、プラズマ化学気相堆積、原子層堆積、物理的気相堆積、エッチング、予洗浄、脱ガス、配向、及びアニーリング、灰化などを含む他の基板処理に加えて、本明細書に記載の半導体材料のハードマスクの形成を含む多くの基板処理動作を実施するように装備され得る。
［００２４］基板処理チャンバ１０８ａ－ｆは、基板上での誘電体膜又は他の膜の堆積、アニーリング、硬化、及び／又はエッチングのための１つ又は複数のシステム構成要素を含み得る。一構成では、２対の処理チャンバ（例えば、１０８ｃ－ｄ及び１０８ｅ－ｆ）が、誘電体材料を基板上に堆積するために使用され得、第３の対の処理チャンバ（例えば、１０８ａ－ｂ）が、堆積された誘電体をエッチングするために使用され得る。別の構成では、３対すべてのチャンバ、例えば１０８ａ－１０８ｆが、基板上に膜を堆積させるように構成され得る。記載された処理の１つ又は複数のいずれかが、異なる実施形態に示した製造システムから分離されたチャンバ内で実行され得る。誘電体膜のための堆積、エッチング、アニーリング、及び硬化チャンバの追加の構成がシステム１００によって企図されると理解されよう。
［００２５］図２は、本技術のいくつかの実施形態による例示的なプラズマシステム２００の概略断面図を示す。プラズマシステム２００は、一対の処理チャンバ１０８を例示し得る。これは、上で論じたタンデムセクション１０９の１つ又は複数に装備されてもよく、本技術の実施形態による基板支持アセンブリを含んでもよい。プラズマシステム２００は、概して、一対の処理領域２２０Ａ及び２２０Ｂを画定する、側壁２１２、底壁２１６、及び内部側壁２０１を有するチャンバ本体２０２を含み得る。処理領域２２０Ａ－２２０Ｂの各々は、同様に構成されてもよく、同一の構成要素を含んでもよい。
［００２６］例えば、処理領域２２０Ｂ（その構成要素は処理領域２２０Ａにも含まれ得る）は、プラズマシステム２００において底壁２１６内に形成された通路２２２を通じて処理領域内に配置されたペデスタル２２８を含み得る。ペデスタル２２８は、本体部分などのペデスタルの露出面上に基板２２９を支持するように適合されたヒータを提供し得る。ペデスタル２２８は、所望の処理温度で基板温度を加熱及び制御し得る加熱要素２３２、例えば、抵抗性加熱要素を含み得る。ペデスタル２２８はまた、ランプアセンブリなどの遠隔加熱要素、又は任意の他の加熱デバイスによって加熱され得る。
［００２７］ペデスタル２２８の本体は、フランジ２３３によって、ステム２２６に連結され得る。ステム２２６は、ペデスタル２２８を電力出力又は電力ボックス２０３と電気的に連結させ得る。電力ボックス２０３は、処理領域２２０Ｂ内でペデスタル２２８の上昇及び移動を制御するドライバシステムを含み得る。ステム２２６はまた、ペデスタル２２８に電力を供給するための電力インターフェースを含み得る。電力ボックス２０３はまた、熱電対インターフェースなどの、電力計及び温度計用のインターフェースを含み得る。ステム２２６は、電力ボックス２０３と取り外し可能に連結するよう適合したベースアセンブリ２３８も含む。電力ボックス２０３の上方には周方向リング２３５が示されている。いくつかの実施形態では、周方向リング２３５は、ベースアセンブリ２３８と電力ボックス２０３の上面との間に機械的インターフェースを提供するよう構成された機械的な止め部又はランドとして適合した肩部であり得る。
［００２８］処理領域２２０Ｂの底壁２１６内に形成された通路２２４を通ってロッド２３０が含まれ得る。ロッド２３０は、ペデスタル２２８の本体を通って配置された基板リフトピン２６１を位置決めするために利用され得る。基板リフトピン２６１は、基板移送ポート２６０を通して処理領域２２０Ｂ内２２９へ及び処理領域２２０Ｂから基板を移送するために利用されるロボットによる基板２２９の交換を促進するために、選択的に、基板２２９をペデスタルから距離をおいて配置し得る。
［００２９］チャンバリッド２０４は、チャンバ本体２０２の上部と連結され得る。リッド２０４は、そこに連結された１つ又は複数の前駆体分配システム２０８を収容し得る。前駆体分配システム２０８は、デュアルチャネルシャワーヘッド２１８を通して処理領域２２０Ｂ内に反応及び洗浄前駆体を送達し得る前駆体入口通路２４０を含み得る。デュアルチャネルシャワーヘッド２１８は、面板２４６との中間に配置された遮蔽板２４４を有する環状のベース板２４８を含み得る。高周波（「ＲＦ」）源２６５は、デュアルチャネルシャワーヘッド２１８と連結され得る。ＲＦ源２６５は、デュアルチャネルシャワーヘッド２１８の面板２４６とペデスタル２２８との間のプラズマ領域生成を促進するために、デュアルチャネルシャワーヘッド２１８に電力供給し得る。いくつかの実施形態では、ＲＦ源は、プラズマ生成を促進するために、ペデスタル２２８などのチャンバ本体２０２の他の部分と連結され得る。誘電体アイソレータ２５８が、ＲＦ電力のリッド２０４への伝導を防止するために、リッド２０４とデュアルチャネルシャワーヘッド２１８との間に配置され得る。ペデスタル２２８の外縁にはシャドウリング２０６が配置されてもよく、シャドウリング２０６はペデスタル２２８と係合する。
［００３０］動作中に環状のベースプレート２４８を冷却するために、ガス分配システム２０８の環状のベース板２４８内に任意の冷却チャネル２４７が形成されてもよい。水、エチレングリコール、ガス、又は同種のものなどの熱移送流体は、ベースプレート２４８が所定の温度で維持され得るように、冷却チャネル２４７を通して循環され得る。処理領域２２０Ｂ内の処理環境への側壁２０１、２１２の露出を防止するために、チャンバ本体２０２の側壁２０１、２１２に接近して、ライナアセンブリ２２７が領域２２０Ｂ内に配置され得る。ライナアセンブリ２２７は、処理領域２２０Ｂからガス及び副生成物を排気するとともに処理領域２２０Ｂ内で圧力を制御するように構成されたポンピングシステム２６４に連結され得る周方向ポンピングキャビティ２２５を含み得る。ライナアセンブリ２２７には複数の排気口２３１が形成され得る。排気口２３１は、システム２００内での処理を促進するように、処理領域２２０Ｂから周方向ポンピングキャビティ２２５までのガスの流れを可能にするように構成され得る。
［００３１］図３は、本技術のいくつかの実施形態による例示的な半導体処理チャンバ３００の概略部分断面図を示す。図３は、図２に関連して上で論じた１つ又は複数の構成要素を含んでいてよく、そのチャンバに関するさらなる詳細を示していてよい。チャンバ３００は、先に記載したハードマスクの堆積を含む、半導体処理動作を実施するために使用され得る。チャンバ３００は、半導体処理システムの処理領域の部分図を示していてよく、チャンバ３００のある実施形態には組み込まれていると理解される上記の追加のリッドスタック構成要素といった、構成要素の全てを含んでいなくてもよい。
［００３２］このように、図３は、処理チャンバ３００の一部を示し得る。チャンバ３００は、シャワーヘッド３０５と共に、基板支持体アセンブリ３１０を含み得る。シャワーヘッド３０５及び基板支持体３１０は、チャンバ側壁３１５と共に、基板処理領域３２０を画定し得る。基板処理領域３２０内ではプラズマが生成され得る。基板支持アセンブリは、静電チャック本体３２５を含んでもよく、これは、本体内に埋め込まれた又は配置された１つ又は複数の構成要素を含み得るが、代替のチャック機能を有する他の基板支持体も本技術に包含され得ることが理解されよう。上部パック内に組み込まれた構成要素は、いくつかの実施形態では処理材料に曝露されない場合があり、チャック本体３２５内に完全に保持される場合がある。静電チャック本体３２５は、基板支持面３２７を画定し得、チャック本体の特定の形状に応じた厚さ及び長さ又は直径を特徴とし得る。いくつかの実施形態では、チャック本体は楕円形であってもよく、チャック本体を通る中心軸からの１つ又は複数の半径寸法を特徴とし得る。上部パックは、任意の形状であってよく、半径寸法が議論されるときはチャック本体の中心位置からの任意の長さを画定し得ることを理解されたい。
［００３３］静電チャック本体３２５はステム３３０と連結され得る。ステム３３０は、チャック本体を支持し得、チャック本体３２５の内部構成要素と結合し得る電気及び／又は流体ラインを送受信するためのチャネルを含み得る。チャック本体３２５は、静電チャックとして動作するための関連チャネル又は構成要素を含み得るが、いくつかの実施形態では、アセンブリは、真空チャック、又は任意の他のタイプのチャックシステムのための構成要素として動作し得るか又はそれを含み得る。ステム３３０は、基板支持面とは反対側のチャック本体の第２の表面上で、チャック本体と連結され得る。静電チャック本体３２５は、基板支持面に近接するチャック本体内に埋め込まれていてもよい電極３３５を含み得る。電極３３５は、ＤＣ電源３４０と電気的に連結し得る。電源３４０は、導電性のチャック電極３３５に対してエネルギー又は電圧を提供するように構成され得る。これは、半導体処理チャンバ３００の処理領域３２０内に前駆体のプラズマを形成するために動作され得るが、他のプラズマ動作も同様に持続され得る。例えば、電極３３５は、シャワーヘッド３０５と電気的に連結されたＲＦ源３０７を含む容量性プラズマシステムの電気的な接地として動作するチャックメッシュであり得る。例えば、電極３３５は、ＲＦ源３０７からのＲＦ電力の接地経路として動作し得、同時に、基板支持面への基板の静電クランプを提供するために、基板への電気バイアスとして動作し得る。電源３４０は、フィルタと、電源と、チャック電圧を提供するように構成されたいくつかの他の電気構成要素とを含み得る。
［００３４］チャック本体３２５はまた、基板支持面内に凹部領域３４５を画定し得る。これは、基板が配置され得る凹部ポケットを提供し得る。凹部領域３４５は、上部パックの内部領域で形成されてもよく、処理のための基板を受け入れるように構成されてもよい。凹部領域３４５は、図示されるように静電チャック本体の中央領域を包含して、任意の多様な基板サイズを収容するようにサイズ決めされ得る。基板は、凹部領域内に着座し得、基板を包含し得る外部領域３４７によって含有され得る。いくつかの実施形態では、外部領域３４７の高さは、基板が外部領域３４７における基板支持面の表面高さと水平になるように又はその下に凹むようにされ得る。凹面は、処理中のエッジ効果を制御し得、一部の実施形態では、基板全体の堆積の均一性を向上させ得る。いくつかの実施形態では、エッジリングは、上部パックの周縁部の周囲に配置されて、基板が中に着座し得る凹部を少なくとも部分的に画定し得る。いくつかの実施形態では、チャック本体の表面は実質的に平面である場合があり、エッジリングは、基板が中に着座し得る凹部を完全に画定し得る。
［００３５］いくつかの実施形態では、静電チャック本体３２５及び／又はステム３３０は、絶縁体材料又は誘電体材料であり得る。例えば、酸化物、窒化物、炭化物、及び他の材料を使用して構成要素を形成することができる。例示的な材料には、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、炭化タングステン、及び他の金属若しくは遷移金属の酸化物、窒化物、炭化物、ホウ化物、又はチタン酸塩を含むセラミック、並びにこれらの材料と他の絶縁体材料又は誘電性材料との組み合わせが含まれ得る。特定の温度範囲で動作するように構成された複合材料を提供するために、異なる等級のセラミック材料を使用することができ、したがって、いくつかの実施形態では、異なるセラミック等級の同様の材料を上部パック及びステムに使用することができる。いくつかの実施形態では、電気的特性を調整するためにドーパントを組み込むこともできる。例示的なドーパント材料には、イットリウム、マグネシウム、シリコン、鉄、カルシウム、クロム、ナトリウム、ニッケル、銅、亜鉛、又はセラミック若しくは誘電体材料内に組み込まれることが知られている任意の数の他の元素が含まれ得る。
［００３６］静電チャック本体３２５は、チャック本体内に含有される埋め込みヒータ３５０も含み得る。ヒータ３５０は、実施形態では、抵抗加熱器又は流体加熱器を含み得る。いくつかの実施形態では、電極３３５はヒータとして動作することができるが、これらの動作を切り離すことによって、より個別の制御が可能になり、プラズマ形成のための領域を制限しながら、拡張されたヒータカバレッジが提供され得る。ヒータ３５０は、チャック本体材料と接着又は連結されたポリマーヒータを含み得るが、導電性要素は、静電チャック本体内に埋め込まれ、上部パックを加熱するためにＡＣ電流などの電流を受けるように構成されていてもよい。電流は、上で論じたＤＣ電力と同様のチャネルを通じてステム３３０を通して供給され得る。ヒータ３５０は、電源３６５と連結してもよく、電源３６５は、抵抗加熱要素に電流を提供して、関連するチャック本体及び／又は基板の加熱を促進することができる。ヒータ３５０は、実施形態では複数のヒータを含むことができ、各ヒータはチャック本体のあるゾーンに関連することができ、したがって例示的なチャック本体はヒータと同数又はそれを上回る数のゾーンを含むことができる。チャックメッシュ電極３３５は、いくつかの実施形態では、ヒータ３５０と基板支持面３２７との間に位置決めされてもよく、以下にさらに説明するように、いくつかの実施形態では、チャック本体内の電極と基板支持面との間に距離を維持することができる。
［００３７］ヒータ３５０は、基板支持面３２７上に存在する基板と同様に、静電チャック本体３２５全体の温度を調整することができる場合がある。ヒータは、チャック本体及び／又は基板を約１００℃以上に加熱する動作温度範囲を有していてもよく、ヒータは、約１２５℃以上、約１５０℃以上、約１７５℃以上、約２００℃以上、約２５０℃以上、約３００℃以上、約３５０℃以上、約４００℃以上、約４５０℃以上、約５００℃以上、約５５０℃以上、約６００℃以上、約６５０℃以上、約７００℃以上、約７５０℃以上、約８００℃以上、約８５０℃以上、約９００℃以上、約９５０℃以上、約１０００℃以上、又はそれを上回る温度に加熱するように構成され得る。ヒータは、また、これらの記載された数値のうちの任意の２つの間に包含される任意の範囲、又はこれらの範囲のいずれかに包含されるより小さな範囲で動作するように構成され得る。いくつかの実施形態では、チャックヒータは、堆積動作中に基板温度を少なくとも５００℃超に維持するように動作され得る。
［００３８］いくつかの実施形態では、システム内にはチューナ３５５が含まれていてもよく、これは、電極３３５と電気的に連結され得る。チューナ３５５は、可変キャパシタ、インダクタ、及び他の構成要素を含む任意の数の構成要素を含むことができ、これは、ＲＦ源３０７に基づくなど、実施形態における上部ＲＦ電力供給を容易にし得る。チューナ３５５の可変キャパシタは、電極３３５を通る流れを制御するために使用され得る。例えば、プラズマに電力を加えるために電源からの電力を増加させる代わりに、いくつかの実施形態では、制御スキームは可変キャパシタ及びチューナを利用して、キャパシタンスを増加又は低下させることができ、これにより、プラズマと基板支持体上に着座した基板との間の毛ｚ都合の量に影響を与える場合がある。可変キャパシタのキャパシタンスを増加させることにより、プラズマと基板との間の結合を共振ピークまで高めることができ、その時点で結合が容量性結合から誘導性結合に移行することがある。ピークを超えて可変キャパシタの容量を増加させ続けると、誘導結合がさらに大きくなり、プラズマ処理に影響を与える場合がある。
［００３９］例えば、容量性領域での処理は、基板との結合を増加させる可能性があり、誘導性領域での処理は、チャンバ壁又は他のチャンバ部品との結合を増加させる可能性がある。基板を通じての電流伝達は、キャパシタンスの増加とともに共振ピークまで増加してもよく、その時点でチャンバ壁又は他の接地部品との結合が増加してもよい。これにより、基板への電流の伝達が減少し、膜の形成及び形成される膜の特性や特徴に影響を与える可能性がある。多くの従来の形成プロセスは、チャンバ及び処理条件に基づいて曲線に沿って設定された位置で動作し得るが、本技術は、共振ピークに近いところで動作するようにキャパシタンスを調整して、本技術の実施形態による改善されたハードマスク及び他の膜を生成し得る。
［００４０］残りの開示では、特定のハードマスク処理について説明するが、本技術は、製造中に発生する形成及び除去処理を含む任意の数の処理動作に適用することができることを理解されたい。図４は、本技術のいくつかの実施形態による半導体処理方法４００における例示的な動作を示す。この方法は、上述した処理システム２００又は３００を含む様々な処理チャンバで実施することができる。方法４００は、本技術による方法のいくつかの実施形態に特に関連してもよく又はしなくてもよい、多くの任意の動作を含み得る。例えば、多くの動作は、構造形成のより広い範囲を提供するために記載されているが、本技術にとって重要ではなく、又は容易に理解されるであろう代替の方法論によって実施されてもよい。
［００４１］方法４００は、列挙された動作の開始の前に、追加の動作を含んでもよい。例えば、追加の処理動作には、半導体基板上に構造体を形成することが含まれてもよく、これには材料の形成及び除去の両方が含まれ得る。事前の処理動作は、方法４００が実施され得るチャンバにおいて実施されてもよく、又は処理は、方法４００が実施され得る半導体処理チャンバ内に基板を送達する前に、１つ又は複数の他の処理チャンバにおいて実施されてもよい。ともあれ、方法４００は、上述の処理システム２００などの半導体処理チャンバ、又は上述のような部品を含み得る他のチャンバの処理領域に半導体基板を送達することを任意に含み得る。基板は、基板支持体上に堆積されてもよく、これは、ペデスタル２２８又は３１０のようなペデスタルであってもよく、上述の処理領域３２０のようなチャンバの処理領域内に存在してもよい。
［００４２］基板は、上に材料が堆積され得る任意の数の材料であり得る。基板は、ケイ素、ゲルマニウム、酸化ケイ素若しくは窒化ケイ素を含む誘電体材料、金属材料、又はこれらの材料の任意の数の組み合わせであってもよく、これらの材料は、基板、又は基板上に形成された材料であり得る。いくつかの実施形態では、前処理のような任意の処理動作が、堆積のために基板の表面を調製するよう実施され得る。例えば、基板の表面に特定のリガンド終端を提供するように前処理が実施されてもよく、これにより、堆積される膜の核形成を容易にし得る。例えば、水素、酸素、炭素、窒素、又は他の分子終端（これらの原子の任意の組み合わせを含む）、又は非限定的な例としてアミドゲン若しくは他の官能基などのラジカルは、基板の表面上で吸着、反応、又は形成されてよい。さらに、自然酸化物の還元若しくは材料のエッチングなどの材料除去、又は基板の１つ又は複数の露出面を堆積のために調製することができる任意の他の動作が実施されてもよい。
［００４３］１つ又は複数の前駆体が、チャンバの処理領域に送達され得る。例えば、堆積される膜は、半導体処理に用いられるマスク膜であり得る。堆積前駆体は、炭素含有前駆体を含む任意の数のマスク前駆体を含み得るが、任意の他の前駆体も同様に、製造されるマスクを修正するためのドーパント前駆体と同様に包含され得ることが理解されよう。前駆体は、一緒に流されてもよいし、別々に流されてもよい。例えば、炭素含有材料が形成され得る例示的な実施形態では、炭素含有前駆体及び任意のドーパント前駆体が、処理チャンバの処理領域に送達され得る。本技術のいくつかの実施形態では、プラズマ強化堆積が実施されてもよく、材料の反応及び堆積を促進することができる。
［００４４］送達された前駆体はすべて、動作４０５において半導体処理チャンバの処理領域内にプラズマを形成するために使用されてもよく、これは、動作４０５は、処理チャンバの処理領域内の基板上に炭素含有材料、又は任意の他の材料を形成するために堆積プロセスを開始し得る。上述したように、温度、圧力、プラズマ出力、又はその他の条件若しくは特性に基づいて、プラズマと基板との間にある量の結合が発生し、製造される膜の特性に影響を与える場合がある。本技術は、上で論じたように、上部ＲＦ電力供給配置に組み込まれた底部チューナなどのチューナに組み込まれた可変キャパシタのキャパシタンスを調整することを含み得る。例えば、動作４１０において、キャパシタは、基板とのプラズマ結合のための共振ピークの２０％以内のキャパシタンスに、キャパシタを増加又は減少させることを含めて、調整され得る。方法４００は、動作４１５において、炭素含有材料などの材料を堆積させることを含み得る。これは、プラズマと基板との間の結合の増加によって変更されてもよい。以下で論じるように、１つの例示的なプロセスでは、膜密度及び他の材料特性を実質的に維持しながら、堆積された材料内の炭素濃度を増加させることができる。
［００４５］炭素含有前駆体は、任意の数の炭素含有前駆体であり得るか又はそれらを含み得る。例えば、炭素含有前駆体は、任意の炭化水素、又は炭素と水素を含むか若しくはそれらからなる任意の材料であり得るか又はそれを含み得る。いくつかの実施形態では、炭素含有前駆体は、１つ又は複数の炭素－炭素二重結合及び／又は１つ又は複数の炭素－炭素三重結合を特徴とし得る。したがって、いくつかの実施形態では、炭素含有前駆体は、アルケン若しくはアルキン、又は任意の他の炭素含有材料であり得るか又はそれを含み得る。前駆体は、炭素及び水素を含有する前駆体を含んでもよく、これは、任意の量の炭素及び水素結合を、任意の他の元素結合とともに含むことができるが、いくつかの実施形態では、炭素含有前駆体は、炭素－炭素結合及び炭素－水素結合からなる場合がある。
［００４６］上で説明したように基板とのプラズマ結合を増加させることにより、膜内の炭素濃度を増加させることができる。例えば、本技術のいくつかの実施形態に従って形成された膜は、堆積された膜において約６５ａｔ．％以上の炭素濃度を特徴としてもよく、いくつかの実施形態では、堆積時の膜は、約６６ａｔ．％以上、約６７ａｔ．％以上、約６８ａｔ．％以上、約６９ａｔ．％以上、約７０ａｔ．％以上、約７１ａｔ．％以上、約７２ａｔ．％以上、約７３ａｔ．％以上、約７４ａｔ．％以上、約７５ａｔ．％以上、又はそれを上回る濃度を特徴とし得る。いくつかの実施形態では、水素は、膜内の残留材料の大部分を占めてもよく、水素濃度は最小化されることがあり、膜内の多孔率を増加させることなく生成される結合の増加に基づいて減少する場合がある。
［００４７］本技術の実施形態に従ってプラズマ結合を調節することにより、炭素濃度を向上させることができ、一方で、堆積時の膜の密度の低下を維持又は制限することができる。これにより、他の材料に比べてエッチングの選択性が向上し得る。例えば、いくつかの実施形態では、任意選択的なのエッチング動作４２０において、本技術の実施形態によって形成された炭素含有ハードマスクを使用して、酸化シリコン材料がエッチングされ得る。膜密度を維持又は向上させながら炭素濃度を高めることにより、ハードマスクは従来のマスクと比較して酸化物に対する選択性を向上させることができる。これにより、厚さが減少したマスクを形成することを可能にし、又は、形成されたマスクによる材料の除去量を向上させることができる。例えば、本技術の実施形態によるマスクを利用することにより、選択性は標準的なカーボンマスクの２倍になる場合があり、炭素含有材料の除去に対する酸化ケイ素のエッチングの選択性は約２：１以上であってもよく、約１０：１以上、約２０：１以上、約５０：１以上、約１００：１以上、又はそれを上回ってもよい。
［００４８］増加した炭素濃度を有し得る本技術の実施形態に従って生成された膜は、約１．１０×１０２３ａｔ．／ｃｍ３以上の堆積時の膜の密度を特徴としてもよく、約１．１２×１０２３ａｔ．／ｃｍ３以上、約１．１３×１０２３ａｔ．／ｃｍ３以上、約１．１４×１０２３ａｔ．／ｃｍ３以上、約１．１５×１０２３ａｔ．／ｃｍ３以上、約１．１６×１０２３ａｔ．／ｃｍ３以上、約１．１７×１０２３ａｔ．／ｃｍ３以上、約１．１８×１０２３ａｔ．／ｃｍ３以上、約１．１９×１０２３ａｔ．／ｃｍ３以上、約１．２０×１０２３ａｔ．／ｃｍ３以上、約１．２１×１０２３ａｔ．／ｃｍ３以上、約１．２２×１０２３ａｔ．／ｃｍ３以上、又はそれを上回る密度を特徴としてもよい。
［００４９］この増加又は維持された密度は、プロセスのための共振ピークの近くで堆積を実施するために底部チューナ内の可変キャパシタを利用するプラズマと基板との間の結合の増加に基づいて改善され得る。共振ピークは、チャンバ内のあらゆる処理条件によって影響を受ける場合がある。図５Ａー５Ｂは、本技術のいくつかの実施形態によるプラズマ処理に対する動作変更の影響を示す概略図を示す。例えば、図５Ａに示されるように、多くの従来技術は、１つ又は複数の処理条件を調整することによって膜特性を調整しようとする場合がある。処理圧力、基板と電極との間隔、プラズマ出力、又は前駆体比を含む条件を調整することにより、プラズマ結合曲線を左又は右にシフトすることができるが、実施されているプロセスの動作設定値には影響しない場合がある。
［００５０］本技術は、図５Ｂに示されるように、共振ピーク付近の動作を実施するために、処理中にキャパシタンスを調整し得る。上述したように、可変キャパシタが調節され、キャパシタの位置が０％と１００％の間で増加すると、プラズマと基板との間の結合が増加し得る。キャパシタがキャパシタ範囲の高い割合に調整されると、プロセスが図示された共振ピークに向かうにつれて、結合が増加し得る。これにより、プラズマ結合が増加するにつれて、基板に伝達される電流量が増加し得る。したがって、いくつかの実施形態では、キャパシタは、約１５％以上、約２０％以上、約２５％以上、約３０％以上、約３５％以上、約４０％以上、約４５％以上、約５０％以上、約５５％以上、約６０％以上、約６５％以上、約７０％以上、約７５％以上、又はそれを上回るように調節され得る。キャパシタがさらに調節されると、プラズマとチャンバ本体の間でより多くの結合が生じ得る誘導性領域に移行する場合があり、曲線に示されるように、基板を通して受ける電流の量が減少する場合がある。これはまた、膜内の炭素濃度の低下とともに、チャンバ内での寄生プラズマの形成、及び／又はチャンバ部品とのアーク放電を生じさせる場合がある。
［００５１］したがって、いくつかの実施形態では、キャパシタは、約８０％以下のキャパシタ位置に維持されてもよく、約７５％以下、約７０％以下、約６５％以下、約６０％以下、又はそれを下回って維持され得る。言い換えれば、ある実施形態では、キャパシタは、プラズマ結合が処理条件における共振ピーク未満となり得る位置に維持されてもよく、誘導性領域ではなく容量性領域で維持され得る。いくつかの実施形態では、キャパシタは、プラズマ条件における曲線の共振ピークから約２５％以下の位置に維持されてもよく、プロセスを容量性領域に維持しながら、共振ピークから約２０％以下、共振ピークから約１５％以下、共振ピークから約１０％以下、共振ピークから約５％以下、又はそれ未満の位置に維持され得る。
［００５２］これにより、基板への電流の伝達量が増加し得、上記で説明したように膜特性が改善され得る。例えば、位置は、底部チューナで受ける電流を約１５アンペア以上に維持してもよく、底部チューナで受ける電流を約２０アンペア以上、約２２アンペア以上、約２４アンペア以上、約２６アンペア以上、約２８アンペア以上、約３０アンペア以上、約３２アンペア以上、又はそれを上回って維持してもよい。これにより、堆積時の膜の密度を維持したまま、イオンエネルギーを増加させることにより膜内の炭素濃度を高めることができる。本技術の実施形態によるプロセスを利用することにより、改良されたマスク又は他のフィルムが開発され、製造された膜の選択性又は他のパラメータを修正するために構成する膜の特性を調節することを可能にし得る。
［００５３］上記の説明には、本技術の様々な実施形態の理解を促すために、解説を目的としていくつかの詳細事項を明記してきた。しかし、特定の実施形態は、これらの詳細事項の一部がなくとも、又は追加の詳細実行があっても実践され得ることが、当業者には自明であろう。
［００５４］いくつかの実施形態を開示したが、実施形態の本質から逸脱しなければ、様々な改変例、代替構造、及び均等物が使用され得ることは、当業者によって認識されよう。加えて、本技術を不必要に不明瞭にすることを避けるために、いくつかの周知のプロセス及び要素については説明していない。したがって、上記の説明は、本技術の範囲を限定するものと解釈すべきでない。
［００５５］値の範囲が提供されている場合、その範囲の上限値と下限値との間の介在値の各々は、（文脈上そうでないと明確に指示されない限り）下限値の最も小さい単位まで具体的に開示されると理解される。記載された範囲における任意の記載値同士又は記載されていない介在値同士の間のより狭い範囲、及び、かかる記載範囲における他の記載値又は介在値は全て、包含される。上記の狭い範囲の上限値及び下限値は、個別に、この範囲に含まれ得るか又はこの範囲から除外され得る。この狭い範囲に限界値のいずれかが含まれるか、どちらも含まれないか、又は両方が含まれる場合の各範囲も、記載範囲内に特に除外された限界値があることを条件として、本技術に包含される。記載された範囲が、限界値の一方又は両方を含む場合、これらの含められた限界値のいずれか又は両方を除外する範囲も含まれる。
［００５６］本書及び添付の特許請求の範囲において、単数形の「１つの（ａ、ａｎ）」、及び「前記（ｔｈｅ）」は、（文脈上そうでないと明確に指示されない限り）複数形の意味を含む。したがって、例えば、「ある前駆体（ａ ｐｒｅｃｕｒｓｏｒ）」が言及されている場合、複数のこのような前駆体が含まれ、「そのチューナ（ｔｈｅ ｔｕｎｅｒ）」が言及されている場合、当業者に周知の１つ又は複数のチューナ及び均等物への言及が含まれ、その他の形にも同様のことが当てはまる。
［００５７］また、「含む（ｃｏｍｐｒｉｓｅ（ｓ）／ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ）／ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ）／ｉｎｃｌｕｄｉｎｇ）」という語は、この明細書及び以下の特許請求の範囲で使用される場合には、記載された特徴、整数、構成要素、又は動作の存在を特定することを意図しているが、一又は複数の、他の特徴、整数、構成要素、動作、作用、又はグループの存在又は追加を除外するものではない。

Claims (20)

  1. 半導体処理方法であって、
    半導体処理チャンバの処理領域内で堆積前駆体のプラズマを形成することと、
    共振ピークの２０％以内に可変キャパシタを調整することであって、前記可変キャパシタが、基板が着座している基板支持体内に組み込まれた電極と連結されている、キャパシタを調整することと、
    前記基板上に材料を堆積させることと、
    を含む、半導体処理方法。
  2. 前記堆積前駆体が炭素含有前駆体を含む、請求項１に記載の半導体処理方法。
  3. 堆積された前記材料が、前記材料内の約６７ａｔ．％以上の炭素を特徴とする、請求項２に記載の半導体処理方法。
  4. 堆積された前記材料が、約１．１５×１０２３ａｔ．／ｃｍ３以上の密度を特徴とする、請求項３に記載の半導体処理方法。
  5. 前記可変キャパシタが、堆積のための処理条件において前記共振ピーク未満に維持される、請求項１に記載の半導体処理方法。
  6. 前記可変キャパシタが、堆積中に約２５アンペア以上の電流を受けるように調整される、請求項１に記載の半導体処理方法。
  7. 前記可変キャパシタが、約３５％以上のキャパシタンスに調整される、請求項６に記載の半導体処理方法。
  8. 前記基板支持体内に組み込まれた前記電極がまた、ＤＣ電源と連結されて静電チャックとして動作する、請求項１に記載の半導体処理方法。
  9. 露出した酸化ケイ素に対して前記材料をエッチングすることをさらに含む、請求項１に記載の半導体処理方法。
  10. 前記酸化ケイ素が、前記材料に対して約２：１以上の選択性でエッチングされる、請求項９に記載の半導体処理方法。
  11. 前記半導体処理チャンバが、前記半導体処理チャンバの前記処理領域を少なくとも部分的に画定する面板と連結されたプラズマ生成器を含む、請求項１に記載の半導体処理方法。
  12. 半導体処理方法であって、
    半導体処理チャンバの処理領域内で炭素含有前駆体のプラズマを形成することと、
    共振ピークの１０％以内に可変キャパシタのキャパシタンスを増加させることであって、前記可変キャパシタが、基板が着座している基板支持体内に組み込まれた電極と連結されている、キャパシタンスを増加させることと、
    前記基板上に炭素含有材料を堆積させることと、
    を含む、半導体処理方法。
  13. 露出した酸化ケイ素に対して前記炭素含有材料をエッチングすることをさらに含む、請求項１２に記載の半導体処理方法。
  14. 前記酸化ケイ素が、前記炭素含有材料に対して約１０：１以上の選択性でエッチングされる、請求項１３に記載の半導体処理方法。
  15. 堆積された前記材料が、前記炭素含有材料内の約７０ａｔ．％以上の炭素を特徴とする、請求項１２に記載の半導体処理方法。
  16. 堆積された前記炭素含有材料が、約１．１８×１０２３ａｔ．／ｃｍ３以上の密度を特徴とする、請求項１５に記載の半導体処理方法。
  17. 前記半導体処理チャンバが、前記半導体処理チャンバの前記処理領域を少なくとも部分的に画定する面板と連結されたプラズマ生成器を含む、請求項１２に記載の半導体処理方法。
  18. 前記キャパシタンスが、約４０％以上に増加される、請求項１２に記載の半導体処理方法。
  19. 半導体処理方法であって、
    半導体処理チャンバの処理領域内で炭素含有前駆体のプラズマを形成することと、
    共振ピークの２０％以内に可変キャパシタのキャパシタンスを増加させることであって、前記可変キャパシタが、基板が着座している基板支持体内に組み込まれた電極と連結されている、キャパシタンスを増加させることと、
    前記基板上に炭素含有材料を堆積させることと、
    露出した酸化ケイ素に対して前記炭素含有材料をエッチングすることであって、前記酸化ケイ素が、前記炭素含有材料に対して約２：１以上の選択性でエッチングされる、前記炭素含有材料をエッチングすることと、
    を含む、半導体処理方法。
  20. 堆積された前記炭素含有材料が、前記炭素含有材料内の約７０ａｔ．％以上の炭素を特徴とし、約１．１５×１０２３ａｔ．／ｃｍ３以上の密度をさらに特徴とする、請求項１９に記載の半導体処理方法。
JP2023524756A 2020-10-22 2021-10-18 電極の調整によるハードマスクの調節 Pending JP2023546602A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/077,926 2020-10-22
US17/077,926 US11515150B2 (en) 2020-10-22 2020-10-22 Hardmask tuning by electrode adjustment
PCT/US2021/055464 WO2022086871A1 (en) 2020-10-22 2021-10-18 Hardmask tuning by electrode adjustment

Publications (1)

Publication Number Publication Date
JP2023546602A true JP2023546602A (ja) 2023-11-06

Family

ID=81257549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023524756A Pending JP2023546602A (ja) 2020-10-22 2021-10-18 電極の調整によるハードマスクの調節

Country Status (6)

Country Link
US (1) US11515150B2 (ja)
JP (1) JP2023546602A (ja)
KR (1) KR20230087598A (ja)
CN (1) CN116547785A (ja)
TW (1) TWI789069B (ja)
WO (1) WO2022086871A1 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497092B2 (ja) 1998-07-23 2004-02-16 名古屋大学長 プラズマ密度情報測定方法、および測定に用いられるプローブ、並びにプラズマ密度情報測定装置
US8617351B2 (en) * 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
US7196283B2 (en) 2000-03-17 2007-03-27 Applied Materials, Inc. Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
KR101357181B1 (ko) * 2008-10-14 2014-01-29 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 화학적 기상 증착(ｐｅｃｖｄ)에 의해 등각성 비정질 탄소막을 증착하기 위한 방법
US8722537B2 (en) * 2009-03-19 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sacrificial layer and method
US9275838B2 (en) * 2009-09-02 2016-03-01 Lam Research Corporation Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
US20120276743A1 (en) * 2011-04-26 2012-11-01 Jai-Hyung Won Methods of forming a carbon type hard mask layer using induced coupled plasma and methods of forming patterns using the same
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
WO2014149258A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Apparatus and method for tuning a plasma profile using a tuning electrode in a processing chamber
US10125422B2 (en) * 2013-03-27 2018-11-13 Applied Materials, Inc. High impedance RF filter for heater with impedance tuning device
US10032608B2 (en) * 2013-03-27 2018-07-24 Applied Materials, Inc. Apparatus and method for tuning electrode impedance for high frequency radio frequency and terminating low frequency radio frequency to ground
US20140367043A1 (en) * 2013-06-17 2014-12-18 Applied Materials, Inc. Method for fast and repeatable plasma ignition and tuning in plasma chambers
US9620382B2 (en) 2013-12-06 2017-04-11 University Of Maryland, College Park Reactor for plasma-based atomic layer etching of materials
US10879041B2 (en) * 2015-09-04 2020-12-29 Applied Materials, Inc. Method and apparatus of achieving high input impedance without using ferrite materials for RF filter applications in plasma chambers
US10600618B2 (en) * 2018-08-07 2020-03-24 Semes Co., Ltd. Plasma generation apparatus, substrate treating apparatus including the same, and control method for the plasma generation apparatus
US10840441B2 (en) * 2018-09-14 2020-11-17 International Business Machines Corporation Diamond-like carbon hardmask for MRAM

Also Published As

Publication number Publication date
KR20230087598A (ko) 2023-06-16
CN116547785A (zh) 2023-08-04
US11515150B2 (en) 2022-11-29
WO2022086871A1 (en) 2022-04-28
TW202229607A (zh) 2022-08-01
TWI789069B (zh) 2023-01-01
US20220130665A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
JP7393501B2 (ja) 前駆体の流れを改善する半導体処理チャンバ
KR200487340Y1 (ko) 극단 엣지 튜닝성을 위한 연장형 및 독립형의 ｒｆ 전력공급형 음극 기판과 함께 사용하기 위한 프로세스 키트 구성요소들
WO2013062833A1 (en) Electrostatic chuck
US11901209B2 (en) High temperature bipolar electrostatic chuck
US11515150B2 (en) Hardmask tuning by electrode adjustment
US20220130704A1 (en) Bipolar electrostatic chuck to limit dc discharge
US11929278B2 (en) Low impedance current path for edge non-uniformity tuning
US11810792B2 (en) Etching method and substrate processing apparatus
US20220127723A1 (en) High heat loss heater and electrostatic chuck for semiconductor processing
US20220122817A1 (en) Semiconductor substrate support power transmission components
JP2024503880A (ja) ドープされた酸化ケイ素の熱堆積
JP2023546411A (ja) 誘電性シーズニング膜を用いた静電チャックのシーズニングシステム及び方法
TW202137297A (zh) 腔室沉積及蝕刻處理
JP2023518860A (ja) ホウ素と炭素フィルムの触媒形成
CN112041480A (zh) 解决在高温非晶碳沉积的厚膜沉积期间的自发电弧