JP2023544584A

JP2023544584A - イオン電流ドループ補償

Info

Publication number: JP2023544584A
Application number: JP2023520043A
Authority: JP
Inventors: ボウマン，クリストファー; リストン，コナー; ミラー，ケネス; ジエンバ，ティモシー
Original assignee: Eagle Harbor Technologies Inc
Current assignee: Eagle Harbor Technologies Inc
Priority date: 2020-10-02
Filing date: 2021-10-04
Publication date: 2023-10-24
Also published as: EP4222861A1; WO2022072947A1; CN116636144A; KR20230074593A

Abstract

パルス発生器を開示する。パルス発生器は、ＤＣ電源と、複数のスイッチと、変圧器と、パルシング出力とを含む。パルス発生器は、プラズマチャンバと結合されてよい。パルシング出力は高電圧パルスを出力し、高電圧パルスは、ピークツーピーク電圧が１ｋＶより大きく、連続する高電圧バイポーラパルス間の電圧部分が負の勾配を有し、この負の勾配は、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺する。結果として得られる、ウェーハでの電圧は、連続するパルス間でほぼ平坦でありうる。

Description

関連出願の相互参照
本出願は、参照によって完全な形で組み込まれている、２０２０年１０月２日に出願された米国特許仮出願第６３／０８７，１５０号、件名「イオン電流ドループ補償（ＩＯＮＣＵＲＲＥＮＴＤＲＯＯＰＣＯＭＰＥＮＳＡＴＩＯＮ）」の優先権を主張するものである。

本出願は、参照によって完全な形で組み込まれている、２０２０年７月９日に出願された米国特許仮出願第６３／０４９，９０７号、件名「イオン電流ドループ補償（ＩＯＮＣＵＲＲＥＮＴＤＲＯＯＰＣＯＭＰＥＮＳＡＴＩＯＮ）」の優先権を主張するものである、参照によって完全な形で組み込まれている、２０２１年７月９日に出願された米国特許非仮出願第１７／３７２，３９８号、件名「イオン電流ドループ補償（ＩＯＮＣＵＲＲＥＮＴＤＲＯＯＰＣＯＭＰＥＮＳＡＴＩＯＮ）」の一部継続出願である。

幾つかのプラズマシステムが少なくとも２つの電源を含む。一方の電源は、プラズマチャンバ内でプラズマを発生させることに使用可能な高周波波形を発生させる。他方の電源は、プラズマチャンバ内で荷電プラズマ粒子をウェーハに向けて加速させる高電圧パルスを発生させる。

本発明は、上記従来の技術における課題を解決するためになされたものである。

ナノ秒パルサを開示する。ナノ秒パルサは、１つ以上のソリッドステートスイッチと、１つ以上のソリッドステートスイッチと結合された変圧器と、１つ以上のスイッチと結合されたスナバ回路と、変圧器と結合されて、あるパルス繰り返し周波数と、あるパルス幅と、１ｋＶより大きいピーク電圧と、連続する高電圧パルス間の、負の勾配を有する電圧部分と、を有する高電圧パルスを発生させる出力と、を含んでよい。

その電圧部分は、例えば、連続するパルス間の期間の５０％超を含んでよい。その電圧部分は、あるパルスの立ち下がり中の屈曲点と、続くパルスの立ち上がり中の屈曲点との間の電圧であってよい。その電圧部分は、あるパルスの終了点と、続くパルスの開始点との間の電圧であってよい。

高電圧パルスは、例えば、非正弦波パルスであってよい。

負の勾配の大きさは、例えば、１００，０００ｋＶ／ｓより大きくてよい。

スナバ回路は、約７．５ｍΩ～１．２５Ωの抵抗を有するスナバ抵抗器と、約２μＦ～３５μＦのキャパシタンスを有するスナバキャパシタと、を含んでよい。

パルス幅は、約１００～５００ｎｓの継続時間を有してよい。

半導体処理システムも開示する。これは、プラズマチャンバと、プラズマチャンバと結合されて、プラズマチャンバに高電圧パルスを導入するナノ秒パルサと、を含む。プラズマチャンバ内の少なくとも１つの点で測定された、連続する２つの高電圧パルスの間の電圧部分は、例えば、１Ｖ／ｎｓより小さく変化しうる。この負の勾配は、例えば、大きさが、プラズマチャンバ内で発生するイオン電流とプラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号がその比の反対であることが可能である。この負の勾配は、例えば、大きさが、プラズマチャンバ内で発生するイオン電流とプラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号がその比の反対であることが可能である。負の勾配の大きさは、例えば、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺しうる。

プラズマチャンバは、例えば、約２０ｎＦより小さいキャパシタンスを有するチャックを含んでよい。

パルス発生器を開示する。パルス発生器は、ＤＣ電源と、変圧器であって、変圧器コアと、変圧器コアの少なくとも一部分に巻き付けられた一次巻線であって、第１のリード及び第２のリードを有する一次巻線と、変圧器コアの少なくとも一部分に巻き付けられた二次巻線と、を含む変圧器と、を含んでよい。パルス発生器は又、一次巻線の第１のリードと電気的に結合されたドループ補償回路と、ドループ補償回路及びＤＣ電源と電気的に接続された第１のスイッチと、一次巻線の第２のリードとＤＣ電源とに電気的に接続された第２のスイッチであって、第１のスイッチと第２のスイッチは異なる時間間隔で開閉される、第２のスイッチと、変圧器の二次巻線と電気的に結合されたパルシング出力であって、パルシング出力は高電圧バイポーラパルスを出力し、高電圧バイポーラパルスは、ピークツーピーク電圧が１ｋＶより大きく、連続する高電圧バイポーラパルス間の電圧部分が負の勾配を有する、パルシング出力と、を含んでよい。パルシング出力は、例えば、パルス周波数が１ｋＨｚより高いバイポーラパルスを出力してよい。

その電圧部分は、例えば、連続する高電圧バイポーラパルス間の期間の５０％超を含んでよい。その電圧部分は、ある高電圧バイポーラパルスの立ち下がり中の屈曲点と、続く高電圧バイポーラパルスの立ち上がり中の屈曲点との間の電圧であってよい。その電圧部分は、ある高電圧バイポーラパルスの終了点と、続く高電圧バイポーラパルスの開始点との間の電圧であってよい。

ドループ補償回路は、例えば、電流が第１のスイッチ及び変圧器を通って流れることを可能にするようにバイアスされたドループダイオードを含んでよい。ドループ補償回路は、例えば、直列に配列されてドループダイオードの両端に電気的に結合された第１のインダクタ及び第１の抵抗器を含んでよい。第１のインダクタは、例えば、可変インダクタであってよい。第１のインダクタは、例えば、インダクタンスが約１００μＨより小さくてよい。第１の抵抗器は、例えば、抵抗が約５Ωより小さくてよい。ドループ回路は、例えば、ドループダイオードと一次巻線の第１のリードとに電気的に結合された第２のインダクタを含んでよい。第２のインダクタは、例えば、インダクタンスが約５０ｎＨより小さい。

パルス発生器は、例えば、直列に配列された第３の抵抗器及び第３のインダクタを、第２のスイッチと一次巻線の第２のリードとの間に含んでよい。第３のインダクタは、インダクタンスが約３５ｎＨより小さくてよい。第３の抵抗器は、例えば、抵抗が約１Ωより小さくてよい。

半導体処理システムも開示する。これは、プラズマチャンバと、プラズマチャンバと結合されて、プラズマチャンバに高電圧パルスを導入するパルサ発生器と、を含む。

プラズマチャンバ内の少なくとも１つの点で測定された、連続する２つの高電圧パルスの間の電圧部分は、１Ｖ／ｎｓより小さく変化しうる。この負の勾配は、例えば、大きさが、プラズマチャンバ内で発生するイオン電流とプラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号がその比の反対であることが可能である。負の勾配の大きさは、例えば、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺しうる。

パルス発生器を開示する。パルス発生器は、ＤＣ電源と、変圧器であって、変圧器コアと、変圧器コアの少なくとも一部分に巻き付けられた一次巻線であって、第１のリード及び第２のリードを有する一次巻線と、変圧器コアの少なくとも一部分に巻き付けられた二次巻線と、を含む変圧器と、を含んでよい。パルス発生器は又、フルブリッジ構成で配列された複数のスイッチを含んでよい。複数のスイッチのうちの第１の部分が、ドループ補償回路及びＤＣ電源に電気的に接続されてよい。複数のスイッチのうちの第２の部分が、一次巻線の第２のリードとＤＣ電源とに電気的に接続されてよい。複数のスイッチのうちの第１の部分と複数のスイッチのうちの第２の部分は異なる時間間隔で開閉されてよい。パルス発生器は又、複数のスイッチのうちの第１の部分、及び／又は複数のスイッチのうちの第２の部分と、変圧器と、の間に電気的に配列されたドループ補償回路を含んでよい。パルス発生器は又、変圧器の二次巻線と電気的に結合されたパルシング出力であって、パルシング出力は第１の高電圧バイポーラパルスを出力し、第１の高電圧バイポーラパルスは、ピークツーピーク電圧が約１ｋＶより大きく、パルス周波数が１ｋＨｚより高く、連続する高電圧バイポーラパルス間の電圧部分が負の勾配を有する、パルシング出力を含んでよい。パルシング出力は、例えば、パルス周波数が１ｋＨｚより高いバイポーラパルスを出力してよい。

ドループ補償回路は、例えば、電流が第１のスイッチ及び変圧器を通って流れることを可能にするようにバイアスされたドループダイオードを含んでよい。ドループ補償回路は、例えば、直列に配列されてドループダイオードの両端に電気的に結合された第１のインダクタ及び第１の抵抗器を含んでよい。第１のインダクタは、例えば、インダクタンスが約１００μＨより小さくてよい。第１の抵抗器は、例えば、抵抗が約５Ωより小さくてよい。ドループ回路は、例えば、ドループダイオードと一次巻線の第１のリードとに電気的に結合された第２のインダクタを含んでよい。第２のインダクタは、例えば、インダクタンスが約５０ｎＨより小さい。

パルシング電源を開示する。これは、負荷内の（例えば、プラズマチャンバ内のウェーハ上の）一点で測定される実質的な電圧ドループが、連続する２つのパルスの間に全くない、複数の高電圧パルスを供給する。

パルシング電源を開示する。これは、複数の高電圧パルスを有する経時電圧波形を供給し、これらの高電圧パルスは、電圧が１ｋＶより高く、負荷内の（例えば、プラズマチャンバ内のウェーハ上の）一点で測定される電圧がパルス間でほぼ一定である。

パルシング電源を開示する。これは、複数の高電圧パルスを有する経時電圧波形を供給し、これらの高電圧パルスは、電圧が１ｋＶより高く、パルシング電源の出力において測定される電圧がパルス間で負の勾配を有する。

パルシング電源を開示する。これは、電圧が１ｋＶより高い複数の高電圧パルスを有する経時電圧波形を供給し、その出力パルスの一部分の発生中に負の勾配の電圧を発生させ、この負の勾配の電圧は、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺する。

幾つかの実施形態による、負荷段を駆動する電源システムの回路図である。幾つかの実施形態による、負荷段を駆動する抵抗出力段を有する電源システムの回路図である。幾つかの実施形態による、ＲＦ電源がない電源システムが発生させる２つの波形の一例である。幾つかの実施形態による、ＲＦ電源がある電源システムが発生させる２つの波形の一例である。幾つかの実施形態による、ＲＦ電源がない電源システムが発生させる２つの波形の一例である。幾つかの実施形態による、ＲＦ電源がある電源システムが発生させる２つの波形の一例である。幾つかの実施形態による、ＲＦ電源がない電源システムが発生させる２つの波形の一例である。幾つかの実施形態による、ＲＦ電源がある電源システムが発生させる２つの波形の一例である。幾つかの実施形態による、システムがないナノ秒パルサが発生させる、ドループ補償がある波形とドループ補償がない波形とを並べたものの一例である。乃至幾つかの実施形態による、ドループ補正がない場合とある場合の、プラズマチャンバ内の電圧のヒストグラムである。幾つかの実施形態による、負荷回路を駆動するドループ補償回路を有する電源システムの回路図である。幾つかの実施形態による、負荷段を駆動するドループ補償回路を有する電源システムの回路図である。幾つかの実施形態によるパルサ及びプラズマシステムの回路図である。パルサ及びプラズマシステムにエネルギ回収回路を組み合わせたパルサ及びプラズマシステムの回路図である。図１３又は図１４に示した、ドループ補償がないパルサからの波形である。図１３又は図１４に示した、ドループ補償があるパルサからの波形である。

幾つかの実施形態は、高電圧パルスを発生させる電源システム（例えば、ナノ秒パルサ、パルス発生器等）を含み、連続する２つの高電圧パルスの間の電圧が負の勾配を有する。

電源システムは、プラズマチャンバと結合されてよい。この負の勾配は、例えば、大きさが、プラズマチャンバ内で発生するイオン電流とプラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号がその比の反対であることが可能である。負の勾配の大きさは、例えば、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺しうる。

電源システム及び／又はプラズマチャンバは、例えば、従来のマッチングネットワークと結合されなくてよい。

電源システムは、パルスが完了した後に発生する、プラズマ内のイオン電流に反作用する回路素子を含むスナバ回路を含んでよい。

図１は、幾つかの実施形態による、プラズマチャンバ１０６に向けてパルスを駆動するパルサ及びプラズマシステム１００の回路図である。これらのパルスは、例えば、方形波パルスを含んでよい。パルサ段１０１は、プラズマチャンバ１０６に導入されることが可能な複数のパルスを発生させてよい。ＲＦ発生器１０８は、（例えば、正弦波信号等の）ＲＦ信号を発生させてよい。フィルタ回路１０３は、ＲＦ信号とパルスとが互いに干渉しないようにすることが可能である。スナバ回路の部品、例えば、スナバ抵抗器Ｒ３、スナバインダクタＬ３、及び／又はスナバキャパシタＣ５の値は、プラズマチャンバ１０６に導入されるパルスのドループを減らすように選択されてよい。

例えば、スナバ抵抗器Ｒ３は抵抗が約１００ｍΩより小さくてよく、例えば、７５、５０、２５、１０、５、１、０．５ｍΩ等であってよい。代替又は追加として、スナバ抵抗器Ｒ３は抵抗が約７．５ｍΩ～１．２５Ωであってよい。例えば、スナバキャパシタはキャパシタンスが約５０μＦより小さくてよく、例えば、約２～３５μＦ等であってよい。

幾つかの実施形態では、プラズマチャンバ１０６は、半導体処理チャンバ（例えば、プラズマ蒸着システム、半導体組立システム、プラズマスパッタリングシステム等）の理想的又は実効的な回路を表してよい。キャパシタ１２は、例えば、半導体プロセスウェーハがその上に設置されてよい静電チャックのキャパシタンスを表してよい。チャックは、例えば、誘電体材料（例えば、酸化アルミニウム、又は他のセラミック材料、及び誘電体材料内に収容された導体）を含んでよい。チャックは、例えば、キャパシタンスが約２０、１０、５ｎＦ等より小さくてよい。例えば、キャパシタ１１は、キャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

キャパシタ１３は、例えば、プラズマとウェーハとの間のシースキャパシタンスを表してよい。抵抗器５６は、例えば、プラズマとウェーハとの間のシース抵抗を表してよい。インダクタ４０は、例えば、プラズマとウェーハとの間のシースインダクタンスを表してよい。電流源Ｉ２は、例えば、シースを通るイオン電流を表してよい。例えば、キャパシタ１１又はキャパシタ１３は、キャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

キャパシタ１８は、例えば、チャンバの壁に対するプラズマシースキャパシタンスを表してよい。抵抗器５７は、例えば、プラズマとチャンバ壁との間の抵抗を表してよい。電流源Ｉ１は、例えば、シースを通る且つ／又はチャンバ壁とプラズマとの間のイオン電流を表してよい。例えば、キャパシタ１１又はキャパシタ１８は、キャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

幾つかの実施形態では、プラズマ電圧は、グランドから測定された回路点１２３の電圧であってよく、ウェーハ電圧は、グランドから測定された回路点１２２の電圧であり、ウェーハ表面の電圧を表してよく、チャック電圧は、グランドから測定された回路点１２１の電圧であり、電極電圧（又はナノ秒パルサ出力電圧）は、グランドから測定された（例えば、電極上の）回路点１２４の電圧であり、入力電圧は、グランドから測定された回路点１２５の電圧である。

幾つかの実施形態では、パルサ及びプラズマシステム１００は、図１１に示すようなＤＣバイアス回路１０４を含んでよい。

幾つかの実施形態では、バイアスキャパシタ２０は、ＤＣバイアス電圧を他の回路素子から隔離（又は分離）することが可能である。バイアスキャパシタ２０は、例えば、回路の１つの部分から別の部分への電位シフトを可能にできる。幾つかの実施形態では、この電位シフトは、ウェーハをチャック上の定位置に保持する静電力を、電圧閾値を下回る状態に維持して、ウェーハの破損を防ぐ為に行われてよい。抵抗器Ｒ２は、ＤＣバイアス電源を、パルサ段１０１からの高電圧パルス出力から隔離することが可能である。

バイアスキャパシタ２０は、例えば、キャパシタンスが約１００ｐＦ、１０ｐＦ、１ｐＦ、１００μＦ、１０μＦ、１μＦ等より小さくてよい。抵抗器Ｒ２は、例えば、抵抗が高くてよく、例えば、抵抗が約１ｋΩ、１０ｋΩ、１００ｋΩ、１ＭΩ、１０ＭΩ、１００ＭΩ等であってよい。

回路１０５は、回路からプラズマチャンバ１０６までの伝送線を表してよい。抵抗器６３は、例えば、高電圧電源システムの出力から電極（例えば、プラズマチャンバ１０６）までをつなぐリード又は伝送線の抵抗を表してよい。キャパシタ１１は、例えば、リード又は伝送線内の浮遊キャパシタンスを表してよい。

幾つかの実施形態では、パルサ段１０１は、高いパルス電圧（例えば、１ｋＶ、１０ｋＶ、２０ｋＶ、５０ｋＶ、１００ｋＶ等より高い電圧）、高い周波数（例えば、１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高い周波数）、速い立ち上がり時間（例えば、約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短い立ち上がり時間）、速い立ち下がり時間（例えば、約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短い立ち下がり時間）、及び／又は短いパルス幅（例えば、約１，０００ｎｓ、５００ｎｓ、２５０ｎｓ、１００ｎｓ、２０ｎｓ等より短いパルス幅）を有するパルスを発生させてよい。

例えば、パルサ段１０１は、あらゆる目的の為に本開示に組み込まれている米国特許出願第１４／５４２，４８７号、件名「高電圧ナノ秒パルサ（ＨｉｇｈＶｏｌｔａｇｅＮａｎｏｓｅｃｏｎｄＰｕｌｓｅｒ）」に記載の任意の装置の全ての部分又は任意の部分、又はあらゆる目的の為に本開示に組み込まれている米国特許出願第１４／６３５，９９１号、件名「直流的に絶縁された出力可変パルス発生器の開示（ＧａｌｖａｎｉｃａｌｌｙＩｓｏｌａｔｅｄＯｕｔｐｕｔＶａｒｉａｂｌｅＰｕｌｓｅＧｅｎｅｒａｔｏｒＤｉｓｃｌｏｓｕｒｅ」に記載の任意の装置の全ての部分又は任意の部分、又はあらゆる目的の為に本開示に組み込まれている米国特許出願第１４／７９８，１５４号、件名「パルス幅及びパルス繰り返し周波数が可変である高電圧ナノ秒パルサ（ＨｉｇｈＶｏｌｔａｇｅＮａｎｏｓｅｃｏｎｄＰｕｌｓｅｒＷｉｔｈＶａｒｉａｂｌｅＰｕｌｓｅＷｉｄｔｈａｎｄＰｕｌｓｅＲｅｐｅｔｉｔｉｏｎＦｒｅｑｕｅｎｃｙ）」に記載の任意の装置の全ての部分又は任意の部分を含んでよい。

幾つかの実施形態では、パルサ段１０１は、任意の様々な様式で互いに結合された１つ以上のナノ秒パルサを含んでよい。

幾つかの実施形態では、パルサ段１０１は、一定のＤＣ電圧を出力するＤＣ電源を含んでよく、ＤＣ電源は、スイッチＳ６によってスイッチングされて、スイッチングされた電力を変圧器Ｔ１に供給する。ＤＣ電源は、電圧源Ｖ５及びエネルギ貯蔵キャパシタＣ７を含んでよい。変圧器Ｔ１の巻線比が１：１０であれば、変圧器は負荷に対して１０ｋＶを発生させることができる。

幾つかの実施形態では、負荷キャパシタンス（例えば、キャパシタ１３及びキャパシタ１８）がエネルギ貯蔵キャパシタＣ７のキャパシタンスに比べて小さければ、変圧器の入力又は変圧器の二次側において電圧倍増が行われる場合がある（又は行われない場合がある）。例えば、エネルギ貯蔵キャパシタＣ７が５００Ｖを供給した場合、変圧器Ｔ１の入力において１ｋＶが測定される場合がある。

スイッチＳ６は、例えば、１つ以上のソリッドステートスイッチを含んでよく、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣＭＯＳＦＥＴ、ＳｉＣ接合トランジスタ、ＦＥＴ、ＳｉＣスイッチ、ＧａＮスイッチ、光伝導スイッチ等を含んでよい。スイッチＳ６は、コントローラからの信号Ｓｉｇ６＋及びＳｉｇ６－に基づいてスイッチングされてよい。

幾つかの実施形態では、スイッチＳ６は、スイッチングされた電圧がフル電圧（例えば、エネルギ貯蔵キャパシタＣ７及び／又は電圧源Ｖ１の電圧）にならないように高速でスイッチングしてよい。幾つかの実施形態では、スイッチＳ６と結合されたゲート抵抗器が、短いターンオンパルスで設定されてよい。

幾つかの実施形態では、パルサ段１０１はフリーホイールダイオードＤ２を含んでよい。幾つかの実施形態では、電流がインダクタを同じ方向に通って流れ続けることを可能にすることによって、誘導負荷に貯蔵されたエネルギが、スイッチＳ６が開いた後に消散することが可能でありうるように、且つ、エネルギが回路の抵抗素子で消散するように、フリーホイールダイオードＤ２が誘導負荷との組み合わせで使用されてよい。フリーホイールダイオードＤ２が含まれていないと、例えば、スイッチＳ６に逆電圧が発生する可能性がある。

幾つかの実施形態では、パルサ段１０１は、浮遊インダクタンスＬ１及び／又は浮遊抵抗Ｒ１を含んでよい。浮遊インダクタンスＬ１は、例えば、約１０ｎＨ、１００ｎＨ、１，０００ｎＨ、１０，０００ｎＨ等より小さくてよい。浮遊抵抗Ｒ１は、例えば、約１Ω、１００ｍΩ、１０ｍΩ等より小さくてよい。

幾つかの実施形態では、エネルギ回収回路１１０は、変圧器の二次側、及び／又はエネルギ貯蔵キャパシタＣ７と電気的に結合されてよい。エネルギ回収回路１１０は、例えば、変圧器Ｔ１の二次側の両端にクローバーダイオード１３０を含んでよい。エネルギ回収回路１１０は、例えば、（直列に配置された）エネルギ回収ダイオード１２０及びエネルギ回収インダクタ１１５を含んでよく、これにより、電流が変圧器Ｔ１の二次側から流れてエネルギ貯蔵キャパシタＣ７を充電することを可能にできる。エネルギ回収ダイオード１２０及びエネルギ回収インダクタ１１５は、変圧器Ｔ１の二次側、及びエネルギ貯蔵キャパシタＣ７に電気的に接続されてよい。幾つかの実施形態では、エネルギ回収回路１１０は、変圧器Ｔ１の二次側と電気的に結合されたクローバーダイオード１３０及び／又はインダクタ１４０を含んでよい。インダクタ１４０は、浮遊インダクタンスを表してよく、且つ／又は変圧器Ｔ１の浮遊インダクタンスを含んでよい。

幾つかの実施形態では、エネルギ回収インダクタ１１５は、任意のタイプのインダクタを含んでよく、例えば、フェライトコアインダクタ又は空芯インダクタを含んでよい。幾つかの実施形態では、エネルギ回収インダクタ１１５は、任意のタイプのジオメトリを有してよく、例えば、ソレノイド巻線、トロイダル巻線等を有してよい。幾つかの実施形態では、エネルギ回収インダクタ１１５は、インダクタンスが約１０μＨ、５０μＨ、１００μＨ、５００μＨ等より大きくてよい。幾つかの実施形態では、エネルギ回収インダクタ１１５は、インダクタンスが約１μＨ～約１００ｍＨであってよい。

幾つかの実施形態では、エネルギ回収インダクタ１１５とエネルギ回収ダイオード１２０の順序は入れ替え可能である。例えば、エネルギ回収ダイオード１２０の後がエネルギ回収インダクタ１１５であってよく、エネルギ回収インダクタ１１５の後がエネルギ回収ダイオード１２０であってもよい。

幾つかの実施形態では、ナノ秒パルサがオンになると、電流がプラズマチャンバ１０６を充電する（例えば、キャパシタ１３、キャパシタ１２、又はキャパシタ１８を充電する）ことが可能である。例えば、変圧器Ｔ１の二次側の電圧がエネルギ貯蔵キャパシタＣ７の充電電圧より高くなると、幾らかの電流がエネルギ回収インダクタ１１５を流れることが可能である。ナノ秒パルサがオフになると、電流がチャンバ内のキャパシタ（例えば、キャパシタ１１）からエネルギ回収インダクタ１１５を通って流れて、エネルギ回収インダクタ１１５の両端の電圧がゼロになるまでエネルギ貯蔵キャパシタＣ７を充電することが可能である。クローバーダイオード１３０は、（例えば、回路点１２４の）ＮＳＰの出力の電圧がグランドを下回るのを防ぐことが可能であり、且つ／又は、電流が流れ続ける為の経路を提供することが可能である。

エネルギ回収ダイオード１２０は、例えば、エネルギ貯蔵キャパシタＣ７からプラズマチャンバ１０６内のキャパシタへ電荷が流れるのを防ぐことが可能である。

エネルギ回収インダクタ１１５の値は、電流の立ち下がり時間を制御するように選択されてよい。幾つかの実施形態では、エネルギ回収インダクタ１１５は、インダクタンスの値が１～６００μＨであってよい。幾つかの実施形態では、エネルギ回収インダクタ１１５は、インダクタンスの値が５０μＨより大きくてよい。幾つかの実施形態では、エネルギ回収インダクタ１１５は、インダクタンスが約５０μＨ、１００μＨ、１５０μＨ、２００μＨ、２５０μＨ、３００μＨ、３５０μＨ、４００μＨ、４００μＨ、５００μＨ等より小さくてよい。

例えば、エネルギ貯蔵キャパシタＣ７が５００Ｖを供給した場合、（例えば、上述のように電圧倍増によって）変圧器Ｔ１の入力において１ｋＶが測定されることになる。変圧器Ｔ１での１ｋＶは、スイッチＳ６が開いているときに、エネルギ回収回路１１０の部品間で分割されてよい。それらの値が適切に選択されていれば（例えば、スナバインダクタＬ３のインダクタンスがエネルギ回収インダクタ１１５のインダクタンスより小さければ）、エネルギ回収ダイオード１２０及びエネルギ回収インダクタ１１５の両端の電圧は５００Ｖより大きくなりうる。そして電流がエネルギ回収ダイオード１２０を通って流れること及び／又はエネルギ貯蔵キャパシタＣ７を充電することが可能である。電流は、ダイオードＤ３及びインダクタＬ８にも流れうる。エネルギ貯蔵キャパシタＣ７が充電されたら、電流はもはやダイオードＤ３及びエネルギ回収インダクタ１１５には流れなくなりうる。

幾つかの実施形態では、エネルギ回収回路１１０は、プラズマチャンバ１０６からエネルギを転送（又は電荷を転送）することを、例えば、速い時間スケール（例えば、１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎ、５００ｎｓ、１，０００ｎｓ等の時間スケール）で行ってよい。エネルギ回収回路の浮遊抵抗は、プラズマチャンバ１０６の両端のパルスが速い立ち下がり時間ｔｆを有するように小さくてよい。エネルギ回収回路１１０の浮遊抵抗は、例えば、抵抗が約１Ω、１００ｍΩ、１０ｍΩ等より小さくてよい。幾つかの実施形態では、プラズマチャンバ１０６からのエネルギ転送効率が高いことが可能であり、例えば、約６０％、７０％、８０％、又は９０％等より高いことが可能である。

図１に示した部品のうちの任意の数の部品が必要とされてもされなくてもよく、例えば、ダイオード１３５又はクローバーダイオード１３０又はインダクタ１４０は必要とされてもされなくてもよい。

幾つかの実施形態では、ＤＣ電源Ｖ１と、エネルギ回収回路１１０がＤＣ電源Ｖ１及び／又はエネルギ貯蔵キャパシタＣ７に接続している箇所との間にダイオードが置かれてよい。このダイオードは、例えば、電流がＤＣ電源Ｖ１からエネルギ貯蔵キャパシタＣ７に流れることを可能にするように配置されてよいが、電流がエネルギ回収回路からエネルギ貯蔵キャパシタＣ７に流れることを可能にしなくてよい。

幾つかの実施形態では、エネルギ回収回路１１０は無くしてもよい。幾つかの実施形態では、抵抗出力段又はバイアス補償回路が含まれてよい。他の様々な回路又は回路素子が含まれてよい。

幾つかの実施形態では、パルサ及びプラズマシステム１００は、フィルタ回路１０３を含んでよい。この実施例では、フィルタ回路は、フィルタキャパシタ１８５及び／又はフィルタインダクタ１８０を含む。フィルタキャパシタ１８５は、例えば、パルサ段１０１からの低周波信号をフィルタリングしてよい。これらの低周波信号は、例えば、周波数（例えば、大部分のスペクトル成分）が約１００ｋＨｚ及び１０ＭＨｚ（例えば、約１０ＭＨｚ等）であってよい。フィルタキャパシタ１８５は、例えば、値が約１ｐＦ～１ｎＦであってよく、例えば、約１００ｐＦより小さくてよい。

幾つかの実施形態では、フィルタインダクタ１８０は、例えば、ＲＦ発生器１０８からの高周波信号をフィルタリングしてよい。これらの高周波信号は、例えば、周波数が約１ＭＨｚ～２００ＭＨｚであってよく、例えば、約１ＭＨｚ～１０ＭＨｚより高くてよい。フィルタインダクタ１８０は、例えば、値が約１０ｎＨ～１０μＨであってよく、例えば、約１μＨより大きくてよい。幾つかの実施形態では、フィルタインダクタ１８０は、両端の結合キャパシタンスが低くてよい。幾つかの実施形態では、結合キャパシタンスは１ｎＦより小さくてよい。

幾つかの実施形態では、フィルタキャパシタ１８５及びフィルタインダクタ１８０の一方又は両方が、ＲＦ発生器１０８が発生させるパルスを、パルサ段１０１が発生させるパルスから絶縁することが可能であり、且つ／又は、パルサ段１０１が発生させるパルスを、ＲＦ発生器１０８が発生させるパルスから絶縁することが可能である。例えば、フィルタキャパシタ１８５は、パルサ段１０１が発生させるパルスを、ＲＦ発生器１０８が発生させるパルスから絶縁することが可能である。フィルタインダクタ１８０は、ＲＦ発生器１０８が発生させるパルスを、パルサ段１０１が発生させるパルスから絶縁することが可能である。

図２は、幾つかの実施形態による、負荷段を駆動する抵抗出力段２２０を有する電源システム２００の回路図である。この実施例では、エネルギ回収回路１１０はパルサ及びプラズマシステム１００から無くされており、代わりに抵抗出力段２２０が置かれている。

抵抗出力段２２０は、当該技術分野において知られている任意の抵抗出力段を含んでよい。例えば、抵抗出力段２２０は、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許出願第１６／１７８，５３８号、件名「高電圧抵抗出力段回路（ＨＩＧＨＶＯＬＴＡＧＥＲＥＳＩＳＴＩＶＥＯＵＴＰＵＴＳＴＡＧＥＣＩＲＣＵＩＴ）」に記載の任意の抵抗出力段を含んでよい。

例えば、抵抗出力段２２０は、インダクタＬ１１、抵抗器Ｒ１０、抵抗器Ｒ１１及びキャパシタＣ１１を含んでよい。幾つかの実施形態では、インダクタＬ１１は、インダクタンスが約５μＨ～約２５μＨであってよい。幾つかの実施形態では、抵抗器Ｒ１１は、抵抗が約５０Ω～約２５０Ωであってよい。幾つかの実施形態では、抵抗器Ｒ１０は、抵抗出力段２２０の浮遊抵抗を含んでよい。

幾つかの実施形態では、抵抗器Ｒ１１は、直列及び／又は並列に並んだ複数の抵抗を含んでよい。キャパシタＣ１１は、抵抗器Ｒ１１の浮遊キャパシタンスを表してよく、これは、直列及び／又は並列の抵抗の配列のキャパシタンスを含む。浮遊キャパシタンスＣ１１のキャパシタンスは、例えば、５００ｐＦ、２５０ｐＦ、１００ｐＦ、５０ｐＦ、１０ｐＦ、１ｐＦ等より小さくてよい。浮遊キャパシタンスＣ１１のキャパシタンスは、例えば、負荷キャパシタンスより小さい場合があり、例えば、キャパシタ１２、キャパシタ１３、及び／又はキャパシタ１８等のキャパシタンスより小さい場合がある。

幾つかの実施形態では、抵抗器Ｒ１１は負荷（例えば、プラズマシースキャパシタンス）を放電させてよい。幾つかの実施形態では、抵抗出力段２２０は、各パルス周期の間の平均電力で約１キロワット超を、且つ／又は各パルス周期におけるエネルギで１ジュール以下を放出するように構成されてよい。幾つかの実施形態では、抵抗出力段２２０の抵抗器Ｒ１１の抵抗は２００Ωより小さくてよい。幾つかの実施形態では、抵抗器Ｒ１１は、直列又は並列に並んだ複数の抵抗を含んでよく、それらの結合キャパシタンス（例えば、キャパシタ１１１）は約２００ｐＦより小さい。

幾つかの実施形態では、抵抗出力段２２０は、負荷上の電圧波形の形状を制御することに使用可能な回路素子の集合体を含んでよい。幾つかの実施形態では、抵抗出力段２２０は、受動素子のみ（例えば、抵抗器、キャパシタ、インダクタ等）を含んでよい。幾つかの実施形態では、抵抗出力段２２０は、受動回路素子だけでなく能動回路素子（例えば、スイッチ）を含んでよい。幾つかの実施形態では、抵抗出力段２２０は、例えば、波形の電圧立ち上がり時間及び／又は波形の電圧立ち下がり時間を制御することに使用されてよい。

幾つかの実施形態では、抵抗出力段２２０は、容量性負荷（例えば、ウェーハ及び／又はプラズマ）を放電させてよい。例えば、これらの容量性負荷はキャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

幾つかの実施形態では、抵抗出力段２２０は、パルスのパルス電圧が高く（例えば、１ｋＶ、１０ｋＶ、２０ｋＶ、５０ｋＶ、１００ｋＶ等より高い電圧であり）、且つ／又はパルスの周波数が高く（例えば、１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高い周波数であり）、且つ／又はパルスの周波数が約４００ｋＨｚ、０．５ＭＨｚ、２．０ＭＨｚ、４．０ＭＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚ、５０ＭＨｚ等である回路で使用されてよい。

幾つかの実施形態では、抵抗出力段２２０は、高い平均電力、高いピーク電力、速い立ち上がり時間、及び／又は速い立ち下がり時間をハンドリングするように選択されてよい。例えば、平均電力定格が約０．５ｋＷ、１．０ｋＷ、１０ｋＷ、２５ｋＷ等より大きくてよく、且つ／又は、ピーク電力定格が約１ｋＷ、１０ｋＷ、１００ｋＷ、１ＭＷ等より大きくてよい。

幾つかの実施形態では、抵抗出力段２２０は、受動部品の直列又は並列のネットワークを含んでよい。例えば、抵抗出力段２２０は、直列の抵抗器、キャパシタ、及びインダクタを含んでよい。別の例として、抵抗出力段２２０は、キャパシタとインダクタの並列の組み合わせに抵抗器が直列につながったものを含んでよい。例えば、Ｌ１１は、整流器からの出力電圧があるときに抵抗出力段２２０に有意のエネルギが注入されないようにするのに十分な大きさが選択されてよい。Ｒ１０及びＲ１１の値は、Ｌ／Ｒ時間で負荷内のしかるべきキャパシタがＲＦ周波数より速く放電することが可能であるように選択されてよい。

幾つかの実施形態では、パルサ及びプラズマシステム１００又は電源システム２００のいずれかのパルサ段１０１は、スナバ回路を含んでよい。幾つかの実施形態では、スナバ回路はスナバキャパシタＣ５を含んでよい。幾つかの実施形態では、スナバ回路はスナバキャパシタＣ５及びスナバ抵抗器Ｒ３を含んでよい。幾つかの実施形態では、スナバ回路は、スナバキャパシタＣ５、スナバインダクタＬ３、及びスナバ抵抗器Ｒ３を含んでよい。

幾つかの実施形態では、スナバ回路はスナバ抵抗器Ｒ３を含んでよく、且つ／又はスナバインダクタＬ３は、スナバダイオードＤ４と並列に配置されてよい。スナバインダクタＬ３とスナバ抵抗器Ｒ３とスナバダイオードＤ４との配列は、スナバキャパシタＣ５と直列に配置されてよい。幾つかの実施形態では、スナバ抵抗器Ｒ３及び／又はスナバダイオードＤ４は、スイッチＳ６のコレクタと変圧器Ｔ１の一次巻線との間に置かれてよい。スナバダイオードＤ４は、スイッチング時に生じる過電圧を緩衝する為に使用されてよい。スイッチＳ６のエミッタ側又はコレクタ側に、大容量且つ／又は高速のスナバキャパシタＣ５が結合されてよい。スイッチＳ１のエミッタ側にはフリーホイールダイオードＤ２も結合されてよい。図示していない他の様々な部品も含まれてよい。１つ以上のスイッチ及び／又は回路が並列又は直列に配列されてよい。

幾つかの実施形態では、チャンバ内のイオン電流に対抗する為に、パルスが終わった後にパルサ段１０１から正の電流が流れ出るようにされてよい。これは、例えば、スナバキャパシタＣ５が、パルス発生中に放電することが可能であるように、且つ／又は次のパルスの前に完全には充電されないことが可能であるように、スナバインダクタＬ３（これは、例えば、無くてもよい）のインダクタンス、スナバ抵抗器Ｒ３の抵抗、及び／又はスナバキャパシタＣ５のキャパシタンスの各値を調節することによって達成可能である。これにより、例えば、パルス発生中に電流が流れるにつれて、エネルギ貯蔵キャパシタＣ７及び／又はＤＣ電源Ｖ１から同じ方向に流れ出る電流が減衰することを可能にできる。これにより、ウェーハ上に発生する波形形状は、プラズマチャンバ内のパルス間にドループを含まないことが可能である。

ドループは、パルサ段１０１が発生させるパルス間の上昇する電圧として現れることがある。ドループは、０．２Ｖ／ｎｓ（例えば、チャックのキャパシタンスが約５ｎＦであり、イオン電流が１アンペアである場合）又は１Ｖ／ｎｓ（例えば、チャックのキャパシタンスが約５ｎＦであり、イオン電流が５アンペアである場合）だけ上昇する電圧を含むことがある。

一方、ドループ補償は、パルサ段１０１が発生させる立ち上がりパルス間の負の電圧勾配を含んでよく、これは、蒸気チャンバ内のウェーハに対してイオンフラックスによって引き起こされるドループ電圧を相殺することが可能である。ドループ補償は、例えば、パルス間の電圧勾配が約０．２Ｖ／ｎｓ（例えば、チャックのキャパシタンスが約５ｎＦであり、イオン電流が１アンペアである場合）又は約１Ｖ／ｎｓ（例えば、チャックのキャパシタンスが約５ｎＦであり、イオン電流が５アンペアである場合）であってよい。別の例として、ドループ補償は、立ち上がりパルス間の、約１００，０００、１０，０００、１，０００、又は１００ｋＶ／ｓを超える大きさの負の電圧勾配を含んでよい。

ＲＦ発生器１０８がプラズマチャンバ１０６と電気的に結合されてよい。ＲＦ発生器１０８は、例えば、プラズマチャンバ内に高周波ＲＦ信号を導入してよく、これにより、チャンバ内の成分からプラズマを発生させることが可能である。

ＲＦ発生器１０８は、カソードに印加されるＲＦ電力を発生させる任意のタイプの装置を含んでよい。ＲＦ発生器１０８は、例えば、ナノ秒パルサ、ハーフブリッジ回路又はフルブリッジ回路で駆動される共振系、ＲＦ増幅器、非線形伝送線、ＲＦプラズマ発生器等を含んでよい。幾つかの実施形態では、ＲＦ発生器１０８は、インピーダンスマッチングネットワークを含んでよい。

幾つかの実施形態では、ＲＦ発生器１０８は、異なる複数のＲＦ周波数（例えば、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、６０ＭＨｚ、及び８０ＭＨｚ等）を有するＲＦ電力信号を発生させることが可能な１つ以上のＲＦドライバを含んでよい。典型的なＲＦ周波数は、例えば、２００ｋＨｚ～８００ＭＨｚの周波数を含んでよい。幾つかの実施形態では、ＲＦ発生器１０８は、プラズマチャンバ内でプラズマを発生させて維持することが可能である。ＲＦ発生器１０８は、例えば、チャンバ内で様々なガス及び／又はイオンを励起してプラズマを発生させる為に、カソード（及び／又はアンテナ）にＲＦ信号を供給してよい。

幾つかの実施形態では、ＲＦ発生器１０８は、インピーダンスマッチング回路と結合されてよく、又はインピーダンスマッチング回路を含んでよく、インピーダンスマッチング回路は、ＲＦ発生器１０８の非標準の出力インピーダンスを、５０Ω同軸ケーブル又は任意のケーブルの業界標準の特性インピーダンスとマッチングさせることが可能である。

幾つかの実施形態では、ＲＦ発生器１０８は、パルサ段１０１が発生させるパルスのパルス繰り返し周波数より高いＲＦ周波数でバーストを発生させてよい。

幾つかの実施形態では、パルサ及びプラズマシステム１００は、フィルタキャパシタ１８５及び／又はフィルタインダクタ１８０を含んでよい。フィルタキャパシタ１８５は、例えば、パルサ段１０１からの低周波信号をフィルタリングしてよい。これらの低周波信号は、例えば、周波数（例えば、大部分のスペクトル成分）が約１００ｋＨｚ及び１０ＭＨｚ（例えば、約１０ＭＨｚ等）であってよい。フィルタキャパシタ１８５は、例えば、値が約１ｐＦ～１ｎＦであってよく、例えば、約１００ｐＦより小さくてよい。

図３は、幾つかの実施形態による、ＲＦ電源がない（例えば、ＲＦ発生器１０８からのＲＦ信号がない）電源システムが発生させる２つの波形の一例である。この例では、チャック波形３０５がチャック電圧（例えば、回路点１２１）であり、ウェーハ波形３１０がウェーハ上で測定された電圧（例えば、回路点１２２）である。この例では、スナバ抵抗器Ｒ３の抵抗が７５ｍΩであり、スナバキャパシタＣ５のキャパシタンスが１２μＦであり、パルス幅が１００ｎｓであり、フィルタインダクタ１８０のインダクタンスが、例えば、約１００ｎＨであってよい。ＤＣ電源Ｖ１から供給されるＤＣ電圧は５００Ｖである。図示のように、ウェーハ波形３１０は、パルス間がほぼ平坦である。例えば、パルス間のウェーハ波形８１０の勾配は、１Ｖ／ｎｓ、０．５Ｖ／ｎｓ、０．２Ｖ／ｎｓ、０．１Ｖ／ｎｓ等より小さい。

図４は、幾つかの実施形態による、ＲＦ電源がある（例えば、ＲＦ発生器１０８からのＲＦ信号がある）電源システムが発生させる２つの波形の一例である。この例では、チャック波形４０５がチャック電圧（例えば、回路点１２１）であり、ウェーハ波形４１０がウェーハ上で測定された電圧（例えば、回路点１２２）である。この例では、スナバ抵抗器Ｒ３の抵抗が７５ｍΩであり、スナバキャパシタＣ５のキャパシタンスが１２μＦであり、パルス幅が１００ｎｓであり、フィルタインダクタ１８０のインダクタンスが１００ｎＨである。ＤＣ電源Ｖ１から供給されるＤＣ電圧は５００Ｖである。図示のように、ウェーハ波形４１０は、パルス間がほぼ平坦である。ウェーハ波形４１０は、例えば、連続するパルス間で、１Ｖ／ｎｓより小さい連続パルス変化により変動しうる。

図５は、幾つかの実施形態による、ＲＦ電源がない（例えば、ＲＦ発生器１０８からのＲＦ信号がない）電源システムが発生させる２つの波形の一例である。この例では、チャック波形５０５がチャック電圧（例えば、回路点１２１）であり、ウェーハ波形５１０がウェーハ上で測定された電圧（例えば、回路点１２２）である。この例では、スナバ抵抗器Ｒ３の抵抗が１０ｍΩであり、スナバキャパシタＣ５のキャパシタンスが３５μＦであり、パルス幅が１５０ｎｓであり、フィルタインダクタ１８０のインダクタンスが０ｎＨである。ＤＣ電源Ｖ１から供給されるＤＣ電圧は７５０Ｖである。図示のように、ウェーハ波形５１０は、パルス間がほぼ平坦である。例えば、パルス間のウェーハ波形５１０の勾配は、１Ｖ／ｎｓ、０．５Ｖ／ｎｓ、０．２Ｖ／ｎｓ、０．１Ｖ／ｎｓ等より小さい。

図６は、幾つかの実施形態による、ＲＦ電源がある（例えば、ＲＦ発生器１０８からのＲＦ信号がある）電源システムが発生させる２つの波形の一例である。この例では、チャック波形６０５がチャック電圧（例えば、回路点１２１）であり、ウェーハ波形６１０がウェーハ上で測定された電圧（例えば、回路点１２２）である。この例では、スナバ抵抗器Ｒ３の抵抗が１０ｍΩであり、スナバキャパシタＣ５のキャパシタンスが３５μＦであり、パルス幅が１５０ｎｓであり、フィルタインダクタ１８０のインダクタンスが０ｎＨである。ＤＣ電源Ｖ１から供給されるＤＣ電圧は７５０Ｖである。図示のように、ウェーハ波形６１０は、パルス間がほぼ平坦である。例えば、パルス間のウェーハ波形６１０の勾配は、１Ｖ／ｎｓ、０．５Ｖ／ｎｓ、０．２Ｖ／ｎｓ、０．１Ｖ／ｎｓ等より小さい。

図７は、幾つかの実施形態による、ＲＦ電源がない（例えば、ＲＦ発生器１０８からのＲＦ信号がない）電源システムが発生させる２つの波形の一例である。この例では、チャック波形７０５がチャック電圧（例えば、回路点１２１）であり、ウェーハ波形７１０がウェーハ上で測定された電圧（例えば、回路点１２２）である。この例では、スナバ抵抗器Ｒ３の抵抗が１０ｍΩであり、スナバキャパシタＣ５のキャパシタンスが３５μＦであり、パルス幅が２５０ｎｓであり、フィルタインダクタ１８０のインダクタンスが０ｎＨである。ＤＣ電源Ｖ１から供給されるＤＣ電圧は７００Ｖである。図示のように、ウェーハ波形７１０は、パルス間がほぼ平坦である。例えば、パルス間のウェーハ波形７１０の勾配は、１Ｖ／ｎｓ、０．５Ｖ／ｎｓ、０．２Ｖ／ｎｓ、０．１Ｖ／ｎｓ等より小さい。

図８は、幾つかの実施形態による、ＲＦ電源がある（例えば、ＲＦ発生器１０８からのＲＦ信号がある）電源システムが発生させる２つの波形の一例である。この例では、チャック波形８０５がチャック電圧（例えば、回路点１２１）であり、ウェーハ波形８１０がウェーハ上で又はプラズマチャンバ内の一点で測定された電圧（例えば、回路点１２２）である。

この例では、スナバ抵抗器Ｒ３の抵抗が１０ｍΩであり、スナバキャパシタＣ５のキャパシタンスが３５μＦであり、パルス幅が２５０ｎｓであり、フィルタインダクタ１８０のインダクタンスが０ｎＨである。ＤＣ電源Ｖ１から供給されるＤＣ電圧は８００Ｖである。

図８に示すように、チャック波形（又はパルサからの出力電圧）は、連続するパルス間に負の勾配を有する。この負の勾配は、例えば、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下を補償することが可能である。この負の勾配は、例えば、大きさが、プラズマチャンバ内で発生するイオン電流とプラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号がその比の反対であることが可能である。

図８に示すように、ウェーハ波形８１０は、連続するパルス間がほぼ平坦である。例えば、連続するパルス間のウェーハ波形８１０の勾配は、１Ｖ／ｎｓ、０．５Ｖ／ｎｓ、０．２Ｖ／ｎｓ、０．１Ｖ／ｎｓ等より小さい。

図９は、幾つかの実施形態による、システムがないナノ秒パルサが発生させる、ドループ補償がある波形とドループ補償がない波形とを並べたものの一例である。この例では、チャック波形９０５は、ドループ補償がない場合のチャック電圧であり、チャック波形９１５は、ドループ補償がある場合のチャック電圧である。この例では、ウェーハ波形９１０は、ドループ補償がない場合のウェーハ電圧であり、ウェーハ波形９２０は、ドループ補償がある場合の電圧である。この例では、ドループ補償がない場合は、スナバ抵抗器Ｒ３の抵抗が１．２５Ωであり、スナバキャパシタＣ５のキャパシタンスが２μＦであり、ドループ補償がある場合は、スナバ抵抗器Ｒ３の抵抗が７５Ωまで低くなり、スナバキャパシタＣ５のキャパシタンスが１２μＦである。

図９に示すように、チャック波形９１５（又はパルサからの出力電圧）は、連続するパルス間に負の勾配を有する。この負の勾配は、例えば、イオン電流に起因する、プラズマチャンバ内のウェーハ上の電圧低下を補償することが可能である。この負の勾配は、例えば、大きさが、プラズマチャンバ内で発生するイオン電流とプラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号がその比の反対であることが可能である。

図９に示すように、ウェーハ波形９２０は、連続するパルス間がほぼ平坦である。例えば、連続するパルス間のウェーハ波形８１０の勾配は、１Ｖ／ｎｓ、０．５Ｖ／ｎｓ、０．２Ｖ／ｎｓ、０．１Ｖ／ｎｓ等より小さい。

図１０Ａは、幾つかの実施形態による、ドループ補正がない場合のウェーハ電位のヒストグラムである。図１０Ｂは、幾つかの実施形態による、ドループ補正がある場合のウェーハ電位のヒストグラムである。

図１１は、幾つかの実施形態による、プラズマチャンバ１０６を駆動するドループ補償回路１６５を有する電源システム１１００の回路図である。幾つかの実施形態では、ドループ補償回路１６５は、クローバーダイオード１３０及びドループキャパシタ１７０を含んでよい。ドループキャパシタ１７０は、キャパシタンスが約１ｎＦ～約１００ｎＦであってよい。この例では、ドループキャパシタ１７０が追加されていることで、クローバーダイオード１３０及びエネルギ回収回路１１０を通って流れる電流が、ドループキャパシタ１７０の両端電圧の変化を引き起こすことが可能であり、この変化はいかなるドループにも反作用しうる。ドループキャパシタ１７０は、ドループキャパシタ１７０が充電されてドロップを解消するまで電流の流量を制限することが可能である。スイッチ１７１は、パルス発生中にドループキャパシタ１７０から電荷をグランドに排出する為に使用されてよい。スイッチ１７１は、（例えば、同じ信号を使用する）スイッチ１７１と同じスイッチング周波数及び／又はスイッチング期間でスイッチングされてよい。例えば、スイッチング１７１が閉じていると、パルサ段１０１はパルスを発生させ、スイッチ１７１は閉じていることでドループキャパシタ１７０を放電させる。

幾つかの実施形態では、ＤＣ電源１７４は、必要な場合にＤＣオフセット又はＤＣバイアスを可能にできる。幾つかの実施形態では、ＤＣ電源１７４は又、ドループキャパシタ１７０から電荷が排出されたときに充電されることが可能である。

幾つかの実施形態では、インダクタ１７２は電流制限インダクタであってよい。インダクタ１７２は、例えば、インダクタンスが約１０ｎＨ～約５００ｎＨであってよい。ダイオード１７３及び／又はダイオード１７５はクローバーダイオードであってよい。ダイオード１７５は、例えば、スイッチ１７１が開いているときに電流が流れることを可能にでき、電圧スパイクがグランドに流れることを可能にできる。

幾つかの実施形態では、インダクタ１７２、ダイオード１７３、及び／又はダイオード１７５は、抵抗器に置き換えられてよい。

スイッチ１７１は、高い周波数で高電圧をスイッチングできる任意のタイプのスイッチを含んでよい。幾つかの実施形態では、スイッチ１７１は、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許出願第６２／７１７，６３７号、件名「ナノ秒パルシング用高電圧スイッチ（ＨＩＧＨＶＯＬＴＡＧＥＳＷＩＴＣＨＦＯＲＮＡＮＯＳＥＣＯＮＤＰＵＬＳＩＮＧ）」、及び／又は米国特許出願第１６／１７８，５６５号、件名「ナノ秒パルシング用高電圧スイッチ（ＨＩＧＨＶＯＬＴＡＧＥＳＷＩＴＣＨＦＯＲＮＡＮＯＳＥＣＯＮＤＰＵＬＳＩＮＧ）」に記載の高電圧スイッチを含む。

幾つかの実施形態では、エネルギ回収回路１１０は、削除されてよく、又は、プライマリシンク回路及び／又は抵抗出力段に置き換えられてよい。幾つかの実施形態では、エネルギ回収回路１１０は、エネルギ回収インダクタ１１５の後でグランドに接続されてよい。

この例では、ＤＣバイアス回路１０４はバイアス補償を全く含まない。ＤＣバイアス回路１０４はオフセット電源電圧Ｖ５を含み、これは、例えば、出力電圧を正バイアス又は負バイアスしてよい。幾つかの実施形態では、オフセット電源電圧Ｖ５は、ウェーハ電圧とチャック電圧との間の電位を変化させるように調節可能である。幾つかの実施形態では、オフセット電源電圧Ｖ５「は、電圧が約±５ｋＶ、±４ｋＶ、±３ｋＶ、±２ｋＶ、±１ｋＶ等であってよい。ＤＣバイアス回路１０４は、電源システム１１００に含まれても含まれなくてもよい。

電源システム１１００は、ＲＦ発生器１０８及びフィルタインダクタ１８０を含んでよい。フィルタインダクタ１８０は、例えば、ＲＦ発生器１０８からの高周波信号をフィルタリングしてよい。これらの高周波信号は、例えば、周波数が約１ＭＨｚ～２００ＭＨｚであってよく、例えば、約１ＭＨｚ～１０ＭＨｚより高くてよい。フィルタインダクタ１８０は、例えば、値が約１０ｎＨ～１０μＨであってよく、例えば、約１μＨより大きくてよい。幾つかの実施形態では、フィルタインダクタ１８０は、両端の結合キャパシタンスが低くてよい。幾つかの実施形態では、結合キャパシタンスは１ｎＦより小さくてよい。

図１２は、幾つかの実施形態による、プラズマチャンバ１０６を駆動するドループ補償回路１９０を有するパルサ及びプラズマシステム１２００の回路図である。ドループ補償回路１９０は、負のＤＣ電源１８２と、スイッチ１８１と、電流制限抵抗器１８３又は電流制限インダクタ１８４とを含んでよい。電流制限抵抗器１８３は、例えば、抵抗が約０．１Ω～約５０Ω又は約１０ｍΩ～約５００Ωであってよい。電流制限インダクタ１８４は、例えば、インダクタンスが約１ｎＨ～約１００ｎＨであってよい。スイッチ１８１が閉じているときには、負のＤＣ電源１８２が電圧をプルダウンしてドループを除去又は制限することが可能である。

スイッチ１８１は、高い周波数で高電圧をスイッチングできる任意のタイプのスイッチを含んでよい。幾つかの実施形態では、スイッチ１８１は、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許出願第６２／７１７，６３７号、件名「ナノ秒パルシング用高電圧スイッチ（ＨＩＧＨＶＯＬＴＡＧＥＳＷＩＴＣＨＦＯＲＮＡＮＯＳＥＣＯＮＤＰＵＬＳＩＮＧ）」、及び／又は米国特許出願第１６／１７８，５６５号、件名「ナノ秒パルシング用高電圧スイッチ（ＨＩＧＨＶＯＬＴＡＧＥＳＷＩＴＣＨＦＯＲＮＡＮＯＳＥＣＯＮＤＰＵＬＳＩＮＧ）」に記載の高電圧スイッチを含む。

幾つかの実施形態では、パルサ及びプラズマシステム１２００は、抵抗出力段２２０ではなくエネルギ回収回路（例えば、エネルギ回収回路１１０）を含んでよい。

パルサ及びプラズマシステム１２００は、ＲＦ発生器１０８及びフィルタインダクタ１８０を含んでよい。フィルタインダクタ１８０は、例えば、ＲＦ発生器１０８からの高周波信号をフィルタリングしてよい。これらの高周波信号は、例えば、周波数が約１ＭＨｚ～２００ＭＨｚであってよく、例えば、約１ＭＨｚ～１０ＭＨｚより高くてよい。フィルタインダクタ１８０は、例えば、値が約１０ｎＨ～１０μＨであってよく、例えば、約１μＨより大きくてよい。幾つかの実施形態では、フィルタインダクタ１８０は、両端の結合キャパシタンスが低くてよい。幾つかの実施形態では、結合キャパシタンスは１ｎＦより小さくてよい。

図１３は、幾つかの実施形態によるパルサ及びプラズマシステム１３００の回路図である。パルサ及びプラズマシステム１３００は、例えば、パルスドライバ１３０５（これは、図ではフルブリッジ構成であるがハーフブリッジ構成であってもよい）と、ドループ補償回路１３１０と、変圧器１３４５と、ＤＣ電源Ｖ１とを含んでよい。ドループ補償回路１３１０は、例えば、プラズマチャンバ内の（例えば、プラズマチャンバ内のウェーハ上の）電圧ドループを軽減又は低減することが可能である。

パルスドライバ１３０５は、例えば、バイポーラパルスを発生させることが可能である。バイポーラパルスは、例えば、立ち上がりパルスの後に立ち下がりパルスが続くパルスを含んでよい。立ち上がりパルスと立ち下がりパルスとの間のピークツーピーク電圧は、約５００Ｖ、１ｋＶ、２ｋＶ、５ｋＶ、１０ｋＶ、１５ｋＶ、２０ｋＶ等より大きくてよい。

この例では、パルサ及びプラズマシステム１３００はパルスドライバ１３０５を含んでよい。パルスドライバ１３０５は、例えば、ハーフブリッジドライバ又はフルブリッジドライバであってよい。パルスドライバ１３０５はＤＣ電源Ｖ１を含んでよく、これは、ＤＣ電源（例えば、容量性電源、ＡＣ－ＤＣコンバータ等）であってよい。幾つかの実施形態では、パルスドライバ１３０５は、４つのブリッジスイッチ６６１、６６２、６６３、６６４を含んでよい。幾つかの実施形態では、パルスドライバ１３０５は、複数のスイッチ６６１、６６２、６６３、及び６６４を直列又は並列に含んでよい。これらのスイッチ６６１、６６２、６６３、及び６６４は、例えば、任意のタイプのソリッドステートスイッチを含んでよく、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣＭＯＳＦＥＴ、ＳｉＣ接合トランジスタ、ＦＥＴ、ＳｉＣスイッチ、ＧａＮスイッチ、光伝導スイッチ等を含んでよい。これらのスイッチ６６１、６６２、６６３、及び６６４は、高い周波数でスイッチングされてよく、且つ／又は高電圧パルスを発生させてよい。これらの周波数は、例えば、約４００ｋＨｚ、０．５ＭＨｚ、２．０ＭＨｚ、４．０ＭＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚ、５０ＭＨｚ等の周波数を含んでよい。

スイッチ６６１、６６２、６６３、及び６６４の各スイッチは、それぞれのブリッジダイオードと並列に結合されてよく、浮遊インダクタンスを含みうる。幾つかの実施形態では、それらのブリッジスイッチの浮遊インダクタンスは同等でありうる。幾つかの実施形態では、それらのブリッジスイッチの浮遊インダクタンスは、約５０ｎＨ、１００ｎＨ、１５０ｎＨ、５００ｎＨ、１，０００ｎＨ等より小さいことがありうる。スイッチ（６６１、６６２、６６３、又は６６４）とそれぞれのブリッジダイオードとの組み合わせは、それぞれのブリッジインダクタと直列に結合されてよい。例えば、スイッチ６６３及び６６４と関連付けられたブリッジインダクタは、グランドと接続されてよい。例えば、スイッチ６６１と関連付けられたブリッジインダクタは、ブリッジスイッチ６６４、並びにドループ補償回路１３１０の抵抗器１３１５及び／又はインダクタ１３１６と電気的に接続されてよい。そして、スイッチ６６２と関連付けられたブリッジインダクタは、例えば、ブリッジスイッチ６６３、並びにドループ補償回路１３１０のダイオード１３１３と電気的に接続されてよい。

パルスドライバ１３０５内のスイッチが共振周波数（ｆ_{ｒｅｓｏｎａｎｔ}）でスイッチングされると、変圧器１３４５における出力電圧が増幅される。幾つかの実施形態では、共振周波数は、約４００ｋＨｚ、０．５ＭＨｚ、２．０ＭＨｚ、４．０ＭＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚ、５０ＭＨｚ等であってよい。

幾つかの実施形態では、変圧器１３４５（又は変圧器Ｔ１）は、あらゆる目的の為に本文書に組み込まれている米国特許出願第１５／３６５，０９４号、件名「高電圧変圧器（ＨｉｇｈＶｏｌｔａｇｅＴｒａｎｓｆｏｒｍｅｒ）」で開示されているような変圧器を含んでよい。

例えば、スイッチのデューティサイクルの調節は、ブリッジスイッチ６６１を開閉する信号Ｓｉｇ１のデューティサイクルを変更すること、ブリッジスイッチ６６２を開閉する信号Ｓｉｇ２のデューティサイクルを変更すること、ブリッジスイッチ６６３を開閉する信号Ｓｉｇ３のデューティサイクルを変更すること、及びブリッジスイッチ６６４を開閉する信号Ｓｉｇ４のデューティサイクルを変更することによって可能である。

幾つかの実施形態では、パルスドライバ１３０５の各ブリッジスイッチ６６１、６６２、６６３、又は６６４は、互いに独立にスイッチングされてよく、又は他のスイッチのうちの１つ以上のスイッチと連動してスイッチングされてよい。例えば、信号Ｓｉｇ１は、信号Ｓｉｇ３と同じ信号であってよい。別の例として、信号Ｓｉｇ２は、信号Ｓｉｇ４と同じ信号であってよい。別の例として、各信号は、互いに独立であってよく、各ブリッジスイッチ６６１、６６２、６６３、又は６６４を互いに独立に又は別々に制御してよい。

幾つかの実施形態では、ドループ補償回路１３１０の出力は、半波整流器（これはブロッキングダイオードを含んでよい）と結合されてよく、これは、変圧器１３４５の二次側、又は変圧器１３４５の一次側に位置してよい。

幾つかの実施形態では、ドループ補償回路１３１０の出力は、抵抗出力段（例えば、図１２に示した抵抗出力段２２０）と結合されてよい。抵抗出力段は、当該技術分野において知られている任意の抵抗出力段を含んでよい。例えば、抵抗出力段は、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許出願第１６／１７８，５３８号、件名「高電圧抵抗出力段回路（ＨＩＧＨＶＯＬＴＡＧＥＲＥＳＩＳＴＩＶＥＯＵＴＰＵＴＳＴＡＧＥＣＩＲＣＵＩＴ）」に記載の任意の抵抗出力段を含んでよい。

パルサ及びプラズマシステム１３００は、例えば、５０Ωマッチングネットワークや外部マッチングネットワークやスタンドアロンマッチングネットワークのような従来型のマッチングネットワークを含まない。実際、本文書に記載の実施形態は、ウェーハチャンバに印加されるスイッチング電力をチューニングする為の５０Ωマッチングネットワークを必要としない。更に、本文書に記載の実施形態は、従来型のマッチングネットワークがない可変出力インピーダンスＲＦ発生器を備える。これにより、プラズマチャンバに引き込まれる電力を迅速に変更することを可能にできる。典型的には、この、マッチングネットワークのチューニングには少なくとも１００～２００μｓかかる可能性がある。幾つかの実施形態では、電力の変更は、ＲＦの１～２周期以内に行うことが可能であり、例えば、４００ｋＨｚでは２．５～５．０μｓ以内に行うことが可能である。

幾つかの実施形態では、パルスドライバ１３０５は、図示のようなフルブリッジトポロジ、又は２つのスイッチを有するハーフブリッジトポロジで配列されたスイッチを含んでよい。スイッチ６６１、６６２、６６３、６６４は、エネルギ貯蔵キャパシタＣ７に貯蔵されたＤＣ電荷をスイッチングしてよい。ＤＣ電源Ｖ１（これは、ＤＣ電源（例えば、容量性電源、ＡＣ－ＤＣコンバータ等）であってよい）は、エネルギ貯蔵キャパシタＣ７を充電してよい。パルスドライバ１３０５は、例えば、ドループ補償回路１３１０の共振周波数にほぼ等しいか等しくないパルス周波数でドループ補償回路１３１０を駆動してもしなくてもよい。

幾つかの実施形態では、パルスドライバ１３０５は、２つのスイッチを有するハーフブリッジトポロジに置き換えられてよい。

ドループ補償回路１３１０は、ダイオード１３１３、インダクタ１３１２、インダクタ１３１４、インダクタ１３１６、抵抗器１３１５、及び／又は抵抗器１３１１を含んでよい。ダイオード１３１３は、パルスドライバ１３０５と変圧器１３４５との間で順バイアスされてよい。抵抗器１３１５は、例えば、非常に小さくてよい。例えば、抵抗器１３１５は、抵抗が約１Ωより小さくてよく、例えば、約５０、２５、１０、５ｍΩ等より小さくてよい。別の例として、抵抗器１３１５は、０Ωほどの小ささであってよい。抵抗器１３１１は、例えば、非常に小さくてよい。例えば、抵抗器１３１１は、抵抗が約５Ωより小さくてよく、例えば、約１０、５、２、１、０．７５、０．５、０．２５Ω等より小さくてよい。インダクタ１３１６及び／又はインダクタ１３１４は、例えば、インダクタンスが約１００ｎＨより小さくてよく、例えば、約７５、５０、２５、１０、５ｎＨ等より小さくてよい。

インダクタ１３１２は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約１００、５０、２５、１０、５、２．５、１μＨ等より小さくてよい。

パルサ及びプラズマシステム１３００は、例えば、ＲＦ発生器１０８及びフィルタインダクタ１８０を含んでよい。フィルタインダクタ１８０は、例えば、ＲＦ発生器１０８からの高周波信号をフィルタリングしてよい。これらの高周波信号は、例えば、周波数が約１ＭＨｚ～２００ＭＨｚであってよく、例えば、約１ＭＨｚ～１０ＭＨｚより高くてよい。フィルタインダクタ１８０は、例えば、値が約１０ｎＨ～１０μＨであってよく、例えば、約１μＨより大きくてよい。幾つかの実施形態では、フィルタインダクタ１８０は、両端の結合キャパシタンスが低くてよい。幾つかの実施形態では、結合キャパシタンスは１ｎＦより小さくてよい。

ＤＣ電源Ｖ１は、例えば、複数のＤＣ電源を含んでよい。例えば、１つのＤＣ電源が１つ又は２つのスイッチと結合されてよく、別のＤＣ電源が別の１つ又は２つのスイッチと結合されてよい。

図１４は、パルサ及びプラズマシステム１３００にエネルギ回収回路１１０を組み合わせたパルサ及びプラズマシステム１４００の回路図である。エネルギ回収回路１１０は、例えば、エネルギ回収ダイオード１２０及び／又はエネルギ回収インダクタ１１５を含んでよい。スイッチ６６１、６６２、６６３、６６４が開いていると、過剰電荷が、例えば、変圧器１３４５の二次側から流れて、ＤＣ電源Ｖ１を充電することが可能である。別の例として、エネルギ回収回路１１０をパルサ及びプラズマシステム１３００に組み合わせる代わりに、ドループ補償回路１９０をパルサ及びプラズマシステム１３００に組み合わせてもよい。

特に断らない限り、「ほぼ（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という語は、言及された値の５～１０％以内、又は製造公差以内であることを意味する。特に断らない限り、「約（ａｂｏｕｔ）」という語は、言及された値の５～１０％以内、又は製造公差以内であることを意味する。

図１５Ａは、（例えば、ドループ補正がない（例えば、ドループ補償回路１３１０の全て又は一部がない）パルスドライバ１３０５から発生する）バイポーラ波形１５０５を示す。この波形は、図１３の点１３３０において記録された経時電圧を示す。図１５Ｂは、（例えば、プラズマチャンバ内のいずれかの点（例えば、（例えば、プラズマチャンバ内の、チャックにおける又はウェーハ上の）図１３の点１３３５）で測定された、ドループ補正がないパルスドライバ１３０５からの）バイポーラ波形１５１０を示す。図１５Ｂに示すように、波形１５１０は、正パルス１５２０と正パルス１５２１との間に立ち上がりドループ１５１５を有する。このドループ１５１５は、波形１５１０のどのパルスの間でも繰り返されうる。このドループ１５１５は、例えば、プラズマチャンバ内の一点における、パルス１５２０とパルス１５２１との間の経時電圧の大きさを、時間とともにほぼ平坦な電圧まで減らす場合がある。

波形１５０５に示すように、バイポーラパルスは、立ち上がり部分１５４０と立ち下がり部分１５４１とを有する高電圧パルスである。立ち上がり部分１５４０は、例えば、三角パルス、方形パルス、ガウス形状パルス、正弦波状パルス等であってよい。立ち下がり部分１５４１は、例えば、三角パルス、方形パルス、ガウス形状パルス、正弦波状パルス等であってよい。

図１６Ａは、（例えば、ドループ補正があるパルスドライバ１３０５から発生する）バイポーラ波形１６０５を示す。この波形は、図１３の点１３３０において記録された経時電圧を示す。図１６Ｂは、（例えば、プラズマチャンバ内のいずれかの点（例えば、（例えば、チャックにおける又はウェーハ上の）図１３の点１３３５）で測定された、ドループ補正があるパルスドライバ１３０５からの）バイポーラ波形１６３０を示す。

図１６Ａに示すように、ドループ補正は、パルスドライバ１３０５から発生した波形のうちの連続する２つの立ち上がりパルス（例えば、立ち上がりパルス１６１０と立ち上がりパルス１６１１）の間の部分に負の勾配１６４１をもたらす。負の勾配の大きさは、例えば、約１０，０００，０００、１，０００，０００、５００，０００、１００，０００、５０，０００、１０，０００ｋＶ／ｓ等より大きくてよい。連続する正パルスの間の期間は、例えば、約１０，０００、１，０００、１００、１０ｎｓ等より小さくてよい。

図１６Ｂに示すように、ドループ補正は、プラズマチャンバ内で測定されたバイポーラ波形のうちの連続するパルス１６２０、１６２１の間の部分にほぼ平坦な勾配１６５１をもたらす。ほぼ平坦な勾配１６５１の（例えば、パルス１６２０の立ち下がり時間中の屈曲点からパルス１６２１の立ち上がり時間中の屈曲点まで測定された場合の）大きさは、例えば、約１００、１０、１ｋＶ／ｓ等より小さくてよい。ほぼ平坦な勾配１６５１の大きさは、例えば、パルス１６２０の正部分とパルス１６２１の正部分との間で、ウェーハ上にほぼ一定の負電位を発生させることが可能である。連続するバイポーラパルス間の期間の、ほぼ平坦な勾配を含む部分は、例えば、連続するバイポーラパルス間の期間の５０％超、６０％超、７０％超、又は８０％超を含んでよい。

「又は（ｏｒ）」という接続詞は包含的である。

「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」、「第３の（ｔｈｉｒｄ）」等の用語は、各要素を区別する為に使用されており、特に断らない限り、又は順序が明示的に示されるか必要とされるのでない限り、それらの要素の特定の順序を示す為には使用されていない。

特許請求対象の十分な理解が得られるように、多数の具体的詳細を説明している。しかしながら、当業者であれば理解されるように、それらの具体的詳細がなくても本特許請求対象を実施することは可能である。又、場合によっては、本特許請求対象が曖昧にならないように、当業者にはよく知られているであろう方法、装置、又はシステムについては詳細に説明していない。

開示の方法の実施形態は、そのようなコンピューティング装置の動作において実施されてよい。上記の実施例において示されたブロックの順序は変更されてよく、例えば、ブロックの順序を変更したり、ブロック同士を結合したり、且つ／又はブロックをサブブロックに分割したりしてよい。幾つかのブロック又はプロセスが並行して実施されてよい。

「ように適合された（ａｄａｐｔｅｄｔｏ）」又は「ように構成された（ｃｏｎｆｉｇｕｒｅｄｔｏ）」の使用は、追加のタスク又はステップを実施するように適合又は構成された装置を排除しない、開放的且つ包含的な言い回しを意図している。更に、「基づく（ｂａｓｅｄｏｎ）」の使用は、１つ以上の記載された条件又は値に「基づく（ｂａｓｅｄｏｎ）」プロセス、ステップ、計算、又は他のアクションが、実際には、それらの記載された条件又は値を超える追加の条件又は値に基づいてよいという点で開放的且つ包含的であることを意図されている。含まれる見出し、リスト、及び番号付けは、説明を容易にする為のものに過ぎず、限定の意図はない。

本発明対象を、その特定の実施形態に関して詳細に説明してきたが、当然のことながら、当業者であれば、上述の内容を理解すれば、そのような実施形態の変更物、変形物、及び等価物を容易に生成可能である。従って、当然のことながら、本開示は、限定ではなく例示を目的として示されており、当業者であれば容易に明らかであろうように、本発明対象に対するそのような修正、変形、及び／又は追加を包含することを排除しない。

Claims

１つ以上のソリッドステートスイッチと、
前記１つ以上のソリッドステートスイッチと結合された変圧器と、
前記１つ以上のスイッチと結合されたスナバ回路と、
前記変圧器と結合されて、あるパルス繰り返し周波数と、あるパルス幅と、１ｋＶより大きいピーク電圧と、連続する高電圧パルス間の、負の勾配を有する電圧部分と、を有する高電圧パルスを発生させる出力と、
を含むナノ秒パルサ。
前記電圧部分は、連続するパルス間の期間の５０％超を含む、請求項１に記載のナノ秒パルサ。
前記電圧部分は、あるパルスの立ち下がり中の屈曲点と、続くパルスの立ち上がり中の屈曲点との間の電圧である、請求項１に記載のナノ秒パルサ。
前記電圧部分は、あるパルスの終了点と、続くパルスの開始点との間の電圧である、請求項１に記載のナノ秒パルサ。
前記高電圧パルスは非正弦波パルスを含む、請求項１に記載のナノ秒パルサ。
前記負の勾配の大きさは１００，０００ｋＶ／ｓより大きい、請求項１に記載のナノ秒パルサ。
前記スナバ回路は、
約７．５ｍΩ～１．２５Ωの抵抗を有するスナバ抵抗器と、
約２μＦ～３５μＦのキャパシタンスを有するスナバキャパシタと、
を含む、
請求項１に記載のナノ秒パルサ。
前記パルス幅は、約１００～５００ｎｓの継続時間を有する、請求項１に記載のナノ秒パルサ。
プラズマチャンバと、
前記プラズマチャンバと結合されて、前記プラズマチャンバに高電圧パルスを導入する、請求項１に記載のナノ秒パルサと、
を含む半導体処理システム。
前記プラズマチャンバ内の少なくとも１つの点で測定された、連続する２つの高電圧パルスの間の電圧部分は、１Ｖ／ｎｓより小さく変化する、請求項９に記載の半導体処理システム。
前記プラズマチャンバは、約２０ｎＦより小さいキャパシタンスを有するチャックを含む、請求項９に記載の半導体処理システム。
前記負の勾配は、大きさが、前記プラズマチャンバ内で発生するイオン電流と前記プラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号が前記比の反対である、請求項９に記載の半導体処理システム。
前記負の勾配の大きさは、イオン電流に起因する、前記プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺する、請求項９に記載の半導体処理システム。
ＤＣ電源と、
変圧器であって、
変圧器コアと、
前記変圧器コアの少なくとも一部分に巻き付けられた一次巻線であって、第１のリード及び第２のリードを有する前記一次巻線と、
前記変圧器コアの少なくとも一部分に巻き付けられた二次巻線と、
を含む前記変圧器と、
前記一次巻線の前記第１のリードと電気的に結合されたドループ補償回路と、
前記ドループ補償回路及び前記ＤＣ電源と電気的に接続された第１のスイッチと、
前記一次巻線の前記第２のリードと前記ＤＣ電源とに電気的に接続された第２のスイッチであって、前記第１のスイッチと前記第２のスイッチは異なる時間間隔で開閉される、前記第２のスイッチと、
前記変圧器の前記二次巻線と電気的に結合されたパルシング出力であって、前記パルシング出力は高電圧バイポーラパルスを出力し、前記高電圧バイポーラパルスは、ピークツーピーク電圧が１ｋＶより大きく、連続する高電圧バイポーラパルス間の電圧部分が負の勾配を有する、前記パルシング出力と、
を含むパルス発生器。
前記パルシング出力は、パルス周波数が１ｋＨｚより高いバイポーラパルスを出力する、請求項１４に記載のパルス発生器。
前記電圧部分は、連続する高電圧バイポーラパルス間の期間の５０％超を含む、請求項１４に記載のパルス発生器。
前記電圧部分は、ある高電圧バイポーラパルスの立ち下がり中の屈曲点と、続く高電圧バイポーラパルスの立ち上がり中の屈曲点との間の電圧である、請求項１４に記載のパルス発生器。
前記電圧部分は、ある高電圧バイポーラパルスの終了点と、続く高電圧バイポーラパルスの開始点との間の電圧である、請求項１４に記載のパルス発生器。
前記負の勾配の大きさは１００，０００ｋＶ／ｓより大きい、請求項１４に記載のパルス発生器。
前記ドループ補償回路は、電流が前記第１のスイッチ及び前記変圧器を通って流れることを可能にするようにバイアスされたドループダイオードを含む、請求項１４に記載のパルス発生器。
前記ドループ補償回路は、直列に配列されて前記ドループダイオードの両端に電気的に結合された第１のインダクタ及び第１の抵抗器を含む、請求項２０に記載のパルス発生器。
前記第１のインダクタは、インダクタンスが約１００μＨより小さい、請求項２１に記載のパルス発生器。
前記第１の抵抗器は、抵抗が約５Ωより小さい、請求項２１に記載のパルス発生器。
前記ドループ補償回路は更に、前記ドループダイオードと前記一次巻線の前記第１のリードとに電気的に結合された第２のインダクタを含む、請求項２１に記載のパルス発生器。
前記第２のインダクタは、インダクタンスが約５０ｎＨより小さい、請求項２４に記載のパルス発生器。
更に、直列に配列された第３の抵抗器及び第３のインダクタを、前記第２のスイッチと前記一次巻線の前記第２のリードとの間に含む、請求項２４に記載のパルス発生器。
前記第３のインダクタは、インダクタンスが約３５ｎＨより小さい、請求項２６に記載のパルス発生器。
前記第３の抵抗器は、抵抗が約１Ωより小さい、請求項２６に記載のパルス発生器。
プラズマチャンバと、
前記プラズマチャンバと結合されて、前記プラズマチャンバに高電圧パルスを導入する、請求項１４に記載のパルス発生器と、
を含む半導体処理システム。
前記プラズマチャンバ内の少なくとも１つの点で測定された、連続する２つの高電圧パルスの間の電圧部分は、１Ｖ／ｎｓより小さく変化する、請求項２９に記載の半導体処理システム。
前記プラズマチャンバは、約２０ｎＦより小さいキャパシタンスを有するチャックを含む、請求項２９に記載の半導体処理システム。
前記負の勾配は、大きさが、前記プラズマチャンバ内で発生するイオン電流と前記プラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号が前記比の反対である、請求項２９に記載の半導体処理システム。
前記負の勾配の大きさは、イオン電流に起因する、前記プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺する、請求項２９に記載の半導体処理システム。
変圧器であって、
変圧器コアと、
前記変圧器コアの少なくとも一部分に巻き付けられた一次巻線であって、第１のリード及び第２のリードを有する前記一次巻線と、
前記変圧器コアの少なくとも一部分に巻き付けられた二次巻線と、
を含む前記変圧器と、
フルブリッジ構成で配列された複数のスイッチであって、前記複数のスイッチのうちの第１の部分が、ドループ補償回路及び前記ＤＣ電源に電気的に接続されており、前記複数のスイッチのうちの第２の部分が、前記一次巻線の前記第２のリードと前記ＤＣ電源とに電気的に接続されており、前記複数のスイッチのうちの前記第１の部分と前記複数のスイッチのうちの前記第２の部分は異なる時間間隔で開閉される、前記複数のスイッチと、
前記複数のスイッチのうちの前記第１の部分、及び／又は前記複数のスイッチのうちの前記第２の部分と、前記変圧器と、の間に電気的に配列された前記ドループ補償回路と、
前記変圧器の前記二次巻線と電気的に結合されたパルシング出力であって、前記パルシング出力は第１の高電圧バイポーラパルスを出力し、前記第１の高電圧バイポーラパルスは、ピークツーピーク電圧が約１ｋＶより大きく、パルス周波数が１ｋＨｚより高く、連続する高電圧バイポーラパルス間の電圧部分が負の勾配を有する、前記パルシング出力と、
を含むパルス発生器。
前記電圧部分は、連続する高電圧バイポーラパルス間の期間の５０％超を含む、請求項３４に記載のパルス発生器。
前記電圧部分は、ある高電圧バイポーラパルスの立ち下がり中の屈曲点と、続く高電圧バイポーラパルスの立ち上がり中の屈曲点との間の電圧である、請求項１４に記載のパルス発生器。
前記電圧部分は、ある高電圧バイポーラパルスの終了点と、続く高電圧バイポーラパルスの開始点との間の電圧である、請求項３４に記載のパルス発生器。
前記負の勾配の大きさは１００，０００ｋＶ／ｓより大きい、請求項３４に記載のパルス発生器。
前記ドループ補償回路は、電流が前記第１のスイッチ及び前記変圧器を通って流れることを可能にするようにバイアスされたドループダイオードを含む、請求項３４に記載のパルス発生器。
前記パルシング出力はバイポーラパルスを出力し、前記バイポーラパルスは、ピークツーピーク電圧が前記第１の高電圧バイポーラパルスのピークツーピーク電圧より小さく、約５００Ｖより大きく、パルス周波数が１ｋＨｚより大きい、請求項３４に記載のパルス発生器。
前記ドループ補償回路は、
前記複数のスイッチのうちの前記第１の部分から前記第１のリードに向けてバイアスされたダイオードと、
前記ダイオードと前記第１のリードとの間に配置された第１の抵抗器と、
第１のインダクタと、
前記前記第１のインダクタと直列に配置されて、前記ダイオードの両端と電気的に結合された第２の抵抗器と、
を含む、請求項３４に記載のパルス発生器。
前記第１のインダクタは、インダクタンスが約１００μＨより小さい、請求項４１に記載のパルス発生器。
前記第１の抵抗器は、抵抗が約５Ωより小さい、請求項４１に記載のパルス発生器。
前記第２の抵抗器は、抵抗が約５Ωより小さい、請求項４１に記載のパルス発生器。
更に、直列に配列された第２のインダクタ及び第３の抵抗器を、前記複数のスイッチのうちの前記第２の部分と前記第２のリードとの間に含む、請求項４１に記載のパルス発生器。
プラズマチャンバと、
前記プラズマチャンバと結合されて、前記プラズマチャンバに高電圧パルスを導入する、請求項３４に記載のパルス発生器と、
を含む半導体処理システム。
前記プラズマチャンバ内の少なくとも１つの点で測定された、連続する２つの高電圧パルスの間の電圧部分は、１Ｖ／ｎｓより小さく変化する、請求項４６に記載の半導体処理システム。
前記プラズマチャンバは、約２０ｎＦより小さいキャパシタンスを有するチャックを含む、請求項４６に記載の半導体処理システム。
前記負の勾配は、大きさが、前記プラズマチャンバ内で発生するイオン電流と前記プラズマチャンバのチャックキャパシタンスとの比とほぼ同じであって、符号が前記比の反対である、請求項４６に記載の半導体処理システム。
前記負の勾配の大きさは、イオン電流に起因する、前記プラズマチャンバ内のウェーハ上の電圧低下をほぼ相殺する、請求項４６に記載の半導体処理システム。