JP2023544504A - 改善されたインターフェーシング特性用の金属構造を有する超伝導フレックス回路基板 - Google Patents

改善されたインターフェーシング特性用の金属構造を有する超伝導フレックス回路基板 Download PDF

Info

Publication number
JP2023544504A
JP2023544504A JP2023517769A JP2023517769A JP2023544504A JP 2023544504 A JP2023544504 A JP 2023544504A JP 2023517769 A JP2023517769 A JP 2023517769A JP 2023517769 A JP2023517769 A JP 2023517769A JP 2023544504 A JP2023544504 A JP 2023544504A
Authority
JP
Japan
Prior art keywords
layer
flex circuit
circuit board
superconducting
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023517769A
Other languages
English (en)
Inventor
ジョン・マルティニス
ボブ・ベンジャミン・バックリー
シャオジュン・トレント・フアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of JP2023544504A publication Critical patent/JP2023544504A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/80—Quantum programming, e.g. interfaces, languages or software-development kits for creating or handling programs capable of running on quantum computers; Platforms for simulating or accessing quantum computers, e.g. cloud-based quantum computing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

フレックス回路基板は、量子計算システムで信号を送信する際に使用され得る。フレックス回路基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層の表面上に配置された少なくとも１つの超伝導層とを含み得る。少なくとも１つの超伝導層は、超伝導材料を含み得る。超伝導材料は、約３ケルビン未満の温度で超伝導になり得る。フレックス回路基板は、少なくとも１つの超伝導層上に電気めっきされた少なくとも１つの金属構造を有し得る。

Description

優先権の主張
本出願は、参照により本明細書に組み込まれる、２０２０年９月１６日に出願された、「Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ Ｆｌｅｘ Ｃｉｒｃｕｉｔ Ｂｏａｒｄｓ ｈａｖｉｎｇ Ｍｅｔａｌ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｉｍｐｒｏｖｅｄ Ｉｎｔｅｒｆａｃｉｎｇ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ」と題された米国仮出願第６３／０７９，２６３号の優先権の利益を主張する。
本開示は、概して量子計算システムに関し、より具体的には、量子計算アプリケーションの改善されたインターフェーシング特性用の金属構造を有する超伝導フレックス回路基板に関する。
量子計算は、基底状態の重ね合わせやエンタングルメントなどの量子効果を利用して、古典的デジタルコンピュータよりも効率的に特定の計算を実行する計算方法である。情報を「１」または「０」などのビットの形で保存および操作するデジタルコンピュータとは対照的に、量子計算システムは、量子ビット（「キュービット」）を使用して情報を操作できる。キュービットは、複数の状態の重ね合わせを可能にする量子デバイスを指すことができ、例えば、「０」と「１」の両方の状態のデータ、および／または複数の状態でのデータ自体の重ね合わせを指す。従来の用語によれば、量子系における「０」と「１」の状態の重ね合わせは、例えば、ａ｜０〉＋ｂ｜１〉として表すことができる。デジタルコンピュータの「０」と「１」の状態は、キュービットのそれぞれ｜０〉と｜１〉の基底状態に類似している。
本開示の実施形態の態様および利点は、以下の説明で部分的に説明されるか、または説明から学ぶことができ、または実施形態の実践を通じて学ぶことができる。
本開示の１つの例示的な態様は、量子計算システムにおいて信号を送信する際に使用するフレックス回路基板を対象とする。フレックス回路基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層の表面上に配置された少なくとも１つの超伝導層とを備えていてもよい。少なくとも１つの超伝導層は、超伝導材料を含んでいてもよい。超伝導材料は、約３ケルビン未満の温度で超伝導になり得る。フレックス回路基板は、少なくとも１つの超伝導層上に電気めっきされた少なくとも１つの金属構造を有していてもよい。
本開示の別の例示的な態様は、量子計算システムで信号を送信する際に使用するフレックス回路基板を作成する方法を対象とする。本方法は、第１の誘電体層の第１の側面に第１の超伝導層を堆積させるステップを含み得る。本方法は、第１の超伝導層上に第１の金属膜を堆積させるステップを含んでいてもよい。本方法は、第１の金属膜の第１の除去部分を除去し、第１の金属膜の第１の残りの部分を残すために、第１の金属膜をエッチングするステップを含んでいてもよい。本方法は、第１の超伝導層上に配置された第１の金属膜の第１の残りの部分上に金属構造を電気めっきするステップを含んでいてもよい。
本開示の別の例示的な態様は、フレックス回路基板を含む量子計算システムを操作する方法を対象とする。本方法は、１つまたは複数の古典的プロセッサによって、１つまたは複数の超伝導信号線に制御パルスを送信するステップを含み得る。１つまたは複数の超伝導信号線は、１つまたは複数のフレックス回路基板に配置されていてもよい。１つまたは複数のフレックス回路基板は、１つまたは複数の超伝導信号線上に電気めっきされた少なくとも１つの金属構造を含んでいてもよい。本方法は、１つまたは複数の信号線によって、１つまたは複数のフレックス回路基板を介して制御パルスを１つまたは複数の量子計算装置に送信するステップを含んでいてもよい。本方法は、１つまたは複数の量子計算装置によって、制御パルスを適用して、制御パルスに少なくとも部分的に基づいて少なくとも１つの量子演算を実施するステップを含んでいてもよい。
本開示の他の態様は、様々なシステム、装置、非一時的コンピュータ可読媒体、ユーザ相互接続、および電子装置を対象とする。
本開示の様々な実施形態のこれらおよび他の特徴、態様、および利点は、以下の説明および添付の特許請求の範囲を参照してよりよく理解されるであろう。本明細書に組み込まれ、その一部を構成する添付の図面は、本開示の例示的な実施形態を示し、説明とともに、関連する原理を説明するのに役立つ。
当業者を対象とする実施形態の詳細な議論は、添付の図面を参照する明細書に記載されている。
本開示の例示的な実施形態による例示的な量子計算システムを示す図である。 本開示の例示的な実施形態による例示的な量子計算システムを示す図である。 本開示の例示的な実施形態による例示的な量子計算システムを示す図である。 本開示の例示的な実施形態による例示的なフレックス回路基板の断面図である。 本開示の例示的実施形態による例示的なフレックス回路基板の断面図である。 本開示の例示的な実施形態による例示的なフレックス回路基板の断面図である。 本開示の例示的な実施形態による製造プロセスの様々なステージにおけるフレックス回路基板を示す図である。 量子計算システムで信号を送信する際に使用するフレックス回路基板を作成する例示的な方法を示す図である。 本開示の例示的な実施形態によるフレックス回路基板を含む量子計算システムを操作する例示的な方法を示す図である。
本開示の例示的な態様は、改善された信号伝送を有する量子計算システムに有用な超伝導フレックス回路基板などの超伝導フレックス回路基板を対象とする。量子計算における課題の１つは、量子ハードウェア（例えば、キュービット）を含む過冷却量子システムと、古典的計算システム（例えば、バイナリ計算システム）との間の通信に関連している。量子計算システムは、古典的計算システムによって少なくとも部分的に制御できる。古典的計算システムは、量子ハードウェアから分離しておくことができる。例えば、量子ハードウェアは、真空チャンバ内（例えば、真空チャンバによって形成される真空内）に配置することができ、および／または古典的計算システムは、真空チャンバの外側（例えば、真空チャンバによって形成された真空の外側）に配置することができる。真空チャンバは、ほぼ室温で動作し得る古典的計算システムと、ほぼ絶対零度（例えば、約１０ミリケルビン未満）で動作し得る量子ハードウェアとの間に温度勾配を提供し得る。
量子計算システムでは、量子ゲート操作および／または量子状態測定を正確かつ確実に実装するために、古典的計算システムと量子システム（例えば、キュービット）との間の高速で堅牢な通信が必要になる場合がある。この要件に対処するために、多くのシステムでは、古典的計算システムと量子システムとの間にワイヤなどの物理的な信号線を使用している。
量子ハードウェアの複雑さが増すと（例えば、キュービットの数が増えるなど）、古典的な計算システムと量子ハードウェアの間の物理的な信号線を管理するという課題が生じる可能性がある。例えば、場合によっては、各キュービットは、キュービットとの間で信号を送信するために１つまたは複数の信号線を必要とする場合がある。例えば、必要な信号線の数は、量子システム内のキュービットの数に比例して、線形を超えない場合でも、少なくともほぼ線形に増加する可能性がある。例えば、場合によっては、信号線の一部またはすべてが多重化されている場合でも、各キュービットに４つの信号線が必要になることがある。したがって、量子ハードウェアの密度の増加は、信号線と、量子ハードウェア、真空チャンバの端（例えば、入口）、様々な冷却ステージのフィードスルー、および／またはその他の構成要素、などの量子計算システムの構成要素との間で必要とされる信号線および／または相互接続の密度の増加に寄与する可能性がある。さらに、量子ハードウェアの複雑さが増すと、クロストーク、ノイズ、干渉などの影響を受けやすくなる可能性がある。したがって、信号ラインは、熱伝導率、ノイズおよび／またはクロストークの堅牢性など、他の考慮事項に対して十分な性能を提供する必要がある。
一例として、多くの量子計算アプリケーションは、約３ケルビン未満など、ほぼ絶対零度または約０ケルビン付近の温度で超伝導性またはゼロ電気抵抗を達成する超伝導キュービットを採用している。したがって、量子計算に関連する課題の１つは、超伝導キュービットを備えた量子ハードウェアを、超伝導キュービットが超伝導性を達成する温度まで冷却することを含む。例えば、場合によっては、超伝導キュービットは、約０．０２ケルビンまたは２０ミリケルビン（ｍＫ）未満など、約０．１ケルビン（Ｋ）未満に冷却する必要がある。通常、古典的計算システムは、量子ハードウェアよりも高い温度、例えばほぼ室温に維持できる。物理的な信号線が量子ハードウェアに接続され、したがって、古典的計算システムと量子ハードウェアとの間に熱伝導体を形成する場合がある。物理的な信号線は、量子ハードウェアおよび／または量子計算システムの他の構成要素を冷却するように構成された冷却システム（極低温冷却システムなど）の効率を低下させる可能性がある。したがって、信号線が１本でも冷却要件を増加させる可能性があるが、量子ハードウェアの複雑さが増し続けるにつれて、この問題はより深刻になる可能性がある。したがって、量子ハードウェアを古典的計算システムに結合する信号線は、望ましくは、物理的に小さく（例えば、高密度に配置）、低熱負荷を提供し、低電気散逸を提供し、および／または他の望ましい熱特性を提供することができる。
別の例として、信号線からの信号でキュービットを正確に駆動することが望ましい場合がある。例えば、量子計算システムの構成要素からの信号反射は、量子ハードウェアのパフォーマンスに悪影響を及ぼす可能性がある。したがって、信号線は望ましくは低い反射率（例えば、約４０ｄＢ未満）を有することができる。追加的におよび／または代替的に、信号線は、制御信号が信号線を介して正確に送信されるように、望ましくは低歪み（例えば、パルス歪み）を提供することができる。低歪みの信号線は、改善された正確な制御信号の実装および／または量子ハードウェアでの量子アルゴリズムの実行および／または量子ハードウェアからの正確な読み出しを提供できる。追加的におよび／または代替的に、信号線は、別個の信号線および／または他の構成要素との間のクロストークを低く（例えば、約８０ｄＢ未満）提供することが望ましい。低クロストークを提供する信号線は、１つのキュービットを対象とした信号線上の信号が他のキュービットから分離され、および／または追加の信号線ごとにノイズの低減に寄与するなど、改善された分離キュービット通信を提供できる。
別の例として、ノイズおよび／またはその他の外的要因が量子計算システムのパフォーマンスに影響を与える可能性がある。量子ハードウェアを古典的計算システムに結合する信号線は、量子ハードウェアの環境で干渉をほとんど与え得ないことが望ましい。例えば、信号線は熱光子をほとんどまたはまったく放出しないことが望ましく、および／または量子ハードウェアの動作を妨げる可能性のある他の要因に寄与する可能性がある。それに加えて、および／または代わりに、量子計算システムは、望ましくは、外部の熱光子、信号ノイズ、および／または他の外部要因が量子ハードウェアの動作に干渉するのをブロックすることができる（例えば、フィルタリングを提供することによって）。
したがって、一部の量子計算システムは、１つまたは複数の信号線を含む１つまたは複数のフレックス回路基板を含むことができる。フレックス回路基板は、１つまたは複数の信号線によって（例えば、真空チャンバを介して）信号を送信して、１つまたは複数の古典的プロセッサを量子ハードウェアに結合するように構成できる。フレックス回路基板は、複数の信号線を含むことができ、分離の改善、熱伝導率の低下、および／またはスケーラビリティの改善を提供することに加えて、大幅に改善された信号線密度を提供することができる。例えば、古典的プロセッサを量子ハードウェアに結合するためのフレックス回路基板を含めることで、現在の量子計算システムで達成されおよび／または将来の量子計算システムで期待されるますます多くのキュービットに確実にスケーリングするインフラストラクチャを提供できる。
量子計算システムにフレックス回路基板を含めると、量子計算システム内で改善された信号通信を提供できる。さらに、フレックス回路基板は、特に量子計算システムのより低温の領域で信号通信をさらに改善するために、約３ケルビン未満の温度で超伝導を経験する材料などの超伝導材料を含んでいてもよい。ただし、フレックス回路基板間のインターフェーシングは、いくつかの超伝導材料を含めることによって複雑になる可能性がある。例えば、別個のフレックス回路基板などの超伝導材料を含む構成要素間に高品質の電気接点を形成する際に困難に遭遇する可能性がある。一例として、多くの超伝導材料は、例えば信号線間の正確な相互接続を容易に形成するのに十分な可鍛性および／またはその他の点で適していない可能性がある。
本開示の例示的な態様によるシステムおよび方法は、これらおよび／または他の問題に対する解決策を提供することができる。本開示の例示的な態様によれば、量子計算システムで信号を送信する際に使用するフレックス回路基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層の表面に配置された少なくとも１つの超伝導層とを含み得る。少なくとも１つの超伝導層は、超伝導材料を含んでいてもよい。例えば、超伝導材料は、約１ケルビンなど、約２０ミリケルビンなど、約３ケルビン未満の温度で超伝導であり得る。一例として、超伝導材料はニオブであってもよい。いくつかの実施形態では、誘電体層はポリイミドを含んでいてもよい。
フレックス回路基板は、少なくとも１つの超伝導層上に電気めっきされた少なくとも１つの金属構造を有していてもよい。例えば、金属構造は相互接続パッドであってもよい。相互接続パッドは、別のフレックス回路基板、ワイヤなどによる超伝導層への外部結合を可能にし得る。相互接続パッドは、超伝導層内の信号線など、超伝導層とのインターフェーシングを改善し得る。例えば、相互接続パッドは、超伝導層の少なくとも１つの信号線に結合するように構成することができる。いくつかの実施形態では、少なくとも１つの超伝導層は、第１の端部と、反対側の第２の端部とを有する。少なくとも１つの超伝導層の第１の端部に第１の相互接続パッドを配置することができ、少なくとも１つの超伝導層の第２の端部に第２の相互接続パッドを配置することができる。追加的におよび／または代替的に、いくつかの実施形態では、金属構造はビアプレートであってもよい。ビアプレートは、フレックス回路基板の少なくとも一部を通って延在するビアを被覆するか、または被覆を提供することができる。例えば、ビアプレートは、少なくとも１つの誘電体層および少なくとも１つの超伝導層を通って延在するビアを被覆することができる。いくつかの実施形態では、少なくとも１つの金属構造は銅を含んでいてもよい。
いくつかの実施形態では、少なくとも１つの接着層を、少なくとも１つの超伝導層と少なくとも１つの金属構造との間に配置することができる。例えば、接着層は、少なくとも１つの金属構造を電気めっきする前に接着層を堆積させることによって形成される金属構造の一部など、金属構造の一部であってもよい。追加的におよび／または代替的に、接着層は、金属構造を超伝導層に接着するように構成された追加の接着層であってもよい。いくつかの実施形態では、少なくとも１つの接着層は、堆積された金属膜をエッチングすることによって形成される。接着層は、例えば、銅、チタンなどの任意の適切な材料によって形成することができる。
いくつかの実施形態では、超伝導層は、第１の接地層、第２の接地層、および第１の接地層と第２の接地層との間に配置された信号線層を含んでいてもよい。信号線層は、１つまたは複数の信号線を含んでいてもよい。追加的におよび／または代替的に、誘電体層は、第１の接地層と信号線層との間に配置された第１の誘電体層と、第２の接地層と信号線層との間に配置された第２の誘電体層とを含んでいてもよい。いくつかの実施形態では、金属構造は、第１の接地層、第２の接地層、および／または信号線層の各端に配置された複数の相互接続パッドを含んでいてもよい。いくつかの実施形態では、少なくとも１つの金属構造はビアプレートを含んでいてもよい。ビアプレートは、第１の接地層、第１の誘電体層、信号線層、第２の誘電体層、および第２の接地層を通って延在するビアを被覆することができる。
本開示の別の例示的な態様は、量子計算システムで信号を送信する際に使用するフレックス回路基板を作成する方法を対象とする。本方法は、誘電体層（例えば、第１の誘電体層）の第１の側面上に超伝導層（例えば、第１の超伝導層）を堆積させるステップを含み得る。例えば、いくつかの実施形態では、超伝導層は、接地層および／または１つまたは複数の信号線を含む超伝導信号線層であってもよい。超伝導層は、約３ケルビン未満、約１ケルビンなど、約２０ミリケルビンなどの温度で超伝導する材料などの超伝導材料であってもよいし、またはそれを含んでいてもよい。一例として、超伝導材料はニオブであるか、ニオブを含んでいてもよい。誘電体層は、ポリイミドなどの可撓性の誘電体材料など、任意の適切な誘電体材料であってもよい。
本方法は、超伝導層上に金属膜（例えば、第１の金属膜）を堆積させるステップを含んでいてもよい。例えば、金属膜は、超伝導層の表面全体など、最終的な金属構造よりも広い領域にわたって堆積され得る。金属膜は、少なくとも１つの層を含んでいてもよい。一例として、金属膜は、最終的な金属構造と同じ材料であってもよい。一例として、金属膜は銅であるか、銅を含んでいてもよい。例えば、金属膜は、堆積によって形成される最終的な金属構造の第１の部分であってもよい。金属膜は、汚染物質（例えば、酸化物）の形成を防止し、および／または金属構造を超伝導層に接着させる働きをすることができる。追加的におよび／または代替的に、金属膜は、チタンなど、最終的な金属構造とは異なる材料を有する追加の接着層を含んでいてもよい。追加の接着層は、金属構造および／または金属フィルムの超伝導層への接着を改善し得る。
本方法は、金属膜の除去部分（例えば、第１の除去部分）を除去し、金属膜の残りの部分（例えば、第１の残りの部分）を残すために、金属膜をエッチングするステップを含んでいてもよい。例えば、金属膜の除去された部分のみがエッチングされるように、金属膜の残りの部分をマスクすることができる。金属膜の除去された部分は、金属膜の残りの部分が金属構造とほぼ同じサイズ、形状、および／または面積になるようにエッチングされてもよい。例えば、エッチングは、金属膜の不要な領域を除去することができる。
本方法は、金属膜の残りの部分の上に金属構造（例えば、第１の金属構造）を電気めっきするステップを含んでいてもよい。例えば、金属構造の一部を最初に金属膜として形成することができ、金属構造の第２の部分を金属膜の上に電気めっきすることによって形成することができる。このようにして、金属構造を超伝導層内の超伝導材料に付着させることができ、これにより、超伝導層との改善されたインターフェーシングを提供できる。金属構造は、銅などの任意の適切な材料で形成することができる。金属構造は、例えば、相互接続パッド、ビアプレート、および／または任意の他の適切な金属構造であってもよい。
本方法は、フレックス回路基板の任意の適切な数の層に対して繰り返されてもよい。一例として、本方法は、第１の誘電体層の第２の側面に第２の超伝導層を堆積させるステップをさらに含んでいてもよい。例えば、第１の超伝導層が接地層であってもよく、第２の超伝導層が信号線層であってもよい。第１の誘電体層の第２の側面は、第１の誘電体層の第１の側面の反対側にあってもよい。本方法は、第２の超伝導層上に第２の金属膜を堆積させるステップをさらに含んでいてもよい。本方法はさらに、第２の金属膜の第２の除去部分を除去し、第２の金属膜の第２の残りの部分を残すために、第２の金属膜をエッチングするステップを含んでいてもよい。本方法は、第２の超伝導層上に配置された第２の金属膜の第２の残りの部分上に第２の金属構造を電気めっきするステップをさらに含んでいてもよい。本方法は、第２の超伝導層上に第２の誘電体層を堆積させるステップをさらに含んでいてもよい。本方法は、第２の誘電体層上に第３の超伝導層を堆積させるステップをさらに含んでいてもよい。例えば、第３の超伝導層は第２の接地層であってもよい。本方法は、第３の超伝導層上に第３の金属膜を堆積させるステップをさらに含んでいてもよい。本方法は、第３の金属膜の第３の除去部分を除去し、第３の金属膜の第３の残りの部分を残すために、第３の金属膜をエッチングするステップをさらに含んでいてもよい。本方法はさらに、第３の超伝導層上に配置された第３の金属膜の第３の残りの部分上に第３の金属構造を電気めっきするステップを含んでいてもよい。このようにして、本方法は、２つの接地層および信号線層のそれぞれのための相互接続パッドおよび／またはビアプレートを含む超伝導フレックス回路基板を提供することができる。
いくつかの実施形態では、ビア用の金属構造を提供するために、本方法は、各層（例えば、誘電体層、接地層、および／または信号線）を通るビアをエッチングし、ビアの内面に金属膜を堆積させるステップを含んでいてもよい。次いで、金属構造（例えば、ビアプレート）を、ビアの内面の金属膜上に電気めっきすることができる。このようにして、金属フィルムおよび／または金属構造は、各層を貫通することができる。
いくつかの実施形態では、本方法は、フレックス回路基板を酸素にさらすことなく実行され得る。例えば、いくつかの実施形態では、超伝導層上に第１の金属膜を堆積させることは、超伝導層を酸素に曝露することなく実行される。一例として、超伝導層および誘電体層を含むフレックス回路基板は、第１の金属膜を堆積させる前に真空中に配置されてもよい。真空は、酸素汚染のリスクが取り除かれるまで、例えば、金属構造がうまく電気めっきされるまで維持されてもよい。
本明細書で使用するとき、「フレックス回路基板」は、少なくとも１つのほぼ平面の基板（例えば、層状基板）、または、１つまたは複数の信号線が形成またはそうでなければ配置され、少なくとも１つの平面で可撓性を有する他の支持体を含む基板を指す。本明細書で使用するとき、「可撓性」とは、壊れることなく変形する（例えば、機械的応力などを受ける）能力を指す。例えば、長方形のフレックス回路基板は、長方形のフレックス回路基板の最大表面に沿って可撓性を有していてもよい。長方形のフレックス回路基板は、そのエッジの少なくとも一部に沿って可撓性および／または剛性を有していてもよい。可撓性は、フレックス回路基板および／またはフレックス回路基板の層が形成される材料（例えば、銅、銅合金、ニオブ、アルミニウムなどの金属、誘電体材料、非金属、ポリマー、ゴムなど）の特性として達成されてもよいし、フレックス回路基板のヒンジおよび／またはセグメント化（例えば、剛性部分のヒンジおよび／またはセグメント化）によって達成されてもよいし、および／または任意のその他の適切な方法によって達成されてもよい。基板は、厳密に平面であってもよいし（例えば、長さおよび幅にわたって実質的に線形の断面を有する）、および／または、少なくとも１つの断面で基板が曲がったり、しわになっていたり、または、そうでなくても非直線的であるが、全体的に、長さと幅よりも大幅に小さい（例えば、約１０％未満の）深さを有する形状を表すという意味において、ほぼ平面であってもよい。
いくつかの実施形態では、フレックス回路基板は、少なくとも１つの接地層を含んでいてもよい。接地層は、最大表面に沿った外面など、フレックス回路基板の外面を形成し得る。いくつかの実施形態では、フレックス回路基板は、２つの平行で離間した接地層などの２つの接地層を含んでいてもよい。例えば、２つの接地層は、フレックス回路基板の両方の最大の外面を形成し得る。接地層は、接地層の片側の信号線を、接地層の別の側の干渉信号から（例えば、他の層、他の基板、環境などの信号線から）分離するための電気的絶縁層として機能する。例えば、接地層は、接地および／または他の適切な接地に結合されていてもよい。
接地層は、任意の適切な導電性材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、接地層は、約３ケルビン未満、約１ケルビンなど、約２０ミリケルビンなどの温度で超伝導性を達成する超伝導材料などの超伝導材料を含む超伝導接地層であってもよいし、または超伝導接地層を含んでいてもよい。例として、接地層は、ニオブ、スズ、アルミニウム、二硫化モリブデン、ＢＳＣＣＯ、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、接地層は、信号線を通過することによって信号が実質的に変化しないように、低抵抗、低反射率、低歪みなどの高い信号伝達性能特性を有する材料であってもよいし、またはそれを含んでいてもよい。例として、接地層は、銅、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、接地層は、例えば、銅、銅合金などの適切に高いおよび／または低い熱伝達などの望ましい熱特性を有する材料であってもよいし、またはそれらを含んでいてもよい。
いくつかの実施形態では、フレックス回路基板は、少なくとも１つの誘電体層を含んでいてもよい。誘電体層は、誘電体ポリマーなどの任意の適切な誘電体材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、誘電体層は、可撓性の誘電体材料であってもよいし、またはそれを含んでいてもよい。一例として、誘電体層は、ポリイミドであってもよいし、またはそれを含んでいてもよい。誘電体層の少なくとも一部は、接地層の内面の少なくとも一部の上に形成されてもよいし、またはそうでなければ近接して配置されてもよい。例えば、いくつかの実施形態では、接地層の内面を誘電体層の外面と組み合わせることができる。さらに、いくつかの実施形態では、２つの誘電体層の内面を、それらの間に配置された信号線と組み合わせることができる。
フレックス回路基板は、１つまたは複数の信号線を含んでいてもよい。１つまたは複数の信号線は、少なくとも１つの誘電体層の表面（例えば、内面）上に配置されていてもよい。一例として、いくつかの実装形態では、１つまたは複数の信号線を、２つの誘電体層の対向する内面の間に配置することができる。信号線は、任意の適切な導電性材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、信号線は、約３ケルビン未満、約１ケルビンなど、約２０ミリケルビンなどの温度で超伝導性を達成する超伝導材料などの超伝導材料を含む超伝導信号線であってもよいし、または超伝導信号線を含んでいてもよい。例として、信号線は、ニオブ、スズ、アルミニウム、二硫化モリブデン、ＢＳＣＣＯ、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、信号線は、高い信号伝達性能特性を有する材料であってもよいし、またはそれを含んでいてもよい。例として、信号線は、銅、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、信号線は、例えば、銅、銅合金などの望ましい熱特性を有する材料であってもよいし、またはそれらを含んでいてもよい。
いくつかの実施形態では、フレックス回路基板は、１つまたは複数のビアを含んでいてもよい。例えば、ビアは、接地層、誘電体層、および／または信号線を通って延在し得る。ビアは、信号線の分離を改善するのに役立つ。いくつかの実施形態では、ビアは、ビアに沿って延在するビアプレートでめっきすることができる。いくつかの実施形態では、ビアプレートは、銅などの導電性材料であってもよいし、または導電性材料を含んでいてもよい。
本開示の例示的な態様によるシステムおよび方法は、多くの技術的効果および利点を提供することができる。例えば、本開示の例示的な態様によるシステムおよび方法は、フレックス回路基板の超伝導材料上に形成される金属構造を提供して、超伝導材料との改善されたインターフェーシングを提供することができる。金属構造は、超伝導材料とのインターフェーシングに役立つ。これにより、例えば、量子計算システムの改善された信号送信特性を提供できる。
本明細書で使用するとき、「約」または「およそ」という用語は、記載された数値と併せて使用され、記載された数値の１０％以内を指すことを意図している。
ここで図面を参照して、本開示の例示的な実施形態をさらに詳細に論じる。
図１は、例示的な量子計算システム１００を示している。例示的なシステム１００は、１つまたは複数の場所にある１つまたは複数の古典的コンピュータまたは量子計算装置上で古典的または量子コンピュータプログラムとして実装されたシステムの一例であり、以下で説明するシステム、構成要素、および技法を実装することができる。図１は、本開示の態様を実施するために使用できる例示的な量子計算システムを示している。当業者は、本明細書で提供される開示を使用して、本開示の範囲から逸脱することなく、他の量子計算構造またはシステムを使用できることを理解するであろう。
システム１００は、１つまたは複数の古典的プロセッサ１０４とデータ通信する量子ハードウェア１０２を含む。例えば、量子ハードウェア１０２は、キュービットを使用して情報を表現および／または操作することができる。キュービットは、「０」と「１」の両方の状態のデータなど、複数の状態の重ね合わせを可能にする任意の適切な量子デバイスであってもよいし、またはそれらを含んでいてもよい。一例として、キュービットは、約１ケルビンなど、２０ｍＫなど、約３ケルビン未満の温度で超伝導性を達成する超伝導材料などの超伝導材料のユニットであってもよいし、または超伝導材料のユニットを含んでいてもよい。
量子ハードウェア１０２は、量子計算を実行するための構成要素を含んでいてもよい。例えば、量子ハードウェア１０２は、量子システム１１０、制御装置１１２、および読み出し装置１１４（例えば、読み出し共振器）を含んでいてもよい。量子システム１１０は、キュービットのレジスタなど、１つまたは複数のマルチレベル量子サブシステムを含んでいてもよい。いくつかの実装形態では、マルチレベル量子サブシステムは、フラックスキュービット、電荷キュービット、トランスモンキュービット、ｇｍｏｎキュービットなどの超伝導キュービットを含んでいてもよい。
古典的プロセッサ１０４は、複数のビットとして表されるデータで動作するプロセッサなどのバイナリプロセッサであってもよい。一例として、ビットは、メモリセル、回路ノードなどの基準点における低電圧（例えば、０Ｖ）と高電圧（例えば、５Ｖ）との間の電圧差によって表すことができる。低電圧は「０」状態に関連付けることができ、高電圧は「１」状態に関連付けることができる。古典的プロセッサ１０４は、古典的プロセッサ１０４の任意の他の適切な機能に加えて、量子ハードウェア１０２を制御するように構成することができる。例えば、古典的プロセッサ１０４は、量子ハードウェア１０２に（例えば、信号線によって）結合することができ、および／または制御信号を送って量子ハードウェア１０２を使用して量子演算を実行するように構成することができる。一例として、古典的プロセッサ１０４は、量子ハードウェア１０２で量子ゲート演算を実施する制御信号を送るように構成することができる（例えば、制御装置１１２によって）。追加的におよび／または代替的に、古典的プロセッサ１０４は、量子ハードウェア１０２に量子状態測定を実行させ、および／または量子状態測定値を古典的プロセッサ１０４に提供させる制御信号を送信するように構成することができる（例えば、読み出し装置１１４によって）。例えば、古典的プロセッサ１０４は、古典的プロセッサ１０４によって解釈可能な量子システム１１０の測定値を受け取ることができる。
システム１００が利用するマルチレベル量子サブシステムのタイプは様々であり得る。例えば、場合によっては、１つまたは複数の超伝導キュービット、例えば、トランスモン、フラックス、ｇｍｏｎ、ｘｍｏｎ、または他のキュービットに取り付けられた１つまたは複数の読み出し装置１１４を含むことが便利であり得る。
量子回路を構築し、１つまたは複数の制御装置１１２に結合された複数の信号線（例えば、図２の信号線１２０）を介して量子システム１１０に含まれるキュービットのレジスタに適用することができる。キュービットのレジスタで動作する例示的な制御装置１１２を使用して、量子論理ゲートまたは量子論理ゲートの回路、例えば、アダマールゲート、制御ＮＯＴ（ＣＮＯＴ）ゲート、制御位相ゲート、Ｔゲート、マルチキュービット量子ゲート、カプラー量子ゲートなどを実装することができる。１つまたは複数の制御装置１１２は、１つまたは複数のそれぞれの制御パラメータ（例えば、１つまたは複数の物理制御パラメータ）を通じて量子システム１１０上で動作するように構成され得る。例えば、いくつかの実装形態では、マルチレベル量子サブシステムは超伝導キュービットであってもよく、制御装置１１２は制御パルスを制御線（例えば、図２の信号線１２０）に供給して磁場を生成し、キュービットの周波数を調整するように構成されてもよい。
量子ハードウェア１０２は、読み出し装置１１４（例えば、読み出し共振器）をさらに含み得る。測定装置を介して得られた測定結果１０８は、処理および分析のために古典的プロセッサ１０４に提供され得る。いくつかの実装形態では、量子ハードウェア１０２は量子回路を含むことができ、制御装置１１２および読み出し装置１１４は、量子ハードウェア１０２に含まれるワイヤを介して送られる物理制御パラメータ（例えば、マイクロ波パルス）を介して量子システム１１０上で動作する１つまたは複数の量子論理ゲートを実装することができる。制御装置のさらなる例は、ＤＡＣが信号を作成する任意波形発生器を含む。
読み出し装置１１４は、量子システム１１０で量子測定を実行し、（例えば、図２の信号線１２０によって）測定結果１０８を古典的プロセッサ１０４に送るように構成することができる。さらに、量子ハードウェア１０２は、古典的プロセッサ１０４から物理制御パラメータ値１０６を指定するデータを（例えば、図２の信号線１２０によって）受信するように構成することができる。量子ハードウェア１０２は、受信した物理制御パラメータ値１０６を使用して、量子システム１１０上の制御装置１１２および読み出し装置１１４の動作を更新することができる。例えば、量子ハードウェア１０２は、制御装置１１２に含まれる１つまたは複数のＤＡＣの電圧強度を表す新しい値を指定するデータを受信することができ、それに応じて量子システム１１０上のＤＡＣの動作を更新することができる。古典的プロセッサ１０４は、例えば、パラメータ１０６の初期セットを指定するデータを量子ハードウェア１０２に送ることによって、量子システム１１０を初期量子状態に初期化するように構成され得る。
読み出し装置１１４は、キュービットなどの量子系の要素の｜０〉および｜１〉状態のインピーダンスの差を利用して、要素の状態（例えば、キュービット）を測定することができる。例えば、読み出し共振器の共振周波数は、キュービットの非線形性により、キュービットが状態｜０〉または状態｜１〉にある場合、異なる値を取ることができる。したがって、読み出し装置１１４から反射されたマイクロ波パルスは、キュービット状態に依存する振幅および位相シフトを運ぶ。いくつかの実装形態では、キュービット周波数でのマイクロ波伝搬を妨げるために、パーセルフィルタを読み出し装置１１４とともに使用することができる。
システム１００は、制御装置１１２を含む。制御装置１１２は、量子ハードウェア１０２を操作することができる。例えば、制御装置１１２は、本開示の例示的な態様に従って制御パルスを生成するように構成された波形発生器を含むことができる。
いくつかの実装形態では、制御装置１１２は、データ処理装置および関連するメモリを含み得る。メモリは、データ処理装置によって実行されると、制御信号をキュービットおよび／または調整可能カプラーに適用するなど、本明細書で説明される１つまたは複数の機能をデータ処理装置に実行させる命令を有するコンピュータプログラムを含むことができる。
図２は、本開示の例示的な実施形態による例示的な量子計算システム１００を示す。図２に示すように、量子システム１１０、制御装置１１２、読み出し装置１１４、および／または図１に関して論じた量子ハードウェア１０２の任意の他の適切な構成要素などであるがこれらに限定されない量子ハードウェア１０２は、極低温冷却システム１３０内に配置することができる。追加的におよび／または代替的に、古典的プロセッサ１０４は、極低温冷却システム１３０の外側に配置することができる。極低温冷却システム１３０は、真空チャンバであってもよいし、または真空チャンバ内に配置されていてもよい。例えば、量子ハードウェア１０２および／または信号線１２０（例えば、フレックス回路基板）は、真空キャニスタに挿入されて真空チャンバを形成するように構成されたチャンバマウントによって支持され得る。例えば、チャンバマウントは、量子ハードウェア１０２を（例えば、真空チャンバによって形成される）真空中に配置するように構成することができる。極低温冷却システム１３０は、真空チャンバ内に温度勾配（例えば、複数の冷却ステージ）を提供するように構成されている。例えば、希釈冷凍機のステージなどの複数の極低温冷却ステージによって温度勾配を形成することができる。希釈冷凍機の例示的なステージは、例えば、第１の中間クランプステージ、第１のステージパルスチューブステージ、第２の中間クランプステージ、第２のステージパルスチューブステージ、静止ステージ、中間熱交換ステージ、混合チャンバステージ、ジュールトムソン冷却ステージ、ヘリウム液化ステージ、および／または希釈冷凍機の他の適切なステージであってもよいし、それを含んでいてもよい。
極低温冷却システム１３０は、量子ハードウェア１０２を冷却するように構成することができる。追加的におよび／または代替的に、古典的プロセッサ１０４は極低温冷却システム１３０によって冷却されない。例えば、古典的プロセッサ１０４は、室温付近の温度（例えば、約３００ケルビン）および／または約１００ケルビンの温度で動作することができ、一方、量子ハードウェア１０２は、ほぼ絶対零度付近の温度（例えば、約１ケルビン未満）で動作し得るため、効果的に動作するために極低温冷却システム１３０による冷却を必要とする可能性がある。
量子計算システム１００は、信号線１２０を含んでいてもよい。信号線１２０は、古典的プロセッサ１０４を量子ハードウェア１０２に結合することができる。例えば、古典的プロセッサ１０４および量子ハードウェア１０２は、任意の他の適切な信号に加えて、図１のパラメータ１０６および／または測定結果１０８を送信するなどの信号通信を行うことができるので、古典的プロセッサ１０４は、信号線１２０によって量子ハードウェア１０２に結合することができる。例えば、本開示の例示的な態様によれば、信号線１２０は、量子ハードウェア１０２と古典的プロセッサ１０４を結合するように構成された、超伝導フレックス回路基板などの１つまたは複数のフレックス回路基板であってもよいし、またはそれらを含んでいてもよい。概して、信号線１２０は物理的接続を含み、量子ハードウェア１０２と古典的プロセッサ１０４との間のより高速かつ／またはより堅牢な通信を可能にする。図２に示されるように、信号線１２０は、極低温冷却システム１３０内に少なくとも部分的に配置されて、量子ハードウェア１０２への結合を提供することができる。信号線１２０の密度の増加（例えば、量子ハードウェア１０２の複雑性の増加に関連する）は、量子計算システム１００を動作させる上で課題を提示する可能性があり、これは、本開示の例示的な態様によるフレックス回路基板を含めることによって軽減することができる。
図３は、本開示の例示的な実施形態による例示的な量子計算システム３００を示す。量子計算システム３００は、１つまたは複数の古典的プロセッサ３０２と、１つまたは複数のキュービットを含む量子ハードウェア３０４とを含んでいてもよい。量子計算システム３００は、量子ハードウェア３０４を支持するように構成されたチャンバマウント３０８と、チャンバマウント３０８を受け取り、量子ハードウェア３０４を真空中に配置するように構成された真空チャンバとを含んでいてもよい。真空チャンバは、真空チャンバの端部（例えば、キャップ３０７）から量子ハードウェア３０４までの冷却勾配を形成することができる。例えば、真空チャンバは、キュービットが超伝導を経験する温度を量子ハードウェア３０４に提供するなど、室温（例えば、約３００ケルビン）などの第１の温度から、絶対零度またはほぼ絶対零度（例えば、約１０ミリケルビン）などの第２の温度までの冷却勾配を形成することができる。いくつかの実施形態では、冷却勾配は、温度が徐々に上昇および／または低下する複数の冷却ステージによって形成することができる。一例として、冷却ステージは、希釈冷凍機などの段階的極低温冷却システムのステージであり得る。
量子計算システム３００は、古典的プロセッサ３０２と量子ハードウェア３０４との間に１つまたは複数の信号線を含むことができる。本開示の例示的な態様によれば、量子計算システム３００は、１つまたは複数の信号線を含む１つまたは複数のフレックス回路基板３０６を含むことができる。フレックス回路基板３０６は、真空チャンバを介して１つまたは複数の信号線によって信号を送信して、１つまたは複数の古典的プロセッサ３０２を量子ハードウェア３０４に結合するように構成することができる。フレックス回路基板３０６は、複数の信号線を含むことができ、分離の改善、熱伝導率の低下、および／またはスケーラビリティの改善を提供することに加えて、大幅に改善された信号線密度を提供することができる。例えば、古典的プロセッサ３０２を量子ハードウェア３０４に結合するために、本開示の例示的な態様によるフレックス回路基板３０６を含めることは、現在の量子計算システムで達成されおよび／または将来の量子計算システムで期待されるますます多くのキュービットおよび／または将来の量子計算システムに確実にスケーリングするインフラストラクチャを提供することができる。本開示の例示的な態様に従って採用され得る例示的なフレックス回路基板が、図４～図６に示されている。
いくつかの実施形態では、フレックス回路基板３０６の一部または全部が、少なくとも１つの接地層を含んでいてもよい。接地層は、最大表面に沿った外面など、フレックス回路基板３０６の外面を形成し得る。いくつかの実施形態では、フレックス回路基板３０６は、２つの平行で離間した接地層などの２つの接地層を含んでいてもよい。例えば、２つの接地層は、フレックス回路基板３０６の両方の最大外面を形成し得る。接地層は、接地層の片側の信号線を、接地層の反対側の干渉信号から（例えば、他の層、他の基板、環境などの信号線から）分離するための電気的絶縁層として機能する。例えば、接地層は、接地および／または他の適切な接地に結合することができる。
接地層は、任意の適切な導電性材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、接地層は、約１ケルビンなど、約２０ミリケルビンなど、約３ケルビン未満の温度で超伝導性を達成する超伝導材料などの超伝導材料を含む超伝導接地層であってもよいし、または超伝導接地層を含んでいてもよい。例として、接地層は、ニオブ、スズ、アルミニウム、二硫化モリブデン、ＢＳＣＣＯ、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、接地層は、信号線を通過することによって信号が実質的に変化しないように、低抵抗、低反射率、低歪みなどの高い信号伝達性能特性を有する材料であってもよいし、またはそれを含んでいてもよい。例として、接地層は、銅、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、接地層は、例えば、銅、銅合金などの適切に高いおよび／または低い熱伝達などの望ましい熱特性を有する材料であってもよいし、またはそれらを含んでいてもよい。
いくつかの実施形態では、フレックス回路基板３０６は、少なくとも１つの誘電体層を含んでいてもよい。誘電体層は、誘電体ポリマーなどの任意の適切な誘電体材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、誘電体層は、可撓性の誘電体材料であってもよいし、またはそれを含んでいてもよい。一例として、誘電体層は、ポリイミドであってもよいし、ポリイミドを含んでいてもよい。誘電体層の少なくとも一部は、接地層の内面の少なくとも一部の上に形成されるか、またはそうでなければ近接して配置されてもよい。例えば、いくつかの実施形態では、接地層の内面を誘電体層の外面と組み合わせることができる。さらに、いくつかの実施形態では、２つの誘電体層の内面を、それらの間に配置された信号線と組み合わせることができる。
フレックス回路基板３０６は、１つまたは複数の信号線を含んでいてもよい。１つまたは複数の信号線は、少なくとも１つの誘電体層の表面（例えば、内面）上に配置することができる。一例として、いくつかの実装形態では、１つまたは複数の信号線を、２つの誘電体層の対向する内面の間に配置することができる。信号線は、任意の適切な導電性材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、信号線は、約１ケルビンなど、約２０ミリケルビンなど、約３ケルビン未満の温度で超伝導性を達成する超伝導材料などの超伝導材料を含む超伝導信号線であってもよいし、または超伝導信号線を含んでいてもよい。例として、信号線は、ニオブ、スズ、アルミニウム、二硫化モリブデン、ＢＳＣＣＯ、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、信号線は、高い信号伝達性能特性を有する材料であってもよいし、またはそれを含んでいてもよい。例として、信号線は、銅、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、信号線は、例えば、銅、銅合金などの望ましい熱特性を有する材料であってもよいし、またはそれらを含んでいてもよい。
いくつかの実施形態では、フレックス回路基板３０６は、１つまたは複数のビアを含んでいてもよい。例えば、ビアは、接地層、誘電体層、および／または信号線を通って延在していてもよい。ビアは、信号線の分離を改善するのに役立つ。いくつかの実施形態では、ビアは、ビアに沿って延在するビアプレートでめっきすることができる。いくつかの実施形態では、ビアプレートは、銅などの導電性材料であってもよいし、または導電性材料を含んでいてもよい。
例えば、いくつかの実施形態では、量子計算システム３００は、１つまたは複数の古典的プロセッサ３０２とデータ通信する量子ハードウェア３０４を含んでいてもよい。例えば、量子ハードウェア３０４は、キュービットを使用して情報を表現および／または操作することができる。キュービットは、例えば「０」と「１」の両方の状態など、複数の状態の重ね合わせを可能にする任意の適切な量子デバイスであってもよいし、またはそれらを含んでいてもよい。一例として、キュービットは、約１ケルビンなど、約２０ミリケルビンなど、約３ケルビン未満の温度で超伝導性を達成する超伝導材料などの超伝導材料のユニットであってもよいし、または超伝導材料のユニットを含んでいてもよい。いくつかの実施形態では、量子計算システム３００は、キュービットのレジスタなど、１つまたは複数のマルチレベル量子サブシステムを含んでいてもよい。いくつかの実装形態では、マルチレベル量子サブシステムは、フラックスキュービット、電荷キュービット、トランスモンキュービット、ｇｍｏｎキュービットなどの超伝導キュービットを含んでいてもよい。
古典的プロセッサ３０２は、複数のビットとして表されるデータで動作するプロセッサなどのバイナリプロセッサであってもよい。一例として、ビットは、メモリセル、回路ノードなどの基準点における低電圧（例えば、０Ｖ）と高電圧（例えば、５Ｖ）との間の電圧差によって表すことができる。低電圧は「０」状態に関連付けることができ、高電圧は「１」状態に関連付けることができる。古典的プロセッサ３０２は、古典的プロセッサ３０２の任意の他の適切な機能に加えて、量子ハードウェア３０４を制御するように構成することができる。例えば、古典的プロセッサ３０２は、量子ハードウェア３０４に（例えば、本開示の例示的な態様によるフレックス回路基板３０６に含まれる信号線によって）結合することができ、および／または量子ハードウェア３０４を使用して量子演算を実行するための制御信号を送るように構成されていてもよい。一例として、古典的プロセッサ３０２は、量子ハードウェア３０４で量子ゲート操作を実施する制御信号を送るように構成することができる（例えば、制御装置によって）。追加的におよび／または代替的に、古典的プロセッサ３０２は、量子ハードウェア３０４に量子状態測定を実行させ、および／または量子状態測定値を古典的プロセッサ３０２に提供させる制御信号を送るように構成することができる（例えば、読み出し装置によって）。例えば、古典的プロセッサ３０２は、古典的プロセッサ３０２によって解釈可能な量子システムの測定値を受け取ることができる。
本開示の例示的な態様によれば、量子計算システム３００は、１つまたは複数の信号線を含む１つまたは複数のフレックス回路基板３０６を含み得る。古典的プロセッサ３０２は、少なくとも１つの第１のフレックス回路基板に結合され得る。例えば、古典的プロセッサ３０２は、古典的フレックス相互接続３３２によって第１のフレックス回路基板３１４に結合されていてもよい。古典的フレックス相互接続３３２は、古典的信号伝送媒体（例えば、同軸ケーブル）３１２から第１のフレックス回路基板３１４に変換することができる。
一例として、古典的フレックス相互接続３３２は、圧縮インターポーザであってもよいし、または圧縮インターポーザを含んでいてもよい。圧縮インターポーザは、ばねパッドのアレイ（例えば、２次元アレイ）を含んでいてもよい。１つまたは複数の同軸ケーブル３１２（例えば、信号線ごとに１本の同軸ケーブル３１２）を介するなど、古典的プロセッサ３０２から信号を受信するコネクタは、ばねパッドとコネクタ（例えば、同軸ケーブル）との間の信号通信を形成するために、圧縮インターポーザに対して圧縮され得る。ばねパッドはそれぞれ、第１のフレックス回路基板３１４上の信号線に結合され得、古典的プロセッサ３０２（例えば、同軸ケーブル）から信号線に信号を送信することができる。圧縮インターポーザにより、本開示の例示的な態様に従って提供される第１のフレックス回路基板３１４に埋め込まれた信号線など、比較的高い空間密度を有する信号伝送媒体に対して、ケーブルあたりの占める空間量が比較的大きくなり得る、同軸ケーブルなどの比較的低い空間密度を有する信号伝送媒体３１２を接続することを可能にできる。さらに、圧縮インターポーザは、量子計算アプリケーションに適した、信号線間の高分離および／または信号線に沿った低反射率を実現できる。
いくつかの実施形態では、第１のフレックス回路基板３１４は、接地層および／または信号線において第１のフレックス回路基板材料であってもよいし、またはそれを含んでいてもよい。第１のフレックス回路基板材料は、高い信号伝達性能特性を提供するように選択され得る。例として、第１のフレックス回路基板材料は、銅、真鍮、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。例えば、第１のフレックス回路基板３１４は、高い信号伝達性能特性を提供するために、銅信号線および／または接地層を含んでいてもよい。
第１のフレックス回路基板３１４は、キャップ３０７などの真空チャンバの端部（例えば入口）に配置された気密シール３５２を通過することができる。例えば、フレックス回路基板（例えば、第１のフレックス回路基板３１４）は、フレックス回路基板の第１の部分（例えば、第１のフレックス回路基板３１４）が真空チャンバ内に配置され、フレックス回路基板の第２の部分（例えば、第１のフレックス回路基板３１４）は真空チャンバの外側に配置され、その一方で気密シール３５２は真空チャンバの真空シールを形成するように、気密シール３５２を通過するように構成することができる。気密シール３５２は、真空チャンバによって生成された真空を（例えば、実質的に）破壊することなく、第１のフレックス回路基板３１４が真空チャンバに入るようにすることができる。一例として、気密シール３５２は、各々の第１のフレックス回路基板３１４用の嵌合シールを含んでいてもよい。嵌合シールは、第１のフレックス回路基板３１４を受容し、第１のフレックス回路基板３１４の表面と真空シールを形成することができる。さらに、気密シール３５２は、嵌合シールおよび／または第１のフレックス回路基板３１４を受け入れるように構成された１つまたは複数のシールスロットを含んでいてもよい。例えば、嵌合シールは、第１のフレックス回路基板３１４がシールスロットを通過して真空チャンバ内に入るのを可能にしながら、シールスロットと真空シールを形成することができる。このようにして、フレックス回路基板３０６は、基板が連続的に真空チャンバ内に入ることができるので、回路基板の破損による信号の混乱を経験することなく、真空チャンバに入ることができる。いくつかの実施形態では、気密シール３５２は、嵌合シールをシールスロットに固定し、および／または例えば、ねじ、ボルト、シールリング、Ｏリングなどの真空シールを形成する締結システムを含んでいてもよい。いくつかの実施形態では、気密シール３５２は、例えば残留接着材料がフレックス回路基板３０６を汚染しないように、接着材料（例えば、接着剤、樹脂など）を必要とせずに真空シールを形成することができる。
第１のフレックス回路基板３１４は、少なくとも１つの第２のフレックス回路基板３１６に結合することができる。第１のフレックス回路基板３１４は、少なくとも１つのフレックス－フレックス相互接続３３４によって第２のフレックス回路基板３１６に結合することができる。例えば、フレックス－フレックス相互接続３３４は、第１のフレックス回路基板３１４の接地層、誘電体層、および／または信号線を（構造的および／または電気的に）第２のフレックス回路基板３１６に結合することができる。例として、フレックス－フレックス相互接続３３４は、第１のフレックス回路基板３１４の構成要素を第２のフレックス回路基板３１６にはんだ付け、溶接、および／または融着することによって形成することができる。フレックス－フレックス相互接続３３４は、２つのフレックス回路基板３０６の任意の適切な相互接続、例えば突き合わせ接合、オーバーラップ接合、および／または任意の他の適切な相互接続であってもよいし、またはそれを含んでいてもよい。
第２のフレックス回路基板３１６は、少なくとも第１のフレックス回路基板３１４とは異なる材料組成を有していてもよい。いくつかの実施形態では、第２のフレックス回路基板３１６は、接地層および／または信号線において第２のフレックス回路基板材料であってもよいし、またはそれを含んでいてもよい。第２のフレックス回路基板材料は、高い信号伝達性能特性および／または熱伝導率の低下を提供するように選択され得る。例として、第２のフレックス回路基板材料は、銅合金および／または望ましい熱特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。例えば、第２のフレックス回路基板３１６は、銅合金の信号線および／または接地層を含み、真空チャンバの上部（例えば、第１の回路基板３１４）からの熱伝導率を低下させることができ、および／または表面実装減衰器３５４などの後続の構成要素で生成された熱を追い払うことができる。
いくつかの実施形態では、第２のフレックス回路基板３１６は、少なくとも１つの表面実装減衰器基板３１８に結合することができる。例えば、第２のフレックス回路基板３１６は、少なくとも１つのフレックス－フレックス相互接続３３６によって表面実装減衰器基板３１８に結合することができる。例えば、フレックス－フレックス相互接続３３６は、第２のフレックス回路基板３１６の接地層、誘電体層、および／または信号線を（構造的および／または電気的に）表面実装減衰器基板３１８に結合することができる。例として、フレックス－フレックス相互接続３３６は、第２のフレックス回路基板３１６の構成要素を表面実装減衰器基板３１８にはんだ付け、溶接、および／または融着することによって形成することができる。フレックス－フレックス相互接続３３６は、２つのフレックス回路基板３０６の任意の適切な相互接続、例えば突き合わせ接合、オーバーラップ接合、および／または任意の他の適切な相互接続であってもよいし、またはそれらを含んでいてもよい。
表面実装減衰器基板３１８は、フレキシブルプリント回路基板であってもよい。いくつかの実施形態では、表面実装減衰器基板３１８は、接地層および／または信号線において表面実装減衰器基板材料であってもよいし、またはそれを含んでいてもよい。表面実装減衰器基板材料を選択して、高い信号伝達性能特性を提供できる。例として、表面実装減衰器基板材料は、銅、真鍮、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはこれらを含んでいてもよい。例えば、表面実装減衰器基板は、高い信号伝達性能特性を提供するために、銅信号線および／または接地層を含んでいてもよい。
表面実装減衰器基板３１８は、１つまたは複数の表面実装減衰器３５４を含んでいてもよい。表面実装減衰器３５４は、熱光子干渉を減衰またはブロックするように構成され得る。いくつかの実施形態では、表面実装減衰器基板３１８および／または表面実装減衰器３５４は、表面実装減衰器３５４が熱光子を生成しないように十分に低い温度に配置することができる。いくつかの実施形態では、表面実装減衰器３５４は、分離プレート内に配置することができる。分離プレートは、１つまたは複数の表面実装減衰器を分離するように構成できる。分離プレートは、表面実装減衰器基板３１８に取り付けることができる。いくつかの実施形態では、絶縁プレートは接地層に取り付けられ、および／または接地され得る。分離プレートは、第１の表面実装減衰器を第２の表面実装減衰器から分離するように構成された１つまたは複数の空洞を含んでいてもよい。例えば、空洞は、第１の表面実装減衰器を第２の表面実装減衰器の方向に取り囲み、減衰器間のクロストークを遮断することができる。
量子計算システム３００は、少なくとも１つの第３のフレックス回路基板３２０を含んでいてもよい。例えば、表面実装減衰器基板３１８は、少なくとも１つのフレックス－フレックス相互接続３３８によって第３のフレックス回路基板３２０に結合することができる。例えば、フレックス－フレックス相互接続３３８は、表面実装減衰器基板３１８の接地層、誘電体層、および／または信号線を（構造的および／または電気的に）第３のフレックス回路基板３２０に結合することができる。例として、フレックス－フレックス相互接続３３８は、表面実装減衰器基板３１８の構成要素を第３のフレックス回路基板３２０にはんだ付け、溶接、および／または融着することによって形成することができる。フレックス－フレックス相互接続３３８は、２つのフレックス回路基板３０６の任意の適切な相互接続、例えば、突き合わせ接合、オーバーラップ接合、および／または任意の他の適切な相互接続であってもよいし、またはそれを含んでいてもよい。
第３のフレックス回路基板３２０は、いくつかの材料が超伝導性を示すように冷却勾配が十分に冷える真空チャンバ内のポイントに配置することができる。例えば、第３のフレックス回路基板３２０の少なくとも一部は、約３ケルビン未満の温度を有していてもよい。
いくつかの実施形態では、第３のフレックス回路基板３２０は、接地層および／または信号線において第３のフレックス回路基板の材料であってもよいし、またはそれを含んでいてもよい。第３のフレックス回路基板３２０の材料は、第３のフレックス回路基板３２０の少なくとも一部が超伝導性を経験する温度で超伝導となるように選択することができる。例として、第３のフレックス回路基板３２０の材料は、ニオブ、スズ、アルミニウム、および／または他の適切な超伝導材料であってもよいし、またはこれらを含んでいてもよい。例えば、第３のフレックス回路基板３２０は、超伝導性を提供するために、銅めっきされたニオブ信号線および／または接地層を含んでいてもよい。例えば、銅めっきされたニオブ基板上の銅めっきは、信号伝達特性の改善を提供できる超伝導ニオブとのインターフェーシングに有用であり得る。いくつかの実施形態では、銅めっきされたニオブ基板は、最初にニオブの層を適用し、次に酸化物の形成を防ぐための接着層（例えば、薄い銅層）を適用し、次に銅のより厚い層を適用することによって形成され得る。
いくつかの実施形態では、第３のフレックス回路基板３２０は、少なくとも１つの第４のフレックス回路基板３２２に結合され得る。第３のフレックス回路基板３２０は、少なくとも１つのフレックス－フレックス相互接続３４０によって第４のフレックス回路基板３２２に結合され得る。例えば、フレックス－フレックス相互接続３４０は、第３のフレックス回路基板３２０の接地層、誘電体層、および／または信号線を（構造的および／または電気的に）第４のフレックス回路基板３２２に結合することができる。例として、フレックス－フレックス相互接続３４０は、第３のフレックス回路基板３２０の構成要素を第４のフレックス回路基板３２２にはんだ付け、溶接、および／または融着することによって形成することができる。フレックス－フレックス相互接続３４０は、２つのフレックス回路基板３０６の任意の適切な相互接続、例えば、突き合わせ接合、オーバーラップ接合、および／または任意の他の適切な相互接続であってもよいし、またはそれを含んでいてもよい。
第４のフレックス回路基板３２２は、第３のフレックス回路基板３２０を量子ハードウェア３０４に結合することができる。例えば、第４のフレックス回路基板３２２の端にあるコネクタ３４２は、量子ハードウェア３０４と信号通信するポートに取り付けることができる。一例として、コネクタは、超伝導材料（例えばスズ）を含むＴ接合コネクタなどのＴ接合コネクタであり得る。追加的におよび／または代替的に、コネクタ３４２は、平面ばねアレイであってもよい。
いくつかの実施形態では、第４のフレックス回路基板３２２は、接地層および／または信号線に第４のフレックス回路基板の材料であってもよいし、またはそれを含んでいてもよい。第４のフレックス回路基板３２２の材料は、高い信号伝達性能特性を提供するように選択され得る。例として、第４のフレックス回路基板３２２の材料は、銅、真鍮、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。例えば、第４のフレックス回路基板３２２は、高い信号伝達性能特性を提供するために、銅信号線および／または接地層を含んでいてもよい。追加的におよび／または代替的に、第４のフレックス回路基板３２２の材料は、第４のフレックス回路基板３２２の少なくとも一部が動作する温度で超伝導となるように選択され得る。例として、第４のフレックス回路基板３２２の材料は、ニオブ、スズ、アルミニウム、二硫化モリブデン、ＢＳＣＣＯ、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。
いくつかの実施形態では、第４のフレックス回路基板３２２は、ＸＹＺおよび／またはＩＲフィルタ３５６などのフィルタ３５６であってもよいし、またはそれを含んでいてもよい。例えば、フィルタ３５６は、ノイズ、熱光子、および／または他の潜在的な干渉源の影響を低減するように構成され得る。一例として、フィルタ３５６は、ＸＹＺ／ＩＲフィルタリングを提供するために、微粒子懸濁液などのフィルタ材料で満たされた空洞を第４のフレックス回路基板３２２に含んでいてもよい。いくつかの例では、フィルタ材料は、第１の周波数の信号に対してより少ない減衰を提供し、第２のより高い周波数の信号に対してより大きな減衰を提供し得る。例えば、一部のフィルタ材料は、標的周波数帯域の少なくとも一部の信号周波数の増加に伴い、実質的に単調に増加する減衰を提供する。いくつかの実施形態では、フィルタ材料の態様は、ローパスおよび／またはバンドパス動作用に構成され得る。
いくつかの実施形態では、フィルタ３５６は、第４のフレックス回路基板３２２内の空洞（例えば、誘電材料内の空洞）の１つまたは複数の境界によって境界を定めることができる。例えば、第４のフレックス回路基板３２２内の空洞は、フィルタ材料（例えば、磁気装填ポリマー）で満たすことができる。いくつかの実施形態では、フィルタ材料が任意の注入可能、注射可能、および／または成形可能な状態（例えば、流動する粒子、柔らかい／可塑化された材料、ゲル、スラリー、ペースト、フォーム、未硬化の熱硬化性樹脂、軟化／溶融した熱可塑性樹脂など）にある場合、空洞は、第４のフレックス回路基板３２２内のアクセスを介してフィルタ材料で（例えば、部分的または完全に）満たされ得る。いくつかの実施形態では、空洞は、実質的に固体状態のフィルタ材料で満たされ得る（例えば、空洞への圧入などによって）。
図４は、本開示の例示的な実施形態による例示的なフレックス回路基板４００の断面図を示す。フレックス回路基板４００は、１つまたは複数の信号線４０６を含んでいてもよい。フレックス回路基板４００は、１つまたは複数の古典的プロセッサを量子ハードウェアに結合するために、真空チャンバなどを介して１つまたは複数の信号線４０６によって信号を送信するように構成され得る。フレックス回路基板４００は、複数の信号線４０６を含んでいてもよく、分離の改善、熱伝導率の低下、および／またはスケーラビリティの改善を提供することに加えて、大幅に改善された信号線密度を提供することができる。例えば、古典的プロセッサを量子ハードウェアに結合するために、本開示の例示的な態様によるフレックス回路基板４００を含めることにより、現在の量子計算システムで達成されおよび／または将来の量子計算システムで期待されるますます多くのキュービットに確実にスケーリングするインフラストラクチャを提供することができる。
本明細書で使用するとき、「フレックス回路基板」は、少なくとも１つのほぼ平面の基板（例えば、層状基板）、またはその上に１つまたは複数の信号線４０６が形成またはそうでなければ配置され、少なくとも１つの平面において可撓性を有する他の支持体を含む基板を指す。本明細書で使用するとき、「可撓性」とは、壊れることなく変形する（例えば、機械的応力などを受ける）能力を指す。例えば、長方形のフレックス回路基板４００は、長方形のフレックス回路基板４００の最大表面に沿って可撓性を有していてもよい。長方形のフレックス回路基板４００は、そのエッジの少なくとも一部に沿って可撓性および／または剛性を有していてもよい。可撓性は、フレックス回路基板４００および／またはフレックス回路基板４００の層が形成される材料の特性（例えば、銅、銅合金、ニオブ、アルミニウムなどの金属、誘電体材料、非金属、ポリマー、ゴムなど）として達成されてもよいし、フレックス回路基板４００のヒンジおよび／またはセグメント化（例えば、剛性部分のヒンジおよび／またはセグメント化）によって、および／または任意の他の適切な方法で達成されてもよい。基板は、厳密に平面であってもよく（例えば、長さおよび幅にわたって実質的に線形の断面を有する）、および／または少なくとも１つの断面で基板が曲がったり、しわになったりいたり、または、そうでなくても非直線的であるが、全体的に、長さと幅よりも大幅に小さい（例えば、約１０％未満の）深さを有する形状を表すという意味において、ほぼ平面であってもよい。
いくつかの実施形態では、フレックス回路基板４００は、少なくとも１つの接地層４０２を含み得る。接地層４０２は、最大表面に沿った外面など、フレックス回路基板４００の外面を形成し得る。いくつかの実施形態では、フレックス回路基板４００は、２つの平行で離間した接地層４０２などの２つの接地層４０２を含み得る。例えば、２つの接地層４０２は、フレックス回路基板４００の両方の最大外面を形成してもよい。接地層４０２は、接地層４０２の片側の信号線４０６を、接地層４０２の別の側の干渉信号（例えば、他の層、他のボード、環境などの信号線４０６から）から分離するための電気的分離層として機能し得る。例えば、接地層４０２は、接地および／または他の適切な接地に結合され得る。
接地層４０２は、任意の適切な導電性材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、接地層４０２は、約１ケルビンなど、約２０ミリケルビンなどの約３ケルビン未満の温度で超伝導性を達成する超伝導材料など、超伝導材料を含む超伝導接地層４０２であってもよいし、または超伝導接地層４０２を含んでいてもよい。例として、接地層４０２は、ニオブ、スズ、アルミニウム、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、接地層４０２は、信号線を通過することによって信号が実質的に変化しないように、低抵抗、低反射率、低歪みなどの高い信号伝達性能特性を有する材料であってもよいし、またはそれを含んでいてもよい。例として、接地層４０２は、銅、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、接地層４０２は、例えば、銅、銅合金などの適切に高いおよび／または低い熱伝達などの望ましい熱特性を有する材料であってもよいし、またはそれらを含んでいてもよい。
いくつかの実施形態では、フレックス回路基板４００は、少なくとも１つの誘電体層４０４を含んでいてもよい。誘電体層４０４は、誘電体ポリマーなどの任意の適切な誘電体材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、誘電体層４０４は、可撓性の誘電体材料であってもよいし、またはそれを含んでいてもよい。一例として、誘電体層４０４は、ポリイミドであってもよいし、ポリイミドを含んでいてもよい。誘電体層４０４の少なくとも一部は、接地層４０２の内面の少なくとも一部の上に形成されてもよいし、またはそうでなければその近くに配置されてもよい。例えば、いくつかの実施形態では、接地層４０２の内面を誘電体層４０４の外面と組み合わせることができる。さらに、いくつかの実施形態では、２つの誘電体層４０４の内面は、それらの間に配置された信号線４０６と組み合わせることができる。
フレックス回路基板４００は、１つまたは複数の信号線４０６を含んでいてもよい。１つまたは複数の信号線４０６は、少なくとも１つの誘電体層４０４の表面（例えば、内面）上に配置されていてもよい。一例として、いくつかの実装形態では、１つまたは複数の信号線４０６を、２つの誘電体層４０４の対向する内面の間に配置され得る。信号線４０６は、任意の適切な導電性材料であってもよいし、またはそれを含んでいてもよい。いくつかの実施形態では、信号線４０６は、約１ケルビン未満など、約２０ミリケルビン未満など、約３ケルビン未満の温度で超伝導性を達成する超伝導材料などの超伝導材料を含む超伝導信号線であってもよいし、または超伝導信号線を含んでいてもよい。例として、信号線４０６は、ニオブ、スズ、アルミニウム、および／または他の適切な超伝導材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、信号線４０６は、高い信号伝達性能特性を有する材料であってもよいし、またはそれを含んでいてもよい。例として、信号線４０６は、銅、金、および／または高い信号伝達性能特性を有する他の適切な材料であってもよいし、またはそれらを含んでいてもよい。追加的におよび／または代替的に、信号線４０６は、例えば、銅、銅合金などの望ましい熱特性を有する材料であってもよいし、またはそれらを含んでいてもよい。
図５は、本開示の例示的な実施形態による例示的なフレックス回路基板５００の断面図を示す。フレックス回路基板５００は、例えば接地層４０２、誘電体層４０４、および／または信号線４０６など、図４のフレックス回路基板４００を参照して論じた様々な構成要素を含み得る。さらに、フレックス回路基板５００は、１つまたは複数のビア５０２を含んでいてもよい。例えば、ビア５０２は、接地層４０２、誘電体層４０４、および／または信号線４０６を通って延在し得る。ビアは、信号線４０６の分離を改善するように機能し得る。いくつかの実施形態では、ビア５０２は、ビア５０２に沿って延在するビアプレート５０４でめっきすることができる。ビアプレート５０４は、任意の適切な材料であってもよい。例えば、いくつかの実施形態では、ビアプレート５０４は、銅などの導電性材料であってもよいし、またはそれを含んでいてもよい。
図６は、本開示の例示的な実施形態による例示的なフレックス回路基板６００の断面図を示す。フレックス回路基板６００は、例えば接地層４０２、誘電体層４０４、および／または信号線４０６など、図４のフレックス回路基板４００を参照して説明した様々な構成要素を含み得る。さらに、フレックス回路基板６００は相互接続パッド６０２を含んでいてもよい。相互接続パッド６０２は、接地層４０２および／または信号線４０６などのフレックス回路基板６００上の導電性材料に結合され得る。追加的におよび／または代替的に、フレックス回路基板６００のビア６０４は、ビアプレート６０６でめっきすることができる。ビアプレート６０６は、同じ材料で形成されてもよく、および／または相互接続パッド６０２と同時に形成されてもよい。
いくつかの実施形態では、接地層４０２および／または信号線４０６は超伝導材料であってもよく、相互接続パッド６０２は、超伝導接地層４０２および／または超伝導信号線４０６との改善されたインターフェーシングを提供する銅などの材料であってもよい。例えば、これにより、超伝導材料とのインターフェーシングおよび／または超伝導材料間のインターフェーシングに関連するいくつかの問題を解決できる。いくつかの実施形態では、相互接続パッド６０２と導電性材料（例えば、接地層４０２および／または信号線４０６）との間に接着層（図示せず）を含めることができる。いくつかの実施形態では、接着層は、チタンなど、接地層４０２および／または信号線４０６および／または相互接続パッド６０２の材料とは異なり得る材料であってよい。いくつかの実施形態では、相互接続パッド６０２および／またはビアプレート６０６は、堆積された銅、次いで電気めっきされた銅から形成され得る。例えば、相互接続パッド６０２および／またはビアプレート６０６の一部を最初に金属膜として（例えば、いくつかの実施形態では接着層に加えて）堆積させることができ、次に、相互接続パッド６０２および／またはビアプレート６０６の残りを電気めっきすることができる。相互接続パッド６０２および／またはビアプレート６０６は、相互接続パッド６０２とフレックス回路基板６００との間のインターフェーシングの汚染を防止するために、真空中で堆積されてもよい。
いくつかの実施形態では、少なくとも１つの超伝導層（例えば、接地層４０２および／または信号線４０６）は、第１の端部および反対側の第２の端部を有していてもよい。第１の相互接続パッド６０２は、少なくとも１つの超伝導層の第１の端部に配置されていてもよい。第２の相互接続パッド６０２は、少なくとも１つの超伝導層の第２の端部に配置されていてもよい。
図７は、本開示の例示的な実施形態による製造プロセス７００の様々な段階７１０、７２０、７３０におけるフレックス回路基板を示す。製造プロセス７００では、図７に示されているよりも多いまたは少ないステップを実行することができる。いくつかの実施形態では、ステップ７１０、７２０、および７３０を連続して実行することができる。ステップ７１０、７２０、および７３０は、超伝導層を酸素にさらすことなく実行することができる。例えば、ステップ７１０、７２０、および７３０のそれぞれは、ステップ間で真空を破ることなく、真空中で実行することができる。このようにして、フレックス回路基板のインターフェーシング（例えば、相互接続パッド）における酸化物および／または他の汚染物質の形成を軽減することができる。
例えば、製造プロセス７００の第１のステップ７１０は、超伝導層７０４上に金属膜７１６を堆積させるステップを含むことができる。例えば、金属膜７１６は、超伝導層７０４の表面全体など、最終的な金属構造７３８よりも大きい超伝導層７０４の表面上に堆積させることができる。いくつかの実施形態では、金属膜７１６は、超伝導層７０４の端部に近接して堆積させることができる。超伝導層７０４は、誘電体層７０２上に形成するか、またはそうでなければ配置することができる。例えば、いくつかの実施形態では、ステップ７１０の前に、誘電体層７０２上に超伝導層７０４を堆積させることができる。金属膜７１６は、超伝導層７０４の表面上に堆積されているように示されているが、金属膜７１６は、少なくとも超伝導層７０４および／または誘電体層７０２を通って延びるビア上に堆積され得ることが理解されるべきである。
製造プロセス７００の第２のステップ７２０は、金属膜７１６をエッチングして金属膜７２６を形成するステップを含むことができる。例えば、金属膜７１６をエッチングして、金属膜７１６の少なくとも除去された部分を除去することができる。金属膜７１６の残りの部分は、金属膜７２６を形成し得る。例えば、金属膜７１６の残りの部分（例えば、金属膜７２６）は、最終的な金属構造７３８とほぼ同じ大きさであり得る。いくつかの実施形態では、金属膜７２６は、接着層であるか、または接着層を含み得る。例えば、金属膜７２６は、第１の材料（例えば、チタン）の第１の層および／または第２の材料（例えば、銅）の第２の層を含んでいてもよい。いくつかの実施形態では、金属膜７２６が金属構造７３８の少なくとも一部を形成するように、第１または第２の層のうちの１つは金属構造７３８と同じ材料（例えば、銅）であってもよい。
製造プロセス７００の第３のステップ７３０は、金属膜７２６上に金属構造７３８を電気めっきするステップを含み得る。例えば、いくつかの実施形態では、金属構造７３８の一部を最初に超伝導層７０４上に金属膜７２６として堆積させることができる。金属構造７３８の残りの部分は、金属膜７２６の堆積およびエッチングに続いて電気めっきすることができる。このようにして、金属膜７２６は、金属構造７３８を超伝導層７０４に固定する接着層として機能し得る。さらに、金属構造７３８および／または金属膜７２６は、超伝導層７０４とのインターフェーシングを助けることができる、高品質の電気接点（例えば、汚染されていない電気接点）を超伝導層７０４に提供し得る。金属構造７３８は、相互接続パッド、ビアプレート、および／または超伝導層７０４とインターフェーシングするための任意の他の適切な金属構造であってもよい。
図８は、量子計算システムで信号を送信する際に使用するフレックス回路基板を作成する方法８００の一例を示す。図８は、例示および説明のために特定の順序で実行されるステップを示す。当業者は、本明細書に提供される開示を使用して、本明細書に開示される方法のいずれかの様々なステップを適合、修正、同時に実行、省略、図示しないステップを含む、再配置する、および／または本開示の範囲から逸脱することなく様々な方法で拡張され得ることを理解するであろう。
方法８００は、８０２で、誘電体層（例えば、第１の誘電体層）の第１の面上に超伝導層（例えば、第１の超伝導層）を堆積させるステップを含み得る。例えば、いくつかの実施形態では、超伝導層は、接地層および／または１つまたは複数の信号線を含む超伝導信号線層であってもよい。超伝導層は、約１ケルビンなど、約２０ミリケルビンなど、約３ケルビン未満の温度で超伝導する材料などの超伝導材料であってもよいし、またはそれを含んでいてもよい。一例として、超伝導材料はニオブであってもよいし、ニオブを含んでいてもよい。誘電体層は、ポリイミドなどの可撓性の誘電体材料など、任意の適切な誘電体材料であってもよい。
方法８００は、８０４で、超伝導層上に金属膜（例えば、第１の金属膜）を堆積させるステップを含み得る。例えば、金属膜は、超伝導層の表面全体など、最終的な金属構造よりも広い領域にわたって堆積し得る。金属膜は、少なくとも１つの層を含み得る。一例として、金属膜は、最終的な金属構造と同じ材料であり得る。一例として、金属膜は銅であってもよいし、銅を含んでいてもよい。例えば、金属膜は、堆積によって形成される最終的な金属構造の第１の部分であってもよい。金属膜は、汚染物質（例えば、酸化物）の形成を防止し、および／または金属構造を超伝導層に接着させるように機能し得る。追加的におよび／または代替的に、金属膜は、チタンなど、最終的な金属構造とは異なる材料を有する追加の接着層を含んでいてもよい。追加の接着層は、金属構造および／または金属膜の超伝導層への接着を改善し得る。
方法８００は、８０６で、金属膜をエッチングして、金属膜の除去部分（例えば、第１の除去部分）を除去し、金属膜の残りの部分（例えば、第１の残りの部分）を残すステップを含んでいてもよい。例えば、金属膜の除去された部分のみがエッチングされるように、金属膜の残りの部分をマスクすることができる。金属膜の除去された部分は、金属膜の残りの部分が金属構造とほぼ同じサイズ、形状、および／または面積になるようにエッチングされてもよい。例えば、エッチングは、金属膜の不要な領域を除去することができる。
方法８００は、８０８で、金属膜の残りの部分の上に金属構造（例えば、第１の金属構造）を電気めっきするステップを含んでいてもよい。例えば、金属構造の一部を最初に金属膜として形成することができ、金属構造の第２の部分を金属膜の上に電気めっきすることによって形成することができる。このようにして、金属構造を超伝導層内の超伝導材料に付着させることができ、これにより、超伝導層とのインターフェーシングを改善することができる。金属構造は、銅などの任意の適切な材料で形成することができる。金属構造は、例えば、相互接続パッド、ビアプレート、および／または任意の他の適切な金属構造であってもよい。
方法８００は、フレックス回路基板内の任意の適切な数の層に対して繰り返されてもよい。一例として、方法８００は、第１の誘電体層の第２の側面に第２の超伝導層を堆積させるステップをさらに含んでいてもよい。例えば、第１の超伝導層が接地層であってもよく、第２の超伝導層が信号線層であってもよい。第１の誘電体層の第２の側面は、第１の誘電体層の第１の側面の反対側にあってもよい。方法８００は、第２の超伝導層上に第２の金属膜を堆積させるステップをさらに含んでいてもよい。方法８００はさらに、第２の金属膜をエッチングして、第２の金属膜の第２の除去部分を除去し、第２の金属膜の第２の残りの部分を残すステップを含んでいてもよい。方法８００は、第２の超伝導層上に配置された第２の金属膜の第２の残りの部分上に第２の金属構造を電気めっきするステップをさらに含んでいてもよい。方法８００は、第２の超伝導層上に第２の誘電体層を堆積させるステップをさらに含んでいてもよい。方法８００は、第２の誘電体層上に第３の超伝導層を堆積させるステップをさらに含んでいてもよい。例えば、第３の超伝導層は第２の接地層であってもよい。方法８００はさらに、第３の超伝導層上に第３の金属膜を堆積させるステップを含んでいてもよい。方法８００はさらに、第３の金属膜をエッチングして、第３の金属膜の第３の除去部分を除去し、第３の金属膜の第３の残りの部分を残すステップを含んでいてもよい。方法８００はさらに、第３の超伝導層上に配置された第３の金属膜の第３の残りの部分上に第３の金属構造を電気めっきするステップを含んでいてもよい。このように、方法８００は、２つの接地層および信号線層のそれぞれのための相互接続パッドおよび／またはビアプレートを含む超伝導フレックス回路基板を提供することができる。
いくつかの実施形態では、ビアのための金属構造を提供するために、方法８００は、各層（例えば、誘電体層、接地層、および／または信号線）を通るビアをエッチングし、ビアの内面に金属膜を堆積させるステップを含んでいてもよい。次いで、金属構造（例えば、ビアプレート）を、ビアの内面の金属膜上に電気めっきすることができる。このようにして、金属膜および／または金属構造は、各層を通って延在することができる。
いくつかの実施形態では、方法８００は、フレックス回路基板を酸素にさらすことなく実行することができる。例えば、いくつかの実施形態では、超伝導層上に第１の金属膜を堆積させるステップは、超伝導層を酸素に曝露することなく実行される。一例として、超伝導層および誘電体層を含むフレックス回路基板は、第１の金属膜を堆積させる前に真空中に配置することができる。真空は、酸素汚染のリスクが取り除かれるまで、例えば、金属構造がうまく電気めっきされるまで維持されてもよい。
図９は、本開示の例示的な実施形態によるフレックス回路基板を含む量子計算システムを操作する例示的な方法を示す。方法９００は、図１～図３に示される量子計算システム１００または３００のいずれかなど、任意の適切な量子計算システムを使用して実施することができる。図９は、例示および説明のために特定の順序で実行されるステップを示す。当業者は、本明細書に提供される開示を使用して、本明細書に開示される方法のいずれかの様々なステップを適合、修正、同時に実行、省略、図示しないステップを含む、再配置する、および／または本開示の範囲から逸脱することなく様々な方法で拡張され得ることを理解するであろう。
方法９００は、９０２で、制御パルスを１つまたは複数の信号線に送信するステップを含み得る。例えば、制御パルスは、信号線に結合された１つまたは複数の古典的プロセッサによって送信され得る。制御パルスは、電圧信号などの古典的（例えば、バイナリの）コンピュータ可読信号データ、および／または量子計算デバイスによって実装可能な信号であってもよいし、またはそれらを含んでいてもよい。信号線は、１つまたは複数のフレックス回路基板に配置され得る。フレックス回路基板は、本明細書に記載されるように、少なくとも１つの超伝導信号線上に電気めっきされた少なくとも１つの金属構造を含んでいてもよい。例えば、フレックス回路基板は、図４～図６のフレックス回路基板４００、５００、および／または６００など、本明細書で論じる任意の適切なフレックス回路基板であってもよい。フレックス回路基板は、図１～図３の量子計算システム１００および／または３００などの任意の適切な量子計算システムに配置され得る。
方法９００は、９０４で、制御パルスを１つまたは複数のフレックス回路基板を介して１つまたは複数の量子計算デバイスに送信するステップを含んでいてもよい。例えば、制御パルスは、１つまたは複数のフレックス回路基板の信号線を介して量子計算デバイスに送信され得る。制御パルスは、真空チャンバ内の温度勾配を介して、信号線によって送信され得る。例えば、制御パルスを搬送する信号線は、古典的プロセッサ（例えば、室温および／または約１００ケルビン程度の温度）から量子計算装置へと（例えば、約１０ｍＫなど、約１ケルビン未満の温度で）温度が徐々に低下する可能性がある。
方法９００は、９０６で、制御パルスを適用して、制御パルスに少なくとも部分的に基づいて少なくとも１つの量子演算を実施するステップを含んでいてもよい。一例として、いくつかの実施形態では、量子演算は、量子計算デバイスの状態測定値を取得するステップであってもよいし、またはそれを含んでいてもよい。例えば、制御パルスは、量子計算デバイスに、量子状態を測定する、および／または量子状態を基底状態表現に分解するように指示することができる。さらに、測定された量子状態は、（例えば、信号線によって）古典的プロセッサに送信できる。
別の例として、いくつかの実施形態では、量子演算は、量子計算デバイスによって、および／または量子計算デバイスにおいて、少なくとも１つの量子ゲート演算を実施するステップであってもよいし、またはそれを含んでいてもよい。例えば、制御パルスは、量子ゲーティング操作を実行するために量子計算デバイス（例えば、キュービット）に適用されるマイクロ波パルスを表してもよい。例示的な量子ゲーティング操作には、アダマールゲート、制御ＮＯＴ（ＣＮＯＴ）ゲート、制御位相ゲート、Ｔゲート、マルチキュービット量子ゲート、カプラー量子ゲートなどがあるが、これらに限定されない。
この仕様で説明されているデジタルおよび／または量子の主題、ならびにデジタル関数演算と量子演算の実装形態は、本明細書に開示された構造およびそれらの構造的等価物を含む、デジタル電子回路、適切な量子回路、または、より一般的には、具体的に実装されたデジタルおよび／または量子コンピュータソフトウェアまたはファームウェア、デジタルおよび／または量子コンピュータハードウェアにおける量子計算システム、またはそれらの１つまたは複数の組み合わせで実装され得る。「量子計算システム」という用語には、量子コンピュータ／計算システム、量子情報処理システム、量子暗号システム、または量子シミュレータが含まれ得るが、これらに限定されない。
本明細書で説明されているデジタルおよび／または量子主題の実装は、１つまたは複数のデジタルおよび／または量子コンピュータプログラム、すなわち、データ処理装置による実行、またはデータ処理装置の動作を制御するために、有形の非一時的記憶媒体にエンコードされたデジタルおよび／または量子コンピュータプログラム命令の１つまたは複数のモジュールとして実装できる。デジタルおよび／または量子コンピュータ記憶媒体は、機械可読記憶装置、機械可読記憶基板、ランダムまたはシリアルアクセスメモリデバイス、１つまたは複数のキュービット／キュービット構造、またはそれらの１つまたは複数の組み合わせであってもよい。代替的にまたは追加的に、プログラム命令は、データ処理装置による実行のために適切な受信装置に送信するためのデジタルおよび／または量子情報をエンコードするために生成されるデジタルおよび／または量子情報をエンコードできる人工的に生成された伝播信号（例えば、機械で生成された電気、光、または電磁信号）でエンコードされ得る。
量子情報および量子データという用語は、量子システムによって運ばれる、量子システムに保持される、または保存される情報またはデータを指し、最小の重要なシステムはキュービット、つまり、量子情報の単位を定義するシステムである。「キュービット」という用語は、対応する文脈で２レベルシステムとして適切に近似できるすべての量子システムを包含することが理解される。そのような量子システムは、例えば、２つ以上のレベルを有するマルチレベルシステムを含み得る。例として、そのようなシステムは、原子、電子、光子、イオン、または超伝導キュービットを含んでいてもよい。多くの実装形態では、計算基底状態は接地状態と最初の励起状態で識別されるが、計算状態がより高レベルの励起状態（例えばキューディット）で識別される他のセットアップが可能であることが理解される。
「データ処理装置」という用語は、デジタルおよび／または量子データ処理ハードウェアを指し、例として、プログラマブルデジタルプロセッサ、プログラマブル量子プロセッサ、デジタルコンピュータ、量子コンピュータ、または複数のデジタルおよび量子プロセッサまたはコンピュータ、およびそれらの組み合わせを含むデジタルおよび／または量子データを処理するためのあらゆる種類の装置、デバイス、およびマシンを含む。装置はまた、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）、またはＡＳＩＣ（特定用途向け集積回路）、または量子シミュレータ、すなわち、特定の量子系に関する情報をシミュレートまたは生成するように設計された量子データ処理装置などの専用論理回路であってもよいし、またはそれをさらに含んでいてもよい。特に、量子シミュレータは、普遍的な量子計算を実行する機能を持たない専用の量子コンピュータである。装置は、ハードウェアに加えて、デジタルおよび／または量子コンピュータプログラムの実行環境を作成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらの１つ以上の組み合わせを構成するコードを任意選択で含んでいてもよい。
プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、またはコードとしても参照または記述され得るデジタルコンピュータプログラムは、コンパイルされた言語または解釈された言語、または宣言型言語または手続き型言語を含む任意の形式のプログラミング言語で記述でき、スタンドアロンプログラムとして、またはモジュール、構成要素、サブルーチン、またはデジタル計算環境での使用に適したその他のユニットとしてなど、任意の形式で展開できる。プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、またはコードとも呼ばれ得る、または記述され得る量子コンピュータプログラムは、コンパイルされた言語または解釈された言語、または宣言型言語または手続き型言語を含む任意の形式のプログラミング言語で記述でき、適切な量子プログラミング言語に変換されるか、ＱＣＬ、Ｑｕｉｐｐｅｒ、Ｃｉｒｑなどの量子プログラミング言語で記述され得る。
デジタルおよび／または量子コンピュータプログラムは、ファイルシステム内のファイルに対応し得るが、必ずしもそうである必要はない。プログラムは、他のプログラムまたはデータを保持するファイルの一部に格納され得る。例えば、マークアップ言語ドキュメントに格納された１つまたは複数のスクリプト、問題のプログラム専用の単一のファイル、または複数の調整されたファイル、例えば、１つ以上のモジュール、サブプログラム、またはコードの一部を格納するファイルに格納され得る。デジタルおよび／または量子コンピュータプログラムは、１つのデジタルまたは１つの量子コンピュータ、または１つのサイトに配置されているか、複数のサイトに分散され、デジタルおよび／または量子データ通信ネットワークによって相互接続されている複数のデジタルおよび／または量子コンピュータで実行されるように展開され得る。量子データ通信ネットワークは、キュービットなどの量子システムを使用して量子データを送信できるネットワークであると理解されている。一般に、デジタルデータ通信ネットワークは量子データを送信できないが、量子データ通信ネットワークは量子データとデジタルデータの両方を送信できる。
本明細書で説明するプロセスおよび論理フローは、必要に応じて、１つまたは複数のデジタルおよび／または量子プロセッサで動作し、入力デジタルおよび量子データを操作し、出力を生成することによって機能を実行する１つまたは複数のデジタルおよび／または量子コンピュータプログラムを実行する、１つまたは複数のプログラム可能なデジタルおよび／または量子コンピュータによって実行され得る。プロセスとロジックフローは、ＦＰＧＡやＡＳＩＣなどの専用論理回路、または量子シミュレータ、または専用論理回路または量子シミュレータと１つまたは複数のプログラムされたデジタルおよび／または量子コンピュータの組み合わせによるものによって実行することもでき、装置も、そのようなものとして実装され得る。
１つまたは複数のデジタルおよび／または量子コンピュータまたはプロセッサのシステムが、特定の操作またはアクションを実行するように「構成」または「操作可能」であることは、システムに、動作中にシステムに操作またはアクションを実行させるソフトウェア、ファームウェア、ハードウェア、またはそれらの組み合わせがインストールされていることを意味する。１つまたは複数のデジタルおよび／または量子コンピュータプログラムが特定の操作またはアクションを実行するように構成されていることは、１つまたは複数のプログラムが、デジタルおよび／または量子データ処理装置によって実行されると、装置に動作またはアクションを実行させる命令を含むことを意味する。量子コンピュータは、量子計算装置によって実行されると、装置に操作またはアクションを実行させるデジタルコンピュータからの命令を受け取ることができる。
デジタルおよび／または量子コンピュータプログラムの実行に適したデジタルおよび／または量子コンピュータは、汎用または専用のデジタルおよび／または量子マイクロプロセッサまたはその両方、または任意の他の種類の中央デジタルおよび／または量子処理ユニットに基づき得る。一般に、中央デジタルおよび／または量子処理ユニットは、読み取り専用メモリ、ランダムアクセスメモリ、または光子などの量子データを送信するのに適した量子システム、またはそれらの組み合わせから、命令およびデジタルおよび／または量子データを受信する。
デジタルおよび／または量子コンピュータのいくつかの例示的な要素は、命令を実行または実行するための中央処理装置と、命令およびデジタルおよび／または量子データを格納するための１つまたは複数のメモリデバイスである。中央処理装置とメモリは、専用の論理回路または量子シミュレータによって補完または組み込むことができる。一般に、デジタルおよび／または量子コンピュータは、デジタルおよび／または量子データを格納する１つまたは複数の大容量記憶装置、例えば、磁気、光磁気ディスク、光ディスク、または量子情報を格納するのに適した量子システムも含み、またはデジタルおよび／または量子データを受信する、または、デジタルおよび／または量子データを伝達する、または両方を行うように動作可能に結合されている。ただし、デジタルおよび／または量子コンピュータはそのようなデバイスを備えている必要はない。
デジタルおよび／または量子コンピュータプログラム命令およびデジタルおよび／または量子データを格納するのに適したデジタルおよび／または量子コンピュータ可読媒体は、すべての形式の不揮発性デジタルおよび／または量子メモリ、媒体、およびメモリデバイス、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、およびフラッシュメモリデバイスなどの半導体メモリデバイス、磁気ディスク（内蔵ハードディスクやリムーバブルディスクなど）、光磁気ディスク、ＣＤ－ＲＯＭおよびＤＶＤ－ＲＯＭディスク、トラップされた原子や電子などの量子システムを含む。量子メモリは、量子データを高い忠実度と効率で長期間格納できるデバイス、例えば、光が伝送に使用され、物質が重ね合わせや量子コヒーレンスなどの量子データの量子特性を格納および保存するために使用される光－物質インターフェーシングであることが理解されている。
この仕様またはその一部で説明されている様々なシステムの制御は、１つまたは複数の非一時的な機械可読記憶媒体に格納され、１つまたは複数のデジタルおよび／または量子処理デバイスで実行可能な命令を含むデジタルおよび／または量子コンピュータプログラム製品で実装できる。本明細書またはその一部で説明されているシステムは、それぞれ、この仕様で説明されている操作を実行するための実行可能な命令を格納するために、１つまたは複数のデジタルおよび／または量子処理デバイスとメモリを含み得る装置、方法、または電子システムとして実装できる。
この仕様には多くの特定の実装の詳細が含まれているが、これらは特許請求の範囲の制限として解釈されるべきではなく、特定の実装形態に固有の可能性がある機能の説明として解釈されるべきである。この仕様で個別の実装形態の文脈で説明されている特定の機能は、単一の実装形態で組み合わせて実装することもできる。逆に、単一の実装形態の文脈で説明されている様々な機能は、複数の実装で個別に、または任意の適切なサブコンビネーションで実装することもできる。さらに、特徴は特定の組み合わせで作用するものとして上で説明され、最初はそのように主張されることさえあり得るが、主張された組み合わせからの１つまたは複数の特徴は、場合によっては組み合わせから削除される可能性があり、主張された組み合わせはサブコンビネーションまたはサブコンビネーションの変形例を対象とし得る。
同様に、操作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような操作が示された特定の順序または連続した順序で実行されること、または図示されたすべての操作が実行されることを要求するものとして理解されるべきではない。特定の状況では、マルチタスクと並列処理が有利な場合がある。さらに、上記の実装における様々なシステムモジュールおよび構成要素の分離は、すべての実装形態でそのような分離を必要とするものとして理解されるべきではなく、記述されたプログラム構成要素およびシステムは一般に、単一のソフトウェア製品に統合でき、複数のソフトウェア製品にパッケージ化できることを理解する必要がある。
主題の特定の実装形態が説明されている。他の実装形態は、以下の特許請求の範囲内にある。例えば、請求項に記載されているアクションは、異なる順序で実行でき、それでも望ましい結果を達成できる。一例として、添付の図に示されるプロセスは、望ましい結果を達成するために、示された特定の順序または連続した順序を必ずしも必要としない。場合によっては、マルチタスクと並列処理が有利な場合がある。
１００、３００ 量子計算システム
１０２、３０４ 量子ハードウェア
１０４、３０２ 古典的プロセッサ
１０６ 物理制御パラメータ値
１０８ 測定結果
１１０ 量子システム
１１２ 制御装置
１１４ 読み出し装置
１２０、４０６ 信号線
１３０ 極低温冷却システム
３０６、５００、６００ フレックス回路基板
３０７ キャップ
３０８ チャンバマウント
３１２ 古典的信号伝送媒体（同軸ケーブル）
３１４ 第１のフレックス回路基板
３１６ 第２のフレックス回路基板
３１８ 表面実装減衰器基板
３２０ 第３のフレックス回路基板
３２２ 第４のフレックス回路基板
３３２ 古典的フレックス相互接続
３３６、３４０ フレックス－フレックス相互接続
３４２ コネクタ
３５２ 気密シール
３５４ 表面実装減衰器
４０２ 接地層
４０４ 誘電体層
５０２、６０４ ビア
５０４、６０６ ビアプレート
６０２ 相互接続パッド

Claims (20)

  1. 量子計算システムにおいて信号を送信する際に使用するフレックス回路基板であって、前記フレックス回路基板は、
    少なくとも１つの誘電体層と、
    前記少なくとも１つの誘電体層の表面上に配置された少なくとも１つの超伝導層であって、前記少なくとも１つの超伝導層が超伝導材料を含み、前記超伝導材料が約３ケルビン未満の温度で超伝導である、少なくとも１つの超伝導層と、
    を備え、
    前記フレックス回路基板は、前記少なくとも１つの超伝導層上に電気めっきされた少なくとも１つの金属構造を有する、
    フレックス回路基板。
  2. 前記超伝導材料がニオブを含む、請求項１に記載のフレックス回路基板。
  3. 前記少なくとも１つの誘電体層がポリイミドを含む、請求項１に記載のフレックス回路基板。
  4. 前記少なくとも１つの金属構造が銅を含む、請求項１に記載のフレックス回路基板。
  5. 前記少なくとも１つの金属構造がビアプレートであり、前記ビアプレートが、少なくとも前記少なくとも１つの誘電体層および前記少なくとも１つの超伝導層を通って延在するビアを被覆する、請求項１に記載のフレックス回路基板。
  6. 前記少なくとも１つの金属構造が相互接続パッドである、請求項１に記載のフレックス回路基板。
  7. 前記相互接続パッドが、前記超伝導層の少なくとも１つの信号線に結合するように構成される、請求項６に記載のフレックス回路基板。
  8. 前記少なくとも１つの超伝導層は、第１の端部および反対側の第２の端部を有し、前記少なくとも１つの超伝導層の前記第１の端部に第１の相互接続パッドが配置され、前記少なくとも１つの超伝導層の前記第２の端部に第２の相互接続パッドが配置されている、請求項７に記載のフレックス回路基板。
  9. 前記少なくとも１つの超伝導層は、
    第１の接地層と、
    第２の接地層と、
    前記第１の接地層と前記第２の接地層との間に配置された信号線層であって、１つまたは複数の信号線を含む、信号線層と、
    を含み、
    前記少なくとも１つの誘電体層は、
    前記第１の接地層と前記信号線層との間に配置された第１の誘電体層と、
    前記第２の接地層と前記信号線層との間に配置された第２の誘電体層と、
    を含む、
    請求項１に記載のフレックス回路基板。
  10. 前記少なくとも１つの金属構造は、前記第１の接地層、前記第２の接地層、および前記信号線層の各端部に配置される複数の相互接続パッドを含む、請求項９に記載のフレックス回路基板。
  11. 前記少なくとも１つの金属構造はビアプレートであり、前記ビアプレートは、前記第１の接地層、前記第１の誘電体層、前記信号線層、前記第２の誘電体層、および前記第２の接地層を通って延在するビアを被覆する、請求項９に記載のフレックス回路基板。
  12. 前記少なくとも１つの超伝導層と前記少なくとも１つの金属構造との間に配置された少なくとも１つの接着層をさらに備える、請求項１に記載のフレックス回路基板。
  13. 前記少なくとも１つの接着層は、堆積された金属膜をエッチングすることによって形成される、請求項１２に記載のフレックス回路基板。
  14. 前記少なくとも１つの接着層がチタンを含む、請求項１２に記載のフレックス回路基板。
  15. 前記少なくとも１つの接着層が銅を含む、請求項１２に記載のフレックス回路基板。
  16. 量子計算システムで信号を送信する際に使用するフレックス回路基板を製造する方法であって、
    第１の誘電体層の第１の側面に第１の超伝導層を堆積させるステップと、
    前記第１の超伝導層上に第１の金属膜を堆積させるステップと、
    前記第１の金属膜の第１の除去部分を除去し、前記第１の金属膜の第１の残りの部分を残すために、前記第１の金属膜をエッチングするステップと、
    前記第１の超伝導層上に配置された前記第１の金属膜の前記第１の残りの部分上に金属構造を電気めっきするステップと、
    を含む、方法。
  17. 前記第１の誘電体層の第２の側面上に第２の超伝導層を堆積させるステップであって、前記第１の誘電体層の前記第２の側面が前記第１の誘電体層の前記第１の側面の反対側にある、ステップと、
    前記第２の超伝導層上に第２の金属膜を堆積させるステップと、
    前記第２の金属膜の第２の除去部分を除去し、前記第２の金属膜の第２の残りの部分を残すために、前記第２の金属膜をエッチングするステップと、
    前記第２の超伝導層上に配置された前記第２の金属膜の前記第２の残りの部分上に第２の金属構造を電気めっきするステップと、
    をさらに含む、請求項１６に記載の方法。
  18. 前記第２の超伝導層上に第２の誘電体層を堆積させるステップと、
    前記第２の誘電体層上に第３の超伝導層を堆積させるステップと、
    前記第３の超伝導層上に第３の金属膜を堆積させるステップと、
    前記第３の金属膜の第３の除去部分を除去し、前記第３の金属膜の第３の残りの部分を残すために、前記第３の金属膜をエッチングするステップと、
    前記第３の超伝導層上に配置された前記第３の金属膜の前記第３の残りの部分上に第３の金属構造を電気めっきするステップと、
    をさらに含む、請求項１６に記載の方法。
  19. 前記超伝導層上に前記第１の金属膜を堆積させるステップが、前記超伝導層を酸素に曝露することなく実行される、請求項１６に記載の方法。
  20. フレックス回路基板を含む量子計算システムを操作する方法であって、
    １つまたは複数の古典的プロセッサによって、１つまたは複数の超伝導信号線に制御パルスを送信するステップであって、前記１つまたは複数の超伝導信号線は、１つまたは複数のフレックス回路基板に配置され、前記１つまたは複数のフレックス回路基板は、前記１つまたは複数の超伝導信号線上に電気めっきされた少なくとも１つの金属構造を含む、ステップと、
    前記１つまたは複数の信号線によって、前記１つまたは複数のフレックス回路基板を介して前記制御パルスを１つまたは複数の量子計算装置に送信するステップと、
    前記１つまたは複数の量子計算装置によって、前記制御パルスを適用して、前記制御パルスに少なくとも部分的に基づいて少なくとも１つの量子演算を実施するステップと、
    を含む、方法。
JP2023517769A 2020-09-16 2021-09-16 改善されたインターフェーシング特性用の金属構造を有する超伝導フレックス回路基板 Pending JP2023544504A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063079263P 2020-09-16 2020-09-16
US63/079,263 2020-09-16
PCT/US2021/050634 WO2022060959A1 (en) 2020-09-16 2021-09-16 Superconducting flex circuit boards having metal structures for improved interfacing characteristics

Publications (1)

Publication Number Publication Date
JP2023544504A true JP2023544504A (ja) 2023-10-24

Family

ID=78232377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023517769A Pending JP2023544504A (ja) 2020-09-16 2021-09-16 改善されたインターフェーシング特性用の金属構造を有する超伝導フレックス回路基板

Country Status (7)

Country Link
US (1) US20220087012A1 (ja)
EP (1) EP4215028A1 (ja)
JP (1) JP2023544504A (ja)
CN (1) CN116438927A (ja)
AU (1) AU2021342492A1 (ja)
CA (1) CA3192869A1 (ja)
WO (1) WO2022060959A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2607923B (en) * 2021-06-16 2023-06-14 Riverlane Ltd Power-aware transmission of quantum control signals
US11914443B2 (en) 2021-06-16 2024-02-27 Riverlane Ltd Power-aware transmission of quantum control signals
WO2023186119A1 (zh) * 2022-04-02 2023-10-05 本源量子计算科技（合肥）股份有限公司 超导硅片及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414738A (en) * 1981-02-02 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Optical lithographic technique for fabricating submicron-sized Josephson microbridges
WO2018213494A1 (en) * 2017-05-16 2018-11-22 Rigetti & Co, Inc. Connecting electrical circuitry in a quantum computing system
US10319896B2 (en) * 2017-06-29 2019-06-11 Intel Corporation Shielded interconnects
JP6852187B2 (ja) * 2017-09-07 2021-03-31 グーグル エルエルシーＧｏｏｇｌｅ ＬＬＣ 低温用途のためのフレキシブル配線

Also Published As

Publication number Publication date
EP4215028A1 (en) 2023-07-26
CA3192869A1 (en) 2022-03-24
US20220087012A1 (en) 2022-03-17
CN116438927A (zh) 2023-07-14
WO2022060959A1 (en) 2022-03-24
AU2021342492A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
JP2023544504A (ja) 改善されたインターフェーシング特性用の金属構造を有する超伝導フレックス回路基板
US20240049392A1 (en) Overlap Joint Flex Circuit Board Interconnection
US20220083893A1 (en) Quantum Computing System Having Flex Circuit Boards for Improved Signal Transmissions
US20220083892A1 (en) T-Joint Connector for Quantum Computing Systems
JP2023542894A (ja) 突き合わせ接合部フレックス回路基板の相互接続およびその製造方法
JP2023544506A (ja) 積層回路アセンブリ用フィルタ
US11600588B1 (en) Superconducting bump bonds for quantum computing systems
Fischer On-chip superconducting microwave interferometer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230516