JP2023544050A - 不揮発性メモリデバイスおよび対応するシステムからの高速の安全なブートのための方法ならびにそのためのデバイス - Google Patents

不揮発性メモリデバイスおよび対応するシステムからの高速の安全なブートのための方法ならびにそのためのデバイス Download PDF

Info

Publication number
JP2023544050A
JP2023544050A JP2023520235A JP2023520235A JP2023544050A JP 2023544050 A JP2023544050 A JP 2023544050A JP 2023520235 A JP2023520235 A JP 2023520235A JP 2023520235 A JP2023520235 A JP 2023520235A JP 2023544050 A JP2023544050 A JP 2023544050A
Authority
JP
Japan
Prior art keywords
nvm
code
host
value
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023520235A
Other languages
English (en)
Inventor
大輔 中田
伸介 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies LLC
Original Assignee
Infineon Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies LLC filed Critical Infineon Technologies LLC
Publication of JP2023544050A publication Critical patent/JP2023544050A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/51—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
    • H04L9/3268—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements using certificate validation, registration, distribution or revocation, e.g. certificate revocation list [CRL]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/033—Test or assess software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/84—Vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

方法は、ホストデバイスによって実行可能なホストコードを不揮発性メモリ（ＮＶＭ）デバイス内に格納し、ＮＶＭデバイスによって実行可能なＮＶＭコードを格納するステップを含むことができる。ＮＶＭデバイスは、所定の条件に応答してＮＶＭコードのインテグリティを有効化することができ、ＮＶＭコードを有効化するためのコードインテグリティ値を生成することができる。コードインテグリティ値は、ホストコードのサイズに無関係のサイズを有する。少なくともコードインテグリティ値によって生成される認証コードは、ホストデバイスに送信可能である。ホストデバイスからの読み出し要求に応答して、ホストデバイスによる実行のためのホストコードの少なくとも部分を返信する。対応するデバイスおよびシステムも開示される。

Description

関連出願
この出願は、２０２０年１２月１５日に出願された米国特許出願第１７／１２２，９２７号の国際出願であり、２０２０年１０月２日に出願された米国仮特許出願第６３／０８６，７５０号の優先権および利益を主張し、その内容のすべては、本願明細書において参照によって組み込まれる。
本開示は、概して、不揮発性メモリデバイス上に格納されるコードを実行するホストデバイスを有するシステムに関するものであり、より詳しくは、ホストデバイスが不揮発性メモリデバイス上に格納されるコードを認証するシステムに関するものである。
プロセッサを含むシステムは、プロセッサによる実行のためのコード、例えば、ソフトウェア（ＳＷ）またはファームウェア（ＦＷ）がメモリデバイスからロード可能なブート動作を有することができる。ブート動作は、例えば、パワーオンおよび／またはリセットイベントに応答して発生しうる。ブート動作のためのコードは、典型的には、不揮発性メモリ（ＮＶＭ）デバイス内に格納される。
「安全な」ブートを有する能力は、多くのシステムにとって重要となりうる。安全なブートは、コードがプロセッサによって実行される前に、コードのインテグリティを確立することに依存する。従来は、コードのインテグリティは、システムのブートアップ時にコード内容を査定するホストデバイスによって確立可能である。コード内容を査定することは、不揮発性デバイスによって格納されるコード（例えば、ＳＷイメージ）のサイズに依存する。全ブートアップ時間（ｔｉｍｅ）は、
ｔｉｍｅ＝ｔｂｌ＋ｔａｐｐ ｔａｐｐ＝ＢＷｍｅａｓｕｒｅ×Ｓｉｚｅａｐｐ
によって与えられ、ｔｂｌはブートローダのローディング時間であり、ｔａｐｐはアプリケーション査定（インテグリティチェック）時間であり、ＢＷｍｅａｓｕｒｅは転送速度（例えば、バイト当たりの時間）であり、ＳｉｚｅａｐｐはＳＷイメージのサイズ（例えば、バイト）である。したがって、ブートアップ時間は、ＳＷイメージのサイズに依存しうる。
図１７は、システム１７０１のための従来のブートアップシーケンスを示すブロック図である。システム１７０１は、ＮＶＭデバイス１７０３およびホストデバイス１７０５を含むことができる。ブートアップシーケンスにおいて、ＮＶＭデバイス１７０３内のパワーオンリセット回路１７０７－０は、パワーオンまたはリセット条件を検出し、ＮＶＭデバイス１７０３の電源を入れ、ＮＶＭデバイス１７０３を動作可能にする。
ホストデバイス１７０５内で、ホストＰＯＲ回路１７０７－１は、パワーオンまたはリセット条件を検出することができる。応答して、ホストデバイス１７０５は、読み取り専用メモリ（ＲＯＭ）ブート動作１７０９を実行することができ、ＲＯＭからブートデータをロードすることができる。次に、ホストデバイス１７０５は、ブートローディング動作１７１５を実行することができ、ブートローディング動作１７１５は、ＮＶＭデバイス１７０３からブートローディングデータ１７１１を読み出すことを含む。ブートローディングデータ１７１１のインテグリティは、査定動作１７１７－０の対象となりうる。これは、ハッシュ関数１７１３によってブートローディングデータ１７１１からハッシュ値を生成すること、および／または、解読機能１７１９によってブートローダデータを解読することを含むことができる。ＲＯＭブート動作１７０９およびブートローディング動作１７１５は、ブートロード時間ｔｂｌ１７２１の間発生しうる。
次に、ホストデバイス１７０５は、アプリケーションソフトウェア（ＡｐｐＳＷ）インテグリティ動作１７２３を実行することができる。これは、ＮＶＭデバイス１７０３上に格納されるＡｐｐＳＷ１７２５の査定動作１７１７－１を含むことができる。ＡｐｐＳＷインテグリティ動作１７２３は、時間ｔａｐｐ１７２７を占めることができ、時間ｔａｐｐ１７２７は、上述したように、ＡｐｐｓＳＷのサイズに従って変化しうる。
図１７のような従来のブートシーケンスの欠点は、ＳＷサイズが増加するにつれて、ブート時間が増加することである。一例として、これは、いくつかのシステムにおいて、例えば、ブート時間がより大きいＳＷサイズのためのバス応答制限時間を上回りうるコントローラ・エリア・ネットワーク（ＣＡＮ）上で動作するシステムにおいて、問題となりうる。
一実施形態に従って、ホストデバイスおよび不揮発性メモリ（ＮＶＭ）デバイスを有するシステムのための認証方法を示すブロック図のシーケンスである。 一実施形態に従って、ＮＶＭデバイス内に格納されるソフトウェアを認証する方法を示すブロック図である。 一実施形態に従って、対称暗号によりＮＶＭデバイス状態を認証するシステムおよび対応する方法のブロック図である。 一実施形態に従って、非対称暗号によりＮＶＭデバイス状態を認証するシステムおよび対応する方法のブロック図である。 他の実施形態に従って、非対称暗号によりＮＶＭデバイス状態を認証するシステムおよび対応する方法のブロック図である。 さまざまな実施形態のブート時間と比較して、従来のブート時間を示す図である。 一実施形態に従うＮＶＭデバイスのブロック図である。 一実施形態に含まれうるＮＶＭアレイのブロック図である。 一実施形態に従う集積回路のＮＶＭデバイスのブロック図である。 一実施形態に従うホストデバイスのブロック図である。 一実施形態に従う自動車システムのブロック図である。 他の実施形態に従う自動車システムのブロック図である。 一実施形態に従うＮＶＭデバイスの認証方法のフロー図である。 一実施形態に従うホストデバイスの認証方法のフロー図である。 一実施形態に従う認証方法のフロー図である。 一実施形態に従うコード（例えば、ファームウェア）更新動作のフロー図である。 従来の安全なブート動作のブロック図である。
実施形態によれば、不揮発性メモリ（ＮＶＭ）デバイスは、ホストデバイスによる実行のためのホストコードおよびＮＶＭデバイス自体による実行のためのＮＶＭコードを格納することができる。所定の条件（例えば、パワーオンまたはリセット）に応答して、ＮＶＭデバイスは、ＮＶＭコードのインテグリティをチェックすることができる。ＮＶＭデバイスは、コードインテグリティ値を格納することができ、コードインテグリティ値は、認証コードにおいて、ホストデバイスに伝送される。ホストデバイスは、格納されたホストコードを査定することによってではなく、認証コードに基づいて、ＮＶＭによって格納されたコードを認証することができる。
いくつかの実施形態では、コードインテグリティ値は、ＮＶＭコードの周知の良好なバージョンのハッシュ値とすることができる。
いくつかの実施形態では、ＮＶＭデバイスは、秘密鍵により認証コードを暗号化することができ、ホストデバイスは、公開鍵により認証コードを解読することができる。
いくつかの実施形態では、ＮＶＭデバイスは、ホストデバイスによって読み出されるＮＶＭコードのハッシュ値を生成することができる。ホストデバイスは、ＮＶＭデバイスから読み出されるハッシュ値を周知の有効なハッシュ値と比較し、ＮＶＭデバイスを認証し、したがって、ＮＶＭデバイスによって格納されるホストコードを認証することができる。
以下のさまざまな実施形態では、類似のアイテムは、同一の参照符号であるが、その第１の桁が図面番号に対応する参照符号によって参照される。
図１Ａから図１Ｃは、一実施形態に従うシステム１００のブロック図である。システム１００は、ＮＶＭデバイス１０２およびホストデバイス１０４を含むことができる。ＮＶＭデバイス１０２は、ＮＶＭユーザ空間１０６、ホストファームウェア（ＦＷ）１０８、ＮＶＭファームウェア１０９、コードインテグリティ値１１０およびコードインテグリティチェッカ１１２を含むことができる。ＮＶＭユーザ空間１０６は、ホストＦＷ（例えば、コード）１０８およびＮＶＭ ＦＷ１０９を含むデータを格納するためのＮＶＭセルの１つまたは複数のアレイを含むことができる。ＮＶＭアレイは、ＮＯＲ構成を含むがこれに限定されない任意の適切な形をとることができる。ホストＦＷ１０８は、ホストデバイス１０４によって実行可能であるファームウェアイメージとすることができる。ＮＶＭ ＦＷ１０９は、ＮＶＭデバイス１０２によって実行可能であるファームウェアイメージとすることができる。いくつかの実施形態では、ＮＶＭ ＦＷ１０９は、ＮＶＭデバイス１０２の安全なメモリ領域内に格納され、ＮＶＭデバイスの外側ではアクセス可能ではないか、または、安全なアクセス手順によってのみアクセス可能である。
コードインテグリティ値１１０は、ＮＶＭデバイス１０２のインテグリティを表現する値とすることができ、したがって、ホストＦＷ１０８のインテグリティを認証することができる。コードインテグリティ値１１０は、ホストデバイス１０４により用いられ、ＮＶＭデバイス１０２を認証することができ、したがって、従来の方法のように、ホストデバイス１０４が査定動作によりホストＦＷ１０８を評価することを必要としない。コードインテグリティ値１１０は、ホストＦＷ１０８のサイズに従って変化しないビットサイズを有することができる。いくつかの実施形態では、コードインテグリティ値１１０は、ＮＶＭ ＦＷ１０９の周知の有効なバージョン上で実行されるハッシング関数によって生成されるハッシュ値とすることができる。いくつかの実施形態では、コードインテグリティ値１１０は、ＮＶＭデバイス１０２の安全な場所（図示せず）内に格納可能である。安全な場所は、セキュリティ手順（一例として、認証）によってのみアクセスできる記憶領域とすることができる。いくつかの実施形態では、コードインテグリティ値１１０は、暗号化されていない状態で（例えば、安全な領域内に）格納可能である。しかしながら、他の実施形態では、この種の値は、暗号化された状態でＮＶＭデバイス１０２上に格納可能である。
コードインテグリティチェッカ１１２は、ＮＶＭデバイス１０２（したがってＮＶＭデバイス１０２によって格納されるホストＦＷ１０８）のインテグリティ評価に用いられるように、ＮＶＭ ＦＷ１０９の査定をすることができる。この種の動作は、ＮＶＭ ＦＷ１０９の全部または一部を査定することを含む任意の適切な形をとることができる。いくつかの実施形態では、コードインテグリティチェッカ１１２は、ＮＶＭ ＦＷ１０９から単一のハッシュ値を生成することができる。いくつかの実施形態では、この種の生成されたハッシュ値は、周知の有効なハッシュ値（例えば、コードインテグリティ値１１０）と比較可能である。コードインテグリティチェッカ１１２は、格納された命令を実行するＮＶＭプロセッサおよび／または機能のために設計される論理回路を含むがこれらに限定されない任意の適切な形をとることができる。いくつかの実施形態において、コードインテグリティチェッカ１１２が、格納されたＮＶＭ ＦＷ１０９が有効でないと決定する場合、ＮＶＭ１０２は、ホストＦＷ１０８への任意のアクセスを防止することができる（有効であると保証することができない）。
ホストデバイス１０４は、有線または無線の接続を含む任意の適切な手段を介して、ＮＶＭ１０２と通信することができる。いくつかの実施形態では、ホストデバイス１０４は、シリアルバス上でＮＶＭデバイス１０２と通信することができる。ホストデバイス１０４は、認証機能１１４およびホストＦＷ実行機能１１６を含むことができる。認証機能１１４は、ＮＶＭ１０２から提供されるコードインテグリティ値１１０を用いて、ＦＷ１０８を認証することができる。ホストＦＷ実行機能１１６は、ＮＶＭデバイス１０２上に格納されるホストＦＷ１０８を実行し、さまざまなシステムアプリケーションを提供することができる。いくつかの実施形態では、ホストＦＷ実行機能１１６は、ＮＶＭ１０２から直接コードを実行するｅＸｅｃｕｔｅ－ｉｎ－ｐｌａｃｅ（ＸＩＰ）機能とすることができる。しかしながら、他の実施形態では、ホストＦＷ実行機能１１６は、ホストＦＷ１０８をホストデバイス１０４上のホストメモリ（例えば、図示しないＤＲＡＭ）内にロードすることができる。次に、ホストデバイス１０４は、ホストメモリからホストＦＷを実行することができる。
以下、システム１００の動作を説明する。
図１Ａを参照すると、ある条件に応答して、ＮＶＭデバイス１０２は、ＮＶＭ ＦＷ１０９のインテグリティをチェックすることができる（１）。いくつかの実施形態では、この種の条件は、パワーオンまたはリセットを含むことができる。しかしながら、インテグリティチェック動作は、ホストデバイス１０４によって出される所定のコマンドを含む他の任意の適切な条件に応答してトリガ可能である。ＦＷインテグリティチェック動作（１）は、本願明細書において記載されているものまたは均等物の任意の形をとることができる。
図１Ｂを参照すると、ＮＶＭデバイス１０２は、暗号化されたコードインテグリティ値１１０’をホストデバイス１０４に送信することができる（２）。ホストデバイス１０４は、暗号化されたコードインテグリティ値１１０’に基づいて、ＮＶＭ ＦＷ１０９を認証することができる。いくつかの実施形態では、ホストデバイス１０４は、ＮＶＭデバイス１０２にアクセスして、認証動作において追加のデータを読み出すことができる（例えば、現在格納されたＦＷ１０８のハッシュ値を検索するために）。暗号化されたコードインテグリティ値１１０’は、ホストＦＷ１０８のサイズに無関係のサイズを有することができ、したがって、所定の時間（例えば、１つの読み出し動作）でアクセス可能である。その結果、ブート動作のための時間は、従来の方法より高速になりうる、および／または、より決定的になりうる。ＮＶＭ ＦＷ１０９を認証することは、ＮＶＭデバイス１０２の状態、およびしたがって、ＮＶＭデバイス１０２によって格納されるホストＦＷ１０８の状態を認証することができる。
図１Ｃを参照すると、一旦、ホストデバイス１０４がホストＦＷ１０８を認証すると、ホストデバイス１０４は、ＦＷ実行機能１１６による実行のために、ホストＦＷ１０８にアクセスすることができる（３）。いくつかの実施形態では、ホストＦＷ１０８は、適所で実行可能である。他の実施形態では、ＦＷ１０８は、ホストメモリ（図示せず）内にロード可能である。
実施形態によれば、ホストデバイスが、査定動作によってＮＶＭデバイス内に格納されるコード（例えば、ＳＷ、ＦＷ）のインテグリティを証明する代わりに、ホストデバイスは、ＮＶＭデバイスの暗号の状態のインテグリティを証明することができる。ＮＶＭデバイスのハードウェア（ＨＷ）およびＮＶＭ ＦＷが有効な暗号の状態であるということを証明することは、改竄がＮＶＭデバイスによって発生しなかったということを証明することができる。すなわち、ＮＶＭデバイス内にプログラムされる内容（例えば、コード）は、有効な暗号の状態において正しいことが照合可能である。したがって、ＮＶＭデバイスが改竄されなかった場合、ＮＶＭデバイス内に格納される内容（例えば、ホストコード）は、侵入されたはずがない。
ＮＶＭデバイスによって格納されるイメージ（例えば、ＳＷ）の暗号の状態とは対照的に、ＮＶＭデバイスの暗号の状態を証明することは、一定の時間動作とすることができ、イメージサイズに無関係である。これは、図１７に示したような従来の方法とは対照的である。
図２は、一実施形態に従って、ブートアップシーケンスを示すシステム２００のブロック図である。システム２００は、安全なＮＶＭデバイス２０２およびホストデバイス２０４を含むことができる。ＮＶＭデバイス２０２は、ホストデバイス２０４による実行のためのアプリケーションソフトウェア（ＡｐｐＳＷ）２０８を格納することができる。ＮＶＭデバイス２０２は、パワーオンリセット（ＰＯＲ）回路２１８－０、ハッシング関数２２０－０、ブートローダコード２２２および暗号機能２２４－０を含むことができる。ホストデバイス２０４は、ＰＯＲ回路２１８－１、ホストハッシング関数２２０－１および査定機能２２８を含むことができる。
ブートアップシーケンスにおいて、パワーオンまたはリセット条件に応答して、ＰＯＲ回路２１８－０は、ＮＶＭデバイス２０２の電源を入れることができる。いくつかの実施形態では、ハッシュ関数２２０－０を用いて、ＮＶＭデバイス２０２によって格納されるＮＶＭコードからコードインテグリティ値を生成することができる。
ホストデバイス２０４内で、ＰＯＲ回路２１８－１は、ホストデバイス２０４をスタートアップすることができ、ホストデバイス２０４は、読み取り専用メモリ（ＲＯＭ）ブート動作２２６に入ることができる。これは、処理回路（図示せず）が、読み取り専用メモリ（ＲＯＭ）ブートコードにアクセスし、最初の機能をイネーブルにすることを含むことができる。
一旦、ホストデバイス２０４の電源が入り、機能すると、２３４－０において、ＮＶＭデバイス２０２からブートローダコードを読み出すことができる。ＲＯＭブートコードの動作によって、ホストデバイス２０４は、ブートローダコード２２２上の査定動作２２８を実行することができ、ブートローダコード２２２が有効である場合、ブートローダコード２２２をロードする。ブートローディング機能２２２において、インストールされたブートローダコード２２２の動作によって、ホストデバイス２０４は、ＮＶＭデバイス２０２（および、したがってその格納されたＡｐｐｓＳＷ２０８）を認証することができる。いくつかの実施形態では、ホストデバイス２０４は、読み出しコマンドにより認証データにアクセスすることができるなどである。ホストデバイス２０４によってＮＶＭデバイス２０２から読み出される認証データ２３４－１は、限られたサイズとすることができ、ＮＶＭデバイス２０２によって格納されるファームウェアのサイズに無関係である。認証データ２３４－１は、本願明細書において記載されているコードインテグリティ値または均等物を含むことができる。
一旦、ＮＶＭデバイス２０２の状態が認証されると、ホストデバイス２０４は、アプリケーション実行動作２３２を実行することができ、アプリケーション実行動作２３２は、ＮＶＭデバイス２０２上に格納されるソフトウェア（例えば、ＡｐｐｓＳＷ２０８）にアクセスし、実行することができる。いくつかの実施形態では、これは、適所で実行するために、または、ホストデバイス２０４上のホストメモリ内に記憶して実行するために、ＮＶＭデバイス２０２からソフトウェアを読み出すこと２３４－２を含むことができる。
ホストデバイス２０４がＮＶＭデバイス２０２をブートアップし、アンロックする（例えば、認証する）のに必要な時間（ｔｂｌ＿ｕｎｌｏｃｋ２３６として示される）は、ＲＯＭブート動作２２６およびブートローダ動作２３０を含むことができる。図１７の従来のブートアップシーケンスとは対照的に、時間ｔｂｌ＿ｕｎｌｏｃｋ２３６が、ＮＶＭデバイス２０２によって格納されるファームウェアのサイズに無関係の設定値とすることができることを理解されたい。なぜなら、この種のファームウェアの査定は存在せず、ブートローダコード２２２の査定のみが存在するからである。
ＮＶＭデバイスとホストデバイスとの間の認証動作は、任意の適切な形をとることができるが、いくつかの実施形態では、認証は、対称暗号に基づくことができる。図３は、そのような一実施形態を示す。
図３は、ＮＶＭデバイス３０２およびホストデバイス３０４を含むシステム３００を示す。システム３００では、ＮＶＭデバイス３０２がブート時にそれ自身のＦＷインテグリティをチェックすることができると仮定される。さらに、ＮＶＭデバイス３０２およびホストデバイス３０４は、秘密鍵を共有する。
実施形態によれば、ブート（例えば、パワーオンまたはリセット）時に、ホストデバイス３０４は、チャレンジをＮＶＭデバイス３０２に送信することができる。チャレンジに応答して、ＮＶＭデバイス３０２は、応答を生成することができる。ホストデバイス３０４は、応答を有効化することができる。ＮＶＭデバイス３０２の応答が有効である場合、ＮＶＭデバイス３０２（および、その格納されたＦＷ）を認証することができ、ＦＷは、ホストデバイス３０４による実行のためにアクセス可能である。
図３を依然として参照すると、ＮＶＭデバイス３０２は、１つまたは複数の接続上でホストデバイス３０４と通信することができる。この種の接続は、有線または無線の接続を含むことができ、特定の実施形態では、シリアルバスを含むことができる。
ＮＶＭデバイス３０２は、いくつかの認証または他のセキュリティ手順なしでは、ＮＶＭデバイス３０２の外側からアクセスできない記憶場所を有する安全なデバイスとすることができる。ＮＶＭデバイス３０２は、ユーザ空間３０６を含み、秘密鍵３３８を格納し、認証コード３１０を生成し、コードチェック値３１２を生成するためにチェック可能なＮＶＭコードを格納することができる。ユーザ空間３０６は、他のデバイス（例えば、ホストデバイス３０４）によってアクセスでき、ホストデバイス３０４による実行のためのホストＦＷを含む記憶場所を含むことができる。ユーザ空間３０６は、１つまたは複数のＮＶＭアレイによって形成可能である。秘密鍵３３８は、ＮＶＭデバイス３０２上の安全な場所内に格納可能である。いくつかの実施形態では、この種の安全な場所は、安全なアクセスのために設計されるＮＶＭアレイまたはＮＶＭアレイの部分とすることができる。認証コード生成部３１０は、任意の適切な方法に従って認証コードを生成することができ、図示した実施形態において、ハッシュベースのメッセージ認証コード（ＨＭＡＣ）を生成することができる。認証コード（Ｒ）は、暗号化されたコードインテグリティ値（ＦＷ Ｈａｓｈ）によって生成可能である。コードインテグリティ値（ＦＷ Ｈａｓｈ）を用いて、ＮＶＭデバイス３０２によって格納されるＮＶＭ ＦＷを有効化することができる。図示の実施形態では、ＦＷ Ｈａｓｈは、周知の良好なＮＶＭ ＦＷイメージから生成されるハッシュ値とすることができる。コードインテグリティ値生成部３１２は、ＮＶＭデバイス３０２によって現在格納される（が、有効なことは必ずしも知られていない）ＮＶＭ ＦＷのためのコードチェック値（ＦＷ Ｈａｓｈ＿ｒ）を生成することができる。
ホストデバイス３０４は、ＮＶＭデバイス３０２と同じ秘密鍵３３８を格納することができ、ホストノンス値（Ｎｏｎｃｅ＿ｈｏｓｔ）３４０を生成することができ、ＮＶＭデバイス３０２と同じ方法で、チェック認証値３１０’を生成することができ、認証値３４４を比較することができる。
システム３００の構成要素を記載してきたので、以下、システム３００のための認証動作を説明する。
（１）において、ＮＶＭデバイス３０２およびホストデバイス３０４は、（対称認証のための）同じ秘密鍵を格納することができる。
（２）において、ＮＶＭデバイス３０２は、ＮＶＭ ＦＷのためのコードチェック値（ＦＷ Ｈａｓｈ＿ｒ）を生成することができる。コードチェック値（ＦＷ Ｈａｓｈ＿ｒ）は、ＮＶＭデバイス３０２上に現在格納されるＮＶＭ ＦＷの査定を表現することができる。図示の実施形態では、ＦＷ Ｈａｓｈ＿ｒは、ＮＶＭデバイス３０２によって格納される有効コードインテグリティ値（ＦＷ Ｈａｓｈ）を生成するのに用いるのと同じハッシュ関数によって生成されるＮＶＭ ＦＷのハッシュ値とすることができる。
（３）において、ホストデバイス３０４は、ＮＶＭデバイス３０２からコードチェック値（ＦＷ Ｈａｓｈ＿ｒ）３４２を読み出すことができる。これは、ホストデバイス３０４が査定動作のためにＮＶＭユーザ空間３０６からホストＦＷのすべてを読み出すことができる従来の方法とは対照的である。
（４）において、ホストデバイス３０４は、ホストノンス値（ｎｏｎｃｅ＿ｈｏｓｔ）をＮＶＭデバイス３０２に送信することができる。ホストノンス値は、任意の適切な方法によって生成される１回限りの値とすることができ、格納されたノンス値を検索するか、または、ホストデバイス３０４上に位置するノンス生成部（例えば、乱数または疑似乱数生成部）を用いることを含むがこれらに限定されるものではない。Ｎｏｎｃｅ＿ｈｏｓｔは、任意の適切な方法でＮＶＭデバイス３０２に送信可能であり、ノンス値を含む所定のコマンドを伝送するか、または、ＮＶＭデバイス３０２の所定の場所（例えば、レジスタ）に書き込むことを含むがこれらに限定されるものではない。
（５）において、ＮＶＭデバイス３０２は、認証コード（Ｒ）３１０を生成し、それをホストデバイス３０４に送信することができる。図示の実施形態では、認証コード（Ｒ）３１０は、秘密鍵３３８により、以下を暗号化することによって生成可能であり、以下とは、コードインテグリティ値ＦＷ Ｈａｓｈ、ｎｏｎｃｅ＿ｈｏｓｔ値およびＮＶＭによって生成されるノンス値（ｎｏｎｃｅ＿ｎｖｍ）である。結果として生じる暗号化された値は、ＨＭＡＣ機能の対象となり、ハッシュ値を生成し、Ｒを生成することができる。次に、認証値Ｒは、ｎｏｎｃｅ＿ｎｖｍ値を伴ってホストデバイス３０４に送信可能である。値Ｒおよびｎｏｎｃｅ＿ｎｖｍは、任意の適切な方法で、これに限定されるものではないが、例えば、ホストデバイス３０４からの読み出し要求（例えば、レジスタ読み出し）に応答するデータとして、ホストデバイス３０４に送信可能である。
（６）において、ホストデバイス３０４は、比較認証コード（Ｒ’）を生成することができる。図示の実施形態では、比較認証コード（Ｒ’）３１０’は、ＮＶＭデバイス３０２から読み出されたコードインテグリティ値ＦＷ Ｈａｓｈ＿ｒ、ｎｏｎｃｅ＿ｈｏｓｔ値およびＮＶＭデバイスから受信したｎｏｎｃｅ＿ｎｖｍ値を、秘密鍵３３８により暗号化することによって生成可能である。結果として生じる暗号化された値は、ＮＶＭデバイスと同じＨＭＡＣ機能の対象となり、Ｒ’を生成することができる。
（７）において、ホストデバイス３０４は、ＮＶＭデバイス３０２から受信した認証コード（Ｒ）３１０をその生成された比較認証コード（Ｒ’）３１０’と比較することができる。２つの認証コードが一致する場合（Ｒ’＝Ｒ）、ＮＶＭデバイス３０２を認証することができ、ホストデバイス３０４は、ユーザ空間３０６内に格納されるＦＷにアクセスし、用いることができる。
図３は、１つの特定の認証コード（ＨＭＡＣ）の使用を示すが、本願明細書の実施形態は、暗号ベースの認証コード、例えば、ＡＥＳ－ＣＭＡＣまたは他の暗号機能を含むがこれらに限定されない任意の適切な認証コードおよび認証コードプロセスを含むことができる。他の実施形態は、Ｄｅｖｉｃｅ Ｉｄｅｎｔｉｔｙ Ｃｏｍｐｏｓｉｔｉｏｎ Ｅｎｇｉｎｅ（ＤＩＣＥ）によって生成されるもののようなコンパウンドデバイス識別子を含む固有のデバイス識別子を含むことができる。
ＮＶＭデバイスとホストデバイスとの間の認証動作は、対称暗号を含むことができるが、他の実施形態は、非対称暗号を利用することができる。図４は、そのような一実施形態を示す。
図４は、ＮＶＭデバイス４０２およびホストデバイス４０４を含むシステム４００を示す。システム４００では、ＮＶＭデバイス４０２がブート時にそれ自身のＮＶＭ ＦＷインテグリティをチェックすることができ、デジタル証明書４１０がＮＶＭデバイス４０２によって格納されると仮定される。デジタル証明書４１０は、秘密鍵を用いて、ホストデバイス４０４に関連付けられたエンティティ（例えば、相手先商標製造会社、ＯＥＭ）によって、生成可能かつ署名可能である。デジタル証明書４１０は、秘密鍵に対応する公開鍵を含むことができる。デジタル署名は、暗号化されたコードインテグリティ値（例えば、ＦＷハッシュ）を含むことができる。ホストデバイス４０４が公開鍵のそれ自身のバージョンを格納するということも仮定される。
実施形態によれば、ブート時に、ホストデバイス４０４は、公開鍵およびＮＶＭデバイスにより提供されるデジタル署名を有効化することができる。次に、ホストデバイス４０４は、コードインテグリティ値をコードチェック値と比較することができ、コードチェック値は、ＮＶＭデバイス４０２によって生成され、その格納されたＮＶＭ ＦＷを査定するものである。
図４を依然として参照すると、ＮＶＭデバイス４０２は、１つまたは複数の接続上でホストデバイス４０４と通信することができる。ＮＶＭデバイス４０２は、ユーザ空間４０６を含み、デジタル証明書４１０を格納し、コードインテグリティ値４１２を生成するためにチェック可能なＮＶＭコードを格納することができる。デジタル証明書４１０は、公開鍵４４６およびコードインテグリティ値を含むことができる。いくつかの実施形態では、デジタル証明書４１０は、Ｘ．５０９標準と互換性を有することができる。デジタル証明書４１０は、秘密鍵によって生成されるデジタル署名４５２を含むことができる。後述するように、デジタル証明書４１０は、ホストデバイス４０４によってＮＶＭデバイス４０２内にロード可能である。
ホストデバイス４０４は、ＮＶＭデバイス４０２と同じ公開鍵４４６’を格納することができる。いくつかの実施形態では、公開鍵４４６’は、ホストデバイス４０４上に位置する不揮発性回路、例えば、１回限りのプログラム可能な（ＯＴＰ）メモリセルまたは「ｅＦｕｓｅ」型回路に格納可能である。ホストデバイス４０４は、後述するように、他の機能を実行することもできる。
以下、システム４００のための認証動作を説明する。
（１）において、ホストデバイス４０４は、デジタル証明書４１０をＮＶＭデバイス４０２内にインストールすることができる。図示の実施形態では、デジタル証明書４１０は、公開鍵、有効コードインテグリティ値（ＦＷハッシュ）４５０および公開鍵に対応する秘密鍵によって署名されるデジタル署名を有することができる。
（２）において、ＮＶＭデバイス４０２は、格納されるＮＶＭ ＦＷのためのコードチェック値（ＦＷ Ｈａｓｈ＿ｒ）を生成することができる。ＦＷ Ｈａｓｈ＿ｒ値は、デジタル証明書４１０に含まれるコードインテグリティ値（ＦＷ Ｈａｓｈ）を生成するのに用いられるのと同じハッシュ関数によって生成される格納されたＮＶＭ ＦＷのハッシュ値とすることができる。
（３）において、ホストデバイス４０４は、ＮＶＭデバイス４０２によって格納される公開鍵４４６を受信し、それ自身の格納された公開鍵４４６’との比較動作４４８を実行することができる。公開鍵が一致する場合、認証動作を継続することができる。公開鍵が一致しない場合、ＮＶＭデバイス４０２は認証に失敗しうる。いくつかの実施形態では、この種の比較動作４４８は、ＮＶＭデバイス４０２のアドレス可能な場所（例えば、メモリアドレスおよび／またはレジスタアドレス）からの読み出しを含むことができる。
（４）において、ホストデバイス４０４は、署名照合動作４５６を実行し、ＮＶＭデバイス４０２から提供されるデジタル署名４５２を照合することができる。ＮＶＭデバイス４０２は、デジタル証明書４１０に対応するデジタル署名４５２をホストデバイス４０４に提供することができる。デジタル署名４５２は、公開鍵４４６／４４６’に対応する秘密鍵によって以前暗号化された値とすることができる。いくつかの実施形態では、ＮＶＭデバイス４０２は、ハッシュ関数４５４を用いて、デジタル証明書（例えば、公開鍵４４６、ＦＷハッシュ４５０）の全部または一部からハッシュ値を生成することができる。結果として生じるハッシュ値は、認証プロセスに用いられるように、ホストデバイス４０４に提供可能である。この種の場合には、デジタル署名４５２は、ハッシュ値（例えば、秘密鍵によって暗号化されるハッシュ値を含む）に対応することができる。しかしながら、他の実施形態では、署名照合動作４５６は、ＮＶＭデバイス４０２が対応するデジタル署名４５２を有するデジタル証明書４１０を送信することを含むことができる。公開鍵４４６’を用いて、ホストデバイス４０４は、デジタル署名４５２を解読することができる。解読された署名がその対応するメッセージ（例えば、ハッシュ値、デジタル証明書）に一致する場合、デジタル証明書に含まれるコードインテグリティ値（ＦＷ Ｈａｓｈ）を有効化することができる。いくつかの実施形態では、署名照合値は、ホストデバイスコマンド（例えば、メモリまたはレジスタアドレスからの読み出しコマンド）に応答して、ＮＶＭデバイス４０２からホストデバイス４０４まで送信可能である。
（５）において、ホストデバイス４０４は、コードインテグリティ値（ＦＷ Ｈａｓｈ）をＮＶＭデバイス４０２によって生成されるコードチェック値（ＦＷ Ｈａｓｈ＿ｒ）と比較することができる。２つの値が一致する場合（ＦＷ Ｈａｓｈ＝ＦＷ Ｈａｓｈ＿ｒ）、ＮＶＭデバイス４０２を認証することができ、ホストデバイス４０４は、ユーザ空間４０６内に格納されるホストＦＷにアクセスし、用いることができる。いくつかの実施形態では、コードインテグリティ値（ＦＷ Ｈａｓｈ）は、デジタル証明書４１０とともに受信することができた。しかしながら、ハッシュ値が署名照合のために用いられる実施形態では、ホストデバイス４０４は、ＮＶＭデバイス４０２から有効コードインテグリティ値（ＦＷ Ｈａｓｈ）を読み出すことができる。
実施形態は、ホストデバイスから生じる秘密鍵（例えば、ＯＥＭ秘密鍵）を利用する非対称暗号による認証を含むことができるが、他の実施形態は、ＮＶＭデバイスから生じる秘密鍵を利用することができる。図５は、この種の一実施形態のブロック図である。
図５は、ＮＶＭデバイス５０２およびホストデバイス５０４を含むシステム５００を示す。システム５００では、ＮＶＭデバイス５０２がブート時にそれ自身のＮＶＭ ＦＷインテグリティをチェックすることができ、ホストデバイス５０４によってアクセス可能ではない秘密暗号鍵（ＮＶＭ秘密鍵）を安全に格納することができると仮定される。ホストデバイス５０４がＮＶＭ秘密鍵に対応する公開鍵を格納するということも仮定される。
実施形態によれば、ブート時に、ホストデバイス５０４は、ノンス値をＮＶＭデバイス５０２に送信することができる。ＮＶＭデバイス５０２は、オンザフライで生成されるデジタル署名を有する証明書を返信することができる。ホストデバイス５０４は、署名を有効化して、ＮＶＭデバイス５０２を認証することができる。
図５を依然として参照すると、ＮＶＭデバイス５０２は、１つまたは複数の接続上でホストデバイス５０４と通信することができる。ＮＶＭデバイス５０２は、秘密鍵（ＮＶＭ秘密鍵）５５８および対応する公開鍵（ＮＶＭ公開鍵）５６０を含むことができる。ＮＶＭデバイス５０２はまた、ＮＶＭ秘密鍵を用いて、コードチェック値およびデジタル署名をオンザフライで生成することができる。
ホストデバイス５０４は、ＮＶＭデバイス５０２と同じ公開鍵５６０’を格納することができる。いくつかの実施形態では、公開鍵５６０’は、ホストデバイス上に位置する不揮発性回路に格納可能である。ホストデバイス５０４はまた、後述するように、他の機能を実行することもできる。
以下、システム５００のための認証動作を説明する。
（１）において、ＮＶＭデバイス５０２は、それ自身のＮＶＭ ＦＷのインテグリティをチェック５１２することができる。いくつかの実施形態では、この種のアクションは、ＮＶＭ ＦＷからハッシュ値を生成することと、それを有効なハッシュ値と比較することと、を含むことができ、有効なハッシュ値は、例えば、ＮＶＭデバイス５０２上の安全な場所内に格納可能である。いくつかの実施形態では、ＮＶＭデバイス５０２は、ＮＶＭ ＦＷのインテグリティ（またはその欠如）を示すことができる。いくつかの実施形態において、ＮＶＭ ＦＷのインテグリティチェック５１２に失敗する場合、ＮＶＭデバイスは、ホストＦＷを含み、ＮＶＭデバイスが格納するＦＷへの任意のアクセスをロックアウトすることができる。
（２）において、ホストデバイス５０４は、ノンス値（ｎｏｎｃｅ＿ｈｏｓｔ）をＮＶＭデバイス５０２に送信することができる。いくつかの実施形態では、この種のアクションは、ホストデバイスがｎｏｎｃｅ＿ｈｏｓｔ値を有するコマンドを送信すること、および／または、ｎｏｎｃｅ＿ｈｏｓｔ値をＮＶＭデバイス５０２内の所定の場所（例えば、レジスタまたはメモリアドレス）に書き込むことを含むことができるが、これらに限定されるものではない。
（３）において、ＮＶＭデバイス５０２は、ＮＶＭ秘密鍵５５８を用いてデジタル署名５６２を生成することができる。デジタル署名５６２は、「オンザフライで」（例えば、ホストデバイス５０４が認証動作を開始することに応答して）生成可能である。デジタル署名５６２は、デジタル証明書から生成可能であり、デジタル証明書は、ＮＶＭ公開鍵５６０（ＮＶＭデバイス５０２によって格納される）、受信したｎｏｎｃｅ＿ｈｏｓｔ値５４０、および、オプションでＦＷ＿Ｓｔａｔｅ値を含む。デジタル署名５６２は、デジタル証明書の実際値から生成可能であるか、または、デジタル証明書から生成されるハッシュ値から生成可能であるか、または、両方の組み合わせから生成可能である。いくつかの実施形態では、ＮＶＭデバイス５０２は、デジタル証明書の全部または一部をホストデバイス５０４に送信することができる。
（４）において、ホストデバイス５０４は、ホストデバイス５０４が格納する公開鍵（５６０’）を、ＮＶＭデバイス５０２から受信した公開鍵（５６０）と比較することができる。いくつかの実施形態では、ホストデバイス５０４は、署名されたデジタル証明書の一部としてＮＶＭデバイス５０２から公開鍵（５６０）を受信することができる。公開鍵が一致しない場合、ＮＶＭデバイス５０２は、認証に失敗しうる。
（５）において、ホストデバイス５０４は、署名照合動作５５６を実行し、ＮＶＭデバイス５０２から提供されるデジタル署名５６２を照合することができる。ＮＶＭデバイス５０２は、デジタル証明書に対応するデジタル署名５６２をホストデバイス５０４に提供することができる。上述したように、いくつかの実施形態において、ＮＶＭデバイス５０２は、ハッシュ関数５５４を用いて、デジタル証明書の全部または一部からハッシュ値を生成することができる。実施形態において、ＦＷ＿ｓｔａｔｅ値５６１は、メッセージデータとしてハッシュ値に含まれうる。結果として生じるハッシュ値（任意の対応するメッセージデータを有する）は、認証プロセスに用いられるように、ホストデバイス５０４に提供可能である。他の実施形態では、署名照合動作５５６は、ＮＶＭデバイス５０２が、対応するデジタル署名５６２を有するデジタル証明書（例えば、ＮＶＭ公開鍵５６０、ｎｏｎｃｅ＿ｈｏｓｔ５４０、および、オプションでＦＷ＿ｓｔａｔｅ）を送信することを含むことができる。
公開鍵５６０’を用いて、ホストデバイス５０４は、デジタル署名５６２を解読することができる。認証プロセスがハッシュ関数５５４を用いる場合、ホストデバイス５０４は、同じハッシュ関数を用いて、一致するハッシュ値を（例えば、公開鍵５６０’およびｎｏｎｃｅ＿ｈｏｓｔ５４０から）生成することができる。解読された値が期待された値に一致する場合、ＮＶＭデバイス５０２を認証することができる。ＦＷ＿ｓｔａｔｅ値５６１を含む実施形態において、格納されたＦＷがインテグリティチェック（すなわち、５１２）に失敗したということをＦＷ＿ｓｔａｔｅ値５６１が示す場合、ＮＶＭデバイス５０２は、認証に失敗しうる（したがって、ＮＶＭユーザ空間５０６内の任意の内容、例えば、ホストデバイス５０４によって実行可能なホストコードもまた、認証に失敗しうる）。
実施形態によれば、システムは、アプリケーション（例えば、ＦＷ、ＳＷ）コードサイズに無関係とすることができる、高速で安全なブート時間を有することができる。図６は、本願明細書において開示されるさまざまな方法のためのコードサイズに対してブート時間を比較するグラフである。ブート時間は、Ｙ軸に対数スケールで示され、パワーオンまたはリセットから、ホストコード（例えば、ホストＦＷ、アプリケーションＳＷ）が認証されて、利用できるようになるまでの時間に対応することができる。図６は、４つの応答を示し、応答６６４は、図１７に示したような従来の方法とすることができ、応答６６６－０は、図３に示した実施形態のような方法とすることができ、応答６６６－１は、図４に示した実施形態のような方法とすることができ、応答６６６－２は、図５に示した実施形態のような方法とすることができる。図示するように、実施形態（６６６－０、６６６－１、６６６－２）は、ホストコードサイズに無関係の一定のブート時間を提供することができる。対照的に、従来の方法６６４は、ホストコードサイズが増加するにつれて、より長くなるブート時間を有しうる。
図７は、一実施形態に従うＮＶＭデバイス７０２のブロック図である。ＮＶＭデバイス７０２は、ＮＶＭアレイ７５７、デバイス記憶領域７６８－０、安全な記憶領域７６８－１、アレイアクセス回路７７２、制御セクション７７４、ＰＯＲ回路７８６および入出力（Ｉ／Ｏ）回路７８４を含むことができる。ＮＶＭアレイ７５７は、任意の適切なタイプのＮＶＭセルを有するように形成される１つまたは複数のアレイを含むことができ、デコーダ回路および書き込み回路（例えば、プログラム、消去、照合）を含むことができる。ＮＶＭアレイ７５７は、ホストデバイスによる実行のためのホストコード７０８を格納することができるユーザ領域７０６を含むことができる。
デバイス記憶領域７６８－０は、ＮＶＭデバイス７０２によって用いられる値を格納することができる。この種の値は、デジタル署名７５２（ＮＶＭデバイスにロードされるかまたはＮＶＭデバイスによって生成される）、デジタル証明書７１０および／または公開鍵７６０（例えば、非対称暗号動作のため）のいずれかを含むことができる。デバイス記憶領域７６８－０はまた、構成レジスタ７７０－０を含むことができ、ＮＶＭデバイス７０２のためのパラメータおよび／または識別情報７７０－１を格納することができる。デバイス記憶領域７６８－０は、安全な領域でもよいし、安全な領域でなくてもよい。デバイス記憶領域７６８－０の部分は、ＮＶＭアレイ７５７の部分でもよいし、部分でなくてもよい。
安全な記憶領域７６８－１は、秘密に維持されるべきデータ値を格納することができる。安全な記憶領域７６８－１は、ＮＶＭコード７０９、（例えば、非対称暗号動作のための）１つまたは複数の秘密鍵７５８、および／または、（例えば、対称暗号動作のための）１つまたは複数の秘密鍵７３８を格納することができる。安全な記憶領域７６８－１の部分は、ＮＶＭアレイ７５７の部分でもよいし、部分でなくてもよい。ＮＶＭコード７０９は、ＮＶＭデバイス７０２による実行のためのコードであり、さまざまな機能を提供することができる。
アレイアクセス回路７７２は、制御セクション７７４から受信した信号およびデータに応答して、ＮＶＭアレイ７５７へのアクセスを可能にすることができる。いくつかの実施形態では、アレイアクセス回路７７２は、処理コマンドのためのコマンドデコード論理を含むことができる。安全な領域７６８－１を含むＮＶＭデバイス７０２のために、アレイアクセス回路７７２は、安全なアクセス回路７７２－０を含むことができ、安全なアクセス回路７７２－０は、所定のセキュリティプロトコル（例えば、暗号ベースの認証）に応答してのみ、外部のエンティティから安全な領域７６８－１へのアクセスを可能にする。
制御セクション７７４は、実施形態に従う認証動作を含む、ＮＶＭデバイス７０２の機能を制御することができる。制御セクション７７４は、コントローラ７７６、入力バッファ７７８および出力バッファ７８０を含むことができる。コントローラ７７６は、命令７７６－１を実行することができるプロセッサ回路７７６－０を含むことができる。命令７７６－１は、ハッシュ関数７５４、暗号機能７６２、ノンス値生成部７８２、コードインテグリティチェッカ７１２を含むがこれらに限定されないさまざまな認証機能を含むことができる。ハッシュ関数７５４は、ＮＶＭデバイス７０２によって格納または受信されるデータのためのハッシュ値を生成することができる。いくつかの実施形態では、ハッシュ関数７５４は、対応するホストデバイスにより用いられるハッシュ関数に一致することができるかまたは一致するように構成可能である。暗号機能７６２は、ＮＶＭデバイス７０２によって格納される値を暗号化および／または解読することならびに鍵値を用いて認証コードを作成することを含むがこれらに限定されないさまざまな暗号動作を実行することができる。ノンス生成部７８２は、認証動作に用いられるように、ノンス値（例えば、ｎｏｎｃｅ＿ｎｖｍ）を生成することができる。コードインテグリティチェッカ７１２は、ＮＶＭコード７０９を含む、ＮＶＭユーザアレイ内に格納されるコードのインテグリティをチェックすることができる。いくつかの実施形態では、コードインテグリティチェッカ７１２は、ハッシュ関数（例えば、７５４）とすることができる。
入力バッファ７７８は、ＮＶＭデバイス７０２によって受信される入力コマンドおよび／またはデータを受信することができる。この種のコマンドは、アレイアクセス回路７７２によって処理され、ＮＶＭアレイ７５７、デバイス記憶領域７６８－０および安全な記憶領域７６８－１にアクセスすることができる。出力バッファ７８０は、ＮＶＭアレイ７５７、デバイス記憶領域７６８－０および安全な記憶領域７６８－１からのデータを含む、ＮＶＭデバイス７０２から出力されるデータを転送することができる。安全な記憶領域７６８－１は、Ｉ／Ｏ回路７８４を介して露出されなくてもよい。
ＰＯＲ回路７８６は、パワーオンおよびリセット条件を検出し、ＮＶＭデバイス７０２のさまざまな部分に電源を入れることができる。いくつかの実施形態では、ＰＯＲ回路７８６は、プロセッサ回路７７６－０による実行のための基本的な機能命令（例えば、ＲＯＭデータ）をロードするための回路を含むことができる。
Ｉ／Ｏ回路７８４は、１つまたは複数のバス７８８によって他のデバイス（例えば、ホストデバイス）に接続可能である。いくつかの実施形態では、バス７８８は、コントローラ・エリア・ネットワーク（ＣＡＮ）、シリアル・ペリフェラル・インタフェース（ＳＰＩ）およびＩ２Ｃの任意とシリアル互換を有するシリアルバスとすることができるが、これらに限定されるものではない。Ｉ／Ｏ回路７８４は、物理インタフェース（ＰＨＹ）、シリアライゼーションおよびデシリアライゼーション回路を含むがこれらに限定されない、ＮＶＭデバイス７０２および他の信号回路のための入力および出力を含むことができる。
実施形態は、任意の適切なＮＶＭアレイ構造およびＮＶＭセルタイプを含むことができるが、いくつかの実施形態は、１－トランジスタ（１Ｔ）ＮＯＲタイプのアレイを含むことができる。図８は、一実施形態に含まれうる１Ｔ ＮＯＲアレイ８５７の概略図である。アレイ８５７は、行および列に配置される多くのメモリセル（１つが８５７－０として示される）を含むことができ、同じ行のメモリセルは、同じワードライン（１つが８５７－２として示される）に接続され、同じ列のメモリセルは、同じビットライン８５７－３に接続されている。いくつかの実施形態では、メモリセル（８５７－０）は、単一のトランジスタ構造により形成可能である制御ゲートとチャネルとの間の電荷蓄積構造８５７－１を有する。電荷蓄積構造８５７－１は、１つまたは複数のビットのデータを電荷として蓄積することができる。
実施形態は、ホストデバイスと連動して動作するメモリデバイスを備えるシステムを含むことができるが、実施形態はまた、メモリデバイスの状態およびそれゆえデバイスによって格納されるコードの状態を認証することができるスタンドアロンのメモリデバイスを含むこともできる。この種の認証は、短い時間内にすることができ、本願明細書および均等物において記載されるように、コードのサイズに従って変化することがない。この種のメモリデバイスは、同じパッケージ内に形成される複数の集積回路を含むことができるが、いくつかの実施形態では、メモリデバイスは、有利には、コンパクトな単一の集積回路（すなわち、チップ）とすることができる。図９は、パッケージ化された単一のチップであるＮＶＭデバイス９０２を示す。しかしながら、実施形態によるメモリデバイスが、メモリデバイスチップを回路基板上に直接的にボンディングすることを含む他の任意の適切なパッケージングタイプを含むことができることを理解されたい。
図１０は、一実施形態に従うホストデバイス１００４のブロック図である。ホストデバイス１００４は、１つまたは複数のホストプロセッサ１０９２、主記憶装置１０９４およびＩ／Ｏ回路１０９６を含むことができる。主記憶装置１０９４は、ブート機能１０９４－０および不揮発性記憶装置１０９４－１を含むことができる。不揮発性記憶装置１０９４－１は、ホストデバイス１００４によって用いられる値を不揮発性の方法で格納することができる（例えば、ＯＴＰ回路、ｅＦｕｓｅｓ）。格納された値は、公開鍵１０４６および秘密鍵１０３８を含むことができる。いくつかの実施形態では、不揮発性記憶装置１０９４－１の全部または一部は、安全な記憶装置１０９８とすることができる。
ブート機能１０９４－０は、読み出しコードインテグリティ機能１０４２、ノンス値生成部１０４４、暗号機能１０２４－１、鍵比較機能１０４８およびハッシュ関数１０４９を含むことができるが、これらに限定されるものではない。読み出しコードインテグリティ機能１０４２は、認証動作で用いられるＮＶＭデバイスから、チェック値（例えば、ＦＷ Ｈａｓｈ＿ｒ）を読み出すことができる。いくつかの実施形態では、この種のアクションは、所定のレジスタまたはメモリアドレスに対する読み出しを含むことができる。ノンス生成部１０４４は、認証動作に用いられるように、ノンス値（例えば、ｎｏｎｃｅ＿ｈｏｓｔ）を生成することができる。この種のノンス値は、ＮＶＭデバイスに伝送可能である。暗号機能１０２４－１は、ホストデバイス１００４上に格納されるかまたはホストデバイス１００４によって受信される値を暗号化および／または解読すること、ならびに、暗号鍵値（例えば、１０４６、１０３８）を用いて認証コードを作成することを含むがこれらに限定されない暗号機能を実行することができる。鍵比較機能１０４８は、ホストデバイス１００４によって格納される鍵（例えば、１０４６）を、他のデバイス（例えば、ＮＶＭデバイス）から受信される鍵と比較することができる。ハッシュ関数１０４９は、ホストデバイス１００４によって格納または受信されるデータのためのハッシュ値を生成することができる。いくつかの実施形態では、ハッシュ関数１０４９は、対応するＮＶＭデバイスにより用いられるハッシュ関数に一致することができるかまたは一致するように構成可能である。
不揮発性記憶装置１０９４－１は、認証動作においてホストデバイス１００４によって用いられる値を格納することができる。この種の値は、公開鍵１０４６および／または秘密鍵１０３８を含むことができるが、これらに限定されるものではない。秘密鍵１０３８は、本願明細書において記載されているように、アクセスするのに所定の手順を必要としうる安全な記憶装置１０９８内に格納可能である。
Ｉ／Ｏ回路１０９６は、１つまたは複数のバス１０８８によって他のデバイス（例えば、ホストデバイス）に接続可能である。Ｉ／Ｏ回路１０９６は、本願明細書において記載されているものの任意の形をとることができる。
実施形態は、他のデバイス内に格納されるデータを迅速に認証する必要があるデバイスを有する任意の適切なシステムを含むことができる。しかしながら、実施形態は、ブートデータを高信頼性メモリデバイス内に格納するシステム、例えば、自動車システムにおいて有利になりうる。図１１は、一実施形態に従う自動車システム１１００を示す。システム１１００は、第１のＮＶＭデバイス１１０２－０、第２のＮＶＭデバイス１１０２－１、システム・オン・チップ（ＳｏＣ）１１０４－０、自動車マイクロコントローラ（ＭＣＵ）１１０４－１、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイス１１９７、センサ１１９３、自動車制御１１９５－０、自動車通信システム１１９５－１および自動車パワーシステム１１９５－２を含むことができる。
ＳｏＣ１１０４－０および第１のＮＶＭデバイス１１０２－０は、本願明細書において図示した実施形態のいずれかに従うホストデバイスおよび対応するＮＶＭデバイスとすることができる。パワーオンまたはリセット時に、ＳｏＣ１１０４－０は、本願明細書において図示した実施形態のいずれかに従って第１のＮＶＭデバイス１１０２－０内に格納されるコードまたは均等物を認証することができる。同様に、ＭＣＵ１１０４－１および第２のＮＶＭ１１０２－１は、本願明細書において図示した実施形態のいずれかに従うホストデバイスおよび対応するＮＶＭデバイスまたは均等物とすることができる。
図１２を参照すると、一実施形態に従う自動車１２９１が図面に示される。自動車１２９１は、ＮＶＭデバイスからブートされるファームウェアによって動作する多数のサブシステム（２つが１２００－０および１２００－１として示される）を有することができる。この種のサブシステム（１２００－０、１２００－１）は、電子制御ユニット（ＥＣＵ）および／または先進運転支援システム（ＡＤＡＳ）を含むことができる。しかしながら、他の実施形態では、この種のサブシステムは、多数の可能な例のうちのわずか２つとして、ダッシュボードディスプレイ／制御サブシステムおよび／または情報エンターテイメントサブシステムを含むことができる。各サブシステム（１２００－０、１２００－１）は、ホストデバイスおよび１つまたは複数のＮＶＭデバイスを含むことができ、本願明細書において記載されているファームウェア認証動作または均等物を使用することができる。
上述した実施形態は、さまざまなシステム、デバイスおよび対応する方法を示すが、以下、追加の方法は、フロー図を参照して記載されている。
図１３は、一実施形態に従うＮＶＭデバイスのための認証方法１３９１のフロー図である。方法１３９１は、１３９１－０において、ＮＶＭデバイスが、パワーオンまたはリセットイベントのようなブートアップトリガイベントを経験することを含むことができる。１３９１－１において、ＮＶＭデバイスは、ホストデバイスから認証要求メッセージを受信することができる。この種のアクションは、ＮＶＭデバイスが、通信リンク、例えば、多くの可能な例のうちのわずか１つとしてのシリアルバス上でホストデバイスから所定のコマンドを受信することを含むことができる。
１３９１－３において、認証要求メッセージに応答して、ＮＶＭデバイスは、ＮＶＭデバイスが有効化するホストコードに無関係のサイズを有する、暗号化されたＦＷインテグリティ値を返信することができる。ＦＷインテグリティ値を用いて、ＮＶＭデバイス上に格納されるコード（例えば、ＳＷまたはＦＷ）を有効化することができる。いくつかの実施形態では、ＦＷインテグリティ値は、ＮＶＭコードの周知の良好なセット（例えば、周知の良好なＮＶＭコードのハッシュ）から生成可能である。この種のアクションは、ＮＶＭデバイスが、通信リンク上でＦＷインテグリティ値を返信することを含むことができる。ホストデバイスは、ＦＷインテグリティコードを用いて、ＮＶＭデバイスによって格納されるコードを有効化することができる。ＦＷインテグリティ値が格納されたコードのサイズに無関係のサイズを有することができるので、認証に必要な時間は、高速かつ決定的になりうる。
ホストデバイスが、暗号化された有効なＦＷインテグリティ値によりＮＶＭコードを認証する場合、１３９１－５において、ＮＶＭデバイスは、ＮＶＭデバイスによって格納されるホストＦＷにアクセスするための読み出し要求を受信することができる。１３９１－７において、この種の読み出し要求に応答して、ＮＶＭデバイスは、ＦＷデータを送信することができる。いくつかの実施形態では、これは、ホストデバイスによる実行のためのコードを送信することを含むことができる。
図１４は、一実施形態に従うホストデバイスのための認証方法１４９１のフロー図である。方法１４９１は、１４９１－０において、ホストデバイスが、ブートアップトリガイベント（例えば、ＰＯＲ）を経験することを含むことができる。。
１４９１－１において、ホストデバイスは、バス上のＮＶＭデバイスを検出することができる。この種のアクションは、通信規格に従って発見プロトコルを実行することを含むことができる。ＮＶＭデバイスが検出される場合、方法１４９１は、１４９１－３において、検出されたＮＶＭデバイスの認証を開始することができる。この種のアクションは、ホストデバイスが、バスまたは他の適切な通信リンク上でＮＶＭデバイスに認証チャレンジ（例えば、所定のコマンド）を出すことを含むことができる。
１４９１－５において、認証要求メッセージに応答して、ホストデバイスは、ホストデバイスが有効化するホストコードに無関係のサイズを有する、暗号化されたＦＷインテグリティ値を受信することができる。ＦＷインテグリティ値を用いて、ＮＶＭデバイス上に格納されるホストコード（例えば、ＳＷまたはＦＷ）を有効化することができる。いくつかの実施形態では、有効なＦＷインテグリティ値は、ＮＶＭコードの周知の良好なセット（例えば、ＮＶＭデバイスによって安全に格納される周知の良好なＮＶＭコードのハッシュ）から生成可能である。この種のアクションは、ＮＶＭデバイスが、通信リンク上で有効なＦＷインテグリティ値を返信することを含むことができる。１４９１－７において、ホストデバイスは、ＦＷインテグリティコードを用いて、ＮＶＭデバイスによって格納されるコードを有効化することができる。有効なＦＷインテグリティ値が、格納されたホストコードのサイズに無関係のサイズを有することができるので、認証に必要な時間は、高速かつ決定的になりうる。
ホストデバイスが、暗号化されたＦＷインテグリティ値によりＮＶＭコードを認証する場合（１４９１－７においてＹ）、１４９１－１１において、ホストデバイスは、ＮＶＭデバイスによって格納されるホストＦＷにアクセスすることができる。この種のアクションは、ＸｉＰコード動作のための読み出し命令を出すことを含むことができる。ホストデバイスがＮＶＭコードを認証しない場合（１４９１－７においてＮ）、１４９１－９において、ホストデバイスは、無効なコード指示を生成することができる。この種の指示に応答して、ホストデバイスは、ホストＦＷにアクセスするのを防止することができる。いくつかの実施形態では、ホストデバイスは、ホストＦＷが無効であるとみなされたことを示すブートエラーコードを生成することができる。
図１５は、ホストデバイス１５０４とＮＶＭデバイス１５０２との間の認証方法１５９１のフロー図である。ＮＶＭデバイス１５０２またはホストデバイス１５０４は、ブートアップイベント（例えば、ＰＯＲ）を経験することができる（１５９１－０Ｈ／０Ｎ）。ＮＶＭデバイスのブートアップに応答して、１５９１－１において、ＮＶＭデバイスは、格納されているＮＶＭ ＦＷのためのハッシュ値（ＦＷ Ｈａｓｈ＿ｒ）を生成することができる。ＮＶＭ ＦＷは、ＮＶＭデバイス機能をイネーブルするためにＮＶＭデバイスによって実行可能なＦＷとすることができる。ＮＶＭ ＦＷは、安全な場所内に格納可能であり、ＮＶＭデバイスの外部のエンティティによってアクセスできないか、または、安全なアクセス機能を介してのみアクセス可能である。１５９１－２において、ホストデバイスは、読み出しコマンドをＮＶＭデバイスに送信し、ＦＷ Ｈａｓｈ＿ｒにアクセスすることができる。この種の読み出し要求に応答して、１５９１－３において、ＮＶＭデバイスは、ＦＷ Ｈａｓｈ＿ｒ値をホストデバイスに返信することができる。
方法１５９１は、１５９１－４において、ホストデバイスがＮＶＭデバイスから認証値を要求することを含むことができる。いくつかの実施形態において、この種の要求に応答して、１５９１－５において、ＮＶＭデバイスは、有効なハッシュ値ＦＷ Ｈａｓｈを用いて、認証値を生成することができる。有効なハッシュ値（ＦＷ Ｈａｓｈ）は、ＮＶＭ ＦＷの周知の良好なバージョンによって生成される値とすることができる。いくつかの実施形態では、ＮＶＭデバイスは、オンザフライでデータを暗号化することによって、認証値を生成することができる。この種の暗号化は、対称とすることができる（すなわち、ホストデバイスによっても格納される秘密鍵による）か、非対称とすることができる（すなわち、ホストデバイスによって格納される対応する公開鍵を有する秘密鍵による）。しかしながら、他の実施形態では、ＮＶＭデバイスは、認証値（例えば、デジタル署名を有するデジタル証明書）を予めロードすることができる。認証値がＮＶＭデバイスによって生成されるかまたはＮＶＭデバイス内に予めロードされるかにかかわらず、１５９１－６において、ＮＶＭデバイスは、認証コードをホストデバイスに返信することができる。
１５９１－７において、ホストデバイスは、ＮＶＭデバイスから受信した認証コードの全部または一部を解読し、有効なＦＷハッシュ値を引き出すことができる。１５９１－８において、有効なＦＷハッシュ値は、ＮＶＭデバイスから読み出された値（ＦＷ Ｈａｓｈ＿ｒ）と比較され、ＮＶＭデバイス（および、それゆえ、ＮＶＭデバイスが格納する任意のホストＦＷ）を有効化することができる。すなわち、値が一致する場合、ＮＶＭデバイスによって格納されるホストＦＷは、ホストデバイスによって用いられるように認証可能である。値が一致しない場合、ＮＶＭデバイスによって格納されるホストＦＷは、認証されるべきでないと決定可能である。
図１６は、一実施形態に従って、ホストデバイス１６０４が、ＮＶＭデバイス１６０２内のＮＶＭ ＦＷを更新する方法１６９１のフロー図である。方法１６９１は、１６９１－０において、ホストデバイスが更新動作のための新規なＮＶＭ ＦＷを受信することを含むことができる。この種のアクションは、ホストデバイスと新規なＮＶＭ ＦＷのソースとの間の認証動作を含む任意の適切な方法を含むことができる。ホストデバイス１６０４は、ＮＶＭデバイスおよび古いＦＷ（ＮＶＭデバイスによって現在格納されるＦＷ）を認証することができる（１６９１－１／２）。この種の動作は、本願明細書において記載されている方法または均等物を含む任意の適切な方法を含むことができる。１６９１－３において、ホストデバイス１６０４は、新規なＮＶＭ ＦＷをＮＶＭデバイス内に書き込むことができる。いくつかの実施形態では、この種のアクションは、ＮＶＭデバイスによって実行可能なＮＶＭ ＦＷイメージを書き込むことを含むことができる。
１６９１－４において、ＮＶＭデバイスは、新規なＮＶＭ ＦＷを安全に格納することができる。この種のアクションは、ＮＶＭデバイス構成によって、または、ホストデバイスによって決定される所定の場所にＮＶＭ ＦＷを書き込むことを含むことができる。１６９１－５において、ＮＶＭデバイスは、新規なＮＶＭ ＦＷのための新規なハッシュ値（ＦＷ Ｈａｓｈ）を生成することができる。１６９１－６において、この種の値は、将来の認証動作、例えば、本願明細書において記載されている動作または均等物に用いられるように、ＮＶＭ内に安全に格納可能である。一旦、新規なＮＶＭ ＦＷが格納され、有効なＦＷハッシュ値が生成されると、１６９１－７において、ＮＶＭデバイスは、ＮＶＭ ＦＷ更新動作が完了しているという通知をホストデバイスに送信することができる。
実施形態によれば、ホストデバイスは、ＮＶＭデバイス状態を認証し、このことにより、ＮＶＭデバイスによって格納されるコードを認証することができる。この種の方法は、従来の方法で行われているような、ホストデバイスが、認証動作においてＮＶＭデバイスによって格納されるホストコードにアクセスする必要を除去することができる。その結果、システムは、高速であり、かつ、ＮＶＭデバイスによって格納されるコードのサイズに無関係の安全なブート時間を有することができる。
実施形態は、ホストデバイスの認証メカニズムが、ＮＶＭデバイスによって格納されるホストコードの状態ではなく、ＮＶＭデバイスの状態を認証することができるという点で、従来の方法と異なることができる。さらに、ＮＶＭデバイスは、ＮＶＭデバイスが現在格納するＮＶＭコードのインテグリティを証明するメカニズムを含むことができる。いくつかの実施形態では、これは、ＮＶＭデバイスが、ＮＶＭデバイスによって格納されるＮＶＭコードのインテグリティを証明するために用いられるコードインテグリティ値を格納するための安全な記憶場所を有することを含むことができる。
この明細書全体にわたって、「一実施形態」または「実施形態」に対する参照は、その実施形態に関連して記載されている特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味するということを理解されたい。それゆえ、この明細書のさまざまな部分における「実施形態」または「一実施形態」または「代替実施形態」の２つ以上の参照が、必ずしもすべて同じ実施形態を参照しているわけではないことを強調し、認識すべきである。さらに、特定の特徴、構造または特性は、本発明の１つまたは複数の実施形態において適切に組み合わせられてもよい。
同様に、上述した本発明の例示的な実施形態において、本発明のさまざまな特徴がさまざまな発明の態様の１つまたは複数を理解するのを支援する開示を合理化するために、時には単一の実施形態、図面またはその説明において一緒にグループ化されることを理解されたい。しかしながら、開示のこの方法は、請求項が各請求項において明示的に詳述されるものより多くの特徴を必要とするという意図を表すこととして解釈されるべきではない。むしろ、発明の態様は、単一の上述した開示の実施形態のすべての特徴より少ない。したがって、詳細な説明に続く請求項は、この詳細な説明に明示的に組み込まれ、各請求項は、本発明の別々の実施形態として単独で成立する。

Claims (23)

  1. ホストデバイスによって実行可能なホストコードを不揮発性メモリ（ＮＶＭ）デバイス内に格納し、前記ＮＶＭデバイスによって実行可能なＮＶＭコードを格納するステップと、
    前記ＮＶＭデバイスの動作によって、
    所定の条件に応答して前記ＮＶＭコードのインテグリティを有効化するステップと、
    前記ＮＶＭコードを有効化するためのコードインテグリティ値を生成するステップであって、前記コードインテグリティ値は、前記ホストコードのサイズに無関係のサイズを有するステップと、
    少なくとも前記コードインテグリティ値によって生成される認証コードを前記ホストデバイスに送信するステップと、
    前記ホストデバイスからの読み出し要求に応答して、前記ホストデバイスによる実行のための前記ホストコードの少なくとも部分を返信するステップと、
    を含む方法。
  2. 前記コードインテグリティ値は、前記ＮＶＭコードの少なくとも一部のハッシュを備える、
    請求項１に記載の方法。
  3. 前記コードインテグリティ値は、メッセージ認証コード（ＭＡＣ）および固有のデバイス識別子の群から選択される、
    請求項１に記載の方法。
  4. 前記方法は、
    前記ＮＶＭデバイスの動作によって、前記ＮＶＭコードのハッシュ値を生成するステップと、
    ホストデバイスからの要求に応答して、前記ハッシュ値によって生成される認証コードを前記ホストデバイスに送信するステップと、
    をさらに含む、
    請求項１に記載の方法。
  5. 前記方法は、
    前記ＮＶＭデバイスの動作によって、前記ＮＶＭデバイスに特有の値および前記ＮＶＭコードの少なくとも一部を有する認証コードを生成するステップと、
    前記ホストデバイスの動作によって、前記ホストデバイスによって格納される安全な値を用いて、前記認証コードを認証するステップと、
    をさらに含む、
    請求項１に記載の方法。
  6. 前記方法は、
    前記ＮＶＭデバイスでホストノンス値を受信するステップと、
    少なくとも前記ホストノンス値および前記コードインテグリティ値上で暗号機能を実行して、前記認証コードを生成するステップと、
    をさらに含む、
    請求項１に記載の方法。
  7. 前記方法は、少なくとも前記ホストノンス値、前記コードインテグリティ値およびＮＶＭデバイスノンス値を暗号化して、前記認証コードを生成するステップをさらに含む、
    請求項６に記載の方法。
  8. 前記方法は、
    デジタル証明書を前記ＮＶＭデバイス内に格納するステップであって、前記デジタル証明書は、公開鍵と、前記コードインテグリティ値と、秘密鍵によって生成されるデジタル署名と、を含むステップと、
    ホストデバイスからの証明書の要求に応答して、前記デジタル証明書を前記ホストデバイスに送信するステップと、
    をさらに含む、
    請求項１に記載の方法。
  9. 不揮発性メモリ（ＮＶＭ）デバイスであって、前記ＮＶＭデバイスは、
    ホストデバイスによる実行のためのホストコードおよび前記ＮＶＭによる実行のためのＮＶＭコードを格納するように構成される複数のＮＶＭセルを備える少なくとも１つのＮＶＭアレイと、
    少なくとも１つの通信リンク上でホストデバイスと通信するように構成される入出力（Ｉ／Ｏ）回路と、
    前記ＮＶＭコードを有効化するためのコードインテグリティ値を格納するように構成される記憶領域であって、前記コードインテグリティ値は、前記ホストコードのサイズに無関係のサイズを有する記憶領域と、
    ＮＶＭコントローラセクションと、
    を備え、
    前記ＮＶＭコントローラセクションは、
    前記ＮＶＭデバイスのスタートアップ時に、前記ＮＶＭコードのインテグリティを有効化し、
    前記ホストデバイスからの要求に応答して、前記Ｉ／Ｏ回路を介して認証コードを出力する、
    ように構成され、
    前記認証コードは、少なくとも前記コードインテグリティ値によって生成され、
    前記少なくとも１つのＮＶＭアレイ、Ｉ／Ｏ回路、記憶領域およびコントローラセクションは、同じ集積回路基板により形成される、
    ＮＶＭデバイス。
  10. 前記ＮＶＭコントローラセクションは、ＮＶＭデバイスプロセッサ命令を実行するように構成される少なくとも１つのプロセッサを備える、
    請求項９に記載のＮＶＭデバイス。
  11. 前記ＮＶＭコントローラセクションは、前記ＮＶＭコードからハッシュ値を生成するように構成されるハッシュ生成部を含む、
    請求項９に記載のＮＶＭデバイス。
  12. 前記ＮＶＭコントローラセクションは、所定の暗号鍵によって、少なくとも前記コードインテグリティ値を生成するように構成される暗号回路を含む、
    請求項９に記載のＮＶＭデバイス。
  13. 前記暗号回路は、非対称暗号回路を含み、前記所定の暗号鍵は、公開鍵に対応する秘密鍵を含む、
    請求項１２に記載のＮＶＭデバイス。
  14. 前記ＮＶＭコントローラセクションは、ノンス値生成部を含む、
    請求項９に記載のＮＶＭデバイス。
  15. 前記ＮＶＭコントローラセクションは、少なくとも前記コードインテグリティ値を含むメッセージ認証コード（ＭＡＣ）を生成するように構成される認証回路を含み、前記ＮＶＭコントローラセクションは、前記ＭＡＣを前記ホストデバイスに送信するように構成される、
    請求項９に記載のＮＶＭデバイス。
  16. 前記少なくとも１つのＮＶＭアレイは、安全な記憶領域を含み、前記安全な記憶領域は、その中に格納されるＮＶＭコードへのアクセスを、少なくとも１つの安全なアクセス手順に応答してのみ可能にするように構成される、
    請求項９に記載のＮＶＭデバイス。
  17. 不揮発性メモリ（ＮＶＭ）デバイスを備えるシステムであって、前記ＮＶＭデバイスは、
    ホストデバイスによって実行可能なホストコードおよび前記ＮＶＭデバイスによって実行可能なＮＶＭコードを格納するように構成される少なくとも１つのＮＶＭセルアレイと、
    ＮＶＭコントローラ回路と、
    を含み、
    前記ＮＶＭコントローラ回路は、
    前記ＮＶＭデバイスのスタートアップ時に、前記ＮＶＭコードのインテグリティを有効化し、
    コードインテグリティ値上でＮＶＭ暗号機能を実行することによって生成される認証コードを出力する、
    ように構成され、
    前記コードインテグリティ値は、前記ホストコードのサイズに無関係のサイズを有し、
    前記ホストデバイスは、少なくとも１つのホストプロセッサを含み、前記ホストプロセッサは、
    前記ＮＶＭデバイスを認証する前記認証コードおよび前記ＮＶＭデバイスによって格納されるホストコードに応答して、ホスト暗号機能を実行し、
    前記ＮＶＭデバイスによって格納される前記ホストコードを実行する、
    ように構成される、
    システム。
  18. 前記少なくとも１つのＮＶＭセルアレイは、ＮＯＲフラッシュアレイを備える、
    請求項１７に記載のシステム。
  19. 前記少なくとも１つのホストプロセッサは、前記ＮＶＭデバイスへの伝送のためのホストノンス値を生成するようにさらに構成される、
    請求項１７に記載のシステム。
  20. 前記少なくとも１つのホストプロセッサは、前記認証を受信することに応答して、ホスト鍵にアクセスし、前記ホスト鍵により暗号機能を実行するようにさらに構成される、
    請求項１７に記載のシステム。
  21. 前記ホストプロセッサは、バスによって前記ＮＶＭデバイスに結合されている、
    請求項１７に記載のシステム。
  22. 前記ホストデバイスは、前記ＮＶＭデバイスから直接、前記ホストコードを実行するように構成される、
    請求項１７に記載のシステム。
  23. 前記ホストデバイスおよび前記ＮＶＭデバイスは、自動車内のサブシステムの一部である、
    請求項１７に記載のシステム。
JP2023520235A 2020-10-02 2021-10-01 不揮発性メモリデバイスおよび対応するシステムからの高速の安全なブートのための方法ならびにそのためのデバイス Pending JP2023544050A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063086750P 2020-10-02 2020-10-02
US63/086,750 2020-10-02
US17/122,927 2020-12-15
US17/122,927 US11809566B2 (en) 2020-10-02 2020-12-15 Methods for fast, secure boot from nonvolatile memory device and corresponding systems and devices for the same
PCT/US2021/053138 WO2022072810A1 (en) 2020-10-02 2021-10-01 Methods for fast, secure boot from nonvolatile memory device and corresponding systems and devices for the same

Publications (1)

Publication Number Publication Date
JP2023544050A true JP2023544050A (ja) 2023-10-19

Family

ID=80931406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023520235A Pending JP2023544050A (ja) 2020-10-02 2021-10-01 不揮発性メモリデバイスおよび対応するシステムからの高速の安全なブートのための方法ならびにそのためのデバイス

Country Status (5)

Country Link
US (1) US11809566B2 (ja)
JP (1) JP2023544050A (ja)
CN (1) CN116324992A (ja)
DE (1) DE112021005155T5 (ja)
WO (1) WO2022072810A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104085B2 (en) 2003-06-27 2012-01-24 Oracle America, Inc. Hybrid system implementing distinct and co-existing application execution environments and methods for implementing the same
US20080082819A1 (en) * 2006-09-28 2008-04-03 Jack Brizek Authenticating data returned from non-volatile memory commands
IL187044A0 (en) * 2007-10-30 2008-02-09 Sandisk Il Ltd Fast secure boot implementation
KR101642819B1 (ko) 2009-08-31 2016-07-26 삼성전자주식회사 비휘발성 메모리 장치, 그것의 구동 방법, 그것을 포함하는 메모리 시스템
US9612979B2 (en) * 2010-10-22 2017-04-04 Intel Corporation Scalable memory protection mechanism
US8866213B2 (en) 2013-01-30 2014-10-21 Spansion Llc Non-Volatile memory with silicided bit line contacts
US9613214B2 (en) 2013-07-09 2017-04-04 Micron Technology, Inc. Self-measuring nonvolatile memory devices with remediation capabilities and associated systems and methods
US20170063853A1 (en) 2015-07-10 2017-03-02 Infineon Technologies Ag Data cipher and decipher based on device and data authentication
KR101887974B1 (ko) * 2016-12-01 2018-08-13 현대오트론 주식회사 엔진제어기의 안전부팅을 위한 시스템 및 방법
TWI647610B (zh) * 2017-11-14 2019-01-11 慧榮科技股份有限公司 認證韌體資料之資料儲存裝置與資料儲存方法
US11347861B2 (en) * 2018-04-10 2022-05-31 Raytheon Company Controlling security state of commercial off the shelf (COTS) system
US10956576B2 (en) * 2018-09-06 2021-03-23 Micron Technology, Inc. Secure boot via system and power management microcontroller
US11106796B2 (en) * 2018-11-07 2021-08-31 Dell Products L.P. Staging memory for accessory firmware update
US20220021544A1 (en) * 2020-07-15 2022-01-20 Micron Technology, Inc. Secure Serial Peripheral Interface (SPI) Flash

Also Published As

Publication number Publication date
DE112021005155T5 (de) 2023-08-10
US20220108016A1 (en) 2022-04-07
WO2022072810A1 (en) 2022-04-07
CN116324992A (zh) 2023-06-23
US11809566B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US10244394B2 (en) Method and update gateway for updating an embedded control unit
US9830456B2 (en) Trust transference from a trusted processor to an untrusted processor
US11411747B2 (en) Nonvolatile memory device with regions having separately programmable secure access features and related methods and systems
US10091183B2 (en) Method and decision gateway for authorizing a function of an embedded control unit
US20090285390A1 (en) Integrated circuit with secured software image and method therefor
KR20090007123A (ko) 보안 부팅 방법 및 그 방법을 사용하는 반도체 메모리시스템
US11816202B2 (en) Run-time code execution validation
US11270003B2 (en) Semiconductor device including secure patchable ROM and patch method thereof
US20230351056A1 (en) Sram physically unclonable function (puf) memory for generating keys based on device owner
US20230273977A1 (en) Managing ownership of an electronic device
KR20210130240A (ko) 암호화 해시를 사용하여 메모리에 저장된 데이터 검정
CN112384922A (zh) 加密密钥分布
WO2023212178A1 (en) Sram physically unclonable function (puf) memory for generating keys based on device owner
KR20210132212A (ko) 차량의 전자 제어 유닛 비준
US11669643B2 (en) Block chain based validation of memory commands
JP2022527904A (ja) 無線更新の有効性確認
US20220317184A1 (en) Secured debug
US11809566B2 (en) Methods for fast, secure boot from nonvolatile memory device and corresponding systems and devices for the same
US20240193275A1 (en) Electronic device and secure booting method thereof
TW202343231A (zh) 管理電子設備的所有權
CN116776333A (zh) 用于执行计算单元的安全启动序列的方法
GB2605168A (en) An integrated circuit having a secure area

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240528