JP2023531986A - 超伝導集積回路を製造する方法 - Google Patents

超伝導集積回路を製造する方法 Download PDF

Info

Publication number
JP2023531986A
JP2023531986A JP2022579787A JP2022579787A JP2023531986A JP 2023531986 A JP2023531986 A JP 2023531986A JP 2022579787 A JP2022579787 A JP 2022579787A JP 2022579787 A JP2022579787 A JP 2022579787A JP 2023531986 A JP2023531986 A JP 2023531986A
Authority
JP
Japan
Prior art keywords
superconducting
layer
depositing
superconducting metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022579787A
Other languages
English (en)
Other versions
JPWO2021262741A5 (ja
Inventor
ヒョプ オ,ビョン
ジー. ラディジンスキー,エリック
ヤオ,ジェイ.ジェイソン
Original Assignee
ディー-ウェイブ システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー-ウェイブ システムズ インコーポレイテッド filed Critical ディー-ウェイブ システムズ インコーポレイテッド
Publication of JP2023531986A publication Critical patent/JP2023531986A/ja
Publication of JPWO2021262741A5 publication Critical patent/JPWO2021262741A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

超伝導集積回路を形成する方法が論じられる。本方法は、基板の少なくとも一部分に覆い被さるように第1の超伝導金属層を堆積させることと、第1の超伝導金属層の第1の領域を覆うように誘電体層を堆積させることと、誘電体層をパターニングして、第1の超伝導金属層の第1の領域の少なくとも一部分を露出させ、及び開口部を形成することと、第2の超伝導金属層を、第2の超伝導金属層の融点より低い周囲温度で堆積させることであって、それにより、第2の超伝導金属層は、開口部を埋め、及び第1の超伝導金属層の第1の領域の少なくとも一部分と導電接触する、堆積させることとを含む。

Description

分野
本開示は、概して、超伝導集積回路の製造の方法に関し、特に、アルミニウムから超伝導集積回路の構成要素を形成するためのシステム及び方法に関する。
背景
量子デバイス
量子デバイスは、その中で量子力学的効果が観測可能である構造物である。量子デバイスは、回路内の電流輸送が量子力学的効果によって支配される回路を含む。そのようなデバイスは、スピントロニクス及び超伝導回路を含む。スピン及び超伝導は、両方とも量子力学的現象である。量子デバイスは、測定器、計算器等に使用され得る。
量子計算
量子コンピュータは、少なくとも1つの量子力学的現象(例えば、重ね合わせ、トンネリング及びエンタングルメント)を直接利用して、データの演算を実施するシステムである。量子コンピュータの単位は、量子ビットである。量子コンピュータは、特定のクラスの計算問題(例えば、量子物理学をシミュレートする計算問題)の高速化を実現することができる。
超伝導プロセッサ
量子プロセッサは、超伝導プロセッサの形態を取り得る。しかし、超伝導プロセッサは、量子コンピューティングのためのものでないプロセッサも含み得る。例えば、超伝導プロセッサの幾つかの実装形態は、量子のトンネリング、重ね合わせ及びエンタングルメントのような量子効果に焦点を当てたものでなくてもよく、むしろ、別の原理、例えば古典的なコンピュータプロセッサの動作を支配する原理等を重視することによって動作し得る。しかしながら、そのような超伝導「古典的」プロセッサの実装形態には、依然として特定の利点があり得る。超伝導古典的プロセッサは、それらのそのままの物理特性により、非超伝導プロセッサよりもスイッチング速度が速く、計算時間が短いことが可能であり得るため、特定の課題を超伝導古典的プロセッサで解決することがより現実的であり得る。本発明のシステム及び方法は、超伝導量子プロセッサ及び超伝導古典的プロセッサの両方の製造で使用するために特に好適である。
超伝導量子ビット
超伝導量子ビットは、超伝導集積回路に含まれ得る超伝導量子デバイスの一種である。超伝導量子ビットは、情報をエンコードするために使用される物理特性に応じて幾つかのカテゴリに分けられる。例えば、超伝導量子ビットは、電荷デバイス、磁束デバイス及び位相デバイスに分けられる。電荷デバイスは、デバイスの荷電状態で情報を記憶及び操作する。磁束デバイスは、デバイスの一部分を通る磁束に関連する変数において情報を記憶及び操作する。位相デバイスは、デバイスの2つの領域間の超伝導相の差に関連する変数において情報を記憶及び操作する。最近では、電荷、磁束及び位相の自由度の2つ以上を使用するハイブリッドデバイスが開発されている。超伝導量子ビットは、一般に、少なくとも1つのジョセフソン接合を含む。ジョセフソン接合は、それがなければ連続である超伝導電流経路における小さい中断であり、典型的には2つの超伝導電極に挟まれた薄い絶縁障壁によって実現される。従って、ジョセフソン接合は、3層構造として形成され得る。超伝導量子ビットの詳細については、例えば、米国特許第7,876,248号、同第8,035,540号及び同第8,098,179号に記載されている。
集積回路の製造
集積回路は、本出願ではチップとも呼ばれ、超伝導集積回路も本出願では超伝導チップと呼ばれる。
従来、超伝導集積回路の製造は、最先端の半導体製造施設では行われていない。これは、超伝導集積回路で使用される材料の一部が半導体施設を汚染し得るという懸念があるためと考えられる。例えば、超伝導回路内の抵抗として金が使用される場合があるが、金は、半導体施設において相補型金属酸化物半導体(CMOS)ウェーハの製造に使用される製造ツールを汚染する可能性がある。
超伝導体の製造は、典型的には、標準的な工業的手法を超伝導回路生産のために最適化することができる研究環境で行われてきた。超伝導集積回路の製造は、以前から半導体チップ又は半導体集積回路の製造に使用されているツールで行われることが多い。超伝導回路に固有の問題があるため、必ずしも全ての半導体プロセス及び半導体技術が超伝導体チップの製造に移転できるわけではない。半導体プロセス及び半導体技術を超伝導体のチップ及び回路の製造で使用するように変換するには、変更及び微調整が必要になることが多い。そのような変更及び調整は、典型的には、明らかなものではなく、多くの実験を必要とし得る。半導体産業が直面する問題及び課題は、必ずしも超伝導産業に関連するものではない。同様に、超伝導産業に関係する問題及び課題は、標準的な半導体製造においてほとんど又は全く問題にならないことが多い。
超伝導チップ内に不純物が少しでもあると、超伝導チップの機能性を損ない得るか又は劣化させ得るノイズが引き起こされる可能性がある。ノイズは、個々のデバイス(例えば、超伝導量子ビット)の機能性も損ない得るか又は劣化させ得る。ノイズは、量子コンピュータの動作にとって深刻な問題であるため、可能な限りノイズを減らす対策を講じる必要がある。
上述の従来技術の例及びそれに関連する制限は、例示的であり、排他的ではないものとする。当業者であれば、本明細書を読み、図面を検討することにより、従来技術の別の制限が明らかになるであろう。
簡単な概要
一態様によれば、量子プロセッサのための超伝導集積回路を形成する方法が提供され、本方法は、第1の超伝導金属を堆積させて、基板の少なくとも一部分に覆い被さる第1の超伝導金属層を形成することであって、第1の超伝導金属層は、第1の領域を有する上面を含む、堆積させることと、第1の超伝導金属層の第1の領域を覆うように誘電体層を堆積させることと、誘電体層をパターニングして、第1の超伝導金属層の第1の領域の少なくとも一部分を露出させ、及び開口部を形成することと、第2の超伝導金属を、第2の超伝導金属の融点より低い周囲温度で堆積させることであって、それにより、第2の超伝導金属は、開口部を埋めて、第1の超伝導金属層の第1の領域の少なくとも一部分と導電接触する接続部を形成し、及び誘電体層及び接続部に覆い被さる第2の超伝導金属層を形成する、堆積させることとを含む。
別の態様によれば、本方法は、第2の超伝導金属を堆積させる前に、開口部の少なくとも側面に沿って並ぶように接着層を堆積させることと、第1の超伝導金属層を平坦化することと、第2の超伝導金属層を平坦化することとを更に含み得、第2の超伝導金属層を平坦化することは、化学機械研磨(CMP)を含み得、誘電体層をパターニングして開口部を形成することは、誘電体層をパターニングして、0.1ミクロンより大きい寸法を有する開口部を形成することを含み得、第2の超伝導金属を堆積させることは、アルミニウムを堆積させることを含み得、第2の超伝導金属を、第2の超伝導金属の融点より低い周囲温度で堆積させることは、650℃より低い周囲温度又は100℃~520℃の周囲温度で堆積させることを含み得、第2の超伝導金属を、第2の超伝導金属の融点より低い周囲温度で堆積させることは、第1の部分を100℃~300℃の周囲温度で堆積させることと、第2の部分を450℃~650℃の周囲温度で堆積させることとを含み得、第2の超伝導金属を堆積させることは、物理気相堆積法(PVD)によってアルミニウムを堆積させることを含み得、第1の超伝導金属を堆積させることは、アルミニウムを堆積させることを含む。
別の態様によれば、第1の超伝導金属を堆積させることは、第1の配線層を堆積させることを含み得、及び第2の超伝導金属を堆積させることは、ビア及び第2の配線層を堆積させることを含み得る。本方法は、第1の超伝導金属層を堆積させた後、第1の超伝導金属層をパターニングして追加的な開口部を形成することと、追加的な開口部を埋めるように追加的な誘電体層を堆積させることと、第1の超伝導金属層の第1の領域と、追加的な誘電体層の上面とを覆うように誘電体層を堆積させることとを更に含み得、第1の超伝導金属層をパターニングする前に、第1の超伝導金属層の少なくとも一部分の上に研磨ストップ層を堆積させることを更に含み得、及び第1の超伝導金属層をパターニングすることは、第1の超伝導金属層及び研磨ストップ層をパターニングすることを更に含み得、追加的な開口部を埋めるように追加的な誘電体層を堆積させた後、研磨ストップ層の上面と同じ高さの上面を有するように追加的な誘電体層を平坦化することと、研磨ストップ層を除去することとを更に含み得、第2の超伝導金属層の少なくとも一部分の上に第2の研磨ストップ層を堆積させることと、第2の研磨ストップ層及び第2の超伝導金属層をパターニングして第3の開口部を形成することと、第3の開口部を埋めるように第3の誘電体層を堆積させることとを更に含み得、第2の超伝導金属層に覆い被さる超伝導障壁層を堆積させることと、第2の超伝導金属層及び超伝導障壁層をパターニングすることとを更に含み得る。
一態様によれば、量子プロセッサのための超伝導集積回路を形成する方法が提供され、本方法は、第1の超伝導金属を、第1の超伝導金属の融点より低い第1の周囲温度で堆積させることであって、それにより、第1の超伝導金属は、第1の誘電体層の開口部を埋めて、第1の誘電体層の下にある導電層と導電接触する第1の接続部を形成し、及び第1の誘電体層及び第1の接続部に覆い被さる第1の超伝導金属層を形成する、堆積させることと、第1の超伝導金属を、第1の超伝導金属の融点より低い第2の周囲温度で堆積させることであって、それにより、第1の超伝導金属は、第2の誘電体層の開口部に沿って並び、及び第2の誘電体層に覆い被さる接着層を形成する、堆積させることと、第1の超伝導金属を、第1の超伝導金属の融点より低く、及び第2の周囲温度より高い第3の周囲温度で堆積させて、接着層を覆うように充填層を形成することであって、それにより、接着層及び充填層は、第2の誘電体層の開口部を埋めて、第2の誘電体の下にある導電層と導電接触する第2の接続部を形成し、及び第2の誘電体層及び第1の接続部に覆い被さる第2の超伝導金属層を形成する、形成することとを含む。
別の態様によれば、第1の超伝導金属を、第1の超伝導金属の融点より低い周囲温度で堆積させることは、100℃~300℃の周囲温度で堆積させることを含み得、第1の超伝導金属を、第1の超伝導金属の融点より低い第2の周囲温度で堆積させることは、100℃~300℃の周囲温度で堆積させることを含み得、及び第1の超伝導金属を、第1の超伝導金属の融点より低い第3の周囲温度で堆積させることは、450℃~650℃の周囲温度で堆積させることを含み得る。
一態様によれば、超伝導集積回路は、基板と、第1の臨界温度未満で超伝導になる第1の金属を含む第1の金属層であって、基板の少なくとも一部分に覆い被さり、第1の領域を有する上面を含む第1の金属層と、第1の金属層の少なくとも一部分に覆い被さる誘電体層であって、第1の金属層の第1の領域の少なくとも一部分を露出させ、及び誘電体層によって画定される側面と、第1の金属層の第1の領域の露出された少なくとも一部分によって画定される底面とを有する開口部を含む誘電体層と、第2の臨界温度未満で超伝導になる第2の金属を含む第2の金属層であって、開口部の少なくとも側面に沿って並び、接着層を含む第2の金属層と、第2の金属を含む第3の金属層であって、誘電体層の少なくとも一部分に覆い被さり、及び開口部を埋め、第1の金属層の第1の領域の少なくとも一部分と導電接触する第3の金属層とを含むものとして要約され得る。
別の態様によれば、第2の金属は、アルミニウムを含み得る。第1の金属は、アルミニウムを含み得る。開口部は、0.1ミクロン以上の寸法(例えば、水平方向の寸法、直径)を有し得る。第1の金属層は、第1の配線層を含み得、及び第2及び第3の金属層は、ビア及び第2の配線層を含み得る。第2の金属層と第3の金属層との間の界面(例えば、転移領域)は、(例えば、顕微鏡で粒子を評価する(例えば、粒度を測定する)ことによって)識別可能であり得、これは、例えば、層を形成する材料を異なるタイミングで(例えば、順次)異なる温度で堆積させることの結果として粒度が異なるためである。
別の態様では、上述の各特徴は、当業者であれば認識されるように、任意の妥当な組み合わせで互いに組み合わされ得る。
図面の幾つかの図の簡単な説明
図面では、同一の参照符号は、同様の要素又は動作を識別する。図面内の要素のサイズ及び相対位置は、必ずしも正しい縮尺で描かれていない。例えば、様々な要素の形状及び角度は、必ずしも正しい縮尺で描かれておらず、これらの要素の幾つかは、図面を分かりやすくするために任意に拡大及び配置されている場合がある。更に、描かれている要素の特定の形状は、必ずしもその特定の要素の実際の形状に関する何らかの情報を伝えず、図面内での認識しやすさのためにのみ選択されている場合がある。
基板上への金属堆積後の超伝導集積回路の一部分の断面図である。 誘電体堆積段階後の図1Aの超伝導集積回路の一部分の断面図である。 パターニング段階後の図1Bの超伝導集積回路の一部分の断面図である。 金属堆積及びリフロープロセスの第1の段階中の図1Cの超伝導集積回路の一部分の断面図である。 金属堆積及びリフロープロセスの第2の段階中の図1Dの超伝導集積回路の一部分の断面図である。 金属堆積及びリフロープロセスの第3の段階中の図1Eの超伝導集積回路の一部分の断面図である。 金属堆積及びリフロープロセスの第4の段階中の図1Fの超伝導集積回路の一部分の断面図である。 金属堆積及びリフロープロセスの第5の段階中の図1Gの超伝導集積回路の一部分の断面図である。 任意選択の平坦化段階後の図1Hの超伝導集積回路の一部分の断面図である。 代替の任意選択の平坦化段階後の図1Iの超伝導集積回路の一部分の断面図である。 パターニングされた金属層及び研磨ストップ層を有する超伝導集積回路の一部分の断面図である。 誘電体層の堆積及び平坦化後の図2Aの超伝導集積回路の一部分の断面図である。 研磨ストップ層の除去後の図2Bの超伝導集積回路の一部分の断面図である。 第2の誘電体層の堆積及び平坦化後の図2Cの超伝導集積回路の一部分の断面図である。 第2の金属層の堆積及び研磨後の図2Dの超伝導集積回路の一部分の断面図である。 研磨ストップ層の堆積後の図2Eの超伝導集積回路の一部分の断面図である。 第2の金属層及び研磨ストップ層のパターニング後の図2Fの超伝導集積回路の一部分の断面図である。 角度付き超伝導ビアの一実装形態の断面図である。 超伝導接着層を有する角度付き超伝導ビアの一実装形態の断面図である。 角度付き超伝導ビアの代替実装形態の断面図である。 平坦化後の図4Aの角度付き超伝導ビアの代替実装形態の断面図である。 直線の超伝導ビア開口部の代替実装形態の断面図である。 開口部が金属層によって埋められた後の図5Aの直線の超伝導ビアの代替実装形態の断面図である。 量子プロセッサのための超伝導集積回路を形成する方法のフローチャートである。 図6の量子プロセッサのための超伝導集積回路を形成する方法の一実装形態のフローチャートである。 本発明のシステム及び方法による、デジタルコンピュータと、超伝導集積回路を含む量子コンピュータとを含むコンピューティングシステムを示す概略図である。 パターニング後のデュアルダマシンプロセスの一実装形態の断面図である。 金属堆積及びリフロープロセス後の図9Aのデュアルダマシンプロセスの実装形態の断面図である。 金属層堆積後の超伝導集積回路の一部分の断面図である。 研磨並びに誘電体堆積及びパターニング後の超伝導集積回路の一部分の断面図である。 低温リフロー堆積後の超伝導集積回路の一部分の断面図である。 高温リフロー堆積中の超伝導集積回路の一部分の断面図である。 高温リフロー堆積及び研磨の超伝導集積回路の一部分の断面図である。 パッシベーション層の堆積後の超伝導集積回路の一部分の断面図である。 パターニング後の超伝導集積回路の一部分の断面図である。 パッシベーション層の除去後の超伝導集積回路の一部分の断面図である。 高温及び低温超伝導金属層の両方を有する超伝導集積回路の一部分の断面図である。 図6の量子プロセッサのための超伝導集積回路を形成する方法の代替実装形態のフローチャートである。
詳細な説明
以下の説明では、様々な開示の実装形態の十分な理解が得られるように特定の具体的な詳細を記載する。しかしながら、当業者であれば理解するように、実装形態は、これらの具体的な詳細の1つ以上がない状態又は他の方法、構成要素、材料等で実施可能である。他の場合、実装形態の説明が不必要に曖昧になることを避けるため、コンピュータシステム、サーバコンピュータ及び/又は通信ネットワークに関連するよく知られた構造について詳細な図示又は説明を行わない。
本明細書及びその後の請求項の全体を通して、別段に記述しない限り、「含む」という語は、「包含する」と同義であり、包含的又はオープンエンドである(即ち未記載の要素又は方法動作の追加を排除しない)。
本明細書を通した「一実装形態」又は「ある実装形態」への参照は、その実装形態に関連して説明された特定の特徴、構造又は特性が少なくとも1つの実装形態に含まれることを意味する。従って、本明細書全体の様々な箇所での「一実装形態では」又は「ある実装形態では」という語句の出現は、必ずしも全てが同じ実装形態を参照するわけではない。更に、特定の特徴、構造又は特性は、1つ以上の実装形態において任意の適切な様式で組み合わされ得る。
本明細書及び添付の請求項では、単数形「1つの(a)」、「1つの(an)」及び「その」は、内容が明らかに別の意味でない限り、複数の指示物を包含する。「又は」という語は、内容が明らかに別の意味でない限り、「及び/又は」を包含する意味で用いられるのが一般的であることにも留意されたい。
本明細書において与えられる見出し及び本開示の要約は、あくまで便宜上のものであり、実装形態の範囲又は意味を説明するものではない。
本明細書に記載の様々な実装形態は、超伝導集積回路を製造するためのシステム及び方法を提供する。前述のように、当技術分野では、超伝導集積回路の製造は、最先端の半導体製造施設から外れた研究環境で行われる傾向があり、超伝導集積回路の製造が、典型的には、半導体製造業界で以前から使用されているのと同じツール及び技術の多くを使用して行われていても、その傾向がある。超伝導回路に固有の問題があるため、一般に、半導体プロセス及び半導体技術を超伝導体のチップ及び回路の製造で使用するには修正が必要である。そのような修正は、典型的には、明らかなものではなく、ある程度の実験を必要とし得る。
超伝導材料は、臨界温度Tで超伝導挙動への転移が起こる材料である。この材料は、Tより高温では非超伝導状態であるが、Tより低温では超伝導体として挙動する。臨界温度は、本出願では転移温度とも呼ばれる。超伝導集積回路は、冷凍機で冷却され得る。冷凍機は、例えば、希釈冷凍機及び/又はクライオクーラー、例えばパルスチューブクライオクーラーであり得、これは、本出願ではパルスチューブ冷凍機とも呼ばれる。超伝導集積回路は、1Kを下回る温度まで冷却され得る。幾つかの実装形態では、超伝導集積回路は、20mKを下回る温度まで冷却される。幾つかの実装形態では、超伝導集積回路及び冷凍機は、超伝導コンピュータの要素である。
幾つかの実装形態では、超伝導コンピュータは、超伝導量子コンピュータである。複数の超伝導層を使用する超伝導集積回路は、多くの場合、層間に超伝導相互接続を必要とする。これらの相互接続は、「ビア」と呼ばれる。Hinode et al., Physica C 426-432 (2005) 1533-1540は、超伝導ビアに固有の課題の幾つかについて論じている。多層超伝導集積回路では、導電配線の連続する層は、典型的には、層間誘電体(「ILD」)で互いに隔てられる。ILDは、隣接する導電層を電気的に絶縁しながら回路全体を構造的に支持する。ILDの厚さによって回路内の隣接する2つの導電層間の距離が決定され、この距離は、とりわけ、隣接する導電層間の誘導結合及び容量結合に影響する。
図1Aは、超伝導集積回路100aの一部分の断面図を示し、これは、基板102と第1の超伝導金属層104とを含み、第1の超伝導金属層104は、基板102の少なくとも一部分の上に直接又は間接的に覆い被さるように第1の超伝導金属が堆積したものである。当然のことながら、金属層104は、基板102の上に直接又は間接的に覆い被さって形成され得る。本明細書では、基板の上に直接覆い被さることは、その層が、基板との間に別の層を介在させずに基板上に直接形成されることを意味する。基板の上に間接的に覆い被さることは、その層が、基板との間に少なくとも1つの別の層を介在させて基板の少なくとも一部分の上に形成されることを意味する。基板102は、ケイ素、サファイア、石英、二酸化ケイ素又は同様の任意の適切な材料で形成され得る。第1の超伝導金属層104は、アルミニウム、ニオブ又は別の適切な超伝導金属であり得る。本明細書全体を通して、文脈上、特に他の意味に解すべき場合を除き、「堆積させる」、「堆積した」、「堆積」等の用語は、材料を堆積させる任意の方法を包含するために一般的に使用され、そのような方法として、物理気相堆積法(PVD)、化学気相堆積法(CVD)、プラズマエンハンストPVD、プラズマエンハンストCVD及び原子層堆積法(ALD)があるが、これらに限定されない。第1の超伝導金属層は、(例えば、化学機械平坦化により)平坦化され得、これについては、後に図10A及び10Bを参照して更に詳細に論じる。
図1Bは、誘電体層106が堆積されて超伝導集積回路100bが形成された後の図1Aの超伝導集積回路100aの一部分の断面図である。誘電体層106は、第1の超伝導金属層104の上面108の少なくとも第1の領域を覆って堆積している。当然のことながら、誘電体層106は、上面108の全部又は特定の領域のみを覆い得る。幾つかの実装形態では、誘電体材料106は、例えば、SiO2、SiN又は他の任意の好適な当技術分野で知られている誘電体材料であり得る。誘電体層106の堆積は、例えば、CVD、PVD、ALD又は同様のプロセスで行われ得る。誘電体層106は、必要に応じて、表面を滑らかにするために平坦化され得る。
図1Cは、超伝導集積回路100cを形成するためのパターニング段階後の図1Bの超伝導集積回路100bの一部分の断面図である。誘電体層106がパターニングされて、第1の超伝導金属層の第1の領域の少なくとも一部分が露出して、アパーチャ、凹部又は開口部110(ここでは開口部110と総称する)が形成される。開口部110は、寸法が0.3ミクロン超であり得、例えば開口の寸法が0.3~0.7ミクロン等であり得る。別の実装形態では、開口部110は、開口の寸法が0.1~1ミクロンであり得る。別の実装形態では、開口部110は、開口の寸法が0.1~10ミクロンであり得る。当然のことながら、開口部110は、円形、楕円形、正方形、長方形又は実装形態が必要とする他の任意の形状であり得る。開口部110の寸法は、直径又は幅であり得、大まかには、埋められるべき開口部110の水平方向の最小寸法を意味する。例えば、開口部110が幅0.3ミクロン、長さ2ミクロンの長方形である一実装形態では、考慮される寸法は、幅の0.3ミクロンになる。
図1D~1Hは、第2の超伝導金属112の堆積及びリフロープロセスの段階中の図1Cの超伝導集積回路100cの一部分の断面図である。第2の超伝導金属112は、第2の超伝導金属層112の融点より低い周囲温度で堆積され、それにより、第2の超伝導金属112は、開口部110を埋めて接続部114を形成し、接続部114は、第1の超伝導金属層104の第1の領域の少なくとも一部分と導電接触する。第2の超伝導金属112は、誘電体層106及び接続部114の上に覆い被さる第2の超伝導金属層116を更に形成する。幾つかの実装形態では、第2の超伝導金属層112は、連続する薄層の形態でPVDによって堆積し、それにより周囲温度でリフローして、開口部110をボイド又はキャビティがほとんど又は全くないように埋める。第2の超伝導金属112は、アルミニウムであり得、アルミニウムは、650℃より低い(例えば、100℃~520℃の)周囲温度でPVDによって層状に堆積する。第2の超伝導金属112は、金属が開口部110を完全に埋めて、図Hに示すような厚さを有する第2の超伝導金属層116を形成するのに十分な移動度を有する、十分に高い周囲温度で堆積する。第2の超伝導金属層116は、上面118hを有する。幾つかの実装形態では、上面118hは、堆積後、追加的な層が上面118h上に直接形成され得るのに十分な平坦さを有し得る。
図1I及び1Jは、任意選択の平坦化段階後の図1Hの超伝導集積回路100hの一部分の断面図である。第2の超伝導金属層112を平坦化することは、化学機械研磨(CMP)を用いて、平坦又はほぼ平坦な上面118を形成することを含み得る。図1Iに示すように、上面118iは、誘電体層106から一定の厚さの上にあり得るか、又は図1Jに示すように、上面118jは、誘電体層106の上面と同じ高さであり得る。幾つかの実装形態では、第2の超伝導金属層112がパターニングされ得る。次に、超伝導集積回路の追加的な要素を形成するために、上面118は、追加的な層を受け得る。
図2Aは、超伝導集積回路200aの一部の断面図であり、超伝導集積回路200aは、第1の超伝導金属層202と、第1の超伝導金属層202の少なくとも一部分の上に堆積した堆積研磨ストップ層204とを含む。第1の超伝導金属層202及び研磨ストップ層204は、開口部206を形成するようにパターニングされる。幾つかの実装形態では、研磨ストップ層204は、含まれなくてよく、第1の超伝導金属層202を堆積後にパターニングして開口部206を形成し得る。幾つかの実装形態では、第1の超伝導金属層202は、アルミニウムであり得、金属膜として堆積され得る。幾つかの実装形態では、研磨ストップ層204は、犠牲膜であり得、窒化ケイ素であり得る。第1の超伝導金属層202及び堆積研磨ストップ層204をパターニングすることは、これらの2つの層をマスキング及びエッチングすることを含み得る。幾つかの実装形態では、これは、RIEを含み得る。
図2Bは、開口部206内で誘電体層208が堆積及び平坦化されて超伝導集積回路200bが形成された後の超伝導集積回路200aの一部分の断面図である。誘電体層208の上面が研磨ストップ層204の上面と同じ高さになるように、誘電体層208が平坦化され得る。幾つかの実装形態では、平坦化は、CMPを含み得る。研磨ストップ層204が含まれない実装形態のような幾つかの実装形態では、誘電体層208は、図2Dに示すように、開口部206を埋め、第1の超伝導金属層202の上面の一領域と、開口部206内の誘電体層208の上面とを覆うように堆積され得る。幾つかの実装形態では、誘電体層208は、二酸化ケイ素又は他の絶縁用層間誘電体材料であり得る。
図2Cは、研磨ストップ層204が除去されて超伝導集積回路200cが形成された後の超伝導集積回路200bの一部分の断面図である。
図2Dは、第2の誘電体層210が堆積及びパターニングされて超伝導集積回路200dが形成された後の超伝導集積回路200cの一部分の断面図である。第2の誘電体層210をパターニングすることは、マスキング及びエッチング(RIE等)することを含み得る。
図2Eは、第2の金属層212が堆積されて超伝導集積回路200eが形成された後の超伝導集積回路200dの一部分の断面図である。第2の金属層212が堆積され得る温度は、第2の超伝導金属の融点より低い温度であるが、第2の超伝導金属層212がリフローして、図示のように第2の誘電体層210内に形成された開口部を埋め、同時に第2の誘電体層210及び開口部内の接続部の上に覆い被さる層を形成するのに十分な高さの温度である。幾つかの実装形態では、第2の金属層212は、アルミニウムであり得、温度は、650℃未満であり得る。幾つかの実装形態では、第2の金属層212の上面は、上面の平滑化及び第2の金属層212の厚さの選択のために研磨され得る。
図2Fは、第2の超伝導金属層212の少なくとも一部分の上に第2の研磨ストップ層214が堆積されて超伝導集積回路200fが形成された後の超伝導集積回路200eの一部分の断面図である。幾つかの実装形態では、研磨ストップ層214は、犠牲膜であり得、窒化ケイ素であり得る。
図2Gは、第2の金属層212及び研磨ストップ層214がパターニングされて開口部216が形成された後の超伝導集積回路200fの一部分の断面図である。幾つかの実装形態では、第3の開口部216を埋めるために第3の誘電体層が堆積され得る。第2の金属層212及び研磨ストップ層214をパターニングすることは、マスキング及びエッチング(RIE等)することを含み得る。パターニングは、誘電体層208の材料があるところで停止され得る。
幾つかの実装形態では、図2A~2Gに示した動作と同様の動作によって追加的な構成要素が形成され得る。
当然のことながら、図1A~1J及び図2A~2Gに関して説明した実装形態は、構成例であり、後述の方法600及び700は、様々な形状及び構成を有する超伝導集積回路を形成するために使用され得る。
図3Aの例示的実装形態では、超伝導集積回路300aは、基板302と、基板302の少なくとも一部分の上に覆い被さった第1の超伝導金属層304とを有する。誘電体層306は、第1の超伝導金属層304の一領域を覆うように堆積している。幾つかの実装形態では、第1の超伝導金属層304の上面全体に誘電体層306が堆積され得、次に第1の超伝導金属層304の上面の少なくとも一部分が露出するように誘電体層306がパターニングされ得る。超伝導集積回路300のこの実装形態では、誘電体層306をパターニングすることにより、角度付き側壁308が画定される。第2の超伝導金属層310は、第2の超伝導金属層310の融点より低い周囲温度で堆積され、それにより、第2の超伝導金属層310は、角度付き側壁308によって画定される開口部を埋めて、角度付き超伝導ビア312と、誘電体層306及び角度付き超伝導ビア312の上の層とを形成する。超伝導ビア312は、第1の超伝導金属層304の露出面と導電接触する。第1及び第2の超伝導金属層304及び310は、同じ超伝導金属(例えば、アルミニウム)で形成され得る。
幾つかの実装形態では、第2の超伝導金属層310の材料が誘電体層306及び第1の超伝導金属層304の材料に接着しにくい場合があり、その結果として、第2の超伝導金属が表面から離れ、層310のボイド及び不均一な堆積が後に残ることがある。第2の超伝導金属が表面から離れることを減らすか又はなくすために超伝導接着層が含まれ得、超伝導接着層は、超伝導金属層304及び誘電体層306により接着しやすい材料から形成され、この超伝導接着層には、第2の超伝導金属層310がより接着しやすい。図3Bは、超伝導接着層314を有する角度付き超伝導ビアの一実装形態の断面図である。当然のことながら、本明細書に記載の製造プロセスのいずれも、超伝導金属を堆積させる前に開口部の側部又は側部及び底部に沿って接着層を堆積させることを含むように修正され得る。接着層は、幾つかの実装形態では、チタンベースの材料で形成され得、例えば純チタン、窒化チタン又はチタンタングステンで形成され得る。他の超伝導材料も使用され得る。
図4A及び4Bは、超伝導集積回路400a及び400b内の代替角度付き超伝導ビアの例示的実装形態である。基板402は、第1の超伝導金属層404を載せており、第1の超伝導金属層404は、基板402の一部分のみを覆うようにパターニングされる。基板402及び第1の超伝導金属層404を覆うように誘電体層406が堆積され、次に第1の超伝導金属層404の上面の一部分が露出するように誘電体層406がパターニングされ得る。第2の超伝導金属層408は、第2の超伝導金属層408の融点より低い周囲温度で誘電体層406及び第1の超伝導金属層404の上に堆積され、それにより、第2の超伝導金属層408は、誘電体層406の開口部を埋め、第1の超伝導金属層404と導電接触し、同時に覆い被さる層を形成する。第2の超伝導金属層408の覆い被さる層の上面は、平坦化されて平滑化され得る。図4Aの実装形態では、第2の超伝導金属層408は、一定の厚さになるまで平坦化される。図4Bは、図4Aの角度付き超伝導ビアの代替実装形態の平坦化後の断面図であり、第2の超伝導金属層408は、上面が誘電体層406の上面と同じ高さになるように平坦化される。この実装形態では、第2の超伝導金属層408及び誘電体層406の上に追加的な金属層が堆積され得、第2の超伝導金属層408は、第1の超伝導金属層404と、追加で堆積された金属層との間の電気的接続を形成し得る。
当然のことながら、上述の超伝導集積回路の各特徴は、所与の応用の必要に応じて組み合わされ得る。例えば、図4A及び4Bの実装形態は、パターニングされた第1の超伝導金属層とともに角度付きビアを有する。別の実装形態では、パターニングされた第1の超伝導金属層は、例えば、図5A及び5Bの例示的実装形態のように、直線の側壁を有するビアとともに使用され得る。図5A及び5Bは、超伝導集積回路500a及び500b内に直線の超伝導ビアがある一実装形態を例示する。基板502の少なくとも一部分の上に直接又は間接的に覆い被さるように第1の超伝導金属層504が堆積され、次に第1の超伝導金属層504がパターニングされて、個々の超伝導金属構成要素が画定される。基板502と第1の超伝導金属層504の上面とを覆うように誘電体層506が堆積され、第1の超伝導金属層504の上面の少なくとも一部分を露出させ、及び開口部508を形成するように誘電体層506がパターニングされて、超伝導集積回路500aが得られる。図5Bは、第2の超伝導金属層510が、第2の超伝導金属層510の融点より低い周囲温度で堆積されて超伝導集積回路500bが形成された後の超伝導集積回路500aの断面図である。第2の超伝導金属層510が開口部508を埋め、第1の超伝導金属層504の上面の少なくとも一部分と導電接触し、覆い被さる層を形成する。第2の超伝導金属層510は、次に、平坦化及び/又はパターニングされ得、追加的な層が堆積され得る。当然のことながら、超伝導集積回路の、基板の上に覆い被さる別の層の上に同様の実装形態が形成され得る。
図6は、本発明のシステム及び方法による、量子プロセッサのための超伝導集積回路を形成する方法600を示すフローチャートである。方法600は、例えば、図1A~1Jの超伝導集積回路の構成要素を形成するために使用され得る。方法600は、動作602~608を含むが、他の実装形態では、特定の動作が省略され得、追加的な動作が追加され得、及び/又は異なる順序で各動作が実施され得る。方法600は、例えば、製造プロセスが開始された時点で集積回路製造設備によって実施され得る。
602では、第1の超伝導金属層は、基板の少なくとも一部分に直接又は間接的に覆い被さるように堆積される。幾つかの実装形態では、第1の超伝導金属は、アルミニウムであり得る。アルミニウムは、基板上に直接堆積され得るか、又は集積回路の介在層の上に堆積され得、例えば誘電体層の上又は別の金属層の上に堆積され得る。アルミニウムの堆積は、化学気相堆積法又は物理気相堆積法等の標準的な堆積プロセスで行われ得る。幾つかの実装形態では、アルミニウムの上面は、化学機械平坦化プロセスにより平坦化され得る。
604では、第1の超伝導金属層の上面の第1の領域を覆うように誘電体層が堆積される。誘電体材料は、窒化ケイ素等の非酸化物誘電体を含み得、CVD、PVD及び/又はALDを含む任意の堆積プロセスで堆積され得る。
606では、第1の超伝導金属層の第1の領域の少なくとも一部分を露出させ、及び開口部を形成するように、誘電体層がパターニングされる。開口部は、寸法が0.3ミクロン超であり得、例えば0.3~0.7ミクロンであり得る。別の実装形態では、開口部は、寸法が0.1~1ミクロン又は0.1~10ミクロンであり得る。上述のように、開口部の寸法は、直径又は幅であり得、大まかには、埋められるべき開口部の水平方向の最小寸法を意味する。
608では、第2の超伝導金属層は、第2の超伝導金属層の融点より低い周囲温度で堆積され、それにより、第2の超伝導金属層が開口部を埋め、第1の超伝導金属層の第1の領域の少なくとも一部分と導電接触する。幾つかの実装形態では、第2の超伝導金属は、アルミニウムであり得る。第1及び第2の金属層の両方がアルミニウムである実装形態では、アルミニウム/アルミニウム界面が形成され得る。堆積は、650℃を下回る温度、例えば100℃~520℃の温度で行われ得る。堆積させることは、物理気相堆積法(PVD)によってアルミニウムを各層に堆積させることと、アルミニウムが開口部内にリフローすることを可能にするように温度を管理することとを含み得る。
動作608後、本方法は、終了し得るか、又は別の製造動作が実施され得る。例えば、第2の超伝導金属層が堆積された後に平坦化され得、例えば化学機械研磨(CMP)により平坦化され得る。本方法は、量子プロセッサ内の別の構成要素を形成するためにも再度開始し得る。
図7は、本発明のシステム及び方法による、図6の方法600の一実装形態を示すフローチャートである。図7の方法700は、例えば、図2A~2Gの超伝導集積回路の構成要素を形成するために使用され得る。方法700は、動作702~724を含むが、他の実装形態では、特定の動作が省略され得、追加的な動作が追加され得、及び/又は異なる順序で各動作が実施され得る。動作704、710、712、720及び722は、任意選択であり、任意選択の研磨ストップ層を必要とする。方法700は、例えば、製造プロセスが開始された時点で集積回路製造設備によって実施され得る。
702では、第1の超伝導金属層が堆積される。第1の超伝導金属層は、物理気相堆積法(PVD)、化学気相堆積法(CVD)、プラズマエンハンストPVD、プラズマエンハンストCVD及び原子層堆積法(ALD)等の手法により、金属膜として堆積され得る。幾つかの実装形態では、第1の超伝導金属層は、アルミニウムであり得る。
704では、第1の超伝導金属層をパターニングする前に、第1の超伝導金属層の少なくとも一部分の上に研磨ストップ層が任意選択で堆積され得る。研磨ストップ層は、後続の動作で犠牲膜として動作し得、例えば窒化ケイ素であり得る。
706では、第1の超伝導金属層がパターニングされて開口部が形成される。研磨ストップ層が堆積される実装形態では、第1の超伝導金属層及び研磨ストップの両方がパターニングされる。パターニングは、マスキング及びエッチング等の減法パターニングを含み得る。幾つかの実装形態では、パターニングは、反応性イオンエッチング(RIE)で行われ得る。
708では、誘電体層が堆積されて、第1の超伝導金属層の開口部を埋め得る。誘電体層は、例えば、二酸化ケイ素であり得る。
710では、誘電体層の上面が研磨ストップ層の上面と同じ高さになるように誘電体層が平坦化される。幾つかの実装形態では、誘電体は、CMPで平坦化され得る。
712では、研磨ストップ層が除去され得る。幾つかの実装形態では、研磨ストップ層は、RIEで除去され得る。
714では、別の誘電体層が堆積され得る。幾つかの実装形態では、この誘電体材料は、708で堆積された誘電体と同じであり得る。幾つかの実装形態では、誘電体は、二酸化ケイ素であり得る。幾つかの実装形態では、動作708及び714は、一緒に行われ得、例えば研磨ストップ層を使用しない堆積手法の場合に一緒に行われ得る。708で誘電体層の上面が堆積されるのと同時に、第1の超伝導金属層の上面の少なくとも第1の領域を覆うように誘電体層が堆積される。
716では、第1の超伝導金属層の第1の領域の少なくとも一部分を露出させ、及び開口部を形成するように、誘電体層がパターニングされる。幾つかの実装形態では、パターニングは、マスキング手法及びエッチング手法(RIE等)を含み得る。幾つかの実装形態では、寸法が0.3ミクロン超の開口部、例えば寸法が0.3~0.7ミクロンの開口部を形成するように誘電体層がパターニングされ得る。別の実装形態では、開口部は、寸法が0.1~1ミクロン又は0.1~10ミクロンであり得る。この寸法は、直径又は幅であり得、大まかには、埋められるべき開口部の水平方向の最小寸法を意味する。
718では、第2の超伝導金属層は、第2の超伝導金属層の融点より低い周囲温度で堆積され、それにより、第2の超伝導金属層は、誘電体層の開口部を埋め、第1の超伝導金属層の第1の領域の少なくとも一部分と導電接触する。この温度は、第2の金属層の材料がリフローして、誘電体層に形成されたビア開口部を埋めるのに十分な高さであるように選択され得る。幾つかの実装形態では、PVD等の手法で堆積された複数の金属薄膜層の上に堆積が行われ得、それらの金属薄膜層は、開口部内にリフローするために形成される。幾つかの実装形態では、第2の超伝導金属層は、アルミニウムであり得る。第2の超伝導金属層がアルミニウムである実装形態では、堆積は、650℃を下回る温度、例えば100℃~520℃の温度で行われ得る。
720では、第2の超伝導金属層が任意選択で研磨されて、第2の超伝導金属層の上面が平滑化される。幾つかの実装形態では、研磨により、第2の金属層が必要な厚さにされ得る。動作720は、第2の超伝導金属層を(例えば、化学機械研磨(CMP)で)平坦化することを含み得る。
722では、第2の超伝導金属層の少なくとも一部分の上に任意選択で第2の研磨ストップ層が堆積され得る。幾つかの実装形態では、研磨ストップ層は、後続の動作で犠牲膜として動作し得、例えば窒化ケイ素であり得る。
724では、超伝導集積回路のフィーチャ(例えば、超伝導ビア)を形成するように、第2の超伝導金属層がパターニングされる。第2の超伝導金属層の上に研磨ストップ層が堆積される実装形態では、第1の超伝導金属層及び研磨ストップの両方がパターニングされる。パターニングは、マスキング及びエッチング等の減法パターニングを含み得る。幾つかの実装形態では、パターニングは、反応性イオンエッチング(RIE)で行われ得る。幾つかの実装形態では、第2の研磨ストップ層及び第2の超伝導金属層は、少なくとも1つの第3の開口部を形成するようにパターニングされ、その後、第3の誘電体層を堆積させることによって第3の開口部が埋められ得る。
724後、本方法は、繰り返され得、即ち超伝導集積回路の他の構成要素が形成され得る。本方法は、終了し得、例えば新しい超伝導集積回路を形成するために再度開始するまで終了し得る。当然のことながら、方法700は、より大きい製造方法に含まれ得、動作702前に任意の数の先行製造動作があり得、動作724後に任意の数の後続製造動作があり得る。
図8は、デジタルコンピュータ802を含むコンピューティングシステム800を示す。例示的デジタルコンピュータ802は、古典的なデジタル処理タスクを実施するために使用され得る1つ以上のデジタルプロセッサ806を含む。デジタルコンピュータ802は、少なくとも1つのシステムメモリ822及び少なくとも1つのシステムバス820を更に含み得、システムバス820は、システムメモリ822を含む様々なシステム構成要素をデジタルプロセッサ806に結合する。システムメモリ822は、一連のモジュール824を記憶し得る。
デジタルプロセッサ806は、任意の論理処理ユニット又は回路(例えば、集積回路)であり得、例えば1つ以上の中央処理ユニット(「CPU」)、グラフィックス処理ユニット(「GPU」)、デジタル信号プロセッサ(「DSP」)、特定用途向け集積回路(「ASIC」)、プログラマブルゲートアレイ(「FPGA」)、プログラマブルロジックコントローラ(「PLC」)等、及び/又はこれらの組み合わせであり得る。
幾つかの実装形態では、コンピューティングシステム800は、アナログコンピュータ804を含み得、これは、1つ以上の量子プロセッサ826を含み得る。量子プロセッサ826は、少なくとも1つの超伝導集積回路であり得、これは、マイクロ波遮蔽層内のマイクロ波感受性構成要素と、低ノイズ誘電体で製造された構成要素と、本出願に記載のシステム及び方法を使用して製造された他の構成要素とを含む。量子プロセッサ826は、本明細書でより詳細に説明する方法を使用して製造された少なくとも1つの集積回路を含み得る。デジタルコンピュータ802は、(例えば、コントローラ818を介して)アナログコンピュータ804と通信し得る。アナログコンピュータ804は、デジタルコンピュータ802の命令に応じて特定の計算を実施し得る。これについては、本明細書でより詳細に説明する。
デジタルコンピュータ802は、ユーザ入出力サブシステム808を含み得る。幾つかの実装形態では、ユーザ入出力サブシステムは、1つ以上のユーザ入出力構成要素、例えばディスプレイ810、マウス812及び/又はキーボード814を含む。
システムバス820は、任意の既知のバス構造又はバスアーキテクチャを採用し得、これには、メモリコントローラを有するメモリバス、ペリフェラルバス及びローカルバスが含まれる。システムメモリ822は、読み出し専用メモリ(「ROM」)、静的ランダムアクセスメモリ(「SRAM」)、フラッシュNAND等の不揮発性メモリと、ランダムアクセスメモリ(「RAM」)(図示せず)等の揮発性メモリとを含み得る。
デジタルコンピュータ802は、他の非一時的なコンピュータ可読又はプロセッサ可読記憶媒体又は不揮発性メモリ816も含み得る。不揮発性メモリ816は、様々な形態を取り得、そのようなものとして、ハードディスク(例えば、磁気ディスク)に読み書きするハードディスクドライブ、リムーバブル光ディスクに読み書きする光ディスクドライブ及び/又はソリッドステートメディア(例えば、NANDベースのフラッシュメモリ)に読み書きするソリッドステートドライブ(SSD)がある。不揮発性メモリ816は、システムバス820を介してデジタルプロセッサと通信し得、システムバス820に結合された適切なインタフェース又はコントローラ818を含み得る。不揮発性メモリ816は、プロセッサ可読又はコンピュータ可読命令、データ構造体又はデジタルコンピュータ802用の他のデータ(プログラムモジュールと呼ばれることもある)のための長期記憶装置として動作し得る。
デジタルコンピュータ802について、ハードディスク、光ディスク及び/又はソリッドステート記憶媒体を利用するものとして説明したが、当業者であれば理解するように、他のタイプの非一時的及び不揮発性のコンピュータ可読媒体も利用可能である。当業者であれば理解するように、幾つかのコンピュータアーキテクチャは、非一時的揮発性メモリ及び非一時的不揮発性メモリを利用する。例えば、揮発性メモリ内のデータが不揮発性メモリにキャッシュされ得る。又は、ソリッドステートディスクは、集積回路を利用して不揮発性メモリを提供する。
様々なプロセッサ可読又はコンピュータ可読命令、データ構造体又は他のデータがシステムメモリ822に記憶され得る。例えば、システムメモリ822は、リモートクライアントと通信し、デジタルコンピュータ802及びアナログコンピュータ804上のリソースを含むリソースの使用をスケジュールする命令を記憶し得る。また、例えば、システムメモリ822は、少なくとも1つのプロセッサで実行されたとき、命令を実行する様々なアルゴリズムを少なくとも1つのプロセッサに実行させるプロセッサ実行可能命令又はデータの少なくとも一方を記憶し得る。幾つかの実装形態では、システムメモリ822は、アナログコンピュータ804に対して前処理、共処理及び後処理を実施するプロセッサ可読又はコンピュータ可読計算命令及び/又はデータを記憶し得る。システムメモリ822は、アナログコンピュータ804とインタラクションするための一連のアナログコンピュータインタフェース命令を記憶し得る。
アナログコンピュータ804は、少なくとも1つのアナログプロセッサ(例えば、量子プロセッサ826)を含み得る。アナログコンピュータ804は、隔離環境に設けられ得、例えば量子コンピュータの内部要素を熱、磁界及び他の外部ノイズから保護する隔離環境に設けられ得る。隔離環境は、アナログプロセッサを(例えば、約1Kを下回る温度まで)極低温で冷却するように動作可能な冷凍機(例えば、希釈冷凍機)を含み得る。
アナログコンピュータ804は、プログラム可能要素(例えば、量子ビット、カプラ及び他のデバイス)を含み得る。量子ビットは、読み出しシステム828を介して読み出され得る。読み出し結果は、デジタルコンピュータ802の他のコンピュータ可読又はプロセッサ可読命令に送られ得る。量子ビットは、量子ビット制御システム830で制御され得る。量子ビット制御システム830は、オンチップデジタルアナログ変換器(DAC)と、ターゲットデバイスにバイアスを印加するように動作可能なアナログ回線とを含み得る。量子ビットを結合するカプラは、カプラ制御システム832で制御され得る。カプラ制御システム832は、オンチップDAC等のチューニング要素とアナログ回線とを含み得る。量子ビット制御システム830及びカプラ制御システム832は、本明細書に記載の量子アニーリングスケジュールをアナログプロセッサ804上に実装するために使用され得る。プログラム可能要素は、集積回路の形態で量子プロセッサ826に含まれ得る。量子ビット及びカプラは、第1の材料を含む集積回路の層に配置され得る。他のデバイス(例えば、読み出し制御システム828)は、第2の材料を含む集積回路の他の層に配置され得る。
当然のことながら、本明細書に記載の方法は、超伝導集積回路の様々な構成要素を形成するために使用され得る。図9A及び図9Bに示す実装形態では、本方法をデュアルダマシンプロセスと組み合わせ得る。図9Aは、開口部908を形成するようにパターニングされた超伝導集積回路900aの一例示的実装形態を示す。基板902の少なくとも一部分の上に直接又は間接的に覆い被さるように第1の超伝導金属層904が堆積され、次に第1の超伝導金属層904がパターニングされて、個々の超伝導金属構成要素が画定される。基板902と第1の超伝導金属層904の上面とを覆うように誘電体層906が堆積され、第1の超伝導金属層904の上面の少なくとも一部分を露出させ、及び開口部908を形成するように誘電体層906がパターニングされて、超伝導集積回路900aが得られる。
図9Bは、第2の超伝導金属層910が、第2の超伝導金属層910の融点より低い周囲温度で堆積されて超伝導集積回路900bが形成された後の超伝導集積回路900aの断面図である。第2の超伝導金属層910が開口部908を埋め、第1の超伝導金属層904の上面の少なくとも一部分と導電接触する。第2の超伝導金属層910は、堆積後に平坦化及び/又はパターニングされ得、追加的な層が堆積され得る。図9Bの例示的実装形態では、第1の超伝導金属層904は、第1の配線層であり、第2の超伝導金属層910は、超伝導ビア912及び第2の配線層914の両方を構成する。
図10Aは、基板1002の少なくとも一部分の上に直接又は間接的に覆い被さるように金属層1004が堆積された後の超伝導集積回路1000aの一部分の断面図である。
図10Bは、第1の超伝導金属層1004が平坦化され、誘電体層1006が堆積及びパターニングされて超伝導集積回路1000bが形成された後の超伝導集積回路1000aの断面図である。上述のように、第1の超伝導金属層1004の平坦化は、CMPを含み得る。誘電体層1006は、第1の超伝導金属層1004の表面1008に堆積され、パターニングされて、開口部1010が形成される。
上述のように、幾つかの材料の組み合わせでは、第2の超伝導金属は、第1の超伝導層の材料及び/又は誘電体層の材料に容易又は確実に接着しないことがある。幾つかの実装形態では、第2の超伝導材料の接着層又はシード層を設けることが有利であろう。この層は、層を形成する第2の超伝導材料の残り部分に比べて低い周囲温度で堆積され、周囲温度は、両方とも第2の超伝導金属の融点より低い。第2の超伝導金属がアルミニウムであるような幾つかの実装形態では、堆積温度が上昇するにつれてアルミニウムの粒度が大きくなり、結果として材料間の接着の問題が大きくなることがある。幾つかの実装形態では、アルミニウムの第1の接着層又はシード層を低温で堆積させてから、より高い温度で堆積させることが有利であろう。低い温度のアルミニウムは、金属層及び誘電体層に容易に接着することが可能であり、高い温度のアルミニウムは、低い温度のアルミニウムに容易に接着することが可能である。
図10Cは、超伝導集積回路1000cを形成するための第1の部分1012aの低温リフロー堆積後の超伝導集積回路1000bの断面図である。幾つかの実装形態では、第1の部分1012aは、100℃~300℃の周囲温度で堆積されるアルミニウムであり得る。
図10Dは、超伝導集積回路1000dを形成するための第2の部分1012bの高温リフロー堆積中の超伝導集積回路1000cの断面図である。幾つかの実装形態では、第2の部分1012bは、450℃~650℃の周囲温度で堆積されるアルミニウムであり得る。第1の部分1012a及び第2の部分1012bをここではまとめて第2の超伝導金属層1012と呼ぶ。
図10Eは、高温リフロー堆積が完了し、第2の金属層が研磨されて超伝導集積回路1000eが形成された後の超伝導集積回路1000dの断面図である。幾つかの実装形態では、第1の部分1012a及び第2の部分1012bを異なる周囲温度で形成したことの結果として、第1の部分1012aと第2の部分1012bとの間の界面1022(例えば、転移領域)が識別可能である。例えば、幾つかの実装形態では、1つの領域又は層(例えば、第1の部分1012a)にあるアルミニウムの粒度と、別の領域又は層(例えば、第2の部分1012b)にあるアルミニウムの粒度とは、それぞれの領域又は層を構成するアルミニウムが堆積されたときの周囲温度に基づいて異なり得、結果として異なるアルミニウム粒度間の転移の識別可能な界面が発生し、これは、適切な手法で検出可能である。当然のことながら、この界面は、第1の部分1012aと第2の部分1012bとの間に有限の混在領域(例えば、転移領域)を含み得る。
幾つかの実装形態では、金属層のパターニングで使用される化学作用が金属の汚染を引き起こす可能性があり、それにより使用中のプロセッサに対するノイズのような悪影響が発生する可能性がある。一実装形態では、フッ素を含むエッチングの化学作用によってアルミニウムが汚染され、プロセッサに対してノイズが発生する可能性がある。この汚染を減らすか又はなくすために、パターニング動作前に金属層にパッシベーション層が塗布され得、それにより金属の上面が潜在的な汚染に曝されることがなくなる。超伝導障壁層又はパッシベーション層は、第2の超伝導金属層に覆い被さって堆積され、第2の超伝導金属層及び超伝導障壁層は、一緒にパターニングされる。
図10Fは、パッシベーション層1016が堆積されて超伝導集積回路1000fが形成された後の超伝導集積回路1000eの断面図である。
図10Gは、第2の超伝導金属層1012(1012a及び1012bからなる)及びパッシベーション層1016がパターニングされて超伝導集積回路1000gが形成された後の超伝導集積回路1000fの断面図である。
図10Hは、パッシベーション層1016が除去されて超伝導集積回路1000hが形成された後の超伝導集積回路1000gの断面図である。
図1A~1Jを参照すると、幾つかの実装形態では、記載の動作は、比較的低く均一な周囲温度で実施され得、例えば100℃~300℃等の周囲温度で行われ得る。対照的に、図10A~10Hを参照すると、別の実装形態では、記載の動作は、異なる2つの温度で実施され得、1つは、比較的低い、例えば100℃~300℃等の周囲温度であり、1つは、比較的高いが、それでも関係する超伝導金属の融点より低い、例えば450℃~650℃等の周囲温度である。幾つかの実装形態では、両方の温度範囲は、回路の別々の部分で使用され得る。
図10Iは、高温及び低温超伝導金属層の両方を有する超伝導集積回路1000iの一部分の断面図である。図10Iは、2温度プロセスによる接続部及び配線層1018(接続部は、金属層1004と連通する)と、1温度プロセスによる接続部及び配線層1020(接続部は、接続部及び配線層1018と連通する)とを示すが、当然のことながら、構成要素1018及び1020の順序は、別の実装形態では反転され得るか、又は構成要素1018及び1020は、超伝導集積回路の別々の部分に形成され得、互いに直接連通しなくてもよい。
図11は、本発明のシステム及び方法による、量子プロセッサのための超伝導集積回路を形成する方法1100を示すフローチャートである。方法1100は、例えば、図10A~10Iの超伝導集積回路の構成要素を形成するために使用され得る。方法1100は、動作1102~1118を含むが、他の実装形態では、特定の動作が省略され得、追加的な動作が追加され得、及び/又は異なる順序で各動作が実施され得る。方法1100は、例えば、製造プロセスが開始された時点で集積回路製造設備によって実施され得る。
1102では、第1の誘電体層が堆積され得、例えば上述のように超伝導金属層の上に堆積され得る。
1104では、第1の誘電体層がパターニングされて開口部が形成され得、これは、例えば、下にある超伝導金属層の表面を露出させるために行われ得る。
1106では、第1の超伝導金属は、第1の超伝導金属の融点より低い第1の周囲温度で堆積しており、それにより、第1の超伝導金属は、第1の誘電体層の開口部を埋めて、第1の誘電体層の下にある導電層と導電接触する第1の接続部を形成し、第1の誘電体層及び第1の接続部に覆い被さる第1の超伝導金属層を形成する。
1108では、第1の超伝導金属層が任意選択で平坦化され、これは、例えば、化学機械平坦化プロセスにより行われる。
1110では、第1の超伝導金属層が任意選択でパターニングされて、例えば配線が形成される。
1112では、第1の超伝導金属は、第1の超伝導金属の融点より低い第2の周囲温度で堆積され、それにより、第1の超伝導金属は、第2の誘電体層の開口部に沿って並び、及び第2の誘電体層に覆い被さる接着層を形成する。
1114では、第1の超伝導金属は、第1の超伝導金属の融点より低く、第2の周囲温度より高い第3の周囲温度で堆積されて、接着層を覆うように充填層が形成され、それにより、接着層及び充填層は、第2の誘電体層の開口部を埋めて、第2の誘電体の下にある導電層と導電接触する第2の接続部を形成し、第2の誘電体層及び第1の接続部に覆い被さる第2の超伝導金属層を形成する。
幾つかの実装形態では、第1の周囲温度と第2の周囲温度とは、同じであり得、例えば100℃~300℃であり得る。第3の周囲温度は、第2の周囲温度より高く、例えば450℃~650℃であり得る。
1116では、第3の金属層が任意選択で平坦化され得、これは、例えば、CMPで行われ得る。
1118では、第2及び第3の金属層がパターニングされ得、それにより例えば配線が形成され得る。
1118後、本方法は、繰り返され得、即ち超伝導集積回路の他の構成要素が形成され得る。本方法は、終了し得、例えば新しい超伝導集積回路を形成するために再度開始するまで終了し得る。当然のことながら、方法1100は、より大きい製造方法に含まれ得、動作1102前に任意の数の先行製造動作があり得、動作1118後に任意の数の後続製造動作があり得る。
幾つかの実装形態では、動作1106は、動作1112及び1114前に行われ得る。幾つかの実装形態では、集積回路のある部分は、低温で製造され得、動作1106を用い得、集積回路の別の部分は、高温で製造され得、動作1112及び1114を用い得る。例えば、超伝導集積回路の構成要素が製造中に温度感受性であれば、温度が高いほど、動作1112及び1114の2段階プロセスは、超伝導集積回路のより低いレベルで用いられ得、温度が低いほど、動作1106の1段階プロセスは、温度感受性デバイスが形成されるより高いレベルで用いられ得る。
本明細書に記載の方法と組み合わせることが可能な超伝導集積回路の別の例が米国特許第9,768,371号に記載されている。
上述の方法、プロセス又は手法は、1つ以上の非一時的プロセッサ可読媒体に記憶された一連のプロセス可読命令によって実施され得る。上述の方法、プロセス又は手法の方法の幾つかの例は、ある程度特殊な装置で実施され得、例えば断熱量子コンピュータ若しくは量子アニーラ又は断熱量子コンピュータ若しくは量子アニーラの動作をプログラムするか他の方法で制御するシステム(例えば、少なくとも1つのデジタルプロセッサを含むコンピュータ)で実施され得る。上述の方法、プロセス又は手法は、様々な動作を含み得るが、当業者であれば理解するように、代替例では、特定の動作が省略され得、及び/又は追加的な動作が追加され得る。当業者であれば理解するように、例示の動作順序は、あくまで例として示したものであり、代替例では変更可能である。上述の方法、プロセス又は手法の例示的な動作又は操作の幾つかは、反復的に実施される。上述の方法、プロセス又は手法の幾つかの動作は、各反復中若しくは複数回の反復後又は全ての反復の終了時に実施され得る。
要約書に記載のものを含む例示の実装形態のここまでの説明は、網羅的であることも、開示された厳密な形態に実装形態を限定することも意図しない。本明細書では、具体的な実装形態及び例を例示目的で説明したが、当業者であれば認識されるように、本開示の趣旨及び範囲から逸脱しない限り、様々な均等な修正形態がなされ得る。本明細書で提供した様々な実装形態の教示は、上記で一般的に説明した例示的量子計算方法に限らず、他の量子計算方法にも適用され得る。
上述の様々な実装形態は、更なる実装形態を実現するために組み合わされ得る。本明細書において参照され、及び/又は出願データシートに列挙される、本発明の譲受人に譲渡された米国特許出願公開、米国特許出願、外国特許及び外国特許出願の全ては、参照により全体として本明細書に組み込まれ、それらは、2017年9月19日に出願された米国特許第9,768,371号、名称「SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTING INTEGRATED CIRCUITS」及び2020年6月23日に出願された米国特許出願第63/042,865号、名称「SYSTEMS AND METHODS FOR FABRICATING SUPERCONDUCTING INTEGRATED CIRCUITS」を含むが、これらに限定されない。
実装形態に対するこれら及び他の変更形態は、上述の詳細な説明に照らしてなされ得る。一般に、以下の請求項では、使用される用語は、請求項を、本明細書及び請求項で開示される具体的な実装形態に限定するものとして解釈されるべきではなく、全ての可能な実装形態を、そのような請求項が権利を有する均等物の全範囲とともに包含するものとして解釈されるべきである。従って、請求項は、本開示によって限定されない。

Claims (26)

  1. 量子プロセッサのための超伝導集積回路を形成する方法であって、
    第1の超伝導金属を堆積させて、基板の少なくとも一部分に覆い被さる第1の超伝導金属層を形成することであって、前記第1の超伝導金属層は、第1の領域を有する上面を含む、堆積させることと、
    前記第1の超伝導金属層の前記第1の領域を覆うように誘電体層を堆積させることと、
    前記誘電体層をパターニングして、前記第1の超伝導金属層の前記第1の領域の少なくとも一部分を露出させ、及び前記誘電体層によって画定される側面と、前記第1の超伝導金属層の前記第1の領域の前記露出された少なくとも一部分によって画定される底面とを有する開口部を形成することと、
    第2の超伝導金属を、前記第2の超伝導金属の融点より低い周囲温度で堆積させることであって、それにより、前記第2の超伝導金属は、前記開口部を埋めて、前記第1の超伝導金属層の前記第1の領域の前記少なくとも一部分と導電接触する接続部を形成し、及び前記誘電体層及び前記接続部に覆い被さる第2の超伝導金属層を形成する、堆積させることと
    を含む方法。
  2. 前記第2の超伝導金属を堆積させる前に、前記開口部の少なくとも前記側面に沿って並ぶように接着層を堆積させることを更に含む、請求項1に記載の方法。
  3. 前記第1の超伝導金属層を平坦化することを更に含む、請求項1又は2に記載の方法。
  4. 前記第2の超伝導金属層を平坦化することを更に含む、請求項1~3のいずれか一項に記載の方法。
  5. 前記第2の超伝導金属層を平坦化することは、化学機械研磨(CMP)を含む、請求項4に記載の方法。
  6. 前記誘電体層をパターニングして開口部を形成することは、前記誘電体層をパターニングして、0.1ミクロンより大きい寸法を有する開口部を形成することを含む、請求項1~5のいずれか一項に記載の方法。
  7. 第2の超伝導金属を堆積させることは、アルミニウムを堆積させることを含む、請求項1~6のいずれか一項に記載の方法。
  8. 第2の超伝導金属を、前記第2の超伝導金属の融点より低い周囲温度で堆積させることは、650℃より低い周囲温度で堆積させることを含む、請求項7に記載の方法。
  9. 第2の超伝導金属を、前記第2の超伝導金属の融点より低い周囲温度で堆積させることは、100℃~520℃の周囲温度で堆積させることを含む、請求項8に記載の方法。
  10. 第2の超伝導金属を、前記第2の超伝導金属の融点より低い周囲温度で堆積させることは、第1の部分を100℃~300℃の周囲温度で堆積させることと、第2の部分を450℃~650℃の周囲温度で堆積させることとを含む、請求項7に記載の方法。
  11. 前記第2の超伝導金属を堆積させることは、物理気相堆積法(PVD)によってアルミニウムを堆積させることを含む、請求項7に記載の方法。
  12. 前記第1の超伝導金属を堆積させることは、アルミニウムを堆積させることを含む、請求項7に記載の方法。
  13. 第1の超伝導金属を堆積させることは、第1の配線層を堆積させることを含み、及び
    第2の超伝導金属を堆積させることは、ビア及び第2の配線層を堆積させることを含む、請求項1~12のいずれか一項に記載の方法。
  14. 前記第1の超伝導金属層を堆積させた後、前記第1の超伝導金属層をパターニングして追加的な開口部を形成することと、
    前記追加的な開口部を埋めるように追加的な誘電体層を堆積させることと、
    前記第1の超伝導金属層の前記第1の領域と、前記追加的な誘電体層の上面とを覆うように前記誘電体層を堆積させることと
    を更に含む、請求項1~13のいずれか一項に記載の方法。
  15. 前記第1の超伝導金属層をパターニングする前に、前記第1の超伝導金属層の前記少なくとも一部分の上に研磨ストップ層を堆積させること
    を更に含み、前記第1の超伝導金属層をパターニングすることは、前記第1の超伝導金属層及び前記研磨ストップ層をパターニングすることを更に含む、請求項14に記載の方法。
  16. 前記追加的な開口部を埋めるように前記追加的な誘電体層を堆積させた後、前記研磨ストップ層の上面と同じ高さの上面を有するように前記追加的な誘電体層を平坦化することと、
    前記研磨ストップ層を除去することと
    を更に含む、請求項15に記載の方法。
  17. 前記第2の超伝導金属層の少なくとも一部分の上に第2の研磨ストップ層を堆積させることと、
    前記第2の研磨ストップ層及び前記第2の超伝導金属層をパターニングして第3の開口部を形成することと、
    前記第3の開口部を埋めるように第3の誘電体層を堆積させることと
    を更に含む、請求項16に記載の方法。
  18. 前記第2の超伝導金属層に覆い被さる超伝導障壁層を堆積させることと、前記第2の超伝導金属層及び前記超伝導障壁層をパターニングすることとを更に含む、請求項1~17のいずれか一項に記載の方法。
  19. 量子プロセッサのための超伝導集積回路を形成する方法であって、
    第1の超伝導金属を、前記第1の超伝導金属の融点より低い第1の周囲温度で堆積させることであって、それにより、前記第1の超伝導金属は、第1の誘電体層の開口部を埋めて、前記第1の誘電体層の下にある導電層と導電接触する第1の接続部を形成し、及び前記第1の誘電体層及び前記第1の接続部に覆い被さる第1の超伝導金属層を形成する、堆積させることと、
    前記第1の超伝導金属を、前記第1の超伝導金属の融点より低い第2の周囲温度で堆積させることであって、それにより、前記第1の超伝導金属は、第2の誘電体層の開口部に沿って並び、及び前記第2の誘電体層に覆い被さる接着層を形成する、堆積させることと、
    前記第1の超伝導金属を、前記第1の超伝導金属の融点より低く、及び前記第2の周囲温度より高い第3の周囲温度で堆積させて、前記接着層を覆うように充填層を形成することであって、それにより、前記接着層及び前記充填層は、前記第2の誘電体層の前記開口部を埋めて、前記第2の誘電体の下にある導電層と導電接触する第2の接続部を形成し、及び前記第2の誘電体層及び前記第1の接続部に覆い被さる第2の超伝導金属層を形成する、形成することと
    を含む方法。
  20. 第1の超伝導金属を、前記第1の超伝導金属の融点より低い周囲温度で堆積させることは、100℃~300℃の周囲温度で堆積させることを含み、前記第1の超伝導金属を、前記第1の超伝導金属の融点より低い第2の周囲温度で堆積させることは、100℃~300℃の周囲温度で堆積させることを含み、及び前記第1の超伝導金属を、前記第1の超伝導金属の融点より低い第3の周囲温度で堆積させることは、450℃~650℃の周囲温度で堆積させることを含む、請求項19に記載の方法。
  21. 超伝導集積回路であって、
    基板と、
    第1の臨界温度未満で超伝導になる第1の金属を含む第1の金属層であって、前記基板の少なくとも一部分に覆い被さり、第1の領域を有する上面を含む第1の金属層と、
    前記第1の金属層の少なくとも一部分に覆い被さる誘電体層であって、前記第1の金属層の前記第1の領域の少なくとも一部分を露出させ、及び前記誘電体層によって画定される側面と、前記第1の金属層の前記第1の領域の前記露出された少なくとも一部分によって画定される底面とを有する開口部を含む誘電体層と、
    第2の臨界温度未満で超伝導になる第2の金属を含む第2の金属層であって、前記開口部の少なくとも前記側面に沿って並び、接着層を含む第2の金属層と、
    前記第2の金属を含む第3の金属層であって、前記誘電体層の少なくとも一部分に覆い被さり、及び前記開口部を埋め、前記第1の金属層の前記第1の領域の前記少なくとも一部分と導電接触する第3の金属層と
    を含む超伝導集積回路。
  22. 前記第2の金属は、アルミニウムを含む、請求項21に記載の超伝導集積回路。
  23. 前記第1の金属は、アルミニウムを含む、請求項21又は22に記載の超伝導集積回路。
  24. 前記開口部は、0.1ミクロンより大きい寸法を有する、請求項21~23のいずれか一項に記載の超伝導集積回路。
  25. 前記第1の金属層は、第1の配線層を含み、及び前記第2及び第3の金属層は、ビア及び第2の配線層を含む、請求項21~24のいずれか一項に記載の超伝導集積回路。
  26. 前記第2の金属層と前記第3の金属層との間の界面は、識別可能である、請求項21~25のいずれか一項に記載の超伝導集積回路。
JP2022579787A 2020-06-23 2021-06-22 超伝導集積回路を製造する方法 Pending JP2023531986A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063042865P 2020-06-23 2020-06-23
US63/042,865 2020-06-23
PCT/US2021/038519 WO2021262741A1 (en) 2020-06-23 2021-06-22 Methods for fabricating superconducting integrated circuits

Publications (2)

Publication Number Publication Date
JP2023531986A true JP2023531986A (ja) 2023-07-26
JPWO2021262741A5 JPWO2021262741A5 (ja) 2024-06-26

Family

ID=79281777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022579787A Pending JP2023531986A (ja) 2020-06-23 2021-06-22 超伝導集積回路を製造する方法

Country Status (3)

Country Link
US (1) US20230240154A1 (ja)
JP (1) JP2023531986A (ja)
WO (1) WO2021262741A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768371B2 (en) 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
WO2018144601A1 (en) 2017-02-01 2018-08-09 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
JP2024526085A (ja) 2021-06-11 2024-07-17 シーク, インコーポレイテッド 超伝導量子回路のための磁束バイアスのシステム及び方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290761A (en) * 1992-10-19 1994-03-01 E. I. Du Pont De Nemours And Company Process for making oxide superconducting films by pulsed excimer laser ablation
CN109626323B (zh) * 2009-02-27 2020-12-01 D-波系统公司 超导集成电路
WO2018144601A1 (en) * 2017-02-01 2018-08-09 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US10276504B2 (en) * 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device

Also Published As

Publication number Publication date
WO2021262741A1 (en) 2021-12-30
US20230240154A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
JP2023531986A (ja) 超伝導集積回路を製造する方法
US11133450B2 (en) Superconducting bump bonds
US10991755B2 (en) Systems and methods for fabrication of superconducting integrated circuits
US20230187401A1 (en) Pillars as stops for precise chip-to-chip separation
AU2018434686B2 (en) Signal distribution for a quantum computing system
US11856871B2 (en) Quantum processors
US20230207507A1 (en) Superconducting Bump Bonds for Quantum Computing Systems

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240618