JP2023530830A - 傾斜エピタキシ埋込みコンタクト - Google Patents

傾斜エピタキシ埋込みコンタクト Download PDF

Info

Publication number
JP2023530830A
JP2023530830A JP2022570225A JP2022570225A JP2023530830A JP 2023530830 A JP2023530830 A JP 2023530830A JP 2022570225 A JP2022570225 A JP 2022570225A JP 2022570225 A JP2022570225 A JP 2022570225A JP 2023530830 A JP2023530830 A JP 2023530830A
Authority
JP
Japan
Prior art keywords
source
drain
buried
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022570225A
Other languages
English (en)
Inventor
リー、タオ
カン、ツン－シェン
シエ、ルイロン
レズニチェク、アレクサンダー
グルシェンコフ、オレグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2023530830A publication Critical patent/JP2023530830A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

傾斜エピタキシ埋込みコンタクトを伴う埋込みパワー・レールを有する半導体デバイス設計が提供される。一態様では、半導体ＦＥＴデバイスは、基板上に配設されている少なくとも１つのゲートと、少なくとも１つのゲートの両側にあるソースおよびドレインであって、ソースおよびドレインのうちの少なくとも１つが傾斜表面を有する、ソースおよびドレインと、基板に埋設されている埋込みパワー・レールと、埋込みパワー・レールを少なくとも１つのソースおよびドレインの傾斜表面に接続している埋込みコンタクトと、を含む。側壁スペーサが埋込みパワー・レールを基板から分離している。少なくとも１つのソースおよびドレインの傾斜表面の頂部は埋込みコンタクトの頂面よりも上にある。半導体ＦＥＴデバイスを形成する方法も提供される。

Description

本発明は、埋込みパワー・レールを有する半導体デバイス設計に関し、より詳細には、最適な接触抵抗および低い寄生容量のための傾斜エピタキシ埋込みコンタクト（sloped epitaxy buried contact）・アーキテクチャを備えた埋込みパワー・レールを有する半導体デバイス設計、ならびにその製作のための技術に関する。
半導体デバイス・アーキテクチャの絶え間ないスケーリングに伴い、半導体デバイスへの電力送配の面で、いくつかの無視できない困難が生じている。具体的には、半導体デバイスに電力を送配する相互接続線のサイズは、デバイス性能に悪影響を与えない程度にしか、縮小することができない。
デバイス設計の過密を解消する１つの手法は、半導体デバイスに電力をもたらすパワー・レールを、半導体デバイスの上に配置するのではなく、基板内に埋め込むことである。この様式で構成されたパワー・レールを本明細書では「埋込みパワー・レール」とも呼ぶ。
埋込みパワー・レール設計によってデバイスの上の上側空間がある程度解放されるが、従来のデバイス設計では依然として、埋込みパワー・レールをソースおよびドレインに接続するための比較的大きいコンタクト構造体が必要となる。これらの大きいコンタクト構造体は大きいコンタクト－ゲート寄生容量をもたらし、望ましくない。
したがって、埋込みパワー・レールを有するが寄生容量が最小限である改善された半導体デバイス設計が望ましいと考えられる。
本発明は、最適な接触抵抗および低い寄生容量のための傾斜エピタキシ埋込みコンタクト・アーキテクチャを備えた埋込みパワー・レールを有する半導体デバイス設計、ならびにその製作のための技術を提供する。本発明の一態様では、半導体電界効果トランジスタ（ＦＥＴ）デバイスが提供される。半導体ＦＥＴは、基板上に配設されている少なくとも１つのゲートと、少なくとも１つのゲートの両側にあるソースおよびドレインであって、ソースおよびドレインのうちの少なくとも１つが傾斜表面を有する、ソースおよびドレインと、基板に埋設されている埋込みパワー・レールと、埋込みパワー・レールを少なくとも１つのソースおよびドレインの傾斜表面に接続している埋込みコンタクトと、を含む。
本発明の他の態様では、別の半導体ＦＥＴデバイスが提供される。半導体ＦＥＴは、基板上に配設されている少なくとも１つのゲートと、少なくとも１つのゲートの両側にあるソースおよびドレインであって、ソースおよびドレインのうちの少なくとも１つが傾斜表面を有する、ソースおよびドレインと、傾斜表面よりも下で基板に埋設されている埋込みパワー・レールと、埋込みパワー・レールを基板から分離している側壁スペーサと、埋込みパワー・レールを少なくとも１つのソースおよびドレインの傾斜表面に接続している埋込みコンタクトと、を含み、少なくとも１つのソースおよびドレインの傾斜表面の頂部は埋込みコンタクトの頂面よりも上にある。
本発明の更に別の態様では、半導体ＦＥＴデバイスを形成する方法が提供される。方法は、基板上に配設されている少なくとも１つのゲート、少なくとも１つのゲートの両側にあるソースおよびドレイン、ならびに基板に埋設されている埋込みパワー・レールを有する、デバイス構造体を形成することと、ソースおよびドレインのうちの少なくとも１つをエッチングして少なくとも１つのソースおよびドレインの一部に沿った傾斜表面を生成することと、埋込みパワー・レールを少なくとも１つのソースおよびドレインの傾斜表面に接続する埋込みコンタクトを形成することと、を含み、少なくとも１つのソースおよびドレインの傾斜表面の頂部は埋込みコンタクトの頂面よりも上にある。
本発明のまた更に別の態様では、半導体ＦＥＴデバイスを形成する別の方法が提供される。方法は、基板上に配設されている少なくとも１つのゲート、少なくとも１つのゲートの両側にあるソースおよびドレイン、少なくとも１つのゲートの周囲にある層間誘電体（ＩＬＤ）、ならびに基板に埋設されている埋込みパワー・レールを有する、デバイス構造体を形成することと、ＩＬＤにコンタクト・トレンチをパターニングしてソースおよびドレインのうちの少なくとも１つを露出させることと、その少なくとも１つのソースおよびドレインをエッチングして、コンタクト・トレンチ内に露出した少なくとも１つのソースおよびドレインの一部に沿った傾斜表面を生成することと、エピタキシャル再成長を行って傾斜表面上に表面ドーパント－半導体合金コンタクト層を形成することと、コンタクト・トレンチ内に、埋込みパワー・レールを少なくとも１つのソースおよびドレインの傾斜表面に接続する埋込みコンタクトを形成することと、を含み、少なくとも１つのソースおよびドレインの傾斜表面の頂部は、埋込みコンタクトの頂面よりも上にある。
本発明ならびに本発明の更なる特徴および利点のより完全な理解は、以下の詳細な説明および図面を参照することによって得られるであろう。
本発明の実施形態に係る、デバイス・スタックおよびデバイス・スタックと直交するように方向付けられたゲートを有する本明細書で提示される全体的な半導体電界効果トランジスタ（ＦＥＴ）設計を、上から見下ろした図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、ハードマスクを使用した基板上でのデバイス・スタック（例えば、第１のデバイス・スタック、第２のデバイス・スタック、等）の形成を示す断面図であり、デバイス・スタックの各々は、基板上に堆積させた第１の犠牲層と、第１の犠牲層上に堆積させた交互となる第２の犠牲層および活性層と、を含む。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、基板がリセス化（recess）されてデバイス・スタックの基部において基板にトレンチが形成されており、デバイス・スタックがトレンチを充填しているシャロー・トレンチ・アイソレーション（ＳＴＩ）酸化物に埋め込まれているのを示す、断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、隣り合うデバイス・スタックの間のトレンチ内でＳＴＩ酸化物の部分的リセス化エッチ（partial recess etch）が行われたのを示す断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、デバイス・スタックの基部において隣り合うデバイス・スタックの間のトレンチの側壁に沿って側壁スペーサが形成されたのを示す断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、側壁スペーサ間のトレンチ内に埋込みパワー・レールが形成されたのを示す断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間のデバイス・スタックを通る断面視による、追加の誘電体が埋込みパワー・レールの上のトレンチ内に堆積されＳＴＩ酸化物と共にリセス化されたのを示す断面図である。 本発明の実施形態に係る、ゲートに対して垂直なデバイス・スタックのうちの１つの中心を通る断面視による、デバイス・スタック上に犠牲ゲートおよび犠牲ゲート・ハードマスクが形成されており、犠牲ゲート・ハードマスクおよび犠牲ゲートと並んで誘電体スペーサが形成されており、犠牲ゲートおよび誘電体スペーサが犠牲ゲート間でデバイス・スタックにトレンチをパターニングするためのマスクとして使用されているのを示す、断面図である。 本発明の実施形態に係る、ゲートに対して垂直なデバイス・スタックのうちの１つの中心を通る断面視による、第１の犠牲層が選択的に除去され底部誘電体絶縁層で置換されており、犠牲層と並んで内側スペーサが形成されており、活性層の両側にソースおよびドレインが形成されており、犠牲ゲートが層間誘電体（ＩＬＤ）に包囲されているのを示す、断面図である。 本発明の実施形態に係る、ゲートに対して垂直なデバイス・スタックのうちの１つの中心を通る断面視による、犠牲ゲートが選択的に除去されてＩＬＤにゲート・トレンチを形成しており、犠牲層がゲート・トレンチを通して選択的に除去されて活性層間に間隙を形成しており、ゲート・トレンチおよび間隙の各々の中に共形のゲート誘電体を堆積させてそれらをライニングするのを示す、断面図である。 本発明の実施形態に係る、ゲートに対して垂直なデバイス・スタックのうちの１つの中心を通る断面視による、少なくとも１つの仕事関数設定金属をゲート・トレンチおよび間隙の中にゲート誘電体上に接して堆積させたのを示す断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、デバイス・スタック中の置換金属ゲートの一面へのソースおよびドレイン・エピタキシと、ソースおよびドレインを基板から分離する底部誘電体絶縁層と、を示す断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、追加の誘電体にコンタクト・トレンチがパターニングされており、ＩＬＤがソースおよびドレインのうちの少なくとも１つの少なくとも一部を露出しているのを示す、断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、エッチを利用して少なくとも１つのソースおよびドレインの露出した部分に沿った下向きの傾斜表面が生成されたのを示す、断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、コンタクト・トレンチ内の露出した傾斜表面上に任意選択的なトレンチ・エピタキシ層を成長させたのを示す、断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、少なくとも１つのソースおよびドレインの傾斜表面に沿った、少なくとも１つのソースおよびドレインの傾斜表面と埋込み金属コンタクトとの間の接触抵抗を低くするためのエピタキシ非晶質化注入および高速レーザ・アニーリングが行われたのを示す、断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、埋込みパワー・レールを少なくとも１つのソースおよびドレインの傾斜表面に接続する埋込みコンタクトがコンタクト・トレンチ内に形成されたのを示す、断面図である。 本発明の実施形態に係る、デバイスのソースおよびドレイン領域におけるゲートのうちの２つの間でデバイス・スタックを通る断面視による、金属化技術を用いてデバイス構造体を完成させたのを示す断面図である。
上で述べたように、埋込みパワー・レールの使用によって、半導体デバイス設計における上方での過密を解消することができる。埋込みパワー・レール設計では、半導体デバイスに電力を供給する相互接続部は、デバイスの下の基板に埋め込まれている。しかしながら従来の埋込みパワー・レール設計では依然として、接触抵抗を低くするために、ソースおよびドレインの上に比較的大きいコンタクト構造体が必要となる。その結果、かなりの量のコンタクト－ゲート寄生容量が依然として存在する。
有利には、本明細書では、スケーリング利益のための埋込みパワー・レールと、ソースおよびドレインに対する接触抵抗を最適化するための傾斜エピタキシ埋込みコンタクト・アーキテクチャと、を特徴とする半導体デバイス設計が提供される。傾斜設計によって接触抵抗が最小化されるため、本傾斜コンタクト設計の総専有面積は、コンタクト－ゲート寄生容量の減少をもたらすように望ましく最小化され得る。
本技術に従って半導体電界効果トランジスタ（ＦＥＴ）デバイスを形成するための例示的な方法を、以下に図１～図１８を参照して記載する。以下の図の各々では、半導体ＦＥＴデバイスの一部を通る断面図が示される。例えば、各図で描かれることになるデバイスを通る様々な切断の向きを示す、一般的な半導体ＦＥＴデバイス設計を上から見下ろした図を示す図１を参照されたい。図１を参照すると、本半導体ＦＥＴデバイスは犠牲層および活性層のデバイス・スタックを含み、半導体ＦＥＴデバイスのゲートはデバイス・スタックと直交するように方向付けられている。図１には犠牲ゲートが示されている。具体的には、以下で更に詳細に記載するように、本明細書では置換金属ゲートまたはＲＭＧプロセスが利用され、その場合これらの犠牲ゲートはソースおよびドレインの形成中にプレースホルダの役割を果たし、そして後から置換金属ゲートで置換される。ただし、デバイス・スタックに対するゲートの向きは、犠牲ゲートおよび置換金属ゲートの両方で同じである。
図１に示すように、断面Ｘは、デバイスのソースおよびドレイン領域における、ゲートのうちの２つの間でデバイス・スタックを通る切断の図を提供するものである。断面Ｙは、ゲートに対して垂直なデバイス・スタックの中心を通る切断の図を提供するものである。例えば、図２（断面図Ｘ）に示すように、プロセスは、基板２０２上での少なくとも１つのデバイス・スタック２１２ａ、ｂ、等の形成から開始する。例示的な実施形態によれば、基板２０２は、バルク・ケイ素（Ｓｉ）ウエハ、バルク・ゲルマニウム（Ｇｅ）ウエハ、バルク・シリコン・ゲルマニウム（ＳｉＧｅ）ウエハ、またはバルクＩＩＩ－Ｖ族半導体ウエハ、あるいはそれらの組合せなどの、バルク半導体ウエハである。別法として、基板２０２は半導体オン・インシュレータ（ＳＯＩ）ウエハであり得る。ＳＯＩウエハは、埋込み絶縁体によって下にある基板から分離されているＳＯＩ層を含む。埋込み絶縁体が酸化物である場合、本明細書ではこれを埋込み酸化物またはＢＯＸと呼ぶ。ＳＯＩ層は、Ｓｉ、Ｇｅ、ＳｉＧｅ、またはＩＩＩ－Ｖ族半導体、あるいはそれらの組合せなどの、任意の好適な半導体を含み得る。基板２０２は、例えばトランジスタ、ダイオード、コンデンサ、レジスタ、相互接続部、配線、等の、事前に構築された構造体（図示せず）を予め有してもよい。
例示的な実施形態によれば、デバイス・スタック２１２ａ、ｂ、等の形成は、まず犠牲層および活性層を基板２０２上にスタックとして垂直に方向付けて互いの上に堆積させることと、次いで標準的なリソグラフィおよびエッチング技術を用いて個々のデバイス・スタック２１２ａ、ｂ、等に犠牲／活性層をパターニングすることと、を含む。単なる例として、１つの例示的な実施形態では、犠牲層および活性層は、基板２０２上にスタックとして形成されるナノシートである。用語「ナノシート」は、本明細書で使用される場合一般に、ナノスケールの寸法を有するシートまたは層を指す。更に、用語「ナノシート」は、ナノワイヤなどの他のナノスケールの構造体を包含することが意図されている。例えば、用語「ナノシート」はより大きい幅を有するナノワイヤを指す場合がある、または、用語「ナノワイヤ」はより小さい幅を有するナノシートを指す場合がある、あるいはその両方であり、これらの逆も成り立つ。
標準的なリソグラフィおよびエッチング・プロセスでは、デバイス・スタック２１２ａ、ｂ、等の各々のフットプリントおよび位置を有するハードマスク２１０をパターニングするために、リソグラフィ・スタック（図示せず）、例えば、フォトレジスト／有機平坦化層（ＯＰＬ）／反射防止被覆（ＡＲＣ）が使用される。好適なハードマスク材料としては、限定するものではないが、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、炭窒化ケイ素（ＳｉＣＮ）などの窒化物ハードマスク材料、または酸化ケイ素（ＳｉＯｘ）などの酸化物ハードマスク材料、あるいはその両方が挙げられる。別法として、ハードマスク２１０は、限定するものではないが、側壁イメージ転写（ＳＩＴ）、自己整合ダブル・パターニング（ＳＡＤＰ）、自己整合四重パターニング（ＳＡＱＰ）、および他の自己整合マルチ・パターニング（ＳＡＭＰ）を含む、他の好適な技術によって形成され得る。次いでエッチを用いて、ハードマスク２１０から下にある犠牲層および活性層のスタックへとパターンを転写する。スタック・エッチのために、反応性イオン・エッチング（ＲＩＥ）などの方向性（異方性）エッチング・プロセスを利用することができる。
図２に示すように、本デバイス・スタック２１２ａ、ｂ、等は具体的には、基板２０２上に堆積させた（第１の）犠牲層２０４ａ、ｂ、等と、犠牲層２０４ａ、ｂ、等上に堆積させた（第２の）犠牲層２０６ａ、ｂ、等および活性層２０８ａ、ｂ、等の、交互の層と、を含む。用語「犠牲」は、本明細書で使用される場合、半導体ＦＥＴデバイスの製作中に全部または一部が除去される構造体を指す。対照的に、活性層２０８ａ、ｂ、等は所定位置に残り、半導体ＦＥＴデバイスのチャネルの役割を果たす。図に示す犠牲層２０６ａ、ｂ、等および活性層２０８ａ、ｂ、等の数は、本技術を説明するための単なる例として提供されていることに注意すべきである。例えば、本明細書では、示されているものよりもより多くのもしくはより少ない犠牲層２０６ａ、ｂ、等、またはより多くのもしくはより少ない活性層２０８ａ、ｂ、等、あるいはその両方が存在する実施形態が企図される。
例示的な実施形態によれば、犠牲層２０４ａ、ｂ、等および犠牲層２０６ａ、ｂ、等／活性層２０８ａ、ｂ、等の各々は、エピタキシャル成長プロセスを用いて基板２０２上に堆積／形成される。１つの例示的な実施形態では、犠牲層２０４ａ、ｂ、等および犠牲層２０６ａ、ｂ、等／活性層２０８ａ、ｂ、等は、約１０ナノメートル（ｎｍ）～約２５ｎｍおよびこれらの間の範囲の厚さを各々有する。
上記したように、まず犠牲層および活性層を基板２０２上にブランケット堆積／形成し、次いで個々のデバイス・スタック２１２ａ、ｂ、等へとパターニングする。この結果、このプロセスに基づき、犠牲層２０４ａ、ｂ、等は、デバイス・スタック２１２ａ、ｂ、等の各々において同じ組成および厚さを有することになり、犠牲層２０６ａ、ｂ、等および活性層２０８ａ、ｂ、等も同様である。犠牲層２０６ａ、ｂ、等および活性層２０８ａ、ｂ、等に採用される材料は、製作中に犠牲層２０６ａ、ｂ、等を活性層２０８ａ、ｂ、等に対して選択的に除去できるようなものとなっている。更に、以下で更に詳細に記載するように、犠牲層２０４ａ、ｂ、等に採用される材料は、底部誘電体絶縁層を形成するために、製作中に犠牲層２０４ａ、ｂ、等を犠牲層２０６ａ、ｂ、等に対して選択的に除去できるようになっている必要がある。
例えば、例示的な実施形態によれば、犠牲層２０４ａ、ｂ、等および犠牲層２０６ａ、ｂ、等はＳｉＧｅから各々形成され、一方、活性層２０８ａ、ｂ、等はＳｉから形成される。ＳｉＧｅ対Ｓｉのエッチングに関して、高温液相のＳＣ１、気相の塩化水素（ＨＣｌ）、気相の三フッ化塩素（ＣｌＦ３）などのエッチャント、および他の反応性洗浄プロセス（ＲＣＰ）が選択性を有している。
更に、乾燥ＨＣｌなどのエッチャントを使用して、高ゲルマニウム（Ｇｅ）含有量ＳｉＧｅを低Ｇｅ含有量ＳｉＧｅに対して選択的に除去することができる。この場合、例示的な実施形態によれば、犠牲層２０４ａ、ｂ、等は、高いＧｅ含有量を有するＳｉＧｅから形成される。例えば、１つの例示的な実施形態では、高Ｇｅ含有量ＳｉＧｅは、約５０％のＧｅ～約１００％のＧｅ（すなわち純粋なＧｅ）およびこれらの間の範囲を有するＳｉＧｅである。例えば、１つの非限定的な例では、犠牲層２０４ａ、ｂ、等は、（約６０％のＧｅ含有量を有するＳｉＧｅである）ＳｉＧｅ６０から形成される。よりＧｅ含有量の高いＳｉＧｅの使用によって、底部誘電体絶縁層を形成するときに、犠牲層２０４ａ、ｂ、等を犠牲層２０６ａ、ｂ、等に対して選択的にエッチングすることが可能になる（下記を参照）。その場合、犠牲層２０６ａ、ｂ、等は好ましくは、低Ｇｅ含有量ＳｉＧｅから形成される。例えば、１つの例示的な実施形態では、低Ｇｅ含有量ＳｉＧｅは、約２０％のＧｅ～約５０％のＧｅおよびこれらの間の範囲を有するＳｉＧｅである。例えば、１つの非限定的な例では、犠牲層２０６ａ、ｂ、等は、（約３０％のＧｅ含有量を有するＳｉＧｅである）ＳｉＧｅ３０から形成される。
次いでデバイス・スタック２１２ａ、ｂ、等を絶縁するために、シャロー・トレンチ・アイソレーション（ＳＴＩ）技術が利用される。ＳＴＩは一般に、基板にトレンチをパターニングすることと、次いでトレンチを酸化物（本明細書では一般に「ＳＴＩ酸化物」と呼ぶ場合もある）などの誘電体で充填することと、を含む。図には明示的には示されていないが、ＳＴＩ酸化物の前に、トレンチ内にライナ（例えば、熱酸化物または窒化ケイ素（ＳｉＮ））を堆積させてもよい。
ＳＴＩプロセスを開始するために、まず基板２０２がリセス化され、デバイス・スタック２１２ａ、ｂ、等の基部において基板２０２にトレンチ３０２ａ、ｂ、ｃ、等が形成される。図３（断面図Ｘ）を参照されたい。単なる例として、基板２０２のリセス化は、ＲＩＥなどの方向性（異方性）エッチング・プロセスを用いて実行することができる。ハードマスク２１０は、リセス化エッチ中にデバイス・スタック２１２ａ、ｂ、等を保護する。次いでデバイス・スタック２１２ａ、ｂ、等は、図３に示すようにトレンチ３０２ａ、ｂ、ｃ、等を充填するＳＴＩ酸化物３０４に埋め込まれる。好適なＳＴＩ酸化物３０４としては、限定するものではないが、酸化ケイ素（ＳｉＯｘ）などの酸化物低誘電率材料、または、例えば２．７未満の誘電率κを有する、酸化物超低誘電率層間誘電体（ＵＬＫ－ＩＬＤ）材料、あるいはその両方が挙げられる。比較として、二酸化ケイ素（ＳｉＯ２）は３．９の誘電率κ値を有する。好適な超低誘電率誘電体材料としては、限定するものではないが、多孔質有機ケイ酸塩ガラス（ｐＳｉＣＯＨ）が挙げられる。ＳＴＩ酸化物３０４を堆積させるために、化学気相成長（ＣＶＤ）、原子層成長（ＡＬＤ）、または物理気相成長（ＰＶＤ）などのプロセスを用いることができる。堆積に続いて、化学機械研磨（ＣＭＰ）などのプロセスを用いて、ＳＴＩ酸化物３０４を平坦化することができる。図３に示すように、この時点でＳＴＩ酸化物３０４の頂面がハードマスク２１０の頂面と同一平面上にある。
この例では、隣り合うデバイス・スタック２１２ａ、ｂ、等の間に埋込みパワー・レールが形成されることになる。これを行うために、隣り合うデバイス・スタック２１２ａ、ｂ、等の間およびトレンチ３０２ｂ内に存在するＳＴＩ酸化物３０４の、選択的リセス化が行われる。ＳＴＩ酸化物３０４の目的は、隣り合うデバイス・スタック２１２ａ、ｂ、等の間およびトレンチ３０２ｂの中に存在するＳＴＩ酸化物３０４だけを、部分的にリセス化することである。言い換えれば、デバイス・スタック２１２ａ、ｂ、等の反対側／外側ならびにトレンチ３０２ａおよび３０２ｃの中のＳＴＩ酸化物３０４は、影響を受けないままであるべきである。したがってまず、デバイス・スタック２１２ａ、ｂ、等の外側に、ＳＴＩ酸化物３０４を覆う／マスキングするパターニングされたブロック・マスク４０２が、ＳＴＩ酸化物３０４上に形成される。図４（断面図Ｘ）を参照されたい。ブロック・マスク４０２に好適な材料としては、限定するものではないが、有機平坦化層（ＯＰＬ）材料が挙げられる。
次に、隣り合うデバイス・スタック２１２ａ、ｂ、等の間およびトレンチ３０２ｂ内のＳＴＩ酸化物３０４の、部分的リセス化エッチが行われる。単なる例として、ＳＴＩ酸化物３０４のリセス化は、ＲＩＥなどの方向性（異方性）エッチング・プロセスを用いて実行することができる。「部分的」とは、リセス化の後でトレンチ３０２ｂの底部の基板２０２上に、ＳＴＩ酸化物３０４の一部が残っていることを意味する。例えば図４を参照されたい。
次いで隣り合うデバイス・スタック２１２ａ、ｂ、等の間におけるデバイス・スタック２１２ａ、ｂ、等の基部に、トレンチ３０２ｂの側壁に沿って側壁スペーサ５０２が形成される。図５（断面図Ｘ）を参照されたい。例示的な実施形態によれば、まずデバイス・スタック２１２ａ、ｂ、等の上に好適なスペーサ材料を堆積させること、および次いでＲＩＥなどの方向性（異方性）エッチング・プロセスを用いてスペーサ材料をデバイス・スタック側壁に沿った個々のスペーサへとパターニングすることによって、側壁スペーサ５０２が形成される。側壁スペーサ５０２にとって好適なスペーサ材料としては、限定するものではないが、炭化ケイ素（ＳｉＣ）またはオキシ炭化ケイ素（ＳｉＯＣ）あるいはその両方が挙げられる。自然な状態では、スペーサは露出されているデバイス・スタックの側壁、具体的にはトレンチ３０２ｂの上の隣り合うデバイス・スタック２１２ａ、ｂ、等の間の側壁に沿ってしか形成され得ない。最初は、露出した側壁に沿って最大長さの側壁スペーサが形成される。しかし図５に示すように、その後側壁スペーサ５０２はリセス化される。
続く説明から明らかになるように、側壁スペーサ５０２は、埋込みパワー・レールを基板２０２から分離／絶縁する保護層の役割を果たすことになる。このため、リセス化した側壁スペーサ５０２は依然として、トレンチ３０２ｂの側壁に沿って基板２０２を覆っている必要がある。例示的な実施形態によれば、リセス化した側壁スペーサ５０２は、図５に示すように、トレンチ３０２ｂの側壁に沿って基板２０２を、ならびに、デバイス・スタック２１２ａ、ｂ、等の側壁に沿って犠牲層２０４ａ、ｂ、等（および任意選択的に最も下の犠牲層２０６ａ、ｂ、等の一部）を覆う。
次いで側壁スペーサ５０２間のトレンチ３０２ｂ内に、埋込みパワー・レール６０２が形成される。図６（断面図Ｘ）を参照されたい。例示的な実施形態によれば、埋込みパワー・レール６０２は、金属または金属の組合せをトレンチ３０２ｂ内に堆積させること、および、次いでエッチを用いて側壁スペーサ５０２の頂面よりも下にある金属を選択的にリセス化することによって、形成される。埋込みパワー・レール６０２に好適な金属としては、限定するものではないが、銅（Ｃｕ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、またはタングステン（Ｗ）、あるいはそれらの組合せが挙げられる。トレンチ３０２ｂ内に金属を堆積させるために、スパッタリング、蒸着、または電気化学めっきなどのプロセスを利用することができる。埋込みパワー・レール６０２をリセス化するために、金属選択性エッチを利用することができる。例示的な実施形態によれば、埋込みパワー・レール６０２において、リセス化した埋込みパワー・レール６０２の頂面は、図６に示すように、デバイス・スタック２１２ａ、ｂ、等の犠牲層２０４ａ、ｂ、等よりも下にある。埋込みパワー・レール６０２の形成に続いて、残りの全てのブロック・マスク４０２が除去される。単なる例として、アッシング・プロセスを用いてＯＰＬブロック・マスクを除去することができる。
ブロック・マスク４０２の除去に続いて、次に埋込みパワー・レール６０２を覆ってトレンチ３０２ｂの中を含めデバイス構造体上に追加の誘電体７０２が堆積され、これにＣＭＰが続く。次いで誘電体７０２およびＳＴＩ酸化物３０４がリセス化され、残っているハードマスク２１０が除去される。図７（断面図Ｘ）を参照されたい。誘電体７０２に好適な材料としては、限定するものではないが、ＳｉＯｘなどの酸化物低誘電率材料、またはｐＳｉＣＯＨなどの酸化物ＵＬＫ－ＩＬＤ材料、あるいはその両方が挙げられる。単なる例として、誘電体７０２およびＳＤＩ酸化物３０４のリセス化は、ＲＩＥなどの方向性（異方性）エッチング・プロセスを用いて実行することができる。このプロセスに基づいて、ここでデバイス・スタック２１２ａ、ｂ、等の基部の基板２０２に、例えばデバイス・スタック２１２ａとデバイス・スタック２１２ｂとの間において、埋込みパワー・レール６０２が埋設される。ただし、ＳＴＩ酸化物３０４および側壁スペーサ５０２が、埋込みパワー・レール６０２を基板２０２から分離している。
図７に示すように、誘電体７０２の頂面はこの時点で側壁スペーサ５０２の頂部よりも下にあり、誘電体７０２の頂面と実質的に同一平面上にあるＳＴＩ酸化物３０４の頂面は、デバイス・スタック２１２ａ、ｂ、等の各々における犠牲層２０４ａ、ｂ、等の頂面よりも下にある。以下で更に詳細に記載するように、デバイス・スタック２１２ａ、ｂ、等の側壁に沿って犠牲層２０４ａ、ｂ、等を露出することによって、犠牲層２０４ａ、ｂ、等を底部誘電体絶縁層で置換することが可能になる。底部誘電体絶縁層は、基板２０２を介するソース－ドレイン漏れ電流を防止する。
上記したように、置換金属ゲートすなわちＲＭＧプロセスが利用され、その場合ソースおよびドレインの形成を可能にするために、プロセスの初期に犠牲ゲートが設置される。犠牲ゲートは後から除去され、置換金属ゲートで置換される。置換金属ゲート・プロセスおよび関連するステップを説明するために、以下では、上で強調したようにゲートに対して垂直なデバイス・スタックのうちの１つの中心を通る切断の図を提供する、デバイス構造体の断面Ｙを参照する。
具体的には、図８（断面図Ｙ）に示すように、次いで半導体ＦＥＴのチャネル領域の上のデバイス・スタック２１２ａ、ｂ、等上に、犠牲ゲート８０２が形成される。図８を参照されたい。図８はデバイス・スタック２１２ａを通る切断の図を提供する。ただし、プロセス・フローはデバイス・スタック２１２ｂについて同じである。犠牲ゲート８０２を形成するために、まずデバイス・スタック２１２ａ、ｂ、等の上に犠牲ゲート材料をブランケット堆積させる。好適な犠牲ゲート材料としては、限定するものではないが、ポリ・シリコン（ｐｏｌｙ－Ｓｉ）または非晶質ケイ素（ａ－Ｓｉ）あるいはその両方が挙げられる。デバイス・スタック２１２ａ、ｂ、等の上に犠牲ゲート材料を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。
次いで犠牲ゲート材料上に、犠牲ゲート８０２の各々のフットプリントおよび配置をマーキングする、犠牲ゲート・ハードマスク８０１が形成される。犠牲ゲート・ハードマスク８０１に好適な材料としては、限定するものではないが、ＳｉＮ、ＳｉＯＮ、もしくは炭窒化ケイ素（ＳｉＣＮ）、またはそれらの組合せなどの窒化物ハードマスク材料、あるいはＳｉＯｘなどの酸化物ハードマスク材料、あるいはその両方が挙げられる。次いで犠牲ゲート・ハードマスク８０１を使用するエッチを用いて、犠牲ゲート材料を図８に示す個々の犠牲ゲート８０２へとパターニングする。犠牲ゲート・エッチのために、ＲＩＥなどの方向性（異方性）エッチング・プロセスを利用することができる。
図８に示すように、次いで犠牲ゲート・ハードマスク８０１および犠牲ゲート８０２と並んで、誘電体スペーサ８０４が形成される。誘電体スペーサ８０４に好適な材料としては、限定するものではないが、ＳｉＯｘ、ＳｉＣ、またはＳｉＣＯ、あるいはそれらの組合せが挙げられる。犠牲ゲート・ハードマスク８０１／犠牲ゲート８０２と並んで誘電体スペーサ８０４を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。
上で強調したように、犠牲ゲート８０２は、半導体ＦＥＴデバイスの最終的なゲートのためのプレースホルダの役割を果たすことになる。具体的には、犠牲ゲート８０２はプロセスの後期に除去され、半導体ＦＥＴデバイスの最終的なゲートの役割を果たすことになる金属ゲート・スタックで置換されることになる。この場合、半導体ＦＥＴデバイスのこれらの最終的なゲートは、本明細書では「置換金属ゲート」または単に「ＲＭＧ」とも呼ばれる。置換金属ゲート・プロセスの使用は有利であるが、その理由はこれによって、後続の処理ステップ中に金属ゲート・スタック材料が損傷を生じさせ得る状況に曝露されるのが防止されるからである。例えば、置換金属ゲート・スタックにおいて使用される高誘電率誘電体は、高い温度に曝露されることで損傷する可能性がある。このためこれらのゲート・スタック材料は、プロセスの終了近くになって初めて設置される。
次いで犠牲ゲート８０２および誘電体スペーサ８０４が、犠牲ゲート８０２間でデバイス・スタック２１２ａにトレンチ８０６をパターニングするためのマスクとして使用される。トレンチ８０６のエッチのために、ＲＩＥなどの方向性（異方性）エッチング・プロセスを利用することができる。図８に示すように、トレンチ８０６は犠牲層２０６ａおよび活性層２０８ａの各々を貫通して延び、犠牲層２０４ａ上で終止する。図には示されていないが、同じプロセスが、犠牲ゲート、誘電体スペーサ、およびデバイス・スタック２１２ｂのトレンチを形成するために利用される。
図８に示すように、このエッチによってデバイス・スタック２１２ａが、複数の個々のＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’へとパターニングされる。犠牲層２０６ａおよび活性層２０８ａのパターニングされた部分は、この時点でそれぞれ２０６ａ’、２０６ａ’’、および２０６ａ’’’、ならびに２０８ａ’、２０８ａ’’、および２０８ａ’’’として指定されている。
次いで犠牲層２０４ａが選択的に除去され、底部誘電体絶縁層９０２で置換される。図９（断面図Ｙ）を参照されたい。例えば上で述べたように、犠牲層２０４ａは、高Ｇｅ含有量ＳｉＧｅ（例えば、約５０％のＧｅ～約１００％のＧｅ（すなわち純粋なＧｅ）、およびＳｉＧｅ６０などのこれらの間の範囲を有するＳｉＧｅ）から形成され得る。その場合、乾燥ＨＣｌなどのエッチャントを使用して犠牲層２０４ａを除去し、デバイス・スタック２１２ａの底部にキャビティ９０１（点線で示されている）を形成することができる。次いでキャビティ９０１内に誘電体材料を堆積させて、図９に示す底部誘電体絶縁層９０２を形成する。底部誘電体絶縁層９０２に好適な誘電体材料としては、限定するものではないが、ＳｉＯｘまたはＳｉＮあるいはその両方が挙げられる。キャビティ９０１内に誘電体材料を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。上で述べたように、底部誘電体絶縁層９０２は、基板２０２を介したソース－ドレイン漏れ電流を防止するために使用される。図には示されていないが、犠牲層２０４ａを除去し底部誘電体絶縁層９０２と置換するために、同じプロセスが利用される。
次いで、犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’ならびに活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’の両側のトレンチ８０６内に、ソースおよびドレインが形成される。ただし最初に、犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’と並んで、内側スペーサ９０４が形成される。これを行うために、ＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’の側壁に沿って露出された犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’を横方向にリセス化するための、選択的エッチが行われる。図９を参照されたい。このリセス化エッチによってＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’の側壁に沿ってポケットが形成され、これらがスペーサ材料で充填されて、ポケット内に内側スペーサ９０４が形成される。これらの内側スペーサ９０４によって、置換金属ゲートがソースおよびドレインからずらされることになる（下記を参照）。上で述べたように、例示的な実施形態によれば、犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’はＳｉＧｅから形成される。その場合、リセス化エッチのために、ＳｉＧｅ選択性の非方向性（等方性）エッチング・プロセスを用いることができる。内側スペーサ９０４に好適なスペーサ材料としては、限定するものではないが、窒化ケイ素（ＳｉＮ）、ＳｉＯｘ、ＳｉＣ、またはＳｉＣＯ、あるいはそれらの組合せが挙げられる。ポケット内にスペーサ材料を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。ＲＩＥなどの方向性（異方性）エッチング・プロセスを用いて、トレンチ８０６から余分なスペーサ材料が除去される。
次いで、犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’、ならびに活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’の両側のトレンチ８０６内に、ソースおよびドレイン９０６が形成される。例示的な実施形態によれば、ソースおよびドレイン９０６は、例えばエピタキシャルＳｉ、エピタキシャルＳｉＧｅ、等の、イン・サイチュ・ドープした（すなわち成長中の）またはエクス・サイチュ・ドープした（例えばイオン注入を介した）エピタキシャル材料から形成される。好適なｎ型ドーパントとしては、限定するものではないが、リン（Ｐ）またはヒ素（Ａｓ）あるいはその両方が挙げられる。好適なｐ型ドーパントとしては、限定するものではないが、ホウ素（Ｂ）、アルミニウム（Ａｌ）、またはガリウム（Ｇａ）、あるいはそれらの組合せが挙げられる。内側スペーサ９０４がＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’の側壁に沿った所定位置にある状態では、ソースおよびドレイン９０６のエピタキシャル成長は、活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’の（露出された）端部を型として行われる。
ソースおよびドレイン９０６の形成に続いて、犠牲ゲート８０２が選択的に除去される。これを行うために、犠牲ゲート８０２はまず層間誘電体（ＩＬＤ）９０８に包囲される。好適なＩＬＤ材料としては、限定するものではないが、ＳｉＯｘなどの酸化物低誘電率材料、またはｐＳｉＣＯＨなどの酸化物ＵＬＫ－ＩＬＤ材料、あるいはその両方が挙げられる。犠牲ゲート８０２の周囲にＩＬＤ９０８を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。堆積に続いて、化学機械研磨（ＣＭＰ）などのプロセスを用いて、ＩＬＤ９０８を平坦化することができる。
次いで犠牲ゲート８０２が選択的に除去されて、ＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’の上にＩＬＤ９０８にゲート・トレンチ１００２が形成される。図１０（断面図Ｙ）を参照されたい。犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’はこの時点でゲート・トレンチ１００２を通して到達可能であって、次いで選択的に除去される。犠牲層２０６ａ’、２０６ａ’’、および２０６ａ’’’の除去によって、活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’が、デバイスのチャネル領域においてＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’から解放される。具体的には、この時点でＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’には、デバイスのチャネル領域において活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’の間に間隙が存在する。ＦＥＴデバイスのチャネルを形成するために、活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’が使用されることになる。ゲート・トレンチ１００２ならびにＦＥＴスタック２１２ａ’、２１２ａ’’、および２１２ａ’’’における間隙によって、活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’の各々の一部をゲート－オール－アラウンド構成で完全に包囲する置換金属ゲート、つまりゲート誘電体と少なくとも１つの仕事関数設定金属とを含むもの、を形成することが可能になる。
例えば、まず共形のゲート誘電体１００４をゲート・トレンチ１００２および間隙の各々の中に堆積させてそれらをライニングし、その結果この時点で、ＦＥＴデバイスのチャネル領域内の活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’上には、共形のゲート誘電体１００４が存在している。図１０を参照されたい。例示的な実施形態によれば、ゲート誘電体１００４は高誘電率材料である。用語「高誘電率」は、本明細書で使用される場合、二酸化ケイ素の比誘電率よりも遥かに高い比誘電率κを有する材料を指す（例えば、ＳｉＯ２の４とは異なり、酸化ハフニウム（ＨｆＯ２）では誘電率κ＝２５）。好適な高誘電率ゲート誘電体としては、限定するものではないが、ＨｆＯ２または酸化ランタン（Ｌａ２Ｏ３）あるいはその両方が挙げられる。ゲート誘電体１００４を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。例示的な実施形態によれば、ゲート誘電体１００４は、約１ナノメートル（ｎｍ）～約５ｎｍおよびこれらの間の範囲の厚さを有する。ゲート誘電体１００４の堆積に続いて信頼性アニール（reliability anneal）を行うことができる。１つの例示的な実施形態では、信頼性アニールは、約５００℃～約１２００℃およびこれらの間の範囲の温度で、約１ナノ秒～約３０秒およびこれらの間の範囲の継続時間の間行われる。好ましくは、信頼性アニールは、窒素含有雰囲気などの不活性ガスの存在下で行われる。
次いで、ゲート・トレンチ１００２および間隙の中にゲート誘電体１００４に接して少なくとも１つの仕事関数設定金属１１０２を堆積させる。図１１（断面図Ｙ）を参照されたい。好適なｎ型仕事関数設定金属としては、限定するものではないが、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、あるいは、チタン・アルミナイド（ＴｉＡｌ）、チタン・アルミニウム・ニトライド（ＴｉＡｌＮ）、チタン・アルミニウム・カーバイド（ＴｉＡｌＣ）、タンタル・アルミナイド（ＴａＡｌ）、タンタル・アルミニウム・ニトライド（ＴａＡｌＮ）、もしくはタンタル・アルミニウム・カーバイド（ＴａＡｌＣ）、またはそれらの組合せなどの、アルミニウム（Ａｌ）含有合金、あるいはそれらの組合せが挙げられる。好適なｐ型仕事関数設定金属としては、限定するものではないが、ＴｉＮ、ＴａＮ、またはタングステン（Ｗ）、あるいはそれらの組合せが挙げられる。ＴｉＮおよびＴａＮは、ｐ型仕事関数設定金属として使用する場合、比較的厚い（例えば、約２ｎｍよりも厚い）。ただし、ゲート漏れ電流などの電気的特性を改善するために、ｎ型仕事関数設定スタックとなったＡｌ含有合金の下で、非常に薄いＴｉＮまたはＴａＮの層（例えば、約２ｎｍ未満）を使用してもよい。このように、上に示した例示的なｎ型およびｐ型仕事関数設定金属には、ある程度の重なり合いが存在する。仕事関数設定金属１１０２を堆積させるために、ＣＶＤ、ＡＬＤまたはＰＶＤなどのプロセスを利用することができる。堆積に続いて、ＣＭＰなどのプロセスを用いて金属表層を除去することができる。
この時点で、少なくとも１つのゲート（すなわち、置換金属ゲート－ゲート誘電性１００４および仕事関数設定金属１１０２）を含むデバイス構造体ができており、この少なくとも１つのゲートの両側にはソースおよびドレイン９０６がある。チャネル（すなわち、活性層２０８ａ’、２０８ａ’’、および２０８ａ’’’）は、ソースおよびドレイン９０６を相互接続する。側壁スペーサ５０２間で基板２０２に埋込みパワー・レール６０２が埋設されている。上で強調したようにゲートのうちの２つの間でデバイス・スタックを通る切断の図を提供する、デバイス構造体の断面Ｘを再び参照すると、図１２には、デバイス・スタック２１２ａおよび２１２ｂのそれぞれにおけるソースおよびドレイン９０６エピタキシを通り置換金属ゲート（この描写では見えていない）の一面に至る図が描かれている。図１２に示すように、底部誘電体絶縁層９０２は、ソースおよびドレイン９０６を基板２０２から分離している。底部誘電体絶縁層９０２は、基板２０２を介したソース－ドレイン漏れ電流を防止する。
次のタスクは、埋込みパワー・レール６０２およびソースおよびドレイン９０６に至る埋込みコンタクトを形成することである。上で述べたように、埋込みコンタクトは、ソースおよびドレイン９０６に対する接触抵抗を最適化するための傾斜アーキテクチャを有することになる。
埋込みコンタクトを形成するために、まず誘電体７０２およびＩＬＤ９０８にコンタクト・トレンチ１３０４がパターニングされる。図１３（断面図Ｘ）を参照されたい。これを行うために、パターニングされたブロック・マスク１３０２がＩＬＤ９０８上に形成され、コンタクト・トレンチ１３０４のフットプリントおよび位置がマークされる。ブロック・マスク１３０２に好適な材料としては、限定するものではないが、ＯＰＬ材料が挙げられる。次いで、図１３に示すコンタクト・トレンチ１３０４を形成するためのブロック・マスク１３０２を使用して、エッチが行われる。コンタクト・トレンチのエッチのために、ＲＩＥなどの方向性（異方性）エッチング・プロセスを利用することができる。使用されるエッチの化学的性質は、エッチング誘電体７０２および側壁スペーサ５０２の上のＩＬＤ９０８に対して選択性を有するのが好ましい。そのようにして、コンタクト・トレンチ・エッチが側壁スペーサ５０２に自己整合し、埋込みコンタクトと基板２０２の短絡が防止される。単なる例として、上で述べたように、誘電体７０２およびＩＬＤ９０８は、ＳｉＯｘなどの酸化物低誘電率材料、またはＳｉＣＯＨなどの酸化物ＵＬＫ－ＩＬＤ材料、あるいはその両方とすることができ、一方、側壁スペーサ５０２は、ＳｉＣまたはＳｉＯＣあるいはその両方から形成され得る。その場合、誘電体７０２およびＩＬＤ９０８を側壁スペーサ５０２に対して選択的にパターニングするために、ＲＩＥエッチなどの方向性エッチング・プロセスを利用することができる。単なる例として、ＳＦ６／Ｏ２ベースのＲＩＥから、必要なエッチ選択性を得ることができる。例えば、参照によりその内容があたかも完全に記載されているかのように本明細書に組み込まれる、Ｏｄａら、「Ｏｐｔｉｍｉｚｉｎｇ ｔｈｅ ＳｉＣ Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓｓ Ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」、ＣＳ ＭＡＮＴＥＣＨ Ｃｏｎｆｅｒｅｎｃｅ、１２５～１２８頁（２０１５年５月）、を参照されたい。図１３に示すように、埋込みパワー・レール６０２の少なくとも一部は、この時点でコンタクト・トレンチ１３０４の底部において露出されている。
図１３に示すように、コンタクト・トレンチ１３０４内で、ソースおよびドレインのうちの少なくとも１つの少なくとも一部（以降では参照符号９０６’を与える）も露出される。次いでエッチを利用して、ソースおよびドレイン９０６’の露出した部分に沿って下向きの傾斜表面１４０２を生成する。図１４（断面図Ｘ）を参照されたい。例示的な実施形態によれば、表面１４０２は、約９５°～約１５０°およびこれらの間の範囲の角度θで傾斜している。単なる例として、ソースおよびドレイン９０６’に沿った傾斜表面１４０２は、ソースおよびドレイン９０６’のエッチに関する結晶学的性質に依存する方向性エッチ・プロセスを用いて生成される。例えば、参照によりその内容があたかも完全に記載されているかのように本明細書に組み込まれる、Ｓｒｉｎｉｖａｓａｎらに発行された「Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｆｏｒｍｉｎｇ Ａｎｇｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｒｅｄｕｃｅｄ Ｄｅｆｅｃｔｓ ｉｎ Ｈｅｔｅｒｏｅｐｉｔａｘｙ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｍｓ」と題する米国特許第９，２８７，１２３号を参照されたい。別法として、ソースおよびドレイン９０６’に沿って傾斜表面１４０２を生成するための別の方法は、ＲＩＥなどのエッチング・プロセスを用いて、テーパした側壁（図示せず）を有するブロック・マスク１３０２をパターニングすることである。これらのテーパした側壁は、ＩＬＤ９０８が開放されている間にＩＬＤ９０８に転写されることになる。次いでＲＩＥなどのエッチング・プロセスを用いて、テーパした側壁に基づいて傾斜することになるソースおよびドレイン９０６’のエッチを行うことができる。以下で更に詳細に記載するように、ソースおよびドレイン９０６’の表面をこのようにコンタクト・トレンチ１３０４内で再成形することによって、有利には、半導体と埋込みコンタクトの間で傾斜表面１４０２に沿って接触抵抗を低くするための、非晶質化注入、および、低熱予算アニーリング、例えばレーザ・アニーリング（ＬＡ）によって誘起されるエピタキシャル再成長の使用が可能になる。
ＲＩＥなどのエッチング・プロセスは傾斜表面１４０２に損傷をもたらす可能性があり、傾斜表面１４０２上に汚染残渣を残す可能性がある。このため、例示的な実施形態によれば、コンタクト・トレンチ１３０４内の露出した傾斜表面１４０２上に、薄いトレンチ・エピタキシ層１５０２を任意選択的に成長させる。図１５（断面図Ｘ）を参照されたい。そのようにすることで、ソースおよびドレイン９０６’の傾斜表面１４０２に沿ったエピタキシャル材料の品質が改善され、所望であればこのことを更に、傾斜表面１４０２に沿ったソースおよびドレイン９０６’のエピタキシャル材料の材料組成を調節するためにも使用できる。ソースおよびドレイン９０６／９０６’の場合、層１５０２は、イン・サイチュ・ドープまたはエクス・サイチュ・ドープしたエピタキシャル材料、例えばエピタキシャルＳｉ、エピタキシャルＳｉＧｅ、等から形成され得る。述べたように、好適なｎ型ドーパントとしては、限定するものではないが、ＰまたはＡｓあるいはその両方が挙げられ、好適なｐ型ドーパントとしては、限定するものではないが、Ｂ、Ａｌ、またはＧａ、あるいはそれらの組合せが挙げられる。ドーパントの選択はホスト半導体材料に依存し、高い固体溶解度を有するドーパントが選択されるのが好ましい。トレンチ・エピタキシ層１５０２は、ｎ－チャネルＦＥＴ（ｎＦＥＴ）デバイスとｐ－チャネルＦＥＴ（ｐＦＥＴ）デバイスとで異なり得る。異なる（例えば、ｎＦＥＴおよびｐＦＥＴ）デバイスに異なるトレンチ・エピタキシ層１５０２が使用される場合、標準的なブロッキングおよびパターニング技術を利用して、デバイスの第１のセットをブロックするとともにデバイスの第２のセットは開放し、トレンチ・エピタキシ層１５０２をデバイスの第２のセットの傾斜表面１４０２上に選択的に成長させ、次いでこのシークエンスを、デバイスの第１のセットの傾斜表面１４０２上にトレンチ・エピタキシ層１５０２を選択的に成長させるために繰り返す。１つの例示的な実施形態によれば、ｎＦＥＴデバイスの場合、トレンチ・エピタキシ層１５０２は、１×１０２１原子／ｃｍ３超（２原子パーセント（ａｔ．％）超と等価）のリン（Ｐ）をドープしたＳｉであり、またｐＦＥＴデバイスの場合、トレンチ・エピタキシ層１５０２は、ソースおよびドレイン９０６／９０６’よりも高い６０原子パーセント（ａｔ．％）超のＧｅ含有量を有する、１×１０２１原子／ｃｍ３超（２ａｔ．％超と等価）のガリウム（Ｇａ）をドープしたＳｉＧｅである。例示的な実施形態によれば、トレンチ・エピタキシ層１５０２は、約１ナノメートル（ｎｍ）～約７ｎｍおよびこれらの間の範囲の厚さを有する。
いずれの場合も、任意選択的なトレンチ・エピタキシ層１５０２が利用されてもされなくても、次いで、高濃度の活性化ドーパントを有する表面ドーパント－半導体合金層、すなわちコンタクト層１６０２を形成するための、非晶質化表面層のエピタキシャル再成長が行われる。図１６（断面図Ｘ）を参照されたい。活性化されたドーパントは自由な電気キャリア（電子および正孔）をもたらし、ソースおよびドレイン９０６’の傾斜表面１４０２と傾斜表面１４０２に隣り合って形成されることになる埋込みコンタクト１７０２（以下に記載する図１７を参照）の金属材料との間のこれらに沿った接触抵抗率を小さくする。一般に、注入が行われている材料の秩序化された結晶構造を意図的に破壊するために非晶質化注入が用いられる。非晶質化注入はまた、例えば、ドーパント・クラスター内の結合を壊し、ホスト半導体とドーパント原子の標的濃度または比率のより均質な混合物を形成することによって、ドーパント間の結合構造も破壊する。非晶質化注入は、傾斜表面１４０２または（任意選択的な）トレンチ・エピタキシ層１５０２あるいはその両方のドーパント濃度レベルに応じて、非晶質化コンタクト層１６０２にドーパント濃度が標的レベルになるようドーパントを追加するように選択され得る。非晶質化注入は、ドーパントのイオンまたは電気的に中性の元素（例えば、ＳｉのイオンまたはＧｅのイオンあるいはその両方などの、基礎となるホスト半導体の構成要素のイオン）を利用し得る。非晶質化した傾斜表面１４０２／（任意選択的な）トレンチ・エピタキシ層１５０２内への注入プロセス中のドーパントの配置は本来的に無作為的であるため、得られるドープされた非晶質材料は通常、ドーパントの分布が中性原子／イオンによって非晶質化されたドープ材料よりも均質である。次いで非晶質化材料を再結晶化するためにレーザ・アニーリングが行われる。
再結晶化プロセスでは、ドーパント原子を成長する結晶格子内に組み込むことによってドーパントが活性化される。レーザ・アニーリングの継続時間は、活性化されたドーパントを維持するべく短くなるように（下記を参照）、ただし非晶質材料の完全な再結晶化を可能にするのに十分であるように選択される。短いアニーリング継続時間によって、半導体結晶格子内にドーパント原子を閉じ込めるための急速な温度低下が可能になる。また更に、アニーリングの温度および継続時間、または等価なものとしてのアニール熱予算は、ゲート誘電体１００４および仕事関数設定金属１１０２がそのことで影響を受けない程度に十分に小さくなるように選択される、例えば、ゲート誘電体１００４の等価電気厚さ（ＥＯＴ: equivalent electrical thickness）がこの高速アニーリングに起因して０．２５オングストローム（Å）を超えて大きくなることはない。好適なミリ秒またはナノ秒アニーリング・プロセスは、これらの熱予算要件を満足すること、ならびに半導体再結晶化および活性化ドーパントを閉じ込めるための短時間での温度低下を可能にすることができる。単なる例として、ミリ秒アニーリングは、フラッシュ・ランプまたはレーザ・アニーリングの形態であり得、ナノ秒アニーリングはレーザまたは電子線アニーリングの形態であり得る。これら高速アニールの特徴的な継続時間は、約３０ミリ秒～約１０ナノ秒の範囲、およびこれらの間の範囲である。１つの例示的な実施形態では、高速レーザ・アニーリング（ＬＡ）は本明細書では「高速ＬＡ」とも呼ばれ、約１０ミリ秒～約１０ナノ秒およびこれらの間の範囲である広範囲のレーザ・アニール継続時間を指す。結果的な表面半導体－ドーパント合金、すなわちコンタクト層１６０２は準安定であり、活性ドーパント濃度が熱力学的に許容できる最大値（すなわち熱力学的限界）を上回っている。活性ドーパントの熱力学的限界は、ホスト材料中のドーパントの最大固体溶解度と関連している。活性ドーパントの熱力学的限界は通常、その最大固体溶解度４分の１である。高固体溶解度のドーパントの場合、活性ドーパントの熱力学的限界は、約２×１０２０ｃｍ－３～約４×１０２０ｃｍ－３およびこれらの間の範囲である。表面非晶質化および高速再結晶化シークエンスによって、コンタクト層１６０２において、約２ａｔ．％以上と等価である約２×１０２１ｃｍ－３以上の活性ドーパント含有量の達成が可能になる。有利には、高い活性ドーパント含有量を有するコンタクト層１６０２を形成する結果、以下で説明するように、ソースおよびドレイン９０６’のコンタクト層１６０２と隣り合う埋込みコンタクト１７０２の金属材料との間で、低い接触抵抗率（ρｃ）が得られることになる。
非晶質化注入はソースおよびドレイン９０６’の傾斜表面１４０２によって促進される。具体的には、垂直面内への非晶質化注入を行うのは難しい。別の見方をすれば、コンタクト・トレンチ１３０４内のソースおよびドレインの再成形を取り止めて、代わりに水平面および垂直面の両方を有するソースおよびドレイン・エピタキシに対して表面非晶質化および高速再結晶化のシークエンスを行おうとした場合には、適切な処理を受けるのは水平面だけとなり、この結果コンタクト層１６０２が水平面上にだけに形成されて、接触抵抗Ｒｃの増大をもたらすことになる可能性が高い。
別の例示的な実施形態によれば、傾斜表面１４０２または（任意選択的な）トレンチ・エピタキシ層１５０２あるいはその両方の組成は、ｎＦＥＴデバイスの場合は約３×１０２１原子／ｃｍ３のリン（Ｐ）をドープしたケイ素であり、ｐＦＥＴデバイスの場合は約６０％よりも大きいＧｅ含有量を有する、約１×１０２１原子／ｃｍ３のホウ素（Ｂ）をドープしたＳｉＧｅである。アルミニウム（Ａｌ）およびガリウム（Ｇａ）は、約６０％よりも大きいＧｅ含有量を有するＳｉＧｅに適した固体溶解度の高いドーパントであり、この例では、ｐＦＥＴ傾斜表面１４０２／（任意選択的な）トレンチ・エピタキシ層１５０２には存在しない。したがってＧａイオンは、ｐＦＥＴデバイス用の非晶質化注入イオンとして好適である。ＦＥＴデバイスをブロックしｐＦＥＴデバイスを露出させる好適な標準的なブロック・マスクが配設およびパターニングされ、露出したｐＦＥＴソース／ドレイン傾斜表面１４０２／（任意選択的な）トレンチ・エピタキシ層１５０２内へとゼロ度の傾斜でＧａイオン注入が行われる。１つの例示的な実施形態では、Ｇａ注入エネルギーは約１キロ電子ボルト（ｋｅＶ）～約８ｋｅＶおよびこれらの間の範囲、例えば約４ｋｅＶであり、Ｇａイオン注入線量は約１×１０１５原子／ｃｍ２～約５×１０１５原子／ｃｍ２およびこれらの間の範囲、例えば、約２．５×１０１５原子／ｃｍ２である。非晶質化プロセスを促進するために、室温未満の温度で（例えば、マイナス１００℃のウエハ温度で）低温の非晶質化注入を行うことができる。ｐＦＥＴソース／ドレイン傾斜表面上の結果的な非晶質層厚さは約３ｎｍ～約１２ｎｍおよびこれらの間の範囲であり、例えば最適に近い約７ｎｍである。１つの例示的な実施形態では、非晶質化ＳｉＧｅ層中のＧａの結果的な濃度は、約２×１０２１原子／ｃｍ３～約５×１０２１原子／ｃｍ３、例えば最適に近い３×１０２１原子／ｃｍ３である。この例示的な実施形態では、代わりに同様のアルミニウム・イオン非晶質化注入を用いることができる。
次いでブロック・マスクが、ｐＦＥＴソース／ドレインに既に存在している非晶質表面層に何ら影響を与えることなく、ｎＦＥＴデバイスから剥離される。リンはケイ素用の固体溶解度の高いドーパントであり、ｎＦＥＴ傾斜表面１４０２／（任意選択的な）トレンチ・エピタキシ層１５０２中に十分な量が存在しており、したがってｎＦＥＴデバイス用の非晶質化注入イオンとしてはＧｅイオンが選択される。ＧｅはＳｉおよびＳｉＧｅのドーピングに関して電気的に中性なので追加のブロック・マスクが必要なく、このためコストが低減され、Ｇｅイオン注入は、露出したｎＦＥＴおよびｐＦＥＴソース／ドレイン傾斜表面１４０２／トレンチ・エピタキシ層１５０２内へと、ゼロ度の傾斜で行われる。例示的な実施形態によれば、Ｇｅ注入エネルギーは約１ｋｅＶ～約８ｋｅＶおよびこれらの間の範囲、例えば約４ｋｅＶであり、Ｇｅ注入線量は約１×１０１４原子／ｃｍ２～５×１０１４原子／ｃｍ２およびこれらの間の範囲、例えば、約２×１０１４原子／ｃｍ２である。非晶質化プロセスを促進するために、室温未満の温度で（例えば、マイナス１００℃のウエハ温度で）低温の非晶質化注入を行うことができる。１つの例示的な実施形態では、ｎＦＥＴソース／ドレイン傾斜表面上の結果的な非晶質層厚さは約３ｎｍ～約１２ｎｍおよびこれらの間の範囲であり、例えば最適に近い約７ｎｍである。ｐＦＥＴソース／ドレイン傾斜表面上に存在する非晶質層厚さはほぼ最適なままである。注入されるＧｅの線量が低いことに起因して、ｎＦＥＴおよびｐＦＥＴの両方の傾斜表面１４０２／トレンチ・エピタキシ層１５０２の化学組成は、認識できる程には変化しない。非晶質化Ｓｉ層中のＰの結果的な濃度は、約１×１０２１原子／ｃｍ３のままである。ｎＦＥＴおよびｐＦＥＴのそれぞれのソース／ドレイン傾斜表面１４０２／トレンチ・エピタキシ層１５０２に沿って表面非晶質層を形成した後で、材料を再結晶化するための、および、高濃度の活性ドーパントを有する準安定半導体－ドーパント合金コンタクト層１６０２を作り出すための、高速ＬＡが行われる。
１つの例示的な実施形態によれば、高速レーザ・アニーリング（ＬＡ）によって、固相エピタキシ（ＳＰＥ）または固体エピタキシャル再成長が誘起される。そのようなレーザ・アニーリング・プロセスは、約８００℃～約９５０℃およびこれらの間の範囲の温度で、約５０マイクロ秒～約３ミリ秒およびこれらの間の範囲の継続時間の間行われる。この目的のために、三角型温度－時間レーザ・スパイク・アニーリング（triangular temperature-time laser spike annealing）・プロセスを使用することができる。レーザ・スパイク・アニーリング・プロセスの好ましいピーク温度は約８００℃～約９５０℃およびこれらの間の範囲であり、ピーク温度よりも５０度低い温度での好ましい継続時間は約５０マイクロ秒～約２５０マイクロ秒およびこれらの間の範囲である。このことはミリ秒レーザ・アニール装置を使用して行われることができる。別の例示的な実施形態によれば、高速レーザ・アニールによって、液相エピタキシ（ＬＰＥ）または液体エピタキシャル再成長が誘起される。そのようなレーザ・アニーリング・プロセスは、約１２００℃～約１３００℃およびこれらの間の範囲の温度で、約１０ナノ秒～約１０００ナノ秒およびこれらの間の範囲の継続時間の間行われる。このことはナノ秒溶融レーザ・アニール装置を使用して行われる。有利には、ナノ秒溶融レーザ・アニール装置は、ミリ秒レーザ・アニーリングおよびナノ秒レーザ・アニーリングの組合せを含み得る。単なる例として、ＬＰＥ誘起レーザ・アニーリングは、傾斜表面１４０２／トレンチ・エピタキシ層１５０２中のソースおよびドレイン非晶質化材料の融点を超えるところまでのナノ秒温度スパイクの重ね合わせによる、約６００℃～約７５０℃およびこれらの間の範囲の中間温度へのミリ秒スケールの温度ランピングで行うことができる。レーザ誘起ＳＰＥおよびＬＰＥのいずれも、約１０２１ｃｍ－３以上の高い活性ドーパント含有量を有するコンタクト層１６０２の形成をもたらし、このことは以下で説明するように、ソースおよびドレイン９０６’のコンタクト層１６０２と隣り合う埋込みコンタクト１７０２の金属材料との間の低い接触抵抗率（ρｃ）につながる。
次いでコンタクト・トレンチ１３０４内の傾斜コンタクト層１６０２上に金属または金属の組合せが堆積され、次いで埋込みパワー・レール６０２をソースおよびドレイン９０６’の傾斜コンタクト層１６０２に接続する埋込みコンタクト１７０２を形成するためにリセス化される。図１７（断面図Ｘ）を参照されたい。
金属材料とドープした半導体との間の接触抵抗は、接触面積の小さい小型化された半導体デバイスにおいてボトルネックである。そのため、ソース／ドレインに直接隣接する金属化合物は通常、ソース／ドレインのドープした半導体材料に対して低い接触抵抗率を形成するように選択される。半導体－金属界面の接触抵抗率は材料特性であり、隣り合う半導体におけるドーパントの活性濃度、および隣り合う金属化合物と半導体との間のショットキー・バリア高さの、両方に依存する。活性ドーパントの濃度が高いほど接触抵抗率が低くなり、ショットキー・バリア高さが低くなるほど抵抗率が低くなる。ｎＦＥＴソース／ドレインとｐＦＥＴソース／ドレインとで異なるケイ化物またはゲルマノシリサイド界面金属化合物を形成することを含め、ショットキー・バリア高さを小さくするための様々な手法を用いることができる。例えば、ニッケルおよびプラチナ・ゲルマノシリサイドはｐＦＥＴデバイスに関するショットキー・バリア高さを小さくし、一方ケイ化チタンはｎＦＥＴデバイスに関するショットキー・バリア高さを小さくする。この手法は、埋込みコンタクト１７０２用にｐＦＥＴデバイスとｎＦＥＴデバイスとで異なる金属スタックを形成するための、複雑な加工スキームを必要とする。ケイ化物／ゲルマノシリサイドとドープした半導体との間の従来技術の接触抵抗率は、約２×１０－９Ωｃｍ２である。高い活性ドーパント含有量を有するコンタクト層１６０２の存在によって、ほとんどのケイ化物／ゲルマノシリサイドとの接触抵抗率を約１×１０－９Ωｃｍ２以下にできるのが有利である。このことにより埋込みコンタクトの構造および製作プロセスが大きく単純化され、その結果、ｎドープおよびｐドープ半導体について超低接触抵抗率の達成を可能にしながら、単一の金属スタックをあらゆるところで使用できるようになる。
１つの例示的な実施形態によれば、コンタクト層１６０２の表面は、コンタクト・トレンチ１３０４内に金属を堆積させる直前にいかなる自然酸化物も除去すべく洗浄され、洗浄したコンタクト層１６０２表面上に、これを酸化環境に曝露することなく薄いＴｉ／ＴｉＮスタック（図示せず）が堆積される。コンタクト・トレンチ１３０４内にＴｉ／ＴｉＮスタックを堆積させるために、スパッタリング、蒸着、化学気相成長、原子層成長、またはこれらの組合せなどのプロセスを用いることができる。Ｔｉの目的は界面ケイ化チタン／ゲルマノシリサイド１７０１を形成することであり、ＴｉＮの目的は酸化および他の化学的侵食からＴｉを保護することである。１つの例示的な実施形態では、Ｔｉの厚さは約５ｎｍ未満であり、ＴｉＮの厚さも約５ｎｍ未満である。
次いでコンタクト層１６０２の準安定半導体－ドーパント合金を維持する高速熱アニールを構造体に施すことによって、界面のケイ化チタンまたはゲルマノシリサイド１７０１あるいはその両方が形成される。例示的なシリサイド化アニールは、約８００℃の温度で約５０マイクロ秒～約３ミリ秒およびそれらの間の範囲の継続時間の間行われるミリ秒アニールであり、上記したＳＰＥ誘起レーザ・アニールと似ている。シリサイド化アニールは、Ｔｉ／ＴｉＮスタックを堆積させた直後に、またはプロセス・シークエンスの後期に行うことができる。次いで金属埋込みコンタクト１７０２の直列電気抵抗を小さくするために、トレンチ１３０４の残りの部分が元素金属で充填される。埋込みコンタクト１７０２に好適な元素金属としては、限定するものではないが、Ｃｕ、Ｃｏ、Ｒｕ、またはＷ、あるいはそれらの組合せが挙げられる。コンタクト・トレンチ１３０４内に元素金属を堆積させるために、スパッタリング、蒸着、電気化学めっき、化学気相成長、原子層成長、またはこれらの組合せなどのプロセスを用いることができ、その後、化学機械研磨および金属選択性リセス化エッチが行われる。
金属－金属界面は約１×１０－１０Ωｃｍ２未満の低い接触抵抗率を有し、それらの抵抗は半導体－金属界面の抵抗と比べれば通常は無視することができるが、半導体－金属抵抗率が１×１０－９Ωｃｍ２未満である場合は、最大３つの金属－金属界面（シリサイド／Ｔｉ／ＴｉＮ／元素金属）の存在は問題となる場合がある。更に、複数の金属層の存在によって、狭いトレンチ１３０４に関して埋込みコンタクト１７０２の直列抵抗が大きくなる。高い活性ドーパント含有量を有する傾斜コンタクト層１６０２の存在によって、埋込みコンタクト構造体をより一層単純化できるのが有利である。ｎドープおよびｐドープの両方の半導体について１×１０－９Ωｃｍ２以下の半導体接触抵抗率を達成する、ならびに埋込みコンタクト１７０２の低い直列抵抗を可能にする、好適な界面ケイ化物／ゲルマノシリサイドを形成するように、単一の元素金属が選択される。この例示的な実施形態では、埋込みコンタクト１７０２に好適な単一の元素金属としては、限定するものではないが、それぞれコバルト、ルテニウム、またはタングステンのケイ化物およびゲルマノシリサイドを形成する、Ｃｏ、Ｒｕ、またはＷ、あるいはそれらの組合せが挙げられる。図１７に示すように、埋込みコンタクト１７０２は埋込みパワー・レール６０２と直接接触する。埋込みコンタクト１７０２は、ソースおよびドレイン９０６’の傾斜表面１４０２に沿った界面のケイ化物またはゲルマノシリサイド化合物１７０１を通して層１６０２に接触する。接触抵抗率ρｃが小さくなり接触面積が大きくなる場合、半導体ソースおよびドレイン９０６／９０６’と埋込み金属コンタクト１７０２との間の接触抵抗Ｒｃは小さくなる。ｎドープおよびｐドープのいずれの半導体でも、傾斜したコンタクト層１６０２の全体に沿って約１×１０－９Ωｃｍ２以下の超低接触抵抗率が達成される。コンタクト層１６０２の傾斜表面は純粋に水平なコンタクト表面よりも大きい接触面積を有し、このため接触抵抗Ｒｃのより大きい低減が可能になる。
埋込みパワー・レール６０２および埋込みコンタクト１７０２と並んだ側壁スペーサ５０２が、基板２０２から埋込みパワー・レール６０２および埋込みコンタクト１７０２を分離する。同じく図１７に示すように、ソースおよびドレイン９０６’の傾斜表面１４０２の頂部は好ましくは、埋込みコンタクト１７０２の頂面よりも高い（すなわち上にある）。このようにすることによって、埋込みコンタクト１７０２と隣り合うソースおよびドレイン・コンタクトとの間の間隔が最適化されることになる（下記を参照）。
次いでミドル－オブ－ライン（ＭＯＬ）金属化技術を利用して半導体ＦＥＴデバイス構造体を完成させる。例えば、図１８（断面図Ｘ）に示すように、（第１の）ＩＬＤ９０８上に（第２の）ＩＬＤ１８０１が堆積されて、埋込みコンタクト１７０２の上のコンタクト・トレンチ１３０４が充填される。上で述べたように、好適なＩＬＤ材料としては、限定するものではないが、ＳｉＯｘなどの酸化物低誘電率材料、またはｐＳｉＣＯＨなどの酸化物ＵＬＫ－ＩＬＤ材料、あるいはその両方が挙げられる。ＩＬＤ１８０１を堆積させるために、ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスを利用することができる。堆積に続いて、ＣＭＰなどのプロセスを用いてＩＬＤ１８０１を平坦化することができる。
次いでＩＬＤ９０８またはＩＬＤ１８０１あるいはその両方に相互接続部を形成するために、いわゆるダマシンまたはデュアル・ダマシン・プロセスが利用される。ダマシンまたはデュアル・ダマシン・プロセスでは、まずリソグラフィおよびエッチング技術を利用して誘電体にフィーチャ（例えば、ビアまたはトレンチあるいはその両方）がパターニングされ、その後それらのフィーチャがコンタクト金属で充填されて、相互接続部（例えば、導電ビアまたは金属線あるいはその両方）が形成される。デュアル・ダマシン・プロセスで、ビアがトレンチよりも前にパターニングされる場合、これは本明細書では「ビア－ファーストのプロセス」とも呼ばれる。逆にトレンチがビアよりも前にパターニングされる場合、これは本明細書では「トレンチ－ファーストのプロセス」と呼ばれる。
好適なコンタクト金属としては、限定するものではないが、銅（Ｃｕ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、またはプラチナ（Ｐｔ）、あるいはそれらの組合せが挙げられる。コンタクト金属は、蒸着、スパッタリング、または電気化学めっきなどのプロセスを用いてフィーチャ内に堆積させることができる。堆積に続いて、ＣＭＰなどのプロセスを用いて表層を除去することができる。フィーチャ内にコンタクト金属を堆積させる前に、共形のバリア層（図示せず）をフィーチャ内に堆積させて、それらをライニングすることができる。そのようなバリア層の使用は、周囲の誘電体内へのコンタクト金属の拡散の防止を助ける。好適なバリア層材料としては、限定するものではないが、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、または窒化チタン（ＴｉＮ）、あるいはそれらの組合せが挙げられる。更に、コンタクト金属の堆積前に、シード層（図示せず）をフィーチャ内に堆積させて、それらをライニングすることができる。シード層によってフィーチャ内へのコンタクト金属のめっきが促進される。
図１８に示すように、ソースおよびドレイン９０６’への接触は埋込みコンタクト１７０２および埋込みパワー・レール６０２を介して行われ、ソースおよびドレイン９０６への接触はソースおよびドレイン・コンタクト１８０２、ソースおよびドレイン・コンタクト１８０４、ならびに金属線１８０６を介して行われる。とりわけ、埋込みコンタクト１７０２とソースおよびドレイン・コンタクト１８０２との間の間隔は、埋込みコンタクト１７０２の頂面をソースおよびドレイン９０６’の傾斜表面１４０２の頂部よりも下でリセス化することによって最適化される。別の見方をすれば、埋込みコンタクト１７０２の高さを大きくすれば、埋込みコンタクト１７０２とソースおよびドレイン・コンタクト１８０２との間の間隔が不本意に小さくなる、すなわち、Ｓ１からＳ２（ここでＳ２＜Ｓ１）になるであろう。
本願発明の例示的な実施形態を本明細書で説明したが、本発明はこれらの厳密な実施形態に限定されないこと、ならびに、当業者は本発明の範囲から逸脱することなく様々な他の変更および修正を行い得ることを理解されたい。

Claims (17)

  1. 半導体電界効果トランジスタ（ＦＥＴ）デバイスであって、
    基板上に配設されている少なくとも１つのゲートと、
    前記少なくとも１つのゲートの両側にあるソースおよびドレインであって、前記ソースおよびドレインのうちの少なくとも１つが傾斜表面を有する、前記ソースおよびドレインと、
    前記基板に埋設されている埋込みパワー・レールと、
    前記埋込みパワー・レールを前記少なくとも１つのソースおよびドレインの前記傾斜表面に接続している埋込みコンタクトと、
    を備える、半導体ＦＥＴデバイス。
  2. 前記基板から前記埋込みパワー・レールを分離する、前記埋込みパワー・レールと並んだ側壁スペーサを更に備え、前記側壁スペーサはまた前記基板から前記埋込みコンタクトも分離する、
    請求項１に記載の半導体ＦＥＴデバイス。
  3. 前記側壁スペーサは、炭化ケイ素（ＳｉＣ）、オキシ炭化ケイ素（ＳｉＯＣ）、およびこれらの組合せから成る群から選択される材料を含む、請求項２に記載の半導体ＦＥＴデバイス。
  4. 前記少なくとも１つのソースおよびドレインの前記傾斜表面の頂部は前記埋込みコンタクトの頂面よりも上にある、請求項１に記載の半導体ＦＥＴデバイス。
  5. 前記埋込みパワー・レールは、銅（Ｃｕ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、およびこれらの組合せから成る群から選択される金属を含む、請求項１に記載の半導体ＦＥＴデバイス。
  6. 前記少なくとも１つのソースおよびドレインの前記傾斜表面は９５°～１５０°およびこれらの間の範囲である角度θで傾斜している、請求項１に記載の半導体ＦＥＴデバイス。
  7. 前記傾斜表面上に配設されているトレンチ・エピタキシャル層を更に備える、請求項１に記載の半導体ＦＥＴデバイス。
  8. 前記埋込みコンタクトは、Ｃｕ、Ｃｏ、Ｒｕ、Ｗ、およびこれらの組合せから成る群から選択される金属を含む、請求項１に記載の半導体ＦＥＴデバイス。
  9. 前記ソースおよびドレインを前記基板から分離している底部誘電体層を更に備える、請求項１に記載の半導体ＦＥＴデバイス。
  10. 前記ソースおよびドレインを相互接続している少なくとも１つの活性層を更に備える、請求項１に記載の半導体ＦＥＴデバイス。
  11. 前記傾斜表面は表面ドーパント－半導体合金コンタクト層を更に備える、請求項１に記載の半導体ＦＥＴデバイス。
  12. 前記埋込みパワー・レールを前記基板から分離している側壁スペーサを備え、前記埋込みパワー・レールは前記傾斜表面よりも下で前記基板に埋設されており、前記少なくとも１つのソースおよびドレインの前記傾斜表面の頂部は前記埋込みコンタクトの頂面よりも上にある、請求項１に記載の半導体ＦＥＴデバイス。
  13. 半導体ＦＥＴデバイスを形成する方法であって、前記方法は、
    基板上に配設されている少なくとも１つのゲート、前記少なくとも１つのゲートの両側にあるソースおよびドレイン、ならびに前記基板に埋設されている埋込みパワー・レールを備える、デバイス構造体を形成するステップと、
    前記ソースおよびドレインのうちの少なくとも１つをエッチングして前記少なくとも１つのソースおよびドレインの一部に沿った傾斜表面を生成するステップと、
    前記埋込みパワー・レールを前記少なくとも１つのソースおよびドレインの前記傾斜表面に接続する埋込みコンタクトを形成するステップと、
    を含み、前記少なくとも１つのソースおよびドレインの前記傾斜表面の頂部は、前記埋込みコンタクトの頂面よりも上にある、方法。
  14. 前記少なくとも１つのソースおよびドレインの前記傾斜表面上にトレンチ・エピタキシ層を成長させるステップを更に含む、請求項１３に記載の方法。
  15. エピタキシャル再成長を行って前記傾斜表面上に表面ドーパント－半導体合金コンタクト層を形成するステップを更に含む、請求項１３に記載の方法。
  16. 基板上に配設されている少なくとも１つのゲート、前記少なくとも１つのゲートの両側にあるソースおよびドレイン、前記少なくとも１つのゲートの周囲にある層間誘電体（ＩＬＤ）、ならびに前記基板に埋設されている埋込みパワー・レールを備える、デバイス構造体を形成するステップと、
    前記ＩＬＤにコンタクト・トレンチをパターニングして前記ソースおよびドレインのうちの少なくとも１つを露出させるステップと、
    エピタキシャル再成長を行って前記傾斜表面上に表面ドーパント－半導体合金コンタクト層を形成するステップと、
    を更に含む、請求項１３に記載の方法。
  17. 前記少なくとも１つのソースおよびドレインの前記傾斜表面上にトレンチ・エピタキシ層を成長させるステップを更に含む、請求項１６に記載の方法。
JP2022570225A 2020-06-18 2021-06-04 傾斜エピタキシ埋込みコンタクト Pending JP2023530830A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/905,626 2020-06-18
US16/905,626 US11227922B2 (en) 2020-06-18 2020-06-18 Sloped epitaxy buried contact
PCT/IB2021/054905 WO2021255570A1 (en) 2020-06-18 2021-06-04 Sloped epitaxy buried contact

Publications (1)

Publication Number Publication Date
JP2023530830A true JP2023530830A (ja) 2023-07-20

Family

ID=79022052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022570225A Pending JP2023530830A (ja) 2020-06-18 2021-06-04 傾斜エピタキシ埋込みコンタクト

Country Status (10)

Country Link
US (1) US11227922B2 (ja)
EP (1) EP4169070A4 (ja)
JP (1) JP2023530830A (ja)
KR (1) KR20230006887A (ja)
CN (1) CN115668498A (ja)
AU (1) AU2021291163B2 (ja)
BR (1) BR112022020601A2 (ja)
CA (1) CA3180862A1 (ja)
IL (1) IL298029A (ja)
WO (1) WO2021255570A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742247B2 (en) 2020-07-17 2023-08-29 Synopsys, Inc. Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET)
US11915984B2 (en) * 2020-07-17 2024-02-27 Synopsys, Inc. Forming a wrap-around contact to connect a source or drain epitaxial growth of a complimentary field effect transistor (CFET) to a buried power rail (BPR) of the CFET
US20220130904A1 (en) * 2020-10-23 2022-04-28 Stmicroelectronics (Rousset) Sas Buried track
US20230207466A1 (en) * 2021-12-24 2023-06-29 Leonard P. GULER Recessed and self-aligned buried power rail
US20230299000A1 (en) * 2022-03-17 2023-09-21 International Business Machines Corporation Method and structure for forming landing for backside power distribution network

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002187B1 (en) 2003-06-09 2006-02-21 Micrel, Inc. Integrated schottky diode using buried power buss structure and method for making same
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
US9287123B2 (en) 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films
US9570395B1 (en) 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
US9653547B1 (en) * 2016-03-17 2017-05-16 International Business Machines Corporation Integrated etch stop for capped gate and method for manufacturing the same
EP3229270A1 (en) * 2016-04-06 2017-10-11 IMEC vzw Integrated circuit power distribution network
US10170413B2 (en) * 2016-11-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having buried metal line and fabrication method of the same
KR102325870B1 (ko) 2017-08-16 2021-11-11 도쿄엘렉트론가부시키가이샤 단일 확산 단절부를 fet 소자의 나노채널 구조물 내에 통합하기 위한 방법 및 소자
US10192867B1 (en) 2018-02-05 2019-01-29 Globalfoundries Inc. Complementary FETs with wrap around contacts and method of forming same
US11031286B2 (en) * 2018-03-01 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
TWI800626B (zh) * 2018-03-19 2023-05-01 日商東京威力科創股份有限公司 三維元件及其形成方法
US10566246B1 (en) * 2018-08-17 2020-02-18 International Business Machines Corporation Shared contact trench comprising dual silicide layers and dual epitaxial layers for source/drain layers of NFET and PFET devices
KR102576212B1 (ko) * 2018-09-21 2023-09-07 삼성전자주식회사 반도체 장치
US10998238B2 (en) * 2018-10-31 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with buried interconnect conductors
EP3671825A1 (en) * 2018-12-20 2020-06-24 IMEC vzw Method for connecting a buried interconnect rail and a semiconductor fin in an integrated circuit chip
US11101217B2 (en) * 2019-06-27 2021-08-24 International Business Machines Corporation Buried power rail for transistor devices

Also Published As

Publication number Publication date
AU2021291163B2 (en) 2024-05-02
US11227922B2 (en) 2022-01-18
IL298029A (en) 2023-01-01
CA3180862A1 (en) 2021-12-23
BR112022020601A2 (pt) 2022-12-27
WO2021255570A1 (en) 2021-12-23
EP4169070A1 (en) 2023-04-26
EP4169070A4 (en) 2023-11-08
KR20230006887A (ko) 2023-01-11
AU2021291163A1 (en) 2022-11-24
CN115668498A (zh) 2023-01-31
US20210399098A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US9972682B2 (en) Low resistance source drain contact formation
AU2021291163B2 (en) Sloped epitaxy buried contact
US10833204B2 (en) Multiple width nanosheet devices
US9379012B2 (en) Oxide mediated epitaxial nickel disilicide alloy contact formation
US10903337B2 (en) Air gap spacer with wrap-around etch stop layer under gate spacer
US10651042B2 (en) Salicide bottom contacts
US10262904B2 (en) Vertical transistor top epitaxy source/drain and contact structure
US9698241B1 (en) Integrated circuits with replacement metal gates and methods for fabricating the same
US9472406B2 (en) Metal semiconductor alloy contact resistance improvement
US10818557B2 (en) Integrated circuit structure to reduce soft-fail incidence and method of forming same
US10461174B1 (en) Vertical field effect transistors with self aligned gate and source/drain contacts
US11004751B2 (en) Vertical transistor having reduced edge fin variation
US20190393098A1 (en) Simple contact over gate on active area
US10892164B2 (en) Dual hard mask replacement gate
US20240153990A1 (en) Field effect transistor with backside source/drain contact
US20240112985A1 (en) Field effect transistor with backside source/drain
US20240113176A1 (en) Field effect transistor with backside source/drain
US20240096751A1 (en) Self-aligned backside contact with deep trench last flow
US20230261069A1 (en) Transistor Source/Drain Contacts and Methods of Forming the Same
US20240105590A1 (en) Stacked fet contact formation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231114