JP2023529854A

JP2023529854A - ビデオビットストリームの各レイヤ表現のための値の導出

Info

Publication number: JP2023529854A
Application number: JP2022574525A
Authority: JP
Inventors: リキャルドショバーリ，; マルティンペッテション，; ミトラダムガニアン，; ヤコブストレム，; ヂィーチャン，; ジャックエンホーン，; ルオヤンユー，; ドゥリュー，
Original assignee: テレフオンアクチーボラゲットエルエムエリクソン（パブル）
Priority date: 2020-06-08
Filing date: 2021-01-27
Publication date: 2023-07-12
Anticipated expiration: 2041-01-27
Also published as: TW202147846A; JP7555430B2; US20230232011A1; CN115699749A; WO2021251859A1; EP4162685A1; CO2022016854A2; EP4162685A4; TWI774246B

Abstract

ビットストリームを処理するための方法が提供される。本方法は、値Ｎを決定することを含み、Ｎは順序付きレイヤ表現の数を識別し、Ｎは、Ｎ個の順序付きレイヤ表現が、最も高いレイヤ表現と、２番目に高いレイヤ表現と、３番目に高いレイヤ表現とを備えるように、３よりも大きいかまたはそれに等しい。本方法は、最も高いレイヤ表現のための値を決定することをさらに含む。本方法は、最も高いレイヤ表現のための値を決定することの後におよび３番目に高いレイヤ表現のための値を決定することの前に、２番目に高いレイヤ表現のための値を決定することを含む。本方法は、２番目に高いレイヤ表現のための値を決定することの後に、３番目に高いレイヤ表現のための値を決定することを含む。【選択図】図７

Description

ビデオビットストリーム中の各レイヤ表現のための値（たとえば、レベル値）を決定することに関する実施形態が開示される。

１．ＨＥＶＣおよびＶＶＣ

高効率ビデオコーディング（ＨＥＶＣ）は、時間予測と空間予測の両方を利用する、ＩＴＵ－ＴおよびＭＰＥＧによって規格化されたブロックベースビデオコーデックである。空間予測は、現在ピクチャ内からのイントラ（Ｉ）予測を使用して達成される。時間予測は、前に復号された参照ピクチャから、ブロックレベルでの単方向（Ｐ）予測または双方向インター（Ｂ）予測を使用して達成される。エンコーダでは、残差と呼ばれる、元のピクセルデータと予測されたピクセルデータとの間の差は、周波数ドメインに変換され、量子化され、次いで、同じくエントロピーコーディングされる、予測モードおよび動きベクトルなど、必要な予測パラメータとともに送信される前に、エントロピーコーディングされる。デコーダは、エントロピー復号と、逆量子化と、逆方向変換とを実施して残差を取得し、次いで、その残差をイントラ予測またはインター予測に追加してピクチャを再構築する。

ＭＰＥＧおよびＩＴＵ－Ｔは、ジョイントビデオエキスプロラトリチーム（ＪＶＥＴ：ＪｏｉｎｔＶｉｄｅｏＥｘｐｌｏｒａｔｏｒｙＴｅａｍ）内でＨＥＶＣの後継に取り組んでいる。開発中のこのビデオコーデックの名前は、多用途ビデオコーディング（ＶＶＣ）である。本文を書いているときのＶＶＣドラフト仕様の現在のバージョンは、ＪＶＥＴ－Ｑ２００１－ｖＤである。

２．成分

ビデオ（別名、ビデオシーケンス）は、各ピクチャ（別名、画像）が１つまたは複数の成分からなる一連のピクチャからなる。各成分は、サンプル値の２次元矩形アレイとして説明され得る。ビデオシーケンス中のピクチャは、３つの成分、すなわち、サンプル値がルーマ値である１つのルーマ成分Ｙと、サンプル値がクロマ値である２つのクロマ成分ＣｂおよびＣｒとからなることが一般的である。また、クロマ成分の次元は、各次元においてルーマ成分よりも１／２だけ小さいことが一般的である。たとえば、ＨＤピクチャのルーマ成分のサイズは１９２０×１０８０となり、クロマ成分は、各々、９６０×５４０の次元を有するであろう。成分は色成分と呼ばれることがある。

３．ブロックおよびユニット

ブロックは、サンプルの１つの２次元アレイである。ビデオコーディングでは、各成分がブロックにスプリットされ、コード化ビデオビットストリームは一連のコード化ブロックからなる。ビデオコーディングでは、画像は、画像の特定のエリアをカバーするユニットにスプリットされることが一般的である。各ユニットは、その特定のエリアをなす、すべての成分からのすべてのブロックからなり、各ブロックは、１つのユニットに完全に属する。Ｈ．２６４におけるマクロブロック、およびＨＥＶＣにおけるコーディングユニット（ＣＵ）が、ユニットの例である。

ブロックは、代替的に、コーディングにおいて使用される変換が適用される２次元アレイとして規定され得る。これらのブロックは、「変換ブロック」という名前で知られている。代替的に、ブロックは、単一の予測モードが適用される２次元アレイとして規定され得る。これらのブロックは「予測ブロック」と呼ばれることがある。本出願では、ブロックという単語は、これらの規定のうちの１つに結び付けられないが、本明細書における説明は、いずれかの規定に適用され得る。

４．残差、変換、および量子化

残差ブロックは、元のソースブロックのサンプル値と予測ブロックのサンプル値との間のサンプル値差を表すサンプルからなる。残差ブロックは、空間変換を使用して処理される。エンコーダでは、量子化係数の精度を制御する量子化パラメータ（ＱＰ）に従って、変換係数が量子化される。量子化係数は残差係数と呼ばれることがある。ＱＰ値が高いと、低い精度の係数、したがって低い忠実度の残差ブロックを生じることになる。デコーダは、残差係数を受信し、残差ブロックを導出するために逆量子化および逆方向変換を適用する。

５．ＮＡＬユニット

ＨＥＶＣとＶＶＣの両方が、ネットワークアブストラクションレイヤ（ＮＡＬ）を規定する。ＨＥＶＣおよびＶＶＣにおけるすべてのデータ、すなわち、ビデオコーディングレイヤ（ＶＣＬ）データまたは非ＶＣＬデータの両方が、ＮＡＬユニット中にカプセル化される。ＶＣＬＮＡＬユニットは、ピクチャサンプル値を表すデータを含んでいる。非ＶＣＬＮＡＬユニットは、パラメータセットおよび補足エンハンスメント情報（ＳＥＩ：ｓｕｐｐｌｅｍｅｎｔａｌｅｎｈａｎｃｅｍｅｎｔｉｎｆｏｒｍａｔｉｏｎ）メッセージなど、追加の関連するデータを含んでいる。ＨＥＶＣにおけるＮＡＬユニットは、どんなタイプのデータがＮＡＬユニット中で搬送されるかを識別するＮＡＬユニットのＮＡＬユニットタイプ、ＮＡＬユニットが属するレイヤＩＤおよび時間ＩＤを指定するヘッダで始まる。ＮＡＬユニットタイプは、ＮＡＬユニットヘッダ中のｎａｌ＿ｕｎｉｔ＿ｔｙｐｅコードワード中で送信され、そのタイプは、ＮＡＬユニットがどのようにパースおよび復号されるべきであるかを示し、規定する。ＮＡＬユニットのバイトの残りは、ＮＡＬユニットタイプによって示されるタイプのペイロードである。ビットストリームは、一連の連結されたＮＡＬユニットからなる。

ＨＥＶＣについてのＮＡＬユニットヘッダについてのシンタックスが表１に示されている。

ＶＶＣドラフトの現在のバージョンにおけるＮＡＬユニットヘッダについてのシンタックスが表２に示されている。

現在のＶＶＣドラフトのＮＡＬユニットタイプが表３に示されている。

復号順序は、ビットストリーム内のＮＡＬユニットの順序と同じである、ＮＡＬユニットが復号されるものとする順序である。復号順序は出力順序とは異なり得、出力順序は、復号されたピクチャがデコーダによって表示などのために出力されるべきである順序である。

６．パラメータセット

ＨＥＶＣは、３つのタイプのパラメータセット、すなわち、ピクチャパラメータセット（ＰＰＳ）と、シーケンスパラメータセット（ＳＰＳ）と、ビデオパラメータセット（ＶＰＳ）とを指定する。ＰＰＳは、ピクチャ全体について共通であるデータを含んでおり、ＳＰＳは、コード化ビデオシーケンス（ＣＶＳ）について共通であるデータを含んでおり、ＶＰＳは、複数のＣＶＳについて共通であるデータを含んでいる。

ＶＶＣの現在のバージョンは、１つの追加のパラメータセット、すなわち、適応パラメータセット（ＡＰＳ）をも指定する。ＡＰＳは、複数のスライスのために使用され得る情報を含んでいることがあり、同じピクチャの２つのスライスが、異なるものを使用することができる。ＡＰＳは、適応ループフィルタ（ＡＬＦ）ツールと、ルーママッピングおよびクロマスケーリング（ＬＭＣＳ：ｌｕｍａｍａｐｐｉｎｇａｎｄｃｈｒｏｍａｓｃａｌｉｎｇ）ツールとのために必要とされるパラメータを搬送する。

７．復号能力情報（ＤＣＩ）

ＤＣＩは、復号セッション中に変化しないことがあり、デコーダが知るのに良好であり得る、情報、たとえば許容されるサブレイヤの最大数を指定する。ＤＣＩ中の情報は、復号プロセスの動作のために必要でない。ＶＶＣ仕様の前のドラフトでは、ＤＣＩは、復号パラメータセット（ＤＰＳ）と呼ばれた。

復号能力情報は、コーディングツール、ＮＡＬユニットのタイプなどに関してビットストリームから何を予想すべきかのデコーダ情報を与えるビットストリームについての一般的な制約のセットをも含んでいる。ＶＶＣの現在のバージョンでは、一般的な制約情報はまた、ＶＰＳまたはＳＰＳ中でシグナリングされ得る。

８．プロファイル、ティアおよびレベル

ＶＶＣでは、ビットストリームについてのプロファイル、ティアおよびレベル情報は、ビットストリーム自体中でシグナリングされる。マルチレイヤビットストリームでは、情報はＶＰＳ中でシグナリングされ、シングルレイヤビットストリームでは、情報はＳＰＳ中でシグナリングされる。ＳＰＳシグナリングについてのシンタックスが、表４および表５に示されている。

ＶＶＣの現在のバージョンにおいてｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃおよびｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］のセマンティクスは以下の通りであり、ここで、ＯｌｓＩｎＳｃｏｐｅは、ビットストリームの範囲内の出力レイヤのセットである。

ｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃは、アネックスＡにおいて指定されているように、ＯｌｓＩｎＳｃｏｐｅが適合するレベルを示す。ビットストリームは、アネックスＡにおいて指定されたもの以外のｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃの値を含んでいないものとする。ｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃの他の値は、ＩＴＵ－Ｔ｜ＩＳＯ／ＩＥＣによる将来の使用のために予約される。注１－ｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃのより大きい値は、より高いレベルを示す。ＯｌｓＩｎＳｃｏｐｅについてＤＣＩＮＡＬユニット中でシグナリングされる最大レベルは、ＯｌｓＩｎＳｃｏｐｅ内に含まれているＣＬＶＳのためにＳＰＳ中でシグナリングされるレベルよりも高くなり得るが、それよりも低くなり得ない。注２－ＯｌｓＩｎＳｃｏｐｅが複数のプロファイルに適合するとき、ｇｅｎｅｒａｌ＿ｐｒｏｆｉｌｅ＿ｉｄｃは、（本明細書において指定されていない様式で）エンコーダによって決定された、好ましい復号された結果または好ましいビットストリーム識別を提供する、プロファイルを示すべきである。注３－ＯｌｓＩｎＳｃｏｐｅのＣＶＳが異なるプロファイルに適合するとき、ＯｌｓＩｎＳｃｏｐｅの各ＣＶＳについて、ＣＶＳを復号することが可能であるデコーダのための示されたプロファイル、ティアおよびレベルの少なくとも１つのセットがあるように、複数のｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）シンタックス構造がＤＣＩＮＡＬユニット中に含まれ得る。

シンタックスエレメントｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］のセマンティクスは、存在しない値の推論の仕様は別として、シンタックスエレメントｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃと同じであるが、ｉに等しいＴｅｍｐｏｒａｌＩｄをもつサブレイヤ表現に適用される。

存在しないとき、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値は以下のように推論される。ａ）ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１］は、同じｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）構造のｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃに等しいと推論される、および、ｂ）（ｉの値の降順で）両端値を含む、ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１－１から０までのｉについて、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］は、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ＋１］に等しいと推論される。

ＶＶＣ復号プロセスでは、デコーダは、コード化ビデオビットストリームから（ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１＋１）個のレベル値を導出する。ｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）がＳＰＳ中に存在するとき、レベル値の数は、ｓｐｓ＿ｍａｘ＿ｓｕｂｌａｙｅｒｓ＿ｍｉｎｕｓ１シンタックスエレメントから復号される。各レベル値は、ｉ番目のレイヤ表現のためのレベル値を指定し、ここで、ｉ＝０が最も低いレイヤ表現であり、ｉ＝ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１が最も高いレイヤ表現である。レベル値は、ＶＶＣでは、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］と呼ばれ、ここで、インデックス変数ｉは、両端値を含む、｛０，１，．．．，ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１｝の範囲内の値を有することができる。ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１は、０に等しいかまたはそれよりも大きくなければならない。

セマンティクスからわかるように、ＶＶＣ中のｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値は以下のように導出される。ａ）ｉがｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１に等しいとき、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値は、ｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃに等しくセットされる、および、ｂ）ｉがｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１よりも小さいとき、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］がビットストリーム中でシグナリングされる場合、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値は、コード化ビットストリームを復号することから導出され、他の場合（すなわち、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］シンタックスエレメントが、ビットストリーム中に存在しない場合）、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値は、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ＋１］の値に等しくセットされる。

現在、いくつかの課題が存在する。たとえば、ＶＶＣの現在のバージョンでは、ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１の値が、２に等しいかまたはそれよりも大きいとき、デコーダは、以下のようにレベル値をセットするためにアレイｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］を２回走査することを必要とされる。

Ａ）インデックスｉの昇順で行われる（すなわち、ｉが、０において開始し、ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１－１において終了する）第１の走査では、ｉの各値について、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］がビットストリーム中でシグナリングされるか否かを決定し、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］がビットストリーム中でシグナリングされると決定されたとき、対応するシンタックスエレメントを復号し、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］を、復号されたシンタックスエレメントの値にセットする、および、

Ｂ）インデックスｉの降順で行われる（すなわち、ｉが、ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１－１において開始し、０において終了する）第２の走査では、ｉの各値について、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］がビットストリーム中でシグナリングされるか否かを決定し、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］がビットストリーム中でシグナリングされないと決定されたとき、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値をｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ＋１］に等しくセットする。

２つの走査が必要である理由は、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］のパース／復号がインデックスｉの昇順であるが、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の推論がインデックスｉの降順であるためである。

本開示は、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］のパース／復号をインデックスｉの降順で行われるように修正することによって、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］アレイの値が、単一の走査を使用してセットされ、したがって、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］がビットストリーム中でシグナリングされないとき、０からｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１－１の範囲内の任意のｉについて、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ＋１］の値が、すでに、ビットストリームから復号されたかまたは推論された値にセットされたかのいずれかであるので、使用すべき推論された値がすでに利用可能である、方法を提供することによってソリューションを提供する。

本開示の第１の態様によれば、ビットストリームを処理するための方法が提供される。本方法は、値Ｎを決定することを含み、Ｎは順序付きレイヤ表現（ｏｒｄｅｒｅｄｌａｙｅｒｒｅｐｒｅｓｅｎｔａｔｉｏｎ）の数を識別し、Ｎは、Ｎ個の順序付きレイヤ表現が、最も高いレイヤ表現と、２番目に高いレイヤ表現と、３番目に高いレイヤ表現とを備えるように、３よりも大きいかまたはそれに等しい。本方法は、最も高いレイヤ表現のための値を決定することをさらに含む。本方法は、最も高いレイヤ表現のための値を決定することの後におよび３番目に高いレイヤ表現のための値を決定することの前に、２番目に高いレイヤ表現のための値を決定することを含む。本方法は、２番目に高いレイヤ表現のための値を決定することの後に、３番目に高いレイヤ表現のための値を決定することを含む。

本開示の第２の態様によれば、処理回路によって実行されたとき、処理回路に、第１の態様による方法を実施させる命令を備えるコンピュータプログラムが提供される。

本実施形態の第３の態様によれば、第２の態様によるコンピュータプログラムを備えるキャリアが提供され、キャリアは、電子信号、光信号、無線信号、およびコンピュータ可読記憶媒体のうちの１つである。

本開示の第４の態様によれば、装置が提供され、装置は、第１の態様による方法を実施するように適応される。

態様のうちの少なくとも１つは、復号の複雑さを低減する利点を提供する。すなわち、本開示において提案される修正は、ビットストリーム中の値の順序が現在のＶＶＣドラフト仕様と比較して逆順であることを保証する。単一のパスにおいてｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］アレイの値をセットすることによって、復号の複雑さは著しく低減される。

本明細書に組み込まれ、明細書の一部をなす添付の図面は、様々な実施形態を示している。

例示的な一実施形態による、システムを示す図である。一実施形態による、エンコーダの概略ブロック図である。一実施形態による、デコーダの概略ブロック図である。一実施形態による、プロセスを示すフローチャートである。一実施形態による、プロセスを示すフローチャートである。一実施形態による、プロセスを示すフローチャートである。一実施形態による、プロセスを示すフローチャートである。一実施形態による、装置のブロック図である。

図１は、例示的な一実施形態による、システム１００を示す。システム１００は、ネットワーク１１０（たとえば、インターネットまたは他のネットワーク）を介してデコーダ１０４と通信しているエンコーダ１０２を含む。

図２は、一実施形態による、ビデオシーケンスのビデオフレーム（ピクチャ）中のピクセル値のブロック（以下「ブロック」）を符号化するためのエンコーダ１０２の概略ブロック図である。同じフレーム中のまたは前のフレーム中のすでに提供されたブロックから、動き推定器２５０によって動き推定を実施することによって、現在ブロックが予測される。動き推定の結果は、インター予測の場合、参照ブロックに関連する動きベクトルまたは変位ベクトルである。動きベクトルは、ブロックのインター予測を出力するために動き補償器２５０によって利用される。イントラ予測器２４９が、現在ブロックのイントラ予測を算出する。動き推定器／補償器２５０からの出力と、イントラ予測器２４９からの出力とは、現在ブロックについてイントラ予測またはインター予測のいずれかを選択するセレクタ２５１中に入力される。セレクタ２５１からの出力は、加算器２４１の形態の誤差計算器に入力され、加算器２４１は、現在ブロックのピクセル値をも受信する。加算器２４１は、ブロックとそのブロックの予測との間のピクセル値の差として残差誤差を計算および出力する。誤差は、離散コサイン変換などによって、変換器２４２中で変換され、量子化器２４３によって量子化され、その後、エントロピーエンコーダなどによるエンコーダ２４４におけるコーディングが続く。インターコーディングでは、推定された動きベクトルも、現在ブロックのコード化表現を生成するためにエンコーダ２４４にもたらされる。また、現在ブロックのための変換および量子化された残差誤差は、元の残差誤差を取り出すために、逆量子化器２４５と逆方向変換器２４６とに提供される。この誤差は、次のブロックの予測およびコーディングにおいて使用され得る参照ブロックを作成するために、動き補償器２５０またはイントラ予測器２４９から出力されたブロック予測に加算器２４７によって加算される。この新しい参照ブロックは、任意のブロッキングアーティファクトをなくすためにデブロッキングフィルタ処理を実施するために、実施形態に従って、デブロッキングフィルタユニット２３０によって最初に処理される。次いで、処理された新しい参照ブロックは、フレームバッファ２４８に一時的に記憶され、ここで、処理された新しい参照ブロックは、イントラ予測器２４９および動き推定器／補償器２５０にとって利用可能である。

図３は、いくつかの実施形態による、デコーダ１０４の対応する概略ブロック図である。デコーダ１０４は、量子化および変換された残差誤差のセットを得るためにブロックの符号化表現を復号するための、エントロピーデコーダなどのデコーダ３６１を備える。これらの残差誤差は、逆量子化器３６２において量子化解除され、逆方向変換器３６３によって逆方向変換されて、残差誤差のセットを得る。これらの残差誤差は、加算器３６４において参照ブロックのピクセル値に加算される。参照ブロックは、インター予測が実施されるのかイントラ予測が実施されるのかに応じて、動き推定器／補償器３６７またはイントラ予測器３６６によって決定される。それにより、セレクタ３６８が加算器３６４と動き推定器／補償器３６７とイントラ予測器３６６とに相互接続される。加算器３６４から出力された得られた復号されたブロックは、任意のブロッキングアーティファクトをデブロッキングフィルタ処理するために、実施形態によるデブロッキングフィルタユニット２３０に入力される。フィルタ処理されたブロックは、デコーダ５０４から出力され、さらに、好ましくは、フレームバッファ３６５に一時的に提供され、復号されるべき後続のブロックのための参照ブロックとして使用され得る。フレームバッファ３６５は、それにより、動き推定器／補償器３６７に接続されて、ピクセルの記憶されたブロックを動き推定器／補償器３６７にとって利用可能にする。加算器３６４からの出力はまた、好ましくは、イントラ予測器３６６に入力されて、フィルタ処理されていない参照ブロックとして使用される。

実施形態

以下の説明では、上記で説明された問題のうちの１つまたは複数を解決する様々な実施形態が説明される。２つまたはそれ以上の実施形態、または実施形態の一部が組み合わせられて、依然として本開示によってカバーされる新しいソリューションを形成し得ることが、当業者によって理解されるべきである。

以下の実施形態では、Ｎ個のエレメントを有するアレイＸ［ｉ］を仮定すれば、走査の昇順（ｉｎｃｒｅａｓｉｎｇｓｃａｎｏｒｄｅｒ）は、Ｘ［ｉ］における各エレメントを通る、０に等しいｉで開始し、（Ｎ－１）に等しいｉで終了するループとして規定され、走査の降順（ｄｅｃｒｅａｓｉｎｇｓｃａｎｏｒｄｅｒ）は、Ｘ［ｉ］における各エレメントを通る、（Ｎ－１）に等しいｉで開始し、０に等しいｉで終了するループとして規定される。

図４は、一実施形態による、コード化ビデオビットストリームからＮ個の対応するレイヤ表現のための少なくともＮ個の値（たとえば、Ｎ個のレベル値）を導出するためのプロセス４００を示すフローチャートである。デコーダ１０４は、プロセス４００のステップの一部または全部を実施し得る。プロセス４００は、ステップｓ４０２において始まり得る。一実施形態では、Ｎ個のレイヤ表現の各々は時間サブレイヤ表現であり、（以下で説明される）変数ｉは時間サブレイヤＩＤ（ＴｅｍｐｏｒａｌＩｄ）を表し得る。

ステップｓ４０２は、値Ｎを導出することを含み、値Ｎは、コード化ビデオビットストリーム中に存在するレイヤ表現の数を表し、値Ｎは、コード化ビデオビットストリーム中のシンタックスエレメントＳＹＮ１から導出される。値Ｎは、ここで、２よりも大きい値であり得る。

ステップｓ４０２の後に、ｉ＝０～Ｎ－１についてのＮ個の値Ｌ［ｉ］が導出され、各値Ｌ［ｉ］は、コード化ビデオビットストリーム中のｉ番目のレイヤ表現に対応し、各値Ｌ［ｉ］は、ｉ番目のレイヤ表現のためのレベルを指定し、さらに、値Ｌ［ｉ］は、最も高いレイヤ表現（たとえば、Ｎ－１に等しいｉ）から最も低いレイヤ表現（たとえば、０に等しいｉ）まで、走査の降順で導出される（ステップｓ４０４～ステップｓ４１２参照）。

ステップｓ４０４において、Ｌ［Ｎ－１］の値は、（「Ｇ」と示された）特定の値に等しくセットされる（ステップｓ４０４）。ステップｓ４０４の後に、ステップｓ４０５およびｓ４０６が実施され、ここで、ステップｓ４０５において、ｉはＮ－２に等しくセットされ、ステップｓ４０６において、ｉが０よりも大きいかまたはそれに等しいかどうかが決定される。ｉが０よりも大きいかまたはそれに等しい場合、プロセスはステップｓ４０７に進み、他の場合、プロセスは終了する。ステップｓ４０７は、ｉ番目のレイヤ表現のためのシンタックスエレメントＳＹＮ［ｉ］がコード化ビデオビットストリーム中に存在するか否かを決定することを含む。

対応するシンタックスエレメントＳＹＮ［ｉ］が、コード化ビデオビットストリーム中に存在すると決定された場合、ステップｓ４０８が実施され、他の場合、ステップｓ４１０が実施される。ステップｓ４０８は、対応するＳＹＮ［ｉ］シンタックスエレメントを復号することによってＬ［ｉ］の値を導出することを含み、シンタックスエレメントＳＹＮ［ｉ］は、ｉ番目のレイヤ表現のためのレベル値Ｌ［ｉ］を表す（たとえば、Ｌ［ｉ］は、ＳＹＮ［ｉ］に等しくセットされる）。ステップｓ４１０は、Ｌ［ｉ］の値をＬ［ｉ＋１］の値に等しくセットすることを含む。この実施形態の代替バージョンでは、ステップｓ４１０は、Ｌ［ｉ］をＬ［ｉ＋１］に等しくセットするのではなく、Ｌ［ｉ］がＬ［ｊ］に等しくセットされるように修正され、ここで、ｊ＞ｉおよびｊ＜Ｎである。ステップｓ４１２は、ｉを減分することを含む。ステップｓ４１２が実施された後に、プロセスはステップｓ４０６に戻る。

一実施形態では、特定の値（すなわち、上記でＧと示された）は、コード化ビデオビットストリーム中の（ＳＹＮ２と示された）シンタックスエレメントから導出され、値Ｇは、一般的なレベル値である。シンタックスエレメントＳＹＮ２は、名前ｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃをもつシンタックスエレメントであり得る。シンタックスエレメントは、コード化ビデオビットストリーム中のＳＰＳおよび／またはＶＰＳ中に存在し得る。

一実施形態では、プロセス４００は、コード化ビデオビットストリーム中の（Ｎ－１）個のシンタックスエレメントから値Ｖ［ｉ］（ｉ＝０～ｉ＝（Ｎ－１））の順序付きセットを導出することをさらに含み、各値Ｖ［ｉ］は、コード化ビデオビットストリーム中のｉ番目のレイヤ表現に対応し、各値Ｖ［ｉ］は、コード化ビデオビットストリーム中に存在する、ｉ番目のレイヤ表現のためのシンタックスエレメントＳＹＮ［ｉ］があるか否かを示す。この実施形態では、ステップｓ４０７において、ｉ番目のレイヤ表現のためのシンタックスエレメントＳＹＮ［ｉ］が、コード化ビデオビットストリーム中に存在するか否かを決定することは、対応する値Ｖ［ｉ］の値を決定することを含む。一実施形態では、（Ｎ－１）個のシンタックスエレメントの各々は、１ビットフラグである。ビットストリーム中で、シンタックスエレメントの順序は、すべてのＶ［ｉ］シンタックスエレメントが任意のＳＹＮ［ｉ］シンタックスエレメントに先行する（すなわち、その前に来る）ようなものであり得る。ＳＹＮ［ｉ］シンタックスエレメントの順序は、ｍがｎよりも大きいとき、ＳＹＮ［ｍ］がビットストリーム中でＳＹＮ［ｎ］に先行するようなものでなければならない。すなわち、ＳＹＮ［ｉ］シンタックスエレメントは、ビットストリーム中で、ｉの降順で順序付けられる。シンタックスエレメントＶ［ｉ］は、ビットストリーム中で、ｉの昇順または降順で順序付けられ得る。

図５は、別の実施形態による、コード化ビデオビットストリームからＮ個の対応するレイヤ表現（たとえば、Ｎ個の対応する時間サブレイヤ表現）のための少なくともＮ個のレベル値（ｉ＝０～ｉ＝Ｎ－１についてのＬ［ｉ］）を導出するためのプロセス５００を示すフローチャートである。デコーダ１０４は、プロセス５００のステップの一部または全部を実施し得る。プロセス５００は、ステップｓ５０２において始まり得る。

ステップｓ５０２は、ビットストリームからシンタックスエレメントＳ１を復号し、Ｓ１からビットストリーム中に存在するレイヤ表現の数Ｎを導出することを含む（たとえば、Ｓ１は、ｖｐｓ＿ｐｔｌ＿ｍａｘ＿ｔｅｍｐｏｒａｌ＿ｉｄ［ｉ］またはｓｐｓ＿ｍａｘ＿ｓｕｂｌａｙｅｒｓ＿ｍｉｎｕｓ１であり得る）。

ステップｓ５０４は、ビットストリームからシンタックスエレメントＳ２を復号し、復号されたＳ２値から一般的なレベル値Ｇを導出することを含む。

ステップｓ５０６は、Ｌ［Ｎ－１］をＧにセットすることを含む。

Ｎが１に等しい場合、プロセス５００は完了され、他の場合、プロセス５００はステップｓ５１０に進み、ここで、変数ｉは０にセットされる。ステップｓ５１０の後に、ステップｓ５１２、ｓ５１４、およびｓ５１６は、ｉがＮ－１に達するまで実施される。

ステップｓ５１２において、レイヤ表現ｉについて、シンタックスエレメントＳ３が、ビットストリームから復号され、値Ｖ［ｉ］が、復号された値から導出され、ここで、Ｖ［ｉ］は、シンタックスエレメントＳ４が、それぞれのレイヤ表現のためのレベル値を表すかどうか（すなわち、ｉ番目のレイヤ表現が、ビットストリーム中に存在するか否か）を決定する。ステップｓ５１４は、ｉを１だけ増分することを含む（すなわち、ｉ＝ｉ１）。ステップｓ５１６は、ｉ＝Ｎ－１であるかどうかを決定することを含む。ｉ＝Ｎ－１である場合、プロセス５００はステップｓ５１８に進み、他の場合、プロセス５００はステップｓ５１２に戻る。図５に示されているように、この実施形態では、シンタックスエレメントＳ３のデコーダ順序およびＶ［ｉ］値の導出は、最も低いレイヤ表現（たとえばｉ＝０）から２番目に高いレイヤ表現（たとえばｉ＝Ｎ－２）まで昇順で行われる。

Ｖ［ｉ］値のすべてが取得されると、レイヤ表現（たとえばレイヤ表現＝ｉ）の各々のためのレベル値Ｌ［ｉ］は、最も高いレイヤ表現（すなわち、ｉ＝Ｎ－１）から最も低いレイヤ表現（すなわち、ｉ＝０）までの単一のパスによって導出される。すなわち、ステップｓ５１８～ｓ５２８が実施される。

ステップｓ５１８は、ｉ＝Ｎ－２をセットすることを含む。

ステップｓ５２０は、対応するシンタックスエレメントＳ３の値が、対応するシンタックスエレメントＳ４がビットストリーム中に存在することを指定するかどうかを決定することを含む。（図５に示されている）一実施形態では、これは、Ｖ［ｉ］が１に等しいか否かを決定することを含む。この実施形態では、Ｖ［ｉ］が１に等しい場合、対応するシンタックスエレメントＳ４はビットストリーム中に存在し、プロセス５００はステップｓ５２２に進み、他の場合、対応するシンタックスエレメントＳ４はビットストリーム中に存在せず、プロセス５００はステップｓ５２４に進む。

ステップｓ５２２は、対応するＳ４シンタックスエレメントを復号し、Ｓ４からレイヤ表現のためのレベル値Ｌ［ｉ］を導出すること（たとえば、Ｌ［ｉ］を、復号された対応するＳ４シンタックスエレメントに等しくセットすること）を含む。

ステップｓ５２４は、レイヤ表現のためのレベル値Ｌ［ｉ］を最も近い、より高いレイヤ表現のためのレベル値に等しくセットすること（たとえば、Ｌ［ｉ］をＬ［ｉ＋１］に等しくセットすること）を含む。

ステップｓ５２６は、ｉ＝ｉ－１をセットすることを含む。また、ステップｓ５２８は、ｉが０よりも大きいかまたはそれに等しいかどうかを決定することを含む。ｉが０よりも大きくないかまたはそれに等しくない場合、プロセス５００は完了し、他の場合、プロセス５００はステップｓ５２０に戻る。

レイヤ表現の数（たとえばｉ）は、時間サブレイヤ表現の数であり得、レベル値Ｌ［ｉ］は、時間サブレイヤレベル値であり得る。

いくつかの実施形態では、プロセス５００のステップのうちの１つまたは複数（たとえば、ステップｓ５１０～ｓ５２８）は、デコーダ１０４がシンタックス構造ｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）を復号しているとき、デコーダ１０４によって実施される。復号ステップにおける一定値とシンタックステーブルとの名前は、表６において以下のようにシンタックス構造における名前にマッピングされ得る。

一実施形態では、ｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）は、表７において以下のように規定される。

表７を表５と比較すると、表７の行１６が表５の行１６とは異なる１つの事例がわかる。詳細には、表７の行１６では、変数ｉは（ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１－１）に初期化され、次いで、変数ｉが－１に達するまで減分されるが、表５の行１６では、変数ｉは０に初期化され、次いで、変数ｉがｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１に達するまで増分される。したがって、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｐｒｅｓｅｎｔ＿ｆｌａｇ［ｉ］とｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｐｒｅｓｅｎｔ＿ｆｌａｇ［ｉ－１］とが両方とも１にセットされる（すなわち、ビットストリームが、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］とｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ－１］の両方を含んでいる）と仮定すると、シンタックスエレメントｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］は、ビットストリーム中でシンタックスエレメントｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ－１］に先行する。

表７に示されているこの実施形態では、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］のセマンティクスは、以下の通りである。

ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］は、ｉに等しいＴｅｍｐｏｒａｌＩｄをもつサブレイヤ表現のためのレベルを示す。存在しないとき、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］の値は以下のように推論される。ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１］は、同じｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）構造のｇｅｎｅｒａｌ＿ｌｅｖｅｌ＿ｉｄｃに等しいと推論される、および、（ｉの値の降順で）両端値を含む、ｍａｘＮｕｍＳｕｂＬａｙｅｒｓＭｉｎｕｓ１－１から０までのｉについて、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ］は、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［ｉ＋１］に等しいと推論される。

別の実施形態では、ｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）は、表８において以下のように規定される。

表８に示されているこの実施形態では、（上記のシンタックステーブルにおいて「ｉ」で示された）ループインデックス変数は、０から開始し、最も高い値において終了し、すなわち昇順である。しかしながら、ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｐｒｅｓｅｎｔ＿ｆｌａｇ［］値の検査とｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｉｄｃ［］シンタックスエレメントのパースとは、インデックスの降順で行われる。したがって、この実施形態は、上記で開示された実施形態と等価であるが、代替のやり方で表現される。

別の実施形態では、例示的なシンタックステーブルは、ＶＶＣの現在のバージョンと比較して同じ（または変更なし）である。Ｓ１は、復号ステップにおける１つのシンタックスエレメントである。例示的なシンタックステーブルでは、Ｓ１は、それぞれ、ＶＰＳおよびＳＰＳ中でｖｐｓ＿ｐｔｌ＿ｍａｘ＿ｔｅｍｏｒａｌ＿ｉｄ［ｉ］またはｓｐｓ＿ｍａｘ＿ｓｕｂｌａｙｅｒｓ＿ｍｉｎｕｓ１である。値Ｎは、シンタックスエレメントＳ１の復号された値＋１に等しい。

Ｓ１は、ＶＰＳ中でｖｐｓ＿ｐｔｌ＿ｍａｘ＿ｔｅｍｐｏｒａｌ＿ｉｄ［ｉ］である

Ｓ１は、ＳＰＳ中でｓｐｓ＿ｍａｘ＿ｓｕｂｌａｙｅｒｓ＿ｍｉｎｕｓ１である

図６は、別の実施形態による、コード化ビデオビットストリームからＮ個の対応するレイヤ表現（たとえば、Ｎ個の対応する時間サブレイヤ表現）のための少なくともＮ個のレベル値を導出するためのプロセス６００を示すフローチャートである。プロセス６００は、プロセス５００と同様であるが、２つのループではなく単一のループを使用する。プロセス６００は、ステップｓ６０２において始まり得る。

ステップｓ６０２は、ビットストリームからシンタックスエレメントＳ１を復号し、Ｓ１からビットストリーム中に存在するレイヤ表現の数Ｎを導出することを含む（たとえば、Ｓ１は、ｖｐｓ＿ｐｔｌ＿ｍａｘ＿ｔｅｍｐｏｒａｌ＿ｉｄ［ｉ］またはｓｐｓ＿ｍａｘ＿ｓｕｂｌａｙｅｒｓ＿ｍｉｎｕｓ１であり得る）。

ステップｓ６０４は、ビットストリームからシンタックスエレメントＳ２を復号し、復号されたＳ２値から一般的なレベル値Ｇを導出することを含む。

ステップｓ６０６は、Ｌ［Ｎ－１］をＧにセットすることを含む。

Ｎが１に等しい場合、プロセス６００は完了され、他の場合、プロセス６００はステップｓ６１０に進む。

ステップｓ６１０は、変数ｉをＮ－２にセットすることを含む。ステップｓ６１０の後に、ステップｓ６１２～ステップｓ６２２は、ｉが－１に達するまで実施される。

ステップｓ６１２において、レイヤ表現ｉについて、シンタックスエレメントＳ３が、ビットストリームから復号され、値Ｖ［ｉ］が、復号された値から導出され、ここで、Ｖ［ｉ］は、シンタックスエレメントＳ４が、それぞれのレイヤ表現のためのレベル値を表すかどうか（すなわち、ｉ番目のレイヤ表現が、ビットストリーム中に存在するか否か）を決定する。

ステップｓ６１４は、対応するシンタックスエレメントＳ３の値が、対応するシンタックスエレメントＳ４がビットストリーム中に存在することを指定するかどうかを決定することを含む。（図６に示されている）一実施形態では、これは、Ｖ［ｉ］が１に等しいか否かを決定することを含む。この実施形態では、Ｖ［ｉ］が１に等しい場合、対応するシンタックスエレメントＳ４はビットストリーム中に存在し、プロセス６００はステップｓ６１６に進み、他の場合、対応するシンタックスエレメントＳ４はビットストリーム中に存在せず、プロセス６００はステップｓ６１８に進む。

ステップｓ６１６は、対応するＳ４シンタックスエレメントを復号し、Ｓ４からレイヤ表現のためのレベル値Ｌ［ｉ］を導出すること（たとえば、Ｌ［ｉ］を、復号された対応するＳ４シンタックスエレメントに等しくセットすること）を含む。

ステップｓ６１８は、レイヤ表現のためのレベル値Ｌ［ｉ］を最も近い、より高いレイヤ表現のためのレベル値に等しくセットすること（たとえば、Ｌ［ｉ］をＬ［ｉ＋１］に等しくセットすること）を含む。

ステップｓ６２０は、ｉ＝ｉ－１をセットすることを含む。また、ステップｓ６２２は、ｉが－１に等しいかどうかを決定することを含む。ｉが－１に等しい場合、プロセス６００は完了し、他の場合、プロセス６００はステップｓ６１２に戻る。

この実施形態では、ｐｒｏｆｉｌｅ＿ｔｉｅｒ＿ｌｅｖｅｌ（）は、表９において以下のように規定される。

表９が示すように、表５に示されている２つの「Ｆｏｒ」ループは、単一の「Ｆｏｒ」ループによって置き換えられる。

図８は、いくつかの実施形態による、デコーダ１０４および／またはエンコーダ１０２を実装するための装置８００のブロック図である。装置８００がデコーダを実装するとき、装置８００は「復号装置８００」と呼ばれることがあり、装置８００がエンコーダを実装するとき、装置８００は「エンコーディング装置８００」と呼ばれることがある。図８に示されているように、装置８００は、１つまたは複数のプロセッサ（Ｐ）８５５（たとえば、汎用マイクロプロセッサ、および／または、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）など、１つまたは複数の他のプロセッサなど）を含み得る処理回路（ＰＣ）８０２であって、そのプロセッサが、単一のハウジングにおいてまたは単一のデータセンタにおいて共同サイト式であり得るかあるいは地理的に分散され得る（すなわち、装置８００が分散コンピューティング装置であり得る）、処理回路（ＰＣ）８０２と、少なくとも１つのネットワークインターフェース８４８であって、装置８００が、ネットワークインターフェース８４８が（直接または間接的に）接続されるネットワーク１１０（たとえば、インターネットプロトコル（ＩＰ）ネットワーク）に接続された他のノードにデータを送信し、他のノードからデータを受信することを可能にするための送信機（Ｔｘ）８４５および受信機（Ｒｘ）８４７を備える（たとえば、ネットワークインターフェース８４８はネットワーク１１０に無線で接続され得、その場合、ネットワークインターフェース８４８はアンテナ構成に接続される）、少なくとも１つのネットワークインターフェース８４８と、１つまたは複数の不揮発性記憶デバイスおよび／または１つまたは複数の揮発性記憶デバイスを含み得る記憶ユニット（別名「データ記憶システム」）８０８とを備え得る。ＰＣ８０２がプログラマブルプロセッサを含む実施形態では、コンピュータプログラム製品（ＣＰＰ）８４１が提供され得る。ＣＰＰ８４１はコンピュータ可読媒体（ＣＲＭ）８４２を含み、ＣＲＭ８４２は、コンピュータ可読命令（ＣＲＩ）８４４を備えるコンピュータプログラム（ＣＰ）８４３を記憶する。ＣＲＭ８４２は、磁気媒体（たとえば、ハードディスク）、光媒体、メモリデバイス（たとえば、ランダムアクセスメモリ、フラッシュメモリ）など、非一時的コンピュータ可読媒体であり得る。いくつかの実施形態では、コンピュータプログラム８４３のＣＲＩ８４４は、ＰＣ８０２によって実行されたとき、ＣＲＩが、装置８００に、本明細書で説明されるステップ（たとえば、フローチャートを参照しながら本明細書で説明されるステップ）を実施させるように設定される。他の実施形態では、装置８００は、コードの必要なしに本明細書で説明されるステップを実施するように設定され得る。すなわち、たとえば、ＰＣ８０２は、単に１つまたは複数のＡＳＩＣからなり得る。したがって、本明細書で説明される実施形態の特徴は、ハードウェアおよび／またはソフトウェアで実装され得る。

様々な実施形態が本明細書で説明されたが、それらの実施形態は、限定ではなく、例として提示されたにすぎないことを理解されたい。したがって、本開示の広さおよび範囲は、上記で説明された例示的な実施形態のいずれによっても限定されるべきでない。その上、本明細書で別段に示されていない限り、またはコンテキストによって明確に否定されていない限り、上記で説明されたエレメントのそれらのすべての考えられる変形形態における任意の組合せが、本開示によって包含される。

さらに、上記で説明され、図面に示されたプロセスは、ステップのシーケンスとして示されたが、これは、説明のためにのみ行われた。したがって、いくつかのステップが追加され得、いくつかのステップが省略され得、ステップの順序が並べ替えられ得、いくつかのステップが並行して実施され得ることが企図される。

Claims

ビットストリームを処理するための方法（７００）であって、前記方法は、
値Ｎを決定すること（ｓ７０２）であって、Ｎが順序付きレイヤ表現の数を識別し、Ｎが、Ｎ個の前記順序付きレイヤ表現が、最も高いレイヤ表現と、２番目に高いレイヤ表現と、３番目に高いレイヤ表現とを備えるように、３よりも大きいかまたはそれに等しい、値Ｎを決定すること（ｓ７０２）と、
前記最も高いレイヤ表現のための値を決定すること（ｓ７０４）と、
前記最も高いレイヤ表現のための前記値を決定することの後におよび前記３番目に高いレイヤ表現のための値を決定することの前に、前記２番目に高いレイヤ表現のための値を決定すること（ｓ７０６）と、
前記２番目に高いレイヤ表現のための前記値を決定することの後に、前記３番目に高いレイヤ表現のための値を決定すること（ｓ７０８）と
を含む、方法（７００）。
前記２番目に高いレイヤ表現のための前記値を決定することは、
前記ビットストリームが、前記２番目に高いレイヤ表現に関連する第１のあるシンタックスエレメントを含んでいるかどうかを決定することと、
前記ビットストリームが、前記２番目に高いレイヤ表現に関連する前記第１のあるシンタックスエレメントを含んでいる場合、前記２番目に高いレイヤ表現に関連する前記第１のあるシンタックスエレメントから値を導出し、前記２番目に高いレイヤ表現のための前記値が、前記第１のあるシンタックスエレメントから導出された前記値であると決定し、他の場合、前記２番目に高いレイヤ表現のための前記値が、前記最も高いレイヤ表現のための前記値であると決定することと
を含む、請求項１に記載の方法。
前記３番目に高いレイヤ表現のための前記値を決定することは、
前記ビットストリームが、前記３番目に高いレイヤ表現に関連する第２のあるシンタックスエレメントを含んでいるかどうかを決定することと、
前記ビットストリームが、前記３番目に高いレイヤ表現に関連する前記第２のあるシンタックスエレメントを含んでいる場合、前記３番目に高いレイヤ表現に関連する前記第２のあるシンタックスエレメントから値を導出し、前記３番目に高いレイヤ表現のための前記値が、前記第２のあるシンタックスエレメントから導出された前記値であると決定し、他の場合、前記３番目に高いレイヤ表現のための前記値が、前記２番目に高いレイヤ表現のための前記値または前記最も高いレイヤ表現のための前記値であると決定することと
を含む、請求項２に記載の方法。
前記ビットストリームが、前記２番目に高いレイヤ表現に関連する前記第１のあるシンタックスエレメントと前記３番目に高いレイヤ表現に関連する前記第２のあるシンタックスエレメントの両方を含んでいる場合、前記ビットストリーム中で、前記２番目に高いレイヤ表現に関連する前記第１のあるシンタックスエレメントが、前記３番目に高いレイヤ表現に関連する前記第２のあるシンタックスエレメントに先行する、請求項３に記載の方法。
前記方法が、復号された値を作り出すために前記ビットストリームからシンタックスエレメントを復号することと、変数Ｖ２を前記復号された値に等しくセットすることとをさらに含み、
前記ビットストリームが、前記２番目に高いレイヤ表現に関連する前記第１のあるシンタックスエレメントを含んでいるかどうかを決定することは、Ｖ２が所定の値に等しいかどうかを決定することを含む、
請求項２から４のいずれか一項に記載の方法。
前記方法が、復号された値を作り出すために前記ビットストリームからシンタックスエレメントを復号することと、変数Ｖ３を前記復号された値に等しくセットすることとをさらに含み、
前記ビットストリームが、前記３番目に高いレイヤ表現に関連する前記第２のあるシンタックスエレメントを含んでいるかどうかを決定することは、Ｖ３が所定の値に等しいかどうかを決定することを含む、
請求項２から５のいずれか一項に記載の方法。
前記変数Ｖ２をセットするために使用される前記シンタックスエレメントおよび／または前記変数Ｖ３をセットするために使用される前記シンタックスエレメントが、ｐｔｌ＿ｓｕｂｌａｙｅｒ＿ｌｅｖｅｌ＿ｐｒｅｓｅｎｔ＿ｆｌａｇ［ｉ］である、請求項５または６に記載の方法。
Ｎを決定することが、前記ビットストリーム中に含まれるシンタックスエレメントに基づいてＮを決定することを含む、請求項１から７のいずれか一項に記載の方法。
Ｎを決定することが、
前記ビットストリーム中に含まれるビデオパラメータセット（ＶＰＳ）中に含まれるシンタックスエレメントに基づいてＮを決定すること、または
前記ビットストリーム中に含まれるシーケンスパラメータセット（ＳＰＳ）中に含まれるシンタックスエレメントに基づいてＮを決定すること
を含む、請求項１から８のいずれか一項に記載の方法。
Ｎを決定することが、プロファイル、ティアおよびレベル（ＰＴＬ）構造のための最大時間ＩＤを指定するシンタックスエレメント、またはサブレイヤの最大数を決定するために使用されるシンタックスエレメントに基づく、請求項８または９に記載の方法。
前記最も高いレイヤ表現のための値を決定することが、前記ビットストリーム中に含まれるパラメータセット中に含まれるシンタックスエレメントから、前記最も高いレイヤ表現のための前記値を導出することを含む、請求項１から１０のいずれか一項に記載の方法。
前記パラメータセットが、シーケンスパラメータセットまたはビデオパラメータセットである、請求項１１に記載の方法。
各レイヤ表現のための各値がレベル値である、請求項１から１２のいずれか一項に記載の方法。
レイヤ表現が時間サブレイヤ表現である、請求項１から１３のいずれか一項に記載の方法。
前記最も高いレイヤ表現に関連する第１の変数を前記最も高いレイヤ表現のために決定された前記値に等しくセットすること（ｓ７１０）と、
前記２番目に高いレイヤ表現に関連する第２の変数を前記２番目に高いレイヤ表現のために決定された前記値に等しくセットすること（ｓ７１２）と、
前記３番目に高いレイヤ表現に関連する第３の変数を前記３番目に高いレイヤ表現のために決定された前記値に等しくセットすること（ｓ７１４）と
をさらに含む、請求項１から１４のいずれか一項に記載の方法。
処理回路（８０２）によって実行されたとき、前記処理回路（８０２）に、請求項１から１５のいずれか一項に記載の方法を実施させる命令（８４４）を備える、コンピュータプログラム（８４３）。
請求項１６に記載のコンピュータプログラムを含んでいるキャリアであって、前記キャリアが、電子信号、光信号、無線信号、およびコンピュータ可読記憶媒体（８４２）のうちの１つである、キャリア。
請求項１から１５のいずれか一項に記載の方法を実施するように適応された、装置（８００）。
装置（８００）であって、前記装置が、
処理回路（８０２）と、
メモリ（８４２）と
を備え、前記メモリが、前記処理回路によって実行可能な命令（８４４）を含んでおり、それにより、前記装置が、請求項１から１５のいずれか一項に記載の方法を実施するように動作可能である、装置（８００）。