JP2023528425A - 高効率マイクロledディスプレイ用のスペーサledアーキテクチャ - Google Patents

高効率マイクロledディスプレイ用のスペーサledアーキテクチャ Download PDF

Info

Publication number
JP2023528425A
JP2023528425A JP2022574274A JP2022574274A JP2023528425A JP 2023528425 A JP2023528425 A JP 2023528425A JP 2022574274 A JP2022574274 A JP 2022574274A JP 2022574274 A JP2022574274 A JP 2022574274A JP 2023528425 A JP2023528425 A JP 2023528425A
Authority
JP
Japan
Prior art keywords
mesa
transparent conductive
layer
conductive material
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022574274A
Other languages
English (en)
Inventor
ピノス,アンドレア
タン,ウェイシン
メゾウアリ,サミル
ライル ホワイトマン,ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2023528425A publication Critical patent/JP2023528425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

光学デバイスを形成する方法であって、メサを形成するステップであって、メサが、電流にさらされたときにメサの第1の発光面から光を放出するように構成された活性層を備え、メサが、発光面の反対側の第2の面と、実質的に垂直な側壁とをさらに備える、ステップと、メサ側壁にスペーサを形成するステップであって、スペーサが、第1の電気絶縁性の透光性材料から形成され、メサ側壁に面する内面と、反対側の外面とを有する、ステップと、メサの発光面に透明導電性酸化物の第1の層を堆積するステップであって、透明導電性酸化物が、メサの第2の表面に面する内面と、反対側の外面とを有する、ステップと、透明導電性酸化物及びスペーサの外面を覆って反射性導電性材料の層を堆積するステップとを含む方法。

Description

本発明は、発光デバイスのアレイ、及び発光デバイスのアレイを形成する方法に関する。排他的にではないが特に、本発明は、光抽出が最適化された発光デバイスに関する。
発光ダイオード(LED)デバイスは、幅広い用途に効率的な光源を提供することが知られている。より小型のLED(より小さい発光表面積を有する)の製造、及びアレイへの異なる波長のLEDエミッタの集積化と共に、LED光の生成効率及び抽出の向上により、特にディスプレイ技術において多くの用途で高品質のカラーアレイの提供がもたらされている。
スマートウォッチやモバイルデバイスなど、拡張現実、複合現実、仮想現実、及び直視型ディスプレイを含む様々な用途で使用するためのマイクロLEDディスプレイのために、いくつかのディスプレイ技術が考えられて使用されている。デジタルマイクロミラー(DMD)や液晶オンシリコン(LCoS)などの技術は、反射技術に基づいており、外部光源を使用して赤色、緑色、青色の光子を時系列モードで生成し、ピクセルが光を光学素子から逸らして(DMD)又は光を吸収して(LCoS)、ピクセルの明るさを調整して画像を形成する。液晶ディスプレイ(LCD)は通常、バックライト、アドレス指定可能なバックプレーン上のLCDパネル、及びカラーフィルタを使用して画像を生成する。バックプレーンは、個々のピクセルのオンとオフを切り替え、ビデオの各フレームごとに個々のピクセルの明るさを調整するために必要である。有機発光ダイオード(OLED)やアクティブマトリックスOLED(AMOLED)、最近ではマイクロLEDなどの発光ディスプレイ技術の使用がますます増えている。これは、そのような技術が、非テザーマイクロディスプレイ用途に関するより低い電力消費、及びより高い画像コントラストを提供するからである。特にマイクロLEDは、マイクロOLED及びAMOLEDディスプレイよりも高い効率及び高い信頼性を提供する。
本明細書で述べる本発明は、内部量子効率(IQE)及び光抽出効率(LEE)を改良して効率及び明るさの性能指数を改良する技術を組み合わせた、高効率マイクロLEDアレイを作成するための方法に関する。
光抽出効率を高めるように設計された構造は、LED業界ではよく知られており、多重量子井戸(MQW)で生成された光子を発光面に向けるための疑似放物面形状のメサの使用を含む。
そのような形状を有するメサを作製するために使用される技法は、反応性イオンエッチング(RIE)や誘導結合エッチング(ICP)などの技法を含む。そのようなエッチング技法では、RFと、高電圧(DCバイアス)と、しばしばフリーラジカルを含む反応性ガスとを備える高エネルギープラズマを使用して、半導体材料を選択的にエッチングする。フィーチャは、感光性材料を使用するフォトリソグラフィプロセスを使用して画定され、エッチングプロセスを受ける領域とエッチングされずに残る領域とを画定する。メサの正確な形状は、パターンを画定するために使用される感光性材料のプロファイルによって、並びにエッチング圧力、電力、ガス流、及びガス種によって制御することができる。
これは製造プロセスを複雑にするだけでなく、このエッチングプロセスによりメサの縁部が損傷されることがあり、これはマイクロLEDのIQEに影響を及ぼす。
図1に示されるように、DCバイアス及びプラズマ密度が増加するにつれて、フィーチャの縁部への損傷が大きくなり、結晶損傷、窒素空孔、及びダングリングボンドによって形成される表面漏れ経路をもたらす。ドライエッチングは、表面での高エネルギーイオン衝撃により、多くの結晶欠陥を生成する。ダングリングボンドは酸化されやすく、結晶損傷は、エネルギーバンドに多くの欠陥準位を生成し、欠陥準位は、表面でのキャリア再結合中心として作用して非放射再結合をもたらす。
表面再結合速度(非放射再結合速度)は、バルクMQWでの放射再結合速度よりも速く、したがって、小型のマイクロLEDは、表面再結合及びその結果生じるIQEの低下の影響を受けやすい。
図2に示されるように、メサエッチング中に引き起こされた損傷によって、より小さいマイクロLED寸法での効率低下が広く報告されている。外部量子効率(EQE)は、IQE(生成された光子の数と電子の数の比の積である。この傾向を促すメカニズムは、マイクロLEDの周囲長と面積の比である。マイクロLEDのサイズが減少するにつれて、側壁の面積がMQWの面積に対して増加し、したがって、マイクロLEDの縁部での表面漏れ経路が、非放射再結合の増加を引き起こす。
拡張現実に使用されるマイクロLEDディスプレイ、及びヘッドマウントディスプレイは、1A/cm2~10A/cm2の電流密度で動作する。これは、大型のLEDに比べて、小型のLEDの効率が20分の1に低下することを示唆し得る。
マイクロLEDの効率は、図3に示されるように、メサエッチングによって引き起こされた損傷を修復することによって大幅に高めることができる。通常、最適化された損傷修復レジームを実行することによって、EQEを10倍高めることができる。ピークEQEは損傷修復後に増加し、ピークEQEは、より低い電流密度で発生し、したがって、通常の動作条件では10倍の効率向上を得ることができる。しかし、図4に示されるように、メサエッチングによって損傷された半導体材料を修復プロセスが除去するので、そのようなレジームは、高いLEEに最適化されたメサ形状の維持とは相容れない。
上述した問題の少なくともいくつかを軽減するために、添付の特許請求の範囲によれば、1つ又は複数の光学デバイスを形成する方法が提供される。さらに、添付の特許請求の範囲によれば、光学デバイスが提供される。
本発明の第1の態様では、光学デバイスを形成する方法であって、メサを形成するステップであって、メサが、電流にさらされたときにメサの第1の発光面から光を放出するように構成された活性層を備え、メサが、発光面の反対側の第2の面と、実質的に垂直な側壁とをさらに備える、ステップと、メサ側壁にスペーサを形成するステップであって、スペーサが、第1の電気絶縁性の透光性材料から形成され、メサ側壁に面する内面と、反対側の外面とを有する、ステップと、メサの発光面に透明導電性材料の第1の層を堆積するステップであって、透明導電性材料が、メサの第2の表面に面する内面と、反対側の外面とを有する、ステップと、透明導電性材料及びスペーサの外面を覆って反射性導電性材料の層を堆積するステップとを含む方法が提供される。
有利には、スペーサ及び透明導電性材料は、メサの活性層からの光抽出を向上させるための光学構成要素として機能し、反射性導電性材料は、光抽出をさらに向上させるための最外ミラー層として機能する。
好ましくは、透明導電性材料の第1の層の外面は、実質的に凸形である。
好ましくは、透明導電性材料の第2の層は、メサの発光面に形成される。
好ましくは、透明導電性材料は、透明導電性酸化物である。さらに好ましくは、透明導電性材料は、酸化インジウムスズである。
好ましくは、スペーサの外面が、内面に対して角度を付けられている。
好ましくは、スペーサの外面が、疑似放物面プロファイルを有する。放物面形状は、放出された光子をデバイスの発光面に向けるように作用し、それらの光子は、臨界角未満の入射角で面に入射し、それにより、高い効率で光子を空気中に抽出できるようにする。
好ましくは、スペーサの外面は、ベジェ係数0.5を有する2つの制御点を有するベジェ曲線に近似するプロファイルを有する。これは、最大の光抽出を提供することが判明している。
好ましくは、スペーサは、窒化ケイ素、酸化ケイ素、又は酸化スズから形成される。
好ましくは、発光構造は、粗面化された側壁を有する。これは、輝度の均一性を改良し、光抽出をさらに向上させることが判明している。
好ましくは、本発明による方法は、第2の電気絶縁性の透光性材料をスペーサそれぞれの外面に堆積するステップであって、第2の電気絶縁性の透光性材料が、第1の電気絶縁性の透光性材料の屈折率とは異なる屈折率を有するステップをさらに含む。これは、段階的な屈折率を有する材料の使用を可能にし、したがって、放出された光子を、より良く発光面に向けることができる。
好ましくは、第1の材料の屈折率は、第2の材料の屈折率よりも大きい。
好ましくは、メサの活性層は、nドープされたnクラッド層とpドープされたpクラッド層との間にある。
好ましくは、透明導電性酸化物の第1の層及び反射性導電性材料を介してpクラッド層への第1の電気接点が形成され、透明導電性酸化物の第2の層を介してnクラッド層への第2の電気接点が形成される。
本発明の第2の態様では、上述した方法ステップに従って製造された光学デバイスが提供される。
本発明のさらなる態様は、本明細書及び添付の特許請求の範囲から明らかになろう。
本発明の実施形態の詳細な説明を、単に例として、図面を参照して述べる。
図1は、プラズマ出力及びDCバイアスの増加に伴うInGaN材料への結晶損傷を示す図である。 図2は、A1(256μm)からA9(1μm)に縮小されるマイクロLEDサイズに関して、外部量子効率(EQE)と電流密度との関係を示す図である。 図3は、メサ損傷低減及び修復を行った場合と行わなかった場合のマイクロLEDのEQEを示す図である。 図4は、損傷修復プロセスの前(a)及び後(b)の、エッチングされたメサの断面を示す図である。 図5は、光デバイスに関するモノリシック製造プロセスの段階を示す図である。 図6は、光デバイスに関するモノリシック製造プロセスの段階を示す図である。 図7は、光デバイスに関するモノリシック製造プロセスの段階を示す図である。 図8は、光デバイスに関するモノリシック製造プロセスの段階を示す図である。 図9は、光デバイスに関するモノリシック製造プロセスの段階を示す図である。 図10は、光デバイスに関するモノリシック製造プロセスの段階を示す図である。 図11-13は、本発明の一態様による光学デバイスを示す図である。 図12は、2つの異なるスペーサ材料を使用する実施形態を示す図である。 図13は、粗面化されたメサ側壁を有する実施形態を示す図である。 図14は、曲率半径R及びベジェ係数Bに対する光抽出効率(LEE)の変化を示す図である。 図15は、曲率半径R及びベジェ係数Bに対するF/2投影レンズの結合効率の変化を示す図である。 図16は、光学デバイスが正方形(a)、円形(b)、三角形(c)、及び五角形(d)の断面を有する実施形態を示す図である。
図5(a)は、製造プロセスでの予備段階を示し、この予備段階において、基板100、nクラッド層110、活性層120、及びpクラッド層130を有するエピタキシャルシリコンウェハが準備される。一実施形態では、活性層は、活性層120にわたって電流が印加されるときに光を放出する1つ又は複数の量子井戸を含む。一実施形態では、nクラッド層110及びpクラッド層130は、それぞれnドープ及びpドープ窒化ガリウムから形成される。特定の実施形態では、pクラッド層130と活性層120との間に電子遮断層が位置する。さらなる実施形態では、1つ又は複数のバッファ層が含まれる。
シリコンウェハ上に成長させるものとして述べるが、任意の適切な基板を使用することができることを当業者は理解されよう。一実施形態では、サファイア基板が採用される。さらなる実施形態では、基板と、後で成長させる層、例えば窒化アルミニウムバッファ層との間の格子不整合を考慮に入れるために、追加又は代替の介在層が使用される。同様に、本明細書で述べるようなメサのアレイが得られるという前提で、代替又は追加のエッチング技法を利用することができる。
図5(b)に示される段階で、フォトリソグラフィ及びそれに続く反応性イオンエッチング(RIE)又は誘導結合プラズマ(ICP)エッチングプロセスによって、各サブピクセルに1つずつの複数の開口部が、pクラッド130、nクラッド110、及び活性層120に形成される。これにより、概して傾斜した側壁を有するメサのアレイが生成され、各メサが個々の発光構造150となる。一実施形態では、エッチングは、疑似放物面形状の側壁を提供するように調整される。
エッチングプロセスにより、メサの側壁は、損傷した結晶構造を含み、これは表面漏れ経路をもたらす。損傷した結晶構造を修復するために修復プロセスが施され、修復プロセスにより、損傷した材料が除去されて、ダングリングボンド及び窒素空孔が減少した高品質の結晶構造が得られる。一実施形態では、これは、水酸化カリウムウェットエッチングによって実現される。代替実施形態では、修復プロセスは、水酸化テトラメチルアンモニウムを使用するウェットエッチングを含む。したがって、開口部の側壁プロファイルは、傾斜又は成形された状態から垂直に変えられる(図4参照)。
任意選択で、側壁の表面粗さは、さらなるドライエッチングを実施することによって、又は適切なレジストプロファイルを有するフォトリソグラフィレジストを使用することによって調整することができる。有利には、実質的に垂直であるが粗面化された側壁は、輝度の均一性を改良し、光学デバイスからの光抽出を向上させることが判明している。
図6(a)に示される段階で、二酸化ケイ素のコンフォーマルコーティングが堆積され、得られた膜がRIEエッチングを使用してエッチバックされて、均一な疑似放物面スペーサ200が形成される。代替実施形態では、スペーサ材料として、窒化ケイ素、酸化チタン、又は任意の他の誘電体材料のうちの1つが使用される。任意の適切に高い屈折率の非導電性材料を使用することができることを当業者は認識されよう。スペーサの目的は、活性層120からの光抽出を向上させるための光学構成要素として機能することである。図6(a)で見ることができるように、エッチングによって露出されたnクラッド層110の部分もスペーサ材料で被覆される。
図6(b)に示される段階で、第1の透明導電性材料250が、既知のプロセスによって各メサの露出したpクラッド層に堆積され、それにより、各発光構造150への個々のp接点が形成される。一実施形態では、第1の透明導電性材料は、酸化インジウムスズ(ITO)などの透明導電性酸化物250であるが、任意の適切な透明性及び導電性を有する材料を使用することができることを当業者は理解されよう。
図7(a)に示される段階で、第1の透明導電性酸化物250は、各発光構造150に凸レンズを生成するように成形される。一実施形態では、これは、第1の透明導電性酸化物250の表面にフォトレジスト材料をパターン形成し、フォトレジストを熱又は適切な溶媒でリフローさせてフォトレジストを半球状の液滴として形成し、エッチング(例えば、反応性イオンエッチング)を施し、それにより、酸化物250とフォトレジストとのエッチング選択性(すなわちエッチングレート)の差により透明導電性酸化物250に凸形プロファイルを提供することによって実現される。
図7(b)に示される段階で、反射性導電性材料300が構造全体を覆って堆積され、化学機械研磨プロセスが施されて、平坦な最外面を保証する。一実施形態では、反射性導電性材料300はアルミニウムであるが、任意の適切な材料を使用することができることを当業者は認識されよう。一実施形態では、スペーサ200と反射性導電性材料300との界面は、光の拡散を防ぐために、Ra<50nm、最も好ましくはRa<10nmの表面粗さを有する。そうしないと、光の拡散が光抽出効率を低下させることになる。
図8(a)に示される段階で、各発光構造150をその隣接する発光構造から電気的に絶縁するために、既知の手段によって、各メサ間の反射性導電性材料300に一連のチャネルがエッチングされる。反射性導電性材料300の表面を覆って二酸化ケイ素の層350が塗布され、チャネルを充填する。二酸化ケイ素が好ましいが、任意の電気絶縁材料を使用することができることを当業者は認識されよう。
図8(b)に示される段階で、二酸化ケイ素層350を通り、下層の反射性導電性材料
300まで窓が形成される。続いて、窓はボンディング金属360で充填され、反射性導電性材料300を介する第1の透明導電性酸化物250のp接点への電気的接続が可能になる。
図9(a)に示される段階で、交互の金属領域410と酸化物領域420とからなる最上層を有する相補型金属酸化物半導体(CMOS)バックプレーンウェハ400が準備される。この構造は、既知の手段によって形成される。金属領域410は、ボンディング金属360の部分と位置合わせされ、ウェハは、当業者に知られているプロセスによって一体に固定される。次いで、図9(b)に示されるように、既知の手段(ウェット又はドライエッチングなど)によって、上層の基板100が除去される。
図10によれば、透明導電性酸化物500の第2の層が、新たに露出されたnクラッド層110に塗布される。一実施形態では、この透明導電性酸化物として、酸化インジウムスズが使用される。
光抽出効率をさらに高めるために、透明導電性酸化物500の屈折率は、透明導電性酸化物の多孔率の変更によって変えることができる。ITOなどの透明導電性酸化物の多孔率を変えるための1つの既知の方法は、電子ビーム蒸着を使用する斜角堆積である。蒸気流堆積に対する堆積表面の角度を変えることによって、堆積後の材料によって投影される影の量を制御することができ、それにより、形成後の層の多孔率を制御することができる。ITOに関する斜角堆積のさらなる説明は、少なくともLight-Extraction Enhancement of GaInN Light Emitting Diodes by Graded-Refractive-Index Indium Tin Oxide Anti-Reflection Contact”,Jong Kyu Kim et.al.,Advanced Materials,0000,00,1-5で見ることができる。
図11は、単一の発光構造150及び周囲の材料によって形成される光学デバイスを示す。図示されるように、発光構造150は、電流にさらされたときに光を放出するように構成された活性層120を有する。活性層120は、nドープ窒化ガリウムなどのnクラッド層110と、pドープ窒化ガリウムなどのpクラッド層130との間に挟まれる。一実施形態では、活性層120は、多重量子井戸を含む。さらなる実施形態では、代替及び/又は追加の層を有する代替の層構造が使用される。上述したように動作するという前提で、任意の数の可能な発光構造を使用することができることを当業者は理解されよう。特定の実施形態では、発光構造は、pクラッド層130と活性層120との間に位置する電子遮断層を含む。さらなる実施形態では、発光構造150は、1つ又は複数のバッファ層を含む。発光構造150は、上部発光面155と、実質的に垂直な側壁とを有する。図13は、粗面化された側壁を有する実施形態を示し、粗面化された側壁は、特にスペーサ材料と発光構造150の材料との屈折率に有意な差があるときに、輝度の均一性を改良し、光抽出を向上させることが判明している。図示されるように、凸レンズの形での第1の透明導電性酸化物250の形で、pクラッド層130と接触してp接点が提供される。したがって、第1の透明導電性酸化物250は、発光構造150への第1の電気接点を形成し、第2の透明導電性酸化物層500を介して、各発光構造150のn接点層への第2の共通の電気接点が形成される。
発光構造の側壁に、二酸化ケイ素から形成され、屈折率nを有するそれぞれの疑似放物面スペーサ200が接触している。代替実施形態では、スペーサは、窒化ケイ素又は酸化チタンから形成される。図示される実施形態では、スペーサは疑似放物面プロファイルを有するが、側面は、2つの制御点及び係数Bを有するベジェ曲線の範囲によって記述される任意の適切なプロファイルを有することができる。ここで、Bは、0.1、0.5、
0.2及び0.05のうちの1つである。好ましい実施形態では、ベジェ係数は0.5であり、メサ側壁から外方向に角度を付けられた、ほぼ真っ直ぐな側面を有するスペーサをもたらす。
図12は、スペーサ200が、それぞれ屈折率n及びnを有する内側部分200a及び外側部分200bから形成される実施形態を示す。好ましい実施形態では、n>nであり、これは、内側スペーサ材料として窒化ケイ素を使用し、第2のスペーサ材料として酸化アルミニウムを使用することによって実現することができる。さらなる実施形態では、追加のスペーサ層を、発光構造150の側壁から離れるにつれて減少する屈折率で使用することができる(すなわち、n>n>n)。概略的な図12では2つの別個のスペーサとして示されているが、スペーサは、実際には、図16に示される断面図に示されるように連続層として形成することができ、発光構造150は、それらの用途に応じて任意の好ましい断面を有する。
図示されていないが、反射性導電性材料300は、スペーサ200及び透明導電性酸化物250の外面を被覆し、それにより、nクラッド層110への電気的接点が形成される。
これも図示されていないが、発光構造150の発光面155は、透明導電性酸化物500の第2の層によって覆われる。一実施形態では、光抽出フィーチャは、下層の各発光構造150の上に凸レンズの形で提供される。特定の実施形態では、光抽出フィーチャは、透明導電性酸化物自体にパターン形成される。代替実施形態では、光抽出フィーチャは、樹脂などの適切な透明材料から形成される別個の層によって提供される。
使用時、第2の透明導電性酸化物500によって形成される共通電極と、第1の透明導電性酸化物250によって提供されるp接点とを介して、発光構造に電流が印加され、反射性導電性材料300は、電流拡散層としてさらに動作する。活性層120によって放出された光は、直接的に、又はi)スペーサ200での反射及び/又は屈折によって、ii)スペーサ200を覆う反射性導電性材料300と第1の透明導電性酸化物250(それ自体が凸レンズとして機能する)との界面での反射によって、又はiv)上記の組合せを含む構造内での多重反射によって、発光面155に向けられる。したがって、スペーサ200、第1の透明導電性酸化物250、及び反射性導電性材料300は、光を透過させるために臨界角度範囲内で発光面155に入射する光の比率を増加させるように配置される。
第1の透明導電性酸化物250によって提供される凸レンズの曲率半径、及びメサの深さの関数としての光抽出及び結合効率の光学シミュレーションに基づいて研究が行われる。
第1の透明導電性酸化物250によって提供される凸レンズの曲率半径とメサの深さとの両方に対する光抽出効率が図14に示されており、窒化ケイ素スペーサと、第1の透明導電性材料250としての酸化インジウムスズとを有する発光構造150について3μmピッチのLEDを仮定している。窒化ケイ素は、特に屈折率が高く(波長450nmで2.05)、且つ半導体産業で一般的な材料であるという理由により使用される。
図14は、メサの深さが1μm~1.3μmの間であり、第1の透明導電性酸化物250によって提供される凸レンズの曲率半径が1.5μmよりも大きいときに、最適な光抽出が実現されることを示す。
したがって、本発明によるマイクロLEDアレイデバイスは、仮想及び拡張現実システ
ムに特に適しており、本デバイスが投影レンズシステムに結合されて、眼によって知覚される仮想画像を生成する。通常、投影は、F値1.5~4を有する。本開示では、F値2(F/2)の投影レンズを使用し、光線追跡シミュレーションを実施した。F/2投影レンズは、約±14度の受光角を有し、したがって、この角度範囲外に放出された光は結像光路に結合されず、したがってシステム内で望ましくない迷光となる。
図15は、そのようなシステム(F/2)の結合効率を示し、ここで、メサの深さが約1.2μmであり、第1の透明導電性酸化物250によって提供される凸レンズの曲率半径が1.1μmであるときに最大結合効率が実現され、LEDピッチ(すなわち隣接する発光構造150間の間隔)は3μmである。

Claims (22)

  1. 光学デバイスを形成する方法であって、
    メサを形成するステップであって、前記メサが、電流にさらされたときに前記メサの第1の発光面から光を放出するように構成された活性層を備え、前記メサが、前記第1の発光面の反対側の第2の面と、実質的に垂直な側壁とをさらに備える、ステップと、
    前記メサ側壁にスペーサを形成するステップであって、前記スペーサが、第1の電気絶縁性の透光性材料から形成され、前記メサ側壁に面する内面と、反対側の外面とを有する、ステップと、
    前記メサの前記発光面に透明導電性材料の第1の層を堆積するステップであって、前記透明導電性材料が、前記メサの前記第2の表面に面する内面と、反対側の外面とを有する、ステップと、
    前記透明導電性材料及び前記スペーサの外面を覆って反射性導電性材料の層を堆積するステップと
    を含む方法。
  2. 透明導電性材料の前記第1の層の前記外面が実質的に凸形である、請求項1に記載の方法。
  3. 透明導電性材料の前記第1の層の前記外面が、1~1.5μmの曲率半径を有する、請求項2に記載の方法。
  4. 透明導電性材料の第2の層が、前記メサの前記第1の発光面に形成される、請求項1~3のいずれか一項に記載の方法。
  5. 前記透明導電性材料が、透明導電性酸化物である、請求項1~4のいずれか一項に記載の方法。
  6. 前記透明導電性酸化物が、酸化インジウムスズである、請求項5に記載の方法。
  7. 前記スペーサの前記外面が、前記内面に対して角度を付けられている、請求項1~6のいずれか一項に記載の方法。
  8. 前記スペーサの前記外面が、疑似放物面プロファイルを有する、請求項7に記載の方法。
  9. 前記スペーサの前記外面が、ベジェ係数0.5を有する2つの制御点を有するベジェ曲線に近似するプロファイルを有する、請求項7に記載の方法。
  10. 前記スペーサが、窒化ケイ素、酸化ケイ素、又は酸化スズのうちの少なくとも1つから形成される、請求項1~9のいずれか一項に記載の方法。
  11. 第2の電気絶縁性の透光性材料を前記スペーサそれぞれの前記外面に堆積するステップであって、前記第2の電気絶縁性の透光性材料が、前記第1の電気絶縁性の透光性材料の屈折率とは異なる屈折率を有するステップをさらに含む、請求項1~10のいずれか一項に記載の方法。
  12. 前記第1の材料の前記屈折率が、前記第2の材料の前記屈折率よりも大きい、請求項11に記載の方法。
  13. 前記メサの前記側壁が、前記スペーサの前記形成の前に粗面化される、請求項1~12のいずれか一項に記載の方法。
  14. 前記メサの前記活性層が、nドープされたnクラッド層とpドープされたpクラッド層との間にある、請求項1~13のいずれか一項に記載の方法。
  15. 透明導電性酸化物の前記第1の層及び前記反射性導電性材料を介して前記pクラッド層への第1の電気接点が形成され、透明導電性酸化物の前記第2の層を介して前記nクラッド層への第2の電気接点が形成される、請求項4に従属する請求項14に記載の方法。
  16. 請求項1~15のいずれか一項に記載の方法に従って製造された光学デバイスのアレイ。
  17. 第1の発光面、反対側の第2の面、及び実質的に垂直な側壁を有する発光構造であって、前記第1の発光構造が活性層をさらに備え、前記活性層が、デバイスに電流が印加されたときに光を放出するように構成される、発光構造と、
    前記発光構造の前記側壁に面する内面、及び反対側の外面を有する、電気絶縁性の透光性スペーサ材料と、
    前記発光構造の前記第2の表面に面する内面、及び反対側の外面を有する透明導電性材料と、
    前記スペーサ層及び前記透明導電性層の前記外面に配設された反射性導電性材料と、
    を備える光学デバイスであって、
    前記スペーサ材料、透明導電性材料、及び反射性導電性材料が、前記活性層からの光抽出を向上させるように構成される、
    光学デバイス。
  18. 前記透明導電性材料の前記外面が凸形である、請求項17に記載の光学デバイス。
  19. 前記透明導電性材料の前記外面が、1~1.5μmの間の曲率半径を有する、請求項17に記載の光学デバイス。
  20. 前記スペーサの前記外面が、前記内面に対して角度を付けられている、請求項17~19のいずれか一項に記載の光学デバイス。
  21. 前記スペーサの前記外面が、擬似放物面プロファイルを有する、請求項20に記載の光学デバイス。
  22. 前記スペーサの前記外面が、ベジェ係数0.5を有する2つの制御点を有するベジェ曲線に近似するプロファイルを有する、請求項21に記載の光学デバイス。
JP2022574274A 2020-06-03 2021-05-28 高効率マイクロledディスプレイ用のスペーサledアーキテクチャ Pending JP2023528425A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2008333.3 2020-06-03
GB2008333.3A GB2595685A (en) 2020-06-03 2020-06-03 Spacer LED architecture for high efficiency micro LED displays
PCT/GB2021/051329 WO2021245387A1 (en) 2020-06-03 2021-05-28 Spacer led architecture for high efficiency micro led displays

Publications (1)

Publication Number Publication Date
JP2023528425A true JP2023528425A (ja) 2023-07-04

Family

ID=71526349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022574274A Pending JP2023528425A (ja) 2020-06-03 2021-05-28 高効率マイクロledディスプレイ用のスペーサledアーキテクチャ

Country Status (8)

Country Link
US (1) US20230125929A1 (ja)
EP (1) EP4162537A1 (ja)
JP (1) JP2023528425A (ja)
KR (1) KR20230019832A (ja)
CN (1) CN115917768A (ja)
GB (1) GB2595685A (ja)
TW (1) TW202205660A (ja)
WO (1) WO2021245387A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973259B1 (ko) * 2008-02-22 2010-08-02 한국산업기술대학교산학협력단 측부 반사판을 갖는 수직구조 질화갈륨계 led 소자 및그 제조방법
WO2010074288A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 高電圧駆動の発光ダイオードモジュール
GB201202222D0 (en) * 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US9680077B1 (en) * 2016-07-20 2017-06-13 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device
US11211525B2 (en) * 2017-05-01 2021-12-28 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency

Also Published As

Publication number Publication date
EP4162537A1 (en) 2023-04-12
CN115917768A (zh) 2023-04-04
US20230125929A1 (en) 2023-04-27
GB202008333D0 (en) 2020-07-15
WO2021245387A1 (en) 2021-12-09
GB2595685A (en) 2021-12-08
TW202205660A (zh) 2022-02-01
KR20230019832A (ko) 2023-02-09

Similar Documents

Publication Publication Date Title
US10862010B2 (en) Integrated colour LED micro-display
CN115483327B (zh) Micro LED微显示芯片及其制造方法
US20230223421A1 (en) Monolithic led array and a precursor thereto
JP7206628B2 (ja) 発光装置およびプロジェクター
US20230207755A1 (en) Spacer led architecture for high efficiency micro led displays
US20230207753A1 (en) Spacer micro-led architecture for microdisplay applications
JP7206629B2 (ja) 発光装置およびプロジェクター
JP2023528425A (ja) 高効率マイクロledディスプレイ用のスペーサledアーキテクチャ
US20240021656A1 (en) Micro led beam collimation
CN117096246A (zh) 微发光二极管显示屏及制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240424