JP2023522544A - 単方向コマンドによるオン－ｓｓｄの消失訂正符号化 - Google Patents

単方向コマンドによるオン－ｓｓｄの消失訂正符号化 Download PDF

Info

Publication number
JP2023522544A
JP2023522544A JP2022549602A JP2022549602A JP2023522544A JP 2023522544 A JP2023522544 A JP 2023522544A JP 2022549602 A JP2022549602 A JP 2022549602A JP 2022549602 A JP2022549602 A JP 2022549602A JP 2023522544 A JP2023522544 A JP 2023522544A
Authority
JP
Japan
Prior art keywords
value
parity
unidirectional command
command
indicated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022549602A
Other languages
English (en)
Other versions
JP7529947B2 (ja
Inventor
トライカ、サンジーブ
タッカー、グレゴリー
ハリス、ジェイムズ
ヒューズ、ジョナサン
ウィソッキ、ピョートル
カオ、ガン
ダイ、キフア
ウォーカー、ベンジャミン
ヤン、ジエ
リウ、シャオドン
リウ、チャンペン
エリス、ジャクソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2023522544A publication Critical patent/JP2023522544A/ja
Application granted granted Critical
Publication of JP7529947B2 publication Critical patent/JP7529947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

電子装置の一実施形態は、１または複数の基板と、前記１または複数の基板に結合したロジックであって、前記ロジックは、永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づく中間パリティ値を決定し、前記中間パリティ値をローカルに記憶し、前記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定するロジックと、を備えてよい。他の実施形態が開示され、特許請求される。

Description

実施形態は、一般的に電子ストレージシステムに関する。より具体的には、実施形態は、単方向コマンドによるオン－ソリッドステートドライブ（ＳＳＤ）の消失訂正符号化に関する。
ストレージシステムには、データの信頼性および耐久性を向上させるために、消失訂正符号化（ｅｒａｓｕｒｅ－ｃｏｄｉｎｇ；ＥＣ）技術およびボリュームメンバドライブについて対応するデータレイアウトを使用するものがある。ＥＣシステムの例としては、冗長データのステージングを目的とする、ボリュームに１または２の追加的なドライブを有する、ＲＡＩＤ５、ＲＡＩＤ６等のような独立ディスク冗長アレイ（ｒｅｄｕｎｄａｎｔ ａｒｒａｙ ｏｆ ｉｎｄｅｐｅｎｄｅｎｔ ｄｉｓｋｓ；ＲＡＩＤ）システム、および、いくつかのクラウドストレージシステムで利用される、Ｍ＋Ｐ（例えば、６＋３） ＥＣが含まれる。より一般的には、Ｍ＋Ｐ ＥＣ構成では、Ｍ＋Ｐ個のドライブが使用されて、元々Ｍ個のドライブに記憶されようとするデータを、Ｐ個の追加的なドライブを使用することによりエンコードする。ドライブにまたがって記憶されたデータは、最大Ｐ個のドライブ分の故障からシステムを回復するのに使用される、Ｐ個のドライブ相当のパリティデータを含む。
本明細書において説明する題材は、例として示されており、添付図面における限定として示されているわけではない。説明を簡潔かつ明確なものにするために、図に示される要素は、必ずしも縮尺通りに描かれていない。例えば、いくつかの要素の寸法は、明確性のために他の要素に対して誇張されることがある。さらに、適切であると考えられる場合、対応する要素または類似する要素を示すために、参照符号が図面中で繰り返し用いられている。
図面は、以下の通りである。
一実施形態による電子ストレージデバイスの一例のブロック図である。 一実施形態による電子装置の一例のブロック図である。 一実施形態によるストレージデバイスを制御する方法の一例のフローチャートである。 一実施形態によるストレージデバイスを制御する方法の一例のフローチャートである。 一実施形態によるストレージデバイスを制御する方法の一例のフローチャートである。 一実施形態によるストレージデバイスを制御する方法の一例のフローチャートである。 一実施形態によるストレージデバイスを制御する方法の一例のフローチャートである。 一実施形態による電子ストレージシステムの一例のブロック図である。 一実施形態によるＥＣコントローラの動作および対応するドライブの動作の一例の表である。 一実施形態による電子ストレージシステムの別の例のブロック図である。 一実施形態による電子ストレージシステムの別の例のブロック図である。 一実施形態によるコマンドフォーマットの一例の例示的な図である。 一実施形態によるコンピューティングシステムの一例のブロック図である。 一実施形態によるソリッドステートドライブ（ＳＳＤ）の一例のブロック図である。
添付図面を参照して、１もしくは複数の実施形態または実装をここで説明する。特定の構成および配置について論じるが、これは例示目的でのみ行われることを理解されたい。当業者であれば、本明細書の趣旨および範囲から逸脱することなく他の構成および配置が使用され得ることを認識するであろう。本明細書において説明する技術および／または配置が、本明細書において説明するもの以外の様々な他のシステムおよびアプリケーションにおいても使用され得ることが、当業者には明らかとなろう。
以下の説明では、例えばシステムオンチップ（ＳｏＣ）アーキテクチャなどのアーキテクチャにおいて明示され得る様々な実装を記載するが、本明細書において説明する技術および／または配置の実装は、特定のアーキテクチャおよび／またはコンピューティングシステムに限定されず、同様の目的の任意のアーキテクチャおよび／またはコンピューティングシステムにより実装され得る。例えば、複数の集積回路（ＩＣ）チップおよび／またはパッケージおよび／または様々なコンピューティングデバイスおよび／またはセットトップボックス、スマートフォン等の民生用電子（ＣＥ）デバイスなどを例えば使用した様々なアーキテクチャが、本明細書において説明する技術および／または配置を実装し得る。さらに、以下の説明では、例えば、ロジックの実装、システムコンポーネントの種類および相互関係、ロジックの分割／統合の選択等、多数の具体的な詳細を記載し得るが、特許請求される主題は、そのような具体的な詳細なしに実施され得る。他の例において、例えば制御構造および完全なソフトウェア命令シーケンスのような、いくつかの題材は、本明細書において開示される題材を不明瞭にしないよう、詳細に示されないことがある。
本明細書において開示される題材は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの任意の組み合わせにおいて実装され得る。本明細書において開示される題材は、１または複数のプロセッサにより読み込まれ実行され得る、機械可読媒体に記憶された命令としても実装され得る。機械可読媒体は、機械（例えば、コンピューティングデバイス）により可読な形式で情報を記憶または送信するための任意の媒体および／またはメカニズムを含み得る。例えば、機械可読媒体は、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリデバイス、電気、光、音または他の形式の伝搬信号（例えば、搬送波、赤外線信号、デジタル信号等）および他のものを含み得る。
「一実装」、「実装」、「例示的な実装」等についての本明細書における言及は、説明される実装が特定の特徴、構造または特性を含み得ることを示すが、全ての実施形態がそのような特定の特徴、構造または特性を必ずしも含まないことがある。さらに、そのような文言は、必ずしも同じ実装を参照しているわけではない。さらに、ある実施形態に関連して特定の特徴、構造または特性が説明される場合、本明細書において明示的に説明されているか否かにかかわらず、他の実装に関連してそのような特徴、構造または特性をもたらすことは当業者の知識の範囲内であることが述べられている。
本明細書に説明される様々な実施形態は、メモリコンポーネント、および／またはメモリコンポーネントに対するインタフェースを備えてもよい。そのようなメモリコンポーネントは、揮発性メモリおよび／または不揮発性（ＮＶ）メモリを含み得る。揮発性メモリは、媒体が記憶するデータの状態の維持に電力を必要とする記憶媒体であってもよい。揮発性メモリの非限定的な例としては、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはスタティックランダムアクセスメモリ（ＳＲＡＭ）などの様々なタイプのランダムアクセスメモリ（ＲＡＭ）を含み得る。メモリモジュールにおいて使用されてもよい１つの特定のタイプのＤＲＡＭは、シンクロナスダイナミックＲＡＭ（ＳＤＲＡＭ）である。特定の実施形態において、メモリコンポーネントのＤＲＡＭは、ダブルデータレート（ＤＤＲ）ＳＤＲＡＭ向けのＪＥＳＤ７９Ｆ、ＤＤＲ２ ＳＤＲＡＭ向けのＪＥＳＤ７９－２Ｆ、ＤＤＲ３ ＳＤＲＡＭ向けのＪＥＳＤ７９－３Ｆ、ＤＤＲ４ ＳＤＲＡＭ向けのＪＥＳＤ７９－４Ａ、低電力ＤＤＲ（ＬＰＤＤＲ）向けのＪＥＳＤ２０９、ＬＰＤＤＲ２向けのＪＥＳＤ２０９－２、ＬＰＤＤＲ３向けのＪＥＳＤ２０９－３およびＬＰＤＤＲ４向けのＪＥＳＤ２０９－４（これらの規格は、ｊｅｄｅｃ．ｏｒｇで参照可能である）など、電子素子技術連合評議会（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ；ＪＥＤＥＣ）が公表する規格に準拠し得る。そのような規格（および類似の規格）は、ＤＤＲ系規格として参照されてよく、そのような規格を実装するストレージデバイスの通信インタフェースは、ＤＤＲ系インタフェースとして参照されてもよい。
ＮＶメモリ（ＮＶＭ）は、媒体により記憶されるデータの状態を維持するために電力を必要としない記憶媒体であってよい。一実施形態において、メモリデバイスは、ＮＡＮＤ技術またはＮＯＲ技術に基づくメモリなどのブロックアドレッサブルメモリデバイスを含んでよい。メモリデバイスは、３次元（３Ｄ）クロスポイントメモリデバイス、または他のバイトアドレス可能なインプレース書き込みの不揮発性メモリデバイスなどの次世代不揮発性デバイスも含んでよい。一実施形態において、メモリデバイスは、カルコゲナイドガラスを使用するメモリデバイス、マルチ閾値レベル式ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、シングルレベルもしくはマルチレベルの相変化メモリ（ＰＣＭ）、抵抗変化メモリ、ナノワイヤメモリ、強誘電体トランジスタＲＡＭ（ＦｅＴＲＡＭ）、反強誘電体メモリ、メモリスタ技術を組み込んだ磁気抵抗ＲＡＭ（ＭＲＡＭ）メモリ、金属酸化物系、酸素欠陥系、および、導電性ブリッジＲＡＭ（ＣＢ－ＲＡＭ）もしくはスピントランスファトルク（ＳＴＴ）－ＭＲＡＭを含む抵抗変化メモリ、スピントロニック磁気接合メモリ型デバイス、磁気トンネリング接合（ＭＴＪ）型デバイス、ＤＷ（ドメインウォール）およびＳＯＴ（スピン軌道トランスファ）型デバイス、サイリスタ型メモリデバイス、または上記のいずれかの組み合わせ、または他のメモリであってよく、またはそれらを含んでよい。メモリデバイスは、ダイそのものを、および／またはパッケージングされたメモリ製品を、指してもよい。特定の実施形態では、不揮発性メモリを備えたメモリコンポーネントは、ＪＥＤＥＣが公表した、ＪＥＳＤ２１８、ＪＥＳＤ２１９、ＪＥＳＤ２２０－１、ＪＥＳＤ２２３Ｂ、ＪＥＳＤ２２３－１、または、他の適した規格などの１または複数の規格に準拠してもよい（本明細書において引用したＪＥＤＥＣ規格は、ｊｅｄｅｃ．ｏｒｇで参照可能である）。
図１を参照すると、電子ストレージデバイス１０の一実施形態は、永続記憶媒体１２と、永続記憶媒体１２に通信可能に結合されたデバイスコントローラ１１と、を含み得る。デバイスコントローラ１１は、永続記憶媒体１２へのローカルアクセスを制御するロジック１３（例えば、デバイス１０自体についてのコマンドロジック、制御ロジック、デバイスロジック等）を含む。１または複数のコマンドに応答して、例えば、ロジック１３は、第１のローカルパリティ計算に基づいて中間パリティ値を決定し、中間パリティ値をローカルに記憶するように構成されてよい。例えば、ロジック１３は、１または複数のコマンドに応答して、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定するようにさらに構成されてよい。いくつかの実施形態では、第１の単方向コマンドに応答して、ロジック１３は、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、古いデータ値と、第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ（ＸＯＲ）演算を実行して中間パリティ値を決定し、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶するように構成されてよい。例えば、第１の単方向コマンドに応答して、ロジック１３は、第１のアドレスに新たなデータを書き込むようにさらに構成されてよい。いくつかの実施形態では、第２の単方向コマンドに応答して、ロジック１３は、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込み、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶するように構成されてよい。
いくつかの実施形態では、第３の単方向コマンドに応答して、ロジック１３は、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込み、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に、古いパリティデータ値をローカルに記憶するようにさらに構成されてよい。例えば、第３の単方向コマンドに応答して、ロジック１３は、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値とに基づいて、第２のパリティ計算を実行して、最終パリティ値を決定し、第３のアドレスに最終パリティ値を書き込むようにさらに構成されてよい。
いくつかの実施形態では、第４の単方向コマンドに応答して、ロジック１３は、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込み、古いデータ値と、第４の単方向コマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定し、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づく乗算演算を実行して、最終パリティ値を決定し、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込むようにさらに構成されてよい。本明細書のいずれの実施形態においても、永続記憶媒体１２は、ソリッドステートドライブ（ＳＳＤ）、ハードディスクドライブ（ＨＤＤ）等を備えてよい。
上述のデバイスコントローラ１１、永続記憶媒体１２、ロジック１３、および他のデバイス要素のそれぞれの実施形態は、ハードウェア、ソフトウェア、またはそれらの任意の好適な組み合わせで実装されてよい。例えば、ハードウェア実装は、例えば特定用途向け集積回路（ＡＳＩＣ）、相補型金属酸化物半導体（ＣＭＯＳ）などの回路技術もしくはトランジスタ－トランジスタロジック（ＴＴＬ）技術またはそれらの任意の組み合わせを用いた、例えば、プログラマブルロジックアレイ（ＰＬＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）、または、回路技術を用いる固定機能ロジックハードウェアなどの構成可能なロジックを含み得る。デバイスコントローラ１１の実施形態は、汎用コントローラ、専用コントローラ、メモリコントローラ、ストレージコントローラ、マイクロコントローラ、汎用プロセッサ専用プロセッサ、中央処理装置（ＣＰＵ）、実行ユニット等を含んでよい。いくつかの実施形態では、永続記憶媒体１２および／またはロジック１３は、デバイスコントローラ１１を含む、様々なコンポーネント内に配置、あるいは様々なコンポーネントとともに併置されてもよい（例えば、同じダイ上、同じパッケージ内、同じ筐体内等）。
代替的に、または追加的に、これらの構成要素の全てまたは一部は、プロセッサまたはコンピューティングデバイスにより実行される、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、ファームウェア、フラッシュメモリ等のマシンまたはコンピュータ可読記憶媒体に記憶されたロジック命令セットとして、１または複数のモジュールに実装されてよい。例えば、コンポーネントのオペレーションを実行するためのコンピュータプログラムコードは、Ｐｙｔｈｏｎ、Ｐｅｒｌ、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋、Ｃ＃、または同様のもの等のオブジェクト指向プログラミング言語、および、「Ｃ」プログラミング言語または同様のプログラミング言語等の従来の手続き型のプログラミング言語を含むオペレーティングシステム（ＯＳ）に適用可能な／適切な１または複数のプログラミング言語の任意の組み合わせによって書かれてよい。例えば、永続記憶媒体１２、他の永続記憶媒体、または他のデバイスメモリは、デバイスコントローラ１１により実行された場合に、デバイス１０に、デバイス１０の１または複数のコンポーネント、特徴、または態様（例えば、ロジック１３が第１のローカルパリティ計算に基づいて中間パリティ値を決定し、中間パリティ値をローカルに記憶し、中間パリティ値および第２のローカルパリティ計算に基づいて最終パリティ値を決定する等）を実装させる命令のセットを記憶してよい。
ここで図２を参照すると、電子装置１５の一実施形態は、１または複数の基板１６と、１または複数の基板１６に結合されたロジック１７とを備えてよい。ロジック１７は、永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づいて、中間パリティ値を決定し、中間パリティ値をローカルに記憶するように構成されてよい。例えば、ロジック１７は、１または複数のコマンドに応答して、中間パリティ値と、第２のローカルパリティ計算とに基づいて、最終パリティ値を決定するようにさらに構成されてよい。いくつかの実施形態では、第１の単方向コマンドに応答して、ロジック１７は、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、古いデータ値と、第１の単方向コマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定し、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶するように構成されてよい。例えば、第１の単方向コマンドに応答して、ロジック１７は、第１のアドレスに新たなデータを書き込むようにさらに構成されてよい。いくつかの実施形態では、第２の単方向コマンドに応答して、ロジック１７は、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込み、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶するように構成されてよい。
いくつかの実施形態では、第３の単方向コマンドに応答して、ロジック１７は、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込み、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルにに記憶するようにさらに構成されてよい。例えば、第３の単方向コマンドに応答して、ロジック１７は、古いパリティデータ値、第３の単方向コマンドで示される中間パリティ値、および第３の単方向コマンドで示される係数値に基づいて、第２のパリティ計算を実行して、最終パリティ値を決定し、第３のアドレスに最終パリティ値を書き込むようにさらに構成されてよい。
いくつかの実施形態では、第４の単方向コマンドに応答して、ロジック１７は、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込み、古いデータ値と、第４の単方向コマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定し、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、最終パリティ値を決定し、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込むようにさらに構成されてよい。本明細書の実施形態のいずれかにおいて、永続記憶媒体は、ＳＳＤを含んでよい。
ロジック１７の実施形態は、例えば、本明細書で説明されるような、システム、装置、コンピュータ、デバイス等において実装されてよい。より具体的には、ロジック１７のハードウェア実装は、例えば、ＰＬＡ、ＦＰＧＡ、ＣＰＬＤのような構成可能なロジック、または、例えば、ＡＳＩＣ、ＣＭＯＳ、もしくはＴＴＬ技術のような回路技術を用いる固定機能ロジックハードウェア、またはそれらの任意の組み合わせを含んでよい。代替的にまたは追加的に、ロジック１７は、プロセッサまたはコンピューティングデバイスにより実行されることとなる、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ファームウェア、フラッシュメモリ等のような、機械可読媒体もしくはコンピュータ可読記憶媒体に記憶されたロジック命令のセットとして１または複数のモジュールにおいて実装されてよい。例えば、コンポーネントのオペレーションを実行するためのコンピュータプログラムコードは、例えばＰｙｔｈｏｎ、Ｐｅｒｌ、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋、Ｃ＃または同様のもののオブジェクト指向プログラミング言語を含む１または複数のＯＳ適用可能／適合プログラミング言語と、「Ｃ」プログラミング言語または同様のプログラミング言語などの従来の手続き型プログラミング言語との任意の組み合わせによって書かれてよい。
例えば、ロジック１７は、１または複数の基板１６を含みえる半導体装置に実装され、ロジック１７は、１または複数の基板１６に結合される。いくつかの実施形態では、ロジック１７は、（例えば、シリコン、サファイア、ガリウム－ヒ素等の）半導体基板上の１または複数の構成可能なロジックおよび機能固定型ハードウェアロジックにおいて、少なくとも部分的に実装されてよい。例えば、ロジック１７は、基板１６内に配置されるトランジスタチャネル領域を有する基板１６に結合される、トランジスタアレイおよび／または他の集積回路コンポーネントを含んでよい。ロジック１７および基板１６の間のインタフェースは、階段接合でなくともよい。ロジック１７はまた、基板１６の初期ウェハ上に成長するエピタキシャル層を備えると考えられてよい。
ここで図３Ａ～図３Ｅを参照すると、ストレージを制御する方法２０の一実施形態は、ブロック２１において、永続記憶媒体へのローカルアクセスを制御する段階と、１または複数のコマンドに応答して、ブロック２２において、第１のローカルパリティ計算に基づいて、中間パリティ値を決定する段階と、ブロック２３において、中間パリティ値をローカルに記憶する段階と、を備える。方法２０はまた、１または複数のコマンドに応答して、ブロック２４において、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する段階を含んでよい。方法２０のいくつかの実施形態は、ブロック２５において、第１の単方向コマンドに応答して、ブロック２６において、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込む段階と、ブロック２７において、古いデータ値と、第１の単方向コマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定する段階と、ブロック２８において、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶する段階と、を備えてよい。例えば、第１の単方向コマンドに応答して、方法２０は、ブロック２９において、第１のアドレスに新たなデータを書き込む段階をさらに備えてよい。方法２０のいくつかの実施形態は、ブロック３０において、第２の単方向コマンドに応答して、ブロック３１において、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込む段階と、ブロック３２において、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶する段階と、をさらに備えてよい。
方法２０のいくつかの実施形態は、ブロック３３において、第３の単方向コマンドに応答して、ブロック３４において、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込む段階と、ブロック３５において、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルに記憶する段階と、をさらに備えてよい。例えば、第３の単方向コマンドに応答して、方法２０は、ブロック３６において、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値とに基づいて、第２のパリティ計算を実行して、最終パリティ値を決定する段階と、ブロック３７において、第３のアドレスに最終パリティ値を書き込む段階と、をさらに備えてよい。
方法２０のいくつかの実施形態は、ブロック３８において、第４の単方向コマンドに応答して、ブロック３９において、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込む段階と、ブロック４０において、古いデータ値と、第４の単方向コマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定する段階と、ブロック４１において、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、最終パリティ値を決定する段階と、ブロック４２において、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込む段階と、をさらに備えてよい。本明細書の実施形態のいずれかにおいて、ブロック４３において、永続記憶媒体は、ＳＳＤを含んでよい。
方法２０の実施形態は、例えば、本明細書で説明されるようなシステム、装置、コンピュータ、デバイス等に実装されてよい。より具体的には、方法２０のハードウェア実装は、例えば、ＰＬＡ、ＦＰＧＡ、ＣＰＬＤ等の構成可能なロジック、または、例えば、ＡＳＩＣ、ＣＭＯＳもしくはＴＴＬ技術等の回路技術を用いる固定機能ロジックハードウェア、または、これらの任意の組み合わせを含んでよい。代替的にまたは追加的に、方法２０は、１または複数のモジュールにおいて、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ファームウェア、フラッシュメモリ等の機械またはコンピュータ可読記憶媒体に記憶される、プロセッサまたはコンピューティングデバイスによって実行されるべきロジック命令セットとして実装されてよい。例えば、コンポーネントのオペレーションを実行するためのコンピュータプログラムコードは、Ｐｙｔｈｏｎ、Ｐｅｒｌ、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋、Ｃ＃もしくはこれらと同様のもののようなオブジェクト指向プログラミング言語を含む、１または複数のＯＳ適用可能／適合プログラミング言語と、「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続き型プログラミング言語との任意の組み合わせによって書かれてよい。
例えば、方法２０は、以下の例２５から３２に関連し説明されたコンピュータ可読媒体に実装されてよい。方法２０の実施形態またはその部分は、ファームウェア、アプリケーション（例えば、アプリケーションプログラミングインタフェース（ＡＰＩ）を介して）、またはオペレーティングシステム（ＯＳ）上で実行されるドライバソフトウェアにおいて実装されてよい。さらに、ロジック命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、状態設定データ、集積回路用構成データ、電子回路をパーソナライズする状態情報、および／またはハードウェア固有の他の構造コンポーネント（例えば、ホストプロセッサ、中央演算処理装置（ＣＰＵ）、マイクロコントローラ等）を含み得る。
いくつかの実施形態は、双方向性コマンドを使用することのないオン－ＳＳＤの消失訂正符号化（ＥＣ）についての技術を有利に提供し得る。ＥＣベースのストレージ技術は、パリティの追加的な計算を要求する。これは、古いデータおよび古いパリティを読み込むことと、新たなデータにより与えられるパリティの再計算をすることと、新たなデータおよび新たなパリティを記憶することとにより行われる。従来のＥＣベースのストレージシステムの中心的なコンポーネントは、ストレージコントローラエンティティ（例えば、ＲＡＩＤホストバスアダプタ（ＨＢＡ）または同様のソフトウェア）を含んでよい。これは、他のエンティティにストレージボリュームを公開し、全てのＥＣフローを取り仕切り、必要な計算を実行する集中型エンティティである。部分的なストライプ書き込みとなるランダム書き込みオペレーションを目的として、エンティティは、メンバドライブに対する多数の読み込みおよび書き込みオペレーションを生成し、中央ストレージコントローラ計算エンジンを使用して、必要なデータ計算を実行する。
集中型エンティティは、まず、リクエスタ側からのデータおよびメンバドライブからのデータの両方を一般的に含む、パリティ計算を実行するために必要な全てのデータを取得しなければならない。計算を実行した後に、集中型エンティティは、全てのデータと、算出されたパリティデータとをメンバドライブに書き込む必要がある。従来のＥＣベースのストレージシステムでは、例えば、これには、古いパリティおよびデータを読み込むためのＰ＋１回のデータ転送と、更新をセーブするためにＰ＋１回のデータ転送とが要求され、集中型ストレージコントローラにおいてパリティ計算が実行される。例えば、８＋３ＥＣシステムの例では、全てのランダム書き込みが８回の（８）データ転送となり（例えば、Ｐ＝３である場合の、３＋１＋３＋１）、これは８００％のデータ転送オーバヘッドに対応する。
集中型ストレージコントローラからのデータ転送のこの高いオーバヘッドは、ローカル（例えばＰＣＩｅ）および／またはリモート（例えばイーサネット（登録商標））インタフェース帯域幅を消費し、従来のＥＣベースのストレージシステムの最大ストレージ性能を最終的に制限し得る。また、全ての計算が集中型ストレージコントローラエンティティで実行され、これはまた、大規模なシステム性能についてのボトルネックになり得る。いくつかの他のＥＣベースのシステムは、双方向性コマンド（例えば、ホストメモリからメンバドライブへデータを、さらにはメンバドライブからホストメモリへドライブデータを移動する単一のコマンド）を利用して、オーバヘッドを低減する。しかしながら、そのような双方向コマンドの使用は、スケーラブルなＥＣベースのストレージシステムを実装するためには、困難または非実用的である。いくつかの他のＥＣベースのシステムは、ＸＯＲ演算をオフロードする技術を備え得るが、そのようなオペレーションは、より複雑なＥＣベースのストレージシステムをサポートする点で、範囲が限定される。
有利には、いくつかの実施形態は、従来のＥＣベースのストレージシステムに伴う１または複数の先述の問題を克服する先進的なＥＣオフロード技術を提供し得る。いくつかの実施形態は、一般化されたＥＣレベルを有利にサポートし得る。いくつかの実施形態はまた、スケーラブルなＥＣベースのストレージシステムの実装を簡略化するために、単方向コマンド（例えば、ホストメモリおよびメンバドライブの間のデータの単一の転送のみに関与する単一のコマンド）を有利に利用し得る。いくつかの実施形態は、複雑な数学的演算（例えば、乗算）をＥＣコントローラからメンバドライブへオフロードして、ネットワークトラフィックと、集中型ストレージコントローラからの計算オーバヘッドとを有利に低減し得る。
［ＷｒｉｔｅＡｎｄＸｏｒ、ＳａｖｅＥＣ、およびＥＣｗｒｉｔｅの例］
具体的な実装に限定されることなく、一実施形態は、複雑な数学的演算をＳＳＤメンバドライブへ移動する以下の３つの（３）ＳＳＤコマンドを導入し得る。：（１）ＷｒｉｔｅＡｎｄＸｏｒ（論理ブロックアドレス（ＬＢＡ）Ｌ、データＤ、記述子ＣＤｉｄｘ）：このコマンドは、古いデータと、新たなデータとのＸＯＲを、指定される記述子によりインデックス付けされる一時的位置に配置する。；（２）ＳａｖｅＥＣ（記述子ＣＤｉｄｘ，メモリアドレスＭ）：このコマンドは、記述子により指定された一時的位置を読み込み、メモリアドレスＭに結果を配置する。メモリアドレスＭにおける空間は、中央ストレージコントローラにより割り当てられ、ホストメモリ、永続メモリ領域（ｐｅｒｓｉｓｔｅｎｔ ｍｅｍｏｒｙ ｒｅｇｉｏｎ；ＰＭＲ）、内部メモリバッファ（ｉｎｔｅｒｎａｌ ｍｅｍｏｒｙ ｂｕｆｆｅｒ；ＩＭＢ）、制御メモリバッファ（ｃｏｎｔｒｏｌ ｍｅｍｏｒｙ ｂｕｆｆｅｒ；ＣＭＢ）等に割り当てられてよい；（３）ＥＣｗｒｉｔｅ（ＬＢＡ Ｌ，データＸ，データｇ）：このコマンドは、ＬＢＡ Ｌにおける古い（パリティ）データを読み込み、それをＣＤｉｄｘ記述子により指定される一時的位置にセーブする。このコマンドはまた、例えば、パラメータｇおよび（例えばメモリアドレスＭからの）中間パリティ値Ｘを有するガロア体（ＧＦ）の数学を使用して計算されるパリティ計算の結果によって、Ｌにおけるデータを更新する。
中央ストレージコントローラの一実施形態は、構成ＳＳＤ上でこれらのコマンドの利用可能性を検出し（例えば、デバイス能力または互換性のクエリ）、オペレーションを取り仕切る技術を含み得る。中央ストレージコントローラはまた、ランダム書き込みおよび／または部分的なストライプ書き込みを目的とするコマンドの新たなフローを開始する場合に、現在使用中のインデックスのリストを維持し、現在使用中でないインデックスを選択する技術を含み得る。有利には、いくつかの実施形態は、メンバドライブに対してのＩ／Ｏオペレーションの数を低下させ、中央ストレージコントローラのＣＰＵ／ハードウェアの利用をオフロードし、全体のストレージソリューションのスケーラビリティを改善する。例示的な８＋３ＥＣについて、いくつかの実施形態は、中央ストレージコントローラ上のＸＯＲ演算およびＧＦ乗算を排除し、バス／ネットワーク上のデータ転送の数を８から５に低減する（例えば、約４０％の低減；以下の表１を参照）。
表１は、一般化されたＭ＋Ｐ構成および例示の８＋３（Ｍ＝８，Ｐ＝３）構成についての実施形態に係る、ベースラインとなる従来のストレージシステムに対するＥＣオフロードストレージについてのＸＯＲ演算、ＧＦ乗算、およびデータ転送の例示的な比較を示す。最も右の２列は、いくつかの実施形態にしたがって提供される改善（例えば、データ転送および中央ストレージコントローラにおけるオペレーションの低減）を要約する。
Figure 2023522544000002
具体的な実装に限定されることなく、以下のコマンドが、以下の擬似コードによって示されるような（本明細書でさらなる詳細が説明されるような）コマンドを実装するロジックを提供するＳＳＤに実装されてよい。
［ＷｒｉｔｅＡｎｄＸｏｒ（ＬＢＡ Ｌ，データＤ，記述子ＣＤｉｄｘ）］
Figure 2023522544000003
［ＳａｖｅＥＣ（記述子ＣＤｉｄｘ，メモリアドレスＭ）］
Figure 2023522544000004
［ＥＣｗｒｉｔｅ（ＬＢＡ Ｌ，データＸ，データｇ）］
Figure 2023522544000005
図４Ａ～図４Ｂを参照すると、電子ストレージシステム４５の一実施形態は、複数のメンバドライブ４７（例えば、４ドライブＲＡＩＤ６構成のような、ＳＳＤ１からＳＳＤ４を含む２＋２ ＥＣ構成）に、バスおよび／またはネットワークインタフェース４８を介して通信可能に結合されるＥＣコントローラ４６（例えば、ＲＡＩＤ ＨＢＡ、Ｉｎｔｅｌ（登録商標） ｖｉｒｔｕａｌ ＲＡＩＤ ｏｎ ＣＰＵ（ＶＲＯＣ）等のようなＲＡＩＤコントローラ）を含み得る。いくつかの実施形態によれば、ＥＣコントローラ４６は、図４Ａに１から７のフロー番号で図示されるようなコマンドを取り仕切るロジックを含み、ＥＣコントローラ４６およびメンバドライブ４７のオペレーションのさらなる説明が図４Ｂに示される。
コマンドＷｒｉｔｅＡｎｄＸｏｒおよびＳａｖｅＥＣは、コマンド記述子インデックス（ＣＤｉｄｘ）を使用して互いに関連付けられる。ここで、ＣＤｉｄｘは、所与のＲＡＩＤオペレーションの目的でホスト／サーバノードにより生成され、ホストは、同じドライブに対して、同じＣＤｉｄｘを有する２つの未解決のＲＡＩＤオペレーションが一度に存在しないことを保証する。ＷｒｉｔｅＡｎｄＸｏｒコマンドの中間結果（Ｙｉｄｘ）は、ＳＳＤドライブ（例えば、図４Ａに示されるＳＳＤ１）のバッファにステージングされる。ＥＣｗｒｉｔｅのパラメータｇは、ＧＦの数学的計算についての係数であり得る。ｇの値は、ＲＡＩＤロジックにより設定されてよく、ＲＡＩＤレベル（例えば、ストライプにおけるパリティドライブの数）と、所与のＲＡＩＤストライプにおけるパリティドライブインデックスとに依存し得る。
矢印１において、ＥＣコントローラ４６は、Ｗｒｉｔｅ（Ｌ'，Ｄ１）コマンドを受け取る。ポイント２において、ＥＣコントローラ４６は、ＩＤＸ１をＳＳＤ１についてのコマンド記述子インデックスに割り当て、メモリ内のメモリアドレスＭ１における空間が、中間パリティ値Ｘ１を保持すべく、ＥＣコントローラ４６に割り当てられる。例えば、ＥＣコントローラ４６は、ホストコンピュータ上で動作するソフトウェアエンティティであってよく、ＥＣコントローラ４６は、中間パリティ値Ｘ１を保持するためにホストメモリの一部をＥＣコントローラ専用に割り当ててよい。ＥＣコントローラ４６はまた、ＬＢＡ Ｌ'をＳＳＤ１についてのＬＢＡ Ｌ１にマッピングし得る。
矢印３において、ＥＣコントローラは、コマンドＷｒｉｔｅＡｎｄＸｏｒ（Ｌ１，Ｄ１，ＩＤＸ１）をＳＳＤ１に発行する。メンバドライブ４７上で、ＷｒｉｔｅＡｎｄＸｏｒコマンドは、更新されたデータをターゲットドライブに書き込むことを担い、一方で、指定された記述子により位置が示される一時的バッファに、中間パリティ計算を配置する。例えば、メンバドライブ４７は、コマンドを実装するためのＥＣオフロードロジックをそれぞれ含み得る。したがって、ＳＳＤ１上で、ＷｒｉｔｅＡｎｄＸｏｒ（Ｌ１，Ｄ１，ＩＤＸ１）コマンドは、ＥＣオフロードロジックに、ＬＢＡ Ｌ１から古いデータＯＬＤＤ１を読み込ませ、古いデータと、新たなデータＤ１とのＸＯＲ演算を実行させ（ＹＩＤＸ１＝Ｄ１ ＸＯＲ ＯＬＤＤ１）、ＩＤＸ１により示される位置におけるバッファに、中間パリティ値ＹＩＤＸ１をセーブさせる。ＷｒｉｔｅＡｎｄＸｏｒ（Ｌ１，Ｄ１，ＩＤＸ１）コマンドは、次に、ＥＣオフロードロジックに、新たなデータＤ１をＬＢＡ Ｌ１に書き込ませる。
矢印４において、ＥＣコントローラ４６は、コマンドＳａｖｅＥＣ（ＩＤＸ１，Ｍ１）をＳＳＤ１へと発行する。ＳａｖｅＥＣコマンドは、ＥＣオフロードロジックに、計算された中間パリティ値ＹＩＤＸ１を取り込ませ、ホストメモリ（例えば、ＥＣコントローラ４６に割り当てられたホストメモリの一部、またはＰＲＭ、ＣＭＢ、ＩＭＢ等）内のメモリアドレスＭ１に、それを配置させる。矢印５および６において、ＥＣコントローラは、中間パリティ計算Ｘ１を取り込み（例えば、メモリアドレスＭ１から読み込み）、ＬＢＡ Ｌ１、データ値Ｘ１、およびそれぞれの適切なＧＦ係数ｇ０およびｇ１を有するパリティドライブにＥＣｗｒｉｔｅコマンドを発行する。内部において、メンバドライブＳＳＤ３，ＳＳＤ４は、パリティ計算を完了し、指定されたＬＢＡに結果をセーブする。矢印７において、アプリケーションは、完了が通知される。有利には、この実施形態では、部分的なストライプ書き込みを目的とする全てのＥＣソリューションの計算がメンバドライブにオフロードされる。いくつかの実施形態は、有利には、一秒あたりの入力／出力（ＩＯＰ；ｉｎｐｕｔ／ｏｕｔｐｕｔ ｐｅｒ ｓｅｃｏｎｄ）、Ｉ／ＯあたりのＣＰＵ使用率（相対％）、平均レイテンシおよび９９％のＱＯＳの観点で、従来のＲＳＴｅ技術と比較しておよび様々な構成（例えば、ＲＡＩＤ５、ＲＡＩＤ６等）についての大幅な改善を示す。
図５を参照すると、電子ストレージシステム５０の一実施形態は、分散型ＲＡＩＤ構成において、第２のストレージノード５２に通信可能に結合される第１のストレージノード５１を備えてよい。実線の矢印は、ローカルデータ転送を表してよく、一方で、破線矢印は、ネットワークデータ転送を表す。第１のストレージノード５１は、Ｍ個のデータＳＳＤを含み、一方で、第２のストレージノード５２は、Ｐ個のパリティＳＳＤを含む。第１のストレージノード５１は、ＥＣ計算をオフロードするために、本明細書で説明されるＲＡＩＤロジック５３を含む。メンバＳＳＤのそれぞれは、ＥＣ計算を実行するために、オフロードロジックを含む。有利には、いくつかの実施形態は、分散型ＥＣシステムの場合のネットワーク帯域幅を低下させる。例えば、第１のストレージノード５１は、第２のストレージノード５２上のパリティＳＳＤからデータを読み込む必要はない。これにより、Ｐ回のデータ転送が排除される（例えば２つのパリティドライブを有するシステムにおいて、ネットワークデータ転送の５０％を節減する）。例示された実施形態はまた、第１のストレージノード５１上のパリティ計算を排除し、ＲＡＩＤロジック５３についての計算の複雑性およびオーバヘッドを有利に低減する。
［ＥＣｒｍｗの例］
いくつかのＥＣシステムにおいて、部分的な更新のペナルティが発生する場合がある。部分的な更新は、記憶されたファイルまたはチャンクが部分的に変更される場合に生じる。これは、１の対応するソースベクトルだけでなく、種々の対応するパリティピースの更新ももたらす。いくつかの従来のＥＣシステムは、例えば、ストレージシステム内の異なるストレージノードから一つのストレージノードへと全ての修正されていないソースベクトルを読み出し、全てのパリティベクトルを再計算し、次に、異なるストレージノードで、古くなったパリティベクトルを新しいものに置き換え得る。全ての関連するストレージノードがデータ更新に関与する。より多くの関与するストレージノードが、より複雑な相互作用と、より高いレイテンシを引き起こすこととなり、ネットワークを通じて転送されるデータについてのより多くのオーバヘッドと、一つのストレージノードにおける高い計算負荷を有することとなる。
いくつかの実施形態は、ストレージデバイス上でＥＣオペレーションを実行するベンダ固有のＮＶＭｅコマンドによって、１または複数の先述の問題を克服し得る。中央ストレージサーバ上で、パリティ情報を計算する代わりに、例えば、いくつかの実施形態は、読み出し、ＧＦ計算、ライトバックを含むＥＣオペレーションを実行するストレージデバイスについての技術を含む。いくつかの実施形態では、ストレージデバイスは、ＮＶＭｅドライブまたはＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃ（ＮＶＭｆ）ターゲットであってよい。いくつかの実施形態では、ストレージデバイスについてのコマンドは、古くなったパリティデータのＬＢＡと、新たなパリティデータについての新たな予測されるＬＢＡと共に、（例えば、ＧＦ計算についての）乗算係数を示し得る。適切に構成されたＮＶＭｅストレージデバイスの一実施形態は、デバイス上の共通のＸＯＲエンジンによってＥＣの部分的な更新計算を実行するコマンドをデコードし得る。
いくつかの実施形態は、ベンダ固有のＮＶＭｅコマンドをＮＶＭｅフラッシュドライブのファームウェアへと統合し得る。いくつかの実施形態は、ＮＶＭｆターゲット関連のソフトウェアへの拡張として構成されてよい。いくつかの実施形態は、スマートネットワークインタフェース（ＮＩＣ）カードに統合されてよい。ストレージシステムの一実施形態は、ＥＣオフロードコードがストレージシステムのデバイスに展開されるかどうかを判定し、展開されている場合に、ホストサーバおよびストレージデバイスの間の従来の相互オペレーションの代わりに、ＥＣの部分的な更新を完了するコマンドを一度だけ送信するように構成されてよい。有利には、いくつかの実施形態は、スループットおよびレイテンシの両方を改善し得、関連するソフトフェアロジックを簡略化し得る。
図６を参照すると、電子システム６０の一実施形態は、ストレージサーバノード６３を通じてＮＶＭｅサブシステム６２に通信可能に結合されるリクエスタ６１を備え得る。例えば、ストレージサーバノード６３は、ＮＶＭｅインタフェース、ＮＶＭｆインタフェース等のバスまたはネットワークインタフェースによりＮＶＭｅサブシステム６２に通信可能に結合され得る。矢印１において、ストレージサーバノード６３は、リクエスタ６１（例えば、別のストレージノード、アプリケーション、ソフトウェアエージェント等）からデルタデータを受信する。矢印２において、ストレージサーバノード６３上のＲＡＩＤロジック６５は、ＮＶＭｅサブシステム６２に適切なデータで満たされたＥＣｒｍｗコマンドを発行する。ＮＶＭｅサブシステム６２上のオフロードロジック６４（例えば、ファームウェア）は、デルタデータをストレージデバイスへ直接転送する。内部では、オフロードロジックは、古くなったデータを読み出し（矢印Ａ）、入力されたデルタデータによって新たなパリティを計算し（ポイントＢ）、新たなデータをライトバック（矢印Ｃ）するというコマンドのプロセスに従うこととなる。
有利には、ＥＣｒｍｗコマンドにより引き起こされるオペレーションは、ＮＶＭｅサブシステム６２の内部であり、それゆえホストサーバの関与は、ストレージサーバノード６３により要求されない。したがって、いくつかの実施形態は、多数のデータ操作および計算でのホストの負担を緩和し、同時に、オペレ－ションのレイテンシを低減する。ＮＶＭｅサブシステム６２がＥＣｒｍｗコマンドおよびデルタデータの両方を受信した後、ストレージサーバノード６３は、矢印３で、リクエスタ６１に成功した応答を示すように進んでよい。従来の読み込み－修正－書き込みＥＣオペレーションは、サーバノードおよびストレージノードの間での幾つかの段階により構成され、それゆえ、一つのアトミックなオペレーションではない。有利には、ＥＣｒｍｗコマンドの実施形態は、読み込み－修正－書き込みを、ドライブ上の一つのアトミックなオペレーション（例えば、単方向コマンド）として実行し得る。したがって、より高次のレベルの応用では、データ喪失またはデータ不整合を防ぐための複雑なソフトウェアロジックを除去したり、大幅に簡略化したりできる。
具体的な実装に限定されることなく、ＥＣストレージシステムのいくつかの実施形態は、以下の等式に基づいて、ＥＣ関連オペレーションを実行し得る。
Ｐｎ'＝αｎ（Ｄｍ' ＸＯＲ Ｄｍ） ＸＯＲ Ｐｎ …［等式１］
図７を参照すると、例示的なＥＣｒｍｗコマンドについてのコマンドフォーマット７０の一実施形態は、図示されるように配置される複数の３２ビットデータワード（Ｄｗｏｒｄｓ）を含んでよい。デルタデータは、ストレージデバイスへと転送されることが必要なデータである。乗算係数はまた、デバイスにより認識されるべきである。また、１のＬＢＡを指摘するのみである一般的な読み込み／書き込みコマンドと異なり、ＥＣｒｍｗコマンドでは、最後のパリティデータＬＢＡと、次の新たなパリティデータＬＢＡとの両方がストレージデバイスに指定される。データ長は、ブロックの数により指定されてよく、新たなパリティについての特定のメタデータがあってよい。一般的には、ＥＣｒｍｗコマンドのフォーマットは、一般的なＮＶＭｅ読み込み／書き込みコマンドと同様であってよく、いくつかの相違点として以下を含む：Ｄｗｏｒｄ２および３における予約セグメントが新たなパリティデータについてのＬＢＡを含むように使用されることと、Ｄｗｏｒｄ１０および１１のセグメントが古くなったパリティデータについてのＬＢＡを含むように使用されることと、ＧＦ乗算についての係数がバイト２，Ｄｗｏｒｄ１２に含まれ、Ｄｗｏｒｄ４および５のメタポインタセグメントが、新たなパリティについてのメタデータバッファを指すことと、デルタデータポインタが物理ページ領域（ＰＲＰ）ＰＲＰ１およびＰＲＰ２により参照される（例えば、ＮＶＭｅ仕様１．３に従う）ことと、である。有利には、ＥＣｒｍｗコマンドは、アトミックオペレーションとしてＥＣについての読み込み－修正－書き込みを実行するために、ホストからストレージデバイスへと共有される情報を提供する。
いくつかの実施形態は、ホストおよびストレージデバイスの間の協働を含む。例えば、ＮＡＮＤフラッシュは、読み込み／書き込み／消去インタフェースを提供する。ＮＡＮＤパッケージ内で、記憶媒体は、ダイ、プレーン、チャンク、およびページの階層へと編成される。各プレーン内で、ＮＡＮＤは、チャンクおよびページで編成される。各プレーンは、同じ数のチャンクを含み、各チャンクは同じ数のページを含む。ページは、読み込みおよび書き込みの最小単位でああり、消去の単位は、チャンクである。読み込みオペレーションにはより少ない制限があり、各読み込みオペレーションがランダムに取り扱われることができる。しかし、プログラムオペレーションとしても参照される書き込みオペレーションについては、各チャンクの内部で、プログラムオペレーションが各チャンクの内部で順次付加されなければならないという主要な制限がある。言い換えれば、チャンクは、純粋にシーケンシャルな書き込みアクセスを許容するのみである。ＮＡＮＤ特性に適合すべく、ストレージデバイス内部のファイル変換層（ＦＴＬ）は、従来のブロックＩ／Ｏインタフェースを公開することを担うであろう。
データ上書きをする場合、ＦＴＬの共通の動作は、新たなデータについての一つの新たなアドレスを見つけ、元のデータの物理アドレスを放棄されたものとしてマーキングし、ＬＢＡを新たな物理アドレスに再マッピングすることである。さらに、分散型システムにおける同期の問題でのデータの信頼性を考慮すると、先進的なストレージシステムは、他のパートナノードの何らかの故障に起因するデータロールバックの場合に備え、古くなったパリティデータを保持しようとする。特に、ＥＣ Ｍ＋Ｐ（Ｍはソースデータの数であり、Ｐはパリティデータの数である）について、これはＰ個のノード故障の冗長性を与え、データの信頼性を保証する。読み込み－修正－書き込みを行う場合の、任意のＰ個のノード故障の冗長性を保証するためのものである。各パリティノードにおいて、古くなったパリティを新たなパリティで直接上書きする場合、任意の不成功ノードの書き込みは、これらのノードを一貫性のない状態にさせるであろう。これは、Ｍ＋Ｐ ＥＣに冗長性保証を失わせる。つまり、古くなったパリティデータを新たなパリティデータと共に保持することがＥＣデータ更新のための重要な要件である。
したがって、いくつかの実施形態のデータ保持動作は、ホストソフトウェアの機能要件と、ＮＶＭｅ／ＮＶＭｆの主媒体であるＮＡＮＤフラッシュの固有特性との両方を満たす。
本明細書において論じる技術は、様々なコンピューティングシステム（例えば、デスクトップ、ワークステーション、サーバ、ラックシステム等の非モバイルコンピューティングデバイス、例えば、スマートフォン、タブレット、ウルトラモバイルパーソナルコンピュータ（ＵＭＰＣ）、ラップトップコンピュータ、ウルトラブックコンピューティングデバイス、スマートウォッチ、スマートグラス、スマートブレスレット等のモバイルコンピューティングデバイス、および／または、モノのインターネット（ＩｏＴ）デバイス（例えば、センサ、カメラ等）などのクライアント／エッジデバイスを含む）において提供され得る。
ここで図８を参照すると、コンピューティングデバイス１００の一実施形態は、（本明細書において、一般的に「複数のプロセッサ１０２」または「プロセッサ１０２」として参照される）１または複数のプロセッサ１０２－１から１０２－Ｎを含み得る。プロセッサ１０２は、相互接続またはバス１０４を介して通信し得る。各プロセッサ１０２は、様々なコンポーネントを含んでよく、それらのうちのいくつかは、明確性のためにプロセッサ１０２－１を参照してのみ論じられる。したがって、残りのプロセッサ１０２－２から１０２－Ｎのそれぞれは、プロセッサ１０２－１を参照して論じるものと同じまたは類似したコンポーネントを含み得る。
いくつかの実施形態では、プロセッサ１０２－１は、１または複数のプロセッサコア１０６－１から１０６－Ｍ（本明細書において「複数のコア１０６」として参照されるか、またはより一般的には「コア１０６」として参照される）、キャッシュ１０８（様々な実施形態において共有キャッシュまたはプライベートキャッシュであってよい）および／またはルータ１１０を含み得る。プロセッサコア１０６は、単一の集積回路（ＩＣ）チップ上に実装され得る。さらに、チップは、（キャッシュ１０８のような）１または複数の共有および／またはプライベートキャッシュ、（バスまたは相互接続１１２のような）バスまたは相互接続、ロジック１７０、メモリコントローラ、または他のコンポーネントを含み得る。
いくつかの実施形態では、ルータ１１０が、プロセッサ１０２－１および／またはデバイス１００の様々なコンポーネントの間で通信するために使用され得る。 さらに、プロセッサ１０２－１は、１つより多くのルータ１１０を含み得る。さらに、多数のルータ１１０が通信することで、プロセッサ１０２－１の内部または外部の様々なコンポーネント間のデータルーティングを可能にし得る。
キャッシュ１０８は、コア１０６など、プロセッサ１０２－１の１または複数のコンポーネントにより利用されるデータ（例えば、命令を含む）を記憶し得る。例えば、キャッシュ１０８は、プロセッサ１０２のコンポーネントがより速くアクセスできるよう、メモリ１１４に記憶されたデータをローカルにキャッシュし得る。図８に示されるように、メモリ１１４は、相互接続１０４を介してプロセッサ１０２と通信し得る。いくつかの実施形態では、キャッシュ１０８（共有され得る）は、様々なレベルを有し得る。例えば、キャッシュ１０８は、中間レベルキャッシュおよび／またはラストレベルキャッシュ（ＬＬＣ）であってよい。また、コア１０６のそれぞれは、レベル１（Ｌ１）キャッシュ（１１６－１）（本明細書において一般的に「Ｌ１キャッシュ１１６」として参照される）を含み得る。プロセッサ１０２－１の様々なコンポーネントが直接、バス（例えば、バス１１２）および／またはメモリコントローラまたはハブを通じてキャッシュ１０８と通信し得る。
図８に示されるように、メモリ１１４は、デバイス１００の他のコンポーネントに、メモリコントローラ１２０を介して、結合され得る。 メモリ１１４は、揮発性メモリを含んでよく、同じ意味でメインメモリとして参照され得る。たとえメモリコントローラ１２０が、相互接続１０４およびメモリ１１４の間に結合されているように示されているとしても、メモリコントローラ１２０は、デバイス１００の他の箇所に配置されてもよい。 例えば、いくつかの実施形態では、メモリコントローラ１２０またはその各部分は、プロセッサ１０２のうちの１つの内に提供されてよい。
デバイス１００は、ネットワークインタフェース１２８を介して他のデバイス／システム／ネットワークと通信し得る（例えば、コンピュータネットワークおよび／またはクラウド１２９と、有線または無線インタフェースを介して通信する）。例えば、ネットワークインタフェース１２８は、（例えば、米国電気電子技術者協会（ＩＥＥＥ ８０２．１１インタフェース（ＩＥＥＥ ８０２．１１ａ／ｂ／ｇ／ｎ／ａｃ等を含む）、セルラーインタフェース、３Ｇ、４Ｇ、ＬＴＥ、Ｂｌｕｅｔｏｏｔｈ（登録商標）等を介して）ネットワーク／クラウド１２９と無線通信するためのアンテナ（不図示）を含み得る。
デバイス１００はまた、ＳＳＤコントローラロジック１２５を介して相互接続１０４に結合されるＳＳＤデバイス１３０のようなストレージデバイスを含み得る。故に、ロジック１２５は、デバイス１００の様々なコンポーネントによるＳＳＤデバイス１３０へのアクセスを制御し得る。さらに、たとえロジック１２５が図８において相互接続１０４に直接結合されるように示されていても、ロジック１２５は、（ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）バス、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）（またはＰＣＩエクスプレス（ＰＣＩｅ）インタフェース）、ＮＶＭ ＥＸＰＲＥＳＳ（ＮＶＭｅ）等のような）ストレージバス／相互接続を介して（例えば、ストレージバスがバスブリッジ、チップセット等のような他のロジックを介して相互接続１０４に結合する場合に）、デバイス１００の１または複数の他のコンポーネントと代替的に通信できる。さらに、ロジック１２５は、（図９を参照して説明されるように）メモリコントローラロジックに組み込まれてもよく、あるいは、様々な実施形態において同じ集積回路（ＩＣ）デバイスに（例えば、ＳＳＤデバイス１３０と同じ回路基板デバイス上に、またはＳＳＤデバイス１３０と同じ筐体内に）提供されてもよい。
さらに、ロジック１２５および／またはＳＳＤデバイス１３０は、（例えば、１または複数のビットまたは信号の形式の）情報を受信するよう１または複数のセンサ（不図示）に結合されることで、１または複数のセンサのステータスまたは当該センサにより検出される値を示し得る。これらのセンサは、温度、動作周波数、動作電圧、消費電力、および／またはコア間通信作用等のような、システム／プラットフォームの電力的／熱的挙動に影響を与える様々なファクタの変動を検知すべく、コア１０６、相互接続１０４または１１２、プロセッサ１０２の外部のコンポーネント、ＳＳＤデバイス１３０、ＳＳＤバス、ＳＡＴＡバス、ロジック１２５、ロジック１６０、ロジック１７０等を含むデバイス１００（または本明細書で説明される他のコンピューティングシステム）のコンポーネントに近接して提供されてよい。
図９は、一実施形態によるＳＳＤデバイス１３０の様々なコンポーネントのブロック図を示す。図９に示されるように、ロジック１６０は、ＳＳＤデバイス１３０またはコントローラ３８２の内部等のような様々な場所に配置されてよく、図８に関連して議論されたのと同様の技術を含んでよい。ＳＳＤデバイス１３０は、（１または複数のプロセッサコアまたはプロセッサ３８４、およびメモリコントローラロジック３８６を次に含む）コントローラ３８２、キャッシュ１３８、ＲＡＭ３８８、ファームウェアストレージ３９０、および（ＮＡＮＤフラッシュ、ＮＯＲフラッシュ、または他のタイプの不揮発性メモリを含み得る、集合的にメモリ３９２となる）１または複数のメモリデバイス３９２－１～３９２－Ｎを含む。メモリ３９２は、１または複数のメモリチャネルまたはバスを介してメモリコントローラロジック３８６に結合される。また、ＳＳＤデバイス１３０は、（ＳＡＴＡ、ＳＡＳ、ＰＣＩｅ、ＮＶＭｅ等のインタフェースのような）インタフェースを介してロジック１２５と通信する。図１～図７を参照して議論した、１または複数の特徴／態様／オペレーションは、図９の１または複数のコンポーネントにより実行されてよい。プロセッサ３８４および／またはコントローラ３８２は、メモリデバイス３９２－１～３９２－Ｎへと書き込まれる、またはメモリデバイス３９２－１～３９２－Ｎから読み込まれるデータを圧縮／解凍して（さもなければデータの圧縮／解凍を引き起こして）よい。また、図１～図７の１または複数の特徴／態様／オペレーションは、ファームウェア３９０にプログラミングされてよい。さらに、ＳＳＤコントローラロジック１２５はまた、ロジック１６０を含んでよい。
図８および図９に示されるように、ＳＳＤデバイス１３０は、ロジック１６０を含んでよい。これは、ＳＳＤデバイス１３０と同じ筐体内に、および／または、ＳＳＤデバイス１３０のプリント回路基板（ＰＣＢ）に完全に統合されている場合がある。デバイス１００は、ＳＳＤデバイス１３０の外部にさらなるロジック１７０を含んでよい。有利には、ロジック１６０および／またはロジック１７０は、デバイス１０装置１５、方法２０（図３Ａから３Ｅ）、システム４５、システム５０、システム６０コマンドフォーマット７０、および／または本明細書で説明される特徴のいずれかの１または複数の態様を実装する技術を含んでよい。例えば、ロジック１７０は、本明細書で説明される様々な実施形態のホストサーバ／デバイス／エージェント／ＲＡＩＤロジック／ＥＣコントローラの（例えば、関連するデータと共に本明細書で説明されるＷｒｉｔｅＡｎｄＸｏｒ、ＳａｖｅＥＣ、ＥＣｗｒｉｔｅ、およびＥＣｒｍｗコマンド等を含むコマンド／パラメータをＳＳＤデバイス１３０へ送信する）態様を実装する技術を含んでよい。
例えば、ロジック１６０は、ＳＳＤデバイス１３０へのローカルアクセスを制御する技術（例えば、ＳＳＤデバイス１３０自体についてのコマンドロジック、制御ロジック、デバイスロジック等）を含んでよい。（例えば、本明細書で説明されるＷｒｉｔｅＡｎｄＸｏｒ、ＳａｖｅＥＣ、ＥＣｗｒｉｔｅ、およびＥＣｒｍｗと同様のコマンドのような）１または複数のコマンドに応答して、ロジック１６０は、第１のローカルパリティ計算に基づいて、中間パリティ値を決定し、中間パリティ値をローカルに（例えば、ＲＡＭ３８８に）記憶するように構成されてよい。例えば、ロジック１６０は、１または複数のコマンドに応答して、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定するようにさらに構成されてよい。
いくつかの実施形態では、ＷｒｉｔｅＡｎｄＸｏｒコマンドに応答して、ロジック１６０は、ＷｒｉｔｅＡｎｄＸｏｒコマンドで示されるアドレスから古いデータ値を読み込み、古いデータ値と、ＷｒｉｔｅＡｎｄＸｏｒコマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定し、ＷｒｉｔｅＡｎｄＸｏｒコマンドで示されるインデックスに関連付けられる位置に中間パリティ値をローカルに記憶するように構成されてよい。例えば、ＷｒｉｔｅＡｎｄＸｏｒコマンドに応答して、ロジック１６０は、ＷｒｉｔｅＡｎｄＸｏｒコマンドで示されるアドレスに新たなデータを書き込むようにさらに構成されてよい。
いくつかの実施形態では、ＳａｖｅＥＣコマンドに応答して、ロジック１６０は、ＳａｖｅＥＣコマンドで示されるインデックスに関連付けられる位置から中間パリティ値を読み込み、ＳａｖｅＥＣコマンドで示されるアドレスに中間パリティ値を記憶するように構成されてよい。
いくつかの実施形態では、ＥＣｗｒｉｔｅコマンドに応答して、ロジック１６０は、ＥＣｗｒｉｔｅコマンドで示されるアドレスから古いパリティデータ値を読み込み、ＥＣｗｒｉｔｅコマンドで示されるインデックスに関連付けられる位置に古いパリティデータ値をローカルに記憶するように構成されてよい。例えば、ＥＣｗｒｉｔｅコマンドに応答して、ロジック１６０は、古いパリティデータ値と、ＥＣｗｒｉｔｅコマンドで示される中間パリティ値と、ＥＣｗｒｉｔｅコマンドで示される係数値とに基づいて第２のパリティ計算を実行して、最終パリティ値を決定し、ＥＣｗｒｉｔｅコマンドで示されるアドレスに最終パリティ値を書き込むようにさらに構成されてよい。
いくつかの実施形態では、ＥＣｒｍｗコマンドに応答して、ロジック１６０は、ＥＣｒｍｗコマンドで示される第１のＬＢＡから古いデータ値を読み込み、古いデータ値と、ＥＣｒｍｗコマンドで示される新たなデータ値とのＸＯＲ演算を実行して、中間パリティ値を決定し、中間パリティ値と、ＥＣｒｍｗコマンドで示される係数値（例えば、等式１に係る古いパリティデータ値とＸＯＲが取られる）とに基づいて、乗算演算を実行して、最終パリティ値を決定し、ＥＣｒｍｗコマンドで示される第２のＬＢＡに最終パリティ値を書き込むように構成されてよい。
他の実施形態では、ＳＳＤデバイス１３０は、任意の適切なストレージ／メモリの技術／媒体により置き換えられてよい。いくつかの実施形態では、ロジック１６０／１７０は、（例えば、シリコン、サファイア、ガリウムヒ素、プリント回路基板（ＰＣＢ）等の）１または複数の基板に結合されてよく、１または複数の基板内に配置されるトランジスタチャネル領域を含んでよい。他の実施形態では、ＳＳＤデバイス１３０は、２またはより多くのタイプの記憶媒体を含んでよい。例えば、ストレージの大部分は、ＮＡＮＤであってよく、より速く、より小さい粒度でアクセス可能な（例えば、バイトアドレス可能な）Ｉｎｔｅｌ（登録商標）３ＤＸＰ媒体のような何らかのＮＶＭをさらに含んでもよい。ＳＳＤデバイス１３０は、代替的に、または追加的に、持続的揮発性メモリ（例えば、バッテリまたはキャパシタでバックアップされるＤＲＡＭまたはＳＲＡＭ）を含んでよい。例えば、ＳＳＤデバイス１３０は、エネルギー蓄積用キャパシタを有するＰＯＷＥＲ ＬＯＳＳ ＩＭＭＩＮＥＮＴ（ＰＬＩ）技術を含んでよい。エネルギー蓄積用キャパシタは、進行中の任意のコマンドを完了し、ＤＲＡＭ／ＳＲＡＭ内の任意のデータが不揮発性ＮＡＮＤ媒体に引き渡されることを確実にするために、十分なエネルギー（電力）を提供し得る。キャパシタは、持続的揮発性メモリについてのバックアップバッテリとして動作してよい。図８に示されるように、ロジック１６０および／またはロジック１７０の特徴または態様は、デバイス１００を通じて分散されてよく、さらには／またはデバイス１００の様々なコンポーネントとともに併置／統合されてよい。
［追加の留意事項および例］
例１は、１または複数の基板と、１または複数の基板に結合されるロジックと、を備える、電子装置を含む。ロジックは、永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づいて、中間パリティ値を決定し、中間パリティ値をローカルに記憶し、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する。
例２は、第１の単方向コマンドに応答して、ロジックが、さらに、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、古いデータ値と、第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定し、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶する、例１に記載の装置を含む。
例３は、第１の単方向コマンドに応答して、ロジックが、さらに、第１のアドレスに新たなデータを書き込む、例２の装置を含む。
例４は、第２の単方向コマンドに応答して、ロジックが、さらに、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込み、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶する、例１から３のいずれかに記載の装置を含む。
例５は、第３の単方向コマンドに応答して、ロジックが、さらに、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込み、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルに記憶する、例１から４のいずれかに記載の装置を含む。
例６は、第３の単方向コマンドに応答して、ロジックが、さらに、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値とに基づいて、第２のパリティ計算を実行して、最終パリティ値を決定し、第３のアドレスに最終パリティ値を書き込む、例５に記載の装置を含む。
例７は、第４の単方向コマンドに応答して、ロジックが、さらに、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込み、古いデータ値と、第４の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定し、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、最終パリティ値を決定し、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込む、例１から６のいずれかに記載の装置を含む。
例８は、永続記憶媒体がソリッドステートドライブを含む、例１から７のいずれかに記載の装置を含む。
例９は、永続記憶媒体と、永続記憶媒体に通信可能に結合されるコントローラと、を備える電子ストレージシステムを含む。コントローラはロジックを含み、ロジックは、永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づいて、中間パリティ値を決定し、中間パリティ値をローカルに記憶し、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する。
例１０は、第１の単方向コマンドに応答して、ロジックが、さらに、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、古いデータ値と、第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定し、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶する、例９に記載のシステムを含む。
例１１は、第１の単方向コマンドに応答して、ロジックが、さらに、第１のアドレスに新たなデータを書き込む、例１０に記載のシステムを含む。
例１２は、第２の単方向コマンドに応答して、ロジックが、さらに、第２の単方向コマンドで示される第２のインデックスに関連付けされる第２の位置から中間パリティ値を読み込み、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶する、例９から１１のいずれかに記載のシステムを含む。
例１３は、第３の単方向コマンドに応答して、ロジックが、さらに、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込み、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルに記憶する、例９から１２に記載のシステムを含む。
例１４は、第３の単方向コマンドに応答して、ロジックが、さらに、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値とに基づいて、第２のパリティ計算を実行して、最終パリティ値を決定し、第３のアドレスに最終パリティ値を書き込む、例１３に記載のシステムを含む。
例１５は、第４の単方向コマンドに応答して、ロジックが、さらに、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込み、古いデータ値と、第４の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定し、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、最終パリティ値を決定し、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込む、例９から１４のいずれかに記載のシステムを含む。
例１６は、永続記憶媒体が、ソリッドステートドライブを含む、例９から１５のいずれかに記載のシステムを含む。
例１７は、永続記憶媒体へのローカルアクセスを制御する段階と、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づいて、中間パリティ値を決定する段階と、中間パリティ値をローカルに記憶する段階と、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する段階とを備える、ストレージを制御する方法を含む。
例１８は、第１の単方向コマンドに応答して、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込む段階と、古いデータ値と、第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定する段階と、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶する段階と、をさらに備える、例１７に記載の方法を含む。
例１９は、第１の単方向コマンドに応答して、第１のアドレスに新たなデータを書き込む段階をさらに備える、例１８に記載の方法を含む。
例２０は、第２の単方向コマンドに応答して、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込む段階と、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶する段階と、をさらに備える、例１７から１９のいずれかに記載の方法を含む。
例２１は、第３の単方向コマンドに応答して、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込む段階と、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルに記憶する段階と、をさらに備える、例２０に記載の方法を含む。
例２２は、第３の単方向コマンドに応答して、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値と、に基づいて、第２のパリティ計算を実行して、最終パリティ値を決定する段階と、第３のアドレスに最終パリティ値を書き込む段階と、をさらに備える、例１７から２１のいずれに記載の方法を含む。
例２３は、第４の単方向コマンドに応答して、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込む段階と、古いデータ値と、第４の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定する段階と、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、最終パリティ値を決定する段階と、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込む段階と、をさらに備える、例１７から２２のいずれかに記載の方法を含む。
例２４は、永続記憶媒体がソリッドステートドライブを含む、例１７から２３のいずれかに記載の方法を含む。
例２５は、コンピューティングデバイス上で実行されることに応答して、コンピューティングデバイスに、永続記憶媒体へのローカルアクセスを制御させ、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づいて、中間パリティ値を決定させ、中間パリティ値をローカルに記憶させ、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定させる、複数の命令を備える、少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例２６は、コンピューティングデバイス上で実行されることに応答して、かつ第１の単方向コマンドに応答して、コンピューティングデバイスに、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込ませ、古いデータ値と、第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定させ、第１の単方向コマンドで示される第１のインデックスに関連付けされる第１の位置に中間パリティ値をローカルに記憶させる、複数のさらなる命令を備える、例２５に記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例２７は、コンピューティングデバイス上で実行されることに応答して、かつ第１の単方向コマンドに応答して、コンピューティングデバイスに、第１のアドレスに新たなデータを書き込ませる、複数のさらなる命令を備える、例２６に記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例２８は、コンピューティングデバイス上で実行されることに応答して、かつ第２の単方向コマンドに応答して、コンピューティングデバイスに、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込ませ、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶させる、複数のさらなる命令を備える、例２５から２７のいずれかに記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例２９は、コンピューティングデバイス上で実行されることに応答して、かつ第３の単方向コマンドに応答して、コンピューティングデバイスに、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込ませ、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルに記憶させる、複数のさらなる命令を備える、例２５から２８のいずれかに記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例３０は、コンピューティングデバイスで実行されることに応答して、かつ第３の単方向コマンドに応答して、コンピューティングデバイスに、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値とに基づいて、第２のパリティ計算を実行させて、最終パリティ値を決定させ、第３のアドレスに最終パリティ値を書き込ませる、複数のさらなる命令を備える、例２９に記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例３１はコンピューティングデバイス上で実行されることに応答して、かつ第４の単方向コマンドに応答して、コンピューティングデバイスに、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込ませ、古いデータ値と、第４の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行させて、中間パリティ値を決定させ、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行させて、最終パリティ値を決定させ、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込ませる、複数のさらなる命令を備える、例２５から３０のいずれかに記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例３２は、永続記憶媒体がソリッドステートドライブを含む、例２５から３１のいずれかに記載の少なくとも１つの非一時的な１つの機械により可読な媒体を含む。
例３３は、永続記憶媒体へのローカルアクセスを制御する手段と、１または複数のコマンドに応答して、第１のローカルパリティ計算に基づいて、中間パリティ値を決定する手段と、中間パリティ値をローカルに記憶する手段と、中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する手段と、を備える、ストレージデバイスコントローラ装置を含む。
例３４は、第１の単方向コマンドに応答して、第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込む手段と、古いデータ値と、第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定する手段と、第１の単方向コマンドで示される第１のインデックスに関連付けられる第１の位置に中間パリティ値をローカルに記憶する手段と、をさらに備える、例３３に記載の装置を含む。
例３５は、第１の単方向コマンドに応答して、第１のアドレスに新たなデータを書き込む手段をさらに備える、例３４に記載の装置を含む。
例３６は、第２の単方向コマンドに応答して、第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込む手段と、第２の単方向コマンドで示される第２のアドレスに中間パリティ値を記憶する手段と、をさらに備える、例３３から３５のいずれかに記載の装置を含む。
例３７は、第３の単方向コマンドに応答して、第３の単方向コマンドで示される第３のアドレスから古いパリティデータ値を読み込む手段と、第３の単方向コマンドで示される第３のインデックスに関連付けられる第３の位置に古いパリティデータ値をローカルに記憶する手段と、をさらに備える、例３３から３６のいずれかに記載の装置を含む。
例３８は、第３の単方向コマンドに応答して、古いパリティデータ値と、第３の単方向コマンドで示される中間パリティ値と、第３の単方向コマンドで示される係数値とに基づいて、第２のパリティ計算を実行して、最終パリティ値を決定する手段と、第３のアドレスに最終パリティ値を書き込む手段とをさらに備える、例３７に記載の装置を含む。
例３９は、第４の単方向コマンドに応答して、第４の単方向コマンドで示される第４のアドレスから古いデータ値を読み込む手段と、古いデータ値と、第４の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定する手段と、中間パリティ値と、第４の単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、最終パリティ値を決定する手段と、第４の単方向コマンドで示される第５のアドレスに最終パリティ値を書き込む手段と、をさらに備える、例３３から３８に記載の装置を含む。
例４０は、永続記憶媒体がソリッドステートドライブを含む、例３３から３９に記載の装置を含む。
「結合される」という用語は、本明細書では、対象の構成要素間の直接的または間接的な任意のタイプの関係を指すために使用することができ、電気的、機械的、流体的、光学的、電磁的、電気機械的、または他の接続に適用することができる。加えて、「第１の」、「第２の」等の用語は、説明を容易にするためにのみ本明細書で使用され得、別段示されない限り、特定の時間的または経時的な意味を保持しない。
本出願および特許請求の範囲で使用されるように、用語「のうち１または複数」によって結合された項目のリストは、列挙された用語の任意の組み合わせを意味し得る。例えば、「Ａ、ＢおよびＣのうちの１または複数」という文言および「Ａ、ＢまたはＣのうちの１または複数」という文言はいずれも、Ａ；Ｂ；Ｃ；ＡおよびＢ；ＡおよびＣ；ＢおよびＣ；またはＡ、ＢおよびＣを意味してもよい。本明細書において説明するシステムの様々なコンポーネントは、ソフトウェア、ファームウェアおよび／またはハードウェアおよび／またはそれらの任意の組み合わせに実装されてよい。例えば、本明細書において論じるシステムまたはデバイスの様々なコンポーネントは、少なくとも部分的に、例えばスマートフォンなど、コンピューティングシステム内で見られ得るものなどのコンピューティングＳｏＣのハードウェアにより提供され得る。当業者であれば、本明細書において説明するシステムが、対応する図に示されていない追加のコンポーネントを含み得ることを認識し得る。例えば、本明細書において論じるシステムは、例えば明確性のために図示されていないビットストリームマルチプレクサモジュールまたはデマルチプレクサモジュールおよびこれと同様のもののような追加のコンポーネントを含み得る。
本明細書において論じる例示的なプロセスの実装が、図示された順序で示される全てのオペレーションの実行を含み得るが、本開示はこの点で限定されず、様々な例において、本明細書における例示的なプロセスの実装は、示されるオペレーションのサブセット、図示されたものとは異なる順序で実行されるオペレーションまたは追加のオペレーションのみを含み得る。
加えて、本明細書において論じるオペレーションのうちのいずれか１つまたは複数は、１または複数のコンピュータプログラム製品により提供される命令に応答して行われ得る。そのようなプログラム製品は、例えばプロセッサにより実行された場合に本明細書において説明する機能を提供し得る命令を提供する信号担持媒体を含み得る。コンピュータプログラム製品は、任意の形態の１または複数の機械可読媒体で提供され得る。したがって、例えば、１または複数のグラフィック処理ユニットまたはプロセッサコアを含むプロセッサは、１または複数の機械可読媒体によりプログラムコードおよび／または命令または命令セットがプロセッサに伝達されたことに応答して、本明細書における例示的なプロセスのブロックのうちの１または複数を行い得る。一般的に、機械可読媒体は、本明細書で説明されるデバイスおよび／またはシステムのいずれかに、本明細書で説明されるオペレーションの少なくとも一部を実装させ得る、および／または、本明細書で説明されるデバイス、システム、または任意のモジュールまたはコンポーネントの任意の部分を実装させ得る、プログラムコードおよび／または命令もしくは命令セットの形式で、ソフトウェアを搬送し得る。
本明細書において説明する任意の実装において使用されるように、「モジュール」という用語は、ソフトウェアロジック、ファームウェアロジック、ハードウェアロジックおよび／または本明細書において説明する機能を提供するように構成された回路の任意の組み合わせを指す。ソフトウェアは、ソフトウェアパッケージ、コードおよび／または命令セットまたは命令として具現化されてよく、本明細書において説明する任意の実装において使用される「ハードウェア」は、例えば、ハードワイヤード回路、プログラマブル回路、ステートマシン回路、固定機能回路、実行ユニット回路および／または、プログラマブル回路により実行される命令を記憶したファームウェアを単独で、または任意の組み合わせで含み得る。これらのモジュールは、例えば、集積回路（ＩＣ）システムオンチップ（ＳｏＣ）等のより大きいシステムの一部を形成する回路として、集合的にまたは個別に具現化され得る。
様々な実施形態は、ハードウェア要素、ソフトウェア要素、またはこれら両方の組み合わせを使用して実装されてよい。ハードウェア要素の例は、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、抵抗、キャパシタ、およびインダクタ等）、集積回路、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップおよびチップセット等を含み得る。ソフトウェアの例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、方法、手順、ソフトウェアインタフェース、アプリケーションプログラムインタフェース（ＡＰＩ）、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、単語、値、シンボル、またはそれらの任意の組み合わせを含み得る。ある実施形態がハードウェア要素および／またはソフトウェア要素を使用して実装されるか否かの判断は、所望の計算レート、電力レベル、耐熱性、処理サイクルバジェット、入力データレート、出力データレート、メモリリソース、データバス速度および他の設計上または性能上の制約などの任意の数の要素によって異なり得る。
少なくとも１つの実施形態の１または複数の態様は、機械可読媒体に記憶された代表的な命令によって実装されてよく、この機械可読媒体は、機械によって読み込まれたときに、本明細書に説明される技術を実行するためのロジックを機械に作製させる様々なロジックをプロセッサ内で表すものである。ＩＰコアとして知られるそのような表現は、有形の機械可読媒体に記憶されてよく、ロジックまたはプロセッサを実際に製造する製造機械に搭載するために様々な顧客または製造施設に供給されてよい。
本明細書に記載される特定の特徴を、様々な実装を参照して説明してきたが、この説明は、限定的な意味で解釈されるようには意図されていない。故に、本開示が関連する当業者には明らかである、本明細書において説明した実装および他の実装の様々な修正は、本開示の趣旨および範囲内にあるものとみなされる。
これらの実施形態は、そのように説明した実施形態に限定されないが、添付の特許請求の範囲から逸脱することなく修正および変更のうえで実施され得ることが認識されるであろう。例えば、上記実施形態は、特徴の具体的な組み合わせを含み得る。しかしながら、上記実施形態は、この点で限定されず、様々な実装において、上記実施形態は、そのような特徴のサブセットのみの実行、そのような特徴の異なる順序での実行、そのような特徴の異なる組み合わせでの実行および／または明示的に列挙されたそれらの特徴に対する追加の特徴の実行を含み得る。したがって、実施形態の範囲は、添付の特許請求の範囲を参照して、そのような請求項が権利を与えられるものの均等物の全範囲に沿って決定されるべきである。
これらの実施形態は、そのように説明した実施形態に限定されないが、添付の特許請求の範囲から逸脱することなく修正および変更のうえで実施され得ることが認識されるであろう。例えば、上記実施形態は、特徴の具体的な組み合わせを含み得る。しかしながら、上記実施形態は、この点で限定されず、様々な実装において、上記実施形態は、そのような特徴のサブセットのみの実行、そのような特徴の異なる順序での実行、そのような特徴の異なる組み合わせでの実行および／または明示的に列挙されたそれらの特徴に対する追加の特徴の実行を含み得る。したがって、実施形態の範囲は、添付の特許請求の範囲を参照して、そのような請求項が権利を与えられるものの均等物の全範囲に沿って決定されるべきである。
［項目１］
１または複数の基板と、
上記１または複数の基板に結合されたロジックであって、永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、
第１のローカルパリティ計算に基づいて、中間パリティ値を決定し
上記中間パリティ値をローカルに記憶し
上記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する、ロジックと、
を備える電子装置。
［項目２］
第１の単方向コマンドに応答して、上記ロジックはさらに、
上記第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、
上記古いデータ値と、上記第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、上記中間パリティ値を決定し、
上記第１の単方向コマンドで示される第１のインデックスに関連付けされる第１の位置に、上記中間パリティ値をローカルに記憶する、
項目１に記載の電子装置。
［項目３］
上記第１の単方向コマンドに応答して、上記ロジックはさらに、
上記第１のアドレスに上記新たなデータを書き込む、
項目２に記載の電子装置。
［項目４］
第２の単方向コマンドに応答して、上記ロジックはさらに、
上記第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込み、
上記第２の単方向コマンドで示される第２のアドレスに上記中間パリティ値を記憶する、
項目１から３のいずれか一項に記載の電子装置。
［項目５］
上記永続記憶媒体は、ソリッドステートドライブを含む、
項目４に記載の電子装置。
［項目６］
永続記憶媒体と、
上記永続記憶媒体に通信可能に結合されたコントローラであって、上記コントローラは、上記永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、
第１のローカルパリティ計算に基づいて、中間パリティ値を決定し、
上記中間パリティ値をローカルに記憶し、
上記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する、ロジックを含む、コントローラと、
を備える、電子ストレージシステム。
［項目７］
単方向コマンドに応答して、上記ロジックはさらに、
上記単方向コマンドで示されるアドレスから古いパリティデータ値を読み込み、
上記単方向コマンドで示されるインデックスに関連付けされる位置に古いパリティデータ値をローカルに記憶する、
項目６に記載の電子ストレージシステム。
［項目８］
上記単方向コマンドに応答して、上記ロジックはさらに、
上記古いパリティデータ値と、上記単方向コマンドで示される中間パリティ値と、上記単方向コマンドで示される係数値とに基づいて、上記第２のローカルパリティ計算を実行し、上記最終パリティ値を決定し、
第３のアドレスに上記最終パリティ値を書き込む、
項目７に記載の電子ストレージシステム。
［項目９］
単方向コマンドに応答して、上記ロジックはさらに、
上記単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、
上記古いデータ値と、上記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、上記中間パリティ値を決定し、
上記中間パリティ値と、上記単方向コマンドで示される係数値とに基づいて、乗算演算を実行し、上記最終パリティ値を決定し、
上記単方向コマンドで示される第２のアドレスに上記最終パリティ値を書き込む、
項目６に記載の電子ストレージシステム。
［項目１０］
上記永続記憶媒体は、ソリッドステートドライブを含む、
項目６から９のいずれか一項に記載の電子ストレージシステム。
［項目１１］
永続記憶媒体へのローカルアクセスを制御する段階と、１または複数のコマンドに応答して、
第１のローカルパリティ計算に基づいて、中間パリティ値を決定する段階と、
上記中間パリティ値をローカルに記憶する段階と、
上記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する段階と、
を備える、ストレージを制御する方法。
［項目１２］
第１の単方向コマンドに応答して、
上記第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込む段階と、
上記古いデータ値と、上記第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、上記中間パリティ値を決定する段階と、
上記第１の単方向コマンドで示される第１のインデックスに関連付けされる第１の位置に上記中間パリティ値をローカルに記憶する段階と、
をさらに備える、項目１１に記載の方法。
［項目１３］
上記第１の単方向コマンドに応答して、上記第１のアドレスに上記新たなデータを書き込む段階をさらに備える、項目１２に記載の方法。
［項目１４］
第２の単方向コマンドに応答して、
上記第２の単方向コマンドで示される第２のアドレスから古いパリティデータ値を読み込む段階と、
上記第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置に上記古いパリティデータ値をローカルに記憶する段階と、
をさらに備える、項目１１から１３のいずれか一項に記載の方法。
［項目１５］
上記第２の単方向コマンドに応答して、
上記古いパリティデータ値と、上記第２の単方向コマンドで示される中間パリティ値と、上記第２の単方向コマンドで示される係数値とに基づいて、上記第２のローカルパリティ計算を実行して、上記最終パリティ値を決定する段階と、
上記第２のアドレスに上記最終パリティ値を書き込む段階と、
をさらに備える、項目１４に記載の方法。
［項目１６］
コンピューティングデバイス上で実行されることに応答して、上記コンピューティングデバイスに永続記憶媒体へのローカルアクセスを制御させ、１または複数のコマンドに応答して、
第１のローカルパリティ計算に基づいて中間パリティ値を決定させ、
上記中間パリティ値をローカルに記憶させ、
上記中間パリティ値および第２のローカルパリティ計算に基づいて最終パリティ値を決定させる、
複数の命令を備える、コンピュータプログラム。
［項目１７］
上記コンピューティングデバイス上で実行されることに応答して、かつ単方向コマンドに応答して、上記コンピューティングデバイスに、
上記単方向コマンドで示されるインデックスに関連付けされる位置から中間パリティ値を読み込ませ、
上記単方向コマンドで示されるアドレスに上記中間パリティ値を記憶させる、
複数のさらなる命令を備える、項目１６に記載のコンピュータプログラム。
［項目１８］
上記コンピューティングデバイス上で実行されることに応答して、かつ単方向コマンドに応答して、上記コンピューティングデバイスに
上記単方向コマンドで示される第１のアドレスから古いデータ値を読み込ませ、
上記古いデータ値と、上記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行させて、上記中間パリティ値を決定させ、
上記中間パリティ値と、上記単方向コマンドで示される係数値とに基づいて、乗算演算を実行させて、上記最終パリティ値を決定させ、
上記単方向コマンドで示される第２のアドレスに上記最終パリティ値を書き込ませる、
複数のさらなる命令を備える、項目１６に記載のコンピュータプログラム。
［項目１９］
上記永続記憶媒体は、ソリッドステートドライブを備える、
項目１６から１８のいずれか一項に記載のコンピュータプログラム。
［項目２０］
永続記憶媒体へのローカルアクセスを制御する手段と、１または複数のコマンドに応答して、
第１のローカルパリティ計算に基づいて中間パリティ値を決定する手段と、
上記中間パリティ値をローカルに記憶する手段と、
上記中間パリティ値および第２のローカルパリティ計算に基づいて最終パリティ値を決定する手段と、
を備える、ストレージデバイスコントローラ装置。
［項目２１］
単方向コマンドに応答して、
上記単方向コマンドで示されるアドレスから古いデータ値を読み込む手段と、
上記古いデータ値と、上記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、上記中間パリティ値を決定する手段と、
上記単方向コマンドで示されるインデックスに関連付けされる位置に上記中間パリティ値をローカルに記憶する手段と、
をさらに備える、項目２０に記載のストレージデバイスコントローラ装置。
［項目２２］
単方向コマンドに応答して、
上記単方向コマンドで示されるインデックスに関連付けされる位置から中間パリティ値を読み込む手段と、
上記単方向コマンドで示されるアドレスに中間パリティ値を記憶する手段と、
をさらに備える、項目２０に記載のストレージデバイスコントローラ装置。
［項目２３］
単方向コマンドに応答して、
上記単方向コマンドで示されるアドレスから古いパリティデータ値を読み込む手段と、
上記単方向コマンドで示されるインデックスに関連付けされる位置に上記古いパリティデータ値をローカルに記憶する手段と、
をさらに備える、項目２０に記載のストレージデバイスコントローラ装置。
［項目２４］
上記単方向コマンドに応答して、
上記古いパリティデータ値と、上記単方向コマンドで示される中間パリティ値と、上記単方向コマンドで示される係数値とに基づいて、上記第２のローカルパリティ計算を実行して、上記最終パリティ値を決定する手段と、
上記単方向コマンドで示される上記アドレスに上記最終パリティ値を書き込む手段と、
をさらに備える、項目２３に記載のストレージデバイスコントローラ装置。
［項目２５］
単方向コマンドに応答して、
上記単方向コマンドで示される第１のアドレスから古いデータ値を読み込む手段と、
上記古いデータ値と、上記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定する手段と、
上記中間パリティ値と、上記単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、上記最終パリティ値を決定する手段と、
上記単方向コマンドで示される第２のアドレスに上記最終パリティ値を書き込む手段と、
をさらに備える、項目２０に記載のストレージデバイスコントローラ装置。

Claims (25)

  1. １または複数の基板と、
    前記１または複数の基板に結合されたロジックであって、永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、
    第１のローカルパリティ計算に基づいて、中間パリティ値を決定し
    前記中間パリティ値をローカルに記憶し
    前記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する、ロジックと、
    を備える電子装置。
  2. 第１の単方向コマンドに応答して、前記ロジックはさらに、
    前記第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、
    前記古いデータ値と、前記第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、前記中間パリティ値を決定し、
    前記第１の単方向コマンドで示される第１のインデックスに関連付けされる第１の位置に、前記中間パリティ値をローカルに記憶する、
    請求項１に記載の電子装置。
  3. 前記第１の単方向コマンドに応答して、前記ロジックはさらに、
    前記第１のアドレスに前記新たなデータを書き込む、
    請求項２に記載の電子装置。
  4. 第２の単方向コマンドに応答して、前記ロジックはさらに、
    前記第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置から中間パリティ値を読み込み、
    前記第２の単方向コマンドで示される第２のアドレスに前記中間パリティ値を記憶する、
    請求項１から３のいずれか一項に記載の電子装置。
  5. 前記永続記憶媒体は、ソリッドステートドライブを含む、
    請求項４に記載の電子装置。
  6. 永続記憶媒体と、
    前記永続記憶媒体に通信可能に結合されたコントローラであって、前記コントローラは、前記永続記憶媒体へのローカルアクセスを制御し、１または複数のコマンドに応答して、
    第１のローカルパリティ計算に基づいて、中間パリティ値を決定し、
    前記中間パリティ値をローカルに記憶し、
    前記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する、ロジックを含む、コントローラと、
    を備える、電子ストレージシステム。
  7. 単方向コマンドに応答して、前記ロジックはさらに、
    前記単方向コマンドで示されるアドレスから古いパリティデータ値を読み込み、
    前記単方向コマンドで示されるインデックスに関連付けされる位置に古いパリティデータ値をローカルに記憶する、
    請求項６に記載の電子ストレージシステム。
  8. 前記単方向コマンドに応答して、前記ロジックはさらに、
    前記古いパリティデータ値と、前記単方向コマンドで示される中間パリティ値と、前記単方向コマンドで示される係数値とに基づいて、前記第２のローカルパリティ計算を実行し、前記最終パリティ値を決定し、
    第３のアドレスに前記最終パリティ値を書き込む、
    請求項７に記載の電子ストレージシステム。
  9. 単方向コマンドに応答して、前記ロジックはさらに、
    前記単方向コマンドで示される第１のアドレスから古いデータ値を読み込み、
    前記古いデータ値と、前記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、前記中間パリティ値を決定し、
    前記中間パリティ値と、前記単方向コマンドで示される係数値とに基づいて、乗算演算を実行し、前記最終パリティ値を決定し、
    前記単方向コマンドで示される第２のアドレスに前記最終パリティ値を書き込む、
    請求項６に記載の電子ストレージシステム。
  10. 前記永続記憶媒体は、ソリッドステートドライブを含む、
    請求項６から９のいずれか一項に記載の電子ストレージシステム。
  11. 永続記憶媒体へのローカルアクセスを制御する段階と、１または複数のコマンドに応答して、
    第１のローカルパリティ計算に基づいて、中間パリティ値を決定する段階と、
    前記中間パリティ値をローカルに記憶する段階と、
    前記中間パリティ値および第２のローカルパリティ計算に基づいて、最終パリティ値を決定する段階と、
    を備える、ストレージを制御する方法。
  12. 第１の単方向コマンドに応答して、
    前記第１の単方向コマンドで示される第１のアドレスから古いデータ値を読み込む段階と、
    前記古いデータ値と、前記第１の単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、前記中間パリティ値を決定する段階と、
    前記第１の単方向コマンドで示される第１のインデックスに関連付けされる第１の位置に前記中間パリティ値をローカルに記憶する段階と、
    をさらに備える、請求項１１に記載の方法。
  13. 前記第１の単方向コマンドに応答して、前記第１のアドレスに前記新たなデータを書き込む段階をさらに備える、請求項１２に記載の方法。
  14. 第２の単方向コマンドに応答して、
    前記第２の単方向コマンドで示される第２のアドレスから古いパリティデータ値を読み込む段階と、
    前記第２の単方向コマンドで示される第２のインデックスに関連付けられる第２の位置に前記古いパリティデータ値をローカルに記憶する段階と、
    をさらに備える、請求項１１から１３のいずれか一項に記載の方法。
  15. 前記第２の単方向コマンドに応答して、
    前記古いパリティデータ値と、前記第２の単方向コマンドで示される中間パリティ値と、前記第２の単方向コマンドで示される係数値とに基づいて、前記第２のローカルパリティ計算を実行して、前記最終パリティ値を決定する段階と、
    前記第２のアドレスに前記最終パリティ値を書き込む段階と、
    をさらに備える、請求項１４に記載の方法。
  16. コンピューティングデバイス上で実行されることに応答して、前記コンピューティングデバイスに永続記憶媒体へのローカルアクセスを制御させ、１または複数のコマンドに応答して、
    第１のローカルパリティ計算に基づいて中間パリティ値を決定させ、
    前記中間パリティ値をローカルに記憶させ、
    前記中間パリティ値および第２のローカルパリティ計算に基づいて最終パリティ値を決定させる、
    複数の命令を備える、コンピュータプログラム。
  17. 前記コンピューティングデバイス上で実行されることに応答して、かつ単方向コマンドに応答して、前記コンピューティングデバイスに、
    前記単方向コマンドで示されるインデックスに関連付けされる位置から中間パリティ値を読み込ませ、
    前記単方向コマンドで示されるアドレスに前記中間パリティ値を記憶させる、
    複数のさらなる命令を備える、請求項１６に記載のコンピュータプログラム。
  18. 前記コンピューティングデバイス上で実行されることに応答して、かつ単方向コマンドに応答して、前記コンピューティングデバイスに
    前記単方向コマンドで示される第１のアドレスから古いデータ値を読み込ませ、
    前記古いデータ値と、前記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行させて、前記中間パリティ値を決定させ、
    前記中間パリティ値と、前記単方向コマンドで示される係数値とに基づいて、乗算演算を実行させて、前記最終パリティ値を決定させ、
    前記単方向コマンドで示される第２のアドレスに前記最終パリティ値を書き込ませる、
    複数のさらなる命令を備える、請求項１６に記載のコンピュータプログラム。
  19. 前記永続記憶媒体は、ソリッドステートドライブを備える、
    請求項１６から１８のいずれか一項に記載のコンピュータプログラム。
  20. 永続記憶媒体へのローカルアクセスを制御する手段と、１または複数のコマンドに応答して、
    第１のローカルパリティ計算に基づいて中間パリティ値を決定する手段と、
    前記中間パリティ値をローカルに記憶する手段と、
    前記中間パリティ値および第２のローカルパリティ計算に基づいて最終パリティ値を決定する手段と、
    を備える、ストレージデバイスコントローラ装置。
  21. 単方向コマンドに応答して、
    前記単方向コマンドで示されるアドレスから古いデータ値を読み込む手段と、
    前記古いデータ値と、前記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、前記中間パリティ値を決定する手段と、
    前記単方向コマンドで示されるインデックスに関連付けされる位置に前記中間パリティ値をローカルに記憶する手段と、
    をさらに備える、請求項２０に記載のストレージデバイスコントローラ装置。
  22. 単方向コマンドに応答して、
    前記単方向コマンドで示されるインデックスに関連付けされる位置から中間パリティ値を読み込む手段と、
    前記単方向コマンドで示されるアドレスに中間パリティ値を記憶する手段と、
    をさらに備える、請求項２０に記載のストレージデバイスコントローラ装置。
  23. 単方向コマンドに応答して、
    前記単方向コマンドで示されるアドレスから古いパリティデータ値を読み込む手段と、
    前記単方向コマンドで示されるインデックスに関連付けされる位置に前記古いパリティデータ値をローカルに記憶する手段と、
    をさらに備える、請求項２０に記載のストレージデバイスコントローラ装置。
  24. 前記単方向コマンドに応答して、
    前記古いパリティデータ値と、前記単方向コマンドで示される中間パリティ値と、前記単方向コマンドで示される係数値とに基づいて、前記第２のローカルパリティ計算を実行して、前記最終パリティ値を決定する手段と、
    前記単方向コマンドで示される前記アドレスに前記最終パリティ値を書き込む手段と、
    をさらに備える、請求項２３に記載のストレージデバイスコントローラ装置。
  25. 単方向コマンドに応答して、
    前記単方向コマンドで示される第１のアドレスから古いデータ値を読み込む手段と、
    前記古いデータ値と、前記単方向コマンドで示される新たなデータ値との排他的ＯＲ演算を実行して、中間パリティ値を決定する手段と、
    前記中間パリティ値と、前記単方向コマンドで示される係数値とに基づいて、乗算演算を実行して、前記最終パリティ値を決定する手段と、
    前記単方向コマンドで示される第２のアドレスに前記最終パリティ値を書き込む手段と、
    をさらに備える、請求項２０に記載のストレージデバイスコントローラ装置。
JP2022549602A 2020-02-20 2020-02-20 単方向コマンドによるオン－ｓｓｄの消失訂正符号化 Active JP7529947B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/076072 WO2021163973A1 (en) 2020-02-20 2020-02-20 On-ssd erasure coding with uni-directional commands

Publications (2)

Publication Number Publication Date
JP2023522544A true JP2023522544A (ja) 2023-05-31
JP7529947B2 JP7529947B2 (ja) 2024-08-07

Family

ID=77390257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022549602A Active JP7529947B2 (ja) 2020-02-20 2020-02-20 単方向コマンドによるオン－ｓｓｄの消失訂正符号化

Country Status (6)

Country Link
US (2) US11971782B2 (ja)
EP (1) EP4107726A4 (ja)
JP (1) JP7529947B2 (ja)
KR (1) KR20220142521A (ja)
CN (1) CN115428074A (ja)
WO (1) WO2021163973A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024103196A (ja) * 2023-01-20 2024-08-01 キオクシア株式会社 情報処理システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574882A (en) 1995-03-03 1996-11-12 International Business Machines Corporation System and method for identifying inconsistent parity in an array of storage
US6766480B2 (en) 2001-03-14 2004-07-20 Hewlett-Packard Development Company, L.P. Using task description blocks to maintain information regarding operations
CN100361222C (zh) 2003-09-05 2008-01-09 三洋电机株式会社 纠错码产生电路及其方法
US7290199B2 (en) 2004-11-19 2007-10-30 International Business Machines Corporation Method and system for improved buffer utilization for disk array parity updates
CN104205059B (zh) * 2012-04-27 2017-07-14 株式会社日立制作所 存储系统和存储控制装置
US9778986B2 (en) * 2014-03-28 2017-10-03 Hitachi, Ltd. Storage system
US10176039B2 (en) * 2014-09-19 2019-01-08 Micron Technology, Inc. Self-accumulating exclusive OR program
JP6328335B2 (ja) 2015-06-01 2018-05-23 株式会社日立製作所 ストレージ装置及びその制御方法
WO2017082750A1 (en) 2015-11-10 2017-05-18 Huawei Technologies Co., Ltd. Method and apparatus for encoding data for storage
US20180039425A1 (en) 2016-08-02 2018-02-08 Alibaba Group Holding Limited Method and apparatus for improved flash memory storage latency and robustness
US10664193B2 (en) * 2016-09-16 2020-05-26 Hitachi, Ltd. Storage system for improved efficiency of parity generation and minimized processor load
US11150846B2 (en) 2017-03-28 2021-10-19 Hitachi, Ltd. Storage system, computer-readable recording medium, and control method for system that reconstructs and distributes data
US20190050161A1 (en) 2018-06-21 2019-02-14 Intel Corporation Data storage controller

Also Published As

Publication number Publication date
JP7529947B2 (ja) 2024-08-07
US20230082403A1 (en) 2023-03-16
CN115428074A (zh) 2022-12-02
US20240241792A1 (en) 2024-07-18
EP4107726A1 (en) 2022-12-28
KR20220142521A (ko) 2022-10-21
EP4107726A4 (en) 2023-10-11
US11971782B2 (en) 2024-04-30
WO2021163973A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
KR102686494B1 (ko) 구역 그룹화를 갖는 구역화된 네임스페이스
US20200089407A1 (en) Inter zone write for zoned namespaces
US11074172B2 (en) On-device-copy for hybrid SSD with second persistent storage media update of logical block address for first persistent storage media data
US20190073302A1 (en) Ssd boot based on prioritized endurance groups
US12118240B2 (en) Controller and persistent memory shared between multiple storage devices
EP3699747A1 (en) Raid aware drive firmware update
US20210117123A1 (en) Accelerated raid rebuild offload
US20240241792A1 (en) On-ssd erasure coding with uni-directional commands
US20240264774A1 (en) Ssd managed host write atomicity with arbitrary transfer length
EP3496356A1 (en) Atomic cross-media writes on storage devices
US20240354209A1 (en) Persistent data structure to track and manage ssd defects
US10795838B2 (en) Using transfer buffer to handle host read collisions in SSD
US12112055B2 (en) Erasure coding write hole closure for solid-state drive (SSD) erasure coding
CN114816830A (zh) 低复杂度的基于覆盖率的压缩
US10936201B2 (en) Low latency mirrored raid with persistent cache
US20190042372A1 (en) Method and apparatus to recover data stored in persistent memory in a failed node of a computer cluster
US20210405889A1 (en) Data rollback for tiered memory and storage
TWI844731B (zh) 具有寬預取之高頻寬dram記憶體
US10879938B2 (en) Erasure coding to mitigate media defects for distributed die ECC
US20220091934A1 (en) Adaptive device data correction with increased memory failure handling

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20240621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240621

R150 Certificate of patent or registration of utility model

Ref document number: 7529947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150