JP2023518242A - メモリサブシステムにおける作業負荷レベルに基づく電力モードの設定 - Google Patents

Abstract

着信リクエストキューにおける作業負荷レベルは、メモリサブシステムによる実行のためにホストシステムによってリクエストされた１つ以上の動作に基づいて判定される。着信リクエストキューにおける作業負荷レベルに基づいて、１つ以上の動作の実行のために活性化されるメモリサブシステムのメモリダイのセットが識別される。電力バジェットレベルに基づいて、メモリダイのセットのメモリダイに対する電力モード構成が判定される。電力モード構成を確立するために、メモリダイの１つ以上のパラメータが構成される。

Description

開示の実施形態は、一般的に、メモリサブシステムに関し、より具体的には、メモリサブシステムにおける作業負荷レベルに基づいて電力モードを設定することに関する。

メモリサブシステムは、データを蓄積する１つ以上のメモリデバイスを含み得る。メモリデバイスは、例えば、不揮発性メモリデバイス及び揮発性メモリデバイスであり得る。一般的に、ホストシステムは、メモリデバイスにデータを蓄積し、メモリデバイスからデータを取得するために、メモリサブシステムを利用し得る。

開示は、以下に与えられる詳細な説明から、及び開示の様々な実施形態の添付の図面から、より完全に理解されるであろう。図面は、しかしながら、開示を具体的な実施形態に限定するものと解釈すべきではなく、説明及び理解のためだけのものである。

本開示の幾つかの実施形態に従ったメモリサブシステムを含む例示的なコンピューティングシステムを説明する。 幾つかの実施形態に従ったメモリダイに対する電力モード構成を確立するための例示的な方法のフロー図である。 幾つかの実施形態に従った幾つかの実施形態に従った１つ以上のメモリダイに対する電力モード構成を確立するように構成された電力モード管理コンポーネントを含む例示的なシステムを説明する。 幾つかの実施形態に従った電力モード管理コンポーネントによって判定されるような例示的な電力モード構成を含む表である。 幾つかの実施形態に従った電力モード管理コンポーネントによって判定されるような例示的な電力モード構成を含む表である。 本開示の実装が動作し得る例示的なコンピュータシステムのブロック図である。

本開示の態様は、メモリサブシステムにおける作業負荷レベルに基づいて電力モードを設定することに向けられている。メモリサブシステムは、ストレージデバイス、メモリモジュール、又はストレージデバイスとメモリモジュールとのハイブリッドであり得る。ストレージデバイス及びメモリモジュールの例は、図１に関連して以下に説明される。一般的に、ホストシステムは、データを蓄積するメモリデバイス等の１つ以上のコンポーネントを含むメモリサブシステムを利用し得る。ホストシステムは、メモリサブシステムに蓄積されるデータを提供し得、メモリサブシステムから取得されるデータをリクエストし得る。

メモリサブシステムは、複数のメモリダイを有する複数のメモリデバイスに関わる複数の並列動作（例えば、ランダム読み出し、シーケンシャル読み出し、ランダム書き込み、シーケンシャル書き込み等）を実施し得る。複数のメモリデバイスに関わる動作の並列性能は、データの安定性及び信頼性に悪影響を与える、電源でのより高い電流の消費及びより高い電力需要をもたらす。動作のオーバーラップからもたらされる電力問題に対処するために、従来のメモリデバイスは、同時動作の実行中に複数のマルチダイメモリデバイスが動作し得るレベル又は制限を設定するために電力バジェットを用いる。しかしながら、このアプローチは、特定のメモリデバイスの設計に基づいて、１つの事前定義された電力性能レベルを確立することをもたらす。したがって、従来のシステムのコントローラは、事前定義されたピーク性能レベルによって制約され、並列プログラミング及び読み出し動作を実施するために所定の時間に活性化され得るメモリダイの数を制限せざるを得ない。更に、従来の電力管理アプローチは、メモリダイの同時実行に対応する複数の電力インスタンスのオーバーラップを識別することに応答して、１つ以上のメモリデバイスの動作実行アルゴリズムを一時停止することによって実装され得る。しかしながら、５～１０マイクロ秒の一時停止をもたらし得るアルゴリズムの一時停止は、実行時間が短い（例えば、５０マイクロ秒）ある一定の短時間又は高速動作（例えば、スナップ読み出し動作、シングルレベルセル（ＳＬＣ）プログラミング動作等）には効果的ではなく、著しい性能の低下（例えば、約３０％の性能の低下）をもたらす。

本開示の態様は、１つ以上のメモリパッケージの１つ以上のメモリダイに対する電力モード構成を選択的に設定し得るメモリサブシステムによって、上記の及びその他の欠陥に対処する。メモリサブシステムのコントローラは、個別のメモリダイの電力レベルに対応する１つ以上のパラメータを設定することによって、複数の電力モード構成間で１つ以上の個々のダイ又はメモリパッケージ（例えば、複数のダイのセット）を遷移させ得る。複数の電力モード構成は、デフォルト又は中間電力モード構成（例えば、メモリダイの１つ以上の電力モードパラメータが閾値電力レベルを確立するように構成されている場合）、低電力モード構成（例えば、メモリダイの１つ以上の電力モードパラメータが閾値電力レベルを下回る電力レベルを確立するように構成されている場合）、及び高電力モード構成（例えば、メモリダイの１つ以上の電力モードパラメータが閾値電力レベルを上回る電力レベルを確立するように構成されている場合）を含み得る。

メモリサブシステムコントローラは、ホストシステムからの電力バジェットリクエストを監視し得る。並行して、コントローラは、着信リクエストキューにおける作業負荷レベルを判定するために、ホストシステムによって発行されたタスクリクエスト（例えば、動作に対するリクエスト）を追跡し得る。コントローラは、メモリダイに発行されるタスクの作業負荷レベル及び動作のタイプ（例えば、ランダム読み出し、シーケンシャル読み出し、ランダム書き込み、シーケンシャル書き込み等）に基づいて、並行してアクセスされるメモリダイの数（例えば、活性化されるメモリダイの数等）を判定し得る。コントローラは、複数の異なるメモリダイ構成セットに対応する電力レベルを計算し得る。各メモリダイ構成セットは、活性化されるメモリダイの各々に対する識別された作業負荷レベル及びに対応する電力モード（すなわち、中間電力モード又は低電力モード）を考慮して活性化される幾つかのメモリダイを含む。

複数の異なるメモリダイ構成セットの各々に対する電力レベルを判定すると、コントローラは、リクエストされた電力バジェットの制限内で、識別された作業負荷を実施するために、所望のメモリダイ構成を選択及び実装する。一実施形態では、コントローラは、閾値電力レベルを下回る電力レベルを示す低電力モード構成、閾値電力レベルに等しい電力レベルを示す中間電力モード構成、及び閾値電力レベルを上回る電力を示す高電力モード構成を含む複数の電力モードから所望の電力モードを選択し得る。所望の電力モード構成は、対応するコマンドをダイレベルで（例えば、ダイが異なるパッケージ内にあり得る場合に、個々に各ダイに対して）又はパッケージレベルで（例えば、特定のパッケージ内の全てのダイに対して）送信することによって確立され得る。電力モード構成（例えば、低、中間、及び高電力モード構成）の各々は、メモリダイと関連付けられた電力レベルに影響を与える、メモリダイと関連付けられた１つ以上のパラメータに対する値又は値の範囲の対応するセット（例えば、内部トリム値、ラッチ値、レジスタ値、フラグ値、チャージポンプ電圧レベル、チャージポンプクロック周波数、内部バイアス電流、チャージポンプ出力抵抗、演算アルゴリズム（例えば、マルチプルプレーン並列演算アルゴリズム、シリアライズドシングルプレーン演算アルゴリズム等）によって定義され得る。

有利なことに、本開示の実施形態に従ったシステムは、適用可能な電力バジェットを考慮してスループット能力の向上及び動作の実行の最適化を可能にするために、各メモリダイに対する所望の電力モード構成を選択的に識別及び設定する。更に、本開示の実施形態に従ったシステムは、従来の動作一時停止アプローチと比較して、短時間又は高速動作（例えば、スナップ読み出し動作、ＳＬＣプログラミング動作等）に対する電力バジェットをより低い性能の低下（例えば、１マイクロ秒の低下）で効果的に管理する。

図１は、本開示の幾つかの実施形態に従ったメモリサブシステム１１０を含む例示的なコンピューティングシステム１００を説明する。メモリサブシステム１１０は、１つ以上の揮発性メモリデバイス（例えば、メモリデバイス１４０）、１つ以上の不揮発性メモリデバイス（例えば、メモリデバイス１３０）、又はそれらの組み合わせ等の媒体を含み得る。

メモリサブシステム１１０は、ストレージデバイス、メモリモジュール、又はストレージデバイスとメモリモジュールとのハイブリッドであり得る。ストレージデバイスの例は、ソリッドステートドライブ（ＳＳＤ）、フラッシュドライブ、ユニバーサルシリアルバス（ＵＳＢ）フラッシュドライブ、組み込みマルチメディアコントローラ（ｅＭＭＣ）ドライブ、ユニバーサルフラッシュストレージ（ＵＦＳ）ドライブ、セキュアデジタル（ＳＤ）カード、及びハードディスクドライブ（ＨＤＤ）を含む。メモリモジュールの例は、デュアルインラインメモリモジュール（ＤＩＭＭ）、スモールアウトラインＤＩＭＭ（ＳＯ－ＤＩＭＭ）、及び様々なタイプの不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）を含む。

コンピューティングシステム１００は、デスクトップコンピュータ、ラップトップコンピュータ、ネットワークサーバ、モバイルデバイス、車両（例えば、航空機、ドローン、列車、自動車、又はその他の乗り物）、モノのインターネット（ＩｏＴ）対応デバイス、組み込みコンピュータ（例えば、車両、産業機器、若しくはネットワーク化された商用デバイス内に含まれるもの）、又はメモリ及び処理デバイスを含むそうしたコンピューティングデバイス等のコンピューティングデバイスであり得る。

コンピューティングシステム１００は、１つ以上のメモリサブシステム１１０に結合されたホストシステム１０５を含み得る。幾つかの例では、ホストシステム１２０は、異なるタイプのメモリサブシステム１１０に結合される。図１は、１つのメモリサブシステム１１０に結合されたホストシステム１２０の一例を説明する。本明細書で使用するとき、“に結合された”又は“と結合された”は、一般的に、電気、光学、磁気等の接続を含む、有線又は無線を問わない、間接的通信接続又は（例えば、コンポーネントを介在しない）直接的通信接続であり得るコンポーネント間の接続を指す。

ホストシステム１２０は、プロセッサチップセットと、プロセッサチップセットによって実行されるソフトウェアスタックとを含み得る。プロセッサチップセットは、１つ以上のコア、１つ以上のキャッシュ、メモリコントローラ（例えば、ＮＶＤＩＭＭコントローラ）、及びストレージプロトコルコントローラ（例えば、ＰＣＩｅコントローラ、ＳＡＴＡコントローラ）を含み得る。ホストシステム１２０は、例えば、データをメモリサブシステム１１０に書き込み、メモリサブシステム１１０からデータを読み出すためにメモリサブシステム１１０を使用する。

ホストシステム１２０は、物理ホストインターフェースを使用してメモリサブシステム１１０に結合され得る。物理ホストインターフェースの例は、シリアルアドバンスドテクノロジーアタッチメント（ＳＡＴＡ）インターフェース、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、ファイバーチャネル、シリアルアタッチドＳＣＳＩ（ＳＡＳ）、スモールコンピューターシステムインターフェース（ＳＣＳＩ）、ダブルデータレート（ＤＤＲ）メモリバス、デュアルインラインメモリモジュール（ＤＩＭＭ）インターフェース（例えば、ダブルデータレート（ＤＤＲ）をサポートするＤＩＭＭソケットインターフェース）、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）、ダブルデータレート（ＤＤＲ）、低電力ダブルデータレート（ＬＰＤＤＲ）、又は任意のその他のインターフェースを含むが、これらに限定されない。物理ホストインターフェースは、ホストシステム１２０とメモリサブシステム１１０との間でデータを送信するために使用され得る。ホストシステム１２０は、メモリサブシステム１１０がＰＣＩｅインターフェースによってホストシステム１２０と結合される場合にコンポーネント（例えば、メモリデバイス１３０）にアクセスするためにＮＶＭエクスプレス（ＮＶＭｅ）インターフェースを更に利用し得る。物理ホストインターフェースは、メモリサブシステム１１０とホストシステム１２０との間で制御、アドレス、データ、及びその他の信号を渡すためのインターフェースを提供し得る。図１は、一例としてメモリサブシステム１１０を説明する。一般的に、ホストシステム１２０は、同じ通信接続、複数の別個の通信接続、及び／又は通信接続の組み合わせを介して複数のメモリサブシステムにアクセスし得る。

メモリデバイス１３０、１４０は、異なるタイプの不揮発性メモリデバイス及び／又は揮発性メモリデバイスの任意の組み合わせを含み得る。揮発性メモリデバイス（例えば、メモリデバイス１４０）は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）等のランダムアクセスメモリ（ＲＡＭ）であり得るが、これらに限定されない。

不揮発性メモリデバイス（例えば、メモリデバイス１３０）の幾つかの例は、ネガティブａｎｄ（ＮＡＮＤ）タイプのフラッシュメモリ、及び不揮発性メモリセルのクロスポイントアレイである３次元クロスポイント（“３Ｄクロスポイント”）メモリデバイス等のライトインプレースメモリを含む。不揮発性メモリのクロスポイントアレイは、スタック可能なクロスグリッドデータアクセスアレイと組み合わせて、バルク抵抗の変化に基づいてビットストレージを実施し得る。また、多くのフラッシュベースのメモリとは対照的に、クロスポイント不揮発性メモリは、ライトインプレース動作を実施し得、不揮発性メモリセルが事前に消去されることなく、不揮発性メモリセルはプログラミングされ得る。ＮＡＮＤタイプのフラッシュメモリは、例えば、２次元ＮＡＮＤ（２Ｄ ＮＡＮＤ）及び３次元ＮＡＮＤ（３Ｄ ＮＡＮＤ）を含む。

メモリデバイス１３０の各々は、メモリセルの１つ以上のアレイを含み得る。あるタイプのメモリセル、例えば、シングルレベルセル（ＳＬＣ）は、セル当たり１ビットを蓄積し得る。マルチレベルセル（ＭＬＣ）、トリプルレベルセル（ＴＬＣ）、クワッドレベルセル（ＱＬＣ）、及びペンタレベルセル（ＰＬＣ）等の他のタイプのメモリセルは、セル当たり複数ビットを蓄積し得る。幾つかの実施形態では、メモリデバイス１３０の各々は、ＳＬＣ、ＭＬＣ、ＴＬＣ、ＱＬＣ、又はこれらの任意の組み合わせ等のメモリセルの１つ以上のアレイを含み得る。幾つかの実施形態では、特定のメモリデバイスは、メモリセルのＳＬＣ部分、及びＭＬＣ部分、ＴＬＣ部分、ＱＬＣ部分、又はＰＬＣ部分を含み得る。メモリデバイス１３０のメモリセルは、データを蓄積するために使用されるメモリデバイスの論理ユニットを指し得るページとしてグループ化され得る。幾つかのタイプのメモリ（例えば、ＮＡＮＤ）では、ページは、ブロックを形成するためにグループ化され得る。

不揮発性メモリセルの３Ｄクロスポイントアレイ及びＮＡＮＤタイプのフラッシュメモリ（例えば、２Ｄ ＮＡＮＤ、３Ｄ ＮＡＮＤ）等の不揮発性メモリコンポーネントが説明されているが、メモリデバイス１３０は、リードオンリーメモリ（ＲＯＭ）、相変化メモリ（ＰＣＭ）、自己選択メモリ、その他のカルコゲナイドベースのメモリ、強誘電体トランジスタランダムアクセスメモリ（ＦｅＴＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、スピントランスファートルク（ＳＴＴ）－ＭＲＡＭ、導電性ブリッジングＲＡＭ（ＣＢＲＡＭ）、抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）、酸化物ベースのＲＲＡＭ（ＯｘＲＡＭ）、ネガティブｏｒ（ＮＯＲ）フラッシュメモリ、及び電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）等の任意のその他のタイプの不揮発性メモリに基づき得る。

メモリサブシステムコントローラ１１５（又は簡単のためにコントローラ１１５）は、メモリデバイス１３０におけるデータの読み出し、データの書き込み、又はデータの消去等の動作及びその他のそうした動作を実施するために、メモリデバイス１３０と通信し得る。メモリサブシステムコントローラ１１５は、１つ以上の集積回路及び／若しくはディスクリートコンポーネント、バッファメモリ、又はそれらの組み合わせ等のハードウェアを含み得る。ハードウェアは、本明細書に説明する動作を実施するために専用の（すなわち、ハードコードされた）ロジックを有するデジタル回路を含み得る。メモリサブシステムコントローラ１１５は、マイクロコントローラ、専用論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等）、又はその他の適切なプロセッサであり得る。

メモリサブシステムコントローラ１１５は、ローカルメモリ１１９内に蓄積された命令を実行するように構成された１つ以上のプロセッサ（例えば、プロセッサ１１７）を含む処理デバイスであり得る。説明する例では、メモリサブシステムコントローラ１１５のローカルメモリ１１９は、メモリサブシステム１１０とホストシステム１２０との間の通信を処理することを含む、メモリサブシステム１１０の動作を制御する様々なプロセス、動作、論理フロー、及びルーチンを実施するための命令を蓄積するように構成された組み込みメモリを含む。

幾つかの実施形態では、ローカルメモリ１１９は、メモリポインタ、フェッチされたデータ等を蓄積するメモリレジスタを含み得る。ローカルメモリ１１９は、マイクロコードを蓄積するためのリードオンリーメモリ（ＲＯＭ）をも含み得る。図１の例示的なメモリサブシステム１１０は、メモリサブシステムコントローラ１１５を含むものとして説明されているが、本開示の別の実施形態では、メモリサブシステム１１０は、メモリサブシステムコントローラ１１５を含まず、代わりに（例えば、外部ホストによって、又はメモリサブシステムとは別個のプロセッサ若しくはコントローラによって提供される）外部制御に依存し得る。

一般的に、メモリサブシステムコントローラ１１５は、ホストシステム１２０からコマンド又は動作を受信し得、コマンド又は動作を、メモリデバイス１３０への所望のアクセスを達成するための命令又は適切なコマンドに変換し得る。メモリサブシステムコントローラ１１５は、ウェアレベリング動作、ガベージコレクション動作、エラー検出及びエラー訂正コード（ＥＣＣ）動作、暗号化動作、キャッシング動作、並びにメモリデバイス１３０と関連付けられた論理ブロックアドレス（例えば、論理ブロックアドレス（ＬＢＡ）、名前空間）と物理ブロックアドレス（例えば、物理ブロックアドレス）との間のアドレス変換等のその他の動作を担い得る。メモリサブシステムコントローラ１１５は、物理ホストインターフェース介してホストシステム１２０と通信するためにホストインターフェース回路を更に含み得る。ホストインターフェース回路は、ホストシステムから受信したコマンドを、メモリデバイス１３０にアクセスするためのコマンド命令に変換し得ると共に、メモリデバイス１３０と関連付けられた応答をホストシステム１２０に対する情報に変換し得る。

メモリサブシステム１１０はまた、説明されていない追加の回路又はコンポーネントを含み得る。幾つかの実施形態では、メモリサブシステム１１０は、キャッシュ又はバッファ（例えば、ＤＲＡＭ）と、メモリサブシステムコントローラ１１５からアドレスを受信し得、メモリデバイス１３０にアクセスするためにアドレスを復号し得るアドレス回路（例えば、行デコーダ及び列デコーダ）とを含み得る。

幾つかの実施形態では、メモリデバイス１３０は、メモリデバイス１３０の１つ以上のメモリセルに対する動作を実行するために、メモリサブシステムコントローラ１１５と共に動作するローカルメディアコントローラ１３５を含む。外部コントローラ（例えば、メモリサブシステムコントローラ１１５）は、メモリデバイス１３０を外部から管理し得る（例えば、メモリデバイス１３０に対するメディア管理動作を実施し得る）。幾つかの実施形態では、メモリデバイス１３０は、同じメモリデバイスパッケージ内のメディア管理のためにローカルコントローラ（例えば、ローカルコントローラ１３５）と組み合わされた生のメモリデバイスであるマネージドメモリデバイスである。マネージドメモリデバイスの一例は、マネージドＮＡＮＤ（ＭＮＡＮＤ）デバイスである。

メモリサブシステム１１０は、着信リクエストキューにおける作業負荷レベルを判定するためにホストシステム１２０からの動作リクエストを監視し得る電力モード管理コンポーネント１１３を含む。着信リクエストキューにおける作業負荷レベルに基づいて、電力モード管理コンポーネント１１３は、作業負荷を実施するために同時にアクセス又は活性化されるメモリダイのセットを識別し得る。着信リクエストキューにおける作業負荷レベルは、実行される動作（例えば、読み出し動作、書き込み動作、ランダム読み出し動作、シーケンシャル読み出し動作等）の数及びタイプを含み得る。電力モード管理コンポーネント１１３は、電力バジェットレベル（例えば、１つ以上の活性化されたメモリダイに供給され得る電力の合計又は最大レベル）を更に判定し得る。

一実施形態では、電力モード管理コンポーネント１１３は、電力バジェットレベルに基づいて、活性化されるメモリダイのセット内のメモリダイの数と、実施される１つ以上の動作と関連付けられた電力消費に関連する特性と、電力モード構成のセットからの活性化されるメモリダイの各々に対する電力モード構成とを選択する。一実施形態では、電力モード構成のセットは、低電力モード構成、中間電力モード構成、及び高電力モード構成を含み得る。電力モード構成（例えば、低、中間、高電力モード構成）の各々は、メモリダイの１つ以上のパラメータの値又は値の範囲のセット（内部トリム値、ラッチ値、レジスタ値、フラグ値、チャージポンプ電圧レベル、チャージポンプクロック周波数、内部バイアス電流、チャージポンプ出力抵抗、演算アルゴリズム（例えば、マルチプレーン並列演算アルゴリズム、シリアライズドシングルプレーン演算アルゴリズム等）と関連付けられる。電力モード管理コンポーネント１１３は、選択された電力モード構成に対応する値をセットするように１つ以上のパラメータを構成することによって、メモリダイを選択された電力モード構成に配置し得る。

低電力モード構成は、もたらされる電力レベルが閾値電力レベルを下回るように、メモリダイの１つ以上のパラメータを値の第１セットに設定することによって確立され得る。中間電力モード構成は、もたらされる電力レベルが閾値電力レベルに等しくなるように、メモリダイの１つ以上のパラメータを値の第２セットに設定することによって確立され得る。高電力モード構成は、もたらされる電力レベルが閾値電力レベルを上回るように、メモリダイの１つ以上のパラメータを値の第３のセットに設定することによって確立され得る。

一実施形態では、個別の低電力モード、中間電力モード、又は高電力モードを定義又は確立するために使用されるパラメータ値の第１のセット、パラメータ値の第２のセット、及びパラメータ値の第３のセットは、メモリデバイスの製造中に事前設定され得、又は電力モード管理コンポーネント１１３によって確立され得る。

メモリダイに対する電力モード構成（例えば、低、通常、又は高）を選択すると、電力モード管理コンポーネント１１３は、所望の電力モード構成を設定するために、メモリダイの１つ以上のパラメータを構成する。一実施形態では、電力モード管理コンポーネント１１３は、１つ以上の動作の実行前に、又は１つ以上の動作の実行中に、１つ以上のパラメータを構成又は設定し得る。選択された電力モード構成を設定するように構成されたメモリダイのパラメータは、例えば、内部トリム値、ラッチ、レジスタ、フラグ、チャージポンプ電圧レベル、チャージポンプクロック周波数、内部バイアス電流、チャージポンプ出力抵抗、演算アルゴリズム（例えば、マルチプレーン並列演算アルゴリズム、シリアライズドシングルプレーン演算アルゴリズム等）等を含み得る。

一実施形態では、電力モード管理コンポーネント１１３は、メモリダイの１つ以上のパラメータを設定するために、適切なインターフェース（例えば、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）等のフラッシュインターフェース）を介してコマンド又はコマンドシーケンス（例えば、セット機構コマンドシーケンス）を送信することによって、（例えば、異なるメモリパッケージ内に配置されたメモリダイを含む）各メモリダイに対して所望の電力モード構成を個々に設定し得る。

一実施形態では、選択された電力モード構成は、作業負荷の実行と関連付けられた総電力が電力バジェット内にある又はそれを下回るように、活性化されたメモリダイのセットに対して確立される。有利なことに、電力モード管理コンポーネント１１３は、着信リクエストキューにおける作業負荷レベルを判定するために、ホストシステム１２０からのタスク又は作業負荷リクエストを監視する。

図２は、ホストシステムによってリクエストされた１つ以上の動作の実行のために同時に活性化される１つ以上のメモリダイに対する所望の電力モード構成を識別及び確立するための例示的な方法２００のフロー図である。方法２００は、ハードウェア（例えば、処理デバイス、回路、専用ロジック、プログラマブルロジック、マイクロコード、デバイスのハードウェア、集積回路等）、ソフトウェア（例えば、処理デバイス上で実行する又は実行される命令）、又はそれらの組み合わせを含み得る処理ロジックによって実施され得る。幾つかの実施形態では、方法２００は、図１の電力モード管理コンポーネント１１３によって実施される。また、図３は、方法２００の動作を実施するように構成された電力モード管理コンポーネント１１３を含む例示的なメモリサブシステム１１５を説明する。特定のシーケンス又は順序で示されているが、特に明記しない限り、プロセスの順序は修正され得る。したがって、説明する実施形態は例としてのみ理解されるべきであり、説明するプロセスは異なる順序で実施され得、幾つかのプロセスは並行して実施され得る。また、様々な実施形態では、１つ以上のプロセスは省略され得る。したがって、あらゆる実施形態において全てのプロセスが必要とされるわけではない。他のプロセスフローが可能である。

図２に示すように、動作２１０において、処理ロジックは、メモリサブシステムによる実行のためにホストシステムによってリクエストされた１つ以上の動作に基づいて、着信リクエストキューにおける作業負荷レベルを判定する。一実施形態では、作業負荷レベルは、１つ以上のメモリデバイスと関連付けられたホストシステムによってリクエストされるタスク又は動作の数、作業量（例えば、データペイロードのサイズ、転送されるデータの量等）、及び動作のタイプ（例えば、読み出し、書き込み、ランダム読み出し等）を表す。一実施形態では、処理ロジックは、着信リクエストキューにおける作業負荷レベルを判定するために、ホストシステムによって生成された１つ以上のリクエストを監視する。

一実施形態では、作業負荷レベルは、ホストシステムが１つ以上の動作を実施するために必要とされる帯域幅レベルを表し得る。帯域幅レベルは、リクエストされた１つ以上の動作に基づいて判定され得る。一実施形態では、帯域幅レベルは、着信リクエストキューにおける動作リクエストを考慮して、１つ以上のメモリデバイスに書き込まれる、又は１つ以上のメモリデバイスから読み出されるデータサイズのサイズに基づく。例えば、処理ロジックは、ホストシステムが２０００ＭＢ／ｓのシーケンシャル読み出し帯域幅レベルを必要とすると判定し得る。一実施形態では、ホストシステムからのリクエストを監視することによって、電力バジェットレベル及び帯域幅レベルは並行して判定され得る。別の例では、処理ロジックは、ホストシステムが９００ＭＢ／ｓのシーケンシャル書き込み帯域幅レベルを必要とすると判定し得る。

図３に示すように、電力モード管理コンポーネント１１３は、ホストシステム１２０によって発行された１つ以上の動作リクエストを識別する着信リクエストキュー３５０を監視し得る。一実施形態では、タスクキュー３５０は、ホストシステム１２０からの１つ以上の動作リクエストに関する情報（例えば、動作タイプ、対応する帯域幅レベル等）を蓄積するストレージ位置（例えば、メモリサブシステムコントローラ１１５によってアクセス可能なキャッシュメモリ）内に蓄積されたデータ構造を含み得る。図３では、電力モード管理コンポーネント１１３は、電力バジェットを識別する電力リクエストを識別するためにホストシステム１２０を監視し得る。

動作２２０において、処理ロジックは、キューにおける作業負荷レベルに基づいて、１つ以上の動作の実行のために活性化されるメモリサブシステムのメモリダイのセットを識別する。一実施形態では、処理デバイスは、着信リクエストキューにおける作業負荷レベル（例えば、実行される動作の数及びそれらの動作の１つ以上のタイプ）に基づいて活性化される（並行してアクセスされる）メモリダイの数を計算し得る。一実施形態では、動作の各タイプ（例えば、ランダム読み出し動作、シーケンシャル読み出し動作、ランダム書き込み動作、シーケンシャル書き込み動作等）は、特定の動作タイプの実行と関連付けられた対応する電力又は電流消費によって特徴付けられるような対応する作業負荷又は帯域幅レベルと関連付けられ得る。一実施形態では、着信リクエストキューにおける作業負荷レベルは、実行される動作の数を表し、対応する動作タイプは、作業負荷レベルを満たす（例えば、１つ以上の動作を完了する）ために同時に又は並行して活性化されるメモリダイの数を計算する際に考慮される。例えば、シーケンシャル読み出し動作中に用いられるメモリダイの数は、各メモリダイのアクセス単位サイズで割った読み出し動作のサイズに基づいて判定され得る。一実施形態では、１つ以上のランダム読み出し動作を実行するために活性化されるメモリダイの数は、メモリダイの総数で割ったキューにおける未解決の読み出しリクエストの数に基づいて判定され得る。一実施形態では、シーケンシャル書き込みで活性化されるメモリダイの数は、各メモリダイ当たりの帯域幅レベルで割った、ストレージインターフェース（例えば、ユニバーサルフラッシュストレージ）上で検出されるシステム帯域幅に基づいて判定され得る。図３に示す例では、電力モード管理コンポーネント１１３は、着信リクエストキューにおける作業負荷レベルに対応する動作を実施するために、メモリダイパッケージＡのメモリダイＡ１、Ａ２、Ａ３．．．Ａｎ及びメモリダイパッケージＹのメモリダイＹ１、Ｙ２、Ｙ３．．．Ｙｎを含むメモリダイのセットを識別し得る。

動作２３０において、処理ロジックは、電力バジェットレベルに基づいて、メモリダイのセットのメモリダイに対する電力モード構成を判定する。一実施形態では、処理ロジックは、電力バジェットリクエストを識別するためにホストシステムを監視することによって、電力バジェットレベルを判定する。一実施形態では、電力バジェットリクエストは、着信リクエストキューにおける作業負荷レベルの性能のために割り当てられる又は配分される総電力のレベル又は量を識別する。例えば、リクエストされた動作の実行が、８００ｍＡの同時に活性化されるメモリダイによって消費され得る合計又は電流レベルを有するように、電力バジェットレベルは８００ｍＡの値を確立し得る。

活性化するメモリダイの数（例えば、着信リクエストキューにおける作業負荷レベルを実行するために並行してアクセスされるメモリダイの数）を判定すると、処理ロジックは、電力バジェットレベルと、個別の電力モード構成にある場合に各メモリダイによって消費される電流の対応するレベルとを考慮して、何れの電力モード構成が活性化されるメモリダイの各々に配置されるかを判定し得る。電力モード構成（例えば、低、中間、高）の各々は、所与の電力モード構成で動作する場合に各メモリダイによって消費される電流の対応するレベルと関連付けられ得る。例えば、低電力モード構成は、メモリダイ当たり１００ｍＡの電流レベルと関連付けられ得、中間電力モード構成は、メモリダイ当たり２００ｍＡの電流レベルと関連付けられ得、高電力モード構成は、メモリダイ当たり４００ｍＡの電流レベルと関連付けられ得る。一実施形態では、処理ロジックは、メモリダイのセットの合計電流レベルが電力バジェットレベル内にあるように、各電力モード構成に対する対応する電流レベルを考慮して、電力モード構成の内の１つ以上に配置されるメモリダイの数を判定する。例えば、処理ロジックが８００ｍＡのデフォルトの総システム電力制限又はバジェットを有する場合、処理ロジックは、２つのメモリダイが高電力モード構成に配置され、４つのメモリダイが中間電力モード構成に配置され、８つのメモリダイが低電力モード構成に配置されることを計算し得る。一実施形態では、総システム電力制限は、エンドユーザによって構成され得、又はメモリサブシステムと関連付けられた１つ以上のパラメータ（例えば、バッテリレベル、温度等）に基づいてオンザフライで構成され得る。

図３に示すように、電力モード管理コンポーネント１１３は、メモリダイレベル又はメモリダイパッケージレベルでメモリダイの各々に対して適用可能な電力モード構成（例えば、低電力モード構成、中間電力モード構成、及び高電力モード構成）の内の１つを識別し得る。示されるように、電力モード構成の各々は、パラメータ値の対応するセットと関連付けられる。

動作２４０において、処理ロジックは、電力モード構成を確立するためにメモリダイの１つ以上のパラメータを構成する。一実施形態では、処理ロジックは、メモリダイの１つ以上のパラメータを、選択された電力モード構成に対応する値のセットに設定する。一実施形態では、処理ロジックは、１つ以上のパラメータを、所望の電力モード構成に対応する値のセットに構成し得る。図３に示す例のように、電力モード管理コンポーネント１１３は、メモリダイを低電力モード構成に配置するために、特定のメモリダイ（例えば、ダイＡ１）の１つ以上のパラメータをパラメータ値の第１のセットに構成又は調整するための電力モード構成コマンド（例えば、設定機構コマンド）を発行し得る。一実施形態では、図３に示すように、電力モード管理コンポーネント１１３は、メモリダイを通常電力モード構成に配置するために、特定のメモリダイ（例えば、ダイＡ１）の１つ以上のパラメータをパラメータ値の第２のセットに構成又は調整するための電力モード構成コマンドを発行し得る。一実施形態では、図３に示すように、電力モード管理コンポーネント１１３は、メモリダイを高電力モード構成に配置するために、特定のメモリダイ（例えば、ダイＡ１）の１つ以上のパラメータをパラメータ値の第３のセットに構成又は調整するための電力モード構成コマンドを発行し得る。

一実施形態では、処理ロジックは、動作中に電力を削減する必要があることを示すために、内部トリム、ラッチ、レジスタ、フラグ等の内の１つ以上の値を値の第１のセットに設定するためのコマンドシーケンスを発行することによって、メモリダイを低電力モード構成に配置する（すなわち、通常の電力モード構成からの遷移させる）ようにメモリダイを構成し得る。一実施形態では、処理ロジックは、チャージポンプをより低い出力電圧に設定する、チャージポンプクロック周波数を低下させる、内部バイアス電流を制限する、チャージポンプ出力抵抗を増加させる、演算アルゴリズムを変更する（例えば、マルチプレーン並列演算からシリアライズドシングルプレーン演算に切り替える）等のために、パラメータ値の第１のセットに対応するように後続のパラメータの内の１つ以上を構成することによってメモリダイを低電力モード構成に配置し得る。

一実施形態では、メモリダイは、デフォルトで中間電力モードに配置され得る（例えば、デフォルトのパラメータ値は、パラメータ値の第２のセットに対応する）。一実施形態では、処理ロジックは、（例えば、中間又はデフォルト電力モード構成と関連付けられた閾値電力レベルと比較して）動作中に電力レベルを低減するために、内部トリム、ラッチ、レジスタ、フラグ等の内の１つ以上の値を値の第１のセットに構成するためのコマンドシーケンスを発行することによって、メモリダイを低電力モード構成に配置し（すなわち、通常電力モード構成から遷移させ）得る。一実施形態では、処理ロジックは、チャージポンプをより低い出力電圧に設定する、チャージポンプクロック周波数を低下させる、内部バイアス電流を制限する、チャージポンプ出力抵抗を増加させる、演算アルゴリズムを変更する（例えば、マルチプレーン並列演算からシリアライズドシングルプレーン演算に切り替える）等のために、パラメータ値の第１のセットに対応するように後続のパラメータの内の１つ以上を構成することによって、メモリダイを低電力モード構成に配置し得る。

一実施形態では、処理ロジックは、（例えば、中間又はデフォルト電力モード構成と関連付けられた閾値電力レベルと比較して）動作中の電力レベルを増加させるために、内部トリム、ラッチ、レジスタ、フラグ等の内の１つ以上の値を値の第３のセットに構成するためのコマンドシーケンスを発行することによって、メモリダイを高電力モード構成に配置し（すなわち、通常の電力モード構成から遷移させ）得る。一実施形態では、処理ロジックは、チャージポンプをより高い出力電圧に設定する、チャージポンプクロック周波数を高速化する、内部バイアス電流を増加させる、チャージポンプ出力抵抗を減少させる、演算アルゴリズムを変更する（例えば、シリアライズドシングルプレーン演算からマルチプルプレーン並列演算へ切り替える）等するために、パラメータ値の第３のセットに対応するように後続のパラメータの内の１つ以上を構成することによって、メモリダイを高電力モードに配置し得る。

図４は、着信リクエストキューにおける識別された作業負荷レベル、活性化されるメモリダイのセット、及び電力バジェットを考慮して、処理デバイスによって確立された電力モード構成の例を含む表を説明する。図４に示す例では、処理ロジックは、メモリダイを３つの電力モード構成、１００ｍＡのメモリダイ当たりの電流レベルを有する低電力モード構成、２００ｍＡのメモリダイ当たりの電流レベルを有する中間電力モード構成、４００ｍＡのメモリダイ当たりの電流レベルを有する高電力モード構成の内の１つに配置し得る。

図４に示す一例では、処理ロジックは、３２個の動作の着信リクエストキューにおける作業負荷レベルを判定する。着信リクエストキューにおける作業負荷レベルを考慮して、処理ロジックは、作業負荷レベルを実施するために活性化する８つのメモリダイのセットを判定する。８００ｍＡの電力バジェットを考慮して、処理ロジックは、８つのメモリダイが低電力モード構成に配置されると判定する。この例では、低電力モード構成への８つのメモリダイの配置は、着信リクエストキューにおける作業負荷レベルが、識別された電力バジェット内で実施されることを可能にする。

図４に示す別の例では、処理ロジックは、８つの動作の着信リクエストキューにおける作業負荷レベルを判定する。着信リクエストキューにおける作業負荷レベルを考慮して、処理ロジックは、作業負荷レベルを実施するために活性化する４つのメモリダイのセットを判定する。８００ｍＡの電力バジェットを考慮して、処理ロジックは、４つのメモリダイが通常電力モード構成に配置されると判定する。この例では、通常電力モード構成への４つのメモリダイの配置は、メモリダイのセットに対する電力モード構成を最適化しつつ（例えば、作業負荷レベル及び電力バジェットを考慮して、適用可能な最高の設定を有する電力モード構成（例えば、通常）にメモリダイのセットを配置しつつ）、着信リクエストキューの作業負荷レベルが、識別された電力バジェット内で実施されることを可能にする。

図４に示す更なる例では、処理ロジックは、１つの動作の着信リクエストキューにおける作業負荷レベルを判定する。着信リクエストキューにおける作業負荷レベルを考慮して、処理ロジックは、作業負荷レベルを実施するために活性化する１つのメモリダイのセットを判定する。８００ｍＡの電力バジェットを考慮して、処理ロジックは、１つのメモリダイが高電力モード構成に配置されると判定する。この例では、高電力モード構成への活性化されたメモリダイの配置は、メモリダイのセットに対する電力モード構成を最適化しつつ（例えば、作業負荷レベル及び電力バジェットを考慮して、適用可能な最高の設定を有する電力モード構成に１つのメモリダイを配置しつつ）、着信リクエストキューにおける作業負荷レベルが、識別された電力バジェット内で実施されることを可能にする。

一実施形態では、電力モード構成は、低電力モード構成、中間電力モード構成、及び高電力モード構成の内の１つであり得る。一実施形態では、適用可能な電力モード構成（例えば、低、中間、及び高）の各々は、メモリダイパラメータ値（又は値の範囲）の対応するセットと関連付けられる。一実施形態では、低電力モード構成はパラメータ値の第１のセットと関連付けられ、中間電力モード構成はパラメータ値の第２のセットと関連付けられ、高電力モード構成はパラメータ値の第３のセットと関連付けられる。一実施形態では、処理ロジックが所望の電力モード構成に対応する値のセットを識別し得るように、異なる電力モード構成及びパラメータ値の対応するセットは事前定義され得る。複数の異なる電力モード構成は、対応する動作の実行において活性化された場合にメモリダイの各々によって消費される電力の相対的なレベルを表す。

図５は、本開示の実施形態に従った、リクエストされた動作タイプ及び対応する帯域幅レベル要件によって表される着信リクエストキューにおける識別された作業負荷レベルを考慮して、処理デバイスによって確立された電力モード構成の例を含む表を説明する。図５に示す一例では、ホストシステムは、８００ｍＡの電力バジェットで２０００ＭＢ／ｓの帯域幅レベルを必要とするシーケンシャル読み出し動作に対するリクエストを発行し得る。電力モードコンポーネント１１３は、３２個の読み出しコマンドの着信リクエストキューにおける作業負荷レベルを判定し得、２０００ＭＢ／ｓの帯域幅レベルにサービスを提供するために８個のメモリダイが活性化されることを計算し得、各メモリダイは２５０ＭＢ／ｓの読み出しスループットを有する。一実施形態では、８つのメモリダイのセットは、読み出し動作を並行して実施するための活性化のために識別される。８００ｍＡの電力バジェットを満たすために、電力モードコンポーネント１１３は、８つの活性化するメモリダイの内の６つを低電力モード構成に構成し得、残りの２つの活性化するメモリダイを中間電力モード構成に構成し得る。

図５に示す別の例では、ホストシステムは、８００ｍＡの電力バジェットで１０００ＭＢ／ｓの帯域幅レベルを必要とするシーケンシャル書き込み動作に対するリクエストを発行し得る。電力モードコンポーネント１１３は、８個の１２８ｋＢサイズの書き込みコマンドの着信リクエストキューにおける作業負荷レベルを判定し得、この例では、各メモリダイは３２ｋＢを各々処理し得るため、シーケンシャル書き込み動作を実施するために活性化する４つのメモリダイのセットを識別し得る。８００ｍＡの電力バジェットを満たし、電力性能を最適化するために、電力モードコンポーネント１１３は、４つの活性化するメモリダイ全てを中間電力モード構成に構成し得る。

図５に示す更なる別の例では、ホストシステムは、４００ｍＡの電力バジェットで１００ＭＢ／ｓの帯域幅レベルを必要とするシーケンシャル読み出し動作に対するリクエストを発行し得る。この例では、電力モードコンポーネント１１３は、１つの大規模書き込み動作の着信リクエストキューにおける作業負荷レベルを判定し得、大規模書き込み動作は低スループット要件を有し、２５０ＭＢ／ｓのスループットを有する１つのメモリダイでサービスを提供し得るため、シーケンシャル書き込み動作を実施するために活性化する１つのメモリダイのセットを識別し得る。４００ｍＡの電力バジェットを満たし、電力性能を最適化するために、電力モードコンポーネント１１３は、１つの活性化されたメモリダイを高電力モード構成に構成し得る。

図６は、本明細書で論じる方法の内の何れか１つ以上をマシンに実施させるための命令のセットが実行され得るコンピュータシステム６００の例示的なマシンを説明する。幾つかの実施形態では、コンピュータシステム６００は、メモリサブシステム（例えば、図１のメモリサブシステム１１０）を含み、それに結合され、又はそれを利用するホストシステム（例えば、図１のホストシステム１２０）に対応し得、又は、コントローラの動作を実施するために（例えば、図１の電力モード管理コンポーネント１１３に対応する動作を実施するためにオペレーティングシステムを実行するために）使用され得る。代替的実施形態では、マシンは、ＬＡＮ、イントラネット、エクストラネット、及び／又はインターネット内の他のマシンと接続（例えば、ネットワーク接続）され得る。マシンは、クライアントサーバネットワーク環境でサーバ若しくはクライアントマシンの性能で、ピアツーピア（若しくは分散）ネットワーク環境でピアマシンとして、又はクラウドコンピューティングインフラストラクチャ若しくは環境でサーバ若しくはクライアントマシンとして動作し得る。

マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルーター、スイッチ若しくはブリッジ、デジタル若しくは非デジタル回路、又は該マシンによって実行されるアクションを指定する（シーケンシャルな又はその他の方法の）命令のセットを実行可能な任意のマシンであり得る。更に、単一のマシンが説明されているが、用語“マシン”は、本明細書で論じる方法の内の何れか１つ以上を実施するために命令のセット（又は複数のセット）を個々に又は共同して実行するマシンの任意の集合をも含むと解釈されるであろう。

例示的なコンピュータシステム６００は、処理デバイス６０２と、メインメモリ６０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、同期型ＤＲＡＭ（ＳＤＲＡＭ）又はランバスＤＲＡＭ（ＲＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ）等）と、スタティックメモリ６０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）と、データストレージシステム６１８とを含み、それらは、バス６３０を介して相互に通信する。

処理デバイス６０２は、マイクロプロセッサ又は中央処理デバイス等の１つ以上の汎用処理デバイスを表す。より具体的には、処理デバイスは、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、若しくはその他の命令セットを実装するプロセッサ、又は命令セットの組み合わせを実装するプロセッサであり得る。処理デバイス６０２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、又はネットワークプロセッサ等の１つ以上の専用処理デバイスであり得る。処理デバイス６０２は、本明細書で論じる動作及びステップを実施するための命令６２６を実行するように設定される。コンピュータシステム６００は、ネットワーク６２０を介して通信するためのネットワークインターフェースデバイス６０８を更に含み得る。

データストレージシステム６１８は、本明細書に説明する方法又は機能の内の何れか１つ以上を具体化する命令６２６又はソフトウェアの１つ以上のセットが蓄積されるマシン可読ストレージ媒体６２４（コンピュータ可読媒体としても知られる）を含み得る。命令６２６はまた、コンピュータシステム６００による実行中にメインメモリ６０４内及び／又は処理デバイス６０２内に完全に又は少なくとも部分的に常駐し得、メインメモリ６０４及び処理デバイス６０２もマシン可読ストレージ媒体を構成する。マシン可読ストレージ媒体６２４、データストレージシステム６１８、及び／又はメインメモリ６０４は、図１のメモリサブシステム１１０に対応し得る。

一実施形態では、命令６２６は、データ保護コンポーネント（例えば、図１の電力モード管理コンポーネント１１３）に対応する機能を実装するための命令を含む。マシン可読ストレージ媒体６２４は一実施形態では単一の媒体として示されているが、用語“マシン可読ストレージ媒体”は、命令の１つ以上のセットを蓄積する単一の媒体又は複数の媒体を含むと解釈すべきである。用語“マシン可読ストレージ媒体”はまた、マシンによる実行のための命令のセットを蓄積又は符号化可能であり、本開示の方法の内の任意の１つ以上をマシンに実施させる任意の媒体を含むと解釈されるであろう。用語“マシン可読ストレージ媒体”は、したがって、固体メモリ、光学媒体、及び磁気媒体を含むが、これらに限定されないと解釈されるであろう。

前述の詳細な説明の幾つかの部分は、コンピュータメモリ内のデータビットに対する演算のアルゴリズム及び記号表現に関して提示されている。これらのアルゴリズムの記述及び表現は、データ処理技術の当業者が彼らの仕事の内容を他の当業者に最も効果的に伝えるために使用される方法である。アルゴリズムはここにあり、一般的に、所望の結果につながる一貫した一連の動作であると考えられる。動作は、物理量の物理的な操作を必要とする動作である。必ずではないが、通常、これらの量は、蓄積され、組み合わされ、比較され、さもなければ操作されることが可能な電気信号又は磁気信号の形式をとる。これらの信号をビット、値、要素、記号、文字、項、又は数等と称することは、主に一般的な使用上の理由から、場合によっては便利であることが証明されている。

しかしながら、これらの及び類似の用語の全ては、適切な物理量と関連付けられ、これらの量に適用される便利なラベルにすぎないことに留意すべきである。本開示は、コンピュータシステムのレジスタ及びメモリ内の物理的（電子的）量として表されるデータを、コンピュータシステムのメモリ若しくはレジスタ、又はその他のそうした情報ストレージシステム内の物理量として同様に表されるデータに操作及び変換する、コンピュータシステム又は同様の電子コンピューティングデバイスのアクション及びプロセスに言及し得る。

本開示はまた、本明細書の動作を実施するための装置に関する。この装置は、意図した目的のために特別に構築され得、又はコンピュータ内に蓄積されたコンピュータプログラムによって選択的に起動又は再設定される汎用コンピュータを含み得る。そうしたコンピュータプログラムは、非限定的に、コンピュータシステムバスに各々結合された、フロッピーディスク、光ディスク、ＣＤ－ＲＯＭ、及び光磁気ディスクを含む任意のタイプのディスク、リードオンリーメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード若しくは光カード、又は電子的命令を蓄積するのに適した任意のタイプの媒体等のコンピュータ可読ストレージ媒体内に蓄積され得る。

本明細書に提示されるアルゴリズム及び表示は、本質的に特定のコンピュータ又はその他の装置と関連付けられない。本明細書の教示に従ったプログラムを用いて様々な汎用システムが使用され得、又は方法を実施するためのより特化した装置を構築することが便利であることが証明され得る。様々なこれらのシステムに対する構造は、以下の説明の記述に現れるであろう。また、本開示は、任意の特定のプログラミング言語に言及して説明されていない。本明細書に説明するような開示の教示を実装するために、様々なプログラミング言語が使用され得ることは理解されるであろう。

本開示は、命令をその上に蓄積したマシン可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供され得、それは、本開示に従ったプロセスを実施するためにコンピュータシステム（又はその他の電子デバイス）をプログラミングするために使用され得る。マシン可読媒体は、マシン（例えば、コンピュータ）によって可読な形式で情報を蓄積するための任意のメカニズムを含む。幾つかの実施形態では、マシン可読（例えば、コンピュータ可読）媒体は、リードオンリーメモリ（“ＲＯＭ”）、ランダムアクセスメモリ（“ＲＡＭ”）、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリコンポーネント等のマシン（例えば、コンピュータ）可読ストレージ媒体を含む。

前述の明細書では、開示の実施形態は、それらの具体的な例示的実施形態に言及して説明されている。以下の特許請求の範囲に記載されるような開示の実施形態のより広い精神及び範囲から逸脱することなく、様々な修正がそれらになされ得ることは明らかであろう。明細書及び図面は、したがって、限定的な意味ではなく、例示的な意味でみなされるべきである。

Claims (20)

1. メモリサブシステムの処理デバイスによって、前記メモリサブシステムによる実行のためにホストシステムによってリクエストされた１つ以上の動作に基づいて、着信リクエストキューにおける作業負荷レベルを判定することと、
   前記着信リクエストキューにおける前記作業負荷レベルに基づいて、前記１つ以上の動作の実行のために活性化される前記メモリサブシステムのメモリダイのセットを識別することと、
   電力バジェットレベルに基づいて、メモリダイの前記セットのメモリダイに対する電力モード構成を判定することと、
   前記電力モード構成を確立するために、前記メモリダイの１つ以上のパラメータを構成すること
   を含む、方法。
2. 前記電力モード構成は、低電力モード構成、中間電力モード構成、又は高電力モード構成を含む電力モード構成のセットから選択される、請求項１に記載の方法。
3. 前記低電力モード構成に対応する第１の電力レベルは、前記中間電力構成に対応する第２の電力レベルよりも低く、前記高電力モード構成に対応する第３の電力レベルは、前記中間電力構成に対応する前記第２の電力レベルよりも高い、請求項２に記載の方法。
4. 前記メモリダイの前記１つ以上のパラメータは、高電力モード構成を確立するために、前記高電力モード構成に対応するパラメータ値のセットに調整される、請求項１に記載の方法。
5. パラメータ値の前記セットは、内部トリム値、ラッチ値、レジスタ値、フラグ値、チャージポンプ電圧レベル、チャージポンプクロック周波数、内部バイアス電流、又はチャージポンプ出力抵抗の内の１つを含む、請求項１に記載の方法。
6. メモリダイの前記セットの各メモリダイに対して低電力モード構成、中間電力モード構成、又は高電力モード構成の内の１つを判定することを更に含む、請求項１に記載の方法。
7. 前記着信リクエストキューにおける前記作業負荷レベルは、前記１つ以上の動作のタイプ及び前記１つ以上の動作の実行に対応する帯域幅レベルに少なくとも部分的に基づいて判定される、請求項１に記載の方法。
8. メモリサブシステムによる実行のためにホストシステムによってリクエストされた１つ以上の動作に基づいて、着信リクエストキューにおける作業負荷レベルを判定することと、
   前記着信リクエストキューにおける前記作業負荷レベルに基づいて、前記１つ以上の動作の実行のために活性化される前記メモリサブシステムのメモリダイのセットを識別することと、
   メモリダイの前記セットの少なくとも第１の部分の１つ以上のパラメータを、低電力モード構成に対応するパラメータ値の第１のセットに構成することと、
   メモリダイの前記セットの少なくとも第２の部分の１つ以上のパラメータを、高電力モード構成に対応するパラメータ値の第２のセットに構成すること
   を含む動作を、処理デバイスによって実行される場合に、前記処理デバイスに実施させる命令を含む、非一時的コンピュータ可読媒体。
9. 前記１つ以上のパラメータをパラメータ値の前記第２のセットに構成することは、チャージポンプをより高い出力電圧に設定すること、チャージポンプクロック周波数を高速化すること、内部バイアス電流を増加させること、チャージポンプ出力抵抗を減少させること、又はシリアルライズドシングルプレーン演算からマルチプルプレーン並列演算へ変更することの内の少なくとも１つを含む、請求項８に記載の非一時的コンピュータ可読媒体。
10. 前記高電力モード構成と関連付けられた電力レベルは閾値電力レベルよりも高い、請求項８に記載の非一時的コンピュータ可読媒体。
11. 前記動作は、メモリダイの前記セットの少なくとも追加の部分を中間電力モード構成に確立することを更に含む、請求項８に記載の非一時的コンピュータ可読媒体。
12. 前記動作は、
    電力バジェットレベルを識別することと、
    前記電力バジェットレベルに少なくとも部分的に基づいて、前記高電力モード構成へのメモリダイの前記セットの少なくとも一部分の配置を判定すること
    を更に含む、請求項８に記載の非一時的コンピュータ可読媒体。
13. 前記高電力モード構成におけるメモリダイの少なくとも前記セットの動作は、前記電力バジェットレベル内の電力レベルを生成する、請求項８に記載の非一時的コンピュータ可読媒体。
14. メモリデバイスと、
    前記メモリデバイスと動作可能に結合され、
    メモリサブシステムによる実行のためにホストシステムによってリクエストされた１つ以上の動作に基づいて、着信リクエストキューにおける作業負荷レベルを処理デバイスによって判定することと、
    前記着信リクエストキューにおける前記作業負荷レベルに基づいて、前記１つ以上の動作の実行のために活性化される前記メモリサブシステムのメモリダイのセットを識別することと、
    電力バジェットレベルに基づいて、メモリダイの前記セットのメモリダイに対する電力モード構成を判定することと、
    前記電力モード構成を確立するために、前記メモリダイの１つ以上のパラメータを構成すること
    を含む動作を実施するための処理デバイスと
    を含む、システム。
15. 前記電力モード構成は、低電力モード構成、中間電力モード構成、又は高電力モード構成を含む電力モード構成のセットから選択される、請求項１４に記載のシステム。
16. 前記低電力モード構成に対応する第１の電力レベルは、前記中間電力構成に対応する第２の電力レベルよりも低く、前記高電力モード構成に対応する第３の電力レベルは、前記中間電力構成に対応する前記第２の電力レベルよりも高い、請求項１５に記載のシステム。
17. 前記メモリダイの前記１つ以上のパラメータは、高電力モード構成を確立するために、前記高電力モード構成に対応するパラメータ値のセットに構成される、請求項１４に記載のシステム。
18. パラメータ値の前記セットは、内部トリム値、ラッチ値、レジスタ値、フラグ値、チャージポンプ電圧レベル、チャージポンプクロック周波数、内部バイアス電流、又はチャージポンプ出力抵抗の内の１つ以上に対応する、請求項１４に記載のシステム。
19. 前記動作は、メモリダイの前記セットの各メモリダイに対して低電力モード構成、中間電力モード構成、又は高電力モード構成の内の１つを判定することを更に含む、請求項１４に記載のシステム。
20. 前記着信リクエストキューにおける前記作業負荷レベルは、前記１つ以上の動作のタイプ及び前記１つ以上の動作の前記実行に対応する帯域幅レベルに少なくとも部分的に基づいて判定される、請求項１４に記載のシステム。

Images