JP2023510706A - 動的順序付けに基づいた分割による分散テンソルネットワーク縮約方式 - Google Patents

動的順序付けに基づいた分割による分散テンソルネットワーク縮約方式 Download PDF

Info

Publication number
JP2023510706A
JP2023510706A JP2022538712A JP2022538712A JP2023510706A JP 2023510706 A JP2023510706 A JP 2023510706A JP 2022538712 A JP2022538712 A JP 2022538712A JP 2022538712 A JP2022538712 A JP 2022538712A JP 2023510706 A JP2023510706 A JP 2023510706A
Authority
JP
Japan
Prior art keywords
edges
tensor
networks
sub
tensor network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022538712A
Other languages
English (en)
Other versions
JPWO2021141827A5 (ja
Inventor
ファン，ジャチェン
チャン，ファン
チェン，ジャンシン
Original Assignee
アリババ グループ ホウルディング リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アリババ グループ ホウルディング リミテッド filed Critical アリババ グループ ホウルディング リミテッド
Publication of JP2023510706A publication Critical patent/JP2023510706A/ja
Publication of JPWO2021141827A5 publication Critical patent/JPWO2021141827A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/80—Quantum programming, e.g. interfaces, languages or software-development kits for creating or handling programs capable of running on quantum computers; Platforms for simulating or accessing quantum computers, e.g. cloud-based quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Complex Calculations (AREA)

Abstract

Figure 2023510706000001
本開示の諸実施形態では、テンソルネットワークの縮約を行うための方法を提供する。この方法は、複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークをシステムで受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと；テンソルネットワークの縮約順序を決定するステップと；複数のエッジの中から、テンソルネットワークに基づいて複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと；複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うステップとを含むことができる。

Description

関連出願の相互参照
[0001] 本開示は、２０２０年１月６日に出願された米国特許仮出願第６２／９５７，４４２号の優先権、および優先権の利益を主張する。同仮出願は、その全体が参照により本明細書に組み込まれる。
[0002] テンソルとは、多重線形写像の考え方を要約し一般化できる数学的概念のことである。テンソルネットワークは、縮約によって接続されたテンソルの可算コレクションとすることができる。テンソルネットワークには現代の科学および工学における幅広い用途が、機械学習、多体理論、勾配計算、量子計算などを含めてある。テンソルネットワークの利用が拡大し続けるにつれて、テンソルネットワークを用いて計算する効率が、多くの用途でのボトルネックになる。このテンソルネットワークの効率性の問題は、実施するのにかなりの計算パワーおよび時間を必要とすることが多いテンソルネットワークの複雑な性質によって、さらに悪化している。テンソルネットワークの利用を拡大し続けるために、テンソルネットワークの計算に必要な時間および計算資源の削減を求める強い要望がある。
[0003] 本開示の諸実施形態では、テンソルネットワークの縮約を行うための方法を提供する。この方法は、複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークをシステムで受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと；テンソルネットワークの縮約順序を決定するステップと；複数のエッジの中から、テンソルネットワークに基づいて複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと；複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うステップとを含むことができる。
[0004] 本開示の諸実施形態ではさらに、命令セットを記憶する非一時的コンピュータ可読媒体を提供し、命令セットは、システムの少なくとも１つのプロセッサによって、このシステムがテンソルネットワークの縮約を行うように実行可能であり、その方法は、複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークを受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと；テンソルネットワークの縮約順序を決定するステップと；複数のエッジの中から、テンソルネットワークに基づいて複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと；複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うステップとを含む。
[0005] 本開示の諸実施形態ではさらにシステムを提供し、このシステムは、複数のコンピュータノードと；命令セットを記憶する１つまたは複数のメモリと；１つまたは複数のプロセッサとを備え：１つまたは複数のプロセッサは、命令セットを実行してシステムに、複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークを受け取ることであって、各エッジが複数のインデックス要素と関連付けられている、受け取ること；テンソルネットワークの縮約順序を決定すること；複数のエッジの中から、テンソルネットワークに基づいて複数のサブネットワークを生成するための１つまたは複数のエッジを決定すること；および、複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うことを行わせるように構成されている。
[0006] 上記の一般的な説明および下記の詳細な説明は例示的および説明的なものにすぎず、請求項に記載の、開示された実施形態を制限するものではないことを理解されたい。
[0007] 本開示の実施形態および様々な態様が、以下の詳細な説明および添付の図で示される。図に示されている様々な機能は、原寸に比例して描かれていない。
[0008]本開示のいくつかの実施形態による、例示的なテンソルを示す図である。 [0009]本開示のいくつかの実施形態による、例示的なテンソル縮約を示す図である。 [0010]本開示のいくつかの実施形態による、例示的なクラウドサービスシステムを示す図である。 [0011]本開示のいくつかの実施形態による、テンソルネットワークの縮約を行うための例示的な方法を示すフローチャートである。 [0012]本開示のいくつかの実施形態による、例示的なテンソルネットワークを示す図である。 [0013]本開示のいくつかの実施形態による、例示的な中間テンソルネットワークを示す図である。 [0014]本開示のいくつかの実施形態による、例示的な樹形図である。 [0015]本開示のいくつかの実施形態による、サブネットワークを生成する例示的な図である。 [0016]本開示のいくつかの実施形態による、テンソルネットワークの例示的な縮約を示す図である。 [0017]本開示のいくつかの実施形態による、テンソルネットワークを使用する量子回路の例示的な表現を示す図である。
[0018] 次に、添付の図面に例が示されている例示的な実施形態を詳細に参照する。以下の説明では、別々の図面中の同じ番号が、特にことわらない限り同一または同様の要素を表している添付の図面を参照する。例示的な実施形態についての以下の説明で示される実施態様は、本発明と整合するすべての実施態様を表すものではない。むしろ、これらの実施態様は、添付の特許請求の範囲に列挙された本発明に関連する態様と整合する装置および方法の例にすぎない。本開示の特定の態様については、以下でより詳細に説明される。本明細書で提示される用語および定義は、参照により組み込まれる用語および／または定義と対立する場合に、優位性を持つ。
[0019] テンソルネットワークは、複数のテンソルを含むことができる。テンソルは、複素数を含むことができる多次元配列を表すことができる。テンソルネットワークはまた、テンソルに付随する複数のインデックスを含むこともできる。各テンソルは、複数のインデックスの一部または全部を含むことができる。テンソルネットワークは、数学的ツールのセットとともに視覚的言語を提供するので、極めて困難な計算を単純化する、非常に有用なツールになることができる。
[0020] 図１は、本開示のいくつかの実施形態による、例示的なテンソルの図を示す。図１に示すように、テンソルは実線の形で表され、テンソルインデックスは、テンソルから出る１つまたは複数の線で表される。テンソルに付随するテンソルインデックスは、テンソルの下付き文字または上付き文字として表すことができる。たとえば、図１は、３つの異なるテンソル、すなわちベクトルテンソルＶｊ、行列テンソルＭｉ，ｊ、および３インデックステンソルＴｉ，ｊ，ｋを含む。ベクトルテンソルＶｊは、スカラー値の１次元配列とすることができる。行列テンソルＭｉ，ｊは、スカラー値の２次元配列とすることができる。３インデックステンソルＴｉ，ｊ，ｋは、スカラー値の３次元配列とすることができる。テンソルが３つより多いインデックスを有することができることを認識されたい。
[0021] テンソルネットワークでは、テンソルをテンソルインデックスによって結合することができる。テンソルネットワークの縮約は、異なるテンソルの同じ種類のインデックスをマージすること、および最終結果に現れないインデックスの総和をとることを含むことができる。図２は、本開示のいくつかの実施形態による、例示的なテンソル縮約の図を示す。図２に示すように、テンソルＶｉとテンソルＭｉ，ｊのテンソルネットワーク縮約は、ΣｉＶｉＭｉ，ｊと表すことができる。縮約後、テンソルＶｉとテンソルＭｉ，ｊは、インデックスのマージをすることができる。１つのテンソルインデックスを２つより多いテンソルに接続できることを認識されたい。２つより多いテンソルに接続することができるこれらのインデックスは、ハイパーエッジと呼ぶことができる。本開示では、エッジとハイパーエッジを互換性があるようにして参照する。たとえば、１つのエッジを２つより多いテンソルに接続することもできる。
[0022] テンソルインデックスは、オープンインデックスまたはクローズドインデックスとすることができる。オープンインデックスとは、開放端があるインデックスのことである。たとえば、図２に示すように、インデックスｊは、開放端があるのでオープンインデックスである。クローズドインデックスとは、開放端がないインデックスのことである。たとえば、図２に示すように、インデックスｉは、開放端がないのでクローズドインデックスである。
[0023] 一般に、テンソルネットワークを縮約することは、オープンエッジおよびクローズドエッジの縮約を必要とする可能性がある。オープンエッジおよびクローズドエッジの縮約は、相互に絡み合わせることができる。たとえば、テンソルネットワークを縮約することは、クローズドエッジを順次マージし和をとること、およびオープンエッジをマージすることを必要とする可能性がある。
[0024] いくつかの場合において、テンソルネットワークを縮約することは、２つの段階を含む可能性がある。第１の段階では、クローズドインデックスを１つずつマージし和をとることができる。第２の段階では、オープンインデックスが１つずつマージされる。多くのシナリオでは、第１段階は第２段階と比較して、計算資源および時間の大部分を消費する可能性がある。さらに、クローズドインデックスが１つずつマージされて和がとられる順序は、最終結果は変えないが、縮約処理の時間および資源消費に大きく影響を及ぼす。したがって、縮約順序は、不必要な資源消費を避けるために賢明に選択されるべきである。
[0025] 従来のテンソルネットワークの設計には欠陥がある。たとえば、いくつかのテンソルネットワークは行列乗算に基づいており、この行列乗算が通信コストおよびメモリ空間の負担になる。いくつかのテンソルネットワークは、固定順序でのテンソルネットワークの縮約に基づいて設計される。しかし、固定順序が最適ではない可能性がある。
[0026] 上記の問題に対処するために、本開示の実施形態では、テンソルネットワークの縮約を行うための方法およびシステムを提供する。たとえば、テンソルネットワークを縮約する１つの方法は、いくつかのクローズドインデックスの和をとることを計算の終わりまで延期することである。計算の終わりに、最終和の各項が、元のテンソルネットワークよりも単純なサブテンソルネットワークに対応する。分散クラスタが使用されるシナリオでは、テンソルネットワークの縮約は、複数のサブテンソルネットワークをクラスタノードに分散させ、これらクラスタノードから送り返される縮約結果の和をとることによって実施することができる。
[0027] 図３は、本開示のいくつかの実施形態による、例示的なクラウドサービスシステム１００の図を示す。クラウドサービスシステム１００は、クラウドサービスをユーザに提供するための複数のコンピュータデバイスを含むことができる。図１に示すように、クラウドサービスシステム１００は、コンピュータデバイス１００ａ、１００ｂ、１００ｃ、．．．、１００ｎを含むことができる。各コンピュータデバイス（たとえば、コンピュータデバイス１００ａ）は、少なくとも１つのプロセッサ１０２（たとえば、プロセッサ１０２ａ、プロセッサ１０２ｂ、およびプロセッサ１０２ｃ）と、バス１０６を介して少なくとも１つのプロセッサ１０２に通信可能に結合されたメモリ１０４と、バス１０６に通信可能に結合されたインターフェース１０８とを含むことができる。
[0028] 少なくとも１つのプロセッサ１０２は、命令を実行できる任意の適切なプロセッサとすることができる。たとえば、プロセッサ１０２ａは、Ｘ８６プロセッサまたはＡＲＭプロセッサとすることができる。いくつかの実施形態において、少なくとも１つのプロセッサ１０２はまた、ニューラルネットワークの学習および推論などの、ニューラルネットワークに関連するコンピュータ機能を提供するためのアクセラレータ（たとえば、ニューラル処理ユニット）を含むこともできる。
[0029] メモリ１０４は、少なくとも１つのプロセッサ１０２からアクセス可能な命令およびデータを記憶するように構成することができる。たとえば、命令は、コンピュータデバイス１００ａが様々な機能を実行するように、少なくとも１つのプロセッサ１０２によって実行することができる。いくつかの実施形態において、メモリ１０４は、スタティックランダムアクセスメモリ（「SRAM」）、同期ダイナミックＲＡＭ（「SDRAM」）、不揮発性メモリなどの、任意の適切な技術によって実現することができる。
[0030] バス１０６は、コンピュータデバイス１００ａの構成要素間の接続をするように構成することができる。たとえば、少なくとも１つのプロセッサ１０２、メモリ１０４、およびネットワークインターフェース１０６は、バス１０６を介して互いに接続することができる。
[0031] インターフェース１０８は、有線または無線ネットワーク接続を可能にするネットワークインターフェースと、周辺デバイス（たとえば、カーソル制御デバイス、キーボード、ディスプレイなど）に通信可能に結合された入出力（「I/O」）インターフェースとを含むことができる。ネットワークインターフェースは、ネットワーク１１０を介してシステム１００とクライアント端末１２０の間の通信を可能にするように構成することができる。ネットワーク１１０は、インターネット、プライベートネットワークなどとすることができる。いくつかの実施形態において、クライアント端末１２０は、パーソナルコンピュータ、サーバ、スマートフォン、タブレット、または任意のコンピュータデバイスとすることができる。Ｉ／Ｏインターフェースは、周辺デバイスと接続するための、ユニバーサルシリアルバス（USB）ポート、周辺コンポーネントインターコネクトエクスプレス（PCI-E）ポートなどのうちの少なくとも１つを含むことができる。
[0032] 図４は、本開示のいくつかの実施形態による、テンソルネットワークの縮約を行うための例示的な方法２００のフローチャートを示す。方法２００は、コンピュータデバイス（たとえば、図３のクラウドサービスシステム１００またはコンピュータデバイス１００ａ）によって実施することができる。方法２００は、以下の工程を含むことができる。
[0033] 工程２０２で、テンソルネットワークを受け取る。テンソルネットワークは複数のテンソルを含むことができる。テンソルネットワークはさらに、複数のテンソル間のエッジを含むことができる。インデックスと呼ぶこともできるエッジは、テンソルの次元と関連付けられている。テンソルの次元は、ランクと呼ぶこともできる。たとえば、テンソルＡｉ，ｊ、Ｂｊ，ｋ，ｌ、Ｃｉ，ｌを含むテンソルネットワークＴｉ，ｊ，ｋは、エッジｉ、ｊ、ｋ、およびｌを持つランク３のテンソルネットワークである。テンソルＢｊ，ｋ，ｌは、３つのエッジが付随するのでランク３のテンソルである。Ａｉ，ｊとＢｊ，ｋ，ｌが両方ともエッジｊを持っているので、エッジｊはＡｉ，ｊとＢｊ，ｋ，ｌの間に接続される。エッジｌは、テンソルネットワークＴｉ，ｊ，ｋ内でマージされ、したがってクローズドエッジと呼ぶことができることが分かる。テンソルネットワークのエッジは、ゼロであるか１つ以上のクローズドエッジと、ゼロであるか１つ以上のオープンエッジとを含むことができることを認識されたい。
[0034] 図５は、本開示のいくつかの実施形態による、例示的なテンソルネットワークを示す。図５に示すように、テンソルネットワーク３００は、テンソルＡ、Ｂ、Ｃ、Ｄ、Ｆ、Ｇ、およびＨを含むことができる。テンソルのそれぞれは、ゼロであるか１つ以上のクローズドエッジと、ゼロであるか１つ以上のオープンエッジとを含むことができる。たとえば、テンソルＡとＢの間を接続するエッジ３０２は、クローズドエッジである。一端がテンソルＤに接続され、他端が開いているエッジｉは、オープンエッジである。同様に、エッジｊ、ｋ、ｌ、およびｍもまたオープンエッジである。したがって、テンソルネットワーク３００はまた、テンソルネットワークＴ（ｉ，ｊ，ｋ，ｌ，ｍ）と記述することもでき、ここで、エッジｉ、ｊ、ｋ、ｌ、およびｍは、テンソルネットワークのオープンエッジである。
[0035] 図４に戻ると、工程２０４で、テンソルネットワークの縮約順序を決定する。たとえば、縮約順序は、木分解によって決定することができる。上で論じたように、テンソルネットワークは、テンソルの複数のエッジと関連付けられており、各テンソルは、複数のエッジの一部または全部と関連付けることができる。テンソルネットワークの縮約には、異なるテンソルにおける同じ種類のエッジをマージする処理が含まれる。縮約順序は、エッジをマージする順序である。
[0036] 縮約順序を決定するために、１つまたは複数のオープンエッジを接続するための仮想テンソルを作成することができる。仮想テンソルを作成して、テンソルネットワークの一部または全部のオープンエッジを接続する。仮想テンソルはデータを含まないことがある。仮想テンソルのランクは、オープンエッジの数と関連付けることができる。たとえば、図５に示すように、テンソルネットワーク３００は、５つのオープンエッジ（ｉ，ｊ，ｋ，ｌ，ｍ）を含み、したがって、テンソルネットワーク３００の仮想テンソルＶは、５というランクを有することができる。言い換えると、仮想テンソルＶは、オープンエッジ（ｉ，ｊ，ｋ，ｌ，ｍ）に対応する５つのエッジを有し、たとえば、Ｖ（ｉ，ｊ，ｋ，ｌ，ｍ）と表すことができる。
[0037] いくつかの実施形態において、木分解を使用してテンソルネットワークの縮約順序を決定することができる。木分解とは、グラフを木にマッピングすることであり、この木を使用して、グラフの計算タスクの解決を高速化することができる。テンソルネットワークを、木分解によって木としてマッピングすることができる。たとえば、木の各ノードは、テンソルネットワークからの１つまたは複数のインデックスを含むことができる。さらに、特定のインデックスを含むツリーノードは、サブツリーを形成することができる。いくつかの実施形態において、テンソルネットワーク内のすべてのテンソルが、ノードがテンソルに隣接するすべてのインデックスを含むように、ツリーの１つまたは複数のノードに対応することができる。
[0038] いくつかの実施形態において、木分解を実施するために、ツリーノードをルートノードとして選択することができる。縮約順序は、反復プロセスでルートツリーから、空の縮約順序から開始して生成することができる。反復プロセスでは、木の葉ノードがある場合、その葉ノードを木から取り除くことができる。葉ノードには存在するが新規の木にはもはや存在しないクローズドインデックスについては、クローズドインデックスを縮約順序の末尾に追加することができる。反復プロセスは、木が空になるまで繰り返すことができる。
[0039] 仮想テンソルが存在する場合、ツリーノードは、それが仮想テンソルに隣接するすべてのインデックスを含むならば、ルートノードとして選択することができる。
[0040] 縮約順序は、反復プロセスでルートツリーから生成することができる。反復プロセスは、空の縮約順序から開始することができる。木の葉ノードがある間、葉ノードは木から取り除くことができる。葉ノードには存在するが新規の木にはもはや存在しないすべてのクローズドインデックスについては、これらのクローズドインデックスを縮約順序の末尾に追加することができる。反復プロセスは、木が空になるまで繰り返すことができる。
[0041] 次に、コンピュータデバイス（たとえば、図３のクラウドサービスシステム１００またはコンピュータデバイス１００ａ）は、中間テンソルネットワークを生成することができる。図６は、本開示のいくつかの実施形態による、例示的な中間テンソルネットワークを示す。図６に示す中間テンソルネットワーク３１０は、図５に示すテンソルネットワーク３００への中間テンソルネットワークとすることができることを認識されたい。図６に示すように、テンソルネットワーク（たとえば、図３Ａのテンソルネットワーク３００）のオープンエッジは、すべてのオープンエッジを含む仮想テンソルＶ（ｉ，ｊ，ｋ，ｌ，ｍ）によって閉じることができる。仮想テンソル（たとえば、Ｖ（ｉ，ｊ，ｋ，ｌ，ｍ））の追加後、テンソルネットワーク（たとえば、図３Ａのテンソルネットワーク３００）のオープンエッジは、クローズドテンソルになることができる。
[0042] いくつかの実施形態において、コンピュータデバイスは、中間テンソルネットワークの木分解を実施することができる。感覚的には、木分解とは、木のように見えるグラフを描画する方法のことである。そうするために、頂点の組、またはバッグを単一の頂点と見ることができる。グラフが木のように見える程度が少ないほど、バッグが大きくなる。いくつかの実施形態において、木分解は、木分解アルゴリズムまたは計算プログラム（たとえば、サブルーチン）を使用して実施することができる。テンソルネットワークの縮約順序はまた、木に基づいて決定することもできる。図７は、本開示のいくつかの実施形態による、例示的な樹形図を示す。図７に示すように、ツリーダイアグラム３２０は、図６に示す中間テンソルネットワーク３１０の木分解を実施することによって生成される。中間木３２０のテンソルは、１つまたは複数のツリーノードまたはバッグにグループ化することができる。たとえば、図７に示すように、テンソルＡ、Ｂ、およびＣは、１つのツリーノードにグループ化することができる。木分解の後、中間テンソルネットワーク３１０は、木のような構造を有することができる。
[0043] 図４に戻ると、工程２０６で、コンピュータデバイスは、テンソルネットワークに基づいて、複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定することができる。いくつかの実施形態において、各エッジは、１つまたは複数の要素を含むことができる。一例として、図５に示すＴ（ｉ，ｊ，ｋ，ｌ，ｍ）のエッジｉは、ｉ［０］、ｉ［１］、ｉ［２］、・・・、ｉ［７］の要素を含むことができ、複数のサブネットワークを生成するように選択することができる。したがって、ｉ［０］に対応する第１のサブネットワーク、ｉ［１］に対応する第２のサブネットワーク、ｉ［２］に対応する第３のサブネットワーク、・・・、ｉ［７］に対応する第８のサブネットワークを生成することができる。
[0044] いくつかの実施形態において、複数のサブネットワークを生成するための１つまたは複数のエッジを決定するために、コンピュータデバイスは、複数の評価サブネットワークを複数のエッジごとに生成することができる。図８は、本開示のいくつかの実施形態による、サブネットワークを生成する例示的な図を示す。図８に示すように、テンソルネットワーク４０２は、テンソル（Ａ、Ｂ、Ｃ、Ｄ、およびＥ）およびエッジ（ａ、ｂ、ｃ、ｄ、ｅ、およびｆ）を含むことができる。エッジ（たとえば、エッジｄ）を分割することによって、サブネットワーク４０４および４０６を生成することができる。いくつかの実施形態において、エッジｄは、｛０、１｝の範囲とすることができる。図８に示すサブネットワークの生成は、コンピュータデバイス（たとえば、図３のクラウドサービスシステム１００またはコンピュータデバイス１００ａ）によって実施できることを認識されたい。
[0045] 図８に示すように、エッジｄを分割することによって、テンソルネットワーク４０２は、２つのサブネットワーク４０４と４０６の和に置き換えることができる。いくつかの実施形態において、サブネットワーク４０４および４０６は、同じ形状を有するが、サブネットワークの対応するノードと関連付けられているテンソルが異なる場合がある。より具体的には、サブネットワーク４０４は、エッジｄが「０」であることに基づいて生成することができ、サブネットワーク４０６は、エッジｄが「１」であることに基づいて生成される。
[0046] したがって、サブネットワーク４０４のテンソルＡ’ｂおよびＣ’ｅと、サブネットワーク４０６のテンソル
Figure 2023510706000002
 および
Figure 2023510706000003
 とは、以下のように表すことができる。
Figure 2023510706000004
Figure 2023510706000005
[0047] いくつかの実施形態において、リソース推定目的のためには、サブネットワークの形状だけが必要とされる。サブネットワークの形状は、エッジ（たとえば、エッジｄ）がグラフから除去されていること以外は、元のテンソルネットワーク（たとえば、テンソルネットワーク４０２）の形状と同じである。たとえば、図８に示すように、サブネットワーク４０４の形状は、エッジｄがグラフから取り除かれていること以外は、テンソルネットワーク４０２の形状と同じである。
[0048] いくつかの実施形態において、複数の評価サブネットワークは、実サブネットワークである必要がないことを認識されたい。代わりに、複数の評価サブネットワークは、評価用の仮想サブネットワークとすることができる。上で論じたように、複数の評価サブネットワークは、各エッジの複数のインデックス要素をトラバースし、その複数のインデックス要素に対応する複数の評価サブネットワークを生成することによって、生成することができる。その場合、コンピュータデバイスは、複数の評価サブネットワークそれぞれに基づいて、テンソルネットワークの縮約を行うために必要なリソース消費を推定することができる。たとえば、図５に示すＴ（ｉ，ｊ，ｋ，ｌ，ｍ）では、エッジｉ、ｊ、ｋ、ｌ、ｍに基づいたリソース消費を推定することができる。推定されたリソース消費の中で、コンピュータデバイスは、その推定に基づいて、必要とするリソース消費がより少ない１つまたは複数のエッジを決定することができる。たとえば、コンピュータデバイスは、推定に基づいて、必要とするリソース消費が最少の１つまたは複数のエッジを決定することができる。
[0049] 図９は、本開示のいくつかの実施形態による、テンソルネットワークの例示的な縮約の図を示す。図９に示すテンソルネットワーク５００の縮約は、コンピュータデバイス（たとえば、図３のクラウドサービスシステム１００またはコンピュータデバイス１００ａ）によって実施できることを認識されたい。
[0050] 図９に示すように、テンソルネットワーク５００は、テンソル（Ａ、Ｂ、Ｃ、Ｄ、およびＥ）およびエッジ（ａ、ｂ、ｃ、ｄ、ｅ、およびｆ）を含む。一例として、エッジｂは、マージし総和をとることができる。その結果、テンソルネットワーク５０２が、エッジｂによって接続されたテンソル（たとえば、テンソルＡ、Ｂ、およびＤ）を置き換える新規のテンソルＦを用いて生成される。いくつかの実施形態において、テンソルＦは、以下の式によって表すことができる。
Ｆａｃｄ＝ΣＡｂｄＢａｂＤｂｃ
[0051] 縮約を行うために、テンソルＦの値を上記の式によって計算することができる。テンソルＦを生成する際に、次元（ａ）×次元（ｃ）×次元（ｄ）の追加空間が必要になる。したがって、テンソルＦの計算には、次元（ａ）×次元（ｃ）×次元（ｄ）の時間を要する。テンソルＦを計算した後、テンソルＡ、Ｂ、Ｄをマージし、テンソルネットワーク５００から除去して、テンソルネットワーク５０２を生成することができる。
[0052] いくつかの実施形態において、テンソルをマージすることは、行列の乗算を必要とする可能性がある。リソース推定の際に、実際の行列乗算をすぐに実行する代わりに、行列乗算のコストを最初に推定することができる。行列操作のコストの推定は、実際の値ではなく、中間テンソルの形状によって決まる可能性がある。その結果、リソース消費を推定するのに、実際の行列計算が省略されることがある。いくつかの実施形態において、リソース消費には、時間消費および空間消費が含まれる可能性がある。いくつかの実施形態において、総時間消費は、各工程の時間消費の和である。空間消費は、テンソルネットワークのテンソルのサイズの和の最大値になる可能性がある。
[0053] 図４に戻ると、工程２０８で、複数のサブネットワークの縮約を縮約順序に基づいて行うことができる。いくつかの実施形態において、コンピュータデバイスは、複数のサブネットワークの縮約を縮約順序に基づいて行うことができる。いくつかの実施形態において、複数のサブネットワークは、複数のサブネットワークのそれぞれの縮約を行うために、クラウドシステムの複数のコンピュータノード（たとえば、図1の複数のクラウドサービス装置100）それぞれに分散することができる。その結果、複数のサブネットワークの一部または全部の縮約を並行して行うことが可能になる。
[0054] いくつかの実施形態において、テンソルネットワークの縮約は、反復して実施することができる。いくつかの実施形態において、反復方法の各反復工程で、縮約順序の前方のエッジを選択し、縮約順序から除去することができる。選択されたエッジに隣接するすべてのテンソルは、単一の新規の中間テンソルにマージすることができる。この新規の中間テンソルは、選択されたエッジに隣接する１つまたは複数のテンソルに隣接していたすべてのエッジを含むことができる。この場合、テンソルネットワークの選択されたエッジおよびその近くにあるものは、新規の中間テンソルに置き換えることができる。いくつかの実施形態において、上記の反復工程は、縮約順序が空になるまで繰り返すことができる。
[0055] いくつかの実施形態において、１つより多いテンソルをテンソルネットワークに残すことができる。この場合、その１つより多いテンソルは、マージして最終テンソルを形成することができる。いくつかの実施形態において、最終テンソルは、すべてのオープンエッジに隣接している。
[0056] 上で論じたように、リソース消費推定は、縮約処理の時間消費および空間消費をそれぞれ推定することによって行うことができる。各工程で、中間テンソルを生成し、１つまたは複数のテンソルをテンソルネットワークから除去することができる。縮約の時間消費は、すべての中間テンソルのサイズの和で推定することができる。空間消費は、テンソルネットワークにおけるテンソルのサイズの和の最大値として推定することができる。このシナリオに応じて、時間消費と空間消費を、縮約の資源推定量として機能する単一の量にマージすることができる。消費される計算資源が同量であれば、サブネットワークを使用すると、テンソルネットワークの縮約の計算時間を１００倍超改善することができる。
[0057] いくつかの実施形態において、複数のサブネットワークは、複数のサブネットワークのそれぞれの縮約を行うために、クラウドシステムの複数のコンピュータノード（たとえば、図１の複数のクラウドサービス装置１００）それぞれに分散することができる。いくつかの実施形態において、複数のサブネットワークのそれぞれの縮約の間、コンピュータノードはさらに、複数のサブネットワークごとに最終縮約順序を決定し、次に、最終縮約順序に基づいて複数のサブネットワークのそれぞれの縮約を行うことができる。
[0058] いくつかの実施形態において、上に示した縮約処理（たとえば、図４の方法２００）は、量子回路または量子回路のシミュレーションに使用することができる。量子回路とは、計算が量子ゲートのシーケンスで行われる計算ルーチンのことである。量子回路は、量子ゲート、測定、およびリセットの順序付けられたシーケンスとすることができる。量子ゲートにより、量子ビットの状態を変化させる演算を行うことができる。量子ビットとは、量子計算における基本変数、またはビットのバリアントのことである。
[0059] 量子回路をシミュレーションするために、当然ながら量子回路Ｃをテンソルネットワークとみなすことができる。量子回路Ｃのテンソルネットワークは、Ｎ（Ｃ）と表すことができる。いくつかの実施形態において、量子回路Ｃの各ゲートは、テンソルネットワークＮ（Ｃ）のテンソルとみなすことができる。量子ビット線は、ワイヤ、またはテンソル同士を接続するクローズドエッジ、または入力量子ビットおよび出力量子ビットに対応するオープンエッジとすることができる。テンソルネットワークＮ（C）に縮約が行われると、各エッジを１つずつ縮約することができ、対応するテンソルの畳み込みを１つの頂点が残されるまで行うことができる。次数を０とすると、この頂点には単一の数値でラベル付けすることができ、これにより、シミュレーションで求めるテンソルネットワークＮ（Ｃ）の最終測定確率を得ることができる。オープンエッジを含むテンソルネットワークでは、縮約後の最終的な測定値はベクトルとすることができる。テンソル縮約を用いて量子回路をシミュレーションすることの利点の一つは、回路内の個々の量子ゲートが必ずしもその元の順序でシミュレーションされなくてもよいことである。実際、所与のゲートは、シミュレーションのいくつかの段階では一部分だけシミュレーションされることがある。
[0060] 図１０は、本開示のいくつかの実施形態による、テンソルネットワークを使用する量子回路の例示的な表現を示す図である。図１０に示すように、量子回路Ｃが提示されており、４つの入力量子ビット（たとえば、量子回路Ｃの上方の４つの量子ビット線）および４つの出力量子ビット（たとえば、量子回路Ｃの下方の４つの量子ビット線）が付いている。量子回路Ｃは、１つまたは複数の量子ゲートを含むことができる。
[0061] 図１０に示すように、量子回路Ｃは、テンソルネットワークＮ（Ｃ）として表すことができる。いくつかの実施形態において、図１０に示すように、テンソルネットワークＮ（Ｃ）は、８つのオープンエッジを含む。オープンエッジのうちの４つ（たとえば、テンソルの上方の４つのエッジ）は、量子回路Ｃの入力部に対応することができ、オープンエッジのうちの他の４つ（たとえば、テンソルの下方の４つのエッジ）は、量子回路Ｃの出力部に対応することができる。いくつかの実施形態において、テンソルネットワークＮ（Ｃ）に示されるテンソルは、量子回路Ｃのゲートに対応することができる。いくつかの実施形態において、テンソルネットワークＮ（Ｃ）を縮約すると、量子回路Ｃにより実現される演算子のテンソルが与えられる。
[0062] 本開示の実施形態は、サブネットワークを使用して縮約順序の計算コストについての推定を行う方法およびシステムを提供する。これらの方法およびシステムは、オープンエッジを持つテンソルネットワークに使用することができ、上で論じたテンソルネットワークは、量子回路をシミュレーションするために使用することができる。サブネットワークを使用することによって。
[0063] 各図のフローチャートおよび図は、本明細書の様々な実施形態によるデバイス、方法、およびコンピュータプログラム製品の実現可能な実施態様のアーキテクチャ、機能、および動作を示す。この関連で、フローチャートまたは図中のブロックは、特定の機能を実現するための１つまたは複数の実行可能な命令を含むソフトウェアプログラム、セグメント、またはコード部を表すことができる。いくつかの代替実施態様において、ブロック内に示された機能は、図に示された順序から外れて行われる可能性があることに留意されたい。たとえば、連続して示された２つのブロックは、実際には実質的に同時に実行されることがあり、あるいはこれらのブロックは、必要とされる機能に応じて、場合によっては逆の順序で実行されることがある。図またはフローチャートの各ブロック、ならびに図およびフローチャートの各ブロックの組み合わせは、指定された機能または動作を実施する専用のハードウェアベースのシステムによって、または専用のハードウェアとコンピュータ命令の組み合わせによって実現できることにもまた留意されたい。
[0064] 本明細書では、用語の「含む（comprise）」、「含んでいる（comprising）」、またはその他のあらゆる変異体は、要素のリストを含むプロセス、方法、構成物、物品、または装置がこれらの要素だけを含むのではなく、明示的にはリストされていない他の要素またはそのようなプロセス、方法、構成物、物品、または装置に固有の要素を含むことができるように、非排他的な包含に及ぶものである。用語の「例示的（exemplary）」は、「理想的（ideal）」ではなく「例（example）」の意味で使用されている。
[0065] 本明細書では、特にことわらない限り、用語の「または」は、実現不可能な場合を除き、すべての可能な組み合わせを包含する。たとえば、データベースがＡまたはＢを含むことができると述べられている場合には、特にことわらない限り、または実行不可能ではない限り、データベースはＡか、Ｂか、ＡおよびＢかを含むことができる。第２の例として、データベースがＡ、Ｂ、またはＣを含むことができると述べられている場合には、特にことわらない限り、または実行不可能ではない限り、データベースはＡか、Ｂか、Ｃか、ＡおよびＢか、ＡおよびＣか、ＢおよびＣか、Ａ、ＢおよびＣかを含むことができる。
[0066] 上述の実施形態は、ハードウェア、ソフトウェア（プログラムコード）、またはハードウェアとソフトウェアの組み合わせによって実現できることを認識されたい。ソフトウェアによって実現される場合、そのソフトウェアは、上述のコンピュータ可読媒体に記憶することができる。ソフトウェアは、プロセッサによって実行されると、開示された方法を実施することができる。本開示で説明したデータ記憶システム、二次記憶ユニット、他の機能ユニットは、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせによって実現することができる。当業者であればまた、上述の機能ユニットのうちの複数のものを１つの機能ユニットとして組み合わせることができること、および上述の機能ユニットのそれぞれはさらに、複数の機能サブユニットに分割できることもまた理解されよう。
[0067] 前述の明細書では、諸実施形態について、実施態様ごとに異なる可能性がある多数の具体的な細部に関連して説明した。説明した実施形態の特定の改造および修正を行うことができる。他の実施形態は、本明細書に開示された本発明の明細および実践を考察することにより、当業者には明らかにすることができる。これらの明細および例は、例示的なものにすぎないと考えられるものであり、本発明の真の範囲および趣旨は、添付の特許請求の範囲によって示されている。また、図に示された工程の順序は例示目的にすぎず、いかなる特定の工程の順序にも限定されるものではないことが意図されている。そのため、当業者には、同じ方法を実施しながら、これらの工程を異なる順序で実施できることを認識することができる。
[0068] 実施形態についてはさらに、以下の条項を用いて説明することができる。
１．テンソルネットワークの縮約を行うための方法であって、
複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークをシステムで受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと、
テンソルネットワークの縮約順序を決定するステップと、
テンソルネットワークに基づいて、複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと、
複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うステップと
を含む方法。
２．エッジが、１つまたは複数のオープンエッジと、１つまたは複数のクローズドエッジとを含み、
テンソルネットワークの縮約順序を決定するステップがさらに、
１つまたは複数のオープンエッジを接続するための仮想テンソルを作成すること、
仮想テンソルによってクローズされている１つまたは複数のオープンエッジを有する中間テンソルネットワークを生成すること、
中間テンソルネットワークの木分解を実施して木を構築すること、および
テンソルネットワークの縮約順序を木に基づいて決定すること
を含む、条項１に記載の方法。
３．テンソルネットワークに基づいて、複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップがさらに、
複数のエッジごとに複数の評価サブネットワークを生成すること、
テンソルネットワークの縮約を行うために必要なリソース消費を、複数の評価サブネットワークそれぞれに基づいて推定すること、および
必要とする消費がより低い１つまたは複数のエッジを推定に基づいて決定すること
を含む、条項１または２に記載の方法。
４．複数のエッジごとに複数の評価サブネットワークを生成することがさらに、
各エッジの複数のインデックス要素をトラバースすること、および
複数のインデックス要素それぞれに対応する複数の評価サブネットワークを生成すること
を含む、条項３に記載の方法。
５．複数の計算ノードによって、複数のサブネットワークの縮約を並行して行うステップをさらに含む、条項１から４のいずれか１項に記載の方法。
６．複数のサブネットワークごとに最終縮約順序を決定するステップと、
複数のサブネットワークのそれぞれの縮約を最終縮約順序に基づいて行うステップとをさらに含む、条項１から５のいずれか１項に記載の方法。
７．テンソルネットワークが、１つまたは複数の量子ゲートと、１つまたは複数の量子ビット線とを含む量子回路をシミュレーションするために使用され、
複数のテンソルが１つまたは複数の量子ゲートに対応し、
複数のエッジが１つまたは複数の量子ビット線に対応する、条項１から６のいずれか１項に記載の方法。
８．システムがクラウドシステムである、条項１から７のいずれか１項に記載の方法。
９．命令セットを記憶する非一時的コンピュータ可読媒体であって、命令セットは、システムがテンソルネットワークの縮約を行うように、システムの少なくとも１つのプロセッサによって実行可能であり、その方法は、
複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークを受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと、
テンソルネットワークの縮約順序を決定するステップと、
テンソルネットワークに基づいて、複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと、
複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うステップと
を含む、非一時的コンピュータ可読媒体。
１０．エッジが、１つまたは複数のオープンエッジと、１つまたは複数のクローズドエッジとを含み、
命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
１つまたは複数のオープンエッジを接続するための仮想テンソルを作成すること、
仮想テンソルによってクローズされている１つまたは複数のオープンエッジを有する中間テンソルネットワークを生成すること、
中間テンソルネットワークの木分解を実施して木を構築すること、および
テンソルネットワークの縮約順序を木に基づいて決定すること
を行わせるように実行可能である、条項９に記載の非一時的コンピュータ可読媒体。
１１．命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
複数のエッジごとに複数の評価サブネットワークを生成すること、
テンソルネットワークの縮約を行うために必要なリソース消費を、複数の評価サブネットワークそれぞれに基づいて推定すること、および
必要とする消費がより低い１つまたは複数のエッジを推定に基づいて決定すること
を行わせるように実行可能である、条項９または１０に記載の非一時的コンピュータ可読媒体。
１２．命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
各エッジの複数のインデックス要素をトラバースすること、および
複数のインデックス要素それぞれに対応する複数の評価サブネットワークを生成すること
を行わせるように実行可能である、条項１１に記載の非一時的コンピュータ可読媒体。
１３．命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
各エッジの複数のインデックス要素をトラバースすること、および
複数のインデックス要素それぞれに対応する複数の評価サブネットワークを生成すること
を行わせるように実行可能である、条項１１に記載の非一時的コンピュータ可読媒体。
１４．命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
複数の計算ノードによって、複数のサブネットワークの縮約を並行して行うことを行わせるように実行可能である、条項１０から１３のいずれか１項に記載の非一時的コンピュータ可読媒体。
１５．命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
複数のサブネットワークごとに最終縮約順序を決定すること、および
複数のサブネットワークのそれぞれの縮約を最終縮約順序に基づいて行うこと
を行わせるように実行可能である、条項１０から１４のいずれか１項に記載の非一時的コンピュータ可読媒体。
１６．命令セットは、システムの少なくとも１つのプロセッサによってシステムにさらに、
テンソルネットワークが、１つまたは複数の量子ゲートと、１つまたは複数の量子ビット線とを含む量子回路をシミュレーションするために使用されること、
複数のテンソルが１つまたは複数の量子ゲートに対応すること、ならびに、
複数のエッジが１つまたは複数の量子ビット線に対応すること
を行わせるように構成されている、条項１０から１５のいずれか１項に記載の非一時的コンピュータ可読媒体。
１７．システムがクラウドシステムである、条項１０から１６のいずれか１項に記載の非一時的コンピュータ可読媒体。
１８．複数のコンピュータノードと、
命令セットを記憶する１つまたは複数のメモリと、
１つまたは複数のプロセッサとを備えるシステムであって、１つまたは複数のプロセッサは、命令セットを実行してシステムに、
複数のテンソルと、複数のテンソル間の複数のエッジとを含むテンソルネットワークを受け取ることであって、各エッジが複数のインデックス要素と関連付けられている、受け取ること、
テンソルネットワークの縮約順序を決定すること、
テンソルネットワークに基づいて、複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定すること、および
複数のサブネットワークをシステムの複数の計算ノードに分配して、複数のサブネットワークの縮約を複数の計算ノードによって縮約順序に基づいて行うこと
を行わせるように構成されている、システム。
１９．エッジが、１つまたは複数のオープンエッジと、１つまたは複数のクローズドエッジとを含み、
１つまたは複数のプロセッサはさらに、命令セットを実行してシステムに、
１つまたは複数のオープンエッジを接続するための仮想テンソルを作成すること、
仮想テンソルによってクローズされている１つまたは複数のオープンエッジを有する中間テンソルネットワークを生成すること、
中間テンソルネットワークの木分解を実施して木を構築すること、および
テンソルネットワークの縮約順序を木に基づいて決定すること
を行わせるように構成されている、条項１８に記載のシステム。
２０．１つまたは複数のプロセッサはさらに、命令セットを実行してシステムに、
複数のエッジごとに複数の評価サブネットワークを生成すること、
テンソルネットワークの縮約を行うために必要なリソース消費を、複数の評価サブネットワークそれぞれに基づいて推定すること、および
必要とする消費がより低い１つまたは複数のエッジを推定に基づいて決定すること
を行わせるように構成されている、条項１８または１９に記載のシステム。
２１．１つまたは複数のプロセッサはさらに、命令セットを実行してシステムに、
各エッジの複数のインデックス要素をトラバースすること、および
複数のインデックス要素それぞれに対応する複数の評価サブネットワークを生成すること
を行わせるように構成されている、条項２０に記載のシステム。
２２．１つまたは複数のプロセッサはさらに、命令セットを実行してシステムに、
複数の計算ノードによって、複数のサブネットワークの縮約を並行して行うことを行わせるように構成されている、条項１８から２１のいずれか１項に記載のシステム。
２３．１つまたは複数のプロセッサはさらに、命令セットを実行してシステムに、
複数のサブネットワークごとに最終縮約順序を決定すること、および
複数のサブネットワークのそれぞれの縮約を最終縮約順序に基づいて行うこと
を行わせるように構成されている、条項１８から２２のいずれか１項に記載のシステム。
２４．１つまたは複数のプロセッサはさらに、命令セットを実行してシステムに、
テンソルネットワークが、１つまたは複数の量子ゲートと、１つまたは複数の量子ビット線とを含む量子回路をシミュレーションするために使用されること、
複数のテンソルが１つまたは複数の量子ゲートに対応すること、ならびに、
複数のエッジが１つまたは複数の量子ビット線に対応すること
を行わせるように構成されている、条項１８から２３のいずれか１項に記載のシステム。
２５．システムがクラウドシステムである、条項１８から２４のいずれか１項に記載のシステム。
[0069] 分かりやすくするために別々の実施形態の文脈で説明されている本明細書のいくつかの特徴はまた、単一の実施形態の組み合わせとしても提供できることを認識されたい。逆に、簡潔にするために単一の実施形態の文脈で説明されている本明細書の様々な特徴はまた、別々に、または任意の適切なサブコンビネーションとして、または本明細書の任意の他の説明された実施形態で適切なように、提供することもできる。様々な実施形態の文脈で説明されているいくつかの特徴は、その要素がなければ実施形態が動作不能にならない限り、その実施形態の不可欠な特徴と考えられるものではない。

Claims (20)

  1. テンソルネットワークの縮約を行うための方法であって、
    複数のテンソルと、前記複数のテンソル間の複数のエッジとを含むテンソルネットワークをシステムで受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと、
    前記テンソルネットワークの縮約順序を決定するステップと、
    前記テンソルネットワークに基づいて、前記複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと、
    前記複数のサブネットワークを前記システムの複数の計算ノードに分配して、前記複数の計算ノードによって前記複数のサブネットワークの縮約を前記縮約順序に基づいて行うステップと
    を含む方法。
  2. 前記エッジが、１つまたは複数のオープンエッジと、１つまたは複数のクローズドエッジとを含み、
    前記テンソルネットワークの前記縮約順序を決定するステップがさらに、
    前記１つまたは複数のオープンエッジを接続するための仮想テンソルを作成すること、
    前記仮想テンソルによってクローズされている前記１つまたは複数のオープンエッジを有する中間テンソルネットワークを生成すること、
    前記中間テンソルネットワークの木分解を実施して木を構築すること、および
    前記テンソルネットワークの前記縮約順序を前記木に基づいて決定すること
    を含む、請求項１に記載の方法。
  3. 前記テンソルネットワークに基づいて、前記複数のエッジの中から、前記複数のサブネットワークを生成するための前記１つまたは複数のエッジを決定するステップがさらに、
    前記複数のエッジごとに複数の評価サブネットワークを生成すること、
    前記テンソルネットワークの縮約を行うために必要なリソース消費を、前記複数の評価サブネットワークそれぞれに基づいて推定すること、および
    必要とする消費がより低い前記１つまたは複数のエッジを前記推定に基づいて決定すること
    を含む、請求項１に記載の方法。
  4. 前記複数のエッジごとに前記複数の評価サブネットワークを生成することがさらに、
    各エッジの前記複数のインデックス要素をトラバースすること、および
    前記複数のインデックス要素それぞれに対応する前記複数の評価サブネットワークを生成すること
    を含む、請求項３に記載の方法。
  5. 前記複数の計算ノードによって、前記複数のサブネットワークの縮約を並行して行うステップをさらに含む、請求項１に記載の方法。
  6. 前記複数のサブネットワークごとに最終縮約順序を決定するステップと、
    前記複数のサブネットワークのそれぞれの縮約を前記最終縮約順序に基づいて行うステップとをさらに含む、請求項１に記載の方法。
  7. 前記テンソルネットワークが、１つまたは複数の量子ゲートと、１つまたは複数の量子ビット線とを含む量子回路をシミュレーションするために使用され、
    前記複数のテンソルが前記１つまたは複数の量子ゲートに対応し、
    前記複数のエッジが前記１つまたは複数の量子ビット線に対応する、請求項１に記載の方法。
  8. 前記システムがクラウドシステムである、請求項１に記載の方法。
  9. 命令セットを記憶する非一時的コンピュータ可読媒体であって、前記命令セットは、システムがテンソルネットワークの縮約を行うように、前記システムの少なくとも１つのプロセッサによって実行可能であり、方法は、
    複数のテンソルと、前記複数のテンソル間の複数のエッジとを含むテンソルネットワークを受け取るステップであって、各エッジが複数のインデックス要素と関連付けられている、ステップと、
    前記テンソルネットワークの縮約順序を決定するステップと、
    前記テンソルネットワークに基づいて、前記複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定するステップと、
    前記複数のサブネットワークを前記システムの複数の計算ノードに分配して、前記複数の計算ノードによって前記複数のサブネットワークの縮約を前記縮約順序に基づいて行うステップと
    を含む、非一時的コンピュータ可読媒体。
  10. 前記エッジが、１つまたは複数のオープンエッジと、１つまたは複数のクローズドエッジとを含み、
    前記命令セットは、前記システムの前記少なくとも１つのプロセッサによって前記システムにさらに、
    前記１つまたは複数のオープンエッジを接続するための仮想テンソルを作成すること、
    前記仮想テンソルによってクローズされている前記１つまたは複数のオープンエッジを有する中間テンソルネットワークを生成すること、
    前記中間テンソルネットワークの木分解を実施して木を構築すること、および
    前記テンソルネットワークの前記縮約順序を前記木に基づいて決定すること
    を行わせるように実行可能である、請求項９に記載の非一時的コンピュータ可読媒体。
  11. 前記命令セットは、前記システムの前記少なくとも１つのプロセッサによって前記システムにさらに、
    前記複数のエッジごとに複数の評価サブネットワークを生成すること、
    前記テンソルネットワークの縮約を行うために必要なリソース消費を、前記複数の評価サブネットワークそれぞれに基づいて推定すること、および
    必要とする消費がより低い前記１つまたは複数のエッジを前記推定に基づいて決定すること
    を行わせるように実行可能である、請求項９に記載の非一時的コンピュータ可読媒体。
  12. 前記命令セットは、前記システムの前記少なくとも１つのプロセッサによって前記システムにさらに、
    各エッジの前記複数のインデックス要素をトラバースすること、および
    前記複数のインデックス要素それぞれに対応する前記複数の評価サブネットワークを生成すること
    を行わせるように実行可能である、請求項１１に記載の非一時的コンピュータ可読媒体。
  13. 複数のコンピュータノードと、
    命令セットを記憶する１つまたは複数のメモリと、
    １つまたは複数のプロセッサとを備えるシステムであって、前記１つまたは複数のプロセッサは、前記命令セットを実行して前記システムに、
    複数のテンソルと、前記複数のテンソル間の複数のエッジとを含むテンソルネットワークを受け取ることであって、各エッジが複数のインデックス要素と関連付けられている、受け取ること、
    前記テンソルネットワークの縮約順序を決定すること、
    前記テンソルネットワークに基づいて、前記複数のエッジの中から、複数のサブネットワークを生成するための１つまたは複数のエッジを決定すること、および
    前記複数のサブネットワークを前記システムの前記複数の計算ノードに分配して、前記複数の計算ノードによって前記複数のサブネットワークの縮約を前記縮約順序に基づいて行うこと
    を行わせるように構成されている、システム。
  14. 前記エッジが、１つまたは複数のオープンエッジと、１つまたは複数のクローズドエッジとを含み、
    前記１つまたは複数のプロセッサはさらに、前記命令セットを実行して前記システムに、
    前記１つまたは複数のオープンエッジを接続するための仮想テンソルを作成すること、
    前記仮想テンソルによってクローズされている前記１つまたは複数のオープンエッジを有する中間テンソルネットワークを生成すること、
    前記中間テンソルネットワークの木分解を実施して木を構築すること、および
    前記テンソルネットワークの前記縮約順序を前記木に基づいて決定すること
    を行わせるように構成されている、請求項１３に記載のシステム。
  15. 前記１つまたは複数のプロセッサはさらに、前記命令セットを実行して前記システムに、
    前記複数のエッジごとに複数の評価サブネットワークを生成すること、
    前記テンソルネットワークの縮約を行うために必要なリソース消費を、前記複数の評価サブネットワークそれぞれに基づいて推定すること、および
    必要とする消費がより低い前記１つまたは複数のエッジを前記推定に基づいて決定すること
    を行わせるように構成されている、請求項１３に記載のシステム。
  16. 前記１つまたは複数のプロセッサはさらに、前記命令セットを実行して前記システムに、
    各エッジの前記複数のインデックス要素をトラバースすること、および
    前記複数のインデックス要素それぞれに対応する前記複数の評価サブネットワークを生成すること
    を行わせるように構成されている、請求項１５に記載のシステム。
  17. 前記１つまたは複数のプロセッサはさらに、前記命令セットを実行して前記システムに、
    前記複数の計算ノードによって、前記複数のサブネットワークの縮約を並行して行うことを行わせるように構成されている、請求項１３に記載のシステム。
  18. 前記１つまたは複数のプロセッサはさらに、前記命令セットを実行して前記システムに、
    前記複数のサブネットワークごとに最終縮約順序を決定すること、および
    前記複数のサブネットワークのそれぞれの縮約を前記最終縮約順序に基づいて行うこと
    を行わせるように構成されている、請求項１３に記載のシステム。
  19. 前記１つまたは複数のプロセッサはさらに、前記命令セットを実行して前記システムに、
    前記テンソルネットワークが、１つまたは複数の量子ゲートと、１つまたは複数の量子ビット線とを含む量子回路をシミュレーションするために使用されること、
    前記複数のテンソルが前記１つまたは複数の量子ゲートに対応すること、および
    前記複数のエッジが前記１つまたは複数の量子ビット線に対応すること
    を行わせるように構成されている、請求項１３に記載のシステム。
  20. 前記システムがクラウドシステムである、請求項１３に記載のシステム。
JP2022538712A 2020-01-06 2020-12-31 動的順序付けに基づいた分割による分散テンソルネットワーク縮約方式 Pending JP2023510706A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062957442P 2020-01-06 2020-01-06
US62/957,442 2020-01-06
PCT/US2020/067669 WO2021141827A1 (en) 2020-01-06 2020-12-31 A distributed tensor network contraction scheme with splitting based on dynamic ordering

Publications (2)

Publication Number Publication Date
JP2023510706A true JP2023510706A (ja) 2023-03-15
JPWO2021141827A5 JPWO2021141827A5 (ja) 2024-01-15

Family

ID=76654904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022538712A Pending JP2023510706A (ja) 2020-01-06 2020-12-31 動的順序付けに基づいた分割による分散テンソルネットワーク縮約方式

Country Status (5)

Country Link
US (1) US12019959B2 (ja)
EP (1) EP4088085A4 (ja)
JP (1) JP2023510706A (ja)
CN (1) CN115066589A (ja)
WO (1) WO2021141827A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220067245A1 (en) * 2020-08-12 2022-03-03 Microsoft Technology Licensing, Llc Low-cost linear orders for quantum-program simulation
CN113612834B (zh) * 2021-07-30 2023-06-13 烽火通信科技股份有限公司 一种云网资源的统一表示及优化分配方法与系统
CN115146780B (zh) * 2022-08-30 2023-07-11 之江实验室 一种量子张量网络转置和收缩协同的方法和装置
CN116342383A (zh) * 2022-12-08 2023-06-27 阿里云计算有限公司 张量处理方法、设备和存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11093679B2 (en) * 2018-03-14 2021-08-17 International Business Machines Corporation Quantum circuit decomposition by integer programming

Also Published As

Publication number Publication date
US20210209270A1 (en) 2021-07-08
EP4088085A4 (en) 2023-06-07
CN115066589A (zh) 2022-09-16
US12019959B2 (en) 2024-06-25
EP4088085A1 (en) 2022-11-16
WO2021141827A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
JP2023510706A (ja) 動的順序付けに基づいた分割による分散テンソルネットワーク縮約方式
JP7186797B2 (ja) 量子計算のための方法及びシステム
ur Rehman et al. Efficient Kriging-based robust optimization of unconstrained problems
CN115456160A (zh) 一种数据处理方法和数据处理设备
CN113994350A (zh) 为神经网络生成并行计算方案
JP6508661B2 (ja) データ処理システム、計算ノードおよびデータ処理方法
JP2022088600A (ja) 量子回路の処理方法、装置、電子デバイス、記憶媒体、及びプログラム
CN112132287A (zh) 一种分布式的量子计算仿真方法和装置
JP2018518747A (ja) 幾何学モデルを単純化する方法
WO2023082436A1 (zh) 量子计算任务处理方法、系统及计算机设备
Paszyńska et al. Quasi‐Optimal Elimination Trees for 2D Grids with Singularities
US20210334690A1 (en) Methods and systems for tensor network contraction based on hypergraph decomposition and parameter optimization
CN114330730A (zh) 量子线路分块编译方法、装置、设备、存储介质和产品
CN111915011A (zh) 一种单振幅量子计算模拟方法
CN111931939A (zh) 一种单振幅量子计算模拟方法
JP2022062274A (ja) 関数処理方法、装置及び電子機器
CN113128015A (zh) 预估单振幅模拟量子计算所需资源的方法和系统
CN115618663B (zh) 一种网格方程与物理方程耦合的量子求解方法及装置
CA3161314A1 (en) Fast quantum circuit simulations with parallel task-based tensor network contraction
CA2915760C (en) Method and system for solving a problem involving a hypergraph partitioning
Marques et al. A cloud computing based framework for general 2D and 3D cellular automata simulation
CN114091686A (zh) 数据处理方法、装置、电子设备和存储介质
Šutić et al. Scaling industrial applications for the Big Data era
Ozdaglar et al. Asynchronous approximation of a single component of the solution to a linear system
Kholod et al. Creation of data mining cloud service on the actor model

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240104