JP2023510690A - ビデオコーディングのための方法及び装置 - Google Patents

Abstract

本開示の態様は、ビデオデコーディングのための方法及び処理回路を含む装置を提供する。処理回路は、コーディングされたビデオビットストリームから変換ブロック（ＴＢ）のコーディング情報をデコードすることができる。コーディング情報は、ＴＢの一方向での変換スキップを示すことができる。処理回路は、複数の量子化ステップに基づいて、ＴＢにおける変換係数を逆量子化することができる。ＴＢにおける第１の変換係数は、複数の量子化ステップのうちの最小のものに基づいて逆量子化されることができる。ＴＢにおける第１の変換係数は、ＤＣ空間周波数を有するＴＢにおける第１の行及び第１の列のうちの１つの変換係数を含むことができる。第１の行及び第１の列のうちの１つは、変換スキップの一方向に沿うことができる。処理回路は、ＴＢにおける逆量子化された変換係数に対して逆変換を実行することができる。

Description

参照による組み込み
本願は、２０２０年９月２４日に提出された、出願番号が６３／０８２８１２であり、発明の名称が「ＱＵＡＮＴＩＺＥＲ ＤＥＳＩＧＮ ＦＯＲ ＯＮＥ－ＤＩＭＥＮＳＩＯＮＡＬ ＴＲＡＮＳＦＯＲＭ ＳＫＩＰ」である米国仮出願に対して優先権を主張する、２０２１年５月１７日に提出された、出願番号が１７／３２２２５８であり、発明の名称が「ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＶＩＤＥＯ ＣＯＤＩＮＧ」である米国特許出願に対して優先権を主張する。これらの出願のすべての内容は、参照により本願に組み込むものとする。

技術分野
本開示は、一般的にビデオコーディングに関する実施形態を記載する。

本明細書で提供される「背景技術」の説明は、本開示の背景を大まかに示すことを目的とする。ここに名を挙げられている発明者の研究は、この背景技術に記載された範囲において、出願時に従来技術として通常見なされ得ない記載の態様とともに、明示的にも黙示的にも本開示に対する従来技術として認められない。

ビデオコーディング及びデコーディングは、動き補償を伴うインターピクチャ予測を使用して実行することができる。非圧縮デジタルビデオは一連のピクチャを含むことができ、各ピクチャは、例えば、１９２０×１０８０輝度サンプルと関連する彩度サンプルの空間寸法を持っている。一連のピクチャは、例えば毎秒６０ピクチャ又は６０Ｈｚの固定又は可変ピクチャレート（非公式には「フレームレート」とも呼ばれる）を持つことができる。非圧縮ビデオには、顕著なビットレート要件がある。例えば、サンプルあたり８ビットでの１０８０ｐ６０ ４：２：０ビデオ（６０Ｈｚフレームレートでの１９２０×１０８０輝度サンプル解像度）には、１．５Ｇｂｉｔ／ｓに近い帯域幅が必要となる。このようなビデオを１時間使用するには、６００ＧＢｙｔｅｓを超える記憶空間が必要である。

ビデオコーディング及びデコーディングの１つの目的は、圧縮によって入力ビデオ信号の冗長性を削減することであり得る。圧縮は、前述の帯域幅及び／又は記憶空間の要件を、場合によっては２桁以上削減するのに役立つ。可逆圧縮と非可逆圧縮の両方、及びそれらの組み合わせを使用することができる。可逆圧縮とは、圧縮された元の信号から元の信号の正確なコピーを再構築できる技法を指す。非可逆圧縮を使用する場合、再構築された信号は元の信号と同一ではない可能性があるが、元の信号と再構築された信号の間の歪みは、再構築された信号を意図されたアプリケーションに役立つ程度に小さい。ビデオの場合、非可逆圧縮が広く採用されている。許容される歪みの量はアプリケーションによって異なる。例えば、特定のコンシューマストリーミングアプリケーションのユーザは、テレビ配信アプリケーションのユーザよりも高い歪みを許容できる。達成可能な圧縮率は、受け入れ可能／許容可能な歪みが大きいほど、圧縮率が高くなることを反映することができる。

ビデオエンコーダ及びデコーダは、例えば、動き補償、変換、量子化及びエントロピーコーディングを含むいくつかの幅広いカテゴリからの技法を利用することができる。

ビデオコーデック技術は、イントラコーディングとして知られる技法を含み得る。イントラコーディングでは、サンプル値は、予め再構築された参照ピクチャからのサンプル又は他のデータを参照せずに表される。一部のビデオコーデックでは、ピクチャは空間的にサンプルのブロックに細分される。サンプルのすべてのブロックがイントラモードでコーディングされると、そのピクチャはイントラピクチャになり得る。イントラピクチャと、独立したデコーダリフレッシュピクチャなどのその派生物とは、デコーダの状態をリセットするために使用できるため、コーディングされたビデオビットストリームとビデオセッションの最初のピクチャとして、又は静止画像として使用することができる。イントラブロックのサンプルは変換にさらすことができ、変換係数はエントロピーコーディングの前に量子化することができる。イントラ予測は、事前変換領域でサンプル値を最小化する技法であり得る。場合によっては、変換後のＤＣ値が小さく、ＡＣ係数が小さいほど、エントロピーコーディング後のブロックを表すために所定の量子化ステップサイズで必要なビットが少なくなる。

例えばＭＰＥＧ－２世代コーディング技術から知られているような従来のイントラコーディングは、イントラ予測を使用しない。しかしながら、いくつかのより新しいビデオ圧縮技術は、例えば、空間的に隣接し、デコード順の先に位置するデータのブロックのエンコード及び／又はデコード中に得られた周囲のサンプルデータ及び／又はメタデータからイントラ予測を試みる技法を含む。そのような技法は、以降、「イントラ予測」技法と呼ばれる。少なくともいくつかのケースでは、イントラ予測は、再構築中の現在ピクチャからの参照データのみを使用し、参照ピクチャからの参照データを使用しないことに注意されたい。

イントラ予測は異なる形態で存在し得る。そのような技法の２つ以上が所定のビデオコーディング技術に使用できる場合、使用中の技法はイントラ予測モードでコーディングすることができる。場合によっては、モードはサブモード及び／又はパラメータを有することができ、それらを個別にコーディングするか、又はモードコードワードに含めることができる。どのコードワードが所定のモード／サブモード及び／又はパラメータの組み合わせに使用されるかは、イントラ予測によるコーディング効率ゲインに影響を与える可能性があるため、コードワードをビットストリームに変換するために使用されるエントロピーコーディング技術も影響を与える可能性がある。

イントラ予測の特定のモードはＨ．２６４で導入され、Ｈ．２６５で改良され、さらに共同探索モデル（ＪＥＭ）、多用途ビデオコーディング（ＶＶＣ）及びベンチマークセット（ＢＭＳ）などのより新しいコーディング技術で改良された。予測子ブロックは、既に利用可能なサンプルに属する隣接サンプル値を使用して形成することができる。隣接サンプルのサンプル値は、方向に従って予測子ブロックにコピーされる。使用中の方向への参照は、ビットストリームでコーディングされるか、又はそれ自体を予測され得る。

図１Ａを参照すると、右下に示されているのは、Ｈ．２６５の３３通りの予測可能な方向（３５個のイントラモードのうちの３３個の角度モードに対応）から知られる９通りの予測方向のサブセットである。矢印が収束する点（１０１）は、予測されているサンプルを表す。矢印は、サンプルが予測されている方向を表す。例えば、矢印（１０２）は、サンプル（１０１）が、水平軸から４５度の角度での右上の１つ又は複数のサンプルから予測されることを示す。同様に、矢印（１０３）は、サンプル（１０１）が、水平軸から２２．５度の角度での、サンプル（１０１）の左下の１つ又は複数のサンプルから予測されることを示す。

引き続き図１Ａを参照すると、左上には、４×４サンプルの正方形ブロック（１０４）（太い破線で示される）が示されている。正方形ブロック（１０４）は、それぞれが、「Ｓ」、Ｙ次元におけるその位置（例えば、行インデックス）、及びＸ次元におけるその位置（例えば、列インデックス）でラベル付けされた１６サンプルを含む。例えば、サンプルＳ２１は、Ｙ次元（上から）における２番目のサンプルであり、かつＸ次元（左から）における１番目のサンプルである。同様に、サンプルＳ４４は、Ｙ及びＸ次元の両方においてブロック（１０４）における４番目のサンプルである。ブロックが４×４サンプルのサイズのため、Ｓ４４は、右下にある。さらに、同様な番号付け体系に従う参照サンプルが示されている。参照サンプルは、Ｒ、ブロック（１０４）に対するそのＹ位置（例えば、行インデックス）及びＸ位置（列インデックス）でラベル付けされる。Ｈ．２６４とＨ．２６５の両方で、予測サンプルは再構築中のブロックに隣接している。したがって、負の値を使用する必要はない。

イントラピクチャ予測は、シグナリングされた予測方向で適切の隣接サンプルから参照サンプル値をコピーすることで機能することができる。例えば、仮に、コーディングされたビデオビットストリームは、このブロックについて矢印（１０２）と一致する予測方向（すなわち、サンプルが、水平軸から４５度の角度での右上の１つ又は複数の予測サンプルから予測される）を示すシグナリングを含むとする。この場合、サンプルＳ４１、Ｓ３２、Ｓ２３及びＳ１４は同一の参照サンプルＲ０５から予測される。次に、サンプルＳ４４は、参照サンプルＲ０８から予測される。

特定の場合において、特に方向が４５度で均等に分割されていない場合に、複数の参照サンプルの値は、参照サンプルを算出するために、例えば補間によって組み合わせられることができる。

ビデオコーディング技術が発展するにつれて、可能な方向の数は増加した。Ｈ．２６４（２００３年）では、９通りの異なる方向を表すことができた。Ｈ．２６５（２０１３年）で３３通りに増加し、ＪＥＭ／ＶＶＣ／ＢＭＳは開示時に最大６５通りの方向をサポートできる。最も見込みのある方向を識別するための実験が行われ、エントロピーコーディングにおける特定の技法は、少ない数のビットで見込みの高い方向を表すために使用され、見込みの低い方向に対する特定のペナルティを容認する。さらに、方向自体は、隣接する、既にデコードされたブロックで使用される隣接方向から予測される場合がある。

図１Ｂは、経時的な予測方向の増加数を示すために、ＪＥＭによる６５通りのイントラ予測方向を示す概略図（１８０）を示す。

方向を表すコーディングされたビデオビットストリームにおけるイントラ予測方向ビットのマッピングは、ビデオコーディング技術ごとに異なる可能性があり、また、例えば、イントラ予測モードへ乃至コードワードへの予測方向の単純な直接マッピングから、最確モードや類似した技法を含む複雑な適応方式までの範囲とすることができる。しかしながら、すべての場合において、他の特定の方向よりも、ビデオコンテンツにおいて発生する可能性が統計的に低い特定の方向が存在する可能性がある。ビデオ圧縮の目的は冗長性の削減であるため、適切に機能するビデオコーディング技術では、これらの可能性の低い方向は、可能性の高い方向より多くのビット数で表される。

動き補償は、非可逆圧縮技法であり得、予め再構築されたピクチャ又はその一部（参照ピクチャ）からのサンプルデータのブロックを、動きベクトル（以降、「ＭＶ」）によって示される方向に空間的にシフトした後、新しく再構築されたピクチャ又はピクチャ部分の予測に使用する技法に関連し得る。場合によっては、参照ピクチャは現在再構築中のピクチャと同じになることがある。ＭＶは、ＸとＹの２次元、又は、第３次元が、使用中の参照ピクチャを示す３次元を持つことができる（後者は間接的に時間次元になることができる）。

一部のビデオ圧縮技法では、サンプルデータの特定の領域に適用可能なＭＶは、他のＭＶから、例えば再構築中の領域に空間的に隣接し、デコード順序でそのＭＶより前であるサンプルデータの別の領域に関連するＭＶから予測することができる。そうすることで、ＭＶのコーディングに必要なデータの量を大幅に削減することができ、これにより冗長性を取り除き、圧縮を強化する。例えば、カメラから導出される入力ビデオ信号（「ナチュラルビデオ」と呼ばれる）をコーディングする際に、単一のＭＶが適用される領域より大きい領域が、同様の方向に移動するため、場合によって隣接領域のＭＶから導出された類似の動きベクトルを使用して予測することができる統計的可能性があるため、ＭＶ予測は有効に働くことができる。その結果、特定の領域に対して検出されたＭＶは、周囲のＭＶから予測されたＭＶと類似又は同一であり、エントロピーコーディング後、ＭＶを直接コーディングする場合より少ないビット数で表することができる。場合によっては、ＭＶ予測は、元の信号（つまり、「サンプルストリーム」）から導出される信号（つまり、「ＭＶ」）の可逆圧縮の例になってもよい。他の場合では、例えばいくつかの周囲のＭＶから予測子を計算するときの丸め誤差のために、ＭＶ予測自体は非可逆になる可能性がある。

Ｈ．２６５／ＨＥＶＣ（ＩＴＵ－Ｔ推奨のＨ．２６５、「高効率ビデオコーディング」、２０１６年１２月）には、様々なＭＶ予測メカニズムが記載されている。Ｈ．２６５が提供する多くのＭＶ予測メカニズムのうち、ここで説明するのは、以降、「空間マージ」と呼ばれる技法である。

図２を参照すると、現在ブロック（２０１）は、空間的にシフトされた同じサイズの以前のブロックから予測可能である、エンコーダによって動き探索過程において発見されたサンプルを含むことができる。そのＭＶを直接コーディングする代わりに、Ａ０、Ａ１、Ｂ０、Ｂ１及びＢ２（それぞれ２０２から２０６）で示される５つの周囲のサンプルのいずれか１つに関連付けられるＭＶを使用して、１つ以上の参照ピクチャに関連付けられるメタデータから、例えば（デコード順序で）最新の参照ピクチャから、ＭＶを導出することができる。Ｈ．２６５では、ＭＶ予測は、隣接ブロックが使用しているのと同じ参照ピクチャからの予測子を使用することができる。

本開示の態様は、ビデオエンコード及び／又はデコードのための方法及び装置を提供する。一部の例では、ビデオデコードのための装置は、処理回路を含む。前記処理回路は、コーディングされたビデオビットストリームから変換ブロック（ＴＢ）のコーディング情報をデコードすることができる。前記コーディング情報は、前記ＴＢの一方向での変換スキップを示すことができる。前記処理回路は、複数の量子化ステップに基づいて、前記ＴＢにおける変換係数を逆量子化することができる。前記ＴＢにおける第１の変換係数は、前記複数の量子化ステップのうちの最小のものに基づいて逆量子化されることができる。前記ＴＢにおける第１の変換係数は、ＤＣ空間周波数を有する前記ＴＢにおける第１の行及び第１の列のうちの１つの変換係数を含むことができる。前記第１の行及び前記第１の列のうちの１つは、前記変換スキップの前記一方向に沿うことができる。前記ＴＢにおける逆量子化された変換係数に対して逆変換を実行することができる。

一例では、前記一方向は、水平方向であり、前記第１の行及び前記第１の列のうちの１つは、前記ＴＢにおける変換係数の第１の行である。前記処理回路は、前記複数の量子化ステップのうちの最小のものに基づいて、前記ＴＢにおける第１の行の変換係数を逆量子化し、前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの行の変換係数を逆量子化することができる。

一例では、前記一方向は、水平方向であり、前記第１の行及び前記第１の列のうちの１つは、前記ＴＢにおける変換係数の第１の行である。前記処理回路は、前記複数の量子化ステップのうちの最小のものに基づいて、前記第１の行と前記第１の行に隣接する前記ＴＢにおける１つ以上の追加行との変換係数を逆量子化することができる。前記ＴＢにおける第１の変換係数は、前記ＴＢにおける１つ以上の追加行の変換係数をさらに含むことができる。前記処理回路は、前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの行の変換係数を逆量子化することができる。

一例では、前記一方向は、垂直方向であり、前記第１の行及び前記第１の列のうちの１つは、前記ＴＢにおける変換係数の第１の列である。前記処理回路は、前記複数の量子化ステップのうちの最小のものに基づいて、前記ＴＢにおける第１の列の変換係数を逆量子化し、前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの列の変換係数を逆量子化することができる。

一例では、前記一方向は、垂直方向であり、前記第１の行及び前記第１の列のうちの１つは、前記ＴＢにおける変換係数の第１の列である。前記処理回路は、前記複数の量子化ステップのうちの最小のものに基づいて、前記第１の列と前記第１の列に隣接する前記ＴＢにおける１つ以上の追加列との変換係数を逆量子化することができる。前記ＴＢにおける第１の変換係数は、前記ＴＢにおける１つ以上の追加列の変換係数をさらに含むことができる。前記処理回路は、前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの列の変換係数を逆量子化することができる。

一実施形態では、前記処理回路は、フラグをデコードすることができる。前記フラグは、前記第１の変換係数を前記複数の量子化ステップのうちの最小のものに基づいて逆量子化するかどうかを示すことができる。前記処理回路は、前記第１の変換係数を前記複数の量子化ステップのうちの最小のものに基づいて逆量子化すべきであることを示す前記フラグに応答して、前記複数の量子化ステップのうちの最小のものに基づいて前記ＴＢにおける第１の変換係数を逆量子化することができる。一例では、前記フラグは、前記ＴＢ、前記ＴＢを含む複数のＴＢ、コーディングツリーブロック及びタイルのうちの１つに関連付けられる。一例では、前記フラグは、ビデオパラメータセット（ＶＰＳ）、シーケンスパラメータセット（ＳＰＳ）、適応パラメータセット（ＡＰＳ）、ピクチャパラメータセット（ＰＰＳ）及びスライスヘッダのうちの１つで示される。

一例では、前記ＴＢの高さと幅は、それぞれ２^Ｎと２^Ｍとのサンプルであり、Ｎ及びＭが１より大きい整数である。

一実施形態では、前記コーディング情報は、さらに、量子化行列が有効であることを示す。前記量子化行列は、前記ＴＢにおける各変換係数に対応するそれぞれの要素を含むことができる。前記一方向に沿った量子化行列の各行又は列の要素は、同じ値を有することができる。前記処理回路は、初期量子化ステップ及び前記量子化行列に基づいて前記複数の量子化ステップを取得することができる。

一例では、前記第１の変換係数は、前記初期量子化ステップのうちの１つに対応し、ＡＣ空間周波数を有する前記ＴＢにおける（ｉ）残りの行と（ｉｉ）残りの列とのうちの１つに対応する前記ＴＢにおける残りの変換係数は、前記初期量子化ステップの別の１つに対応する。前記ＴＢにおける（ｉ）残りの行と（ｉｉ）残りの列とのうちの１つは、前記一方向に沿うことができる。前記処理回路は、前記初期量子化ステップのうちの１つと、前記量子化行列の第１の行及び第１の列のうちの１つの値とに基づいて、前記複数の量子化ステップのうちの最小のものを取得することができる。前記量子化行列の第１の行及び第１の列のうちの１つは、一方向に沿うことができる。前記処理回路は、前記初期量子化ステップのうちの別の１つと前記量子化行列の残りの行及び残りの列のうちの１つのそれぞれの値とに基づいて、前記ＴＢにおける残りの行及び残りの列のうちの１つについての前記複数の量子化ステップの残りのものを取得することができる。前記量子化行列の残りの行及び残りの列のうちの１つは、前記一方向に沿うことができる。

一例では、前記第１の変換係数は、（ｉ）前記第１の行に隣接する前記ＴＢにおける１つ以上の行の変換係数と、（ｉｉ）前記第１の列に隣接する前記ＴＢにおける１つ以上の列の変換係数とのうちの１つをさらに含むことができる。前記ＴＢにおける（ｉ）１つ以上の行と（ｉｉ）１つ以上の列のうちの１つは、前記一方向に沿うことができる。前記第１の変換係数は、前記初期量子化ステップのうちの１つに対応することができ、前記ＴＢにおける残りの変換係数は、前記初期量子化ステップの別の１つに対応することができる。前記処理回路は、前記初期量子化ステップのうちの１つと、前記量子化行列の第１の行及び第１の列のうちの１つの値とに基づいて、前記複数の量子化ステップのうちの最小のものを取得することができる。前記量子化行列の第１の行及び第１の列のうちの１つは、前記一方向に沿うことができる。

本開示の態様はまた、ビデオデコードのためにコンピュータによって実行されると、前記コンピュータにビデオデコーディングのための方法を実行させる命令を記憶する非一時的なコンピュータ読取可能媒体を提供する。

開示する主題のさらなる特徴、性質及び様々な利点は、以下の詳細な説明及び添付の図面からより明らかになる。

イントラ予測モードの例示的なサブセットの概略図である。

例示的なイントラ予測方向の説明図である。

一例における現在ブロック及びその周囲の空間マージ候補の概略図である。

一実施形態に係る通信システム（３００）の簡略化されたブロック図の概略図である。

一実施形態に係る通信システム（４００）の簡略化されたブロック図の概略図である。

一実施形態に係るデコーダの簡略化されたブロック図の概略図である。

一実施形態に係るエンコーダの簡略化されたブロック図の概略図である。

別の実施形態に係るエンコーダのブロック図を示す。

別の実施形態に係るデコーダのブロック図を示す。

本開示の実施形態に係る一次変換基底関数の例を示す。

本開示の実施形態に係る、変換ブロックサイズ及び予測モードに対する様々な変換カーネルの利用可能性の例示的な依存性を示す。

本開示の実施形態に係る、彩度成分のイントラ予測モードに基づく例示的な変換タイプの選択を示す。

本開示の一実施形態に係る、自己ループの重み及びエッジ重みによって特徴付けられる一般的な線グラフ変換（ＬＧＴ）の例を示す。

本開示の一実施形態に係る例示的な一般化グラフ・ラプラシアン（ＧＧＬ）行列を示す。

本開示の一実施形態に係る、量子化インデックスと量子化ステップとの間の例示的なマッピング関係を示す。

本開示の一実施形態に係る、量子化インデックスと量子化ステップとの間の例示的なマッピング関係を示す。

本開示の実施形態に係る例示的な変換ブロック及び例示的な量子化行列を示す。

本開示の一実施形態に係る、プロセス（１６００）を概説するフローチャートを示す。

一実施形態に係るコンピュータシステムの概略図である。

図３は、本開示の一実施形態に係る通信システム（３００）の簡略化されたブロック図を示す。通信システム（３００）は、例えばネットワーク（３５０）を介して互いに通信可能な複数の端末装置を含む。例えば、通信システム（３００）は、ネットワーク（３５０）を介して相互接続された第１の対の端末装置（３１０）及び（３２０）を含む。図３の例では、第１の対の端末装置（３１０）及び（３２０）は、データの単方向送信を実行する。例えば、端末装置（３１０）は、ネットワーク（３５０）を介して他方の端末装置（３２０）へ送信するためにビデオデータ（例えば、端末装置（３１０）によってキャプチャされたビデオピクチャのストリーム）をコーディングし得る。エンコードされたビデオデータは、１つ以上のコーディングされたビデオビットストリームの形態で送信することができる。端末装置（３２０）は、ネットワーク（３５０）からコーディングされたビデオデータを受信し、コーディングされたビデオデータをデコードしてビデオピクチャを復元し、復元されたビデオデータに従ってビデオピクチャを表示することができる。一方向のデータ送信は、媒体供給用途などで一般的である可能性がある。

別の例では、通信システム（３００）は、例えば、ビデオ会議中に発生し得るコーディングされたビデオデータの双方向送信を実行する第２の対の端末装置（３３０）及び（３４０）を含む。データの双方向送信の場合、一例では、端末装置（３３０）及び（３４０）のそれぞれは、ネットワーク（３５０）を介して端末装置（３３０）及び（３４０）のうちの他方の端末装置へ送信するためにビデオデータ（例えば、端末装置によってキャプチャされたビデオピクチャのストリーム）をコーディングし得る。端末装置（３３０）及び（３４０）の一方は、端末装置（３３０）及び（３４０）のうちの他方の端末装置によって送信されたコーディングされたビデオデータを受信することができ、コーディングされたビデオデータをデコードしてビデオピクチャを復元することができ、復元されたビデオデータに従って、アクセス可能な表示装置にビデオピクチャを表示することができる。

図３の例では、端末装置（３１０）、（３２０）、（３３０）及び（３４０）は、サーバ、パーソナルコンピュータ及びスマートフォンとして示され得るが、本開示の原理はこれに制限されることはない。本開示の実施形態は、ラップトップコンピュータ、タブレットコンピュータ、メディアプレーヤー及び／又は専用のビデオ会議機器などにおける用途を見出す。ネットワーク（３５０）は、例えば有線及び／又は無線通信ネットワークを含む、端末装置（３１０）、（３２０）、（３３０）及び（３４０）間でコーディングされたビデオデータを伝達する任意の数のネットワークを表す。通信ネットワーク（３５０）は、回線交換及び／又はパケット交換チャネルでデータを交換することができる。代表的なネットワークは、電気通信ネットワーク、ローカルエリアネットワーク、ワイドエリアネットワーク及び／又はインターネットを含む。本議論の目的のために、ネットワーク（３５０）のアーキテクチャ及びトポロジーは、以下に本明細書で説明されない限り、本開示の動作にとって重要でない場合がある。

図４は、開示する主題の用途の例として、ストリーミング環境におけるビデオエンコーダ及びビデオデコーダの配置を示す。開示する主題は、例えば、ビデオ会議、デジタルＴＶ、及びＣＤ、ＤＶＤ、メモリスティックなどを含むデジタルメディアへの圧縮ビデオの記憶など、を含む他のビデオ対応アプリケーションに等しく適用可能である。

ストリーミングシステムは、例えば非圧縮のビデオピクチャ（４０２）のストリームを作成するデジタルカメラなどのビデオソース（４０１）を含むことができるキャプチャサブシステム（４１３）を含んでもよい。一例では、ビデオピクチャ（４０２）のストリームは、デジタルカメラによって取得されたサンプルを含む。エンコードされたビデオデータ（４０４）（又はコーディングされたビデオビットストリーム）と比較して高データ量を強調するために太線で示されたビデオピクチャ（４０２）のストリームは、ビデオソース（４０１）に結合されたビデオエンコーダ（４０３）を含む電子デバイス（４２０）によって処理することができる。ビデオエンコーダ（４０３）は、以下でより詳細に説明されるように、開示する主題の態様を可能にするか或いは実施するためのハードウェア、ソフトウェア、又はそれらの組み合わせを含むことができる。ビデオピクチャ（４０２）のストリームと比較してより低いデータ量を強調するために細い線で示された、エンコードされたビデオデータ（４０４）（又はエンコードされたビデオビットストリーム（４０４））は、将来の使用のためにストリーミングサーバ（４０５）に記憶することができる。図４のクライアントサブシステム（４０６）及び（４０８）のような１つ以上のストリーミングクライアントサブシステムは、ストリーミングサーバ（４０５）にアクセスして、エンコードされたビデオデータ（４０４）のコピー（４０７）及び（４０９）を検索することができる。クライアントサブシステム（４０６）は、例えば、電子デバイス（４３０）におけるビデオデコーダ（４１０）を含むことができる。ビデオデコーダ（４１０）は、エンコードされたビデオデータの入方向のコピー（４０７）をデコードし、ディスプレイ（４１２）（例えば、表示画面）又は他のレンダリングデバイス（図示せず）でレンダリングできるビデオピクチャ（４１１）の出方向のストリームを作成する。一部のストリーミングシステムにおいて、エンコードされたビデオデータ（４０４）、（４０７）及び（４０９）（例えば、ビデオビットストリーム）は、特定のビデオコーディング／圧縮規格に従ってエンコードすることができる。これらの規格の例は、ＩＴＵ－Ｔ勧告Ｈ．２６５を含む。一例では、発展中のビデオコーディング規格は、非公式的に多用途ビデオコーディング（ＶＶＣ）として知られている。開示する主題は、ＶＶＣの文脈に使用され得る。

なお、電子デバイス（４２０）及び（４３０）は、他の構成要素（図示せず）を含むことができる。例えば、電子デバイス（４２０）は、ビデオデコーダ（図示せず）を含むことができ、電子デバイス（４３０）は、ビデオエンコーダ（図示せず）を含むこともできる。

図５は、本開示の実施形態に係るビデオデコーダ（５１０）のブロック図を示す。ビデオデコーダ（５１０）は、電子デバイス（５３０）に含まれることができる。電子デバイス（５３０）は、受信機（５３１）（例えば、受信回路）を含むことができる。ビデオデコーダ（５１０）は、図４の例におけるビデオデコーダ（４１０）の代わりに使用することができる。

受信機（５３１）は、ビデオデコーダ（５１０）によってデコードされる１つ以上のコーディングされたビデオシーケンスを受信することができ、同一又は別の実施形態では、一度に１つのコーディングされたビデオシーケンスを受信してもよく、各コーディングされたビデオシーケンスのデコードは、他のコーディングされたビデオシーケンスから独立している。コーディングされたビデオシーケンスは、エンコードされたビデオデータを記憶する記憶装置へのハードウェア／ソフトウェアリンクであり得るチャネル（５０１）から受信することができる。受信機（５３１）は、それぞれの使用エンティティ（図示せず）に転送され得る他のデータ、例えば、コーディングされたオーディオデータ及び／又は補助データストリームとともに、エンコードされたビデオデータを受信し得る。受信機（５３１）は、コーディングされたビデオシーケンスを他のデータから分離することができる。ネットワークジッタを防止するために、バッファメモリ（５１５）は、受信機（５３１）とエントロピーデコーダ／パーサ（５２０）（以降、「パーサ（５２０）」）の間に結合されてもよい。特定のアプリケーションでは、バッファメモリ（５１５）は、ビデオデコーダ（５１０）の一部である。他の場合、バッファメモリ（５１５）は、ビデオデコーダ（５１０）（図示せず）の外部に存在し得る。さらに他の場合、例えば、ネットワークジッタを防止するためにビデオデコーダ（５１０）の外部にバッファメモリ（図示せず）が存在し、さらに、例えば、再生タイミングを取り扱うためにビデオデコーダ（５１０）の内部に別のバッファメモリ（５１５）が存在し得る。受信機（５３１）が十分な帯域幅及び可制御性を有する記憶／転送装置から、又は等同期ネットワークからデータを受信する際に、バッファメモリ（５１５）は必要とされないことがあり、又は小さくされることがある。インターネットなどのベストエフォートパケットネットワークで使用するために、バッファメモリ（５１５）が必要になる場合があり、バッファメモリ（５１５）は、比較的大きいことがあり、有利には適応サイズであることができ、ビデオデコーダ（５１０）の外部のオペレーティングシステム又は類似の要素（図示せず）に少なくとも部分的に実施され得る。

ビデオデコーダ（５１０）は、コーディングされたビデオシーケンスからシンボル（５２１）を再構築するパーサ（５２０）を含んでもよい。これらのシンボルのカテゴリは、ビデオデコーダ（５１０）の動作を管理するために使用される情報を含み、かつ、電子デバイス（５３０）の不可欠な部分ではないが、図５に示されるように電子デバイス（５３０）に結合され得るレンダリングデバイス（５１２）（例えば、表示画面）のようなレンダリングデバイスを制御する情報を潜在的に含む。レンダリングデバイスのための制御情報は、補助強化情報（ＳＥＩメッセージ）又はビデオユーザビリティ情報（ＶＵＩ）パラメータセットフラグメント（図示せず）の形態であってよい。パーサ（５２０）は、受信されたコーディングされたビデオシーケンスを構文解析／エントロピーデコードすることができる。コーディングされたビデオシーケンスのコーディングは、ビデオコーディング技術又は規格に合わせることができ、可変長コーディング、ハフマンコーディング、文脈感受性を有する若しくは有さない算術コーディングなどを含む様々な原理に従うことができる。パーサ（５２０）は、グループに対応する少なくとも１つのパラメータに基づいて、コーディングされたビデオシーケンスからビデオデコーダ内の画素の少なくとも１つのサブグループのためのサブグループパラメータのセットを抽出することができる。サブグループは、ピクチャ群（ＧＯＰ）、ピクチャ、タイル、スライス、マクロブロック、コーディングユニット（ＣＵ）、ブロック、変換ユニット（ＴＵ）、予測ユニット（ＰＵ）などを含むことができる。パーサ（５２０）は、コーディングされたビデオシーケンスから変換係数、量子化パラメータ値、動きベクトルなどのような情報をも抽出することができる。

パーサ（５２０）は、シンボル（５２１）を作成するために、バッファメモリ（５１５）から受信されたビデオシーケンスに対してエントロピーデコード／構文解析動作を実行することができる。

シンボル（５２１）の再構築は、コーディングされたビデオピクチャ又はその一部（例えば、インター及びイントラピクチャ、インター及びイントラブロック）のタイプ及び他の要因に応じて、複数の異なるユニットに関与することができる。どのユニットが、どのように関与するかは、コーディングされたビデオシーケンスからパーサ（５２０）によって構文解析されたサブグループ制御情報によって、制御することができる。パーサ（５２０）と以下の複数のユニットとの間のそのようなサブグループ制御情報の流れは、明確にするために示されていない。

既に述べた機能ブロックに加え、ビデオデコーダ（５１０）は、以下で説明されるようにいくつかの機能ユニットに概念的に細分することができる。商業的制約で動作する実際の実装では、これらのユニットの多くは、互いに密接に相互作用し、少なくとも部分的には互いに統合することができる。しかしながら、開示する主題を説明する目的のために、以下の機能ユニットへの概念的な細分は適切である。

第１のユニットは、スケーラ／逆変換ユニット（５５１）である。スケーラ／逆変換ユニット（５５１）は、使用する変換、ブロックサイズ、量子化因子、量子化スケーリング行列などを含む制御情報と、量子化された変換係数をシンボル（５２１）としてパーサ（５２０）から受信する。スケーラ／逆変換ユニット（５５１）は、アグリゲータ（５５５）に入力可能なサンプル値を含むブロックを出力することができる。

場合によっては、スケーラ／逆変換ユニット（５５１）の出力サンプルは、イントラコーディングされたブロック、すなわち、予め再構築されたピクチャからの予測情報を使用していないが、現在ピクチャの予め再構築された部分からの予測情報を使用できるブロックに関係することがある。このような予測情報は、イントラピクチャ予測ユニット（５５２）によって提供することができる。場合によっては、イントラピクチャ予測ユニット（５５２）は、現在ピクチャバッファ（５５８）から取り出された周囲の既に再構築された情報を用いて、再構築中のブロックと同じサイズ及び形状のブロックを生成する。現在ピクチャバッファ（５５８）は、例えば、部分的に再構築された現在ピクチャ及び／又は完全に再構築された現在ピクチャをバッファリングする。アグリゲータ（５５５）は、場合によっては、サンプルごとに、イントラ予測ユニット（５５２）が生成した予測情報を、スケーラ／逆変換ユニット（５５１）によって提供される出力サンプル情報に追加する。

他の場合では、スケーラ／逆変換ユニット（５５１）の出力サンプルは、インターコーディングされた、潜在的に動き補償されたブロックに関係することがある。このような場合、動き補償予測ユニット（５５３）は、参照ピクチャメモリ（５５７）にアクセスして、予測に使用されるサンプルを取り出すことができる。取り出されたサンプルをブロックに関係するシンボル（５２１）に従って動き補償した後、出力サンプル情報を生成するように、これらのサンプルを、アグリゲータ（５５５）によってスケーラ／逆変換ユニット（５５１）の出力に追加することができる（この場合、残差サンプル又は残差信号と呼ばれる）。動き補償予測ユニット（５５３）が予測サンプルを取り出す参照ピクチャメモリ（５５７）内のアドレスは、例えば、Ｘ、Ｙ及び参照ピクチャ成分を有し得るシンボル（５２１）の形態で動き補償予測ユニット（５５３）に利用可能な動きベクトルによって制御することができる。動き補償は、サブサンプルの正確な動きベクトルが使用中であるときに参照ピクチャメモリ（５５７）から取り出されたサンプル値の補間、動きベクトル予測メカニズムなどを含むこともできる。

アグリゲータ（５５５）の出力サンプルは、ループフィルタユニット（５５６）において様々なループフィルタリング技法によって採用されてもよい。ビデオ圧縮技術は、コーディングされたビデオシーケンス（コーディングされたビデオビットストリームとも呼ばれる）に含まれる、パーサ（５２０）からのシンボル（５２１）としてループフィルタユニット（５５６）に利用可能とされたパラメータによって制御することができ、かつ、コーディングされたピクチャ又はコーディングされたビデオシーケンスの（デコード順で）前の部分のデコード中に取得されたメタ情報に応じるとともに、予め再構築されループフィルタリングされたサンプル値に応じることもできるループ内フィルタ技術を含むことができる。

ループフィルタユニット（５５６）の出力は、レンダリングデバイス（５１２）へ出力することができるとともに、将来のインターピクチャ予測で使用するために参照ピクチャメモリ（５５７）に記憶することができるサンプルストリームであり得る。

特定のコーディングされたピクチャは、完全に再構築されると、将来の予測のために参照ピクチャとして使用することができる。例えば、現在ピクチャに対応するコーディングされたピクチャが完全に再構築され、当該コーディングされたピクチャが（例えば、パーサ（５２０）によって）参照ピクチャとして識別されると、現在ピクチャバッファ（５５８）は、参照ピクチャメモリ（５５７）の一部になることができ、次のコーディングされたピクチャの再構築を開始する前に新しい現在ピクチャバッファを再割り当てすることができる。

ビデオデコーダ（５１０）は、ＩＴＵ－Ｔ推奨のＨ．２６５のような規格の所定のビデオ圧縮技術に従ってデコード動作を実行することができる。コーディングされたビデオシーケンスが、ビデオ圧縮技術又は規格のシンタックスと、ビデオ圧縮技術又は規格で文書化されたプロファイルとの両方に準拠しているという意味で、コーディングされたビデオシーケンスは、使用されているビデオ圧縮技術又は規格によって指定されるシンタックスに準拠し得る。具体的には、プロファイルは、ビデオ圧縮技術又は規格で使用可能なすべてのツールから、特定のツールをそのプロファイルで使用できるツールとして選択することができる。コーディングされたビデオシーケンスの複雑さがビデオ圧縮技術又は規格のレベルで限定される範囲内にあることも、遵守のためには必要である。場合によっては、最大ピクチャサイズ、最大フレームレート、最大再構築サンプルレート（例えば、１秒あたりのメガサンプルで測定される）、最大参照ピクチャサイズなどがレベルによって制限される。レベルによって設定された制限は、いくつかの場合では、仮想参照デコーダ（ＨＲＤ）の仕様及びコーディングされたビデオシーケンスでシグナリングされたＨＲＤバッファ管理のためのメタデータによってさらに制限され得る。

一実施形態では、受信機（５３１）は、エンコードされたビデオとともに追加の（冗長な）データを受信することができる。追加のデータは、コーディングされたビデオシーケンスの一部として含まれてもよい。追加のデータは、データを適切にデコードし、及び／又は、元のビデオデータをより正確に再構築するためにビデオデコーダ（５１０）によって使用され得る。追加のデータは、例えば、時間的、空間的又は信号対雑音比（ＳＮＲ）エンハンスメントレイヤ、冗長スライス、冗長ピクチャ、前方向誤り訂正コードなどの形態であり得る。

図６は、本開示の実施形態に係るビデオエンコーダ（６０３）のブロック図を示す。ビデオエンコーダ（６０３）は、電子デバイス（６２０）に含まれる。電子デバイス（６２０）は、送信機（６４０）（例えば、送信回路）を含む。図４の例におけるビデオエンコーダ（４０３）の代わりにビデオエンコーダ（６０３）を使用することができる。

ビデオエンコーダ（６０３）は、ビデオエンコーダ（６０３）によってコーディングすべきビデオ画像をキャプチャし得るビデオソース（６０１）（図６の例では電子デバイス（６２０）の一部ではない）からビデオサンプルを受信することができる。別の例では、ビデオソース（６０１）は、電子デバイス（６２０）の一部である。

ビデオソース（６０１）は、ビデオエンコーダ（６０３）によってコーディングすべきソースビデオシーケンスを、任意の適切なビット深度（例えば、８ビット、１０ビット、１２ビットなど）、任意の色空間（例えば、ＢＴ．６０１ Ｙ ＣｒＣＢ、ＲＧＢなど）及び任意の適切なサンプリング構造（例えば、Ｙ ＣｒＣｂ ４：２：０、Ｙ ＣｒＣｂ ４：４：４）であり得るデジタルビデオサンプルストリームの形態で提供し得る。メディア供給システムでは、ビデオソース（６０１）は、予め準備されたビデオを記憶する記憶装置であり得る。ビデオ会議システムでは、ビデオソース（６０１）は、ローカル画像情報をビデオシーケンスとしてキャプチャするカメラであり得る。ビデオデータは、順番に見られるときに動きが与えられる複数の個別のピクチャとして提供されてもよい。ピクチャ自体は、画素の空間アレイとして編成されてもよく、各画素は、使用中のサンプリング構造、色空間などに応じて１つ以上のサンプルを含むことができる。当業者は、画素とサンプルとの関係を容易に理解することができる。以下の説明ではサンプルを中心に説明する。

一実施形態によれば、ビデオエンコーダ（６０３）は、リアルタイムで又はアプリケーションが要求する任意の他の時間制約の下でソースビデオシーケンスのピクチャをコーディングし、コーディングされたビデオシーケンス（６４３）に圧縮することができる。適切なコーディング速度を実施することは、コントローラ（６５０）の機能の１つである。一部の実施形態では、コントローラ（６５０）は、以下で説明される他の機能ユニットを制御し、他の機能ユニットに機能的に結合される。明瞭にするために、結合は図示されていない。コントローラ（６５０）によって設定されるパラメータは、レート制御関連パラメータ（ピクチャスキップ、量子化、レート歪み最適化技法のラムダ値、・・・）、ピクチャサイズ、ピクチャ群（ＧＯＰ）レイアウト、最大動きベクトル検索範囲などを含むことができる。コントローラ（６５０）は、特定のシステム設計に対して最適化されたビデオエンコーダ（６０３）に関する他の適切な機能を有するように構成することができる。

一部の実施形態では、ビデオエンコーダ（６０３）は、コーディングループで動作するように構成される。過度に簡略化した説明として、一例では、コーディングループは、ソースコーダ（６３０）（例えば、コーディングすべき入力ピクチャ及び参照ピクチャに基づくシンボルストリームなどのシンボルの作成を担当する）、及びビデオエンコーダ（６０３）に埋め込まれた（ローカル）デコーダ（６３３）を含むことができる。デコーダ（６３３）は、シンボルを再構築して、（リモート）デコーダが作成するのと同様な方法でサンプルデータを作成する（シンボルとコーディングされたビデオビットストリーム間の任意の圧縮は、開示する主題で考慮されるビデオ圧縮技術では可逆であるためである）。再構築されたサンプルストリーム（サンプルデータ）は参照ピクチャメモリ（６３４）に入力される。シンボルストリームのデコーディングにより、デコーダの位置（ローカル又はリモート）に関係なくビット正確な結果が得られるため、参照ピクチャメモリ（６３４）のコンテンツもローカルエンコーダとリモートエンコーダの間でビット正確である。言い換えれば、エンコーダの予測部分は、デコード中に予測を使用するときにデコーダが「見る」のと全く同じサンプル値を、参照ピクチャサンプルとして「見る」。参照ピクチャの同期性のこの基本原理（及び例えばチャネルエラーに起因して同期性を維持できない場合に生じるドリフト）は、いくつかの関連技術にも使用されている。

「ローカル」デコーダ（６３３）の動作は、前文で図５に関連して既に詳細に説明された、ビデオデコーダ（５１０）などの「リモート」デコーダの動作と同様であり得る。しかしながら、図５も簡単に参照すると、シンボルが使用可能であり、エントロピーコーダ（６４５）及びパーサ（５２０）によるコーディングされたビデオシーケンスへのシンボルのエンコード／デコードは可逆であり得るため、バッファメモリ（５１５）、及びパーサ（５２０）を含むビデオデコーダ（５１０）のエントロピーデコード部分は、ローカルデコーダ（６３３）では完全に実施されない場合がある。

これで分かるように、デコーダに存在する構文解析／エントロピーデコード以外の如何なるデコーダ技術も、対応するエンコーダに実質的に同一の機能的形態で必ず存在する必要がある。このため、開示する主題は、デコーダの動作に焦点を合わせている。エンコーダ技術の説明は、包括的に説明されたデコーダ技術の逆であるため、省略できる。特定の領域でのみ、より詳細な説明が必要であり、以下に提供される。

動作中、一部の例では、ソースコーダ（６３０）は、「参照ピクチャ」として指定されたビデオシーケンスからの１つ以上の予めコーディングされたピクチャを参照して入力ピクチャを予測的にコーディングする動き補償予測コーディングを実行してもよい。このようにして、コーディングエンジン（６３２）は、入力ピクチャの画素ブロックと、入力ピクチャへの予測基準として選択され得る参照ピクチャの画素ブロックとの差異をコーディングする。

ローカルビデオデコーダ（６３３）は、ソースコーダ（６３０）で作成されたシンボルに基づいて、参照ピクチャとして指定され得るピクチャのコーディングされたビデオデータをデコードすることができる。コーディングエンジン（６３２）の動作は、有利には非可逆プロセスであり得る。コーディングされたビデオデータがビデオデコーダ（図６に示されていない）でデコードされ得るとき、再構築されたビデオシーケンスは、通常、いくつかの誤差を伴うソースビデオシーケンスのレプリカであってもよい。ローカルビデオデコーダ（６３３）は、ビデオデコーダによって参照ピクチャに対して実行され得るデコードプロセスを再現し、再構築された参照ピクチャを参照ピクチャキャッシュ（６３４）に記憶させることができる。このようにして、ビデオエンコーダ（６０３）は、遠端ビデオデコーダによって取得される再構築された参照ピクチャと共通するコンテンツ（送信エラー無し）を有する再構築された参照ピクチャのコピーをローカルに記憶し得る。

予測器（６３５）は、コーディングエンジン（６３２）の予測検索を実行することができる。つまり、新しいコーディングすべきピクチャについて、予測器（６３５）は、（候補の参照画素ブロックとしての）サンプルデータ、又は、参照ピクチャの動きベクトル、ブロック形状など、新しいピクチャの適切な予測基準として機能し得る特定のメタデータを参照ピクチャメモリ（６３４）で検索することができる。予測器（６３５）は、適切な予測基準を見つけるために、サンプルブロック／画素ブロックごとに動作することができる。場合によっては、予測器（６３５）で取得された検索結果によって決定されるように、入力ピクチャは、参照ピクチャメモリ（６３４）に記憶された複数の参照ピクチャから引き出された予測基準を有してもよい。

コントローラ（６５０）は、例えば、ビデオデータをエンコードするために使用されるパラメータ及びサブグループパラメータの設定を含む、ソースコーダ（６３０）のコーディング動作を管理することができる。

前述のすべての機能ユニットの出力は、エントロピーコーダ（６４５）でエントロピーコーディングできる。エントロピーコーダ（６４５）は、例えば、ハフマンコーディング、可変長コーディング、算術コーディングなどの技術に従ってシンボルを可逆圧縮することにより、様々な機能ユニットによって生成されたシンボルをコーディングされたビデオシーケンスに変換する。

送信機（６４０）は、エンコードされたビデオデータを記憶する記憶装置へのハードウェア／ソフトウェアリンクであり得る通信チャネル（６６０）を介した送信の準備のために、エントロピーコーダ（６４５）によって作成されたコーディングされたビデオシーケンスをバッファリングすることができる。送信機（６４０）は、ビデオエンコーダ（６０３）からのコーディングされたビデオデータを、送信されるべき他のデータ、例えば、コーディングされたオーディオデータ及び／又は補助データストリーム（ソースは示されていない）とマージすることができる。

コントローラ（６５０）は、ビデオエンコーダ（６０３）の動作を管理し得る。コーディング中、コントローラ（６５０）は、各コーディングされたピクチャに特定のコーディングされたピクチャタイプを割り当てることができ、これは、それぞれのピクチャに適用され得るコーディング技法に影響を及ぼし得る。例えば、ピクチャは、多くの場合、次のピクチャタイプのいずれかとして割り当てられ得る。

イントラピクチャ（Ｉピクチャ）は、予測のソースとしてシーケンス内の他のいかなるピクチャも使用せずにコーディング及びデコードされ得るものであり得る。一部のビデオコーデックは、例えば、インディペンデントデコーダリフレッシュ（Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｅｃｏｄｅｒ Ｒｅｆｒｅｓｈ、「ＩＤＲ」）ピクチャを含む、異なるタイプのイントラピクチャを許容する。当業者は、Ｉピクチャの変形及びそれらのそれぞれの用途及び特徴を知っている。

予測ピクチャ（Ｐピクチャ）は、各ブロックのサンプル値を予測するために最大１つの動きベクトル及び参照インデックスを使用したイントラ予測又はインター予測によりコーディング及びデコーディングされ得るものであってもよい。

双方向予測ピクチャ（Ｂピクチャ）は、各ブロックのサンプル値を予測するために最大２つの動きベクトル及び参照インデックスを使用したイントラ予測又はインター予測によりコーディング及びデコーディングされ得るものであってもよい。同様に、多重予測ピクチャは、単数のブロックの再構築のために３つ以上の参照ピクチャ及び関連メタデータを使用することができる。

ソースピクチャは、一般に、複数のサンプルブロック（例えば、それぞれ、４×４、８×８、４×８、又は１６×１６サンプルのブロック）に空間的に細分され、ブロックごとにコーディングされ得る。ブロックは、ブロックのそれぞれのピクチャに適用されるコーディングされた割り当てによって決定された他の（既にコーディングされた）ブロックを参照して予測的にコーディングされ得る。例えば、Ｉピクチャのブロックは、非予測的にコーディングされてもよく、或いは、同一のピクチャの既にコーディングされたブロック（空間予測又はイントラ予測）を参照して予測的にコーディングされてもよい。Ｐピクチャの画素ブロックは、１つの予めコーディングされた参照ピクチャを参照して、空間予測を介して又は時間予測を介して予測的にコーディングされ得る。Ｂピクチャのブロックは、１つ又は２つの予めコーディングされた参照ピクチャを参照して、空間予測を介して又は時間予測を介して予測的にコーディングされ得る。

ビデオエンコーダ（６０３）は、ＩＴＵ－Ｔ推奨のＨ．２６５などの予め設定されたビデオコーディング技術又は規格に従って、コーディング動作を実行することができる。動作中、ビデオエンコーダ（６０３）は、入力ビデオシーケンスの時間的及び空間的冗長性を利用する予測コーディング動作を含む、様々な圧縮動作を実行することができる。したがって、コーディングされたビデオデータは、使用されるビデオコーディング技術又は規格によって指定された構文に従う場合がある。

一実施形態では、送信機（６４０）は、エンコードされたビデオとともに追加のデータを送信してもよい。ソースコーダ（６３０）は、このようなデータをコーディングされたビデオシーケンスの一部として含み得る。追加のデータは、時間的／空間的／ＳＮＲエンハンスメントレイヤ、冗長なピクチャやスライスなどの他の形態での冗長データ、ＳＥＩメッセージ、ＶＵＩパラメータセットフラグメントなどを含み得る。

ビデオは、時系列で複数のソースピクチャ（ビデオピクチャ）としてキャプチャされ得る。イントラピクチャ予測（「イントラ予測」と略されることが多い）は、所定のピクチャにおける空間相関を利用し、インターピクチャ予測は、ピクチャ間の（時間的又は他の）相関を利用する。一例では、現在ピクチャと呼ばれるエンコード／デコード中の特定のピクチャは、ブロックに分割される。現在ピクチャにおけるブロックが、ビデオにおける予めコーディングされ、まだバッファリングされている参照ピクチャの参照ブロックに類似している場合、現在ピクチャにおけるブロックは、動きベクトルと呼ばれるベクトルによってコーディングすることができる。動きベクトルは、参照ピクチャの参照ブロックを指し、複数の参照ピクチャが使用されている場合、参照ピクチャを識別する第３次元を有することができる。

一部の実施形態では、インターピクチャ予測において双予測技法を使用することができる。双予測技法によれば、ビデオにおける現在ピクチャよりデコード順序がそれぞれ前である（ただし、表示順序でそれぞれ過去及び未来にあり得る）第１の参照ピクチャ及び第２の参照ピクチャのような２つの参照ピクチャを使用する。現在ピクチャ内のブロックは、第１の参照ピクチャ内の第１の参照ブロックを指す第１の動きベクトル、及び第２の参照ピクチャ内の第２の参照ブロックを指す第２の動きベクトルによってコーディングすることができる。ブロックは、第１の参照ブロックと第２の参照ブロックとの組み合わせによって予測することができる。

さらに、マージモード技法をインターピクチャ予測に適用して、コーディング効率を向上させることができる。

本開示の一部の実施形態によれば、インターピクチャ予測及びイントラピクチャ予測などの予測は、ブロック単位で実行される。例えば、ＨＥＶＣ規格によれば、一連のビデオピクチャ内のピクチャは、圧縮のためにコーディングツリーユニット（ＣＴＵ）に分割され、ピクチャ内のＣＴＵは、６４×６４画素、３２×３２画素、又は１６×１６画素など、同一のサイズを有する。一般に、ＣＴＵは、１つの輝度ＣＴＢと２つの彩度ＣＴＢである３つのコーディングツリーブロック（ＣＴＢ）を含む。各ＣＴＵは、１つ以上のコーディングユニット（ＣＵ）に再帰的に四分木分割することができる。例えば、６４×６４画素のＣＴＵは、１つの６４×６４画素のＣＵ、４つの３２×３２画素のＣＵ、又は１６個の１６×１６画素のＣＵに分割することができる。一例では、各ＣＵを解析して、インター予測タイプ又はイントラ予測タイプなど、ＣＵの予測タイプを決定する。ＣＵは、時間的及び／又は空間的予測可能性に応じて、１つ以上の予測ユニット（ＰＵ）に分割される。通常、各ＰＵは、１つの輝度予測ブロック（ＰＢ）と２つの彩度ＰＢを含む。一実施形態では、コーディング（エンコード／デコード）における予測動作は、予測ブロックの単位で実行される。輝度予測ブロックを予測ブロックの例として用いて、予測ブロックは、８×８画素、１６×１６画素、８×１６画素、１６×８画素などの画素の値（例えば、輝度値）の行列を含む。

図７は、本開示の別の実施形態に係るビデオエンコーダ（７０３）の図を示す。ビデオエンコーダ（７０３）は、一連のビデオピクチャ内の現在ビデオピクチャにおけるサンプル値の処理ブロック（例えば、予測ブロック）を受信し、処理ブロックを、コーディングされたビデオシーケンスの一部であるコーディングされたピクチャにエンコードするように構成される。一例では、図４の例におけるビデオエンコーダ（４０３）の代わりにビデオエンコーダ（７０３）を使用する。

ＨＥＶＣの例では、ビデオエンコーダ（７０３）は、８×８サンプルのような予測ブロックなどの処理ブロックのサンプル値の行列を受信する。ビデオエンコーダ（７０３）は、例えばレート歪み最適化を用いて、処理ブロックをイントラモード、インターモード、又は双予測モードにより最も良くコーディングするか否かを決定する。処理ブロックがイントラモードでコーディングされようとする場合、ビデオエンコーダ（７０３）は、イントラ予測技法を用いて処理ブロックをコーディングされたピクチャにエンコードすることができる。また、処理ブロックがインターモード又は双予測モードでコーディングされようとする場合、ビデオエンコーダ（７０３）は、それぞれインター予測又は双予測技法を用いて、処理ブロックをコーディングされたピクチャにエンコードすることができる。特定のビデオコーディング技術では、マージモードは、予測子以外にコーディングされた動きベクトル成分の利便を介することなく、１つ以上の動きベクトル予測子から動きベクトルを導出するインターピクチャ予測サブモードであり得る。特定の他のビデオコーディング技術では、対象ブロックに適用可能な動きベクトル成分が存在し得る。一例では、ビデオエンコーダ（７０３）は、処理ブロックのモードを決定するためのモード決定モジュール（図示せず）などの他の構成要素を含む。

図７の例では、ビデオエンコーダ（７０３）は、図７に示すように互いに結合されたインターエンコーダ（７３０）、イントラエンコーダ（７２２）、残差算出部（７２３）、スイッチ（７２６）、残差エンコーダ（７２４）、統括制御部（７２１）及びエントロピーエンコーダ（７２５）を含む。

インターエンコーダ（７３０）は、現在ブロック（例えば、処理ブロック）のサンプルを受信し、該ブロックを参照ピクチャ内の１つ以上の参照ブロック（例えば、前のピクチャ及び後のピクチャ内のブロック）と比較し、インター予測情報（例えば、インターエンコード技法による冗長情報の記述、動きベクトル、マージモード情報）を生成し、インター予測情報に基づいて任意の適切な技法を用いてインター予測結果（例えば、予測ブロック）を算出するように構成される。一部の例では、参照ピクチャは、エンコードされたビデオ情報に基づいてデコードされたデコード参照ピクチャである。

イントラエンコーダ（７２２）は、現在ブロック（例えば、処理ブロック）のサンプルを受信し、場合によっては該ブロックを同一のピクチャで既にコーディングされたブロックと比較し、量子化された変換後係数を生成し、場合によってはイントラ予測情報（例えば、１つ以上のイントラエンコード技法によるイントラ予測方向情報）をも生成するように構成される。一例では、イントラエンコーダ（７２２）は、イントラ予測情報及び同一のピクチャ内の参照ブロックに基づいてイントラ予測結果（例えば、予測ブロック）も算出する。

統括制御部（７２１）は、統括制御データを決定し、統括制御データに基づいてビデオエンコーダ（７０３）の他の構成要素を制御するように構成される。一例では、統括制御部（７２１）は、ブロックのモードを決定し、モードに基づいて制御信号をスイッチ（７２６）に提供する。例えば、モードがイントラモードである場合、統括制御部（７２１）は、残差算出部（７２３）が使用するためのイントラモード結果を選択するようにスイッチ（７２６）を制御するとともに、イントラ予測情報を選択してイントラ予測情報をビットストリームに含ませるようにエントロピーエンコーダ（７２５）を制御する。また、モードがインターモードである場合、統括制御部（７２１）は、残差算出部（７２３）が使用するためのインター予測結果を選択するようにスイッチ（７２６）を制御するとともに、インター予測情報を選択してインター予測情報をビットストリームに含ませるようにエントロピーエンコーダ（７２５）を制御する。

残差算出部（７２３）は、受信されたブロックとイントラエンコーダ（７２２）又はインターエンコーダ（７３０）から選択された予測結果との差（残差データ）を算出するように構成される。残差エンコーダ（７２４）は、残差データに基づいて動作し、残差データをエンコードして変換係数を生成するように構成される。一例では、残差エンコーダ（７２４）は、残差データを空間領域から周波数領域へと変換し、変換係数を生成するように構成される。その後、変換係数は量子化処理を受けて、量子化された変換係数が得られる。様々な実施形態では、ビデオエンコーダ（７０３）は、残差デコーダ（７２８）をも含む。残差デコーダ（７２８）は、逆変換を実行し、デコード残差データを生成するように構成される。デコード残差データは、イントラエンコーダ（７２２）及びインターエンコーダ（７３０）によって適切に使用することができる。例えば、インターエンコーダ（７３０）は、デコード残差データ及びインター予測情報に基づいて、デコードブロックを生成することができ、イントラエンコーダ（７２２）は、デコード残差データ及びイントラ予測情報に基づいて、デコードブロックを生成することができる。一部の例では、デコードブロックは、デコードピクチャを生成するように適切に処理され、デコードピクチャは、メモリ回路（図示せず）にバッファリングされ、参照ピクチャとして使用することができる。

エントロピーエンコーダ（７２５）は、エンコードブロックを含めるようにビットストリームをフォーマットするように構成される。エントロピーエンコーダ（７２５）は、ＨＥＶＣ規格などの適切な規格に従って様々な情報をビットストリームに含ませるように構成される。一例では、エントロピーエンコーダ（７２５）は、統括制御データ、選択された予測情報（例えば、イントラ予測情報又はインター予測情報）、残差情報及び他の適切な情報をビットストリームに含ませるように構成される。開示する主題によれば、インターモード又は双予測モードのマージサブモードでブロックをコーディングする場合、残差情報はないことに留意されたい。

図８は、本開示の別の実施形態に係るビデオデコーダ（８１０）の図を示す。ビデオデコーダ（８１０）は、コーディングされたビデオシーケンスの一部であるコーディングされたピクチャを受信し、コーディングされたピクチャをデコードして、再構築ピクチャを生成するように構成される。一例では、図４の例におけるビデオデコーダ（４１０）の代わりにビデオデコーダ（８１０）を使用する。

図８の例では、ビデオデコーダ（８１０）は、図８に示されるように互いに結合されたエントロピーデコーダ（８７１）、インターデコーダ（８８０）、残差デコーダ（８７３）、再構築モジュール（８７４）及びイントラデコーダ（８７２）を含む。

エントロピーデコーダ（８７１）は、コーディングされたピクチャから、コーディングされたピクチャを構成するシンタックス要素を表す特定のシンボルを再構築するように構成することができる。このようなシンボルは、例えば、ブロックがコーディングされるモード（例えば、イントラモード、インターモード、双予測モード、後の２つのマージサブモード又は他のサブモード）、それぞれイントラデコーダ（８７２）又はインターデコーダ（８８０）による予測に使用される特定のサンプル又はメタデータを識別できる予測情報（例えば、イントラ予測情報又はインター予測情報）、例えば、量子化された変換係数の形態での残差情報などを含むことができる。一例では、予測モードがインター又は双予測モードであれば、インター予測情報は、インターデコーダ（８８０）に提供される。また、予測タイプがイントラ予測タイプであれば、イントラ予測情報は、イントラデコーダ（８７２）に提供される。残差情報は、逆量子化を施すことができ、残差デコーダ（８７３）に提供される。

インターデコーダ（８８０）は、インター予測情報を受信し、インター予測情報に基づいてインター予測結果を生成するように構成される。

イントラデコーダ（８７２）は、イントラ予測情報を受信し、イントラ予測情報に基づいて予測結果を生成するように構成される。

残差デコーダ（８７３）は、逆量子化を実行することで、逆量子化された変換係数を抽出し、逆量子化された変換係数を処理して残差を周波数領域から空間領域に変換するように構成される。残差デコーダ（８７３）は、（量子化器パラメータ（ＱＰ）を含めるように）特定の制御情報をも必要とする場合があり、この情報は、エントロピーデコーダ（８７１）によって提供されてもよい（データパスは、低ボリューム制御情報のみであり得るため、示されていない）。

再構築モジュール（８７４）は、空間領域において、残差デコーダ（８７３）によって出力された残差と、（場合によってはインター又はイントラ予測モジュールによって出力される）予測結果とを組み合わせて、再構築ビデオの一部となり得る再構築ピクチャの一部であり得る再構築ブロックを形成するように構成される。なお、視覚的品質を改善するために、デブロッキング動作などの他の適切な動作を実行することができる。

なお、ビデオエンコーダ（４０３）、（６０３）及び（７０３）とビデオデコーダ（４１０）、（５１０）及び（８１０）は、任意の適切な技法を用いて実施することができる。一実施形態では、ビデオエンコーダ（４０３）、（６０３）及び（７０３）とビデオデコーダ（４１０）、（５１０）及び（８１０）は、１つ以上の集積回路を用いて実施することができる。別の実施形態では、ビデオエンコーダ（４０３）、（６０３）及び（６０３）とビデオデコーダ（４１０）、（５１０）及び（８１０）は、ソフトウェア命令を実行する１つ以上のプロセッサを用いて実施することができる。

本開示の態様は、１次元（１Ｄ）変換スキップのための量子化器を含む。本開示は、ＡＯＭｅｄｉａ Ｖｉｄｅｏ ２（ＡＶ２）で使用されるような、１Ｄ変換スキップ用の量子化器の設計を含む、ビデオデータの効率的な圧縮のために設計された一連のビデオコーディング技術に関する。一例では、ＡＶ２などでは、８ビット及び／又は１０ビットの変換コアを利用することができる。

ＡＯＭｅｄｉａ Ｖｉｄｅｏ １（ＡＶ１）で使用されるような一次変換の実施形態を以下に説明する。拡張コーディングブロックパーティションをサポートするために、ＡＶ１などでは、複数の変換サイズ（例えば、各次元で４点から６４点の範囲）と変換形状（例えば、正方形、高さと幅の比率が２：１、１：２、４：１、又は１：４の長方形）を使用することができる。

２Ｄ変換プロセスでは、コーディングされた残差ブロックの次元ごとに異なる１Ｄ変換を含むことができるハイブリッド変換カーネルを使用することができる。一次１Ｄ変換は、ａ）４点、８点、１６点、３２点、６４点のＤＣＴ－２、ｂ）４点、８点、１６点の非対称ＤＳＴ（ＡＤＳＴ）（例えば、ＤＳＴ－４、ＤＳＴ－７）及び対応する反転バージョン、及び／又は、ｃ）４点、８点、１６点、３２点の恒等変換（ＩＤＸ）を含むことができる。図９は、本開示の実施形態に係る一次変換基底関数の例を示す。図９の例における一次変換基底関数は、Ｎ点入力を有するＤＣＴ－２及び非対称ＤＳＴ（ＤＳＴ－４及びＤＳＴ－７）のための基底関数を含む。図９に示す一次変換基底関数は、ＡＶ１で使用することができる。

ハイブリッド変換カーネルの利用可能性は、変換ブロックサイズと予測モードに依存し得る。図１０Ａは、変換ブロックサイズ（例えば、第３の列に示されるサイズ）及び予測モード（例えば、第３の列に示されるイントラ予測及びインター予測）に対する様々な変換カーネル（例えば、第１の列に示され、第２の列に記述される変換タイプ）の利用可能性の例示的な依存性を示す。例示的なハイブリッド変換カーネルと、予測モード及び変換ブロックサイズに基づく利用可能性とは、ＡＶ１で使用することができる。図１０Ａを参照し、シンボル「→」と「↓」は、それぞれ、水平次元（水平方向とも呼ばれる）と垂直次元（垂直方向とも呼ばれる）を示す。シンボル「レ」と「×」は、対応するブロックサイズと予測モードでの変換カーネルの利用可能性を示す。例えば、シンボル「レ」は、変換カーネルが利用可能であることを示し、シンボル「×」は、変換カーネルが利用不可であることを示す。

一例では、変換タイプ（１０１０）は、図１０Ａの第１の列に示されるように、ＡＤＳＴ＿ＤＣＴによって示される。変換タイプ（１０１０）は、図１０Ａの第２の列に示されるように、垂直方向のＡＤＳＴ及び水平方向のＤＣＴを含む。図１０Ａの第３の列によれば、変換タイプ（１０１０）は、ブロックサイズが１６×１６以下（例えば、１６×１６サンプル、１６×１６輝度サンプル）である場合、イントラ予測及びインター予測に利用可能である。

一例では、変換タイプ（１０２０）は、図１０Ａの第１の列に示されるように、Ｖ＿ＡＤＳＴによって示される。変換タイプ（１０２０）は、図１０Ａの第２の列に示されるように、垂直方向にＡＤＳＴを含み、水平方向にＩＤＴＸ（すなわち、単位行列）を含む。したがって、変換タイプ（１０２０）（例えば、Ｖ＿ＡＤＳＴ）は、垂直方向に実行され、水平方向に実行されない。図１０Ａの第３の列によれば、変換タイプ（１０２０）は、ブロックサイズに関係なく、イントラ予測に利用不可である。変換タイプ（１０２０）は、ブロックサイズが１６×１６（例えば、１６×１６サンプル、１６×１６輝度サンプル）より小さい場合、インター予測に利用可能である。

一例では、図１０Ａは、輝度成分用である。彩度成分の場合、変換タイプ（又は変換カーネル）の選択を暗黙的に実行することができる。一例では、イントラ予測残差の場合、変換タイプは、図１０Ｂに示されるように、イントラ予測モードに従って選択することができる。インター予測残差の場合、変換タイプは、同位置輝度ブロックの変換タイプの選択に従って選択することができる。したがって、一例では、彩度成分の変換タイプは、ビットストリームでシグナリングされない。

線グラフ変換（ＬＧＴ）は、ＡＶ２などの一次変換のような変換で使用することができる。一例では、ＬＧＴは、以下に説明されるように、様々なＤＣＴ及び離散サイン変換（ＤＳＴ）を含む。ＬＧＴは、３２点及び６４点の１次元（１Ｄ）ＤＳＴを含むことができる。

グラフは、関心対象間の親和性関係をモデル化するために使用できる頂点とエッジのセットを含む一般的な数学的構造である。重みのセットがエッジに割り当てられ、必要に応じて頂点に割り当てられる重み付きグラフは、信号／データのロバストなモデリングのためのスパース表現を提供することができる。ＬＧＴは、多様なブロック統計へのより良い適応を提供することにより、コーディング効率を向上させることができる。分離可能なＬＧＴは、データから線グラフを学習して、ブロックの残差信号の基礎となる行及び列方向の統計をモデル化することにより設計し最適化することができ、関連する一般化グラフ・ラプラシアン（ＧＧＬ）行列を使用してＬＧＴを導出することができる。

図１１は、本開示の一実施形態に係る、自己ループの重み（例えば、ｖ_ｃ１、ｖ_ｃ２）及びエッジ重みｗ_ｃによって特徴付けられる一般的なＬＧＴの例を示す。重み付きグラフＧ（Ｗ、Ｖ）の場合、ＧＧＬ行列は、次のように定義することができる。
Ｌ_ｃ＝Ｄ－Ｗ＋Ｖ （式１）
ここで、Ｗは、非負のエッジ重みｗ_ｃを含む隣接行列であり、Ｄは、対角次数行列であり、Ｖは、自己ループの重みｖ_ｃ１とｖ_ｃ２を示す対角行列であり得る。図１２は、行列Ｌ_ｃの例を示す。

ＬＧＴは、以下のようにＧＧＬ行列Ｌ_ｃの固有分解によって導出することができる。
Ｌ_ｃ＝ＵΦＵ^Ｔ （式２）
ここで、直交行列Ｕの列は、ＬＧＴの基底ベクトルであり、Φは、対角固有値行列であり得る。

様々な例では、特定のＤＣＴ及びＤＳＴ（例えば、ＤＣＴ－２、ＤＣＴ－８及びＤＳＴ－７）は、特定の形式のＧＧＬから導出した一連のＬＧＴのサブセットである。ＤＣＴ－２は、ｖ_ｃ１を０に設定する（例えば、ｖ_ｃ１＝０）ことにより導出することができる。ＤＳＴ－７は、ｖ_ｃ１をｗ_ｃに設定する（例えば、ｖ_ｃ１＝ｗ_ｃ）ことにより導出することができる。ＤＣＴ－８は、ｖ_ｃ２をｗ_ｃに設定する（例えば、ｖ_ｃ２＝ｗ_ｃ）ことにより導出することができる。ＤＳＴ－４は、ｖ_ｃ１を２ｗ_ｃに設定する（例えば、ｖ_ｃ１＝２ｗ_ｃ）ことにより導出することができる。ＤＣＴ－４は、ｖ_ｃ２を２ｗ_ｃに設定する（例えば、ｖ_ｃ２＝２ｗ_ｃ）ことにより導出することができる。

一部の例では、ＡＶ２などでは、ＬＧＴは、行列乗算として実装することができる。４点（４ｐ）のＬＧＴコアがＬｃにｖ_ｃ１を２_ｗｃに設定することにより導出できるため、４ｐ ＬＧＴコアは、ＤＳＴ－４である。８点（８ｐ）のＬＧＴコアは、Ｌｃにｖ_ｃ１を１．５ｗ_ｃに設定することにより導出することができる。一例では、１６点（１６ｐ）のＬＧＴコア、３２点（３２ｐ）のＬＧＴコア、又は６４点（６４ｐ）のＬＧＴコアなどのＬＧＴコアは、ｖ_ｃ１をｗ_ｃに、ｖ_ｃ２を０に設定することにより導出することができ、ＬＧＴコアはＤＳＴ－７になり得る。

本開示の態様によれば、Ｖ＿ＤＣＴは、垂直方向のみにＤＣＴを適用する１Ｄ変換スキームを指し、Ｈ＿ＤＣＴは、水平方向のみにＤＣＴを適用する１Ｄ変換スキームを指し、Ｖ＿ＡＤＳＴは、垂直方向のみにＡＤＳＴ又は任意の適切な非ＤＣＴ変換を適用する１Ｄ変換スキームを指し、Ｈ＿ＡＤＳＴは、水平方向のみにＡＤＳＴ又は任意の適切な非ＤＣＴ変換を適用する１Ｄ変換スキームを指すことができる。さらに、Ｖ＿ＬＧＴは、垂直方向のみにＬＧＴを適用する１Ｄ変換スキームを指し、Ｈ＿ＬＧＴは、水平方向のみにＬＧＴを適用する１Ｄ変換スキームを指すことができる。

様々な実施形態では、ＡＶ１などでは、変換係数の量子化は、ＤＣ及びＡＣ変換係数に対して異なる量子化ステップサイズ（例えば、Ｑｓｔｅｐ）を適用し、及び／又は輝度及び彩度変換係数に対して異なるＱｓｔｅｐを適用してよい。一例では、量子化ステップサイズ（例えば、Ｑｓｔｅｐ）を指定するために、基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘなどのインデックス）は、最初にフレームヘッダーにシグナリングされる。基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）は、輝度ＡＣ係数のＱｓｔｅｐを指定する８ビットの固定長コードであり得る。基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）の有効な範囲は、［０，２５５］であり得る。基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）をシグナリングした後、基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）に関連する輝度ＤＣ係数のデルタ値をさらにシグナリングすることができる。輝度ＤＣ係数のデルタ値は、ＤｅｌｔａＱＹＤｃとして示すことができる。

２つ以上の色プレーン（色成分とも呼ばれる）がある場合、フラグ（例えば、ｄｉｆｆ＿ｕｖ＿ｄｅｌｔａフラグ）をシグナリングして、異なる量子化インデックス値が色成分（例えば、Ｃｂ及びＣｒ色成分）に適用されるかどうかを示すことができる。フラグ（例えば、ｄｉｆｆ＿ｕｖ＿ｄｅｌｔａフラグ）が０としてシグナリングされる場合、異なる色成分は、同一の量子化インデックス値を有することができる。これにより、彩度ＤＣ係数の基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）に関連するデルタ値（例えば、ＤｅｌｔａＱＵＤｃとして示される）及びＡＣ係数の基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）に関連するデルタ値（例えば、ＤｅｌｔａＱＵＡｃとして示される）のみがシグナリングされる。それ以外の場合、フラグ（例えば、ｄｉｆｆ＿ｕｖ＿ｄｅｌｔａフラグ）がゼロ以外であるとシグナリングされる場合、例えば、基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）に関連する、Ｃｂ彩度成分のＤＣ係数のデルタ値（例えば、ＤｅｌｔａＱＵＤｃとして示される）と、Ｃｒ彩度成分のＤＣ係数のデルタ値（例えば、ＤｅｌｔａＱＶＤｃとして示される）と、Ｃｂ彩度成分のＡＣ係数のデルタ値（例えば、ＤｅｌｔａＱＵＡｃとして示される）と、Ｃｒ彩度成分のＡＣ係数のデルタ値（例えば、ＤｅｌｔａＱＶＡｃとして示される）とを含むデルタ値がシグナリングされる。

上記デコードされたデルタ値（例えば、ＤｅｌｔａＱＹＤｃ、ＤｅｌｔａＱＵＡｃ、ＤｅｌｔａＱＵＤｃ、ＤｅｌｔａＱＶＡｃ及びＤｅｌｔａＱＶＤｃ）の１つ以上を、基準量子化構文要素（例えば、ｂａｓｅ＿ｑ＿ｉｄｘ）に追加して、量子化インデックス（例えば、Ｑ＿ｉｎｄｉｃｅｓ）を導出することができる。量子化インデックス（例えば、Ｑ＿ｉｎｄｉｃｅｓ）は、さらに、量子化インデックス（例えば、Ｑ＿ｉｎｄｉｃｅｓ）とＱｓｔｅｐとの間のマッピング関係に従って、Ｑｓｔｅｐにマッピングすることができる。一例では、マッピング関係は、テーブル（例えば、ルックアップテーブル）、グラフなどによって表される。ＤＣ係数のマッピング関係は、ＡＣ係数のマッピング関係とは異なり得る。

一般に、量子化インデックスからＱｓｔｅｐへのマッピングは、Ｎ１の内部ビット深度及びＮ２の量子化インデックスに対して行うことができ、ここで、Ｎ１とＮ２が正の整数である。したがって、マッピング関係は、ルックアップテーブル（例えば、ＤＣ係数の場合はＤｃ＿Ｑｌｏｏｋｕｐ［Ｎ１］［Ｎ２］で、ＡＣ係数の場合はＡｃ＿Ｑｌｏｏｋｕｐ［Ｎ１］［Ｎ２］である）で指定することができる。

図１３は、本開示の一実施形態に係る、ＤＣ係数に対する、量子化インデックス（例えば、Ｑ＿ｉｎｄｅｘ）とＱｓｔｅｐとの間の例示的なマッピング関係を示す。図１３に示す一例では、Ｎ１が３で、Ｎ２が２５６であるため、量子化インデックスからＱｓｔｅｐへのマッピングは、３つの内部ビット深度（例えば、８ビット、１０ビット、１２ビット）と２５６の量子化インデックスに対して行われる。これにより、マッピング関係は、１つ以上のルックアップテーブル（例えば、Ｄｃ＿Ｑｌｏｏｋｕｐ［３］［２５６］）によって指定することができる。一例では、ルックアップテーブルＤｃ＿Ｑｌｏｏｋｕｐ［３］［２５６］は、３つのテーブルを含み、各テーブルが２５６のエントリ又は値を含む。

図１４は、本開示の一実施形態に係る、ＡＣ係数に対する、量子化インデックス（例えば、Ｑ＿ｉｎｄｅｘ）とＱｓｔｅｐとの間の例示的なマッピング関係を示す。図１４に示す一例では、Ｎ１が３で、Ｎ２が２５６であるため、量子化インデックスからＱｓｔｅｐへのマッピングは、３つの内部ビット深度（例えば、８ビット、１０ビット、１２ビット）と２５６の量子化インデックスに対して行われる。これにより、マッピング関係は、１つ以上のルックアップテーブル（例えば、Ａｃ＿Ｑｌｏｏｋｕｐ［３］［２５６］）によって指定することができる。一例では、ルックアップテーブルＡｃ＿Ｑｌｏｏｋｕｐ［３］［２５６］は、３つのテーブルを含み、各テーブルが２５６のエントリ又は値を含む。

１つ以上の量子化行列（ｗｔ＿ｍａｔｒｉｘ＿ｒｅｆとｉｗｔ＿ｍａｔｒｉｘ＿ｒｅｆなどのＱＭａｔｒｉｘとして示される）は、異なる変換係数帯域の適応量子化に使用することができる。一例では、変換係数帯域は、空間周波数範囲内の変換係数を含む。変換ブロック（ＴＢ）のサイズに応じて、量子化行列は、異なる変換係数に適用されるスケール因子の値を指定することができる。したがって、最終的なＱｓｔｅｐは、最初のＱｓｔｅｐとスケール因子に基づいて定義することができる。一例では、最終的なＱｓｔｅｐ（Ｑｓｔｅｐ_ｆ）は、最初のＱｓｔｅｐ（Ｑｓｔｅｐ_ｉ）とスケール因子に基づいて次のように定義される。
Ｑｓｔｅｐ_ｆ＝（Ｑｓｔｅｐ_ｉ＊スケール因子＋１６）／３２ （式３）

図１５は、本開示の一実施形態に係る量子化行列（ＱＭａｔｒｉｘ）（１５００）の例を示す。量子化行列（ＱＭａｔｒｉｘ）（１５００）は、最終的なＱｓｔｅｐを決定するために使用できる複数のスケール因子ｃ１１～ｃ１４、ｃ２１～ｃ２４、ｃ３１～ｃ３４及びｃ４１～ｃ４４を含む。

１つ以上の量子化行列は、変換係数（例えば、Ｙ、Ｕ及びＶ変換係数）に対して指定することができる。図１５を参照し、一例では、ＱＭａｔｒｉｘ（１５００）は、ＴＢ（１５０１）における変換係数（例えば、ｔ１１～ｔ１４、ｔ２１～ｔ２４、ｔ３１～ｔ３４及びｔ４１～ｔ４４）に対して指定される。ＱＭａｔｒｉｘ（１５００）の幅と高さなどの次元は、ＴＢ（１５０１）の幅と高さなどの次元と同一にすることができる。１つ以上の量子化行列のうちの１つは、Ｑｍａｔｒｉｘインデックスで示すことができる。一実施形態では、最大１５個の量子化行列（ＱＭａｔｒｉｃｅｓ）は、Ｙ、Ｕ及びＶ変換係数に対して指定される。Ｑｍａｔｒｉｘインデックス（例えば、０～１４の範囲の整数）は、１５個の量子化行列（ＱＭａｔｒｉｃｅｓ）のうちの１つでスケール因子の平坦性を示すことができる。

図１３及び図１４を参照して説明された量子化プロセスは、適切に適合させることができる。一実施形態では、ＡＶ２などでは、図１３及び図１４に示される個別のルックアップテーブル（例えば、６つのルックアップテーブルＤｃ＿Ｑｌｏｏｋｕｐ［３］［２５６］及びＡｃ＿Ｑｌｏｏｋｕｐ［３］［２５６］）は、統合ルックアップテーブルに置き換えることができる。例えば、ＡＶ１量子化プロセスで使用される複数のルックアップテーブルは、単一のルックアップテーブルに統合することができる。したがって、ＱｉｎｄｅｘとＱｓｔｅｐとの間のマッピング関係（例えば、ＱｉｎｄｅｘからＱｓｔｅｐへのマッピング）は、マッピングテーブル（又はルックアップテーブル）の代わりに指数関数を使用して定義することができる。さらに、１０ビットのビデオ及び／又は１２ビットのビデオに対して定義されたＱｓｔｅｐ値は、８ビットのビデオに対して定義されたルックアップテーブルから導出することができる。

一実施形態では、ＡＶ１などでは、ブロック（例えば、ＴＢ）における変換係数は、ＤＣ変換係数（例えば、ＴＢ（１５０１）におけるｔ１１などのブロック内の第１の変換係数）とＡＣ変換係数（例えば、ＴＢ（１５０１）におけるｔ１２～ｔ１４、ｔ２１～ｔ２４、ｔ３１～ｔ３４、ｔ４１～ｔ４４などのブロック内の残りの変換係数）に対して個別のＱｓｔｅｐ値を使用して、量子化及び／又は逆量子化される。ブロックにおけるＤＣ変換係数に使用されるＱｓｔｅｐは、ＤＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＤＣ））と呼ばれてもよく、ブロックにおけるＡＣ変換係数に使用されるＱｓｔｅｐは、ＡＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＡＣ）と呼ばれてもよい。一例では、ＤＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＤＣ）は、ＡＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＡＣ）より小さい。

一部の例では、有効である場合に、量子化行列（ｗｔ＿ｍａｔｒｉｘ＿ｒｅｆとｉｗｔ＿ｍａｔｒｉｘ＿ｒｅｆなどのＱＭａｔｒｉｘ）によって記述されるように、スケール因子（例えば、図１５のｃ１１）を各変換係数（例えば、図１５のｔ１１）に適用することができる。ブロック（例えば、コーディングブロック、変換ブロックＴＢ）に使用される変換タイプが水平次元及び／又は垂直次元での変換スキップ（例えば、恒等変換）を含む場合、ＱＭａｔｒｉｘ（有効である場合）は、フラット行列（例えば、重み付けなし）になるように選択することができる。一例では、ブロックに使用される変換タイプが水平次元と垂直次元の両方での変換スキップを含む場合、変換行列が単位行列（又はＩＤＴＸ）であるため、変換はブロックに適用されない。

一例では、ブロックに使用される変換タイプは、水平次元での変換スキップを含むが、垂直次元での変換スキップを含まないため、変換タイプは、垂直方向に実行され、水平方向に実行されない。変換タイプは、Ｖ＿ＤＣＴ、Ｖ＿ＡＤＳＴ、Ｖ＿ＦＬＩＰＡＤＳＴなどを含むことができる。上記スキームには、次の問題が発生する可能性がある。図１５を参照すると、一例では、Ｖ＿ＤＣＴ、Ｖ＿ＡＤＳＴ、Ｖ＿ＦＬＩＰＡＤＳＴなどの変換タイプを使用するブロックにおける第１の行（例えば、行（１５１１））の変換係数（例えば、ｔ１１～ｔ１４）は、ＤＣ係数であり、ブロックにおける後続の行（例えば、行（１５１２）～（１５１４））の変換係数は、正弦波周波数が行ごとに増加するＡＣ係数である。したがって、ブロックにおける第１の行（例えば、行（１５１１））全体にＤＣ係数が含まれるため、ブロックにおける第１の係数（例えば、ｔ１１）のみにＤＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＤＣ）を使用し、ブロックにおける後続の係数（例えば、ｔ１２～ｔ１４、ｔ２１～ｔ２４、ｔ３１～ｔ３４及びｔ４１～ｔ４４）にＡＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＡＣ）を使用することは、準最適であり得る。したがって、第１の行に対してより正確な量子化／逆量子化を行うことが重要である。したがって、より小さなＱｓｔｅｐ（例えば、Ｑｓｔｅｐ_ＤＣ）で第１の行を量子化するか又は逆量子化する方が有利である。さらに、ＱＭａｔｒｉｘ（有効である場合）は、範囲全体でフラットであり、例えば、ＱＭａｔｒｉｘの要素は、同じ値を有する。

一例では、ブロックに使用される変換タイプは、垂直次元の変換スキップを含むが、水平次元の変換スキップを含まないため、変換タイプは、水平方向に実行され、垂直方向に実行されない。変換タイプは、Ｈ＿ＤＣＴ、Ｈ＿ＡＤＳＴ、Ｈ＿ＦＬＩＰＡＤＳＴなどを含むことができる。上記スキームには、次の問題が発生する可能性がある。図１５を参照し、一例では、Ｈ＿ＤＣＴ、Ｈ＿ＡＤＳＴ、Ｈ＿ＦＬＩＰＡＤＳＴなどの変換タイプを使用するブロック（例えば、ＴＢ（１５０１））における第１の列（例えば、列（１５２１））の変換係数（例えば、ｔ１１、ｔ２１、ｔ３１及びｔ４１）は、ＤＣ係数であり、ブロックにおける後続の列（例えば、列（１５２２）～（１５２４））の変換係数は、正弦波周波数が列ごとに増加するＡＣ係数である。図１５を参照し、列（１５２２）は、変換係数ｔ１２、ｔ２２、ｔ３２及びｔ４２を含み、列（１５２３）は、変換係数ｔ１３、ｔ２３、ｔ３３及びｔ４３を含み、列（１５２４）は、変換係数ｔ１４、ｔ２４、ｔ３４及びｔ４４を含む。したがって、ブロックにおける第１の列（例えば、列（１５２１））全体にＤＣ係数が含まれるため、ブロックにおける第１の係数（例えば、ｔ１１）のみにＤＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＤＣ）を使用し、ブロックにおける後続の係数（例えば、ｔ１２～ｔ１４、ｔ２１～ｔ２４、ｔ３１～ｔ３４及びｔ４１～ｔ４４）にＡＣ Ｑｓｔｅｐ（Ｑｓｔｅｐ_ＡＣ）を使用することは、準最適であり得る。したがって、第１の列に対してより正確な量子化／逆量子化を行うことが重要である。したがって、より小さなＱｓｔｅｐ（例えば、Ｑｓｔｅｐ_ＤＣ）で第１の列を量子化するか又は逆量子化する方が有利である。さらに、ＱＭａｔｒｉｘ（有効である場合）は、範囲全体でフラットであり、例えば、ＱＭａｔｒｉｘの要素は、同じ値を有する。

１Ｄ変換スキップは、１つの次元（例えば、水平次元又は垂直次元）での変換スキップを指すことができるため、１Ｄ変換スキップを使用した変換は、ブロックの１つの次元で実行される。１Ｄ変換は、ブロックの１つの次元のみに適用される変換を指すことができ、変換は１Ｄ変換スキップを含む。１Ｄ変換は、１Ｄ水平変換又は１Ｄ垂直変換を指すことができる。１Ｄ水平変換は、ブロックの水平次元のみに適用される変換を指すことができ、変換は垂直次元での１Ｄ変換スキップを含む。１Ｄ垂直変換は、ブロックの垂直次元のみに適用される変換を指すことができ、変換は水平次元での１Ｄ変換スキップを含む。

２Ｄ変換スキップは、２つの次元（例えば、水平次元及び垂直次元）での変換スキップを指すことができるため、ブロックには変換がなく、変換行列は、単位行列である。一例では、２Ｄ変換スキップを使用するブロックの場合、１つの量子化ステップ（例えば、Ｑｓｔｅｐ）のみは、ブロックに使用される。変換スキップがない場合、ブロックにおける２つの次元で変換を実行することができる。

図１５を参照し、一例では、ＴＢ（１５０１）は、変換スキップなしで２Ｄ変換を使用して変換される。これにより、第１の変換係数ｔ１１は、ＤＣ変換係数であるため、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）で量子化されるか又は逆量子化され、ＴＢ（１５０１）における残りの変換係数又はＡＣ変換係数は、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）で量子化されるか又は逆量子化される。一例では、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）がＡＣステップ（Ｑｓｔｅｐ_ＡＣ）より小さいため、ＤＣ係数は、ＡＣ変換係数より正確に量子化及び／又は逆量子化される。

本開示の態様によれば、上記のように、２Ｄ変換スキップを使用するか又は変換スキップを使用せずに変換されたブロックのための量子化プロセス及び／又は逆量子化プロセスと比較して、異なる量子化プロセス及び／又は逆量子化プロセスは、１Ｄ変換スキップで変換されたブロック（例えば、ＴＢ、ＣＢ、ＰＢ、輝度ブロック、彩度ブロック、輝度ＴＢ、彩度ＴＢなど）に使用することができる。図１５を再び参照し、一例では、ＴＢ（１５０１）は、１Ｄ変換スキップで変換される。例えば、ＴＢ（１５０１）は、垂直次元又は水平次元での１Ｄ変換スキップで変換される。これにより、第１の変換係数（例えば、ｔ１１）に加えて、第１の列（１５２１）又は第１の行（１５１１）における残りの変換係数は、ＤＣ変換係数であり得る。一般に、ＤＣ変換係数は、ＡＣ変換係数より重要である可能性があるため、（例えば、より小さな量子化ステップを使用して）より正確に量子化するか又は逆量子化することができる。したがって、第１の変換係数（例えば、ｔ１１）だけをＤＣステップ（Ｑｓｔｅｐ_ＤＣ）で量子化するか又は逆量子化する代わりに、第１の列（１５２１）又は第１の行（１５１１）におけるＤＣ変換係数を同じＤＣステップ（Ｑｓｔｅｐ_ＤＣ）で量子化及び／又は逆量子化することができる。

本開示の態様によれば、ブロック（例えば、ＴＢ）のコーディング情報は、コーディングされたビデオビットストリームからデコードすることができる。一例では、ブロックは、輝度ブロックである。一例では、ブロックは、彩度ブロックである。コーディング情報は、ブロックの一方向（スキップ方向とも呼ばれる）での変換スキップ（１Ｄ変換スキップ）を示すことができる。ブロックにおける変換係数は、複数の量子化ステップに基づいて逆量子化することができる。一例では、複数の量子化ステップは、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）及びＡＣステップ（Ｑｓｔｅｐ_ＡＣ）などの２つの量子化ステップを含む。しかしながら、他の例では３つ以上の量子化ステップを使用することができる。ブロックにおける第１の変換係数は、複数の量子化ステップのうちの最小のものに基づいて逆量子化することができる。ブロックにおける第１の変換係数は、ＤＣ空間周波数を有するブロックにおける第１の行及び第１の列のうちの１つの変換係数を含むことができる。第１の行及び第１の列のうちの１つは、変換スキップの一方向に沿うことができる。さらに、ブロックにおける逆量子化された変換係数に対して逆変換を実行することができる。

一方向は、水平方向であっても垂直方向であってもよい。一方向が水平方向である場合、ブロックにおける第１の変換係数は、ＤＣ空間周波数を有するブロックにおける第１の行の変換係数を含み、ここで、第１の行の変換係数がＤＣ変換係数である。

一方向が垂直方向である場合、ブロックにおける第１の変換係数は、ＤＣ空間周波数を有するブロックにおける第１の列の変換係数を含み、ここで、第１の列の変換係数がＤＣ変換係数である。

一例では、複数の量子化ステップは、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）及びＡＣステップ（Ｑｓｔｅｐ_ＡＣ）を含み、複数の量子化ステップのうちの最小のものは、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）である。

一例では、ブロックの高さ（又はブロック高さ）と幅（又はブロック幅）は、それぞれ２^Ｎと２^Ｍサンプルであり、Ｎ及びＭは１より大きい整数であり得る。

一実施形態では、一方向は、水平方向である。ブロックの変換タイプは、１Ｄ垂直変換である。第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の行である。ブロックにおける第１の行の変換係数は、複数の量子化ステップのうちの最小のもの（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））に基づいて逆量子化することができる。ブロックにおける残りの行の変換係数は、複数の量子化ステップの別の１つ（例えば、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ））に基づいて逆量子化することができる。

本開示の態様によれば、ブロックの変換タイプが、Ｖ＿ＬＧＴ、Ｖ＿ＤＣＴ、Ｖ＿ＡＤＳＴ、Ｖ＿ＦＬＩＰＡＤＳＴなどの１Ｄ垂直変換である場合、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、ブロックにおける第１の行の変換係数（又はＤＣ変換係数）を量子化するか又は逆量子化するために適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ブロックにおける残りの行の変換係数（又はＡＣ変換係数）を量子化するか又は逆量子化するために適用することができる。図１５を参照し、ＴＢ（１５０１）は、１Ｄ垂直変換によって得られる。したがって、第１の行（１５１１）の変換係数ｔ１１～ｔ１４は、ＤＣ変換係数であり、残りの行（１５１２）～（１５１４）の変換係数は、ＡＣ変換係数である。これにより、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、ＴＢ（１５０１）における第１の行（１５１１）の変換係数ｔ１１～ｔ１４に適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ＴＢ（１５０１）における残りの行（１５１２）～（１５１４）の変換係数ｔ２１～ｔ２４、ｔ３１～ｔ３４及びｔ４１～ｔ４４に適用することができる。

一実施形態では、一方向は、水平方向である。第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の行である。ブロックの変換タイプは、１Ｄ垂直変換である。第１の行と第１の行に隣接するブロックにおける１つ以上の追加行との変換係数は、複数の量子化ステップのうちの最小のもの（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））に基づいて逆量子化することができる。ブロックにおける第１の変換係数は、ブロックにおける１つ以上の追加行の変換係数をさらに含むことができる。ブロックにおける残りの行の変換係数は、複数の量子化ステップの別の１つ（例えば、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ））に基づいて逆量子化することができる。

一実施形態では、ブロックの変換タイプは、Ｖ＿ＬＧＴ、Ｖ＿ＤＣＴ、Ｖ＿ＡＤＳＴ、Ｖ＿ＦＬＩＰＡＤＳＴなどの１Ｄ垂直変換である。ブロックの第１の行のＤＣ変換係数に加えて、第１の行に隣接する１つ以上の行のＡＣ変換係数も、重要であり、かつブロックにおける残りの行の残りのＡＣ変換係数より小さい量子化ステップで量子化及び／又は逆量子化される。これにより、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、ブロックにおける第１の行と第１の行に隣接する１つ以上の行との変換係数に適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ブロックにおける残りの行の残りのＡＣ変換係数に適用することができる。図１５を参照し、ＴＢ（１５０１）は、１Ｄ垂直変換によって得られる。したがって、第１の行（１５１１）の変換係数ｔ１１～ｔ１４は、ＤＣ変換係数であり、残りの行（１５１２）～（１５１４）の変換係数は、ＡＣ変換係数である。一例では、第１の行に隣接する１つ以上の行は、行（１５１２）を含む。これにより、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、第１の行（１５１１）の変換係数ｔ１１～ｔ１４と行（１５１２）の変換係数ｔ２１～ｔ２４とに適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ＴＢ（１５０１）における残りの行（１５１３）～（１５１４）の残りのＡＣ変換係数ｔ３１～ｔ３４及びｔ４１～ｔ４４に適用することができる。

一実施形態では、一方向は、垂直方向である。ブロックの変換タイプは、１Ｄ水平変換である。第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の列である。ブロックにおける第１の列の変換係数は、複数の量子化ステップのうちの最小のもの（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））に基づいて逆量子化することができる。ブロックにおける残りの列の変換係数は、複数の量子化ステップの別の１つ（例えば、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ））に基づいて逆量子化することができる。

本開示の態様によれば、ブロックの変換タイプがＨ＿ＬＧＴ、Ｈ＿ＤＣＴ、Ｈ＿ＡＤＳＴ、Ｈ＿ＦＬＩＰＡＤＳＴなどの１Ｄ水平変換である場合、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、ブロックにおける第１の列の変換係数（又はＤＣ変換係数）に適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）、ブロックにおける残りの列の変換係数（又はＡＣ変換係数）に適用することができる。図１５を参照し、ＴＢ（１５０１）は、１Ｄ水平変換によって得られる。したがって、第１の列（１５２１）の変換係数ｔ１１、ｔ２１、ｔ３１及びｔ４１は、ＤＣ変換係数であり、残りの列（１５２２）～（１５２４）の変換係数は、ＡＣ変換係数である。これにより、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、ＴＢ（１５０１）における第１の列（１５２１）の変換係数ｔ１１、ｔ２１、ｔ３１及びｔ４１に適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ＴＢ（１５０１）における残りの列（１５２２）～（１５２４）の変換係数ｔ１２～ｔ１４、ｔ２２～ｔ２４、ｔ３２～ｔ３４及びｔ４２～ｔ４４に適用することができる。

一実施形態では、一方向は、垂直方向である。第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の列である。ブロックの変換タイプは、１Ｄ水平変換である。ブロックにおける、第１の列と第１の列に隣接する１つ以上の追加列との変換係数は、複数の量子化ステップのうちの最小のもの（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））に基づいて逆量子化することができる。ブロックにおける第１の変換係数は、ブロックにおける１つ以上の追加列の変換係数をさらに含むことができる。ブロックにおける残りの列の変換係数は、複数の量子化ステップの別の１つ（例えば、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ））に基づいて逆量子化することができる。

一実施形態では、ブロックの変換タイプは、Ｈ＿ＬＧＴ、Ｈ＿ＤＣＴ、Ｈ＿ＡＤＳＴ、Ｈ＿ＦＬＩＰＡＤＳＴなどの１Ｄ水平変換である。ブロックの第１の列のＤＣ変換係数に加えて、第１の列に隣接する１つ以上の列のＡＣ変換係数も、重要であり、かつブロックにおける残りの列の残りのＡＣ変換係数より小さい量子化ステップで量子化及び／又は逆量子化される。これにより、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、ブロックにおける第１の列と第１の列に隣接する１つ以上の列の変換係数に適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ブロックにおける残りの列の残りのＡＣ変換係数に適用することができる。図１５を参照し、ＴＢ（１５０１）は、１Ｄ垂直変換によって得られる。したがって、第１の列（１５２１）の変換係数ｔ１１、ｔ２１、ｔ３１及びｔ４１は、ＤＣ変換係数であり、残りの列（１５２２）～（１５２４）の変換係数は、ＡＣ変換係数である。一例では、第１の列に隣接する１つ以上の列は、列（１５２２）を含む。これにより、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ）は、第１の列（１５２１）の変換係数ｔ１１、ｔ２１、ｔ３１及びｔ４１、並びに列（１５２２）の変換係数ｔ１２、ｔ２２、ｔ３２及びｔ４２に適用することができる。ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、ＴＢ（１５０１）における残りの列（１５２３）～（１５２４）の残りのＡＣ変換係数ｔ１３、ｔ１４、ｔ２３、ｔ２４、ｔ３３、ｔ３４、ｔ４３及びｔ４４に適用することができる。

本開示の態様によれば、第１の変換係数を複数の量子化ステップのうちの最小のものに基づいて逆量子化するかどうかを示すフラグ（又は制御フラグ）などのシグナリング情報をコーディング情報からデコードすることができる。フラグが、第１の変換係数を複数の量子化ステップのうちの最小のものに基づいて逆量子化すべきであることを示す場合、複数の量子化ステップのうちの最小のものに基づいて第１の変換係数を逆量子化することができる。一例では、ブロックにおける残りの変換係数は、複数の量子化ステップの別のものに基づいて逆量子化される。

フラグが、第１の変換係数を複数の量子化ステップのうちの最小のものに基づいて逆量子化すべきでないことを示す場合、ブロックにおける第１の変換係数のうちの１つ（例えば、ブロックにおける左上の変換係数）は、複数の量子化ステップのうちの最小のものに基づいて逆量子化することができ、ブロックにおける残りの変換係数は、複数の量子化ステップの別のものに基づいて逆量子化することができる。

フラグは、ブロック（例えば、ＴＢ）、ブロック（例えば、ＴＢ）を含む複数のブロック、コーディングツリーブロック（ＣＴＢ）及びタイルのうちの１つなど、異なるレベルに関連付けることができる。一例では、フラグは、ブロックレベルにある。一例では、フラグは、ブロック、ブロックを含む複数のブロック、ＣＴＢ、タイルなどに対してシグナリングされる。

フラグは、ビデオパラメータセット（ＶＰＳ）、シーケンスパラメータセット（ＳＰＳ）、適応パラメータセット（ＡＰＳ）、ピクチャパラメータセット（ＰＰＳ）、スライスヘッダなどの高レベルの構文で示すことができる（例えば、シグナリングすることができる）。

本開示の態様によれば、フラグ（又は制御フラグ）を使用して、ブロック（例えば、ＴＢ（１５０１））における少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化するために単一の量子化ステップ（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））が適用されるかどうかを示すことができる。一例では、フラグは、ブロックにおける少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化する際の単一の量子化ステップの適用を制御する（例えば、有効にするか又は無効にする）ために使用される。フラグは、ブロックレベル（例えば、ＴＢレベル、ＰＢレベル又はＣＴＢレベル）、タイルレベルなど、任意の適切なレベルに関連付けることができる。

一実施形態では、フラグは、ブロックの変換タイプが１Ｄ水平変換又は１Ｄ垂直変換などの１Ｄ変換である場合のみに書き込まれ、読み取られる。一実施形態では、フラグは、変換タイプが少なくとも１つの事前定義された変換タイプのうちの１つである場合のみに書き込まれ、読み取られる。一例では、フラグは、ブロックの変換タイプがＶ＿ＤＣＴ、Ｈ＿ＤＣＴ、Ｖ＿ＡＤＳＴ、Ｈ＿ＡＤＳＴ、Ｖ＿ＦＬＩＰＡＤＳＴ及びＨ＿ＦＬＩＰＡＤＳＴのうちの１つである場合のみに書き込まれ、読み取られる。

一例では、フラグがオフの場合、単一の量子化ステップ（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））は、ブロックにおける少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化するために適用される。

フラグがオンの場合、単一の量子化ステップ（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））は、ブロックにおける少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化するために適用されない。代わりに、量子化ステップ（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））は、ブロックにおける単一の変換係数（例えば、第１の変換係数）に適用され、別の量子化ステップ（例えば、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ））は、ブロックにおける残りの変換係数に適用される。例えば、第１の行（例えば、行（１５１１））の変換係数ｔ１１～ｔ１４は、ＤＣ変換係数である。フラグがオンの場合、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））は、行（１５１１）のｔ１１に適用され、ＡＣステップ（Ｑｓｔｅｐ_ＡＣ）は、行（１５１１）の変換係数ｔ１２～ｔ１４に適用される。さらに、ＡＣステップは、行（１５１２）～（１５１４）の変換係数ｔ２１～ｔ２４、ｔ３１～ｔ３４及びｔ４１～ｔ４４にそれぞれ適用される。

本開示の態様によれば、単一の量子化ステップ（例えば、ＤＣステップ（Ｑｓｔｅｐ_ＤＣ））を適用して、ブロック（例えば、ＴＢ（１５０１））における少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化することができ、ブロックのブロック幅とブロック高さがサイズ閾値（例えば、２）を超える。一例では、ブロック幅及び／又はブロック高さがサイズ閾値以下である場合、ブロックにおける少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化する際の単一の量子化ステップの適用は無効になる。

本開示の態様によれば、ブロックのブロック幅とブロック高さがそれぞれ２^Ｎと２^Ｍサンプルである場合、ブロックにおける少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化する際の単一の量子化ステップの適用が有効になる。一例では、ブロック幅は、４、８、１６、３２、６４及び１２８サイズのうちの１つであるが、これらに限定されない。ブロック高さは、４、８、１６、３２、６４及び１２８サイズのうちの１つであるが、これらに限定されない。

本開示の態様によれば、ブロックにおける少なくとも第１の行又は少なくとも第１の列の複数の変換係数を量子化及び／又は逆量子化する際の単一の量子化ステップの適用は、高レベルの構文フラグで示し、例えば、高レベルのパラメータセット（例えば、ＶＰＳ、ＳＰＳ、ＡＰＳ及びＰＰＳ）又は高レベルのヘッダ（例えば、スライスヘッダ）でシグナリングすることができる。

本開示の態様によれば、量子化行列（ＱＭａｔｒｉｘ）を使用する適応量子化は、１Ｄ変換スキップを使用した変換を使用して得られたブロックに適用することができる。量子化行列（ＱＭａｔｒｉｘ）は、例えば、追加のオプション（例えば、１つ以上の行列）を追加することによって、一方向での変換スキップを使用したブロックをサポートするように拡張することができる。１Ｄ変換スキップを使用した変換は、１Ｄ変換（例えば、１Ｄ垂直変換、１Ｄ水平変換）であり得る。量子化行列（ＱＭａｔｒｉｘ）のスケール因子（又は要素）は、式（３）で記述されるように、ブロックの量子化及び／又は逆量子化のための量子化ステップを決定するために使用することができる。一実施形態では、量子化行列（ＱＭａｔｒｉｘ）を使用する適応量子化は、４、８、１６、３２、６４及び１２８を含むがこれらに限定されないブロック幅及びブロック高さを有するブロックをサポートすることができる。ブロックに適用すべき量子化行列（ＱＭａｔｒｉｘ）を示すインデックスは、符号なしの５ビット整数としてシグナリングすることができる。

一実施形態では、量子化行列（ＱＭａｔｒｉｘ）の要素（又はスケール因子）は、（ｉ）２Ｄ変換スキップを含む変換（ＩＤＴＸ）又は（ｉｉ）変換スキップなしの２Ｄ変換に使用される量子化行列の１つ以上の要素に基づくことができる。例えば、４ｘ４輝度ブロックの変換スキップなしの２Ｄ変換に使用される第１の量子化行列（例えば、第１のＱＭａｔｒｉｘ）は、｛３２，４３，７３，９７，４３，６７，９４，１１０，７３，９４，１３７，１５０，９７，１１０，１５０，２００｝である。第２の量子化行列（例えば、第２のＱＭａｔｒｉｘ）における要素は、第１の量子化行列（例えば、第１のＱＭａｔｒｉｘ）からのものであり得、第２のＱＭａｔｒｉｘは、１Ｄ垂直変換（例えば、Ｖ＿ＤＣＴ）を使用したブロック（例えば、輝度ブロック）をサポートすることができる。一例では、第２のＱＭａｔｒｉｘの第１の行の要素は、３２を使用でき、第２のＱＭａｔｒｉｘの第２の行の要素は、４３などを使用でき、第２のＱＭａｔｒｉｘは、｛３２，３２，３２，３２、４３，４３，４３，４３、６７，６７，６７，６７、７３，７３，７３，７３｝である。

一実施形態では、変換は、Ｖ＿ＬＧＴ、Ｖ＿ＤＣＴ、Ｖ＿ＡＤＳＴ又はＶ＿ＦＬＩＰＡＤＳＴなどの１Ｄ垂直変換であり、量子化行列（ＱＭａｔｒｉｘ）は、１Ｄ垂直変換を使用したブロックをサポートするために行方向のフラット行列で拡張することができる。量子化行列（ＱＭａｔｒｉｘ）は、各行の要素（又はスケール因子）が同一である行方向のフラット行列であり得る。図１５を再び参照し、量子化行列（ＱＭａｔｒｉｘ）（１５００）が行方向のフラット行列である場合、スケール因子ｃ１１～ｃ１４は、同一であり、スケール因子ｃ２１～ｃ２４は、同一であり、スケール因子ｃ３１～ｃ３４は、同一であり、スケール因子ｃ４１～ｃ４４は、同一である。一実施形態では、量子化行列（ＱＭａｔｒｉｘ）は、（ｉ）２Ｄ変換スキップを含む変換（ＩＤＴＸ）又は（ｉｉ）変換スキップなしの２Ｄ変換に使用される量子化行列の一部（事前定義された行など）から選択することができる。

一実施形態では、変換は、Ｈ＿ＬＧＴ、Ｈ＿ＤＣＴ、Ｈ＿ＡＤＳＴ又はＨ＿ＦＬＩＰＡＤＳＴなどの１Ｄ水平変換であり、量子化行列（ＱＭａｔｒｉｘ）は、１Ｄ水平変換を使用したブロックをサポートするために列方向のフラット行列で拡張することができる。量子化行列（ＱＭａｔｒｉｘ）は、各列の要素（又はスケール因子）が同一である列方向のフラット行列であり得る。図１５を再び参照し、量子化行列（ＱＭａｔｒｉｘ）（１５００）が列方向のフラット行列である場合、スケール因子ｃ１１、ｃ２１、ｃ３１及びｃ４１は、同一であり、スケール因子ｃ１２、ｃ２２、ｃ３２及びｃ４２は、同一であり、スケール因子ｃ１３、ｃ２３、ｃ３３及びｃ４３は、同一であり、スケール因子ｃ１４、ｃ２４、ｃ３４及びｃ４４は、同一である。一実施形態では、量子化行列（ＱＭａｔｒｉｘ）は、（ｉ）２Ｄ変換スキップを含む変換（ＩＤＴＸ）又は（ｉｉ）変換スキップなしの２Ｄ変換に使用される量子化行列の一部（事前定義された列など）から選択することができる。

本開示における実施形態は、任意の順序で組み合わされてもよい。一実施形態では、ブロックの一方向への変換スキップ（１Ｄ変換スキップ）を示すことに加えて、コーディング情報は、量子化行列（ＱＭａｔｒｉｘ）が有効であることを示す。量子化行列は、ブロックにおける各変換係数に対応するそれぞれの要素を含むことができる。一方向に沿った量子化行列の各行又は列の要素は、同じ値を有することができる。複数の量子化ステップは、例えば、式（３）によって記述されるように、初期量子化ステップ及び量子化行列に基づいて取得することができる。一例では、初期量子化ステップは、初期ＤＣステップ及び初期ＡＣステップを含む。初期ＤＣステップは、初期ＡＣステップより小さくすることができる。

一例では、量子化行列と、量子化及び／又は逆量子化すべきブロックは、同じ次元（同じ幅及び同じ高さなど）を有する。

量子化行列は、行方向のフラット行列であっても列方向のフラット行列であってもよい。一方向が水平方向である場合、量子化行列は、行方向のフラット行列であり、量子化行列の同じ行の要素又はスケール因子が同一であるため、同一値（行値とも呼ばれる）を有する。複数の量子化ステップは、ブロックにおける変換係数の行に対応する初期量子化ステップと、行方向のフラット行列における対応する行値とに基づいて取得することができる。

図１５を参照し、行方向のフラット行列は、量子化行列（１５３０）である。量子化行列（１５３０）は、それぞれ行値ａ～ｄを有する行（１５３１）～（１５３４）を含む。量子化行列（１５３０）の幅及び高さなどの次元は、ＴＢ（１５０１）の幅及び高さなどの次元と同一であり得る。

一方向が垂直方向である場合、量子化行列は、列方向のフラット行列であり、量子化行列の同じ列の要素又はスケール因子が同一であるため、同一値（列値とも呼ばれる）を有する。複数の量子化ステップは、ブロックにおける変換係数の列に対応する初期量子化ステップと、列方向のフラット行列における対応する列値とに基づいて取得することができる。

図１５を参照し、列方向のフラット行列は、量子化行列（１５４０）である。量子化行列（１５４０）は、それぞれ列値ｅ～ｈを有する列（１５４１）～（１５４４）を含む。量子化行列（１５４０）の幅及び高さなどの次元は、ＴＢ（１５０１）の幅及び高さなどの次元と同一であり得る。

一実施形態では、第１の変換係数は、初期量子化ステップのうちの１つに対応する。ブロックにおける残りの変換係数は、初期量子化ステップの別の１つに対応する。ブロックにおける残りの変換係数は、ＡＣ空間周波数を有するブロックにおける（ｉ）残りの行と、（ｉｉ）残りの列とのうちの１つに対応する。ブロックにおける（ｉ）残りの行と、（ｉｉ）残りの列とのうちの１つは、一方向に沿うことができる。複数の量子化ステップのうちの最小のものは、初期量子化ステップのうちの１つと、量子化行列の第１の行及び第１の列のうちの１つの値とに基づいて取得することができる。量子化行列の第１の行及び第１の列のうちの１つは、一方向に沿うことができる。複数の量子化ステップの残りのものは、初期量子化ステップのもう１つと量子化行列の残りの行及び残りの列のうちの１つのそれぞれの値とに基づいて、ブロックにおける残りの行及び残りの列のうちの１つに対して取得することができる。量子化行列の残りの行及び残りの列のうちの１つは、一方向に沿うことができる。

一例では、第１の変換係数は、ブロック（例えば、ＴＢ（１５０１））の第１の行（例えば、行（１５１１））の変換係数（例えば、ｔ１１～ｔ１４）を含む。第１の変換係数（例えば、ｔ１１～ｔ１４）は、初期量子化ステップのうちの１つ（例えば、初期ＤＣステップ）に対応し、ブロックにおける残りの変換係数は、ＡＣ空間周波数を有するブロックにおける残りの行（例えば、行（１５１２）～（１５１４））の変換係数に対応する。ブロックにおける残りの変換係数は、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）に対応する。

複数の量子化ステップは、初期量子化ステップ及び量子化行列（１５３０）に基づいて取得することができる。第１の行（１５１１）についての複数の量子化ステップのうちの最小のもの（例えば、最終ＤＣステップ）は、初期ＤＣステップと、量子化行列の第１の行の値（例えば、量子化行列（１５３０）の行値ａ）とに基づいて取得することができる。行（１５１２）についての最終ＡＣステップは、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）及び行値ｂに基づいて取得することができる。行（１５１３）についての最終ＡＣステップは、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）及び行値ｃに基づいて取得することができる。行（１５１４）についての最終ＡＣステップは、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）及び行値ｄに基づいて取得することができる。残りの行（１５１２）～（１５１４）についての複数の量子化ステップの残りのものは、それぞれ、行（１５１２）～（１５１４）についての最終ＡＣステップを含む。ここで見られるように、一例では、複数の量子化ステップは、第１の行（１５１１）についての最終ＤＣステップ及び行（１５１２）～（１５１４）についての最終ＡＣステップを含む４つの量子化ステップなど、３つ以上の量子化ステップを含む。

一例では、第１の変換係数は、ブロック（例えば、ＴＢ（１５０１））の第１の列（例えば、列（１５２１））の変換係数（例えば、ｔ１１、ｔ２１、ｔ３１及びｔ４１）を含む。第１の変換係数（例えば、ｔ１１、ｔ２１、ｔ３１及びｔ４１）は、初期量子化ステップのうちの１つ（例えば、初期ＤＣステップ）に対応し、ブロックにおける残りの変換係数は、ＡＣ空間周波数を有するブロックにおける残りの列（例えば、列（１５２２）～（１５２４））の変換係数に対応する。ブロックにおける残りの変換係数は、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）に対応する。

複数の量子化ステップは、初期量子化ステップ及び量子化行列（１５４０）に基づいて取得することができる。第１の列（１５２１）についての複数の量子化ステップのうちの最小のもの（例えば、最終ＤＣステップ）は、初期ＤＣステップと、量子化行列の第１の列の値（例えば、量子化行列（１５４０）の列値ｅ）に基づいて取得することができる。列（１５２２）についての最終ＡＣステップは、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）及び列値ｆに基づいて取得することができる。列（１５２３）についての最終ＡＣステップは、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）及び列値ｇに基づいて取得することができる。列（１５２４）についての最終ＡＣステップは、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）及び列値ｈに基づいて取得することができる。残りの列（１５２２）～（１５２４）についての複数の量子化ステップの残りのものは、それぞれ、列（１５２２）～（１５２４）についての最終ＡＣステップを含む。

一実施形態では、第１の変換係数は、（ｉ）第１の行に隣接するブロックにおける１つ以上の行の変換係数と、（ｉｉ）第１の列に隣接するブロックにおける１つ以上の列の変換係数とのうちの１つをさらに含む。ブロックにおける（ｉ）１つ以上の行と（ｉｉ）１つ以上の列とのうちの１つは、一方向に沿うことができる。第１の変換係数は、初期量子化ステップのうちの１つに対応し、ブロックにおける残りの変換係数は、初期量子化ステップの別の１つに対応する。複数の量子化ステップのうちの最小のものは、初期量子化ステップのうちの１つと、量子化行列の第１の行及び第１の列のうちの１つの値とに基づいて取得することができる。量子化行列の第１の行及び第１の列のうちの１つは、一方向に沿うことができる。

図１５を再び参照し、一例では、一方向は、水平方向である。ブロックにおける（ｉ）１つ以上の行と（ｉｉ）１つ以上の列とのうちの１つは、水平方向に沿うため、第１の行（例えば、行（１５１１））に隣接するブロックにおける１つ以上の行（例えば、行（１５１２））の変換係数を含む。第１の変換係数は、第１の行（例えば、行（１５１１））に隣接するブロックにおける１つ以上の行（例えば、行（１５１２））の変換係数をさらに含み、ブロックにおける残りの変換係数は、ブロックにおける残りの行（例えば、行（１５１３）～（１５１４））の変換係数に対応する。第１の変換係数（例えば、行（１５１１）のｔ１１～ｔ１４及び行（１５１２）のｔ２１～ｔ２４）は、初期量子化ステップのうちの１つ（例えば、初期ＤＣステップ）に対応し、ブロックにおける残りの変換係数（例えば、行（１５１３）のｔ３１～ｔ３４及び行（１５１４）のｔ４１～ｔ４４）は、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）に対応する。複数の量子化ステップは、初期量子化ステップ及び量子化行列（１５３０）に基づいて取得することができる。複数の量子化ステップは、第１の行（１５１１）についての最終ステップ、行（１５１２）についての最終ステップ、行（１５１３）についての最終ステップ、及び行（１５１４）についての最終ステップを含むことができる。第１の行（１５１１）についての最終ステップは、初期ＤＣステップ及び行値ａに基づいて取得することができる。行（１５１２）についての最終ステップは、初期ＤＣステップ及び行値ｂに基づいて取得することができる。行（１５１３）についての最終ステップは、初期ＡＣステップ及び行値ｃに基づいて取得することができる。行（１５１４）についての最終ステップは、初期ＡＣステップ及び行値ｄに基づいて取得することができる。複数の量子化ステップのうちの最小のものは、第１の行（１５１１）についての最終ステップである。残りの行（１５１２）～（１５１４）についての複数の量子化ステップの残りのものは、それぞれ、行（１５１２）～（１５１４）についての最終ステップを含む。

図１５を再び参照し、一例では、一方向は、垂直方向である。ブロックにおける（ｉ）１つ以上の行と（ｉｉ）１つ以上の列とのうちの１つは、垂直方向に沿うため、第１の列（例えば、列（１５２１））に隣接するブロックにおける１つ以上の列（例えば、列（１５２２））の変換係数を含む。第１の変換係数は、第１の列（例えば、列（１５２１））に隣接するブロックにおける１つ以上の列（例えば、列（１５２２））の変換係数をさらに含み、ブロックにおける残りの変換係数は、ブロックにおける残りの列（例えば、列（１５２３）～（１５２４））の変換係数に対応する。第１の変換係数（例えば、列（１５２１）のｔ１１、ｔ２１、ｔ３１及びｔ４１、並びに列（１５２２）のｔ１２、ｔ２２、ｔ３２及びｔ４２）は、初期量子化ステップのうちの１つ（例えば、初期ＤＣステップ）に対応し、ブロックにおける残りの変換係数（例えば、列（１５２３）のｔ１３、ｔ２３、ｔ３３及びｔ４３、並びに列（１５２４）のｔ１４、ｔ２４、ｔ３４及びｔ４４）は、初期量子化ステップのもう１つ（例えば、初期ＡＣステップ）に対応する。複数の量子化ステップは、初期量子化ステップ及び量子化行列（１５４０）に基づいて取得することができる。複数の量子化ステップは、第１の列（１５２１）についての最終ステップ、列（１５２２）についての最終ステップ、列（１５２３）についての最終ステップ、及び列（１５２４）についての最終ステップを含むことができる。第１の列（１５２１）についての最終ステップは、初期ＤＣステップ及び列値ｅに基づいて取得することができる。列（１５２２）についての最終ステップは、初期ＤＣステップ及び列値ｆに基づいて取得することができる。列（１５２３）についての最終ステップは、初期ＡＣステップ及び列値ｇに基づいて取得することができる。列（１５２４）についての最終ステップは、初期ＡＣステップ及び列値ｈに基づいて取得することができる。複数の量子化ステップのうちの最小のものは、第１の列（１５２１）についての最終ステップであり得る。残りの列（１５２２）～（１５２４）についての複数の量子化ステップの残りのものは、それぞれ、列（１５２２）～（１５２４）についての最終ステップを含む。

図１６は、本開示の一実施形態に係る、プロセス（１６００）を概説するフローチャートを示す。プロセス（１６００）は、ＴＢなどのブロックの再構築に使用することができる。本開示におけるブロックという用語は、ＴＢ、ＴＵなどを指してよい。様々な実施形態では、プロセス（１６００）は、端末装置（３１０）、（３２０）、（３３０）及び（３４０）の処理回路、ビデオエンコーダ（４０３）の機能を実行する処理回路、ビデオデコーダ（４１０）の機能を実行する処理回路、ビデオデコーダ（５１０）の機能を実行する処理回路、ビデオエンコーダ（６０３）の機能を実行する処理回路などの処理回路によって実行される。一部の実施形態では、プロセス（１６００）はソフトウェア命令で実施されるため、処理回路がソフトウェア命令を実行すると、処理回路はプロセス（１６００）を実行する。プロセスは（Ｓ１６０１）から開始し、（Ｓ１６１０）に進む。

（Ｓ１６１０）において、コーディングされたビデオビットストリームから、ブロック（例えば、ＴＢ）のコーディング情報をデコードすることができる。コーディング情報は、ＴＢの一方向での変換スキップを示す。一方向は、水平方向であっても垂直方向であってもよい。

（Ｓ１６２０）において、複数の量子化ステップに基づいて、ブロックにおける変換係数を逆量子化することができる。一例では、複数の量子化ステップは、ＤＣステップ（例えば、Ｑｓｔｅｐ_ＤＣ）及びＡＣステップ（例えば、Ｑｓｔｅｐ_ＡＣ）を含む。ブロックにおける第１の変換係数は、複数の量子化ステップのうちの最小のもの（例えば、Ｑｓｔｅｐ_ＤＣ）に基づいて逆量子化することができ、ブロックにおける第１の変換係数は、ＤＣ空間周波数を有するブロックにおける第１の行及び第１の列のうちの１つの変換係数を含むことができる。第１の行及び第１の列のうちの１つは、変換スキップの一方向に沿うことができる。

一例では、一方向は、水平方向であり、第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の行である。ブロックにおける第１の行の変換係数は、ＤＣ空間周波数を有するＤＣ変換係数を含む。ブロックにおける第１の行の変換係数は、複数の量子化ステップのうちの最小のもの（例えば、Ｑｓｔｅｐ_ＤＣ）に基づいて逆量子化することができ、ブロックにおける残りの行の変換係数は、複数の量子化ステップの別の１つ（例えば、Ｑｓｔｅｐ_ＡＣ）に基づいて逆量子化することができる。

一例では、一方向は、水平方向であり、第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の行である。ブロックにおける第１の変換係数は、第１の行に隣接するブロックにおける１つ以上の追加行の変換係数をさらに含むことができる。ブロックにおける第１の行と１つ以上の追加行との変換係数は、複数の量子化ステップのうちの最小のもの（例えば、Ｑｓｔｅｐ_ＤＣ）に基づいて逆量子化することができる。ブロックにおける残りの行の変換係数は、複数の量子化ステップの別の１つ（例えば、Ｑｓｔｅｐ_ＡＣ）に基づいて逆量子化することができる。

一例では、一方向は、垂直方向であり、第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の列である。ブロックにおける第１の列の変換係数は、ＤＣ空間周波数を有するＤＣ変換係数を含む。ブロックにおける第１の列の変換係数は、複数の量子化ステップのうちの最小のもの（例えば、Ｑｓｔｅｐ_ＤＣ）に基づいて逆量子化することができ、ブロックにおける残りの列の変換係数は、複数の量子化ステップの別の１つ（例えば、Ｑｓｔｅｐ_ＡＣ）に基づいて逆量子化することができる。

一例では、一方向は、垂直方向であり、第１の行及び第１の列のうちの１つは、ブロックにおける変換係数の第１の列である。ブロックにおける第１の変換係数は、第１の列に隣接するブロックにおける１つ以上の追加列の変換係数をさらに含むことができる。ブロックにおける第１の列と１つ以上の追加列の変換係数は、複数の量子化ステップのうちの最小のもの（例えば、Ｑｓｔｅｐ_ＤＣ）に基づいて逆量子化することができる。ブロックにおける残りの列の変換係数は、複数の量子化ステップの別の１つ（例えば、（Ｑｓｔｅｐ_ＡＣ））に基づいて逆量子化することができる。

（Ｓ１６３０）において、ブロックにおける逆量子化された変換係数に対して逆変換を実行することができる。

プロセス（１６００）は、適切に適合させることができる。プロセス（１６００）のステップは、変更及び／又は省略することができる。追加ステップを追加できる。任意の適切な実装順序を使用できる。例えば、コーディング情報は、第１の変換係数を複数の量子化ステップのうちの最小のものに基づいて逆量子化すべきであるかどうかを示すフラグ又は他のシグナリング情報をさらに含むことができる。デコードされたフラグが、第１の変換係数を複数の量子化ステップのうちの最小のものに基づいて逆量子化すべきであることを示す場合、ＴＢにおける第１の変換係数は、複数の量子化ステップのうちの最小のものに基づいて逆量子化される。

一例では、コーディング情報は、量子化行列がいつ有効になるかをさらに示す。量子化行列は、ブロックにおける各変換係数に対応するそれぞれの要素を含む。一方向に沿った量子化行列の各行又は列の要素は、同じ値を有する。複数の量子化ステップは、初期量子化ステップ及び量子化行列に基づいて取得することができる。

本開示の実施形態は、別々に使用されるか、又は任意の順序で組み合わされてもよい。さらに、方法（又は実施形態）、エンコーダ及びデコーダのそれぞれは、処理回路（例えば、１つ以上のプロセッサ又は１つ以上の集積回路）によって実施することができる。一例では、１つ以上のプロセッサは、非一時的なコンピュータ読取可能媒体に記憶されるプログラムを実行する。

以上で説明された技法は、コンピュータ読取可能命令を使用するコンピュータソフトウェアとして実行され、１つ以上のコンピュータ読取可能媒体に物理的に記憶することができる。例えば、図１７は、開示する主題の特定の実施形態を実行することに適したコンピュータシステム（１７００）を示す。

コンピュータソフトウェアは、アセンブリ、コンパイル、リンク、又はそのようなメカニズムを施されて、１つ以上のコンピュータ中央処理装置（ＣＰＵ）、グラフィックスプロセッシングユニット（ＧＰＵ）などによって直接、又は解釈、マイクロコード実行などによって実行することができる命令を含むコードを作成する任意の適切な機械コード又はコンピュータ言語を用いてコーディングすることができる。

命令は、例えばパーソナルコンピュータ、タブレットコンピュータ、サーバ、スマートフォン、ゲームデバイス、モノのインターネット（ＩｏＴ）デバイスなどを含む、様々なタイプのコンピュータ又はその構成要素上で実行することができる。

コンピュータシステム（１７００）について、図１７に示される構成要素は、本質的に例示的なものであり、本開示の実施形態を実装するコンピュータソフトウェアの使用又は機能範囲に関する限定を示唆することを意図するものではない。構成要素の構成は、コンピュータシステム（１７００）の例示的な実施形態で示される構成要素のうちのいずれか１つ又は組み合わせに関する任意の依存性又は必要性を有するとして解釈されるべきではない。

コンピュータシステム（１７００）は、特定のヒューマンインタフェース入力デバイスを含んでもよい。このようなヒューマンインタフェース入力デバイスは、例えば触覚入力（キーストローク、スワイプ、データグローブの動きなど）、音声入力（音声、拍手など）、視覚入力（ジェスチャーなど）、嗅覚入力（図示せず）を通じて、１人以上の人間ユーザによる入力に応答することができる。ヒューマンインタフェースデバイスは、音声（スピーチ、音楽、環境音など）、画像（スキャンされた画像、静止画像カメラから取得した写真画像など）、ビデオ（２次元ビデオ、立体ビデオを含む３次元ビデオなど）などの、人間による意識的な入力に必ずしも直接的に関連しない特定の媒体を取り込むために使用することもできる。

入力ヒューマンインタフェースデバイスは、キーボード（１７０１）、マウス（１７０２）、トラックパッド（１７０３）、タッチスクリーン（１７１０）、データグローブ（図示せず）、ジョイスティック（１７０５）、マイクフォン（１７０６）、スキャナ（１７０７）及びカメラ（１７０８）（それぞれが１つのみ示されている）のうちの１つ以上を含み得る。

コンピュータシステム（１７００）はまた、特定のヒューマンインタフェース出力デバイスを含んでもよい。このようなヒューマンインタフェース出力デバイスは、例えば触覚出力、音、光、及び嗅覚／味覚を通じて、１人以上の人間ユーザの感覚を刺激することができる。このようなヒューマンインタフェース出力デバイスは、触覚出力デバイス（例えば、タッチスクリーン（１７１０）、データグローブ（図示せず）、又はジョイスティック（１７０５）による触覚フィードバックであるが、入力デバイスとして機能しない触覚フィードバックデバイスであってもよい）、オーディオ出力デバイス（スピーカ（１７０９）、ヘッドホン（図示せず）など）、視覚出力デバイス（それぞれがタッチスクリーン入力能力、触覚フィードバック能力の有無にかかわらず、一部が、ステレオグラフィック出力、仮想現実眼鏡（図示せず）、ホログラフィックディスプレ及びスモークタンク（図示せず）などの手段を介して、２次元の視覚出力又は３次元以上の出力を出力できる、ＣＲＴスクリーン、ＬＣＤスクリーン、プラズマスクリーン、ＯＬＥＤスクリーンを含むスクリーン（１７１０）など）、及びプリンタ（図示せず）を含み得る。

コンピュータシステム（１７００）はまた、ヒューマンアクセス可能な記憶装置と、それらに関連する媒体、例えば、ＣＤ／ＤＶＤを有するＣＤ／ＤＶＤ ＲＯＭ／ＲＷ（１７２０）若しくは同様な媒体（１７２１）、サムドライブ（１７２２）、及びリムーバブルハードドライブ若しくはソリッドステートドライブ（１７２３）を含む光媒体、テープやフロッピーディスク（図示せず）などのレガシー磁気媒体、セキュリティドングル（図示せず）などの専用ＲＯＭ／ＡＳＩＣ／ＰＬＤベースのデバイスなどとを含むことができる。

当業者はまた、ここに開示する主題に関連して使用される「コンピュータ読取可能媒体」という用語が、伝送媒体、搬送波、又は他の一時的な信号を含まないことを理解すべきである。

コンピュータシステム（１７００）は、１つ以上の通信ネットワーク（１７５５）へのインタフェース（１７５４）をさらに含むことができる。ネットワークは、例えば、無線、有線、光ネットワークであり得る。ネットワークはさらに、ローカル、ワイドエリア、メトロポリタン、車両用及び産業用、リアルタイム、遅延耐性ネットワークなどであり得る。ネットワークの例は、イーサネット及び無線ＬＡＮなどのローカルエリアネットワークと、ＧＳＭ、３Ｇ、４Ｇ、５Ｇ、ＬＴＥなどを含むセルラーネットワークと、ケーブルＴＶ、衛星ＴＶ及び地上波放送ＴＶを含むＴＶ有線又は無線ワイドエリアデジタルネットワークと、ＣＡＮＢｕｓなどを含む車両用及び産業用ネットワークと、を含む。特定のネットワークは、一般に、特定の汎用データポート又は周辺バス（１７４９）（例えば、コンピュータシステム（１７００）のＵＳＢポートなど）に接続された外部ネットワークインタフェースアダプターを必要とする。他のネットワークは一般に、以下で説明するようにシステムバスに接続することにより、コンピュータシステム（１７００）のコアに統合される（例えば、ＰＣコンピュータシステムへのイーサネットインタフェース又はスマートフォンコンピュータシステムへのセルラーネットワークインタフェース）。これらのネットワークのいずれかを使用して、コンピュータシステム（１７００）は、他のエンティティと通信することができる。このような通信は、例えば、ローカル又はワイドエリアデジタルネットワークを使用して、他のコンピュータシステムに対して、単方向の受信のみ（例えば、放送ＴＶ）、単方向の送信のみ（例えば、ＣＡＮｂｕｓから特定のＣＡＮｂｕｓデバイスへ）、又は双方向であってもよい。上記のように、特定のプロトコルとプロトコルスタックをこれらのネットワークとネットワークインタフェースの各々に使用することができる。

前述のヒューマンインタフェースデバイス、ヒューマンアクセス可能な記憶装置、及びネットワークインタフェースは、コンピュータシステム（１７００）のコア（１７４０）に接続することができる。

コア（１７４０）は、１つ以上の中央処理装置（ＣＰＵ）（１７４１）、グラフィックスプロセッシングユニット（ＧＰＵ）（１７４２）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）（１７４３）の形態での専用プログラマブル処理ユニット、特定のタスクのためのハードウェアアクセラレータ（１７４４）、グラフィックアダプタ（～～５０）などを含むことができる。これらのデバイスは、リードオンリメモリ（ＲＯＭ）（１７４５）、ランダムアクセスメモリ（１７４６）、及びユーザがアクセスできない内部ハードドライブ、ＳＳＤなどの内部大容量記憶装置（１７４７）に、システムバス（１７４８）を介して接続されてもよい。一部のコンピュータシステムでは、システムバス（１７４８）は、１つ以上の物理プラグの形態でアクセス可能であり、追加のＣＰＵ、ＧＰＵなどによる拡張を可能にする。周辺デバイスは、コアのシステムバス（１７４８）に直接的に接続されてもよく、周辺バス（１７４９）を介して接続されてもよい。一例では、すくりーん
（１７１０）をグラフィックアダプタ（１７５０）に接続することができる。周辺バスのアーキテクチャには、ＰＣＩ、ＵＳＢなどを含む。

ＣＰＵ（１７４１）、ＧＰＵ（１７４２）、ＦＰＧＡ（１７４３）及びアクセラレータ（１７４４）は、組み合わせて、前述のコンピュータコードを構成できる特定の命令を実行することができる。そのコンピュータコードは、ＲＯＭ（１７４５）又はＲＡＭ（１７４６）に記憶することができる。遷移的なデータは、ＲＡＭ（１７４６）に記憶することもでき、また恒久的なデータは、例えば内部大容量記憶装置（１７４７）に記憶することができる。ＣＰＵ（１７４１）、ＧＰＵ（１７４２）、大容量記憶装置（１７４７）、ＲＯＭ（１７４５）、ＲＡＭ（１７４６）などのうちの１つ以上と密接に関連付けることができるキャッシュメモリを使用して、任意のメモリデバイスに対する高速記憶及び検索を可能にすることができる。

コンピュータ読取可能媒体には、様々なコンピュータ実装動作を実行するためのコンピュータコードを有することができる。媒体及びコンピュータコードは、本開示の目的のために特別に設計及び構築されたものであってもよく、コンピュータソフトウェア分野の当業者によく知られている利用可能な種類のものであってもよい。

限定ではなく、あくまでも一例として、アーキテクチャ（１７００）、具体的にはコア（１７４０）を有するコンピュータシステムは、プロセッサ（ＣＰＵ、ＧＰＵ、ＦＰＧＡ、アクセラレータなどを含む）が１つ以上の有形のコンピュータ読取可能媒体に具体化されたソフトウェアを実行した結果として機能を提供することができる。このようなコンピュータ読取可能媒体は、コア内部の大容量記憶装置（１７４７）又はＲＯＭ（１７４５）などの、非一時的な性質のコア（１７４０）の特定の記憶装置以外に、以上に説明したようにユーザがアクセス可能な大容量記憶装置に関連付けられる媒体であってもよい。本開示の様々な実施形態を実装するソフトウェアは、そのようなデバイスに記憶でき、コア（１７４０）によって実行することができる。コンピュータ読取可能媒体は、特定の需要に応じて、１つ以上のメモリデバイス又はチップを含むことができる。ソフトウェアは、コア（１７４０）、具体的にはその中のプロセッサ（ＣＰＵ、ＧＰＵ、ＦＰＧＡなどを含む）に、ＲＡＭ（１７４６）に記憶されたデータ構造を定義すること、及びソフトウェアによって定義されたプロセスに従ってそのようなデータ構造を変更することを含む、本明細書に記載の特定のプロセス又は特定のプロセスの特定の部分を実行させることができる。加えて又は代替として、コンピュータシステムは、本明細書に記載の特定のプロセス又は特定のプロセスの特定の部分を実行するためにソフトウェアの代わりに又はソフトウェアと一緒に動作することができる回路（例えば、アクセラレータ（１７４４））に配線されるか又は他の方法で具体化されたロジックの結果として機能を提供することができる。ソフトウェアへの参照は、必要に応じて、ロジックを含むことができ、その逆も同様である。コンピュータ読取可能媒体への参照は、必要に応じて、実行のためのソフトウェアを記憶する回路（集積回路（ＩＣ）など）、実行のためのロジックを具現化する回路、又はその両方を含むことができる。本開示は、ハードウェアとソフトウェアの任意の適切な組み合わせを含む。
付録Ａ：頭字語
ＪＥＭ：ｊｏｉｎｔ ｅｘｐｌｏｒａｔｉｏｎ ｍｏｄｅｌ（共同探索モデル）
ＶＶＣ：ｖｅｒｓａｔｉｌｅ ｖｉｄｅｏ ｃｏｄｉｎｇ（多用途ビデオコーディング）
ＢＭＳ：ｂｅｎｃｈｍａｒｋ ｓｅｔ（ベンチマークセット）
ＭＶ：Ｍｏｔｉｏｎ Ｖｅｃｔｏｒ（動きベクトル）
ＨＥＶＣ：Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（高効率ビデオコーディング）
ＳＥＩ：Ｓｕｐｐｌｅｍｅｎｔａｒｙ Ｅｎｈａｎｃｅｍｅｎｔ Ｉｎｆｏｒｍａｔｉｏｎ（補助強化情報）
ＶＵＩ：Ｖｉｄｅｏ Ｕｓａｂｉｌｉｔｙ Ｉｎｆｏｒｍａｔｉｏｎ（ビデオユーザビリティ情報）
ＧＯＰ：Ｇｒｏｕｐｓ ｏｆ Ｐｉｃｔｕｒｅｓ（ピクチャ群）
ＴＵ：Ｔｒａｎｓｆｏｒｍ Ｕｎｉｔ（変換ユニット）
ＰＵ：Ｐｒｅｄｉｃｔｉｏｎ Ｕｎｉｔ（予測ユニット）
ＣＴＵ：Ｃｏｄｉｎｇ Ｔｒｅｅ Ｕｎｉｔ（コーディングツリーユニット）
ＣＴＢ：Ｃｏｄｉｎｇ Ｔｒｅｅ Ｂｌｏｃｋ（コーディングツリーブロック）
ＰＢ：Ｐｒｅｄｉｃｔｉｏｎ Ｂｌｏｃｋ（予測ブロック）
ＨＲＤ：Ｈｙｐｏｔｈｅｔｉｃａｌ Ｒｅｆｅｒｅｎｃｅ Ｄｅｃｏｄｅｒ（仮想リファレンスデコーダ）
ＳＮＲ：Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ（信号対雑音比）
ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（中央処理装置）
ＧＰＵ：Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（グラフィックス処理装置）
ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ（ブラウン管）
ＬＣＤ：Ｌｉｑｕｉｄ－Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ（液晶ディスプレイ）
ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ（有機発光ダイオード）
ＣＤ：Ｃｏｍｐａｃｔ Ｄｉｓｃ（コンパクトディスク）
ＤＶＤ：Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｃ（デジタルビデオディスク）
ＲＯＭ：Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ（リードオンリメモリ）
ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ランダムアクセスメモリ）
ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（特定用途向け集積回路）
ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ（プログラマブルロジックデバイス）
ＬＡＮ：Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ローカルエリアネットワーク）
ＧＳＭ：Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ（移動通信用グローバルシステム）
ＬＴＥ：Ｌｏｎｇ－Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ロングタームエボリューション）
ＣＡＮＢｕｓ：Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ Ｂｕｓ（コントローラエリアネットワークバス）
ＵＳＢ：Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ（ユニバーサルシリアルバス）
ＰＣＩ：Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（周辺構成要素相互接続）
ＦＰＧＡ：Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙｓ（フィールド・プログラマブル・ゲート・アレイ）
ＳＳＤ：Ｓｏｌｉｄ－ｓｔａｔｅ Ｄｒｉｖｅ（ソリッドステートドライブ）
ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（集積回路）
ＣＵ：Ｃｏｄｉｎｇ Ｕｎｉｔ（コーディングユニット）

本開示は一部の例示的な実施形態を説明してきたが、本開示の範囲内に含まれる変更、置換、及び様々な代替の均等物が存在する。したがって、当業者は、本明細書に明示的に示されていないか又は記載されていないが、開示の原理を具体化するため、その精神及び範囲内にある多数のシステム及び方法を考案することができることが理解されたい。

Claims (14)

1. デコーダにおけるビデオデコーディングのための方法であって、
   コーディングされたビデオビットストリームから変換ブロック（ＴＢ）のコーディング情報をデコードするステップであって、前記コーディング情報が前記ＴＢの一方向での変換スキップを示す、ステップと、
   複数の量子化ステップに基づいて前記ＴＢにおける変換係数を逆量子化するステップであって、前記ＴＢにおける第１の変換係数が前記複数の量子化ステップのうちの最小のものに基づいて逆量子化され、前記ＴＢにおける前記第１の変換係数がＤＣ空間周波数を有する前記ＴＢにおける第１の行及び第１の列のうちの１つの変換係数を含み、前記第１の行及び前記第１の列のうちの前記１つが前記変換スキップの前記一方向に沿う、ステップと、
   前記ＴＢにおける逆量子化された前記変換係数に対して逆変換を実行するステップと、を含む方法。
2. 前記一方向は、水平方向であり、
   前記第１の行及び前記第１の列のうちの前記１つは、前記ＴＢにおける変換係数の第１の行であり、
   前記ＴＢにおける変換係数を逆量子化するステップは、
   前記複数の量子化ステップのうちの前記最小のものに基づいて、前記ＴＢにおける第１の行の変換係数を逆量子化するステップと、
   前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの行の変換係数を逆量子化するステップと、を含む、請求項１に記載の方法。
3. 前記一方向は、水平方向であり、
   前記第１の行及び前記第１の列のうちの前記１つは、前記ＴＢにおける変換係数の第１の行であり、
   前記ＴＢにおける変換係数を逆量子化するステップは、
   前記複数の量子化ステップのうちの前記最小のものに基づいて、前記第１の行と前記第１の行に隣接する前記ＴＢにおける１つ以上の追加行の変換係数を逆量子化するステップであって、前記ＴＢにおける前記第１の変換係数が前記ＴＢにおける前記１つ以上の追加行の変換係数をさらに含む、ステップと、
   前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの行の変換係数を逆量子化するステップと、を含む、請求項１に記載の方法。
4. 前記一方向は、垂直方向であり、
   前記第１の行及び前記第１の列のうちの前記１つは、前記ＴＢにおける変換係数の第１の列であり、
   前記ＴＢにおける変換係数を逆量子化するステップは、
   前記複数の量子化ステップのうちの前記最小のものに基づいて、前記ＴＢにおける第１の列の変換係数を逆量子化するステップと、
   前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの列の変換係数を逆量子化するステップと、を含む、請求項１に記載の方法。
5. 前記一方向は、垂直方向であり、
   前記第１の行及び前記第１の列のうちの前記１つは、前記ＴＢにおける変換係数の第１の列であり、
   前記ＴＢにおける変換係数を逆量子化するステップは、
   前記複数の量子化ステップのうちの前記最小のものに基づいて、前記第１の列と前記第１の列に隣接する前記ＴＢにおける１つ以上の追加列の変換係数を逆量子化するステップであって、前記ＴＢにおける前記第１の変換係数が前記ＴＢにおける前記１つ以上の追加列の変換係数をさらに含む、ステップと、
   前記複数の量子化ステップのうちの別の１つに基づいて、前記ＴＢにおける残りの列の変換係数を逆量子化するステップと、を含む、請求項１に記載の方法。
6. 前記コーディング情報をデコードするステップは、前記第１の変換係数を前記複数の量子化ステップのうちの前記最小のものに基づいて逆量子化するかどうかを示すフラグをデコードするステップをさらに含み、
   前記ＴＢにおける前記第１の変換係数は、前記第１の変換係数を前記複数の量子化ステップのうちの前記最小のものに基づいて逆量子化すべきであることを示す前記フラグに応答して、前記複数の量子化ステップのうちの前記最小のものに基づいて逆量子化される、請求項１に記載の方法。
7. 前記フラグは、前記ＴＢ、前記ＴＢを含む複数のＴＢ、コーディングツリーブロック、及びタイルのうちの１つに関連付けられる、請求項６に記載の方法。
8. 前記フラグは、ビデオパラメータセット（ＶＰＳ）、シーケンスパラメータセット（ＳＰＳ）、適応パラメータセット（ＡＰＳ）、ピクチャパラメータセット（ＰＰＳ）、及びスライスヘッダのうちの１つで示される、請求項６に記載の方法。
9. 前記ＴＢの高さと幅は、それぞれ２^Ｎと２^Ｍとのサンプルであり、Ｎ及びＭが１より大きい整数である、請求項１に記載の方法。
10. 前記コーディング情報は、さらに、量子化行列が有効であることを示し、
    前記量子化行列は、前記ＴＢにおける各変換係数に対応するそれぞれの要素を含み、
    前記一方向に沿った量子化行列の各行又は列の要素は、同じ値を有し、
    初期量子化ステップ及び前記量子化行列に基づいて前記複数の量子化ステップを取得するステップをさらに含む、請求項１に記載の方法。
11. 前記第１の変換係数は、前記初期量子化ステップのうちの１つに対応し、
    ＡＣ空間周波数を有する前記ＴＢにおける（ｉ）残りの行と（ｉｉ）残りの列とのうちの１つに対応する前記ＴＢにおける残りの変換係数は、前記初期量子化ステップの別の１つに対応し、前記ＴＢにおける（ｉ）残りの行と（ｉｉ）残りの列とのうちの前記１つが前記一方向に沿っており、
    前記複数の量子化ステップを取得するステップは、
    前記初期量子化ステップのうちの１つと、前記量子化行列の第１の行及び第１の列のうちの１つの値とに基づいて、前記複数の量子化ステップのうちの前記最小のものを取得するステップであって、前記量子化行列の第１の行及び第１の列のうちの前記１つが前記一方向に沿う、ステップと、
    前記初期量子化ステップの別の１つと前記量子化行列の残りの行及び残りの列のうちの１つのそれぞれの値とに基づいて、前記ＴＢにおける残りの行及び残りの列のうちの１つについての前記複数の量子化ステップの残りのものを取得するステップであって、前記量子化行列の残りの行及び残りの列のうちの前記１つが前記一方向に沿う、ステップと、を含む、請求項１０に記載の方法。
12. 前記第１の変換係数は、（ｉ）前記第１の行に隣接する前記ＴＢにおける１つ以上の行の変換係数と、（ｉｉ）前記第１の列に隣接する前記ＴＢにおける１つ以上の列の変換係数とのうちの１つをさらに含み、前記ＴＢにおける（ｉ）前記１つ以上の行と（ｉｉ）前記１つ以上の列とのうちの１つが前記一方向に沿っており、
    前記第１の変換係数は、前記初期量子化ステップのうちの１つに対応し、
    前記ＴＢにおける残りの変換係数は、前記初期量子化ステップの別の１つに対応し、
    前記複数の量子化ステップを取得するステップは、
    前記初期量子化ステップのうちの前記１つと、前記量子化行列の第１の行及び第１の列のうちの１つの値とに基づいて、前記複数の量子化ステップのうちの前記最小のものを取得するステップであって、前記量子化行列の第１の行及び第１の列のうちの前記１つが前記一方向に沿う、ステップを含む、請求項１０に記載の方法。
13. 処理回路を含むビデオデコーディングのための装置であって、前記処理回路は、
    請求項１～１２のいずれか一項に記載の方法を実行するように構成される、装置。
14. 請求項１～１２のいずれか一項に記載の方法をコンピュータに実行させるように構成されるコンピュータプログラム。
    

Images