JP2023135330A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2023135330A
JP2023135330A JP2022040483A JP2022040483A JP2023135330A JP 2023135330 A JP2023135330 A JP 2023135330A JP 2022040483 A JP2022040483 A JP 2022040483A JP 2022040483 A JP2022040483 A JP 2022040483A JP 2023135330 A JP2023135330 A JP 2023135330A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
semiconductor
semiconductor device
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022040483A
Other languages
Japanese (ja)
Inventor
薫 都甲
Kaoru Toko
崇 末益
Takashi Suemasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tsukuba NUC
Original Assignee
University of Tsukuba NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tsukuba NUC filed Critical University of Tsukuba NUC
Priority to JP2022040483A priority Critical patent/JP2023135330A/en
Publication of JP2023135330A publication Critical patent/JP2023135330A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

To provide semiconductor devices with lower hole density than conventional devices by suppressing crystal defects in polycrystalline Ge films.SOLUTION: A semiconductor device 100 of the present invention has a base material 101 and a semiconductor film (semiconductor thin film) 102 formed (synthesized) on one surface 101a of the base material, and the semiconductor film 102 is a non-doped polycrystalline Ge film comprising crystal particles having an average particle size of 1 μm or more, and the hole density of the semiconductor film 102 is 1×1017 cm-3 or less.SELECTED DRAWING: Figure 1

Description

本発明は、薄膜トランジスタ、太陽電池、受光センサ等に用いる半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device used for a thin film transistor, a solar cell, a light receiving sensor, etc., and a method for manufacturing the same.

絶縁体(SiO、ガラス、プラスティックなど)上に合成する半導体膜は、集積回路(LSI)の3次元化や、情報端末・太陽電池の高性能化・低価格化を実現するための主要な構成要素として、盛んに研究されている。 Semiconductor films synthesized on insulators (SiO 2 , glass, plastic, etc.) are key to realizing three-dimensional integrated circuits (LSIs) and higher performance and lower prices for information terminals and solar cells. It is being actively researched as a component.

IV族半導体であるGeやSiGeは、既存の材料であるSiと親和性が高く、更にSiより高いキャリア移動度及び低い結晶化温度を有するため、次世代の半導体材料として期待されている。しかしながら、結晶化後の多結晶Geまたは多結晶SiGeは、その結晶の欠陥準位が正孔として働くことが知られており、ノンドーピングの状態でもp型伝導を示す。この傾向は、多結晶SiGeの場合、Geの含有量が多くなるほど顕著である。したがって、ドーピングによって調整でき得るp型の正孔密度の範囲の下限は、形成直後の多結晶Ge又は多結晶SiGeの結晶欠陥の量に依存してしまう。多結晶Geの正孔密度は、最低レベルの3×1017cm-3が知られている(特許文献1参照)。 Ge and SiGe, which are group IV semiconductors, have high affinity with Si, which is an existing material, and also have higher carrier mobility and lower crystallization temperature than Si, and are therefore expected to be the next generation semiconductor materials. However, it is known that defect levels in the crystal of polycrystalline Ge or polycrystalline SiGe act as holes after crystallization, and exhibit p-type conductivity even in a non-doped state. In the case of polycrystalline SiGe, this tendency becomes more pronounced as the Ge content increases. Therefore, the lower limit of the range of p-type hole density that can be adjusted by doping depends on the amount of crystal defects in polycrystalline Ge or polycrystalline SiGe immediately after formation. The hole density of polycrystalline Ge is known to be at the lowest level of 3×10 17 cm −3 (see Patent Document 1).

また、ノンドーピングでp型を示す多結晶Ge又は多結晶SiGeは、n型ドーパントである少量のV族元素を注入してもp型のままであってn型にはならず、n型の伝導型を示すには正孔以上の電子を発生させる必要がある。したがって、ドーピングによって調整でき得るn型の電子密度の範囲の下限は、形成直後の多結晶Ge又は多結晶Geの結晶欠陥の量に依存してしまう。Sbドープn型多結晶Geの電子密度は、最低レベルの5×1017cm-3が知られている(非特許文献1参照)。 In addition, polycrystalline Ge or polycrystalline SiGe that exhibits p-type without doping remains p-type and does not become n-type even if a small amount of group V element, which is an n-type dopant, is implanted. In order to exhibit conductivity, it is necessary to generate more electrons than holes. Therefore, the lower limit of the range of n-type electron density that can be adjusted by doping depends on the amount of polycrystalline Ge or crystal defects in polycrystalline Ge immediately after formation. The electron density of Sb-doped n-type polycrystalline Ge is known to be at the lowest level of 5×10 17 cm −3 (see Non-Patent Document 1).

多結晶Siは、粒界や粒内欠陥が存在し、これらは局在準位を形成する。局在準位は、キャリ移動度の低下やリーク電流の増加の要因となり、半導体素子の特性の悪化の要因になる。多結晶Siに水素を添加すると、粒界や粒内欠陥が電気的に不活性になり、半導体素子の特性が向上することが知られている(特許文献2参照)。 Polycrystalline Si has grain boundaries and intragranular defects, and these form localized levels. Localized levels cause a decrease in carrier mobility and an increase in leakage current, and are a factor in deteriorating the characteristics of a semiconductor element. It is known that when hydrogen is added to polycrystalline Si, grain boundaries and intragranular defects become electrically inactive, improving the characteristics of semiconductor devices (see Patent Document 2).

特許文献3には、n型のドーパントであるV族元素を含有した多結晶Ge又は多結晶SiGeに、水素処理を施すことによって、p型の欠陥準位が減少し、V族元素の効果が顕在化してn型の特性を示すことが記載されている。 Patent Document 3 discloses that by subjecting polycrystalline Ge or polycrystalline SiGe containing group V elements, which are n-type dopants, to hydrogen treatment, p-type defect levels are reduced and the effects of group V elements are enhanced. It is described that it manifests and exhibits n-type characteristics.

特開2018-142672号公報Japanese Patent Application Publication No. 2018-142672 特開昭62-84562号公報Japanese Unexamined Patent Publication No. 62-84562 特開2004-335494号公報Japanese Patent Application Publication No. 2004-335494

D. Takahara, K. Moto, T. Imajo, T. Suemasu, and K. Toko, Appl. Phys. Lett. 114, 082105 (2019)D. Takahara, K. Moto, T. Imajo, T. Suemasu, and K. Toko, Appl. Phys. Lett. 114, 082105 (2019)

上述の通り、水素処理を施すことによって、p型の欠陥準位を減少させる効果(換言すると、正孔密度を低減させる効果)は知られていたものの、これまでGe薄膜デバイスの研究は十分に進んでこなかった。これは、その効果が十分ではなかったことが主な原因である。 As mentioned above, although it is known that hydrogen treatment has the effect of reducing p-type defect levels (in other words, the effect of reducing hole density), research on Ge thin film devices has not been sufficiently conducted to date. It didn't move forward. The main reason for this is that the effect was not sufficient.

固相成長法をベースにして、平均粒径が1μm以上の結晶粒子からなる、大粒径化された多結晶Ge又は多結晶SiGeを作製する方法が開発された(特許文献1参照)。 A method for producing large-grained polycrystalline Ge or polycrystalline SiGe consisting of crystal grains with an average grain size of 1 μm or more has been developed based on a solid-phase growth method (see Patent Document 1).

本発明は、上記事情を鑑みてなされたものであり、多結晶Ge膜において結晶欠陥が抑制され、従来よりも低い正孔密度を有する半導体装置及びその製造方法を提供することを目的としている。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device in which crystal defects are suppressed in a polycrystalline Ge film and a hole density lower than that of the conventional semiconductor device, and a method for manufacturing the same.

本発明は、上記課題を解決するため、以下の手段を提供する。 The present invention provides the following means to solve the above problems.

本発明の第1態様に係る半導体装置は、基材と、前記基材の一面に形成された半導体膜を有し、前記半導体膜は、平均粒径が1μm以上の結晶粒子で構成される、ノンドープの多結晶Ge膜であり、前記半導体膜の正孔密度が1×1017cm-3以下である。 A semiconductor device according to a first aspect of the present invention includes a base material and a semiconductor film formed on one surface of the base material, and the semiconductor film is composed of crystal grains having an average grain size of 1 μm or more. The semiconductor film is a non-doped polycrystalline Ge film, and the hole density of the semiconductor film is 1×10 17 cm −3 or less.

上記態様に係る半導体装置において、半導体膜は、最大粒径が5μm以上のGe結晶粒子を含んでもよい。 In the semiconductor device according to the above aspect, the semiconductor film may include Ge crystal grains having a maximum grain size of 5 μm or more.

本発明の第2態様に係る半導体装置は、基材と、前記基材の一面に形成された半導体膜を有し、前記半導体膜は、平均粒径が1μm以上の結晶粒子で構成される、ノンドープの多結晶Ge膜であり、前記半導体膜の水素濃度が1×1019cm-3以上である。 A semiconductor device according to a second aspect of the present invention includes a base material and a semiconductor film formed on one surface of the base material, and the semiconductor film is composed of crystal grains having an average grain size of 1 μm or more. The semiconductor film is a non-doped polycrystalline Ge film, and the hydrogen concentration of the semiconductor film is 1×10 19 cm −3 or more.

上記態様に係る半導体装置において、半導体膜は、最大粒径が5μm以上のGe結晶粒子を含んでもよい。 In the semiconductor device according to the above aspect, the semiconductor film may include Ge crystal grains having a maximum grain size of 5 μm or more.

上記態様に係る半導体装置は、前記半導体層に不純物としてIII族元素を含有することでp型の伝導型を示すものでもよい。 The semiconductor device according to the above aspect may exhibit p-type conductivity by containing a group III element as an impurity in the semiconductor layer.

上記態様に係る半導体装置は、前記半導体層の正孔密度が1×1015cm-3以上1×1023cm-3以下であってもよい。 In the semiconductor device according to the above aspect, the semiconductor layer may have a hole density of 1×10 15 cm −3 or more and 1×10 23 cm −3 or less.

上記態様に係る半導体装置は、前記半導体膜の正孔移動度が25cm/V・s以上であってもよい。 In the semiconductor device according to the above aspect, the semiconductor film may have a hole mobility of 25 cm 2 /V·s or more.

上記態様に係る半導体装置は、前記半導体層に不純物としてV族元素を含有することでn型の伝導型を示すものでもよい。 The semiconductor device according to the above aspect may exhibit n-type conductivity by containing a Group V element as an impurity in the semiconductor layer.

上記態様に係る半導体装置は、前記半導体層の電子密度が1×1016cm-3以上1×1023cm-3以下であってもよい。 In the semiconductor device according to the above aspect, the semiconductor layer may have an electron density of 1×10 16 cm −3 or more and 1×10 23 cm −3 or less.

上記態様に係る半導体装置は、前記半導体層の電子移動度が50cm/V・s以上であってもよい。 In the semiconductor device according to the above aspect, the semiconductor layer may have an electron mobility of 50 cm 2 /V·s or more.

本発明の第3態様に係る半導体装置の製造方法は、基材と、基材の一面に形成された半導体膜とを有し、前記半導体膜は、平均粒径が1μm以上の結晶粒子からなる多結晶膜である半導体装置の製造方法であって、前記基材を加熱しながら前記基材の一面に非晶質の半導体膜を形成する第一工程と、前記半導体膜を加熱して前記半導体膜の固相成長を促す第二工程と、前記半導体膜に水素を導入する第四工程と、を有し、前記半導体膜はGe膜であり、前記第一工程での加熱温度を、前記半導体膜に結晶角が発生する温度の50%以上100%未満となるように調整し、前記第一工程での加熱温度を、前記半導体膜を構成する粒子の密度が、同じ材料の結晶における粒子の密度の98%以上102%未満となるように調整する。 A method for manufacturing a semiconductor device according to a third aspect of the present invention includes a base material and a semiconductor film formed on one surface of the base material, and the semiconductor film is made of crystal grains having an average grain size of 1 μm or more. A method for manufacturing a semiconductor device that is a polycrystalline film, the method comprising: forming an amorphous semiconductor film on one surface of the base material while heating the base material; heating the semiconductor film to form the semiconductor device; a second step of promoting solid-phase growth of the film; and a fourth step of introducing hydrogen into the semiconductor film, the semiconductor film is a Ge film, and the heating temperature in the first step is set to The heating temperature in the first step is adjusted to be 50% or more and less than 100% of the temperature at which a crystal angle occurs in the film, and the heating temperature in the first step is adjusted so that the density of the particles constituting the semiconductor film is higher than that of the particles in the crystal of the same material. Adjust so that the density is 98% or more and less than 102%.

上記態様に係る半導体装置の製造方法は、前記第二工程と前記第四工程との間に、前記半導体膜にIII族元素またはV族元素をドーピングすることにより導電性を調整する第三工程を有してもよい。 The method for manufacturing a semiconductor device according to the above aspect includes a third step of adjusting conductivity by doping the semiconductor film with a group III element or a group V element between the second step and the fourth step. May have.

上記態様に係る半導体装置の製造方法は、前記第三工程は、第一工程と同時に実施され、非晶質膜の半導体膜にIII族元素またはV族元素を蒸着してもよい。 In the method for manufacturing a semiconductor device according to the above aspect, the third step may be performed simultaneously with the first step, and a group III element or a group V element may be vapor-deposited on the amorphous semiconductor film.

上記態様に係る半導体装置の製造方法は、前記第四工程は、水素プラズマ処理、水素ラジカル処理、水素イオン注入処理、水素イオンビーム操作処理、ハロゲンプラズマ処理、ハロゲンラジカル処理、ハロゲンイオン注入処理、ハロゲンイオンビーム走査処理の中の一または複数の処理であってもよい。 In the method for manufacturing a semiconductor device according to the above aspect, the fourth step includes hydrogen plasma treatment, hydrogen radical treatment, hydrogen ion implantation treatment, hydrogen ion beam operation treatment, halogen plasma treatment, halogen radical treatment, halogen ion implantation treatment, halogen It may be one or more of the ion beam scanning processes.

上記態様に係る半導体装置の製造方法は、前記第四工程は、水素を5%含む不活性ガスをプラズマ化し、前記半導体膜の表面側を前記プラズマに晒すものでもよい。 In the method for manufacturing a semiconductor device according to the above aspect, the fourth step may include turning an inert gas containing 5% hydrogen into plasma, and exposing the surface side of the semiconductor film to the plasma.

本発明によれば、多結晶Ge又は多結晶SiGeが結晶化後のノンドーピングの状態でのp型の欠陥準位に依存する正孔密度を下げることができる。この結果、従来の多結晶Ge又は多結晶SiGeよりもドーピングによって制御できるp型又はn型キャリア濃度の範囲を広げることができ、Geを含む半導体装置における性能向上を図ることができる。 According to the present invention, the hole density depending on the p-type defect level in the non-doped state of polycrystalline Ge or polycrystalline SiGe after crystallization can be reduced. As a result, the range of p-type or n-type carrier concentration that can be controlled by doping can be expanded compared to conventional polycrystalline Ge or polycrystalline SiGe, and the performance of semiconductor devices containing Ge can be improved.

本発明の第1実施形態に係る半導体装置の断面模式図である。FIG. 1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態に係る半導体装置の変形例の断面模式図である。FIG. 3 is a schematic cross-sectional view of a modification of the semiconductor device according to the first embodiment of the present invention. 本発明の第2実施形態に係る半導体装置の断面模式図である。FIG. 3 is a schematic cross-sectional view of a semiconductor device according to a second embodiment of the present invention. 第1実施形態又は第2実施形態に係る半導体装置の製造過程について説明する図である。FIG. 3 is a diagram illustrating a manufacturing process of a semiconductor device according to a first embodiment or a second embodiment. 本発明の第3実施形態に係る半導体装置の断面模式図である。FIG. 3 is a schematic cross-sectional view of a semiconductor device according to a third embodiment of the present invention. 本発明の第4実施形態に係る半導体装置の断面模式図である。FIG. 7 is a schematic cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention. 第3実施形態又は第4実施形態に係るに係る半導体装置の製造過程について説明する図である。FIG. 7 is a diagram illustrating a manufacturing process of a semiconductor device according to a third embodiment or a fourth embodiment. 水素プラズマ処理を経て得られた多結晶Ge膜に含まれる水素の深さ方向の濃度を二次イオン質量分析によって分析した結果を示すグラフである。2 is a graph showing the results of analyzing the depthwise concentration of hydrogen contained in a polycrystalline Ge film obtained through hydrogen plasma treatment by secondary ion mass spectrometry. 水素プラズマ処理を経て得られた多結晶Ge膜の正孔密度の変化を示すグラフである。2 is a graph showing changes in hole density of a polycrystalline Ge film obtained through hydrogen plasma treatment. 水素プラズマ処理を経て得られた多結晶Ge膜の正孔密度と水素プラズマ処理時間との関係を示すグラフである。It is a graph showing the relationship between the hole density of a polycrystalline Ge film obtained through hydrogen plasma treatment and the hydrogen plasma treatment time. 水素プラズマ処理を経て得られたSbドープn型多結晶Ge膜の電子密度と、水素プラズマ処理時間との関係を示すグラフである2 is a graph showing the relationship between the electron density of an Sb-doped n-type polycrystalline Ge film obtained through hydrogen plasma treatment and the hydrogen plasma treatment time. 実施例3のEBSD像(グレインマップ)である。It is an EBSD image (grain map) of Example 3.

以下、本発明について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なっているところがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。 Hereinafter, the present invention will be described in detail with reference to the drawings as appropriate. In the figures used in the following explanation, characteristic parts of the present invention may be enlarged for convenience in order to make it easier to understand, and the dimensional ratios of each component may differ from the actual ones. . Further, the materials, dimensions, etc. exemplified in the following description are merely examples, and the present invention is not limited thereto, and can be implemented with appropriate changes within the scope of achieving the effects of the present invention. .

〔半導体装置(第1実施形態)〕
図1は、本発明の第1実施形態に係る半導体装置100の断面図である。
第1実施形態に係る半導体装置100は、基材101と、基材の一面101aに形成(合成)された半導体膜(半導体薄膜)102とを有し、半導体膜102は、平均粒径が1μm以上の結晶粒子で構成される、ノンドープの多結晶Ge膜であり、半導体膜102の正孔密度が1×1017cm-3以下である。
[Semiconductor device (first embodiment)]
FIG. 1 is a cross-sectional view of a semiconductor device 100 according to a first embodiment of the present invention.
The semiconductor device 100 according to the first embodiment includes a base material 101 and a semiconductor film (semiconductor thin film) 102 formed (synthesized) on one surface 101a of the base material, and the semiconductor film 102 has an average grain size of 1 μm. This is a non-doped polycrystalline Ge film composed of the above crystal grains, and the hole density of the semiconductor film 102 is 1×10 17 cm −3 or less.

本明細書において、半導体膜におけるGe結晶粒子の「平均粒径」とは、電子顕微鏡像やEBSD像において、各結晶粒子ごとに、同等の面積を有する円としたときの直径(円相当径)をその結晶粒子の粒径として、その平均をとったものを指す。解析ソフトによって自動的に算出されたものでもよい。また、その平均は10個以上の結晶粒子の平均をとるものとする。平均粒径算出の対象とされたGe結晶粒子は1枚の像から選択してもよいし、複数の像から選択してもよい。仮に10個の結晶粒子が見えている像の場合は、見えている全結晶粒子の平均をとったものがその半導体膜のGe結晶粒子の「平均粒径」となる。像においてはGe結晶粒子の一部しか見えていないものもあるので、この定義にて得られたGe結晶粒子の「平均粒径」は、平均粒径算出の対象とされたGe結晶粒子の「平均粒径」よりも小さめに評価されることになる。従って、後で示す実施例のGe結晶粒子の「平均粒径」は平均粒径算出の対象とされたGe結晶粒子の下限の「平均粒径」である。
また、本明細書において、半導体膜におけるGe結晶粒子の「最大粒径」とは、電子顕微鏡像やEBSD像において、各結晶粒子ごと、同等の面積を有する円としたときの直径(円相当径)をその結晶粒子の粒径とした場合に、粒径が最大の結晶粒子の粒径を指す。また、像において10個以上の結晶粒子の粒径を比べて最大のものを半導体膜におけるGe結晶粒子の「最大粒径」とする。像において見えているGe結晶粒子は半導体膜におけるGe結晶粒子の一部であり、半導体膜中には決定した「最大粒径」よりも大きなGe結晶粒子を含む可能性もあるから、このようにして決定した「最大粒径」は、半導体膜におけるGe結晶粒子の下限の「最大粒径」ということができる。
In this specification, the "average grain size" of Ge crystal grains in a semiconductor film refers to the diameter (circle equivalent diameter) when each crystal grain is made into a circle with the same area in an electron microscope image or an EBSD image. It refers to the average of the grain size of the crystal grains. It may be automatically calculated by analysis software. Moreover, the average shall be the average of 10 or more crystal grains. Ge crystal particles targeted for average particle size calculation may be selected from one image or from a plurality of images. In the case of an image in which 10 crystal grains are visible, the average of all the visible crystal grains will be the "average grain size" of the Ge crystal grains in the semiconductor film. Since some Ge crystal particles are only partially visible in the image, the "average grain size" of the Ge crystal particles obtained using this definition is the It will be evaluated to be smaller than the average particle size. Therefore, the "average grain size" of the Ge crystal grains in the examples shown later is the "average grain size" of the lower limit of the Ge crystal grains for which the average grain size was calculated.
In addition, in this specification, the "maximum grain size" of Ge crystal particles in a semiconductor film refers to the diameter (circle equivalent diameter ) is the grain size of the crystal grain, the grain size refers to the grain size of the largest crystal grain. Further, the grain sizes of 10 or more crystal grains in the image are compared, and the largest one is defined as the "maximum grain size" of the Ge crystal grains in the semiconductor film. The Ge crystal particles visible in the image are part of the Ge crystal particles in the semiconductor film, and the semiconductor film may contain Ge crystal particles larger than the determined "maximum grain size." The "maximum grain size" determined can be said to be the lower limit "maximum grain size" of Ge crystal grains in the semiconductor film.

基材101としては半導体膜を形成するために公知の基材を用いることができ、例えば、SiO、ガラス、プラスティック等の絶縁体、それらを搭載した基板、あるいはLSIチップ等を例示できる。 As the base material 101, a known base material for forming a semiconductor film can be used, and examples thereof include insulators such as SiO 2 , glass, and plastic, substrates on which they are mounted, and LSI chips.

また、基材101としては無機材料基板(例えば、シリコン基板)又は有機材料基板上に絶縁層が形成された基材であってもよい。かかる絶縁層としては多結晶Geが形成可能な公知の絶縁層であればよく、例えば、SiO2、AlやGeを含む化合物(例えば、GeO)からなる絶縁層を用いることができる。 Further, the base material 101 may be an inorganic material substrate (for example, a silicon substrate) or a base material in which an insulating layer is formed on an organic material substrate. Such an insulating layer may be any known insulating layer capable of forming polycrystalline Ge; for example, an insulating layer made of SiO 2 , Al 2 O 3 or a compound containing Ge (for example, GeO 2 ) can be used. .

半導体膜102は、ドーピングをしていない(ノンドープの)状態において、ゲルマニウムの大粒径化した結晶粒子で構成される多結晶膜からなるものである。このドーピングをしていない状態の多結晶膜は、機能に影響がない範囲で機能に関係しない元素を不純物として含んでいてもよい。
多結晶Ge膜を構成するGe結晶粒子の平均粒径は1μm以上である。Ge結晶粒子の平均粒径は3μm以上であることが好ましく、5μmであることがより好ましく、10μm以上であることがさらに好ましい。
なお、本明細書において「大粒径」とは、多結晶膜を構成する結晶粒子が1μm以上であることを意味する。
The semiconductor film 102 is a polycrystalline film composed of large crystal grains of germanium in an undoped (non-doped) state. This undoped polycrystalline film may contain elements unrelated to the function as impurities to the extent that the function is not affected.
The average grain size of the Ge crystal particles constituting the polycrystalline Ge film is 1 μm or more. The average particle diameter of the Ge crystal particles is preferably 3 μm or more, more preferably 5 μm, and even more preferably 10 μm or more.
Note that in this specification, "large grain size" means that the crystal grains constituting the polycrystalline film are 1 μm or more.

多結晶膜を構成する結晶粒子の粒径は例えば、膜断面の電子顕微鏡観察や、電子線回折(例えば、電子線後方散乱回折(EBSD)法など)によって評価することができる。
電子線後方散乱回折(EBSD)法は結晶方位集合組織を測定可能な電子線回折法である。通常は走査型電子顕微鏡に搭載された形で用いられ、電子顕微鏡像で試料表面を走査・観察しながら、同時に結晶方位解析を行うことができる。これによって、各測定点での結晶の指数付けを行うことでき、隣り合う結晶の方位が不特定の角度で異なる粒界(ランダム粒界)で囲まれた領域を一つの結晶粒子として、結晶粒子の分布のマッピング像を得ることができる。このマッピング像はグレインマップと呼ばれるが、本明細書では、このマッピング像をEBSD像と称する。
The grain size of the crystal grains constituting the polycrystalline film can be evaluated, for example, by electron microscopic observation of a cross section of the film or electron beam diffraction (for example, electron backscatter diffraction (EBSD) method).
Electron backscatter diffraction (EBSD) is an electron diffraction method that can measure crystal orientation texture. It is usually mounted on a scanning electron microscope, and can simultaneously scan and observe the surface of a sample using an electron microscope while simultaneously analyzing crystal orientation. This makes it possible to index the crystal at each measurement point, and considers a region surrounded by grain boundaries (random grain boundaries) where adjacent crystals have different orientations at unspecified angles as one crystal grain. A mapping image of the distribution of can be obtained. This mapping image is called a grain map, and in this specification, this mapping image is called an EBSD image.

半導体膜102は、最大粒径が5μm以上のGe結晶粒子を含んでもよい。
最大粒径が大きなGe結晶粒子を含むことは粒界の数が減ることにもつながり、半導体膜として好ましい。
半導体膜102は、最大粒径が10μm以上のGe結晶粒子を含むことが好ましく、最大粒径が15μm以上のGe結晶粒子を含むことがより好ましく、最大粒径が20μm以上のGe結晶粒子を含むことがさらに好ましい。
The semiconductor film 102 may include Ge crystal grains having a maximum grain size of 5 μm or more.
Including Ge crystal grains with a large maximum grain size also leads to a reduction in the number of grain boundaries, which is preferable as a semiconductor film.
The semiconductor film 102 preferably contains Ge crystal particles with a maximum grain size of 10 μm or more, more preferably contains Ge crystal particles with a maximum grain size of 15 μm or more, and contains Ge crystal particles with a maximum grain size of 20 μm or more. It is even more preferable.

半導体膜102の正孔密度は、1×1017cm-3以下である。
上述の通り、多結晶Ge膜はその結晶の欠陥準位が正孔として働き、ノンドーピングの状態でもp型伝導を示すことが知られており、本発明者によって大粒径化技術が開発される前の小粒径の結晶粒子からなるノンドープの多結晶Ge膜でも正孔密度が1×1018cm-3程度であり、大粒径化されたノンドープの多結晶Ge膜では最低レベルの正孔密度で3×1017cm-3であった。
これに対して、多結晶Ge膜に水素を導入することによって、従来の正孔密度よりも大幅に正孔密度が低い多結晶Ge膜を得ることができた。
後に示すように、本発明者によって開発された大粒径化のノンドープの多結晶Ge膜では2×1015cm-3程度の正孔密度のものも得られており、従来の小粒径の結晶粒子からなるノンドープの多結晶Ge膜に比べて3桁程度の低減を実現している。
半導体膜102の正孔密度は、1×1016cm-3以下2×1015cm-3以上であることが好ましく、2×1015cm-3以下であることがより好ましい。
The hole density of the semiconductor film 102 is 1×10 17 cm −3 or less.
As mentioned above, it is known that a polycrystalline Ge film exhibits p-type conductivity even in a non-doped state because the defect levels in its crystal act as holes, and the present inventors have developed a technology to increase the grain size. Even a non-doped polycrystalline Ge film made of crystal grains with a small grain size has a hole density of about 1×10 18 cm -3 , and a non-doped polycrystalline Ge film with a large grain size has a hole density of the lowest level. The pore density was 3×10 17 cm −3 .
On the other hand, by introducing hydrogen into a polycrystalline Ge film, it was possible to obtain a polycrystalline Ge film with a hole density significantly lower than that of the conventional hole density.
As will be shown later, in the non-doped polycrystalline Ge film with large grain size developed by the present inventor, a hole density of about 2×10 15 cm -3 has been obtained, which is higher than the conventional small grain size. Compared to a non-doped polycrystalline Ge film made of crystal grains, a reduction of about three orders of magnitude has been achieved.
The hole density of the semiconductor film 102 is preferably 1×10 16 cm −3 or less and 2×10 15 cm −3 or more, more preferably 2×10 15 cm −3 or less.

半導体膜102の正孔移動度は、25cm/V・s以上であることが好ましく、50cm/V・s以上125cm/V・s以下であることがより好ましく、125cm/V・s以上であることが更に好ましい。 The hole mobility of the semiconductor film 102 is preferably 25 cm 2 /V·s or more, more preferably 50 cm 2 /V·s or more and 125 cm 2 /V·s or less, 125 cm 2 /V·s. It is more preferable that it is above.

図2に示すように、半導体膜102は、正孔密度が異なる複数の多結晶Ge膜から構成されてもよい。図2(a)、(b)に示すのは半導体膜102が3層の多結晶Ge膜(102-1、102-2、102-3)からなる場合を例示している。
正孔密度が異なる複数の多結晶Ge膜は、各層毎に、水素処理時間や水素処理のマイクロ波出力を変えるなど水素処理条件を調整することによって得ることができる。
隣接する多結晶Ge膜の間に他の層(103-1、103-2)を備えてもよく、例えば、隣接する多結晶Ge膜間に水素の移動を防止する水素拡散防止層を備えてもよい。図2(b)は他の層が2層の場合を例示している。水素拡散防止層としては公知の材料のものを用いることができ、例えば、SiO2、GeO、Alを例示できる。なお、この場合、半導体膜102を構成するのは正孔密度が異なる複数の多結晶Ge膜であり、水素拡散防止層など多結晶Ge膜以外の層は半導体膜102を構成する層にあたらない。
As shown in FIG. 2, the semiconductor film 102 may be composed of a plurality of polycrystalline Ge films having different hole densities. FIGS. 2A and 2B illustrate the case where the semiconductor film 102 is composed of three layers of polycrystalline Ge films (102-1, 102-2, 102-3).
A plurality of polycrystalline Ge films having different hole densities can be obtained by adjusting the hydrogen treatment conditions, such as changing the hydrogen treatment time and the microwave output of the hydrogen treatment, for each layer.
Other layers (103-1, 103-2) may be provided between adjacent polycrystalline Ge films, for example, a hydrogen diffusion prevention layer that prevents hydrogen movement between adjacent polycrystalline Ge films. Good too. FIG. 2(b) illustrates a case where there are two other layers. The hydrogen diffusion prevention layer can be made of known materials, such as SiO 2 , GeO 2 , and Al 2 O 3 . Note that in this case, the semiconductor film 102 is composed of a plurality of polycrystalline Ge films having different hole densities, and layers other than the polycrystalline Ge film, such as the hydrogen diffusion prevention layer, do not constitute the semiconductor film 102. .

〔半導体装置(第2実施形態)〕
図3を用いて第2実施形態に係る半導体装置を説明する。第1実施形態に係る半導体装置と共通する構成については説明を適宜省略している。
[Semiconductor device (second embodiment)]
A semiconductor device according to a second embodiment will be described using FIG. 3. Descriptions of configurations common to the semiconductor device according to the first embodiment are omitted as appropriate.

第2実施形態に係る半導体装置200は、半導体装置200は、基材201と、基材の一面201aに形成(合成)された半導体膜(半導体薄膜)202とを有し、半導体膜202は、平均粒径が1μm以上の結晶粒子で構成される、ノンドープの多結晶Ge膜であり、半導体膜202の水素濃度が1×1019cm-3以上である。 The semiconductor device 200 according to the second embodiment includes a base material 201 and a semiconductor film (semiconductor thin film) 202 formed (synthesized) on one surface 201a of the base material, and the semiconductor film 202 includes: The semiconductor film 202 is a non-doped polycrystalline Ge film composed of crystal grains with an average grain size of 1 μm or more, and the hydrogen concentration of the semiconductor film 202 is 1×10 19 cm −3 or more.

半導体装置200において、多結晶Ge膜を構成するGe結晶粒子の平均粒径は1μm以上である。Ge結晶粒子の平均粒径は3μm以上であることが好ましく、5μmであることがより好ましく、7μm以上であることがさらに好ましく、10μm以上であることがもっと好ましい。 In the semiconductor device 200, the average grain size of the Ge crystal particles constituting the polycrystalline Ge film is 1 μm or more. The average particle diameter of the Ge crystal particles is preferably 3 μm or more, more preferably 5 μm, even more preferably 7 μm or more, and even more preferably 10 μm or more.

半導体装置200において、半導体膜202は、最大粒径が5μm以上のGe結晶粒子を含んでもよい。
最大粒径が大きなGe結晶粒子を含むことは粒界の数が減ることにもつながり、半導体膜として好ましい。
半導体膜202は、最大粒径が10μm以上のGe結晶粒子を含むことが好ましく、最大粒径が15μm以上のGe結晶粒子を含むことがより好ましく、最大粒径が20μm以上のGe結晶粒子を含むことがさらに好ましい。
In the semiconductor device 200, the semiconductor film 202 may include Ge crystal grains having a maximum grain size of 5 μm or more.
Including Ge crystal grains with a large maximum grain size also leads to a reduction in the number of grain boundaries, which is preferable as a semiconductor film.
The semiconductor film 202 preferably contains Ge crystal particles with a maximum grain size of 10 μm or more, more preferably contains Ge crystal particles with a maximum grain size of 15 μm or more, and contains Ge crystal particles with a maximum grain size of 20 μm or more. It is even more preferable.

半導体膜202の水素濃度は、1×1019cm-3以上である。
1×1019cm-3以上の原子濃度の水素を含有することによって、従来の正孔密度よりも大幅に低い正孔密度が低い多結晶Ge膜202となっている。
半導体膜202の水素濃度は、1×1020cm-3以上1×1022cm-3以下であることが好ましく、1×1022cm-3以上であることがより好ましい。
The hydrogen concentration of the semiconductor film 202 is 1×10 19 cm −3 or more.
By containing hydrogen at an atomic concentration of 1×10 19 cm −3 or more, the polycrystalline Ge film 202 has a low hole density, which is significantly lower than the hole density of a conventional film.
The hydrogen concentration of the semiconductor film 202 is preferably 1×10 20 cm −3 or more and 1×10 22 cm −3 or less, and more preferably 1×10 22 cm −3 or more.

半導体膜202の正孔移動度は、25cm/V・s以上であればよく、50cm/V・s以上125cm/V・s以下であればより好ましく、125cm/V・s以上であれば更に好ましい。 The hole mobility of the semiconductor film 202 may be 25 cm 2 /V·s or more, more preferably 50 cm 2 /V·s or more and 125 cm 2 /V·s or less, and 125 cm 2 /V·s or more. It is even more preferable if it exists.

半導体膜202は、水素濃度が異なる複数の多結晶Ge膜から構成されてもよい(図2参照)。水素濃度が異なる複数の多結晶Ge膜は、各層毎に、水素処理時間や水素処理のマイクロ波出力を変えるなど水素処理条件を調整することによって得ることができる。
隣接する多結晶Ge膜の間に他の層を備えてもよく(図2(b)参照)、例えば、隣接する多結晶Ge膜間に導入された水素の移動を防止する水素移動防止層を備えてもよい。水素移動防止層としては公知の材料のものを用いることができ、例えば、SiO2、GeO、Alを例示できる。
The semiconductor film 202 may be composed of a plurality of polycrystalline Ge films having different hydrogen concentrations (see FIG. 2). A plurality of polycrystalline Ge films having different hydrogen concentrations can be obtained by adjusting the hydrogen treatment conditions, such as changing the hydrogen treatment time and the microwave output of the hydrogen treatment, for each layer.
Another layer may be provided between adjacent polycrystalline Ge films (see FIG. 2(b)), for example, a hydrogen migration prevention layer that prevents migration of hydrogen introduced between adjacent polycrystalline Ge films. You may prepare. As the hydrogen migration prevention layer, known materials can be used, such as SiO 2 , GeO 2 , and Al 2 O 3 .

〔半導体装置の製造方法(第1実施形態)〕
上記半導体装置100又は上記半導体装置200を製造するための主要な3工程について、図4を用いて説明する。なお、図4においては半導体装置100について説明するが、半導体装置200についても同様の工程によって半導体装置200を製造することができる。
[Semiconductor device manufacturing method (first embodiment)]
Three main steps for manufacturing the semiconductor device 100 or the semiconductor device 200 will be described using FIG. 4. Note that although the semiconductor device 100 will be described in FIG. 4, the semiconductor device 200 can also be manufactured through similar steps.

(非晶質膜形成工程)
基材101を加熱しながら、基材の一面101aに対し、Geの粒子102Aを堆積させ、非晶質の半導体膜102Bを形成する(図4の左側)。
(Amorphous film formation process)
While heating the base material 101, Ge particles 102A are deposited on one surface 101a of the base material to form an amorphous semiconductor film 102B (left side in FIG. 4).

加熱方法、堆積方法としては、特に限定されるものではなく、一般的な方法(分子線堆積法、CVD法、スパッタリング法等)を用いることができる。分子線堆積法を用いる場合には、高真空中で粒子102Aを堆積させて非晶質の膜102Bを形成することになる。この方法では成膜温度を低く設定することができるため、プラスティック等の耐熱性が低い基材、LSIチップ等に対して成膜する場合に、好ましい方法となる。 The heating method and deposition method are not particularly limited, and general methods (such as molecular beam deposition, CVD, and sputtering) can be used. When using the molecular beam deposition method, particles 102A are deposited in a high vacuum to form an amorphous film 102B. Since this method allows the film formation temperature to be set low, it is a preferred method when forming a film on a base material with low heat resistance such as plastic, an LSI chip, or the like.

非晶質膜形成の工程での加熱温度は、形成される非晶質膜102Bが、できる限り結晶に近い粒子数密度(同じ材料の結晶における粒子の密度の98%以上102%未満)であり、かつ、結晶核が発生していない状態となるように調子する。つまり、非晶質膜102Bに結晶核が発生しない範囲で、可能な限り大きい温度となるように調整する。 The heating temperature in the step of forming the amorphous film is such that the amorphous film 102B to be formed has a particle number density as close to that of a crystal as possible (98% or more and less than 102% of the particle density in a crystal of the same material). , and the conditions are adjusted so that no crystal nuclei are generated. In other words, the temperature is adjusted to be as high as possible without generating crystal nuclei in the amorphous film 102B.

実際には、非晶質膜102Bに結晶核が発生する温度の30%以上100%未満となるように調整すればよく、50%以上100%未満となるように調子すればより好ましい。具体的には、おおむね100℃以上700℃以下となる。この温度は、形成する半導体膜102の材料と厚さに応じて調整する。例えば、厚さ100nmの半導体膜102を形成する場合には、100~150℃とする。 In reality, the temperature may be adjusted to be 30% or more and less than 100% of the temperature at which crystal nuclei are generated in the amorphous film 102B, and more preferably adjusted to be 50% or more and less than 100%. Specifically, the temperature is approximately 100°C or higher and 700°C or lower. This temperature is adjusted depending on the material and thickness of the semiconductor film 102 to be formed. For example, when forming the semiconductor film 102 with a thickness of 100 nm, the temperature is 100 to 150°C.

(固相成長工程)
熱処理(雰囲気は問わない)を行い、非晶質膜形成の工程で形成された非晶質の半導体膜102Bの固相成長を促し、多結晶の半導体膜(多結晶膜)102Cを合成する(図4の中央)。固相成長の工程において、加熱温度は350℃以上800℃以下とすることが好ましく、加熱時間は0.1時間以上300時間以下とすることが好ましい。
(Solid phase growth process)
A heat treatment (in any atmosphere) is performed to promote solid phase growth of the amorphous semiconductor film 102B formed in the amorphous film formation step, and a polycrystalline semiconductor film (polycrystalline film) 102C is synthesized ( (center of Figure 4). In the solid phase growth step, the heating temperature is preferably 350°C or more and 800°C or less, and the heating time is preferably 0.1 hour or more and 300 hours or less.

非晶質膜形成での加熱温度を上述したように調整することにより、形成される半導体膜102Cは、1μm以上の大粒径の粒子からなる多結晶膜となる。 By adjusting the heating temperature during amorphous film formation as described above, the formed semiconductor film 102C becomes a polycrystalline film made of particles with a large grain size of 1 μm or more.

(水素処理工程)
前記固相成長の工程で形成された多結晶の半導体膜(多結晶膜)102Cに水素元素102Dを導入する処理を行い、水素が導入された多結晶の半導体膜102Eを合成する(図4の右側)。
(Hydrogen treatment process)
Hydrogen element 102D is introduced into the polycrystalline semiconductor film (polycrystalline film) 102C formed in the solid-phase growth step, and a polycrystalline semiconductor film 102E into which hydrogen is introduced is synthesized (see FIG. 4). right side).

水素の導入方法としては、特に限定されるものではなく、一般的な方法(水素プラズマ処理、水素アニール処理、熱拡散法等)を用いることができる。水素プラズマ処理を用いる場合には、高真空中で水素を含むArをプラズマ化し、これを基材の一面102aに晒すことにより、多結晶膜102Cに水素を導入して水素処理多結晶膜102Eを形成することになる。この手法は、水素とアルゴンの混合割合や水素プラズマに晒す時間を調整して水素元素の導入量を制御することができる。 The method for introducing hydrogen is not particularly limited, and general methods (hydrogen plasma treatment, hydrogen annealing treatment, thermal diffusion method, etc.) can be used. When hydrogen plasma treatment is used, hydrogen is introduced into the polycrystalline film 102C by turning hydrogen-containing Ar into plasma in a high vacuum and exposing it to one surface 102a of the base material to form the hydrogen-treated polycrystalline film 102E. will be formed. With this method, the amount of hydrogen element introduced can be controlled by adjusting the mixing ratio of hydrogen and argon and the time of exposure to hydrogen plasma.

非晶質膜形成および固相成長の工程を経て得られた半導体装置100は、その製造過程において、結晶核が発生しない範囲で結晶に近い密度の非晶質膜102Bを形成し、これを固相成長させることによって得られる多結晶の半導体膜102Cを有している。この半導体膜102Cは、1μm以上の大粒径化した結晶粒子からなる多結晶膜であるため、水素導入の工程における水素の導入量を、従来の小粒径1μm以下の多結晶Ge膜に比べて多くすることができる。 In the semiconductor device 100 obtained through the steps of amorphous film formation and solid phase growth, an amorphous film 102B having a density close to that of a crystal is formed within a range where crystal nuclei are not generated during the manufacturing process, and this is solidified. It has a polycrystalline semiconductor film 102C obtained by phase growth. Since this semiconductor film 102C is a polycrystalline film made of crystal grains with a large grain size of 1 μm or more, the amount of hydrogen introduced in the hydrogen introduction process is lower than that of a conventional polycrystalline Ge film with a small grain size of 1 μm or less. You can do more.

半導体膜102を構成する結晶粒子の粒径が1μmより小さい場合、本発明と同等の正孔密度を低減させることはできない。 If the grain size of the crystal grains constituting the semiconductor film 102 is smaller than 1 μm, the hole density cannot be reduced to the same extent as in the present invention.

以上のように、本実施形態に係る半導体装置100は、その製造過程において、大粒径の多結晶膜102Cを形成し、それに水素を導入することによって正孔密度が低減された半導体102Eを有している。この半導体膜102Eは、1μm以上の大粒径化した結晶粒子からなる多結晶膜であるため、従来よりも低い正孔密度を実現することができる。
特許文献1に記載されている工程に加えて、(i)非晶質膜形成(堆積)工程で堆積温度を段階的に変化させること、(ii)表面にGeを含む下地層が形成された基材を用いること、などを行うことによって、さらなる大粒径化を図ることができる。(i)として、例えば、核生成層として高密度層(例えば、150℃で堆積)、その上に核抑制層として低密度層(例えば、75℃で堆積)とすることが挙げられる。
As described above, the semiconductor device 100 according to the present embodiment includes a semiconductor 102E in which the hole density is reduced by forming a polycrystalline film 102C with a large grain size and introducing hydrogen into the polycrystalline film 102C during its manufacturing process. are doing. Since this semiconductor film 102E is a polycrystalline film made of large crystal grains of 1 μm or more, it is possible to realize a hole density lower than that of the conventional semiconductor film.
In addition to the steps described in Patent Document 1, (i) the deposition temperature was changed stepwise in the amorphous film formation (deposition) step, and (ii) a base layer containing Ge was formed on the surface. By using a base material, it is possible to further increase the particle size. As (i), for example, a high-density layer (deposited at 150° C., for example) is used as a nucleation layer, and a low-density layer (deposited at 75° C., for example) is formed thereon as a nucleation suppression layer.

半導体膜102が、正孔密度が異なる複数の多結晶Ge膜から構成される場合や水素濃度が異なる複数の多結晶Ge膜から構成される場合には、水素処理の工程は各多結晶Ge膜ごとに水素処理条件を調整して行うサブ工程からなる。 When the semiconductor film 102 is composed of a plurality of polycrystalline Ge films with different hole densities or a plurality of polycrystalline Ge films with different hydrogen concentrations, the hydrogen treatment step is performed on each polycrystalline Ge film. It consists of sub-steps in which the hydrogen treatment conditions are adjusted for each step.

〔半導体装置(第3実施形態)〕
図5は、第3実施形態に係る半導体装置300の断面図である。上記実施形態に係る半導体装置と共通する構成については説明を省略する。
[Semiconductor device (third embodiment)]
FIG. 5 is a cross-sectional view of a semiconductor device 300 according to the third embodiment. Descriptions of configurations common to the semiconductor device according to the above embodiments will be omitted.

第3実施形態に係る半導体装置300は、基材301と、基材の一面301aに形成(合成)された半導体膜(半導体薄膜)302とを有し、半導体膜302は、平均粒径が1μm以上の結晶粒子で構成される多結晶Ge膜であり、半導体膜302の水素濃度が1×1019cm-3以上であり、半導体膜302に不純物としてIII族元素を含有することでp型の伝導型を示す。 The semiconductor device 300 according to the third embodiment includes a base material 301 and a semiconductor film (semiconductor thin film) 302 formed (synthesized) on one surface 301a of the base material, and the semiconductor film 302 has an average grain size of 1 μm. It is a polycrystalline Ge film composed of the above crystal grains, the hydrogen concentration of the semiconductor film 302 is 1 × 10 19 cm -3 or more, and the semiconductor film 302 contains a group III element as an impurity, so that it becomes p-type. Indicates conduction type.

半導体膜302は、大粒径化した結晶粒子からなる多結晶ゲルマニウム膜である。多結晶Ge膜を構成するGe結晶粒子の平均粒径は1μm以上である。Ge結晶粒子の平均粒径は3μm以上であることが好ましく、5μmであることがより好ましく、10μm以上であることがさらに好ましい。 The semiconductor film 302 is a polycrystalline germanium film made of crystal grains with increased grain size. The average grain size of the Ge crystal particles constituting the polycrystalline Ge film is 1 μm or more. The average particle diameter of the Ge crystal particles is preferably 3 μm or more, more preferably 5 μm, and even more preferably 10 μm or more.

半導体装置300において、半導体膜302は、最大粒径が5μm以上のGe結晶粒子を含んでもよい。
最大粒径が大きなGe結晶粒子を含むことは粒界の数が減ることにもつながり、半導体膜として好ましい。
半導体膜302は、最大粒径が10μm以上のGe結晶粒子を含むことが好ましく、最大粒径が15μm以上のGe結晶粒子を含むことがより好ましく、最大粒径が20μm以上のGe結晶粒子を含むことがさらに好ましい。
In the semiconductor device 300, the semiconductor film 302 may include Ge crystal grains having a maximum grain size of 5 μm or more.
Including Ge crystal grains with a large maximum grain size also leads to a reduction in the number of grain boundaries, which is preferable as a semiconductor film.
The semiconductor film 302 preferably contains Ge crystal particles with a maximum grain size of 10 μm or more, more preferably contains Ge crystal particles with a maximum grain size of 15 μm or more, and contains Ge crystal particles with a maximum grain size of 20 μm or more. It is even more preferable.

半導体膜302は、III族元素を含有したp型の伝導型を示す多結晶Ge膜である。III族元素としては、硼素B、アルミニウムAlなどを例示できる。
半導体膜302の正孔密度は、1×1015cm-3以上1×1023cm-3以下であることが好ましい。
The semiconductor film 302 is a polycrystalline Ge film containing a group III element and exhibiting p-type conductivity. Examples of group III elements include boron B and aluminum Al.
The hole density of the semiconductor film 302 is preferably 1×10 15 cm −3 or more and 1×10 23 cm −3 or less.

半導体膜302の正孔移動度が25cm/V・s以上であることが好ましい。 It is preferable that the hole mobility of the semiconductor film 302 is 25 cm 2 /V·s or more.

半導体膜302は、正孔密度が異なる複数の多結晶Ge膜から構成されてもよい(図2参照)。正孔密度が異なる複数の多結晶Ge膜は、各層毎に、水素処理時間や水素処理のマイクロ波出力を変えるなど水素処理条件を調整することによって得ることができる。
隣接する多結晶Ge膜の間に他の層を備えてもよく(図2(b)参照)、例えば、隣接する多結晶Ge膜間に水素の移動を防止する水素移動防止層を備えてもよい。水素移動防止層としては公知の材料のものを用いることができ、例えば、SiO2、GeO、Alを例示できる。
The semiconductor film 302 may be composed of a plurality of polycrystalline Ge films having different hole densities (see FIG. 2). A plurality of polycrystalline Ge films having different hole densities can be obtained by adjusting the hydrogen treatment conditions, such as changing the hydrogen treatment time and the microwave output of the hydrogen treatment, for each layer.
Another layer may be provided between adjacent polycrystalline Ge films (see FIG. 2(b)), for example, a hydrogen migration prevention layer may be provided between adjacent polycrystalline Ge films to prevent hydrogen migration. good. As the hydrogen migration prevention layer, known materials can be used, such as SiO 2 , GeO 2 , and Al 2 O 3 .

〔半導体装置(第4実施形態)〕
図6を用いて第4実施形態に係る半導体装置を説明する。第3実施形態に係る半導体装置と共通する構成については説明を省略する。
第4実施形態に係る半導体装置400は、基材401と、基材の一面401aに形成(合成)された半導体膜(半導体薄膜)402とを有し、半導体膜402は、平均粒径が1μm以上の結晶粒子で構成される多結晶Ge膜であり、半導体膜402の水素濃度が1×1019cm-3以上であり、半導体膜402不純物としてV族元素を含有することでn型の伝導型を示す。
[Semiconductor device (4th embodiment)]
A semiconductor device according to a fourth embodiment will be described using FIG. 6. Description of the configuration common to the semiconductor device according to the third embodiment will be omitted.
The semiconductor device 400 according to the fourth embodiment includes a base material 401 and a semiconductor film (semiconductor thin film) 402 formed (synthesized) on one surface 401a of the base material, and the semiconductor film 402 has an average grain size of 1 μm. It is a polycrystalline Ge film composed of the above crystal grains, the hydrogen concentration of the semiconductor film 402 is 1 × 10 19 cm -3 or more, and the semiconductor film 402 contains a group V element as an impurity to achieve n-type conduction. Show type.

半導体膜402は、大粒径化した結晶粒子からなる多結晶ゲルマニウム膜である。多結晶Ge膜を構成するGe結晶粒子の平均粒径は1μm以上である。Ge結晶粒子の平均粒径は3μm以上であることが好ましく、5μmであることがより好ましく、10μm以上であることがさらに好ましい。 The semiconductor film 402 is a polycrystalline germanium film made of crystal grains with increased grain size. The average grain size of the Ge crystal particles constituting the polycrystalline Ge film is 1 μm or more. The average particle diameter of the Ge crystal particles is preferably 3 μm or more, more preferably 5 μm, and even more preferably 10 μm or more.

半導体装置400において、半導体膜402は、最大粒径が5μm以上のGe結晶粒子を含んでもよい。
最大粒径が大きなGe結晶粒子を含むことは粒界の数が減ることにもつながり、半導体膜として好ましい。
半導体膜402は、最大粒径が10μm以上のGe結晶粒子を含むことが好ましく、最大粒径が15μm以上のGe結晶粒子を含むことがより好ましく、最大粒径が20μm以上のGe結晶粒子を含むことがさらに好ましい。
In the semiconductor device 400, the semiconductor film 402 may include Ge crystal grains having a maximum grain size of 5 μm or more.
Including Ge crystal grains with a large maximum grain size also leads to a reduction in the number of grain boundaries, which is preferable as a semiconductor film.
The semiconductor film 402 preferably contains Ge crystal particles with a maximum grain size of 10 μm or more, more preferably contains Ge crystal particles with a maximum grain size of 15 μm or more, and contains Ge crystal particles with a maximum grain size of 20 μm or more. It is even more preferable.

半導体膜402は、V族元素を含有したn型の伝導型を示す多結晶Ge膜である。
V族元素としては、リンP、ヒ素As、アンチモンSbなどを例示できる。
半導体膜402の電子密度は、1×1016cm-3以上1×1023cm-3以下であることが好ましい。
The semiconductor film 402 is a polycrystalline Ge film containing a group V element and exhibiting n-type conductivity.
Examples of group V elements include phosphorus P, arsenic As, and antimony Sb.
The electron density of the semiconductor film 402 is preferably 1×10 16 cm −3 or more and 1×10 23 cm −3 or less.

半導体膜402の電子移動度は、50cm/V・s以上であればよく、100cm/V・s以上200cm/V・s以下であればより好ましく、200cm/V・s以上であれば更に好ましい。 The electron mobility of the semiconductor film 402 may be 50 cm 2 /V·s or more, more preferably 100 cm 2 /V·s or more and 200 cm 2 /V·s or less, and preferably 200 cm 2 /V·s or more. It is even more preferable.

第4実施形態に係る半導体装置における半導体膜402は、電子密度が異なる複数の多結晶Ge膜から構成されてもよい。電子密度が異なる複数の多結晶Ge膜は、各層毎に、水素処理時間や水素処理のマイクロ波出力を変えるなど水素処理条件を調整することによって得ることができる。
この構成において、隣接する多結晶Ge膜の間に他の層を備えてもよく、例えば、隣接する多結晶Ge膜間に水素の移動を防止する水素移動防止層を備えてもよい。水素移動防止層としては公知の材料のものを用いることができ、例えば、SiO2、GeO、Alを例示できる。
The semiconductor film 402 in the semiconductor device according to the fourth embodiment may be composed of a plurality of polycrystalline Ge films having different electron densities. A plurality of polycrystalline Ge films having different electron densities can be obtained by adjusting the hydrogen treatment conditions, such as changing the hydrogen treatment time and the microwave output of the hydrogen treatment, for each layer.
In this configuration, another layer may be provided between adjacent polycrystalline Ge films, for example, a hydrogen migration prevention layer may be provided between adjacent polycrystalline Ge films to prevent hydrogen migration. As the hydrogen migration prevention layer, known materials can be used, such as SiO 2 , GeO 2 , and Al 2 O 3 .

〔半導体装置の製造方法(第2実施形態)〕
半導体装置300又は半導体装置400を製造するための主要な4工程について、図7を用いて説明する。なお、図7においては半導体装置300について説明するが、半導体装置400についても同様の工程にて製造することができる。第1実施形態の半導体装置の製造方法にさらに、p型又はn型の伝導型にするための不純物導入の工程が追加される。第1実施形態の半導体装置の製造方法の工程と共通する工程については適宜説明を簡略化したり、省略したりする。
[Semiconductor device manufacturing method (second embodiment)]
Four main steps for manufacturing the semiconductor device 300 or 400 will be described using FIG. 7. Note that although the semiconductor device 300 will be described in FIG. 7, the semiconductor device 400 can also be manufactured using the same process. The method for manufacturing the semiconductor device of the first embodiment further includes a step of introducing impurities to make the semiconductor device p-type or n-type conductive. Descriptions of steps common to those of the method for manufacturing a semiconductor device of the first embodiment will be simplified or omitted as appropriate.

(非晶質膜形成及び不純物導入工程)
不純物の導入手法としては、特に限定されるものではなく、一般的な方法(イオン注入法、熱拡散法、不純物蒸着法等)を用いることができる。
(Amorphous film formation and impurity introduction process)
The impurity introduction method is not particularly limited, and general methods (ion implantation method, thermal diffusion method, impurity vapor deposition method, etc.) can be used.

不純物蒸着法を用いる場合、非晶質膜を形成する工程において、基材301を加熱しながら、基材の一面301aに対し、Geの粒子302Aを堆積させるのと同時に、不純物元素302Bを同時に蒸着する。その後固相成長の工程で熱処理して多結晶化とドーピングを同時に行う。イオン注入法又は熱拡散法を用いる場合は、固相成長の工程で多結晶化させた後に不純物導入の工程として前記イオン注入法又は前記熱拡散法の処理をする。 When using the impurity vapor deposition method, in the step of forming an amorphous film, while heating the base material 301, Ge particles 302A are deposited on one surface 301a of the base material, and at the same time, an impurity element 302B is simultaneously deposited. do. Thereafter, heat treatment is performed in the solid phase growth process to simultaneously perform polycrystalization and doping. When using the ion implantation method or the thermal diffusion method, the ion implantation method or the thermal diffusion method is performed as the impurity introduction step after polycrystallization in the solid phase growth step.

不純物元素は、特に限定されるものではなく、p型の伝導型にするための不純物元素は、例えばB、Al、Ga、In、Tlとすることができ、n型の伝導型にするための不純物元素は、例えばP、As、Sb、Biとすることができる。 The impurity element is not particularly limited, and impurity elements for making the conduction type p-type can be, for example, B, Al, Ga, In, and Tl, and impurity elements for making the conduction type n-type can be, for example, B, Al, Ga, In, and Tl. The impurity element can be, for example, P, As, Sb, or Bi.

非晶質膜形成の工程での加熱温度は、形成される非晶質膜302Cが、できる限り結晶に近い粒子数密度(同じ材料の結晶における粒子の密度の98%以上102%未満)であり、かつ、結晶核が発生していない状態となるように調子する。つまり、非晶質膜302Cに結晶核が発生しない範囲で、可能な限り大きい温度となるように調整する。 The heating temperature in the step of forming the amorphous film is such that the amorphous film 302C to be formed has a particle number density as close to that of a crystal as possible (98% or more and less than 102% of the particle density in a crystal of the same material). , and the conditions are adjusted so that no crystal nuclei are generated. In other words, the temperature is adjusted to be as high as possible without generating crystal nuclei in the amorphous film 302C.

実際には、非晶質膜302Cに結晶核が発生する温度の30%以上100%未満となるように調整すればよく、50%以上100%未満となるように調整すればより好ましい。具体的には、おおむね100℃以上700℃以下となる。この温度は、形成する半導体膜302の材料と厚さに応じて調整する。例えば、厚さ100nmの半導体膜302を形成する場合には、100~150℃とする。 In reality, the temperature may be adjusted to be 30% or more and less than 100% of the temperature at which crystal nuclei are generated in the amorphous film 302C, and more preferably adjusted to be 50% or more and less than 100%. Specifically, the temperature is approximately 100°C or higher and 700°C or lower. This temperature is adjusted depending on the material and thickness of the semiconductor film 302 to be formed. For example, when forming the semiconductor film 302 with a thickness of 100 nm, the temperature is 100 to 150°C.

(固相成長工程)
第1実施形態の半導体装置の製造方法に係る固相成長の工程と同様と同様に、熱処理(雰囲気は問わない)を行い、非晶質膜形成の工程で形成された非晶質の半導体膜302Cの固相成長を促し、多結晶の半導体膜(多結晶膜)302Dを合成する(図7の中央)。固相成長の工程において、加熱温度は350℃以上800℃以下とすることが好ましく、加熱時間は0.1時間以上300時間以下とすることが好ましい。
(Solid phase growth process)
An amorphous semiconductor film formed in the amorphous film formation process by performing heat treatment (in any atmosphere) in the same manner as in the solid phase growth process in the method of manufacturing a semiconductor device of the first embodiment. Solid phase growth of 302C is promoted to synthesize a polycrystalline semiconductor film (polycrystalline film) 302D (center of FIG. 7). In the solid phase growth step, the heating temperature is preferably 350°C or more and 800°C or less, and the heating time is preferably 0.1 hour or more and 300 hours or less.

非晶質膜形成での加熱温度を上述したように調整することにより、形成される半導体膜302Dは、1μm以上の大粒径の粒子からなる多結晶膜となる。 By adjusting the heating temperature in forming the amorphous film as described above, the semiconductor film 302D that is formed becomes a polycrystalline film made of particles with a large grain size of 1 μm or more.

(水素処理工程)
第1実施形態の半導体装置の製造方法に係る水素処理の工程と同様と同様に、固相成長の工程で形成された不純物導入の多結晶の半導体膜302Dに水素元素302Eを導入する処理を行い、水素が導入された不純物導入多結晶の半導体膜(水素処理多結晶膜)302Fを合成する。
(Hydrogen treatment process)
Similar to the hydrogen treatment step in the semiconductor device manufacturing method of the first embodiment, a process of introducing hydrogen element 302E into the impurity-introduced polycrystalline semiconductor film 302D formed in the solid phase growth step is performed. , an impurity-doped polycrystalline semiconductor film (hydrogen-treated polycrystalline film) 302F into which hydrogen is introduced is synthesized.

上記工程と同様に、水素プラズマ処理を用いる場合には、高真空中で水素を含むArをプラズマ化し、これを基材の一面302aに晒すことにより、多結晶膜302Dに水素を導入して水素処理多結晶膜302Fを形成することになる。この手法は、水素とアルゴンの混合割合や水素プラズマに晒す時間を調整して水素元素の導入量を制御することができる。 Similarly to the above process, when hydrogen plasma treatment is used, hydrogen is introduced into the polycrystalline film 302D by turning hydrogen-containing Ar into plasma in a high vacuum and exposing it to one surface 302a of the base material. A treated polycrystalline film 302F will be formed. With this method, the amount of hydrogen element introduced can be controlled by adjusting the mixing ratio of hydrogen and argon and the time of exposure to hydrogen plasma.

半導体装置300は、その製造過程において、結晶核が発生しない範囲で結晶に近い密度の非晶質膜302Cを形成し、これを固相成長させることによって得られる多結晶の半導体膜302Dを有している。この半導体膜302Dは、1μm以上の大粒径化した結晶粒子からなる多結晶膜であるため、水素導入の工程における水素の導入量を、従来の小粒径1μm以下の多結晶Ge膜に比べて多くすることができる。 The semiconductor device 300 includes a polycrystalline semiconductor film 302D obtained by forming an amorphous film 302C with a density close to that of a crystal within a range in which crystal nuclei are not generated during the manufacturing process, and growing the amorphous film in a solid phase. ing. Since this semiconductor film 302D is a polycrystalline film made of crystal grains with a large grain size of 1 μm or more, the amount of hydrogen introduced in the hydrogen introduction process is lower than that of a conventional polycrystalline Ge film with a small grain size of 1 μm or less. You can do more.

以上の半導体装置の製造方法について、多結晶Ge膜を多結晶SiGe膜に置き換えて適用することができる。 The above method for manufacturing a semiconductor device can be applied by replacing the polycrystalline Ge film with a polycrystalline SiGe film.

以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。 Hereinafter, the effects of the present invention will be made clearer by way of Examples. It should be noted that the present invention is not limited to the following examples, and can be implemented with appropriate modifications within the scope of the gist thereof.

(実施例1)
分子線堆積法により、石英ガラス基板上に、基板温度Tdを125℃の範囲で設定した状態で、Ge粒子を堆積させ、厚さ100nmの非晶質Ge膜を形成した。成膜レートを1nm/minとし、成膜時間は100分間とした。
(Example 1)
Ge particles were deposited on a quartz glass substrate by a molecular beam deposition method with the substrate temperature Td set in the range of 125° C. to form an amorphous Ge film with a thickness of 100 nm. The film formation rate was 1 nm/min, and the film formation time was 100 minutes.

その後、窒素雰囲気とした電気炉内に導入し、非晶質Ge膜に対し、450℃で5時間の熱処理を行い、固相成長を促し、多結晶Ge薄膜を得た。 Thereafter, the amorphous Ge film was introduced into an electric furnace with a nitrogen atmosphere, and heat treated at 450° C. for 5 hours to promote solid phase growth and obtain a polycrystalline Ge thin film.

得られた多結晶Ge薄膜について、電子線後方散乱回折測定を行い、EBSD像(グレインマップ)に基づいて解析ソフトによって自動でGe結晶粒子の平均粒径を算出したところ、3.6μmであった。また、最大粒径は6.2μmであった。なお、自動算出で得られた平均粒径は個数で割った平均粒径ではなく、面積で重みづけした平均粒径であり、微小な粒子(実験ごとに発生し得る不可避の不純物等の影響で生じる微小な粒子等)の影響が小さいものとなっている。 The obtained polycrystalline Ge thin film was subjected to electron beam backscatter diffraction measurement, and the average grain size of the Ge crystal particles was automatically calculated using analysis software based on the EBSD image (grain map), and was found to be 3.6 μm. . Moreover, the maximum particle size was 6.2 μm. Note that the average particle size obtained by automatic calculation is not the average particle size divided by the number of particles, but the average particle size weighted by area. The influence of microscopic particles, etc.) generated is small.

多結晶Ge薄膜の欠陥はアクセプタ(正孔)として作用し、多結晶Ge膜形成後の正孔密度は3×1017cm-3であった。 Defects in the polycrystalline Ge thin film act as acceptors (holes), and the hole density after forming the polycrystalline Ge film was 3×10 17 cm −3 .

その後、多結晶Ge膜を、真空下で水素を5%含むArガスに出力150W~450Wの電磁波を照射してプラズマを発生させた真空チャンバーに導入し、その後20分間静置して多結晶Ge膜表面に水素プラズマ処理を行い、水素を導入した。 Thereafter, the polycrystalline Ge film was introduced into a vacuum chamber in which plasma was generated by irradiating Ar gas containing 5% hydrogen with electromagnetic waves with an output of 150 W to 450 W under vacuum, and then left standing for 20 minutes to form a polycrystalline Ge film. Hydrogen plasma treatment was performed on the membrane surface to introduce hydrogen.

図8は、水素プラズマ処理(出力300W、20分間)を経て得られた多結晶Ge膜に含まれる水素の深さ方向の濃度を二次イオン質量分析(SIMS)によって分析した結果を示すグラフである。グラフの横軸は、多結晶Ge膜表面を0としたときの試料の深さ方向の厚み[nm]を示し、縦軸は水素濃度[cm-3]を示している。 Figure 8 is a graph showing the results of secondary ion mass spectrometry (SIMS) analysis of the depthwise concentration of hydrogen contained in a polycrystalline Ge film obtained through hydrogen plasma treatment (output 300W, 20 minutes). be. The horizontal axis of the graph indicates the thickness [nm] in the depth direction of the sample when the surface of the polycrystalline Ge film is taken as 0, and the vertical axis indicates the hydrogen concentration [cm −3 ].

水素プラズマ処理を行わない場合、多結晶Ge薄膜に含まれる水素濃度は、1019[cm-3]のオーダー(検出感度下限値)であった。一方で、水素プラズマ処理を行った本実施形態の場合、多結晶Ge薄膜表面で最大値1×1023[cm-3]を示し、深さ方向に依存して小さくなり、ガラス基板との界面付近で最小値2×1019[cm-3]を示している。水素プラズマ処理により多結晶Ge膜中に水素が導入されている。 When hydrogen plasma treatment was not performed, the hydrogen concentration contained in the polycrystalline Ge thin film was on the order of 10 19 [cm −3 ] (lower limit of detection sensitivity). On the other hand, in the case of this embodiment in which hydrogen plasma treatment was performed, the maximum value is 1×10 23 [cm −3 ] at the surface of the polycrystalline Ge thin film, and decreases depending on the depth direction, and the value at the interface with the glass substrate is 1×10 23 [cm −3 ]. It shows a minimum value of 2×10 19 [cm −3 ] in the vicinity. Hydrogen is introduced into the polycrystalline Ge film by hydrogen plasma treatment.

実施例1に係る多結晶Ge膜の電気的特性について、van der Pauw法を用いて算出した。図9は、水素プラズマ処理を経て得られた多結晶Ge膜の正孔密度の変化を示すグラフである。グラフの横軸は水素処理の有無を示し、縦軸は正孔密度[cm-3]を示している。ここには、実施例1に係る平均粒径3.6μmの大粒径の粒子の多結晶Ge膜と平均粒径0.5μmの小粒径の粒子の多結晶Ge膜を、それぞれ丸プロット、三角プロットで示している。 The electrical characteristics of the polycrystalline Ge film according to Example 1 were calculated using the van der Pauw method. FIG. 9 is a graph showing changes in hole density in a polycrystalline Ge film obtained through hydrogen plasma treatment. The horizontal axis of the graph indicates the presence or absence of hydrogen treatment, and the vertical axis indicates the hole density [cm −3 ]. Here, the polycrystalline Ge film of large grain size particles with an average grain size of 3.6 μm and the polycrystalline Ge film of small grain size particles with an average grain size of 0.5 μm according to Example 1 are plotted as circles, respectively. Shown as a triangular plot.

実施例1に係る多結晶Ge膜の正孔密度は、水素プラズマ処理前の3×1017[cm-3]から、水素プラズマ処理後は3×1015[cm-3]に大幅に低下した。一方で、従来の小粒径の多結晶Ge膜は、水素プラズマ処理前の9×1017[cm-3]から低下はするものの水素プラズマ処理後は2×1017[cm-3]である。実施例1に係る多結晶Ge膜は、水素処理による正孔密度低減の効果が、従来の小粒径の多結晶Ge膜のそれよりも大きい。 The hole density of the polycrystalline Ge film according to Example 1 was significantly reduced from 3×10 17 [cm −3 ] before hydrogen plasma treatment to 3×10 15 [cm −3 ] after hydrogen plasma treatment. . On the other hand, for conventional small-grain polycrystalline Ge films, the current density after hydrogen plasma treatment is 2×10 17 [cm -3 ], although this decreases from 9× 10 17 [cm -3 ] before hydrogen plasma treatment. . In the polycrystalline Ge film according to Example 1, the effect of reducing the hole density by hydrogen treatment is greater than that of the conventional polycrystalline Ge film with small grain size.

図10は、水素プラズマ処理を経て得られた多結晶Ge膜の正孔密度と、水素プラズマ処理時間との関係を示すグラフである。グラフの横軸は水素処理時間[分]を示し、縦軸は正孔移動度[cm-3]を示している。ここには、水素処理の工程のマイクロ波出力を150W、300W、450Wとした場合の正孔密度を、それぞれ四角素プロット、丸プロット、三角にプロットで示している。 FIG. 10 is a graph showing the relationship between the hole density of a polycrystalline Ge film obtained through hydrogen plasma treatment and the hydrogen plasma treatment time. The horizontal axis of the graph represents the hydrogen treatment time [minutes], and the vertical axis represents the hole mobility [cm −3 ]. Here, the hole density when the microwave output in the hydrogen treatment step is 150 W, 300 W, and 450 W is shown as a square plot, a circle plot, and a triangular plot, respectively.

多結晶Ge膜の正孔密度は、水素プラズマ処理時間に強く依存しており、水素プラズマ処理時間が20分のときに最小値(2×1015[cm-3])となっている。この結果は、水素プラズマ処理時間の長さに応じて水素の導入される量が増加し、また水素プラズマ処理の時間が同じ場合、プラズマ出力の大きさに応じて水素の導入される量が増加する。 The hole density of the polycrystalline Ge film strongly depends on the hydrogen plasma treatment time, and reaches its minimum value (2×10 15 [cm −3 ]) when the hydrogen plasma treatment time is 20 minutes. This result shows that the amount of hydrogen introduced increases according to the length of the hydrogen plasma treatment time, and when the hydrogen plasma treatment time is the same, the amount of hydrogen introduced increases according to the magnitude of the plasma output. do.

実施例1に係る多結晶Ge膜の正孔移動度は、125[cm/V・s]が得られている。 The hole mobility of the polycrystalline Ge film according to Example 1 is 125 [cm 2 /V·s].

(実施例2)
分子線堆積法により、石英ガラス基板上に、基板温度Tdを125℃に設定した状態で、Ge粒子を堆積させ、厚さ100nmの非晶質Ge膜を形成した(非晶質膜形成の工程)。成膜レートを1nm/minとし、成膜時間は100分間とした。
(Example 2)
By molecular beam deposition method, Ge particles were deposited on a quartz glass substrate with the substrate temperature Td set at 125°C to form an amorphous Ge film with a thickness of 100 nm (amorphous film formation process ). The film formation rate was 1 nm/min, and the film formation time was 100 minutes.

Ge粒子を堆積させると同時に、n型のドーパントとしてSb粒子を同時に蒸着した(不純物導入の工程)。Sbを蒸発させるKセルの温度は290℃とし、成膜レートを1.0nm/minとし、成膜時間は100分間とした。この蒸着量は、多結晶Ge膜中の結晶欠陥に由来する正孔が不活性化されてp型の半導体がn型の半導体に反転する量に相当する。 At the same time as the Ge particles were deposited, Sb particles were deposited as an n-type dopant (step of impurity introduction). The temperature of the K cell for evaporating Sb was 290° C., the film formation rate was 1.0 nm/min, and the film formation time was 100 minutes. This amount of vapor deposition corresponds to the amount by which holes originating from crystal defects in the polycrystalline Ge film are inactivated and a p-type semiconductor is inverted to an n-type semiconductor.

その後、窒素雰囲気とした電気炉内に導入し、非晶質膜Ge膜に対して450℃で5時間の熱処理を行い、固相成長を促した。この熱処理によって非晶質Geは多結晶Geに結晶化され、それと同時にn型ドーパントのSb粒子が多結晶Ge膜内に拡散してn型の伝導型を示すSbドープn型多結晶Ge膜が形成される。 After that, it was introduced into an electric furnace with a nitrogen atmosphere, and the amorphous Ge film was heat-treated at 450° C. for 5 hours to promote solid phase growth. Through this heat treatment, amorphous Ge is crystallized into polycrystalline Ge, and at the same time, Sb particles as an n-type dopant are diffused into the polycrystalline Ge film to form an Sb-doped n-type polycrystalline Ge film exhibiting n-type conductivity. It is formed.

Sbドープn型多結晶Ge膜の電気的特性について、van der Pauw法を用いて算出した電子密度は、3×1018[cm-3]であった。 Regarding the electrical characteristics of the Sb-doped n-type polycrystalline Ge film, the electron density calculated using the van der Pauw method was 3×10 18 [cm −3 ].

その後、Sbドープn型多結晶Ge薄膜を、真空下で水素を5%含むArガスに出力300Wの電磁波を照射してプラズマを発生させた真空チャンバーに導入し、その後20分間静置してGe薄膜表面に水素プラズマ処理を行い、水素を添加した。 Thereafter, the Sb-doped n-type polycrystalline Ge thin film was introduced into a vacuum chamber in which plasma was generated by irradiating Ar gas containing 5% hydrogen with electromagnetic waves with an output of 300 W under vacuum, and then left standing for 20 minutes to form a Ge Hydrogen was added to the surface of the thin film by hydrogen plasma treatment.

図11は、水素プラズマ処理を経て得られたSbドープn型多結晶Ge膜の電子密度と、水素プラズマ処理時間との関係を示すグラフである。水素処理時間[分]を示し、縦軸は電子密度[cm-3]を示している。 FIG. 11 is a graph showing the relationship between the electron density of an Sb-doped n-type polycrystalline Ge film obtained through hydrogen plasma treatment and the hydrogen plasma treatment time. The hydrogen treatment time [minutes] is shown, and the vertical axis shows the electron density [cm −3 ].

多結晶Ge膜の電子密度は、水素プラズマ処理時間に強く依存しており、水素プラズマ処理時間が20分のときに最小値(1×1016[cm-3])となっている。この結果は、水素プラズマ処理時間の長さに応じて水素の導入される量が増加し、また水素プラズマ処理の時間が同じ場合、プラズマ出力の大きさに応じて水素の導入される量が増加する。ノンドーピングの多結晶Ge膜の正孔密度が水素プラズマ処理により低下したことで、n型の電子密度が下がったことを示している。これによりn型の電子密度の制御可能な範囲が拡大された。 The electron density of the polycrystalline Ge film strongly depends on the hydrogen plasma treatment time, and reaches its minimum value (1×10 16 [cm −3 ]) when the hydrogen plasma treatment time is 20 minutes. This result shows that the amount of hydrogen introduced increases according to the length of the hydrogen plasma treatment time, and when the hydrogen plasma treatment time is the same, the amount of hydrogen introduced increases according to the magnitude of the plasma output. do. This shows that the hole density of the non-doped polycrystalline Ge film was reduced by the hydrogen plasma treatment, which resulted in the n-type electron density being reduced. This expanded the controllable range of n-type electron density.

本実施例に係るSbドープn型多結晶Ge膜の電子移動度は、200[cm/V・s]が得られている。 The Sb-doped n-type polycrystalline Ge film according to this example has an electron mobility of 200 [cm 2 /V·s].

(実施例3)
実施例3は、石英ガラス基板上にGeO膜(膜厚:100nm)を形成した基板を用い、375℃、150時間の熱処理条件で固相成長工程を行った以外は実施例1と同様な条件にて、多結晶Ge膜を得た。
水素プラズマ処理前の多結晶Ge膜について電子線後方散乱回折測定を行ったところ、Ge結晶粒子の平均粒径は10.1μmであり、最大粒径は17.5μmであった。
図12に、得られたEBSD像(グレインマップ)の一例を示す。EBSD像に10個のGe結晶粒子が見えており、この像の中の最大粒径は17.5μmである。
(Example 3)
Example 3 was the same as Example 1 except that a substrate with a GeO 2 film (thickness: 100 nm) formed on a quartz glass substrate was used, and the solid phase growth process was performed under heat treatment conditions of 375°C and 150 hours. A polycrystalline Ge film was obtained under these conditions.
When electron beam backscatter diffraction measurements were performed on the polycrystalline Ge film before hydrogen plasma treatment, the average grain size of the Ge crystal particles was 10.1 μm, and the maximum grain size was 17.5 μm.
FIG. 12 shows an example of the obtained EBSD image (grain map). Ten Ge crystal particles are visible in the EBSD image, and the maximum particle size in this image is 17.5 μm.

本発明は、「高速・低消費電力薄膜トランジスタの開発」、「高効率で低コストの多接合薄膜太陽電池」、「集積回路の3次元化、多機能化」、「光通信向け近赤外光受光センサ」等に広く活用することができる。 The present invention relates to the development of high-speed, low-power thin film transistors, high efficiency and low cost multi-junction thin film solar cells, three-dimensional and multifunctional integrated circuits, and near-infrared light for optical communications. It can be widely used in applications such as "light-receiving sensors."

100 半導体装置、
101 基材、
102 半導体膜、
200 半導体装置、
201 基材、
202 半導体膜、
300 半導体装置、
301 基材、
302 半導体膜
400 半導体装置、
401 基材、
402 半導体膜
100 semiconductor device,
101 base material,
102 semiconductor film,
200 semiconductor device,
201 base material,
202 semiconductor film,
300 semiconductor device,
301 base material,
302 semiconductor film 400 semiconductor device,
401 Base material,
402 Semiconductor film

Claims (15)

基材と、前記基材の一面に形成された半導体膜を有し、
前記半導体膜は、平均粒径が1μm以上の結晶粒子で構成される、ノンドープの多結晶Ge膜であり、
前記半導体膜の正孔密度が1×1017cm-3以下である、半導体装置。
comprising a base material and a semiconductor film formed on one surface of the base material,
The semiconductor film is a non-doped polycrystalline Ge film composed of crystal grains with an average grain size of 1 μm or more,
A semiconductor device, wherein the semiconductor film has a hole density of 1×10 17 cm −3 or less.
前記半導体膜は、最大粒径が5μm以上のGe結晶粒子を含む、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the semiconductor film includes Ge crystal grains having a maximum grain size of 5 μm or more. 基材と、前記基材の一面に形成された半導体膜を有し、
前記半導体膜は、平均粒径が1μm以上の結晶粒子で構成される、ノンドープの多結晶Ge膜であり、
前記半導体膜の水素濃度が1×1019cm-3以上である、半導体装置。
comprising a base material and a semiconductor film formed on one surface of the base material,
The semiconductor film is a non-doped polycrystalline Ge film composed of crystal grains with an average grain size of 1 μm or more,
A semiconductor device, wherein the semiconductor film has a hydrogen concentration of 1×10 19 cm −3 or more.
前記半導体膜は、最大粒径が5μm以上のGe結晶粒子を含む、請求項3に記載の半導体装置。 4. The semiconductor device according to claim 3, wherein the semiconductor film includes Ge crystal grains having a maximum grain size of 5 μm or more. 前記半導体層に不純物としてIII族元素を含有することでp型の伝導型を示す、請求項3又は4のいずれかに記載の半導体装置。 5. The semiconductor device according to claim 3, wherein the semiconductor layer exhibits p-type conductivity by containing a group III element as an impurity. 前記半導体層の正孔密度が1×1015cm-3以上1×1023cm-3以下である、請求項5に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein the semiconductor layer has a hole density of 1×10 15 cm −3 or more and 1×10 23 cm −3 or less. 前記半導体膜の正孔移動度が25cm/V・s以上である、請求項1~4のいずれか一項に記載の半導体装置。 5. The semiconductor device according to claim 1, wherein the semiconductor film has a hole mobility of 25 cm 2 /V·s or more. 前記半導体層に不純物としてV族元素を含有することでn型の伝導型を示す、請求項3又は4のいずれかに記載の半導体装置。 5. The semiconductor device according to claim 3, wherein the semiconductor layer exhibits n-type conductivity by containing a Group V element as an impurity. 前記半導体層の電子密度が1×1016cm-3以上1×1023cm-3以下である、請求項8に記載の半導体装置。 9. The semiconductor device according to claim 8, wherein the semiconductor layer has an electron density of 1×10 16 cm −3 or more and 1×10 23 cm −3 or less. 前記半導体層の電子移動度が50cm/V・s以上である、請求項8または9のいずれかに記載の半導体装置。 The semiconductor device according to claim 8 , wherein the semiconductor layer has an electron mobility of 50 cm 2 /V·s or more. 基材と、基材の一面に形成された半導体膜とを有し、前記半導体膜は、平均粒径が1μm以上の結晶粒子からなる多結晶膜である半導体装置の製造方法であって、
前記基材を加熱しながら前記基材の一面に非晶質の半導体膜を形成する第一工程と、
前記半導体膜を加熱して前記半導体膜の固相成長を促す第二工程と、
前記半導体膜に水素を導入する第四工程と、を有し、
前記半導体膜はGe膜であり、
前記第一工程での加熱温度を、前記半導体膜に結晶角が発生する温度の50%以上100%未満となるように調整し、
前記第一工程での加熱温度を、前記半導体膜を構成する粒子の密度が、同じ材料の結晶における粒子の密度の98%以上102%未満となるように調整する、半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a base material and a semiconductor film formed on one surface of the base material, the semiconductor film being a polycrystalline film made of crystal grains with an average grain size of 1 μm or more,
a first step of forming an amorphous semiconductor film on one surface of the base material while heating the base material;
a second step of heating the semiconductor film to promote solid phase growth of the semiconductor film;
a fourth step of introducing hydrogen into the semiconductor film,
The semiconductor film is a Ge film,
Adjusting the heating temperature in the first step to be 50% or more and less than 100% of the temperature at which a crystal angle occurs in the semiconductor film,
A method for manufacturing a semiconductor device, wherein the heating temperature in the first step is adjusted so that the density of particles constituting the semiconductor film is 98% or more and less than 102% of the density of particles in a crystal of the same material.
前記第二工程と前記第四工程との間に、前記半導体膜にIII族元素またはV族元素をドーピングすることにより導電性を調整する第三工程を有する、請求項11に記載の半導体装置の製造方法。 12. The semiconductor device according to claim 11, further comprising a third step of adjusting conductivity by doping the semiconductor film with a group III element or a group V element between the second step and the fourth step. Production method. 前記第三工程は、第一工程と同時に実施され、非晶質膜の半導体膜にIII族元素またはV族元素を蒸着する、請求項12に記載の半導体装置の製造方法。 13. The method for manufacturing a semiconductor device according to claim 12, wherein the third step is performed simultaneously with the first step, and a group III element or a group V element is deposited on the amorphous semiconductor film. 前記第四工程は、水素プラズマ処理、水素ラジカル処理、水素イオン注入処理、水素イオンビーム操作処理、ハロゲンプラズマ処理、ハロゲンラジカル処理、ハロゲンイオン注入処理、ハロゲンイオンビーム走査処理の中の一または複数の処理である、請求項11~13のいずれか一項に記載の半導体装置の製造方法。 The fourth step includes one or more of hydrogen plasma treatment, hydrogen radical treatment, hydrogen ion implantation treatment, hydrogen ion beam manipulation treatment, halogen plasma treatment, halogen radical treatment, halogen ion implantation treatment, and halogen ion beam scanning treatment. 14. The method for manufacturing a semiconductor device according to claim 13, which is a process. 前記第四工程は、水素を5%含む不活性ガスをプラズマ化し、前記半導体膜の表面側を前記プラズマに晒す、請求項11~14のいずれか一項に記載の半導体装置の製造方法。
15. The method for manufacturing a semiconductor device according to claim 11, wherein in the fourth step, an inert gas containing 5% hydrogen is turned into plasma, and a surface side of the semiconductor film is exposed to the plasma.
JP2022040483A 2022-03-15 2022-03-15 Semiconductor device and method for manufacturing the same Pending JP2023135330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022040483A JP2023135330A (en) 2022-03-15 2022-03-15 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022040483A JP2023135330A (en) 2022-03-15 2022-03-15 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2023135330A true JP2023135330A (en) 2023-09-28

Family

ID=88144027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022040483A Pending JP2023135330A (en) 2022-03-15 2022-03-15 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2023135330A (en)

Similar Documents

Publication Publication Date Title
KR100642627B1 (en) Method for producing a polycrystalline silicon structure
Major et al. Control of grain size in sublimation-grown CdTe, and the improvement in performance of devices with systematically increased grain size
JP5190516B2 (en) Method for forming semiconductor nanowires
KR101438420B1 (en) A method for forming a junction diode
US8383452B2 (en) Semiconductor device and method for manufacturing the same
JPS58182259A (en) Method of forming polysilicon resistor
TW201246298A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device
JP3599290B2 (en) Semiconductor device
US9873938B2 (en) Depositing calcium fluoride template layers for solar cells
GB2142346A (en) Method of formation of layer of multiconstituent material
US20220238658A1 (en) Integrated Assemblies Having Semiconductor Oxide Channel Material, and Methods of Forming Integrated Assemblies
Jang et al. Polycrystalline silicon produced by Ni–silicide mediated crystallization of amorphous silicon in an electric field
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
Daubriac et al. Superconducting polycrystalline silicon layer obtained by boron implantation and nanosecond laser annealing
CN110858538A (en) Method of forming crystalline semiconductor material and method of forming transistor
KR100628989B1 (en) Crystallization method of amorphous silicon thin film
JP2023135330A (en) Semiconductor device and method for manufacturing the same
KR100250020B1 (en) Forming method of polysilicon thin film
JP3234403B2 (en) Semiconductor thin film manufacturing method
Pirzada et al. Effect of film thickness and laser energy density on the microstructure of a-GaAs films after excimer laser crystallization
KR910008979B1 (en) Poly-silicon film forming method of metal annealing
US5501174A (en) Aluminum metallization for sige devices
Tran et al. Non-localized states and high hole mobility in amorphous germanium
JPH0574784A (en) Manufacture of silicon substrate
RU2805264C1 (en) Semiconductor structure and method of its manufacture