JP2023130052A - Information processing apparatus, information processing method, and program - Google Patents

Information processing apparatus, information processing method, and program Download PDF

Info

Publication number
JP2023130052A
JP2023130052A JP2022034495A JP2022034495A JP2023130052A JP 2023130052 A JP2023130052 A JP 2023130052A JP 2022034495 A JP2022034495 A JP 2022034495A JP 2022034495 A JP2022034495 A JP 2022034495A JP 2023130052 A JP2023130052 A JP 2023130052A
Authority
JP
Japan
Prior art keywords
error
information processing
processor
electrical circuit
circuit diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022034495A
Other languages
Japanese (ja)
Inventor
暁萍 呂
Xiaoping Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2022034495A priority Critical patent/JP2023130052A/en
Publication of JP2023130052A publication Critical patent/JP2023130052A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

To provide an information processing apparatus, an information processing method, and a program that effectively display a location where an error has occurred.SOLUTION: An information processing apparatus according to the embodiment comprises a monitor and a processor. The monitor displays images. The processor verifies an electrical circuit diagram and displays, on the monitor, an error display screen indicating the location of errors within the electrical circuit diagram on the electrical circuit diagram.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、情報処理装置、情報処理方法及びプログラムに関する。 Embodiments of the present invention relate to an information processing device, an information processing method, and a program.

電気回路図を作成する電気CAD(computer aided design)が提供されている。電気CADがインストールされた情報処理装置は、入力された電気回路図を検証するものがある。そのような情報処理装置は、接点構成の間違いなどのエラーを検出すると、検出されたエラーを示すリストを表示する。 Electrical CAD (computer aided design) for creating electrical circuit diagrams is provided. Some information processing devices installed with electrical CAD verify input electrical circuit diagrams. When such an information processing device detects an error such as a wrong contact configuration, it displays a list showing the detected errors.

従来、情報処理装置は、電気回路図においてエラーが発生した箇所を図示することができないという課題がある。 2. Description of the Related Art Conventionally, information processing apparatuses have had a problem in that it is not possible to illustrate a location where an error has occurred in an electrical circuit diagram.

特開2003-132114号公報Japanese Patent Application Publication No. 2003-132114

上記の課題を解決するため、エラーが発生した箇所を効果的に表示する情報処理装置、情報処理方法及びプログラムを提供する。 In order to solve the above problems, an information processing device, an information processing method, and a program are provided that effectively display the location where an error has occurred.

実施形態によれば、情報処理装置は、モニタと、プロセッサと、を備える。モニタは、画像を表示する。プロセッサは、電気回路図を検証し、前記電気回路図上に前記電気回路図に生じたエラーの位置を図示するエラー表示画面を前記モニタに表示する。 According to the embodiment, an information processing device includes a monitor and a processor. The monitor displays images. The processor verifies the electrical circuit diagram and displays an error display screen on the electrical diagram illustrating the location of the error in the electrical diagram on the monitor.

図1は、実施形態に係る情報処理装置の構成例を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration example of an information processing apparatus according to an embodiment. 図2は、実施形態に係る情報処理装置が表示する画面の例を示す図である。FIG. 2 is a diagram illustrating an example of a screen displayed by the information processing device according to the embodiment. 図3は、実施形態に係る情報処理装置が表示する画面の例を示す図である。FIG. 3 is a diagram illustrating an example of a screen displayed by the information processing device according to the embodiment. 図4は、実施形態に係る情報処理装置が表示する画面の例を示す図である。FIG. 4 is a diagram illustrating an example of a screen displayed by the information processing device according to the embodiment. 図5は、実施形態に係る情報処理装置の動作例を示すフローチャートである。FIG. 5 is a flowchart illustrating an example of the operation of the information processing apparatus according to the embodiment.

以下、実施形態について、図面を参照して説明する。
実施形態に係る情報処理装置は、電気回路図を作成する電気CADを実行する。電気CADは、電気回路図の作成を支援するCADである。情報処理装置は、電気CADの動作として、オペレータから電気回路図の入力を受け付ける。情報処理装置は、入力された電気回路図を検証する。情報処理装置は、検証結果として、接点構成の間違いなどのエラーをオペレータに提示する。
Embodiments will be described below with reference to the drawings.
The information processing device according to the embodiment executes electrical CAD to create an electrical circuit diagram. Electrical CAD is CAD that supports the creation of electrical circuit diagrams. The information processing device receives input of an electric circuit diagram from an operator as an operation of electric CAD. The information processing device verifies the input electrical circuit diagram. The information processing device presents errors such as incorrect contact configuration to the operator as verification results.

図1は、実施形態に係る情報処理装置10の構成例を示す。図1が示すように、情報処理装置10は、プロセッサ11、ROM12、RAM13、NVM14、通信部15、操作部16及び表示部17などを備える。 FIG. 1 shows a configuration example of an information processing device 10 according to an embodiment. As shown in FIG. 1, the information processing device 10 includes a processor 11, a ROM 12, a RAM 13, an NVM 14, a communication section 15, an operation section 16, a display section 17, and the like.

プロセッサ11と、ROM12、RAM13、NVM14、通信部15、操作部16及び表示部17と、は、データバス又はインターフェースなどを介して互いに接続する。
なお、情報処理装置10は、図1が示すような構成の他に必要に応じた構成を具備したり、情報処理装置10から特定の構成が除外されたりしてもよい。
The processor 11, ROM 12, RAM 13, NVM 14, communication section 15, operation section 16, and display section 17 are connected to each other via a data bus or an interface.
Note that the information processing apparatus 10 may include other configurations as needed in addition to the configuration shown in FIG. 1, or a specific configuration may be excluded from the information processing apparatus 10.

プロセッサ11は、情報処理装置10全体の動作を制御する機能を有する。プロセッサ11は、内部キャッシュ及び各種のインターフェースなどを備えてもよい。プロセッサ11は、内部メモリ、ROM12又はNVM14が予め記憶するプログラムを実行することにより種々の処理を実現する。 The processor 11 has a function of controlling the overall operation of the information processing device 10 . The processor 11 may include an internal cache, various interfaces, and the like. The processor 11 implements various processes by executing programs stored in advance in the internal memory, ROM 12, or NVM 14.

なお、プロセッサ11がプログラムを実行することにより実現する各種の機能のうちの一部は、ハードウエア回路により実現されるものであってもよい。この場合、プロセッサ11は、ハードウエア回路により実行される機能を制御する。 Note that some of the various functions realized by the processor 11 executing programs may be realized by a hardware circuit. In this case, processor 11 controls the functions performed by the hardware circuits.

ROM12は、制御プログラム及び制御データなどが予め記憶された不揮発性のメモリである。ROM12に記憶される制御プログラム及び制御データは、情報処理装置10の仕様に応じて予め組み込まれる。 The ROM 12 is a nonvolatile memory in which control programs, control data, and the like are stored in advance. The control program and control data stored in the ROM 12 are installed in advance according to the specifications of the information processing device 10.

RAM13は、揮発性のメモリである。RAM13は、プロセッサ11の処理中のデータなどを一時的に格納する。RAM13は、プロセッサ11からの命令に基づき種々のアプリケーションプログラムを格納する。また、RAM13は、アプリケーションプログラムの実行に必要なデータ及びアプリケーションプログラムの実行結果などを格納してもよい。 RAM 13 is a volatile memory. The RAM 13 temporarily stores data being processed by the processor 11. The RAM 13 stores various application programs based on instructions from the processor 11. Further, the RAM 13 may store data necessary for executing the application program, results of executing the application program, and the like.

NVM14は、データの書き込み及び書き換えが可能な不揮発性のメモリである。NVM14は、たとえば、HDD(Hard Disk Drive)、SSD(Solid State Drive)又はフラッシュメモリなどから構成される。NVM14は、情報処理装置10の運用用途に応じて制御プログラム、アプリケーション及び種々のデータなどを格納する。 The NVM 14 is a nonvolatile memory in which data can be written and rewritten. The NVM 14 includes, for example, an HDD (Hard Disk Drive), an SSD (Solid State Drive), or a flash memory. The NVM 14 stores control programs, applications, various data, etc. depending on the operational purpose of the information processing device 10.

通信部15は、外部装置と通信するためのインターフェースである。たとえば、通信部15は、インターネットなどのネットワークを通じて外部装置に接続する。たとえば、通信部15は、有線又は無線のLAN(Local Area Network)接続をサポートするインターフェースである。 The communication unit 15 is an interface for communicating with external devices. For example, the communication unit 15 connects to an external device through a network such as the Internet. For example, the communication unit 15 is an interface that supports wired or wireless LAN (Local Area Network) connection.

操作部16は、オペレータから種々の操作の入力を受け付ける。操作部16は、入力された操作を示す信号をプロセッサ11へ送信する。たとえば、操作部16は、キーボード、マウス又はタッチパネルなどから構成される。 The operation unit 16 receives various operation inputs from an operator. The operation unit 16 transmits a signal indicating the input operation to the processor 11. For example, the operation unit 16 includes a keyboard, a mouse, a touch panel, or the like.

表示部17は、プロセッサ11からの画像データを表示する。たとえば、表示部17は、液晶モニタから構成される。操作部16がタッチパネルから構成される場合、表示部17は、操作部16としてのタッチパネルと一体的に形成される。 The display unit 17 displays image data from the processor 11. For example, the display section 17 is composed of a liquid crystal monitor. When the operation section 16 is composed of a touch panel, the display section 17 is formed integrally with the touch panel as the operation section 16.

次に、情報処理装置10が実現する機能について説明する。情報処理装置10が実現する機能は、プロセッサ11が内部メモリ、ROM12又はNVM14などに格納されるプログラム(たとえば、電気CADなど)を実行することで実現される。 Next, the functions realized by the information processing device 10 will be explained. The functions realized by the information processing device 10 are realized by the processor 11 executing a program (eg, electrical CAD, etc.) stored in the internal memory, ROM 12, NVM 14, or the like.

まず、プロセッサ11は、電気回路図を入力する機能を有する。
プロセッサ11は、操作部16を通じて電気回路図を入力する操作を受け付ける。たとえば、プロセッサ11は、操作部16を通じて、電気回路図を入力する操作として、電子部品の配置、電子シンボルの配置、配線の入力、線番の入力などを示す操作を受け付ける。
First, the processor 11 has a function of inputting an electrical circuit diagram.
The processor 11 receives an operation for inputting an electric circuit diagram through the operation unit 16 . For example, the processor 11 receives, through the operation unit 16, operations indicating the arrangement of electronic components, the arrangement of electronic symbols, the input of wiring, the input of wire numbers, etc., as operations for inputting an electric circuit diagram.

なお、プロセッサ11は、通信部15を通じて外部装置から電気回路図の入力を受け付けてもよい。また、プロセッサ11は、NVM14から電気回路図を取得するものであってもよい。 Note that the processor 11 may receive input of an electric circuit diagram from an external device through the communication unit 15. Further, the processor 11 may acquire an electrical circuit diagram from the NVM 14.

また、プロセッサ11は、電気回路図の検証を行う機能を有する。
電気回路図を入力をすると、プロセッサ11は、操作部16を通じて、検証を行う操作の入力を受け付ける。たとえば、プロセッサ11は、検証を実行するアイコンへのタップを受け付ける。
The processor 11 also has a function of verifying electrical circuit diagrams.
When the electric circuit diagram is input, the processor 11 receives an input of an operation for verification through the operation unit 16. For example, processor 11 accepts a tap on an icon to perform verification.

当該操作を受け付けると、プロセッサ11は、電気回路図の検証を行う。たとえば、プロセッサ11は、線番号、接点のデバイス番号若しくはコンポーネントの入力漏れ、又は、接点の構成間違えなどを検証して、電気回路図にエラーが含まれているかを判定する。たとえば、エラーは、接点呼び合い、回路種別、電源電圧、ケーブル、器具属性、線番号マトリクス又は線番号呼び合いに関連する。 Upon receiving the operation, the processor 11 verifies the electrical circuit diagram. For example, the processor 11 determines whether the electrical circuit diagram contains an error by verifying the omission of a wire number, the device number of a contact or a component, or an incorrect configuration of a contact. For example, the error may be related to contact calling, circuit type, power supply voltage, cable, fixture attributes, wire number matrix, or wire number calling.

なお、プロセッサ11が検証する項目及びエラーの構成は、特定の構成に限定されるものではない。 Note that the items and error configurations that the processor 11 verifies are not limited to a specific configuration.

また、プロセッサ11は、エラーの種類を示すエラー情報を入力する機能を有する。 The processor 11 also has a function of inputting error information indicating the type of error.

電気回路図を検証すると、プロセッサ11は、エラー情報の入力を受け付ける。ここでは、プロセッサ11は、電気回路図にエラーが含まれていると判定したものとする。 After verifying the electrical circuit diagram, processor 11 accepts input of error information. Here, it is assumed that the processor 11 determines that the electrical circuit diagram contains an error.

図2は、プロセッサ11がエラー情報の入力を受け付けるための画面(入力画面)の例を示す。プロセッサ11は、電気回路図の検証を完了すると、入力画面を表示部17に表示する。 FIG. 2 shows an example of a screen (input screen) on which the processor 11 receives input of error information. After completing the verification of the electric circuit diagram, the processor 11 displays an input screen on the display unit 17.

図2が示すように、入力画面は、表示領域21、及び、アイコン22乃至24などを備える。 As shown in FIG. 2, the input screen includes a display area 21, icons 22 to 24, and the like.

表示領域21は、エラーの種類を選択するためのラジオボタンを表示する。ここでは、表示領域21は、接点呼び合い、回路種別、電源電圧、ケーブル、器具属性、線番号マトリクス及び線番号呼び合いをそれぞれ選択するためのラジオボタンを表示する。 The display area 21 displays radio buttons for selecting the type of error. Here, the display area 21 displays radio buttons for selecting mutual call of contacts, circuit type, power supply voltage, cable, appliance attribute, wire number matrix, and mutual call of wire numbers.

アイコン22は、選択されたエラーの種類を確定するためのアイコンである。アイコン22は、後述するエラーリストを表示する画面に遷移するためのアイコンである。 The icon 22 is an icon for determining the type of error selected. The icon 22 is an icon for transitioning to a screen displaying an error list, which will be described later.

アイコン23は、全てのエラーを表示するためのアイコンである。
アイコン24は、動作を終了させるためのアイコンである。
The icon 23 is an icon for displaying all errors.
The icon 24 is an icon for terminating the operation.

ここでは、プロセッサ11は、入力画面において、アイコン22へのタップを受け付けるものとする。アイコン22へのタップを受け付けると、プロセッサ11は、表示領域21において選択されているエラーの種類を示すエラー情報の入力を受け付ける。 Here, it is assumed that the processor 11 accepts a tap on the icon 22 on the input screen. Upon accepting a tap on the icon 22, the processor 11 accepts input of error information indicating the type of error selected in the display area 21.

また、プロセッサ11は、エラー情報に基づいてエラーリストを表示する機能を有する。 Furthermore, the processor 11 has a function of displaying an error list based on error information.

エラー情報を入力すると、プロセッサ11は、電気回路図に含まれるエラーからエラー情報が示す種類と同種類のエラーを抽出する。同種類のエラーを抽出すると、プロセッサ11は、抽出されたエラーを示すエラーリストを生成する。 When the error information is input, the processor 11 extracts the same type of error as the error information indicates from the errors included in the electrical circuit diagram. When the same type of errors are extracted, the processor 11 generates an error list indicating the extracted errors.

エラーリストを生成すると、プロセッサ11は、エラーリストを表示部17に表示する。 After generating the error list, the processor 11 displays the error list on the display unit 17.

図3は、プロセッサ11がエラーリストを表示する画面(リスト画面)の例を示す。図3の例では、プロセッサ11は、エラーの種類として「線番号呼び合い」を示すエラー情報の入力を受け付けたものとする。 FIG. 3 shows an example of a screen (list screen) on which the processor 11 displays an error list. In the example of FIG. 3, it is assumed that the processor 11 receives input of error information indicating "mutual line number calling" as the type of error.

図3が示すように、リスト画面は、エラーリストとして「線番号(呼び合いID)」と「シート行」とを対応付けて表示する。 As shown in FIG. 3, the list screen displays "line number (mutual call ID)" and "sheet row" in association with each other as an error list.

「線番号(呼び合いID)」は、エラーが生じている線番号を示す。
「シート行」は、エラーが生じている箇所を示す。ここでは、「シート行」は、電気回路図のシートを示すシート番号(たとえば、test-3など)と当該シートにおけるエラー箇所の座標(たとえば、JWなど)とを含む。
“Line number (mutual call ID)” indicates the line number where the error has occurred.
"Sheet row" indicates the location where the error occurs. Here, the "sheet row" includes a sheet number indicating the sheet of the electrical circuit diagram (for example, test-3, etc.) and the coordinates of the error location on the sheet (for example, JW, etc.).

たとえば、リスト画面は、シート番号「test-3」のシートにおいて「JW」に線番号呼び合いエラーが生じていることを示す。 For example, the list screen shows that a line number mutual calling error has occurred in "JW" on the sheet with sheet number "test-3."

また、「シート行」は、エラー箇所を図示する画面(後述するエラー表示画面)に遷移するリンクを含む。
図3が示す例では、リスト画面は、「シート行」として、リンク31乃至34を含む。
Furthermore, the "sheet row" includes a link that transitions to a screen (an error display screen to be described later) that illustrates the error location.
In the example shown in FIG. 3, the list screen includes links 31 to 34 as "sheet rows."

リンク31は、「test-3JW」の文字列に設定されたリンクである。リンク31は、「test-3JW」(「N24R1」)に生じたエラーの詳細を示すエラー表示画面に遷移するリンクである。即ち、プロセッサ11は、リンク31がタップにされると、「test-3JW」のエラーの詳細を表示するエラー表示画面に遷移する。 The link 31 is a link set to the character string "test-3JW". Link 31 is a link that transitions to an error display screen showing details of the error that occurred in "test-3JW" ("N24R1"). That is, when the link 31 is tapped, the processor 11 transitions to an error display screen that displays the details of the "test-3JW" error.

リンク32は、「test-3JV」の文字列に設定されたリンクである。リンク32は、「test-3JV」(「P24R1」)に生じたエラーの詳細を示す画面に遷移するリンクである。 The link 32 is a link set to the character string "test-3JV". Link 32 is a link that transitions to a screen showing details of the error that occurred in "test-3JV" ("P24R1").

リンク33は、「test-3JR」の文字列に設定されたリンクである。リンク33は、「test-3JR」(「TRI01」)に生じたエラーの詳細を示すエラー表示画面に遷移するリンクである。 The link 33 is a link set to the character string "test-3JR". Link 33 is a link that transitions to an error display screen showing details of the error that occurred in "test-3JR" ("TRI01").

リンク34は、「test-3JS」の文字列に設定されたリンクである。リンク34は、「test-3JS」(「YTI01」)に生じたエラーの詳細を示すエラー表示画面に遷移するリンクである。 The link 34 is a link set to the character string "test-3JS". The link 34 is a link that transitions to an error display screen showing details of the error that occurred in "test-3JS" ("YTI01").

なお、リスト画面の構成は、特定の構成に限定されるものではない。 Note that the configuration of the list screen is not limited to a specific configuration.

また、プロセッサ11は、エラー箇所を図示する機能を有する。
プロセッサ11は、図示されるエラーを選択する操作の入力として、「シート行」の何れか1つのリンクへのタップを受け付ける。タップを受け付けると、プロセッサ11は、タップされたリンクに基づいて、入力されたエラーの位置(エラー箇所)などを図示する画面(エラー表示画面)を表示する。
Furthermore, the processor 11 has a function of illustrating error locations.
The processor 11 accepts a tap on any one link in the "sheet row" as an input for selecting the illustrated error. When the tap is accepted, the processor 11 displays a screen (error display screen) illustrating the position of the input error (error location), etc., based on the tapped link.

図4は、プロセッサ11が図示するエラー表示画面の例を示す。図4が示す例では、プロセッサ11は、リンク33又は34へのタップを受け付けたものとする。図4が示すように、エラー表示画面は、電気回路図を表示する。エラー表示画面は、電気回路図上に文字列41並びに42及びアイコン410並びに420を表示する。 FIG. 4 shows an example of an error display screen displayed by the processor 11. In the example shown in FIG. 4, it is assumed that the processor 11 has accepted a tap on the link 33 or 34. As shown in FIG. 4, the error display screen displays an electrical circuit diagram. The error display screen displays character strings 41 and 42 and icons 410 and 420 on the electrical circuit diagram.

ここでは、「YRI01」及び「YTI01」には、互いに対応するエラーが生じているものとする。
また、「N24R1」及び「P24R1」には、互いに対応するエラーが生じているものとする。
Here, it is assumed that errors corresponding to each other have occurred in "YRI01" and "YTI01".
Further, it is assumed that errors corresponding to each other have occurred in "N24R1" and "P24R1".

図4は、「YRI01」及び「YTI01」のエラーの詳細を示すエラー表示画面の例である。 FIG. 4 is an example of an error display screen showing details of errors in "YRI01" and "YTI01".

文字列41は、エラーが発生した線番号を示す。文字列41は、「YRI01」及び「YTI01」のエラー箇所に表示される。文字列41は、「YRI01」及び「YTI01」から構成される。文字列41は、所定の色(たとえば、黄色)を付けられている。即ち、エラー表示画面は、文字列41を色付けすることで、「YRI01」及び「YTI01」のエラー箇所を色で表示する。 Character string 41 indicates the line number where the error occurred. The character string 41 is displayed at the error location of "YRI01" and "YTI01". The character string 41 is composed of "YRI01" and "YTI01". The character string 41 is colored in a predetermined color (for example, yellow). That is, the error display screen displays the error locations of "YRI01" and "YTI01" in color by coloring the character string 41.

アイコン410は、「YRI01」及び「YTI01」の位置(エラー箇所)及びエラーの詳細を示す。ここでは、アイコン410は、吹き出しである。アイコン410の角は、エラー箇所を示す。アイコン410は、文字列41と同様の色で表示されている。 Icon 410 indicates the positions (error locations) of "YRI01" and "YTI01" and details of the error. Here, icon 410 is a speech bubble. The corner of the icon 410 indicates the error location. The icon 410 is displayed in the same color as the character string 41.

アイコン410は、表示領域411及び412などを備える。 The icon 410 includes display areas 411 and 412.

表示領域411は、エラーの内容を表示する。ここでは、表示領域411は、「線番号の呼び合い先が存在しません」を表示する。 The display area 411 displays the details of the error. Here, the display area 411 displays "There is no mutual call destination for the line number."

なお、表示領域411は、エラーの内容に応じて、「回路種別と電源電圧が一致していません」、「呼び合い指定がなされていますが、呼び合い元(先)が存在しません」、「デバイスが設定されていません」、「コイルのDev.NO 入力モレ」などのコメントを表示するものであってもよい。表示領域411が表示するコメントの構成は、特定の構成に限定されるものではない。 In addition, the display area 411 displays messages such as "The circuit type and power supply voltage do not match", "Match call specification has been made, but the call source (destination) does not exist", depending on the content of the error. It may also display comments such as "device not set" or "coil Dev.NO input leakage". The configuration of comments displayed in the display area 411 is not limited to a specific configuration.

表示領域412は、エラーを解決するための提案を表示する。ここでは、表示領域412は、3つの提案を表示する。なお、表示領域412が表示するコメントの構成は、特定の構成に限定されるものではない。 Display area 412 displays suggestions for resolving the error. Here, display area 412 displays three suggestions. Note that the configuration of comments displayed in the display area 412 is not limited to a specific configuration.

文字列42は、エラーが発生した線番号を示す。文字列42は、「N24R1」及び「P24R1」のエラー箇所に表示される。文字列42は、「N24R1」及び「P24R1」から構成される。文字列42は、所定の色(たとえば、緑)を付けられている。即ち、エラー表示画面は、文字列42を色付けすることで、「N24R1」及び「P24R1」のエラー箇所を色で表示する。 Character string 42 indicates the line number where the error occurred. The character string 42 is displayed at the error locations of "N24R1" and "P24R1". The character string 42 is composed of "N24R1" and "P24R1". The character string 42 is colored in a predetermined color (for example, green). That is, the error display screen displays the error locations of "N24R1" and "P24R1" in color by coloring the character string 42.

アイコン420は、「N24R1」及び「P24R1」の位置(エラー箇所)及びエラーの詳細を示す。アイコン420は、吹き出しである。アイコン420の角は、エラー箇所を示す。アイコン420は、文字列42と同様の色で表示されている。 The icon 420 indicates the positions of "N24R1" and "P24R1" (error locations) and details of the error. Icon 420 is a speech bubble. The corner of the icon 420 indicates the error location. The icon 420 is displayed in the same color as the character string 42.

ここでは、アイコン420は、エラーの詳細を含まずに縮小した状態で表示されている。アイコン420は、タップされると、拡大して「N24R1」及び「P24R1」のエラーの詳細を表示する。 Here, the icon 420 is displayed in a reduced size without including details of the error. When the icon 420 is tapped, the icon 420 is enlarged to display details of the "N24R1" and "P24R1" errors.

アイコン420は、タップされると、アイコン410と同様に「N24R1」及び「P24R1」のエラーの詳細を表示する。 When tapped, the icon 420 displays details of the errors "N24R1" and "P24R1" similarly to the icon 410.

アイコン420がタップされて拡大すると、アイコン410は、縮小する。即ち、アイコン410は、アイコン420と同様に縮小する。この状態で、アイコン410がタップされると、アイコン410は、拡大し、アイコン420は、縮小する。 When icon 420 is tapped to enlarge, icon 410 shrinks. That is, icon 410 is reduced in size similarly to icon 420. If the icon 410 is tapped in this state, the icon 410 will be enlarged and the icon 420 will be reduced.

なお、エラー表示画面は、初期状態において、縮小されたアイコン410及び縮小されたアイコン420を表示するものであってもよい。エラー表示画面は、アイコン410又はアイコン420がタップされると、タップされたアイコンを拡大してエラーの詳細を表示するものであってもよい。 Note that the error display screen may display the reduced icon 410 and the reduced icon 420 in the initial state. When the icon 410 or the icon 420 is tapped, the error display screen may enlarge the tapped icon and display details of the error.

次に、情報処理装置10の動作例について説明する。
図5は、情報処理装置10の動作例について説明するためのフローチャートである。
Next, an example of the operation of the information processing device 10 will be described.
FIG. 5 is a flowchart for explaining an example of the operation of the information processing device 10.

まず、情報処理装置10のプロセッサ11は、電気回路図を入力する(S11)。電気回路図を入力すると、プロセッサ11は、入力された電気回路図を検証する(S12)。ここでは、プロセッサ11は、電気回路図を検証した結果、エラーを検出したものとする。 First, the processor 11 of the information processing device 10 inputs an electrical circuit diagram (S11). When the electrical circuit diagram is input, the processor 11 verifies the input electrical circuit diagram (S12). Here, it is assumed that the processor 11 detects an error as a result of verifying the electrical circuit diagram.

入力された電気回路図を検証すると、プロセッサ11は、操作部16を通じて、エラー情報を入力する(S13)。エラー情報を入力すると、プロセッサ11は、入力されたエラー情報に基づいてエラーリストを生成する(S14)。 After verifying the input electric circuit diagram, the processor 11 inputs error information through the operation unit 16 (S13). When the error information is input, the processor 11 generates an error list based on the input error information (S14).

エラーリストを生成すると、プロセッサ11は、生成されたエラーリストを表示部17に表示する(S15)。エラーリストを表示すると、プロセッサ11は、図示されるエラーの選択を受け付ける(S16)。 After generating the error list, the processor 11 displays the generated error list on the display unit 17 (S15). When the error list is displayed, the processor 11 accepts selection of the illustrated error (S16).

エラーの選択を受け付けると、プロセッサ11は、選択されたエラーの位置などを図示するアイコンを含むエラー表示画面を表示部17に表示する(S17)。 Upon receiving the error selection, the processor 11 displays an error display screen including an icon illustrating the location of the selected error on the display unit 17 (S17).

エラー表示画面を表示すると、プロセッサ11は、他のアイコンがタップされたかを判定する(S18)。 After displaying the error display screen, the processor 11 determines whether another icon has been tapped (S18).

他のアイコンがタップされていないと判定すると(S18、NO)、プロセッサ11は、S18に戻る。 If it is determined that no other icon has been tapped (S18, NO), the processor 11 returns to S18.

他のアイコンがタップされたと判定すると(S18、YES)、プロセッサ11は、タップされたアイコンを拡大してエラーの詳細を表示する(S19)。エラーの詳細を表示すると、プロセッサ11は、S18に戻る。 If it is determined that another icon has been tapped (S18, YES), the processor 11 enlarges the tapped icon and displays details of the error (S19). After displaying the details of the error, the processor 11 returns to S18.

なお、プロセッサ11は、エラー表示画面の表示を終了する操作の入力を受け付けるまで、S18及び19を繰り返してもよい。また、プロセッサ11は、操作部16に入力される操作に従って、S13又はS15に戻ってもよい。 Note that the processor 11 may repeat S18 and S19 until it receives an input of an operation to end the display of the error display screen. Further, the processor 11 may return to S13 or S15 according to the operation input to the operation unit 16.

また、プロセッサ11は、複数のエラー情報を入力するものであってもよい。この場合、プロセッサ11は、複数種類のエラーを示すエラーリストを生成するものであってもよい。 Further, the processor 11 may input a plurality of pieces of error information. In this case, the processor 11 may generate an error list indicating multiple types of errors.

以上のように構成された情報処理装置は、電気回路図を検証してエラーを検出する。情報処理装置は、オペレータの操作に基づいて、電気回路図上にエラーの位置を図示するエラー表示画面を表示する。その結果、情報処理装置は、エラーが発生した箇所を効果的に表示することができる。 The information processing device configured as described above verifies the electrical circuit diagram to detect errors. The information processing device displays an error display screen illustrating the location of the error on the electrical circuit diagram based on the operator's operation. As a result, the information processing device can effectively display the location where the error has occurred.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and changes can be made without departing from the gist of the invention. These embodiments and their modifications are included within the scope and gist of the invention, as well as within the scope of the invention described in the claims and its equivalents.

10…情報処理装置、11…プロセッサ、12…ROM、13…RAM、14…NVM、15…通信部、16…操作部、17…表示部、21…表示領域、22…アイコン、23…アイコン、24…アイコン、31…リンク、32…リンク、33…リンク、34…リンク、41…文字列、42…文字列、410…アイコン、411…表示領域、412…表示領域、420…アイコン。 10... Information processing device, 11... Processor, 12... ROM, 13... RAM, 14... NVM, 15... Communication unit, 16... Operation unit, 17... Display unit, 21... Display area, 22... Icon, 23... Icon, 24...Icon, 31...Link, 32...Link, 33...Link, 34...Link, 41...Character string, 42...Character string, 410...Icon, 411...Display area, 412...Display area, 420...Icon.

Claims (8)

画像を表示するモニタと、
電気回路図を検証し、
前記電気回路図上に前記電気回路図に生じたエラーの位置を図示するエラー表示画面を前記モニタに表示する、
プロセッサと、
を備える情報処理装置。
a monitor that displays images;
Verify the electrical circuit diagram,
displaying on the monitor an error display screen illustrating the location of an error that has occurred in the electrical circuit diagram on the electrical circuit diagram;
a processor;
An information processing device comprising:
前記エラー表示画面は、前記エラーの内容とエラーを解決するための提案とを表示する、
請求項1に記載の情報処理装置。
The error display screen displays details of the error and suggestions for resolving the error.
The information processing device according to claim 1.
前記エラー表示画面は、前記エラーの位置を示すアイコンを表示する、
請求項2に記載の情報処理装置。
The error display screen displays an icon indicating the location of the error.
The information processing device according to claim 2.
前記プロセッサは、前記アイコンへのタップを受け付けると、前記アイコンに対応する前記エラーの内容と前記エラーを解決するための提案とを表示する、
請求項3に記載の情報処理装置。
When the processor receives a tap on the icon, the processor displays details of the error corresponding to the icon and a proposal for resolving the error.
The information processing device according to claim 3.
操作の入力を受け付ける操作部を備え、
前記プロセッサは、
前記操作部を通じて、エラーの種類を示すエラー情報を入力し、
前記エラー情報に基づいて、エラーリストを生成し、
前記エラーリストを前記モニタに表示し、
前記操作部を通じて、前記エラーリストからエラーを選択する操作を入力し、
選択された前記エラーの内容と前記エラーを解決するための提案とを表示する前記エラー表示画面を前記モニタに表示する、
請求項4に記載の情報処理装置。
Equipped with an operation section that accepts operation input,
The processor includes:
input error information indicating the type of error through the operation section;
generating an error list based on the error information;
displaying the error list on the monitor;
inputting an operation to select an error from the error list through the operation unit;
displaying on the monitor the error display screen that displays the content of the selected error and a proposal for resolving the error;
The information processing device according to claim 4.
前記エラーは、接点呼び合い、回路種別、電源電圧、ケーブル、器具属性、線番号マトリクス又は線番号呼び合いに関連する、
請求項1乃至5の何れか1項に記載の情報処理装置。
The error is related to contact calling, circuit type, power supply voltage, cable, equipment attribute, wire number matrix, or wire number calling,
The information processing device according to any one of claims 1 to 5.
プロセッサによって実行される情報処理方法であって、
電気回路図を検証し、
前記電気回路図上に前記電気回路図に生じたエラーの位置を図示するエラー表示画面をモニタに表示する、
情報処理方法。
An information processing method performed by a processor, the method comprising:
Verify the electrical circuit diagram,
displaying on a monitor an error display screen on the electrical circuit diagram that illustrates the location of the error that has occurred in the electrical circuit diagram;
Information processing method.
プロセッサによって実行されるプログラムであって、
前記プロセッサに、
電気回路図を検証する機能と、
前記電気回路図上に前記電気回路図に生じたエラーの位置を図示するエラー表示画面をモニタに表示する機能と、
を実現させるプログラム。
A program executed by a processor,
the processor;
A function to verify electrical circuit diagrams,
a function of displaying on a monitor an error display screen that illustrates the location of an error that has occurred in the electrical circuit diagram on the electrical circuit diagram;
A program that makes this possible.
JP2022034495A 2022-03-07 2022-03-07 Information processing apparatus, information processing method, and program Pending JP2023130052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022034495A JP2023130052A (en) 2022-03-07 2022-03-07 Information processing apparatus, information processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022034495A JP2023130052A (en) 2022-03-07 2022-03-07 Information processing apparatus, information processing method, and program

Publications (1)

Publication Number Publication Date
JP2023130052A true JP2023130052A (en) 2023-09-20

Family

ID=88024821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022034495A Pending JP2023130052A (en) 2022-03-07 2022-03-07 Information processing apparatus, information processing method, and program

Country Status (1)

Country Link
JP (1) JP2023130052A (en)

Similar Documents

Publication Publication Date Title
US8339416B2 (en) Image construction apparatus and computer-readable media
US10268666B2 (en) Industrial automation workstation and display method for scaling and displaying text destined for a target industrial automation device
JP5829780B1 (en) Programming device
CN111881054B (en) User interface automatic test method, system, equipment and storage medium
JP2010026627A (en) Programmable display device
JP5395642B2 (en) TEST SUPPORT DEVICE AND TEST SUPPORT METHOD FOR PLANT CONTROL DEVICE
US9542084B1 (en) System and method for generating vias in an electronic design by automatically using a hovering cursor indication
FI127955B (en) Layout guidance for localization
WO2024014364A1 (en) Ladder program editing device, editing method, and editing program
JP2023130052A (en) Information processing apparatus, information processing method, and program
US20090058858A1 (en) Electronic apparatus having graph display function
US8370790B2 (en) Computer aided design system for checking dimensions of patterns and method
JP6322631B2 (en) Embedded software development method, programming device and embedded device
JP4694877B2 (en) Switching device, switching system
JP2022044893A (en) Communication management system, communication system, communication management method, and communication management program
JP2008033823A (en) Graph display device and graph display processing program
JP6878992B2 (en) Part position detection program, part position detection method and information processing device
US7321967B2 (en) System and method for configuring capabilities of printed circuit boards
JP6314141B2 (en) Document creation method and document creation apparatus for embedded software
JP2009104434A (en) Method for displaying ladder diagram on monitor screen
JP6075769B2 (en) Data processing device
JP2008112388A (en) Cad system
JP2007257068A (en) Keyboard display device, its control method, and input device
CN115994082A (en) Automatic testing method, device, equipment and medium for Flutter component
JP2022122610A (en) Information processing device, information processing system, information processing method, and program

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230105