JP2023116927A - メモリシステムおよびメモリ制御方法 - Google Patents

メモリシステムおよびメモリ制御方法 Download PDF

Info

Publication number
JP2023116927A
JP2023116927A JP2022019335A JP2022019335A JP2023116927A JP 2023116927 A JP2023116927 A JP 2023116927A JP 2022019335 A JP2022019335 A JP 2022019335A JP 2022019335 A JP2022019335 A JP 2022019335A JP 2023116927 A JP2023116927 A JP 2023116927A
Authority
JP
Japan
Prior art keywords
read
memory
data
memory cells
read voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022019335A
Other languages
English (en)
Inventor
友紀 万代
Yuki Mandai
周央 野村
Shuo Nomura
遼 山城
Ryo Yamashiro
敏克 檜田
Toshikatsu Hida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022019335A priority Critical patent/JP2023116927A/ja
Priority to US17/895,465 priority patent/US11940871B2/en
Publication of JP2023116927A publication Critical patent/JP2023116927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024—Identification of the type of error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】復号に要する時間を短縮する。【解決手段】メモリシステムは、複数のメモリセルを備える不揮発性メモリと、メモリコントローラと、を備える。メモリコントローラは、複数の第１読み出し電圧を用いて複数のメモリセルから読み出された第１データに対して第１復号処理を実行し、第１復号処理に失敗した場合に、複数の第１読み出し電圧ごとに、複数の第２読み出し電圧を用いて複数のメモリセルから複数の第２データを読み出すことにより、複数のメモリセルの閾値電圧ごとのメモリセル数を表すヒストグラムを生成し、生成したヒストグラムの谷の位置を特定するトラッキング処理を実行し、複数の第１読み出し電圧に対して特定した複数の谷ごとに定められた尤度テーブルと、トラッキング処理で読み出された複数の第２データと、を用いて、第２データの尤度情報を求め、尤度情報を用いる第２復号処理を実行する。【選択図】図１

Description

以下の実施形態は、メモリシステムおよびメモリ制御方法に関する。
メモリシステムでは、一般に、記憶するデータを保護するために、誤り訂正符号化されたデータが記憶される。このため、メモリシステムに記憶されたデータを読み出す際には、誤り訂正符号化されたデータに対する復号が行われる。
米国特許出願公開第２０１８／０２５３３５３号明細書 米国特許出願公開第２０２０／００４３５５７号明細書 米国特許出願公開第２０２１／００８９３９７号明細書 米国特許出願公開第２０１６／０２５９６８３号明細書
本発明の１つの実施形態は、復号に要する時間を短縮することが可能なメモリシステムおよびメモリ制御方法を提供することを目的とする。
実施形態のメモリシステムは、複数のメモリセルを備える不揮発性メモリと、メモリコントローラと、を備える。メモリコントローラは、複数の第１読み出し電圧を用いて複数のメモリセルから読み出された第１データに対して第１復号処理を実行し、第１復号処理に失敗した場合に、複数の第１読み出し電圧ごとに、複数の第２読み出し電圧を用いて複数のメモリセルから複数の第２データを読み出すことにより、複数のメモリセルの閾値電圧ごとのメモリセル数を表すヒストグラムを生成し、生成したヒストグラムの谷の位置を特定するトラッキング処理を実行し、複数の第１読み出し電圧に対して特定した複数の谷ごとに定められた尤度テーブルと、トラッキング処理で読み出された複数の第２データと、を用いて、第２データの尤度情報を求め、尤度情報を用いる第２復号処理を実行する。
実施形態に係るメモリシステムの概略構成例を示すブロック図。 ブロックの構成例を示す図。 ページリードの具体例を説明するための図。 変化後の閾値分布の例を示す図。 トラッキング処理において使用される各読み出し電圧を示す図。 レベル分離の一例を説明するための図。 トラッキング処理で生成されるヒストグラムの一例を示す図。 メモリシステムによる読み出し処理のフローチャート。 トラッキング処理のデータを利用した復号処理の流れを説明するための図。 ラベル列の作成方法を説明するための図。 ＬＬＲテーブルのデータ構造の一例を示す図。 ＬＬＲテーブルの作成手順の例を説明するための図。
以下に添付図面を参照して、実施形態に係るメモリシステムおよびメモリ制御方法を詳細に説明する。なお、以下の実施形態により本発明が限定されるものではない。
まず、本実施形態に係るメモリシステムについて、図面を参照して詳細に説明する。図１は、実施形態に係るメモリシステムの概略構成例を示すブロック図である。図１に示すように、メモリシステム１は、メモリコントローラ１０と不揮発性メモリ２０とを備える。メモリシステム１は、ホスト３０と接続可能であり、図１ではホスト３０と接続された状態が示されている。ホスト３０は、例えば、パーソナルコンピュータ、携帯端末などの電子機器であってよい。
不揮発性メモリ２０は、データを不揮発に記憶する不揮発性メモリであり、例えば、ＮＡＮＤ型フラッシュメモリ（以下、単にＮＡＮＤメモリという）である。以下の説明では、不揮発性メモリ２０としてＮＡＮＤメモリが用いられた場合を例示するが、不揮発性メモリ２０として３次元構造フラッシュメモリ、ＲｅＲＡＭ（Resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等のＮＡＮＤメモリ以外の記憶装置を用いることも可能である。また、不揮発性メモリ２０が半導体メモリであることは必須ではなく、半導体メモリ以外の種々の記憶媒体に対して本実施形態を適用することも可能である。
メモリシステム１は、いわゆるＳＳＤ（Solid State Drive）や、メモリコントローラ１０と不揮発性メモリ２０とが１つのパッケージとして構成されるメモリカード等、不揮発性メモリ２０を備える種々のメモリシステムであってよい。
メモリコントローラ１０は、ホスト３０からの書き込み要求に従って不揮発性メモリ２０への書き込みを制御する。また、ホスト３０からの読み出し要求に従って不揮発性メモリ２０からの読み出しを制御する。メモリコントローラ１０は、例えばＳｏＣ（System On a Chip）として構成される半導体集積回路である。メモリコントローラ１０は、ホストＩ／Ｆ（ホストインタフェース）１５、メモリＩ／Ｆ（メモリインタフェース）１３、制御部１１、符号化／復号部（コーデック）１４およびデータバッファ１２を備える。ホストＩ／Ｆ１５、メモリＩ／Ｆ１３、制御部１１、符号化／復号部１４およびデータバッファ１２は、内部バス１６で相互に接続されている。以下で説明するメモリコントローラ１０の各構成要素の動作の一部または全部は、ＣＰＵ（Central Processing Unit）がファームウエアを実行することによって実現されてもよいし、ハードウエアで実現されてもよい。
ホストＩ／Ｆ１５は、ホスト３０との間のインタフェース規格に従った処理を実施し、ホスト３０から受信した命令、書き込み対象のユーザデータなどを内部バス１６に出力する。また、ホストＩ／Ｆ１５は、不揮発性メモリ２０から読み出されて復元されたユーザデータ、制御部１１からの応答などをホスト３０へ送信する。
メモリＩ／Ｆ１３は、制御部１１の指示に基づいて、不揮発性メモリ２０への書き込み処理を行う。また、メモリＩ／Ｆ１３は、制御部１１の指示に基づいて、不揮発性メモリ２０からの読み出し処理を行う。
データバッファ１２は、メモリコントローラ１０がホスト３０から受信したユーザデータを不揮発性メモリ２０へ記憶するまでに一時記憶する。また、データバッファ１２は、不揮発性メモリ２０から読み出したユーザデータをホスト３０へ送信するまでに一時記憶する。データバッファ１２には、例えば、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの汎用メモリを用いることができる。なお、データバッファ１２は、メモリコントローラ１０に内蔵されずに、メモリコントローラ１０の外部に搭載されてもよい。
制御部１１は、メモリシステム１の各構成要素を統括的に制御する。制御部１１は、ホスト３０からホストＩ／Ｆ１５経由で命令を受けた場合に、その命令に従った制御を行う。例えば、制御部１１は、ホスト３０からの命令に従って、不揮発性メモリ２０へのユーザデータおよびパリティの書き込みをメモリＩ／Ｆ１３へ指示する。また、制御部１１は、ホスト３０からの命令に従って、不揮発性メモリ２０からのユーザデータおよびパリティの読み出しをメモリＩ／Ｆ１３へ指示する。
また、制御部１１は、ホスト３０からユーザデータの書き込み要求を受信した場合、データバッファ１２に蓄積されるユーザデータに対して、不揮発性メモリ２０上の記憶領域（メモリ領域）を決定する。すなわち、制御部１１は、ユーザデータの書き込み先を管理する。ホスト３０から受信したユーザデータの論理アドレスと該ユーザデータが記憶された不揮発性メモリ２０上の記憶領域を示す物理アドレスとの対応はアドレス変換テーブルとして記憶される。
また、制御部１１は、ホスト３０から読み出し要求を受信した場合、読み出し要求により指定された論理アドレスを上述のアドレス変換テーブルを用いて物理アドレスに変換し、該物理アドレスからの読み出しをメモリＩ／Ｆ１３へ指示する。
ＮＡＮＤメモリでは、一般に、ページと呼ばれるデータ単位で、書き込みおよび読み出しが行われ、ブロックと呼ばれるデータ単位で消去が行われる。
図２は、ブロックの構成例を示す図である。各ブロックは、所定の第１方向に沿って順に配列された（ｍ＋１）個のＮＡＮＤストリングＮＳを備えている（ｍは、０以上の整数）。ＮＡＮＤストリングは、メモリストリングとも称される。（ｍ＋１）個のＮＡＮＤストリングＮＳにそれぞれ含まれる選択トランジスタＳＴ１は、ドレインがビット線ＢＬ０～ＢＬｍに接続され、ゲートが選択ゲート線ＳＧＤに共通接続されている。選択トランジスタＳＴ２は、ソースがソース線ＳＬに共通接続され、ゲートが選択ゲート線ＳＧＳに共通接続されている。
各ＮＡＮＤストリングＮＳにおいて、（ｎ＋１）個のメモリセルトランジスタＭＴは、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に、それぞれの電流経路が所定の第２方向に沿って電気的に直列接続されるように配置されている（ｎは、０以上の整数）。
最もソース側に位置するメモリセルトランジスタＭＴから順に、制御ゲート電極がワード線ＷＬ０～ＷＬｎにそれぞれ接続されている。従って、ワード線ＷＬ０に接続されたメモリセルトランジスタＭＴ０のソースは選択トランジスタＳＴ２のドレインに接続され、ワード線ＷＬｎに接続されたメモリセルトランジスタＭＴｎのドレインは選択トランジスタＳＴ１のソースに接続されている。
ワード線ＷＬ０～ＷＬｎは、ブロック内のＮＡＮＤストリングＮＳ間で、メモリセルトランジスタＭＴの制御ゲート電極を共通に接続している。すなわち、ブロック内のＮＡＮＤストリングＮＳ間において所定の第１方向に沿って隣接するメモリセルトランジスタＭＴの制御ゲート電極は、同一のワード線ＷＬに接続される。この同一のワード線ＷＬに接続される（ｍ＋１）個のメモリセルトランジスタＭＴはメモリセルグループと呼ぶ。なお、メモリセルトランジスタＭＴはメモリセルとも称される。
メモリセルがシングルレベルセル（ＳＬＣ：Single Level Cell）である場合は、１つのメモリセルグループが１ページに対応する。メモリセルがマルチレベルセル（ＭＬＣ：Multiple Level Cell）である場合は、１つのメモリセルグループが複数ページに対応する。なお、本説明において、ＭＬＣには、１つのメモリセルに３ビットを記憶するＴＬＣ（Triple Level Cell）や１つのメモリセルに４ビットを記憶するＱＬＣ（Quad Level Cell）等が含まれる。また各メモリセルは、ワード線を識別するアドレスとビット線を識別するアドレスとで識別することが可能である。
不揮発性メモリ２０からのデータの読み出し時には、読み出し対象となるデータが書き込まれたメモリセルが接続されるワード線に読み出し電圧が印加され、読み出し対象となるデータが書き込まれたメモリセルが接続されるワード線以外のワード線については所定の電圧（ＶＲＥＡＤ）が印加される。ＶＲＥＡＤは、メモリセルが記憶するデータに関わらずメモリセルがオン状態になるような電圧である。
ホスト３０から送信されるユーザデータは、内部バス１６に転送されてデータバッファ１２に一旦記憶される。符号化／復号部１４は、不揮発性メモリ２０に記憶されるユーザデータを符号化して符号語を生成する。また、符号化／復号部１４は、不揮発性メモリ２０から読み出された符号語（受信語ともいう）を復号してユーザデータを復元する。なお、符号化／復号部１４により符号化されるデータには、ユーザデータ以外にも、メモリコントローラ１０内部で用いる制御データ等が含まれてもよい。
次に、符号語の復号処理の詳細について説明する。誤り訂正符号の復号技術として、ハードビット復号（硬判定復号）とソフトビット復号（軟判定復号）がある。ハードビット復号では、入力の値は、０または１の１ビット（ハードビット）である。これに対してソフトビット復号では、入力の値は、０または１の確からしさを表す対数尤度比（Log Likelihood Ratio：ＬＬＲ）などの尤度情報である。ＬＬＲは、例えば－１２７（０である確率が高い）から１２７（１である確率が高い）の範囲の数値で表される。
次に、不揮発性メモリ２０からのデータの読み出しについてさらに説明する。上記のように、不揮発性メモリ２０の各メモリセルは、１ページ（ＳＬＣの場合）、または、複数ページ（ＭＬＣの場合）に相当するデータを記憶することができる。以下では、各メモリセルから、各ページのデータを読み出すことをページリードという。ページリードでは、読み出し対象のページのデータが０であるか１であるかを示す読み出し結果（リードデータ）が得られる。
図３は、ページリードの具体例を説明するための図である。図３は、ＴＬＣにおけるデータコーディングとページリードの例を示す。ＴＬＣでは、１つのメモリセルに記憶される３ビットのデータは、例えば、アッパー（Upper）ビット、ミドル（Middle）ビット、および、ロワー（Lower）ビットと呼ばれる。
図３の中段は、１つのメモリセル当たり３ビットのデータが格納されたメモリセルの閾値電圧の分布（以下、閾値分布という）を示す。横軸は、閾値電圧を示し、縦軸は、メモリセルの数（セル数）、すなわちビットカウントを示している。
同一のワード線に接続されるすべてのメモリセルのアッパービットの集合を、アッパーページと呼ぶ。同一のワード線に接続されるすべてのメモリセルのミドルビットの集合を、ミドルページと呼ぶ。同一のワード線に接続されるすべてのメモリセルのロワービットの集合を、ロワーページと呼ぶ。
ＴＬＣの場合、図３に示すように、閾値電圧の取り得る範囲は、８個に分けられる。８個の範囲を、閾値電圧が小さいほうから順に、“Ｅｒ”ステート、“Ａ”ステート、“Ｂ”ステート、“Ｃ”ステート、“Ｄ”ステート、“Ｅ”ステート、“Ｆ”ステート、“Ｇ”ステートと呼ぶ。ステートは、閾値電圧の大きさを表す情報に相当する。
ページリードでは、ページごとに定められた複数の読み出し電圧を用いて読み出しが行われ、複数の読み出し電圧による読み出し結果から、各ページのデータが０であるか１であるかが特定される。図３の例では、ロワーページを対象とするページリード（ロワーページリード）の場合、ＶＡおよびＶＥの２つの読み出し電圧が用いられる。ミドルページを対象とするページリード（ミドルページリード）の場合、ＶＢ、ＶＤおよびＶＦの３つの読み出し電圧が用いられる。アッパーページを対象とするページリード（アッパーページリード）の場合、ＶＣおよびＶＧの２つの読み出し電圧が用いられる。
各読み出し電圧による読み出しでは、メモリセルの閾値電圧が、読み出し電圧より大きいか否かを示す１ビットの読み出し結果（リードデータ）が得られる。例えば閾値電圧が読み出し電圧より大きい場合、０を示すリードデータが得られる。また、閾値電圧が読み出し電圧より小さい場合、１を示すリードデータが得られる。以下では、このように１つの読み出し電圧に対する閾値電圧の大小を示すリードデータを取得する処理を、シングルステートリードという。
ページリードでは、複数回のシングルステートリードにより得られるリードデータから、各ページのデータが０であるか１であるかが特定される。図３のＡＲ～ＧＲは、読み出し電圧ＶＡ～ＶＧを用いたシングルステートリードを表す。図３の例で、ロワーページをＶＡおよびＶＥの２つの読み出し電圧で読み出した結果が、それぞれ０および１であったとする。この場合、メモリセルの閾値電圧は、ＶＡより大きくＶＥより小さいこと、すなわち、ロワーページのデータは０であることが特定できる。
同様にして、ミドルページおよびアッパーページのデータが０であるか１であるかが特定される。３ページのリードデータから、メモリセルがいずれのステートに相当するかが特定できる。
あるページに保持されているデータの割り出しに必要な複数のリードは、当該ページについて必要な境界リードと称される。例えばロワーページの割り出しには、境界リードとして、ＡＲおよびＥＲが実行される。
図３に示すような各メモリセルの閾値分布は、時間経過とともに、または、アクセスごとに、変化し得る。
図４は、変化後の閾値分布の例を示す図である。図４は、説明を簡単にするために、“Ａ”ステートおよび“Ｂ”ステートのみを示している。“Ａ”ステートの閾値分布の裾野と“Ｂ”ステートの閾値分布の裾野とが重なり合っている。言い換えると、“Ａ”ステートの最大値が読み出し電圧ＶＢを超えており、かつ、“Ｂ”ステートの最小値が読み出し電圧ＶＢを下回っている。閾値電圧が“Ａ”ステートに属し、かつ、閾値電圧が読み出し電圧ＶＢよりも大きいメモリセルがリードされた場合、そのメモリセルの閾値電圧は“Ｂ”ステートに属するとして認識される。すなわち、“１１０”としてプログラムされたデータが“１００”としてリードされる。閾値電圧が“Ｂ”ステートに属し、かつ、閾値電圧が読み出し電圧ＶＢよりも小さい、メモリセルがリードされた場合、そのメモリセルの閾値電圧は“Ａ”ステートに属するとして認識される。すなわち、“１００”としてプログラムされたデータが“１１０”としてリードされる。プログラム時から変化したデータは、符号化／復号部１４によってエラーとして検出され、訂正が試みられる。
しかしながら、符号化／復号部１４の訂正能力には上限が存在する。メモリコントローラ１０は、エラーとして検出されるビットの数（以降、エラー数）をできるだけ少なくするために、境界リードに使用される読み出し電圧をシフトさせることができる。メモリコントローラ１０は、エラー数を最小にする読み出し電圧の値を、境界リードで使用される読み出し電圧ごとに推定する。エラー数を最小にする読み出し電圧を推定する処理を、トラッキング処理という。また、エラー数を最小にする読み出し電圧を、最適読み出し電圧という。
トラッキング処理は、例えば、読み出し電圧（第２読み出し電圧）を予め定められた刻み幅でシフトしながら読み出し動作を複数回実行することで、該当ページに含まれる複数のメモリセルに書き込まれた閾値電圧ごとのメモリセル数を表すヒストグラムを生成し、生成したヒストグラムの谷の位置を最適読み出し電圧として推定する処理である。
図４において、“Ａ”ステートの閾値分布と“Ｂ”ステートの閾値分布との交点における電圧Ｖｂ＿ｃｒｏｓｓが読み出し電圧として使用された場合、データ“１１０”がデータ“１００”としてリードされるエラーの数と、データ“１００”がデータ“１１０”としてリードされるエラーの数と、の合計の数が最小になる。すなわち、電圧Ｖｂ＿ｃｒｏｓｓは、ＢＲの最適読み出し電圧である。
メモリコントローラ１０は、各最適読み出し電圧を推定し、各最適読み出し電圧の推定値を用いたリードを不揮発性メモリ２０に指示することができる。なお、各最適読み出し電圧の推定値は、各最適読み出し電圧と必ずしも一致していなくてもよい。不揮発性メモリ２０は、メモリコントローラ１０から設定された各最適読み出し電圧の推定値を用いてメモリセルに対する読み出し動作を行う。以降、特にことわりがない限り、最適読み出し電圧の推定値を、単に、最適読み出し電圧という。また、境界リードで使用される各読み出し電圧をシフトさせて実行される読み出し動作を、シフトリードという。
なお、メモリコントローラ１０は、どのようなタイミングでトラッキング処理を実行してもよい。本実施形態では一例として、メモリコントローラ１０は、符号化／復号部１４がエラー訂正に失敗した場合に、トラッキング処理を実行する。
トラッキング処理で得られた最適読み出し電圧は、例えば、データバッファ１２などに履歴値として記憶され、以降の読み出し動作で使用されてもよい。以下では、データバッファ１２などに記憶された履歴値を読み出し電圧（第１読み出し電圧の一例）として用いた読み出し動作を履歴値リードという場合がある。履歴値はどのような単位で記憶されてもよいが、例えば、１ページ単位または複数ページ単位で記憶される。
図５～図７を用いて、トラッキング処理の詳細を説明する。トラッキング処理は、例えばページごとに実行される。以下では、ミドルページの読み出し動作で使用される読み出し電圧ＶＢ、ＶＤ、ＶＦの最適値を推定するトラッキング処理（以下、ミドルトラッキング処理という）を例に説明する。
ミドルトラッキング処理においては、各読み出し電圧を変更（シフト）させながら複数回のシフトリードが実行される。ミドルトラッキング処理に含まれる各シフトリードは、ミドルページを対象としたページリードと同様であり、具体的には、シングルステートリードＢＲ、ＤＲ、ＦＲを実行することによってミドルビットのデータを判定する処理である。各シフトリードで、読み出し電圧ＶＢ、ＶＤおよびＶＦがそれぞれシフトされる。
図５は、ミドルトラッキング処理において使用される各読み出し電圧を示している。図５の例では、５点の読み出し電圧を用いた５回のシフトリードが実行される。なお、シフトリードの回数は５回に限られず、４回または６回以上であってもよい。以下ではｊ点（ｊは４以上の整数）の読み出し電圧を用いたｊ回のシフトリードをｊ点のシフトリードという場合がある。各シフトリードでは、読み出し電圧ＶＢとしてＳｈｉｆｔ＿ｂｘが、読み出し電圧ＶＤとしてＳｈｉｆｔ＿ｄｘが、読み出し電圧ＶＦとしてＳｈｉｆｔ＿ｆｘが使用される。なお、ｘは、１～５の整数である。
以下では、“Ｅｒ”ステートの閾値分布と“Ａ”ステートの閾値分布との間の谷をＥｒ－Ａ谷という。同様に、その他の隣接するステートの閾値分布間の谷は以下のように称される。
・“Ａ”ステートと“Ｂ”ステートとの間：Ａ－Ｂ谷
・“Ｂ”ステートと“Ｃ”ステートとの間：Ｂ－Ｃ谷
・“Ｃ”ステートと“Ｄ”ステートとの間：Ｃ－Ｄ谷
・“Ｄ”ステートと“Ｅ”ステートとの間：Ｄ－Ｅ谷
・“Ｅ”ステートと“Ｆ”ステートとの間：Ｅ－Ｆ谷
・“Ｆ”ステートと“Ｇ”ステートとの間：Ｆ－Ｇ谷
本実施形態では、一例として、１回のシフトリードでは、読み出し電圧ＶＢ、ＶＤおよびＶＦのそれぞれは、読み出し電圧ＶＢ、ＶＤおよびＶＦの基準値から同一の量だけシフトされることとする。以降、シフト量は、特にことわりがない限り、基準値からのシフト量を意味することとする。また、ｊ点のシフトリードに適用されるシフト量の間隔は、等間隔であることとする。
ミドルトラッキング処理においては、シフトリードの他に、マスクデータを取得するためのリードが実行される。シフトリードのリードデータは、複数のシングルステートリードの読み出し結果を用いた演算によって生成される。マスクデータは、シフトリードのリードデータから、それぞれのシングルステートリードの読み出し結果を分離するために使用される。マスクデータを取得するためのリードを、マスクデータリードという。読み出し結果を分離する処理はレベル分離とも称される。レベル分離は、シフトリードのリードデータが、いずれの谷に対応するデータであるかを特定する処理であると解釈することもできる。
マスクデータリードにおいては、対象のワード線ＷＬに特定の電圧が印加される。特定の電圧は、例えば互いに隣接する２つの推定対象の最適読み出し電圧の間の電圧である。例えば、互いに隣接する２つの推定対象の最適読み出し電圧から十分に遠い電圧が特定の電圧として採用される。換言すると、ミドルビットを判定するための３つの読み出し電圧ＶＢ、ＶＤおよびＶＦのうちいずれか１つの読み出し電圧と、当該読み出し電圧の次に大きい読み出し電圧と、の間に設定された電圧が、特定の電圧として採用される。
ミドルページリードでは、読み出し電圧ＶＢ、ＶＤおよびＶＦが使用される。従って、ミドルトラッキング処理においては、一例では、マスクデータリードとして、ＣＲおよびＥＲが実行される。すなわち、ＣＲの読み出し結果およびＥＲの読み出し結果が、マスクデータとして使用される。
ミドルトラッキング処理においては、各メモリセルの閾値電圧が存在し得る範囲は、５点のシフトリードで使用される各読み出し電圧と、ＣＲで使用される読み出し電圧ＶＣと、ＥＲで使用される読み出し電圧ＶＥと、によって、合計１８個の区分（図５の（１）～（１８））に分けられる。
例えば、あるメモリセルにかかるＣＲの読み出し結果が“１（メモリセルがオン状態）”であることは、そのメモリセルの閾値電圧が区分（１）～（６）に含まれていることを示す。あるメモリセルにかかるＣＲの読み出し結果が“０（メモリセルがオフ状態）”であることは、そのメモリセルの閾値電圧が区分（１）～（６）に含まれていないことを示す。すなわち、５点のシフトリードのリードデータに対してＣＲの読み出し結果を用いてマスクすることによって、区分（１）～（６）に閾値電圧が含まれるメモリセルと、区分（１）～（６）に閾値電圧が含まれていないメモリセルと、を分離することが可能である。
区分（１）～（６）においては、シフトリードによるリードデータが“１”であるか否かは、ＢＲの読み出し結果のみに基づいて決定される。ＢＲの読み出し結果が“１（メモリセルがオン状態）”であれば、リードデータは“１”とされる。ＢＲの読み出し結果が“０（メモリセルがオフ状態）”であれば、リードデータは“０”とされる。
よって、一例では、各シフトリードによって得られたリードデータのそれぞれに対し、ＣＲの読み出し結果との論理積（ＡＮＤ）演算を行うことで、各シフトリードそれぞれによって得られたリードデータからＢＲの読み出し結果を取得することができる。
区分（７）～（１２）および区分（１３）～（１８）についても同様にして読み出し結果を取得することができる。
図６は、レベル分離の一例を説明するための図である。図６の例では、上記と同様に、マスクデータリードとして、ＣＲおよびＥＲが実行される。“Ｕｐｐｅｒ”、“Ｍｉｄｄｌｅ”、“Ｌｏｗｅｒ”は、それぞれアッパーページ、ミドルページ、ロワーページでのシフトリードのリードデータを表す。“ＣＲ”、“ＥＲ”は、それぞれＣＲ、ＥＲによるリードデータを表す。
６行目から１２行目は、谷を特定するための演算の例を示す。例えば６行目の演算である“Ｌｏｗｅｒ＆ＣＲ”は、ロワーページのリードデータが、Ｅｒ－Ａ谷に対応するデータであることを特定することができる。
以降、マスクデータを用いることによってシフトリードのリードデータから分離された各読み出し結果を、分離データという。また、シフトリードにおいて読み出し電圧として使用される電圧を、シフト読み出し電圧ということがある。
対象のワード線ＷＬに属する複数のメモリセルは、シフトリードごとの各分離データに基づいてそれぞれの区分に分類される。そして、各区分に分類されたメモリセルの数（セル数）が区分ごとにカウントされる。区分ごとのカウントは、具体的には、次のように実行される。すなわち、ある区分の両側のシフト読み出し電圧を用いて実行された２回のシフトリードによって得られた２つの分離データ間で、値が異なるメモリセルがカウントされる。カウントによって得られる結果が、その区分に分類されたメモリセルの数に該当する。
例えば、Ｓｈｉｆｔ＿ｂｉを用いたシフトリードによって得られた分離データと、Ｓｈｉｆｔ＿ｂ（ｉ＋１）を用いたシフトリードによって得られた分離データと、のそれぞれに含まれる“１（メモリセルがオン状態）”の数がカウントされる。この処理は、Ｓｈｉｆｔ＿ｂｉを読み出し電圧として用いた場合にオン状態となるメモリセルの数Ｃｏｕｎｔ＿ｂｉと、Ｓｈｉｆｔ＿ｂ（ｉ＋１）を読み出し電圧として用いた場合にオン状態となるメモリセルの数Ｃｏｕｎｔ＿ｂ（ｉ＋１）と、をそれぞれカウントしていることに相当する。カウント後、Ｃｏｕｎｔ＿ｂｉとＣｏｕｎｔ＿ｂ（ｉ＋１）との差分が演算される。演算された差分が、Ｓｈｉｆｔ＿ｂｉとＳｈｉｆｔ＿ｂ（ｉ＋１）との間の区分に分類されたメモリセルの数に該当する。なお、オフ状態のメモリセルの数がカウントされてもよい。
これによって、閾値電圧の区分ごとにメモリセルの数を度数として示すヒストグラムが完成する。
図７は、ミドルトラッキング処理で生成されるヒストグラムの一例を示す図である。上段のグラフは、閾値分布を示すグラフである。中段のグラフは、各シフト読み出し電圧が適用された場合にオン状態のメモリセルの数を示すグラフである。下段のグラフは、ヒストグラムである。
図７では読み出し電圧ＶＢに対するヒストグラムの例のみが示されているが、ミドルトラッキング処理では、読み出し電圧ＶＢ、ＶＤおよびＶＦのそれぞれについてヒストグラムが生成される。各ヒストグラムにおいて、度数が極小値となる区分から、最適読み出し電圧がそれぞれ個別に推定される。例えば、度数が極小値となる区分に隣接する２つの区分の度数の内分比によって、最適読み出し電圧の推定値が演算される。なお、最適読み出し電圧の演算方法はこれに限定されない。
読み出し電圧のシフト量ΔＲより小さい粒度で表される谷の位置を特定するようにトラッキング処理が構成される場合には、算出される最適読み出し電圧と、シフト読み出し電圧と、の位置の差（ずれ量）が生じる場合がある。例えば、最適読み出し電圧がＤＡＣ（Digital to Analogue Convertor）値で表され、トラッキング処理のシフトリードに適用されるシフト量ΔＲがαＤＡＣ値（αは２以上の整数）に相当する場合、０ＤＡＣ値～（α－１）ＤＡＣ値のずれ量が生じうる。０ＤＡＣ値は、ずれがない場合のずれ量を表す。例えばα＝１６（ΔＲ＝１６ＤＡＣ値）の場合、ずれ量は０～１５までの１６値を取りうる。なお、複数のシフト読み出し電圧のうち他のシフト読み出し電圧より谷の位置に近いシフト読み出し電圧が、ずれの基準とするシフト読み出し電圧として用いられる。例えば、区分の両側のシフト読み出し電圧のうち予め定められた一方が、ずれの基準とするシフト読み出し電圧として用いられる。
ここで、本実施形態のメモリシステム１による復号処理の概要について説明する。メモリシステム１は、まず履歴値リードまたはノーマルリードにより読み出したデータ（第１データ）に対する復号処理ＤｅｃＡ（第１復号処理）を実行する。ノーマルリードは、例えば、読み出し時にワード線に印加する読み出し電圧として予め設定される読み出し電圧（第１読み出し電圧の一例）の基準値を用いるページリードである。例えば履歴値が記憶されていない場合に、読み出し電圧の基準値を用いたノーマルリードが実行される。
メモリシステム１は、復号処理ＤｅｃＡによる復号に失敗した場合、より精度の高い復号処理ＤｅｃＢを実行する。復号処理ＤｅｃＢは、トラッキング処理と、トラッキング処理で読み出されたデータ（第２データ）に対して尤度情報（ＬＬＲ）を求め、求めたＬＬＲを用いるソフトビット復号（第２復号処理）と、を含む。上記のようなずれ量が生じるトラッキング処理が用いられる場合は、メモリシステム１は、ずれ量に応じたソフトビット復号を実行するように構成される。
復号処理ＤｅｃＢは、トラッキング処理のデータを利用した復号処理ともいう。以下、トラッキング処理のデータを利用した復号処理を含む、本実施形態のメモリシステム１による読み出し処理の詳細について説明する。
図８は、メモリシステム１による読み出し処理の一例を示すフローチャートである。なお、図８に示す読み出し処理は、例えばホスト３０から読み出し要求を受信した場合、並びに、パトロールリードおよびガベージコレクション等のイベントが発生した場合に実行される。
制御部１１は、例えば、読み出し対象の物理アドレス（以下、対象アドレスという）で指定されるワードラインを含むページに対して履歴値が記憶されているか否かを判定する（ステップＳ１０１）。
履歴値が記憶されていない場合（ステップＳ１０１：Ｎｏ）、制御部１１は、メモリＩ／Ｆ１３に対して、対象アドレスを指定してノーマルリードにより不揮発性メモリ２０からデータを読み出すよう指示する。これに対し、メモリＩ／Ｆ１３はノーマルリードを実行する（ステップＳ１０２）。
履歴値が記憶されている場合（ステップＳ１０１：Ｙｅｓ）、制御部１１は、メモリＩ／Ｆ１３に対して、対象アドレスを指定して履歴値リードにより不揮発性メモリ２０からデータを読み出すよう指示する。これに対し、メモリＩ／Ｆ１３は履歴値リードを実行する（ステップＳ１０３）。
ノーマルリードまたは履歴値リードにより読み出されたリードデータは、符号化／復号部１４に入力される。符号化／復号部１４は、リードデータを用いて誤り訂正を実行する（ステップＳ１０４）。制御部１１は、誤り訂正に成功したか否かを判定する（ステップＳ１０５）。
誤り訂正に失敗した場合（ステップＳ１０５：Ｎｏ）、符号化／復号部１４は、トラッキング処理のデータを利用した復号処理である復号処理ＤｅｃＢを実行する（ステップＳ１０６）。復号処理ＤｅｃＢの詳細は後述する。
制御部１１は、復号処理ＤｅｃＢによる復号に成功したか否かを判定する（ステップＳ１０７）。復号に失敗した場合（ステップＳ１０７：Ｎｏ）、制御部１１は、さらに信頼性が高い読み出し動作である高信頼性リードを実行する（ステップＳ１０８）。高信頼性リードは、復号処理ＤｅｃＡおよび復号処理ＤｅｃＢより信頼性が高ければどのような読み出し動作であってもよい。
符号化／復号部１４は、高信頼性リードにより読み出されたリードデータを用いて誤り訂正を実行する（ステップＳ１０９）。制御部１１は、誤り訂正に成功したか否かを判定する（ステップＳ１１０）。
誤り訂正に失敗した場合（ステップＳ１１０：Ｎｏ）、制御部１１は、ホスト３０に対して読み出しエラーを通知する（ステップＳ１１１）。その後、読み出し処理が終了する。
ステップＳ１０５、ステップＳ１１０で誤り訂正に成功したと判定された場合、または、ステップＳ１０７で復号に成功したと判定された場合（ステップＳ１０５：Ｙｅｓ、ステップＳ１０７：Ｙｅｓ、ステップＳ１１０：Ｙｅｓ）、すなわち、符号化／復号部１４においてユーザデータが復元できた場合、復元されたユーザデータが例えばデータバッファ１２へ出力され、その後、読み出し処理が終了する。
上記のように、トラッキング処理で得られた最適読み出し電圧は、データバッファ１２などに履歴値として記憶され、以降の読み出し動作で使用することができる。なお、履歴値リードは実行されないように構成されてもよい。この場合の読み出し処理は、例えば図９のステップＳ１０１およびステップＳ１０３が実行されず、ノーマルリード（ステップＳ１０２）以降の処理が実行されるような処理となる。
次に、ステップＳ１０６のトラッキング処理のデータを利用した復号処理（復号処理ＤｅｃＢ）の詳細について説明する。図９は、実施形態に係るメモリシステム１による、トラッキング処理のデータを利用した復号処理の流れを説明するための図である。
以下では、５点のシフトリードを用いるトラッキング処理を適用した場合を例に説明する。また、以下では、ミドルページを読み出す場合を例に説明する。４回または６回以上のシフトリードを用いるトラッキング処理、および、他のページ（ロワーページ、アッパーページ）を対象とするトラッキング処理のデータを利用した復号処理についても同様の手順を適用できる。
まず、符号化／復号部１４は、トラッキング処理（ミドルトラッキング処理）を実行する（ステップＳ２０１）。ミドルトラッキング処理では、５点のシフトリードと、レベル分離のためのシングルステートリードと、の読み出し結果が利用され、谷ごとに最適読み出し電圧が求められる。
５点のシフトリードは、図５で示したように、各谷について５個の読み出し電圧を用いて読み出し処理を行うことを意味する。例えばＡ－Ｂ谷については、Ｓｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ５の５個の読み出し電圧が用いられる。
符号化／復号部１４は、シフトリードのリードデータを谷ごとに分離するためのレベル分離を実行し（ステップＳ２０２）、谷ごとの５点のリードデータを得る。トラッキング処理（ステップＳ２０１）内でステップＳ２０２に相当する処理が実行される場合は、ステップＳ２０２は省略されてもよい。
符号化／復号部１４は、トラッキング処理で得られた最適読み出し電圧を参照し、谷ごとに、５点のリードデータから４点のリードデータを選択する（ステップＳ２０３）。例えば符号化／復号部１４は、５点の読み出し電圧のうち、最適読み出し電圧に近い順に４点の読み出し電圧を特定する。符号化／復号部１４は、特定した４点の読み出し電圧により読み出された４点のリードデータを選択する。
リードデータの選択について、Ａ－Ｂ谷に対するトラッキング処理で図７の下段のようなヒストグラムが得られた場合を例に説明する。この例では、最適読み出し電圧Ｖｂ＿ｃｒｏｓｓは、Ｓｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ５により分けられる４つの区分（２）～（５）のうち、区分（４）に含まれる。この場合、符号化／復号部１４は、Ｓｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ５のうち、最適読み出し電圧Ｖｂ＿ｃｒｏｓｓに近い４点の読み出し電圧であるＳｈｉｆｔ＿ｂ２～Ｓｈｉｆｔ＿ｂ５を特定する。そして符号化／復号部１４は、Ｓｈｉｆｔ＿ｂ２～Ｓｈｉｆｔ＿ｂ５により読み出された４点のリードデータを選択する。
最適読み出し電圧Ｖｂ＿ｃｒｏｓｓが区分（５）に含まれる場合であれば、符号化／復号部１４は、Ｓｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ５のうち、最適読み出し電圧Ｖｂ＿ｃｒｏｓｓに近い４点の読み出し電圧であるＳｈｉｆｔ＿ｂ２～Ｓｈｉｆｔ＿ｂ５を特定する。そして符号化／復号部１４は、Ｓｈｉｆｔ＿ｂ２～Ｓｈｉｆｔ＿ｂ５により読み出された４点のリードデータを選択する。
最適読み出し電圧Ｖｂ＿ｃｒｏｓｓが区分（２）または区分（３）に含まれる場合であれば、符号化／復号部１４は、Ｓｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ５のうち、最適読み出し電圧Ｖｂ＿ｃｒｏｓｓに近い４点の読み出し電圧であるＳｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ４を特定する。そして符号化／復号部１４は、Ｓｈｉｆｔ＿ｂ１～Ｓｈｉｆｔ＿ｂ４により読み出された４点のリードデータを選択する。
符号化／復号部１４は、選択した４点のリードデータを用いて、ラベル列を作成する（ステップＳ２０４）。ラベル列は、ＬＬＲテーブル（尤度テーブルの一例）を用いてＬＬＲを求めるときに指定する複数のラベルの列である。
図１０は、ラベル列の作成方法を説明するための図である。図１０は、図９と同様にミドルページを読み出す場合の例である。ミドルページについては、３つの谷（Ａ－Ｂ谷、Ｃ－Ｄ谷、Ｅ－Ｆ谷）に対してそれぞれ４点の読み出し電圧が特定される。すなわち、合計１２点の読み出し電圧が特定される。また、１２点の読み出し電圧によって、合計１３個の読み出し電圧の範囲が得られる。符号化／復号部１４は、このような１３個の読み出し電圧の範囲をそれぞれ表す１３個のラベル＜０＞～＜１２＞を作成する。
なお、ロワーページおよびアッパーページの谷の個数は２であるため、特定される読み出し電圧は８点となり、作成されるラベルの個数は９個（例えば＜０＞～＜８＞）となる。
図９に戻り、符号化／復号部１４は、ＬＬＲテーブルを参照して、リードデータに該当するラベルに対応するＬＬＲの値を算出し（ステップＳ２０９）、算出したＬＬＲの列（ＬＬＲ列）を入力とするソフトビット復号を実行する（ステップＳ２１０）。
上記のように、ずれ量が生じるトラッキング処理が用いられる場合は、メモリシステム１は、ずれ量に応じた復号処理を実行する。この場合、谷ごと、および、ずれ量ごとに定められる複数のＬＬＲテーブルが使用される。例えば、ずれ量が０～１５までの１６値を取りうる場合、谷ごとに１６個のＬＬＲテーブルが用意され、ずれ量に応じたＬＬＲテーブルが選択されて使用される。
図９のＬＬＲテーブル９０１～９０３は、それぞれＡ－Ｂ谷、Ｃ－Ｄ谷、および、Ｅ－Ｆ谷に対して定められるＬＬＲテーブルを表す。例えばＡ－Ｂ谷については、５個のラベル＜０＞～＜４＞ごとのＬＬＲである（Ａ０，Ａ１，Ａ２，Ａ３，Ａ４）を定めた１６個のＬＬＲテーブル９０１が用意される。Ｃ－Ｄ谷については、５個のラベル＜４＞～＜８＞ごとのＬＬＲである（Ｃ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４）を定めた１６個のＬＬＲテーブル９０２が用意される。Ｅ－Ｆ谷については、５個のラベル＜８＞～＜１２＞ごとのＬＬＲである（Ｅ０，Ｅ１，Ｅ２，Ｅ３，Ｅ４）を定めた１６個のＬＬＲテーブル９０３が用意される。
図１１は、ＬＬＲテーブルのデータ構造の一例を示す図である。図１１は、Ａ－Ｂ谷に対応するＬＬＲテーブル９０１の例を示す。なお図１１のＬＬＲテーブル９０１は、１６値のずれ量に対するＬＬＲの値をまとめて１つのテーブルの形式で表されている。１６個のＬＬＲテーブルは、それぞれ個別のテーブルの形式で表されてもよい。
図９に戻り、符号化／復号部１４は、谷ごとに、ずれ量に応じた１つのＬＬＲテーブルを選択する。Ａ－Ｂ谷については、符号化／復号部１４は、１６個のＬＬＲテーブル９０１から、ずれ量に応じたＬＬＲテーブルを選択する（ステップＳ２０５）。Ｃ－Ｄ谷については、符号化／復号部１４は、１６個のＬＬＲテーブル９０２から、ずれ量に応じたＬＬＲテーブルを選択する（ステップＳ２０６）。Ｅ－Ｆ谷については、符号化／復号部１４は、１６個のＬＬＲテーブル９０３から、ずれ量に応じたＬＬＲテーブルを選択する（ステップＳ２０７）。
符号化／復号部１４は、各谷について選択された複数のＬＬＲテーブルを１つのＬＬＲテーブルに再構成する（ステップＳ２０８）。例えばミドルページの読み出しの場合、符号化／復号部１４は、Ａ－Ｂ谷に対応するラベル＜０＞～＜４＞のＬＬＲである（Ａ０，Ａ１，Ａ２，Ａ３，Ａ４）、Ｃ－Ｄ谷に対応するラベル＜４＞～＜８＞のＬＬＲである（Ｃ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４）、および、Ｅ－Ｆ谷に対応するラベル＜８＞～＜１２＞のＬＬＲである（Ｅ０，Ｅ１，Ｅ２，Ｅ３，Ｅ４）を統合し、１３個のラベル＜０＞～＜１２＞それぞれに対する１３個のＬＬＲ（Ｘ０，Ｘ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５，Ｘ６，Ｘ７，Ｘ８，Ｘ９，Ｘ１０，Ｘ１１，Ｘ１２）を定める１つのＬＬＲテーブルを再構成する。
なお、同じラベルに対するＬＬＲが谷ごとに異なる場合がありうる。このような場合は、いずれかの谷のＬＬＲを使用してもよいし、複数のＬＬＲの値の平均値を使用してもよい。また、最適読み出し電圧と、シフト読み出し電圧と、の位置の差（ずれ量）が生じないようなトラッキング処理が用いられる場合は、ずれ量に応じたＬＬＲテーブルを選択する処理は不要である。
図９に戻り、符号化／復号部１４は、このようにして再構成されたＬＬＲテーブルを参照してＬＬＲの値を算出し（ステップＳ２０９）、算出したＬＬＲ列を入力とするソフトビット復号を実行する（ステップＳ２１０）。
谷ごとのずれ量に応じたＬＬＲテーブルは、例えば製品出荷前に、メモリシステム１を用いた測定、または、シミュレーションなどにより作成される。以下に、ＬＬＲテーブルの作成方法の例について説明する。
ＬＬＲテーブルは、例えば、メモリシステム１に接続されるホスト３０などの情報処理装置によって作成される。情報処理装置は、例えば以下の（１）式に従い、谷ごとおよびラベルごとのＬＬＲを算出する。
ＬＬＲ＝λ×ｌｎ（p（１）／p（０））・・・（１）
p（１）は該当ラベルに対する１の確率である。p（０）は該当ラベルに対する０の確率である。λは定数である。各確率は、例えば、ラベルに対応するメモリセルに書き込んだ値（０または１）のカウント値と、メモリセルから読み出されたリードデータ（０または１）のカウント値とから算出される。
図１２は、ＬＬＲテーブルの作成手順の例を説明するための図である。図１２の座標軸は、シフト読み出し電圧に対するずれ量を表す。０は、シフト読み出し電圧に相当する。図１２は、最適読み出し電圧が、シフト読み出し電圧－８ＤＡＣ値（ずれ量＝８ＤＡＣ）であった場合の例を示す。この場合、情報処理装置は、ずれ量８に対するＬＬＲテーブルを作成する。
ずれ量８に対するＬＬＲテーブルを作成したときの不揮発性メモリ２０を用いて、他のずれ量に対するＬＬＲテーブルをさらに作成するように構成されてもよい。例えばずれ量８ＤＡＣのＬＬＲテーブルを作成した場合、情報処理装置は、ずれ量が（α－１）ＤＡＣに相当するまで、１ＤＡＣ刻みでずらしたシフト読み出し電圧を用いて読み出しを行い、リードデータを得る。情報処理装置は、各ずれ量に対応するシフト読み出し電圧によるリードデータを用いて、上記の（１）式により、当該ずれ量に対するＬＬＲテーブルを作成する。
図１２の例では、－９ＤＡＣから－（α＋７）ＤＡＣまでのずれに応じたリードデータが得られる。これらのリードデータにより、ずれ量９ＤＡＣのＬＬＲテーブル～ずれ量（α－１）ＤＡＣのＬＬＲテーブル、および、ずれ量０ＤＡＣのＬＬＲテーブル～ずれ量７ＤＡＣのＬＬＲテーブルがさらに作成される。
（変形例１）
ＬＬＲテーブルの作成方法は上記に限られない。例えば、情報処理装置は、あるずれ量（例えばずれ量０ＤＡＣ）に対して作成したＬＬＲテーブルの各ＬＬＲの値を用いた演算により、他のずれ量（例えばずれ量１ＤＡＣ～αＤＡＣ）のＬＬＲテーブルを作成してもよい。
（変形例２）
ソフトビット復号は並列に実行可能とするように構成されてもよい。例えば図９のステップＳ２１０のソフトビット復号を、複数の回路により並列に実行するようにメモリシステム１が構成されてもよい。これにより、複数のＬＬＲテーブルから求められた複数のＬＬＲ列に対して並列にソフトビット復号を実行することができる。これにより、復号処理を高速化することが可能となる。複数のＬＬＲテーブルは、例えば、谷ごとのＬＬＲテーブルであってもよい。
トラッキング処理を適用した復号処理としては、トラッキング処理により最適読み出し電圧を求めた後、求めた最適読み出し電圧を用いてさらにシフトリードを実行する技術がある。このような技術では、トラッキング処理の後に、さらにシフトリードを行うため、復号処理の速度が低下するおそれがある。これに対して本実施形態では、トラッキング処理によるリードデータを再利用してソフトビット復号を実行する。これにより、追加のシフトリードなどが不要となり、復号処理の速度を向上させることができる。
また、トラッキング処理で得られる最適読み出し電圧とシフト読み出し電圧との間にずれ量が生じる場合であっても、ずれ量に応じた複数のＬＬＲテーブルを用いることができる。これにより、誤り訂正の精度を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ メモリシステム
１０ メモリコントローラ
１１ 制御部
１２ データバッファ
１３ メモリＩ／Ｆ
１４ 符号化／復号部
１５ ホストＩ／Ｆ
１６ 内部バス
２０ 不揮発性メモリ
３０ ホスト

Claims (9)

  1. 複数のメモリセルを備える不揮発性メモリと、
    複数の第１読み出し電圧を用いて前記複数のメモリセルから読み出された第１データに対して第１復号処理を実行し、
    前記第１復号処理に失敗した場合に、複数の前記第１読み出し電圧ごとに、複数の第２読み出し電圧を用いて前記複数のメモリセルから複数の第２データを読み出すことにより、前記複数のメモリセルの閾値電圧ごとのメモリセル数を表すヒストグラムを生成し、生成した前記ヒストグラムの谷の位置を特定するトラッキング処理を実行し、
    複数の前記第１読み出し電圧に対して特定した複数の前記谷ごとに定められた尤度テーブルと、前記トラッキング処理で読み出された複数の前記第２データと、を用いて、前記第２データの尤度情報を求め、
    前記尤度情報を用いる第２復号処理を実行する、
    メモリコントローラと、
    を備えるメモリシステム。
  2. 前記谷の位置は、複数の前記第２読み出し電圧間の差より小さい粒度で特定され、
    前記メモリコントローラは、
    複数の前記第１読み出し電圧に対して特定した複数の前記谷ごと、および、前記谷の位置と、複数の前記第２読み出し電圧のうち他の前記第２読み出し電圧より前記谷の位置に近い前記第２読み出し電圧との間のずれ量ごと、に定められた尤度テーブルと、前記トラッキング処理で読み出された複数の前記第２データと、を用いて前記尤度情報を求める、
    請求項１に記載のメモリシステム。
  3. 前記メモリコントローラは、
    複数の前記第１読み出し電圧ごとに、５個の前記第２読み出し電圧を用いて複数の前記第２データを読み出し、５個の前記第２読み出し電圧のうち隣接する２つの前記第２読み出し電圧によって定められる４個の区間の前記閾値電圧ごとのメモリセル数を表す前記ヒストグラムを生成し、生成した前記ヒストグラムの前記谷の位置を特定する前記トラッキング処理を実行する、
    請求項１に記載のメモリシステム。
  4. 前記メモリコントローラは、
    ５個の前記第２読み出し電圧のうち、特定した前記谷に相当する読み出し電圧に近い順に４個の前記第２読み出し電圧によって定められる３個の区間それぞれに対応する複数の前記尤度情報を定めた前記尤度テーブルを用いて、前記トラッキング処理で読み出された複数の前記第２データの読み出しに用いられた前記第２読み出し電圧が含まれる区間に対応する前記尤度情報を求める、
    請求項３に記載のメモリシステム。
  5. 前記メモリコントローラは、
    前記トラッキング処理で読み出された複数の前記第２データが複数の前記谷のいずれに対応するかを求め、求めた前記谷に対して定められた前記尤度テーブルを用いて前記尤度情報を求める、
    請求項１に記載のメモリシステム。
  6. 前記メモリコントローラは、
    前記トラッキング処理の後に前記複数のメモリセルから前記第１データを読み出すときに、前記トラッキング処理により特定した前記谷の位置に相当する読み出し電圧を前記第１読み出し電圧として用いる、
    請求項１に記載のメモリシステム。
  7. 前記メモリコントローラは、
    前記複数のメモリセルのうち少なくとも２つ以上の前記メモリセルに対する複数の前記第２復号処理を並列に実行する、
    請求項１に記載のメモリシステム。
  8. 前記メモリコントローラは、
    前記谷ごとに定められた複数の前記尤度テーブルを１つに統合した尤度テーブルを用いて前記尤度情報を求める、
    請求項１に記載のメモリシステム。
  9. 複数のメモリセルを備える不揮発性メモリを制御するメモリ制御方法であって、
    メモリコントローラが、
    複数の第１読み出し電圧を用いて前記複数のメモリセルから読み出された第１データに対して第１復号処理を実行し、
    前記第１復号処理に失敗した場合に、複数の前記第１読み出し電圧ごとに、複数の第２読み出し電圧を用いて前記複数のメモリセルから複数の第２データを読み出すことにより、前記複数のメモリセルの閾値電圧ごとのメモリセル数を表すヒストグラムを生成し、生成した前記ヒストグラムの谷の位置を特定するトラッキング処理を実行し、
    複数の前記第１読み出し電圧に対して特定した複数の前記谷ごとに定められた尤度テーブルと、前記トラッキング処理で読み出された複数の前記第２データと、を用いて、前記第２データの尤度情報を求め、
    前記尤度情報を用いる第２復号処理を実行する、
    メモリ制御方法。

JP2022019335A 2022-02-10 2022-02-10 メモリシステムおよびメモリ制御方法 Pending JP2023116927A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022019335A JP2023116927A (ja) 2022-02-10 2022-02-10 メモリシステムおよびメモリ制御方法
US17/895,465 US11940871B2 (en) 2022-02-10 2022-08-25 Memory system and memory control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022019335A JP2023116927A (ja) 2022-02-10 2022-02-10 メモリシステムおよびメモリ制御方法

Publications (1)

Publication Number Publication Date
JP2023116927A true JP2023116927A (ja) 2023-08-23

Family

ID=87520947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022019335A Pending JP2023116927A (ja) 2022-02-10 2022-02-10 メモリシステムおよびメモリ制御方法

Country Status (2)

Country Link
US (1) US11940871B2 (ja)
JP (1) JP2023116927A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023136079A (ja) * 2022-03-16 2023-09-29 キオクシア株式会社 メモリシステム及びリード方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320429B2 (en) 2015-03-04 2019-06-11 Toshiba Memory Corporation Memory controller, memory system and memory control method
US9819362B2 (en) * 2015-03-27 2017-11-14 Intel Corporation Apparatus and method for detecting and mitigating bit-line opens in flash memory
JP6783666B2 (ja) * 2017-01-05 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2018147231A (ja) 2017-03-06 2018-09-20 東芝メモリ株式会社 メモリコントローラ、メモリシステムおよびメモリシステムの制御方法
US10783972B2 (en) 2018-08-02 2020-09-22 SK Hynix Inc. NAND flash memory with reconfigurable neighbor assisted LLR correction with downsampling and pipelining
US10891189B2 (en) 2019-01-28 2021-01-12 Seagate Technology Llc Customized parameterization of read parameters after a decoding failure for solid state storage devices
JP2021007061A (ja) * 2019-06-28 2021-01-21 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
US11940871B2 (en) 2024-03-26
US20230251928A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US10847230B2 (en) Memory system and method of controlling nonvolatile memory
US11609814B2 (en) Memory system
CN104126205B (zh) 用于减轻同时多状态感测引起的变化的存储器及其方法
US8793543B2 (en) Adaptive read comparison signal generation for memory systems
US8305809B2 (en) Methods, devices, and systems for dealing with threshold voltage change in memory devices
US10320429B2 (en) Memory controller, memory system and memory control method
US10884855B1 (en) Performance in reading memory cells affected by neighboring memory cells
US9711240B2 (en) Memory system
CN111540402B (zh) 用纠错码(ecc)综合征权重辅助快速恢复错误
US9665426B2 (en) Semiconductor device and reading method
US20200211654A1 (en) Memory system
US10210042B2 (en) Memory system
KR20230100620A (ko) 다단 연결 코드를 사용하는 계층적 오류 정정 코드 디코딩
US9697892B1 (en) Generation and application of gray codes
US11940871B2 (en) Memory system and memory control method
US10803930B2 (en) Memory system including a memory controller and error correction circuit for reading multi-bit data and for detecting and correcting read data errors
US11874736B2 (en) Calculating soft metrics depending on threshold voltages of memory cells in multiple neighbor word lines
US11424002B2 (en) Memory system that includes a NAND flash memory and a memory controller
US20170373705A1 (en) Apparatuses and methods for erasure-assisted ecc decoding
JP2021149990A (ja) メモリシステム
WO2024124417A1 (en) Best read reference voltage search of 3d nand memory
US11621048B2 (en) Positioning read thresholds in a nonvolatile memory based on successful decoding
WO2024148459A1 (en) Dummy data-based read reference voltage search of nand memory
CN118830023A (zh) Nand存储器的基于虚拟数据的读取参考电压搜索