JP2023108578A - リザバー計算用電子素子 - Google Patents

リザバー計算用電子素子 Download PDF

Info

Publication number
JP2023108578A
JP2023108578A JP2022112842A JP2022112842A JP2023108578A JP 2023108578 A JP2023108578 A JP 2023108578A JP 2022112842 A JP2022112842 A JP 2022112842A JP 2022112842 A JP2022112842 A JP 2022112842A JP 2023108578 A JP2023108578 A JP 2023108578A
Authority
JP
Japan
Prior art keywords
ions
reservoir
ion
electronic device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022112842A
Other languages
English (en)
Inventor
敬志 土屋
Takashi Tsuchiya
大貴 西岡
Hirotaka Nishioka
航 並木
Wataru Namiki
真 ▲高▼▲柳▼
Makoto Takayanagi
一弥 寺部
Kazuya Terabe
友紀 和田
Tomoki Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Publication of JP2023108578A publication Critical patent/JP2023108578A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】リザバー部の非線形性が高くて計算リソースを抑えることができ、かつ、コンパクトで集積化に適するリザバー計算用の電子素子を提供する。
【解決手段】電子素子(リザバー素子、電気二重層トランジスタ、EDLT)101は、半導体層(水素終端ダイヤモンド)11、イオン伝導体(LSZO)16、ゲート電極14、ソース電極12及びドレイン電極13を有する。ソース電極及びドレイン電極は、半導体層と電気的に接触する。ゲート電極は、半導体層上におけるソース電極の電気的接触面とドレイン電極の電気的接触面の間に形成されるチャネル層15にイオン伝導体を介して配置される。
【選択図】図1

Description

本発明は、リザバー計算用電子素子に関する。
近年、脳神経ネットワークを模倣したニューラルネットワークおよび人工知能が盛んに研究されており、例えば、深層学習などを含む多層型ニューラルネットワークを利用する人工知能技術が知られている。
この技術は、一般に、高い性能を有するものであるが、非常に多くの計算リソースを必要とし、消費電力が大きく、設備サイズなども大掛かりになるという問題がある。このため、特に電力やボリューム(サイズ)が限られる小型携帯端末への用途には高い障壁がある。
ニューラルネットワークの別の取り組みとして、リザバー計算(リザバーコンピューティング、Reservoir Computing)というものがあり、例えば特許文献1から3に開示がある。
リザバー計算は、物理現象の非線形性を利用して計算するもので、原理上は少ないリソースで計算を行うことが可能である。しかしながら、従来は、リザバー部の非線形性(表現力)が低く、十分計算リソースを低減できなかった。このため、リザバー部のサイズが大きく高集積化が難しいなどの課題があった。
特開2020-204888号公報 特開2019-101635号公報 特開2021-60830号公報
本発明の課題は、リザバー部の非線形性が高くて計算リソースを抑えることができ、かつコンパクトで集積化に適するリザバー計算用の電子素子を提供することである。
課題を解決するための本発明の構成を下記に示す。
(構成1)
半導体層、イオン伝導体、ゲート電極、ソース電極およびドレイン電極を有し、
前記ソース電極および前記ドレイン電極は前記半導体層と電気的に接触し、
前記ゲート電極は、前記半導体層上における前記ソース電極の電気的接触面と前記ドレイン電極の電気的接触面の間に形成されるチャネル層に、前記イオン伝導体を介して配置される、リザバー計算用電子素子。
(構成2)
前記半導体層は、水素終端されたダイヤモンド半導体、シリコン、GaAs、Ga、SiC、GaP、InP、ZnSe、CdS、GaN、SiGe、CuInSe、グラフェン、単層MoS、およびZnOからなる群より選ばれる一つからなる、構成1記載のリザバー計算用電子素子。
(構成3)
前記半導体層は、水素終端されたダイヤモンド半導体からなる、構成2記載のリザバー計算用電子素子。
(構成4)
前記イオン伝導体の伝導体イオンは、Liイオン、Hイオン、Naイオン、Agイオン、Cuイオン、Clイオン、Brイオン、Iイオン、SO イオン、FeCl イオン、OHイオン、BF イオン、PF イオン、CFSOイオン、(FSOイオン、(CFSOイオン、C11 イオン、C1020 イオンからなる群より選ばれる1以上である、構成1から3の何れか1項記載のリザバー計算用電子素子。
(構成5)
前記イオン伝導体の伝導体イオンは、Liイオンである、構成4記載のリザバー計算用電子素子。
(構成6)
前記イオン伝導体は固体状である、構成1から5の何れか1項記載のリザバー計算用電子素子。
(構成7)
前記イオン伝導体はゲル状である、構成1から5の何れか1項記載のリザバー計算用電子素子。
(構成8)
前記イオン伝導体は液体状である、構成1から5の何れか1項記載のリザバー計算用電子素子。
(構成9)
前記イオン伝導体は、Li-SiO-ZrO(LZSO)からなる、構成1から6の何れか1項記載のリザバー計算用電子素子。
(構成10)
前記ゲート電極、前記ソース電極および前記ドレイン電極は、アルミニウム(Al)、タングステン(W)、金(Au)、チタン(Ti)、白金(Pt)、パラジウム(Pd)、銅(Cu)、銀(Ag)、マグネシウム(Mg)、亜鉛(Zn)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、モリブデン(Mo)からなる群より選ばれる金属、前記群から選ばれる金属を1以上含む合金、ドープドポリシリコン、カーボン、グラフェンおよびグラファイトからなる群より選ばれる1以上からなる、構成1から9の何れか1項記載のリザバー計算用電子素子。
(構成11)
前記チャネル層には、チャネル幅の異なる複数のチャネルが配置されている、構成1から10の何れか1項記載のリザバー計算用電子素子。
本発明によれば、リザバー部の非線形性が高くて計算リソースを抑えることができ、かつコンパクトで集積化に適するリザバー計算用の電子素子が提供される。
本発明の電子素子の構造を示す断面図である。 本発明の電子素子の動作を説明する説明図である。 時系列データ(“1011”)を入力した際のドレイン電流応答を示す特性図である。 16通りのピクセル情報を入力したときのリザバー状態を測定した特性図である。 学習画像枚数と画像認識正答率の関係を示す特性図である。 入力波形u(κ)と式(1)で表されるy(κ)の関係を離散時間κに対して示した特性図である。 予測波形と目標波形の一致性を示す特性図である。 第2の実施の形態の電子素子の構造と動作を説明する説明図である。 実施例2の予測波形と目標波形の一致性を示す特性図である。 実施例2の予測波形と目標波形の一致性を示す特性図である。 情報処理装置の構成を示す構成図である。
以下本発明を実施するための形態について図面を参照しながら説明する。なお、文中に出てくるA~Bという表現は、A以上B以下を示す。
(実施の形態1)
実施の形態1では、イオン伝導体と半導体を用いた電気二重層トランジスタによるリザバー計算用電子素子について述べる。
<電子素子の構造>
本発明のリザバー計算用電子素子101は、主要構成を表す図1(a)に示されるように、イオン伝導体16と、チャネル層15を有する半導体層11をコアにして、それにゲート電極14、ソース電極12およびドレイン電極13を備えた電気二重層トランジスタ(EDLT;Electric Double-Layer Transistor)であり、そのEDLTのドレイン電流をリザバーとして利用するものである。リザバー計算を高集積化が可能なハードで行うことにより、計算リソースを抑制することが可能になる。
ここで、ソース電極12およびドレイン電極13は半導体層11に電気的に接する。特に、オーミック接触で接するのが好ましい。
また、図1(b)に示すように、電気二重層トランジスタ102は、集積化を容易にするために、半導体層11の表層の一部にチャネル15が形成され、ソース電極12およびドレイン電極13がゲート電極14と同一面上に引き出される構造であってもよい。
イオン伝導体16は、イオンを伝導する物質からなり、固体状、ゲル状、液体状の何れの形態でもよい。イオン伝導体16が固体の場合は、半導体プロセスを利用して作製することができて集積化しやすく、取り扱いが容易で液漏れの心配がないという利点がある。ゲルの場合は、液漏れのリスクを抑制できて、取り扱いも比較的容易という利点がある。液体の場合は、イオン伝導体16と半導体層11を密着させるのが容易という利点がある。なお、液体は有機でも無機でも構わない。イオン伝導体16の厚さは1nm以上1cm以下がリザバー特性を得る上で好ましい。
イオン伝導体16の具体例としては、Li-SiO-ZrO(LZSO)、PEO(ポリエチレンオキシド)/LiClO、1-エチル-3-メチルイミダゾリウムービス(トリフルオロメタンスルホニル)イミド(EMI-TFSI)を挙げることができる。この中でもLZSOは金属Liなどの還元性の電極との接触に対して比較的安定という特徴があり、好んで用いることができる。
イオン伝導体16の伝導体イオンは特に限定はないが、Liイオン、Hイオン、Naイオン、Agイオン、Cuイオン、Clイオン、Brイオン、Iイオン、SO イオン、FeCl イオン、OHイオン、BF イオン、PF イオン、CFSOイオン、(FSOイオン、(CFSOイオン、C11 イオン、C1020 イオンからなる群より選ばれる1以上を挙げることができる。この中でも、汎用に用いられていて使用ノウハウの蓄積が大きく、また、固体材料中でも比較的高いイオン伝導度を示すという長所も有するLiイオン(Liイオン)を好んで用いることができる。
半導体層11としては、水素終端されたダイヤモンド半導体、シリコン、GaAs、Ga、SiC、GaP、InP、ZnSe、CdS、GaN、SiGe、CuInSe、グラフェン、単層MoS、またはZnOを挙げることができる。
この中でも水素終端されたダイヤモンド半導体は、イオン注入による劣化への耐性(化学的安定性)という特徴があり、好んで用いることができる。ここで、ダイヤモンドとしては単結晶が好ましい。(111)ダイヤモンドや(100)ダイヤモンドを好んで用いることができる。
また、半導体層11としては、汎用に使用されていて高品質でありながらコストが低く、集積化にも適するシリコンも好んで用いることができる。
チャネル層15は、半導体層11の表層部に形成される。具体的には、水素終端されたダイヤモンド半導体の表層部(水素終端部)やシリコンなどの半導体の表層部に不純物がドーピングされた層を挙げることができる。
ここで、チャネル層15は1つのチャネル幅のチャネルが配置されていても、チャネル幅の異なる複数のチャネルが配置されていてもよい。前者の1つのチャネルが配置されている場合は複数のリザバー状態を得るために時系列データを複数の異なる入力パルス電圧信号に変換して繰り返し入力する必要があるという特徴があり、複数のチャネル幅のチャネルが配置されている場合は一つの入力パルス電圧信号から同時に複数のリザバー状態を得られるという特徴がある。
チャネル幅としては、代表的には、100μm以上800μm以下を挙げることができる。
なお、チャネル層15は、図1(a)および(b)ではイオン伝導体16に接しているが、必ずしも直接接触する必要はなく、イオン伝導体16との間にSiO等の薄膜の絶縁膜が形成されていてもよい。薄膜の絶縁膜が形成されているとチャネル層15とイオン伝導体16との化学反応を抑制することができ、経時安定性を向上させることが可能となる。
ゲート電極14、ソース電極12およびドレイン電極13の材料としては、電気抵抗が低く、イオン伝導体16と腐食などの反応を起こさないものであれば使用することができ、アルミニウム(Al)、タングステン(W)、金(Au)、チタン(Ti)、白金(Pt)、パラジウム(Pd)、銅(Cu)、銀(Ag)、マグネシウム(Mg)、亜鉛(Zn)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、モリブデン(Mo)からなる群より選ばれる金属、前記群から選ばれる金属を1以上含む合金、ドープドポリシリコン、カーボン、グラフェンまたはグラファイトからなる群より選ばれる1以上を挙げることができる。また、上記材料からなる単層膜でも上記材料を組み合わせた積層膜とすることもできる。
なお、ゲート電極14、ソース電極12およびドレイン電極13は、図1(a)および(b)ではイオン伝導体16に接しているが、必ずしも直接接触する必要はなく、イオン伝導体16との間にSiO等の薄膜の絶縁膜が形成されていてもよい。薄膜の絶縁膜が形成されているとゲート電極14、ソース電極12およびドレイン電極13とイオン伝導体16との間の化学反応を抑制することができ、経時安定性を向上させることが可能となる。
<動作>
リザバー計算用素子に求められる代表的な特性は、(a)非線形特性(b)短期記憶および(c)高次元性である。
EDLT(101)では、パルス電圧印加に対してイオン伝導体/半導体の界面の電気二重層によって誘起される半導体の電子キャリア密度変化と、電気二重層の充放電挙動の両方が関わることによって生じる半導体チャネルを流れるドレイン電流の複雑な応答から、高い非線形特性が得られる。
ここで利用しているドレイン電流の複雑な応答は、電気二重層の充電状態に依存する半導体の電気抵抗(電子伝導)と、電気二重層容量、充電状態に依存しないイオン伝導体のイオン伝導抵抗が直列回路を形成することによって生まれる。
電気二重層を用いているので、時間と共にイオンの位置や状態が変化するため短期記憶特性も生じる。
また、実施例に示されるように高次元性も有する。
さらに、電気二重層という非常に薄い領域で起こる現象を利用するために、高集積化にも適する。
<製造方法>
EDLT(101)は下記の工程によって製造することができる。
最初に、半導体層11を準備し、その上にソース電極12およびドレイン電極13を形成する。ソース電極12およびドレイン電極13の形成方法としては、リフトオフ法や、ソース電極12およびドレイン電極13を構成する導電材料をスパッタリング法や蒸着法などで堆積し、リソグラフィとエッチングにより電極に加工する方法などを挙げることができる。
その後、イオン伝導体16をCVD(Chemical Vapour Deposition)法、パルスレーザー堆積法、スパッタリング法、塗布法などで形成する。
しかる後、ゲート電極14を形成する。ゲート電極14の形成方法としては、リフトオフ法や、ゲート電極14を構成する導電材料をスパッタリング法や蒸着法などで堆積し、リソグラフィとエッチングにより電極に加工する方法などを挙げることができる。
以上の工程により、リザバー計算用の電子素子であるEDLT(101)が製造される。
製造されたEDLT(101)は、(a)非線形特性(b)短期記憶および(c)高次元性というリザバー計算に必須な機能をもち、コンパクトで高集積化が可能で計算リソースを抑えることが可能なものになる。
(実施の形態2)
実施の形態2では、イオン伝導体から半導体チャネル層へのイオン移動効果によって半導体のキャリア変調を行うリザバー計算用電子素子について述べる。
<電子素子の構造>
実施の形態2のリザバー計算用電子素子103は、図8に示されるように、イオン伝導体26と、チャネル層21をコアにして、それにゲート電極14、ソース電極12およびドレイン電極13を備えたイオン移動トランジスタ(ITT:Ion Transfer Transistor)であり、そのITTのドレイン電流をリザバーとして利用するものである。リザバー計算を高集積化が可能なハードで行うことにより、計算リソースを抑制することが可能になる。
ここで、ソース電極12およびドレイン電極13は半導体層であるチャネル層21に電気的に接する。特に、オーミック接触で接するのが好ましい。イオン伝導体26としては特に限定はないが、リチウムイオン伝導性ガラス、リン酸リチウム、ナフィオン、メソポーラスシリカ、Rb、Ag、RbCu16Cl13、AgI、CuI、LiN、Li-SiO-ZrO(LZSO)、PEO(ポリエチレンオキシド)/LiClO、1-エチル-3-メチルイミダゾリウムービス(トリフルオロメタンスルホニル)イミド(EMI-TFSI)を用いることができ、チャネル層21としては、WO、TiO、FeO、LiCIO、LiFePO、LiNiO、LiMnO、NaFe(SO、NaV(4PO)、P、K2/3Ni2/3Te1/3、MoS、ZnO、グラフェン、グラファイト、酸化グラファイト、AgS,CuSを用いることができる。移動するイオンとしては特に限定はないが、Liイオン、Hイオン、Naイオン、Kイオン、Agイオン、Cuイオン、Clイオン、Brイオン、Iイオン、SO イオン、FeCl イオン、Hイオン、OHイオン、BF イオン、PF イオン、CFSOイオン、(FSOイオン、(CFSOイオン、C11 イオン、C1020 イオンからなる群より選ばれる1以上を挙げることができる。
ITT(103)は、実施例2に示されるように、(a)非線形特性(b)短期記憶および(c)高次元性というリザバー計算に必須な機能をもち、コンパクトで高集積化が可能で計算リソースを抑えることが可能なものである。
なお、実施の形態1のEDLT(101)では、ドレイン電流をリザバー状態として利用した場合について説明したが、リザバー状態としての利用対象はドレイン電流に限らない。本発明のリザバー素子は、後述の実施例2で示すように、ゲート電流をリザバー状態としての利用対象とすることもできる。
また、図11に示すように、入力情報を処理する入力素子301からの入力信号を本発明のリザバー素子302(前述の構成1から11の何れか一に記載のリザバー計算用電子素子)にて処理し、その出力信号を出力素子303に伝達して、出力素子303で処理して出力する情報処理装置1001としてもよい。情報処理装置1001は、少ない計算リソースで、消費電力も少なく、装置的にも小型の情報処理装置になる。
(実施例1)
実施例1では、イオン伝導体‐半導体界面における電気二重層(EDL)効果によって半導体のキャリア変調を行う電気二重層トランジスタ(EDLT)を試作して、それをリザバー計算電子素子として物理実装し、画像認識や時系列データ解析等のタスクを通してその性能を評価した。
<素子とその構造>
EDLT(101)の主要部構造を図1(a)および図2に示す。
イオン伝導体16は、パルスレーザー堆積法で成膜したLiイオン伝導体であるLi-SiO-ZrO(LZSO)薄膜とした。その厚さは約700nmである。
半導体層(基板)11としては、厚さが300μmで結晶面が(100)の単結晶ダイヤモンドを用いた。
チャネル層15は、化学的に不活性で理想的なEDL効果を示す水素終端ダイヤモンドを用いた。ここで、水素終端ダイヤモンドは化学気相成長法で作製した。具体的には、マイクロ波プラズマ化学気相成長法でRFパワー950W、基板温度940℃のもとメタンと水素をそれぞれ0.5sccm、1000sccm導入して作製した。チャネル長は100μm、チャネル幅は800μmである。
ソース12およびドレイン13の両電極は電子線蒸着法によって連続的に成膜したパラジウムおよび白金からなり、その厚さはそれぞれ10nm、35nmとした。
ゲート電極14はパルスレーザー堆積法によって成膜したコバルト酸リチウムおよび電子線蒸着法によって成膜した白金からなり、その厚さはそれぞれ100nm、50nmとした。
<特性評価方法>
入力データを入力電圧信号としてゲート電極14に印加し、その時のドレイン電流応答Iをリザバーの出力とした(図2)。EDLTの動作特性はイオン伝導体内のイオンLiと水素終端ダイヤモンドの電子の振る舞いにより決まるが、下記に示すように、良好な入出力非線形性や短期記憶が確認された。なお、測定装置としては4200A-SCS(ケースレー社製)を用いた。
<特性評価1>
特性評価1は、EDLT101をリザバーとして利用して行った手書き文字認識の例である。
そこでは、28×28ピクセルの手書き数字を各ピクセルごとに入力の有無に応じて“1”と“0”のバイナリ情報に変換した後、4ピクセルごとの時系列データに変換してEDLT(101)に入力し、ドレイン電極13からの出力電流Iを測定した。
詳細には、以下に示す手順で測定を行った。
時系列データは“0000”から“1111”までの16通りであるが、これをパルス電圧信号に変換した。パルス電圧信号のパルス間隔は12.5msで、パルス幅とパルス振幅はそれぞれ10ms、0.8Vである。そして、ドレイン電極13に-0.5Vのドレイン電圧を印加しながら、パルス電圧信号をゲート電極14に印加して、その時のドレイン電流応答Iを測定した。
例として、“1011”のピクセルに対応する時系列データを入力した際のドレイン電流Iの応答を図3に示す。
この結果から、入力に対して出力であるドレイン電流Iは非線形に変化することと、過去の入力を反映する短期記憶特性を有していることがわかる。
次に、4データ入力後のドレイン電流を、“1111”を入力したあとのドレイン電流値が1になるように規格化したものをリザバー状態とした。
図4に“0000”から“1111”までの16通りのピクセル情報を入力したときのリザバー状態を示す。16通りの入力に対してリザバー状態はすべて異なる値をとっていることから16種類の入力をよく分類していることがわかる。
次に、入力パルス電圧信号の符号を反転させた場合のリザバー状態を取得し、これを画像認識に利用しない場合を1ch、利用する場合を2chとした。
画像認識では、784ピクセルの画像データを196データ(1ch)もしくは392データ(2ch)のリザバー状態からなるデータに変換して、これを読み出し部のネットワークに入力して学習と試験を行った。
読み出し部のネットワーク構造は、入力層が入力データ数に対応する196ノードもしくは392ノードで出力層が0~9の数字に対応する10ノードからなる196×10もしくは392×10のネットワークである。ここで、出力層の活性化関数としてシグモイド関数を用いた。
ネットワークの学習は、学習率を0.1とした最小二乗法で行い、画像認識正答率は学習済みのネットワークに1万枚の試験データを入力してその正誤結果から計算した。
学習画像枚数を100枚から60000枚まで変化させながら正答率を評価した結果を図5に示す。また、参考として、一般的に画像認識で用いられる3層のニューラルネットワークを利用した場合の画像認識正答率も示した。ニューラルネットワークの構造は、入力層が784ニューロン、中間層が100ニューロンで出力層が10ニューロンの784×100×10の全結合ネットワークであり、入力層から中間層への学習率が0.4、中間層から出力層への学習率が0.2である。また、活性化関数にはシグモイド関数を用いて誤差逆伝搬法で学習を行った。
EDLT(101)を利用したリザバー計算による画像認識の正答率は、学習画像枚数が2000枚以下で試験画像枚数と比べて少ない領域、すなわち認識難易度がより高い領域では、3層ニューラルネットワークに匹敵する正答率を示した。
3層のニューラルネットワークでは学習させるノード間リンクの数が784×100×10=784000個であるのに対し、リザバー計算では学習させるノード間リンクの数は1chの場合196×1=1960個、2chの場合392×10=3920個であるため、それぞれニューラルネットワークの400分の1および200分の1である。3層のニューラルネットワークと比べて非常に小規模なネットワークであるにも関わらず、これに匹敵する正答率を示したことは本デバイスがリザバーとして高い能力を有することを示す。
<特性評価2>
特性評価2では、二次非線形力学方程式の解析タスクを示す。
入力を0から0.5までのランダムな値を取る時系列データであるu(κ)として、
y(κ)=0.4y(κ―1)+0.4y(κ―1)y(κ―2)
+0.6u(κ)+0.1 ・・・式(1)
で表される二次非線形力学方程式のuからy変換の学習と試験を行った。なお、κは離散時間である。
入力波形u(κ)と式(1)で表されるy(κ)の例を図6に示す。入力データu(κ)を7種類のパルス間隔(1ms,2ms,5ms,10ms,20ms,50ms,100ms)のパルス電圧信号(パルス幅10ms、パルス振幅0.8V)に変換してEDLT(101)に入力し、7chの出力データの線形結合で予測波形を再生成した。したがって、読み出し部のネットワークサイズは7×1である。
そして、式(1)から得られる教師データを基に読み出し部を線形回帰で学習させた。
次に、試験データとして訓練データとは異なるランダム波u(κ)を試験データとしてEDLT(101)に入力し、リザバー状態を取得した。これらのリザバー状態を学習済みのネットワークに入力して得られた波形を予測波形とし、式(1)から得られる目標波形と比較することで誤差を計算し精度を評価した。
図7に試験データから得られた予測波形と目標波形を示す。このときの正規化平均二乗誤差(NMSE)は2.77×10-3と十分低く、よい一致を示した。
式(1)は右辺第一項に一次の遅れ、右辺第二項に二次の遅れを含む非線形な方程式であり、よい一致を示したことはEDLT(101)を利用したリザバーが良好な非線形特性と短期記憶特性を有することを意味する。また、パルス間隔制御によって入力波形がこのタスクを実行するのに十分な程度高次元化されていることを示す。
(実施例2)
実施例2では、イオン伝導体から半導体チャネル層へのイオン移動効果によって半導体のキャリア変調を行うイオン移動トランジスタ(ITT)(103)を試作して、それをリザバー計算電子素子として物理実装し、実施例1同様に時系列データのタスクを通して性能を評価した。
<素子とその構造>
主要部構造を図8に示す。
イオン伝導体26は、Liイオン伝導体であるリチウム伝導性ガラス基板(オハラ社製)とした。その厚さは150μmである。
チャネル層21は、可逆的なイオン移動を起こすWO薄膜を用いた。ここで、WOは交流スパッタリング法で作製した。チャネル長は100μm、チャネル幅は800μmである。
ソース12およびドレイン13の両電極は交流スパッタリング法によって成膜した白金からなり、その厚さはそれぞれ60nmとした。
ゲート電極14はパルスレーザー堆積法によって成膜したコバルト酸リチウムおよび電子線蒸着法によって成膜した白金からなり、その厚さはそれぞれ100nm、50nmとした。
<特性評価方法>
入力データを入力電圧信号としてゲート電極14に印加し、その時のドレイン電流応答I、およびゲート電流応答IGをリザバーの出力とした(図8)。ITT(103)の動作特性は主にWO内のイオンおよび電子、およびイオン伝導体内のイオンの振る舞いにより決まるが、下記に示すように、良好な入出力非線形性や短期記憶が確認された。なお、測定装置としては4200A-SCS(ケースレー製)を用いた。
<特性評価>
特性評価では、二次非線形力学方程式の解析タスクを示す。
実施例1と同様に、入力を0から0.5までのランダムな値を取る時系列データであるu(κ)として、
y(κ)=0.4y(κ―1)+0.4y(κ―1)y(κ―2)
+0.6u(κ)+0.1 ・・・式(1)
で表される二次非線形力学方程式のuからy変換の学習と試験を行った。なお、κは離散時間である。
入力データu(κ)をパルス間隔(10s)のパルス電圧信号(パルス幅10s、パルス振幅0.5V)に変換してITT(103)に入力し、ドレイン電流20chの出力データの線形結合、およびドレイン電流20chの出力データに加えてゲート電流20chの出力データを加えた合計40chで予測波形を再生成した。したがって、読み出し部のネットワークサイズは20×1、もしくは40×1である。
そして、式(1)から得られる教師データを基に読み出し部を線形回帰で学習させた。
次に、試験データとして訓練データとは異なるランダム波u(κ)を試験データとしてITT(103)に入力し、リザバー状態を取得した。これらのリザバー状態を学習済みのネットワークに入力して得られた波形を予測波形とし、式(1)から得られる目標波形と比較することで誤差を計算し精度を評価した。
図9にドレイン電流のみを用いた場合の試験データから得られた予測波形と目標波形を示す。このときの正規化平均二乗誤差(NMSE)は7.78×10-4と十分低く、よい一致を示した。図10にドレイン電流とゲート電流の両方を用いた場合の試験データから得られた予測波形と目標波形を示す。このときの正規化平均二乗誤差(NMSE)は5.79×10-4と、ドレイン電流のみの場合より予測精度が改善した。
式(1)は右辺第一項に一次の遅れ、右辺第二項に二次の遅れを含む非線形な方程式であり、よい一致を示したことはITT(103)を利用したリザバーが良好な非線形特性と短期記憶特性を有することを意味する。また、パルス間隔制御によって入力波形がこのタスクを実行するのに十分な程度高次元化されていることを示す。
本発明により、リザバー部の非線形性が高くて計算リソースを抑えることができ、かつコンパクトで集積化に適するリザバー計算用の電子素子が提供される。このため、本発明は、産業の発展に大いに寄与するものと考える。
11:半導体層(水素終端ダイヤモンド)
12:ソース電極(ソース)
13:ドレイン電極(ドレイン)
14:ゲート電極(ゲート)
15:チャネル層
16:イオン伝導体(LSZO)
21:チャネル層(WO
26:イオン伝導体(リチウムイオン伝導性ガラス基板)
101:電子素子(リザバー素子、電気二重層トランジスタ、EDLT)
102:電子素子(リザバー素子、電気二重層トランジスタ、EDLT)
103:電子素子(リザバー素子、イオン移動トランジスタ、ITT)
301:入力素子
302:リザバー素子
303:出力素子
1001:情報処理装置

Claims (11)

  1. 半導体層、イオン伝導体、ゲート電極、ソース電極およびドレイン電極を有し、
    前記ソース電極および前記ドレイン電極は前記半導体層と電気的に接触し、
    前記ゲート電極は、前記半導体層上における前記ソース電極の電気的接触面と前記ドレイン電極の電気的接触面の間に形成されるチャネル層に、前記イオン伝導体を介して配置される、リザバー計算用電子素子。
  2. 前記半導体層は、水素終端されたダイヤモンド半導体、シリコン、GaAs、Ga、SiC、GaP、InP、ZnSe、CdS、GaN、SiGe、CuInSe、グラフェン、単層MoS、およびZnOからなる群より選ばれる一つからなる、請求項1記載のリザバー計算用電子素子。
  3. 前記半導体層は、水素終端されたダイヤモンド半導体からなる、請求項2記載のリザバー計算用電子素子。
  4. 前記イオン伝導体の伝導体イオンは、Liイオン、Hイオン、Naイオン、Agイオン、Cuイオン、Clイオン、Brイオン、Iイオン、SO イオン、FeCl イオン、OHイオン、BF イオン、PF イオン、CFSOイオン、(FSOイオン、(CFSOイオン、C11 イオン、C1020 イオンからなる群より選ばれる1以上である、請求項1から3の何れか1項記載のリザバー計算用電子素子。
  5. 前記イオン伝導体の伝導体イオンは、Liイオンである、請求項4記載のリザバー計算用電子素子。
  6. 前記イオン伝導体は固体状である、請求項1から5の何れか1項記載のリザバー計算用電子素子。
  7. 前記イオン伝導体はゲル状である、請求項1から5の何れか1項記載のリザバー計算用電子素子。
  8. 前記イオン伝導体は液体状である、請求項1から5の何れか1項記載のリザバー計算用電子素子。
  9. 前記イオン伝導体は、Li-SiO-ZrO(LZSO)からなる、請求項1から6の何れか1項記載のリザバー計算用電子素子。
  10. 前記ゲート電極、前記ソース電極および前記ドレイン電極は、アルミニウム(Al)、タングステン(W)、金(Au)、チタン(Ti)、白金(Pt)、パラジウム(Pd)、銅(Cu)、銀(Ag)、マグネシウム(Mg)、亜鉛(Zn)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、モリブデン(Mo)からなる群より選ばれる金属、前記群から選ばれる金属を1以上含む合金、ドープドポリシリコン、カーボン、グラフェンおよびグラファイトからなる群より選ばれる1以上からなる、請求項1から9の何れか1項記載のリザバー計算用電子素子。
  11. 前記チャネル層には、チャネル幅の異なる複数のチャネルが配置されている、請求項1から10の何れか1項記載のリザバー計算用電子素子。
JP2022112842A 2022-01-25 2022-07-14 リザバー計算用電子素子 Pending JP2023108578A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022009030 2022-01-25
JP2022009030 2022-01-25

Publications (1)

Publication Number Publication Date
JP2023108578A true JP2023108578A (ja) 2023-08-04

Family

ID=87475212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022112842A Pending JP2023108578A (ja) 2022-01-25 2022-07-14 リザバー計算用電子素子

Country Status (1)

Country Link
JP (1) JP2023108578A (ja)

Similar Documents

Publication Publication Date Title
Seo et al. Artificial optic-neural synapse for colored and color-mixed pattern recognition
Moon et al. Temporal data classification and forecasting using a memristor-based reservoir computing system
Wang et al. Memristors with diffusive dynamics as synaptic emulators for neuromorphic computing
Bisquert et al. Chemical inductor
CN110246891B (zh) 一种突触晶体管、器件及其制造方法、运算阵列
US9546995B2 (en) Nanopore device including graphene nanopore and method of manufacturing the same
Baek et al. Intrinsic plasticity of silicon nanowire neurotransistors for dynamic memory and learning functions
Toprasertpong et al. Reservoir computing on a silicon platform with a ferroelectric field-effect transistor
Park et al. Nonvolatile and neuromorphic memory devices using interfacial traps in two-dimensional WSe2/MoTe2 stack channel
Mai et al. Memristive and neuromorphic behavior in a LixCoO2 nanobattery
Bhattacharjee et al. Emulating synaptic response in n-and p-channel MoS2 transistors by utilizing charge trapping dynamics
Gupta et al. Low power, CMOS-MoS2 memtransistor based neuromorphic hybrid architecture for wake-up systems
Mohta et al. An artificial synaptic transistor using an α-In 2 Se 3 van der Waals ferroelectric channel for pattern recognition
Khan et al. Soft and flexible: core-shell ionic liquid resistive memory for electronic synapses
Matsuo et al. Dynamic nonlinear behavior of ionic liquid-based reservoir computing devices
Wan et al. Neuromorphic system for edge information encoding: Emulating retinal center-surround antagonism by Li-ion-mediated highly interactive devices
Chen et al. Room-temperature valley transistors for low-power neuromorphic computing
Wan et al. Low‐Voltage Electrochemical LixWO3 Synapses with Temporal Dynamics for Spiking Neural Networks
Nagata et al. Gate tuning of synaptic functions based on oxygen vacancy distribution control in four-terminal TiO2− x memristive devices
Zhou et al. Computational event-driven vision sensors for in-sensor spiking neural networks
Jin et al. Ferroelectrically modulated ion dynamics in Li+ electrolyte-gated transistors for neuromorphic computing
Kumar et al. Artificial visual perception neural system using a solution-processable MoS2-based in-memory light sensor
JP2023108578A (ja) リザバー計算用電子素子
Wang et al. Two-dimensional materials for artificial synapses: toward a practical application
Cao et al. An Efficient Training Methodology of Hardware Neural Network Based on Wafer‐Scale MoS2 Synaptic Array