JP2023083647A - Vacuum processing method and vacuum processing apparatus - Google Patents

Vacuum processing method and vacuum processing apparatus Download PDF

Info

Publication number
JP2023083647A
JP2023083647A JP2021197455A JP2021197455A JP2023083647A JP 2023083647 A JP2023083647 A JP 2023083647A JP 2021197455 A JP2021197455 A JP 2021197455A JP 2021197455 A JP2021197455 A JP 2021197455A JP 2023083647 A JP2023083647 A JP 2023083647A
Authority
JP
Japan
Prior art keywords
frequency power
electrode
power supply
phase difference
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021197455A
Other languages
Japanese (ja)
Inventor
俊彦 中畑
Toshihiko Nakahata
一義 橋本
Kazuyoshi Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2021197455A priority Critical patent/JP2023083647A/en
Publication of JP2023083647A publication Critical patent/JP2023083647A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

To obtain stable film deposition performance.SOLUTION: A vacuum processing method comprises: outputting a first high-frequency power from a first RF power supply to form discharge plasma between first and second electrodes; outputting a second high-frequency power from a second RF power supply and operating a phase regulator to set a retardation θ between phases of the first and second high-frequency powers; acquiring data obtained by detecting a voltage value Vpp of the second high-frequency power and a capacity value C1 of a first variable capacity according to the retardation θ in the state of matching output impedance of the second RF power supply and load side impedance connected to the second RF power supply; and forming the discharge plasma between the first and second electrodes while shielding a substrate to a sputtering target by a shutter before depositing a sputtering film on the substrate and supplying the second high-frequency power to the second electrode from the second RF power supply by combining and selecting the voltage value Vpp and the capacity value C1 in a predetermined range of the retardation θ.SELECTED DRAWING: Figure 1

Description

本発明は、真空処理方法及び真空処理装置に関する。 The present invention relates to a vacuum processing method and a vacuum processing apparatus.

3D-NAND型フラッシュメモリに代表される電子デバイスでは、多層化が進み、その層数が益々増加する傾向にある。このため、その多層構造に含まれる被膜(例えば、絶縁層)についての成膜手法は、特に重要になる。 Electronic devices typified by 3D-NAND flash memories are becoming more multi-layered, and the number of layers tends to increase more and more. Therefore, the method of forming a film (for example, an insulating layer) included in the multilayer structure is particularly important.

被膜を形成する方法としては、成膜速度が比較的高く、良好な膜厚分布を示すスパッタリング法がある。この中でも、スパッタリングターゲット側と基板側とに高周波電力を供給し、それぞれの高周波電源の位相制御を行うことで、成膜速度、膜厚分布を向上させるスパッタリング法がある(例えば、特許文献1参照)。 As a method for forming a coating, there is a sputtering method, which has a relatively high deposition rate and exhibits a good film thickness distribution. Among these, there is a sputtering method in which high-frequency power is supplied to the sputtering target side and the substrate side, and the phase control of each high-frequency power source is performed to improve the film formation speed and film thickness distribution (see, for example, Patent Document 1). ).

また、スパッタリング法では、基板への成膜を行う前に、プレスパッタリング等の予備放電が行われることがある(例えば、特許文献2参照)。この予備放電によって、スパッタリングターゲットに電力を供給する電源、及び、該電源に接続された整合回路(以下、電源等)のコンディショニングがなされる。 Further, in the sputtering method, preliminary discharge such as pre-sputtering may be performed before film formation on the substrate (see, for example, Patent Document 2). This preliminary discharge conditions a power supply that supplies power to the sputtering target and a matching circuit (hereinafter referred to as a power supply, etc.) connected to the power supply.

このような予備放電を遂行する意義として、電源等を構成する、電子部品及び配線(以下、電子部品等)が通電すると、電子部品等にジュール熱が発生し、電子部品等の伸縮または温度変化によって通電前と通電後とで電源等のインピーダンスが変化することがあげられる。あるいは、予備放電を行うことで、成膜前にスパッタリングターゲットの表面クリーンニングがなされることも、その理由の1つである。 As a significance of performing such a preliminary discharge, when the electronic parts and wiring (hereinafter referred to as electronic parts etc.) that constitute the power supply etc. are energized, Joule heat is generated in the electronic parts etc. The impedance of the power supply and the like changes before and after energization due to the current. Alternatively, one of the reasons is that the surface of the sputtering target is cleaned before film formation by performing preliminary discharge.

特開平08-302467号公報JP-A-08-302467 特開2021-046577号公報JP 2021-046577 A

予備放電では、基板側に電力を供給しないことが好ましい。これは、予備放電中に、基板側に電力を供給すると、基板側に印加されるバイアス電位によって基板側の逆スパッタリングが発生し、基板側からが真空槽内にパーティクルが飛遊したり、該パーティクルが真空槽内の内壁、治具等に付着・剥離したりするためである。あるいは、バイアス電位の程度によっては、予備放電中に基板側で異常放電が起き得る。 In preliminary discharge, it is preferable not to supply power to the substrate side. This is because when electric power is supplied to the substrate during the preliminary discharge, reverse sputtering occurs on the substrate due to the bias potential applied to the substrate, causing particles to fly into the vacuum chamber from the substrate. This is because the particles adhere to and peel off from the inner wall of the vacuum chamber, jigs, and the like. Alternatively, depending on the degree of bias potential, abnormal discharge may occur on the substrate side during preliminary discharge.

しかしながら、予備放電中に基板側のコンディショニングをしないことは、スパッタリング成膜前には基板側に電力を供給する電源等を通電させず、スパッタリング成膜が開始されてから基板側に電力を供給する電源等が通電することになる。従って、スパッタリング成膜を開始してからは、基板側に電力を供給する電源等において、この電源等を構成する電子部品等のインピーダンス変化が起き得る。この結果、スパッタリング成膜を開始させても、成膜性能が安定しない現象が起き得る。 However, the fact that the substrate side is not conditioned during the preliminary discharge means that the power source or the like for supplying power to the substrate side is not energized before the sputtering film formation, and the power is supplied to the substrate side after the sputtering film formation is started. A power source or the like is energized. Therefore, after the sputtering film formation is started, the impedance of the electronic components and the like that constitute the power source and the like may change in the power source and the like that supply power to the substrate side. As a result, even if sputtering film formation is started, a phenomenon may occur in which the film formation performance is not stable.

以上のような事情に鑑み、本発明の目的は、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる真空処理方法、該真空処理方法を実施する真空処理装置を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a vacuum processing method capable of obtaining stable film formation performance even if the substrate is conditioned before sputtering film formation, and a vacuum processing apparatus for carrying out the vacuum processing method. is to provide

上記目的を達成するため、本発明の一形態に係る真空処理方法では、
スパッタリングターゲットを含む第1電極と、
上記第1電極に対向し、基板を支持することが可能な第2電極と、
上記第2電極に電気的に接続され、上記スパッタリングターゲットに対して上記基板を露出または遮蔽することが可能なシャッタと、
第1高周波電力を出力する第1高周波電源と、上記第1高周波電源と上記第1電極との間に接続された第1整合回路器とを含む第1電力供給源と、
上記第1高周波電力と同じ周期であって上記第1高周波電力よりも低い第2高周波電力を出力する第2高周波電源と、上記第2高周波電源と上記第2電極との間に接続され、上記第2高周波電源に接続された入力端、上記第2電極に接続された出力端、上記入力端と接地電位との間に接続された第1可変容量、及び上記入力端と上記出力端との間に直列接続された第2可変容量を含む第2整合回路器とを含む第2電力供給源と、
上記第1高周波電源から出力され上記第1整合回路器に入力される上記第1高周波電力及び上記第2高周波電源から出力され上記第2整合回路器に入力される上記第2高周波電力のそれぞれの位相を調整する位相調整器と
を具備する成膜装置が用いられる。
上記第1高周波電源から上記第1高周波電力を出力させて、上記第1電極と上記第2電極との間に放電プラズマが形成され、
上記第2高周波電源から上記第2高周波電力を出力させるとともに上記位相調整器を操作して上記第1高周波電力の位相と上記第2高周波電力の位相とに位相差θが設けられ、
上記第2高周波電源の出力インピーダンスと上記第2高周波電源に接続された負荷側インピーダンスとが整合した状態での、上記位相差θに応じた、上記第2高周波電力の電圧値Vppと上記第1可変容量の容量値C1とを検出したデータが取得され、
上記基板にスパッタリング膜を形成する前に、上記シャッタによって上記基板または上記第2電極を上記スパッタリングターゲットに対し遮蔽しながら、上記第1電極と上記第2電極との間に上記放電プラズマを形成するとともに、上記位相差θの所定範囲における、上記電圧値Vppと上記容量値C1とを組み合わせ選択することによって上記第2高周波電源から上記第2電極に上記第2高周波電力が供給される。
In order to achieve the above object, in a vacuum processing method according to one aspect of the present invention,
a first electrode comprising a sputtering target;
a second electrode facing the first electrode and capable of supporting a substrate;
a shutter electrically connected to the second electrode and capable of exposing or shielding the substrate from the sputtering target;
a first power supply source including a first high frequency power supply that outputs a first high frequency power and a first matching circuit connected between the first high frequency power supply and the first electrode;
a second high-frequency power supply that outputs a second high-frequency power that has the same period as the first high-frequency power and is lower than the first high-frequency power; and is connected between the second high-frequency power supply and the second electrode, an input terminal connected to a second high-frequency power supply, an output terminal connected to the second electrode, a first variable capacitor connected between the input terminal and a ground potential, and a connection between the input terminal and the output terminal a second power supply including a second matching circuit including a second variable capacitance connected in series therebetween;
Each of the first high frequency power output from the first high frequency power supply and input to the first matching circuit and the second high frequency power output from the second high frequency power supply and input to the second matching circuit A film forming apparatus including a phase adjuster for adjusting the phase is used.
outputting the first high-frequency power from the first high-frequency power supply to form a discharge plasma between the first electrode and the second electrode;
The second high-frequency power is output from the second high-frequency power supply and the phase adjuster is operated to provide a phase difference θ between the phase of the first high-frequency power and the phase of the second high-frequency power,
The voltage value Vpp of the second high-frequency power and the first voltage value Vpp according to the phase difference θ in a state where the output impedance of the second high-frequency power supply and the impedance of the load connected to the second high-frequency power supply are matched. Data is obtained by detecting the capacitance value C1 of the variable capacitor,
Before forming a sputtering film on the substrate, the discharge plasma is formed between the first electrode and the second electrode while the shutter shields the substrate or the second electrode from the sputtering target. At the same time, the second high-frequency power is supplied from the second high-frequency power source to the second electrode by selecting a combination of the voltage value Vpp and the capacitance value C1 within a predetermined range of the phase difference θ.

このような真空処理方法であれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる。 With such a vacuum processing method, stable film formation performance can be obtained even if the substrate side is conditioned before sputtering film formation.

上記の真空処理方法においては、
上記データとして、
上記第1高周波電力の位相に対して上記第2高周波電力の位相を遅らせることによって上記位相差θを形成し、
上記位相差θを変化させることによって上記位相差θに応じた、上記電圧値Vppのプロファイル曲線及び上記容量値C1のプロファイル曲線を取得し、
上記シャッタによって上記基板または上記第2電極を上記スパッタリングターゲットに対し遮蔽しながら、上記位相差θを上記電圧値Vppのプロファイル曲線の上記電圧値Vppが最低となる位相差θ1からプラス30度からプラス50度までの第1範囲外で、上記電圧値Vppのプロファイル曲線の上記電圧値Vppが最大となる位相差θ2からプラス10度、マイナス10度までの第2範囲外で、上記位相差θ2からマイナス50度からマイナス30度の範囲である第3範囲外の第4範囲に設定し、上記出力インピーダンスと上記負荷側インピーダンスとが整合した状態で上記第2高周波電源から上記第2電極に上記第2高周波電力を供給してもよい。
In the above vacuum processing method,
As the above data
forming the phase difference θ by delaying the phase of the second high-frequency power with respect to the phase of the first high-frequency power;
obtaining a profile curve of the voltage value Vpp and a profile curve of the capacitance value C1 according to the phase difference θ by changing the phase difference θ;
While shielding the substrate or the second electrode from the sputtering target by the shutter, the phase difference θ is increased by 30 degrees from the phase difference θ1 at which the voltage value Vpp of the profile curve of the voltage value Vpp is the lowest. Outside the first range up to 50 degrees, the phase difference θ2 at which the voltage value Vpp of the profile curve of the voltage value Vpp is maximum is plus 10 degrees, and outside the second range up to minus 10 degrees, the phase difference θ2 A fourth range outside the third range, which is a range of minus 50 degrees to minus 30 degrees, is set, and in a state in which the output impedance and the load side impedance are matched, the second electrode is connected from the second high-frequency power supply to the second electrode. 2 RF power may be supplied.

このような真空処理方法であれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる。 With such a vacuum processing method, stable film formation performance can be obtained even if the substrate side is conditioned before sputtering film formation.

上記の真空処理方法においては、
上記第4範囲は、上記位相差θ1からマイナス10度からプラス10度までの範囲であってもよい。
In the above vacuum processing method,
The fourth range may be a range from minus 10 degrees to plus 10 degrees from the phase difference θ1.

このような真空処理方法であれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる。 With such a vacuum processing method, stable film formation performance can be obtained even if the substrate side is conditioned before sputtering film formation.

上記目的を達成するため、本発明の一形態に係る真空処理装置は、
スパッタリングターゲットを含む第1電極と、
上記第1電極に対向し、基板を支持することが可能な第2電極と、
上記第2電極に電気的に接続され、上記スパッタリングターゲットに対して上記基板を露出または遮蔽することが可能なシャッタと、
第1高周波電力を出力する第1高周波電源と、上記第1高周波電源と上記第1電極との間に接続された第1整合回路器とを含む第1電力供給源と、
上記第1高周波電力と同じ周期であって上記第1高周波電力よりも低い第2高周波電力を出力する第2高周波電源と、上記第2高周波電源と上記第2電極との間に接続され、上記第2高周波電源に接続された入力端、上記第2電極に接続された出力端、上記入力端と接地電位との間に接続された第1可変容量、及び上記入力端と上記出力端との間に直列接続された第2可変容量を含む第2整合回路器とを含む第2電力供給源と、
上記第1高周波電源から出力され上記第1整合回路器に入力される上記第1高周波電力及び上記第2高周波電源から出力され上記第2整合回路器に入力される上記第2高周波電力のそれぞれの位相を調整する位相調整器と、
上記第1電力供給源、上記第2電力供給源、上記シャッタ、及び上記位相調整器を制御する制御装置とを具備する。
上記制御装置には、
上記第1高周波電源から上記第1高周波電力を出力させて、上記第1電極と上記第2電極との間に放電プラズマを形成し、
上記第2高周波電源から上記第2高周波電力を出力させるとともに上記位相調整器を操作して上記第1高周波電力の位相と上記第2高周波電力の位相とに位相差θを設け、
上記第2高周波電源の出力インピーダンスと上記第2高周波電源に接続された負荷側インピーダンスとが整合した状態での、上記位相差θに応じた、上記第2高周波電力の電圧値Vppと上記第1可変容量の容量値C1とを検出したデータが格納され、
上記制御装置は、上記基板にスパッタリング膜を形成する前に、上記シャッタによって上記基板または上記第2電極を上記スパッタリングターゲットに対し遮蔽しながら、上記第1電極と上記第2電極との間に上記放電プラズマを形成するとともに、上記位相差θの所定領域における、上記電圧値Vppと上記容量値C1とを組み合わせ選択することによって上記第2高周波電源から上記第2電極に上記第2高周波電力を供給する。
In order to achieve the above object, a vacuum processing apparatus according to one aspect of the present invention includes:
a first electrode comprising a sputtering target;
a second electrode facing the first electrode and capable of supporting a substrate;
a shutter electrically connected to the second electrode and capable of exposing or shielding the substrate from the sputtering target;
a first power supply source including a first high frequency power supply that outputs a first high frequency power and a first matching circuit connected between the first high frequency power supply and the first electrode;
a second high-frequency power supply that outputs a second high-frequency power that has the same period as the first high-frequency power and is lower than the first high-frequency power; and is connected between the second high-frequency power supply and the second electrode, an input terminal connected to a second high-frequency power supply, an output terminal connected to the second electrode, a first variable capacitor connected between the input terminal and a ground potential, and a connection between the input terminal and the output terminal a second power supply including a second matching circuit including a second variable capacitance connected in series therebetween;
Each of the first high frequency power output from the first high frequency power supply and input to the first matching circuit and the second high frequency power output from the second high frequency power supply and input to the second matching circuit a phase adjuster for adjusting the phase;
a control device for controlling the first power supply, the second power supply, the shutter, and the phase adjuster;
The above controller includes:
outputting the first high-frequency power from the first high-frequency power supply to form discharge plasma between the first electrode and the second electrode;
outputting the second high-frequency power from the second high-frequency power supply and operating the phase adjuster to provide a phase difference θ between the phase of the first high-frequency power and the phase of the second high-frequency power;
The voltage value Vpp of the second high-frequency power and the first voltage value Vpp according to the phase difference θ in a state where the output impedance of the second high-frequency power supply and the impedance of the load connected to the second high-frequency power supply are matched. Data obtained by detecting the capacitance value C1 of the variable capacitor is stored,
Before the sputtering film is formed on the substrate, the control device shields the substrate or the second electrode from the sputtering target by the shutter, and controls the shutter between the first electrode and the second electrode. The second high-frequency power is supplied from the second high-frequency power source to the second electrode by forming discharge plasma and selecting a combination of the voltage value Vpp and the capacitance value C1 in the predetermined region of the phase difference θ. do.

このような真空処理装置であれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる。 With such a vacuum processing apparatus, stable film formation performance can be obtained even if the substrate side is conditioned before sputtering film formation.

上記の真空処理装置においては、
上記制御装置には、上記データとして、
上記第1高周波電力の位相に対して上記第2高周波電力の位相を遅らせることによって上記位相差θを形成し、
上記位相差θを変化させることによって上記位相差θに応じた、上記電圧値Vppのプロファイル曲線及び上記容量値C1のプロファイル曲線が格納されてもよく、
上記制御装置は、
上記シャッタによって上記基板または上記第2電極を上記スパッタリングターゲットに対し遮蔽しながら、上記位相差θを上記電圧値Vppのプロファイル曲線の上記電圧値Vppが最低となる位相差θ1からプラス30度からプラス50度までの第1範囲外で、上記電圧値Vppのプロファイル曲線の上記電圧値Vppが最大となる位相差θ2からプラス10度、マイナス10度までの第2範囲外で、上記位相差θ2からマイナス50度からマイナス30度の範囲である第3範囲外の第4範囲に設定し、上記出力インピーダンスと上記負荷側インピーダンスとが整合した状態で上記第2高周波電源から上記第2電極に上記第2高周波電力を供給してもよい。
In the above vacuum processing apparatus,
In the control device, as the data,
forming the phase difference θ by delaying the phase of the second high-frequency power with respect to the phase of the first high-frequency power;
A profile curve of the voltage value Vpp and a profile curve of the capacitance value C1 may be stored according to the phase difference θ by changing the phase difference θ,
The control device is
While shielding the substrate or the second electrode from the sputtering target by the shutter, the phase difference θ is increased by 30 degrees from the phase difference θ1 at which the voltage value Vpp of the profile curve of the voltage value Vpp is the lowest. Outside the first range up to 50 degrees, the phase difference θ2 at which the voltage value Vpp of the profile curve of the voltage value Vpp is maximum is plus 10 degrees, and outside the second range up to minus 10 degrees, the phase difference θ2 A fourth range outside the third range, which is a range of minus 50 degrees to minus 30 degrees, is set, and in a state in which the output impedance and the load side impedance are matched, the second electrode is connected from the second high-frequency power supply to the second electrode. 2 RF power may be supplied.

このような真空処理装置であれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる。 With such a vacuum processing apparatus, stable film formation performance can be obtained even if the substrate side is conditioned before sputtering film formation.

上記の真空処理装置においては、
上記第4範囲は、上記位相差θ1からマイナス10度からプラス10度までの範囲であってもよい。
In the above vacuum processing apparatus,
The fourth range may be a range from minus 10 degrees to plus 10 degrees from the phase difference θ1.

このような真空処理装置であれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる。 With such a vacuum processing apparatus, stable film formation performance can be obtained even if the substrate side is conditioned before sputtering film formation.

以上述べたように、本発明によれば、スパッタリング成膜前に基板側のコンディショニングを実施しても安定した成膜性能が得られる真空処理方法、該真空処理方法を実施する真空処理装置が提供される。 INDUSTRIAL APPLICABILITY As described above, according to the present invention, there is provided a vacuum processing method capable of obtaining stable film formation performance even if the substrate is conditioned before sputtering film formation, and a vacuum processing apparatus for carrying out the vacuum processing method. be done.

本実施形態に係る成膜装置の一例を示す概略的ブロック構成図である。1 is a schematic block configuration diagram showing an example of a film forming apparatus according to this embodiment; FIG. 図(a)は、電圧値Vppのプロファイル曲線の一例を説明するグラフである。図(b)は、容量値C1のプロファイル曲線の一例を説明するグラフである。FIG. (a) is a graph for explaining an example of the profile curve of the voltage value Vpp. FIG. (b) is a graph illustrating an example of the profile curve of the capacitance value C1. 図(a)は、スパッタリング膜が形成される前の凹パターンの断面SEM像である。図(b)~図(e)は、凹パターンにスパッタリング膜が形成された後のスパッタリング膜の断面SEM像である。FIG. (a) is a cross-sectional SEM image of the concave pattern before the sputtering film is formed. FIGS. (b) to (e) are cross-sectional SEM images of the sputtering film after the sputtering film is formed in the recessed pattern. 試験Aでの電圧値Vpp、容量値C1のプロファイル曲線である。It is a profile curve of the voltage value Vpp and the capacitance value C1 in test A. 凹パターンにスパッタリング膜が形成された後のスパッタリング膜の断面SEM像である。It is a cross-sectional SEM image of the sputtering film after the sputtering film is formed in the concave pattern. 本実施形態に係る電圧値Vpp、容量値C1のプロファイル曲線の一例である。It is an example of profile curves of a voltage value Vpp and a capacitance value C1 according to the present embodiment. 図(a)、(b)は、本実施形態に係る成膜方法の一例を示す模式的断面である。図(c)は、凹パターンにスパッタリング膜が形成された後のスパッタリング膜の断面SEM像である。FIGS. (a) and (b) are schematic cross sections showing an example of the film forming method according to the present embodiment. FIG. (c) is a cross-sectional SEM image of the sputtered film after the sputtered film is formed in the concave pattern. 本実施形態に係る電圧値Vpp、容量値C1のプロファイル曲線の一例である。It is an example of profile curves of a voltage value Vpp and a capacitance value C1 according to the present embodiment. 本実施形態に係る容量値C2のプロファイル曲線の一例である。It is an example of a profile curve of the capacitance value C2 according to the present embodiment. 比較例と本実施形態との成膜性能を示すグラフである。7 is a graph showing film formation performances of a comparative example and the present embodiment; 比較例と本実施形態との成膜性能を示すグラフである。7 is a graph showing film formation performances of a comparative example and the present embodiment;

以下、図面を参照しながら、本発明の実施形態を説明する。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。また、以下に示す数値は例示であり、この例に限らない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Also, the same members or members having the same function may be denoted by the same reference numerals, and the description may be omitted as appropriate after describing the members. Also, the numerical values shown below are examples, and the present invention is not limited to these examples.

(成膜装置) (Deposition device)

図1は、本実施形態に係る成膜装置の一例を示す概略的ブロック構成図である。 FIG. 1 is a schematic block configuration diagram showing an example of a film forming apparatus according to this embodiment.

真空処理装置の一例である成膜装置1は、電極11(第1電極)と、電極12(第2電極)と、シャッタ13と、電力供給源21(第1電力供給源)と、電力供給源22(第2電力供給源)と、位相調整器50と、制御装置60とを具備する。電極11と、電極12と、シャッタ13とは、真空槽(不図示)内に設けられる。真空槽の電位は、接地電位とされる。成膜装置1は、電極11と、電極12と、接地電位である真空槽とを備えた3極型の成膜装置である。成膜装置1は、基板1枚ごとにスパッタリング成膜可能な枚葉式の成膜装置である。 A film forming apparatus 1, which is an example of a vacuum processing apparatus, includes an electrode 11 (first electrode), an electrode 12 (second electrode), a shutter 13, a power supply source 21 (first power supply source), and a power supply source 21 (first power supply source). It comprises a source 22 (second power supply), a phase adjuster 50 and a controller 60 . Electrode 11, electrode 12, and shutter 13 are provided in a vacuum chamber (not shown). The potential of the vacuum chamber is the ground potential. The film forming apparatus 1 is a three-electrode film forming apparatus including an electrode 11, an electrode 12, and a vacuum chamber at ground potential. The film forming apparatus 1 is a single substrate type film forming apparatus capable of sputtering film formation for each substrate.

電極11は、スパッタリングターゲット111と背面プレート(支持プレート)112とを含む。スパッタリングターゲット111は、基板121にスパッタリング成膜される被膜材料を含む。被膜材料としては、例えば、アルミナ、酸化シリコン等の絶縁物、アルミニウム等の金属があげられる。背面プレート112は、例えば、導電性金属で構成される。 The electrode 11 includes a sputtering target 111 and a back plate (support plate) 112 . Sputtering target 111 includes a coating material that is sputter deposited onto substrate 121 . Examples of coating materials include insulators such as alumina and silicon oxide, and metals such as aluminum. Back plate 112 is made of, for example, a conductive metal.

電極12は、電極11に対向する。電極12は、基板121を支持することが可能な支持台としても機能する。電極12が基板121を支持する支持面には、静電チャックが設けられてもよい。基板121は、半導体ウェーハ、シリコン酸化物層等を含む。基板121が電極11に対向する成膜面には、ライン・アンド・スペース、スルーホール等のパターンが形成されている。 Electrode 12 faces electrode 11 . The electrode 12 also functions as a support base capable of supporting the substrate 121 . An electrostatic chuck may be provided on the support surface on which the electrode 12 supports the substrate 121 . Substrate 121 includes a semiconductor wafer, a silicon oxide layer, or the like. Patterns such as lines and spaces and through holes are formed on the film formation surface of the substrate 121 facing the electrode 11 .

シャッタ13は、電極12に設置される。シャッタ13は、アルミナ、石英、ガラス等の絶縁体で構成されてよく、SUS、アルミニウム等の導電体で構成されてもよい。シャッタが絶縁体の場合は、その電位は浮遊電位である。また、シャッタ13が導電体で構成されている場合は、シャッタ13は電極12に電気的に接続され、その電位は電極12の電位と同じとされる。シャッタ13が開閉することにより、スパッタリングターゲット111に対して基板121が露出したり(開状態)、または、シャッタ13によって基板121がスパッタリングターゲット111に対して遮蔽されたり(閉状態)する。 A shutter 13 is installed on the electrode 12 . The shutter 13 may be composed of an insulator such as alumina, quartz, or glass, or may be composed of a conductor such as SUS or aluminum. If the shutter is an insulator, its potential is a floating potential. When the shutter 13 is made of a conductor, the shutter 13 is electrically connected to the electrode 12 and its potential is the same as that of the electrode 12 . By opening and closing the shutter 13, the substrate 121 is exposed to the sputtering target 111 (open state), or the substrate 121 is shielded from the sputtering target 111 by the shutter 13 (closed state).

電力供給源21は、高周波電源31(第1高周波電源)と、整合回路器41(第1整合回路器)とを含む。高周波電源31は、第1高周波電力を出力する。第1高周波電力は、典型的には、13.56MHzのRF電力であり、例えば、100W~5000Wを出力することができる。 The power supply source 21 includes a high frequency power supply 31 (first high frequency power supply) and a matching circuit 41 (first matching circuit). The high frequency power supply 31 outputs first high frequency power. The first high-frequency power is typically 13.56 MHz RF power, and can output 100 W to 5000 W, for example.

整合回路器41は、高周波電源31と電極11との間に接続される。整合回路器41は、入力端415、出力端416、可変容量411、可変容量412、及びインダクタンス413を含む。入力端415は、高周波電源31に接続される。出力端416は、電極11に接続される。可変容量411は、入力端415と接地電位との間に接続される。可変容量412は、入力端415と出力端416との間に直列的に接続される。インダクタンス413は、入力端415と出力端416との間で可変容量412に直列的に接続される。整合回路器41は、制御装置60によって、可変容量411及び可変容量412のそれぞれが駆動して、高周波電源31の出力インピーダンスと、高周波電源31に接続された負荷側インピーダンス(電極11側インピーダンス)とが整合する自動整合を行う。 A matching circuit 41 is connected between the high frequency power supply 31 and the electrode 11 . The matching circuit 41 includes an input end 415 , an output end 416 , a variable capacitance 411 , a variable capacitance 412 and an inductance 413 . The input end 415 is connected to the high frequency power supply 31 . The output end 416 is connected to the electrode 11 . A variable capacitor 411 is connected between the input terminal 415 and the ground potential. A variable capacitor 412 is connected in series between an input terminal 415 and an output terminal 416 . An inductance 413 is connected in series with the variable capacitance 412 between the input terminal 415 and the output terminal 416 . In the matching circuit 41, the variable capacitor 411 and the variable capacitor 412 are respectively driven by the control device 60, and the output impedance of the high frequency power source 31 and the load side impedance (electrode 11 side impedance) connected to the high frequency power source 31 are matched. perform automatic matching.

高周波電源31に接続された負荷側インピーダンスとは、電極11、電極11と整合回路器41との間のケーブル、放電プラズマ、電極11、12を収容する真空チャンバ(不図示)等を含む。 The load-side impedance connected to the high-frequency power supply 31 includes the electrode 11, the cable between the electrode 11 and the matching circuit 41, the discharge plasma, the vacuum chamber (not shown) accommodating the electrodes 11 and 12, and the like.

電力供給源22は、高周波電源32(第2高周波電源)と整合回路器42(第2整合回路器)とを含む。高周波電源32は、第1高周波電力と同じ周期であって第1高周波電力よりも低い第2高周波電力を出力する。第2高周波電力は、典型的には、13.56MHzのRF電力であって、50W~500Wを出力することができる。なお、高周波電力は、同じ周波数帯であればこの例に限らない。 The power supply source 22 includes a high frequency power supply 32 (second high frequency power supply) and a matching circuit 42 (second matching circuit). The high-frequency power supply 32 outputs second high-frequency power having the same cycle as that of the first high-frequency power and lower than the first high-frequency power. The second high frequency power is typically 13.56 MHz RF power and can output 50W to 500W. Note that the high-frequency power is not limited to this example as long as it is in the same frequency band.

整合回路器42は、高周波電源32と電極12との間に接続される。整合回路器42は、入力端425、出力端426、可変容量421(第1可変容量)、可変容量422(第2可変容量)、及びインダクタンス423を含む。入力端425は、高周波電源32に接続される。出力端426は、電極12に接続される。可変容量421は、入力端425と接地電位との間に接続される。可変容量422は、入力端425と出力端426との間に直列接続される。インダクタンス423は、入力端425と出力端426との間で可変容量422に直列接続される。整合回路器42は、制御装置60によって、可変容量421及び可変容量422のそれぞれが駆動して、高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンス(電極12側インピーダンス)とが整合する自動整合を行う。 A matching circuit 42 is connected between the high frequency power supply 32 and the electrode 12 . The matching circuit 42 includes an input terminal 425 , an output terminal 426 , a variable capacitor 421 (first variable capacitor), a variable capacitor 422 (second variable capacitor), and an inductance 423 . The input end 425 is connected to the high frequency power supply 32 . Output 426 is connected to electrode 12 . A variable capacitor 421 is connected between the input terminal 425 and the ground potential. A variable capacitor 422 is connected in series between an input terminal 425 and an output terminal 426 . An inductance 423 is connected in series with the variable capacitance 422 between the input terminal 425 and the output terminal 426 . In the matching circuit 42, the variable capacitors 421 and 422 are respectively driven by the control device 60, and the output impedance of the high frequency power source 32 and the load side impedance (electrode 12 side impedance) connected to the high frequency power source 32 are matched. perform automatic matching.

高周波電源32に接続された負荷側インピーダンスとは、電極12、電極12と整合回路器42との間のケーブル、放電プラズマ、電極11、12を収容する真空チャンバ(不図示)等を含む。 The load-side impedance connected to the high-frequency power supply 32 includes the electrode 12, the cable between the electrode 12 and the matching circuit 42, the discharge plasma, the vacuum chamber (not shown) accommodating the electrodes 11 and 12, and the like.

ここで、可変容量421の容量は、容量値C1(最大1000pF)で表され、可変容量422の容量(最大500pF)は、容量値C2で表される。また、整合回路器42には、整合回路器42内の高周波電力の電圧値Vpp(Voltage peak to peak)、電圧値Vdc(Voltage direct current)を出力端426で検出するセンサ424が搭載されている。電圧値Vppは、交流電圧の最大電圧と最小電圧の差を意味する。電圧値Vdcは、電極12に印加される電圧値Vppの電圧が全体的に一定の電圧で浮遊した状態でVppの最大値と最小値の中間点となる電圧を意味する。電圧値Vdcは、オフセット電圧、バイアス電圧とも呼称される。RF放電の場合、一般的に電圧値Vdcは、プラズマ電位(Vp)に対して低い電位である。例えば、プラズマ電位が正電位ならば、電圧値Vdcは、この正電位よりも低い電位か、または、負電位である。 Here, the capacitance of the variable capacitor 421 is represented by a capacitance value C1 (maximum 1000 pF), and the capacitance of the variable capacitor 422 (maximum 500 pF) is represented by a capacitance value C2. Further, the matching circuit 42 is equipped with a sensor 424 that detects the voltage value Vpp (Voltage peak to peak) and the voltage value Vdc (Voltage direct current) of the high-frequency power in the matching circuit 42 at the output terminal 426. . The voltage value Vpp means the difference between the maximum voltage and the minimum voltage of the AC voltage. The voltage value Vdc means the voltage at the midpoint between the maximum value and the minimum value of Vpp when the voltage of the voltage value Vpp applied to the electrode 12 floats at a constant voltage. The voltage value Vdc is also called an offset voltage or a bias voltage. For RF discharge, the voltage value Vdc is generally a low potential with respect to the plasma potential (Vp). For example, if the plasma potential is a positive potential, the voltage value Vdc is a potential lower than this positive potential or a negative potential.

なお、整合回路器42においては、可変容量421が主に高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンスとの整合に適用され、可変容量422が主に電圧波の位相と電流波の位相との整合に適用される。従って、高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンスとが整合した状態であっても、可変容量421の容量値C1によっては、第2高周波電力が入力端425から優先的に出力端426に供給されたり、第2高周波電力の一部が接地電位へ放出されたり、あるいは、出力端426には届かず、接地電位へ放出されたりする。例えば、可変容量421の容量値C1が相対的に大きくなるほど、第2高周波電力は入力端425から、より優先的に出力端426に供給される。 In the matching circuit 42, the variable capacitor 421 is mainly used for matching the output impedance of the high frequency power source 32 and the impedance of the load connected to the high frequency power source 32, and the variable capacitor 422 is mainly used for matching the phase of the voltage wave. and the phase matching of the current wave. Therefore, even when the output impedance of the high-frequency power supply 32 and the impedance of the load connected to the high-frequency power supply 32 match, the second high-frequency power is preferentially supplied from the input terminal 425 depending on the capacitance value C1 of the variable capacitor 421. part of the second high-frequency power is discharged to the ground potential, or it does not reach the output end 426 and is discharged to the ground potential. For example, the second high-frequency power is more preferentially supplied from the input end 425 to the output end 426 as the capacitance value C1 of the variable capacitor 421 becomes relatively larger.

電力供給源22において、高周波電源32は表示部を有し、電圧値Vpp、電圧値Vdc、容量値C1、及び容量値C2は、この表示部において表される。また、これらの値は、制御装置60に送られ、制御装置60内の記憶部(不図示)に格納される。なお、このようなセンサ424は、整合回路器41にも搭載されてもよい。 In the power supply source 22, the high frequency power supply 32 has a display, and the voltage value Vpp, the voltage value Vdc, the capacitance value C1, and the capacitance value C2 are displayed on this display. These values are also sent to the control device 60 and stored in a storage unit (not shown) within the control device 60 . Note that such a sensor 424 may also be mounted on the matching circuit 41 .

位相調整器50は、高周波電源31から出力され、整合回路器41に入力される第1高周波電力の位相を調整することができる。位相調整器50は、高周波電源32から出力され、整合回路器42に入力される第2高周波電力の位相を調整することができる。位相調整器50は、第1高周波電力の位相と第2高周波電力の位相との位相差θを設けることができる。 The phase adjuster 50 can adjust the phase of the first high frequency power output from the high frequency power supply 31 and input to the matching circuit 41 . The phase adjuster 50 can adjust the phase of the second high frequency power output from the high frequency power supply 32 and input to the matching circuit 42 . The phase adjuster 50 can provide a phase difference θ between the phase of the first high frequency power and the phase of the second high frequency power.

制御装置60は、電力供給源21、電力供給源22、位相調整器50、及びシャッタ13(シャッタ開閉)を制御する。制御装置60は、電力供給源21、電力供給源22、及び位相調整器50から独立して設けられてもよく、その一部が電力供給源21、電力供給源22、及び位相調整器50のいずれかに組み込まれてもよい。制御装置60は、データを記憶する記憶部、データを演算処理する演算部等を有する。 The control device 60 controls the power supply source 21, the power supply source 22, the phase adjuster 50, and the shutter 13 (shutter opening/closing). Controller 60 may be provided independently of power supply 21 , power supply 22 , and phase adjuster 50 , some of which may be part of power supply 21 , power supply 22 , and phase adjuster 50 . It may be incorporated in either. The control device 60 has a storage unit that stores data, a calculation unit that performs arithmetic processing on data, and the like.

(成膜方法) (Film formation method)

本実施形態では、データとして、予め、位相差θを変化させることによって位相差θに応じた、電圧値Vpp及び容量値C1のそれぞれのプロファイル曲線が取得される。このプロファイル曲線を取得する段階では、基板121としてダミー基板を用いてもよい。 In the present embodiment, profile curves of the voltage value Vpp and the capacitance value C1 corresponding to the phase difference θ are obtained as data by changing the phase difference θ in advance. A dummy substrate may be used as the substrate 121 at the stage of acquiring this profile curve.

まず、高周波電源31から第1高周波電力を出力させて、電極11と電極12との間に放電プラズマが形成される。放電ガスとしては、例えば、アルゴンが適用される。高周波電源31の出力インピーダンスと、高周波電源31に接続された負荷側インピーダンス(電極11側インピーダンス)とは、整合回路器41によって整合される。 First, a first high frequency power is output from the high frequency power supply 31 to form discharge plasma between the electrodes 11 and 12 . Argon, for example, is applied as the discharge gas. A matching circuit 41 matches the output impedance of the high-frequency power supply 31 with the load-side impedance (electrode 11-side impedance) connected to the high-frequency power supply 31 .

次に、高周波電源32から第2高周波電力を出力させるとともに、位相調整器50を操作することによって、第1高周波電力の位相と第2高周波電力の位相とに位相差θを設ける。ここで、第1高周波電力及び第2高周波電力のそれぞれは、変化させることはなく、それぞれの電力は固定値とされる。また、第2高周波電力は、第1高周波電力よりも低く、例えば、第1高周波電力の1/10~1/2に設定される。 Next, the second high frequency power is output from the high frequency power supply 32 and the phase adjuster 50 is operated to provide a phase difference θ between the phase of the first high frequency power and the phase of the second high frequency power. Here, each of the first high-frequency power and the second high-frequency power is set to a fixed value without being changed. Also, the second high-frequency power is lower than the first high-frequency power, and is set to, for example, 1/10 to 1/2 of the first high-frequency power.

次に、放電プラズマが電極11と電極12との間に形成されたまま、整合回路器42によって、高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンス(電極12側インピーダンス)とが整合した状態での、位相差θに応じた、第2高周波電力の電圧値Vppと可変容量421の容量値C1とが検出される。そして、位相差θを変化させることによって、高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンスとが整合した状態での位相差θに応じた電圧値Vppのプロファイル曲線(図2(a))と、位相差θに応じた容量値C1のプロファイル曲線(図2(b))とが取得される。 Next, while the discharge plasma is formed between the electrodes 11 and 12, the output impedance of the high-frequency power source 32 and the load-side impedance (electrode 12-side impedance) connected to the high-frequency power source 32 are matched by the matching circuit 42. are matched, the voltage value Vpp of the second high-frequency power and the capacitance value C1 of the variable capacitor 421 corresponding to the phase difference θ are detected. Then, by changing the phase difference θ, the profile curve of the voltage value Vpp (Fig. 2(a)) and a profile curve (FIG. 2(b)) of the capacitance value C1 corresponding to the phase difference θ are obtained.

ここで、位相差θは、位相調整器50によって第1高周波電力の位相に対して第2高周波電力の位相を遅らせることによって形成され、0度~360度の範囲において適宜変更される。例えば、位相差θを0度から変更する場合は、0度から所定の間隔、例えば、10度おきに、10度、20度・・・、360度と変更される。そして、変更した位相差θの所定範囲における、電圧値Vppと容量値C1とを組み合わせを選択することによって基板121にスパッタリング膜が形成される。ここで、基板121にスパッタリング膜を形成とは、基板121に形成された凹パターン(ライン・アンド・スペース、スルーホール等)にスパッタリング膜を埋め込み、凹パターン外の基板121の表面にスパッタリング膜を形成することを意味する。凹パターン外の基板121の表面に成膜されたスパッタリング膜については、スパッタリング膜を形成後、必要に応じて余剰部分として化学的機械研磨(CMP)等の手法によって除去してもよい。 Here, the phase difference θ is formed by delaying the phase of the second high-frequency power with respect to the phase of the first high-frequency power by the phase adjuster 50, and is appropriately changed within the range of 0 degrees to 360 degrees. For example, when changing the phase difference θ from 0 degrees, it is changed from 0 degrees to predetermined intervals, for example, 10 degrees, 20 degrees, . Then, a sputtering film is formed on the substrate 121 by selecting a combination of the voltage value Vpp and the capacitance value C1 in the changed predetermined range of the phase difference θ. Here, forming a sputtering film on the substrate 121 means embedding a sputtering film in a recessed pattern (line and space, through hole, etc.) formed on the substrate 121, and forming a sputtering film on the surface of the substrate 121 outside the recessed pattern. means to form. The sputtered film formed on the surface of the substrate 121 outside the concave pattern may be removed as an excess portion by a method such as chemical mechanical polishing (CMP) as necessary after forming the sputtered film.

上述したように、図2(a)は、電圧値Vppのプロファイル曲線の一例を説明するグラフである。図2(b)は、容量値C1のプロファイル曲線の一例を説明するグラフである。図2(a)において、横軸は、位相差θであり、縦軸は、電圧値Vppである。図2(b)において、横軸は、位相差θであり、縦軸は、容量値C1である。高周波電源31から出力される第1高周波電力は、4000Wで、高周波電源32から出力される第2高周波電力は、400Wである。また、減圧雰囲気は、アルゴンガスの使用で0.1~4.0Paである。スパッタリングターゲット/基板の間の距離は、50~90mmである。なお、グラフに示されるVdcは、高くなるほど電極12に印加されるバイアス電位が負バイアス側に強くなることを意味する。 As described above, FIG. 2(a) is a graph illustrating an example of the profile curve of the voltage value Vpp. FIG. 2(b) is a graph illustrating an example of a profile curve of the capacitance value C1. In FIG. 2A, the horizontal axis is the phase difference θ, and the vertical axis is the voltage value Vpp. In FIG. 2B, the horizontal axis is the phase difference θ, and the vertical axis is the capacitance value C1. The first high frequency power output from the high frequency power supply 31 is 4000W, and the second high frequency power output from the high frequency power supply 32 is 400W. The reduced pressure atmosphere is 0.1 to 4.0 Pa using argon gas. The distance between the sputtering target/substrate is 50-90 mm. It should be noted that the higher the Vdc shown in the graph, the stronger the bias potential applied to the electrode 12 toward the negative bias side.

例えば、図2(a)には、試験Aと試験Bとの2つの試験での電圧値Vppのプロファイル曲線が表されている。試験Aは、高周波電源32として、高周波電源31から出力される第1高周波電力の位相と位相が同期する第2高周波電力を出力する高周波電源を用いた場合のプロファイル曲線である。 For example, FIG. 2A shows profile curves of voltage values Vpp in two tests, test A and test B. FIG. Test A is a profile curve when a high-frequency power source that outputs second high-frequency power whose phase is synchronized with the phase of the first high-frequency power output from the high-frequency power source 31 is used as the high-frequency power source 32 .

一方、試験Bは、高周波電源32として、高周波電源31から出力される第1高周波電力の位相に対して、位相が50度進んだ第2高周波電力を出力する高周波電源を用いた場合のプロファイル曲線である。これは、成膜装置1のメンテナンス等によって高周波電源32と整合回路器42との間のケーブルの長さが位相差として50度分長くなったことと同じ意味である。なお、試験Bでは、試験Aとは異なる成膜室で電圧値Vpp及び容量値C1のプロファイル曲線が取得されている。 On the other hand, test B is a profile curve when using a high-frequency power source that outputs a second high-frequency power whose phase is 50 degrees ahead of the phase of the first high-frequency power output from the high-frequency power source 31 as the high-frequency power source 32. is. This means that the length of the cable between the high-frequency power supply 32 and the matching circuit 42 has increased by 50 degrees as a phase difference due to maintenance of the film forming apparatus 1 or the like. Note that in test B, the profile curves of the voltage value Vpp and the capacitance value C1 were obtained in a film forming chamber different from that in test A. FIG.

試験Aでは、位相差θが0度付近では、電圧値Vppが高く、位相差θが増すにつれ電圧値Vppが徐々に下がる傾向にある。そして、位相差θが60度において電圧値Vppが最低値となり、その後、位相差θが増すにつれ電圧値Vppが徐々に上昇する傾向にある。一方、試験Bでも、位相差θが60度付近では、電圧値Vppが高く、位相差θが増すにつれ電圧値Vppが徐々に下がる傾向にある。そして、位相差θが110度において電圧値Vppが最低値となり、その後、位相差θが増すにつれ電圧値Vppが徐々に上昇する傾向にある。 In test A, the voltage value Vpp is high when the phase difference θ is around 0 degrees, and the voltage value Vpp tends to gradually decrease as the phase difference θ increases. The voltage value Vpp reaches its lowest value when the phase difference θ is 60 degrees, and thereafter, the voltage value Vpp tends to gradually increase as the phase difference θ increases. On the other hand, in test B, the voltage value Vpp is high when the phase difference θ is around 60 degrees, and the voltage value Vpp tends to gradually decrease as the phase difference θ increases. The voltage value Vpp reaches its lowest value when the phase difference θ is 110 degrees, and thereafter, the voltage value Vpp tends to gradually increase as the phase difference θ increases.

このように、試験A及び試験Bのそれぞれの電圧値Vppのプロファイル曲線では、いずれも下に凸となる曲線を描いている。 In this way, the profile curves of the voltage values Vpp of the test A and the test B both draw downwardly convex curves.

また、図2(b)には、試験A及び試験Bの容量値C1のpのプロファイル曲線が示されている。試験Aでは、位相差θが0度付近では、容量値C1が低く、その後、位相差θが増すにつれ容量値C1が徐々に上昇する傾向にある。一方、試験Bでも、位相差θが60度付近では、容量値C1が低く、その後、位相差θが増すにつれ容量値C1が徐々に上昇する傾向にある。 In addition, FIG. 2B shows profile curves of p of the capacitance value C1 in test A and test B. FIG. In test A, when the phase difference θ is around 0 degrees, the capacitance value C1 is low, and thereafter, the capacitance value C1 tends to gradually increase as the phase difference θ increases. On the other hand, in test B as well, when the phase difference θ is around 60 degrees, the capacitance value C1 is low, and thereafter, the capacitance value C1 tends to gradually increase as the phase difference θ increases.

本実施形態では、これらのプロファイル曲線が利用されて、位相差θが電圧値Vppのプロファイル曲線の電圧値Vppが最低となる位相差θ1からプラス30度からプラス50度までの第1範囲に設定されて、基板121にスパッタリング膜が形成される。 In this embodiment, these profile curves are used, and the phase difference θ is set to a first range from +30 degrees to +50 degrees from the phase difference θ1 where the voltage value Vpp of the profile curve of the voltage value Vpp is the lowest. As a result, a sputtering film is formed on the substrate 121 .

例えば、試験Aでは、電圧値Vppが最低となる位相差θ1は、50度となり、第1範囲は、80度~100度の範囲になる。また、試験Bでは、電圧値Vppが最低となる位相差θ1は、100度となり、第1範囲は、130度~150度の範囲になる。本実施形態では、このような第1範囲に属す、電圧値Vppと容量値C1とが適用されて、基板121にスパッタリング膜が形成される。 For example, in test A, the phase difference θ1 at which the voltage value Vpp is the lowest is 50 degrees, and the first range is from 80 degrees to 100 degrees. In test B, the phase difference θ1 at which the voltage value Vpp is lowest is 100 degrees, and the first range is 130 degrees to 150 degrees. In the present embodiment, the sputtering film is formed on the substrate 121 by applying the voltage value Vpp and the capacitance value C1 belonging to the first range.

第1範囲に属す、電圧値Vppと容量値C1とが適用された場合のスパッタリング膜と、第1範囲に属さない、電圧値Vppと容量値C1とが適用された場合のスパッタリング膜との違いについて説明する。 Difference between a sputtering film belonging to the first range when the voltage value Vpp and the capacitance value C1 are applied and a sputtering film not belonging to the first range and when the voltage value Vpp and the capacitance value C1 are applied will be explained.

図3(a)~図3(e)は、断面SEM像であり、図3(a)は、スパッタリング膜が形成される前の凹パターンの断面SEM像である。図3(a)には、シリコン酸化物で構成された、深さ240nm、アスペクト比1.0の凹パターンが示されている。矢印Aで示された部分は、凹パターンの底部と側壁とが略90度に交差する端部であり、矢印Bで示された部分は、側壁の最上端である。また、図3(b)~図3(e)は、凹パターンにスパッタリング膜が形成された後のスパッタリング膜の断面SEM像である。図3(b)~図3(e)には、この凹パターンにスパッタリング膜としてのアルミナ膜が埋め込まれた後の状態が示されている。 3(a) to 3(e) are cross-sectional SEM images, and FIG. 3(a) is a cross-sectional SEM image of the concave pattern before the sputtering film is formed. FIG. 3(a) shows a recessed pattern made of silicon oxide and having a depth of 240 nm and an aspect ratio of 1.0. The portion indicated by arrow A is the end portion where the bottom of the concave pattern and the side wall intersect at approximately 90 degrees, and the portion indicated by arrow B is the top end of the side wall. 3(b) to 3(e) are cross-sectional SEM images of the sputtering film after the sputtering film is formed in the concave pattern. FIGS. 3(b) to 3(e) show the state after the concave pattern is filled with an alumina film as a sputtering film.

例えば、第1範囲に属さない位相差θを適用した場合のスパッタリング膜として、図3(b)に、試験Bでの位相差60度(電圧値Vppのプロファイル曲線の最低値を基準とした場合、最低値より左側の位相差θ)のSEM像、図3(c)に、試験Bでの位相差100度(電圧値Vppのプロファイル曲線の最低値)のSEM像が示される。これらのアルミナ膜では、矢印Aで示される端部への回り込みが優れず、端部においてアルミナ膜が鋭角状に凹む現象が現れた。このような傾向は、試験Aでも見られた。また、矢印Cで示される開口部が狭くなり、継続して成膜を続けると上部で膜が閉じ、空孔を形成させてしまうことが確認された。 For example, as a sputtering film when a phase difference θ that does not belong to the first range is applied, FIG. , phase difference θ on the left side of the lowest value), and FIG. In these alumina films, the wraparound to the end portion indicated by the arrow A was not excellent, and a phenomenon appeared in which the alumina film was dented at an acute angle at the end portion. Such a tendency was also observed in Test A. In addition, it was confirmed that the opening indicated by the arrow C became narrower, and if the film formation was continued, the film would close at the top, forming holes.

一方、第1範囲に属す位相差θを適用した場合のスパッタリング膜として、図3(d)に、試験Aでの位相差100度のSEM像、図3(e)に、試験Bでの位相差140度のSEM像が示される。これらのアルミナ膜においては、端部においてアルミナ膜が鋭角状に凹むことなく、該端部において段差被覆性に優れたアルミナ膜が形成されることが分かった。また、凹パターンのアスペクト比が0.2~1.0場合でも第1範囲に属さない位相差θを適用した場合、矢印Aで示される端部への回り込みが優れず、一方、第1範囲に属す位相差θを適用することで、段差被覆性に優れたアルミナ膜が形成されることが分かった。 On the other hand, as the sputtering film when the phase difference θ belonging to the first range is applied, FIG. A SEM image with a phase difference of 140 degrees is shown. In these alumina films, it was found that an alumina film excellent in step coverage was formed at the end portion without the alumina film being recessed at an acute angle at the end portion. Further, even when the aspect ratio of the recessed pattern is 0.2 to 1.0, when the phase difference θ that does not belong to the first range is applied, the wraparound to the end indicated by the arrow A is not excellent, while the first range was found to form an alumina film with excellent step coverage.

換言すれば、電圧値Vppのプロファイル曲線は、下に凸となることから、第1範囲に属す電圧値Vppと同じ電圧値が第1範囲外にも存在することになるが、この第1範囲外の電圧値Vppを選択するのでなく、同じ値の電圧値Vppであっても、第1範囲に属す、電圧値Vppと、相対的に高い容量値となる容量値C1とを組み合わせ選択することで段差被覆性に優れたアルミナ膜が形成される。ここで、第1範囲においては、容量値C1は、容量値C2よりも大きく設定される。 In other words, since the profile curve of the voltage value Vpp is convex downward, the same voltage value as the voltage value Vpp belonging to the first range also exists outside the first range. Instead of selecting a voltage value Vpp outside the range, even if the voltage value Vpp is the same value, a combination of the voltage value Vpp belonging to the first range and the capacitance value C1, which is a relatively high capacitance value, is selected. An alumina film having excellent step coverage is formed. Here, in the first range, the capacitance value C1 is set larger than the capacitance value C2.

次に、試験Aを利用して位相差θを100度からさらに増加させた場合の結果を説明する。 Next, the results when the phase difference θ is further increased from 100 degrees using test A will be described.

図4には、試験Aでの電圧値Vpp、容量値C1のプロファイル曲線が示されている。図4において、横軸は、位相差θであり、左側縦軸として、電圧値Vppと、電圧値Vppのほか電圧値Vdcが示されている。また、右側縦軸として、容量値C1が示されている。また、図4には、上述した位相差θが0度~110度の場合のプロファイル曲線も示されている FIG. 4 shows profile curves of the voltage value Vpp and the capacitance value C1 in test A. As shown in FIG. In FIG. 4, the horizontal axis indicates the phase difference θ, and the left vertical axis indicates the voltage value Vpp, the voltage value Vpp, and the voltage value Vdc. Also, the right vertical axis indicates the capacitance value C1. FIG. 4 also shows profile curves when the phase difference θ is 0 degrees to 110 degrees.

位相差θが100度を超えて110度~240度になると、容量値C1が最大容量値1000pFを振り切れ、高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンスとの整合が取れなくなる現象が起きた。この非整合領域(110~240度)では、電圧値Vpp、電圧値Vdcがともに不安定になった。 When the phase difference θ exceeds 100 degrees and reaches 110 degrees to 240 degrees, the capacitance value C1 shakes off the maximum capacitance value of 1000 pF, and the output impedance of the high frequency power source 32 and the impedance of the load connected to the high frequency power source 32 are not matched. An irreversible phenomenon occurred. In this non-matching region (110 to 240 degrees), both the voltage value Vpp and the voltage value Vdc became unstable.

一方、位相差θが240度を超えて250度になると、高周波電源32の出力インピーダンスと、高周波電源32に接続された負荷側インピーダンスとが再び整合した。その後、位相差θが増すにつれ電圧値Vppが徐々に上がり、位相差θが300度において電圧値Vppが最大値となり、その後、位相差θが増すにつれ電圧値Vppが徐々に減少した。また、位相差θが250度付近では、容量値C1が高く、その後、位相差θが増すにつれ容量値C1が徐々に減少することが分かった。なお、電圧値Vdcは、電圧値Vppが上昇する240度~290度の範囲において徐々に減少することが分かった。 On the other hand, when the phase difference θ exceeded 240 degrees and reached 250 degrees, the output impedance of the high-frequency power supply 32 and the impedance of the load connected to the high-frequency power supply 32 matched again. After that, the voltage value Vpp gradually increased as the phase difference θ increased, reached its maximum value when the phase difference θ was 300 degrees, and then gradually decreased as the phase difference θ increased. Further, it was found that the capacitance value C1 is high when the phase difference θ is around 250 degrees, and then the capacitance value C1 gradually decreases as the phase difference θ increases. It has been found that the voltage value Vdc gradually decreases in the range of 240° to 290° where the voltage value Vpp increases.

このように、位相差θが250度~360度では、電圧値Vppのプロファイル曲線が上に凸となる曲線を描くことが分かった。 Thus, it was found that the profile curve of the voltage value Vpp draws an upward convex curve when the phase difference θ is 250 degrees to 360 degrees.

このように、電極11に供給される高周波電圧の波形の位相と、電極12に供給される高周波電圧の波形とが一致する位相差θの領域(同位相領域(in-phase region)と呼称)では、電圧値Vppが下に凸、容量値C1が右上がりになるのに対して、電極12に供給される高周波電圧の波形とがずれる位相差θの領域(非同位相領域(anti-phase region)と呼称)では、電圧値Vppが上に凸、容量値C1が右下がりになることが確認された。 In this way, a region with a phase difference θ where the phase of the high-frequency voltage waveform supplied to the electrode 11 and the waveform of the high-frequency voltage supplied to the electrode 12 match (referred to as an in-phase region) , the voltage value Vpp is convex downward, and the capacitance value C1 is upward-sloping. region), it was confirmed that the voltage value Vpp is upwardly convex and the capacitance value C1 is downwardly downward.

本実施形態では、位相差θが250度~360度となる領域では、位相差θを電圧値Vppのプロファイル曲線の電圧値Vppが最大となる位相差θ2からプラス10度、マイナス10度までの第2範囲に設定し、基板121にスパッタリング膜を形成する。例えば、電圧値Vppが最大となる位相差θ2は、300度となり、第2範囲は、290度~310度の範囲になる。ここで、第2範囲においては、容量値C1は、容量値C2よりも大きく設定される。 In the present embodiment, in the region where the phase difference θ is 250 degrees to 360 degrees, the phase difference θ is set from the phase difference θ2 where the voltage value Vpp of the profile curve of the voltage value Vpp is the maximum to plus 10 degrees and minus 10 degrees. A second range is set to form a sputtering film on the substrate 121 . For example, the phase difference θ2 that maximizes the voltage value Vpp is 300 degrees, and the second range is from 290 degrees to 310 degrees. Here, in the second range, the capacitance value C1 is set larger than the capacitance value C2.

このような第2範囲に属す、電圧値Vppと容量値C1とが適用された場合のスパッタリング膜と、第2範囲に属さない、電圧値Vppと容量値C1とが適用された場合のスパッタリング膜との違いについて説明する。 A sputtering film when the voltage value Vpp and the capacitance value C1 belonging to the second range are applied, and a sputtering film when the voltage value Vpp and the capacitance value C1 not belonging to the second range are applied. Explain the difference between

図5(a)、(b)は、図3(a)に示す凹パターンにスパッタリング膜が形成された後のスパッタリング膜の断面SEM像である。 5(a) and 5(b) are cross-sectional SEM images of the sputtering film after the sputtering film is formed in the concave pattern shown in FIG. 3(a).

例えば、第1範囲及び第2範囲に属さないスパッタリング膜の例として、位相差260度の条件で空の凹パターンに成膜を開始した場合の例を示す。図5(a)には、位相差260度のSEM像が示される。この場合、電圧値Vdcが50(V)よりも大きくなり矢印Bで示された凹パターンの最上端がエッチングされて、この最上端においてアルミナ膜がファセット(facet)状になることが確認された。 For example, as an example of a sputtering film that does not belong to the first range and the second range, an example in which film formation is started on an empty concave pattern under the condition of a phase difference of 260 degrees will be shown. FIG. 5A shows an SEM image with a phase difference of 260 degrees. In this case, it was confirmed that the voltage value Vdc became greater than 50 (V) and the uppermost edge of the recessed pattern indicated by the arrow B was etched, and the alumina film became facet-shaped at this uppermost edge. .

一方、第2範囲に属すスパッタリング膜の例として、図5(b)に、位相差300度のSEM像が示される。このアルミナ膜においては、端部への回り込みが良好になり、端部においてアルミナ膜が鋭角状に凹むことなく、該端部において段差被覆性に優れたアルミナ膜が形成されることが分かった。なお、位相差θが310度を超えると、端部においてアルミナ膜が鋭角状に凹むことが確認された。 On the other hand, as an example of a sputtered film belonging to the second range, FIG. 5B shows an SEM image with a phase difference of 300 degrees. In this alumina film, it was found that the wraparound to the end portion was good, and the alumina film was not dented sharply at the end portion, and an alumina film having excellent step coverage was formed at the end portion. It was confirmed that when the phase difference θ exceeded 310 degrees, the alumina film was recessed at an acute angle at the edge.

このように、高周波電源31から出力される第1高周波電力及び高周波電源32から出力される第2高周波電力がともに固定電力であったとしても、位相差θを操作することによって、凹パターンに対するスパッタリング膜の埋め込み特性が変わることが分かった。特に、電圧値Vppのプロファイル曲線が最小値となる位相差θ1から位相差θをプラス30度からプラス50度までの第1範囲に設定することで、優れた段差被覆性を示すスパッタリング膜が形成されることが分かった。あるいは、電圧値Vppのプロファイル曲線が最大値となる位相差θ2から位相差θをプラス10度、マイナス10度の第2範囲に設定することで、優れた段差被覆性を示すスパッタリング膜が形成されることが分かった。 Thus, even if the first high-frequency power output from the high-frequency power supply 31 and the second high-frequency power output from the high-frequency power supply 32 are both fixed powers, by manipulating the phase difference .theta. It has been found that the embedding properties of the membrane are altered. In particular, by setting the phase difference θ1 to the minimum value of the profile curve of the voltage value Vpp to the first range of +30 degrees to +50 degrees, a sputtering film exhibiting excellent step coverage is formed. It turns out that it will be. Alternatively, by setting the phase difference θ in the second range of plus 10 degrees and minus 10 degrees from the phase difference θ2 at which the profile curve of the voltage value Vpp reaches the maximum value, a sputtered film exhibiting excellent step coverage is formed. I found out.

なお、電極11と整合回路器41との間であって電極11の直上の位置418(図1)及び、電極12と整合回路器42との間であって電極12の直下の位置428での高周波電力の波形のオシロスコープ観察を行ったところ、0度~110度では、電極11に供給される高周波電圧の波形の位相と、電極12に供給される高周波電圧の波形とが一致し、250度~360度では、電極11に供給される高周波電圧の波形の位相と、電極12に供給される高周波電圧の波形とがずれることが確認された。 In addition, at a position 418 ( FIG. 1 ) directly above the electrode 11 between the electrode 11 and the matching circuit 41 and at a position 428 directly below the electrode 12 between the electrode 12 and the matching circuit 42 Observation of the waveform of the high-frequency power with an oscilloscope revealed that the phase of the high-frequency voltage waveform supplied to the electrode 11 and the waveform of the high-frequency voltage supplied to the electrode 12 were in agreement between 0 degrees and 110 degrees, and 250 degrees. It was confirmed that the phase of the high-frequency voltage waveform supplied to the electrode 11 and the waveform of the high-frequency voltage supplied to the electrode 12 were out of phase at ~360 degrees.

制御装置60には、予め取得された、電圧値Vppと容量値C1とのプロファイル曲線のデータが格納されている。制御装置60は、位相差θの所定領域における、電圧値Vppと容量値C1とを組み合わせ選択することによって基板121にスパッタリング膜を形成する。 The control device 60 stores previously acquired profile curve data of the voltage value Vpp and the capacitance value C1. The control device 60 forms a sputtering film on the substrate 121 by selecting a combination of the voltage value Vpp and the capacitance value C1 in a predetermined region of the phase difference θ.

例えば、制御装置60は、位相調整器50を制御することによって、位相差θを電圧値Vppのプロファイル曲線の電圧値Vppが最低となる位相差θ1からプラス30度からプラス50度までの第1範囲(電圧値Vpp:80~130(V))、容量値C1:600pF以上)に設定するか、または、位相差θを電圧値Vppのプロファイル曲線の電圧値Vppが最大となる位相差θ2からプラス10度、マイナス10度までの第2範囲(電圧値Vpp:260~280(V))、容量値C1:600~900(pF)、Vdc:50(V)以下)に設定し、高周波電源32出力インピーダンスと負荷側インピーダンスとが整合した状態で基板121にスパッタリング膜を形成する。 For example, by controlling the phase adjuster 50, the control device 60 adjusts the phase difference θ to the first phase difference θ1 from +30 degrees to +50 degrees where the voltage value Vpp of the profile curve of the voltage value Vpp is the lowest. Set the range (voltage value Vpp: 80 to 130 (V), capacitance value C1: 600 pF or more), or set the phase difference θ from the phase difference θ2 where the voltage value Vpp of the profile curve of the voltage value Vpp is the maximum Set to the second range (voltage value Vpp: 260 to 280 (V)), capacitance value C1: 600 to 900 (pF), Vdc: 50 (V) or less) to plus 10 degrees and minus 10 degrees, high frequency power supply 32 A sputtering film is formed on the substrate 121 in a state where the output impedance and the load side impedance are matched.

これにより、凹パターンに対して優れた段差被覆性を示すスパッタリング膜が形成される。 As a result, a sputtered film that exhibits excellent step coverage with respect to concave patterns is formed.

第1範囲または第2範囲においては、位相差θを段階的に変化させて、基板121にスパッタリング膜を形成してもよい。位相差θを段階的に変化させる際、高周波電源31から出力される第1高周波電力は同じ電力を維持させる。例えば、容量値C1の増加に応じて、電圧値Vdcは増加する傾向にある。そして、電圧値Vdcが大きくなるほど、スパッタリング膜の下地である凹パターンはスパッタリング粒子によってダメージを受けやすくなる。 In the first range or the second range, a sputtering film may be formed on the substrate 121 by changing the phase difference θ stepwise. When changing the phase difference θ stepwise, the first high-frequency power output from the high-frequency power supply 31 is maintained at the same level. For example, the voltage value Vdc tends to increase as the capacitance value C1 increases. As the voltage value Vdc increases, the concave pattern underlying the sputtering film is more likely to be damaged by the sputtering particles.

従って、スパッタリング成膜の開始直後は、電圧値Vdcが低くなる位相差θに設定して、凹パターンにスパッタリング膜を形成し、所定の厚みのスパッタリング膜が凹パターンに埋め込まれたら、位相差θを変更して、例えば、成膜速度がより早くなる位相差θに設定してスパッタリング成膜を行ってもよい。 Therefore, immediately after the start of the sputtering film formation, the phase difference θ is set so that the voltage value Vdc is low, and the sputtering film is formed in the recessed pattern. can be changed to, for example, a phase difference θ that makes the film formation rate faster.

図6は、本実施形態に係る電圧値Vpp、容量値C1のプロファイル曲線の一例である。この例では、位相差θの範囲として、第1及び第2範囲のほか、第3範囲が付加されている。 FIG. 6 is an example of profile curves of the voltage value Vpp and the capacitance value C1 according to this embodiment. In this example, in addition to the first and second ranges, a third range is added as the range of the phase difference θ.

図5(b)の例のように、位相差260度の条件で空の凹パターンに成膜を開始する場合は、凹パターンの最上端がエッチングされる。しかし、位相差θを段階的に変化させるプロセスを採用する場合、位相差θとして位相差260度を含む第3範囲での成膜を段階的ステップの後半のステップで採用することで、優れた段差被覆性を得ることができる。 As in the example of FIG. 5B, when film formation is started on an empty concave pattern under the condition of a phase difference of 260 degrees, the uppermost edge of the concave pattern is etched. However, when adopting a process in which the phase difference θ is changed in stages, film formation in the third range including the phase difference θ of 260 degrees as the phase difference θ is adopted in the second half step of the stepwise steps, whereby excellent Step coverage can be obtained.

例えば、第1範囲または第2範囲において、基板121にスパッタリング膜を形成した後、第3範囲で基板121にスパッタリング膜を形成する。ここで、第3範囲とは、位相差θが第2範囲よりも小さく第1範囲よりも大きい範囲である。例えば、第3範囲は、位相差θ2から、マイナス50度からマイナス30度の範囲である。第3範囲での容量値C1は、875pF~1000pFである。なお、第1範囲または第2範囲の成膜から第3範囲の成膜に切り替える際、高周波電源31から出力される第1高周波電力は同じ電力を維持させる。 For example, after forming a sputtering film on the substrate 121 in the first range or the second range, a sputtering film is formed on the substrate 121 in the third range. Here, the third range is a range in which the phase difference θ is smaller than the second range and larger than the first range. For example, the third range is a range of minus 50 degrees to minus 30 degrees from the phase difference θ2. The capacitance value C1 in the third range is 875 pF to 1000 pF. When the film formation in the first range or the second range is switched to the film formation in the third range, the first high frequency power output from the high frequency power supply 31 is maintained at the same level.

図7(a)、(b)は、本実施形態に係る成膜方法の一例を示す模式的断面である。また、図7(c)は、凹パターンにスパッタリング膜が形成された後のスパッタリング膜の断面SEM像である。図7(c)に示す凹パターン122のアスペクト比は、図3(a)に示す凹パターンのアスペクト比と同じである。 FIGS. 7A and 7B are schematic cross sections showing an example of the film forming method according to this embodiment. FIG. 7C is a cross-sectional SEM image of the sputtering film after the sputtering film is formed in the recessed pattern. The aspect ratio of the concave pattern 122 shown in FIG. 7(c) is the same as the aspect ratio of the concave pattern shown in FIG. 3(a).

例えば、図7(a)に示すように、最初のステップとして、シリコン酸化物で構成された凹パターン122に、アルミナ膜等のスパッタリング膜125が位相差θが第1範囲または第2範囲の条件で形成される。これにより、凹パターン122内には、スパッタリング膜125が形成される。最初のステップでは、凹パターン122の内部の全てにスパッタリング膜125を埋め込むのではなく、凹パターン122内に未充填部分が残ったままスパッタリング膜125が埋められる。例えば、最初のステップでの狙い膜厚は、凹パターン122が形成されていない部分(フィールド部分)に堆積されるスパッタリング膜125の膜厚が凹パターン122の開口幅の40%~60%に設定される。ここで、開口幅とは、凹パターン122がライン・アンド・スペースの場合は、ライン・アンド・スペースが並設される方向に凹パターン122を切断した場合の凹パターン122の最上端での開口幅であり、スルーホールの場合は、スルーホールの最上端での最大径を意味する。また、最初のステップでは、凹パターン122の最上端122cがスパッタリング膜125によって被覆(保護)される。 For example, as shown in FIG. 7A, as a first step, a sputtering film 125 such as an alumina film is applied to a recessed pattern 122 made of silicon oxide under the condition that the phase difference θ is in the first range or the second range. formed by Thereby, a sputtering film 125 is formed in the recessed pattern 122 . In the first step, the sputtered film 125 is filled while leaving unfilled portions in the recessed pattern 122 instead of filling the entire interior of the recessed pattern 122 with the sputtered film 125 . For example, the target film thickness in the first step is set such that the film thickness of the sputtering film 125 deposited on the portion (field portion) where the recessed pattern 122 is not formed is 40% to 60% of the opening width of the recessed pattern 122. be done. Here, when the recessed pattern 122 is a line and space, the opening width is the opening at the uppermost end of the recessed pattern 122 when the recessed pattern 122 is cut in the direction in which the lines and spaces are arranged side by side. In the case of a through hole, it means the maximum diameter at the top end of the through hole. Also, in the first step, the uppermost edge 122c of the recessed pattern 122 is covered (protected) by the sputtering film 125. Then, as shown in FIG.

ここで、凹パターン122においては、凹パターン122の底部からスパッタリング膜125が堆積するとともに、凹パターン122の側壁からもスパッタリング膜125が堆積する。従って、凹パターン122内に形成されたスパッタリング膜125においては、スパッタリング膜125の中央付近でスパッタリング膜125が凹んだ凹部125bが形成される。 Here, in the concave pattern 122 , the sputtering film 125 is deposited from the bottom of the concave pattern 122 and the sputtering film 125 is also deposited from the side walls of the concave pattern 122 . Therefore, in the sputtering film 125 formed in the recessed pattern 122, a recess 125b is formed in which the sputtering film 125 is recessed near the center of the sputtering film 125. As shown in FIG.

位相差θを段階的に変化させないプロセスを採用した場合、換言すれば、位相差θが第1範囲または第2範囲のまま、成膜を継続する場合、凹部125bがなくなるまで凹パターン122をスパッタリング膜125で埋め尽くすには、凹パターン122の深さ以上の厚みのスパッタリング膜125を基板121に成膜する必要がある。しかしながら、基板121に成膜されるスパッタリング膜125の厚みが増すほど、後工程でのCMP処理の負担になる。また、凹部125bは、凹パターンのアスペクト比が高くなるほど形成され易く、第1範囲または第2範囲のまま、成膜を継続すると、スパッタリング膜125には、凹部125bがボイドとして残存する現象が起き得る。 In the case of adopting a process in which the phase difference θ is not changed stepwise, in other words, in the case of continuing the film formation with the phase difference θ remaining in the first range or the second range, the recessed pattern 122 is sputtered until the recessed portion 125b disappears. In order to fill with the film 125 , it is necessary to form the sputtering film 125 with a thickness equal to or greater than the depth of the recessed pattern 122 on the substrate 121 . However, as the thickness of the sputtered film 125 formed on the substrate 121 increases, the burden on the CMP process in the post-process increases. In addition, the recesses 125b are more likely to be formed as the aspect ratio of the recessed pattern increases, and if film formation is continued in the first range or the second range, a phenomenon occurs in which the recesses 125b remain as voids in the sputtering film 125. obtain.

そこで、本実施形態では、第1範囲または第2範囲の成膜を図7(a)の状態で停止し、次のステップとして、位相差θが第3範囲でスパッタリング成膜を行う。例えば、スパッタリング膜125を形成した後、スパッタリング膜125の上に位相差θが第3範囲の条件でスパッタリング膜126を形成する。この状態を図7(b)に示す。 Therefore, in this embodiment, the film formation in the first range or the second range is stopped in the state of FIG. 7A, and as the next step, sputtering film formation is performed in the third range of the phase difference θ. For example, after the sputtering film 125 is formed, the sputtering film 126 is formed on the sputtering film 125 under the condition that the phase difference θ is in the third range. This state is shown in FIG. 7(b).

第3範囲では、容量値C1の増加に応じて、第2高周波電力がより優先的に出力端426を介して電極12に供給され、第1範囲及び第2範囲よりも電圧値Vdcが増加する傾向にある。従って、スパッタリング粒子の基板121上への堆積と同時に、基板121に印加されたバイアス電位によって基板121にイオン(例えば、正イオン)粒子が引き込まれ、イオン粒子によるスパッタリング膜の物理エッチングも起きる。ここで、スパッタリング粒子の基板121上への堆積がイオン粒子によるスパッタリング膜の物理エッチングよりも優位に働くときは、スパッタリング膜が物理エッチングされながら、基板121にスパッタリング膜が形成される。 In the third range, the second high-frequency power is more preferentially supplied to the electrode 12 via the output terminal 426 as the capacitance value C1 increases, and the voltage value Vdc increases more than in the first range and the second range. There is a tendency. Therefore, simultaneously with the deposition of the sputtered particles on the substrate 121, the bias potential applied to the substrate 121 attracts ions (eg, positive ions) particles to the substrate 121, and physical etching of the sputtered film by the ionic particles also occurs. Here, when the deposition of the sputtered particles on the substrate 121 works better than the physical etching of the sputtered film by the ion particles, the sputtered film is formed on the substrate 121 while being physically etched.

これにより、第3範囲でのスパッタリング成膜では、凹部125bの幅がエッチング効果によってより広がる。また、凹パターン122の最上端122cを被覆するスパッタリング膜125においては、エッチング効果によって、所謂、膜減り(膜厚が薄くなる現象)が起きる。凹部125bの幅がより広がることから、凹部125bへのスパッタリング膜の埋め込みは、より容易になる。さらに、凹パターン122の最上端122cは、スパッタリング膜125によって保護されていることから、最上端122cはエッチングされることなく原形を維持する。 As a result, the width of the concave portion 125b is further widened by the etching effect in the sputtering film formation in the third range. Also, in the sputtered film 125 covering the uppermost end 122c of the concave pattern 122, so-called film thinning (a phenomenon in which the film is thinned) occurs due to the etching effect. Since the width of the recess 125b is wider, it becomes easier to fill the recess 125b with the sputtering film. Furthermore, since the uppermost edge 122c of the recessed pattern 122 is protected by the sputtering film 125, the uppermost edge 122c is not etched and maintains its original shape.

従って、凹パターン122が高アスペクト比であっても、スパッタリング膜126を形成した後においては、スパッタリング膜125と、スパッタリング膜125を覆うスパッタリング膜126とによって、内部にボイドがないスパッタリング膜127が凹パターン122内に形成される。内部にボイドがないスパッタリング膜127によって凹パターン122が良好に埋め込まれることは、図7(c)に示す断面SEM像によっても確認されている。 Therefore, even if the concave pattern 122 has a high aspect ratio, after the sputtering film 126 is formed, the sputtering film 127 having no voids inside is concave due to the sputtering film 125 and the sputtering film 126 covering the sputtering film 125 . Formed in pattern 122 . It is also confirmed by the cross-sectional SEM image shown in FIG.

本実施形態においては、位相差θが第1範囲での成膜を行った後、位相差θが第3範囲での成膜を行ってもよく、位相差θが第2範囲での成膜を行った後、位相差θが第3範囲での成膜を行ってもよい。 In the present embodiment, after film formation is performed in the first range of the phase difference θ, film formation may be performed in the third range of the phase difference θ. , film formation may be performed with the phase difference θ in the third range.

ここで、第1範囲の位相差θから第3範囲の位相差θに切り替えるには、位相差θを第1範囲から第3範囲にまで増加させればよい。但し、位相差θを第1範囲から第3範囲に移行する場合は、位相差θを第3範囲の手前で非整合領域を通過させなければならない。このため、この手法では第1範囲での成膜を行った後に、プラズマ放電を一旦停止して、第1範囲の位相差θから第3範囲の位相差θに切り替える成膜処理を採用する必要がある。 Here, in order to switch from the phase difference θ in the first range to the phase difference θ in the third range, the phase difference θ should be increased from the first range to the third range. However, when shifting the phase difference θ from the first range to the third range, the phase difference θ must pass through the non-matching region before the third range. Therefore, in this method, after film formation is performed in the first range, it is necessary to adopt a film formation process in which the plasma discharge is temporarily stopped and the phase difference θ is switched from the phase difference θ in the first range to the phase difference θ in the third range. There is

一方、第2範囲の位相差θから第3範囲の位相差θに切り替えるには、位相差θを第2範囲から第3範囲にまで減少させればよい。この場合、位相差θを第2範囲から第3範囲に移行させても、第2範囲と第3範囲との間に非整合領域がないことから非整合領域を通過することを要しない。このため、第2範囲での成膜を行った後、プラズマ放電を停止させることなく位相差θを連続的に変化させて第3範囲に切り替えることが可能になる。 On the other hand, in order to switch from the phase difference θ in the second range to the phase difference θ in the third range, the phase difference θ should be decreased from the second range to the third range. In this case, even if the phase difference θ is shifted from the second range to the third range, it is not necessary to pass through the non-matching area because there is no non-matching area between the second range and the third range. Therefore, after film formation in the second range, it is possible to switch to the third range by continuously changing the phase difference θ without stopping the plasma discharge.

また、本実施形態では、基板121にスパッタリング膜を形成する前に、予備放電を行いながら、電極12に第2高周波電力を供給してもよい。例えば、スパッタリング膜を形成する前にシャッタ13によって基板121または電極12をスパッタリングターゲット111に対し遮蔽しながら、予備放電として電極11と電極12との間に第1高周波電力によって放電プラズマを形成するとともに、高周波電源32から電極12に第2高周波電力を供給してもよい。この際、位相差θは、所定範囲における、電圧値Vppと容量値C1とを組み合わせて選択される。 Further, in the present embodiment, the second high-frequency power may be supplied to the electrode 12 while performing preliminary discharge before forming the sputtering film on the substrate 121 . For example, while shielding the substrate 121 or the electrode 12 from the sputtering target 111 by the shutter 13 before forming the sputtering film, a discharge plasma is formed between the electrodes 11 and 12 by the first high-frequency power as preliminary discharge. , a second high frequency power may be supplied to the electrode 12 from the high frequency power supply 32 . At this time, the phase difference θ is selected by combining the voltage value Vpp and the capacitance value C1 within a predetermined range.

ここで、予備放電中に、位相差θを考慮することなく無作為に電極12に第2高周波電力を供給する方策もある。しかし、このような方策では、予備放電中に基板121としてダミー基板を用いた場合、電極12に印加されるバイアス電位の程度によっては、ダミー基板またはシャッタ13の逆スパッタリングが起き得る。そして、このような逆スパッタリングが発生すると、ダミー基板またはシャッタ13からパーティクル、フレーク等の異物が発し、この異物が真空槽内を飛遊したり、真空槽内の内壁、真空槽内の治具等に付着したりする。この結果、スパッタリング成膜開始後のスパッタリング膜に異物が混入する等の不具合が起きる。あるいは、バイアス電位の程度によっては、予備放電中に電極12側で異常放電が起き、ダミー基板ばかりか、電極12またはシャッタ13の破損が起き得る。 Here, there is also a method of randomly supplying the second high-frequency power to the electrode 12 without considering the phase difference θ during the preliminary discharge. However, in such a measure, if a dummy substrate is used as the substrate 121 during preliminary discharge, depending on the degree of bias potential applied to the electrode 12, reverse sputtering of the dummy substrate or the shutter 13 may occur. When such reverse sputtering occurs, foreign substances such as particles and flakes are emitted from the dummy substrate or the shutter 13, and these foreign substances fly around in the vacuum chamber, or cause damage to the inner wall of the vacuum chamber and the jigs in the vacuum chamber. etc. As a result, problems such as contamination of foreign matter into the sputtered film after the start of sputtering film formation occur. Alternatively, depending on the degree of the bias potential, abnormal discharge may occur on the electrode 12 side during the preliminary discharge, and not only the dummy substrate but also the electrode 12 or the shutter 13 may be damaged.

しかしながら、予備放電と並行して、電極12に第2高周波電力を供給しないことは、電力供給源22(高周波電源32、整合回路器42)を通電させないままの状態でスパッタリング成膜が開始されることになる。従って、電力供給源22においては、スパッタリング成膜を開始すると、電力供給源22を構成する電子部品等の熱伸縮によって、電力供給源22のインピーダンスが変化する現象が起き得る。この結果、スパッタリング成膜を開始させても、成膜速度、成膜分布、膜質等の成膜性能が安定しない現象が起きる。 However, by not supplying the second high-frequency power to the electrode 12 in parallel with the preliminary discharge, the sputtering film formation is started while the power supply source 22 (the high-frequency power supply 32 and the matching circuit 42) is not energized. It will be. Therefore, in the power supply source 22, when sputtering film formation is started, a phenomenon may occur in which the impedance of the power supply source 22 changes due to thermal expansion and contraction of the electronic components constituting the power supply source 22 and the like. As a result, even if sputtering film formation is started, a phenomenon occurs in which film formation performance such as film formation speed, film formation distribution, and film quality is not stable.

シャッタ13の逆スパッタリングを抑える方法として、シャッタ13を接地電位に設定する方法が考えられる。この場合、シャッタ13にはバイアス電位が印加されないことから、シャッタ13の逆スパッタリングが抑えられる。また、電極12はシャッタ13によって遮蔽される。しかし、この方法では、シャッタ13と電極12との間で所定の電圧がかかってしまい、シャッタ13と電極12との間で放電が起きる可能性がある。この場合、結局のところ、シャッタ13または電極12から異物が発生することになる。 As a method of suppressing the reverse sputtering of the shutter 13, a method of setting the shutter 13 to the ground potential is conceivable. In this case, since no bias potential is applied to the shutter 13, reverse sputtering of the shutter 13 is suppressed. Also, the electrode 12 is shielded by the shutter 13 . However, in this method, a predetermined voltage is applied between the shutter 13 and the electrode 12, and discharge may occur between the shutter 13 and the electrode 12. In this case, the foreign matter is generated from the shutter 13 or the electrode 12 after all.

本実施形態では、浮遊電位または電極12と同電位のシャッタ13によって、基板121または電極12をスパッタリングターゲット111に対し遮蔽しながら、位相差θを第1範囲外であって、第2範囲外であって、且つ、第3範囲外の第4範囲に設定し、高周波電源32の出力インピーダンスと負荷側インピーダンスとが整合した状態で高周波電源32から電極12に第2高周波電力が供給される。ここで、「シャッタ13によって基板121または電極12をスパッタリングターゲット111に対し遮蔽する」とは、電極12上にウェーハ基板またはダミー基板が載置された状態でシャッタ13が基板121を遮蔽するほか、電極12上に基板が載置されていない状態でシャッタ13が電極12を遮蔽することを含む。 In the present embodiment, the substrate 121 or the electrode 12 is shielded from the sputtering target 111 by the shutter 13 having a floating potential or the same potential as the electrode 12, while the phase difference θ is outside the first range and outside the second range. The second high-frequency power is supplied from the high-frequency power source 32 to the electrode 12 in a state in which the output impedance of the high-frequency power source 32 matches the load impedance. Here, "the shutter 13 shields the substrate 121 or the electrode 12 from the sputtering target 111" means that the shutter 13 shields the substrate 121 with a wafer substrate or a dummy substrate placed on the electrode 12, It includes shielding the electrode 12 by the shutter 13 when no substrate is placed on the electrode 12 .

図8は、本実施形態に係る電圧値Vpp、容量値C1のプロファイル曲線の一例である。図9は、本実施形態に係る容量値C2のプロファイル曲線の一例である。これらの例では、試験Aでの位相差θの範囲として、第1~第3範囲のほか、第4範囲が付加されている。 FIG. 8 is an example of profile curves of the voltage value Vpp and the capacitance value C1 according to this embodiment. FIG. 9 is an example of a profile curve of the capacitance value C2 according to this embodiment. In these examples, as the range of the phase difference θ in test A, in addition to the first to third ranges, a fourth range is added.

第4範囲は、第1範囲外であって、第2範囲外であって、且つ、第3範囲外の位相差θの範囲に定められる。例えば、第4範囲は、位相差θ1からマイナス10度からプラス10度までの範囲である。第4範囲では、容量値C1は、500pF以下であるまた、第4範囲では、バイアス電位(Vdc)は、略0(V)である。また、図9に示すように、第4範囲での容量値C2は、300pF以上である。 The fourth range is defined as a range of the phase difference θ that is outside the first range, outside the second range, and outside the third range. For example, the fourth range is a range from -10 degrees to +10 degrees from the phase difference θ1. In the fourth range, the capacitance value C1 is 500 pF or less, and the bias potential (Vdc) is approximately 0 (V) in the fourth range. Also, as shown in FIG. 9, the capacitance value C2 in the fourth range is 300 pF or more.

本実施形態では、位相差θを第4範囲に設定し、シャッタ13によって基板121または電極12を遮蔽しながら、高周波電源32の出力インピーダンスと負荷側インピーダンスとが整合した状態で高周波電源32から電極12に第2高周波電力が供給される。ここで、シャッタ13によって電極12を遮蔽する場合は、電極12上に基板121が載置されてなくてもよいとする。さらに、高周波電源31の出力インピーダンスと負荷側インピーダンスとが整合した状態で高周波電源31から電極11に第1高周波電力を供給され、電極11と電極12との間に放電プラズマが形成される。これにより、スパッタリング成膜前の予備放電で電力供給源21、22の双方のコンディショニングが行われる。 In the present embodiment, the phase difference θ is set to the fourth range, and while the substrate 121 or the electrode 12 is shielded by the shutter 13, the output impedance of the high frequency power source 32 and the load impedance match each other. 12 is supplied with a second high frequency power. Here, when the electrode 12 is shielded by the shutter 13 , the substrate 121 may not be placed on the electrode 12 . Further, the first high frequency power is supplied from the high frequency power supply 31 to the electrode 11 in a state where the output impedance of the high frequency power supply 31 matches the load impedance, and discharge plasma is formed between the electrodes 11 and 12 . As a result, both the power supply sources 21 and 22 are conditioned by preliminary discharge before sputtering film formation.

電力供給源21、22のコンディショニング時には、シャッタ13を開状態にして複数のダミー基板に対して仮のスパッタリング成膜を行ってもよい。また、スパッタリングターゲット材と、シャッタ13の材料が同じ場合には(例えば、アルミナ)、スパッタリングターゲット111からのスパッタリング粒子がシャッタ13に堆積してもスパッタリングターゲット材と、シャッタ13の材料が同じであるため、シャッタ13から堆積した膜がパーティクルまたはフレークとなって飛遊することもない。 During the conditioning of the power supply sources 21 and 22, the shutter 13 may be opened to temporarily perform sputtering deposition on a plurality of dummy substrates. If the sputtering target material and the shutter 13 are made of the same material (for example, alumina), even if the sputtering particles from the sputtering target 111 are deposited on the shutter 13, the sputtering target material and the shutter 13 are made of the same material. Therefore, the film deposited from the shutter 13 does not fly as particles or flakes.

電力供給源21、22のコンディショニング時に、位相差θを第4範囲に設定することによって、電極11には、第1高周波電力が供給されて電極11と電極12との間に放電プラズマが形成される。この際、高周波電源32から出力された第2高周波電力は、整合回路器42の可変容量422によってブロックされ、可変容量421を介してグランドに流れ易くなる。これにより、高周波電源32及び整合回路器42は、予備放電から作動する。すなわち、予備放電で電力供給源21、22の双方のコンディショニングがなされる。 By setting the phase difference θ to the fourth range during the conditioning of the power supply sources 21 and 22, the electrode 11 is supplied with the first high-frequency power to form a discharge plasma between the electrodes 11 and 12. be. At this time, the second high-frequency power output from the high-frequency power supply 32 is blocked by the variable capacitor 422 of the matching circuit 42 and easily flows to the ground via the variable capacitor 421 . Thereby, the high frequency power supply 32 and the matching circuit 42 are activated from the preliminary discharge. That is, the preliminary discharge conditions both power supplies 21 and 22 .

特に、電力供給源22のコンディショニングをせずにスパッタリング成膜を開始してしまうと、スパッタリング成膜から目的値に設定した位相差θが実際には目的値からずれた状態でスパッタリング成膜が開始される場合がある。この結果、スパッタリング成膜を開始しても、成膜速度、成膜分布、膜質等の成膜性能が安定しない現象が起きる。 In particular, if the sputtering film formation is started without conditioning the power supply source 22, the sputtering film formation is started in a state where the phase difference θ set to the target value from the sputtering film formation is actually deviated from the target value. may be As a result, even if sputtering film formation is started, a phenomenon occurs in which film formation performance such as film formation speed, film formation distribution, and film quality is unstable.

これに対して、本実施形態では、スパッタリング成膜を開始する前に、電力供給源21、22の双方のコンディショニングがなされているため、この後のスパッタリング成膜では、1枚目の基板121に対するスパッタリング成膜から優れた成膜性能が得られる。 On the other hand, in the present embodiment, both the power supply sources 21 and 22 are conditioned before starting sputtering film formation. Excellent deposition performance is obtained from sputtering deposition.

電力供給源21、22のコンディショニング後においては、位相差θを第1範囲に設定してスパッタリング成膜を開始してもよく、位相差θを第2範囲に設定してスパッタリング成膜を開始してもよく、位相差θを第1範囲または第2範囲に設定して、さらに第3範囲に設定してスパッタリング成膜を開始してもよい。 After conditioning the power supply sources 21 and 22, the phase difference θ may be set in the first range to start sputtering film formation, or the phase difference θ may be set in the second range to start sputtering film formation. Alternatively, the phase difference θ may be set in the first range or the second range, and further set in the third range to start sputtering film formation.

スパッタリング成膜では、予備放電で電極12、基板121、またはシャッタ13に印加されるバイアス電位が抑えられ、電極12、基板121、またはシャッタ13にはバイアス電位が印加されにくくなっていたため、電極12、基板121、またはシャッタ13から異物が発生しにくくなる。これにより、スパッタリング膜への異物の混入が抑えられる。 In the sputtering deposition, the bias potential applied to the electrode 12, the substrate 121, or the shutter 13 is suppressed by preliminary discharge, and the bias potential is less likely to be applied to the electrode 12, the substrate 121, or the shutter 13. , the substrate 121, or the shutter 13 are less likely to generate foreign matter. As a result, contamination of the sputtered film with foreign matter can be suppressed.

図10(a)~図11(b)は、比較例の成膜性能と本実施形態の成膜性能とを示すグラフである。比較例及び本実施形態において、同じ成膜装置1を用いている。比較例では、予備放電時に電力供給源21のみのコンディショニングを行い、電力供給源22のコンディショニングを行っていない。これに対し、本実施形態では、予備放電時に電力供給源21、22の双方のコンディショニングを行っている。 10(a) to 11(b) are graphs showing the film forming performance of the comparative example and the film forming performance of the present embodiment. The same film forming apparatus 1 is used in the comparative example and the present embodiment. In the comparative example, only the power supply source 21 is conditioned during preliminary discharge, and the power supply source 22 is not conditioned. In contrast, in this embodiment, both the power supply sources 21 and 22 are conditioned during preliminary discharge.

図10(a)の横軸は、スパッタリング成膜の回数であり、基板の番号で示されている。すなわち、基板1枚ごとにスパッタリング成膜が行われる(以下同じ)。図10(a)の縦軸は、スパッタリング成膜を行った場合のスパッタリング膜の厚みの面内平均値(nm)である。スパッタリング時間は、どの回数でも同じである。基板121としては、シリコンウェーハを用いる。 The horizontal axis of FIG. 10(a) represents the number of times of sputtering deposition, which is indicated by the number of the substrate. That is, sputtering film formation is performed for each substrate (the same shall apply hereinafter). The vertical axis of FIG. 10A is the in-plane average value (nm) of the thickness of the sputtered film formed by sputtering. Sputtering time is the same for each run. A silicon wafer is used as the substrate 121 .

比較例では、4回目以降で膜厚が安定するものの、初回から3回目にかけて急激に膜厚が減少する。これに対し、本実施形態では、初回から膜厚が安定している。最大膜厚から最小膜厚を差し引いた値は、比較例では、Δ3.05nmであるのに対し、本実施形態では、Δ1.31nmであった。 In the comparative example, although the film thickness stabilizes after the fourth time, the film thickness decreases sharply from the first time to the third time. In contrast, in this embodiment, the film thickness is stable from the first time. The value obtained by subtracting the minimum film thickness from the maximum film thickness was Δ3.05 nm in the comparative example, whereas it was Δ1.31 nm in this embodiment.

図10(b)の横軸は、スパッタリング成膜の回数であり、基板の番号で示されている。図10(b)の縦軸は、基板内における厚みの面内分布(1σ(標準偏差)%)である。 The horizontal axis of FIG. 10(b) is the number of sputtering depositions, which is indicated by the number of the substrate. The vertical axis of FIG. 10(b) is the in-plane distribution (1σ (standard deviation) %) of the thickness in the substrate.

比較例では、初回から3回目にかけて急激に面内分布が増加し、それ以降で膜厚が安定するのが分かる。これに対し、本実施形態では、初回から面内分布が安定している。 In the comparative example, it can be seen that the in-plane distribution increases sharply from the first time to the third time, and the film thickness stabilizes thereafter. In contrast, in this embodiment, the in-plane distribution is stable from the first time.

図11(a)の横軸は、スパッタリング成膜の回数であり、基板の番号で示されている。図11(b)の縦軸は、スパッタリング膜の屈折率の面内平均値(n)である。 The horizontal axis of FIG. 11(a) is the number of times of sputtering deposition, which is indicated by the number of the substrate. The vertical axis of FIG. 11(b) is the in-plane average value (n) of the refractive index of the sputtered film.

比較例では、初回から3回目にかけて急激に屈折率が低下し、それ以降で屈折率が安定する。これに対し、本実施形態では、初回から屈折率が安定している。 In the comparative example, the refractive index abruptly decreases from the first time to the third time, and after that, the refractive index stabilizes. In contrast, in this embodiment, the refractive index is stable from the first time.

図11(b)の横軸は、スパッタリング成膜の回数であり、基板の番号で示されている。図11(b)の縦軸は、基板内におけるパーティクルの数である。パーティクルとしては、粒径が0.034μm以上のものがカウントされている。 The horizontal axis of FIG. 11(b) is the number of sputtering depositions, which is indicated by the number of the substrate. The vertical axis of FIG. 11(b) is the number of particles in the substrate. Particles having a particle size of 0.034 μm or more are counted.

図11(b)に示すように、予備放電時に電力供給源22のコンディショニングを行なっていない比較例と、予備放電時に電力供給源22のコンディショニングを行っている本実施形態とのパーティクル数は、同程度である。例えば、パーティクル数の平均値は、比較例が24pcs(個)、本実施形態が15pcs(個)となり、いずれも25pcs(個)以下となった。すなわち、本実施形態では、電力供給源22のコンディショニングを行っているにもかかわらず、電極12のバイアス電位は、電極12にバイアス電位が印加されていない比較例と同程度となり、シャッタ13、基板12、またはダミー基板からのパーティクル放出が抑えられることが分かった。 As shown in FIG. 11B, the number of particles in the comparative example in which the power supply source 22 is not conditioned during preliminary discharge and the present embodiment in which the power supply source 22 is conditioned during preliminary discharge are the same. degree. For example, the average number of particles was 24 pcs (pieces) in the comparative example and 15 pcs (pieces) in the present embodiment, both of which were 25 pcs (pieces) or less. That is, in this embodiment, although the power supply source 22 is conditioned, the bias potential of the electrode 12 is approximately the same as in the comparative example in which no bias potential is applied to the electrode 12. 12, or the emission of particles from the dummy substrate was suppressed.

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。例えば、上述したコンディショニングは、成膜装置1のほか、3極型のドライエッチング装置にも適用可能である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。 Although the embodiments of the present invention have been described above, it is needless to say that the present invention is not limited to the above-described embodiments and can be modified in various ways. For example, the conditioning described above can be applied not only to the film forming apparatus 1 but also to a triode dry etching apparatus. Each embodiment is not limited to an independent form, and can be combined as much as technically possible.

1…成膜装置
11…電極
111…スパッタリングターゲット
112…背面プレート
12…電極
121…基板
122c…最上端
122…凹パターン
125、126、127…スパッタリング膜
125b…凹部
13…シャッタ
21、22…電力供給源
31、32…高周波電源
41、42…整合回路器
411、412、421、422…可変容量
413、423…インダクタンス
415、425…入力端
416、426…出力端
424…センサ
50…位相調整器
60…制御装置
DESCRIPTION OF SYMBOLS 1... Film-forming apparatus 11... Electrode 111... Sputtering target 112... Back plate 12... Electrode 121... Substrate 122c... Uppermost edge 122... Concave pattern 125, 126, 127... Sputtering film 125b... Concave part 13... Shutter 21, 22... Power supply Source 31, 32 High-frequency power supply 41, 42 Matching circuit 411, 412, 421, 422 Variable capacitance 413, 423 Inductance 415, 425 Input terminal 416, 426 Output terminal 424 Sensor 50 Phase adjuster 60 …Control device

Claims (6)

スパッタリングターゲットを含む第1電極と、
前記第1電極に対向し、基板を支持することが可能な第2電極と、
前記第2電極に電気的に接続され、前記スパッタリングターゲットに対して前記基板を露出または遮蔽することが可能なシャッタと、
第1高周波電力を出力する第1高周波電源と、前記第1高周波電源と前記第1電極との間に接続された第1整合回路器とを含む第1電力供給源と、
前記第1高周波電力と同じ周期であって前記第1高周波電力よりも低い第2高周波電力を出力する第2高周波電源と、前記第2高周波電源と前記第2電極との間に接続され、前記第2高周波電源に接続された入力端、前記第2電極に接続された出力端、前記入力端と接地電位との間に接続された第1可変容量、及び前記入力端と前記出力端との間に直列接続された第2可変容量を含む第2整合回路器とを含む第2電力供給源と、
前記第1高周波電源から出力され前記第1整合回路器に入力される前記第1高周波電力及び前記第2高周波電源から出力され前記第2整合回路器に入力される前記第2高周波電力のそれぞれの位相を調整する位相調整器と
を具備する成膜装置を用いて、
前記第1高周波電源から前記第1高周波電力を出力させて、前記第1電極と前記第2電極との間に放電プラズマを形成し、
前記第2高周波電源から前記第2高周波電力を出力させるとともに前記位相調整器を操作して前記第1高周波電力の位相と前記第2高周波電力の位相とに位相差θを設け、
前記第2高周波電源の出力インピーダンスと前記第2高周波電源に接続された負荷側インピーダンスとが整合した状態での、前記位相差θに応じた、前記第2高周波電力の電圧値Vppと前記第1可変容量の容量値C1とを検出したデータを取得し、
前記基板にスパッタリング膜を形成する前に、前記シャッタによって前記基板または前記第2電極を前記スパッタリングターゲットに対し遮蔽しながら、前記第1電極と前記第2電極との間に前記放電プラズマを形成するとともに、前記位相差θの所定範囲における、前記電圧値Vppと前記容量値C1とを組み合わせ選択することによって前記第2高周波電源から前記第2電極に前記第2高周波電力を供給する
真空処理方法。
a first electrode comprising a sputtering target;
a second electrode facing the first electrode and capable of supporting a substrate;
a shutter electrically connected to the second electrode and capable of exposing or shielding the substrate from the sputtering target;
a first power supply source including a first high frequency power supply that outputs a first high frequency power and a first matching circuit connected between the first high frequency power supply and the first electrode;
a second high-frequency power source that outputs a second high-frequency power that has the same period as the first high-frequency power and is lower than the first high-frequency power; connected between the second high-frequency power source and the second electrode; an input terminal connected to a second high-frequency power supply, an output terminal connected to the second electrode, a first variable capacitor connected between the input terminal and a ground potential, and a connection between the input terminal and the output terminal a second power supply including a second matching circuit including a second variable capacitance connected in series therebetween;
Each of the first high frequency power output from the first high frequency power supply and input to the first matching circuit and the second high frequency power output from the second high frequency power supply and input to the second matching circuit Using a film deposition apparatus comprising a phase adjuster for adjusting the phase,
outputting the first high-frequency power from the first high-frequency power supply to form discharge plasma between the first electrode and the second electrode;
outputting the second high-frequency power from the second high-frequency power supply and operating the phase adjuster to provide a phase difference θ between the phase of the first high-frequency power and the phase of the second high-frequency power;
The voltage value Vpp of the second high-frequency power and the first voltage value Vpp according to the phase difference θ in a state where the output impedance of the second high-frequency power supply and the impedance of the load connected to the second high-frequency power supply are matched. Acquiring data from which the capacitance value C1 of the variable capacitor is detected,
Before forming a sputtering film on the substrate, the discharge plasma is formed between the first electrode and the second electrode while shielding the substrate or the second electrode from the sputtering target by the shutter. and supplying the second high-frequency power from the second high-frequency power source to the second electrode by selecting a combination of the voltage value Vpp and the capacitance value C1 within a predetermined range of the phase difference θ.
請求項1に記載された真空処理方法であって、
前記データとして、
前記第1高周波電力の位相に対して前記第2高周波電力の位相を遅らせることによって前記位相差θを形成し、
前記位相差θを変化させることによって前記位相差θに応じた、前記電圧値Vppのプロファイル曲線及び前記容量値C1のプロファイル曲線を取得し、
前記シャッタによって前記基板または前記第2電極を前記スパッタリングターゲットに対し遮蔽しながら、前記位相差θを前記電圧値Vppのプロファイル曲線の前記電圧値Vppが最低となる位相差θ1からプラス30度からプラス50度までの第1範囲外で、前記電圧値Vppのプロファイル曲線の前記電圧値Vppが最大となる位相差θ2からプラス10度、マイナス10度までの第2範囲外で、前記位相差θ2からマイナス50度からマイナス30度の範囲である第3範囲外の第4範囲に設定し、前記出力インピーダンスと前記負荷側インピーダンスとが整合した状態で前記第2高周波電源から前記第2電極に前記第2高周波電力を供給する
真空処理方法。
A vacuum processing method according to claim 1,
As said data,
forming the phase difference θ by delaying the phase of the second high frequency power with respect to the phase of the first high frequency power;
obtaining a profile curve of the voltage value Vpp and a profile curve of the capacitance value C1 according to the phase difference θ by changing the phase difference θ;
While shielding the substrate or the second electrode from the sputtering target by the shutter, the phase difference θ is increased by 30 degrees from the phase difference θ1 at which the voltage value Vpp of the profile curve of the voltage value Vpp is the lowest. Outside the first range up to 50 degrees, the phase difference θ2 at which the voltage value Vpp of the profile curve of the voltage value Vpp is maximum is plus 10 degrees, outside the second range up to minus 10 degrees, the phase difference θ2 set to a fourth range outside the third range, which is a range of minus 50 degrees to minus 30 degrees; 2. Vacuum processing method for supplying high frequency power.
請求項2に記載された真空処理方法であって、
前記第4範囲は、前記位相差θ1からマイナス10度からプラス10度までの範囲である
真空処理方法。
A vacuum processing method according to claim 2,
The vacuum processing method, wherein the fourth range is from -10 degrees to +10 degrees from the phase difference θ1.
スパッタリングターゲットを含む第1電極と、
前記第1電極に対向し、基板を支持することが可能な第2電極と、
前記第2電極に電気的に接続され、前記スパッタリングターゲットに対して前記基板を露出または遮蔽することが可能なシャッタと、
第1高周波電力を出力する第1高周波電源と、前記第1高周波電源と前記第1電極との間に接続された第1整合回路器とを含む第1電力供給源と、
前記第1高周波電力と同じ周期であって前記第1高周波電力よりも低い第2高周波電力を出力する第2高周波電源と、前記第2高周波電源と前記第2電極との間に接続され、前記第2高周波電源に接続された入力端、前記第2電極に接続された出力端、前記入力端と接地電位との間に接続された第1可変容量、及び前記入力端と前記出力端との間に直列接続された第2可変容量を含む第2整合回路器とを含む第2電力供給源と、
前記第1高周波電源から出力され前記第1整合回路器に入力される前記第1高周波電力及び前記第2高周波電源から出力され前記第2整合回路器に入力される前記第2高周波電力のそれぞれの位相を調整する位相調整器と、
前記第1電力供給源、前記第2電力供給源、前記シャッタ、及び前記位相調整器を制御する制御装置と
を具備し、
前記制御装置には、
前記第1高周波電源から前記第1高周波電力を出力させて、前記第1電極と前記第2電極との間に放電プラズマを形成し、
前記第2高周波電源から前記第2高周波電力を出力させるとともに前記位相調整器を操作して前記第1高周波電力の位相と前記第2高周波電力の位相とに位相差θを設け、
前記第2高周波電源の出力インピーダンスと前記第2高周波電源に接続された負荷側インピーダンスとが整合した状態での、前記位相差θに応じた、前記第2高周波電力の電圧値Vppと前記第1可変容量の容量値C1とを検出したデータが格納され、
前記制御装置は、前記基板にスパッタリング膜を形成する前に、前記シャッタによって前記基板または前記第2電極を前記スパッタリングターゲットに対し遮蔽しながら、前記第1電極と前記第2電極との間に前記放電プラズマを形成するとともに、前記位相差θの所定領域における、前記電圧値Vppと前記容量値C1とを組み合わせ選択することによって前記第2高周波電源から前記第2電極に前記第2高周波電力を供給する
真空処理装置。
a first electrode comprising a sputtering target;
a second electrode facing the first electrode and capable of supporting a substrate;
a shutter electrically connected to the second electrode and capable of exposing or shielding the substrate from the sputtering target;
a first power supply source including a first high frequency power supply that outputs a first high frequency power and a first matching circuit connected between the first high frequency power supply and the first electrode;
a second high-frequency power source that outputs a second high-frequency power that has the same period as the first high-frequency power and is lower than the first high-frequency power; connected between the second high-frequency power source and the second electrode; an input terminal connected to a second high-frequency power supply, an output terminal connected to the second electrode, a first variable capacitor connected between the input terminal and a ground potential, and a connection between the input terminal and the output terminal a second power supply including a second matching circuit including a second variable capacitance connected in series therebetween;
Each of the first high frequency power output from the first high frequency power supply and input to the first matching circuit and the second high frequency power output from the second high frequency power supply and input to the second matching circuit a phase adjuster for adjusting the phase;
a control device that controls the first power supply, the second power supply, the shutter, and the phase adjuster;
The control device includes:
outputting the first high-frequency power from the first high-frequency power supply to form discharge plasma between the first electrode and the second electrode;
outputting the second high-frequency power from the second high-frequency power supply and operating the phase adjuster to provide a phase difference θ between the phase of the first high-frequency power and the phase of the second high-frequency power;
The voltage value Vpp of the second high-frequency power and the first voltage value Vpp according to the phase difference θ in a state where the output impedance of the second high-frequency power supply and the impedance of the load connected to the second high-frequency power supply are matched. Data obtained by detecting the capacitance value C1 of the variable capacitor is stored,
Before forming a sputtering film on the substrate, the control device shields the substrate or the second electrode from the sputtering target by the shutter, and controls the shutter between the first electrode and the second electrode. The second high-frequency power is supplied from the second high-frequency power supply to the second electrode by forming a discharge plasma and selecting a combination of the voltage value Vpp and the capacitance value C1 in the predetermined region of the phase difference θ. Vacuum processing equipment.
請求項4に記載された真空処理装置であって、
前記制御装置には、前記データとして、
前記第1高周波電力の位相に対して前記第2高周波電力の位相を遅らせることによって前記位相差θを形成し、
前記位相差θを変化させることによって前記位相差θに応じた、前記電圧値Vppのプロファイル曲線及び前記容量値C1のプロファイル曲線が格納され、
前記制御装置は、
前記シャッタまたは前記第2電極によって前記基板を前記スパッタリングターゲットに対し遮蔽しながら、前記位相差θを前記電圧値Vppのプロファイル曲線の前記電圧値Vppが最低となる位相差θ1からプラス30度からプラス50度までの第1範囲外で、前記電圧値Vppのプロファイル曲線の前記電圧値Vppが最大となる位相差θ2からプラス10度、マイナス10度までの第2範囲外で、前記位相差θ2からマイナス50度からマイナス30度の範囲である第3範囲外の第4範囲に設定し、前記出力インピーダンスと前記負荷側インピーダンスとが整合した状態で前記第2高周波電源から前記第2電極に前記第2高周波電力を供給する
真空処理装置。
A vacuum processing apparatus according to claim 4,
As the data in the control device,
forming the phase difference θ by delaying the phase of the second high frequency power with respect to the phase of the first high frequency power;
A profile curve of the voltage value Vpp and a profile curve of the capacitance value C1 are stored according to the phase difference θ by changing the phase difference θ,
The control device is
While shielding the substrate from the sputtering target by the shutter or the second electrode, the phase difference θ is increased by 30 degrees from the phase difference θ1 at which the voltage value Vpp of the profile curve of the voltage value Vpp is the lowest. Outside the first range up to 50 degrees, the phase difference θ2 at which the voltage value Vpp of the profile curve of the voltage value Vpp is maximum is plus 10 degrees, outside the second range up to minus 10 degrees, the phase difference θ2 set to a fourth range outside the third range, which is a range of minus 50 degrees to minus 30 degrees; 2 Vacuum processing equipment that supplies high-frequency power.
請求項5に記載された真空処理装置であって、
前記第4範囲は、前記位相差θ1からマイナス10度からプラス10度までの範囲である
真空処理装置。
A vacuum processing apparatus according to claim 5,
The fourth range is a range from minus 10 degrees to plus 10 degrees from the phase difference θ1. Vacuum processing apparatus.
JP2021197455A 2021-12-06 2021-12-06 Vacuum processing method and vacuum processing apparatus Pending JP2023083647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021197455A JP2023083647A (en) 2021-12-06 2021-12-06 Vacuum processing method and vacuum processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021197455A JP2023083647A (en) 2021-12-06 2021-12-06 Vacuum processing method and vacuum processing apparatus

Publications (1)

Publication Number Publication Date
JP2023083647A true JP2023083647A (en) 2023-06-16

Family

ID=86731831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021197455A Pending JP2023083647A (en) 2021-12-06 2021-12-06 Vacuum processing method and vacuum processing apparatus

Country Status (1)

Country Link
JP (1) JP2023083647A (en)

Similar Documents

Publication Publication Date Title
KR102195550B1 (en) Plasma processing apparatus
JP4699127B2 (en) Plasma processing apparatus and plasma processing method
JP5371466B2 (en) Plasma processing method
TWI505354B (en) Dry etching apparatus and dry etching method
KR100886273B1 (en) Plasma processing apparatus and plasma processing method
US9082720B2 (en) Semiconductor device manufacturing method
US20070068798A1 (en) Structure for plasma processing chamber, plasma processing chamber, plasma processing apparatus, and plasma processing chamber component
JP2011082180A (en) Plasma treatment device and plasma treatment method
US9324600B2 (en) Mounting table structure and plasma film forming apparatus
KR20150015408A (en) Semiconductor device manufacturing method
TWI571930B (en) Plasma processing method and plasma processing device
TW201643932A (en) Plasma producing apparatus
US7692916B2 (en) Capacitive coupling plasma processing apparatus and method
JP2006286306A (en) Plasma processing method, plasma processing device and auto-learning program of matching unit
JP7154119B2 (en) Control method and plasma processing apparatus
JP5461690B2 (en) Sputtering apparatus and sputtering method
JP4122467B2 (en) High frequency discharge device and high frequency processing device
KR20210002181A (en) Plasma processing apparatus and method
JP5405504B2 (en) Plasma processing apparatus and plasma processing method
US20230238225A1 (en) Attracting method
JP2023083647A (en) Vacuum processing method and vacuum processing apparatus
TW201535511A (en) Plasma processing device
WO2023286289A1 (en) Film formation method and film formation device
JPWO2008032627A1 (en) Dry etching method
JP6645856B2 (en) Plasma processing equipment