JP2023074564A - Control device - Google Patents
Control device Download PDFInfo
- Publication number
- JP2023074564A JP2023074564A JP2021187535A JP2021187535A JP2023074564A JP 2023074564 A JP2023074564 A JP 2023074564A JP 2021187535 A JP2021187535 A JP 2021187535A JP 2021187535 A JP2021187535 A JP 2021187535A JP 2023074564 A JP2023074564 A JP 2023074564A
- Authority
- JP
- Japan
- Prior art keywords
- mcu
- circuit
- failure
- output
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本願は、制御装置に関するものである。 The present application relates to a control device.
マイクロコントローラユニット（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）（以下、「ＭＣＵ」と称する）を搭載した制御装置において、その信頼性を向上させるために、当該ＭＣＵが正常に動作しているか否かを常時確認するための監視回路を設け、この監視回路と制御装置との間でシリアル通信を行うことで、ＭＣＵの故障および電気負荷を駆動する出力回路の故障を検知し、出力回路を停止させるようにした技術は周知である。 In a control device equipped with a microcontroller unit (hereinafter referred to as "MCU"), in order to improve its reliability, there is a system for constantly checking whether the MCU is operating normally. It is well known that a monitoring circuit is provided and serial communication is performed between the monitoring circuit and the control device to detect a failure of the MCU and a failure of the output circuit that drives the electric load, and to stop the output circuit. is.
たとえば、特許文献1に開示された従来の制御装置によれば、入出力インターフェース（以下、「入出力Ｉ／Ｆ」と称する）と出力回路を制御する制御部とを有するＭＣＵと、入出力Ｉ／Ｆを有する監視制御回路とがシリアル接続され、監視制御回路は、定期的に質問情報をＭＣＵ側の制御部に送信し、ＭＣＵ側では、その質問に対する回答情報と制御部自身の設定定数および制御出力情報とに基づく通信情報を監視制御回路に送信し、監視制御回路では、あらかじめ備えている正解情報と、ＭＣＵ側の制御部から送信された回答情報を含む通信情報と、を比較することで、ＭＣＵの故障の有無を判定するようにしている。
For example, according to the conventional control device disclosed in
また、特許文献２に開示された従来の制御装置によれば、複数の出力回路を有し、出力回路の故障検出時に当該出力回路のみを停止させる「第１の停止モード」と、すべての出力回路に共通する電源を遮断することで出力回路全体を停止させる「第２の停止モード」とを有することで、制御装置の信頼性を向上させるようにしている。
Further, according to the conventional control device disclosed in
特許文献１に開示された従来の制御装置は、ＭＣＵと監視制御回路とのシリアル通信を介して相互監視を行なうように構成されているが、特許文献１には、故障検出時にどのような処置を取るかについては明らかではない。また、特許文献２に開示された制御装置は、出力回路の故障検出時に当該出力回路のみを停止させる「第１の停止モード」と、共通電源遮断により出力回路全体を停止させる「第２の停止モード」を有しているが、出力回路の故障しか検出できず、ＭＣＵの故障、もしくは電源回路の故障は検出することができない。
The conventional control device disclosed in
本願は、従来の制御装置における前述のような課題を解決するための技術を開示するものであり、ＭＣＵの必要ポートならびに処理負荷を削減しつつ、故障発生に対し迅速かつ最小限の影響で制御装置の損傷を防止して制御の信頼性の向上を実現できる制御装置を提供することを目的とする。 The present application discloses a technique for solving the above-mentioned problems in the conventional control device, and while reducing the necessary ports and processing load of the MCU, it is possible to control quickly and with minimal impact on occurrence of failure. It is an object of the present invention to provide a control device capable of preventing damage to the device and improving control reliability.
本願に開示される制御装置は、
電気負荷を駆動する出力回路を制御するＭＣＵ側出力回路制御部と、故障情報処理部と、を有するＭＣＵと、
前記ＭＣＵとシリアル通信を介して接続され、前記ＭＣＵの異常状態を検出するＭＣＵ異常情報処理部と、前記ＭＣＵを初期化し得るＭＣＵ初期化回路と、前記ＭＣＵの異常時に前記電気負荷を駆動する出力回路を制御する監視制御回路側出力回路制御部と、を有する監視制御回路と、
前記ＭＣＵに供給する電圧を生成するＭＣＵ用電圧生成部と、前記ＭＣＵ用電圧生成部の故障を検出するＭＣＵ用電圧監視部と、を有するＭＣＵ用電源生成部と、
前記監視制御回路に供給する電圧を生成する監視制御回路用電圧生成部と、前記監視制御回路用電圧生成部の故障を検出する監視制御回路用電圧監視部と、を有する監視制御回路用電源生成部と、
外部から受診した入力信号を前記ＭＣＵ又は前記監視制御回路に送信し、前記ＭＣＵ側出力回路制御部又は前記監視制御回路側出力回路制御部から受信した制御信号を前記出力回路に送信するように構成されるとともに、前記出力回路の故障を検出する故障検出回路を有する入出力Ｉ／Ｆと、
前記ＭＣＵ用電圧生成部の故障と、前記監視制御回路用電圧生成部の故障と、前記出力回路の故障と、のうちの少なくとも一つの故障に従属して影響を受ける構成要素と、前記影響の度合いと、に関してあらかじめ分析した結果を格納した従属故障分析結果格納部と、
を備え、
前記ＭＣＵ異常情報処理部が前記ＭＣＵの異常状態を検出したとき、前記ＭＣＵ初期化回路により前記ＭＣＵを初期化するとともに、前記監視制御回路側出力回路制御部により前記電気負荷を制御するように構成され、
前記ＭＣＵ用電圧監視部と、前記監視制御回路用電圧監視部と、前記故障検出回路と、のうちの何れかが前記故障を検出したとき、その故障情報を前記監視制御回路に送信するように構成され、
前記監視制御回路は、受信した前記故障情報を前記ＭＣＵに対して、前記シリアル通信、又はバス通信、により送信するように構成され、
前記ＭＣＵは、受信した前記故障情報に基づいて前記従属故障分析結果格納部から前記分析の結果を読み出し、前記故障の影響を受ける構成要素の少なくとも一部の機能を制限するように構成されている、
ことを特徴とする。
The control device disclosed in the present application is
an MCU having an MCU-side output circuit control section that controls an output circuit that drives an electric load; and a failure information processing section;
An MCU abnormality information processing unit connected to the MCU via serial communication and detecting an abnormal state of the MCU, an MCU initialization circuit capable of initializing the MCU, and an output for driving the electrical load when the MCU is abnormal. a monitoring control circuit having a monitoring control circuit side output circuit control section for controlling the circuit;
an MCU power generation unit including an MCU voltage generation unit that generates a voltage to be supplied to the MCU; and an MCU voltage monitoring unit that detects a failure of the MCU voltage generation unit;
A supervisory control circuit power supply generator comprising: a supervisory control circuit voltage generator that generates a voltage to be supplied to the supervisory control circuit; and a supervisory control circuit voltage monitor that detects a failure of the supervisory control circuit voltage generator. Department and
An input signal received from the outside is transmitted to the MCU or the monitor control circuit, and a control signal received from the MCU side output circuit control section or the monitor control circuit side output circuit control section is transmitted to the output circuit. and an input/output I/F having a failure detection circuit that detects a failure of the output circuit;
a component affected by at least one of a failure of the MCU voltage generator, a failure of the supervisory control circuit voltage generator, and a failure of the output circuit; a dependent failure analysis result storage unit storing pre-analyzed results regarding the degree and
with
When the MCU abnormality information processing section detects an abnormal state of the MCU, the MCU initialization circuit initializes the MCU, and the monitor control circuit side output circuit control section controls the electric load. is,
When any one of the MCU voltage monitoring unit, the monitoring control circuit voltage monitoring unit, and the failure detection circuit detects the failure, the failure information is transmitted to the monitoring control circuit. configured,
The monitoring and control circuit is configured to transmit the received failure information to the MCU through the serial communication or bus communication,
The MCU is configured to read the result of the analysis from the dependent failure analysis result storage unit based on the received failure information, and to limit the functions of at least a part of the components affected by the failure. ,
It is characterized by
本願に開示される監視制御回路を有する制御装置によれば、ＭＣＵの必要ポートならびに処理負荷を削減しつつ、故障発生に対し迅速かつ最小限の影響で制御装置の損傷を防止して制御の信頼性の向上を実現する制御装置が得られる。 According to the control device having the monitoring control circuit disclosed in the present application, while reducing the number of ports required for the MCU and the processing load, damage to the control device can be prevented quickly and with minimal impact in the event of failure, thereby increasing the reliability of control. A control device that realizes an improvement in performance is obtained.
以下、実施の形態１から５による制御装置について、図に基づいて説明する。各図に於いて、同一符号は同一又は相当部分を示す。また、図１、図３から図６において、細線で示す矢印は電源供給経路を示し、白抜きの太い矢印は制御信号送信経路又は入力信号送信経路を示し、斜線入りの太い矢印はシリアル通信経路を示し、黒塗りの太い矢印は故障情報送信経路を示し、縦線入りの太い矢印はシリアル通信経路又はバス経路を示している。
Hereinafter, control devices according to
実施の形態１．
以下、実施の形態１による制御装置について、図に基づいて説明する。図１は、実施の形態１による制御装置およびその周辺回路を示す構成図である。図１において、車載電子制御装置として構成された制御装置５は、ＭＣＵ１４と、ＭＣＵ用電源生成部１０と、監視制御回路１９と、監視制御回路用電源生成部６と、入出力Ｉ／Ｆ２５と、を備えている。
The control device according to
監視制御回路用電源生成部６は、監視制御回路用基準電源生成回路７と、監視制御回路用電圧生成部８と、監視制御回路用電圧監視部９と、により構成されている。監視制御回路用電圧生成部８は、外部電源１から電源の供給を受け、監視制御回路用基準電源生成回路７から入力される基準電圧に基づいてあらかじめ定められた電圧を生成し、その電圧を監視制御回路１９と入出力Ｉ／Ｆ２５に供給する。
The monitor control circuit
ＭＣＵ用電源生成部１０は、ＭＣＵ用基準電源生成回路１１と、ＭＣＵ用電圧生成部１２と、ＭＣＵ用電圧監視部１３と、により構成されている。ＭＣＵ用電源生成部１０は、外部電源１から電源の供給を受け、ＭＣＵ用基準電源生成回路１１から入力される基準電圧に基づいてあらかじめ定められた電圧を生成し、その電圧をＭＣＵ１４に供給する。
The MCU
ＭＣＵ１４は、ＭＣＵ用電圧生成部１２から供給される電圧に基づいて動作するように構成され、ＭＣＵ側シリアルＩ／Ｆ１５と、外部に設けられている電気負荷群４を駆動する後述の出力回路を制御するＭＣＵ側出力回路制御部１６と、故障情報処理部１７と、従属故障分析結果格納部１８と、を備えている。従属故障分析結果格納部１８は、あらかじめ各故障に対する従属分析結果を格納している。ＭＣＵ１４と監視制御回路１９とは、相互にシリアル通信、又は、バス通信、により接続されている。
The
従属故障分析結果格納部１８に格納されている従属分析結果は、故障により影響が及ぶ制御装置５の内部の構成要素とその影響の度合いなどを分析して特定したものであって、たとえば基準電源生成回路の故障に起因して全出力電圧の異常につながる共通原因故障、あるいは出力回路の故障に起因して制御装置５の破壊につながるカスケード故障などのように、故障の種類ごとに、その故障よる影響が及ぶ制御装置５の内部の構成要素とその影響の度合いなどを示すものである。
The dependent analysis result stored in the dependent failure analysis
監視制御回路１９は、監視制御回路用電圧生成部８から供給される電圧に基づいて動作するように構成され、クロック生成回路２０と、ＭＣＵ異常情報処理部２１と、監視制御回路側出力回路制御部２２と、監視制御回路側シリアルＩ／Ｆ２３と、ＭＣＵ初期化回路２４と、を備えている。監視制御回路１９とＭＣＵ１４とは、監視制御回路側シリアルＩ／Ｆ２３とＭＣＵ側シリアルＩ／Ｆ１５とを介して、シリアル通信経路によりシリアル通信を行なうように構成されている。
The
監視制御回路１９におけるＭＣＵ異常情報処理部２１が、シリアル通信経路を介して送信されたＭＣＵ１４からの情報に基づいてＭＣＵ１４の異常を検知すると、ＭＣＵ初期化回路２４は、制御信号送信経路を介してＭＣＵ１４に初期化信号を送信し、ＭＣＵ１４の初期化を行うとともに、入出力Ｉ／Ｆ２５における後述の出力回路に制御信号送信経路を介して制御信号を送信し、一部もしくはすべての出力回路の制御を行う。
When the MCU abnormality
入出力Ｉ／Ｆ２５は、入力回路としてのアナログ信号入力回路およびデジタル信号入力回路（何れも図示せず）と、出力回路としてのアナログ信号出力回路およびデジタル信号出力回路（何れも図示せず）と、故障検出回路２６と、を有している。なお、出力回路としてのアナログ信号出力回路およびデジタル信号出力回路は、入出力Ｉ／Ｆ２５以外の制御装置５の内部に設けられていてもよい。
The input/output I/
入出力Ｉ／Ｆ２５におけるアナログ信号入力回路は、制御装置５の外部に設けられた各種センサ群からなるアナログ入力群２からのアナログ信号が制御信号送信経路を介して入力され、この入力されたアナログ信号を、制御信号送信経路を介してＭＣＵ１４に送信する。入出力Ｉ／Ｆ２５におけるデジタル信号入力回路は、制御装置５の外部に設けられたスイッチの入力信号などのデジタル入力群３からのデジタル信号が入力され、この入力されたデジタル信号を、制御信号送信経路を介してＭＣＵ１４に送信する。
An analog signal input circuit in the input/output I/
入出力Ｉ／Ｆ２５における出力回路としてのアナログ信号出力回路およびデジタル信号出力回路は、ＭＣＵ１４におけるＭＣＵ側出力回路制御部１６又は監視制御回路１９における監視制御回路側出力回路制御部２２により、制御信号送信経路を介して制御され、制御装置５の外部に設けられた第１の電気負荷群４ａを駆動する駆動信号を出力し、第１の電気負荷群４ａを駆動する。
The analog signal output circuit and the digital signal output circuit as output circuits in the input/output I/
入出力Ｉ／Ｆ２５における故障検出回路２６は、出力回路としてのアナログ信号出力回路およびデジタル信号出力回路の端子状態をモニタリングしており、その出力回路の天絡、地絡、断線、などの故障の発生を検出し、その故障情報を故障情報送信経路２６１を介して監視制御回路１９に送信する。また、故障検出回路２６は、後述するように自己診断機能を備えている。
The
監視制御回路側出力回路制御部２２は、ＭＣＵ１４の故障時に、制御信号送信経路を介して入出力Ｉ／Ｆ２５における出力回路を制御し、制御装置５の外部に設けられたリレーもしくはソレノイドなどからなる電気負荷群を駆動することができる。
The monitor control circuit side output
監視制御回路用電源生成部６における監視制御回路用電圧監視部９は、監視制御回路用基準電源生成回路７および監視制御回路用電圧生成部８の出力電圧をモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を、故障情報送信経路９１を介して監視制御回路１９に送信する。
The monitor control circuit voltage monitor 9 in the monitor control circuit
ＭＣＵ用電源生成部１０におけるＭＣＵ用電圧監視部１３は、ＭＣＵ用基準電源生成回路１１およびＭＣＵ用電圧生成部１２の出力電圧をモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を、故障情報送信経路１３１を介して監視制御回路１９に送信する。
The MCU
監視制御回路１９は、あらかじめ定められた周期でＭＣＵ１４に送信されるシリアル通信に前述の故障情報を含めることで、ＭＣＵ１４に制御装置５の内部の故障を知らせる。なお、このとき、入出力Ｉ／Ｆ２５からＭＣＵ１４に直接故障情報が送信されるようにしても良い。
The
ＭＣＵ１４には、前述のように、あらかじめ各故障に対する従属分析結果を格納した従属故障分析結果格納部１８が設けられており、受信した故障情報をもとに、その故障により影響を受ける制御装置５の回路などの構成要素の一部、もしくは回路などの構成要素のすべて、に動作などの制限もしくは抑制を行うことで、制御装置５の信頼性を向上させ、制御システムに対する影響を抑制する。この場合、制御装置５の外部に設けられた外部制御装置２７にシリアル通信またはバスを介して、前述の故障情報を送信するようにしてもよい。
As described above, the
図２は、実施の形態１による制御装置における、故障検出回路の自己診断機能を示す構成図であって、図１における故障検出回路２６の自己診断機能を示している。図２において、通常時は、入出力Ｉ／Ｆ２５における故障検出回路２６は、出力回路の端子状態２００をモニタリングしており、出力回路の端子状態２００を、マルチプレクサ２８を介して比較器２９に入力して判定値３１と比較する。判定器３０は、比較器２９の出力に基づいて、出力回路に天絡、地絡、断線、などの故障が発生しているか否かを判定し、出力回路に天絡、地絡、断線、などの故障が発生していると判定したときは、後述するように、その事故情報を、故障情報送信経路２６１を介して監視制御回路１９に送信する。監視制御回路１９は、シリアル通信経路を介してその故障情報をＭＣＵ１４に送信する。故障検出回路２６は、たとえば制御装置５の起動時に、自己診断機能により自己診断されるように構成されている。
FIG. 2 is a block diagram showing the self-diagnosis function of the fault detection circuit in the control device according to the first embodiment, and shows the self-diagnosis function of the
故障検出回路２６の自己診断を行なうときは、ＭＣＵ１４は、監視制御回路１９の診断制御出力３２に、あらかじめ定められた信号を送ることで、あえて出力回路の端子異常状態をマルチプレクサ２８に入力する。このとき、マルチプレクサ２８は、診断制御出力３２からの信号を比較器２９に送る。比較器２９は、診断制御出力３２と判定値３１とを比較し、その比較結果を判定器３０に送る。判定器３０は、故障情報を確定させたのち、監視制御回路１９を介してＭＣＵ１４に故障情報を送信する。ＭＣＵ１４は、診断制御出力３２と判定器３０からの故障情報の結果とに基づいて、故障検出回路２６自身が故障しているか否かを判断する。
When self-diagnosing the
つぎに、以上のように構成された実施の形態１による制御装置の動作について説明する。図１において、制御装置５の外部に設けられたアナログ入力群２からのアナログ信号は、入出力Ｉ／Ｆ２５におけるアナログ信号入力回路を経由してＭＣＵ１４に入力される。また、制御装置５の外部に設けられたデジタル入力群３からのデジタル信号は、入出力Ｉ／Ｆにおけるデジタル信号入力回路を経由してＭＣＵ１４に入力される。ＭＣＵ１４は、入力された前述のアナログ信号とデジタル信号に基づいて、ＭＣＵ側出力回路制御部１６により入出力Ｉ／Ｆ２５における出力回路を制御し、電気負荷群４を駆動する。
Next, the operation of the control device according to
監視制御回路１９は、ＭＣＵ異常情報処理部２１により常にＭＣＵ１４の動作状態を監視しており、ＭＣＵ１４の動作状態の異常を検知したとき、ＭＣＵ初期化回路２４によりＭＣＵ１４の初期化を行うとともに、監視制御回路側出力回路制御部２２により一部もしくはすべての出力回路の制御を行ない、電気負荷群４の駆動を行なう。
The
前述のように、監視制御回路用電源生成部６における監視制御回路用電圧監視部９は、監視制御回路用基準電源生成回路７および監視制御回路用電圧生成部８の出力電圧を常にモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を、故障情報送信経路９１を介して監視制御回路１９に送信する。
As described above, the monitor control circuit voltage monitor 9 in the monitor control circuit
また、ＭＣＵ用電源生成部１０におけるＭＣＵ用電圧監視部１３は、ＭＣＵ用基準電源生成回路１１およびＭＣＵ用電圧生成部１２の出力電圧を常にモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を故障情報送信経路１３１を介して監視制御回路１９に送信する。
In addition, the MCU
さらに、入出力Ｉ／Ｆ２５における故障検出回路２６が出力回路に天絡、地絡、断線、などの故障が発生したことを検出したとき、その故障情報を故障情報送信経路２６１を介して監視制御回路１９に送信する。
Furthermore, when the
監視制御回路１９は、シリアル通信経路、又は、バス通信経路、を介して、あらかじめ定められた周期でＭＣＵ１４に送信されるシリアル通信に、ＭＣＵ異常情報処理部２１、又は監視制御回路用電源生成部６、又はＭＣＵ用電源生成部１０、又は入出力Ｉ/Ｆ２５、から受信した故障情報を含めることで、制御装置５の内部の故障をＭＣＵ１４に送信する。
The
監視制御回路１９から故障情報の送信を受けたＭＣＵ１４は、シリアル通信により故障情報を受信するときは、あらかじめ定められた回数以上、故障情報を受信したときに前記故障情報を確定させ、バス通信より前記故障情報を受信するときは、あらかじめ定められた時間以上、連続して前記故障情報を受信したときに前記故障情報を確定させるように構成されている。ＭＣＵ14は、確定した故障情報をもとに、従属故障分析結果格納部１８からその故障により影響を受ける制御装置５の内部の回路などの構成要素の一部もしくはすべてを抽出し、その抽出した制御装置５の内部の構成要素の一部もしくはすべての動作を停止又は動作の制限もしくは抑制を行なう。これにより制御装置５の信頼性を向上させ、制御システムに対する故障の影響を抑制する。この場合、制御装置５の外部に設けられた外部制御装置２７に、シリアル通信経路又はバス経路２７１を介して、前述の故障情報を送信するようにしてもよい。
When the
以上述べた実施の形態１による制御装置によれば、制御装置の内部の各故障、たとえば基準電源の故障から全出力電圧異常につながる共通原因故障、あるいは出力回路の故障から制御装置の破壊につながるカスケード故障について、あらかじめ従属故障分析結果が格納されていることにより、故障情報受信後ただちに制御にフィードバックを行うことができ、一部またはすべての機能を制限もしくは抑制することにより制御装置の信頼性を向上させることが可能となる。また、すべての故障情報を監視制御回路が受信し、シリアル通信でＭＣＵに送信することで、ＭＣＵのピン数の削減、処理負荷を軽減することが可能となる。 According to the control device according to the first embodiment described above, each failure inside the control device, for example, a common cause failure that leads to an abnormality in the total output voltage due to a failure in the reference power supply, or a failure in the output circuit that leads to destruction of the control device. With respect to cascade failures, by storing dependent failure analysis results in advance, it is possible to provide feedback to the control immediately after receiving failure information. can be improved. In addition, by having the monitor and control circuit receive all the failure information and transmit it to the MCU through serial communication, it is possible to reduce the number of pins of the MCU and reduce the processing load.
実施の形態２．
図３は、実施の形態２による制御装置およびその周辺回路を示す構成図である。以下、実施の形態１による制御装置との相違点を中心に説明する。図３に示す実施の形態２による制御装置５は、第１の入出力Ｉ／Ｆ２５ａと、第２の入出力Ｉ／Ｆ２５ｂと、を備えている。
FIG. 3 is a configuration diagram showing a control device and its peripheral circuits according to a second embodiment. In the following, differences from the control device according to
第１の入出力Ｉ／Ｆ２５ａは、第１の入力回路としての第１のアナログ信号入力回路および第１のデジタル信号入力回路（何れも図示せず）と、第１の出力回路としての第１のアナログ信号出力回路および第１のデジタル信号出力回路（何れも図示せず）と、第１の故障検出回路２６ａと、を有している。なお、第１の出力回路としての第１のアナログ信号出力回路および第１のデジタル信号出力回路は、第１の入出力Ｉ／Ｆ２５ａ以外の制御装置５の内部に設けられていてもよい。
The first input/output I/
第１の入出力Ｉ／Ｆ２５ａにおける第１のアナログ信号入力回路は、制御装置５の外部に設けられた各種センサ群からなる第１のアナログ入力群２ａからのアナログ信号が制御信号送信経路を介して入力され、この入力されたアナログ信号を、制御信号送信経路を介してＭＣＵ１４に送信する。第１の入出力Ｉ／Ｆ２５ａにおける第１のデジタル信号入力回路は、制御装置５の外部に設けられたスイッチの入力信号などの第１のデジタル入力群３ａからのデジタル信号が入力され、この入力されたデジタル信号を、制御信号送信経路を介してＭＣＵ１４に送信する。
The first analog signal input circuit in the first input/output I/
第１の入出力Ｉ／Ｆ２５ａにおける第１の出力回路としての第１のアナログ信号出力回路および第１のデジタル信号出力回路は、ＭＣＵ１４におけるＭＣＵ側出力回路制御部１６又は監視制御回路１９における監視制御回路側出力回路制御部２２により、制御信号送信経路を介して制御され、制御装置５の外部に設けられた第１の電気負荷群４ａを駆動する駆動信号を出力する。
The first analog signal output circuit and the first digital signal output circuit as the first output circuit in the first input/output I/
第１の入出力Ｉ／Ｆ２５ａにおける第１の故障検出回路２６ａは、第１の出力回路としての第１のアナログ信号出力回路および第１のデジタル信号出力回路の端子状態をモニタリングしており、その第１の出力回路の天絡、地絡、断線、などの故障の発生を検出し、その故障情報を第１の故障情報送信経路２６１ａを介して監視制御回路１９に送信する。また、第１の故障検出回路２６ａは、実施の形態１における故障検出回路２６と同様の自己診断機能を備えている。
The first
第２の入出力Ｉ／Ｆ２５ｂは、第２の入力回路としての第２のアナログ信号入力回路および第２のデジタル信号入力回路（何れも図示せず）と、第２の出力回路としての第２のアナログ信号出力回路および第２のデジタル信号出力回路（何れも図示せず）と、第２の故障検出回路２６ｂと、を有している。なお、第２の出力回路としての第２のアナログ信号出力回路および第２のデジタル信号出力回路は、第２の入出力Ｉ／Ｆ２５ｂ以外の制御装置５の内部に設けられていてもよい。
The second input/output I/
第２の入出力Ｉ／Ｆ２５ｂにおける第２のアナログ信号入力回路は、制御装置５の外部に設けられた各種センサ群からなる第２のアナログ入力群２ｂからのアナログ信号が制御信号送信経路を介して入力され、この入力されたアナログ信号を、制御信号送信経路を介して監視制御回路１９に送信する。第２の入出力Ｉ／Ｆ２５ｂにおける第２のデジタル信号入力回路は、制御装置５の外部に設けられたスイッチの入力信号などの第２のデジタル入力群３ｂからのデジタル信号が入力され、この入力されたデジタル信号を、制御信号送信経路を介して監視制御回路１９に送信する。
The second analog signal input circuit in the second input/output I/
第２の入出力Ｉ／Ｆ２５ｂにおける第２の出力回路としての第２のアナログ信号出力回路および第２のデジタル信号出力回路は、監視制御回路１９における監視制御回路側出力回路制御部２２又はＭＣＵ１４におけるＭＣＵ側出力回路制御部１６により、制御信号送信経路を介して制御され、制御装置５の外部に設けられた第２の電気負荷群４ｂを駆動する駆動信号を出力し、第２の電気負荷群４ｂを駆動する。
する。
A second analog signal output circuit and a second digital signal output circuit as second output circuits in the second input/output I/
do.
第２の入出力Ｉ／Ｆ２５ｂにおける第２の故障検出回路２６ｂは、第２の出力回路としての第２のアナログ信号出力回路および第２のデジタル信号出力回路の端子状態をモニタリングしており、その第２の出力回路の天絡、地絡、断線、などの故障の発生を検出し、その故障情報を第２の故障情報送信経路２６１ｂを介して監視制御回路１９に送信する。また、第１の故障検出回路２６ａは、実施の形態１における故障検出回路２６と同様の自己診断機能を備えている。
The second
以上のように構成された実施の形態２による制御装置の動作について説明する。監視制御回路用電源生成部６における監視制御回路用電圧監視部９は、監視制御回路用基準電源生成回路７および監視制御回路用電圧生成部８の出力電圧を常にモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を、故障情報送信経路９１を介して監視制御回路１９に送信する。
The operation of the control device according to
また、ＭＣＵ用電源生成部１０におけるＭＣＵ用電圧監視部１３は、ＭＣＵ用基準電源生成回路１１およびＭＣＵ用電圧生成部１２の出力電圧を常にモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を故障情報送信経路１３１を介して監視制御回路１９に送信する。
In addition, the MCU
さらに、第１の入出力Ｉ／Ｆ２５ａにおける第１の故障検出回路２６ａが第１の出力回路に天絡、地絡、断線、などの故障が発生したことを検出したとき、その故障情報を第１の故障情報送信経路２６１ａを介して監視制御回路１９に送信する。
Furthermore, when the first
また、第２の入出力Ｉ／Ｆ２５ｂにおける第２の故障検出回路２６ｂが第２の出力回路に天絡、地絡、断線、などの故障が発生したことを検出したとき、その故障情報を第２の故障情報送信経路２６１ｂを介して監視制御回路１９に送信する。
Further, when the second
監視制御回路１９は、シリアル通信経路を介して、あらかじめ定められた周期でＭＣＵ１４に送信されるシリアル通信に、ＭＣＵ異常情報処理部２１、又は監視制御回路用電源生成部６、又はＭＣＵ用電源生成部１０、又は第１の入出力Ｉ/Ｆ２５ａ、又は第２の入出力Ｉ/Ｆ２５ｂ、から受信した故障情報を含めることで、制御装置５の内部の故障をＭＣＵ１４に送信する。
The
監視制御回路１９から故障情報の送信を受けたＭＣＵ１４は、受信した故障情報をもとに、従属故障分析結果格納部１８からその故障により影響を受ける制御装置５の内部の回路などの構成要素の一部もしくはすべてを抽出し、その抽出した制御装置５の内部の構成要素の一部もしくはすべての動作を停止又は動作の制限もしくは抑制を行なう。これにより制御装置５の信頼性を向上させ、制御システムに対する故障の影響を抑制する。この場合、制御装置５の外部に設けられた外部制御装置２７に、シリアル通信経路又はバス経路２７１を介して、前述の故障情報を送信するようにしてもよい。
The
その他の構成及び動作は、実施の形態１における制御装置と同様である。 Other configurations and operations are the same as those of the control device in the first embodiment.
以上述べた実施の形態２による制御装置によれば、実施の形態１による制御装置と同様に、制御装置の内部の各故障、たとえば基準電源の故障から全出力電圧異常につながる共通原因故障、あるいは出力回路の故障から制御装置の破壊につながるカスケード故障について、あらかじめ従属故障分析結果が格納されていることにより、故障情報受信後ただちに制御にフィードバックを行うことができ、一部またはすべての機能を制限もしくは抑制することにより制御装置の信頼性を向上させることが可能となる。また、すべての故障情報を監視制御回路が受信し、シリアル通信でＭＣＵに送信することで、ＭＣＵのピン数の削減、処理負荷を軽減することが可能となる。 According to the control device according to the second embodiment described above, similarly to the control device according to the first embodiment, each failure inside the control device, for example, a common cause failure that leads to an abnormality in the total output voltage from a failure of the reference power supply, or Pre-stored dependent failure analysis results for cascading failures that lead to destruction of the control device due to failures in the output circuit, enabling immediate feedback to the control after receiving the failure information, limiting some or all of the functions. Alternatively, by suppressing it, it becomes possible to improve the reliability of the control device. In addition, by having the monitor and control circuit receive all the failure information and transmit it to the MCU through serial communication, it is possible to reduce the number of pins of the MCU and reduce the processing load.
さらに、ＭＣＵのＩ／Ｏ端子を増加させることなく入出力回路を増やすことができ、同一のＭＣＵのまま外部接続回路を増やすことが可能、又は信号用ピンの少ないＭＣＵを採用することで、安価に制御装置を構成することが可能となる。 Furthermore, it is possible to increase the number of input/output circuits without increasing the number of I/O terminals of the MCU, and it is possible to increase the number of external connection circuits while maintaining the same MCU. It is possible to configure the control device in
実施の形態３．
つぎに、実施の形態３による制御装置について説明する。図４は、実施の形態３による制御装置およびその周辺回路を示す構成図である。図４に示す実施の形態３による制御装置５では、ＭＣＵ１４は、入出力Ｉ／Ｆを介して外部のアナログ入力群、デジタル入力群、および電気負荷群とは接続されておらず、制御装置５は、監視制御回路１９に接続された入出力Ｉ／Ｆ２５を介してのみ外部のアナログ入力群２、デジタル入力群３、および電気負荷群４と接続されている。その他の構成及び動作は、実施の形態２における制御装置と同様である。
Next, a control device according to
図４において、入出力Ｉ／Ｆ２５は、入力回路としてのアナログ信号入力回路およびデジタル信号入力回路（何れも図示せず）と、出力回路としてのアナログ信号出力回路およびデジタル信号出力回路（何れも図示せず）と、故障検出回路２６と、を有している。なお、出力回路としてのアナログ信号出力回路およびデジタル信号出力回路は、入出力Ｉ／Ｆ２５以外の制御装置５の内部に設けられていてもよい。
4, the input/output I/
入出力Ｉ／Ｆ２５におけるアナログ信号入力回路は、制御装置５の外部に設けられた各種センサ群からなるアナログ入力群２からのアナログ信号が制御信号送信経路を介して入力され、この入力されたアナログ信号を、制御信号送信経路を介して監視制御回路１９に送信する。入出力Ｉ／Ｆ２５におけるデジタル信号入力回路は、制御装置５の外部に設けられたスイッチの入力信号などのデジタル入力群３からのデジタル信号が入力され、この入力されたデジタル信号を、制御信号送信経路を介して監視制御回路１９に送信する。
An analog signal input circuit in the input/output I/
入出力Ｉ／Ｆ２５における出力回路としてのアナログ信号出力回路およびデジタル信号出力回路は、監視制御回路１９における監視制御回路側出力回路制御部２２又はＭＣＵ１４におけるＭＣＵ側出力回路制御部１６により、制御信号送信経路を介して制御され、制御装置５の外部に設けられた電気負荷群４を駆動する駆動信号を出力し、電気負荷群４を駆動する。
する。
The analog signal output circuit and the digital signal output circuit as output circuits in the input/output I/
do.
入出力Ｉ／Ｆ２５における故障検出回路２６は、出力回路としてのアナログ信号出力回路およびデジタル信号出力回路の端子状態をモニタリングしており、その出力回路の天絡、地絡、断線、などの故障の発生を検出し、その故障情報を故障情報送信経路２６１を介して監視制御回路１９に送信する。また、故障検出回路２６は、実施の形態１における故障検出回路２６と同様の自己診断機能を備えている。
The
以上のように構成された実施の形態３による制御装置の動作について説明する。監視制御回路用電源生成部６における監視制御回路用電圧監視部９は、監視制御回路用基準電源生成回路７および監視制御回路用電圧生成部８の出力電圧を常にモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を、故障情報送信経路９１を介して監視制御回路１９に送信する。
The operation of the control device according to
また、ＭＣＵ用電源生成部１０におけるＭＣＵ用電圧監視部１３は、ＭＣＵ用基準電源生成回路１１およびＭＣＵ用電圧生成部１２の出力電圧を常にモニタリングしており、それぞれの出力電圧値を閾値と比較器により比較し、それらの出力電圧値があらかじめ定められた電圧範囲から外れた場合に、その故障情報を故障情報送信経路１３１を介して監視制御回路１９に送信する。
In addition, the MCU
さらに、入出力Ｉ／Ｆ２５における故障検出回路２６が出力回路に天絡、地絡、断線、などの故障が発生したことを検出したとき、その故障情報を故障情報送信経路２６１を介して監視制御回路１９に送信する。
Furthermore, when the
監視制御回路１９は、シリアル通信経路を介して、あらかじめ定められた周期でＭＣＵ１４に送信されるシリアル通信に、ＭＣＵ異常情報処理部２１、又は監視制御回路用電源生成部６、又はＭＣＵ用電源生成部１０、又は入出力Ｉ/Ｆ２５、から受信した故障情報を含めることで、制御装置５の内部の故障をＭＣＵ１４に送信する。
The
監視制御回路１９から故障情報の送信を受けたＭＣＵ１４は、受信した故障情報をもとに、従属故障分析結果格納部１８からその故障により影響を受ける制御装置５の内部の回路などの構成要素の一部もしくはすべてを抽出し、その抽出した制御装置５の内部の構成要素の一部もしくはすべての動作を停止又は動作の制限もしくは抑制を行なう。これにより制御装置５の信頼性を向上させ、制御システムに対する故障の影響を抑制する。この場合、制御装置５の外部に設けられた外部制御装置２７に、シリアル通信経路又はバス経路２７１を介して、前述の故障情報を送信するようにしてもよい。
The
以上述べた実施の形態３による制御装置によれば、実施の形態１および２による制御装置と同様に、制御装置の内部の各故障、たとえば基準電源の故障から全出力電圧異常につながる共通原因故障、あるいは出力回路の故障から制御装置の破壊につながるカスケード故障について、あらかじめ従属故障分析結果が格納されていることにより、故障情報受信後ただちに制御にフィードバックを行うことができ、一部またはすべての機能を制限もしくは抑制することにより制御装置の信頼性を向上させることが可能となる。また、より少ないＩ／Ｏ端子で安価なＭＣＵを使用することが可能となる。 According to the control device according to the third embodiment described above, similarly to the control devices according to the first and second embodiments, each failure inside the control device, for example, a common cause failure that leads to all output voltage abnormalities due to failure of the reference power supply Or, for cascade failures that lead to destruction of the control device due to failures in the output circuit, the dependent failure analysis results are stored in advance, so that feedback can be given to the control immediately after receiving the failure information, and some or all functions can be controlled. By limiting or suppressing , the reliability of the control device can be improved. Also, it is possible to use an inexpensive MCU with fewer I/O terminals.
実施の形態４．
つぎに、実施の形態４による制御装置について説明する。図５は、実施の形態４による制御装置およびその周辺回路を示す構成図である。図５に示す実施の形態４による制御装置５では、ＭＣＵ１４以外の全ての回路、つまり監視制御回路用電源生成部6と、ＭＣＵ用電源生成部１０と、監視制御回路１９と、それに接続される入出力Ｉ／Ｆ２５と、が1つの集積回路２８０により構成されている点で、実施の形態３による制御装置と相違する。その他の構成及び動作は実施の形態３による制御装置と同様である。その他の構成及び動作は、実施の形態３における制御装置と同様である。
Next, a control device according to
なお、ＭＣＵ以外のすべての回路を集積回路化しているが、ＭＣＵ１４以外の一部の構成要素のみを集積回路化してもよい。また、実施の形態２の制御装置と同様に、第１の入出力I／Ｆと第２の入出力Ｉ／Ｆとを設けるようにしてもよい。この場合でも、ＭＣＵ以外のすべての回路を集積回路化してもよく、あるいはＭＣＵ１４以外の一部の構成要素のみを集積回路化してもよい。
Although all circuits other than the MCU are integrated, only some components other than the
以上述べた実施の形態４による制御装置によれば、実施の形態１から３による制御装置と同様に、制御装置の内部の各故障、たとえば基準電源の故障から全出力電圧異常につながる共通原因故障、あるいは出力回路の故障から制御装置の破壊につながるカスケード故障について、あらかじめ従属故障分析結果が格納されていることにより、故障情報受信後ただちに制御にフィードバックを行うことができ、一部またはすべての機能を制限もしくは抑制することにより制御装置の信頼性を向上させることが可能となる。また、すべての故障情報を監視制御回路が受信し、シリアル通信でＭＣＵに送信することで、ＭＣＵのピン数の削減、処理負荷を軽減することが可能となる。 According to the control device according to the fourth embodiment described above, as with the control devices according to the first to third embodiments, each failure inside the control device, for example, a common cause failure that leads to an abnormality in all output voltages from a failure in the reference power supply Or, for cascade failures that lead to destruction of the control device due to failures in the output circuit, the dependent failure analysis results are stored in advance, so that feedback can be given to the control immediately after receiving the failure information, and some or all functions can be controlled. By limiting or suppressing , the reliability of the control device can be improved. In addition, by having the monitor and control circuit receive all the failure information and transmit it to the MCU through serial communication, it is possible to reduce the number of pins of the MCU and reduce the processing load.
さらに、実施の形態４による制御回路によれば、電子部品の実装面積を削減することができ、制御装置を小型化することが可能となる。 Furthermore, according to the control circuit according to the fourth embodiment, it is possible to reduce the mounting area of the electronic components, and it is possible to reduce the size of the control device.
実施の形態５．
つぎに、実施の形態５による制御装置について説明する。図５は、実施の形態５による制御装置およびその周辺回路を示す構成図である。図５に示す実施の形態５による制御装置５では、ＭＣＵ１４に接続された外部メモリ３３に従属故障分析結果が格納されており、故障情報を受信したＭＣＵ１４は、外部メモリ３３に格納された分析結果を読み込み、故障情報処理部１７で処理を行うことで、出力回路の一部又は出力回路の全体の制限もしくは抑制を行う。その他の構成は、実施の形態１による制御装置と同様である。
Next, a control device according to
以上述べた実施の形態５による制御装置によれば、実施の形態１から４による制御装置と同様に、制御装置の内部の各故障、たとえば基準電源の故障から全出力電圧異常につながる共通原因故障、あるいは出力回路の故障から制御装置の破壊につながるカスケード故障について、あらかじめ従属故障分析結果が格納されていることにより、故障情報受信後ただちに制御にフィードバックを行うことができ、一部またはすべての機能を制限もしくは抑制することにより制御装置の信頼性を向上させることが可能となる。また、すべての故障情報を監視制御回路が受信し、シリアル通信でＭＣＵに送信することで、ＭＣＵのピン数の削減、処理負荷を軽減することが可能となる。 According to the control device according to the fifth embodiment described above, as with the control devices according to the first to fourth embodiments, each failure inside the control device, for example, a common cause failure that leads to an abnormality in all output voltages from a failure in the reference power supply Or, for cascade failures that lead to destruction of the control device due to failures in the output circuit, the dependent failure analysis results are stored in advance, so that feedback can be given to the control immediately after receiving the failure information, and some or all functions can be controlled. By limiting or suppressing , the reliability of the control device can be improved. In addition, by having the monitor and control circuit receive all the failure information and transmit it to the MCU through serial communication, it is possible to reduce the number of pins of the MCU and reduce the processing load.
また、実施の形態５による制御装置によれば、大容量メモリを持たない、たとえばＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）のような集積回路でも実施の形態１による制御装置と同様の制御を行うことが可能となる。 Further, according to the control device according to the fifth embodiment, it is possible to perform the same control as the control device according to the first embodiment even in an integrated circuit such as SoC (System on Chip) which does not have a large-capacity memory. Become.
以上述べた実施の形態１から５による制御装置によれば、あらかじめＭＣＵ、又はＭＣＵに接続された外部メモリに、各種故障発生時の従属故障分析結果を格納し、各故障検出信号を監視制御回路で一元化したうえでＭＣＵにシリアル通信のより送ることで、ＭＣＵの必要ポート並びに処理負荷を削減しつつ、故障発生に対し迅速かつ最小限の影響で制御装置の損傷を防ぎ、制御の信頼性を向上させることができる。 According to the control apparatus according to the first to fifth embodiments described above, the dependent failure analysis results when various failures occur are stored in advance in the MCU or in an external memory connected to the MCU, and each failure detection signal is monitored and controlled by the control circuit. By centralizing the data and sending it to the MCU through serial communication, it is possible to reduce the number of ports required for the MCU and the processing load. can be improved.
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。 While this application describes various exemplary embodiments and examples, various features, aspects, and functions described in one or more embodiments may not apply to particular embodiments. can be applied to the embodiments singly or in various combinations. Therefore, countless modifications not illustrated are envisioned within the scope of the technology disclosed in the present application. For example, modification, addition or omission of at least one component, extraction of at least one component, and combination with components of other embodiments shall be included.
１ 外部電源、２ アナログ入力群、２ａ 第１のアナログ入力群、
２ｂ 第２のアナログ入力群、３ デジタル入力群、３ａ 第１のデジタル入力群、
３ｂ 第２のデジタル入力群、４ 電気負荷群、４ａ 第１の電気負荷群、
４ｂ 第２の電気負荷群、５ 制御装置、６ 監視制御回路用電源生成部、
７ 監視制御回路用基準電源生成回路、８ 監視制御回路用電圧生成部、
９ 監視制御回路用電圧監視部、１０ ＭＣＵ用電源生成部、
１１ ＭＣＵ用基準電源生成回路、１２ ＭＣＵ用電圧生成部、
１３ ＭＣＵ用電圧監視部、１４ ＭＣＵ、１５ ＭＣＵ側シリアルＩ／Ｆ、
１６ ＭＣＵ側出力回路制御部、１７ 故障情報処理部、１８ 従属故障分析結果格納部、
１９ 監視制御回路、２０ クロック生成回路、２１ ＭＣＵ異常情報処理部、
２２ 監視制御回路側出力回路制御部、２３ 監視制御回路側シリアルＩ／Ｆ、
２４ ＭＣＵ初期化回路、２５ 入出力Ｉ／Ｆ、２５ａ 第１の入出力Ｉ／Ｆ、
２５ｂ 第２の入出力Ｉ／Ｆ、２６ 故障検出回路、２６ａ 第１の故障検出回路、
２６ｂ 第２の故障検出回路、２７ 外部制御装置、２８ マルチプレクサ、
２９ 比較器、３０ 判定器、３１ 判定値、３２ 診断制御出力、３３ 外部メモリ、
２８０ 集積回路。
1 external power supply, 2 analog input group, 2a first analog input group,
2b second group of analog inputs; 3 group of digital inputs; 3a first group of digital inputs;
3b second group of digital inputs; 4 group of electrical loads; 4a first group of electrical loads;
4b second electrical load group, 5 control device, 6 power generation unit for monitoring control circuit,
7 reference power supply generation circuit for monitoring control circuit, 8 voltage generation unit for monitoring control circuit,
9 voltage monitoring unit for monitoring control circuit, 10 power generation unit for MCU,
11 reference power supply generation circuit for MCU, 12 voltage generation unit for MCU,
13 MCU voltage monitoring unit, 14 MCU, 15 MCU side serial I/F,
16 MCU side output circuit control unit, 17 failure information processing unit, 18 dependent failure analysis result storage unit,
19 monitor control circuit, 20 clock generation circuit, 21 MCU abnormality information processing unit,
22 monitor control circuit side output circuit control unit, 23 monitor control circuit side serial I/F,
24 MCU initialization circuit, 25 input/output I/F, 25a first input/output I/F,
25b second input/output I/F, 26 failure detection circuit, 26a first failure detection circuit,
26b second fault detection circuit, 27 external controller, 28 multiplexer,
29 comparator, 30 determiner, 31 determination value, 32 diagnostic control output, 33 external memory,
280 integrated circuits.
本願に開示される制御装置は、
電気負荷を駆動する出力回路を制御するＭＣＵ側出力回路制御部と、故障情報処理部と、を有するＭＣＵを搭載した制御装置であって、
前記ＭＣＵとシリアル通信を介して接続され、前記ＭＣＵの異常状態を検出するＭＣＵ異常情報処理部と、前記ＭＣＵを初期化し得るＭＣＵ初期化回路と、前記ＭＣＵの異常時に前記電気負荷を駆動する前記出力回路を制御する監視制御回路側出力回路制御部と、を有する監視制御回路と、
前記ＭＣＵに供給する電圧を生成するＭＣＵ用電圧生成部と、前記ＭＣＵ用電圧生成部の故障を検出するＭＣＵ用電圧監視部と、を有するＭＣＵ用電源生成部と、
前記監視制御回路に供給する電圧を生成する監視制御回路用電圧生成部と、前記監視制御回路用電圧生成部の故障を検出する監視制御回路用電圧監視部と、を有する監視制御回路用電源生成部と、
外部から受診した入力信号を前記ＭＣＵ又は前記監視制御回路に送信し、前記ＭＣＵ側出力回路制御部又は前記監視制御回路側出力回路制御部から受信した制御信号を前記出力回路に送信するように構成されるとともに、前記出力回路の故障を検出する故障検出回路を有する入出力Ｉ／Ｆと、
前記ＭＣＵ用電圧生成部の故障と、前記監視制御回路用電圧生成部の故障と、前記出力回路の故障と、のうちの少なくとも一つの故障に従属して影響を受ける構成要素と、前記影響の度合いと、に関してあらかじめ分析した結果を格納した従属故障分析結果格納部と、
を備え、
前記ＭＣＵ異常情報処理部が前記ＭＣＵの異常状態を検出したとき、前記ＭＣＵ初期化回路により前記ＭＣＵを初期化するとともに、前記監視制御回路側出力回路制御部により前記電気負荷を制御するように構成され、
前記ＭＣＵ用電圧監視部と、前記監視制御回路用電圧監視部と、前記故障検出回路と、のうちの何れかが前記故障を検出したとき、その故障情報を前記監視制御回路に送信するように構成され、
前記監視制御回路は、受信した前記故障情報を前記ＭＣＵに対して、前記シリアル通信、又はバス通信、により送信するように構成され、
前記ＭＣＵは、受信した前記故障情報に基づいて前記従属故障分析結果格納部から前記分析の結果を読み出し、前記故障の影響を受ける構成要素の少なくとも一部の機能を制限するように構成され、
前記入出力Ｉ／Ｆにおける前記故障検出回路は、自己診断機能により自己診断されるように構成され、
前記自己診断は、
前記ＭＣＵが前記監視制御回路の診断制御出力にあらかじめ定められた信号を送信し、
前記故障検出回路は、前記あらかじめ定められた信号が送信された前記診断制御出力に基づいて判定した故障情報を前記ＭＣＵに送信し、前記ＭＣＵは、前記診断制御出力と前記故障情報とに基づいて、前記故障検出回路の故障の有無を判断する、
ように構成されている、
ことを特徴とする。
The control device disclosed in the present application is
A controller equipped with an MCU having an MCU-side output circuit control unit that controls an output circuit that drives an electric load, and a failure information processing unit,
An MCU abnormality information processing unit connected to the MCU via serial communication and detecting an abnormal state of the MCU; an MCU initialization circuit capable of initializing the MCU ; a monitor control circuit side output circuit control section for controlling the output circuit;
an MCU power generation unit including an MCU voltage generation unit that generates a voltage to be supplied to the MCU; and an MCU voltage monitoring unit that detects a failure of the MCU voltage generation unit;
A supervisory control circuit power supply generator comprising: a supervisory control circuit voltage generator that generates a voltage to be supplied to the supervisory control circuit; and a supervisory control circuit voltage monitor that detects a failure of the supervisory control circuit voltage generator. Department and
An input signal received from the outside is transmitted to the MCU or the monitor control circuit, and a control signal received from the MCU side output circuit control section or the monitor control circuit side output circuit control section is transmitted to the output circuit. and an input/output I/F having a failure detection circuit that detects a failure of the output circuit;
a component affected by at least one of a failure of the MCU voltage generator, a failure of the supervisory control circuit voltage generator, and a failure of the output circuit; a dependent failure analysis result storage unit storing pre-analyzed results regarding the degree and
with
When the MCU abnormality information processing unit detects an abnormal state of the MCU, the MCU initialization circuit initializes the MCU, and the monitor control circuit side output circuit control unit controls the electric load. is,
When any one of the MCU voltage monitoring unit, the monitoring control circuit voltage monitoring unit, and the failure detection circuit detects the failure, the failure information is transmitted to the monitoring control circuit. configured,
The monitoring and control circuit is configured to transmit the received fault information to the MCU through the serial communication or bus communication,
The MCU is configured to read the result of the analysis from the dependent failure analysis result storage unit based on the received failure information, and to limit the function of at least a part of the components affected by the failure ;
The failure detection circuit in the input/output I/F is configured to be self-diagnosed by a self-diagnosis function,
The self-diagnosis is
said MCU sending a predetermined signal to a diagnostic control output of said supervisory control circuit;
The failure detection circuit transmits failure information determined based on the diagnostic control output to which the predetermined signal is transmitted to the MCU, and the MCU receives the failure information based on the diagnostic control output and the failure information. , determining the presence or absence of a failure in the failure detection circuit;
configured as
It is characterized by
Claims (8)
前記ＭＣＵとシリアル通信を介して接続され、前記ＭＣＵの異常状態を検出するＭＣＵ異常情報処理部と、前記ＭＣＵを初期化し得るＭＣＵ初期化回路と、前記ＭＣＵの異常時に前記電気負荷を駆動する出力回路を制御する監視制御回路側出力回路制御部と、を有する監視制御回路と、
前記ＭＣＵに供給する電圧を生成するＭＣＵ用電圧生成部と、前記ＭＣＵ用電圧生成部の故障を検出するＭＣＵ用電圧監視部と、を有するＭＣＵ用電源生成部と、
前記監視制御回路に供給する電圧を生成する監視制御回路用電圧生成部と、前記監視制御回路用電圧生成部の故障を検出する監視制御回路用電圧監視部と、を有する監視制御回路用電源生成部と、
外部から受診した入力信号を前記ＭＣＵ又は前記監視制御回路に送信し、前記ＭＣＵ側出力回路制御部又は前記監視制御回路側出力回路制御部から受信した制御信号を前記出力回路に送信するように構成されるとともに、前記出力回路の故障を検出する故障検出回路を有する入出力Ｉ／Ｆと、
前記ＭＣＵ用電圧生成部の故障と、前記監視制御回路用電圧生成部の故障と、前記出力回路の故障と、のうちの少なくとも一つの故障に従属して影響を受ける構成要素と、前記影響の度合いと、に関してあらかじめ分析した結果を格納した従属故障分析結果格納部と、
を備え、
前記ＭＣＵ異常情報処理部が前記ＭＣＵの異常状態を検出したとき、前記ＭＣＵ初期化回路により前記ＭＣＵを初期化するとともに、前記監視制御回路側出力回路制御部により前記電気負荷を制御するように構成され、
前記ＭＣＵ用電圧監視部と、前記監視制御回路用電圧監視部と、前記故障検出回路と、のうちの何れかが前記故障を検出したとき、その故障情報を前記監視制御回路に送信するように構成され、
前記監視制御回路は、受信した前記故障情報を前記ＭＣＵに対して、前記シリアル通信、又はバス通信、により送信するように構成され、
前記ＭＣＵは、受信した前記故障情報に基づいて前記従属故障分析結果格納部から前記分析の結果を読み出し、前記故障の影響を受ける構成要素の少なくとも一部の機能を制限するように構成されている、
ことを特徴とする制御装置。 an MCU having an MCU-side output circuit control section that controls an output circuit that drives an electric load; and a failure information processing section;
An MCU abnormality information processing unit connected to the MCU via serial communication and detecting an abnormal state of the MCU, an MCU initialization circuit capable of initializing the MCU, and an output for driving the electrical load when the MCU is abnormal. a monitoring control circuit having a monitoring control circuit side output circuit control section for controlling the circuit;
an MCU power generation unit including an MCU voltage generation unit that generates a voltage to be supplied to the MCU; and an MCU voltage monitoring unit that detects a failure of the MCU voltage generation unit;
A supervisory control circuit power supply generator comprising: a supervisory control circuit voltage generator that generates a voltage to be supplied to the supervisory control circuit; and a supervisory control circuit voltage monitor that detects a failure of the supervisory control circuit voltage generator. Department and
An input signal received from the outside is transmitted to the MCU or the monitor control circuit, and a control signal received from the MCU side output circuit control section or the monitor control circuit side output circuit control section is transmitted to the output circuit. and an input/output I/F having a failure detection circuit that detects a failure of the output circuit;
a component affected by at least one of a failure of the MCU voltage generator, a failure of the supervisory control circuit voltage generator, and a failure of the output circuit; a dependent failure analysis result storage unit storing pre-analyzed results regarding the degree and
with
When the MCU abnormality information processing section detects an abnormal state of the MCU, the MCU initialization circuit initializes the MCU, and the monitor control circuit side output circuit control section controls the electric load. is,
When any one of the MCU voltage monitoring unit, the monitoring control circuit voltage monitoring unit, and the failure detection circuit detects the failure, the failure information is transmitted to the monitoring control circuit. configured,
The monitoring and control circuit is configured to transmit the received failure information to the MCU through the serial communication or bus communication,
The MCU is configured to read the result of the analysis from the dependent failure analysis result storage unit based on the received failure information, and to limit the functions of at least a part of the components affected by the failure. ,
A control device characterized by:
前記第１の入出力Ｉ／Ｆは、前記外部から受診した入力信号を前記ＭＣＵに直接送信するように構成され、
第２の入出力Ｉ／Ｆは、前記外部から受診した入力信号を前記監視制御回路を介して前記ＭＣＵに送信するように構成されている、
ことを特徴とする請求項1に記載の制御装置。 The input/output I/F comprises a first input/output I/F and a second input/output I/F,
The first input/output I/F is configured to directly transmit the input signal received from the outside to the MCU,
The second input/output I/F is configured to transmit the input signal received from the outside to the MCU via the monitoring control circuit,
2. The control device according to claim 1, characterized in that:
ことを特徴とする請求項１又は２に記載の制御装置。 At least some of the components other than the MCU are configured by a single integrated circuit,
3. The control device according to claim 1 or 2, characterized in that:
ことを特徴とする請求項１から３のうちの何れか一項に記載の制御装置。 The dependent failure analysis result storage unit is stored in the MCU,
The control device according to any one of claims 1 to 3, characterized in that:
ことを特徴とする請求項１から３のうちの何れか一項に記載の制御装置。 The dependent failure analysis result storage unit is stored in a memory externally attached to the MCU,
The control device according to any one of claims 1 to 3, characterized in that:
前記シリアル通信により前記故障情報を受信するときは、あらかじめ定められた回数以上前記故障情報を受信したときに前記故障情報を確定させ、
前記バス通信より前記故障情報を受信するときは、あらかじめ定められた時間以上、連続して前記故障情報を受信したときに前記故障情報を確定させる
ように構成されている、
ことを特徴とする請求項１から５のうちの何れか一項に記載の制御装置。 The MCU is
when the failure information is received by the serial communication, determining the failure information when the failure information is received a predetermined number of times or more;
When receiving the failure information through the bus communication, the failure information is determined when the failure information is continuously received for a predetermined time or longer.
The control device according to any one of claims 1 to 5, characterized in that:
ことを特徴とする請求項１から６のうちの何れか一項に記載の制御装置。 The failure detection circuit in the input/output I/F has a self-diagnostic function,
The control device according to any one of claims 1 to 6, characterized in that:
ことを特徴とする請求項７に記載の制御装置。 The failure detection circuit is configured to be self-diagnosed by the self-diagnosis function at startup,
8. The control device according to claim 7, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021187535A JP7329579B2 (en) | 2021-11-18 | 2021-11-18 | Control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021187535A JP7329579B2 (en) | 2021-11-18 | 2021-11-18 | Control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023074564A true JP2023074564A (en) | 2023-05-30 |
| JP7329579B2 JP7329579B2 (en) | 2023-08-18 |
Family
ID=86541496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021187535A Active JP7329579B2 (en) | 2021-11-18 | 2021-11-18 | Control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7329579B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4476320B2 (en) | 2007-11-26 | 2010-06-09 | 三菱電機株式会社 | On-vehicle electronic control device having a supervisory control circuit |
| JP5943706B2 (en) | 2012-05-23 | 2016-07-05 | 三菱電機株式会社 | Power supply |
| JP6205725B2 (en) | 2013-01-15 | 2017-10-04 | オムロン株式会社 | Control system, control apparatus, control system control method, and control program |
| JP2019121033A (en) | 2017-12-28 | 2019-07-22 | 株式会社東芝 | Control device for aircrafts and mutual diagnosis method |
| JP7057168B2 (en) | 2018-03-08 | 2022-04-19 | Ｎｅｃプラットフォームズ株式会社 | Failure detection device and failure analysis method |
-
2021
- 2021-11-18 JP JP2021187535A patent/JP7329579B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7329579B2 (en) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11360145B2 (en) | Relay fault diagnosis device | |
| KR100296984B1 (en) | Monitoring System For Electronic Control System | |
| KR101773315B1 (en) | Electronic control device having power supply voltage monitoring function and vehicle steering control device equipped with same | |
| WO2015194282A1 (en) | Motor control device | |
| US20220091177A1 (en) | Method and device for monitoring gate signal of power semiconductor | |
| JP2013521437A (en) | Engine control apparatus and engine control method for operating current circuit | |
| US11336281B2 (en) | Output module for industrial control system | |
| US8274771B2 (en) | Safety switching device and modular failsafe control system | |
| JP2983532B2 (en) | Electronic control unit for internal combustion engine | |
| JP7329579B2 (en) | Control device | |
| JP2014204570A (en) | Power supply monitoring device and power supply monitoring method | |
| US20050225173A1 (en) | Electrical system, and control module and smart power supply for electrical system | |
| US6870372B2 (en) | Abnormality detection apparatus of comparator | |
| US20040199824A1 (en) | Device for safety-critical applications and secure electronic architecture | |
| US8831912B2 (en) | Checking of functions of a control system having components | |
| JP6267232B2 (en) | Load drive circuit | |
| KR20170114827A (en) | Fail-safety circuit of smart power relay assembly | |
| JP2008108196A (en) | Output device | |
| KR100402757B1 (en) | Signal Processing Method and Module for Reliable System Considering Safety | |
| JP4415384B2 (en) | DIGITAL OUTPUT DEVICE AND DIAGNOSIS METHOD USING DIGITAL OUTPUT DEVICE | |
| JP3630824B2 (en) | Auxiliary relay drive circuit | |
| JP6625964B2 (en) | Lift control device and lift control method | |
| JP4613019B2 (en) | Computer system | |
| JP6702175B2 (en) | Load drive | |
| JP2023122184A (en) | electronic controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230807 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7329579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |