JP2023073874A - 電力変換回路 - Google Patents

Abstract

【課題】インダクタのサイズが大きい、コモンモードノイズが大きいおよび部品点数が多いという複数の課題を解決しうる電力変換回路。
【解決手段】インターリーブ式の多相（例えば２相）ＤＣ／ＤＣコンバータの回路において、並列に接続される第１インダクタおよび第２インダクタを往路に備え、これらのインダクタを平衡化する第３インダクタおよび第４インダクタを復路に並列に備え、第１インダクタと、第２インダクタから第４インダクタのいずれかとが第１コアにて和動接続して第１結合インダクタを構成し、第２インダクタから第４インダクタのうち、第１結合インダクタを構成しない２つのインダクタが第２コアにて和動接続して第２結合インダクタを構成する。
【選択図】図１

Description

本発明は、ＤＣ／ＤＣコンバータなど電力変換回路に関する。

太陽光発電システムや燃料電池システム、蓄電システム（以下「創エネ／蓄エネシステム」と総称する。）の電力変換に用いるＤＣ／ＤＣコンバータとして、例えば図１７Ａの回路（従来昇圧チョッパ２００）が公知である。このようなＤＣ／ＤＣコンバータでは、電気安全規定の電磁妨害波および系統連系規程の高調波に係る伝導性ノイズが課題となっていた。また、電気自動車、プラグインハイブリッド、ハイブリッド、燃料電池車（以下「電動車」と総称する。）の電力変換に用いるＤＣ／ＤＣコンバータでは、車室内の誤作動及びモータ軸の絶縁耐性に係る伝導性ノイズが課題となっていた。以下、ノイズに関する課題を「課題Ａ」という。従来は、課題Ａの対策として、ＤＣ／ＤＣコンバータに、ノイズ対策部品を多量に外付けしていた。しかしながら、このような対策では、回路構成部品が増加し、回路体積・重量の増加、製造コストの増大、品質管理の煩雑化などの新たな問題をもたらしていた。

上記の伝導性ノイズには、コモンモードノイズとノーマルモードノイズが知られている。前者は、ノイズ電流が、主電流の経路の往路と復路を同方向に流れ、主電流経路の寄生容量を介してフレームグランドを逆方向に流れる。後者は、ノイズ電流が、主電流と同様、主電流の経路の往路と復路を逆方向に流れ、フレームグランドには流れない。

創エネ／蓄エネシステムや電動車（以下「電力変換システム」と総称する。）のノイズ課題は、搭載されたＤＣ／ＤＣコンバータのパワーデバイス（本明細書において、「パワーデバイス」は、トランジスタおよびダイオードの総称として用いる。）のスイッチングに起因して、コモンモードノイズが支配的であることが知られている。

そこで、図１７Ｂに示されるような回路（従来昇圧チョッパ２１０）により、コモンモードノイズを抑制する手法が提案されている（例えば非特許文献１）。図１７Ｂに示される従来昇圧チョッパ２１０では、図１７Ａに示される従来昇圧チョッパ２００との対比で、往路に設けられたインダクタＬ１と同じ機能を有するインダクタＬ３が復路に設けられ、スイッチング素子Ｑ１の寄生容量Ｃ１と同じ容量を有するキャパシタＣ３が復路と接地電位ＧＮＤ（フレームグランドなど）との間に設けられ、往路に設けられた整流素子Ｄ１と同じ機能を有する整流素子Ｄ３が設けられている。これにより、コモンモードでは往路に発生するノイズと復路に発生するノイズとが、電位差を出力する際に相殺されるため、回路全体から発生するノイズを抑制することができる。

電力変換システムには課題Ａ以外にも次のような課題が存在する。電力変換システムには小型軽量が求められているため、ノイズ対策部品を含むＤＣ／ＤＣコンバータ（以下「コンバータ」と略記する場合がある。）のサイズ（体積）と重さ（重量）が大きいことが課題となっていた。コンバータは、インダクタやキャパシタ、パワーデバイスなどの部品から構成されており、これら部品の中でも、インダクタは、鉄を主成分とするコア（鉄芯）と、銅を主成分とする巻線で構成されているため、そのサイズと重さを小さくすることが強く求められている。以下、サイズや重さに関する課題を「課題Ｂ」という。

また、電力変換システムでは、コンバータの部品点数も課題となっていた。特にインダクタは、基板表面に載せて実装する表面実装型部品と異なり、基板スルーホールに挿して実装するインサート型部品のため、実装に手間がかかる。このため、インダクタの部品点数が増えると、工程費が増えるという問題があった。以下、回路の部品点数に関する課題を「課題Ｃ」という。

上記のサイズおよび重さに関する課題（課題Ｂ）の解決手段の一つとして、図１７Ｃに示されるような回路（従来昇圧チョッパ２２０）が提案されている。図１７Ｃに示される従来昇圧チョッパ２２０では、２つのＤＣ／ＤＣコンバータを並列接続し、互いの電流の位相が１８０°反転するように動作させることで、入力電流のリプル(以下、入力電流リプルと定義)を小さくすることができる。この為、フィルタキャパシタ(平滑キャパシタとも呼ぶ)の定数を小さくできるので、インダクタとキャパシタの総体積・総重量を小型・軽量化することができる。これは２相インターリーブ式ＤＣ／ＤＣコンバータと呼ばれる。特許文献１においても、同様の回路が開示されている。

この２相インターリーブ式ＤＣ／ＤＣコンバータによれば、互いに位相が１８０°反転しているので、重ね合わせの理により、図１７Ａに示されるＤＣ／ＤＣコンバータに比べ、入力電流リプルを小さくできる。別の言い方をすると入力電流リプルを等しく設計した場合、図１７Ｃに示される従来昇圧チョッパ２２０は、図１７Ａに示される従来昇圧チョッパ２００に比べて、インダクタのインダクタンスを小さくできる。そして、この場合、図１７Ｃに示される従来昇圧チョッパ２２０は、図１７Ａに示される従来昇圧チョッパ２００に比べて、インダクタの部品点数は２個に増えるものの、インダクタの総体積・総重量を小さくできることが知られている。

上記の部品点数に関する課題（課題Ｃ）の解決手段の一つとして、図１７Ｃに示される従来昇圧チョッパ２２０において、２個に増えたインダクタを、結合インダクタで形成した構成を有する回路が、例えば非特許文献２に開示されている（図１７Ｄ参照。）。図１７Ｅは、図１７Ｄの回路と同様の回路であって、図１７Ｃと対比しやすいように描いたものである。図１７Ｅの回路（従来昇圧チョッパ２３０）では、図１７Ｃに示される従来昇圧チョッパ２２０における２つのインダクタＬ１、Ｌ２が疎結合する１つの結合インダクタで形成され、さらに、図１７Ｂに示される従来昇圧チョッパ２１０のように、復路側に整流素子Ｄ３、インダクタＬ３、Ｌ４（これらも１つの疎結合インダクタで形成される。）およびキャパシタＣ３、Ｃ４が設けられることにより、回路が平衡化され、コモンモードノイズが抑制されている。

特開２０１７－１４７８９３号公報

林強、張柏華、今岡淳、庄山正仁、「回路平衡化によるパワーコンディショナーのコモンモードノイズの低減」、平成２８年度電気・情報関係学会九州支部連合大会（第６９回連合大会）講演論文集、２０１６年、Ｐ．３７２ 永井友崇、佐々木守、今岡淳、山本真義、「回路平衡化を用いた疎結合インダクタ方式ＤＣ－ＤＣコンバータにおけるＣＭノイズ解析」、電気・電子・情報関係学会東海支部連合大会、２０２０年９月、Ｅ１－７

上記のように、ＤＣ／ＤＣコンバータなどの電力変換回路では、コモンモードノイズが大きい（課題Ａ）、インダクタのサイズや重さが大きい（課題Ｂ）および部品点数が多い（課題Ｃ）という複数の課題が存在し、従来技術においてもこれらの課題に対する解決手段が提案されている。しかしながら、課題Ａから課題Ｃについて総合的に対応しうる解決手段は、未だ提案されていない。

本発明は、上記の課題Ａから課題Ｃを包括的に解決しうる電力変換回路を提供することを目的とする。

上記の課題を解決するための本発明の一態様に係る電力変換回路は、次の構成を備える：
第１スイッチング素子と第２スイッチング素子との直列接続を有する第１直列回路；
前記第１スイッチング素子と前記第２スイッチング素子との間の第１点Ｐ１に一端が接続される第１インダクタ；
前記第１インダクタの前記他端に接続される第１正極端子；
前記第１直列回路の前記第１スイッチング素子側の端部に接続される第１負極端子；
一端が前記第１正極端子に接続され、他端が前記第１負極端子に接続される第１キャパシタ；
前記第１直列回路の前記第２スイッチング素子側の端部に接続される第２正極端子；
前記第１直列回路の前記第１スイッチング素子側の端部に接続される第２負極端子；
前記第２正極端子と前記第２負極端子との間で前記第１直列回路に対して並列に設けられる第２キャパシタ；
第３スイッチング素子と第４スイッチング素子との直列接続を有し、前記第２正極端子と前記第２負極端子との間で、前記第１直列回路および前記第２キャパシタに対して並列に設けられる第２直列回路；
一端が前記第３スイッチング素子と前記第４スイッチング素子との間の第２点Ｐ２に接続され、他端が前記第１正極端子に接続される第２インダクタ；
前記第１スイッチング素子の前記第１負極端子側の端部と前記第１負極端子との間に設けられる第３インダクタ；
前記第３スイッチング素子の前記第１負極端子側の端部と前記第１負極端子との間に設けられる第４インダクタ；および
前記第１直列回路が有するスイッチング素子および前記第２直列回路が有するスイッチング素子を駆動し、前記第１直列回路と前記第２直列回路とを異なる位相で制御する制御部。
上記の電力変換回路において、前記第１インダクタと、前記第２インダクタから前記第４インダクタのいずれかとが第１コアにて和動接続して第１結合インダクタを構成し、前記第２インダクタから前記第４インダクタのうち、前記第１結合インダクタを構成しない２つのインダクタが第２コアにて和動接続して第２結合インダクタを構成する。

本態様に係る電力変換回路は、マルチフェーズＤＣ／ＤＣコンバータであって、当該コンバータが備える複数のインダクタが和動接続された結合インダクタを有する。結合インダクタが和動接続であるため、結合インダクタが差動接続である図１７Ｅに示される従来技術の回路（従来昇圧チョッパ２３０）に比べ、サイズや重さを小さくすることが可能であり、課題Ｂが解決されている。具体的には、結合インダクタの透磁率、巻数、磁路長が等しい前提条件で、かつコアの磁束密度がそのコア材料の飽和磁束密度を超えない前提条件のもとで、入力電流リプルを等しく設計した場合、相互インダクタンスが和動接続で寄与するため、結合インダクタのコア断面積を小さくできる（最低でも１／２より小さい）。また、第３インダクタおよび第４インダクタが設けられて回路が平衡化されているため課題Ａが解決され、結合インダクタが用いられているため課題Ｃも解決されている。

上記の電力変換回路の一具体例として、前記第１結合インダクタは前記第３インダクタを有し、前記第２結合インダクタは前記第２インダクタを有してもよい。第３インダクタは回路平衡化の観点から第１インダクタに対応して設けられたインダクタであり、第４インダクタは回路平衡化の観点から第２インダクタに対応して設けられたインダクタである。

上記の電力変換回路の他の一具体例として、前記第１結合インダクタは前記第２インダクタを有し、前記第２結合インダクタは前記第３インダクタを有してもよい。第２インダクタはマルチフェーズ化の観点から第１インダクタに並列に設けられたインダクタであり、回路平衡化の観点で設けられた第３インダクタおよび第４インダクタも並列に接続されている。

上記の電力変換回路において、前記第１コアおよび前記第２コアを構成する磁性材料は、飽和磁束密度が７００ｍＴ以上であることが好ましい。上記のように、第１結合インダクタおよび第２結合インダクタは２つのインダクタが和動接続されているため、第１コアおよび第２コアの磁束密度は高まりやすい。それゆえ、第１コアおよび第２コアは、飽和磁束密度が高いことが、回路の動作安定性の観点から好ましい。

上記の電力変換回路において、前記第１コアと前記第２コアとは同一のコアとして形成されていてもよい。このように２つのコアが一体化していることにより、部品点数の削減が実現され、課題Ｃがより高いレベルで解決される。

上記の場合において、前記同一のコアは、中脚と前記中脚の両側に設けられた２つの外脚とを備える構造を有し、前記第１インダクタＬ１が有する第１コイル線、前記第２インダクタＬ２が有する第２コイル線、前記第３インダクタＬ３が有する第３コイル線、および前記第４インダクタＬ４が有する第４コイル線は、前記外脚に巻回されていてもよい。

２つの前記外脚を通る環状磁路は第１磁性材料で構成され、前記中脚は、前記第１磁性材料の透磁率よりも低い透磁率を有する第２磁性材料で構成されていてもよい。このとき、前記第２磁性材料の透磁率は１５以上１２０以下であることが好ましく、前記第１磁性材料の透磁率は１０００以上であることが好ましい。このように第１磁性材料の透磁率が高いことは、各インダクタのコイル線の巻数を相対的に減らすことが可能であり、課題Ｂの解決に寄与する。また、第２磁性材料の透磁率を上記のように低くすることにより、中脚にギャップを設ける必要がなくなる。このため、漏れ磁束を少なくすることが実現され、課題Ａの解決に寄与する。

上記の電力変換回路は平衡化の程度が高められることにより、課題Ａをより高レベルで解決することができる。具体的には、前記電力変換回路が備える複数のスイッチング素子の少なくとも１つについて、当該スイッチング素子の寄生容量に等しい容量を有するキャパシタを、前記スイッチング素子の前記第１負極端子側の端部と、接地電位との間に備えていてもよい。

上記の電力変換回路のさらなる平衡化として、前記第１スイッチング素子の前記第２負極端子側の端部と前記第２負極端子との間に設けられる第５スイッチング素子と、前記第２スイッチング素子の前記第２負極端子側の端部と前記第２負極端子との間に設けられる第６スイッチング素子と、をさらに備える場合が挙げられる。この場合には、前記制御部は、前記第５スイッチング素子を前記第２スイッチング素子と同期制御し、前記第６スイッチング素子を前記第４スイッチング素子と同期制御すればよい。

上記の電力変換回路は昇圧チョッパであってもよい。そのような場合の一具体例では、前記第２スイッチング素子は、前記第１スイッチング素子側から前記第２正極端子側へと整流し、前記第４スイッチング素子は、前記第２スイッチング素子側から前記第２正極端子側へと整流し、前記第１正極端子側から入力された電圧を、前記第２正極端子側に昇圧して出力する。前記第２スイッチング素子および前記第４スイッチング素子は、それぞれ制御部によりオンオフが制御されるトランジスタであってもよいし、所定の方向に整流する整流素子であってもよい。

上記の電力変換回路は降圧チョッパであってもよい。そのような場合の一具体例では、前記第１スイッチング素子は、前記第１負極端子側から前記第１点Ｐ１側へと整流し、前記第３スイッチング素子は、前記第１負極端子側から前記第２点Ｐ２側へと整流し、前記第２正極端子側から入力された電圧を、前記第１正極端子側に降圧して出力する。

本発明によれば、インダクタのサイズが大きい（課題Ｂ）、コモンモードノイズが大きい（課題Ａ）および部品点数が多い（課題Ｃ）という複数の課題を解決しうる電力変換回路が提供される。

本発明の第一の実施形態に係る電力変換回路の一例を示す回路図である。 本発明の第一の実施形態に係る電力変換回路が備える結合インダクタの一例を示す図である。 本発明の第一の実施形態に係る電力変換回路が備える結合インダクタの他の一例を示す図である。 本発明の第一の実施形態に係る電力変換回路が備える結合インダクタの別の一例を示す図である。 本発明の第一の実施形態に係る電力変換回路の具体的な一例である昇圧チョッパを示す回路図である。 図３に示される昇圧チョッパの動作を説明するタイミングチャートの一例である。 図３に示される昇圧チョッパの動作を説明するタイミングチャートの他の一例である。 本発明の第二の実施形態に係る電力変換回路の一例を示す回路図である。 本発明の第二の実施形態に係る電力変換回路の他の一例を示す回路図である。 本発明の第二の実施形態に係る電力変換回路が備える結合インダクタの一例を示す図である。 本発明の第二の実施形態に係る電力変換回路が備える結合インダクタの他の一例を示す図である。 本発明の第二の実施形態に係る電力変換回路が備える結合インダクタの別の一例を示す図である。 本発明の第二の実施形態に係る電力変換回路が備える結合インダクタのまた別の一例を示す図である。 本発明の第二の実施形態に係る図５Ａに示される電力変換回路の具体的な一例である昇圧チョッパを示す回路図である。 本発明の第二の実施形態に係る図５Ｂに示される電力変換回路の具体的な一例である昇圧チョッパを示す回路図である。 図７Ａに示される昇圧チョッパの動作を説明するタイミングチャートの一例である。 本発明の第三の実施形態に係る電力変換回路の一例を示す回路図である。 本発明の第三の実施形態に係る電力変換回路が備える結合インダクタの一例を示す図である。 本発明の第三の実施形態に係る電力変換回路が備える結合インダクタの他の一例を示す図である。 本発明の第三の実施形態に係る電力変換回路が備える結合インダクタの別の一例を示す図である。 本発明の第三の実施形態に係る電力変換回路の具体的な一例である昇圧チョッパを示す回路図である。 図１１に示される昇圧チョッパの動作を説明するタイミングチャートの一例である。 本発明の第二の実施形態に係る昇圧チョッパに発生するコモンモードノイズを実測した結果を示すグラフである。 比較例に係る昇圧チョッパに発生するコモンモードノイズを実測した結果を示すグラフである。 各実施形態に係る昇圧チョッパの結合インダクタおよび従来結合インダクタの体積を計算する際に用いたＥＩコアの形状を示す図である。 本発明の第一の実施形態に係る電力変換回路に対応する双方向ＤＣ／ＤＣコンバータの一例を示す回路図である。 本発明の第二の実施形態に係る電力変換回路に対応する双方向ＤＣ／ＤＣコンバータの一例を示す回路図である。 本発明の第二の実施形態に係る電力変換回路に対応する双方向ＤＣ／ＤＣコンバータの他の例を示す回路図である。 本発明の第三の実施形態に係る電力変換回路に対応する双方向ＤＣ／ＤＣコンバータの一例を示す回路図である。 本発明の第一の実施形態に係る電力変換回路に対応する降圧チョッパの一例を示す回路図である。 従来技術に係る電力変換回路（非平衡、単相、非結合）の一例を示す回路図である。 従来技術に係る電力変換回路（平衡、単相、非結合）の一例を示す回路図である。 従来技術に係る電力変換回路（非平衡、複相、非結合）の一例を示す回路図である。 非特許文献２に示される従来技術に係る電力変換回路（平衡、複相、結合）の一例である。 図１７Ｄに示される電力変換回路と同様（平衡、複相、結合）の電力変換回路の一例を示す回路図である。

（第一の実施形態）
以下、図面を参照しつつ本発明の実施形態について説明する。なお、以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

図１は、本発明の第一の実施形態に係る電力変換回路の一例を示す回路図である。図１に示される第一の実施形態に係る電力変換回路１００は、いわゆる２相インターリーブ式ＤＣ／ＤＣコンバータの一種である。電力変換回路１００は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との直列接続を有する第１直列回路ＳＣ１と、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との直列接続を有する第２直列回路ＳＣ２とを備える。これらの直列回路（第１直列回路ＳＣ１、第２直列回路ＳＣ２）は、第２正極端子Ｔ２Ｐと第２負極端子Ｔ２Ｎとの間で並列に接続される。

４つのスイッチング素子は、所定の方向への電流を流したり、その電流を止めたりする機能を有する素子であって、外部信号によりオンオフ駆動する構成であってもよいし、一定の方向にのみ電流を流す整流機能を有する構成であってもよい。具体的には所定方向の電流が流れるタイミングでオンさせる電界効果トランジスタ（ＦＥＴ）など半導体を用いたスイッチング回路、あるいは所定方向の電流を流すダイオードなどの整流素子が用いられる。

第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との間の第１点Ｐ１には、第１インダクタＬ１の一端が接続される。第１インダクタＬ１の他端には、第１正極端子Ｔ１Ｐが接続される。第１直列回路ＳＣ１の第１スイッチング素子Ｑ１側の端部には、第１負極端子Ｔ１Ｎが接続される。第１正極端子Ｔ１Ｐと第１負極端子Ｔ１Ｎとの間には、電源または負荷が接続される。図１に示される電力変換回路１００は一具体例として、いわゆる昇圧チョッパの機能を有するため、電源Ｂ１が接続されている。

電力変換回路１００は、一端が第１正極端子Ｔ１Ｐに接続され、他端が第１負極端子Ｔ１Ｎに接続される第１キャパシタＣ５を有する。第１直列回路ＳＣ１の第２スイッチング素子Ｑ２側の端部には、第２正極端子Ｔ２Ｐが接続され、第１直列回路ＳＣ１の第１スイッチング素子Ｑ１側の端部には、第２負極端子Ｔ２Ｎが接続される。電力変換回路１００は一具体例として、いわゆる昇圧チョッパの機能を有するため、第２正極端子Ｔ２Ｐと第２負極端子Ｔ２Ｎとの間には、負荷Ｒ１が接続されている。第２正極端子Ｔ２Ｐと第２負極端子Ｔ２Ｎとの間には、第２キャパシタＣ６が、第１直列回路ＳＣ１および第２直列回路ＳＣ２に対して並列に設けられる。

電力変換回路１００は、第１インダクタＬ１を含め、４つのインダクタ素子（第１インダクタＬ１～第４インダクタＬ４）を有する。第２インダクタＬ２は、一端が第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との間の第２点Ｐ２に接続され、他端が第１正極端子Ｔ１Ｐに接続される。第３インダクタＬ３は、第１負極端子Ｔ１Ｎと第１スイッチング素子Ｑ１の第１負極端子Ｔ１Ｎ側の端部との間に設けられる。第４インダクタＬ４は、第１負極端子Ｔ１Ｎと第３スイッチング素子Ｑ３の第１負極端子Ｔ１Ｎ側の端部との間に設けられる。第３インダクタＬ３および第４インダクタＬ４は、回路の平衡化の観点から設けられている為、第３インダクタＬ３は第１インダクタＬ１と電磁気的性質が共通し、第４インダクタＬ４は第２インダクタＬ２と電磁気的性質が共通する。

第１インダクタＬ１と、第２インダクタＬ２から第４インダクタＬ４のいずれかとが第１コア１１Ｃにて和動接続して第１結合インダクタ１１を構成し、第２インダクタＬ２から第４インダクタＬ４のうち、第１結合インダクタ１１を構成しない２つのインダクタが第２コア１２Ｃにて和動接続して第２結合インダクタ１２を構成する。

図１に示される第一の実施形態に係る電力変換回路１００では、第１結合インダクタ１１は第１インダクタＬ１と第３インダクタＬ３とを有し、第２結合インダクタ１２は第２インダクタＬ２と第４インダクタＬ４とを有する。

図２Ａから図２Ｃは、本発明の第一の実施形態に係る電力変換回路が備える結合インダクタの具体例を示す図である。これらの図では、第１結合インダクタ１１の構成例を示しているが、第２結合インダクタ１２も同様の構成を有しうる。

図２Ａに示される第１結合インダクタ１１の一例（第１結合インダクタ１１ａ）では、第１コア１１Ｃは、中脚１１Ｃ１と、中脚１１Ｃ１の両側に設けられた２つの外脚１１Ｃ２、１１Ｃ２とを備える構造を有する。一方の外脚１１Ｃ２には第１コイル線１Ｗが巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように、第１コイル線１Ｗは巻回されている。他方の外脚１１Ｃ２には第３コイル線３Ｗが巻回されて第３インダクタＬ３を構成している。第３インダクタＬ３が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように第３コイル線３Ｗは巻回されている。したがって、第１インダクタＬ１と第３インダクタＬ３とは和動接続されている。

それゆえ、第１結合インダクタ１１ａの第１コア１１Ｃを構成する磁性材料は、飽和磁束密度が高いことが好ましい。そのような材料として、Ｆｅ基非晶質磁性合金粉末を備える圧粉体や、Ｆｅ基非晶質磁性合金やＦｅ基ナノ結晶含有磁性合金の薄帯の積層体などが例示される。第１コア１１Ｃを構成する磁性材料の飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。中脚１１Ｃ１は環状磁路よりも磁束密度が高まりやすいので、中脚１１Ｃ１を構成する磁性材料の飽和磁束密度は、１．２Ｔ以上であることが特に好ましい場合がある。

Ｆｅ基非晶質磁性合金粉末として、Ｆｅ－Ｐ－Ｃ系非晶質磁性合金粉末を含むことが好ましく、Ｆｅ－Ｐ－Ｃ系非晶質磁性合金粉末からなることがより好ましい。Ｆｅ－Ｐ－Ｃ系非晶質磁性合金粉末を備える圧粉コアは、高周波帯域において大電流振幅で使用されても、鉄損が高まりにくい。また、かかる圧粉コアは透磁率が比較的低い（例えば２００以下）ことから、かかる圧粉コアを中脚１１Ｃ１の一部または全部に用いることにより、中脚１１Ｃ１をギャップレスとすることができる。中脚１１Ｃ１に磁気ギャップが設けられている場合には、磁気ギャップはノイズの発生源となり、磁気ギャップからの漏れ磁界は結合インダクタに巻回されたコイルにおける銅損の原因となる。

Ｆｅ－Ｐ－Ｃ系非晶質磁性合金粉末を与える合金（Ｆｅ－Ｐ－Ｃ系非晶質合金）の具体的な例として、組成式がＦｅ_{100at%-a-b-c-x-y-z-t}Ｎｉ_aＣｒ_bＰ_xＣ_yＢ_zＳｉ_tで示され、０ａｔ％≦ａ≦１０ａｔ％、０ａｔ％≦ｂ≦６ａｔ％、１ａｔ％≦ｘ≦１５ａｔ％、１ａｔ％≦ｙ≦１８ａｔ％、０ａｔ％≦ｚ≦１９ａｔ％、０ａｔ％≦ｔ≦８ａｔ％であるＦｅ基非晶質合金が挙げられる。上記の組成式において、Ｎｉ，Ｃｒ，ＢおよびＳｉは任意添加元素である。

上記のＦｅ－Ｐ－Ｃ系非晶質合金の各元素の好ましい添加量範囲は次のとおりである。Ｎｉの添加量ａは、０ａｔ％以上６ａｔ％以下とすることが好ましく、０ａｔ％以上４ａｔ％以下とすることがより好ましい。Ｃｒの添加量ｂは、０ａｔ％以上４ａｔ％以下とすることが好ましく、１ａｔ％以上２ａｔ％以下とすることがより好ましい。Ｐの添加量ｘは２ａｔ％以上１５ａｔ％以下とすることが好ましい場合がある。Ｃの添加量ｙは、２ａｔ％以上１３ａｔ％以下とすることが好ましい。なお、コアロスを低減する観点から、ＢとＳｉは添加するのが好ましく、Ｂの添加量ｚは、１ａｔ％以上９ａｔ％以下とすることが好ましく、Ｓｉの添加量ｔは、２ａｔ％以上６ａｔ％以下とすることが好ましい。

これらの添加量で各元素を鉄（Ｆｅ）源に含有させて得られる合金組成物を原料として、アトマイズ法など通常の粉末製造方法を実施することにより、上記の組成を有するＦｅ－Ｐ－Ｃ系非晶質合金粉末を得ることができる。

Ｆｅ基非晶質磁性合金粉末は、その全体が非晶質であってもよいし、一部が結晶質であってもよい。そのような結晶質部分と非晶質部分とを有する粉末材料は、結晶質磁性材料の粉末と非晶質磁性材料の粉末との混合体であってもよいし、粉末中に非晶質相と結晶質相とを有する材料であってもよい。後者の材料として、Ｆｅ基合金であって、Ｎｂ，Ｃｕ，Ｓｉなどの結晶析出を促進する元素を含有することにより非晶質の母相中に結晶質の娘相が分散析出したものが例示される。

Ｆｅ基非晶質磁性合金粉末の形状は限定されない。Ｆｅ基非晶質磁性合金粉末の形状は球状であってもよいし非球状であってもよい。非球状である場合には、扁平形状、鱗片状、楕円球状、液滴状、針状といった形状異方性を有する形状であってもよいし、特段の形状異方性を有しない不定形であってもよい。

Ｆｅ基非晶質磁性合金粉末の形状は、Ｆｅ基非晶質磁性合金粉末を製造する段階（アトマイズ法が具体例として挙げられる。）で得られた形状であってもよいし、製造されたＦｅ基非晶質磁性合金粉末を二次加工（アトライタなどによる扁平加工が具体例として挙げられる。）することにより得られた形状であってもよい。前者の形状としては、球状、楕円球状、液滴状、針状などが例示され、後者の形状としては、扁平形状、鱗片状が例示される。

Ｆｅ基非晶質磁性合金粉末の粒径は限定されない。かかる粒径を、平均粒径Ｄ５０（レーザー回折散乱法により測定されたＦｅ基非晶質磁性合金粉末の粒径の体積分布における体積累積値が５０％のときの粒径）により規定すれば、通常、１μｍから２０μｍの範囲とされる。取扱い性を高める観点、圧粉成形体におけるＦｅ基非晶質磁性合金粉末の充填密度を高める観点などから、Ｆｅ基非晶質磁性合金粉末の平均粒径Ｄ５０は、２μｍ以上１５μｍ以下とすることが好ましく、３μｍ以上１３μｍ以下とすることがより好ましい。

圧粉成形体におけるＦｅ基非晶質磁性合金粉末の含有量は限定されない。用途に応じて、樹脂系材料の組成、製造工程などを勘案して適宜設定される。

圧粉成形体は上記のＦｅ基非晶質磁性合金粉末およびバインダー成分を含む混合粉末から形成されたものである。好ましい一態様において混合粉末は酸化物系の無機材料をさらに含む。この酸化物系の無機材料は耐熱性向上の観点からリン酸ガラスであることが好ましい場合がある。

バインダー成分はＦｅ基非晶質磁性合金粉末など圧粉成形体に含まれる材料を結合するためのものであって、樹脂系材料が具体例として挙げられる。本明細書において、樹脂系材料とは、樹脂および／または樹脂に基づく成分（樹脂の少なくとも一部が組成変化した成分であって、樹脂の（部分）熱分解物が一具体例として例示される。）を含有する材料を意味する。

樹脂系材料に含まれる樹脂として、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド、ポリアミド、ポリエステルなどが例示される。

混合粉末から圧粉成形体を形成する方法は限定されないが、圧粉成形体におけるＦｅ基非晶質磁性合金粉末の充填密度を高める観点などから、混合粉末をそのまま、または混合粉末から形成した造粒粉を、加圧成形することが好ましい。その際の加圧力として、０．５ＧＰａから２．５ＧＰａの範囲が例示される。加圧成形により得られた成形製造物に含まれるＦｅ基非晶質磁性合金粉末には加工歪が残留している場合があるため、成形製造物を３００℃から５５０℃の範囲に加熱して加工歪を緩和することが好ましい。この歪緩和のための加熱の際の雰囲気は、非酸化雰囲気であってもよいし、酸化雰囲気であってもよいし、雰囲気を切り替えてもよい。この加熱の際に、成形製造物に含まれる樹脂が熱分解物となることもある。

図２Ｂに示される第１結合インダクタ１１の他の一例（第１結合インダクタ１１ｂ）は、第１結合インダクタ１１ａとの対比で、中脚１１Ｃ１を有さず、２つの外脚１１Ｃ２、１１Ｃ２が環状磁路を作る構造を有する。一方の外脚１１Ｃ２には第１コイル線１Ｗが巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように第１コイル線１Ｗは巻回されている。他方の外脚１１Ｃ２には第３コイル線３Ｗが巻回されて第３インダクタＬ３を構成している。第３インダクタＬ３が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように第３コイル線３Ｗは巻回されている。したがって、第１インダクタＬ１と第３インダクタＬ３とは和動接続されている。

それゆえ、第１結合インダクタ１１ａと同様に、第１結合インダクタ１１ｂの第１コア１１Ｃを構成する磁性材料は飽和磁束密度が高いことが好ましく、その飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。

図２Ｃに示される第１結合インダクタ１１の別の一例（第１結合インダクタ１１ｃ）では、第１コア１１Ｃの構造は、第１結合インダクタ１１ａと同様に、中脚１１Ｃ１と、中脚１１Ｃ１の両側に設けられた２つの外脚１１Ｃ２、１１Ｃ２とを備える。第１コイル線１Ｗは中脚１１Ｃ１に巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が中脚１１Ｃ１を紙面において右向きに流れるように第１コイル線１Ｗは巻回されている。第３コイル線３Ｗも中脚１１Ｃ１に巻回されて第３インダクタＬ３を構成している。第３インダクタＬ３が作る磁束が中脚１１Ｃ１を紙面において右向きに流れるように第３コイル線３Ｗは巻回されている。したがって、第１インダクタＬ１と第３インダクタＬ３とは和動接続されている。

それゆえ、第１結合インダクタ１１ａと同様に、第１結合インダクタ１１ｃの第１コア１１Ｃを構成する磁性材料は飽和磁束密度が高いことが好ましく、その飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。中脚１１Ｃ１は環状磁路よりも磁束密度が高まりやすいので、中脚１１Ｃ１を構成する磁性材料の飽和磁束密度は、１．２Ｔ以上であることが特に好ましい場合がある。

電力変換回路１００は、回路の平衡化の観点から、第５スイッチング素子Ｑ５および第６スイッチング素子Ｑ６を有する。第５スイッチング素子Ｑ５は、第２スイッチング素子Ｑ２と電気的性質が等しく、第１スイッチング素子Ｑ１の第２負極端子Ｔ２Ｎ側の端部と第２負極端子Ｔ２Ｎとの間に設けられる。回路の平衡化を効果的に実現する観点から、第５スイッチング素子Ｑ５は、第２スイッチング素子Ｑ２と同一製品であることが好ましい。第６スイッチング素子Ｑ６は、第４スイッチング素子Ｑ４と電気的性質が等しく、第２スイッチング素子Ｑ２の第２負極端子Ｔ２Ｎ側の端部と第２負極端子Ｔ２Ｎとの間に設けられる。回路の平衡化を効果的に実現する観点から、第６スイッチング素子Ｑ６は、第４スイッチング素子Ｑ４と同一製品であることが好ましい。

電力変換回路１００は、第１直列回路ＳＣ１が有するスイッチング素子および第２直列回路ＳＣ２が有するスイッチング素子を駆動し、第１直列回路ＳＣ１と第２直列回路ＳＣ２とを異なる位相で制御する制御部９０を備える。電力変換回路１００のように２相インターリーブ式ＤＣ／ＤＣコンバータの場合には、制御部９０は、第１直列回路ＳＣ１と第２直列回路ＳＣ２とを逆位相で制御する。

また、制御部９０は、回路平衡化の観点で設けられた第５スイッチング素子Ｑ５を第２スイッチング素子Ｑ２と同期制御し、回路平衡化の観点で設けられた第６スイッチング素子Ｑ６を第４スイッチング素子Ｑ４と同期制御する。

電力変換回路１００は、回路の平衡化の観点から、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３について、そのスイッチング素子の寄生容量に等しい容量を有するキャパシタを、スイッチング素子の第１負極端子Ｔ１Ｎ側の端部と、接地電位ＧＮＤとの間に備えている。図１では、第１スイッチング素子Ｑ１の寄生容量Ｃ１に対応する容量を有するキャパシタＣ３が、第１スイッチング素子Ｑ１の第１負極端子Ｔ１Ｎ側の端部と接地電位ＧＮＤとの間に設けられ、第３スイッチング素子Ｑ３の寄生容量Ｃ２に対応する容量を有するキャパシタＣ４が、第３スイッチング素子Ｑ３の第１負極端子Ｔ１Ｎ側の端部と接地電位ＧＮＤとの間に設けられている。

図３は、本発明の第一の実施形態に係る電力変換回路の具体的な一例である昇圧チョッパを示す回路図であり、図１で示す回路の具体例である。図３に示される昇圧チョッパ１０１は、電力変換回路１００との対比で、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３が半導体スイッチ（例えば電界効果トランジスタ）からなり、第２スイッチング素子Ｑ２が第１整流素子Ｄ１からなり、第４スイッチング素子Ｑ４が第２整流素子Ｄ２からなり、第５スイッチング素子Ｑ５が第３整流素子Ｄ３からなり、第６スイッチング素子Ｑ６が第４整流素子Ｄ４からなる。したがって、昇圧チョッパ１０１において、図３では図示していない制御部９０は、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３を駆動する。

昇圧チョッパ１０１において、第２スイッチング素子Ｑ２および第４スイッチング素子Ｑ４から第６スイッチング素子Ｑ６は、第１スイッチング素子Ｑ１と同様に半導体スイッチからなり、制御部９０により制御されていてもよい。この場合には、第２スイッチング素子Ｑ２および第５スイッチング素子Ｑ５は第１スイッチング素子Ｑ１と同期制御され、第４スイッチング素子Ｑ４および第６スイッチング素子Ｑ６は第３スイッチング素子Ｑ３と同期制御される。

これにより、第１スイッチング素子Ｑ１がオンのときには、第２スイッチング素子Ｑ２もオンであるから、第１直列回路ＳＣ１に第１スイッチング素子Ｑ１側から第２スイッチング素子Ｑ２側へと電流が流れ、さらに第５スイッチング素子Ｑ５もオンであるから、復路において第２負極端子Ｔ２Ｎ側から第１負極端子Ｔ１Ｎ側へと電流が流れる。一方、第１スイッチング素子Ｑ１がオフのときには、第２スイッチング素子Ｑ２もオフであるから、往路において第２正極端子Ｔ２Ｐ側から第１正極端子Ｔ１Ｐ側へと電流が流れることが回避される。また、第５スイッチング素子Ｑ５もオフであるから、復路において第２負極端子Ｔ２Ｎ側から第１負極端子Ｔ１Ｎ側に電流が流れることも回避される。

同様に、第３スイッチング素子Ｑ３がオンのときには、第４スイッチング素子Ｑ４もオンであるから、第２直列回路ＳＣ２に第３スイッチング素子Ｑ３側から第４スイッチング素子Ｑ４側へと電流が流れ、さらに第６スイッチング素子Ｑ６もオンであるから、復路において第２負極端子Ｔ２Ｎ側から第１負極端子Ｔ１Ｎ側へと電流が流れる。一方、第３スイッチング素子Ｑ３がオフのときには、第４スイッチング素子Ｑ４もオフであるから、往路において第２正極端子Ｔ２Ｐ側から第１正極端子Ｔ１Ｐ側へと電流が流れることが回避される。また、第６スイッチング素子Ｑ６もオフであるから、復路において第２負極端子Ｔ２Ｎ側から第１負極端子Ｔ１Ｎ側に電流が流れることも回避される。

図４Ａは、図３に示される昇圧チョッパの動作を説明するタイミングチャートの一例（デューティー比：０．７５）である。図４Ｂは、図３に示される昇圧チョッパの動作を説明するタイミングチャートの他の一例（デューティー比：０．２５）である。

図４Ａに示されるタイミングチャートでは、制御部９０は、第１スイッチング素子Ｑ１を駆動するゲート電圧Ｖ１について、１周期を４つの均等な期間（期間（１）から期間（４））に分割したときに、期間（２）のみオフ電位とし、他の期間はオン電位とする制御信号を生成し、第１スイッチング素子Ｑ１を駆動する。制御部９０は、第３スイッチング素子Ｑ３を駆動するゲート電圧Ｖ２について、期間（１）から期間（４）からなる１周期の間に、期間（４）のみオフ電位とし、他の期間はオン電位とする制御信号を生成し、第３スイッチング素子Ｑ３を駆動する。このように制御することで、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３とは、逆位相で駆動されることになる。また、１周期のうち１／４の期間のみオフ電位となるので、図４Ａのタイミングチャートでは、通流率Ｄ（デューティー比）は０．７５となる。

通流率Ｄと昇圧比Ｒ（Ｖ６／Ｖ５）とは、下記式（Ｉ）の関係を有する。
Ｒ＝１／（１－Ｄ） （Ｉ）

したがって、Ｄ＝０．７５であるから、Ｒ＝４となり、電源Ｂ１の電圧が５０Ｖであれば、負荷Ｒ１に印加される電圧は２００Ｖとなる。すなわち、通流率Ｄが０．７５の場合には、出力電圧／入力電圧は４（＝２００Ｖ／５０Ｖ）となる。理想的には、入力電力と出力電力とは等しいため、電源Ｂ１からの電流Ｉ５を４０Ａ（＝２００Ｖ×１０Ａ／５０Ｖ）とすれば、負荷Ｒ１を流れる電流Ｉ６は１０Ａとなる。

第１直列回路ＳＣ１に接続される第１インダクタＬ１および第３インダクタＬ３の動作は等しく、第１直列回路ＳＣ１が有する第１スイッチング素子Ｑ１のゲート電圧Ｖ１がオン電位の間（期間（１）、期間（３）、期間（４））は、第１インダクタＬ１および第３インダクタＬ３を通る回路において、これらの２つのインダクタだけが主要なインピーダンス成分となるため、電圧Ｖ７および電圧Ｖ９はいずれも電源Ｂ１の電圧Ｖ５の半分（＝Ｖ５／２）であり、電流Ｉ１、Ｉ３が増大する。すなわち電流Ｉ１、Ｉ３は、それぞれＬ１、Ｌ３によって電圧Ｖ１、Ｖ３を積分した値となるため（ｖ＝Ｌ・ｄｉ／ｄｔ）、正の傾きで増大する。一方、ゲート電圧Ｖ１がオフ電位の間（期間（２））は、第１インダクタＬ１および第３インダクタＬ３を通る回路は負荷Ｒ１も含むため、電圧Ｖ７および電圧Ｖ９はいずれも（Ｖ５－Ｖ６）／２となり、電流Ｉ１、Ｉ３は減少する。

第２直列回路ＳＣ２に接続される第２インダクタＬ２および第４インダクタＬ４の動作は等しく、ゲート電圧Ｖ１とゲート電圧Ｖ２とは逆位相で制御されているため、第２インダクタＬ２の電流Ｉ２および第４インダクタＬ４の電流Ｉ４は、電流Ｉ１および電流Ｉ３と１８０度位相がずれている。第２インダクタＬ２の電圧Ｖ８および第４インダクタＬ４の電圧Ｖ１０も、電圧Ｖ７および電圧Ｖ９と１８０度位相がずれている。

期間（１）および期間（３）は、ゲート電圧Ｖ１およびゲート電圧Ｖ２がいずれもオン電位となるため、電流Ｉ８は０Ａとなり、この期間は、負荷Ｒ１へと至る電流Ｉ６は第２キャパシタＣ６の放電に基づく。電流Ｉ８が流れるのは、ゲート電圧Ｖ１またはゲート電圧Ｖ２がオフ電位となる期間（２）および期間（４）のみである。このとき、電流Ｉ８の交流成分には第２キャパシタＣ６のインピーダンスが負荷Ｒ１に比べ小さくみえるので、電流Ｉ８の交流電流成分は主に第２キャパシタＣ６に流れ、電流Ｉ８の直流成分は負荷Ｒ１に流れる。このように、期間（１）から期間（４）のいずれにおいても、第２キャパシタＣ６により平滑化されつつ、負荷Ｒ１へと至る電流Ｉ６は流れ、図４Ａでは１０Ａが維持されている。

通流率Ｄが０．２５の場合には、上記式（Ｉ）より、昇圧比Ｒは１．２５となり、図４Ｂのタイミングチャートでは、電源Ｂ１の電圧Ｖ５が１５０Ｖで、負荷Ｒ１に印加される電圧が２００Ｖとなっている。すなわち、通流率Ｄが０．２５の場合には、出力電圧／入力電圧は１．４（≒２００Ｖ／１５０Ｖ、小数点１位を切り上げ）となる。したがって、負荷Ｒ１に印加すべき電圧が２００Ｖである場合に、電源Ｂ１の電圧Ｖ５が５０Ｖであるときには通流率Ｄを０．７５に設定し、電源Ｂ１の電圧Ｖ５が１５０Ｖであるときには通流率Ｄを０．２５に設定することにより、負荷Ｒ１に印加すべき電圧を所定の２００Ｖに維持することが実現される。なお、負荷Ｒ１を流れる電流Ｉ６を１０Ａにするためには、電源Ｂ１からの電流Ｉ５を１４Ａ（＝２００Ｖ×１０Ａ／１５０Ｖ、小数点１位を切り上げ）とすればよい。

ここで、期間（２）から期間（３）に遷移したときの入力電流リプルΔＩ７について確認する。４つのインダクタの自己インダクタンスはいずれも等しくＬｓであって、相互インダクタンスもいずれも等しくＭｓであるとき、入力電流リプルΔＩ７は下記式（ＩＩ）で表される。
ΔＩ７＝１／（Ｌｓ＋Ｍｓ）・Ｖ５・Ｔｓｗ／４ （ＩＩ）
ここで、Ｔｓｗはスイッチング周期である。

本発明の第一の実施形態に係る昇圧チョッパ１０１を図１７Ｄに示される従来昇圧チョッパ２３０と対比すると、基本構成において、昇圧チョッパ１０１では第１インダクタＬ１と第３インダクタＬ３とが和動接続しているのに対し、従来昇圧チョッパ２３０では第１インダクタＬ１と第２インダクタＬ２とが差動接続している。このため、従来昇圧チョッパ２３０における入力電流リプルΔＩ７は、４つのインダクタの自己インダクタンスはいずれも等しくＬｄであって、相互インダクタンスもいずれも等しくＭｄであるとき、下記式（ＩＩＩ）で表される。
ΔＩ７＝１／（Ｌｄ－Ｍｄ）・Ｖ５・Ｔｓｗ／４ （ＩＩＩ）

２つの回路の入力電流リプルΔＩ７が等しいとき、下記式（ＩＶ）が導かれる。
１／（Ｌｓ＋Ｍｓ）・Ｖ５・Ｔｓｗ／４＝１／（Ｌｄ－Ｍｄ）・Ｖ５・Ｔｓｗ／４ （ＩＶ）

したがって、昇圧チョッパ１０１におけるインダクタの特性と、従来昇圧チョッパ２３０のインダクタの特性は、下記式（Ｖ）の関係を有する。
Ｌｄ＝Ｌｓ＋Ｍｄ＋Ｍｓ （Ｖ）

そして、相互インダクタンスは正の値で、Ｍｄ＞０、Ｍｓ＞０であることから、差動接続の場合にインダクタに必要とされる自己インダクタンスＬｄは、和動接続の場合に必要とされる自己インダクタンスＬｓよりも常に大きい。

また、昇圧チョッパ１０１の結合インダクタのコアに用いた材料が、従来昇圧チョッパ２３０の結合インダクタのコアに用いた材料に等しい、すなわち、結合係数ｋ（０＜ｋ≦１）が等しい場合には、コアが磁気飽和しない範囲で使用することを前提条件として、上記式（Ｖ）は下記式（ＶＩ）で表される。
Ｌｄ＝Ｌｓ＋ｋＬｄ＋ｋＬｓ （ＶＩ）

したがって、下記式（ＶＩＩ）が導かれる。
Ｌｄ＝（１＋ｋ）／（１－ｋ）・Ｌｓ （ＶＩＩ）

上記式（ＶＩＩ）と下記式（ＶＩＩＩ）とから、下記式（ＩＸ）が導かれる。
Ｌ＝μＮ²Ａｃ／ｌｃ （ＶＩＩＩ）
ここで、μはコアの透磁率、Ｎはコイル巻数、Ａｃはコア断面積、ｌｃは磁路長であり、昇圧チョッパ１０１におけるインダクタおよび従来昇圧チョッパ２３０のインダクタは、コア断面積Ａｃ以外等しいとする。
Ａｃｄ＝（１＋ｋ）／（１－ｋ）・Ａｃｓ （ＩＸ）
ここで、Ａｃｓは昇圧チョッパ１０１における結合インダクタのコア断面積、Ａｃｄは従来昇圧チョッパ２３０における結合インダクタのコア断面積である。

（１＋ｋ）／（１－ｋ）は１より大きいので、差動接続する従来昇圧チョッパ２３０における結合インダクタのコア断面積Ａｃｄは、昇圧チョッパ１０１における結合インダクタのコア断面積Ａｃｓよりも大きいことが必要とされる。

したがって、昇圧チョッパ１０１では、動作条件（入力電流リプルΔＩ７）を等しくすると、従来昇圧チョッパ２３０よりもインダクタを小型化することが可能である。

図４Ｂのタイミングチャートに示されるように、通流率Ｄが０．２５の場合には、通流率Ｄが０．７５の場合との対比で、ゲート電圧Ｖ１およびゲート電圧Ｖ２がいずれもオフ電位となる期間（期間（１）、期間（３））が存在する。これらの期間（期間（１）、期間（３））では、電源Ｂ１、第１インダクタＬ１および第３インダクタＬ３ならびに負荷Ｒ１を通る回路と、電源Ｂ１、第２インダクタＬ２および第４インダクタＬ４ならびに負荷Ｒ１を通る回路が並列に存在し、第１インダクタＬ１を流れる電流Ｉ１と第２インダクタＬ２を流れる電流Ｉ２の和が電流Ｉ８となる（Ｉ８＝Ｉ１＋Ｉ２）。このため、期間（１）や期間（３）の開始直後には電流Ｉ８は高くなるが、その後、第１インダクタＬ１および第３インダクタＬ３ならび第２インダクタＬ２および第４インダクタＬ４の影響で電流Ｉ８は減少する。なお、前述のとおり、電流Ｉ８は、直流成分が負荷Ｒ１へと至る電流Ｉ６となり、交流成分は第２キャパシタＣ６へと流れる。

一方、ゲート電圧Ｖ１およびゲート電圧Ｖ２がいずれかがオン電位となる期間（期間（２）、期間（４））では、ゲート電圧がオン電位となって閉じているスイッチング素子に接続されるインダクタを流れる電流（例えば期間（２）ではゲート電圧Ｖ１がオン電位なので、第１インダクタＬ１を流れる電流Ｉ１）は電流Ｉ８に寄与しない。このため、電流Ｉ８は、ゲート電圧がオフ電位となって閉じているスイッチング素子に接続されるインダクタを流れる電流（例えば期間（２）ではゲート電圧Ｖ２がオフ電位なので、第２インダクタＬ２を流れる電流Ｉ２）になる。すなわち、期間（２）や期間（４）における電流Ｉ８は、期間（１）や期間（４）における電流Ｉ８の１／２となる。なお、各期間の開始直後には、モードの変換に伴って急峻な電流変化が生じている。

（第二の実施形態）
図５Ａは、本発明の第二の実施形態に係る電力変換回路の一例を示す回路図である。図５Ｂは、本発明の第二の実施形態に係る電力変換回路の他の一例を示す回路図である。

図５Ａに示される第二の実施形態に係る電力変換回路１１０は、第一の実施形態に係る電力変換回路１００と基本構成が共通する２相インターリーブ式ＤＣ／ＤＣコンバータの一種である。電力変換回路１００と電力変換回路１１０とを対比すると、電力変換回路１００では、第１インダクタＬ１と第３インダクタＬ３とが第１コア１１Ｃにて和動接続して第１結合インダクタ１１を構成し、第２インダクタＬ２と第４インダクタＬ４とが第２コア１２Ｃにて和動接続して第２結合インダクタ１２を構成していたのに対し、電力変換回路１１０では、４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）が１つのコア（共通コア１３Ｃ）に設けられて共通結合インダクタ１３を構成している点で相違する。

共通結合インダクタ１３の共通コア１３Ｃでは、第１インダクタＬ１と第３インダクタＬ３とが和動接続し、第２インダクタＬ２と第４インダクタＬ４とが和動接続している。共通結合インダクタ１３の共通コア１３Ｃでは、往路に位置する２つのインダクタである第１インダクタＬ１および第２インダクタＬ２は差動接続し、復路に位置する２つのインダクタである第３インダクタＬ３および第４インダクタＬ４も差動接続している。

図５Ｂに示される第二の実施形態に係る電力変換回路１１０Ａは、電力変換回路１１０との対比で、往路に位置する２つのインダクタである第１インダクタＬ１および第２インダクタＬ２が和動接続し、復路に位置する２つのインダクタである第３インダクタＬ３および第４インダクタＬ４も和動接続している。すなわち、電力変換回路１１０Ａでは、共通結合インダクタ１３を構成する４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）が全て和動接続している。

図６Ａから図６Ｄは、本発明の第二の実施形態に係る電力変換回路が備える結合インダクタの具体例を示す図である。

図６Ａに示される共通結合インダクタ１３の一例（共通結合インダクタ１３ａ）は電力変換回路１１０に用いられ、共通コア１３Ｃは、中脚１３Ｃ１と、中脚１３Ｃ１の両側に設けられた２つの外脚１３Ｃ２、１３Ｃ２とを備える構造を有する。

一方の外脚１３Ｃ２には第１コイル線１Ｗおよび第３コイル線３Ｗが巻回されて、それぞれ、第１インダクタＬ１、第３インダクタＬ３を構成している。第１インダクタＬ１が作る磁束が、第１コイル線１Ｗが巻回された外脚１１Ｃ２および中脚１３Ｃ１を含んでなる環状磁路を時計回りにまわるように、第１コイル線１Ｗは巻回され、第３コイル線３Ｗも、第３インダクタＬ３が作る磁束がこの環状磁路を時計回りにまわるように巻回されている。したがって、第１インダクタＬ１と第３インダクタＬ３とは和動接続されている。

他方の外脚１３Ｃ２には第２コイル線２Ｗおよび第４コイル線４Ｗが巻回されて、それぞれ、第２インダクタＬ２、第４インダクタＬ４を構成している。第２インダクタＬ２が作る磁束が、第２コイル線２Ｗが巻回された外脚１３Ｃ２および中脚１３Ｃ１を含んでなる環状磁路を反時計回りにまわるように、第２コイル線２Ｗは巻回され、第４コイル線４Ｗも、第４インダクタＬ４が作る磁束がこの環状磁路を反時計回りにまわるように巻回されている。したがって、第２インダクタＬ２と第４インダクタＬ４とは和動接続されている。

２つの外脚１３Ｃ２を含んでなる環状磁路をみると、一方の外脚１３Ｃ２に設けられた第１インダクタＬ１と、他方の外脚１３Ｃ２に設けられた第２インダクタＬ２とは、差動接続し、第３インダクタＬ３および第４インダクタＬ４も差動接続している。このため、第１インダクタＬ１および第３インダクタＬ３が作る磁束の一部と、第２インダクタＬ２および第４インダクタＬ４が作る磁束の一部は、中脚１３Ｃ１を通る。

このように、共通結合インダクタ１３ａでは、外脚１３Ｃ２には２つのインダクタにより生じた磁束が流れやすくなるため、外脚１３Ｃ２の飽和磁束密度は高いことが好ましい。また、中脚１３Ｃ１には４つのインダクタにより生じた磁束が流れやすくなるため、中脚１３Ｃ１の飽和磁束密度は高いことが特に好ましい。具体的には、外脚１３Ｃ２の飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。中脚１３Ｃ１の飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましく、１．２Ｔ以上であることが特に好ましい。

２つの外脚１３Ｃ２を通る環状磁路を構成する磁性材料（第１磁性材料）と、中脚１３Ｃ１を構成する磁性材料（第２磁性材料）とは、異なっていてもよい。この場合には、第２磁性材料の透磁率は、第１磁性材料の透磁率よりも低いことが、中脚１３Ｃ１で磁気飽和が生じにくい観点から好ましい。具体的には、第１磁性材料の透磁率は１０００以上であることが好ましく、２０００以上であることがより好ましい。これに対し、第２磁性材料の透磁率は、１５以上１２０以下であることが好ましく、１５以上１００以下であることがより好ましく、１５以上８０以下であることが特に好ましい。また、中脚１３Ｃ１を通る磁束密度が高いことから、第２磁性材料は透磁率が低く、鉄損が生じにくい材料であることが好ましい。これらの観点から、第２磁性材料は、前述のＦｅ－Ｐ－Ｃ系非晶質磁性合金粉末を備える圧粉体であることが好ましい。第２磁性材料がかかる圧粉体からなる場合には、中脚１１Ｃ１をギャップレスにすることができる。

図６Ｂに示される共通結合インダクタ１３の他の一例（共通結合インダクタ１３ｂ）は、電力変換回路１１０に用いられ、共通結合インダクタ１３ａとの対比で、中脚１３Ｃ１を有さず、２つの外脚１３Ｃ２、１３Ｃ２が環状磁路を作る構造を有する。一方の外脚１３Ｃ２には第１コイル線１Ｗが巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が２つの外脚１３Ｃ２、１３Ｃ２を含んでなる環状磁路を時計回りにまわるように第１コイル線１Ｗは巻回されている。他方の外脚１３Ｃ２には第３コイル線３Ｗが巻回されて第３インダクタＬ３を構成している。第３インダクタＬ３が作る磁束が２つの外脚１３Ｃ２、１３Ｃ２を含んでなる環状磁路を時計回りにまわるように第３コイル線３Ｗは巻回されている。したがって、第１インダクタＬ１と第３インダクタＬ３とは和動接続されている。同様に、第２インダクタＬ２と第４インダクタＬ４とは和動接続されている。

それゆえ、共通結合インダクタ１３ａと同様に、共通結合インダクタ１３ｂの共通コア１３Ｃを構成する磁性材料は飽和磁束密度が高いことが好ましく、その飽和磁束密度は、７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。なお、共通結合インダクタ１３ｂでは、第１インダクタＬ１と第２インダクタＬ２とは差動接続されている。

図６Ｃに示される共通結合インダクタ１３の別の一例（共通結合インダクタ１３ｃ）は電力変換回路１１０Ａに用いられ、共通結合インダクタ１３ｂとの対比で、第２インダクタＬ２の第２コイル線２Ｗおよび第４インダクタＬ４の第４コイル線４Ｗが逆向きに巻回されている。このため、共通結合インダクタ１３ｃでは、４つのインダクタが和動接続されている。和動接続される場合には、環状磁路を流れる磁束密度が高まりやすいため、共通結合インダクタ１３ｃの共通コア１３Ｃを構成する磁性材料は飽和磁束密度が高いことが好ましく、その飽和磁束密度は、７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましく、１．２Ｔ以上であることが特に好ましい。また、共通コア１３Ｃを構成する磁性材料は、インダクタンスに関する要請を満たす範囲とすることを前提条件として、磁気飽和しにくくなる観点から前述のような透磁率が低い材料を用いることが好ましい。

図６Ｄに示される共通結合インダクタ１３のまた別の一例（共通結合インダクタ１３ｄ）は電力変換回路１１０Ａに用いられ、共通コア１３Ｃは、中脚１３Ｃ１と、中脚１３Ｃ１の両側に設けられた２つの外脚１３Ｃ２、１３Ｃ２とを備える構造を有する。４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）を構成するための４つのコイル線（第１コイル線１Ｗ～第４コイル線４Ｗ）は、いずれも中脚１３Ｃ１に設けられ、中脚１３Ｃ１において紙面左から右へと流れる磁束が生じるように、これらのコイル線は巻回されている。

このように、共通結合インダクタ１３ｄでは、４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）は全て和動接続しているため、中脚１３Ｃ１を流れる磁束密度が高まりやすい。それゆえ、共通結合インダクタ１３ｄの中脚１３Ｃ１を構成する磁性材料は飽和磁束密度が高いことが好ましく、その飽和磁束密度は、７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましく、１．２Ｔ以上であることが特に好ましい。また、中脚１３Ｃ１を構成する磁性材料は、インダクタンスに関する要請を満たす範囲とすることを前提条件として、磁気飽和しにくくなる観点から前述のような透磁率が低い材料を用いることが好ましい。

共通結合インダクタ１３ｄにおいて２つの外脚１３Ｃ２を含む環状磁路を構成する部分も、飽和磁束密度が高いことが好ましく、具体的には、７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。なお、共通結合インダクタ１３ｄでは、巻線するのが中脚１３Ｃ１のみで済み、巻線工程および組立工程を簡略化できる利点も持つ。

図７Ａは、本発明の第二の実施形態に係る電力変換回路１１０の具体的な一例である昇圧チョッパを示す回路図であり、図５Ａで示す回路の具体例である。昇圧チョッパ１１１は、電力変換回路１１０との対比で、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３が半導体スイッチ（例えば電界効果トランジスタ）からなり、第２スイッチング素子Ｑ２が第１整流素子Ｄ１からなり、第４スイッチング素子Ｑ４が第２整流素子Ｄ２からなり、第５スイッチング素子Ｑ５が第３整流素子Ｄ３からなり、第６スイッチング素子Ｑ６が第４整流素子Ｄ４からなる。したがって、昇圧チョッパ１１１において、図７Ａでは図示していない制御部９０は、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３を駆動する。

図８は、図７Ａに示される昇圧チョッパの動作を説明するタイミングチャートの一例（デューティー比：０．７５）である。図８のタイミングチャートは、図４Ａのタイミングチャート（第一の実施形態に係る昇圧チョッパ１０１、デューティー比：０．７５）と基本動作は同様であるが、昇圧チョッパ１０１では、第１インダクタＬ１と第３インダクタＬ３とが和動接続する第１結合インダクタ１１と、第２インダクタＬ２と第４インダクタＬ４とが和動接続する第２結合インダクタ１２とが別部材から構成されていたのに対し、昇圧チョッパ１１１では、共通結合インダクタ１３において、第１インダクタＬ１と第３インダクタＬ３とが和動接続し、第２インダクタＬ２と第４インダクタＬ４とが和動接続する点が相違する。この相違点に基づいて、４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）を流れる電流（電流Ｉ１～電流Ｉ４）が異なり、この相違に基づき、電流Ｉ７も相違する。

図４Ａのタイミングチャートでは、いずれのインダクタについても、そのインダクタに接続されるスイッチング素子がオンのときにはインダクタを流れる電流は上昇し、かかるスイッチング素子がオフのときにはインダクタを流れる電流は低下する。これに対し、図８のタイミングチャートでは、第１スイッチング素子Ｑ１に接続される第１インダクタＬ１および第３インダクタＬ３が、第３スイッチング素子Ｑ３に接続される第２インダクタＬ２および第４インダクタＬ４と同一のコアに設けられている。このため、第１スイッチング素子Ｑ１の動作は、第１インダクタＬ１および第３インダクタＬ３のみならず第２インダクタＬ２および第４インダクタＬ４に影響を与え、第３スイッチング素子Ｑ３の動作は第２インダクタＬ２および第４インダクタＬ４のみならず第１インダクタＬ１および第３インダクタＬ３に影響を与える。このため、４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）は、期間（１）乃至期間（４）では、いずれも同位相で電流（電流Ｉ１～電流Ｉ４）が増減する。

具体的には、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３がいずれもオンの場合（期間（１）および期間（３））には、４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）はいずれも電流（電流Ｉ１～電流Ｉ４）が増加し、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３がいずれかがオフの場合（期間（２）および期間（４））には、４つのインダクタ（第１インダクタＬ１～第４インダクタＬ４）はいずれも電流（電流Ｉ１～電流Ｉ４）が低下する。さらに詳細に確認すると、第１スイッチング素子Ｑ１がオンからオフ（またはオフからオン）になるときには、第１スイッチング素子Ｑ１に接続される第１インダクタＬ１および第３インダクタＬ３の方が、第１スイッチング素子Ｑ１に接続されていない第２インダクタＬ２および第４インダクタＬ４よりも、電流が低下（または増加）しやすく、電流変動の傾きの絶対値は大きくなる。同様に、第３スイッチング素子Ｑ３がオンからオフ（またはオフからオン）になるときには、第３スイッチング素子Ｑ３に接続される第２インダクタＬ２および第４インダクタＬ４の方が、第３スイッチング素子Ｑ３に接続されていない第１インダクタＬ１および第３インダクタＬ３よりも、電流が低下（または増加）しやすく、電流変動の傾きの絶対値は大きくなる。すなわち、詳細に確認すると、第１インダクタＬ１および第３インダクタＬ３の電流変化（Ｉ１、Ｉ３）は、第２インダクタＬ２および第４インダクタＬ４の電流変化（Ｉ２、Ｉ４）に対して、１８０°位相がずれている。それゆえ、第１インダクタＬ１を流れる電流Ｉ１と第２インダクタＬ２を流れる電流Ｉ２との総和である電流Ｉ７は、電流Ｉ１と電流Ｉ２の和であるから、期間（１）乃至期間（４）では、同位相であって、電流Ｉ１と電流Ｉ２の和の振幅で増減し１／２周期の三角波が連続してなる。

図７Ｂは、本発明の第二の実施形態に係る電力変換回路１１０Ａの具体的な他の一例である昇圧チョッパを示す回路図であり、図５Ｂで示す回路の具体例である。図７Ｂに示される昇圧チョッパ１１２の回路の基本構成は図７Ａに示される昇圧チョッパ１１１と同様であるが、電力変換回路１１０と電力変換回路１１０Ａとの相違に対応して、昇圧チョッパ１１１では第１インダクタＬ１と第２インダクタＬ２とは差動接続するが、昇圧チョッパ１１２では第１インダクタＬ１と第２インダクタＬ２とは和動接続する。

（第三の実施形態）
図９は、本発明の第三の実施形態に係る電力変換回路の一例を示す回路図である。図９に示される第三の実施形態に係る電力変換回路１２０は、第一の実施形態に係る電力変換回路１００と基本構成が共通する２相インターリーブ式ＤＣ／ＤＣコンバータの一種である。電力変換回路１００と電力変換回路１２０とを対比すると、電力変換回路１００では、第１インダクタＬ１と第３インダクタＬ３とが第１コア１１Ｃにて和動接続して第１結合インダクタ１１を構成し、第２インダクタＬ２と第４インダクタＬ４とが第２コア１２Ｃにて和動接続して第２結合インダクタ１２を構成していたのに対し、電力変換回路１２０では、第１インダクタＬ１と第２インダクタＬ２とが第１コア１１Ｃにて和動接続して第１結合インダクタ１１を構成し、第３インダクタＬ３と第４インダクタＬ４とが第２コア１２Ｃにて和動接続して第２結合インダクタ１２を構成する点で相違する。

図１０Ａから図１０Ｃは、本発明の第三の実施形態に係る電力変換回路が備える結合インダクタの具体例を示す図である。これらの図では、第１結合インダクタ１１の構成例を示しているが、第２結合インダクタ１２も同様の構成を有しうる。

図１０Ａに示される第１結合インダクタ１１の一例（第１結合インダクタ１１ｄ）では、第１コア１１Ｃは、中脚１１Ｃ１と、中脚１１Ｃ１の両側に設けられた２つの外脚１１Ｃ２、１１Ｃ２とを備える構造を有する。一方の外脚１１Ｃ２には第１コイル線１Ｗが巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように、第１コイル線１Ｗは巻回されている。他方の外脚１１Ｃ２には第２コイル線２Ｗが巻回されて第２インダクタＬ２を構成している。第２インダクタＬ２が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように第２コイル線２Ｗは巻回されている。したがって、第１インダクタＬ１と第２インダクタＬ２とは和動接続されている。

それゆえ、第１結合インダクタ１１ｄの第１コア１１Ｃを構成する磁性材料は、飽和磁束密度が高いことが好ましい。そのような材料として、前述のとおりＦｅ基非晶質磁性合金粉末を備える圧粉体や、Ｆｅ基非晶質磁性合金やＦｅ基ナノ結晶含有磁性合金の薄帯の積層体などが例示される。第１コア１１Ｃを構成する磁性材料の飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。中脚１１Ｃ１は環状磁路よりも磁束密度が高まりやすいので、中脚１１Ｃ１を構成する磁性材料の飽和磁束密度は、１．２Ｔ以上であることが特に好ましい場合がある。

図１０Ｂに示される第１結合インダクタ１１の他の一例（第１結合インダクタ１１ｅ）は、第１結合インダクタ１１ｄとの対比で、中脚１１Ｃ１を有さず、２つの外脚１１Ｃ２、１１Ｃ２が環状磁路を作る構造を有する。一方の外脚１１Ｃ２には第１コイル線１Ｗが巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように第１コイル線１Ｗは巻回されている。他方の外脚１１Ｃ２には第２コイル線２Ｗが巻回されて第２インダクタＬ２を構成している。第２インダクタＬ２が作る磁束が２つの外脚１１Ｃ２、１１Ｃ２を含んでなる環状磁路を時計回りにまわるように第２コイル線２Ｗは巻回されている。したがって、第１インダクタＬ１と第２インダクタＬ２とは和動接続されている。

それゆえ、図１０Ｂに示す第１結合インダクタ１１ｅの第１コア１１Ｃを構成する磁性材料は飽和磁束密度が高いことが好ましく、全ての磁束が２つの外脚１１Ｃ２、１１Ｃ２を通る為、図１０Ａで示す第１結合インダクタ１１ｄの第１コア１１Ｃを構成する磁性材料よりも、より飽和磁束密度が高い事が好ましく１．２Ｔ以上であることがより好ましい。

図１０Ｃに示される第１結合インダクタ１１の別の一例（第１結合インダクタ１１ｆ）では、第１コア１１Ｃの構造は、第１結合インダクタ１１ｄと同様に、中脚１１Ｃ１と、中脚１１Ｃ１の両側に設けられた２つの外脚１１Ｃ２、１１Ｃ２とを備える。第１コイル線１Ｗは中脚１１Ｃ１に巻回されて第１インダクタＬ１を構成している。第１インダクタＬ１が作る磁束が中脚１１Ｃ１を紙面において右向きに流れるように、第１コイル線１Ｗは巻回されている。第２コイル線２Ｗも中脚１１Ｃ１に巻回されて第２インダクタＬ２を構成している。第２インダクタＬ２が作る磁束が中脚１１Ｃ１を紙面において右向きに流れるように第２コイル線２Ｗは巻回されている。したがって、第１インダクタＬ１と第２インダクタＬ２とは和動接続されている。

それゆえ、第１結合インダクタ１１ｄと同様に、第１結合インダクタ１１ｆの第１コア１１Ｃを構成する磁性材料は飽和磁束密度が高いことが好ましく、その飽和磁束密度は７００ｍＴ以上であることが好ましく、１．０Ｔ以上であることがより好ましい。中脚１１Ｃ１は環状磁路よりも磁束密度が高まりやすいので、中脚１１Ｃ１を構成する磁性材料の飽和磁束密度は、１．２Ｔ以上であることが特に好ましい場合がある。

図１１は、本発明の第三の実施形態に係る電力変換回路の具体的な一例である昇圧チョッパを示す回路図である。図１１に示される昇圧チョッパ１２１は、電力変換回路１２０との対比で、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３が半導体スイッチ（例えば電界効果トランジスタ）からなり、第２スイッチング素子Ｑ２が第１整流素子Ｄ１からなり、第４スイッチング素子Ｑ４が第２整流素子Ｄ２からなり、第５スイッチング素子Ｑ５が第３整流素子Ｄ３からなり、第６スイッチング素子Ｑ６が第４整流素子Ｄ４からなる。したがって、昇圧チョッパ１２１において、図１１では図示していない制御部９０は、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３を駆動する。

図１２は、図１１に示される昇圧チョッパの動作を説明するタイミングチャートの一例（デューティー比：０．７５）である。図１１に示される昇圧チョッパ１２１は、図７Ａに示される昇圧チョッパ１１１と同様に、第１インダクタＬ１と第２インダクタＬ２とが差動接続している。このため、第１インダクタＬ１および第２インダクタＬ２は、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３の双方の影響を受けて、同位相で電流が変動する。このため、図１２のタイミングチャートは、図８のタイミングチャート（第二の実施形態に係る昇圧チョッパ１１１、デューティー比：０．７５）と全く等しい動作となっている。

ここで、図３に示される第一の実施形態に係る昇圧チョッパ１０１、図５Ａに示される第二の実施形態に係る昇圧チョッパ１１１、および図１１に示される第三の実施形態に係る昇圧チョッパ１２１、ならびに図１７Ｄに示される従来技術に係る従来昇圧チョッパ２３０について対比する。

前述のとおり、入力電流リプルΔＩ７が等しくなるように設計したときに、コアが磁気飽和しない範囲で使用することを前提条件として、結合インダクタについて透磁率、コイル巻数、および磁路長を揃えると、従来昇圧チョッパ２３０における結合インダクタのコア断面積Ａｃｄは、昇圧チョッパ１０１における結合インダクタのコア断面積Ａｃｓよりも大きいことが必要とされる。

同様の条件で第二の実施形態に係る昇圧チョッパ１１１の共通結合インダクタ１３のコア断面積Ａｃｓ’は、第一の実施形態に係る昇圧チョッパ１０１における結合インダクタ（第１結合インダクタ１１、第２結合インダクタ１２）のコア断面積Ａｃｓと等しく設計できる。また、後述するように、第二の実施形態に係る共通結合インダクタ１３のコアの体積は、第一の実施形態に係る結合インダクタ（第１結合インダクタ１１、第２結合インダクタ１２）の体積の総和よりも小さくなるため、結合インダクタを平置きで実装した場合、共通結合インダクタ１３の実装面積を、第一の実施形態の結合インダクタ（第１結合インダクタ１１、第２結合インダクタ１２）２つの実装面積の総和よりも小さくすることができる。しかも、昇圧チョッパ１０１では２つの結合インダクタを所定の距離で離間させて実装することになるのに対し、昇圧チョッパ１１１では１部品の実装で済むので、実効的な実装面積は２つの結合インダクタを用いる昇圧チョッパ１０１の方が広くなる。したがって、共通結合インダクタ１３を用いる昇圧チョッパ１１１の方が、昇圧チョッパ１０１よりも小型化することが可能である。さらには結合インダクタの部品点数を２点（第１結合インダクタ１１、第２結合インダクタ１２）から１点（共通結合インダクタ１３）にできるため、部品点数を削減でき実装作業が簡素化される。

第三の実施形態に係る昇圧チョッパ１２１の入力電流リプルΔＩ７は、４つのインダクタの自己インダクタンスはいずれも等しくＬｓであって、相互インダクタンスもいずれも等しくＭｓであるとき、下記式（ＩＩ’）で表される。
ΔＩ７＝１／（Ｌｓ＋Ｍｓ）・Ｖ５・Ｔｓｗ／４ （ＩＩ’）

昇圧チョッパ１２１と従来昇圧チョッパ２３０の入力電流リプルΔＩ７が等しいとき、上記式（ＩＩＩ）および上記式（ＩＩ’）より、下記式（ＩＶ’）が導かれる。
１／（Ｌｓ＋Ｍｓ）・Ｖ５・Ｔｓｗ／４＝１／（Ｌｄ－Ｍｄ）・Ｖ５・Ｔｓｗ／４ （ＩＶ’）

したがって、昇圧チョッパ１２１におけるインダクタの特性と、従来昇圧チョッパ２３０のインダクタの特性は、下記式（Ｖ’）の関係を有する。
Ｌｄ＝Ｌｓ＋Ｍｄ＋Ｍｓ （Ｖ’）

そして、相互インダクタンスは正の値で、Ｍｄ＞０、Ｍｓ＞０であることから、昇圧チョッパ１２１と従来昇圧チョッパ２３０との対比においても、差動接続の場合にインダクタに必要とされる自己インダクタンスＬｄは、和動接続の場合に必要とされる自己インダクタンスＬｓよりも常に大きい。

また、昇圧チョッパ１２１の結合インダクタのコアに用いた材料が、従来昇圧チョッパ２３０の結合インダクタのコアに用いた材料に等しい、すなわち、結合係数ｋ（０＜ｋ≦１）が等しい場合には、コアが磁気飽和しない範囲で使用することを前提条件として、上記式（Ｖ’）は下記式（ＶＩ’）で表される。
Ｌｄ＝Ｌｓ＋ｋＬｄ＋ｋＬｓ （ＶＩ’）

したがって、下記式（ＶＩＩ’）が導かれる。
Ｌｄ＝（１＋ｋ）／（１－ｋ）・Ｌｓ （ＶＩＩ’）

上記式（ＶＩＩ’）と上記式（ＶＩＩＩ）とから、下記式（ＩＸ’）が導かれる。
Ａｃｄ＝（１＋ｋ）／（１－ｋ）・Ａｃｓ’ （ＩＸ’）
ここで、Ａｃｓ’は昇圧チョッパ１２１における結合インダクタのコア断面積、Ａｃｄは従来昇圧チョッパ２３０における結合インダクタのコア断面積である。

（１＋ｋ）／（１－ｋ）は１より大きいので、差動接続する従来昇圧チョッパ２３０における結合インダクタのコア断面積Ａｃｄは、昇圧チョッパ１２１における結合インダクタのコア断面積Ａｃｓ’よりも大きいことが必要とされる。また、昇圧チョッパ１０１における結合インダクタのコア断面積Ａｃｓとの対比では、下記式（Ｘ）が成立する。
Ａｃｓ’＝Ａｃｓ （Ｘ）

したがって、第一の実施形態に係る昇圧チョッパ１０１と同様に、第三の実施形態に係る昇圧チョッパ１２１では、動作条件（入力電流リプルΔＩ７）を等しくすると、従来昇圧チョッパ２３０よりもインダクタを小型化することが可能である。

以上説明したように、本発明の実施形態に係るいずれの昇圧チョッパ（昇圧チョッパ１０１～昇圧チョッパ１２１）も、従来技術に係る昇圧チョッパ（従来昇圧チョッパ２３０）よりも、結合インダクタのコア断面積が小さくなるため、小型の観点で有利である。本発明の実施形態に係る昇圧チョッパ（昇圧チョッパ１０１～昇圧チョッパ１２１）について相対的に比べると、コア断面積を全て等しく設計した場合、第二の実施形態に係る昇圧チョッパ１１１の共通結合インダクタ１３の実装面積（前述のとおり、平置きで実装した場合の実装面積）は、第一の実施形態に係る昇圧チョッパ１０１や第三の実施形態に係る昇圧チョッパ１２１の２つの結合インダクタ（第１結合インダクタ１１、第２結合インダクタ１２）の実装面積の総和に比べ、コアの１つが少なく済むため、小さくできる。しかも、第一の実施形態に係る昇圧チョッパ１０１や第三の実施形態に係る昇圧チョッパ１２１では２つの結合インダクタを所定の距離で離間させて実装することになるのに対し、第二の実施形態に係る昇圧チョッパ１１１では１部品の実装で済むので、実効的な実装面積は第二の実施形態の昇圧チョッパの方が小さくできる。それゆえ、第二の実施形態に係る昇圧チョッパ１１１は、第一の実施形態に係る昇圧チョッパ１０１や第三の実施形態に係る昇圧チョッパ１２１よりも、小型化の観点で有利である。

結合インダクタの体積に関して具体的に確認するために、図１４の形状で表１に示される寸法を有するＥＩコア（Ｆｅ－Ｐ－Ｃ系非晶質合金粉末を含む圧粉コア）をベースにして、昇圧チョッパ１０１、昇圧チョッパ１１１、および昇圧チョッパ１２１、ならびに従来昇圧チョッパ２３０の結合インダクタの体積について計算した。昇圧チョッパ１０１、昇圧チョッパ１１１および従来昇圧チョッパ２３０が備える第１結合インダクタ１１および第２結合インダクタ１２はいずれもＥＩコアで形成し、昇圧チョッパ１２１が備える共通結合インダクタ１３はＥＥコアで形成した。いずれの昇圧チョッパにおいても入力電流リプルが等しくなるように設計した。いずれの結合インダクタ（第１結合インダクタ１１および第２結合インダクタ１２ならびに共通結合インダクタ１３）についても、結合係数ｋを０．６とした。また、コアに巻かれるコイル線は、定格２０Ａとして直径Φが２ｍｍの銅線からなり、コアに対して銅線をｎ層巻き重ねてコイル巻数Ｎとする構成とした。この場合、従来昇圧チョッパ２３０の外形寸法は、幅がＡ＋Φ×ｎ×２、奥行きがＣ×＋Φ×ｎ×２、高さがＢ＋Ｉとなる。

結合係数ｋは０．６であるから、上記（ＩＸ）式および上記（ＩＸ’）式より、昇圧チョッパ１０１の結合インダクタのコアの断面積は、従来昇圧チョッパ２３０の結合インダクタのコアの断面積の１／４（＝（１－０．６）／（１＋０．６））となった。このため、例えば昇圧チョッパ１０１の第１結合インダクタ１１のコアについて、表１におけるＣを従来昇圧チョッパ２３０のコアの１／４とすることができる。この場合、昇圧チョッパ１０１の第１結合インダクタ１１の外形寸法は、従来昇圧チョッパ２３０の場合と同様にコイル線を巻くと、幅がＡ＋Φ×ｎ×２、奥行きがＣ×１／４＋Φ×ｎ×２、高さがＢ＋Ｉ、となる。それゆえ、従来昇圧チョッパ２３０の結合インダクタ（第１結合インダクタ１１および第２結合インダクタ１２）の総体積を１００としたとき、昇圧チョッパ１０１の結合インダクタ（第１結合インダクタ１１および第２結合インダクタ１２）の総体積、および昇圧チョッパ１２１の結合インダクタ（第１結合インダクタ１１および第２結合インダクタ１２）の総体積は、いずれも３６となった。

同様に計算すると、従来昇圧チョッパ２３０の結合インダクタ（第１結合インダクタ１１および第２結合インダクタ１２）の総体積を１００としたとき、昇圧チョッパ１１１の共通結合インダクタ１３の体積は２８となった。前述のように、共通結合インダクタ１３は２つのＥコアにより形成されるため、ＥＩコアが２つの場合（昇圧チョッパ１０１、昇圧チョッパ１２１）に比べて体積がさらに小さくなった。このように、実際のコアをベースにして計算したところ、従来昇圧チョッパ２３０との対比で、昇圧チョッパ１０１および昇圧チョッパ１２１では体積が約１／３となり、共通結合インダクタ１３を備える昇圧チョッパ１１１では体積が約１／４となることが確認された。

第一の実施形態に係る昇圧チョッパ１０１と第三の実施形態に係る昇圧チョッパ１２１とを対比すると、入力電流リプルが等しい場合には、第１インダクタＬ１と第３インダクタＬ３とが和動接続する昇圧チョッパ１０１の方が、第１インダクタＬ１と第２インダクタＬ２とが和動接続する昇圧チョッパ１２１よりも、インダクタ電流リプルが小さくなる。以下、この点を具体的に確認する。

第一の実施形態に係る昇圧チョッパ１０１および第三の実施形態に係る昇圧チョッパ１２１について、期間（２）における第１インダクタＬ１の電流リプルを求める。昇圧チョッパ１０１の電流リプルΔＩ１Ａは下記式（ＸＩ）で示され、昇圧チョッパ１２１の電流リプルΔＩ１Ｂは下記式（ＸＩ’）で示される。
ΔＩ１Ａ＝｜１／２・[１／（Ｌｓ＋Ｍｓ）・（Ｖ５－Ｖ６）・Ｔｓｗ／４]｜ （ＸＩ）
ΔＩ１Ｂ＝｜１／２・｛［１／（Ｌｓ＋Ｍｓ）・（Ｖ５－Ｖ６／２）－１／（Ｌｓ－Ｍｓ）・Ｖ６／２］Ｔｓｗ／４｝｜ （ＸＩ’）

結合係数ｋ＝０．６、Ｖ５＝５０Ｖ、Ｖ６＝２００Ｖ、Ｌ＝５０μＨ、周期Ｔｓｗ＝２０ｍｓ（すなわち、スイッチング周波数ｆｓｗ＝５０ｋＨｚ）とすると、ΔＩ１Ａは４．７Ａ、ΔＩ１Ｂは１４．１Ａと計算される。したがって、第一の実施形態に係る昇圧チョッパ１０１のインダクタ電流リプルは、第三の実施形態に係る昇圧チョッパ１２１のインダクタ電流リプルの１／３程度となる。インダクタ電流が相対的に小さい場合には、ファラデーの法則により、コアを流れる磁束が小さくなる。このため、第一の実施形態に係る昇圧チョッパ１０１は、第三の実施形態に係る昇圧チョッパ１２１よりも、飽和磁束密度が低いコア材料を用いることができる。このことは、第一の実施形態に係る昇圧チョッパ１０１のコア材料の方が、飽和磁束密度の選定自由度が高いことを意味する。

図１３Ａは、本発明の第二の実施形態に係る昇圧チョッパ（具体的には図７に示される昇圧チョッパ１１１）に発生するコモンモードノイズを実測した結果を示すグラフである。図１３Ｂは、比較例に係る昇圧チョッパ（具体的には図１４Ｃ示される従来昇圧チョッパ２２０）に発生するコモンモードノイズを実測した結果を示すグラフである。

図１３Ａと図１３Ｂとの対比から明らかなように、本発明の第二の実施形態に係る昇圧チョッパ１１１のコモンモードノイズは、従来昇圧チョッパ２２０のコモンモードノイズよりも抑制されており、１５０ｋＨｚから３０ＭＨｚの周波数域において、その傾向は顕著であった。

（双方向ＤＣ／ＤＣコンバータ）
図１５Ａから図１５Ｄは、各実施形態に係る電力変換回路に対応する双方向ＤＣ／ＤＣコンバータの回路図である。図１５Ａに示される双方向ＤＣ／ＤＣコンバータ１０２は、第一の実施形態に係る電力変換回路１００の具体例である。図１５Ｂに示される双方向ＤＣ／ＤＣコンバータ１１３は、第二の実施形態に係る電力変換回路１１０の具体例である。図１５Ｃに示される双方向ＤＣ／ＤＣコンバータ１１４は、第二の実施形態に係る電力変換回路１１０Ａの具体例である。図１５Ｄに示される双方向ＤＣ／ＤＣコンバータ１２２は、第三の実施形態に係る電力変換回路１２０の具体例である。

本実施形態に係る電力変換回路１００、１１０、１１０Ａ、１２０について、第１スイッチング素子Ｑ１から第６スイッチング素子Ｑ６をいずれもトランジスタとダイオードとの並列素子（ボディーダイオード内蔵トランジスタ）から構成し、第１正極端子Ｔ１Ｐと第１負極端子Ｔ１Ｎとの間には低圧側の電源を接続し、第２正極端子Ｔ２Ｐと第２負極端子Ｔ２Ｎとの間には高圧側の電源Ｂ２を接続することにより、双方向ＤＣ／ＤＣコンバータ１０２、１１３、１１４、１２２として用いることができる。

第２スイッチング素子Ｑ２および第４スイッチング素子Ｑ４ならびに第５スイッチング素子Ｑ５および第６スイッチング素子Ｑ６を常時オフにしてダイオードとして機能させ、制御部９０が、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３とを交互にオン／オフする制御を行うことにより、双方向ＤＣ／ＤＣコンバータ１０２、１１３、１１４、１２２を、低圧側から高圧側へと電力が流れる昇圧チョッパとして機能させることができる。

第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３を常時オフにしてダイオードとして機能させ、制御部９０が、第２スイッチング素子Ｑ２および第４スイッチング素子Ｑ４からなるスイッチ群と、第５スイッチング素子Ｑ５および第６スイッチング素子Ｑ６からなるスイッチ群とを交互にオン／オフする制御を行うことにより、双方向ＤＣ／ＤＣコンバータ１０２、１１３、１１４、１２２を、高圧側から低圧側へと電力が流れる降圧チョッパとして機能させることができる

（降圧チョッパ）
本実施形態に係る電力変換回路の具体例は降圧チョッパを含む。降圧チョッパでは、電力変換回路において、第１スイッチング素子Ｑ１は、第１負極端子Ｔ１Ｎ側からＰ１側へと整流し、第３スイッチング素子Ｑ３は、第１負極端子Ｔ１Ｎ側からＰ２側へと整流する。これにより、降圧チョッパは第２正極端子Ｔ２Ｐ側から入力された電圧を、第１正極端子Ｔ１Ｐ側に降圧して出力する。以下、第一の実施形態に係る電力変換回路１００を具体例として説明する。

図１６は、第一の実施形態に係る電力変換回路に対応する降圧チョッパの回路図である。図１６に示される降圧チョッパ１０３は、第一の実施形態に係る電力変換回路１００の具体例である。昇圧チョッパ１０１では電力の流れは左から右であるのに対し、降圧チョッパ１０３では電力の流れは右から左になる。このため、第１正極端子Ｔ１Ｐおよび第１負極端子Ｔ１Ｎには負荷Ｒ１が接続され、第２正極端子Ｔ２Ｐおよび第２負極端子Ｔ２Ｎには電源Ｂ２が接続される。そして、第１スイッチング素子Ｑ１は、第１スイッチング素子Ｑ１側から第１点Ｐ１側へと整流する整流素子（第１整流素子Ｄ１）からなり、第３スイッチング素子Ｑは、第３スイッチング素子Ｑ３側から第２点Ｐ２側へと整流する整流素子（第２整流素子Ｄ２）からなる。第２スイッチング素子Ｑ２および第４スイッチング素子Ｑ４から第６スイッチング素子Ｑ６は半導体スイッチ（例えば電界効果トランジスタ）からなる。制御部９０は、第２スイッチング素子Ｑ２および第５スイッチング素子Ｑ５を同期制御し、第４スイッチング素子Ｑ４および第６スイッチング素子Ｑ６を同期制御する。

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。例えば、上記の実施形態では、２相インターリーブ式のＤＣ／ＤＣコンバータについて説明したが、これに限定されず、３相以上のマルチフェーズであってもよい。

上記の説明では、いずれの実施形態においても、平衡化の観点から、寄生容量Ｃ１、Ｃ２に対応するキャパシタＣ３、Ｃ４を設け、第２スイッチング素子Ｑ２に対応する第５スイッチング素子Ｑ５（昇圧チョッパ１０１などでは第１整流素子Ｄ１に対応する第３整流素子Ｄ３）、第４スイッチング素子Ｑ４に対応する第６スイッチング素子Ｑ６（昇圧チョッパ１０１などでは第２整流素子Ｄ２に対応する第４整流素子Ｄ４）を設けたが、これらは必須の構成ではない。寄生容量Ｃ１、Ｃ２が無視できる程度に小さい場合にはキャパシタＣ３、Ｃ４は不要である。実際に実装して回路を動作させたときに寄生容量Ｃ１、Ｃ２の影響が無視できないときに、キャパシタＣ３、Ｃ４を設ければよい。

また、第２スイッチング素子Ｑ２（昇圧チョッパ１０１などでは第１整流素子Ｄ１）や第４スイッチング素子Ｑ４（昇圧チョッパ１０１などでは第２整流素子Ｄ２）が順方向に電流を流す際のインピーダンスは非常に小さいため、これらの素子がコモンモードノイズの原因とならない場合には、平衡化のための素子として、第５スイッチング素子Ｑ５（昇圧チョッパ１０１などでは第３整流素子Ｄ３）および第６スイッチング素子Ｑ６（昇圧チョッパ１０１などでは第４整流素子Ｄ４）を設ける必要はない。

１００、１１０、１１０Ａ、１２０ 電力変換回路
１０１、１１１、１１２、１２１、 昇圧チョッパ
２００、２１０、２２０、２３０ 従来昇圧チョッパ
１０２、１１３、１１４、１２２ 双方向ＤＣ／ＤＣコンバータ
１０３ 降圧チョッパ
Ｌ１ 第１インダクタ
Ｌ２ 第２インダクタ
Ｌ３ 第３インダクタ
Ｌ４ 第４インダクタ
１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ 第１結合インダクタ
１１Ｃ 第１コア
１１Ｃ１ 中脚
１１Ｃ２ 外脚
１Ｗ 第１コイル線
２Ｗ 第２コイル線
３Ｗ 第３コイル線
４Ｗ 第４コイル線
１２ 第２結合インダクタ
１２Ｃ 第２コア
１３、１３ａ、１３ｂ、１３ｃ、１３ｄ 共通結合インダクタ
１３Ｃ 共通コア
１３Ｃ１ 中脚
１３Ｃ２ 外脚
Ｔ１Ｐ 第１正極端子
Ｔ１Ｎ 第１負極端子
Ｔ２Ｐ 第２正極端子
Ｔ２Ｎ 第２負極端子
ＳＣ１ 第１直列回路
ＳＣ２ 第２直列回路
Ｂ１、Ｂ２ 電源
Ｒ１ 負荷
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｑ３ 第３スイッチング素子
Ｑ４ 第４スイッチング素子
Ｑ５ 第５スイッチング素子
Ｑ６ 第６スイッチング素子
Ｐ１ 第１点
Ｐ２ 第２点
９０ 制御部
Ｃ１、Ｃ２ 寄生容量
Ｃ３、Ｃ４ キャパシタ
Ｃ５ 第１キャパシタ
Ｃ６ 第２キャパシタ
ＧＮＤ 接地電位
Ｄ１ 第１整流素子
Ｄ２ 第２整流素子
Ｄ３ 第３整流素子
Ｄ４ 第４整流素子

Claims (13)

1. 第１スイッチング素子と第２スイッチング素子との直列接続を有する第１直列回路と、
   前記第１スイッチング素子と前記第２スイッチング素子との間の第１点に一端が接続される第１インダクタと、
   前記第１インダクタの前記他端に接続される第１正極端子と、
   前記第１直列回路の前記第１スイッチング素子側の端部に接続される第１負極端子と、
   一端が前記第１正極端子に接続され、他端が前記第１負極端子に接続される第１キャパシタと、
   前記第１直列回路の前記第２スイッチング素子側の端部に接続される第２正極端子と、
   前記第１直列回路の前記第１スイッチング素子側の端部に接続される第２負極端子と、
   前記第２正極端子と前記第２負極端子との間で前記第１直列回路に対して並列に設けられる第２キャパシタと、
   第３スイッチング素子と第４スイッチング素子との直列接続を有し、前記第２正極端子と前記第２負極端子との間で、前記第１直列回路および前記第２キャパシタに対して並列に設けられる第２直列回路と、
   一端が前記第３スイッチング素子と前記第４スイッチング素子との間の第２点に接続され、他端が前記第１正極端子に接続される第２インダクタと、
   前記第１スイッチング素子の前記第１負極端子側の端部と前記第１負極端子との間に設けられる第３インダクタと、
   前記第３スイッチング素子の前記第１負極端子側の端部と前記第１負極端子との間に設けられる第４インダクタと、
   前記第１直列回路が有するスイッチング素子および前記第２直列回路が有するスイッチング素子を駆動し、前記第１直列回路と前記第２直列回路とを異なる位相で制御する制御部と、
   を備える電力変換回路であって、
   前記第１インダクタと、前記第２インダクタから前記第４インダクタのいずれかとが第１コアにて和動接続して第１結合インダクタを構成し、
   前記第２インダクタから前記第４インダクタのうち、前記第１結合インダクタを構成しない２つのインダクタが第２コアにて和動接続して第２結合インダクタを構成すること
   を特徴とする電力変換回路。
2. 前記第１結合インダクタは前記第３インダクタを有し、前記第２結合インダクタは前記第２インダクタを有する、請求項１に記載の電力変換回路。
3. 前記第１結合インダクタは前記第２インダクタを有し、前記第２結合インダクタは前記第３インダクタを有する、請求項１に記載の電力変換回路。
4. 前記第１コアおよび前記第２コアを構成する磁性材料は、飽和磁束密度が７００ｍＴ以上である、請求項１に記載の電力変換回路。
5. 前記第１コアと前記第２コアとは同一のコアとして形成された、請求項１に記載の電力変換回路。
6. 前記同一のコアは、中脚と前記中脚の両側に設けられた２つの外脚とを備える構造を有し、
   前記第１インダクタが有する第１コイル線、前記第２インダクタが有する第２コイル線、前記第３インダクタが有する第３コイル線、および前記第４インダクタが有する第４コイル線は、前記外脚に巻回されている、請求項４に記載の電力変換回路。
7. ２つの前記外脚を通る環状磁路は第１磁性材料で構成され、
   前記中脚は、前記第１磁性材料の透磁率よりも低い透磁率を有する第２磁性材料で構成される、請求項６に記載の電力変換回路。
8. 前記第２磁性材料の透磁率は１５以上１２０以下である、請求項７に記載の電力変換回路。
9. 前記第１磁性材料の透磁率は１０００以上である、請求項６または請求項７に記載の電力変換回路。
10. 前記電力変換回路が備える複数のスイッチング素子の少なくとも１つについて、当該スイッチング素子の寄生容量に等しい容量を有するキャパシタを、前記スイッチング素子の前記第１負極端子側の端部と、接地電位との間に備える、請求項１から請求項９のいずれか１項に記載の電力変換回路。
11. 前記第１スイッチング素子の前記第２負極端子側の端部と前記第２負極端子との間に設けられる第５スイッチング素子と、
    前記第２スイッチング素子の前記第２負極端子側の端部と前記第２負極端子との間に設けられる第６スイッチング素子と、
    をさらに備え、
    前記制御部は、前記第５スイッチング素子を前記第２スイッチング素子と同期制御し、前記第６スイッチング素子を前記第４スイッチング素子と同期制御する、請求項１から請求項１０のいずれか１項に記載の電力変換回路。
12. 前記第２スイッチング素子は、前記第１スイッチング素子側から前記第２正極端子側へと整流し、
    前記第４スイッチング素子は、前記第２スイッチング素子側から前記第２正極端子側へと整流し、
    前記第１正極端子側から入力された電圧を、前記第２正極端子側に昇圧して出力する、請求項１から請求項１１のいずれか１項に記載の電力変換回路。
13. 前記第１スイッチング素子は、前記第１負極端子側から前記第１点側へと整流し、
    前記第３スイッチング素子は、前記第１負極端子側から前記第２点側へと整流し、
    前記第２正極端子側から入力された電圧を、前記第１正極端子側に降圧して出力する、請求項１から請求項１１のいずれか１項に記載の電力変換回路。

Images