JP2023072395A - 自立型半導体素子およびその製造方法 - Google Patents
自立型半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2023072395A JP2023072395A JP2021184933A JP2021184933A JP2023072395A JP 2023072395 A JP2023072395 A JP 2023072395A JP 2021184933 A JP2021184933 A JP 2021184933A JP 2021184933 A JP2021184933 A JP 2021184933A JP 2023072395 A JP2023072395 A JP 2023072395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- base material
- crystal base
- semiconductor crystal
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Abstract
【課題】動作時に外部電源がなくても電子状態が制御された状態に維持されている自立型半導体素子を提供することである。【解決手段】本発明の自立型半導体素子は、無機半導体材料又は有機半導体材料の半導体結晶母材と、前記半導体結晶母材の表面に接合されている、常温で固相のイオン性材料を構成するイオンと、を備え、前記半導体結晶母材の元の電子状態とは異なる。【選択図】図1
Description
本発明は、自立型半導体素子およびその製造方法に関する。
カーボンナノチューブ(CNT)やグラフェン、有機半導体などの半導体を材料とした熱電発電素子、トランジスタ、キャパシタ等の様々な半導体デバイスが研究されている。
半導体材料の性能はその電子状態に依存して変化するため、半導体デバイスを所望通りに動作させるには電子状態の制御が必須である。
イオン液体を介した半導体材料の電気化学ドーピングにより、半導体材料の電子状態を制御する技術がある(例えば、特許文献1~3)。
従来、半導体材料の電子状態を制御する方法として、上記のようなイオン液体を介した電子化学ドーピングや、電界効果を利用した電子化学ドーピングが知られている。かかる半導体材料の電子状態を制御する方法では、半導体デバイスをその電子状態が制御された状態で動作させるには、電子状態が制御された状態を維持するために一定の電圧を半導体デバイスに印加し続けることが必要であり、そのため、半導体デバイスの動作時に制御用の外部電源が必須である。このため、電源供給が困難な環境発電素子やIoTセンサー等の自立型デバイスへ適用できないという問題が存在する。
本発明は、上記事情を鑑みてなされたものであり、動作時に外部電源がなくても電子状態が制御された状態に維持されている自立型半導体素子、及び、その製造方法を提供することを目的とする。
本発明は、上記課題を解決するために、以下の手段を提供する。
本発明の第1態様に係る自立型半導体素子は、無機半導体材料又は有機半導体材料の半導体結晶母材と、前記半導体結晶母材の表面に接合されている、常温で固相のイオン性材料を構成するイオンと、を備え、前記半導体結晶母材の元の電子状態とは異なる。
上記態様に係る自立型半導体素子は、前記半導体結晶母材が多孔性材料であり、前記イオンが前記半導体結晶母材の孔の表面にも接合されている。
上記態様に係る自立型半導体素子は、前記イオン性材料が、イオン結晶、アンモニウム塩、イミダゾリウム塩、モルリホニウム塩、ホスホニウム塩、ピペリジニウム塩、ピリジニウム塩、ピロリジニウム塩、スルホニウム塩からなる群から選択された一種であってもよい。
上記態様に係る自立型半導体素子は、前記自立型半導体素子が、i型、p型又はn型のいずれかであってもよい。
本発明の第3態様に係る自立型半導体素子の製造方法は、槽内に、無機半導体材料又は有機半導体材料の半導体結晶母材と、前記半導体結晶母材と離間するように配置された対極と、常温で固相であって、陽イオン及び陰イオンで構成されるイオン性材料と、を配置して準備する準備工程と、加熱によって前記イオン性材料を液相にして、前記半導体結晶母材及び前記対極をその液相に浸漬された状態にする浸漬工程と、前記半導体結晶母材と前記対極との間に電圧を印加して、前記イオン性材料を構成するイオンを、前記半導体結晶母材の表面に接合させる処理工程と、前記イオン性材料を固化する固化工程と、前記固化工程で固化され、表面に固化されたイオン性材料で覆われた前記半導体結晶母材を取り出す工程と、を有する。
本発明の自立型半導体素子によれば、動作時に外部電源がなくても電子状態が制御された状態に維持されている自立型半導体素子を提供できる。
以下、本発明を適用した実施形態に係る自立型半導体素子、及び、その製造方法について詳細に説明する。
(自立型半導体素子(第1実施形態))
第1実施形態に係る自立型半導体素子は、無機半導体材料又は有機半導体材料の半導体結晶母材と、半導体結晶母材の表面に接合されている、常温で固相のイオン性材料または前記イオン性材料を構成するイオンと、を備え、半導体結晶母材の元の電子状態とは異なる。
第1実施形態に係る自立型半導体素子は、無機半導体材料又は有機半導体材料の半導体結晶母材と、半導体結晶母材の表面に接合されている、常温で固相のイオン性材料または前記イオン性材料を構成するイオンと、を備え、半導体結晶母材の元の電子状態とは異なる。
本明細書において「半導体結晶母材」とは、無機半導体材料又は有機半導体材料からなり、結晶であって周期的な結晶格子を有するものである。結晶性あるいは周期性は完全に近いほどよいが、バンド構造を規定できる程度であればよい。
本明細書において「イオン性材料」とは、常温で固体又は固相であり、陽イオンと陰イオンとによって構成されている材料をいう。例えば、イオン結晶、アンモニウム塩、イミダゾリウム塩、モルリホニウム塩、ホスホニウム塩、ピペリジニウム塩、ピリジニウム塩、ピロリジニウム塩、スルホニウム塩からなる群から選択された一種であることが好ましい。なお、常温とは25℃程度の温度を意味している。
本明細書において「イオン性材料」とは、常温で固体又は固相であり、陽イオンと陰イオンとによって構成されている材料をいう。例えば、イオン結晶、アンモニウム塩、イミダゾリウム塩、モルリホニウム塩、ホスホニウム塩、ピペリジニウム塩、ピリジニウム塩、ピロリジニウム塩、スルホニウム塩からなる群から選択された一種であることが好ましい。なお、常温とは25℃程度の温度を意味している。
本明細書において「半導体結晶母材の表面に接合されている」とは、常温で固相のイオン性材料を構成する陽イオンもしくは陰イオンが半導体結晶母材の表面に備えることによって、元々の半導体結晶母材の電子状態が変わるような態様で接合していることを意味する。このような接合態様を本明細書では、化学ドーピングと称することがある。なお、本発明に係る自立型半導体素子は、外部電源なしで、元々の半導体結晶母材の電子状態から変わった状態を維持されるような態様で接合されている。
「半導体結晶母材の表面に接合されている」態様としては、表面の少なくとも一部にイオン性材料を構成する陽イオン及び陰イオンのいずれか一方が接合されている態様、又は、両方であるが、陽イオン及び陰イオンのイオン量が一方に偏るように接合されている態様でもよい。この場合、イオンがイオン層として層を形成して接合されている態様でもよい。イオン性材料はそれ自身が固化あるいは被膜可能な陽イオン及び陰イオンから構成されているため、外部電源を切り離した状態でも安定に電子状態を保持することができる。
「半導体結晶母材の表面に接合されている」態様としては、表面の少なくとも一部にイオン性材料を構成する陽イオン及び陰イオンのいずれか一方が接合されている態様、又は、両方であるが、陽イオン及び陰イオンのイオン量が一方に偏るように接合されている態様でもよい。この場合、イオンがイオン層として層を形成して接合されている態様でもよい。イオン性材料はそれ自身が固化あるいは被膜可能な陽イオン及び陰イオンから構成されているため、外部電源を切り離した状態でも安定に電子状態を保持することができる。
本明細書において「半導体結晶母材の元の電子状態とは異なる」とは、具体的には例えば、後述する本発明に係る自立型半導体素子の製造方法によって、常温で固相のイオン性材料または前記イオン性材料を構成するイオンを備える前の、元の半導体結晶母材における電子状態から異なるものとなっていることを意味する。具体的には例えば、p型の自立型半導体素子またはn型自立型半導体素子となるように調整されていることを例示でき、また、p型あるいはn型のゼーベック係数の値が任意の値に調整されていることも例示できる。また、その他、半導体結晶母材のキャリア濃度、電気導電率、ホール効果の極性等が調整されていることも例示できる。
無機半導体材料の半導体結晶母材としては、シリコンやゲルマニウム、窒化ガリウム、インジウムガリウムヒ素、アルミニウムガリウムを用いることができる。
有機半導体材料の半導体結晶母材としては、公知の各種の有機半導体例えば、カーボンナノチューブ(CNT)やグラフェンなどのカーボン系半導体、フラーレン、ポリチオフェン系導電性高分子、ペンタセン、トリプチセンを用いることができる。
イオン性材料としては、イオン結晶、アンモニウム塩、イミダゾリウム塩、モルリホニウム塩、ホスホニウム塩、ピペリジニウム塩、ピリジニウム塩、ピロリジニウム塩、スルホニウム塩からなる群から選択された一種であることが好ましい。
イオン結晶としては後述するように、例えば、1-エチル-1-メチルピロリジニウムビス(トリフルオロメチルスルホニル)イミド、テトラブチルアンモニウムビス-トリフルオロメタンスルホンイミダートが例示できる。
半導体結晶母材の形状としては、薄膜状、板状、塊状など用途に応じて適宜選択できる。
(自立型半導体素子(第2実施形態))
第2実施形態に係る自立型半導体素子は、多孔性の無機半導体材料又は有機半導体材料の半導体結晶母材と、半導体結晶母材の外表面及び孔の表面(内面)に接合されている、常温で固相のイオン性材料を構成するイオンと、を備え、半導体結晶母材の元の電子状態とは異なる。
第2実施形態に係る自立型半導体素子は、第1実施形態に係る自立型半導体素子のうち、特に半導体結晶母材が多孔性材料である場合である。この場合、多孔性の半導体結晶母材の孔にもイオンが入り込むところを特徴とするのでこの点を詳しく説明する。その他の点は、第1実施形態に係る自立型半導体素子と同様であるので説明を省略する。
第2実施形態に係る自立型半導体素子は、多孔性の無機半導体材料又は有機半導体材料の半導体結晶母材と、半導体結晶母材の外表面及び孔の表面(内面)に接合されている、常温で固相のイオン性材料を構成するイオンと、を備え、半導体結晶母材の元の電子状態とは異なる。
第2実施形態に係る自立型半導体素子は、第1実施形態に係る自立型半導体素子のうち、特に半導体結晶母材が多孔性材料である場合である。この場合、多孔性の半導体結晶母材の孔にもイオンが入り込むところを特徴とするのでこの点を詳しく説明する。その他の点は、第1実施形態に係る自立型半導体素子と同様であるので説明を省略する。
多孔性の半導体結晶母材の場合、母材の内部までイオンが侵入し、母材全体にイオンが接合することで、母材全体全体の電子状態を制御することができる。
「多孔性の無機半導体材料又は有機半導体材料」としては例えば、ポーラスシリコン(多孔質シリコン)、多孔性分子導体(Porous Molecular Conductor:PMC)、CNTやグラフェンなどのカーボン系半導体、半導体ナノワイヤ群、ポーラスグラフェン、CNT紡績糸、ファブリック半導体、公知の各種ポーラス化技術によって規則的な細孔構造、不規則な細孔構造とされたものや薄膜化されたものなどを挙げることができる。
本明細書において「半導体結晶母材の外表面及び孔の表面に接合されている」とは、第1実施形態において定義した「半導体結晶母材の表面に接合されている」における“表面”についてより具体的に“外表面及び孔の表面”と特定したものであり、常温で固相のイオン性材料を構成する陽イオンもしくは陰イオンが、多孔性の半導体結晶母材の外表面及び孔の表面に備えることによって、元々の半導体結晶母材の電子状態が変わるような態様で接合されていることを意味する。このような接合態様についても本明細書では、化学ドーピングと称することがある。なお、本実施形態に係る自立型半導体素子は、外部電源なしで、元々の半導体結晶母材の電子状態から変わった状態を維持されるような態様で接合されている。
「半導体結晶母材の外表面及び孔の表面に接合されている」態様としては、外表面及び孔の表面の少なくとも一部にイオン性材料を構成する陽イオン及び陰イオンのいずれか一方が、又は、両方であるが、陽イオン及び陰イオンのイオン量が一方に偏るように接合されている態様でもよい。この場合、イオンがイオン層として層を形成して接合されている態様でもよい。
「半導体結晶母材の外表面及び孔の表面に接合されている」態様としては、外表面及び孔の表面の少なくとも一部にイオン性材料を構成する陽イオン及び陰イオンのいずれか一方が、又は、両方であるが、陽イオン及び陰イオンのイオン量が一方に偏るように接合されている態様でもよい。この場合、イオンがイオン層として層を形成して接合されている態様でもよい。
本明細書において、化学ドーピングとは、多孔性の半導体結晶母材の外表面及び孔の表面に接合されることによって、半導体結晶母材の元の電子状態から変えられることも含まれる。
(自立型半導体素子の製造方法)
図1は、本発明の一実施形態に係る自立型半導体素子の製造方法を実施するための製造装置を概念的に示す図である。本発明の一実施形態に係る自立型半導体素子の製造方法について、図1を参照して説明する。
図1は、本発明の一実施形態に係る自立型半導体素子の製造方法を実施するための製造装置を概念的に示す図である。本発明の一実施形態に係る自立型半導体素子の製造方法について、図1を参照して説明する。
本発明の一実施形態に係る自立型半導体素子の製造方法は、槽1内に、無機半導体材料又は有機半導体材料の半導体結晶母材2と、半導体結晶母材2と離間するように配置された対極3と、常温で固相であって、陽イオン及び陰イオンで構成されるイオン性材料4と、を配置して準備する準備工程と、加熱によってイオン性材料を液相にして、半導体結晶母材2及び対極3をその液相4Aに浸漬された状態にする浸漬工程と、半導体結晶母材2と対極3との間に電圧を印加して、イオン性材料を構成する陽イオン4aを、半導体結晶母材2の表面に接合させる処理工程と、前記イオン性材料を固化する固化工程と、前記固化工程で固化され、表面に固化されたイオン性材料で覆われた前記半導体結晶母材を取り出す工程と、を有する。
図1において、符号11は、半導体結晶母材2と対極3との間に電圧を印加するための外部電源であり、符号12A、12Bはそれぞれ、外部電源11と半導体結晶母材2とを接続するための電気配線12A(例えば、Au線)、及び、外部電源11と対極3とを接続するための電気配線12B(例えば、Au線)である。半導体結晶母材2と電気配線12Bとは例えば、Agペースト14Aで接続されており、また、対極3と電気配線12Bも同様に例えば、Agペースト(不図示)で接続されている。Agペーストや電気配線がイオン結晶と接触して化学反応を起こすことを抑えるため、Agペーストや電気配線は耐熱シーラント15A、15Bで被膜されていることが好ましい。なお、図1において、理解を容易にするために、耐熱シーラント15Aで被覆されているAgペースト14Aの一部が見えるように描いている。符号16は、イオン性材料を液体にするための加熱手段(ホットプレート)であり、常温で固体のイオン性材料を熱によって、イオン性材料4を構成する陽イオン4aと陰イオン4bとに分離するものである。符号21は、ホットプレート16上に配置された、スライドガラス等の基板である。基板21上に耐熱シーラントなどからなる外枠を配置して槽1が形成される。符号4bは、イオン性材料4を構成する陰イオンを概念的に描いたものである。
半導体結晶母材としてカーボンナノチューブ(CNT)を用い、イオン性材料としてイオン結晶を用いた場合を例にとって、図1に示した製造装置で本発明に係る自立型半導体素子を製造する方法について説明する。
まず、CNT膜を準備する。作製方法としては吸引濾過法、インクジェット法、CVD合成法等の公知の方法を用いることができる。
次にホットプレート16の上にスライドガラス基板21を配置し、耐熱シーラントで槽1を形成する。槽1の内部には電子状態を変える対象であるCNT膜2と、その対となるイオン制御用対極としてのCNT膜(ゲート端子)3を配置する。それぞれのCNT膜は電気配線12A、12Bを通じて外部電源11に接続されている。CNT膜2、3と電気配線12A、12BはAgペースト14(CNT膜3上のAgペーストは不図示)でつながっている。Agペースト14や電気配線12A、12Bがイオン結晶4と接触して化学反応を起こすことを抑えるため、Agペースト14や電気配線12A、12Bはシーラントで被膜されている。
次に、槽1の中にイオン結晶4を入れる。ホットプレート16を加熱し、イオン結晶4を溶かす。イオン結晶4を液化した状態で外部電源11から電圧を印加することで、イオンを電気泳動させてCNT膜2の電子状態を制御する。
次に、所望の電子状態となる電圧をかけた状態でホットプレート16を切り、再度結晶化させて電子状態を固定化する。以後、CNT膜2は外部電源11の影響を受けなくなる。
次に、イオン結晶4を結晶化した後にCNT膜2を剥離することで、自立的に電子状態制御されたCNT膜2が得られる。
次にホットプレート16の上にスライドガラス基板21を配置し、耐熱シーラントで槽1を形成する。槽1の内部には電子状態を変える対象であるCNT膜2と、その対となるイオン制御用対極としてのCNT膜(ゲート端子)3を配置する。それぞれのCNT膜は電気配線12A、12Bを通じて外部電源11に接続されている。CNT膜2、3と電気配線12A、12BはAgペースト14(CNT膜3上のAgペーストは不図示)でつながっている。Agペースト14や電気配線12A、12Bがイオン結晶4と接触して化学反応を起こすことを抑えるため、Agペースト14や電気配線12A、12Bはシーラントで被膜されている。
次に、槽1の中にイオン結晶4を入れる。ホットプレート16を加熱し、イオン結晶4を溶かす。イオン結晶4を液化した状態で外部電源11から電圧を印加することで、イオンを電気泳動させてCNT膜2の電子状態を制御する。
次に、所望の電子状態となる電圧をかけた状態でホットプレート16を切り、再度結晶化させて電子状態を固定化する。以後、CNT膜2は外部電源11の影響を受けなくなる。
次に、イオン結晶4を結晶化した後にCNT膜2を剥離することで、自立的に電子状態制御されたCNT膜2が得られる。
なお、電子状態の制御と同時に、電子状態を制御されたCNT膜の熱電特性(ゼーベック係数)の測定のために、図2で示したように3端子構成にすることによって、CNT膜の熱電特性(ゼーベック係数)をリアルタイムで計測した。電子状態を制御して本発明に係る自立型半導体素子を製造するだけであれば、3端子構成は必須でなく、図1に示すような2端子構成でよい。
図2において、符号31はドレイン電極として例えば、Agペーストである。符号33Bは、ドレイン電極(Agペースト)31に接続された熱電対である。符号32は耐熱シーラントであり、Agペーストや熱電対がイオン結晶と接触して化学反応を起こすことを抑えるため、Agペーストや熱電対は耐熱シーラントで被膜されていることが好ましい。なお、図2において、理解を容易にするために、耐熱シーラント32で被覆されているドレイン電極31の一部が見えるように描いている。耐熱シーラント15Aの内側にソース電極として例えば、Agペーストが配置する。符号33Aは、ソース電極(Agペースト)に接続された熱電対である。外部電源11と対極3とを接続するための電気配線12B(例えば、Au線)である。符号33Cは、ゲート電極としての対極3と例えば、Agペースト(不図示)を介して電気配線(例えば、Au線)である。
(熱電発電素子への適用)
本発明に係る自立型半導体素子は、熱電発電素子へ適用することができる。
本発明に係る自立型半導体素子の製造方法によれば、得られる自立型半導体素子は、自立型半導体素子を構成する半導体結晶母材の電子特性に関わらず、p型自立型半導体素子及びn型自立型半導体素子のいずれにも調整できる。また、p型自立型半導体素子及びn型自立型半導体素子について、所望のゼーベック係数を有するものに調整できる。
従って、所望のゼーベック係数を有するように調整された自立型半導体素子を、熱電発電素子のp型自立型半導体素子として、又は、n型自立型半導体素子として用いることができる。また、同じ種類の半導体結晶母材を用いてp型自立型半導体素子及びn型自立型半導体素子を作製して、それらのp型自立型半導体素子及びn型自立型半導体素子を用いて熱電発電素子を作ることができる。
本発明に係る自立型半導体素子は、熱電発電素子へ適用することができる。
本発明に係る自立型半導体素子の製造方法によれば、得られる自立型半導体素子は、自立型半導体素子を構成する半導体結晶母材の電子特性に関わらず、p型自立型半導体素子及びn型自立型半導体素子のいずれにも調整できる。また、p型自立型半導体素子及びn型自立型半導体素子について、所望のゼーベック係数を有するものに調整できる。
従って、所望のゼーベック係数を有するように調整された自立型半導体素子を、熱電発電素子のp型自立型半導体素子として、又は、n型自立型半導体素子として用いることができる。また、同じ種類の半導体結晶母材を用いてp型自立型半導体素子及びn型自立型半導体素子を作製して、それらのp型自立型半導体素子及びn型自立型半導体素子を用いて熱電発電素子を作ることができる。
図3に、自立型半導体素子を適用した熱電発電素子の断面模式図を示す。
図3に示す熱電発電素子は、p型自立型半導体素子及びn型自立型半導体素子を1個づつ直列に連結したものである。
本発明のp型自立型半導体素子及びn型自立型半導体素子はそれぞれ、外部電源を必要としないで自立的にp型、n型を維持することができる。そのため、公知の熱電発電素子の構成におけるp型半導体素子及びn型半導体素子に替えて用いることができる。
図3に示す熱電発電素子は、p型自立型半導体素子及びn型自立型半導体素子を1個づつ直列に連結したものである。
本発明のp型自立型半導体素子及びn型自立型半導体素子はそれぞれ、外部電源を必要としないで自立的にp型、n型を維持することができる。そのため、公知の熱電発電素子の構成におけるp型半導体素子及びn型半導体素子に替えて用いることができる。
なお、熱電発電素子はゼーベック効果を利用して熱と電力とを変換する素子であるが、物体の両端に温度差(T1-T2)を設けた場合、その両端の温度差に応じた熱起電力Vは下記式で表される。
V=S(T1-T2)
(式中で、S:ゼーベック係数、T1:高温側の温度、T2:高温側の温度、である。)
V=S(T1-T2)
(式中で、S:ゼーベック係数、T1:高温側の温度、T2:高温側の温度、である。)
(トランジスタへの適用)
本発明に係る自立型半導体素子は、種々のトランジスタへ適用することができる。
本発明に係る自立型半導体素子の製造方法によれば、得られる自立型半導体素子は、半導体結晶母材の電子特性に関わらず、p型自立型半導体素子及びn型自立型半導体素子のいずれにも調整できる。また、p型半導体素子及びn型半導体素子について、所望のキャリア濃度を有するものに調整できる。
従って、所望のキャリア濃度を有するように調整されたp型自立型半導体素子及びn型自立型半導体素子を、種々のトランジスタにおいて、p型半導体材料あるいはn型半導体材料として適用できる。
本発明に係る自立型半導体素子は、種々のトランジスタへ適用することができる。
本発明に係る自立型半導体素子の製造方法によれば、得られる自立型半導体素子は、半導体結晶母材の電子特性に関わらず、p型自立型半導体素子及びn型自立型半導体素子のいずれにも調整できる。また、p型半導体素子及びn型半導体素子について、所望のキャリア濃度を有するものに調整できる。
従って、所望のキャリア濃度を有するように調整されたp型自立型半導体素子及びn型自立型半導体素子を、種々のトランジスタにおいて、p型半導体材料あるいはn型半導体材料として適用できる。
(実施例1)
図2に示したような装置を用いて、実施例1に係る自立型半導体素子を作製すると共に、ゼーベック係数を計測した。
具体的には、半導体結晶母材としてカーボンナノチューブ(CNT)を用い、イオン性材料として、1-エチル-1-メチルピロリジニウムビス(トリフルオロメチルスルホニル)イミド(ALDRICH社製、分子量:394.35、融点:90.1℃)を用いた。
まず、CNT膜を準備した。スーパーグロース法によって合成されたCNT分散液を使用し、吸引濾過法によりCNT膜を成膜した。
次に、槽内に、準備したCNT膜を、電子状態を制御する対象のCNT膜として、また、その対となるイオン制御用対極のCNT膜として配置した。次に、槽内に固形の1-エチル-1-メチルピロリジニウムビス(トリフルオロメチルスルホニル)イミドを入れ、ホットプレート16で130℃まで昇温して加熱して融かした。次に、電子状態の制御対象のCNT膜とイオン制御用対極のCNT膜との間に電圧を印加しながら同時にゼーベック係数をリアルタイムで計測した。
図2に示したような装置を用いて、実施例1に係る自立型半導体素子を作製すると共に、ゼーベック係数を計測した。
具体的には、半導体結晶母材としてカーボンナノチューブ(CNT)を用い、イオン性材料として、1-エチル-1-メチルピロリジニウムビス(トリフルオロメチルスルホニル)イミド(ALDRICH社製、分子量:394.35、融点:90.1℃)を用いた。
まず、CNT膜を準備した。スーパーグロース法によって合成されたCNT分散液を使用し、吸引濾過法によりCNT膜を成膜した。
次に、槽内に、準備したCNT膜を、電子状態を制御する対象のCNT膜として、また、その対となるイオン制御用対極のCNT膜として配置した。次に、槽内に固形の1-エチル-1-メチルピロリジニウムビス(トリフルオロメチルスルホニル)イミドを入れ、ホットプレート16で130℃まで昇温して加熱して融かした。次に、電子状態の制御対象のCNT膜とイオン制御用対極のCNT膜との間に電圧を印加しながら同時にゼーベック係数をリアルタイムで計測した。
図4に、1-エチル-1-メチルピロリジニウムビス(トリフルオロメチルスルホニル)イミドの初期状態の写真((a))、100℃に加熱後の写真((b))、常温に戻した後の写真((c))を示す。
図5は、印加電圧(ゲート電圧)とゼーベック係数との関係を示すグラフである。
図5より、イオン結晶が液体状態のときにゲート電圧を振ると連続的にゼーベック係数が変化しており、p型-n型の制御が可能であることがわかる。すなわち、極性が正になる印加電圧(ゲート電圧)を印加しながら固化した場合にはp型の自立型半導体素子を作製することができ、極性が負になる印加電圧(ゲート電圧)を印加しながら固化した場合にはn型の自立型半導体素子を作製することができる。p型のゼーベック係数の最大値は55μV/K程度であり、n型のゼーベック係数の最大値は-45μV/K程度を示している。本発明の自立型半導体素子の製造方法によって、大きなゼーベック係数の値の範囲で制御された自立型半導体素子を得られることがわかった。
図5より、イオン結晶が液体状態のときにゲート電圧を振ると連続的にゼーベック係数が変化しており、p型-n型の制御が可能であることがわかる。すなわち、極性が正になる印加電圧(ゲート電圧)を印加しながら固化した場合にはp型の自立型半導体素子を作製することができ、極性が負になる印加電圧(ゲート電圧)を印加しながら固化した場合にはn型の自立型半導体素子を作製することができる。p型のゼーベック係数の最大値は55μV/K程度であり、n型のゼーベック係数の最大値は-45μV/K程度を示している。本発明の自立型半導体素子の製造方法によって、大きなゼーベック係数の値の範囲で制御された自立型半導体素子を得られることがわかった。
図6は、所定の印加電圧(ゲート電圧)をかけた状態でホットプレートを切り、再度結晶化させて電子状態を固定化した後に電極から切り離して取り出した電子状態制御後のCNT膜について、ゲート電圧を振ってゼーベック係数を測定した結果を示すグラフである。図6中の上のグラフは、ゲート電圧が0.4Vのときにホットプレートを切ってイオン結晶を固化したときのものであり、図6中の下のグラフは、ゲート電圧が1Vのときのときにホットプレートを切ってイオン結晶を固化したときのものである。なお、図5と図6のゼーベック係数の値が若干変化しているが、これは、電圧印加から固化までの間にイオンが多少泳動するため電子状態が変化したこと、ゼーベック係数の絶対値自体が母材の温度に依存することによると考えられる。
図7は、イオン結晶を固化後に、電極から切り離して取り出した電子状態制御後のCNT膜の写真である。
図7は、イオン結晶を固化後に、電極から切り離して取り出した電子状態制御後のCNT膜の写真である。
図6中の上のグラフから、外部電源から切り離した後でも、p型でゼーベック係数が32μV/K程度でゲート電圧に依存しない熱電特性が得られていることがわかる。すなわち、自立状態での電子状態を保持できている。
図6中の下のグラフから、外部電源から切り離した後でも、n型でゼーベック係数が-23μV/K程度でゲート電圧に依存しない熱電特性が得られていることがわかる。すなわち、自立状態での電子状態を保持できている。
図6中の下のグラフから、外部電源から切り離した後でも、n型でゼーベック係数が-23μV/K程度でゲート電圧に依存しない熱電特性が得られていることがわかる。すなわち、自立状態での電子状態を保持できている。
(実施例2)
実施例1と比べると材料としては、イオン結晶がテトラブチルアンモニウムビス-トリフルオロメタンスルホンイミダート((ALDRICH社製、分子量:522.61、融点:96℃)である以外は同じ条件で試料を作製した。
また、固形のテトラブチルアンモニウムビス-トリフルオロメタンスルホンイミダートの加熱を130℃で行った点が実施例1と異なる。
実施例1と比べると材料としては、イオン結晶がテトラブチルアンモニウムビス-トリフルオロメタンスルホンイミダート((ALDRICH社製、分子量:522.61、融点:96℃)である以外は同じ条件で試料を作製した。
また、固形のテトラブチルアンモニウムビス-トリフルオロメタンスルホンイミダートの加熱を130℃で行った点が実施例1と異なる。
図8は、印加電圧(ゲート電圧)とゼーベック係数との関係を示すグラフである。
図8より、イオン結晶が液体状態のときにはゲート電圧を振ると連続的にゼーベック係数が変化しており、p型-n型の制御が可能であることがわかる。p型のゼーベック係数の最大値は58μV/K程度であり、n型のゼーベック係数の最大値は-65μV/K程度を示している。本発明の自立型半導体素子の製造方法によって、大きなゼーベック係数の値の範囲で制御された自立型半導体素子を得られることがわかった。
図8より、イオン結晶が液体状態のときにはゲート電圧を振ると連続的にゼーベック係数が変化しており、p型-n型の制御が可能であることがわかる。p型のゼーベック係数の最大値は58μV/K程度であり、n型のゼーベック係数の最大値は-65μV/K程度を示している。本発明の自立型半導体素子の製造方法によって、大きなゼーベック係数の値の範囲で制御された自立型半導体素子を得られることがわかった。
図9は、所定の印加電圧(ゲート電圧)をかけた状態でホットプレートを切り、再度結晶化させて電子状態を固定化した後に電極から切り離して取り出した電子状態制御後のCNT膜について、ゲート電圧を振ってゼーベック係数を測定した結果を示すグラフである。図9中の上のグラフは、ゲート電圧が0.3Vのときにホットプレートを切ってイオン結晶を固化したときのものであり、図9中の下のグラフは、ゲート電圧が0.8Vのときのときにホットプレートを切ってイオン結晶を固化したときのものである。
図9中の上のグラフから、外部電源から切り離した後でも、p型でゼーベック係数が48μV/K程度でゲート電圧に依存しない熱電特性が得られていることがわかる。すなわち、自立状態での電子状態を保持できている。
図9中の下のグラフから、外部電源から切り離した後でも、n型でゼーベック係数が-45μV/K程度でゲート電圧に依存しない熱電特性が得られていることがわかる。すなわち、自立状態での電子状態を保持できている。
図9中の下のグラフから、外部電源から切り離した後でも、n型でゼーベック係数が-45μV/K程度でゲート電圧に依存しない熱電特性が得られていることがわかる。すなわち、自立状態での電子状態を保持できている。
1 槽
2 半導体結晶母材
3 対極
4 イオン性材料
11 外部電源
2 半導体結晶母材
3 対極
4 イオン性材料
11 外部電源
Claims (5)
- 無機半導体材料又は有機半導体材料の半導体結晶母材と、
前記半導体結晶母材の表面に接合されている、常温で固相のイオン性材料を構成するイオンと、を備え、
前記半導体結晶母材の元の電子状態とは異なる、自立型半導体素子。 - 前記半導体結晶母材が多孔性材料であり、
前記イオンが前記半導体結晶母材の孔の表面にも接合されている、請求項1に記載の自立型半導体素子。 - 前記イオン性材料は、イオン結晶、アンモニウム塩、イミダゾリウム塩、モルリホニウム塩、ホスホニウム塩、ピペリジニウム塩、ピリジニウム塩、ピロリジニウム塩、スルホニウム塩からなる群から選択された一種である、請求項1又は2のいずれかに記載の自立型半導体素子。
- 前記自立型半導体素子が、i型、p型又はn型のいずれかである、請求項1~3のいずれか一項に記載の自立型半導体素子。
- 槽内に、無機半導体材料又は有機半導体材料の半導体結晶母材と、前記半導体結晶母材と離間するように配置された対極と、常温で固相であって、陽イオン及び陰イオンで構成されるイオン性材料と、を配置して準備する準備工程と、
加熱によって前記イオン性材料を液相にして、前記半導体結晶母材及び前記対極をその液相に浸漬された状態にする浸漬工程と、
前記半導体結晶母材と前記対極との間に電圧を印加して、前記イオン性材料構成するイオンを、前記半導体結晶母材の表面に接合させる処理工程と、
前記イオン性材料を固化する固化工程と、
前記固化工程で固化され、表面に固化されたイオン性材料で覆われた前記半導体結晶母材を取り出す工程と、を有する、自立型半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021184933A JP2023072395A (ja) | 2021-11-12 | 2021-11-12 | 自立型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021184933A JP2023072395A (ja) | 2021-11-12 | 2021-11-12 | 自立型半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023072395A true JP2023072395A (ja) | 2023-05-24 |
Family
ID=86424395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021184933A Pending JP2023072395A (ja) | 2021-11-12 | 2021-11-12 | 自立型半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023072395A (ja) |
-
2021
- 2021-11-12 JP JP2021184933A patent/JP2023072395A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jeong et al. | Perovskite cluster-containing solution for scalable D-bar coating toward high-throughput perovskite solar cells | |
Chen et al. | General space-confined on-substrate fabrication of thickness-adjustable hybrid perovskite single-crystalline thin films | |
He et al. | In situ probing molecular intercalation in two-dimensional layered semiconductors | |
Dong et al. | Novel series of quasi-2D Ruddlesden–Popper perovskites based on short-chained spacer cation for enhanced photodetection | |
Zhang et al. | Binary solvent engineering for high-performance two-dimensional perovskite solar cells | |
Wang et al. | Strong in-plane anisotropic SiP2 as a IV–V 2D semiconductor for polarized photodetection | |
Zhumekenov et al. | Formamidinium lead halide perovskite crystals with unprecedented long carrier dynamics and diffusion length | |
Tan et al. | Two-dimensional (C4H9NH3) 2PbBr4 perovskite crystals for high-performance photodetector | |
Petrov et al. | New insight into the formation of hybrid perovskite nanowires via structure directing adducts | |
Gurarslan et al. | Surface-energy-assisted perfect transfer of centimeter-scale monolayer and few-layer MoS2 films onto arbitrary substrates | |
Weller et al. | Cubic perovskite structure of black formamidinium lead iodide, α-[HC (NH2) 2] PbI3, at 298 K | |
Thiemann et al. | High-mobility ZnO nanorod field-effect transistors by self-alignment and electrolyte-gating | |
Lee et al. | Evaluating the optoelectronic quality of hybrid perovskites by conductive atomic force microscopy with noise spectroscopy | |
US7265037B2 (en) | Nanowire array and nanowire solar cells and methods for forming the same | |
Tsivion et al. | Guided growth of epitaxially coherent GaN nanowires on SiC | |
Bao et al. | Synthesis of a highly ordered single‐crystalline Bi2S3 nanowire array and its metal/semiconductor/metal Back‐to‐Back Schottky Diode | |
Ma et al. | Temperature-dependent local electrical properties of organic–inorganic halide perovskites: in situ KPFM and c-AFM investigation | |
Liu et al. | Direct fabrication of functional ultrathin single-crystal nanowires from quasi-one-dimensional van der Waals crystals | |
Zhou et al. | Control of emergent properties at a correlated oxide interface with graphene | |
Schlipf et al. | Top-down approaches towards single crystal perovskite solar cells | |
Hung et al. | Scalable patterning of MoS2 nanoribbons by micromolding in capillaries | |
Qi et al. | A processing window for fabricating heavily doped silicon nanowires by metal-assisted chemical etching | |
Bendi et al. | Self-powered graphene thermistor | |
Kwak et al. | Template-free liquid-phase synthesis of high-density CdS nanowire arrays on conductive glass | |
Sun et al. | Semiconductor nanomaterials for flexible technologies: From photovoltaics and electronics to sensors and energy storage |