JP2023070797A - メモリシステムおよび方法 - Google Patents

Abstract

【課題】Ｉ／Ｏ性能を向上させることができるメモリシステムを提供する。【解決手段】実施形態によれば、コントローラは、ホストから指定されるアドレスと不揮発性メモリの物理的な位置を示すアドレスとの対応関係を保持する第１テーブルを管理し、ホストから受信したライトコマンドで指定される第１アドレスに対応する第１データを圧縮し、第１データを圧縮して得られた第２データのサイズを特定し、第２データのサイズに基づき、不揮発性メモリ上における第２データの配置を決定し、第１テーブルのエントリのうち第１アドレスに対応するエントリに、第２データの先頭が格納される物理領域に対応するアドレスである第２アドレスと、第２データの格納に用いられる物理領域数とを格納し、第２データが格納される物理領域の第１領域に、第１アドレスと、物理領域での第２データの始端の位置を示すオフセット情報と、第２データのサイズとを格納する。【選択図】図３

Description

本発明の実施形態は、メモリシステムおよび方法に関する。

サーバやＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）のような情報処理装置のストレージとして、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）のようなメモリシステムが広く使用されている。

また、近年、たとえば企業活動において、データマイニングなどのために大量のデータを蓄積する必要に迫られる事例が増えていることから、データを圧縮・伸張する機能を有するメモリシステムが普及し始めている。

ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）を備えるＳＳＤの場合、ＮＡＮＤメモリを制御するコントローラは、ホスト（情報処理装置）がライトコマンドやリードコマンドの発行時などにデータの格納場所を指定するために使用する、ＮＡＮＤメモリ上の位置を論理的に示す論理アドレスと、ＮＡＮＤメモリ上の物理的な位置を示す物理アドレスとの対応関係を保持するテーブルを管理する。このテーブルは、論物変換テーブルやＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）などと称されている。コントローラは、論物変換テーブルの必要部分を、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ［Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ］）などにキャッシュして使用する。

一般的に、同じサイズのデータを圧縮した場合であっても、圧縮後のデータのサイズは一定にはならない。従って、データを圧縮・伸張する機能を稼働させて、サイズが不揃いとなる圧縮後のデータを詰めて格納することとすると、論物変換テーブルに記録しておくべき情報が増えて、論物変換テーブルのサイズが増大する。この増大に伴い、キャッシュ領域の容量を増やすことができればよいが、コスト面などからキャッシュ領域の容量を増やすことができない場合、論物変換テーブルのキャッシュヒット率が低下する。論物変換テーブルのキャッシュヒット率の低下は、即ち、メモリシステムのＩ／Ｏ性能の低下に繋がってしまう。

米国特許出願公開第２０１８／００２４７４８号明細書

本発明の１つの実施形態は、Ｉ／Ｏ性能を向上させることができるメモリシステムおよび方法を提供する。

実施形態によれば、メモリシステムは、不揮発性メモリと、コントローラと、を具備する。コントローラは、ホストと通信可能であり、不揮発性メモリを制御する。コントローラは、ホストから指定されるアドレスと不揮発性メモリの物理的な位置を示すアドレスとの対応関係を保持する第１テーブルを管理する。コントローラは、ホストから受信したライトコマンドで指定される第１アドレスに対応する第１データを圧縮し、第１データを圧縮して得られた第２データのサイズを特定し、第２データのサイズに基づき、不揮発性メモリ上における第２データの配置を決定する。コントローラは、第１テーブルのエントリのうち第１アドレスに対応するエントリに、第２データの先頭が格納される物理領域に対応するアドレスである第２アドレスと、第２データの格納に用いられる物理領域数とを格納し、第２データが格納される物理領域の第１領域に、第１アドレスと、物理領域での第２データの始端の位置を示すオフセット情報と、第２データのサイズとを格納する。

第１実施形態のメモリシステムの一構成例を示す図。 データを圧縮・伸張する機能を有する比較例のメモリシステムを説明するための図。 第１実施形態のメモリシステムにおけるＮＡＮＤメモリの物理クラスタへのデータの配置および論物変換テーブル（ＬＵＴ）の構成の一例を示す図。 第１実施形態のメモリシステムのデータの圧縮・伸張に関する動作を説明するための第１図。 第１実施形態のメモリシステムのデータの圧縮・伸張に関する動作を説明するための第２図。 第１実施形態のメモリシステムのデータの圧縮動作の手順を示すフローチャート。 第１実施形態のメモリシステムの圧縮データの伸張動作の手順を示すフローチャート。 第２実施形態のメモリシステムにおける論物変換テーブルの一例を示す図。 第２実施形態のメモリシステムにおけるＮＡＮＤメモリの物理クラスタへのデータ配置の一例を示す図。 ガベージコレクションの大まかな手順を示すフローチャート。 第１実施形態のメモリシステムにおける有効データ量テーブルの更新手順を示すフローチャート。 第２実施形態のメモリシステムにおける有効データ量テーブルの更新手順を示すフローチャート。 第２実施形態のメモリシステムのデータの圧縮動作の手順を示すフローチャート。 第２実施形態のメモリシステムの圧縮データの伸張動作の手順を示すフローチャート。

以下、実施の形態について、図面を参照して説明する。
（第１実施形態）
まず、第１実施形態について説明する。

図１は、第１実施形態のメモリシステム１の一構成例を示す図である。図１には、メモリシステム１と、メモリシステム１をストレージとして接続するホスト２とを含む情報処理システムの一構成例が併せて示されている。ホスト２は、サーバやＰＣのような情報処理装置である。

メモリシステム１は、コントローラ１１と、ＤＲＡＭ１２と、ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）１３とを有する。ここでは、メモリシステム１がＳＳＤとして実現されている例を示す。メモリシステム１は、ＳＳＤに限られず、ＮＡＮＤメモリ１３に代えて様々な種類の不揮発性メモリが搭載され得る。また、ここでは、コントローラ１１の作業領域としてＤＲＡＭ１２がメモリシステム１に搭載される例を示すが、ＤＲＡＭ１２を搭載することに代えて、たとえばＳＲＡＭ（ＳＴＡＴＩＣ ＲＡＭ）をコントローラ１１に内蔵または増設してもよい。

コントローラ１１は、メモリシステム１の動作制御を司る。コントローラ１１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１１、ホストインタフェース１１２、ＤＲＡＭインタフェース１１３、ＮＡＮＤインタフェース１１４、圧縮・伸張部１１５およびＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒｒｅｃｔ）１１６を有する。

ＣＰＵ１１１は、制御プログラム（ファームウェア）を実行することで、コントローラ１１が実行する各種処理を実現する。コントローラ１１が実行する各種処理は、ホスト２からのライトコマンドに応じてデータをＮＡＮＤメモリ１３へ書き込むライト処理や、ホスト２からのリードコマンドに応じてＮＡＮＤメモリ１３に格納されているデータを読み出すリード処理を含む。ここでは、コントローラ１１が実行する各種処理が、ＣＰＵ１１１がファームウェアを実行することで実現される例を示すが、コントローラ１１に内蔵される専用のハードウェアによって実現されてもよい。

ホストインタフェース１１２は、ホスト２との間の所定の通信規格に準じた通信を制御する。ＤＲＡＭインタフェース１１３は、ＤＲＡＭ１２へのデータの書き込みおよびＤＲＡＭ１２からのデータの読み出しを制御する。ＮＡＮＤインタフェース１１４は、ＮＡＮＤメモリ１３へのデータの書き込みおよびＮＡＮＤメモリ１３からのデータの読み出しを制御する。

圧縮・伸張部１１５は、ライトコマンドでＮＡＮＤメモリ１３への書き込みが要求されたライトデータを圧縮して圧縮データを生成し、または、リードコマンドでＮＡＮＤメモリ１３からの読み出しが要求されたリードデータに対応する圧縮データを伸張してリードデータを取得する。つまり、第１実施形態のメモリシステム１は、データを圧縮・伸張する機能を有するメモリシステムである。

ＥＣＣ１１６は、圧縮・伸張部１１５によって生成された圧縮データに対する誤り訂正処理を実行する。具体的には、ライトコマンド受領時、ＥＣＣ１１６は、ＮＡＮＤメモリ１３へ書き込む圧縮データ中に将来誤りが生じた場合に備えて、その誤りを検出・訂正するための誤り訂正符号を生成する。また、リードコマンド受領時、ＥＣＣ１１６は、誤り訂正符号を使って、ＮＡＮＤメモリ１３から読み出された圧縮データ中に誤りが生じていないかどうかを調べて、誤りが検出されたならば、その誤りを訂正する。

たとえばホスト２からライトコマンドが発行されると、そのライトコマンドはホストインタフェース１１２によって受信される。ライトコマンドが受信された場合、ＣＰＵ１１１は、ライトデータをホストインタフェース１１２経由で受け取り、そのライトデータをＤＲＡＭインタフェース１１３経由で一時的にＤＲＡＭ１２に格納する。

ＣＰＵ１１１は、ＤＲＡＭ１２上のライトデータを圧縮・伸張部１１５に供給し、ライトデータの圧縮を圧縮・伸張部１１５に指示する。圧縮・伸張部１１５によって圧縮データが生成されると、ＣＰＵ１１１は、その圧縮データをＥＣＣ１１６に供給し、誤り訂正符号の生成をＥＣＣ１１６に指示する。ＣＰＵ１１１は、ＥＣＣ１１６によって生成された誤り訂正符号を圧縮データに付し、誤り訂正符号が付された圧縮データをＮＡＮＤインタフェース１１４経由でＮＡＮＤメモリ１３に格納する。

また、たとえばホスト２からリードコマンドが発行されると、そのリードコマンドはホストインタフェース１１２によって受信される。リードコマンドが受信された場合、ＣＰＵ１１１は、リードコマンドで指定されたリードデータに対応する圧縮データをＮＡＮＤインタフェース１１４経由でＮＡＮＤメモリ１３から読み出す。ＣＰＵ１１１は、ＮＡＮＤメモリ１３から読み出された圧縮データをＤＲＡＭインタフェース１１３経由で一時的にＤＲＡＭ１２に格納する。この圧縮データには、ＮＡＮＤメモリ１３への書き込み時に生成された誤り訂正符号が付されている。

ＣＰＵ１１１は、ＤＲＡＭ１２上の圧縮データをＥＣＣ１１６に供給し、誤り訂正符号を用いた、圧縮データ中に生じている可能性のある誤りの検出・訂正をＥＣＣ１１６に指示する。ＣＰＵ１１１は、ＥＣＣ１１６によって誤りの検出・訂正が施された圧縮データを圧縮・伸張部１１５に供給し、圧縮データの伸張を圧縮・伸張部１１５に指示する。ＣＰＵ１１１は、圧縮・伸張部１１５が圧縮データを伸張することで取得されるリードデータをホストインタフェース１１２経由でホスト２へ送信する。

ところで、ホスト２から発行されるライトコマンドやリードコマンドには、データの格納場所を指定する論理アドレスが含まれる。論理アドレスは、ホスト２に提供されるメモリシステム１の論理アドレス空間内の位置を示すアドレスである。換言すれば、論理アドレスは、ＮＡＮＤメモリ１３上の位置を論理的に示すアドレスである。

一方、ＣＰＵ１１１は、ＮＡＮＤインタフェース１１４経由でのＮＡＮＤメモリ１３へのデータの書き込みやＮＡＮＤメモリ１３からのデータの読み出しを、論理アドレス空間へのマッピングが動的に行われる物理アドレス空間内の位置を示す物理アドレスを使用して実行する。物理アドレスは、ＮＡＮＤメモリ１３上の物理的な位置を示す。

そのため、ＣＰＵ１１１は、論理アドレスを物理アドレスに変換するアドレス変換を行う必要がある。このアドレス変換は、アドレス解決などとも称される。このアドレス変換のために、ＣＰＵ１１１は、論理アドレスと物理アドレスとの対応関係を保持するテーブルを管理する。このテーブルは、論物変換テーブルやＬＵＴなどと称される。ＣＰＵ１１１は、論物変換テーブルをＮＡＮＤメモリ１３に格納し、ＮＡＮＤメモリ１３に格納されている論物変換テーブルのうち所定部分をＤＲＡＭ１２にキャッシュして使用する。

論理アドレスや物理アドレスは、論理アドレス空間内の所定サイズの論理領域や物理アドレス空間内の所定サイズの物理領域の各々に対して割り当てられる。所定サイズの論理領域は、論理クラスタなどと称され、所定サイズの物理領域は、物理クラスタなどと称される。論理アドレスと物理アドレスとの対応関係を保持する論物変換テーブルを管理することによって、メモリシステム１は、論理クラスタと物理クラスタとの対応づけを動的に行うことができる。所定サイズは、ホスト２がメモリシステム１上のデータを管理する単位である。ホスト２は、所定サイズの整数倍のサイズのデータを対象として、その書き込みや読み出しをメモリシステム１に対して要求する。

一方、メモリシステム１は、物理クラスタよりも細かい粒度で、ＮＡＮＤメモリ１３へのデータの書き込みやＮＡＮＤメモリ１３からのデータの読み出しを実行することができる。また、メモリシステム１は、ＮＡＮＤメモリ１３上のデータの消去を、複数の物理クラスタで構成されるブロック単位で実行する。データの消去が行われたブロックは、フリーブロックなどと称される。メモリシステム１は、フリーブロックを確保して、そのフリーブロックの物理クラスタへデータを書き込んでいき、すべての物理クラスタへデータが書き込まれると、新たなフリーブロックを改めて確保する。

ＮＡＮＤメモリ１３は、データを書き込み済みの領域へのデータの上書きを行うことができない不揮発性の記憶媒体である。データの更新は、ある領域に格納されている元のデータを無効化し、新たなデータを別の領域に書き込むことで実行される。そのため、時間の経過に伴って、大多数の領域のデータが無効化されてしまっているブロックなどが発生する可能性がある。そこで、ＣＰＵ１１１は、このようなブロック内の有効データを移動させてフリーブロックを生成する処理を定期的または逐次的に実行する。フリーブロックを生成する処理は、ガベージコレクションなどと称される。

たとえばライトデータをＮＡＮＤメモリ１３へ書き込む場合、ホスト２は、論理アドレスとデータ長とをライトコマンドで指定して、そのデータ長のライトデータをメモリシステム１へ送信する。データの圧縮を行わない場合、ライトデータで用いられる、論理アドレス空間内の論理クラスタ数と、物理アドレス空間内の物理クラスタ数とは一致する。つまり、論理クラスタと物理クラスタとは一対一で対応する。従って、データの圧縮を行わない場合、論物変換テーブルは、たとえば論理アドレス数分の各エントリに、それぞれの論理アドレスに対応づけられている物理アドレスが記録されていればよい。

これに対して、データの圧縮を行う場合、ライトデータで用いられる論理アドレス空間内の論理クラスタ数と、ライトデータを圧縮して生成される圧縮データで用いられる物理アドレス空間内の物理クラスタ数とは不一致となる。１つの物理クラスタに２以上の論理クラスタのデータの圧縮データが混在することも生じ得る。従って、データの圧縮を行う場合、論物変換テーブルは、たとえば論理アドレス数分の各エントリに、物理アドレスに加えて、物理アドレスで示される物理クラスタに格納されている圧縮データ中から、論理アドレスで示される論理クラスタのデータに対応する圧縮データを抽出するための情報等がさらに記録されている必要がある。

ここで、図２を参照して、データを圧縮・伸張する機能を有する比較例のメモリシステムについて説明する。

図２（Ａ）は、比較例のメモリシステムがホストから受信したデータを圧縮してＮＡＮＤメモリへ書き込む一例を示している。一方、図２（Ｂ）は、比較例のメモリシステムが論物変換テーブルに記録する各種情報の一例を示している。

たとえば、比較例のメモリシステムは、論理アドレス「１０」で示される論理クラスタのデータに対応する圧縮データを、物理アドレス「３６」で示される物理クラスタの途中まで格納したものと想定する。ここでは、物理クラスタ内が、物理クラスタを１６分割したサブページ単位で管理されているものとし、１６個のサブページ（０～１５）のうちの１０個のサブページが使用されたものと想定する。つまり、この圧縮データの終端が９番のサブページに位置するものと想定する。

次に、比較例のメモリシステムは、論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データを、直前に格納した、論理アドレス「１０」で示される論理クラスタのデータに対応する圧縮データに続けて、物理アドレス「３６」で示される物理クラスタの途中から格納したものと想定する。より詳しくは、１０番のサブページから格納したものと想定する。また、この圧縮データは、残り６個のサブページでは収まらず、２つの物理クラスタに跨って格納されたものと想定する。物理アドレス「３６」で示される物理クラスタと、物理アドレス「３７」で示される物理クラスタとは、同一のブロックに含まれている物理クラスタである。また、この圧縮データのデータ長は、１７０００バイトであるものと想定する。データ長は、圧縮前のデータのデータ長が論理クラスタ分で一定であっても、圧縮前のデータの内容によって変動する。

比較例のメモリシステムは、論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データに関し、図２（Ｂ）に示すように、論物変換テーブルの全エントリ中の論理アドレス「１１」に対応するエントリに、物理アドレス「３６」に加えて、１６サブページ中の１０番のサブページを示すオフセット情報（ａ１）と、データ長（ａ２）とを格納する。

オフセット情報（ａ１）とデータ長（ａ２）とを論物変換テーブルに追加で格納することで、比較例のメモリシステムは、物理クラスタに前詰めで格納した圧縮データを過不足なく取得することができる。具体的には、たとえば論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データの場合、比較例のメモリシステムは、論物変換テーブルに基づき、物理アドレス「３６」で示される物理クラスタの１０番のサブページから１７０００バイト分のデータ読み出しを行えばよい。

しかし、比較例のメモリシステムでは、オフセット情報を４ビットで記録し、データ長を１６ビットで論物変換テーブルに記録するものと仮定すると、論物変換テーブルは１エントリにつき２０ビット増加することになる。物理アドレスが２８ビットで記録されるものと仮定すると、２８ビットから４８（２８＋４＋１６）ビットへ２０ビットも増加するので、その増加率は７１．４％にも及ぶ。

論物変換テーブルは、必要部分がＤＲＡＭなどにキャッシュされて利用される。論理物理テーブルの増加に伴い、キャッシュ領域の容量を増やすことができればよいが、コスト面などからキャッシュ領域の容量を増やすことができない場合、論物変換テーブルのキャッシュヒット率が低下する。論物変換テーブルのキャッシュヒット率の低下は、即ち、メモリシステムのＩ／Ｏ性能の低下に繋がってしまう。

第１実施形態のメモリシステム１は、データを圧縮・伸張する機能を稼働させるにあたって、論物変換テーブルのサイズ増を抑制して、論物変換テーブル用のキャッシュ領域の容量の増加を抑えつつ、論物変換テーブルのキャッシュヒット率を向上させ、Ｉ／Ｏ性能を向上させることを実現する。以下、この点について詳述する。

図３は、第１実施形態のメモリシステム１におけるＮＡＮＤメモリ１３の物理クラスタへのデータの配置および論物変換テーブル（ＬＵＴ）の構成の一例を示す図である。

図３（Ａ）は、前述した比較例のメモリシステムの場合と同様、物理アドレス「３６」で示される物理クラスタに、論理アドレス「１０」で示される論理クラスタのデータに対応する圧縮データに続いて、論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データを格納する例を示している。

第１実施形態のメモリシステム１において、論理アドレスを物理アドレスに変換するアドレス変換（アドレス解決）を行うＣＰＵ１１１は、比較例のメモリシステムでは論物変換テーブルに格納される、圧縮データのオフセット情報およびデータ長を、論理アドレスとともに、物理クラスタの先頭領域（ヘッダ）に格納する（ｂ１）。ここでは、これらの情報を格納する領域を物理クラスタの先頭に設ける例を示すが、その位置は、物理クラスタの先頭以外であってもよい。

一方、図３（Ｂ）は、図３（Ａ）に示すデータの書き込みに伴って論物変換テーブルに記録される各種情報の一例を示している。圧縮データのオフセット情報およびデータ長を論物変換テーブルではなく物理クラスタに格納するＣＰＵ１１１は、圧縮データが複数の物理クラスタに跨って配置され得ることから、読み出しクラスタ数（ｂ２）を論物変換テーブルに格納する。たとえば、論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データは、２つの物理クラスタに跨って格納されているので、ＣＰＵ１１１は、論物変換テーブルの全エントリ中の論理アドレス「１１」に対応するエントリに、先頭の物理アドレス「３６」に加えて、読み出しクラスタ数「２」を格納する。

この論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データをＮＡＮＤメモリ１３から読み出す場合、ＣＰＵ１１１は、まず、論物変換テーブルに格納されている物理アドレス「３６」と読み出しクラスタ数「２」とに基づき、圧縮データを含む２つの物理クラスタのデータをすべて読み出す。次いで、ＣＰＵ１１１は、物理アドレス「３６」で示される物理クラスタの先頭領域に格納されている圧縮データのオフセット情報およびデータ長に基づき、読み出した２つの物理クラスタのデータ中から、論理アドレス「１１」で示される論理クラスタのデータに対応する圧縮データを抽出する。

論物変換テーブルに追加される、読み出しクラスタ数を示すビット列は、オフセット情報およびデータ長を示すビット列と比較して十分小さいため、論物変換テーブルのサイズ増を微小に抑えることができるので、キャッシュヒット率に与える影響は小さい。

つまり、第１実施形態のメモリシステム１は、データを圧縮・伸張する機能を稼働させるにあたって、論物変換テーブルのサイズ増を抑制して、論物変換テーブル用のキャッシュ領域の容量の増加を抑えつつ、論物変換テーブルのキャッシュヒット率を向上させ、Ｉ／Ｏ性能を向上させることを実現する。

以下、第１実施形態のメモリシステム１のデータ圧縮・伸張に関する詳細な説明をさらに続ける。

ここでは、メモリシステム１が、１Ｔバイト（＝１０２４×１０２４×１０２４×１０２４［バイト］）の容量を持つＳＳＤであることを想定する。また、この１Ｔバイトの記憶領域に関して、４Ｋバイトごとに、論理アドレスおよび物理アドレスが割り振られていることを仮定する。ここで、論理アドレスおよび物理アドレスは、２８ビットで表されるものとする。前述したように、論理アドレスや物理アドレスが割り当てられる単位は、論理クラスタや物理クラスタと称される。なお、物理クラスタは、メディアクラスタとも称される。また、以下では、クラスタ内は、前述の１６分割のサブページ単位ではなく、１Ｋバイト単位で管理されるものと想定する。

まず、メモリシステム１のデータの圧縮動作について説明する。
ホスト２から、論理アドレス（ＬＣＡ：Ｌｏｇｉｃａｌ Ｃｌｕｓｔｅｒ Ａｄｄｒｅｓｓ）＝３，４，５，６に対応するデータのライトコマンドが来たとする。また、それぞれのＬＣＡに対応するデータを圧縮した結果、図４（Ｂ）に示すようなサイズに圧縮できたとする。たとえば、ＬＣＡ＝４のデータは圧縮して２．５Ｋバイトになったが、物理クラスタ上では１Ｋバイト単位で管理されるため、データ長（サイズ）は３となる。ＣＰＵ１１１は、まず、これら圧縮データのＮＡＮＤメモリ１３上の配置を決め、図５に示すように、ＬＣＡ＝３のデータから順番に詰めてゆく。たとえばＬＣＡ＝６の圧縮データは圧縮前より大きくなってしまったものとすると、ＣＰＵ１１１は、ＬＣＡ＝６のデータは圧縮せずに保存する。第１実施形態のメモリシステム１においては、ＮＡＮＤメモリ１３からのデータの読み出し時間の節約のため、このような非圧縮データは物理クラスタを跨がずに配置するものとする。

圧縮データのＮＡＮＤメモリ１３上の配置が決まったら、ＣＰＵ１１１は、図４（Ａ）に示すように、論物変換テーブル（ＬＵＴ）の全エントリ中の対象の論理アドレスに対応するエントリに、圧縮データ（元データより大きくなる場合は非圧縮データ）の物理アドレス（ＭＣＡ：Ｍｅｄｉａ Ｃｌｕｓｔｅｒ Ａｄｄｒｅｓｓ）と、圧縮データを読み出すのに必要な物理クラスタ数を書く。なお、図４（Ａ）のたとえば「２’ｂ０１」の「２’ｂ」は、後続の数字列が２桁の２進数であることを表している。たとえばＬＣＡ＝３の圧縮データは物理アドレス＝９０９の１クラスタを読めば必要なデータは含まれ、ＬＣＡ＝４の圧縮データはＭＣＡ＝９０９と９１０の２クラスタを読めば必要なデータは含まれる。一方、非圧縮の時は読み出しクラスタ数は１に決まっているので、ここでは「２’ｂ００」を入れて非圧縮であることの意味を含める。次に、ＣＰＵ１１１は、ＮＡＮＤメモリ１３の物理クラスタにヘッダと圧縮データを詰めてゆく。第１実施形態のメモリシステム１では、ヘッダに以下の情報を含める。

（１）物理クラスタに含まれる圧縮データ数
（２）物理クラスタに含まれる圧縮データの論理アドレス情報
（３）物理クラスタ中で圧縮データが配置されるオフセット
（４）圧縮データのサイズ

このヘッダは（１）を含めることで可変サイズにできるが、（１）の上限値を決めて固定サイズにしてもよい。ＣＰＵ１１１は、ヘッダに（１）～（４）を記載した後、圧縮データを順次詰めて、誤り訂正符号化した上でＮＡＮＤメモリ１３へ書き込む。

次に、メモリシステム１の圧縮データの伸張動作について説明する。
ホスト２から論理アドレスに対するリードコマンドが来ると、ＣＰＵ１１１は、まず、論物変換テーブル（ＬＵＴ）を参照して読み出す物理クラスタを決定する。たとえば、ＬＣＡ＝４に対するリードコマンドであれば、ＬＵＴからＭＣＡ＝９０９と９０１の２個の物理クラスタを読み出すことが分かる。読み出しクラスタ数が２であることから、２個の物理クラスタを読み出すことだけでなく、（「２ｂ’００」でないので）対象クラスタが圧縮されていることも分かる。次に、ＣＰＵ１１１は、ＮＡＮＤメモリ１３からＭＣＡ＝９０９と９１０の物理クラスタを読み出し、誤り訂正復号を行った後、ＭＣＡ＝９０９のヘッダを参照する。ＬＣＡ＝４の圧縮データはＭＣＡ＝９０９の（オフセット＝３ゆえ）３Ｋバイト目から始まっており、データ長＝３なので、ＣＰＵ１１１は、ＭＣＡ＝９０９の４Ｋバイト目までの１Ｋバイト分をまずは切り出す。残りの２Ｋバイト分は続くＭＣＡ＝９１０の物理クラスタの先頭から読み出す。これでＬＣＡ＝４の圧縮データ３Ｋバイト分が切り出される。次に、ＣＰＵ１１１は、ＬＣＡ＝４の圧縮データ３Ｋバイトを伸張して、ＬＣＡ＝４のリードデータを作ってホスト２に返す。

また、たとえばＬＣＡ＝６に対するリードコマンドが来た場合は、ＬＵＴから読み出す物理クラスタアドレスがＭＣＡ＝９１２であることと、読み出しクラスタ数が「２’ｂ００」であることから非圧縮であることが分かる。そこで、ＣＰＵ１１１は、ＭＣＡ＝９１２の物理クラスタを読み出し、誤り訂正復号を行った後、伸張することなくホスト２に返す。

図６は、メモリシステム１のデータの圧縮動作の手順を示すフローチャートである。
メモリシステム１は、ホスト２からのユーザデータを圧縮する（Ｓ１０１）。メモリシステム１は、圧縮データのサイズを特定する（Ｓ１０２）。メモリシステム１は、特定したサイズに基づき、ＮＡＮＤメモリ１３への圧縮データの配置を決定する（Ｓ１０３）。

メモリシステム１は、ユーザデータの書き込み先として指定された論理アドレスと対応づけて、圧縮データの先頭が格納される物理クラスタの物理アドレスと、圧縮データで使用される物理クラスタ数とを論物変換テーブルに格納する（Ｓ１０４）。また、メモリシステム１は、圧縮データが格納される物理クラスタのヘッダ領域に、圧縮データの始端の位置を示すオフセット情報と、圧縮データのサイズとを格納する（Ｓ１０５）。

また、図７は、メモリシステム１の圧縮データの伸張動作の手順を示すフローチャートである。
メモリシステム１は、ユーザデータの読み出し元として指定された論理アドレスと対応づけられて論物変換テーブルに格納されている、圧縮データの先頭が格納されている物理クラスタの物理アドレスと、圧縮データで使用される物理クラスタ数とを取得する（Ｓ２０１）。

メモリシステム１は、取得した物理アドレスおよび物理クラスタに基づき、物理クラスタからのデータの読み出しを実行する（Ｓ２０２）。メモリシステム１は、物理クラスタのヘッダ情報に格納されているオフセット情報およびサイズに基づき、読み出したデータ中からユーザデータに対応する圧縮データを抽出する（Ｓ２０３）。そして、メモリシステム１は、抽出した圧縮データを伸張する（Ｓ２０４）。

以上のように、第１実施形態のメモリシステム１においては、ＮＡＮＤメモリ１３の物理クラスタのヘッダに、圧縮データのオフセット情報とサイズを格納することで、論物変換テーブルの追加分を読み出しクラスタ数のみとし、論物変換テーブルのサイズ増を抑制する。論物変換テーブルのサイズ増を抑制することで、第１実施形態のメモリシステム１は、論物変換テーブル用のキャッシュ領域の容量の増加を抑えつつ、論物変換テーブルのキャッシュヒット率を向上させ、Ｉ／Ｏ性能を向上させることを実現する。

（第２実施形態）
次に、第２実施形態について説明する。
図８は、第２実施形態のメモリシステム１における論物変換テーブルの一例を示す図である。

第１実施形態のメモリシステム１では、図４（Ａ）に示したように、読み出しクラスタ数を論物変換テーブルに格納する。また、第１実施形態のメモリシステム１では、図５に示したように、ＮＡＮＤメモリ１３の物理クラスタの先頭領域（ヘッダ）に、圧縮データのデータ長をオフセット情報とともに格納する。

これに対して、第２実施形態のメモリシステム１では、図８に示すように、圧縮データのデータ長（ｃ１）を論物変換テーブルに格納する。その一方で、第２実施形態のメモリシステム１では、図９に示すように、ＮＡＮＤメモリ１３の物理クラスタの先頭領域（ヘッダ）には、圧縮データのデータ長の格納は行わず、オフセット情報のみを格納する。なお、図８のたとえば「３’ｂ０１１」の「３’ｂ」は、後続の数字列が３桁の２進数であることを表している。

第１実施形態で説明したように、ＣＰＵ１１１は、フリーブロックを生成するためのガベージコレクションを定期的または逐次的に実行する。

ガベージコレクションは、有効データ数が少ないブロックからガベージコレクション対象とし、有効データを他ブロックへ移動させることでフリーブロックを生成する。図１０は、ガベージコレクションの大まかな手順を示すフローチャートである。

ＣＰＵ１１１は、ガベージコレクションを実行するか否かを判定する（Ｓ３０１）。たとえば、ＣＰＵ１１１は、フリーブロック数が閾値未満となった場合などにガベージコレクションを実行すると判定する。ガベージコレクションの実行は不要と判定した場合（Ｓ３０１：ＮＯ）、ＣＰＵ１１１は、そのまま処理を終了する。

ガベージコレクションを実行すると判定した場合（Ｓ３０１：ＹＥＳ）、ＣＰＵ１１１は、各ブロックの有効クラスタ率を取得する（Ｓ３０２）。有効クラスタ率とは、ブロック内の全領域に対して有効データが格納されている領域が占める割合である。ブロック内に無効化されたデータが多く存在すると、有効クラスタ率は低い値となる。

ＣＰＵ１１１は、有効クラスタ率に基づいて、コレクション元ブロックを選択する（Ｓ３０３）。コレクション元ブロックとは、有効データを他ブロックへ移動させるブロックである。ＣＰＵ１１１は、有効クラスタ率の値が低いブロックを、コレクション元ブロックとして選択する。

ＣＰＵ１１１は、コレクション元ブロックの有効データを移動先のフリーブロックに書き込む（Ｓ３０４）。この移動先のフリーブロックへの書き込みが行われると、コレクション元ブロックのデータは無効化される。そして、ＣＰＵ１１１は、この移動先のフリーブロックへの書き込みが行われたコレクション元ブロックを、フリーブロックとして回収する（Ｓ３０５）。なお、コレクション元ブロックのデータの消去は、この回収時に行われてもよいし、新たなデータの書き込みに使用される直前に行われてもよい。

ＣＰＵ１１１は、たとえばフリーブロック数が閾値以上になったか否か等により、ガベージコレクションを終了するか否かを判定する（Ｓ３０６）。ガベージコレクションを終了する条件を満たしていない場合（Ｓ３０６：ＮＯ）、ＣＰＵ１１１は、Ｓ３０２からの処理を繰り返す。一方、ガベージコレクションを終了する条件を満たしている場合（Ｓ３０６：ＹＥＳ）、ＣＰＵ１１１は、処理を終了する。

ここで、データの圧縮を行っている場合の有効データ数は、ブロック内の有効な圧縮データサイズの総和となる。また、第２実施形態のメモリシステム１では、ガベージコレクションのために、物理ブロックごとに有効データ量を管理するテーブル（有効データ量テーブル）を持つこととする。第１実施形態のメモリシステム１も同様である。

第１実施形態のメモリシステム１と第２実施形態のメモリシステム１で違いが生じるのは、この有効データ量テーブルの制御である。ホスト２からライトコマンドが来ると、ＣＰＵ１１１は、有効データ量テーブルを更新する。まず、第２実施形態のメモリシステム１との比較のために、図１１を参照して、第１実施形態のメモリシステム１における有効データ量テーブルの更新手順について説明する。

ライトコマンドが来ると、ＣＰＵ１１１は、まず、コマンドで指定された論理アドレスに対応する、古い圧縮データが存在するか（上書きのライトかどうか）を判定する（Ｓ４０１）。古い圧縮データが存在する場合（Ｓ４０１：ＹＥＳ）、ＣＰＵ１１１は、古い圧縮データが格納された物理アドレス（ＭＣＡ）を探す。この物理アドレスは複数個に渡る場合もある。そして、ＣＰＵ１１１は、この古い物理アドレスが属する物理ブロックの有効データ量を更新する。

ここで、旧圧縮データのサイズは、第１実施形態のメモリシステム１ではＮＡＮＤメモリ１３の物理クラスタのヘッダに記載されているため、ＣＰＵ１１１は、旧圧縮データのサイズを得るためのＮＡＮＤメモリ１３のリードを行う（Ｓ４０２）。ヘッダから旧圧縮サイズを読み取ると（Ｓ４０３）、ＣＰＵ１１１は、対応する物理ブロックの有効データ数から旧圧縮サイズを減算する（Ｓ４０４）。

また、ＣＰＵ１１１は、上書きのライトかどうかに関係なく、新しくライトする物理ブロックの有効データ量も更新する必要がある（Ｓ４０５）。ここでは、新圧縮データをライトする物理アドレスが属する物理ブロックの有効データ量として、新圧縮サイズを加算する。以上が第１実施形態のメモリシステム１における有効データ量テーブルの更新動作になる。

次に、図１２を参照して、第２実施形態のメモリシステム１における有効データ量テーブルの更新手順について説明する。

前述した第１実施形態のメモリシステム１と同様、ライトコマンドが来ると、ＣＰＵ１１１は、まず、コマンドで指定された論理アドレスに対応する、古い圧縮データが存在するか（上書きのライトかどうか）を判定する（Ｓ５０１）。ここで、第２実施形態のメモリシステム１では、圧縮サイズが論物変換テーブル（ＬＵＴ）に存在するため、ＣＰＵ１１１は、旧圧縮データのサイズを得るためのＮＡＮＤメモリ１３のリードを行わず、（上書きかどうかを判定する）最初のＬＵＴの参照時に、旧圧縮データのサイズをＬＵＴから読み取る（Ｓ５０２）。ＬＵＴの容量は第１実施形態のメモリシステム１の場合よりも増えるものの、旧圧縮データのサイズを読み取るための（ＤＲＡＭ１２上のＬＵＴのリードに比べて時間が掛かる）ＮＡＮＤメモリ１３のリードが不要となるため、第１実施形態のメモリシステム１と比較して、ドライブ性能が向上する。

以降は、第１実施形態のメモリシステム１と同様、ＣＰＵ１１１は、対応する物理ブロックの有効データ数から旧圧縮サイズを減算し（Ｓ５０３）、かつ、新しくライトする物理ブロックの有効データ量を更新する（Ｓ５０４）。

図１３は、第２実施形態のメモリシステム１のデータの圧縮動作の手順を示すフローチャートである。
メモリシステム１は、ホスト２からのユーザデータを圧縮する（Ｓ６０１）。メモリシステム１は、圧縮データのサイズを特定する（Ｓ６０２）。メモリシステム１は、特定したサイズに基づき、ＮＡＮＤメモリ１３への圧縮データの配置を決定する（Ｓ６０３）。

メモリシステム１は、ユーザデータの書き込み先として指定された論理アドレスと対応づけて、圧縮データの先頭が格納される物理クラスタの物理アドレスと、圧縮データで使用される物理クラスタ数と、圧縮データのサイズとを論物変換テーブルに格納する（Ｓ６０４）。また、メモリシステム１は、圧縮データが格納される物理クラスタのヘッダ領域に、圧縮データの始端の位置を示すオフセット情報を格納する（Ｓ６０５）。

また、図１４は、メモリシステム１の圧縮データの伸張動作の手順を示すフローチャートである。
メモリシステム１は、ユーザデータの読み出し元として指定された論理アドレスと対応づけられて論物変換テーブルに格納されている、圧縮データの先頭が格納されている物理クラスタの物理アドレスと、圧縮データで使用される物理クラスタ数と、圧縮データのサイズとを取得する（Ｓ７０１）。

メモリシステム１は、取得した物理アドレスおよび物理クラスタに基づき、物理クラスタからのデータの読み出しを実行する（Ｓ７０２）。メモリシステム１は、物理クラスタのヘッダ情報に格納されているオフセット情報と、論物変換テーブルから取得したサイズとに基づき、読み出したデータ中からユーザデータに対応する圧縮データを抽出する（Ｓ７０３）。メモリシステム１は、抽出した圧縮データを伸張する（Ｓ７０４）。

以上のように、第２実施形態のメモリシステム１においては、ＮＡＮＤメモリ１３の物理クラスタのヘッダに格納する情報は圧縮データのオフセット情報のみとし、圧縮データのサイズは論物変換テーブルに格納することで、第１実施形態のメモリシステム１と比較して、論物変換テーブルのサイズは若干増えるものの、有効データ量テーブルの更新の高速化を図り、さらにＩ／Ｏ性能を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…メモリシステム、２…ホスト、１１…コントローラ、１２…ＤＲＡＭ、１３…ＮＡＮＤメモリ、１１１…ＣＰＵ、１１２…ホストインタフェース、１１３…ＤＲＡＭインタフェース、１１４…ＮＡＮＤインタフェース、１１５…圧縮・伸張部、１１６…ＥＣＣ。

Claims (13)

1. 不揮発性メモリと、
   ホストと通信可能であり、前記不揮発性メモリを制御するコントローラと、
   を具備し、
   前記コントローラは、
   前記ホストから指定されるアドレスと前記不揮発性メモリの物理的な位置を示すアドレスとの対応関係を保持する第１テーブルを管理し、
   前記ホストから受信したライトコマンドで指定される第１アドレスに対応する第１データを圧縮し、
   前記第１データを圧縮して得られた第２データのサイズを特定し、
   前記第２データのサイズに基づき、前記不揮発性メモリ上における前記第２データの配置を決定し、
   前記第１テーブルのエントリのうち前記第１アドレスに対応するエントリに、前記第２データの先頭が格納される物理領域に対応するアドレスである第２アドレスと、前記第２データの格納に用いられる物理領域数とを格納し、
   前記第２データが格納される物理領域の第１領域に、前記第１アドレスと、前記物理領域での前記第２データの始端の位置を示すオフセット情報と、前記第２データのサイズとを格納する、
   メモリシステム。
2. 前記コントローラは、前記ホストから受信した前記第１アドレスが指定されたリードコマンドに対して、
   前記第１テーブルのエントリのうち前記第１アドレスに対応するエントリに格納されている前記第２アドレスおよび前記物理領域数に基づき、前記不揮発性メモリの前記第２データが格納されている物理領域からの前記第２データを含むデータを読み出し、
   前記第２データが格納されている物理領域の第１領域に格納されているオフセット情報およびサイズに基づき、前記読み出したデータから前記第２データを抽出し、
   前記抽出した第２データを伸張して前記第１データを取得する、
   請求項１に記載のメモリシステム。
3. 前記第１領域は、第１個数の前記第２データに関する前記第１アドレス、前記オフセット情報および前記サイズを格納可能な固定長の領域である請求項２に記載のメモリシステム。
4. 前記コントローラは、前記第１領域に、前記物理領域に格納される前記第２データの数を示すデータ数情報をさらに格納し、
   前記第１領域は、前記データ数情報と、前記データ数情報で示される数の前記第２データに関する前記第１アドレス、前記オフセット情報および前記サイズとが格納される可変長の領域である請求項２に記載のメモリシステム。
5. 前記コントローラは、さらに前記データ数情報に基づき、前記読み出したデータから前記第２データを抽出する請求項４に記載のメモリシステム。
6. 不揮発性メモリと、
   ホストと通信可能であり、前記不揮発性メモリを制御するコントローラと、
   前記コントローラは、
   前記ホストから指定されるアドレスと、前記不揮発性メモリの物理的な位置を示すアドレスとの対応関係を保持する第１テーブルを管理し、
   前記ホストから受信したライトコマンドで指定される第１アドレスに対応する第１データを圧縮し、
   前記第１データを圧縮して得られた第２データのサイズを特定し、
   前記第２データのサイズに基づき、前記不揮発性メモリ上における前記第２データの配置を決定し、
   前記第１テーブルのエントリのうち前記第１アドレスに対応するエントリに、前記第２データの先頭が格納される物理領域に対応するアドレスである第２アドレスと、前記第２データの格納に用いられる物理領域数と、前記第２データのサイズとを格納し、
   前記第２データが格納される物理領域の第１領域に、前記第１アドレスと、前記物理領域での前記第２データの始端の位置を示すオフセット情報とを格納する、
   メモリシステム。
7. 前記コントローラは、前記ホストから受信した前記第１アドレスが指定されたリードコマンドに対して、
   前記第１テーブルのエントリのうち前記第１アドレスに対応するエントリに格納されている前記第２アドレスおよび前記物理領域数に基づき、前記不揮発性メモリの前記第２データが格納されている物理領域からの前記第２データを含むデータを読み出し、
   前記第２データが格納されている物理領域の第１領域に格納されているオフセット情報と、前記エントリに格納されているサイズとに基づき、前記読み出したデータから前記第２データを抽出し、
   前記抽出した第２データを伸張して前記第１データを取得する、
   請求項６に記載のメモリシステム。
8. 前記第１領域は、第１個数の第２データに関する前記第１アドレスおよび前記オフセット情報を格納可能な固定長の領域である請求項７に記載のメモリシステム。
9. 前記コントローラは、前記第１領域に、前記物理領域に格納される前記第２データの数を示すデータ数情報をさらに格納し、
   前記第１領域は、前記データ数情報と、前記データ数情報で示される数の前記第２データに関する前記第１アドレスおよび前記オフセット情報とが格納される可変長の領域である請求項７に記載のメモリシステム。
10. 前記コントローラは、さらに前記データ数情報に基づき、前記読み出したデータから前記第２データを抽出する請求項９に記載のメモリシステム。
11. 前記不揮発性メモリは、データを書き込み済みの前記物理領域へのデータの上書きを行うことができないメモリであり、かつ、第２個数の前記物理領域によって構成されるブロック単位でデータの消去を行うメモリであり、
    前記コントローラは、前記第１テーブルに格納されているサイズに基づき、前記不揮発性メモリの各ブロックの有効データ量を保持する第２テーブルを管理する、
    請求項６～１０のいずれか１項に記載のメモリシステム。
12. コントローラを使用して不揮発性メモリを制御する方法であって、
    ホストから指定されるアドレスと前記不揮発性メモリの物理的な位置を示すアドレスとの対応関係を保持する第１テーブルを管理し、
    前記ホストから受信したライトコマンドで指定される第１アドレスに対応する第１データを圧縮し、
    前記第１データを圧縮して得られた第２データのサイズを特定し、
    前記第２データのサイズに基づき、前記不揮発性メモリ上における前記第２データの配置を決定し、
    前記第１テーブルのエントリのうち前記第１アドレスに対応するエントリに、前記第２データの先頭が格納される物理領域に対応するアドレスである第２アドレスと、前記第２データの格納に用いられる物理領域数とを格納し、
    前記第２データが格納される物理領域内の第１領域に、前記第１アドレスと、前記物理領域での前記第２データの始端の位置を示すオフセット情報と、前記第２データのサイズとを格納する、
    ことを備える方法。
13. コントローラを使用して不揮発性メモリを制御する方法であって、
    ホストから指定されるアドレスと前記不揮発性メモリの物理的な位置を示すアドレスとの対応関係とを有する第１テーブルを管理し、
    前記ホストから受信したライトコマンドで指定された第１アドレスに対応する第１データを圧縮し、
    前記第１データを圧縮して得られた第２データのサイズを特定し、
    前記第２データのサイズに基づき、前記不揮発性メモリにおける前記第２データの配置を決定し、
    前記第１テーブルのエントリのうち前記第１アドレスに対応するエントリに、前記第２データの先頭が格納される物理領域に対応するアドレスである第２アドレスと、前記第２データの格納に用いられる物理領域数と、前記第２データのサイズと、を格納し、
    前記第２データが格納される物理領域の第１領域に、前記第１アドレスと、前記物理領域での前記第２データの始端の位置を示すオフセット情報とを格納する、
    ことを備える方法。

Images