JP2023061388A - 半導体装置 - Google Patents

Abstract

【課題】安全性とセキュリティの両方の要件を満たす半導体装置及び切替方法を提供する。【解決手段】半導体装置は、安全プロセッサ、メモリ及びセキュア計算モジュールを備える。セキュア計算モジュールは、セキュアプロセッサ、データを暗号化及び復号するための第１、第２の暗号ユニット及び第１、第２のデータ転送ユニットを備える。第１の暗号ユニット及び第１のデータ転送ユニットは、第１の暗号データ処理システムを提供し、第２の暗号ユニット及び第２のデータ転送ユニットは、第２の暗号データ処理システムを提供する。半導体装置はスイッチを備え、セキュア計算モジュールは、第１、第２の暗号ユニットを選択的に結合及び分離するためのセレクタ回路をさらに備える。第１のモードでは第１、第２の暗号データ処理システムは分離され互いに独立して動作可能であり、第２のモードでは結合され、ハードウェア冗長性を提供するために同時に動作可能である。【選択図】図３

Description

本発明は半導体装置に関する。

電子制御ユニット (Ｅｌｅｃｔｒｉｃaｌ Ｃоｎｔｒоｌ Ｕｎｉｔ：ＥＣＵ)は、パワートレイン、シャシー、ボディ、積極的安全性、運転補助、乗客快適性、およびインフォテインメントなどのような幅広い自動車分野の範囲において自動車にますます導入されている。車両に組み込まれるＥＣＵの数が増えているだけでなく、これらのユニットはこれまで以上に内部接続された状態になっている。

ＥＣＵは、機能安全規格に準拠するように期待されている。例えば、自動車の電気および電子システムは、ＩＳＯ２６２６２規格に準拠することを要する。さらに、ネットワーク化されたコンピュータシステムと同様に、自動車の電子システムは、外部の悪意のあるエンティティによる攻撃に対して脆弱であるので、当該システムを安全にするための対策、すなわち、セキュリティ要件を満たすための対策も備えるべきである。

したがって、安全性とセキュリティの両方の要件を満たすシステムに注目されており、これらの要件を満たすシステムの例は、特許文献１に見出すことができ、それは参照により本明細書に組み込まれている。

米国特許出願公開第２０２０／０１１７８１４号

本発明の第１の態様によれば、半導体装置が提供される。半導体装置は、セキュアプロセッサ、メモリ、およびセキュア計算モジュールを備える。セキュア計算モジュールは、セキュアプロセッサと、メモリ内のデータを暗号化および復号化するための第１および第２の暗号ユニットと、メモリと第１および第２の暗号ユニットとの間でそれぞれデータを転送するための第１および第２のデータ転送ユニットとを備える。第１の暗号ユニットおよび第１のデータ転送ユニットは、第１の暗号データ処理システムを提供し、第２の暗号ユニットおよび第２のデータ転送ユニットは第２の暗号データ処理システムを提供する。半導体装置はスイッチをさらに備え、セキュア計算モジュールは、スイッチからの制御信号に応答して、第１および第２の暗号データ処理システムを選択的に結合（連結）および分離するためのセレクタ回路をさらに備え、第１のモードでは第１および第２の暗号データ処理システムは分離され、互いに独立して動作可能であるように、および、第２のモードでは第１および第２の暗号データ処理システムは結合され、ハードウェア冗長性を提供するために同時に動作可能であるようにしている。

したがって、データ転送ユニットと暗号ユニットは、セキュアな非安全関連データまたは認証のみのデータを比較的高いスループットで処理できる第１のモードと、セキュアな安全関連データを比較的低いスループットで処理できる第２のモードとの間で選択的に切り替えることができる。

第１および第２の暗号データ処理システムは、時変エラー検出のために動作可能であってもよい。第１および第２の暗号データ処理システムは、ＤＣＬＳ（Ｄｕaｌ Ｃоｒｅ Ｌоｃｋ Ｓｔｅｐ）で動作可能であってもよい。

セキュア計算モジュールは、安全プロセッサおよびメモリと接続するためのインタフェースを備え、そのインタフェースは、ハードウェア冗長性を提供するために同時に動作可能な第１および第２のインタフェース回路を備える。第１および第２のインタフェース回路は、ＤＣＬＳ内に配置されてもよい。

安全プロセッサは、ハードウェア冗長性を提供するために同時に動作可能な第１および第２のコアを備えてもよい。第１および第２のコアは、時変エラー検出のために配置されてもよい。第１および第２のコアは、ＤＣＬＳ内に配置されてもよい。

セキュア計算モジュールは、ＨＳＭ（Ｈａｒｄｗａｒｅ Ｓｅｃｕｒｉｔｙ Ｍоｄｕｌｅ）を備えてもよい。第１および第２の暗号ユニットはそれぞれ第１および第２のＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）ユニットを備えても良い。第１および第２の暗号ユニットはそれぞれ第１および第２のＳＭ４ブロック暗号ユニットを備えてもよい。第１および第２のデータ転送ユニットはそれぞれ第１および第２のＤＭＡ（Ｄｉｒｅｃｔ Ａｃｃｅｓｓ Ｍｅｍоｒｙ）コントローラを備えてもよい。第１および第２の暗号ユニットは、冗長性を組み込んだ暗号ユニットを提供するように結合されると、冗長性を組み込んだ暗号ユニットがＡＥＳガロア／カウンタモード（ＡＥＳ－ＧＣＭ）動作をサポートできるように構成されてもよい。

第１のモードでは、第１の暗号データ処理システムは、メモリに格納された第１のデータを処理するように動作可能であってもよく、第２の暗号データ処理システムは、メモリに格納された第２の異なるデータを同時に処理するように動作可能である。第２のモードでは、第１および第２の暗号データ処理システムは、第１および第２のデータを順次処理するように動作可能であってもよい。

安全プロセッサは、暗号化された安全データの受信または送信に応答して、セキュア計算モジュールを第１のモードから第２のモードに切り替えさせるために要求をスイッチに送信するように構成されてもよい。

スイッチは状態モニタを備えてもよく、セレクタ回路は一組のセレクタを備えても良い。一組のセレクタ内の各セレクタは、その状態を状態モニタに伝達するように構成されてもよい。スイッチは、一組のセレクタ内のセレクタのそれぞれの状態を決定するように、かつ、その状態がそれぞれの正しい状態にあると決定すると、状態を切り替えるように構成されてもよい。

セキュア計算モジュールは暗号署名またはハッシュエンジン（本明細書では単に「署名エンジン」と呼ぶ）をさらに備えてもよい。署名エンジンは、第１の署名エンジンであってもよく、セキュア計算モジュールは第２の署名エンジンをさらに備えてもよい。第１の暗号データ処理システムおよび第１の署名エンジンは、起動プロセスで第１のコードブロックを処理するように動作可能であり、第２の暗号データ処理システムおよび第２の署名エンジンは、起動プロセス中に第２のコードブロックを処理するように動作可能である。

半導体装置は、バスからデータを送受信するための通信コントローラをさらに備えてもよい。通信コントローラは、データを受信し、受信したデータをメモリに格納し、メモリから送信データを検索し、送信データを送信するように動作可能であってもよい。通信コントローラはイーサネットコントローラであってもよい。通信コントローラは、ＣＡＮ（Ｃоｎｔｒоｌｌｅｒ Ａｒｅa Ｎｅｔｗоｒｋ）コントローラであってもよい。ＣＡＮコントローラは、ＣＡＮ２．０および／またはＣＡＮ ＦＤ規格に対して動作可能であってもよい。通信コントローラはＦｌｅｘＲａｙコントローラであってもよい。

スイッチは、スケジューラおよびタイマを備えてもよい。スケジューラは、タイマが第１の事前定義の値Ｔ１に到達したことに応答して、セキュア計算モジュールを第１のモードから第２のモードに切り替えるように構成されてもよく、タイマが第２の事前定義の値Ｔ２に到達したことに応答して、セキュア計算モジュールを第２のモードから第１のモードに切り替えるように構成されてもよい。

半導体装置は、エラーモジュールをさらに備えてもよい。スイッチは、セレクタ回路内のセレクタの状態をモニタするように構成されてもよく、所与のセレクタに応答または所与のセレクタがエラー状態にあると判断したスイッチに応答して、所与のセレクタおよび／またはスイッチがエラー信号をエラーモジュールに送信するように構成されてもよい。

半導体装置のハードウェア冗長性は、ＡＳＩＬ（Ａｕｔоｍоｔｉｖｅ Ｓaｆｅｔｙ Ｉｎｔｅｇｒｉｔｙ Ｌｅｖｅｌ）のレベルＤをサポートするのに十分であることが望ましい。

半導体装置は、マイクロコントローラまたはＳоＣ（Ｓｙｓｔｅｍ оｎ Ｃｈｉｐ）であってもよい。

本発明の第２の態様によれば、通信バスと、通信バスを介して通信するように構成された少なくとも２つのノードとを備える動力車などの車両が提供され、各ノードは第１の態様の半導体装置を備える。

動力車は、オートバイ、自動車（「乗用車」と呼ばれることもある）、マイクロバス、バス、トラック、または大型トラックであってもよい。動力車は、内燃機関および／または１つまたは複数の電動機によって動力を供給されてもよい。

本発明の第３の態様によれば、切り替え方法が提供される。この方法は、第１および第２の暗号データ処理システムを選択的に結合および分離することを含む。第１の暗号データ処理システムは第１の暗号ユニットと第１のデータ転送ユニットを備えてもよいし、第２の暗号データ処理システムは第２の暗号ユニットと第２のデータ転送ユニットを備えても良い。第１のモードでは第１および第２の暗号データ処理システムは分離され、互いに独立して動作可能であり、第２のモードでは第１および第２の暗号データ処理システムは結合され、ハードウェア冗長性を提供するように同時に動作可能である。

この方法は、安全プロセッサからの要求に応じて、第１および第２の暗号データ処理システムを結合し、その後、第１および第２の暗号データ処理システムを分離することを含んでもよい。第１および第２の暗号データ処理システムの分離は、一組のデータの処理を終了することに応答していてもよい。第１および第２の暗号データ処理システムの分離は、安全プロセッサからの別の要求に応答していてもよい。

この方法は、タイマ値が所定のタイマ値閾値に到達したことに応答して、第１および第２の暗号データ処理システムを結合し、その後、第１および第２の暗号データ処理システムを分離することを含んでもよい。第１および第２の暗号データ処理システムの分離は、タイマ値が別の所定のタイマ値閾値に到達することに応答していてもよい。

本発明の或る実施形態を例として添付の図面を参照して説明する。
半導体装置の第１の例の概略ブロック図である。 半導体装置の第２の例の概略ブロック図である。 ＨＳＭとＳＰＳＳとを含む半導体装置の概略ブロック図である。 性能モードと安全モードとの間の切り替えを示すタイミング図である。 性能モードと安全モードとの間で動的に切り替えることなく、受信した非安全関連セキュアデータ、受信した安全関連セキュアデータ、送信される非安全関連セキュアデータ、および送信される安全関連データの処理を比較例として示すタイミング図である。 性能モードと安全モードとの間で動的に切り替えることによって、受信した非安全関連セキュアデータ、受信した安全関連セキュアデータ、送信される非安全関連セキュアデータ、および送信される安全関連セキュアデータの処理を示すタイミング図である。 図３に示したＨＳＭとＳＰＳＳとの概略ブロック図である。 図３に示したＨＳＭとＳＰＳＳとの動作方法のプロセスフロー図である。 図３に示したＨＳＭとＳＰＳＳとの動作方法のプロセスフロー図である。 図３に示したＨＳＭとＳＰＳＳとの動作方法のプロセスフロー図である。 性能モードと安全モードとの間で自動的な切り替えを示す概略図である。 より高速なセキュアブートを可能にする２つのハッシュエンジンを有する半導体装置を示すブロック図である。 ＳＰＳＳを使用して性能モードと安全モードとの間で切り替え可能である半導体装置を含む自動車の概略図である。

以下の説明において、同様な部分には同様な符号を付している。

マイクロコントローラとＳоＣは、とりわけ２つの特定のユースケース、つまり、操作されたコードを検出するためのセキュアブートと、操作されたメッセージデータを検出するためのセキュア通信とを処理できることが望ましい。

これまで、そのような手段では機能安全とセキュリティとは別々に扱われてきている。しかしながら、例えば、機能安全とセキュリティとの相反する要件を回避しようとする試み、および、手段の複雑さを軽減しようとする試みのような多くの様々な理由のため、機能安全とセキュリティとを組み合わせることが望ましい。

これらに加えて、セキュリティに見られる特性である整合性（一貫性）は、機能安全において使用され得る。セキュアブートの場合、組み込みまたは外部フラッシュメモリ内のコードの整合性をチェックできる。コードの整合性をチェックすると、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ)を実行する必要がなくなるので、手段の起動時間を速めるのに役立ち得る。セキュア通信の場合、暗号に基づくＣＭＡＣ（Ｃｉｐｈｅｒ－ｂａｓｅｄ ＭＡＣ)またはダイジェストタグによる暗号化などのセキュリティ手段を使用して、メッセージデータの整合性を確認することができる。これらの方法の１つにおいてメッセージデータの整合性をチェックすることは、追加の徹底した保護が不適切であることを意味する。

セキュアブートとセキュア通信とのユースケースを処理するために、マイクロコントローラまたはＳоＣは、ＨＳＭの形式でセキュア計算モジュールを使用できる。

図１を参照すると、安全関連アプリケーションで使用するための第１の半導体装置１が示されている。

半導体装置１は、マイクロコントローラまたはＳｏＣの形式をとり、セキュアブートおよびセキュア通信を処理するためのＨＳＭの形式でセキュア計算モジュール２を含む。例えば、起動時に、半導体装置１は、組み込みフラッシュメモリ４または外部フラッシュメモリ５のいずれかからコード３を取得する。コード３の真偽は、署名またはハッシュ６（以下、単に「署名」として言及される）を使って確認できる。

半導体装置１は、とりわけ、フラッシュメモリコントローラ７と、冗長性を組み込んだ安全プロセッサ８を含む。安全プロセッサ８には、例えば、ＤＣＬＳまたは他の適切な構成で配置される２つのコア９、１０を使用することによって、冗長性が提供される。図１では、明確にするために、フリップフロップなどのＤＣＬＳ回路は示されていない。半導体装置１はまた、ＲＡＭ（Ｒaｎｄоｍ Ａｃｃｅｓｓ Ｍｅｍоｒｙ）形式の共有メモリ１１およびバスシステム１２を含む。

半導体装置１は、一般的な入出力モジュール（図示せず）、通信コントローラ（図示せず）、および他の周辺モジュール（図示せず）などの他の要素を備えるが、それらは明確性を助けるために図１から省略されている。

セキュア計算モジュール２には、セキュアキー（鍵）１５をセキュア計算モジュール２に提供するために、例えばｅＦｕｓｅの形式でＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒоｇｒaｍｍａｂｌｅ）読み出し専用不揮発性メモリ１４が設けられる。セキュア計算モジュール２は、冗長性を組み込んだマスターインタフェース１６、メモリ２１を備えたセキュアプロセッサ２０、割り込み２３を生成できる割り込みコントローラ２２、およびシステムクロック信号２５を受信するローカルクロック２４を含む。

セキュア計算モジュール２は、冗長性を組み込んだＤＭＡコントローラの形式で冗長性を組み込んだデータ転送ユニット２７を含む。冗長性を組み込んだデータ転送ユニット２７は、例えばＤＣＬＳを用いて適宜冗長化されている。マスターインタフェース１６は、セキュアプロセッサ２０および冗長性を組み込んだデータ転送ユニット２７と直接通信することができる。冗長性を組み込んだデータ転送ユニット２７は、冗長性を組み込んだＡＥＳユニットの形式で冗長性を組み込んだ暗号ユニット３２と直接通信することができる。冗長性を組み込んだ暗号ユニット３２は、例えばＤＣＬＳを使用して適宜冗長化され、ＡＥＳ－ＧＣＭ動作をサポートすることができる。冗長性を組み込んだデータ転送ユニット２７は、ＡＥＳ－ＧＣＭ動作をサポートするために適宜冗長化される。ＡＥＳ－ＧＣＭ動作中、メッセージデータは送信側 (図示せず) で暗号化され、受信側(図示せず)で復号化される。

セキュアプロセッサ２０、冗長性を組み込んだデータ転送ユニット２７、および冗長性を組み込んだ暗号ユニット３２は、モジュールバス４０に接続される。セキュア計算モジュール２はまた、真の乱数および／または疑似乱数を生成できる乱数発生器（ＲＮＧ）４１、公開鍵暗号エンジン４２、署名を生成するための署名エンジン４３、インターバルタイマ４５、および、モジュールバス４０に接続されたＷＤＴ（Ｗａｔｃｈ Ｄоｇ Ｔｉｍｅｒ）４６とを含む。

エンドツーエンド通信では、ドメインコントローラ、ゾーンサーバ、およびゲートウェイを使用する傾向がある。そのため、セキュア通信や高性能（すなわち、高スループット）な処理量が増加する可能性があり、ＡＥＳ－ＧＣＭモードでの安全関連セキュリティ通信量も増加する可能性がある。ただし、冗長性を緩和することはできないが、それにもかかわらず、冗長性を使用すると、一般に性能が半分になる。さらに、セキュアメッセージの割合(例えば、２０％または３０％未満)のみが安全性に関連しているかもしれない。

性能を維持または増大することの１つの解決策は、ハードウェアアクセラレータを追加することである。

図２を参照すると、第２の半導体装置１′が示されている。第２の半導体装置１′は、第１の半導体装置１（図１）と同じであるが、それがセキュア計算モジュール２の外側に（非冗長性を組み込んだ）暗号ユニット４７の形式で追加のハードウェアアクセラレータを含むという点で異なる。

セキュア計算モジュール２の冗長性を組み込んだ部分３２、２７は、ＡＥＳ－ＧＣＭを利用するセキュア通信のために使用される一方、暗号ユニット４７は、セキュア非安全関連通信のため、および、ＣＭＡＣなどの認証のみを必要とする安全通信のために使用される。ただし、このアプローチは、複雑さ、ダイのサイズ、およびコストを増加させる。

動的なスイッチを有する半導体装置
図３を参照すると、第３の半導体装置１０１が示されている。

半導体装置１０１は、マイクロコントローラまたはＳｏＣの形式をとり、セキュアブートおよびセキュア通信を処理するためのＨＳＭの形式でセキュア計算モジュール１０２を含む。例えば、起動時に、半導体装置１０１は、フラッシュメモリ１０４または外部フラッシュメモリ１０５のいずれかからコード１０３を取得する。コード１０３の正確さは、署名１０６を使用して確認することができる。

半導体装置１０１は、とりわけ、フラッシュメモリコントローラ１０７および冗長性を組み込んだ安全プロセッサ１０８を含む。安全プロセッサ１０８は、安全関連アプリケーション（図示せず）を実行する。安全プロセッサ１０８は、自動車安全水準であるＡＳＩＬのレベルＣまたはＤ（ＩＳＯ２６２６２によって定義される）までアプリケーションに対する安全要件を満たすように構成される。したがって、安全プロセッサ１０８には、例えば、ＤＣＬＳまたは他の適切な時変配列で配置された２つのコア１０９、１１０（マスターコアとチェッカーコア）を使用することによって、冗長性が提供される。図３では、明確にするために、フリップフロップなどのＤＣＬＳ回路は示されていない。より低いレベルの安全要件が十分である場合、単純な冗長性やセルフチェックを備えたシングルコアなどのようにあまり厳しくない他のエラー検出構成を使用することができる。

半導体装置１０１は、共有メモリ１１１およびバスシステム１１２も含む。半導体装置１０１は、汎用入出力モジュール（図示せず）、通信コントローラ１１３（図１１）および他の周辺モジュール（図示せず）などのような他の要素も備えるが、それらは、明確さを補助するために図３から省略されている。

セキュア計算モジュール１０２は、セキュアキー（鍵）１１５を提供するためのｅＦｕｓｅ１１４の形式でＯＴＰを設けている。

セキュア計算モジュール１０２は、２つのインタフェース回路１１７、１１８（マスターインタフェース回路とチェッカーインタフェース回路）と冗長性を提供するための時変エラー検出回路（図示せず）とを備えた冗長性を組み込んだマスターインタフェース１１６、メモリ１２１を設けられた安全プロセッサ １２０、割り込み１２３を生成できる割り込みコントローラ１２２、およびシ、システムクロック信号１２５を受信するローカルクロック１２４を含む。

セキュア計算モジュール１０２は、第１および第２のデータ転送ユニット１２８、１２９と、冗長性を提供するための時変エラー検出回路（図示せず）とを備える冗長性能力を有するデータ転送ユニット（ＤＴＵ）１２７を含む。第１および第２のデータ転送ユニット１２８、１２９は、それぞれのＤＭＡコントローラの形式を取る。

以下でより詳細に説明するように、第１および第２のデータ転送ユニット１２８、１２９は、セレクタ回路１３１を介して選択的に結合および分離されるように構成されているので、それらは同時に並列に動作することができ、例えばＤＣＬＳまたは他の適切な構成に基づいて時変冗長性を提供するように、または、これとは別に２つの独立した動作可能なデータ転送ユニット１２８、１２９を提供するようにしている。

マスターインタフェース１１６は、セキュアプロセッサ１２０と直接通信することができ、および、直接的にまたはセレクタ回路１３１を介して、データ転送ユニット１２８、１２９と通信することができる。

セキュア計算モジュール１０２はまた、時変冗長性を提供するための第１および第２の暗号ユニット１３３、１３４を備えた冗長性能力ある暗号ユニット１３２を含む。第１および第２の暗号ユニット１３３、１３４は、それぞれのＡＥＳユニットの形式をとる。

以下でより詳細に説明するように、第１および第２のデータの第１および第２の暗号ユニット１３３、１３４は、第１のモード（性能モード）ではそれぞれの第１および第２の暗号データ処理システム１３６、１３７としてのそれぞれのデータ転送ユニット１２８、１２９とそれぞれ連動する２つの独立した動作可能な暗号ユニット１３３、１３４を提供するように別々に動作できるように、または、第２のモード（安全モード）では同時に並列に動作できるのでＤＣＬＳまたは他の適切な配置に基づいて時変冗長性を提供してＡＥＳ－ＧＣＭ動作（または認証された暗号の他の適切な形式）をサポートするように、構成されている。

安全プロセッサ１２０、データ転送ユニット１２８、１２９、および冗長性を組み込んだ暗号ユニット１３２は、モジュールバス１４０に接続される。セキュア計算モジュール１０２は、真の乱数および／または疑似乱数を生成するための乱数生成器（ＲＮＧ）１４１、公開鍵暗号エンジン１４２、署名エンジン１４３、インターバルタイマ１４５、モジュールバス１４０に接続されたＷＤＴ１４６をも含む。

セレクタ回路１３１はセキュア計算モジュール１０２内に設けられて、転送ユニット１２８、１２９と暗号ユニット１３３、１３４との間のデータバス、マスターインタフェース１１６、およびモジュールバス１４０を制御する。

セキュア計算モジュール１０２の外側では、モード間の切り替えは、第１および第２のスイッチ回路１４９、１５０および時変冗長性を提供するための回路（図示せず）を備えた冗長性を組み込むスイッチ（ＳＰＳＳ）１４８ を使用して、制御およびモニタされる。

半導体装置１０１は、エラーモジュール１５２も含む。エラーモジュール１５２は、ハードウェア内に実装された安全機構からエラー信号を収集し、エラー信号および設定可能なルールのセットに基づいて、リセットの実行または装置１０１の外部へのエラー信号の送信などの措置を外部装置（図示せず）に対して取る。

セレクタ回路１３１およびＳＰＳＳ１４８を使用して、転送ユニット１２８、１２９および暗号ユニット１３３、１３４は、２つの別個の暗号データ処理システム１３６、１３７が互いに独立して動作して認証のみを必要とする非安全関連データまたは安全関連データを並行して処理できる性能モードと、ＡＥＳ－ＧＣＭなどの動作のセキュア安全関連モードをサポートするハードウェア冗長性が存在する安全モードとの間で（オンデマンドでまたは自動的に事前定義されたルールに基づいて）切り替えることができる。

安全プロセッサ１０８は、オンデマンドで（すなわち、非同期的に）切り替えを要求することができる。あるいは、組み込まれたタイマ２３３（図７）を備えたプログラマブルスケジューラ２３２（図７）は、自動的な切り替え（すなわち、同期）を提供することができる。

性能モードはデフォルトモードである。したがって、転送ユニット１２８、１２９および暗号ユニット１３３、１３４は通常、性能モードで動作し、必要に応じて安全モードに切り替え、ひとたび安全モードでの処理が完了すると性能モードに切り替わる。

以下により詳細に説明するように、セレクタ回路１３１は、状態モニタを可能にするためにＳＰＳＳ１４８にフィードバックを提供する。さらに、エラーモニタおよび通知を使用して、例えば、冗長性の目的および／または誤ったセレクタ状態を識別するためにエラーをエラーモジュール１５２に報告する。ＳＰＳＳ１４８は、例えば、転送ユニット１２８、１２９および暗号ユニット１３３、１３４による保留中のタスクが完了した後にセキュア計算モジュール１０２が準備したときにのみ切り替わるように構成されることが好ましい。

以下でさらに詳細に説明するように、追加の署名エンジン１４４（図９）を使用して冗長性を提供し、セキュアブートの促進を提供することができる。

図４も参照すると、通信周期１６５において、受信したセキュアな非安全関連データ１６１、受信したセキュアな安全関連データ１６２、送信されるセキュアな非安全関連データ１６３、および送信されるセキュアな安全関連データ１６４を処理するために性能モードと安全モード１５３、１５４との間の切り替えが、示されている。

セキュアな安全関連データ１６２を受信する前に、受信したセキュアな非安全関連データ１６１および送信されるセキュアな非安全関連データ１６３は、性能モード１５３ではセキュア計算モジュール１０２によって並行して処理される。セキュアな安全関連データ１６２が受信された場合、ＳＰＳＳ１４８は安全モード１５４への切り替えをトリガし、受信したセキュアな安全関連データ１６２は安全モード１５４で（より低いスループットで）セキュア計算モジュール１０２によって処理される。ひとたび完了すると、ＳＰＳＳ１４８は、安全プロセッサ１０８からの要求について知っている性能モード１５３にセキュア計算モジュール１０２を切り替え、さらに、受信したセキュア非安全関連データ１６１および送信されるセキュアな安全関連データ１６２は、セキュアな安全関連データ１６２が受信され、および／または、セキュアな非安全関連データ１６３が送信されるまで、性能モード１５３で並行に処理される。

図５および図６を参照すると、性能および安全モード１５３、１５４の間で動的な切り替えによって達成される性能の相対ゲイン（利得）が、持続時間Ｔ_{ｃｙｃｌｅ}を有する通信周期１６５にわたって概略的に示されている。

特に図５を参照すると、第１の半導体装置１（図１）によって提供される静的冗長性を使用して、セキュア計算モジュール２（図１）は、すべての受信したセキュアな非安全関連データ１６１を処理し、送信されるセキュアな非安全関連データ１６３は、この場合、インターリーブ方式で順次処理される。次に、セキュア計算モジュール２（図１）は、受信したセキュアな安全関連データ１６２を処理する。セキュア計算モジュール２（図１） はさらに、受信したセキュアな非安全関連データ１６１を処理し続け、送信されるセキュアな非安全関連データ１６３は順次処理される。通信周期１６５で受信したおよび送信されるデータ１６１、１６２、１６３、１６４を処理するためにセキュア計算モジュール２（図１）によってかかった時間は、Ｔ_{ｓｔａｔｉｃ}であり、ここでＴ_{ｓｔａｔｉｃ}＞Ｔ_{ｃｙｃｌｅ}である。

特に図６を参照すると、動的な冗長性を使用して、受信したセキュアな非安全関連データ１６１および送信されるセキュアな非安全関連データ１６３は、性能モード１５３においてセキュア計算モジュール１０２（図３）によって並行に処理される。したがって、受信したおよび送信されるデータ１６１、１６２、１６３、１６４を通信周期１６５で処理するためにセキュア計算モジュール１０２（図３）によってかかった時間は、Ｔ_{ｄｙｎａｍｉｃ}＜Ｔ_{ｓｔaｔｉｃ}である。

図７を参照すると、セキュア計算モジュール１０２およびＳＰＳＳ１４８がより詳細に示されている。

先に説明したように、マスターインタフェース１１６、データ転送ユニット１２８、１２９、暗号ユニット１３３、１３４、およびＳＰＳＳ１４８には、冗長性提供の一部としてエラー検出回路が設けられている。特に、マスターインタフェース１１６には、ＤＣＬＳ原理に基づいて別々のパスの異なるポイントで時間遅延（例えば、２クロックサイクル）が導入された２つのインタフェース回路１１７、１１８のそれぞれの出力を比較する第１の比較器１１９が設けられている。例えば、第１のインタフェース回路１１７の前に遅延が導入され、第２のインタフェース回路１１８の後に対応する遅延が追加される。明確にするために、ＤＣＬＳを提供するための遅延回路は示されていない。データ転送ユニット１２８、１２９には、ＤＣＬＳ原理に基づいて別々のパスの異なるポイントで時間遅延が導入されたデータ転送ユニット１２８、１２９のそれぞれの出力（この場合には、３つの出力）を比較する第２の比較器１３０が設けられている。明確にするために、ＤＣＬＳを提供するための遅延回路は示されていない。暗号ユニット１３３、１３４には、ＤＣＬＳ原理に基づいて別々のパスの異なるポイントで時間遅延が導入された暗号ユニット１３３、１３４のそれぞれの出力（この場合、２つの出力）を比較する第３の比較器１３５が設けられている。明確にするために、ＤＣＬＳを提供するための遅延回路は示されていない。ＳＰＳＳ１４８には、ＤＣＬＳ原理に基づいて別々のパスの異なるポイントで時間遅延が導入された第１および第２のスイッチ回路１４９、１５０の出力を比較する第４の比較器１５１が設けられている。明確にするために、ＤＣＬＳを提供するための遅延回路は示されていない。比較器１１９、１３０、１３５、１５１によってエラーが検出された場合、比較器１１９、１３０、１３５、１５１はエラー信号をエラーモジュール１５２に送信する。

セレクタ回路１３１は、一組（この場合、９つ）のセレクタ１７１_１、１７１_２、１７１_３、１７１_４、１７１_５、１７１_６、１７１_７、１７１_８、１７１_９（まとめて「セレクタ１７１」と呼ぶ）を含む。セレクタ回路１３１は、より多いまたはより少ないセレクタ１７１を含むことができ、および／または、セレクタ１７１は異なるように配置されてもよい。

セレクタ１７１の各々は、セレクタ制御ライン１７２を介してＳＰＳＳ１４８からそれぞれの制御信号を受信し、セレクタ状態ライン１７３を介してＳＰＳＳ１４８にそれぞれのセレクタ状態を戻す。

セレクタ１７１の各々は、第１および第２の入力、すなわち「０」および「１」を有する。性能モードで動作する場合には入力「０」が選択され、安全モードで動作する場合には「１」が選択される。

第１および第２のセレクタ１７１_１、１７１_２は、安全モードで動作する場合には状態モニタのために使用される。第１のセレクタ１７１_１は、第１および第２のデータ転送ユニット１２８、１２９が冗長性を組み込んだデータ転送ユニット１２７（図３）として同時に（協力して）動作するときに第１および第２のデータ転送ユニット１２８、１２９をモニタするために使用される第２の比較器１３０からの出力を受信する。同様に、第２のセレクタ１７１_２は、第１および第２の暗号ユニット１３３、１３４が冗長性を組み込んだ暗号ユニット１３２（図３）として同時に動作するときに第１および第２の暗号ユニット１３３、１３４をモニタするために使用される第３の比較器１３５からの出力を受信する。第１および第２のセレクタ１７１_１、１７１_２は、エラー状態をエラーモジュール１５２に伝える。

マスターインタフェース１１６、データ転送ユニット１２８、１２９、暗号ユニット１３３、１３４、モジュールバス１４０、およびセレクタ１７１は、複数のデータパス１８１、…、２２９によって接続される。

第１のデータパス１８１、１８２は、マスターインタフェース１１６から第１のデータ転送ユニット１２８まで伸びる。第２のデータパス１８３、１８４は、モジュールバス１４０から第１のデータ転送ユニット１２８まで伸びる。第３のデータパス１８５は、第１のデータ転送ユニット１２８からマスターインタフェース１１６まで伸びる。第４のデータパス１８６は、第１のデータ転送ユニット１２８からモジュールバス１４０まで伸びる。第５のデータパス１８７、１８８は、第１のデータ転送ユニット１２８から第１の暗号ユニット１３３まで伸びる。

第６のデータパス１９１は、マスターインタフェース１１６から第３のセレクタ１７１_３の第１の入力まで伸びる。第７のデータパス１８１、１９２は、マスターインタフェース１１６から第３のセレクタ１７１_３の第２の入力まで伸びる。マスターインタフェース１１６からの第７のデータパス１８１、１９２の部分１８１は、第１のデータパス１８１、１８２と共有される。第８のデータパス１９３は、第３のセレクタ１７１_３の出力から第２のデータ転送ユニット１２９まで伸びる。第３のセレクタ１７１３は、それぞれ性能モードおよび安全モードにおいて第６のデータパス１９１と第７のデータパス１９２との間で第８のデータパス１９３を第２のデータ転送ユニット１２９へ切り替えるために使用される。

第９のデータパス１９５は、モジュールバス１４０から第４のセレクタ１７１_４の第１の入力まで伸びる。第１０のデータパス１８３、１９６は、モジュールバス１４０から第４のセレクタ１７１_４の第２の入力まで伸びる。モジュールバス１４０からの第１０のデータパス１８３、１９６の部分１８３は、第２のデータパス１８３、１８４と共有される。第１１のデータパス１９７は、第４のセレクタ１７１_４の出力から第２のデータ転送ユニット１２９まで伸びる。第４のセレクタ１７１_４は、それぞれ性能モードおよび安全モードにおいて第９および第１０のデータパス１９５、１９６の間で第１１のデータパス１９７を切り替えるために、使用される。

第１２のデータパス１９８は、第２のデータ転送ユニット１２９から第５のセレクタ１７１_５の第１の入力まで伸びる。第５のセレクタ１７１_５の第２の入力は非アクティブ値を受信する。第１３のデータパス１９９は、第５のセレクタ１７１_５の出力からマスターインタフェース１１６まで伸びる。

第１４のデータパス２００は、第２のデータ転送ユニット１２９から第６のセレクタ１７１_６の第１の入力まで伸びる。第６のセレクタ１７１_６の第２の入力は非アクティブ値を受信する。第１５のデータパス２０１は、第６のセレクタ１７１_６の出力からモジュールバス１４０まで伸びる。

第１６のデータパス２０２は、第２のデータ転送ユニット１２９から第７のセレクタ１７１_７の第１の入力まで伸びる。第１７のデータパス１８７、２０３は、第１のデータ転送ユニット１２８から第７のセレクタ１７１_７の第２の入力まで伸びる。第１７のデータパス１８７、２０３の部分１８７は、第５のデータパス１８７、１８８と共有される。

前述のように、第５のデータパス１８７、１８８は、第１のデータ転送ユニット１２８から第１の暗号ユニット１３３まで伸びる。第１８のデータパス２２１、２２２は、モジュールバス１４０から第１の暗号ユニット１３３まで伸びる。第１９のデータパス２２３は、第１の暗号ユニット１３３からモジュールバス１４０まで伸びる。

第２０のデータパス２２４は、モジュールバス１４０から第８のセレクタ１７１_８の第１の入力まで伸びる。第２１のデータパス２２１、２２５は、モジュールバス１４０から第８のセレクタ１７１_８の第２の入力まで伸びる。第２１のデータパス２２１、２２５の部分２２１は、第１８のデータパス２２１、２２２と共有される。第２２のデータパス２２６は、第８のセレクタ１７１_８の出力から第２の暗号ユニット１３４まで伸びる。第８のセレクタ１７１_８は、それぞれ性能モードおよび安全モードにおいてモジュールバス１４０からの第２０および第２１のパス２２４、２２５の間で第２２のデータパス２２６を第２の暗号ユニット１３４に切り替えるために使用される。

第２３のデータパス２２７は、第７のセレクタ１７１_７の出力から第２の暗号ユニット１３４まで伸びる。第２４のデータパス２２８は、第２の暗号ユニット１３４から第９のセレクタ１７１_９の第１の入力まで伸びる。第９のセレクタ１７１_９の第２の入力は非アクティブ値を受信する。第２５のデータパス２２９は、第９のセレクタ１７１_９の出力からモジュールバス１４０まで伸びる。

引き続き図７を参照すると、ＳＰＳＳ１４８は、レジスタ２３０、状態モニタ２３１、スケジューラ２３２、およびタイマ２３３を含む。

ＳＰＳＳ１４８は、セレクタ１７１を制御して、安全プロセッサからの要求（オンデマンド切替モード）に基づいてまたはスケジューラ２３２に基づいて自動的に２つのモードの間で切り替える。セレクタ１７１のそれぞれの状態（すなわち、どの入力が出力に対して選択されるか）は、ＳＰＳＳ１４８へのフィードバック信号１７３を使用してモニタされる。報告された状態が期待通りでない場合、エラー信号が、取り扱い用のエラーモジュール１５２に通知される。

動作（オンデマンド切替）
図７および図８を参照して、オンデマンド切替中のセキュア計算モジュール１０２およびＳＰＳＳ１４８の動作について説明する。

安全プロセッサ１０８は、ＳＰＳＳ１４８に要求２４０を送信して、安全モードに切り替えるためにレジスタ２３０にフラグを設定し（ステップＳ１、Ｓ２）、セキュアプロセッサ１２０に要求２４１を送信して、共有メモリ１１１に格納されたデータを暗号化／復号化する（ステップＳ３）。セキュアプロセッサ１２０は、例えば、セキュアな非安全関連データの処理を完了することによって準備されてもよい（ステップＳ４）。ＳＰＳＳ１４８は、セキュアプロセッサ１２０が、ＳＰＳＳ１４８内の専用レジスタ２３０に書き込むことによってモードスイッチの用意ができていることをＳＰＳＳ１４８に通知するまで待機する（ステップＳ５、Ｓ６）。ＳＰＳＳ１４８は、それに応じてセレクタ１７１を設定する（ステップＳ７）。この場合、入力「１」が選択される。

ＳＰＳＳ１４８は、状態モニタ２３１を用いてセレクタ１７１のそれぞれの状態をチェックする（ステップＳ８）。セレクタ１７１のいずれかが間違った状態に戻る場合、ＳＰＳＳ１４８は、意図しないモードエラーメッセージ２４５をエラーモジュール１５２に送信する（ステップＳ９）。チェックは、必ずしも単一時点でのチェックでない。ＳＰＳＳ１４８は、(性能モードか安全モードかを問わず)継続的にチェックを実行して、適切に機能していることを確認してもよい。ひとたびセレクタ１７１が適切な状態にあることをＳＰＳＳ１４８が確認すると、ＳＰＳＳ１４８は現在のモード（すなわち安全モード）をレジスタ２３０に書き込む（ステップＳ１０）。

短い待ち時間の後、セキュアプロセッサ１２０は、新しいモード（すなわち、安全モード）を読み取ってチェックする（ステップＳ１１、Ｓ１２、Ｓ１３）。新しいモードの場合、セキュアプロセッサ１２０は、ＯＴＰ１１４からセキュアキー（鍵）１１５をロードし（ステップＳ１４、１５）、それに応じて暗号ユニット１３３、１３４を構成する（ステップＳ１６、１７）。この場合には、両方の暗号ユニット１３３、１３４は、冗長性を提供するために同じデータを受信するように構成される。次に、セキュアプロセッサ１２０は、共有メモリ１１１から暗号化／復号化の対象データを検索するようにデータ転送ユニット１２８、１２９を構成し（ステップＳ１８、Ｓ１９）、それをトリガする（ステップＳ２０）。

データ転送ユニット１２８、１２９は、共有メモリ１１１からデータをロードし、それを暗号化／復号化およびタグ生成のために暗号ユニット１３３、１３４に提供する（ステップＳ２１）。暗号ユニット１３３、１３４は、データ転送ユニット１２８、１２９が新しいデータを供給する限り、暗号化／復号化を実行し続ける。暗号化／復号化されたデータは、共有メモリ１１１に格納される。セキュアプロセッサ１２０は、データ転送設定データを読み取り（ステップＳ２２、Ｓ２３）、処理が終了した場合、安全プロセッサ１０８に動作が完了したことを通知する（ステップＳ２４、Ｓ２５）。

安全プロセッサ１０８は、要求２５７を、ＳＰＳＳ１４８のレジスタ２３０内の性能モードにもう一度戻すように設定し、それに応じてセキュアプロセッサ１２０に通知する（ステップＳ２６、Ｓ２７）。

セキュアプロセッサ１２０は、性能モードが入力されたことを読み取ってチェックする（ステップＳ２９、Ｓ３０）。性能モードである場合、セキュア計算モジュール１０２は、次のデータに進む（ステップＳ３１）。安全モードである間は、性能モードに対する何らかの要求がバッファリングされる。

動作（自動切替）
図７および図９を参照すると、完全同期のセキュア通信のために、ＳＰＳＳ１４８は、安全モード１５４への／からの切り替えをスケジュールするように動作することができる。

ＳＰＳＳ１４８は、スケジューラ２３２およびタイマ２３３を含む。スケジューラ２３２は、安全プロセッサ１０８からの専用要求なしで切り替えを実行することができる。

一例では、時間がカウントされ、プログラムされた制限（変更可能な）に応じて、スケジューラ２３２がトリガ２７４を発行する。プログラム可能なタイマ閾値Ｔ１、Ｔ２は、それぞれ安全モードへの切り替えおよび性能モードへの復帰に使用される。典型的には、Ｔ１＞Ｔ２、すなわち、セキュア計算モジュール１０２は、安全モードよりも長い期間、性能モードで動作する。

より高速なセキュアブート
図１０を参照すると、第４の半導体装置１０１′が示されている。第４の半導体装置１０１′は、第３の半導体装置１０１（図３）と同じであるが、セキュア計算モジュール１０２内に追加の署名エンジン１４４を含むという点で異なる。割り込みコントローラ１２２（図３）、クロック１２４（図３）、およびセレクタ回路１３１（図３）は省略され、データ転送ユニット１２８、１２９および暗号ユニット１３３、１３４は、明確にするために簡略化された形式で示されている。

デバイス１０１′の電源が入っているとき、デフォルトモードは性能モードである。セキュア計算モジュール１０２内に２つの署名エンジン１４３、１４４が実装されている場合、セキュアブートを速めることが可能である。特に、データ転送ユニット１２８、暗号ユニット１３３、および、署名エンジン１４３の１つのセットは、その対応する署名１０６_１を使用して１つのコードブロック１０３_１に対してセキュアブートを実行することができる一方、データ転送ユニット１２９、暗号ユニット１３４、および、署名エンジン１４４の他の１セットは、その対応する署名１０６_２を並行して使用して別のコードブロック１０３_２に対してセキュアブートを実行できる。署名エンジン１４３、１４４は、受信した署名１０６_１、１０６_２と比較するためのローカルな署名（図示せず）を生成するために使用される。

自動車
図１１を参照すると、バス１００３に接続されたノード１００２、１００２_１、１００２_２を含む通信ネットワーク１００１が配置された自動車１０００が示されている。通信ネットワーク１００１は、イーサネットネットワーク、ＣＡＮ２．０および／またはＣＡＮ ＦＤ規格に対して動作可能なＣＡＮ、または、ＦｌｅｘＲａｙであってもよい。２つ以上のネットワークが存在してもよいし、２つまたは異なるタイプのネットワークが存在してもよい。

各ノード１００２は、性能モードと安全モード１５３、１５４との間で動的に切り替えることができる前述の半導体装置１０１を備える。明確にするために、２つのノードのみが示されている。

変形
前述の実施形態に対して様々な変更を行うことができることを理解されるだろう。そのような変更は、機能の安全およびセキュリティで使用するための半導体装置およびその構成部品の設計、製造、使用において既に知られている同等かつ他の特徴を伴ってもよく、および、本明細書で既に説明した特徴の代わりにまたはその特徴に追加して使用されてもよい。一実施形態の特徴は、別の実施形態の特徴によって置換または補足されてもよい。

他の形式のエラー検出を使用することができる。例えば、安全レベルが許す場合には、セルフチェックまたは単純な冗長性(時変せずに)を備えたシングルコアを使用してもよい。

データ転送ユニットは、ＤＴＳ（Ｄaｔａ Ｔｒａｎｓｍｉｓｓｉоｎ Ｓｅｒｖｉｃｅ)やＤＴＦ（Ｄａｔａ Ｔｒａｎｓｆｅｒ Ｆоｒｍ)などの他の形式を取ることができる。

ＳＭ４などのＡＥＳの代わりに、他の形式のブロック暗号を使用してもよい。ＧＣＭの代わりに、認証された暗号化の他の形式を使用してもよい。例えば、ＣＢＣ（Ｃｉｐｈｅｒ Ｂｌоｃｋ Ｃｈａｉｎｉｎｇ）、ＯＦＢ（Ｏｕｔｐｕｔ Ｆｅｅｄｂａｃｋ）、ＣＦＢ（Ｃｉｐｈｅｒ Ｆｅｅｄｂａｃｋ）、ＣＴＲ（Ｃоｕｎｔｅｒ）、ＣＣＭ（Ｃоｕｎｔｅｒ ｗｉｔｈ ＣＢＣ－ＭＡＣ）を使用したＸＥＸベースの微調整コードブックモードを使用してもよい。

例えばより高い安全レベルをサポートするのに役立つために、ＣＲＣなどの追加の安全メカニズムを設けてもよい。

セレクタ回路の他の実装を使用することができる。

半導体装置は、自動車だけでなく、他の分野でも使用できる。例えば、半導体装置は、他の輸送用途（航空など）、医療用途、または産業用途で使用することができる。

特許請求の範囲は、本出願において特徴の特定の組み合わせに対して定式化されているけれども、本発明の開示の範囲はまた、それがいずれかの請求項で現在請求されているのと同じ発明に関連しているであろうとなかろうと、および、それが本発明と同じ技術的問題の一部またはすべてを軽減しているであろうとなかろうと、本明細書において明示的または黙示的に開示された任意の新規な特徴またはその任意の新規な組み合わせ、またはそれらの任意の一般化も含むことを理解されたい。出願人は、本出願またはそれから派生したさらなる出願の審査中に、そのような特徴および／またはそのような特徴の組み合わせに対して新しい請求項が作成されるかもしれないことを、ここに予告する。

１０１、１０１′ 半導体装置
１０２ セキュア計算モジュール
１０８ 安全プロセッサ
１１１ メモリ
１２０ セキュアプロセッサ
１２８、１２９ データ転送ユニット
１３１ セレクタ回路
１３３、１３４ 暗号ユニット
１３６、１３７ 暗号データ処理システム
１４８ スイッチ

Claims (15)

1. 半導体装置であって、
   安全プロセッサと、
   メモリと、
   セキュア計算モジュールと、
   を備え、
   前記セキュア計算モジュールは、
   セキュアプロセッサと、
   前記メモリ内のデータを暗号化および復号化するための第１および第２の暗号ユニット と、
   前記メモリと前記第１および第２の暗号ユニットとの間でデータをそれぞれ転送するための第１および第２のデータ転送ユニットと、
   を備え、
   前記第１の暗号ユニットおよび前記第１のデータ転送ユニットは第１の暗号データ処理システムを提供し、前記第２の暗号ユニットおよび前記第２のデータ転送ユニットは第２の暗号データ処理システムを提供し、
   前記半導体装置は、スイッチをさらに備え、
   前記セキュア計算モジュールは、前記スイッチからの制御信号に応答して、前記第１および第２の暗号データ処理システムを選択的に結合および分離するためのセレクタ回路をさらに備え、
   第１のモードでは、前記第１および第２の暗号データ処理システムは分離され、互いに独立して動作可能であり、
   第２のモードでは、前記第１および第２の暗号データ処理システムは結合され、ハードウェア冗長性を提供するために同時に動作可能である、
   半導体装置。
2. 前記第１のモードでは、前記第１の暗号データ処理システムは、前記メモリに格納された第１のデータを処理するように動作可能であり、前記第２の暗号データ処理システムは、前記メモリに格納された第２のデータを同時に処理するように動作可能であり、
   前記第２のモードでは、前記第１および第２の暗号データ処理システムは、前記第１および第２のデータを順次処理するように動作可能である、請求項１に記載の半導体装置。
3. 前記安全プロセッサは、暗号化された安全データの受信または送信に応答して、要求を前記スイッチに送信して、前記セキュア計算モジュールを前記第１のモードから前記第２のモードに切り替える、請求項２に記載の半導体装置。
4. 前記スイッチは、状態モニタを備え、
   前記セレクタ回路は、一組のセレクタを備え、
   前記一組のセレクタ内の各セレクタは、それぞれの状態を前記状態モニタに送信するように構成され、前記スイッチは、前記一組のセレクタ内の前記各セレクタのそれぞれの前記状態を決定するように構成され、前記状態が正しい状態であると決定すると、前記第１および第２のモードの間で切り替えるように構成される、請求項１に記載の半導体装置。
5. 前記セキュア計算モジュールは、署名エンジンをさらに備える、請求項２に記載の半導体装置。
6. 前記署名エンジンは、第１のハッシュエンジンであり、前記セキュア計算モジュールは、第２の署名エンジンをさらに備え、
   前記第１の暗号データ処理システムおよび前記第１の署名エンジンは、ブートプロセスにおいて第１のコードブロックを処理するように動作可能であり、
   前記第２の暗号データ処理システムおよび前記第２の署名エンジンは、前記ブートプロセス中に第２のコードブロックを処理するように動作可能である、請求項５に記載の半導体装置。
7. バスからデータを送受信するための通信コントローラをさらに備え、
   前記通信コントローラは、
   データを受信し、前記メモリに格納し、
   前記メモリからデータを検索し、送信するように動作可能である、請求項１に記載の半導体装置。
8. 前記スイッチは、
   スケジューラと、
   タイマと、
   を備え、
   前記スケジューラは、
   前記タイマが予め定義した第１の値に到達したことに応答して、前記セキュア計算モジュールを、前記第１のモードから前記第２のモードに切り替え、
   前記タイマが予め定義した第２の値に到達したことに応答して、前記セキュア計算モジュールを、前記第２のモードから前記第１のモードに切り替える、請求項１に記載の半導体装置。
9. エラーモジュールをさらに備え、
   前記スイッチは、前記セレクタ回路の前記一組のセレクタの状態をモニタし、前記一組のセレクタに誤った状態となっていると決定した前記スイッチに応答して、前記エラーモジュールにエラー信号を送信する、請求項１に記載の半導体装置。
10. 前記ハードウェア冗長性は、ＡＳＩＬレベルＤをサポートする、請求項１に記載の半導体装置。
11. 前記半導体装置は、マイクロコントローラまたはシステムオンチップである、請求項１に記載の半導体装置。
12. 車両であって、
    バスと、
    前記バスを介して通信するように構成され、それぞれが請求項１に記載の半導体装置を備える少なくとも２つのノードと、
    を備える、
    車両。
13. 切り替え方法であって、
    第１および第２の暗号データ処理システムを選択的に結合および分離し、前記第１の暗号データ処理システムは第１の暗号ユニットおよび第１のデータ転送ユニットを備え、前記第２の暗号データ処理システムは第２の暗号ユニットおよび第２のデータ転送ユニットを備え、
    第１のモードでは、前記第１および第２の暗号データ処理システムは分離され、互いに独立して動作可能であり、
    第２のモードでは、前記第１および第２の暗号データ処理システムが結合され、ハードウェア冗長性を提供するために同時に動作可能である、
    切り替え方法。
14. 安全プロセッサからの要求に応答して、前記第１および第２の暗号データ処理システムを結合し、
    その後に、前記第１および第２の暗号データ処理システムを分離する、請求項１３に記載の切り替え方法。
15. タイマ値が所定の閾値に到達したことに応答して、前記第１および第２の暗号データ処理システムを結合し、
    その後に、前記第１および第２の暗号データ処理システムを分離する、請求項１３に記載の切り替え方法。

Images