JP2023055191A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2023055191A JP2023055191A JP2022102766A JP2022102766A JP2023055191A JP 2023055191 A JP2023055191 A JP 2023055191A JP 2022102766 A JP2022102766 A JP 2022102766A JP 2022102766 A JP2022102766 A JP 2022102766A JP 2023055191 A JP2023055191 A JP 2023055191A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pixel circuit
- circuit
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006866 deterioration Effects 0.000 claims abstract description 40
- 230000000875 corresponding effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000003086 colorant Substances 0.000 claims description 7
- 230000002596 correlated effect Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 4
- 230000002269 spontaneous effect Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 41
- 230000015556 catabolic process Effects 0.000 description 8
- 238000006731 degradation reaction Methods 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
本開示は、表示装置に関し、特に、自発光素子の輝度劣化の測定に関する。 TECHNICAL FIELD The present disclosure relates to display devices, and more particularly to measurement of luminance degradation of self-luminous elements.
OLED(Organic Light-Emitting Diode)素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。 An OLED (Organic Light-Emitting Diode) element is a current-driven self-luminous element, so it does not require a backlight, and has advantages such as low power consumption, a wide viewing angle, and a high contrast ratio. Expected in the development of flat panel displays.
OLED素子のような自発光デバイスにおいては、点灯寿命にかかわる不可逆的な特性変化が起きる。具体的には、定型表示の痕跡が定常的に見えてしまう、焼き付き又は残像といった問題が起きる。これを解消、軽減する方法の一例は、OLED素子の輝度劣化を補償する。この方法は、各OLED素子の劣化度合いを見積り、その劣化度合いに応じて輝度の補正を行う発光制御を実行する。これにより、OLED素子の劣化による画素間の輝度差を低減できる。 A self-luminous device such as an OLED element undergoes an irreversible characteristic change that affects its lighting life. Specifically, a problem such as burn-in or an afterimage occurs, in which traces of the fixed form display are constantly visible. One example of a method of solving or reducing this problem is to compensate for luminance deterioration of the OLED element. This method estimates the degree of deterioration of each OLED element, and executes light emission control for correcting luminance according to the degree of deterioration. As a result, it is possible to reduce the luminance difference between pixels due to the deterioration of the OLED elements.
自発光素子の輝度劣化は、自発光素子の電流電圧特性の変化から推定することができる。しかし、自発光素子の電流電圧特性変化は、発光時間の経過に伴う劣化よりも、環境による変化のほうが大きいことがある。例えば、劣化によるOLED素子の電流電圧特性変化に比較して、温度変化によるOLED素子の電流電圧特性変化の方がずっと大きい。 Luminance deterioration of the self-luminous element can be estimated from changes in current-voltage characteristics of the self-luminous element. However, the change in the current-voltage characteristics of the self-luminous element may be caused more by the environment than by the deterioration over time. For example, the change in current-voltage characteristics of an OLED element due to temperature changes is much greater than the change in current-voltage characteristics of an OLED element due to deterioration.
そのため、自発光素子の電流電圧特性の測定は、広い範囲の電圧(電流)を取り扱う必要があり、劣化による電流電圧特性の正確な測定がより難しいものとなる。 Therefore, the measurement of the current-voltage characteristics of the self-luminous element must handle a wide range of voltages (currents), which makes it more difficult to accurately measure the current-voltage characteristics due to deterioration.
本開示の一態様の表示装置は、表示発光素子を含む表示画素回路と、基準発光素子と、表示駆動回路と、を含む。前記表示画素回路は映像データに応じたデータ信号に基づき前記表示発光素子の発光を制御する。前記基準発光素子は、前記映像データに応じた制御から外される。前記表示駆動回路は、前記基準発光素子の電流電圧特性を示す基準信号を取得し、前記表示発光素子の電流電圧特性を示す特性信号を取得し、前記基準信号と前記特性信号との間の差異に基づき、前記表示発光素子の劣化度合を示す信号を生成する。 A display device of one embodiment of the present disclosure includes a display pixel circuit including a display light emitting element, a reference light emitting element, and a display driving circuit. The display pixel circuit controls light emission of the display light emitting element based on a data signal corresponding to video data. The reference light emitting element is excluded from control according to the video data. The display driving circuit obtains a reference signal indicating current-voltage characteristics of the reference light-emitting element, obtains a characteristic signal indicating current-voltage characteristics of the display light-emitting element, and calculates a difference between the reference signal and the characteristic signal. to generate a signal indicating the degree of deterioration of the display light-emitting element.
本開示の一態様によれば、自発光素子の輝度劣化を測定できる。 According to one aspect of the present disclosure, it is possible to measure luminance deterioration of a self-luminous element.
以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。 Embodiments of the present disclosure will be described below with reference to the accompanying drawings. It should be noted that the present embodiment is merely an example for realizing the present disclosure and does not limit the technical scope of the present disclosure.
本明細書の一実施形態に係る表示装置は、自発光素子の輝度劣化を測定する。自発光素子の輝度劣化は、自発光素子の電流電圧特性の変化から推定することができる。しかし、自発光素子の特性変化は、発光時間の経過に伴う劣化よりも、環境による変化のほうが大きいことがある。例えば、劣化によるOLED(Organic Light-Emitting Diode)の特性変化に比較して、温度変化によるOLED素子の特性変化の方がずっと大きい。 A display device according to an embodiment of the present specification measures luminance degradation of a self-luminous element. Luminance deterioration of the self-luminous element can be estimated from changes in current-voltage characteristics of the self-luminous element. However, the change in the characteristics of the self-luminous element may be caused more by the environment than by the deterioration over time. For example, compared with the characteristic change of OLED (Organic Light-Emitting Diode) due to deterioration, the characteristic change of OLED element due to temperature change is much larger.
そのため、劣化による特性変化の測定は、広い範囲の電圧(電流)を取り扱う必要があり、劣化による特性変化の正確な測定がより難しいものとなる。広い変動範囲に対して小さい変化を測定するためには、高分解能の測定回路、例えば高分解能のアナログデジタルコンバータが必要になる。例えば、0℃~85℃において、OLED素子の測定電圧の変化量は約1Vである。一方、OLED素子の劣化による測定電圧の変化量は0.1V程度である。 Therefore, it is necessary to handle a wide range of voltage (current) to measure the characteristic change due to deterioration, which makes it more difficult to accurately measure the characteristic change due to deterioration. In order to measure small changes over a wide variation range, high-resolution measurement circuits, such as high-resolution analog-to-digital converters, are required. For example, between 0.degree. C. and 85.degree. On the other hand, the amount of change in the measured voltage due to deterioration of the OLED element is about 0.1V.
本明細書の一実施形態の表示装置は、映像表示から外された基準発光素子の特性を基準として、映像表示を行う表示画素回路における自発光素子の特性を測定する。これにより、より低い分解能の測定回路によって正確に自発光素子の輝度劣化を測定することが可能となる。 A display device according to an embodiment of the present specification measures the characteristics of a self-luminous element in a display pixel circuit that displays an image based on the characteristics of a reference light-emitting element that is excluded from image display. As a result, it becomes possible to accurately measure luminance deterioration of the self-luminous element using a measurement circuit with a lower resolution.
<第1の実施形態>
[表示装置の構成]
図1を参照して、本明細書の一実施形態に係る、表示装置の構成を説明する。なお、説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、OLED表示装置を説明する。本開示の発光素子の特性測定は、OLED素子と異なる自発光素子に適用することができる。
<First embodiment>
[Configuration of display device]
A configuration of a display device according to an embodiment of the present specification will be described with reference to FIG. In order to make the description easier to understand, the dimensions and shapes of the illustrated objects may be exaggerated. An OLED display device will be described below as an example of the display device. The characteristic measurement of the light-emitting device of the present disclosure can be applied to self-light-emitting devices other than OLED devices.
図1は、OLED表示装置10の構成例を模式的に示す。OLED表示装置10は、基板上に配列された複数の表示画素回路210を含む表示領域125と、基板上の表示領域125外に配置されたダミー画素回路220と、を含む。
FIG. 1 schematically shows a configuration example of an
OLED素子は、不図示の封止構造部によって封止される。表示領域125の周囲に、表示駆動回路が配置されている。具体的には、表示用走査線駆動回路131、センス用走査線駆動回路132、センス線駆動回路133、データ線駆動回路134、が配置されている。OLED表示装置10は、さらに、映像制御回路307を含む。映像制御回路307は、例えば、基板に接続された異方性導電フィルム(ACF:Anisotropic Conductive Film)上に実装される。なお、これらOLED表示装置10を制御するための回路は、いずれの場所に実装されてもよい。
The OLED element is sealed by a sealing structure (not shown). A display drive circuit is arranged around the
表示画素回路210は、OLED素子(発光素子)及びその発光を制御するためのTFT(Thin Film Transistor)回路を含む。ダミー画素回路220は、OLED素子及びTFT回路を含む。本明細書の一実施形態において、ダミー画素回路220の回路構成と、表示画素回路210の回路構成は同様である。
The
図1の構成例において、表示領域125は、複数の、X軸に沿って配列された表示画素回路210から構成されたM本の表示画素回路行で構成されている。表示画素回路行はY軸に沿って配列されている。また、表示領域125は、Y軸に沿って配列された表示画素回路210から構成された、N本の表示画素回路列で構成されている。表示画素回路列はX軸に沿って配列されている。画素回路210、220のレイアウトは設計に応じて任意に決定され得る。表示画素行又は表示画素列は、表示画素ラインである。
In the configuration example of FIG. 1, the
各表示画素回路210のOLED素子は、特定の色で発光する。例えば、全ての表示画素回路210の発光色が白であってもよく、各表示画素回路210は、赤、緑又は青のいずれかの色の光を放出してもよい。表示領域125を構成する表示画素回路210は、外部からの映像データに応じた映像を表示する。
The OLED elements of each
ダミー画素回路220は、表示画素回路210の輝度劣化を測定するために参照される基準OLED素子を含む。ダミー画素回路220は、表示画素回路210の輝度劣化の測定ために使用され、映像データに応じた映像の表示から外されている。ダミー画素回路220は、例えば、不図示の遮蔽物によって正面から視認されないように隠されていてもよい。
図1の構成例において、基板上に形成されているダミー画素回路220の数は一つであり、一つの表示画素回路行と共に一つの画素回路行に含まれている。画素回路行は、画素回路ラインである。ダミー画素回路220のOLED素子の発光色は、いずれかの表示画素回路210と同様である。本明細書の一実施形態において、表示領域125におけるすべての色のOLED素子それぞれに対応するOLED素子を含むダミー画素回路220が、表示領域125外に配置されていることが望ましい。ダミー画素回路220は、同一色のOLED素子を含む表示画素回路210の輝度劣化の測定に使用される。これにより、各表示画素回路210より正確な輝度劣化測定が可能となる。
In the configuration example of FIG. 1, the number of
各表示画素回路行は、X軸に沿って延びる、共通の2本の表示用走査線WS、ESに接続されている。図1においては、例として、各1本の走査線が符号WS及び符号ESで指示されている。表示用走査線駆動回路131は、表示領域125の外側において、表示領域の1辺に沿って配置されている。表示用走査線駆動回路131は、表示用走査線WS、ESを駆動し、それらに接続されている表示画素回路210又はダミー画素回路220を制御するための信号を出力する。
Each display pixel circuit row is connected to two common display scanning lines WS and ES extending along the X-axis. In FIG. 1, by way of example, each scanning line is indicated by WS and ES. The display scanning
後述するように、走査線WSは、OLED素子の輝度を決定するデータ信号を書き込む画素回路行を選択する選択信号を伝送する。走査線ESは、OLED素子への電流の供給をON/OFFする発光制御信号を伝送する。ダミー画素回路220は、対応する表示画素回路行と同一の走査線WS及びESに接続され、それらが伝送する信号により制御される。
As will be described later, the scan lines WS carry selection signals for selecting pixel circuit rows into which data signals that determine the brightness of the OLED elements are written. The scanning line ES transmits a light emission control signal for turning ON/OFF the current supply to the OLED element. The
各表示画素回路行は、共通の1本のセンス用走査線に接続されている。図1は、X軸に沿って延びる、M本のセンス用走査線SS1~SSMを示す。Mは1より大きい整数である。センス用走査線駆動回路132は、表示領域125の外側において、表示用走査線駆動回路131の反対側に配置されている。センス用走査線駆動回路132は、センス用走査線SS1~SSMを駆動し、それらに接続されている表示画素回路210又はダミー画素回路220を制御するための信号を出力する。
Each display pixel circuit row is connected to one common sensing scanning line. FIG. 1 shows M sense scanning lines SS1 to SSM extending along the X-axis. M is an integer greater than one. The sensing scanning
後述するように、センス用走査線は、輝度劣化測定を行う画素回路行を選択する。画素回路行は、表示画素回路210及びダミー画素回路220を含む、又は、表示画素回路210のみで構成されている。図1の構成例において、ダミー画素回路220は、センス用走査線によって最初に選択される最上の表示画素回路行と同一のセンス用走査線SS1に接続されている。表示領域125が複数の異なる色のOLED素子を含む場合、例えば、それぞれの色のOLED素子を含むダミー画素回路が、センス用走査線SS1に接続されている。
As will be described later, the sensing scanning line selects a pixel circuit row for luminance deterioration measurement. A pixel circuit row includes a
各表示画素回路列は、Y軸に沿って延びている共通の1本のデータ線DLに接続されている。図1は、1本のデータ線を例として符号DLで指示している。データ線駆動回路134は、表示領域125の外側において、他の表示駆動回路と異なる位置に配置されている。図1の例において、データ線駆動回路134は、表示領域125の上辺に沿って配置されている。データ線駆動回路134は、データ線DLを駆動し、各データ線DLにOLED素子の発光輝度を規定するデータ信号を出力する。
Each display pixel circuit column is connected to one common data line DL extending along the Y-axis. In FIG. 1, one data line is indicated by the symbol DL as an example. The data line driving circuit 134 is arranged outside the
図1の構成例において、ダミー画素回路220は、いずれの表示画素回路210にも接続されていないデータ線DLに接続されている。本明細書の一実施形態において、ダミー画素回路220に対してデータ線DLからデータ信号が書き込まれることはない。複数色のダミー画素回路が存在する場合、それぞれ異なるデータ線に接続されてよい。
In the configuration example of FIG. 1 , the
図1は、Y軸に沿って延びる、(N+1)本のセンス線SLD、SL1~SLNを示す。Nは1より大きい整数である。表示用走査線、センス用走査線及びセンス線は、制御線である。センス線駆動回路133は、表示領域125の外側において、データ線駆動回路134の反対側に配置されている。センス線駆動回路133は、表示画素回路210の特性測定のためにセンス線SLD、SL1~SLNを駆動し、それらに接続されている表示画素回路210又はダミー画素回路220から、OLED素子の特性を示す信号を受け取る。
FIG. 1 shows (N+1) sense lines SLD, SL1 to SLN, extending along the Y-axis. N is an integer greater than one. The display scan lines, the sense scan lines, and the sense lines are control lines. The sense line driving circuit 133 is arranged on the opposite side of the data line driving circuit 134 outside the
図1の構成例において、センス線SLDは、一つダミー画素回路220に接続され、他の表示画素回路210とは接続されていない。センス線SL1~SLNは、それぞれ、表示画素回路列に接続されている。センス線は、接続されている画素回路において、センス用走査線に選択された画素回路の特性信号を、センス線駆動回路133に伝送する。
In the configuration example of FIG. 1, one sense line SLD is connected to the
センス線駆動回路133は、セレクタ回路301、差分算出回路303、及びADコンバータ(ADC)305を含む。セレクタ回路301は、信号を取り込むセンス線を選択する。差分算出回路303は、選択された表示画素回路とダミー画素回路の特性信号間の差分を算出する。ADコンバータ305は、アナログ信号をデジタル信号に変換する。これら回路要素の詳細は後述する。
The sense line drive circuit 133 includes a
映像制御回路307は、外部からの映像データから、映像データに対応する映像を表示領域125で表示するためのデータ信号を生成し、表示駆動回路131から134を制御する。映像制御回路307は、センス線駆動回路133から、表示画素回路210のOLED素子の特性を示すデータを取得する。具体的には、映像制御回路307は、ダミー画素回路220内の基準OLED素子の特性と、表示画素回路210内の表示OLED素子の特性との差を示すデータを取得する。映像制御回路307は、そのデータに基づいて、当該表示画素回路210に与えるデータ信号を決定する。
The image control circuit 307 generates a data signal for displaying an image corresponding to the image data in the
なお、表示用走査線、センス用走査線、データ線及びセンス線のレイアウトは、図1の例に限定されない。図1の構成例において、同一表示用走査線に接続された画素回路(表示画素回路及びダミー画素回路)が、同一センス用走査線に接続されている。これと異なり、同一表示用走査線に接続された画素回路が、異なるセンス用走査線に接続されていてもよい。ダミー画素回路220は、表示画素回路210と異なる回路構成を有してよい。
Note that the layout of the display scanning lines, the sensing scanning lines, the data lines, and the sense lines is not limited to the example shown in FIG. In the configuration example of FIG. 1, pixel circuits (display pixel circuits and dummy pixel circuits) connected to the same display scanning line are connected to the same sensing scanning line. Alternatively, pixel circuits connected to the same display scanning line may be connected to different sensing scanning lines. The
[回路構成]
表示画素回路210は表示OLED素子を含み、ダミー画素回路220は、基準OLED素子を含む。画素回路210、220は、OLED素子のアノード電極に供給する電流を制御することで、OLED素子の輝度を制御する。以下に説明する例において、表示画素回路210及びダミー画素回路220は、同一の回路構成を有しているものとする。これにより、より正確に表示画素回路210におけるOLED素子の輝度特性の劣化を測定することができる。
[Circuit configuration]
図2は、表示画素回路210及びセンス線駆動回路133の構成例を模式的に示す。ダミー画素回路220の回路構成は、表示画素回路210と同様である。表示画素回路210は、OLED素子E1、駆動トランジスタP1、表示のための選択トランジスタP2、エミッショントランジスタP3、及び保持容量C1を含む。表示画素回路210は、さらに、OLED素子E1の特性測定のための選択トランジスタP4を含む。図2の構成例において、トランジスタは、P型TFTである。
FIG. 2 schematically shows a configuration example of the
選択トランジスタP2は、データ信号を書き込む画素回路を選択するスイッチである。選択トランジスタP2のゲートは、表示用走査線WSに接続されている。ソースは、データ線DLに接続されている。ドレインは、駆動トランジスタP1のゲートに接続されている。 The selection transistor P2 is a switch that selects a pixel circuit to write a data signal. A gate of the selection transistor P2 is connected to the display scanning line WS. The source is connected to the data line DL. The drain is connected to the gate of the drive transistor P1.
駆動トランジスタP1はOLED素子E1の駆動用のトランジスタ(駆動TFT)である。駆動トランジスタP1のゲートは選択トランジスタP2のドレイン端子に接続されている。駆動トランジスタP1のソースは電源電位VDDを伝送する電源線108に接続されている。駆動トランジスタP1のドレインは、エミッショントランジスタP3のソース端子に接続されている。駆動トランジスタP1のゲートとソースとの間に保持容量C1が形成されている。
The drive transistor P1 is a transistor (drive TFT) for driving the OLED element E1. The gate of the driving transistor P1 is connected to the drain terminal of the selection transistor P2. The source of the drive transistor P1 is connected to a
エミッショントランジスタP3は、OLED素子E1への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタP3のゲートは表示用走査線ESに接続されている。エミッショントランジスタP3のソースは駆動トランジスタP1のドレインに接続されている。エミッショントランジスタP3のドレインは、OLED素子E1のアノードに接続されている。OLED素子E1のカソードにはカソード電源電位VSSが与えられている。 The emission transistor P3 is a switch that controls supply and stop of the drive current to the OLED element E1. A gate of the emission transistor P3 is connected to the display scanning line ES. The source of the emission transistor P3 is connected to the drain of the driving transistor P1. The drain of emission transistor P3 is connected to the anode of OLED element E1. A cathode power supply potential VSS is applied to the cathode of the OLED element E1.
特性測定用選択トランジスタP4は、OLED素子E1の特性を測定する画素回路を選択するスイッチである。特性測定用選択トランジスタP4のゲートは、センス用走査線SSに接続されている。センス用走査線SSは、いずれか一つのセンス用走査線を意味する。ソース/ドレインの一方は、OLED素子E1のアノードに接続され、他方は、センス線SLkに接続されている。センス線SLkは、k番目のセンス線を意味する。 The characteristic measurement selection transistor P4 is a switch that selects a pixel circuit for measuring the characteristic of the OLED element E1. The gate of the characteristic measurement selection transistor P4 is connected to the sensing scanning line SS. The scanning line for sensing SS means any one scanning line for sensing. One of the source/drain is connected to the anode of the OLED element E1, and the other is connected to the sense line SLk. Sense line SLk means the k-th sense line.
次に、映像表示のための表示画素回路210の動作を説明する。表示用走査線駆動回路131が走査線WSに選択パルスを出力し、選択トランジスタP2をオン状態にする。データ線DLを介してデータ線駆動回路134から供給されたデータ電圧は、保持容量C1に格納される。保持容量C1は、格納された電圧を、1フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタP1のコンダクタンスがアナログ的に変化し、駆動トランジスタP1は、発光階調に対応した順バイアス電流をOLED素子E1に供給する。
Next, the operation of the
エミッショントランジスタP3は、駆動電流の供給経路上に位置する。表示用走査線駆動回路131は、走査線ESに制御信号を出力して、エミッショントランジスタP3のオンオフを制御する。エミッショントランジスタP3がオン状態のとき、駆動電流がOLED素子E1に供給される。エミッショントランジスタP3がオフ状態のとき、この供給が停止される。エミッショントランジスタP3のオンオフを制御することにより、1フレーム周期内の点灯期間(デューティ比)を制御することができる。
The emission transistor P3 is located on the drive current supply path. The display scanning
次に、表示画素回路210のOLED素子E1の特性測定のための回路構成を説明する。セレクタ回路301は、センス線それぞれに対応するスイッチを含む。図2は、センス線SLkに接続されている任意のスイッチSLkSWを例として示している。セレクタ回路301は、全てのセンス線SLD、SL1~SLNの各センス線のスイッチを含む。セレクタ回路301は、スイッチを順次選択して、測定対象のOLED素子E1の信号を伝送するセンス線を選択する。これにより、差分算出回路303及びADコンバータ305の数を低減できる。
Next, the circuit configuration for measuring the characteristics of the OLED element E1 of the
差分算出回路303は、電流源310、スイッチSW1、SW2、サンプルホールド回路(S/H)311、312、及び差動増幅器(オペアンプ)313を含む。図2に示すセンス線駆動回路133は、一定電流におけるセンス線の電圧を測定する(電圧検出方式)。この電圧は、OLED素子の電流電圧特性を示す。
The
[表示画素回路の特性の測定]
次に、表示画素回路210のOLED素子E1の特性測定のための動作を説明する。図3は、表示画素回路210のOLED素子E1の電流電圧特性を測定のための動作例のフローチャートを示す。OLED表示装置10は、センス用走査線駆動回路132及びセンス線駆動回路133によりダミー画素回路220を選択して、センス線SLDにおけるVsense電圧を検出し、サンプルホールド回路311により保持する(S11)。
[Measurement of characteristics of display pixel circuit]
Next, the operation for measuring the characteristics of the OLED element E1 of the
次に、OLED表示装置10は、センス用走査線駆動回路132及びセンス線駆動回路133により表示画素回路210を選択してセンス線におけるVsense電圧を検出し、サンプルホールド回路312により保持する(S12)。
Next, the
次に、OLED表示装置10は、差動増幅回路313によって、ダミー画素回路と表示画素回路のVsense電圧の電圧差Voutを測定する(S13)。さらに、OLED表示装置10は、センス用走査線駆動回路132及びセンス線駆動回路133により表示画素回路210を順次選択して、電圧差Voutを測定する(S14)。
Next, the
映像制御回路307は、表示画素回路毎に初期状態からのVout電圧の変化量を計算し、その変化量から各OLED素子の輝度劣化を推定し、その推定値に基づいて輝度補正を行う(S15)。 The video control circuit 307 calculates the amount of change in the Vout voltage from the initial state for each display pixel circuit, estimates the luminance deterioration of each OLED element from the amount of change, and performs luminance correction based on the estimated value (S15). ).
より具体的な回路動作を説明する。表示動作の間、特性測定用選択トランジスタP4はOFFに維持される。OLED素子E1の特性測定は、映像データを表示する期間(表示期間)外の期間、例えば、表示装置10の起動シーケンス又はシャットダウンシーケンスにおいて実行されてもよい。
A more specific circuit operation will be described. During the display operation, the characteristic measurement selection transistor P4 is kept OFF. The characteristic measurement of the OLED element E1 may be performed during a period other than the period during which video data is displayed (display period), for example, during the startup sequence or shutdown sequence of the
OLED素子E1の特性測定のため、センス用走査線駆動回路132は、センス用走査線SSに選択パルスを出力し、選択トランジスタP4をオン状態にする。これにより、センス線SLkとOLED素子E1とが導通する。センス線駆動回路133は、センス線SLkからOLED素子E1の特性を示す信号を取り込む。
In order to measure the characteristics of the OLED element E1, the sensing scanning
セレクタ回路301は、ダミー画素回路220のセンス線SLDを選択する、つまり、センス線SLDのスイッチをONとし、他のセンス線のスイッチをOFFに維持する。電流源310は、センス線SLDのスイッチを介して、センス線SLDに一定電流Isを与える。差分算出回路303は、スイッチSW1を閉じて、センス線SLDの電圧をサンプルホールド回路311に与え、その後スイッチSW1を開ける。スイッチSW2はOFFのままである。サンプルホールド回路311は、スイッチSW1が開いた時のセンス線SLDの電圧を保持する。
The
次に、セレクタ回路301は、測定対象の表示画素回路210のセンス線を選択する。ここでは、センス線SLkが選択されるとする。セレクタ回路301はセンス線SLkのスイッチSLkSWをONとし、他のセンス線のスイッチをOFFに維持する。電流源310は、スイッチSLkSWを介して、センス線SLkに一定電流Isを与える。
Next, the
差分算出回路303は、スイッチSW2を閉じて、センス線SLkの電圧をサンプルホールド回路312に与え、その後スイッチSW2を開ける。スイッチSW1はOFFのままである。サンプルホールド回路312は、スイッチSW2が開いた時のセンス線SLkの電圧を保持する。
The
差動増幅回路313は、二つのサンプルホールド回路311、312が保持する電圧間の差(Vsense1-Vsense2)に比例する信号Voutを出力する。つまり、差動増幅回路313は、ダミー画素回路220の基準OLED素子の電流電圧特性を示す基準信号(Vsense1)と、測定対象の表示画素回路210の表示OLED素子の電流電圧特性を示す特性信号(Vsense2)との差に比例した信号を出力する。ADコンバータ305は、差動増幅回路313からのアナログ信号をデジタル値に変換する。
The
なお、図2の画素回路は例であって、画素回路は他の回路構成を有してよい。図2の画素回路はpチャネル型TFTを使用しているが、画素回路はnチャネル型TFTを使用してもよい。セレクタ回路301及び差分算出回路303のスイッチは、例えば、画素回路と同型のTFTで形成してもよい。
Note that the pixel circuit in FIG. 2 is an example, and the pixel circuit may have other circuit configurations. Although the pixel circuit in FIG. 2 uses p-channel TFTs, the pixel circuits may use n-channel TFTs. The switches of the
図4は、OLED素子の電流電圧特性(IV特性)の温度による変化及び劣化による変化を模式的に示す。図4のグラフにおいて、横軸はOLED素子の電圧を示し、縦軸は電流を示す。図4は、一定電流Isにおける、OLED素子の電圧の温度変化及び劣化による変化を模式的に示している。具体的には、図4は、温度85℃、25℃、0℃における、電流電圧特性の劣化による変化を示している。温度が85℃から0℃へ低下するに応じて、一定電流IsにおけるOLED素子の電圧は、大きく増加している。それと比較して、温度85℃、25℃又は0℃における劣化による電圧変化は小さい。 FIG. 4 schematically shows changes due to temperature and deterioration in current-voltage characteristics (IV characteristics) of an OLED element. In the graph of FIG. 4, the horizontal axis indicates the voltage of the OLED element, and the vertical axis indicates the current. FIG. 4 schematically shows changes in the voltage of the OLED element due to temperature changes and aging at a constant current Is. Specifically, FIG. 4 shows changes due to deterioration of current-voltage characteristics at temperatures of 85° C., 25° C., and 0° C. FIG. As the temperature decreases from 85° C. to 0° C., the voltage across the OLED device at constant current Is increases significantly. In comparison, voltage change due to deterioration at temperatures of 85°C, 25°C, or 0°C is small.
本実施形態のOLED表示装置10は、基準OLED素子の電流電圧特性と、測定対象のOLED素子の電流電圧特性との差を参照することで、測定対象のOLED素子の電流電圧特性の測定値に対する温度の影響を小さくできる。これにより、例えば、ADコンバータ305に求められる分解能を削減できる。
The
図5は、図1及び2に示す構成例において、制御信号のタイミングチャートを示す。具体的には、図5は、センス用走査線SS1~SSMの制御信号、セレクタ回路301内のスイッチSLDSW、SL1SW~SLNSWの制御信号、差分算出回路303内のスイッチSW1及びSW2の制御信号の、時間変化を示す。スイッチSLDSW、SL1SW~SLNSWは、それぞれ、セレクタ回路301内の、センス線SLD、SL1~SLNのためのスイッチである。
FIG. 5 shows a timing chart of control signals in the configuration example shown in FIGS. Specifically, FIG. 5 shows the control signals for the sensing scanning lines SS1 to SSM, the control signals for the switches SLDSW and SL1SW to SLNSW in the
以下において、表示画素回路210の電流電圧特性を測定するための制御信号の時間変化を説明する。電流電圧特性の測定の間、画素回路内のトランジスタP2及びP3はOFFである。
The time change of the control signal for measuring the current-voltage characteristics of the
時刻T1において、センス用走査線SS1の信号が、HighからLowに変化する。これにより、センス用走査線SS1に接続されている画素回路行が選択される。つまり画素回路内の選択トランジスタP4がONとなる。センス用走査線SS1には、表示画素回路210に加えて、ダミー画素回路220が接続されている。他のセンス用走査線の信号はHighであり、それらに接続されている画素回路の選択トランジスタP4はOFFのままである。
At time T1, the signal on the sensing scanning line SS1 changes from High to Low. As a result, the pixel circuit row connected to the sensing scanning line SS1 is selected. That is, the selection transistor P4 in the pixel circuit is turned ON. In addition to the
さらに、セレクタ回路301のスイッチSLDSWの制御信号がHighからLowに変化し、スイッチSLDSWがONとなる。他のスイッチSL1SW~SLNSWはOFFのままである。加えて、差分算出回路303内のスイッチSW1の制御信号がHighからLowに変化し、スイッチSW1がONとなる。スイッチSW2はOFFのままである。
Furthermore, the control signal for the switch SLDSW of the
ダミー画素回路220の選択トランジスタP4がONであり、そして、セレクタ回路301のスイッチSLDSWがONであるので、差分算出回路303の定電流源310からの定電流が、センス線SLD及びOLED素子E1に流れる。差分算出回路303のスイッチSW1がONであるので、サンプルホールド回路311は、センス線SLDの電圧、つまり、ダミー画素回路220のOLED素子E1の電圧を示す信号を取り込む。
Since the selection transistor P4 of the
次に、時刻T2において、セレクタ回路301のスイッチSLDSWの制御信号がLowからHighに変化し、スイッチSLDSWがOFFとなる。また、差分算出回路303内のスイッチSW1の制御信号がLowからHighに変化し、スイッチSW1がOFFとなる。他の制御信号に変化はない。二つのスイッチの切り替えにより、ダミー画素回路220のOLED素子E1の電圧を示す信号が、サンプルホールド回路311に保持される。
Next, at time T2, the control signal for the switch SLDSW of the
本明細書の一実施形態において、スイッチSLDSWがOFFとなった直後に、スイッチSW1がOFFとなる。これにより、正しいセンス線SLDの信号を、サンプルホールド回路に311により確実に保持することが可能となる。この点は、セレクタ回路301内のスイッチと差分算出回路303内のスイッチの他のペアの制御及び他の実施形態において同様である。
In one embodiment herein, switch SW1 is turned OFF immediately after switch SLDSW is turned OFF. As a result, the sample and hold
次に、時刻T3において、セレクタ回路301のスイッチSL1SWの制御信号がHighからLowに変化し、スイッチSL1SWがONとなる。他のスイッチSLDSW、SL2SW~SLNSWはOFFのままである。加えて、差分算出回路303内のスイッチSW2の制御信号がHighからLowに変化し、スイッチSW2がONとなる。スイッチSW1はOFFのままである。
Next, at time T3, the control signal for the switch SL1SW of the
次に、時刻T4において、セレクタ回路301のスイッチSL1SWの制御信号がLowからHighに変化し、スイッチSL1SWがOFFとなる。また、差分算出回路303内のスイッチSW2の制御信号がLowからHighに変化し、スイッチSW2がOFFとなる。他の制御信号に変化はない。二つのスイッチの切り替えにより、センス用走査線SS1及びセンス線SL1に接続された表示画素回路210のOLED素子E1の電圧を示す信号が、サンプルホールド回路312に保持される。
Next, at time T4, the control signal for the switch SL1SW of the
差動増幅回路313は、二つのサンプルホールド回路311、312が保持する電圧(信号)間の差に比例する信号を出力する。これは、ダミー画素回路220の基準OLED素子の電流電圧特性を示す基準信号と、センス用走査線SS1及びスイッチSL1SWによって選択された表示画素回路210の表示OLED素子の電流電圧特性を示す特性信号との差に比例した信号である。ADコンバータ305は、差動増幅回路313からのアナログ信号をデジタル値に変換する。映像制御回路307は、受け取ったデータに基づいて、この表示画素回路210の輝度の補正パラメータを決定する。補正パラメータの決定において、温度センサにより検出された温度が参照されてもよい。
The
スイッチSL1SWについて説明した上記処理が、他のセンス線のスイッチSL2SW~SLNSWについても実行される。センス線SL2~SLNから、センス用走査線SS1に接続されている表示画素回路210の特性信号が、順次サンプルホールド回路312に取り込まれる。各表示画素回路210の特性信号と、サンプルホールド回路311に保持されているダミー画素回路220の基準信号との差に比例する信号を表すデータが、映像制御回路307に与えられる。
The above process described for the switch SL1SW is also performed for the switches SL2SW to SLNSW of the other sense lines. The characteristic signals of the
次に、時刻T5において、センス用走査線SS1の信号が、LowからHighに変化する。これにより、センス用走査線SS1に接続されている画素回路行が非選択の状態となる。また、センス用走査線SS2の信号が、HighからLowに変化する。これにより、センス用走査線SS2に接続されている画素回路行が選択される。センス用走査線SS2には、ダミー画素回路は接続されておらず、表示画素回路210のみが接続されている。他のセンス用走査線の信号はHighであり、それらに接続されている画素回路の選択トランジスタP4はOFFのままである。
Next, at time T5, the signal on the sensing scanning line SS1 changes from Low to High. As a result, the pixel circuit row connected to the sensing scanning line SS1 is in a non-selected state. Also, the signal on the sensing scanning line SS2 changes from High to Low. As a result, the pixel circuit row connected to the sensing scanning line SS2 is selected. No dummy pixel circuit is connected to the sensing scanning line SS2, and only the
時刻T5から時刻T6の間において、センス用走査線SS2の信号が、Lowに維持される。この期間において、センス用走査線SS2によって選択されている表示画素回路210の特性信号が、上述のように順次サンプルホールド回路312に取り込まれる。サンプルホールド回路311は、ダミー画素回路220の特性を示す基準信号を保持している。そのため、センス用走査線SS2に接続されている各表示画素回路210それぞれの特性信号と、ダミー画素回路220の基準信号との差に比例するデータが、映像制御回路207に与えられる。
Between time T5 and time T6, the signal on the sensing scanning line SS2 is maintained at Low. During this period, the characteristic signals of the
その後、センス用走査線SS3~SSMは、順次ONとされ、センス用走査線SS2について上述された処理が実行される。これにより、全ての表示画素回路210のOLED素子の電流電圧特性が、ダミー画素回路220のOLED素子の電流電圧特性を基準として、測定される。
After that, the sensing scanning lines SS3 to SSM are sequentially turned on, and the above-described processing for the sensing scanning line SS2 is performed. Thereby, the current-voltage characteristics of the OLED elements of all the
上述のように、異なる色のダミー画素回路が使用されてもよい。例えば、赤、緑、青のダミー画素回路が、センス用走査線SS1に接続される。OLED表示装置10は、例えば、第1色のダミー画素回路を基準として、第1色の表示画素回路それぞれの測定を行い、第2色のダミー画素回路を基準として、第2色の表示画素回路それぞれの測定を行い、第3色のダミー画素回路を基準として、第3色の表示画素回路それぞれの測定を行う。
As noted above, dummy pixel circuits of different colors may be used. For example, red, green, and blue dummy pixel circuits are connected to the sensing scanning line SS1. For example, the
<第2の実施形態>
本明細書の一実施形態に係るOLED表示装置を説明する。以下においては、第1の実施形態のOLED表示装置との相違点を主に説明する。図6は、本実施形態に係るOLED表示装置10の構成例を模式的に示す。図1に示す構成例と比較して、ダミー画素回路D1~DMのそれぞれが、センス用走査線SS1~SSMに接続されている。ダミー画素回路D1~DMは、Y軸において異なる位置に配置されている。
<Second embodiment>
An OLED display device according to one embodiment of the present specification is described. Differences from the OLED display device of the first embodiment will be mainly described below. FIG. 6 schematically shows a configuration example of the
ダミー画素回路Dkは、センス用走査線SSkによって選択される。kは1~Mの任意の値である。各センス用走査線SSkは、複数の表示画素回路210及びダミー画素回路Dkに接続されており、各画素回路行は、複数の表示画素回路210及びダミー画素回路Dkを含む。
The dummy pixel circuit Dk is selected by the sensing scanning line SSk. k is any value from 1 to M. Each sensing scanning line SSk is connected to a plurality of
ダミー画素回路D1~DMは、センス線SLDに接続されている。一つのセンス用走査線SSkによって選択されているダミー画素回路Dkの信号が、センス線SLDからセンス線駆動回路133に取り込まれる。本明細書の一実施形態において、全てのダミー画素回路の回路構成は共通であり、表示画素回路210と同一であってよい。
The dummy pixel circuits D1-DM are connected to the sense line SLD. A signal of the dummy pixel circuit Dk selected by one sense scanning line SSk is taken into the sense line drive circuit 133 from the sense line SLD. In one embodiment herein, the circuitry of all dummy pixel circuits is common and may be the same as
各画素回路行は、異なる色のOLED素子E1を含むダミー画素回路を含むことが望ましい。例えば、赤、緑、青のOLED素子をそれぞれ含む三つのダミー画素回路が、各センス用走査線に接続されている。異なる位置に複数のダミー画素回路を配置することで、基板面のY軸方向の温度分布に応じてより適切に表示画素回路の劣化測定を行うことができる。なお、一部のセンス用走査線には、ダミー画素回路が接続されていなくてもよい。 Each pixel circuit row preferably includes dummy pixel circuits containing OLED elements E1 of different colors. For example, three dummy pixel circuits each containing a red, green, and blue OLED element are connected to each sense scan line. By arranging a plurality of dummy pixel circuits at different positions, deterioration of the display pixel circuit can be measured more appropriately according to the temperature distribution in the Y-axis direction on the substrate surface. Note that some of the sensing scanning lines may not be connected to the dummy pixel circuits.
図7は、本実施形態の制御信号のタイミングチャートを示す。以下において、図5のタイミングチャートと相違点を主に説明する。時刻T1からT5の直前までの動作は、ダミー画素回路D1が選択される点を除き、図5のタイミングチャートと同様である。 FIG. 7 shows a timing chart of control signals in this embodiment. Differences from the timing chart of FIG. 5 will be mainly described below. The operation from time T1 to just before T5 is the same as the timing chart of FIG. 5 except that the dummy pixel circuit D1 is selected.
時刻T5において、センス用走査線SS2の信号が、HighからLowに変化する。これにより、センス用走査線SS2に接続されている画素回路行が選択される。つまり画素回路内の選択トランジスタP4がONとなる。センス用走査線SS2には、表示画素回路210に加えて、ダミー画素回路D2が接続されている。他のセンス用走査線の信号はHighであり、それらに接続されている画素回路の選択トランジスタP4はOFFのままである。
At time T5, the signal on the sensing scanning line SS2 changes from High to Low. As a result, the pixel circuit row connected to the sensing scanning line SS2 is selected. That is, the selection transistor P4 in the pixel circuit is turned on. In addition to the
さらに、セレクタ回路301のスイッチSLDSWの制御信号がHighからLowに変化し、スイッチSLDSWがONとなる。他のスイッチSL1SW~SLNSWはOFFのままである。加えて、差分算出回路303内のスイッチSW1の制御信号がHighからLowに変化し、スイッチSW1がONとなる。スイッチSW2はOFFのままである。
Furthermore, the control signal for the switch SLDSW of the
ダミー画素回路D2の選択トランジスタP4がONであり、そして、セレクタ回路301のスイッチSLDSWがONであるので、差分算出回路303の定電流源310からの定電流が、センス線SLD及びOLED素子E1に流れる。差分算出回路303のスイッチSW1がONであるので、サンプルホールド回路311は、センス線SLDの電圧、つまり、ダミー画素回路D2のOLED素子E1の電圧を示す信号を取り込む。
Since the selection transistor P4 of the dummy pixel circuit D2 is ON and the switch SLDSW of the
次に、時刻T7において、セレクタ回路301のスイッチSLDSWの制御信号がLowからHighに変化し、スイッチSLDSWがOFFとなる。また、差分算出回路303内のスイッチSW1の制御信号がLowからHighに変化し、スイッチSW1がOFFとなる。他の制御信号に変化はない。二つのスイッチの切り替えにより、ダミー画素回路D2のOLED素子E1の電圧を示す信号が、サンプルホールド回路311に保持される。
Next, at time T7, the control signal for the switch SLDSW of the
次に、時刻T8において、セレクタ回路301のスイッチSL1SWの制御信号がHighからLowに変化し、スイッチSL1SWがONとなる。他のスイッチSLDSW、SL2SW~SLNSWはOFFのままである。加えて、差分算出回路303内のスイッチSW2の制御信号がHighからLowに変化し、スイッチSW2がONとなる。スイッチSW1はOFFのままである。
Next, at time T8, the control signal for the switch SL1SW of the
次に、時刻T9において、セレクタ回路301のスイッチSL1SWの制御信号がLowからHighに変化し、スイッチSL1SWがOFFとなる。また、差分算出回路303内のスイッチSW2の制御信号がLowからHighに変化し、スイッチSW2がOFFとなる。他の制御信号に変化はない。二つのスイッチの切り替えにより、センス用走査線SS2及びセンス線SL1に接続された表示画素回路210のOLED素子E1の電圧を示す信号が、サンプルホールド回路312に保持される。
Next, at time T9, the control signal for the switch SL1SW of the
差動増幅回路313は、二つのサンプルホールド回路311、312が保持する電圧(信号)間の差に比例する信号を出力する。これは、ダミー画素回路D2の基準OLED素子の電流電圧特性を示す基準信号と、センス用走査線SS2及びスイッチSL1SWによって選択された表示画素回路210の表示OLED素子の電流電圧特性を示す特性信号との差に比例した信号である。ADコンバータ305は、差動増幅回路313からのアナログ信号をデジタル値に変換する。
The
スイッチSL1SWについて説明した上記処理が、他のセンス線のスイッチSL2SW~SLNSWについても実行される。センス線SL2~SLNから、センス用走査線SS2に接続されている表示画素回路210の特性信号が、順次サンプルホールド回路312に取り込まれる。各表示画素回路210の特性信号と、サンプルホールド回路311に保持されているダミー画素回路D2の基準信号との差に比例する信号を表すデータが、映像制御回路307に与えられる。
The above process described for the switch SL1SW is also performed for the switches SL2SW to SLNSW of the other sense lines. The characteristic signals of the
次に、時刻T6において、センス用走査線SS2の信号が、LowからHighに変化する。これにより、センス用走査線SS2に接続されている画素回路行が非選択の状態となる。また、図7において不図示の次のセンス用走査線SS3の信号が、HighからLowに変化する。これにより、センス用走査線SS3に接続されている画素回路行が選択される。センス用走査線SS2について上述された処理が、センス用走査線SS3について実行される。 Next, at time T6, the signal on the sensing scanning line SS2 changes from Low to High. As a result, the pixel circuit row connected to the sensing scanning line SS2 is in a non-selected state. Also, the signal of the next sensing scanning line SS3 (not shown in FIG. 7) changes from High to Low. As a result, the pixel circuit row connected to the sensing scanning line SS3 is selected. The process described above for sense scan line SS2 is performed for sense scan line SS3.
その後、センス用走査線SS4~SSMは、順次ONとされ、センス用走査線SS2について上述された処理が実行される。これにより、全ての表示画素回路210のOLED素子の電流電圧特性が、ダミー画素回路D1~DMのOLED素子の電流電圧特性を基準として、測定される。
After that, the sensing scanning lines SS4 to SSM are sequentially turned on, and the above-described processing for the sensing scanning line SS2 is performed. Thereby, the current-voltage characteristics of the OLED elements of all the
<第3の実施形態>
本明細書の一実施形態に係るOLED表示装置を説明する。以下においては、第1の実施形態のOLED表示装置との相違点を主に説明する。図8は、本実施形態に係るOLED表示装置10の構成例を模式的に示す。図1に示す構成例におけるダミー画素回路220に代えて、ダミー画素回路DC1及びDC2が、表示領域125の上側に配置されている。
<Third Embodiment>
An OLED display device according to one embodiment of the present specification is described. Differences from the OLED display device of the first embodiment will be mainly described below. FIG. 8 schematically shows a configuration example of an
ダミー画素回路DC1及びDC2は、表示領域125のセンス用走査線SSDに接続されている。センス用走査線SSDには、他の表示画素回路210は接続されていない。センス用走査線の順次選択において、センス用走査線SSDは最初に選択される。ダミー画素回路DC1はセンス線SL1に接続され、ダミー画素回路DC2はセンス線SLN/2+1に接続されている。ここで、Nは偶数とする。
The dummy pixel circuits DC<b>1 and DC<b>2 are connected to the sensing scanning lines SSD in the
後述するように、ダミー画素回路DC1は、センス線SL1~SLN/2に接続された表示画素回路の特性測定のための基準特性信号を提供する。ダミー画素回路DC2は、センス線SLN/2+1~SLNに接続された表示画素回路の特性測定のための基準特性信号を提供する。ダミー画素回路DC1、DC2は、X軸に沿って異なる位置にある。そのため、パネル面におけるX軸方向の温度分布による表示画素回路210の電流電圧特性への影響を低減できる。
As will be described later, the dummy pixel circuit DC1 provides a reference characteristic signal for measuring the characteristics of the display pixel circuits connected to the sense lines SL1-SLN/2. The dummy pixel circuit DC2 provides a reference characteristic signal for characteristic measurement of the display pixel circuits connected to the sense lines SLN/2+1 to SLN. The dummy pixel circuits DC1, DC2 are at different positions along the X-axis. Therefore, the influence of the temperature distribution in the X-axis direction on the panel surface on the current-voltage characteristics of the
OLED表示装置10は、図1のセンス線駆動回路133に代えて、センス線駆動回路135を含む。センス線駆動回路135は、表示画素回路210のOLED素子の特性を測定するための2セットの回路を含む。一つのセットは、セレクタ回路501A、差分算出回路503A、及びADコンバータ505Aを含む。他の一セットは、セレクタ回路501B、差分算出回路503B、及びADコンバータ505Bを含む。
The
一つの回路セットは、センス線SL1~SLN/2に接続された表示画素回路の特性を測定し、他の回路セットは、センス線SLN/2+1~SLNに接続された表示画素回路の特性を測定する。これら二つの回路セットは、並列に処理(第1処理及び第2処理)を実行する。これにより、一画素回路当たりの選択時間を長くする、又は、高速な処理が可能となる。 One circuit set measures the characteristics of the display pixel circuits connected to the sense lines SL1-SLN/2, and the other circuit set measures the characteristics of the display pixel circuits connected to the sense lines SLN/2+1-SLN. do. These two circuit sets execute processing (first processing and second processing) in parallel. This makes it possible to lengthen the selection time per pixel circuit or to perform high-speed processing.
セレクタ回路501A、501Bは、図2に示すセレクタ回路301のように、担当するセンス線それぞれのスイッチを含む。図9に示すように、セレクタ回路501Aは、センス線SL1~SLN/2の接続/切断を切り替えるスイッチSL1SW~SLN/2SWを含み、セレクタ回路501Bは、センス線SLN/2+1~SLNの接続/切断を切り替えるスイッチSLN/2+1SW~SLNSWを含む。
差分算出回路503A、503Bは、図2に示す差分算出回路303のように、定電流源、二つのスイッチ及びサンプルホールド回路を含む。図9に示すように、差分算出回路503Aは、スイッチSW11、SW12を含み、差分算出回路503Bは、スイッチSW21及びSW22を含む。
The
図9は、図8に示す構成例において、制御信号のタイミングチャートを示す。具体的には、図9は、センス用走査線SSD、SS1~SSMの制御信号、セレクタ回路501A内のスイッチSL1SW~SLN/2SWの制御信号、及び、セレクタ回路501B内のスイッチSLN/2+1SW~SLNSWの制御信号の、時間変化を示す。スイッチSL1SW~SLNSWは、それぞれ、センス線SL1~SLNのためのスイッチである。
FIG. 9 shows a timing chart of control signals in the configuration example shown in FIG. Specifically, FIG. 9 shows control signals for sense scanning lines SSD and SS1 to SSM, control signals for switches SL1SW to SLN/2SW in the
図9は、さらに、差分算出回路503A内のスイッチSW11及びSW12の制御信号、及び、差分算出回路503B内のスイッチSW21及びSW22の制御信号の時間変化を示す。スイッチSW11及びSW12は、それぞれ、対応するサンプルホールド回路とセレクタ回路501Aとの接続/切断を切り替える。スイッチSW21及びSW22は、それぞれ、対応するサンプルホールド回路とセレクタ回路501Bとの接続/切断を切り替える。
FIG. 9 further shows temporal changes in the control signals for the switches SW11 and SW12 in the
時刻T11において、センス用走査線SSDの信号が、HighからLowに変化する。これにより、センス用走査線SSDに接続されている画素回路行、つまり、二つダミー画素回路DC1、DC2が選択される。他のセンス用走査線の信号はHighであり、非選択状態にある。 At time T11, the signal on the sensing scanning line SSD changes from High to Low. As a result, the pixel circuit row connected to the sensing scanning line SSD, that is, the two dummy pixel circuits DC1 and DC2 are selected. The signals of the other sensing scanning lines are High and are in a non-selected state.
さらに、セレクタ回路501AのスイッチSL1SWの制御信号がHighからLowに変化し、スイッチSL1SWがONとなる。セレクタ回路501A内の他のスイッチSL2SW~SLN/2SWはOFFのままである。
Further, the control signal for the switch SL1SW of the
加えて、セレクタ回路501BのスイッチSLN/2+1SWの制御信号がHighからLowに変化し、スイッチSLN/2+1SWがONとなる。セレクタ回路501B内の他のスイッチSLN/2+2SW~SLNSWはOFFのままである。
In addition, the control signal for the switch SLN/2+1SW of the
また、差分算出回路503A内のスイッチSW11及び差分算出回路503B内のスイッチSW21の制御信号がHighからLowに変化し、スイッチSW11及びSW21がONとなる。スイッチSW12及びSW22はOFFのままである。
Also, the control signals for the switch SW11 in the
差分算出回路503Aの第1のサンプルホールド回路は、スイッチSL1SW及びSW11を介して、センス線SL1から、ダミー画素回路DC1の基準OLED素子E1の基準特性信号を取り込む。差分算出回路503Bの第1のサンプルホールド回路は、スイッチSLN/2+1SW及びSW21を介して、センス線SLN/2+1から、ダミー画素回路DC2の基準OLED素子E1の基準特性信号を取り込む。
The first sample-and-hold circuit of the
次に、時刻T12において、セレクタ回路501AのスイッチSL1SWの制御信号がLowからHighに変化し、スイッチSL1SWがOFFとなる。また、セレクタ回路501BのスイッチSLN/2+1SWの制御信号がLowからHighに変化し、スイッチSLN/2+1SWがOFFとなる。
Next, at time T12, the control signal for the switch SL1SW of the
さらに、差分算出回路503A内のスイッチSW11の制御信号がLowからHighに変化し、スイッチSW11がOFFとなる。また、差分算出回路503B内のスイッチSW21の制御信号がLowからHighに変化し、スイッチSW21がOFFとなる。他の制御信号に変化はない。これらスイッチの切り替えにより、ダミー画素回路DC1、DC2のOLED素子E1の基準特性信号が、それぞれ、差分算出回路503A、503Bの第1のサンプルホールド回路に保持される。
Furthermore, the control signal for the switch SW11 in the
その後、センス線SL2~SLN/2、SLN/2+2~SLNが順次選択される。センス用走査線SSDには、ダミー画素回路DC1、DC2のみが接続されているため、いずれの画素回路の信号も、差分算出回路503A、503Bの第2のサンプルホールド回路に保持されることはない。なお、センス用走査線SSDについての時刻T12より後の動作は省略されてもよい。
After that, sense lines SL2 to SLN/2 and SLN/2+2 to SLN are sequentially selected. Since only the dummy pixel circuits DC1 and DC2 are connected to the sensing scanning line SSD, none of the pixel circuit signals are held in the second sample-and-hold circuits of the
次に、時刻T13において、センス用走査線SSDの信号が、LowからHighに変化し、センス用走査線SS1の信号が、HighからLowに変化する。これにより、センス用走査線SS1に接続されている画素回路行が選択される。他のセンス用走査線の信号はHighであり、非選択状態にある。 Next, at time T13, the signal on the sensing scanning line SSD changes from Low to High, and the signal on the sensing scanning line SS1 changes from High to Low. As a result, the pixel circuit row connected to the sensing scanning line SS1 is selected. The signals of the other sensing scanning lines are High and are in a non-selected state.
さらに、セレクタ回路501AのスイッチSL1SWの制御信号がHighからLowに変化し、スイッチSL1SWがONとなる。セレクタ回路501A内の他のスイッチSL2SW~SLN/2SWはOFFのままである。
Further, the control signal for the switch SL1SW of the
加えて、セレクタ回路501BのスイッチSLN/2+1SWの制御信号がHighからLowに変化し、スイッチSLN/2+1SWがONとなる。セレクタ回路501B内の他のスイッチSLN/2+2SW~SLNSWはOFFのままである。
In addition, the control signal for the switch SLN/2+1SW of the
また、差分算出回路503A内のスイッチSW12及び差分算出回路503B内のスイッチSW22の制御信号がHighからLowに変化し、スイッチSW12及びSW22がONとなる。スイッチSW11及びSW21はOFFのままである。
Also, the control signals for the switch SW12 in the
差分算出回路503Aの第2のサンプルホールド回路は、スイッチSL1SW及びSW12を介して、センス線SL1から、表示画素回路210の表示OLED素子E1の特性信号を取り込む。差分算出回路503Bの第2のサンプルホールド回路は、スイッチSLN/2+1SW及びSW22を介して、センス線SLN/2+1から、表示画素回路210の表示OLED素子E1の特性信号を取り込む。
The second sample-and-hold circuit of the
次に、時刻T14において、セレクタ回路501AのスイッチSL1SWの制御信号がLowからHighに変化し、スイッチSL1SWがOFFとなる。また、セレクタ回路501BのスイッチSLN/2+1SWの制御信号がLowからHighに変化し、スイッチSLN/2+1SWがOFFとなる。
Next, at time T14, the control signal for the switch SL1SW of the
さらに、差分算出回路503A内のスイッチSW12の制御信号がLowからHighに変化し、スイッチSW12がOFFとなる。また、差分算出回路503B内のスイッチSW22の制御信号がLowからHighに変化し、スイッチSW22がOFFとなる。他の制御信号に変化はない。これらスイッチの切り替えにより、表示画素回路210のOLED素子E1の特性信号が、それぞれ、差分算出回路503A、503Bの第2のサンプルホールド回路に保持される。
Furthermore, the control signal for the switch SW12 in the
差分算出回路503Aは、ダミー画素回路DC1と表示画素回路210の特性信号間の差を示すデータを、ADコンバータ505Aを介して、映像制御回路307に出力する。また、差分算出回路503Bは、ダミー画素回路DC2と表示画素回路210の特性信号間の差を示すデータを、ADコンバータ505Bを介して、映像制御回路307に出力する。
The
センス用走査線SS1の信号は、時刻T15までLowに維持される。時刻T14からT15の間において、セレクタ回路501Aは、センス線SL2~SLN/2を順次選択する。差分算出回路503Aは、第2のサンプルホールド回路に選択されたセンス線から表示画素回路210のOLED素子の特性信号を取り込み、ダミー画素回路DC1と取り込んだ表示画素回路210の特性信号といの間の差を示すデータを、映像制御回路307に出力する。
The signal on the sensing scanning line SS1 is maintained at Low until time T15. During time T14 to T15,
同様に、セレクタ回路501Bは、センス線SLN/2+2~SLNを順次選択する。差分算出回路503Bは、第2のサンプルホールド回路に選択されたセンス線から表示画素回路210のOLED素子の特性信号を取り込み、ダミー画素回路DC2と取り込んだ表示画素回路210の特性信号といの間の差を示すデータを、映像制御回路307に出力する。
Similarly,
その後、センス用走査線SS2~SSMは、順次選択され、センス用走査線SS1について上述された処理が実行される。これにより、全ての表示画素回路210のOLED素子の電流電圧特性が、ダミー画素回路DC1又はDC2のOLED素子の電流電圧特性を基準として、測定される。
After that, the sensing scanning lines SS2 to SSM are sequentially selected, and the process described above for the sensing scanning line SS1 is performed. Thereby, the current-voltage characteristics of the OLED elements of all the
図9に示すシーケンス図において、各スイッチがONである時間長さは、図5に示すシーケンス図における時間長のほぼ2倍である。図9を参照して説明した例において、各画素回路の測定のための選択時間は、図5を参照して説明した例の各画素回路の測定のための選択時間のほぼ2倍である。 In the sequence diagram shown in FIG. 9, the length of time each switch is ON is approximately twice the length of time in the sequence diagram shown in FIG. In the example described with reference to FIG. 9, the selection time for measurement of each pixel circuit is approximately twice the selection time for measurement of each pixel circuit in the example described with reference to FIG.
図8及び9を参照して説明した構成例は、二つのダミー画素回路及び劣化測定のための二つの回路セットを使用する。他の例において、3以上のダミー画素回路及び劣化測定のための3以上の回路セットが使用されてもよい。各画素回路列がダミー画素回路を含み、第2の実施形態のように、各画素回路列のダミー画素回路と表示画素回路の電流電圧特性が比較されてもよい。画素回路列は、画素回路ラインである。複数のダミー画素回路は図1を参照して説明したように、表示画素回路と異なるセンス線に接続されていてもよい。 The example configurations described with reference to FIGS. 8 and 9 use two dummy pixel circuits and two sets of circuits for degradation measurements. In other examples, three or more dummy pixel circuits and three or more circuit sets for degradation measurements may be used. Each pixel circuit row may include a dummy pixel circuit, and current-voltage characteristics of the dummy pixel circuit and the display pixel circuit of each pixel circuit row may be compared as in the second embodiment. A pixel circuit column is a pixel circuit line. The plurality of dummy pixel circuits may be connected to different sense lines than the display pixel circuits, as described with reference to FIG.
複数のダミー画素回路は、それぞれ、異なる画素回路行に含まれていてもよい。例えば、第1のダミー画素回路がセンス用走査線SS1に接続され、第2のダミー画素回路がセンス用走査線SSM/2+1に接続されていてもよい。 A plurality of dummy pixel circuits may be included in different pixel circuit rows. For example, the first dummy pixel circuit may be connected to the sensing scanning line SS1, and the second dummy pixel circuit may be connected to the sensing scanning line SSM/2+1.
センス用走査線SS1~SSM/2に接続されている表示画素回路の電流電圧特性は、第1のダミー画素回路の電流電圧特性を基準として測定される。センス用走査線SSM/2+1~SSMに接続されている表示画素回路の電流電圧特性は、第2のダミー画素回路の電流電圧特性を基準として測定される。第1のダミー画素回路の特性を基準とする測定と、第2のダミー画素回路の特性を基準とする測定は、図8及び9を参照して説明したように、並列に実行される。 The current-voltage characteristics of the display pixel circuits connected to the sensing scanning lines SS1 to SSM/2 are measured based on the current-voltage characteristics of the first dummy pixel circuit. The current-voltage characteristics of the display pixel circuits connected to the sensing scanning lines SSM/2+1 to SSM are measured based on the current-voltage characteristics of the second dummy pixel circuit. The measurements based on the characteristics of the first dummy pixel circuit and the measurements based on the characteristics of the second dummy pixel circuit are performed in parallel, as described with reference to FIGS.
<第4の実施形態>
以下において、差分算出回路の他の構成例を説明する。図10は、差分算出回路の他の構成例を示す。図2に示す構成例との差異を主に説明する。差分算出回路600は、相関2重サンプリング回路によって、ダミー画素回路の基準特性信号と表示画素回路の特性信号との差に比例した信号を生成する。相関2重サンプリング回路は、オペアンプ601、容量素子CS、容量素子CF及びスイッチ61を含む。
<Fourth Embodiment>
Another configuration example of the difference calculation circuit will be described below. FIG. 10 shows another configuration example of the difference calculation circuit. Differences from the configuration example shown in FIG. 2 will be mainly described. The difference calculation circuit 600 uses the correlated double sampling circuit to generate a signal proportional to the difference between the reference characteristic signal of the dummy pixel circuit and the characteristic signal of the display pixel circuit. The correlated double sampling circuit includes an
オペアンプ601の反転入力と、セレクタ回路301との間に容量素子CSが接続されている。オペアンプ601の反転入力と容量素子CSとの間のノードと、オペアンプ601の出力との間に、スイッチSW61と容量素子CFが並列に接続されている。電流源310は、容量素子CSとセレクタ回路301との間のノードに接続されている。
A capacitive element CS is connected between the inverting input of the
スイッチSW61がONの状態で、ダミー画素回路からの信号Vsense1がサンプル及びホールドされる。その後、スイッチSW61がOFFの状態で、表示画素回路からの信号Vsense2が入力される。オペアンプ601の出力Voutは、(Cs/Cf*(Vsense1-Vsense2))である。
With the switch SW61 turned on, the signal Vsense1 from the dummy pixel circuit is sampled and held. After that, with the switch SW61 turned off, the signal Vsense2 is input from the display pixel circuit. The output Vout of the
図11は、差分算出回路の他の構成例を示す。図2に示す構成例との差異を主に説明する。差分算出回路650は、図2に示す差分算出回路303の定電流源310に代えて、電流電圧変換回路(I/V変換回路)651を含む。電流電圧変換回路651は、SLkSW、選択トランジスタP4を介してOLED素子E1に電圧を供給し、センス線を通じてOLED素子に流れる電流信号(Isense)を電圧信号に変換する。
FIG. 11 shows another configuration example of the difference calculation circuit. Differences from the configuration example shown in FIG. 2 will be mainly described. The difference calculation circuit 650 includes a current-voltage conversion circuit (I/V conversion circuit) 651 instead of the constant current source 310 of the
電流電圧変換されたダミー画素回路からの信号がサンプルホールド回路311に保持され、電流電圧変換された表示画素回路からの信号がサンプルホールド回路312に保持される。図2を参照して説明したように、差動増幅回路313は、その電圧差VoutをADCへ出力する。なお、差分算出回路650に対して、電流電圧変換回路651の出力に図10に示す相関2重サンプリング回路を接続し使用することも可能である。
A sample-and-
差分算出回路650は、一定電圧におけるOLED素子の電流を測定する。図12は、OLED素子の電流電圧特性(IV特性)の温度による変化及び劣化による変化を模式的に示す。図12のグラフにおいて、横軸はOLED素子の電圧を示し、縦軸は電流を示す。図12は、一定電圧Vsにおける、OLED素子の電流の温度変化及び劣化による変化を模式的に示している。 Difference calculation circuit 650 measures the current of the OLED element at a constant voltage. FIG. 12 schematically shows changes due to temperature and deterioration of current-voltage characteristics (IV characteristics) of an OLED element. In the graph of FIG. 12, the horizontal axis indicates the voltage of the OLED element, and the vertical axis indicates the current. FIG. 12 schematically shows changes in the current of the OLED element due to temperature changes and deterioration at a constant voltage Vs.
具体的には、図12は、温度85℃、25℃、0℃における、電流電圧特性の劣化による変化を示している。温度が85℃から0℃へ低下するに応じて、一定電圧VsにおけるOLED素子の電流は、大きく増加している。それと比較して、温度85℃、25℃又は0℃における劣化による電流変化は小さい。 Specifically, FIG. 12 shows changes due to deterioration of current-voltage characteristics at temperatures of 85° C., 25° C., and 0° C. FIG. As the temperature decreases from 85° C. to 0° C., the current of the OLED device at constant voltage Vs increases significantly. In comparison, current changes due to degradation at temperatures of 85°C, 25°C and 0°C are small.
基準OLED素子の電流電圧特性と、測定対象のOLED素子の電流電圧特性との差を参照することで、測定対象のOLED素子の電流電圧特性の測定値に対する温度の影響を小さくできる。これにより、例えば、ADコンバータ305に求められる分解能を削減できる。
By referring to the difference between the current-voltage characteristics of the reference OLED element and the current-voltage characteristics of the OLED element to be measured, the influence of temperature on the measured values of the current-voltage characteristics of the OLED element to be measured can be reduced. Thereby, for example, the resolution required for the
<第5の実施形態>
本実施形態は、映像表示期間にIV特性の測定を行う。これにより、現状に即した測定が可能となる。映像表示期間は、表示領域125の各画素回路行が、映像を外部からの映像データに従って表示している期間である。映像表示期間は、連続する複数のフレーム期間で構成される。例えば、異なる画素回路行のフレーム期間は同一の長さを有する。画素回路行は、順次選択されてデータ信号が与えられるため、異なる画素回路行のフレーム期間の開始時刻は、画素回路行の選択順でずれている。
<Fifth Embodiment>
In this embodiment, the IV characteristics are measured during the video display period. As a result, it is possible to measure in accordance with the current situation. The image display period is a period during which each pixel circuit row of the
本実施形態は、1フレーム期間中にIV特性測定(IVセンス)の期間を挿入し、その期間でOLED素子のIV特性を測定する。以下に説明する例において、OLED表示装置10は、図6に示す構成例を有するものとする。IVセンス期間において、画素回路はデータ信号に応じた発光制御をおこなわないため、その期間は、映像内のフレーム画像を表示しない期間である。
In this embodiment, an IV characteristic measurement (IV sense) period is inserted in one frame period, and the IV characteristic of the OLED element is measured during that period. In the example described below, it is assumed that the
センス用走査線駆動回路132は、画素回路行を順次選択し、センス線駆動回路133は、選択された画素回路行の画素回路を順次に選択して、IV特性を測定する。IV特性の測定は、1フレーム期間内において、データ信号に応じた発光制御を期間(フレーム画像表示期間)と異なる期間において実行される。選択されていない画素回路のIV特性は、測定されない。
The scanning
図13は、本実施形態の制御信号のタイミングチャートを示す。図13は、Y-1画素回路行、Y画素回路行、及びY+1画素回路行の連続するフレーム期間を示す。例として、Y画素回路行の第1フレーム期間及び第2フレーム期間が、それぞれ符号701及び702で指示されている。Y-1画素回路行の第1フレーム期間の開始時刻は、第1フレーム期間701の開始時刻より所定時間早く、Y+1画素回路行の第1フレーム期間の開始時刻は、第1フレーム期間701の開始時刻より上記所定時間だけ遅い。フレーム期間の長さは共通である。
FIG. 13 shows a timing chart of control signals in this embodiment. FIG. 13 shows successive frame periods of Y−1 pixel circuit row, Y pixel circuit row and Y+1 pixel circuit row. By way of example, the first and second frame periods of the Y pixel circuit rows are indicated at 701 and 702, respectively. The start time of the first frame period of the Y−1 pixel circuit row is earlier than the start time of the
図13に示す例は、IV特性測定のためにY画素回路行を選択している。第1フレーム期間701において、X表示画素回路列が、IV特性測定のために選択されており、次の第2フレーム期間702において、X+1表示画素回路列が、IV特性測定のために選択されている。図13に示す例において、一つのフレーム期間内において一つのみの画素回路が、IV特性測定のために選択され、フレーム期間が進むと共に、異なる画素回路が順次選択されている。
The example shown in FIG. 13 selects the Y pixel circuit row for IV characteristic measurement. In the
Y-1画素回路行が、Y画素回路行の直前にIV特性測定のために選択され、Y+1画素回路行が、Y画素回路行の次にIV特性のために選択される。上述のように、選択されている画素回路行の画素回路が、連続する異なるフレームにおいてIV特性測定のために順次選択される。例えば、ダミー画素回路が最初に選択され、その後、左端の表示画素回路から、異なる表示画素回路が右に向かって順次選択される。図13の例において、第1フレーム期間701よりXフレーム期間前に、Y画素回路行のダミー画素回路のIV特性は測定済みである。
The Y-1 pixel circuit row is selected for the IV characteristics measurement immediately before the Y pixel circuit row, and the Y+1 pixel circuit row is selected for the IV characteristics next to the Y pixel circuit row. As described above, the pixel circuits of the selected pixel circuit row are sequentially selected for IV characteristic measurements in successive different frames. For example, a dummy pixel circuit is selected first, and then different display pixel circuits are sequentially selected from the leftmost display pixel circuit to the right. In the example of FIG. 13, the IV characteristics of the dummy pixel circuits in the Y pixel circuit row have already been measured X frame periods before the
第1フレーム期間701は、フレーム画像表示期間711と、その後のX画素回路列のIVセンス期間712で構成されている。IV特性測定のために選択されている画素回路は、フレーム画像表示期間711においてデータ信号に応じた輝度でOLED素子を発光させ、IVセンス期間712においてIV特性測定のための動作を行う。
A
つまり、フレーム画像表示期間711において、トランジスタP3はONであり、トランジスタP4はOFFである。IVセンス期間712において、トランジスタP3はOFFであり、トランジスタP4はONである。
That is, during the frame
図2に示すように、表示用走査線駆動回路131は、走査線ESによって、順次画素回路行を選択する。選択されている画素回路行のトランジスタP3はONであり、非選択の画素回路行のトランジスタP3はOFFである。本例において、全ての画素回路行に対する走査線ESが伝送する走査信号のパルス幅は共通である。そのため、IV特性測定のために選択されていない画素回路行及び画素回路は、IVセンス期間712と同一の長さのフレーム画像非表示期間を有している。選択されている画素回路のIV特性のみが、フレーム画像非表示期間において、測定される。
As shown in FIG. 2, the display scanning
トランジスタP4は、センス用走査線が伝送する選択信号により、ON/OFF制御される。図13に示す例おいて、センス用走査線SSYの選択パルス722の幅(Lowの期間)は、センス用走査線SSY-1の選択パルス721及びセンス用走査線SSY+1の選択パルス723の幅より長い。
The transistor P4 is ON/OFF controlled by a selection signal transmitted by the scanning line for sensing. In the example shown in FIG. 13, the width (low period) of the
センス用走査線駆動回路132は、センス用走査線SSY-1、SSY、SSY+1に対した、パルス721、722、723を順次出力する。センス用走査線駆動回路132は、パルスをシフトするクロック信号を制御することで、各センス用走査線に出力する選択パルスの幅を調整することができる。
The sensing scanning
センス用走査線SSY-1の選択パルス721は、Y-1画素回路行の画像非表示期間の前半に出力され、センス用走査線SSY+1の選択パルス723は、Y+1画素回路行の画像非表示期間の後半に出力される。センス用走査線SSYより前(前段)のセンス用走査線に対する選択パルスは、センス用走査線SSY-1の選択パルス721と同様のタイミングで出力される。また、センス用走査線SSYより後(後段)のセンス用走査線に対する選択パルスは、センス用走査線SSY+1の選択パルス723と同様のタイミングで出力される。ここで、選択パルス722以外の全ての選択パルスの幅は共通でよい。
The
このように、Y画素回路行の前後で選択パルスのタイミングをずらすことで、Y画素回路行の選択パルスの幅を長くすることができ、適切なIV特性測定が可能となる。センス用走査線駆動回路132は、上記タイミングのずれを、M番目の画素回路行のセンス用走査終了後、かつ1行目の画素回路行のセンス用走査前の期間において、修正する。
In this way, by shifting the timing of the selection pulse before and after the Y pixel circuit row, the width of the selection pulse for the Y pixel circuit row can be lengthened, and appropriate IV characteristics can be measured. The sensing scanning
図13を説明した例は、一つのフレーム期間において、選択されている画素回路行の一つの画素回路のみを選択して、IV特性を測定する。これと異なり、センス線駆動回路133は、複数の画素回路を順次選択して、IV特性を測定してもよい。これにより、IV特性測定のための時間を短縮できる。 In the example illustrated in FIG. 13, only one pixel circuit in the selected pixel circuit row is selected in one frame period to measure the IV characteristics. Alternatively, the sense line drive circuit 133 may sequentially select a plurality of pixel circuits and measure IV characteristics. This can shorten the time for IV characteristic measurement.
図13を説明した例は、ダミー画素回路のIV特性を測定した後、表示画素回路のIV特性を順次測定する。これと異なり、センス線駆動回路133は、一つの画素回路行において、ダミー画素回路の複数のIV特性測定を行ってもよい。所定数の表示画素回路のIV特性測定が完了する毎に、ダミー画素回路のIV特性測定が行われる。所定数は、1又はそれより大きい数でもよい。これにより、ダミー画素回路の測定と表示画素回路の測定との時間差を小さくできる。 In the example illustrated in FIG. 13, the IV characteristics of the display pixel circuit are measured sequentially after the IV characteristics of the dummy pixel circuit are measured. Alternatively, the sense line drive circuit 133 may perform multiple IV characteristic measurements of the dummy pixel circuits in one pixel circuit row. Each time the IV characteristic measurement of a predetermined number of display pixel circuits is completed, the IV characteristic measurement of the dummy pixel circuit is performed. The predetermined number may be one or more. This can reduce the time difference between the measurement of the dummy pixel circuit and the measurement of the display pixel circuit.
図13に示す例は、フレーム期間中にIV特性測定を行う場合、トランジスタP4をONにする。このため、OLED素子に電流が流れ、発光することになる。このため、低階調表示などでは特性測定時の発光が目立ってしまう可能性がある。こうした画像表示へのIV特性測定の影響を低減するため、表示するフレーム画像に応じてIV特性測定するか否かを判定してもよい。 In the example shown in FIG. 13, the transistor P4 is turned ON when IV characteristics are measured during the frame period. As a result, a current flows through the OLED element to emit light. For this reason, there is a possibility that light emission during characteristic measurement may be conspicuous in low-gradation display or the like. In order to reduce the influence of the IV characteristics measurement on such image display, it may be determined whether to measure the IV characteristics according to the frame image to be displayed.
図13を参照した説明は、図6と異なる回路構成、例えば、図1又は8に示す回路構成に対しても、必要により一部変更して適用することができる。 The description with reference to FIG. 13 can also be applied to a circuit configuration different from that of FIG. 6, for example, the circuit configuration shown in FIG. 1 or 8, with a partial change if necessary.
以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。 Although the embodiments of the present disclosure have been described above, the present disclosure is not limited to the above embodiments. A person skilled in the art can easily change, add, or convert each element of the above-described embodiments within the scope of the present disclosure. A part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and it is also possible to add the configuration of another embodiment to the configuration of one embodiment.
10 OLED表示装置
125 表示領域
220 ダミー画素回路
131 表示用走査線駆動回路
132 センス用走査線駆動回路
133 センス線駆動回路
134 データ線駆動回路
301、501A、501B セレクタ回路
303、503A、503B、600、650 差分算出回路
305、505A、505B ADコンバータ
307 映像制御回路
210 表示画素回路
SS1~SSM センス用走査線
SLD、SL1~SLN センス線
10
Claims (13)
表示発光素子を含む表示画素回路と、
基準発光素子と、
表示駆動回路と、
を含み、
前記表示画素回路は映像データに応じたデータ信号に基づき前記表示発光素子の発光を制御し、
前記基準発光素子は、前記映像データに応じた制御から外され、
前記表示駆動回路は、
前記基準発光素子の電流電圧特性を示す基準信号を取得し、
前記表示発光素子の電流電圧特性を示す特性信号を取得し、
前記基準信号と前記特性信号との間の差異に基づき、前記表示発光素子の劣化度合を示す信号を生成する、
表示装置。 A display device,
a display pixel circuit including a display light emitting element;
a reference light emitting element;
a display drive circuit;
including
the display pixel circuit controls light emission of the display light emitting element based on a data signal corresponding to video data;
the reference light emitting element is removed from control according to the video data;
The display drive circuit is
obtaining a reference signal indicating current-voltage characteristics of the reference light-emitting element;
Acquiring a characteristic signal indicating current-voltage characteristics of the display light-emitting element;
generating a signal indicating the degree of deterioration of the display light-emitting element based on the difference between the reference signal and the characteristic signal;
display device.
前記基準発光素子はダミー画素回路に含まれ、
前記ダミー画素回路は、前記表示画素回路と同一の回路構成を有する、
表示装置。 The display device according to claim 1,
the reference light emitting element is included in a dummy pixel circuit;
The dummy pixel circuit has the same circuit configuration as the display pixel circuit,
display device.
前記表示駆動回路は、前記映像データに応じた映像を表示し、記基準発光素子と同一色の、全ての表示画素回路を順次選択し、
順次選択された前記表示画素回路の特性信号と前記基準信号との差異に基づき、前記表示画素回路の表示発光素子の劣化度合を示す信号を、順次生成する、
表示装置。 The display device according to claim 1,
The display drive circuit displays an image according to the image data, sequentially selects all display pixel circuits having the same color as the reference light emitting element,
sequentially generating a signal indicating the degree of deterioration of the display light emitting element of the display pixel circuit based on the difference between the characteristic signal of the sequentially selected display pixel circuit and the reference signal;
display device.
複数の画素回路ラインを含み、
前記複数の画素回路ラインのそれぞれは、同一制御線に接続された、ダミー画素回路と、複数の表示画素回路と、を含み、
前記ダミー画素回路は、基準発光素子を含み、
前記複数の表示画素回路のそれぞれは、表示発光素子を含み、
前記表示駆動回路は、前記複数の画素回路ラインのそれぞれにおいて、前記基準発光素子の基準信号と各表示発光素子の特性信号との差異に基づき、各表示発光素子の劣化度合を示す信号を生成する、
表示装置。 The display device according to claim 1,
including a plurality of pixel circuit lines,
each of the plurality of pixel circuit lines includes a dummy pixel circuit and a plurality of display pixel circuits connected to the same control line;
the dummy pixel circuit includes a reference light emitting element;
each of the plurality of display pixel circuits includes a display light emitting element;
The display drive circuit generates a signal indicating the degree of deterioration of each display light emitting element based on a difference between the reference signal of the reference light emitting element and the characteristic signal of each display light emitting element in each of the plurality of pixel circuit lines. ,
display device.
発光素子の電流電圧特性を示す信号を伝送する複数のセンス線と、
前記発光素子の電流電圧特性を測定する画素回路を選択する選択信号を伝送する複数のセンス用走査線と、
を含み、
前記複数のセンス線の各センス線は、一つの画素回路列に接続され、
前記複数のセンス用走査線の各センス用走査線は、一つの画素回路行に接続され、
前記画素回路ラインは、同一センス用走査線に接続された画素回路行である、
表示装置。 The display device according to claim 4,
a plurality of sense lines for transmitting signals indicating current-voltage characteristics of the light-emitting element;
a plurality of sensing scanning lines for transmitting a selection signal for selecting a pixel circuit for measuring current-voltage characteristics of the light emitting element;
including
each sense line of the plurality of sense lines is connected to one pixel circuit column;
each sensing scanning line of the plurality of sensing scanning lines is connected to one pixel circuit row;
The pixel circuit lines are pixel circuit rows connected to the same sensing scanning line,
display device.
複数の画素回路ラインと、
それぞれ基準発光素子を含む第1ダミー画素回路及び第2ダミー画素回路と、を含み、
前記複数の画素回路ラインは、それぞれ、同一の制御線に接続された複数の表示画素回路を含み、
前記表示駆動回路は、
前記第1ダミー画素回路の基準発光素子の基準信号と、第1画素回路ライン群の表示発光素子それぞれの特性信号との差異に基づき、前記第1画素回路ライン群の表示発光素子それぞれの劣化度合を示す信号を生成する第1処理を実行し、
前記第2ダミー画素回路の基準発光素子の基準信号と、第2画素回路ライン群の表示発光素子それぞれの特性信号との差異に基づき、前記第2画素回路ライン群の表示発光素子それぞれの劣化度合を示す信号を生成する第2処理を実行し、
前記第1処理及び前記第2処理は並列に実行される、
表示装置。 The display device according to claim 1,
a plurality of pixel circuit lines;
a first dummy pixel circuit and a second dummy pixel circuit each including a reference light emitting element;
each of the plurality of pixel circuit lines includes a plurality of display pixel circuits connected to the same control line;
The display drive circuit is
degree of deterioration of each of the display light emitting elements of the first pixel circuit line group based on a difference between a reference signal of the reference light emitting element of the first dummy pixel circuit and a characteristic signal of each of the display light emitting elements of the first pixel circuit line group; perform a first process for generating a signal indicative of
degree of deterioration of each of the display light emitting elements of the second pixel circuit line group based on a difference between a reference signal of the reference light emitting element of the second dummy pixel circuit and a characteristic signal of each of the display light emitting elements of the second pixel circuit line group; perform a second process that generates a signal indicative of
the first process and the second process are executed in parallel;
display device.
前記第1ダミー画素回路は、第1表示画素回路ラインの制御線に接続され、
前記第2ダミー画素回路は、第2表示画素回路ラインの制御線に接続されている、
表示装置。 The display device according to claim 6,
the first dummy pixel circuit is connected to a control line of a first display pixel circuit line;
the second dummy pixel circuit is connected to a control line of a second display pixel circuit line;
display device.
発光素子の電流電圧特性を示す信号を伝送する複数のセンス線と、
前記発光素子の電流電圧特性を測定する画素回路を選択する選択信号を伝送する複数のセンス用走査線と、
を含み、
前記複数のセンス線の各センス線は、一つの画素回路列に接続され、
前記複数のセンス用走査線の各センス用走査線は、一つの画素回路行に接続され、
前記画素回路ラインは、同一センス線に接続された画素回路列である、
表示装置。 The display device according to claim 6,
a plurality of sense lines for transmitting signals indicating current-voltage characteristics of the light-emitting element;
a plurality of sensing scanning lines for transmitting a selection signal for selecting a pixel circuit for measuring current-voltage characteristics of the light emitting element;
including
each sense line of the plurality of sense lines is connected to one pixel circuit column;
each sensing scanning line of the plurality of sensing scanning lines is connected to one pixel circuit row;
The pixel circuit lines are pixel circuit columns connected to the same sense line,
display device.
複数の表示画素回路と、
複数の基準発光素子と、
を含み、
前記複数の表示画素回路の表示発光素子は、異なる色の表示発光素子で構成され、
前記複数の基準発光素子は、前記異なる色の基準発光素子で構成され、
前記表示駆動回路は、同一色の基準発光素子及び表示発光素子の基準信号及び特性信号の間の差異に基づき、前記表示発光素子の劣化度合を示す信号を生成する、
表示装置。 The display device according to claim 1,
a plurality of display pixel circuits;
a plurality of reference light emitting elements;
including
the display light-emitting elements of the plurality of display pixel circuits are composed of display light-emitting elements of different colors;
the plurality of reference light-emitting elements are composed of reference light-emitting elements of different colors;
The display driving circuit generates a signal indicating the degree of deterioration of the display light-emitting element based on the difference between the reference signal and the characteristic signal of the reference light-emitting element and the display light-emitting element of the same color.
display device.
前記表示駆動回路は、前記基準信号と前記特性信号との間の差異に基づき、前記表示発光素子の劣化度合を示す信号を生成する相関2重サンプリング回路を含む、
表示装置。 The display device according to claim 1,
The display driving circuit includes a correlated double sampling circuit that generates a signal indicating the degree of deterioration of the display light emitting element based on the difference between the reference signal and the characteristic signal.
display device.
前記表示駆動回路は、1フレーム期間内の第1期間において前記映像データに応じたフレーム画像を表示し、前記第1期間と異なる前記1フレーム期間内の第2期間において、前記基準発光素子の電流電圧特性を示す基準信号又は前記表示発光素子の電流電圧特性を示す特性信号を取得する、
表示装置。 The display device according to claim 1,
The display driving circuit displays a frame image corresponding to the video data in a first period within one frame period, and displays a current of the reference light emitting element in a second period within the one frame period different from the first period. obtaining a reference signal indicating voltage characteristics or a characteristic signal indicating current-voltage characteristics of the display light-emitting element;
display device.
前記表示駆動回路は、前記1フレーム期間内において複数の前記表示画素回路の前記表示発光素子の電流電圧特性を示す特性信号を取得する、
表示装置。 The display device according to claim 11,
The display drive circuit obtains a characteristic signal indicating current-voltage characteristics of the display light-emitting elements of the plurality of display pixel circuits within the one frame period.
display device.
前記表示駆動回路は、所定数のフレーム期間毎に、前記基準発光素子との電流電圧特性を示す特性信号を取得し、前記所定数のフレーム期間において、複数の前記表示画素回路の表示発光素子の電流電圧特性を示す特性信号を取得する、
表示装置。 The display device according to claim 11,
The display drive circuit acquires a characteristic signal indicating a current-voltage characteristic with respect to the reference light emitting element for each predetermined number of frame periods, and the display light emitting elements of the plurality of display pixel circuits for the predetermined number of frame periods. obtaining a characteristic signal indicative of the current-voltage characteristic;
display device.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/959,933 US20230105534A1 (en) | 2021-10-05 | 2022-10-04 | Display device |
CN202211230133.9A CN115512660A (en) | 2021-10-05 | 2022-10-08 | Display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021164085 | 2021-10-05 | ||
JP2021164085 | 2021-10-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023055191A true JP2023055191A (en) | 2023-04-17 |
Family
ID=85986137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022102766A Pending JP2023055191A (en) | 2021-10-05 | 2022-06-27 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023055191A (en) |
-
2022
- 2022-06-27 JP JP2022102766A patent/JP2023055191A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3293728B1 (en) | Organic light emitting display and degradation sensing method thereof | |
US10593267B2 (en) | Display device and method for driving same | |
US9818341B2 (en) | Organic light-emitting display device and method of driving the same | |
US9842545B2 (en) | Display device and method for driving same | |
CN108206007B (en) | Display device and calibration method thereof | |
US11107420B2 (en) | Display device | |
US10062326B2 (en) | Display device and method for driving same | |
US8259098B2 (en) | Display apparatus and drive control method for the same | |
US10198999B2 (en) | Organic light emitting display device and method of compensating for image quality of organic light emitting display device | |
US9430968B2 (en) | Display device and drive method for same | |
US8749457B2 (en) | Organic electroluminescence display device manufacturing method and organic electroluminescence display device | |
US8830148B2 (en) | Organic electroluminescence display device and organic electroluminescence display device manufacturing method | |
JP5073547B2 (en) | Display drive circuit and display drive method | |
US10614757B2 (en) | Flexible display device and method for detecting bending state thereof | |
KR20160066107A (en) | Orgainic light emitting display | |
JP2010281874A (en) | Light-emitting device, driving control method for the same, and electronic apparatus | |
US11910671B2 (en) | Display device and method for driving same | |
US20210183299A1 (en) | Display Device and Driving Method Thereof | |
JP2010281872A (en) | Light emitting device and method of driving and controlling same, and electronic equipment | |
KR20150029176A (en) | Display device and driving method therof | |
US11217169B2 (en) | Display device with reference pixel circuit | |
US11847959B2 (en) | Display device having sensing mode for sensing electrical characteristics of pixels | |
JP2023055191A (en) | Display device | |
CN113257193B (en) | Display device | |
US20230105534A1 (en) | Display device |