JP2023054556A - Plasma processing device and upper electrode plate - Google Patents
Plasma processing device and upper electrode plate Download PDFInfo
- Publication number
- JP2023054556A JP2023054556A JP2021163479A JP2021163479A JP2023054556A JP 2023054556 A JP2023054556 A JP 2023054556A JP 2021163479 A JP2021163479 A JP 2021163479A JP 2021163479 A JP2021163479 A JP 2021163479A JP 2023054556 A JP2023054556 A JP 2023054556A
- Authority
- JP
- Japan
- Prior art keywords
- plasma processing
- annular groove
- upper electrode
- circle
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000007789 gas Substances 0.000 description 76
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012267 brine Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010410 dusting Methods 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本開示は、プラズマ処理装置及び上部電極プレートに関する。 The present disclosure relates to plasma processing apparatuses and upper electrode plates.
特許文献1には、下部電極と上部電極を備えたプラズマ処理装置が開示されている。下部電極には、高周波電源からプラズマ生成用の高周波電力が供給される。上部電極には、直流電源から負の直流電圧が供給される。
本開示にかかる技術は、上部電極プレートの構造変更によりプラズマ処理における微小なチルティングを補正する。 The technique according to the present disclosure corrects minute tilting in plasma processing by modifying the structure of the upper electrode plate.
本開示の一態様のプラズマ処理装置は、プラズマ処理チャンバと、前記プラズマ処理チャンバ内に配置され、下部電極を含む基板支持部と、前記基板支持部の上方に配置され、上部電極プレートを含むシャワーヘッドアセンブリであり、前記上部電極プレートは、当該上部電極プレートの下面まで延在する複数のガス孔を有し、前記上部電極プレートの下面は、平面視において前記複数のガス孔と重複しない位置に形成される少なくとも1つの環状溝を有する、シャワーヘッドアセンブリと、前記下部電極又は上部電極プレートに結合される第1のRF生成部と、前記下部電極に結合される第2のRF生成部と、前記上部電極プレートに結合される第1のDC生成部と、を備える。 A plasma processing apparatus according to one aspect of the present disclosure includes a plasma processing chamber, a substrate support arranged in the plasma processing chamber and including a lower electrode, and a shower arranged above the substrate support and including an upper electrode plate. In the head assembly, the upper electrode plate has a plurality of gas holes extending to a lower surface of the upper electrode plate, and the lower surface of the upper electrode plate is positioned so as not to overlap with the plurality of gas holes in plan view. a showerhead assembly having at least one annular groove formed therein; a first RF generator coupled to said lower electrode or upper electrode plate; and a second RF generator coupled to said lower electrode; a first DC generator coupled to the upper electrode plate.
本開示によれば、上部電極プレートの構造変更によりプラズマ処理における微小なチルティングを補正することができる。 According to the present disclosure, minute tilting in plasma processing can be corrected by modifying the structure of the upper electrode plate.
半導体デバイスの製造工程では、半導体基板(以下、単に「基板」という。)に対して、エッチング処理、成膜処理、拡散処理などの各種プラズマ処理が行われる。これらプラズマ処理は、例えば容量結合型(CCP:Capacitively Coupled Plasma)のプラズマ処理装置を用いて行われる。 2. Description of the Related Art In the manufacturing process of semiconductor devices, semiconductor substrates (hereinafter simply referred to as “substrates”) are subjected to various plasma treatments such as etching, film formation, and diffusion. These plasma treatments are performed using, for example, a capacitively coupled plasma (CCP) plasma treatment apparatus.
上述した特許文献1に開示のプラズマ処理装置は、容量結合型のプラズマ処理装置の一例であり、下部電極と上部電極を備えている。下部電極はチャンバ内に設けられ、下部電極上には基板が載置される。上部電極は、チャンバ天部の少なくとも一部を構成するシャワーヘッドアセンブリにおいて、上部電極プレートとして設けられる。そして、チャンバ内に処理ガスが供給され、下部電極又は上部電極に高周波電力が供給されることによって、チャンバ内にプラズマが生成され、当該プラズマにより基板に対してプラズマ処理が施される。また、上部電極に負の直流電圧が印加されることによって、上部電極から放出される電子が基板に向けて加速され、プラズマ処理が促進される。
The plasma processing apparatus disclosed in
ここで、例えばプラズマ処理としてエッチングを行う場合、基板上では、プラズマ中のイオンの入射方向が傾斜して、エッチング形状に傾斜が生じる、いわゆるチルティングが発生する場合がある。チルティングは、基板上の電子密度分布の影響によりシースの厚みが変わることで変化する。 Here, for example, when etching is performed as plasma processing, the incident direction of ions in the plasma may be tilted on the substrate, causing tilting in the etched shape, that is, so-called tilting. The tilting changes as the thickness of the sheath changes due to the influence of the electron density distribution on the substrate.
特に近年、半導体デバイスの高集積化、微細化に伴い、このようなチルティングは微小であっても無視できなくなってきている。しかしながら、従来、微小なチルティングを抑制するため、基板上の電子密度を制御することまでは考慮されてない。従って、従来のプラズマ処理には改善の余地がある。 Especially in recent years, as semiconductor devices have become highly integrated and miniaturized, such tilting cannot be ignored even if it is minute. Conventionally, however, no consideration has been given to controlling the electron density on the substrate in order to suppress minute tilting. Therefore, conventional plasma processing leaves room for improvement.
以下、本実施形態にかかるプラズマ処理装置及び上部電極プレートについて、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。 A plasma processing apparatus and an upper electrode plate according to this embodiment will be described below with reference to the drawings. In the present specification and drawings, elements having substantially the same functional configuration are denoted by the same reference numerals, thereby omitting redundant description.
<プラズマ処理システム及びプラズマ処理装置>
以下に、プラズマ処理システムの構成例について説明する。図1は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
<Plasma processing system and plasma processing apparatus>
A configuration example of the plasma processing system will be described below. FIG. 1 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.
プラズマ処理システムは、容量結合型のプラズマ処理装置1及び制御部2を含む。容量結合型のプラズマ処理装置1は、プラズマ処理チャンバ10、ガス供給部20、電源30及び排気システム40を含む。また、プラズマ処理装置1は、基板支持部11及びガス導入部を含む。ガス導入部は、少なくとも1つの処理ガスをプラズマ処理チャンバ10内に導入するように構成される。ガス導入部は、シャワーヘッドアセンブリ13を含む。基板支持部11は、プラズマ処理チャンバ10内に配置される。シャワーヘッドアセンブリ13は、基板支持部11の上方に配置される。一実施形態において、シャワーヘッドアセンブリ13は、プラズマ処理チャンバ10の天部(ceiling)の少なくとも一部を構成する。また、シャワーヘッドアセンブリ13は、絶縁部材(図示省略)を介して、プラズマ処理チャンバ10の側壁10aに支持されている。プラズマ処理チャンバ10は、シャワーヘッドアセンブリ13、プラズマ処理チャンバ10の側壁10a及び基板支持部11により規定されたプラズマ処理空間10sを有する。プラズマ処理チャンバ10は、少なくとも1つの処理ガスをプラズマ処理空間10sに供給するための少なくとも1つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも1つのガス排出口とを有する。プラズマ処理チャンバ10は接地される。シャワーヘッドアセンブリ13及び基板支持部11は、プラズマ処理チャンバ10の筐体とは電気的に絶縁される。
The plasma processing system includes a capacitively coupled
基板支持部11は、本体部111及びリングアセンブリ112を含む。本体部111は、基板Wを支持するための中央領域111aと、リングアセンブリ112を支持するための環状領域111bとを有する。ウェハは基板Wの一例である。本体部111の環状領域111bは、平面視で本体部111の中央領域111aを囲んでいる。基板Wは、本体部111の中央領域111a上に配置され、リングアセンブリ112は、本体部111の中央領域111a上の基板Wを囲むように本体部111の環状領域111b上に配置される。従って、中央領域111aは、基板Wを支持するための基板支持面とも呼ばれ、環状領域111bは、リングアセンブリ112を支持するためのリング支持面とも呼ばれる。
The
一実施形態において、本体部111は、基台1110及び静電チャック1111を含む。基台1110は、導電性部材を含む。基台1110の導電性部材は下部電極として機能し得る。静電チャック1111は、基台1110の上に配置される。静電チャック1111は、セラミック部材1111aとセラミック部材1111a内に配置される静電電極1111bとを含む。セラミック部材1111aは、中央領域111aを有する。一実施形態において、セラミック部材1111aは、環状領域111bも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック1111を囲む他の部材が環状領域111bを有してもよい。この場合、リングアセンブリ112は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック1111と環状絶縁部材の両方の上に配置されてもよい。また、後述するRF(Radio Frequency)電源31及び/又はDC(Direct Current)電源32に結合される少なくとも1つのRF/DC電極がセラミック部材1111a内に配置されてもよい。この場合、少なくとも1つのRF/DC電極が下部電極として機能する。後述するバイアスRF信号及び/又はDC信号が少なくとも1つのRF/DC電極に供給される場合、RF/DC電極はバイアス電極とも呼ばれる。なお、基台1110の導電性部材と少なくとも1つのRF/DC電極とが複数の下部電極として機能してもよい。また、静電電極1111bが下部電極として機能してもよい。従って、基板支持部11は、少なくとも1つの下部電極を含む。
In one embodiment,
リングアセンブリ112は、1又は複数の環状部材を含む。一実施形態において、1又は複数の環状部材は、1又は複数のエッジリング113と少なくとも1つのカバーリング114とを含む。エッジリング113は、本体部111上の基板Wを囲むように環状に設けられる。カバーリング114は、エッジリング113を囲むように環状に設けられる。エッジリング113は、導電性材料又は絶縁材料で形成され、例えば導電性材料の場合、Si又はSiCで形成される。カバーリング114は、絶縁材料で形成される。
また、基板支持部11は、静電チャック1111、リングアセンブリ112及び基板のうち少なくとも1つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路1110a、又はこれらの組み合わせを含んでもよい。流路1110aには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路1110aが基台1110内に形成され、1又は複数のヒータが静電チャック1111のセラミック部材1111a内に配置される。また、基板支持部11は、基板Wの裏面と中央領域111aとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
Also, the
シャワーヘッドアセンブリ13は、ガス供給部20からの少なくとも1つの処理ガスをプラズマ処理空間10s内に導入するように構成される。シャワーヘッドアセンブリ13は、少なくとも1つのガス供給口13a、少なくとも1つのガス拡散室13b、及び複数のガス導入口13cを有する。ガス供給口13aに供給された処理ガスは、ガス拡散室13bを通過して複数のガス導入口13cからプラズマ処理空間10s内に導入される。また、シャワーヘッドアセンブリ13は、少なくとも1つの上部電極を含み、例えば後述する上部電極プレート210を含む。なお、ガス導入部は、シャワーヘッドアセンブリ13に加えて、側壁10aに形成された1又は複数の開口部に取り付けられる1又は複数のサイドガス注入部(SGI:Side Gas Injector)を含んでもよい。
ガス供給部20は、少なくとも1つのガスソース21及び少なくとも1つの流量制御器22を含んでもよい。一実施形態において、ガス供給部20は、少なくとも1つの処理ガスを、それぞれに対応のガスソース21からそれぞれに対応の流量制御器22を介してシャワーヘッドアセンブリ13に供給するように構成される。各流量制御器22は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部20は、少なくとも1つの処理ガスの流量を変調又はパルス化する1又はそれ以上の流量変調デバイスを含んでもよい。
電源30は、少なくとも1つのインピーダンス整合回路を介してプラズマ処理チャンバ10に結合されるRF電源31を含む。RF電源31は、少なくとも1つのRF信号(RF電力)を少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に供給するように構成される。これにより、プラズマ処理空間10sに供給された少なくとも1つの処理ガスからプラズマが形成される。従って、RF電源31は、プラズマ処理チャンバ10において1又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスRF信号を少なくとも1つの下部電極に供給することにより、基板Wにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Wに引き込むことができる。
一実施形態において、RF電源31は、第1のRF生成部31a及び第2のRF生成部31bを含む。第1のRF生成部31aは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に結合され、プラズマ生成用のソースRF信号(ソースRF電力)を生成するように構成される。一実施形態において、ソースRF信号は、10MHz~150MHzの範囲内の周波数を有する。一実施形態において、第1のRF生成部31aは、異なる周波数を有する複数のソースRF信号を生成するように構成されてもよい。生成された1又は複数のソースRF信号は、少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に供給される。
In one embodiment, the
第2のRF生成部31bは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つの下部電極に結合され、バイアスRF信号(バイアスRF電力)を生成するように構成される。バイアスRF信号の周波数は、ソースRF信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスRF信号は、ソースRF信号の周波数よりも低い周波数を有する。一実施形態において、バイアスRF信号は、100kHz~60MHzの範囲内の周波数を有する。一実施形態において、第2のRF生成部31bは、異なる周波数を有する複数のバイアスRF信号を生成するように構成されてもよい。生成された1又は複数のバイアスRF信号は、少なくとも1つの下部電極に供給される。また、種々の実施形態において、ソースRF信号及びバイアスRF信号のうち少なくとも1つがパルス化されてもよい。 A second RF generator 31b is coupled to the at least one lower electrode via at least one impedance matching circuit and configured to generate a bias RF signal (bias RF power). The frequency of the bias RF signal may be the same as or different from the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency lower than the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency within the range of 100 kHz to 60 MHz. In one embodiment, the second RF generator 31b may be configured to generate multiple bias RF signals having different frequencies. One or more bias RF signals generated are provided to at least one bottom electrode. Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.
また、電源30は、プラズマ処理チャンバ10に結合されるDC電源32を含んでもよい。DC電源32は、第1のDC生成部32a、第2のDC生成部32b及び第3のDC生成部32cを含む。一実施形態において、第1のDC生成部32aは、少なくとも1つの下部電極に接続され、第1のDC信号を生成するように構成される。生成された第1のバイアスDC信号は、少なくとも1つの下部電極に印加される。一実施形態において、第2のDC生成部32bは、少なくとも1つの上部電極に接続され、第2のDC信号を生成するように構成される。生成された第2のDC信号は、少なくとも1つの上部電極に印加される。なお、第2のDC生成部32bは、基板用DC生成部とも呼ばれる。一実施形態において、第3のDC生成部32cは、1又は複数のエッジリング113に接続され、第3のDC信号を生成するように構成される。生成された第3のDC信号は、1又は複数のエッジリング113に印加される。なお、第3のDC生成部32cは、エッジリング用DC生成部とも呼ばれる。
種々の実施形態において、第1及び第2のDC信号のうち少なくとも1つがパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、DC信号から電圧パルスのシーケンスを生成するための波形生成部が第1のDC生成部32aと少なくとも1つの下部電極との間に接続される。従って、第1のDC生成部32a及び波形生成部は、電圧パルス生成部を構成する。第2のDC生成部32b及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも1つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、1周期内に1又は複数の正極性電圧パルスと1又は複数の負極性電圧パルスとを含んでもよい。なお、第1及び第2のDC生成部32a、32bは、RF電源31に加えて設けられてもよく、第1のDC生成部32aが第2のRF生成部31bに代えて設けられてもよい。
In various embodiments, at least one of the first and second DC signals may be pulsed. In this case, a sequence of voltage pulses is applied to at least one bottom electrode and/or at least one top electrode. The voltage pulses may have rectangular, trapezoidal, triangular, or combinations thereof pulse waveforms. In one embodiment, a waveform generator for generating a sequence of voltage pulses from a DC signal is connected between the
排気システム40は、例えばプラズマ処理チャンバ10の底部に設けられたガス排出口10eに接続され得る。排気システム40は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間10s内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
The
制御部2は、本開示において述べられる種々の工程をプラズマ処理装置1に実行させるコンピュータ実行可能な命令を処理する。制御部2は、ここで述べられる種々の工程を実行するようにプラズマ処理装置1の各要素を制御するように構成され得る。一実施形態において、制御部2の一部又は全てがプラズマ処理装置1に含まれてもよい。制御部2は、処理部2a1、記憶部2a2及び通信インターフェース2a3を含んでもよい。制御部2は、例えばコンピュータ2aにより実現される。処理部2a1は、記憶部2a2からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部2a2に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部2a2に格納され、処理部2a1によって記憶部2a2から読み出されて実行される。媒体は、コンピュータ2aに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース2a3に接続されている通信回線であってもよい。処理部2a1は、CPU(Central Processing Unit)であってもよい。記憶部2a2は、RAM(Random Access Memory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)、又はこれらの組み合わせを含んでもよい。通信インターフェース2a3は、LAN(Local Area Network)等の通信回線を介してプラズマ処理装置1との間で通信してもよい。
<シャワーヘッドアセンブリ>
次に、上述したシャワーヘッドアセンブリ13の構成について説明する。図2は、シャワーヘッドアセンブリ13の一部と基板支持部11の一部を拡大して示す断面図である。図3は、シャワーヘッドアセンブリ13の上部電極プレート210を下方から見た平面図である。
<Shower head assembly>
Next, the configuration of the
図2に示すようにシャワーヘッドアセンブリ13は、金属プレート200と上部電極プレート210を備える。金属プレート200は、上部電極プレート210の上面側に積層して設けられている。
As shown in FIG. 2,
金属プレート200は、金属材料、すなわち導電性材料で形成される。一実施形態において、金属プレート200は、例えばアルミニウムで形成される。また、一実施形態において、金属プレート200は電気的に接地される。
金属プレート200内には、上述したガス拡散室13bが形成される。金属プレート200には、ガス拡散室13bか下方向に貫通して下面まで延在する複数のガス孔201が形成される。複数のガス孔201はそれぞれ、後述する上部電極プレート210のガス孔211に対応して形成される。
Inside the
上部電極プレート210の下面210aは、プラズマ処理空間10s内のプラズマに暴露されるプラズマ暴露面となる。上部電極プレート210は、プラズマに暴露され消耗するため、高純度で低発塵性の材料で形成される。また、一実施形態において、上部電極プレート210は第2のDC生成部32bに接続され、導電性材料で形成される。このような条件を満たす材料として、上部電極プレート210は、例えばSi又はSiCで形成される。
A
上部電極プレート210には、当該上部電極プレート210を厚み方向、すなわち上下方向に貫通して下面210aまで延在する複数のガス孔211が形成される。複数のガス孔211の上端はそれぞれ、金属プレート200のガス孔201に接続され、複数のガス孔211はガス拡散室13bに連通する。各ガス孔211の下面210a側の下端は、上述したガス導入口13cとなる。ガス孔201の径は、例えば上部電極プレート210の厚み方向に沿って均一な太さである。一実施形態において、プラズマ処理装置1で使用する上部電極プレート210は、上面210bと、下面210aと、上面210bから下面210aまで延在する複数のガス孔211と、を備える。下面210aは、平面視において複数のガス孔211と重複しない位置に形成される少なくとも1つの環状溝212を有する。環状溝212は、側面視において下方に向かって幅が大きくなる略V字形状又は略U字形状を有する。環状溝212の下端は、側面視において2mm~10mmの幅を有し、環状溝212は、側面視において1mm以上の高さを有する。
The
図3に示すように、複数のガス孔211は、上部電極プレート210の下面210aと同心円上に等間隔で並べて配置される。また、複数のガス孔211が配置される同心円は、下面210aの径方向に複数設けられる。
As shown in FIG. 3 , the plurality of
図2及び図3に示すように、上部電極プレート210の下面210aには、少なくとも1つの環状溝212が形成される。一実施形態では、3つの環状溝212が形成される。これら環状溝212は、平面視において複数のガス孔211と重複しない位置に形成される。各環状溝212は、側面視において下方に向かって幅が大きくなる略V字形状又は略U字形状を有する。
As shown in FIGS. 2 and 3, the
複数のガス孔211は、第1の円Raの円周に沿って形成される複数の第1のガス孔211aと、第2の円Rbの円周に沿って形成される複数の第2のガス孔211bを備える。第2の円Rbは第1の円Raの径方向外側に設けられ、第2の円Rbの径は第1の円Raの径より大きい。複数の第1のガス孔211aと複数の第2のガス孔211bの間には、第1の環状溝212aが形成される。
The plurality of
複数のガス孔211は、第3の円Rcの円周に沿って形成される複数の第3のガス孔211cを備える。第3の円Rcは第2の円Rbの径方向外側に設けられ、第3の円Rcの径は第2の円Rbの径より大きい。複数の第2のガス孔211bと複数の第3のガス孔211cの間には、第2の環状溝212bが形成される。
The
複数のガス孔211は、第4の円Rdの円周に沿って形成される複数の第4のガス孔211dを備える。第4の円Rdは第3の円Rcの径方向外側に設けられ、第4の円Rdの径は第3の円Rcの径より大きい。複数の第3のガス孔211cと複数の第4のガス孔211dの間には、第3の環状溝212cが形成される。
The
本実施形態によれば、上部電極プレート210の下面210aには少なくとも1つの環状溝212が形成されるので、従来のように下面が平坦な場合に比べて、下面210aの表面積を部分的に大きくすることができる。そして、第2のDC生成部32bから上部電極プレート210に直流電圧を印加した際、環状溝212が形成された部分では、直流電圧(DC印加量)が局所的に大きくなり、電子密度が局所的に増大する。そうすると、環状溝212が形成された部分の下方周辺においてシースが変化し、チルト角度が変化する。なお、チルト角度は、例えばプラズマ処理がエッチングの場合に、エッチングにより形成されるエッチング形状の基板Wの厚み方向に対する傾き(角度)である。チルト角度は、基板Wへのイオンの入射方向の鉛直方向に対する傾きとほぼ同様の角度となる。
According to the present embodiment, since at least one
このように本実施形態によれば、上部電極プレート210の下面210aに環状溝212を形成することにより基板W上の微小な特異的なチルティング制御が可能となる。これにより、基板W上の電子密度分布の均一性が向上する。
As described above, according to the present embodiment, by forming the
しかも、上部電極プレート210の下面210aに環状溝212を形成するだけで済むため、当該上部電極プレート210の厚みを一定にして小さくすることができる。その結果、低コストで、上述した電子密度分布の均一性の向上の効果を享受することができる。
Moreover, since it is only necessary to form the
以下、本実施形態の効果について、比較例を示して説明する。比較例は、上部電極プレート210の下面210aに環状溝212を形成せず、当該下面210aが平坦な例である。
The effect of this embodiment will be described below with reference to a comparative example. The comparative example is an example in which the
図4は、比較例における電子密度とシース及びチルト角度を示す説明図である。図4において、の点線はシースを示す。なお、点線のシースは、チルト角度とほぼ同じである。 FIG. 4 is an explanatory diagram showing electron density, sheath and tilt angles in a comparative example. In FIG. 4, the dotted line indicates the sheath. Note that the dotted line sheath is almost the same as the tilt angle.
ここで、シース厚みは、例えば下記式(1)で算出できる。
かかる比較例において、例えば、基板Wのエッジ領域上の電子密度が変化する。そうすると、上記式(1)に基づいて、図4に示すように同位置におけるシース厚みが変化し、チルト角度が変化する。その結果、基板上に局所的なチルティングが発生する。 In such a comparative example, for example, the electron density on the edge region of the substrate W changes. Then, based on the above formula (1), the sheath thickness at the same position changes as shown in FIG. 4, and the tilt angle changes. As a result, local tilting occurs on the substrate.
図5は、本実施形態における電子密度とシース及びチルト角度を示す説明図である。図5においても、点線はシース及びチルト角度を示す。本実施形態では、基板Wのエッジ領域、すなわち比較例において電子密度が変化した領域に対して、上部電極プレート210の下面210aに少なくとも1つの環状溝212が形成される。
FIG. 5 is an explanatory diagram showing the electron density and the sheath and tilt angles in this embodiment. Also in FIG. 5, the dotted lines indicate the sheath and tilt angles. In this embodiment, at least one
かかる場合、図5(a)に示すように環状溝212が形成された部分では、DC印加量が局所的に大きくなり、多くの電子が環状溝212から基板Wに向かって流れる(図5中の下向き太矢印)。その結果、環状溝212が形成された部分の直下から、左右方向に電子が流れ、当該左右方向に電子密度が局所的に増大する(図5中の左右方向太矢印)。このように電子密度が制御されると、図5(b)に示すように環状溝212が形成された部分の下方周辺においてシースを平坦にして、チルト角度の変化を抑制することができる。従って、基板W上の微小なチルティングを抑制することができる。
In such a case, as shown in FIG. 5A, in the portion where the
ここで、本発明者らは、図5中の太矢印で示したように、直流電圧を印加した箇所と電子密度が変化する箇所がずれる現象について検証を行った。図6は、その検証結果を示す。図6において、縦軸は電子密度を示し、横軸は基板W上の径方向位置を示す。本検証では、図6中の下矢印に示す位置(例えば、基板Wの外周部)に異なる電圧V1~V5を印加した。その結果、いずれの場合においても、電子密度のピークが内側に移動した。かかる検証より、電子密度の変化位置は、直流電圧の印加位置よりずれることが分かる。 Here, the present inventors verified the phenomenon that the location where the DC voltage is applied and the location where the electron density changes are shifted, as indicated by the thick arrows in FIG. FIG. 6 shows the verification results. In FIG. 6, the vertical axis indicates the electron density, and the horizontal axis indicates the radial position on the substrate W. In FIG. In this verification, different voltages V1 to V5 were applied to the positions indicated by the downward arrows in FIG. 6 (for example, the outer periphery of the substrate W). As a result, the electron density peak shifted inward in both cases. From this verification, it can be seen that the change position of the electron density is shifted from the DC voltage application position.
次に、上部電極プレート210の下面210aにおける環状溝212の好適な寸法について説明する。図7は、環状溝212(第1の環状溝212a、第2の環状溝212b、第3の環状溝212c)を拡大して示す断面図である。
Next, preferred dimensions of the
環状溝212の下端幅Aは、2mm~10mmが好ましい。シースの厚みを考慮すると、下端幅Aは2mm以上であるのが好ましい。また、下端幅Aが10mmを超えると、環状溝212の数を増やす方が下面210aの表面積を大きくすることができる。
The lower end width A of the
環状溝212の高さBは、1mm以上が好ましい。高さBが1mm以上であれば、シースを形成することができる。
A height B of the
第1の環状溝212a、第2の環状溝212b、第3の環状溝212cのように径方向に複数形成される場合、隣り合う環状溝212a、212b間の間隔Cと、環状溝212b、212b間の間隔Cはそれぞれ、2mm~5mmが好ましい。間隔Cが2mm~5mmである場合、上部電極プレート210が消耗しても、隣り合う環状溝212a、212bと、環状溝212b、212bがそれぞれ着かない。
When a plurality of
<他の実施形態>
以上の実施形態では、少なくとも1つの環状溝212は、上部電極プレート210の下面210aのエッジ領域に形成されたが、下面210aの中央領域(中央近傍)に形成されてもよい。下面210aのエッジ領域は、平面視において基板支持部11上の基板Wのエッジ領域と重複する領域である。下面210aの中央領域は、平面視において基板支持部11上の基板Wの中央領域(中央近傍)と重複する領域である。例えば、基板Wの中央領域に微小なチルティングが発生する場合、環状溝212は下面210aの中央領域に形成される。要は、特異なチルティングが発生する位置に合わせて、環状溝212を形成すればよい。
<Other embodiments>
Although at least one
以上の実施形態では、第1のガス孔211a、第2のガス孔211b、第3のガス孔211c、第4のガス孔211dのそれぞれの間に、第1の環状溝212a、第2の環状溝212b、第3の環状溝212cが形成されたが、環状溝212の位置はこれに限定さない。例えば、図8に示すように、第1のガス孔211aと第2のガス孔211bの間に、複数の第1の環状溝212aが形成されていてもよい。環状溝212の配置は、ガス孔211に重ならない位置に任意に設計することができる。
In the above embodiment, the first
以上の実施形態では、環状溝212は側面視において略V字形状又は略U字形状を有していたが、断面形状はこれに限定されない。例えば、環状溝212の断面形状は、円形状であってもよいしい、多角形状であってもよい。下面210aの表面積を増大させることができれば、上記の実施形態と同一の効果を享受することができる。
In the above embodiments, the
<実施形態の他の効果>
以上の実施形態では、エッジリング113に第3のDC生成部32cが接続されている。かかる場合、第3のDC生成部32cからエッジリング113に直流電圧を印加することにより、基板Wの外縁部上のシースを制御することができる。この基板Wの外縁部は、例えば基板Wの外端から5mm~10mmの範囲である。
<Other effects of the embodiment>
In the above embodiments, the
一方、環状溝212により電子密度を制御してシースを制御する領域は、基板Wの外縁部より内側の領域である。従って、環状溝212による電子密度の制御領域と、エッジリング113による電子密度の制御領域は異なる。
On the other hand, the region where the electron density is controlled by the
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The embodiments described above may be omitted, substituted, or modified in various ways without departing from the scope and spirit of the appended claims.
1 プラズマ処理装置
10 プラズマ処理チャンバ
11 基板支持部
13 シャワーヘッドアセンブリ
31a 第1のRF生成部
31b 第2のRF生成部
32b 第2のDC生成部
210 上部電極プレート
210a 下面
211 ガス孔
212 環状溝
1110 基台
W 基板
Claims (15)
前記プラズマ処理チャンバ内に配置され、下部電極を含む基板支持部と、
前記基板支持部の上方に配置され、上部電極プレートを含むシャワーヘッドアセンブリであり、前記上部電極プレートは、当該上部電極プレートの下面まで延在する複数のガス孔を有し、前記上部電極プレートの下面は、平面視において前記複数のガス孔と重複しない位置に形成される少なくとも1つの環状溝を有する、シャワーヘッドアセンブリと、
前記下部電極又は上部電極プレートに結合される第1のRF生成部と、
前記下部電極に結合される第2のRF生成部と、
前記上部電極プレートに結合される第1のDC生成部と、を備える、プラズマ処理装置。 a plasma processing chamber;
a substrate support disposed within the plasma processing chamber and including a bottom electrode;
a showerhead assembly disposed above the substrate support and including an upper electrode plate having a plurality of gas holes extending to a lower surface of the upper electrode plate; a showerhead assembly, wherein the bottom surface has at least one annular groove formed at a position not overlapping with the plurality of gas holes in plan view;
a first RF generator coupled to the lower electrode or upper electrode plate;
a second RF generator coupled to the bottom electrode;
a first DC generator coupled to the upper electrode plate.
当該プラズマ処理装置は、前記少なくとも1つのエッジリングに結合される第2のDC生成部をさらに備える、請求項1~8のいずれか一項に記載のプラズマ処理装置。 the substrate support includes a body having a substrate support surface and at least one edge ring disposed on the body to surround the substrate on the substrate support surface;
The plasma processing apparatus of any one of claims 1-8, further comprising a second DC generator coupled to the at least one edge ring.
第1の円の円周に沿って形成される複数の第1のガス孔と、
前記第1の円の径より大きい径を有する第2の円の円周に沿って形成される複数の第2のガス孔と、を有し、
前記少なくとも1つの環状溝は、前記第1の円と前記第2の円との間に形成される第1の環状溝を有する、請求項1~10のいずれか一項に記載のプラズマ処理装置。 The plurality of gas holes are
a plurality of first gas holes formed along the circumference of the first circle;
a plurality of second gas holes formed along the circumference of a second circle having a diameter larger than that of the first circle;
The plasma processing apparatus according to any one of claims 1 to 10, wherein said at least one annular groove has a first annular groove formed between said first circle and said second circle. .
前記少なくとも1つの環状溝は、前記第2の円と前記第3の円との間に形成される第2の環状溝を有する、請求項11に記載のプラズマ処理装置。 the plurality of gas holes have a plurality of third gas holes formed along the circumference of a third circle having a diameter larger than the diameter of the second circle;
12. The plasma processing apparatus of claim 11, wherein said at least one annular groove comprises a second annular groove formed between said second circle and said third circle.
前記少なくとも1つの環状溝は、前記第3の円と前記第4の円との間に形成される第3の環状溝を有する、請求項12に記載のプラズマ処理装置。 the plurality of gas holes have a plurality of fourth gas holes formed along the circumference of a fourth circle having a diameter larger than the diameter of the third circle;
13. The plasma processing apparatus of claim 12, wherein said at least one annular groove comprises a third annular groove formed between said third circle and said fourth circle.
第1の円の円周に沿って形成される複数の第1のガス孔と、
前記第1の円の径より大きい径を有する第2の円の円周に沿って形成される複数の第2のガス孔と、を有し、
前記少なくとも1つの環状溝は、前記第1の円と前記第2の円との間に形成される複数の第1の環状溝を有する、請求項1~10のいずれか一項に記載のプラズマ処理装置。 The plurality of gas holes are
a plurality of first gas holes formed along the circumference of the first circle;
a plurality of second gas holes formed along the circumference of a second circle having a diameter larger than that of the first circle;
Plasma according to any one of the preceding claims, wherein said at least one annular groove comprises a plurality of first annular grooves formed between said first circle and said second circle. processing equipment.
上面と、
下面と、
前記上面から前記下面まで延在する複数のガス孔と、を備え、
前記下面は、平面視において前記複数のガス孔と重複しない位置に形成される少なくとも1つの環状溝を有し、
前記環状溝は、側面視において下方に向かって幅が大きくなる略V字形状又は略U字形状を有し、
前記環状溝の下端は、側面視において2mm~10mmの幅を有し、
前記環状溝は、側面視において1mm以上の高さを有する、上部電極プレート。 An upper electrode plate for use in a plasma processing apparatus, comprising:
the top surface and
the underside;
a plurality of gas holes extending from the upper surface to the lower surface;
the lower surface has at least one annular groove formed at a position that does not overlap with the plurality of gas holes in plan view;
The annular groove has a substantially V-shaped or substantially U-shaped shape in which the width increases downward in a side view,
The lower end of the annular groove has a width of 2 mm to 10 mm in side view,
The upper electrode plate, wherein the annular groove has a height of 1 mm or more in a side view.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021163479A JP2023054556A (en) | 2021-10-04 | 2021-10-04 | Plasma processing device and upper electrode plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021163479A JP2023054556A (en) | 2021-10-04 | 2021-10-04 | Plasma processing device and upper electrode plate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023054556A true JP2023054556A (en) | 2023-04-14 |
Family
ID=85874210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021163479A Pending JP2023054556A (en) | 2021-10-04 | 2021-10-04 | Plasma processing device and upper electrode plate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023054556A (en) |
-
2021
- 2021-10-04 JP JP2021163479A patent/JP2023054556A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7450427B2 (en) | Substrate support and plasma processing equipment | |
US20230090650A1 (en) | Plasma processing apparatus | |
JP2023088520A (en) | Plasma etching processing device and upper electrode | |
JP2023054556A (en) | Plasma processing device and upper electrode plate | |
JP7572126B2 (en) | Electrode for plasma processing apparatus and plasma processing apparatus | |
US20220344127A1 (en) | Electrode for plasma processing apparatus and plasma processing apparatus | |
US20230158517A1 (en) | Shower head electrode assembly and plasma processing apparatus | |
WO2024038785A1 (en) | Electrostatic chuck and substrate processing device | |
US20230317425A1 (en) | Plasma processing apparatus | |
US20240030005A1 (en) | Substrate processing apparatus | |
US20240339303A1 (en) | Substrate support and plasma processing apparatus | |
WO2024009828A1 (en) | Substrate processing device and electrostatic chuck | |
US20240112891A1 (en) | Plasma processing apparatus and substrate processing apparatus | |
TWI853852B (en) | Plasma processing apparatus and plasma processing method | |
WO2024171714A1 (en) | Plasma treatment device | |
US20240222090A1 (en) | Plasma processing apparatus | |
JP2024017868A (en) | Substrate processing device and ring assembly | |
US20220406576A1 (en) | Substrate processing apparatus and electrostatic chuck | |
US20230298864A1 (en) | Upper electrode and plasma processing apparatus | |
WO2024190729A1 (en) | Electrostatic chuck | |
WO2023058475A1 (en) | Plasma processing apparatus | |
WO2023204101A1 (en) | Plasma treatment device and plasma treatment method | |
US20240258078A1 (en) | Plasma processing apparatus, electrostatic chuck, and plasma processing method | |
JP2023064225A (en) | Substrate support part, plasma processing device, and plasma processing method | |
WO2024135380A1 (en) | Substrate processing device and electrostatic chuck |