JP2023046662A - 光電変換装置、撮像装置、制御方法、及びコンピュータプログラム - Google Patents

Abstract

【課題】 回路規模の増大を抑制しつつ好適に画素読出処理を行う技術を提供する。【解決手段】 上記課題を解決する本発明にかかる光電変換装置は、入射した光子に応じて信号を出力する光電変換部を備えた画素を有する光電変換装置であって、前記画素に入射した前記光子の数を計測する第１の計測手段と、複数の前記第１の計測手段のうち、いずれかの計測値が第１の閾値に達したことを判定する判定手段と、前記第１の計測手段が前記計測を開始してから、複数の前記第１の計測手段のうちいずれかの計測値が前記第１の閾値に達するまでの時間を計測する第２の計測手段と、を有する。【選択図】 図４

Description

本発明は、入射した光子に応じた信号を出力する光電変換部を備えた光電変換装置、撮像装置、制御方法、及びコンピュータプログラム等に関する。

近年、アバランシェフォトダイオードに入射する光子（フォトン）の数をデジタル的に計数し、その計数値を光電変換されたデジタル信号として画素から出力する光電変換装置が提案されている。

米国特許公開２０１５／０１６３４２９明細書

特許文献１では、光子を数える光子カウンターに加え、時間を計測する時間カウンターを設けた構造が提案されている。時間カウンターは、光子カウンターの計測を開始してから、光子の数を所定の値になるまで時間を計測し、計測した時間から画素値を算出する。しかしながら特許文献１では、１画素毎に光子カウンターと時間カウンターを設けているために、回路規模が増大してしまう。

本発明は、このような問題に鑑みてなされたものであり、回路規模の増大を抑制しつつ好適に画素読出処理を行う技術を提供することを目的としている。

上記課題を解決する本発明にかかる光電変換装置は、入射した光子に応じて信号を出力する光電変換部を備えた画素を有する光電変換装置であって、前記画素に入射した前記光子の数を計測する第１の計測手段と、複数の前記第１の計測手段のうち、いずれかの計測値が第１の閾値に達したことを判定する判定手段と、前記第１の計測手段が前記計測を開始してから、複数の前記第１の計測手段のうちいずれかの計測値が前記第１の閾値に達するまでの時間を計測する第２の計測手段と、を有する。

本発明は、回路規模の増大を抑制しつつ好適に画素読出処理を行う技術を提供する。

光電変換装置のハードウェア構成例を示す図 光電変換装置のセンサチップの一例を示す図 光電変換装置の回路チップの一例を示す図 光電変換装置における画素及び信号処理部の等価回路及びの一例を示す図 光電変換装置を含む撮像装置の機能構成例を示すブロック図 光電変換装置のセンサチップの一例を示す図 光電変換装置の動作の一例を説明するフローチャート 光電変換装置の動作の一例を説明する図

以下に、本発明を実施するための形態について詳細に説明する。なお、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、全ての図において同一の機能を有するものは同一の数字を付け、その繰り返しの説明は省略する。

＜実施形態１：基本形＞
図１は、本実施形態の光電変換装置の構成例を示す図である。光電変換装置１００は、センサチップ１１と、回路チップ２１の２枚のチップが積層され、且つ電気的に接続されることにより構成される。センサチップ１１は、複数の画素を有する画素領域１２を含む。回路チップ２１は、画素領域１２の各画素で検出された信号をそれぞれ並列に処理する画素回路領域２２と、画素回路領域２２から信号の読み出しや画素回路領域の２２の制御を行う周辺回路領域２３を含む。

＜画素基板＞
図２は、センサチップ１１の構成例を示す図である。センサチップ１１の画素領域１２は、複数行及び列方向に渡って二次元状に複数配置された画素２０１を含む。画素２０１は、入射した光子に応じて信号を出力するアバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換部２０２を備える。図２には、第０行から第５行までの６行と、第０列から第７列までの８列に配された４８個の画素２０１を、行番号及び列番号を示す符号とともに示している。例えば、第１行、第４列に配された単位画素１１には、「Ｐ１４」の符号を付している。なお、画素領域１２を成す画素アレイの行数及び列数は、特に限定されるものではない。

＜回路基板＞
図３は、回路チップ２１の構成例を示す図である。回路チップ２１は、画素回路領域２２と周辺回路領域２３とを含む。

＜画素回路領域＞
画素回路領域２２は、複数行及び列方向に渡って二次元状に複数配置され、センサチップの画素２０１に対応した、信号処理部３０１を含む。図３には、第０行から第２行までの３行と、第０列から第３列までの４列に配された１２個の信号処理部３０１を、行番号及び列番号を示す符号とともに示している。例えば、第２行、第２列に配された信号処理部３０１には、「Ｓ２２」の符号を付している。なお、画素回路領域２２を成す信号処理部アレイの行数及び列数は、特に限定されるものではない。信号処理部には、光子の数を数える光子カウンター４０３（第１の計測手段）と、時間を計測する時間カウンター４０６（第２の計測手段）が設けられている。時間カウンター回路４０６は、光子カウンター４０３が計測を開始してから計測値（計測値）が第１の閾値Ｃｘに達するまでの時間を計測し、計測した時間を画素値として出力する。本実施形態における光電変換装置では、光子カウンターは画素毎に設けるものの、時間カウンターは複数画素で共有する構成となっている。すなわち、画素領域１２のうち、異なる分光感度を有する複数の画素の集合を１つの部分画素領域とみなし、光子カウンター４０３ａ、ｂ、ｃ、ｄは分光感度が異なる各画素に対して配置されるのに対して時間カウンター４０６は部分画素領域毎に配置される。このような構成とすることで、回路規模を削減することができる。詳細については後述する。

＜周辺回路領域＞
周辺回路領域２３は、垂直走査回路３０２と、列回路３０３と、水平走査回路３０４と、制御パルス生成部３０５と、信号復元部３０６と、信号出力回路３０７と、を含む。画素回路領域２２の信号処理部アレイの各行には、第１の方向（図３において横方向）に延在して、垂直選択線３１１ＶＳＥＬが配されている。垂直選択線３１１ＶＳＥＬは、第１の方向に並ぶ信号処理部３０１にそれぞれ接続され、信号線を成している。垂直選択線３１１ＶＳＥＬの延在する第１の方向は、行方向或いは水平方向と表記することがある。なお、図３には、制御線ＶＳＥＬを、行番号を示す符号とともに表している。例えば、第１行の制御線には、「ＶＳＥＬ［１］」の符号を付している。各行の垂直選択線３１１ＶＳＥＬは、垂直走査回路３０２に接続されている。垂直走査回路３０２は、信号処理部３０１を選択的に駆動するための垂直選択信号を、垂直選択線３１１ＶＳＥＬを介して信号処理部３０１に供給する。尚、本実施例実施形態では、垂直選択線３１１は各行の複数の信号処理部３０１の信号を読出すための読出し用の垂直選択線と各行の複数の信号処理部３０１の信号をリセットするためのリセット用の垂直選択線とに分かれている。

画素回路領域２２の信号処理部アレイの各列には、第１の方向と交差する第２の方向（図３において縦方向）に延在して、垂直信号線３１０が配されている。垂直信号線３１０は、第２の方向に並ぶ信号処理部３０１にそれぞれ接続され、共通の信号線を成している。垂直信号線３１０の延在する第２の方向は、列方向或いは垂直方向と表記することがある。なお、図３には、垂直信号線３１０を、列番号を示す符号とともに表している。例えば、第３列の信号線３１０には、「ＰＯＵＴ［３］」の符号を付している。各列の垂直信号線３１０の各々は、ｎビットのデジタル信号を出力するためのｎ本の信号線を備えている。

水平走査回路３０４は、列回路３０３から信号を読み出すための水平選択信号を列回路３０３に供給する。水平走査回路３０４は、各列の水平選択回路３０３に、水平選択線３１３ＨＳＥＬを介して制御信号を供給する。水平走査回路３０４から制御信号を受信した列回路３０３は、保持している信号を、信号線３１２ＨＳＩＧを介し、信号復元部３０６を介し、水平出力回路３０７に順次出力する。なお、図３には、水平選択線ＨＳＥＬを、列番号を示す符号とともに表している。例えば、第３列の水平選択線には、「ＨＳＥＬ［３］」の符号を付している。

制御パルス生成部３０５は、垂直走査回路３０２、水平走査回路３０４、列回路３０３の動作やそのタイミングを制御する制御パルス信号を供給する。なお、垂直走査回路３０２、水平走査回路３０４、列回路３０３の動作やそのタイミングを制御する制御パルス信号の少なくとも一部は、光電変換装置の外部から供給してもよい。信号復元部３０６は、時間カウンター４０６の値から、画素値を算出し、水平出力回路３０７に出力する。水平出力回路３０７は、信号復元部３０６で復元された画素値に応じた信号を光電変換装置の出力信号ＳＯＵＴとして出力する。なお、時間カウンターの値をそのまま出力する構成、すなわち、信号復元部３０６は光電変換装置の外部に設ける構成としてもよい。

＜画素回路＞
図４は、図２の画素２０１及び図３の信号処理部３０１の等価回路及びブロック図の一例である。図４には、１つの信号処理部３０１と、それに対応する４つの画素２０１ａ、２０１ｂ、２０１ｃ、２０１ｄを示している。ここでは、複数の画素の集合を１つの部分画素領域とみなし、光子カウンター４０３ａ、ｂ、ｃ、ｄは各画素に対して配置されるのに対して時間カウンター４０６は部分画素領域毎に配置される。なお、以下では４つの画素を区別する必要があるときにはａ、ｂ、ｃ、ｄの符号を付与し、区別する必要がない場合は符号を省略する。

センサチップ１１における画素２０１は、光電変換部であるＡＰＤ２０２を含む。ＡＰＤ２０２に光が入射されると、光電変換により入射光に応じた電荷対が生成される。ＡＰＤ２０２のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ２０２のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）がスイッチ素子４０８を介して供給される。アノードとカソードには、ＡＰＤ２０２がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。

逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。ガイガーモードで動作させるＡＰＤをＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）と呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。

センサチップ２１における信号処理部３０１は、クエンチ素子４０１、波形整形部４０２、光子カウンター４０３、論理和回路４０４、判定回路４０５、時間カウンター４０６、選択回路４０７を含む。

クエンチ素子４０１は、電圧ＶＨを供給する電源とＡＰＤ２０２に接続される。クエンチ素子４０１は、ＡＰＤ２０２で生じたアバランシェ電流の変化を電圧信号に置き換える機能を有する。クエンチ素子４０１は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０２に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。

波形整形部４０２は、光子検出時に得られるＡＰＤ２０２のカソードの電位変化を整形して、パルス信号を出力する。波形整形部４０２は、例えば、インバータ回路やバッファ回路が用いられる。

光子カウンター４０３は、画素に入射した光子の数を計測する光子カウンターであり、波形整形部４０２から出力された、パルス信号を例えば第１の閾値Ｃｘまでカウントする。また、光子カウンター４０３は、垂直選択線３１１を介して所定の制御信号が供給されたとき、計測値をリセットする。

以上で説明した、ＡＰＤ２０２、クエンチ素子４０１、波形整形部４０２、光子カウンター４０３は各々の画素毎に設けられている。一方で、以下で説明する、論理和回路４０４、判定回路４０５、時間カウンター４０６は４つの画素（すなわち、１つの部分画素領域）に対して１つ設けられている。また、選択回路４０７は、各々の光子カウンター４０３に対しては１つずつ配置され、時間カウンター４０６に対して１つ設けられている。

論理和回路部４０４および判定回路４０５は、４つの光子カウンター４０３ａ、４０３ｂ、４０３ｃ、４０３ｄのいずれかが所定の閾値（第１の閾値）に達したかどうかを判定する。例えば、論理和回路４０４を、４つの光子カウンター４０３ａ、４０３ｂ、４０３ｃ、４０３ｄの最上位ビットの論理和を出力する回路とし、判定回路４０５を、論理和回路４０４の出力値が「１」の時に「１」を、「０」の時に「０」を出力する回路とすればよい。このような構成とすることで、４０３ａ、４０３ｂ、４０３ｃ、４０３ｄのいずれかが、画素の飽和レベルに達したことを判定することができる。

なお、論理和回路が参照する光子カウンターのビット位置を最上位ビットから変更することで、所定の閾値（第１の閾値）を変更することができる。例えば、論理和回路４０４で上位２ビットを参照し、判定回路４０５で上位２ビットが「０」「１」になったことかどうかを判定する回路とすれば、所定の閾値を飽和レベルの半分に設定することができる。即ち、論理和回路４０４は、各々の画素に設けられた光子カウンターのうちの、一部のビットの論理和を出力する回路であればよい。

時間カウンター回路４０６は、光子カウンター４０３が計測を開始してから計測値（計測値）が第１の閾値Ｃｘに達するまでの時間を計測し、計測した時間を画素値として出力する。即ち、時間カウンター回路４０６は、光子カウンター４０３が計測を開始してから判定回路４０５が「１」を出力するまで時間のカウントを継続する。そして、判定回路４０５が「１」を出力した時点、すなわち、４つの光子カウンター４０３ａ、４０３ｂ、４０３ｃ、４０３ｄのいずれかが所定の閾値（第１の閾値）に達した時点で、時間カウンター４０６は直ちに時間のカウントを停止し、その時点での時間計測値を保持する。また、判定回路４０５の出力は４つの光子カウンター４０３ａ、４０３ｂ、４０３ｃ、４０３ｄにも接続されており、判定回路４０５が「１」を出力した時点で、４つの光子カウンター全てにおいて、光子カウントを停止し、各々の光子計測値を保持する。

＜効果の説明＞
時間カウンター４０６は、画素２０１ａ、２０１ｂ、２０１ｃ、２０１ｄのうち、最も単位時間当たりに入射する光の量が多い画素において、画素への光の入射を開始してから、画素が飽和するまでの時間を計測していることになる。飽和するまでの時間が短いほど、画素に単位時間当たりに入射する光の量が多い（明るい）ことを意味するため、飽和するまでの時間を計測することで、時間カウンター４０６の計測値から、４つの画素のうち、最も明るい画素の明るさ情報を取得することができる。

４つの光子カウンターのうち、最も明るい画素の計測値は、必ず所定の閾値であるが、それ以外の３つの光子カウンターは、最も明るい画素の計測値が所定の閾値に達した時点での、各々の光子計測値である。そのため、光子カウンター４０３の計測値から、４つの画素のうち、最も明るい画素以外の３つの画素の、最も明るい画素に対する相対的な明るさ情報を取得することができる。従って、時間カウンター４０６の計測値と、光子カウンターの計測値を組み合わせることで、４つの画素の明るさ情報をすべて取得することができる。具体的な画素信号の復元処理については後述する。

＜選択回路＞
選択回路４０７は、図３の垂直走査回路３０２から垂直選択線３１１を介して供給される、ｎ番目の行を読出すための垂直選択信号ＶＳＥＬにより、光子カウンター４０３、時間カウンター４０６と垂直信号線３１０との電気的な接続、非接続を切り替える。順次読みだされた画素計測値、時間計測値は垂直信号線３１０を介して列回路３０３に送られて、信号復元部３０６、出力回路３０７を経て光電変換装置１００の外部に出力される。垂直選択線３１１から供給される読出し用の選択信号により、選択回路４０７で画素計測値、時間計測値を読み出した後、光子カウンター４０３、時間カウンター４０６は垂直選択線３１１を介して供給されるリセット信号によりリセットされる。光子カウンター４０３、時間カウンター４０６は、次に画像を取得するタイミングで、再度各々のカウントを再開する。

＜変形例１＞
なお、図４では各列の光子カウンター用の信号線３１０のほかに時間カウンター用の信号線３１０を別に設ける構成としたが、別の構成としてもよい。

例えば、４つの画素のうち、最も明るい画素の光子計測値は必ず所定の閾値に一致するはずなので、最も明るい画素の光子計測値の代わりに、時間計測値を読みだしてもよい。具体的には、各々の画素のうち、どの画素が所定の閾値に達したかを判定する回路と、時間カウンターの出力を４つの光子カウンターの出力部のいずれかに接続できるようなスイッチを有す構成すればよい。そして、垂直選択信号ＶＳＥＬにより、最も明るい画素の光子計測値を読み出す制御信号が来た場合に時間計測値を読み出せばよい。このような構成とすることで、読みだす信号量を減少させることができ、消費電力を低減させることができる。

また、４つの画素のうち所定の閾値に達した画素を識別するためのフラグ信号、所定の閾値に達した画素の時間計測値、所定の閾値に達しなかった３画素分の光子計測値を、マルチプレクサ回路などを用いて１つの信号線にまとめて出力してもよい。

＜信号復元部＞
信号復元部３０６は、時間カウンター４０６でカウントした時間計測値および、光子カウンター４０３でカウントした光子計測値を、被写体の明るさ情報を表す画素信号に復元する。時間計測値をＴ０、４つの画素２０１ａ、２０１ｂ、２０１ｃ、２０１ｄの光子計測値を各々、Ｐ１、Ｐ２、Ｐ３、Ｐ４とした時、各々の画素信号値Ｃ１、Ｃ２、Ｃ３、Ｃ４は以下の式で求めることができる。
Ｃ１＝Ｋ×Ｐ１／Ｔ０、Ｃ２＝Ｋ×Ｐ２／Ｔ０
Ｃ３＝Ｋ×Ｐ３／Ｔ０、Ｃ４＝Ｋ×Ｐ４／Ｔ０
Ｋは自然数であり、Ｃ１、Ｃ２、Ｃ３、Ｃ４が１ＬＳＢ未満にならないような値に決定すると好ましい。具体的には、Ｋ＝時間計測値の最大値、とすればよい。

＜一定時間後に光子計測値を出力：請求項９＞
なお、判定回路部４０５は、論理和回路の出力値が所定の時間経過しても「１」にならない場合には、光子カウンター４０３の計測値が所定の閾値に達していない場合でも、時間カウンター４０６を止めて、その時点での光子計測値を出力する構成としてもよい。このような構成とすることで、被写体の明るさが非常に暗い場合に、フレームレートが遅くなってしまう、という課題を解決することができる。所定の時間は、例えば、時間カウントの最大値に設定すると好ましい。

＜分光感度、ベイヤー配列＞
図３、図４の例では、４つの画素２０１に対して、１つの信号処理部３０１が接続されている例を示したが、１つの信号処理部３０１に対して接続される画素数が２以上であれば、回路規模を削減することができる。具体的には、光子カウンターは画素毎に、時間カウンターは複数画素で共有する構成となっていればよい。

なお、各々の画素２０１がオンチップカラーフィルタを有しており、分光情報を取得可能に構成されていてもよい。例えばベイヤー配列のカラーフィルタを想定した場合、２ｘ２の４画素に対して１つの信号処理部３０１を設ける構成とすることで、ベイヤー画素単位での明るさ情報取得が可能となるため、好ましい。すなわち、時間カウンターを共有する画素間の少なくとも一部で、分光感度が異なっていると好ましい。例えば、白画素、赤画素、緑画素、青画素の少なくともいずれか２つを有しており、この４画素で時間カウンターを共有していればよい。

＜撮像装置＞
図５は、光電変換装置１００を用いた撮像装置５００のブロック図である。

撮像装置５００は、例えばデジタルカメラであり、光電変換装置１００を含む撮像装置であり、レンズ５０１、画像処理部５０２、光学制御部５０３、記憶部５０４、通信部としての無線のＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）部５０５を含む。

レンズ５０１は被写体の光学像を形成し、形成した光学像を光電変換装置１００の撮像面に入射し、フォーカスレンズ、ズームレンズ、及び、絞り等が備えられている。光電変換装置１００では、レンズ５０１によって形成される光学像を撮像する。光電変換装置１００から読みだした信号は、画像処理部５０２に出力する。画像処理部５０２は、光電変換装置１００から出力される信号に対して信号の並べ替え、欠陥画素の補正、ノイズリダクション、色変換、ホワイトバランス補正、ガンマ補正、データ圧縮等の処理をし、画像を生成する。尚、画像処理部５０２にはコンピュータとしてのＣＰＵが内蔵されており、記憶媒体としてのメモリに記憶されたコンピュータプログラムに基づき撮像装置５００全体の各部の動作を制御する制御手段として機能する。光学制御部５０３は、レンズ５０１に備えられたフォーカスレンズ、ズームレンズ、絞り等の制御を行う。記録部５０４には、不図示の記録媒体が装着され、画像処理部から出力する映像を記憶媒体に保存する。かかる記録媒体としては、例えば、メモリカード等が用いられる。なお、記録媒体として、ハードディスク等が用いられてもよい。通信部としての無線のＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）部５０５は、画像処理部５０２で生成した画像信号を撮像装置５００の外部に出力する。５０６はネットワークであり、例えば、Ｅｔｈｅｒｎｅｔ（登録商標）等の通信規格を満足する複数のルータ、スイッチ、ケーブル等から構成され、クライアントが、ネットワーク５０６を介して撮像装置５００を制御する。

＜実施形態２：上位ビット共有＞
図６に示す実施形態２の光電変換装置２００は、実施形態１に示す第１の光電変換装置１００に対して、光子カウンター４０３の構成のみが異なる。具体的には、各々の画素に接続された光子カウンター４０３に加えて、画素間で共有の光子カウンター４１３（第３の計測手段）および、計測値比較回路４１４を有している。計測値比較回路４１４は、４つの光子カウンター４０３ａ、４０３ｂ、４０３ｃ、４０３ｄの計測値を見て、共有カウンター４０３の接続先を変更し、飽和しそうな光子カウンターにビット数を多く割り当てることで、すべての画素の飽和を遅らせることができる。その結果、画素信号のＳＮ比が向上したり、画素間での蓄積時間の相違が減少することでモーションアーティファクトを抑制できたり、蓄積時間が実効的に長くなることでフリッカの影響を低減できる。以下で説明を行う。

図７は、実施形態２の光電変換装置２００が実行する、共有カウンター４１３のビット数割り当ての変更動作を説明するフローチャートである。以下の説明では、各工程（ステップ）について先頭にＳを付けて表記することで、工程（ステップ）の表記を省略する。Ｓ７００において、複数の画素について光子の計測を行う共有カウンター４１３が、複数の画素のいずれかに初期接続される。この時の共有カウンターの割り当ては任意である。例えば、共有カウンターが４ビットである場合、４画素各々の光子カウンターに１ビットずつ割り当ててもよいし、１つの画素の光子カウンターに４ビットすべてを割り当ててもよいし、すべての共有カウンターを未接続としてもよい。そして、Ｓ７０１において、共有カウンター４１３は、各々の画素に入射する光子のカウントを開始する。

Ｓ７０２では、共有カウンター４１３は、複数の画素に対してビット数割り当てを行う比較タイミングであるかの判定を行う。比較タイミングであるかどうかは、光子のカウントを開始してから経過した時間（例えば、第２の所定時間が経過したか否か）で判定してもよいし、光子の計測値が一定値以上である場合に比較を行ってもよい。例えば、各々の光子カウンターの上位２ビットを監視し、いずれかの画素が「０」「１」に到達した時点を、比較タイミングであるとすればよい。

Ｓ７０３では、共有カウンター４１３は、４つの光子カウンター４０３ａ、４０３ｂ、４０３ｃ、４０３ｄの計測値の比較を行う。そして、Ｓ７０３での比較結果に基づいて、共有カウンター４１３は、Ｓ７０４で共有カウンター７１３の接続先を変更する。具体的には、４つの画素の光子カウンターのうち、飽和しそうな画素、すなわち計測値の大きい画素に優先的にビット数を割り当てる。４つの画素の光子計測値を各々、Ｐ１、Ｐ２、Ｐ３、Ｐ４、各々の光子カウンターのビット数をＭ、共有カウンターのビット数をＮ×４としたとき、各々の画素へのビット数割り当てＮ１、Ｎ２、Ｎ３、Ｎ４は以下の式（１）で決定すればよい。

ｉは１～４のうちの任意の値、ｊはｉ以外の値であり、この式がすべてのｉ、ｊの組み合わせに対して成立するようにビット数の割り当てを決める。式（１）の各々の項の分子は割り当て変更後の飽和ビット数、分母は比較タイミングでの光子計測値であるため、式（１）の各々の項は、画素が飽和するまでの時間を意味している。

即ち、式（１）は、各々の画素が飽和までの時間の差異が最も少なくなるように、共有カウンターのビット数割り当てを決めることを意味している。その結果、画素信号のＳＮ比が向上したり、画素間での蓄積時間の相違が減少することでモーションアーティファクトを抑制できたり、蓄積時間が実効的に長くなることでフリッカの影響を低減できる。式（１）を満たすことが最も好ましいが、必ずしも満たす必要はなく、飽和するまでの時間の差異が小さくなるようにビット数割り当てを行えばよい。図８は、ビット数割り当てのイメージ図である。単位時間当たりの光子計測値が多い画素に、優先的に共有カウンターのビット割り当てを行っている。

Ｓ７０５では、共有カウンター４１３は、共有カウンターの接続先変更後の、４つの光子カウンターのいずれかが所定の閾値に達したかどうかを判定する。そして、Ｓ７０６で４つの光子カウンターのいずれかが所定の閾値に達した時点で、時間カウンター４０６は、時間のカウントを停止し、光子の計測値および時間の計測値を出力する。

＜その他の実施形態＞
尚、実施形態においては、撮像装置として例えばデジタルカメラに適用した例について説明した。しかし、撮像装置はデジタルムービーカメラ、カメラ付きのスマートフォン、カメラ付きのタブレットコンピュータ、車載カメラ、ドローンカメラ、ロボットに搭載されたカメラ、ネットワークカメラなどの撮像機能を有する電子機器等を含む。

以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明は上記実施形態に限定されるものではなく、本発明の主旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。

尚、本実施例実施形態における制御の一部又は全部を上述した実施形態の機能を実現するコンピュータプログラムをネットワーク又は各種記憶媒体を介して光電変換装置や撮像装置等に供給するようにしてもよい。そしてその光電変換装置や撮像装置等におけるコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行するようにしてもよい。その場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することとなる。

１００ 光電変換装置
５００ 撮像装置
５０１ レンズ
５０２ 画像処理部
５０３ 光学制御部
５０４ 記憶部
５０５ Ｉ／Ｆ部

Claims (16)

1. 入射した光子に応じて信号を出力する光電変換部を備えた画素を有する光電変換装置であって、
   前記画素に入射した前記光子の数を計測する第１の計測手段と、
   複数の前記第１の計測手段のうち、いずれかの計測値が第１の閾値に達したことを判定する判定手段と、
   前記第１の計測手段が前記計測を開始してから、複数の前記第１の計測手段のうちいずれかの計測値が前記第１の閾値に達するまでの時間を計測する第２の計測手段と、を有することを特徴とする光電変換装置。
2. 前記判定手段は、複数の前記画素のそれぞれに対応する前記第１の計測手段の計測値のうち、少なくとも一部の計測値が前記第１の閾値を超えたか否かを判定することを特徴とする、請求項１に記載の光電変換装置。
3. 前記判定手段は、複数の前記画素のそれぞれに対応する前記第１の計測手段の計測値のうち、最大値である計測値が前記第１の閾値を超えたか否かを判定することを特徴とする請求項２に記載の光電変換装置。
4. 前記第２の計測手段は、前記判定手段によって、複数の前記第１の計測手段のうちいずれかの計測値が前記第１の閾値を超えたことが判定された場合に、時間の計測値を出力することを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記第１の計測手段の計測値または前記第２の計測手段の計測値を出力する出力手段を更に有することを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記出力手段は、複数の前記画素のそれぞれに対応する前記第１の計測手段の計測値のうち、前記第１の閾値に達した前記第１の計測手段を除く前記第１の計測手段の計測値と、前記第２の計測手段の計測値と、を出力することを特徴とする請求項５に記載の光電変換装置。
7. 前記出力手段は、複数の前記画素から成る部分画素領域に含まれる前記第１の計測手段の計測値と、前記第２の計測手段による計測値と、を１つの信号にまとめて出力することを特徴とする請求項５または６に記載の光電変換装置。
8. 前記第２の計測手段は、分光感度が互いに異なる複数の前記画素から成る部分画素領域毎に配置され、
   前記第１の計測手段は、前記部分画素領域を構成する複数の前記画素のそれぞれに配置されることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. それぞれの前記画素に対応する前記第１の計測手段による計測値または、前記第２の計測手段の時間の計測値に基づいて画素信号を復元する信号復元手段を更に有することを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 部分画素領域に含まれる複数の前記画素のいずれかにおける光子の数を計数する第３の計測手段を更に有し、
    前記第３の計測手段は、複数の前記画素のそれぞれに対応する前記第１の計測手段の計測値に基づいて、計測対象となる前記画素を決定することを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 前記第３の計測手段は、所定の期間ごとに、計測対象となる前記画素を変更することを特徴とする請求項１０に記載の光電変換装置。
12. 前記第３の計測手段は、複数の前記画素のそれぞれに対応する前記第１の計測手段の計測値が一定値以上になったときに、計測対象となる前記画素を変更することを特徴とする、請求項１０または１１に記載の光電変換装置。
13. 前記光電変換部は、光子の入射を検出するアバランシェフォトダイオードを有することを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 請求項１乃至１３のいずれか１項に記載の光電変換装置を有することを特徴とする撮像装置。
15. 入射した光子に応じて信号を出力する光電変換部を備えた画素と、前記画素に入射した前記光子の数を計測する第１の計測手段と、前記第１の計測手段が前記計測を開始してから前記第１の計測手段の計測値が第１の閾値に達するまでの時間を計測する第２の計測手段と、を有する光電変換装置を制御する制御方法であって、
    複数の前記第１の計測手段のうち、いずれかの計測値が第１の閾値に達したことを判定する判定工程、を有することを特徴とする制御方法。
16. 請求項１乃至１３のいずれか１項に記載の光電変換装置又は請求項１４に記載の撮像装置の各手段をコンピュータにより制御するためのコンピュータプログラム。

Images