JP2023034188A

JP2023034188A - Charge control circuit, electronic apparatus, and control method of charging circuit

Info

Publication number: JP2023034188A
Application number: JP2021140300A
Authority: JP
Inventors: 伸之横山; Nobuyuki Yokoyama
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-08-30
Filing date: 2021-08-30
Publication date: 2023-03-13

Abstract

To provide a charge control circuit in which consumption power is reduced.SOLUTION: A charge control IC 300 controls charging of a battery 102 for which an external voltage VBUS is used. A first regulator 322 produces a first power supply voltage VREG. A second regulator 324 produces a second power supply voltage VREF. A converter controller 330 is operated by receiving the first power supply voltage VREG to control a DC/DC converter constituting a charging circuit. A logical circuit 350 is operated by receiving the second power supply voltage VREF to control the charge control IC 300. The logical circuit 350 asserts a sleep signal SLEEP when the charge control IC 300 is made to be in a sleep state. A latch circuit 360 is operated by receiving the first power supply voltage VREG and constituted such that the sleep signal SLEEP can be latched. The second regulator 324 stops according to an output SLEEP_LATCHED of the latch circuit 360.SELECTED DRAWING: Figure 2

Description

本開示は、二次電池の充電回路に関する。 The present disclosure relates to a secondary battery charging circuit.

スマートホン、タブレット端末、ノート型コンピュータ、ポータブルオーディオプレイヤ、デジタルカメラをはじめとする電池駆動型の電子機器は、再充電可能な二次電池（以下、単にバッテリと称する）を備える。電子機器の多くは、充電回路を内蔵しており、ＵＳＢ（Universal Serial Bus）のバス電圧を利用して、バッテリが充電可能となっている。 Battery-driven electronic devices such as smart phones, tablet terminals, notebook computers, portable audio players, and digital cameras are equipped with rechargeable secondary batteries (hereinafter simply referred to as batteries). Many electronic devices incorporate a charging circuit, and can charge a battery using a USB (Universal Serial Bus) bus voltage.

特許第６８３８８７９号公報Japanese Patent No. 6838879

ＵＳＢによる給電が無い状態では、バッテリの電圧が直接、内部回路（システム）に供給される。この状態では、充電回路の消費電力は極力、小さいことが望ましい。 When there is no USB power supply, the battery voltage is directly supplied to the internal circuit (system). In this state, it is desirable that the power consumption of the charging circuit be as small as possible.

本開示のある態様は係る状況においてなされたものであり、その例示的な目的のひとつは、消費電力を削減した充電制御回路の提供にある。 An aspect of the present disclosure has been made in such a situation, and one exemplary purpose thereof is to provide a charging control circuit with reduced power consumption.

本開示のある態様は、外部電圧を利用したバッテリの充電を制御する充電制御回路に関する。充電制御回路は、第１電源電圧を生成する第１レギュレータと、第２電源電圧を生成する第２レギュレータと、第１電源電圧を受けて動作し、充電回路を構成するＤＣ／ＤＣコンバータを制御するコンバータコントローラと、第２電源電圧を受けて動作し、充電制御回路を制御するロジック回路であって、充電制御回路をスリープ状態にするときにスリープ信号をアサートするロジック回路と、第１電源電圧を受けて動作し、スリープ信号をラッチ可能に構成されるラッチ回路と、を備え、ラッチ回路の出力に応じて、第２レギュレータが停止する。 One aspect of the present disclosure relates to a charge control circuit that controls charging of a battery using an external voltage. The charging control circuit controls a first regulator that generates a first power supply voltage, a second regulator that generates a second power supply voltage, and a DC/DC converter that operates on the first power supply voltage and constitutes a charging circuit. a converter controller that receives a second power supply voltage and operates to control the charging control circuit, the logic circuit asserting a sleep signal when the charging control circuit is placed in a sleep state; and a first power supply voltage. a latch circuit configured to receive and operate to latch the sleep signal, and the second regulator stops according to the output of the latch circuit.

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Arbitrary combinations of the above constituent elements, and mutually replacing constituent elements and expressions in methods, apparatuses, systems, and the like are also effective as embodiments of the present invention.

本開示のある態様によれば、充電制御回路の消費電力を削減できる。 According to an aspect of the present disclosure, power consumption of the charging control circuit can be reduced.

図１は、実施形態に係る充電回路を備える電子機器のブロック図である。FIG. 1 is a block diagram of an electronic device including a charging circuit according to an embodiment. 図２は、実施形態に係る充電制御ＩＣの回路図である。FIG. 2 is a circuit diagram of the charge control IC according to the embodiment. 図３は、ラッチ回路の構成例を示す回路図である。FIG. 3 is a circuit diagram showing a configuration example of a latch circuit. 図４は、図３のラッチ回路の動作を説明するタイムチャートである。FIG. 4 is a time chart explaining the operation of the latch circuit of FIG. 図５は、第１レギュレータの構成例を示す回路図である。FIG. 5 is a circuit diagram showing a configuration example of the first regulator. 図６は、スイッチ制御部の構成例を示す回路図である。FIG. 6 is a circuit diagram showing a configuration example of a switch control unit. 図７は、充電制御ＩＣを備える電子機器の斜視図である。FIG. 7 is a perspective view of an electronic device including a charge control IC.

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。 (Overview of embodiment)
SUMMARY OF THE INVENTION Several exemplary embodiments of the disclosure are summarized. This summary presents, in simplified form, some concepts of one or more embodiments, as a prelude to the more detailed description that is presented later, and for the purpose of a basic understanding of the embodiments. The size is not limited. This summary is not a comprehensive overview of all possible embodiments, and it is intended to neither identify key elements of all embodiments nor delineate the scope of some or all aspects. For convenience, "one embodiment" may be used to refer to one embodiment (example or variation) or multiple embodiments (examples or variations) disclosed herein.

一実施形態に係る充電制御回路は、外部電圧を利用したバッテリの充電を制御する。充電制御回路は、第１電源電圧を生成する第１レギュレータと、第２電源電圧を生成する第２レギュレータと、第１電源電圧を受けて動作し、充電回路を構成するＤＣ／ＤＣコンバータを制御するコンバータコントローラと、第２電源電圧を受けて動作し、充電制御回路を制御するロジック回路であって、充電制御回路をスリープ状態にするときにスリープ信号をアサートするロジック回路と、第１電源電圧を受けて動作し、スリープ信号をラッチ可能に構成されるラッチ回路と、を備え、ラッチ回路の出力に応じて、第２レギュレータが停止する。 A charging control circuit according to one embodiment controls charging of a battery using an external voltage. The charging control circuit controls a first regulator that generates a first power supply voltage, a second regulator that generates a second power supply voltage, and a DC/DC converter that operates on the first power supply voltage and constitutes a charging circuit. a converter controller that receives a second power supply voltage and operates to control the charging control circuit, the logic circuit asserting a sleep signal when the charging control circuit is placed in a sleep state; and a first power supply voltage. a latch circuit configured to receive and operate to latch the sleep signal, and the second regulator stops according to the output of the latch circuit.

この構成によると、第１電源電圧で動作するラッチ回路を設け、このラッチ回路に、スリープ状態であることを示す信号（フラグ）を保持しておくことで、ロジック回路およびそれに電力を供給する第２レギュレータを停止することができ、消費電力を削減できる。 According to this configuration, a latch circuit that operates on the first power supply voltage is provided, and a signal (flag) indicating the sleep state is held in the latch circuit, whereby the logic circuit and the power supply to the logic circuit are stored in the latch circuit. 2 regulators can be stopped and power consumption can be reduced.

一実施形態において、ラッチ回路は、スリープからの復帰のトリガ信号に応じてリセット可能に構成されてもよい。 In one embodiment, the latch circuit may be configured to be resettable in response to a wake-up trigger signal.

一実施形態において、第１レギュレータは、トランジスタと、トランジスタの制御端子の電圧を制御するエラーアンプと、を含み、スリープ状態において、エラーアンプが停止し、トランジスタがフルオンしてもよい。これにより、第１レギュレータの消費電力も削減できる。 In one embodiment, the first regulator includes a transistor and an error amplifier that controls the voltage of the control terminal of the transistor, and in sleep state, the error amplifier may be deactivated and the transistor may be fully turned on. Thereby, the power consumption of the first regulator can also be reduced.

一実施形態において、ロジック回路は、スリープ信号をアサートした後、ラッチ信号をアサートし、ラッチ回路は、ラッチ信号に応答して、スリープ信号をラッチしてもよい。 In one embodiment, the logic circuit may assert the latch signal after asserting the sleep signal, and the latch circuit may latch the sleep signal in response to the latch signal.

一実施形態において、ラッチ回路は、スリープ信号およびラッチ信号を、第２電源電圧から第１電源電圧にレベルシフトするレベルシフタと、レベルシフト後のスリープ信号およびラッチ信号を受けるフリップフロップと、を含んでもよい。 In one embodiment, the latch circuit may include a level shifter that level-shifts the sleep signal and the latch signal from the second power supply voltage to the first power supply voltage, and a flip-flop that receives the level-shifted sleep signal and the latch signal. good.

一実施形態において、フリップフロップのリセット端子には、スリープからの復帰を指示するウェークアップ信号が入力されてもよい。 In one embodiment, a reset terminal of the flip-flop may receive a wake-up signal that instructs recovery from sleep.

一実施形態において、フリップフロップのリセット端子には、第１電源電圧にもとづく低電圧ロックアウト（ＵＶＬＯ：Under Voltage Lock Out）信号が入力されてもよい。 In one embodiment, a reset terminal of the flip-flop may receive an Under Voltage Lock Out (UVLO) signal based on a first power supply voltage.

一実施形態において、レベルシフタのリセット端子には、第２電源電圧にもとづくＵＶＬＯ信号が入力されてもよい。 In one embodiment, a reset terminal of the level shifter may receive a UVLO signal based on the second power supply voltage.

一実施形態において、充電制御回路は、バッテリと内部回路の間に接続されるスイッチを駆動するスイッチ制御部をさらに備えてもよい。ラッチ回路の出力に応じて、スイッチ制御部がスイッチをオンしてもよい。 In one embodiment, the charge control circuit may further comprise a switch control unit that drives a switch connected between the battery and the internal circuit. The switch control section may turn on the switch according to the output of the latch circuit.

一実施形態において、スイッチ制御部は、第２電源電圧と同じ電圧レベルを有する第３電源電圧を生成する第３レギュレータであって、電流供給能力が第２レギュレータよりも小さい第３レギュレータと、第３電源電圧を昇圧するチャージポンプを含み、チャージポンプの出力電圧をスイッチの制御端子に供給してもよい。 In one embodiment, the switch control unit includes a third regulator that generates a third power supply voltage having the same voltage level as the second power supply voltage and has a lower current supply capability than the second regulator; 3 A charge pump may be included to boost the power supply voltage, and the output voltage of the charge pump may be supplied to the control terminal of the switch.

第３レギュレータの電流供給能力は第２レギュレータの電流供給能力に比べて小さいため、第３レギュレータの消費電力は第２レギュレータの消費電力より小さい。これにより、第２レギュレータが生成する第２電源電圧をチャージポンプの入力電圧とする場合に比べて消費電力を削減できる。 Since the current supply capability of the third regulator is smaller than the current supply capability of the second regulator, the power consumption of the third regulator is smaller than the power consumption of the second regulator. As a result, power consumption can be reduced compared to the case where the second power supply voltage generated by the second regulator is used as the input voltage of the charge pump.

一実施形態において充電制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 In one embodiment, the charging control circuit may be monolithically integrated on one semiconductor substrate. "Integrated integration" includes the case where all circuit components are formed on a semiconductor substrate, and the case where the main components of a circuit are integrated. A resistor, capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuits on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.

（実施形態）
以下、好適な実施の形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 (embodiment)
Preferred embodiments will be described below with reference to the drawings. The same or equivalent constituent elements, members, and processes shown in each drawing are denoted by the same reference numerals, and duplication of description will be omitted as appropriate. Moreover, the embodiments are illustrative rather than limiting the invention, and not all features and combinations thereof described in the embodiments are necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, "a state in which member A is connected to member B" refers to a case in which member A and member B are physically directly connected, or a case in which member A and member B are electrically connected to each other. It also includes the case of being indirectly connected through other members that do not substantially affect the connected state or impair the functions and effects achieved by their combination.

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」、「部材Ｃが、部材Ａと部材Ｂの間に接続された状態」、とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, "the state in which member C is provided between member A and member B" and "the state in which member C is connected between member A and member B" refer to member A and member C, Or, in addition to the case where the member B and the member C are directly connected, it does not substantially affect their electrical connection state, or impair the functions and effects achieved by their connection, etc. Including the case where it is indirectly connected via a member of

図１は、実施形態に係る充電回路２００を備える電子機器１００のブロック図である。電子機器１００は、主として、バッテリ１０２、ＵＳＢ（Universal Serial Bus）レセプタクル１０４、内部回路１１０、充電回路２００を備える。バッテリ１０２は、繰り返し充電可能な二次電池であり、たとえばリチウムイオン電池やリチウムイオンポリマー電池、ニッケル水素電池やニッケルカドミウム電池などが例示される。 FIG. 1 is a block diagram of an electronic device 100 including a charging circuit 200 according to an embodiment. The electronic device 100 mainly includes a battery 102 , a USB (Universal Serial Bus) receptacle 104 , an internal circuit 110 and a charging circuit 200 . The battery 102 is a secondary battery that can be repeatedly charged, and examples thereof include a lithium ion battery, a lithium ion polymer battery, a nickel hydrogen battery, a nickel cadmium battery, and the like.

ＵＳＢレセプタクル１０４には、ＵＳＢケーブルを介して外部機器や充電器などの外部電源が接続され、外部電圧Ｖ_ＢＵＳが供給される。 The USB receptacle 104 is connected to an external power source such as an external device or a charger via a USB cable, and supplied with an external voltage V _BUS .

内部回路１１０は、電子機器１００の主回路であり、ＣＰＵ（Central Processing Unit）やマイクロコントローラ、ディスプレイ、電源回路、オーディオ回路などを含む。内部回路１１０の構成は、電子機器１００の種類に応じて様々であり特に限定されない。 The internal circuit 110 is the main circuit of the electronic device 100 and includes a CPU (Central Processing Unit), a microcontroller, a display, a power supply circuit, an audio circuit, and the like. The configuration of the internal circuit 110 varies depending on the type of the electronic device 100 and is not particularly limited.

充電回路２００は、電子機器１００に外部電源が接続され、外部電圧Ｖ_ＢＵＳが供給されているとき、外部電圧Ｖ_ＢＵＳを利用して、バッテリ１０２を充電する。外部電圧Ｖ_ＢＵＳが供給されているとき、内部回路１１０には、バッテリ１０２からの電力に加えて、あるいはそれに代えて、外部電源からの電力が供給される。 The charging circuit 200 charges the battery 102 using the external voltage V _BUS when the external power supply is connected to the electronic device 100 and the external voltage V _BUS is supplied. When the external voltage V _BUS is supplied, the internal circuitry 110 is supplied with power from the external power supply in addition to or instead of power from the battery 102 .

充電回路２００は、充電制御ＩＣ３００とその周辺回路２１０を備える。周辺回路２１０は、ＤＣ／ＤＣコンバータの主回路（単にＤＣ／ＤＣコンバータという）２１２や、第１スイッチＳＷ１、第２スイッチＳＷ２を含む。 The charging circuit 200 includes a charging control IC 300 and its peripheral circuit 210 . The peripheral circuit 210 includes a DC/DC converter main circuit (simply referred to as a DC/DC converter) 212, a first switch SW1, and a second switch SW2.

第１スイッチＳＷ１は、ＵＳＢレセプタクル１０４のＶＢＵＳ端子とＤＣ／ＤＣコンバータ２１２の入力端子の間に設けられる。充電制御ＩＣ３００は、外部電圧Ｖ_ＢＵＳが供給されているとき、第１スイッチＳＷ１をオンする。これにより外部電圧Ｖ_ＢＵＳがＤＣ／ＤＣコンバータ２１２に供給される。 A first switch SW1 is provided between the VBUS terminal of the USB receptacle 104 and the input terminal of the DC/DC converter 212 . The charge control IC 300 turns on the first switch SW1 when the external voltage _VBUS is supplied. This supplies the external voltage V _BUS to the DC/DC converter 212 .

ＤＣ／ＤＣコンバータ２１２の出力は、内部回路１１０と接続される。またＤＣ／ＤＣコンバータ２１２の出力は、第２スイッチＳＷ２を介してバッテリ１０２と接続される。本実施形態においてＤＣ／ＤＣコンバータ２１２は昇降圧コンバータであり、トランジスタＭ１１～Ｍ１４、インダクタＬ１、キャパシタＣ１，Ｃ２を含む。充電制御ＩＣ３００は、トランジスタＭ１１～Ｍ１４を制御し、外部電圧Ｖ_ＢＵＳを昇圧または降圧してバッテリ１０２を充電する。 The output of DC/DC converter 212 is connected to internal circuit 110 . Also, the output of the DC/DC converter 212 is connected to the battery 102 via the second switch SW2. In this embodiment, DC/DC converter 212 is a buck-boost converter and includes transistors M11-M14, inductor L1, and capacitors C1 and C2. The charge control IC 300 controls the transistors M11 to M14 to step up or step down the external voltage V _BUS to charge the battery 102 .

充電制御ＩＣ３００のＶＢＡＴ端子には、バッテリ電圧Ｖ_ＢＡＴが入力される。また電流検出端子ＳＲには、バッテリ１０２への充電電流Ｉ_ＣＨＧを示す電流検出信号Ｖ_ＳＲが入力される。たとえば充電経路上に、センス抵抗を挿入し、このセンス抵抗の電圧降下を、電流検出信号Ｖ_ＳＲとしてもよい。 A battery voltage V _BAT is input to the VBAT terminal of the charge control IC 300 . A current detection signal VSR indicating a charging current _ICHG to the battery 102 is input to the current detection terminal _SR . For example, a sense resistor may be inserted in the charging path and the voltage drop of this sense resistor may be used as the current detection signal _VSR .

具体的には、充電制御ＩＣ３００は、バッテリ１０２の電圧Ｖ_ＢＡＴが低い状態では、充電電流が一定であるＣＣ（Constant Current）モードでＤＣ／ＤＣコンバータ２１２を制御する。ＣＣモードでは、電流検出信号Ｉ_ＣＨＧが目標値に近づくように、ＤＣ／ＤＣコンバータ２１２のスイッチングが制御される。 Specifically, when the voltage V _BAT of battery 102 is low, charge control IC 300 controls DC/DC converter 212 in a CC (Constant Current) mode in which the charging current is constant. In the CC mode, switching of the DC/DC converter 212 is controlled so that the current detection signal _ICHG approaches the target value.

バッテリ１０２が満充電状態に近づくと、充電制御ＩＣ３００は、バッテリ１０２の電圧Ｖ_ＢＡＴを、満充電電圧に相当する目標電圧に安定化するＣＶ（Constant Voltage）モードでＤＣ／ＤＣコンバータ２１２を制御する。ＣＶモードでは、バッテリ電圧Ｖ_ＢＡＴが目標値に近づくように、ＤＣ／ＤＣコンバータ２１２のスイッチングが制御される。 When the battery 102 approaches a fully charged state, the charge control IC 300 controls the DC/DC converter 212 in a CV (Constant Voltage) mode that stabilizes the voltage V _BAT of the battery 102 to a target voltage corresponding to the fully charged voltage. . In CV mode, switching of DC/DC converter 212 is controlled such that battery voltage V _BAT approaches the target value.

充電制御ＩＣ３００は、ＣＣモードあるいはＣＶモードでのバッテリ１０２の充電中に、第２スイッチＳＷ２をオン（フルオン）する。充電制御ＩＣ３００は、ＣＶモードにおいて充電電流Ｉ_ＣＨＧが終端電流まで低下すると、ＤＣ／ＤＣコンバータ２１２のスイッチングを停止してバッテリ１０２の充電を完了する。充電が完了すると充電制御ＩＣ３００は第２スイッチＳＷ２をオフする。 The charge control IC 300 turns on (fully turns on) the second switch SW2 during charging of the battery 102 in CC mode or CV mode. The charge control IC 300 stops switching the DC/DC converter 212 to complete the charging of the battery 102 when the charging current _ICHG drops to the termination current in the CV mode. When charging is completed, the charge control IC 300 turns off the second switch SW2.

また充電制御ＩＣ３００は、バッテリ１０２が深く放電した状態において、微小電流によるトリクル充電を行う際には、電流検出信号Ｖ_ＳＲがトリクル充電用の目標値に近づくように、第２スイッチＳＷ２の制御端子の電圧をフィードバック制御してもよい。 When the battery 102 is deeply discharged and trickle charging is performed with a minute current, the charging control IC 300 controls the control terminal of the second switch SW2 so that the current detection signal _VSR approaches the target value for trickle charging. may be feedback-controlled.

また充電制御ＩＣ３００は、電子機器１００に外部電圧Ｖ_ＢＵＳが供給されていないとき、つまり非充電状態において、スイッチＳＷ２をオン状態とし、バッテリ１０２の電圧Ｖ_ＢＡＴを内部回路１１０に供給する。 When the external voltage V _BUS is not supplied to the electronic device 100 , that is, in the non-charging state, the charge control IC 300 turns on the switch SW 2 and supplies the voltage V _BAT of the battery 102 to the internal circuit 110 .

以上が電子機器１００の構成である。続いて充電制御ＩＣ３００の構成を説明する。図２は、実施形態に係る充電制御ＩＣ３００の回路図である。充電制御ＩＣ３００はひとつの半導体基板に集積化された機能ＩＣである。 The above is the configuration of the electronic device 100 . Next, the configuration of the charging control IC 300 will be described. FIG. 2 is a circuit diagram of the charging control IC 300 according to the embodiment. The charging control IC 300 is a functional IC integrated on one semiconductor substrate.

充電制御ＩＣ３００は、パワーパス制御部３１０、ゲートドライバ３１２、電圧選択回路３２０、第１レギュレータ３２２、第２レギュレータ３２４、コンバータコントローラ３３０、ＵＳＢチャージャ検出器３４０、インタフェース回路３４２、ロジック回路３５０、ラッチ回路３６０、スイッチ制御部３７０を備える。 The charging control IC 300 includes a power path control section 310, a gate driver 312, a voltage selection circuit 320, a first regulator 322, a second regulator 324, a converter controller 330, a USB charger detector 340, an interface circuit 342, a logic circuit 350, and a latch circuit. 360 and a switch control unit 370 .

パワーパス制御部３１０は、ＶＢＵＳ端子の電圧Ｖ_ＢＵＳを監視し、外部電圧Ｖ_ＢＵＳが供給されているか否かを検出する。ＡＣＧＡＴＥ端子には、第１スイッチＳＷ１であるＭＯＳＦＥＴのゲートが接続される。ゲートドライバ３１２は、外部電圧Ｖ_ＢＵＳが検出されるとき、ＡＣＧＡＴＥ端子に接続される第１スイッチＳＷ１をオンする。 The power path control unit 310 monitors the voltage _VBUS of the VBUS terminal and detects whether or not the external voltage _VBUS is supplied. The ACGATE terminal is connected to the gate of the MOSFET that is the first switch SW1. The gate driver 312 turns on the first switch SW1 connected to the ACGATE terminal when the external voltage V _BUS is detected.

充電制御ＩＣ３００のＶＩＮ端子には、第１スイッチＳＷ１の出力側と接続される。電圧選択回路３２０は、ＶＩＮ端子の電圧Ｖ_ＩＮ、ＶＢＵＳ端子の電圧Ｖ_ＢＵＳ、バッテリ端子ＢＡＴＴの電圧Ｖ_ＢＡＴのうち、有効である（言い換えると最も高い）ひとつを選択する。電圧選択回路３２０は、ダイオードＯＲ回路で構成することができる。 The VIN terminal of the charging control IC 300 is connected to the output side of the first switch SW1. The voltage selection circuit 320 selects the effective (in other words, the highest) one of the voltage V _IN of the VIN terminal, the voltage V _BUS of the VBUS terminal, and the voltage V _BAT of the battery terminal BATT. The voltage selection circuit 320 can be composed of a diode OR circuit.

電圧選択回路３２０の出力電圧Ｖ_ＯＲは第１レギュレータ３２２に入力される。第１レギュレータ３２２は電圧Ｖ_ＯＲを受け、所定の目標レベル（たとえば５Ｖ）に安定化された第１電源電圧Ｖ_ＲＥＧを生成する。 The output voltage V _OR of the voltage selection circuit 320 is input to the first regulator 322 . A first regulator 322 receives voltage V _OR and produces a first power supply voltage V _REG regulated to a predetermined target level (eg, 5V).

第２レギュレータ３２４は、第１電源電圧Ｖ_ＲＥＧを受け、それより低い目標レベル（たとえば１．５Ｖ）に安定化された第２電源電圧Ｖ_ＲＥＦを生成する。第２電源電圧Ｖ_ＲＥＦは、ロジック回路３５０の電源電圧として使用される。 A second regulator 324 receives the first power supply voltage V _REG and produces a second power supply voltage V _REF regulated to a lower target level (eg, 1.5V). The second power supply voltage V _REF is used as the power supply voltage for the logic circuit 350 .

第２レギュレータ３２４および第１レギュレータ３２２は、リニアレギュレータ（ＬＤＯ：Low Drop Outputともいう）で構成することができる。 The second regulator 324 and the first regulator 322 can be composed of linear regulators (also called LDO: Low Drop Output).

コンバータコントローラ３３０は、ＤＣ／ＤＣコンバータ２１２を駆動、制御する。ＣＣ／ＣＶコントローラ３３２は、ＤＣ／ＤＣコンバータ２１２を制御するためのパルス信号Ｓｐを生成する。ＣＣ／ＣＶコントローラ３３２は、ＣＣモードにおいては、電流検出信号Ｖ_ＳＲがその目標電圧に近づくように、パルス信号Ｓｐのデューティサイクルをフィードバック制御する。電流検出信号Ｖ_ＳＲは、センス抵抗の電圧降下を増幅した電圧であってもよい。またＣＣ／ＣＶコントローラ３３２は、ＣＶモードにおいては、バッテリ電圧Ｖ_ＢＡＴがその目標電圧に近づくように、パルス信号Ｓｐのデューティサイクルをフィードバック制御する。 Converter controller 330 drives and controls DC/DC converter 212 . CC/CV controller 332 generates a pulse signal Sp for controlling DC/DC converter 212 . In CC mode, CC/CV controller 332 feedback-controls the duty cycle of pulse signal Sp so that current detection signal _VSR approaches its target voltage. The current sense signal _VSR may be an amplified voltage drop across the sense resistor. Also, in the CV mode, the CC/CV controller 332 feedback-controls the duty cycle of the pulse signal Sp so that the battery voltage V _BAT approaches its target voltage.

ＰＷＭロジック部３３４は、ＣＣ／ＣＶコントローラ３３２が生成するパルス信号Ｓｐを受け、降圧用ドライバ３３６および昇圧用ドライバ３３８を制御する。具体的には、ＰＷＭロジック部３３４は、Ｖ_ＩＮ＞Ｖ_ＢＡＴであるとき降圧モード、Ｖ_ＩＮ＜Ｖ_ＢＡＴであるとき、昇圧モードとなる。降圧モードでは、昇圧用ドライバ３３８は、ＬＧ２端子をローに固定し、ＨＧ２端子をハイに固定する。これにより、図１のトランジスタＭ１３がオフ、トランジスタＭ１４がオンになる。降圧用ドライバ３３６は、ＬＧ１端子とＨＧ１端子から、パルス信号Ｓｐにもとづく相補的なゲート信号を出力し、トランジスタＭ１３とＭ１４を相補的にスイッチングする。 The PWM logic section 334 receives the pulse signal Sp generated by the CC/CV controller 332 and controls the step-down driver 336 and the step-up driver 338 . Specifically, the PWM logic unit 334 is in the step-down mode when V _IN >V _BAT , and in the step-up mode when V _IN <V _BAT . In buck mode, the boost driver 338 locks the LG2 terminal low and the HG2 terminal high. As a result, the transistor M13 in FIG. 1 is turned off and the transistor M14 is turned on. The step-down driver 336 outputs complementary gate signals based on the pulse signal Sp from the LG1 terminal and the HG1 terminal to complementarily switch the transistors M13 and M14.

昇圧モードでは、降圧用ドライバ３３６は、ＬＧ１端子をローに固定し、ＨＧ１端子をハイに固定する。これにより、図１のトランジスタＭ１１がオン、トランジスタＭ１２がオフとなる。昇圧用ドライバ３３８は、ＬＧ２端子とＨＧ２端子から、パルス信号Ｓｐにもとづく相補的なゲート信号を出力し、トランジスタＭ１３とＭ１４を相補的にスイッチングする。 In the boost mode, the buck driver 336 will tie the LG1 terminal low and the HG1 terminal high. As a result, the transistor M11 in FIG. 1 is turned on and the transistor M12 is turned off. The boosting driver 338 outputs complementary gate signals based on the pulse signal Sp from the LG2 terminal and the HG2 terminal, and complementarily switches the transistors M13 and M14.

なお、降圧用ドライバ３３６および昇圧用ドライバ３３８は、ＮチャンネルのトランジスタＭ１１，Ｍ１４を駆動するために、ブートストラップ回路あるいはチャージポンプを含むが、図１および図２では省略している。 Although the step-down driver 336 and the step-up driver 338 include a bootstrap circuit or charge pump for driving the N-channel transistors M11 and M14, they are omitted in FIGS.

充電制御ＩＣ３００のＤＰＩ端子およびＤＰＯ端子は、ＵＳＢのデータ信号線Ｄ＋，Ｄ－と接続される。ＵＳＢ充電器は、データ信号線Ｄ＋，Ｄ－を利用した通信を行わないため、充電器側でデータ信号線Ｄ＋，Ｄ－が短絡されている。ＵＳＢチャージャ検出器３４０は、データ信号線Ｄ＋，Ｄ－が短絡されているかを監視し、ＵＳＢレセプタクル１０４に接続されたのが、ＵＳＢ充電器であるか、一般的なＵＳＢポートであるのかを判定する。 The DPI and DPO terminals of the charge control IC 300 are connected to the USB data signal lines D+ and D-. Since the USB charger does not perform communication using the data signal lines D+ and D-, the data signal lines D+ and D- are short-circuited on the charger side. The USB charger detector 340 monitors whether the data signal lines D+ and D- are shorted, and determines whether the USB receptacle 104 is connected to a USB charger or a general USB port. do.

インタフェース回路３４２は、充電制御ＩＣ３００が外部回路（図１に不図示）と通信するために設けられる。たとえばインタフェース回路３４２は、Ｉ^２Ｃ（Inter IC）インタフェースやＳＰＩ（Serial Peripheral Interface）である。 The interface circuit 342 is provided for the charge control IC 300 to communicate with an external circuit (not shown in FIG. 1). For example, the interface circuit 342 is an I ² C (Inter IC) interface or SPI (Serial Peripheral Interface).

ロジック回路３５０は、充電制御ＩＣ３００全体を統括的に制御する制御ロジックである。ロジック回路３５０は、第２レギュレータ３２４が生成する第２電源電圧Ｖ_ＲＥＦを電源として動作する。 The logic circuit 350 is a control logic that controls the charging control IC 300 as a whole. The logic circuit 350 operates using the second power supply voltage V _REF generated by the second regulator 324 as a power supply.

スイッチ制御部３７０は、充電回路２００の動作状態に応じて、ＢＧＡＴＥ端子に接続される第２スイッチＳＷ２を制御する。具体的には、ＣＣモード、ＣＶモードでの充電中に、第２スイッチＳＷ２をフルオンする。またトリクル充電中は、充電電流Ｉ_ＣＨＧがトリクル充電の目標値に近づくように、第２スイッチＳＷ２であるＭＯＳＦＥＴのゲート電圧を調節する。また電子機器１００に外部電圧Ｖ_ＢＵＳが供給されていないときには、第２スイッチＳＷ２をフルオンする。 The switch control unit 370 controls the second switch SW2 connected to the BGATE terminal according to the operation state of the charging circuit 200. FIG. Specifically, the second switch SW2 is fully turned on during charging in the CC mode and the CV mode. Also, during trickle charging, the gate voltage of the MOSFET, which is the second switch SW2, is adjusted so that the charging current _ICHG approaches the target value for trickle charging. When the external voltage _VBUS is not supplied to the electronic device 100, the second switch SW2 is fully turned on.

本実施形態において、充電制御ＩＣ３００は、外部から電圧Ｖ_ＢＵＳが供給されていないときに、スリープ状態となる。ロジック回路３５０は、充電制御ＩＣ３００をスリープ状態とするときに、スリープ信号ＳＬＥＥＰをアサート（たとえばハイ）する。 In this embodiment, the charge control IC 300 enters a sleep state when the voltage _VBUS is not supplied from the outside. Logic circuit 350 asserts (for example, high) sleep signal SLEEP when charging control IC 300 is put into a sleep state.

ラッチ回路３６０は、第１電源電圧Ｖ_ＲＥＧを受けて動作し、スリープ信号ＳＬＥＥＰをラッチ可能に構成される。ラッチ回路３６０の出力ＳＬＥＥＰ＿ＬＡＴＣＨＥＤは、充電制御ＩＣ３００のうち、第１電源電圧Ｖ_ＲＥＧを電源とする回路ブロックのうち、スリープ状態であることを通知すべきブロックに供給される。 The latch circuit 360 operates by receiving the first power supply voltage V _REG and is configured to be able to latch the sleep signal SLEEP. The output SLEEP_LATCHED of the latch circuit 360 is supplied to a block of the charging control IC 300 that is powered by the first power supply voltage _VREG and that should be notified of the sleep state.

ラッチ回路３６０の出力ＳＬＥＥＰ＿ＬＡＴＣＨＥＤがアサートされた後に、第２レギュレータ３２４が停止し、これによりロジック回路３５０の動作が停止する。 After the output SLEEP_LATCHED of latch circuit 360 is asserted, second regulator 324 shuts down, which stops logic circuit 350 from operating.

スイッチ制御部３７０は、ラッチ回路３６０の出力ＳＬＥＥＰ＿ＬＡＴＣＨＥＤがアサートされると、ＢＧＡＴＥ端子に接続される第２スイッチＳＷ２をフルオン状態とする。 When the output SLEEP_LATCHED of the latch circuit 360 is asserted, the switch control section 370 fully turns on the second switch SW2 connected to the BGATE terminal.

以上が充電制御ＩＣ３００の構成である。続いてその利点を説明する。 The above is the configuration of the charging control IC 300 . Next, its advantages will be explained.

この充電制御ＩＣ３００は、第１電源電圧Ｖ_ＲＥＧで動作するラッチ回路３６０を備える。このラッチ回路３６０に、スリープ状態であることを示す信号（フラグ）を保持しておくことで、第２レギュレータ３２４を停止した後でも、第１電源電圧Ｖ_ＲＥＧで動作する領域（５Ｖ系ブロック）に、そのフラグを保持することができる。これにより、第２レギュレータ３２４を停止することができ、消費電力を削減できる。第２レギュレータ３２４が停止すると、ロジック回路３５０も停止し、ロジック回路３５０の消費電力もゼロとなる。 This charging control IC 300 includes a latch circuit 360 that operates with the first power supply voltage V _REG . By holding a signal (flag) indicating the sleep state in the latch circuit 360, even after the second regulator 324 is stopped, the region (5V system block) that operates at the first power supply voltage V _REG is operated. , you can keep that flag. Thereby, the second regulator 324 can be stopped, and power consumption can be reduced. When the second regulator 324 stops, the logic circuit 350 also stops and the power consumption of the logic circuit 350 becomes zero.

充電制御ＩＣ３００のうち、外付けの第１スイッチＳＷ１、第２スイッチＳＷ２を制御するブロック（スイッチ制御部３７０）や、ＤＣ／ＤＣコンバータ２１２のトランジスタＭ１１～Ｍ１４を制御するブロック（コンバータコントローラ３３０）は、第１電源電圧Ｖ_ＲＥＧで動作する５Ｖ系であるから、ラッチ回路３６０の状態を参照することで、充電制御ＩＣ３００の周辺の回路素子を、スリープ状態で取るべき適切な状態に維持することができる。 In the charging control IC 300, a block (switch control section 370) that controls the external first switch SW1 and the second switch SW2 and a block (converter controller 330) that controls the transistors M11 to M14 of the DC/DC converter 212 are Since it is a 5V system that operates on the first power supply voltage V _REG , by referring to the state of the latch circuit 360, the circuit elements around the charging control IC 300 can be maintained in an appropriate state to be taken in the sleep state. can.

具体的には、スイッチ制御部３７０は、ラッチ回路３６０の出力ＳＬＥＥＰ＿ＬＡＴＣＨＥＤがアサートされるとき、すなわちスリープ状態において、ＢＧＡＴＥ端子に接続される第２スイッチＳＷ２をフルオンすることができる。 Specifically, the switch control section 370 can fully turn on the second switch SW2 connected to the BGATE terminal when the output SLEEP_LATCHED of the latch circuit 360 is asserted, that is, in the sleep state.

またコンバータコントローラ３３０は、スリープ状態において、ＣＣ／ＣＶコントローラ３３２やＰＷＭロジック部３３４の一部、あるいは全部の動作を完全に停止して、消費電力を削減できる。降圧用ドライバ３３６や昇圧用ドライバ３３８は、外付けのすべてのトランジスタＭ１１～Ｍ１４をオフ状態に固定できる。 Also, in the sleep state, the converter controller 330 can completely stop the operation of part or all of the CC/CV controller 332 and the PWM logic unit 334 to reduce power consumption. The step-down driver 336 and the step-up driver 338 can fix all the external transistors M11 to M14 in an off state.

本開示は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。 This disclosure extends to various apparatus and methods that can be grasped as the block diagram and circuit diagram of FIG. 2 or derived from the above description, and is not limited to any particular configuration. Hereinafter, more specific configuration examples and embodiments will be described not to narrow the scope of the present disclosure, but to help understand and clarify the essence and operation of the present disclosure and the present invention.

図３は、ラッチ回路３６０の構成例を示す回路図である。ラッチ回路３６０は、レベルシフタ３６２，３６４、フリップフロップＦＦ１，ＦＦ２、ＡＮＤゲート３６６を含む。ロジック回路３５０は、スリープ信号ＳＬＥＥＰと、ラッチ信号ＬＡＴＣＨを生成する。具体的にはロジック回路３５０は、スリープ信号ＳＬＥＥＰをアサートした後、ラッチ信号ＬＡＴＣＨをアサートする。ラッチ回路３６０は、ラッチ信号ＬＡＴＣＨに応答して、スリープ信号ＳＬＥＥＰをラッチする。 FIG. 3 is a circuit diagram showing a configuration example of the latch circuit 360. As shown in FIG. Latch circuit 360 includes level shifters 362 and 364 , flip-flops FF1 and FF2 and AND gate 366 . Logic circuit 350 generates a sleep signal SLEEP and a latch signal LATCH. Specifically, the logic circuit 350 asserts the latch signal LATCH after asserting the sleep signal SLEEP. Latch circuit 360 latches sleep signal SLEEP in response to latch signal LATCH.

レベルシフタ３６２および３６４はそれぞれ、スリープ信号ＳＬＥＥＰおよびラッチ信号ＬＡＴＣＨを、１．５Ｖ系（Ｖ_ＲＥＦ）から５Ｖ系（Ｖ_ＲＥＧ）にレベルシフトする。 Level shifters 362 and 364 level shift the sleep signal SLEEP and the latch signal LATCH, respectively, from the 1.5V system (V _REF ) to the 5V system (V _REG ).

フリップフロップＦＦ１、ＦＦ２は、レベルシフト後のスリープ信号ＳＬＥＥＰを、レベルシフト後のラッチ信号ＬＡＴＣＨに応じてラッチする。フリップフロップＦＦ１，ＦＦ２の段数を２段とすることでノイズ耐性を高めることができる。なお、フリップフロップＦＦの段数は１段でもよいし、３段以上でもよい。 The flip-flops FF1 and FF2 latch the level-shifted sleep signal SLEEP according to the level-shifted latch signal LATCH. By setting the number of stages of the flip-flops FF1 and FF2 to two, the noise resistance can be improved. Note that the number of stages of the flip-flops FF may be one, or may be three or more.

図４は、図３のラッチ回路３６０の動作を説明するタイムチャートである。ロジック回路３５０は、クロック信号ＣＬＫと同期して、スリープ信号ＳＬＥＥＰおよびラッチ信号ＬＡＴＣＨを生成する。時刻ｔ_０にスリープ信号ＳＬＥＥＰがアサートされる。時刻ｔ_１に、ラッチ信号ＬＡＴＣＨがアサートされると、初段のフリップフロップＦＦ１の出力ＦＦ１＿ＯＵＴがハイとなり、時刻ｔ_２に、ラッチ信号ＬＡＴＣＨがアサートされると、２段目のフリップフロップＦＦ２の出力ＦＦ２＿ＯＵＴ、すなわちＳＬＥＥＰ＿ＬＡＴＣＨＥＤ信号がハイとなる。 FIG. 4 is a time chart illustrating the operation of latch circuit 360 of FIG. Logic circuit 350 generates sleep signal SLEEP and latch signal LATCH in synchronization with clock signal CLK. At time _t0 , the sleep signal SLEEP is asserted. When the latch signal LATCH is asserted at time _t1 , the output FF1_OUT of the flip-flop FF1 of the first stage becomes high, and when the latch signal LATCH is asserted at time _t2 , the output FF2_OUT of the flip-flop FF2 of the second stage becomes high. ie the SLEEP_LATCHED signal goes high.

図３に戻る。ラッチ回路３６０は、ＵＶＬＯ（Under Voltage Lock Out）回路３８０（図２に不図示）から、負論理のＵＶＬＯ信号（／ＲＥＦ＿ＵＶＬＯ）を受ける。／は負論理（アサートがロー）を示す。／ＲＥＦ＿ＵＶＬＯ信号は、第２電源電圧Ｖ_ＲＥＦがＵＶＬＯしきい値Ｖ_{ＴＨ＿ＲＥＦ}より低いときにアサート（ロー）となる。 Return to FIG. The latch circuit 360 receives a negative logic UVLO signal (/REF_UVLO) from a UVLO (Under Voltage Lock Out) circuit 380 (not shown in FIG. 2). / indicates negative logic (asserted low). The /REF_UVLO signal is asserted (low) when the second power supply voltage _VREF is lower than the UVLO threshold _{VTH_REF} .

／ＲＥＦ＿ＵＶＬＯ信号は、レベルシフタ３６２，３６４のリセット端子ＲＮ（負論理）に入力される。レベルシフタ３６２，３６４は、Ｖ_ＲＥＦ＜Ｖ_{ＴＨ＿ＲＥＦ}のときにリセットされ、Ｖ_ＲＥＦ＞Ｖ_{ＴＨ＿ＲＥＦ}となるとリセット解除される。レベルシフタ３６２，３６４の値は、リセットによりＬとなる。 The /REF_UVLO signal is input to reset terminals RN (negative logic) of the level shifters 362 and 364 . Level shifters 362 and 364 are reset when V _REF <V _{TH_REF} and are reset when V _REF >V _{TH_REF} . The values of the level shifters 362 and 364 become L by resetting.

またラッチ回路３６０は、ＵＶＬＯ回路３８２（図２に不図示）から、負論理のＵＶＬＯ信号（／ＲＥＧ＿ＵＶＬＯ）を受ける。／ＲＥＧ＿ＵＶＬＯ信号は、第１電源電圧Ｖ_ＲＥＧがＵＶＬＯしきい値Ｖ_{ＴＨ＿ＲＥＧ}より低いときにアサート（ロー）となる。 Latch circuit 360 also receives a negative logic UVLO signal (/REG_UVLO) from UVLO circuit 382 (not shown in FIG. 2). The /REG_UVLO signal is asserted (low) when the first power supply voltage V _REG is below the UVLO threshold V _{TH_REG} .

／ＲＥＧ＿ＵＶＬＯ信号は、ＡＮＤゲート３６６を経由して、フリップフロップＦＦ１，ＦＦ２のリセット端子ＲＮ（負論理）に入力される。フリップフロップＦＦ１，ＦＦ２は、Ｖ_ＲＥＧ＜Ｖ_{ＴＨ＿ＲＥＧ}のときにリセットされ、Ｖ_ＲＥＧ＞Ｖ_{ＴＨ＿ＲＥＧ}となるとリセット解除される。フリップフロップＦＦ１，ＦＦ２の値は、リセットによりＬとなる。 The /REG_UVLO signal is input to reset terminals RN (negative logic) of flip-flops FF1 and FF2 via AND gate 366 . The flip-flops FF1 and FF2 are reset when V _REG <V _{TH_REG} , and are reset when V _REG >V _{TH_REG} . The values of the flip-flops FF1 and FF2 are set to L by reset.

また、ラッチ回路３６０は、スリープからの復帰のトリガ信号（負論理のウェークアップ信号／ＷＡＫＥＵＰ）に応じてリセット可能に構成される。 In addition, the latch circuit 360 is configured to be resettable in response to a trigger signal (negative logic wakeup signal/WAKEUP) for recovery from sleep.

フリップフロップＦＦ１，ＦＦ２のリセット端子ＲＮには、ＡＮＤゲート３６６を経由して、ウェークアップ信号／ＷＡＫＥＵＰが入力される。このウェークアップ信号／ＷＡＫＥＵＰは、充電制御ＩＣ３００の外部からの割り込み信号であってもよい。 A wakeup signal /WAKEUP is input via an AND gate 366 to the reset terminals RN of the flip-flops FF1 and FF2. This wakeup signal /WAKEUP may be an interrupt signal from the outside of charge control IC 300 .

フリップフロップＦＦ１，ＦＦ２は、ウェークアップ信号／ＷＡＫＥＵＰがアサート（Ｌ）されるとリセットされ、ウェークアップ信号／ＷＡＫＥＵＰがネゲート（Ｈ）されるとリセット解除される。これによりＳＬＥＥＰ＿ＬＡＴＣＨＥＤ信号がネゲート（Ｌ）となり、第２レギュレータ３２４が動作し、第２電源電圧Ｖ_ＲＥＦがロジック回路３５０に供給される。これによりロジック回路３５０が動作可能となり、スリープ状態から復帰する。 The flip-flops FF1 and FF2 are reset when the wakeup signal /WAKEUP is asserted (L), and reset is released when the wakeup signal /WAKEUP is negated (H). As a result, the SLEEP_LATCHED signal is negated (L), the second regulator 324 operates, and the second power supply voltage V _REF is supplied to the logic circuit 350 . As a result, the logic circuit 350 becomes operable and recovers from the sleep state.

図５は、第１レギュレータ３２２の構成例を示す回路図である。第１レギュレータ３２２は、トランジスタＭ２１，Ｍ２２、エラーアンプ（オペアンプ）ＥＡ２１、抵抗Ｒ２１，Ｒ２２、制御部３２３を含む。エラーアンプＥＡ２１は、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＢＧＲと一致するように、トランジスタＭ２１のゲート電圧を制御する。 FIG. 5 is a circuit diagram showing a configuration example of the first regulator 322. As shown in FIG. The first regulator 322 includes transistors M21 and M22, an error amplifier (operational amplifier) EA21, resistors R21 and R22, and a control section 323. The error amplifier EA21 controls the gate voltage of the transistor M21 so that the feedback voltage _VFB matches the reference voltage _VBGR .

エラーアンプＥＡ２１は、イネーブル／ディセーブルが切り替え可能である。制御部３２３は、ＳＬＥＥＰ＿ＬＡＴＣＨＥＤ信号がアサートされる間、エラーアンプＥＡ２１をディセーブル状態とする。これにより第１レギュレータ３２２の消費電力を削減できる。また制御部３２３は、ＳＬＥＥＰ＿ＬＡＴＣＨＥＤ信号がアサートされる間、トランジスタＭ２１をフルオンさせる。たとえばトランジスタＭ２１のゲートと接地ラインの間に、トランジスタＭ２２を設け、このトランジスタＭ２２をオンすることで、トランジスタＭ２１をフルオンさせることができる。 The error amplifier EA21 can be switched between enable/disable. The control unit 323 disables the error amplifier EA21 while the SLEEP_LATCHED signal is asserted. Thereby, the power consumption of the first regulator 322 can be reduced. Also, the control unit 323 fully turns on the transistor M21 while the SLEEP_LATCHED signal is asserted. For example, the transistor M21 can be fully turned on by providing a transistor M22 between the gate of the transistor M21 and the ground line and turning on the transistor M22.

図６は、スイッチ制御部３７０の構成例を示す回路図である。スイッチ制御部３７０は、第３レギュレータ３７２およびチャージポンプ３７４を含む。チャージポンプ３７４は、第３レギュレータ３７２の出力電圧Ｖ_ＣＰを昇圧する。第３レギュレータ３７２は、スリープ状態、あるいはＣＣモード、ＣＶモードの充電中において、第２スイッチＳＷ２をフルオンさせるために必要なチャージポンプ３７４の出力電圧が得られるような電圧レベルを有する出力電圧Ｖ_ＣＰを生成する。 FIG. 6 is a circuit diagram showing a configuration example of the switch control section 370. As shown in FIG. Switch control unit 370 includes a third regulator 372 and a charge pump 374 . A charge pump 374 boosts the output voltage V _CP of the third regulator 372 . The third regulator 372 outputs an output voltage VCP having a voltage level such that the output voltage of the charge pump 374 necessary for fully turning on the second switch SW2 is obtained in the sleep state or during charging in the CC mode or the CV mode _. to generate

また第３レギュレータ３７２は、トリクル充電中は、電流量Ｉ_ＣＨＧがトリクル充電の目標値に近づくように、電圧Ｖ_ＣＰをフィードバック制御してもよい。 Further, the third regulator 372 may perform feedback control of the voltage _VCP during trickle charging so that the amount of current _ICHG approaches the target value for trickle charging.

第３レギュレータ３７２は、第２レギュレータ３２４よりも、電流供給能力、言い換えると消費電力が小さい。第２レギュレータ３２４とは別に、第３レギュレータ３７２を設けることで、スリープ状態において、第３レギュレータ３７２を動作させ続けても消費電力はわずかである。 The third regulator 372 has a smaller current supply capability, in other words, smaller power consumption than the second regulator 324 . By providing the third regulator 372 in addition to the second regulator 324, even if the third regulator 372 continues to operate in the sleep state, the power consumption is small.

（用途）
続いて充電制御ＩＣ３００の用途を説明する。図７は、充電制御ＩＣ３００を備える電子機器１００の斜視図である。この例において電子機器１００は、スマートホンやタブレットコンピュータ、ラップトップコンピュータ、ポータブル音楽プレイヤなどの電池駆動型のデバイスである。電子機器１００には、ＵＳＢケーブルを指すためのレセプタクル１０４が設けられる。電子機器１００の筐体の内部には、バッテリ１０２、充電制御ＩＣ３００、周辺回路２１０、内部回路１１０が収容される。 (Application)
Next, the application of the charge control IC 300 will be explained. FIG. 7 is a perspective view of electronic device 100 including charging control IC 300. As shown in FIG. In this example, electronic device 100 is a battery-powered device such as a smart phone, tablet computer, laptop computer, portable music player, or the like. The electronic device 100 is provided with a receptacle 104 for pointing a USB cable. A battery 102 , a charge control IC 300 , a peripheral circuit 210 , and an internal circuit 110 are housed inside the housing of the electronic device 100 .

（変形例）
以上、実施の形態について説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 (Modification)
The embodiment has been described above. It should be understood by those skilled in the art that this embodiment is merely an example, and that various modifications can be made to the combination of each component and each treatment process, and that such modifications are within the scope of the present invention. be. Such modifications will be described below.

（変形例１）
ＤＣ／ＤＣコンバータ２１２は、降圧コンバータであってもよいし、昇圧コンバータであってもよい。ＤＣ／ＤＣコンバータ２１２の形式は、外部電圧Ｖ_ＢＵＳとバッテリ１０２の電圧の大小関係に応じて定めればよい。 (Modification 1)
DC/DC converter 212 may be a step-down converter or a step-up converter. The type of DC/DC converter 212 may be determined according to the magnitude relationship between the external voltage V _BUS and the voltage of battery 102 .

（変形例２）
図１のトランジスタＭ１１～Ｍ１４は、充電制御ＩＣ３００に集積化されてもよい。また第１スイッチＳＷ１や第２スイッチＳＷ２も、充電制御ＩＣ３００に集積化されてもよい。 (Modification 2)
Transistors M11-M14 of FIG. 1 may be integrated into charge control IC 300. FIG. Also, the first switch SW1 and the second switch SW2 may be integrated into the charge control IC 300 .

（変形例３）
実施形態では、ＵＳＢによる給電を説明したが、ＵＳＢの規格は限定されず、ＵＳＢ－ＰＤであってもよいし、ＵＳＢＴｙｐｅＣであってもよい。また外部電圧Ｖ_ＢＵＳの供給はＵＳＢに限定されず、その他の形式の給電にも本開示は適用可能である。 (Modification 3)
In the embodiment, power supply by USB has been described, but the USB standard is not limited, and may be USB-PD or USB Type C. Also, the supply of the external voltage V _BUS is not limited to USB, and the present disclosure is applicable to other forms of power supply.

具体的な用語を用いて説明される実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 The embodiments described using specific terms merely show the principle and application of the present invention, and the embodiments do not deviate from the spirit of the present invention defined in the scope of claims. , many modifications and changes in arrangement are permitted.

１００電子機器
１０２バッテリ
１０４ＵＳＢレセプタクル
１１０内部回路
２００充電回路
２１０周辺回路
２１２ＤＣ／ＤＣコンバータ
３００充電制御ＩＣ
ＳＷ１第１スイッチ
ＳＷ２第２スイッチ
３１０パワーパス制御部
３１２ゲートドライバ
３２０電圧選択回路
３２２第１レギュレータ
３２４第２レギュレータ
３３０コンバータコントローラ
３３２ＣＣ／ＣＶコントローラ
３３４ＰＷＭロジック部
３３６降圧用ドライバ
３３８昇圧用ドライバ
３４０ＵＳＢチャージャ検出器
３４２インタフェース回路
３５０ロジック回路
３６０ラッチ回路
３６２，３６４レベルシフタ
ＦＦ１，ＦＦ２フリップフロップ
３６６ＡＮＤゲート
３７０スイッチ制御部
３７２第３レギュレータ
３７４チャージポンプ
３８０，３８２ＵＶＬＯ回路 100 Electronic Device 102 Battery 104 USB Receptacle 110 Internal Circuit 200 Charging Circuit 210 Peripheral Circuit 212 DC/DC Converter 300 Charging Control IC
SW1 first switch SW2 second switch 310 power path control section 312 gate driver 320 voltage selection circuit 322 first regulator 324 second regulator 330 converter controller 332 CC/CV controller 334 PWM logic section 336 step-down driver 338 step-up driver 340 USB Charger detector 342 Interface circuit 350 Logic circuit 360 Latch circuit 362, 364 Level shifter FF1, FF2 Flip-flop 366 AND gate 370 Switch control unit 372 Third regulator 374 Charge pump 380, 382 UVLO circuit

Claims

A charging control circuit for controlling charging of a battery using an external voltage,
a first regulator that generates a first power supply voltage;
a second regulator that generates a second power supply voltage;
a converter controller that receives the first power supply voltage and operates to control a DC/DC converter that constitutes a charging circuit;
a logic circuit that operates by receiving the second power supply voltage and controls the charging control circuit, the logic circuit asserting a sleep signal when the charging control circuit is placed in a sleep state;
a latch circuit that operates upon receiving the first power supply voltage and is configured to be able to latch the sleep signal;
and wherein the second regulator stops according to the output of the latch circuit.

2. The charge control circuit according to claim 1, wherein said latch circuit is configured to be resettable in response to a wake-up from sleep trigger signal.

3. The first regulator according to claim 1, wherein the first regulator includes a transistor and an error amplifier that controls the voltage of the control terminal of the transistor, and in the sleep state, the error amplifier is stopped and the transistor is fully turned on. Charge control circuit as described.

the logic circuit asserts a latch signal after asserting the sleep signal;
4. The charge control circuit according to claim 1, wherein said latch circuit latches said sleep signal in response to said latch signal.

The latch circuit is
a level shifter that level-shifts the sleep signal and the latch signal from the second power supply voltage to the first power supply voltage;
a flip-flop that receives the level-shifted sleep signal and the latch signal;
5. The charge control circuit of claim 4, comprising:

6. The charge control circuit according to claim 5, wherein a reset terminal of said flip-flop receives a wake-up signal instructing return from sleep.

7. The charge control circuit according to claim 5, wherein a reset terminal of said flip-flop receives a low voltage lockout signal based on a first power supply voltage.

8. The charge control circuit according to claim 5, wherein a reset terminal of said level shifter receives a low voltage lockout signal based on said second power supply voltage.

further comprising a switch control unit that drives a switch connected between the battery and an internal circuit;
9. The charge control circuit according to claim 1, wherein said switch control section turns on said switch according to the output of said latch circuit.

The switch control unit
a third regulator that generates a third power supply voltage having the same voltage level as the second power supply voltage, the third regulator having a current supply capability lower than that of the second regulator;
a charge pump that boosts the third power supply voltage;
10. The charge control circuit of claim 9, comprising a , to provide the output voltage of the charge pump to the control terminal of the switch.

11. The charging control circuit according to claim 1, which is monolithically integrated on one semiconductor substrate.

a battery;
a charging control circuit according to any one of claims 1 to 11, which controls charging of the battery;
An electronic device.

A control method for a charging circuit that charges a battery using an external voltage, comprising:
generating a second power supply voltage with a second regulator;
generating a first power supply voltage with a first regulator;
charging the battery using the external voltage when the external voltage is supplied;
asserting a sleep signal when putting the charging circuit to sleep;
latching the sleep signal using the first power supply voltage;
stopping the second regulator based on the latched sleep signal;
A control method comprising: