JP2023031429A - 耐放射線半導体装置、および耐放射線システム - Google Patents

Abstract

【課題】耐放射線性と耐スパイク電圧性に優れ、小型軽量の耐放射線半導体装置を提供する。【解決手段】正負の電源端子間に設けられた第１のコンデンサ１２と、前記第１のコンデンサに並列に接続された第２のコンデンサ１３と、前記第２のコンデンサと負側または正側の電源端子１８，１７との間に挿入された第１の抵抗１４および第２の抵抗１５と、前記第１の抵抗と第２の抵抗の接続点がベース端子に接続され、前記の負側または正側の電源端子にエミッタ端子またはコレクタ端子がそれぞれ接続されたバイポーラ・トランジスタ１６とを備える。【選択図】図１Ａ

Description

本発明は、耐放射線半導体装置、およびそれを用いた耐放射線システムに関する。

放射線の環境下における設備や装置の保全を図る必要があるものとして、例えば原子発電所がある。
原子力発電所における原子炉格納容器内は、放射線(ガンマ線)の照射量が多い。このような高放射線の環境下においても、メンテナンスや廃炉作業のために原子炉格納容器内の状況を把握するセンサや計測器、および種々の装置を稼働させる必要がある。
これら計測器やセンサの情報処理デバイスやレギュレータとして、耐放射線性の炭化ケイ素（ＳｉＣ）を用いた耐放射線デバイスの開発が進んでいる。
また、計測器の動作不良を未然に防ぐためや、ロボットアームの先端などセンサを設置する空間や積載重量が限られることがあるために、電子部品を必要最小限の構成とすること、および搭載部品の小型・軽量化が強く求められる。

また、前記のセンサや計測器を高放射線環境領域に配置するが、解析や制御を行う制御部や操作を行う指令部は、放射線の影響の少ない低放射線環境領域に配置する。
そのため、センサや計測器を配置する高放射線環境領域と、制御部や指令部を設置する低放射線環境領域との間は、ケーブルなどを用いて、計測器の信号や電源（電力、電圧）を長距離伝送する。
この長距離伝送のケーブルが、例えば１０ｍを超えると、ケーブルの寄生インダクタンス値が無視できない大きさとなり、起動時の電源の変化による電流変化（ｄｉ／ｄｔ）とケーブルのインダクタンスとに起因するスパイク電圧が、前記の高放射線環境領域の電子機器に印加され、電子機器の誤動作や破壊に至ることがある。
特に耐放射線に特化した炭化ケイ素を用いた半導体デバイスのＳｉＣ－ＩＣは、放射線を検知するためにゲート絶縁膜が薄く設計されたものもあり、起動時のスパイク電圧に弱いデバイスがある。そのため、高放射線環境領域のセンサや計測器の電子機器は、耐放射線性と、ともに耐スパイク電圧の特性を有することが重要である。

このような技術に関連するものとして、例えば特許文献１がある。
特許文献１の［要約］には、「［課題］電流フローを急に遮断することにより、スイッチングデバイスの両端の電圧が急上昇しないようにスイッチを保護するスナバー回路を設ける。［解決手段］少なくとも第１のスイッチＳ１及び第２のスイッチＳ２、第１のインダクタＬ１、第１のコンデンサＣ１並びに少なくとも２つのダイオードＤ１、Ｄ２と、第２のスイッチＳ２を保護するスナバー回路とからなるコンバータであって、スナバー回路は、第２のインダクタＬＳＮと、第２のコンデンサＣＳＮと、第３のダイオードＤＳＮ１及び第４のダイオードＤＳＮ２とからなることを特徴とし、第２のインダクタＬＳＮの放電は、第２のコンデンサＣＳＮと第２のインダクタＬＳＮとからなる共振回路の期間の最大で半分の時間期間中に第２のコンデンサＣＳＮを通じて、この時間期間後は第１のコンデンサＣ１において行われることを特徴とする、コンバータに関する。」と記載され、コンバータのスイッチングデバイスの両端の電圧が急上昇することを回避する技術が開示されている。

特開２０１４－１８７８６１号公報

前記の特許文献１では、電流を急に遮断することによりスイッチング素子の両端の電圧が急上昇しないように，スイッチを保護するスナバー回路（スナバ回路）を設けているが、「第２のインダクタ」の記載があるように、ブーストコンバータを前提とした半導体デバイス（半導体装置）には含まれていない外部部品を必要とする。そのため、コストの上昇と、余分なスペースを必要とする課題（問題）がある。

本発明は、前記した課題に鑑みて創案されたものであって、耐放射線性と耐スパイク電圧性に優れ、小型軽量の耐放射線半導体装置を提供することを課題（目的）とする。

前記の課題を解決するために、本発明を以下のように構成した。
すなわち、本発明の耐放射線半導体装置は、正負の電源端子間に設けられた第１のコンデンサと、前記第１のコンデンサに並列に接続された第２のコンデンサと、前記第２のコンデンサと負側または正側の電源端子との間に挿入された第１の抵抗および第２の抵抗と、前記第１の抵抗と第２の抵抗の接続点がベース端子に接続され、前記の負側または正側の電源端子にエミッタ端子またはコレクタ端子がそれぞれ接続されたバイポーラ・トランジスタと、を備えることを特徴とする。

また、その他の手段は、発明を実施するための形態のなかで説明する。

本発明によれば、耐放射線性と耐スパイク電圧性に優れ、小型軽量の耐放射線半導体装置を提供できる。

本発明の第１実施形態に係る耐放射線半導体装置が備える耐放射線対策に関連して設けた高周波ノイズ対策回路の回路構成例と、外部の電源との接続関係例を示す図である。 本発明の第１実施形態に係る高周波ノイズ対策回路の半導体デバイスとしての断面の構造例について説明する図である。 本発明の第１実施形態に係る高周波ノイズ対策回路の半導体デバイス構造と回路構成との関連について説明する図である。 建屋内における原子炉格納容器と関連する設備の概要の構成例を示す図である。 原子炉格納容器内部の放射線の高線量領域と、建屋外部の低線量領域における、それぞれの計測関連機器の一般的な構成例を示す図である。 比較例１としての耐放射線半導体装置が備える高周波ノイズ対策の回路構成例と、外部の電源との接続関係例を示す図である。 比較例１としての高周波ノイズ対策であるコンデンサの半導体デバイスとしての断面の第１の構造例について説明する図である。 比較例１としての高周波ノイズ対策であるコンデンサの半導体デバイスとしての断面の第２の構造例について説明する図である。 比較例２としての耐放射線半導体装置が備える高周波ノイズ対策の回路構成例と、外部の電源との接続関係を示す図である。 比較例２としての耐放射線半導体装置が備える高周波ノイズ対策回路の半導体デバイスとしての断面の構造例について説明する図である。 比較例２としての耐放射線半導体装置が備える高周波ノイズ対策回路の半導体デバイス構造例と回路構成例との関連について説明する図である。 比較例１の高周波ノイズ対策回路の高周波ノイズ特性例を示す図である。 比較例２の高周波ノイズ対策回路の高周波ノイズ特性例を示す図である。 本発明の第１実施形態に係る高周波ノイズ対策回路の高周波ノイズ特性例を示す図である。 比較例１と比較例２との高周波ノイズ特性を比較することによって、比較例２で付加したスナバ回路の効果を示す図である。 本発明の第１実施形態と比較例２との高周波ノイズ特性のピーク電圧値を比較することによって、付加したバイポーラ・トランジスタの効果を示す図である。 本発明の第１実施形態と比較例２との高周波ノイズ特性の整定時間を比較することによって、付加したバイポーラ・トランジスタの効果を示す図である。 スナバ・コンデンサのデバイス構造例について示す図である。 スナバ・コンデンサの静電容量値とコンデンサを形成する面積、およびｎ^-ｅｐｉ層の不純物濃度の関係例を示す図である。 本発明の第２実施形態に係る耐放射線半導体装置の高周波ノイズ対策回路のスナバ・コンデンサとバイポーラ・トランジスタを形成する半導体デバイスとしての断面の構造例について説明する図である。 本発明の第２実施形態に係る高周波ノイズ対策回路のスナバ・コンデンサとバイポーラ・トランジスタが半導体デバイスとしての断面構造において何処に位置するかを示す図である。 本発明の第３実施形態に係る耐放射線システムの構成例を示す図である。

以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。

≪第１実施形態：その１≫
本発明の第１実施形態に係る耐放射線半導体装置の構成の概要を「第１実施形態：その１」として、図１Ａを参照して説明する。
図１Ａは、本発明の第１実施形態に係る耐放射線半導体装置１０が備える耐放射線対策としての高周波ノイズ対策回路１１の回路構成例と、外部の電源４２との接続関係例を示す図である。
図１Ａにおいて、高周波ノイズ対策回路１１は、正極端子１７と負極端子１８との間、すなわち正負電源間（Ｖ_dd，Ｖ_ss）との間に安定性を確保する大きな静電容量のコンデンサ（Ｃ_in）１２が設けられている。また、スナバ回路に相当するスナバ・コンデンサ（Ｃ_SNB）１３と抵抗（Ｒ_SNB1）１４，抵抗（Ｒ_SNB2）１５がコンデンサ１２に並列に設けられている。また、前記の抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５との電位をベースとしたバイポーラ・トランジスタ（Ｑ）１６が設けられている。

なお、耐放射線半導体装置１０は、高周波ノイズ対策回路１１の出力電圧Ｖoutを電源として用いる図示していない半導体回路を別に備えている。この図示していない半導体回路によって、計測器（センサ）としての機能を遂行する。
なお、この図示していない半導体回路の機能を正常に作用させるために、高周波ノイズ対策回路１１が備えられている。
また、耐放射線半導体装置１０は、後記するように、放射線環境において用いられるので、耐放射線に適した半導体デバイスとして、例えばＳｉＣ（炭化ケイ素、シリコンカーバイド）を用いて製造、構成される。

以上の構成による高周波ノイズ対策回路１１を耐放射線半導体装置１０に備える必要性を、まず図２と図３を参照して説明する。
そして、図２と図３を説明した後に、再度、図１Ａおよび図１Ｂ、図１Ｃを参照し、「第１実施形態：その２」として、高周波ノイズ対策回路１１および耐放射線半導体装置１０を詳しく説明する。

＜原子炉格納容器と関連する設備の構成＞
図２は、建屋１００１内における原子炉格納容器５１と関連する設備の概要の構成例を示す図である。
図２において、原子炉格納容器５１の内部に原子炉圧力容器５２がある。また、圧力抑制室５３が、原子炉格納容器５１につながっており、原子炉格納容器５１の内部の圧力が異常に高くなることを抑制している。
原子炉格納容器５１の内部は、放射線（ガンマ線）の高線量領域である。

原子炉格納容器５１の内部には、内部の状況を把握するイメージセンサや各種の計測器のセンサ（３１：図３）が、放射線環境計測部３２として、ロボットアーム（不図示）の先端などに設けられる。なお、放射線環境計測部３２は、図１５を参照して後記する耐放射線回路部（４４０：図１５）に概ね相当する。
また、センサ（３１：図３）の出力信号が原子炉格納容器５１の貫通部５４を通じて信号の出力部４１に取り出され、放射線の影響が低減（低線量領域）された原子炉格納容器５１の外部で信号処理される。

＜高線量領域と低線量領域における計測関連機器＞
図３は、原子炉格納容器内部の放射線の高線量領域と、建屋外部の低線量領域における、それぞれの計測関連機器の一般的な構成例を示す図である。
図３において、放射線の高線量領域には、センサ（計測器、イメージセンサ、耐放射線半導体装置）３１、アンプ（増幅器、耐放射線半導体装置）１０Ｄ、レギュレータ（定電圧器、耐放射線半導体装置）１０Ｅが設けられている。
センサ３１は、例えば、放射線計測器、流量計、温度計、圧力計、イメージセンサなどの種々の計測器であり、観測器である。
アンプ１０Ｄは、センサ３１からの信号を増幅して、ケーブルなどの長距離伝送の配線（伝送線４１Ａ）に信号（４１０）を出力する。

レギュレータ１０Ｅは、電源４２から供給された電力（電圧）を所定の電圧に変換、定電圧化して、前記のセンサ３１やアンプ１０Ｄに電力（電圧）を供給する。
センサ３１、アンプ１０Ｄ、レギュレータ１０Ｅは、放射線の高線量領域に配置されているので、放射線の耐性が強い、例えばＳｉＣ（炭化ケイ素、シリコンカーバイト）などを用いたデバイスで設計される耐放射線半導体装置である。
なお、図３の放射線の高線量領域において、センサ３１、アンプ１０Ｄ、レギュレータ１０Ｅについて記載しているが、それら以外の様々な図示していない耐放射線半導体装置が配置されることがある。

また、放射線の低線量領域には、配線（伝送線）４１Ａ、配線（伝送線）４１Ｂ、抵抗４４、コンデンサ４５、アンプ４６、電源４２が設けられている。
放射線の高線量領域センサで（計測器）３１を含む複数の耐放射線半導体装置（１０Ａ）によって、検出、計測された信号（４１０）を、長距離伝送の伝送線（４１Ａ，４１Ｂ）を介して送信する。そして、放射線の低線量領域では、受信側の抵抗４４、コンデンサ４５で受け後、アンプ４６で受信、増幅、処理して信号（４２０）を形成する。

また、高線量領域と低線量領域にまたがって、長距離伝送線（長距離伝送用のケーブル、伝送線、配線）４１Ａ，４１Ｂが設けられ、信号の伝達や電源の供給を行っている。
また、長距離伝送線の伝送線４１Ｂ（および伝送線４１Ａ）には、配線に寄生する寄生インダクタンス（Ｌｓ）４３が含まれる。

電源４２からの電力（電圧、電流）を供給する伝送線４１Ｂには、前記したように、寄生インダクタンス（Ｌ_s）４３が含まれており、電源オン時の過渡期には電流変化（ｄｉ／ｄｔ）とインダクタンス（Ｌ_s）との積で決まる跳ね上がり電圧や、寄生静電容量とで周期が決まるリンギングなどを、発生させる。これらの過渡現象は、デジタル回路およびアナログ回路の誤動作を誘起する。
また、ゲート絶縁膜（酸化膜層）が薄い半導体デバイスは、前記の過渡的な跳ね上がり電圧によって、ゲート絶縁膜が破壊されることがある。
図３において、一点鎖線４０１で囲まわれた過渡現象の波形例４０１Ａは、前記した電源オン時の過渡期における跳ね上がり電圧と、リンギングの波形例を示すものである。特に破線４０１Ｂの枠で示した領域における波形例４０１Ａは、電源電圧の変動が激しい状態の例を示している。

このような電源電圧の変動に対処するものとして、前記した図１Ａの高周波ノイズ対策回路１１を耐放射線半導体装置１０に設けるのが本発明の第１実施形態である。
次に、≪第１実施形態：その２≫として、耐放射線半導体装置１０の高周波ノイズ対策回路１１を詳しく説明する。

≪第１実施形態：その２≫
本発明の第１実施形態に係る耐放射線半導体装置の構成を「第１実施形態：その２」として、図１Ａ、図１Ｂ、図１Ｃを参照して詳しく説明する。
図１Ａは、本発明の第１実施形態に係る耐放射線半導体装置１０が備える耐放射線対策に関連して設けた高周波ノイズ対策回路１１の回路構成例と、外部の電源４２との接続関係例を示す図である。

＜耐放射線半導体装置１０＞
前記したように、耐放射線半導体装置１０は、高周波ノイズ対策回路１１の出力電圧Ｖoutを電源として用いる図示していない半導体回路を別に備えている。この図示していない半導体回路によって、計測器（センサ）としての機能を遂行する。そして、図示していない半導体回路の機能を正常に作用させるために、高周波ノイズ対策回路１１が備えられている。

図１Ａに示した耐放射線半導体装置１０は、放射線の高い高線量領域に配置されるので、耐放射線性の半導体素子が用いられる。具体的にはＳｉ（シリコン、ケイ素）よりもバンドギャップの広い（高い）半導体が選択される。例えば、ＳｉＣ（シリコンカーバイド、炭化ケイ素）を用いて構成される。
そして、放射線の高い高線量領域の耐放射線半導体装置１０から出力信号をケーブルなどで長距離伝送して、放射線の低い低線量領域の監視制御部（４５０：図１５）に信号を送信するとともに、電源の供給を受けるために、長距離伝送路の寄生インダクタンスに起因するノイズの発生に対応する必要がある。そのため、図１Ａに示す高周波ノイズ対策回路１１が必要である。

なお、図１Ａにおいて、高周波ノイズ対策回路１１を経由した電源である出力電圧Ｖoutは、前記したように図示していない他の半導体回路（計測器など）の安定化した電源（電圧）として用いられる。
また、図示していない他の半導体回路は、図１Ｂ、図１Ｃで示した半導体の構造であれば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の製造工程で構成することに適している。

図１Ａにおいて、耐放射線半導体装置１０は、電源間の高周波ノイズを低減する高周波ノイズ対策回路１１を備えている。
そして、外部の電源４２の正極電源端子（Ｖ_dd）４７と負極電源端子（Ｖ_ss）４８から耐放射線半導体装置１０の正極端子１７と負極端子１８へ電源の供給を受けている。
外部の電源４２の正極電源端子４７と負極電源端子４８と耐放射線半導体装置１０の正極端子１７と負極端子１８との間の接続は、ケーブル等の長距離伝送線（４１Ａ，４１Ｂ：図３）を介して行われる。
長距離伝送線（伝送線）４１Ａ，４１Ｂは、充分に長いので、図１Ａに示すように、無視できない程度の寄生インダクタンス（Ｌ_s）４３Ａ，４３Ｂを有している。

耐放射線半導体装置１０は、特に高周波ノイズへの対策をしないと、前記したように電源電圧が急激に変動した場合には、電源間において、跳ね上がり電圧やリンギングが発生する。この電源電圧が急激に変動した場合における電源間の跳ね上がり電圧やリンギングが発生を防止するために設けているのが、高周波ノイズ対策回路１１である。
この高周波ノイズ対策回路１１を設けることによって、半導体装置（電子機器）の誤動作やの破壊を防ぐ。
なお、図３の放射能の高線量領域で用いられるセンサ（計測器）３１、アンプ１０Ｄ、レギュレータ１０Ｅは、それぞれ耐放射線半導体装置１０として、高周波ノイズ対策回路１１を備えていることが望ましい。
次に、高周波ノイズ対策回路１１について、詳しく説明する。

＜高周波ノイズ対策回路１１＞
高周波ノイズ対策回路１１の回路構成と、半導体デバイスとしての構造を図１Ａ、図１Ｂ、図１Ｃを参照して説明する。なお、図１Ｂと図１Ｃに示すように図１Ａの高周波ノイズ対策回路１１の回路構成は、集積回路としての半導体チップに作りこまれた半導体デバイスで構成される。また、耐放射線や高電圧に強い半導体デバイス、例えばＳｉＣ（炭化ケイ素）を用いたＳｉＣ－ＩＣ（集積回路、半導体チップ）で構成される。

《高周波ノイズ対策回路１１の回路構成》
図１Ａにおける高周波ノイズ対策回路１１の回路構成について説明する。
図１Ａにおいて、高周波ノイズ対策回路１１は、正負電源間（Ｖ_dd，Ｖ_ss）との間にコンデンサ（Ｃ_in）１２（第１のコンデンサ）が設けられている。
また、スナバ回路の機能に相当するスナバ・コンデンサ（Ｃ_SNB）１３（第２のコンデンサ）と抵抗（Ｒ_SNB1）１４（第１の抵抗）と抵抗（Ｒ_SNB2）１５（第２の抵抗）との直列回路がコンデンサ（Ｃ_in）１２に並列に設けられている。
また、前記の抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５との電位をベースに接続したバイポーラ・トランジスタ（Ｑ）１６が設けられている。

コンデンサ（Ｃ_in）１２は、正極端子１７と負極端子１８の間である正負電源間（１７，１８）の電圧の安定性を確保する比較的大きな静電容量のコンデンサである。

スナバ・コンデンサ（Ｃ_SNB）１３と抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５との直列回路は、スナバ回路の機能に相当し、正負電源間（１７，１８）の高い周波数の変動を抑制する。
すなわち、過渡的な高電圧や高周波リンギングを抑圧し、吸収する保護回路である。
具体的には、寄生インダクタンス（Ｌ_s）４３Ａ，４３Ｂに蓄積されたエネルギーをスナバ・コンデンサ（Ｃ_SNB）１３で受け、抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５で熱に変換（消費）する。
なお、スナバ回路としては、抵抗は１個で機能するが、次に記載するバイポーラ・トランジスタ（Ｑ）１６の適正なベース電位を確保するために、２個の抵抗を用いている。

バイポーラ・トランジスタ（Ｑ）１６は、抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５との接続点の電位をベースに入力することによって、正負電源間（１７，１８）の電位に負帰還の作用をして、正負電源間（１７，１８）の急激な変動を抑制する。
すなわち、スナバ回路（Ｃ_SNB、Ｒ_SNB1、Ｒ_SNB2）で対処が困難な過大なスパイク電圧に対して、バイポーラ・トランジスタ（Ｑ）１６がターンオンし、正負電源間（１７，１８）に対して負帰還の作用をすることで、スパイク電圧をクランプする。
あるいは、スナバ回路を構成する抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５の接続点の電圧が所定の電位を超えると寄生のバイポーラ・トランジスタ（Ｑ）１６が点弧し、正負電源間（１７，１８）の跳ね上がり電圧を抑制するとも表現できる。

なお、高周波ノイズ対策回路１１を構成するコンデンサ（Ｃ_in）１２、抵抗（Ｒ_SNB1）１４、抵抗（Ｒ_SNB2）１５、バイポーラ・トランジスタ（Ｑ）１６は、すべて半導体チップの内部で形成され、内蔵されている。そのため、高周波ノイズ対策回路１１を備えた耐放射線半導体装置１０は、追加部品が不要で小型化、軽量化に適した構成となる。

《高周波ノイズ対策回路１１の半導体デバイスとしての構造》
図１Ｂにおける高周波ノイズ対策回路１１の半導体デバイスとしての構造について説明する。
図１Ｂは、本発明の第１実施形態に係る高周波ノイズ対策回路１１の半導体デバイス（半導体チップ）としての断面の構造例について説明する図である。
図１Ｂにおいて、下層（紙面視の下側）から順に説明する。

ｎ^-ｓｕｂ層（ｎ型substrate層）２１は、デバイスを製造する一番の基となるウェハーの半導体基板の層である。シリコン基板（シリコンウェハー）、または多結晶ＳｉＣ基板を基に形成される。
ｎ^-ｅｐｉ層（ｎ型epitaxial層）２２は、半導体基板（ｎ^-ｓｕｂ層２１）上に多結晶ＳｉＣ薄膜をエピタキシャル成長した薄膜の層である。
ｐ^-ｗｅｌｌ層（ｐ型well層）２３は、ｎ^-ｅｐｉ層２２の上層にｐ型の島を形成した層である。
ｎ⁺層（高い濃度のｎ型層）２４は、ｐ^-ｗｅｌｌ層２３のなかに比較的に高い濃度のｎ⁺層を形成した層である。

なお、ｎ型を「第１導電型」、ｐ型を「第２導電型」と、適宜、表記する。
また、ｎ層を「第１導電型層」、ｎ⁺層を「第１導電型高濃度層」、ｎ^-層を「第１導電型低濃度層」と、適宜、表記する。
また、ｎ^-ｅｐｉ層を「第１導電型エピタキシャル層」、ｐ^-ｗｅｌｌ層を「第２導電型ウェル層」と、適宜、表記する。

酸化膜層２５は、ゲート酸化膜のような薄い酸化膜を形成する層である。
金属層２６は、配線（金属配線）などに用いる金属の層である。
以上の半導体デバイスの構成要素を用いて回路を構成する。半導体の製造工程を完了した後に、ウェハーをチップ状に裁断する。

《高周波ノイズ対策回路１１の半導体デバイス構造と回路構成の関連》
図１Ｃにおける高周波ノイズ対策回路１１の半導体デバイスとしての構造について説明する。
図１Ｃは、本発明の第１実施形態に係る高周波ノイズ対策回路１１の半導体デバイス構造と回路構成の関連について説明する図である。
図１Ｃにおいては、図１Ａにおける高周波ノイズ対策回路１１の回路構成を図１Ｂに示した半導体デバイスとしての構造に重ねて表記したものである。

図１Ｃにおいて、コンデンサ（Ｃ_in）１２は、酸化膜層２５を挟んで金属層２６とｎ⁺層２４とによって、形成される。
スナバ・コンデンサ（Ｃ_SNB）１３は、ｐ^-ｗｅｌｌ層２３とｎ^-ｅｐｉ層２２との間に構成される。すなわち、ｐ^-ｗｅｌｌ層２３とｎ^-ｅｐｉ層２２との間にはｐｎ接合による空乏層が存在し、この空乏層を挟んでｐ^-ｗｅｌｌ層２３とｎ^-ｅｐｉ層２２との間に接合容量であるコンデンサが形成される。
抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５は、ｐ^-ｗｅｌｌ層２３によって形成される。ｐ^-ｗｅｌｌ層２３は、薄い濃度のｐ拡散（ｐイオン打ち込み）によって形成されるので、回路抵抗として十分に活用できる半導体抵抗を有している。

バイポーラ・トランジスタ（Ｑ）１６は、ｎ^-ｅｐｉ層２２（コレクタ）とｐ^-ｗｅｌｌ層２３（ベース）とｎ⁺層２４（エミッタ）とによって、ｎｐｎバイポーラ・トランジスタが形成されている。
なお、図１Ｂ、図１Ｃに示した半導体製造の工程、および構造は、図１Ａに図示していない他の回路（高周波ノイズ対策回路１１以外の回路）を、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で製造する際に採用する工程でもある。
したがって、図１Ａ、図１Ｃで示したバイポーラ・トランジスタ（Ｑ）１６は、「寄生」のバイポーラ・トランジスタ（Bipolar junction transistor）とも呼称される。

なお、スナバ・コンデンサ（Ｃ_CNB）１３と正極端子１７、コンデンサ（Ｃ_in）１２と正極端子１７との間の配線や、バイポーラ・トランジスタ（Ｑ）１６のエミッタと負極端子１８、抵抗（Ｒ_SNB2）１５と負極端子１８との間の配線は、断面図としての図１Ｃでは記載をしていない。
以上によって、半導体デバイス（半導体チップ）としての構造において、高周波ノイズ対策回路１１の回路が形成される。

なお、耐放射線半導体装置１０における高周波ノイズ対策回路１１と、電源４２、および電源の配線（４１Ａ，４１Ｂ）に寄生する寄生インダクタンス（４３，４３Ａ，４３Ｂ）との関係については、次の比較例１および比較例２を参照して、後記する。
また、高周波ノイズ対策回路１１の電気特性の詳細については、後記する。

＜耐放射線半導体装置が備える高周波ノイズ対策回路の比較例１＞
耐放射線半導体装置が備える高周波ノイズ対策回路の比較例１について、図４Ａ、図４Ｂ、図４Ｃを参照して説明する。

図４Ａは、比較例１としての耐放射線半導体装置１０Ｂが備える高周波ノイズ対策の回路構成例と、外部の電源４２との接続関係例を示す図である。
図４Ａにおいて、高周波ノイズ対策回路として、正負電源間（Ｖ_dd，Ｖ_ss）との間に安定性を確保する大きな静電容量のコンデンサ（Ｃ_in）１２が設けられている。
以上の図４Ａにおける高周波ノイズ対策回路は、図１Ａにおける高周波ノイズ対策回路１１における静電容量のコンデンサ（Ｃ_in）１２のみで、高周波ノイズ対策としたものである。
なお、図４Ａにおける外部の電源４２の正極電源端子（Ｖ_dd）４７と負極電源端子（Ｖ_ss）４８、正極端子１７と負極端子１８、寄生インダクタンス（Ｌ_s）４３Ａ，４３Ｂについては、図１Ａにおける説明と重複するので省略する。

図４Ａにおいては、前記したように、高周波ノイズ対策回路は、コンデンサ（Ｃ_in）１２で行われている。
この図４Ａにおけるコンデンサ（Ｃ_in）１２による高周波ノイズ対策と、図１Ａにおける高周波ノイズ対策回路１１による高周波ノイズ対策との、電気特性としての比較については、後記する。

《断面の第１の構造例》
図４Ｂは、比較例１としての高周波ノイズ対策であるコンデンサ（Ｃ_in）１２の半導体デバイスとしての断面の第１の構造例について説明する図である。
図４Ｂにおいて、まず半導体デバイスの構造について下層から順に説明する。
ｎ^-ｓｕｂ層（ｎ型substrate層）２１は、デバイスを製造する一番の基となるウェハーの半導体基板である。
ｎ^-ｅｐｉ層（ｎ型epitaxial層）２２は、半導体基板（ｎ^-ｓｕｂ層２１）上に薄膜をエピタキシャル成長した薄膜の層である。
ｐ⁺層２９は、ｎ^-ｅｐｉ層２２の上層に形成した層である。
酸化膜層（ゲート酸化膜）２５は、ゲート膜のような薄い酸化膜を形成する層である。
金属層２６は、配線などに用いる金属の層である。
以上の半導体デバイスの構成要素を用いて、回路を構成する。

図４Ｂにおいて、コンデンサ（Ｃ_in）１２は、酸化膜層２５を挟んで金属層２６とＰ⁺層２９とによって、形成される。
コンデンサ（Ｃ_in）１２の一端は、正極端子１７に接続され、正極電源端子（Ｖ_dd）４７につながる。なお、正極端子１７と正極電源端子（Ｖ_dd）４７との間には外部の寄生インダクタンス（Ｌ_s）４３Ａが含まれる。
コンデンサ（Ｃ_in）１２の他端は、負極端子１８に接続され、正極電源端子（Ｖ_ss）４８につながる。なお、負極端子１８と負極電源端子（Ｖ_ss）４８との間には外部の寄生インダクタンス（Ｌ_s）４３Ｂが含まれる。
以上の構成によって、図４Ａに示したコンデンサ（Ｃ_in）１２を備えた高周波ノイズ対策の回路が構成されている。

《断面の第２の構造例》
図４Ｃは、比較例１としての高周波ノイズ対策であるコンデンサ（Ｃ_in）１２の半導体デバイスとしての断面の第２の構造例について説明する図である。
図４Ｃにおいて、まず半導体デバイスの構造について下層から順に説明する。
ｎ^-ｓｕｂ層（ｎ型substrate層）２１は、デバイスを製造する一番の基となるウェハーの半導体基板である。
ｎ^-ｅｐｉ層（ｎ型epitaxial層）２２は、半導体基板（ｎ^-ｓｕｂ層２１）上に薄膜をエピタキシャル成長した薄膜の層である。
酸化膜層（ゲート酸化膜）２５は、ゲート膜のような薄い酸化膜を形成する層である。
金属層２６は、配線などに用いる金属の層である。
酸化膜層２７は、薄い酸化膜を形成する層である。
金属層２８は、配線などに用いる金属の層である。
以上の半導体デバイスの構成要素を用いて、回路を構成する。

図４Ｃにおいて、コンデンサ（Ｃ_in）１２は、酸化膜層２７を挟んで金属層２６と金属層２８とによって、形成される。
コンデンサ（Ｃ_in）１２の一端は、正極端子１７に接続され、正極電源端子（Ｖ_dd）４７につながる。なお、正極端子１７と正極電源端子（Ｖ_dd）４７との間には外部の寄生インダクタンス（Ｌ_s）４３Ａが含まれる。
コンデンサ（Ｃ_in）１２の他端は、負極端子１８に接続され、負極電源端子（Ｖ_ss）４８につながる。なお、負極端子１８と負極電源端子（Ｖ_ss）４８との間には外部の寄生インダクタンス（Ｌ_s）４３Ｂが含まれる。
以上の構成によって、図４Ａに示したコンデンサ（Ｃ_in）１２を備えた高周波ノイズ対策の回路が構成されている。

＜耐放射線半導体装置が備える高周波ノイズ対策回路の比較例２＞
耐放射線半導体装置が備える高周波ノイズ対策回路の比較例２について、図５Ａ、図５Ｂ、図５Ｃを参照して説明する。

図５Ａは、比較例２としての耐放射線半導体装置１０Ｃが備える耐放射線対策としての高周波ノイズ対策回路１１Ｃの回路構成例と、外部の電源４２との接続関係例を示す図である。
図５Ａにおいて、高周波ノイズ対策回路１１Ｃは、正負電源間（Ｖ_dd，Ｖ_ss）との間に安定性を確保する大きな静電容量のコンデンサ（Ｃ_in）１２が設けられている。また、スナバ回路に相当するスナバ・コンデンサ（Ｃ_SNB）１３と抵抗（Ｒ_SNB）１９の直列回路がコンデンサ１２に並列に設けられている。
以上の回路によって、高周波ノイズ対策回路１１Ｃが構成されている。
なお、図５Ａにおける外部の電源４２の正極電源端子（Ｖ_dd）４７と負極電源端子（Ｖ_ss）４８、正極端子１７と負極端子１８、寄生インダクタンス（Ｌ_s）４３Ａ，４３Ｂについては、図１Ａにおける説明と重複するので省略する。

図５Ａにおいては、前記したように、高周波ノイズ対策回路は、コンデンサ（Ｃ_in）１２と、スナバ回路に相当するスナバ・コンデンサ（Ｃ_SNB）１３と抵抗（Ｒ_SNB）１９とを備えて構成されている。
この図５Ａにおける高周波ノイズ対策回路１１Ｃによる高周波ノイズ対策と、図１Ａにおける高周波ノイズ対策回路１１による高周波ノイズ対策との、電気特性としての比較については、後記する。

《高周波ノイズ対策回路１１Ｃの半導体デバイスとしての構造》
図５Ｂにおける高周波ノイズ対策回路１１Ｃの半導体デバイスとしての構造について説明する。
図５Ｂは、比較例２としての耐放射線半導体装置１０Ｃの高周波ノイズ対策回路１１Ｃの半導体デバイスとしての断面の構造例について説明する図である。
図５Ｂにおいて、下層から順に説明する。

ｎ^-ｓｕｂ層（ｎ型substrate層）２１は、デバイスを製造する一番の基となるウェハーの半導体基板である。
ｎ^-ｅｐｉ層（ｎ型epitaxial層）２２は、半導体基板（ｎ^-ｓｕｂ層２１）上に薄膜をエピタキシャル成長した薄膜の層である。
ｐ層２９Ｂは、ｎ^-ｅｐｉ層２２の上層に形成したＰ型の拡散（イオン打ち込み）層である。
酸化膜層２５は、ゲート酸化膜のような薄い酸化膜を形成する層である。
金属層２６は、配線（金属配線）などに用いる金属の層である。
酸化膜層２７は、薄い酸化膜を形成する層である。
金属層２８は、配線などに用いる金属層である。なお、金属の代りに不純物濃度の濃いポリシリコンなどの導体層で形成してもよい。
以上の半導体デバイスの構成要素を用いて、回路を構成する。

《高周波ノイズ対策回路１１Ｃの半導体デバイス構造と回路構成の関連》
図５Ｃにおける高周波ノイズ対策回路１１Ｃの半導体デバイスとしての構造について説明する。
図５Ｃは、比較例２としての耐放射線半導体装置１０Ｃの高周波ノイズ対策回路１１Ｃの半導体デバイス構造例と回路構成例の関連について説明する図である。
図５Ｃにおいては、図５Ａにおける高周波ノイズ対策回路１１Ｃの回路構成を図５Ｂに示した半導体デバイスとしての構造に重ねて示したものである。

図５Ｃにおいて、コンデンサ（Ｃ_in）１２は、酸化膜層２７を挟んで金属層２６と金属層２８とによって、形成される。
スナバ・コンデンサ（Ｃ_SNB）１３は、酸化膜層２５を挟んでｐ層２９Ｂと金属層２６との間に構成される。
抵抗（Ｒ_SNB）１９は、ｐ層２９Ｂによって形成される。ｐ層２９Ｂは、回路抵抗として十分に活用できる半導体抵抗を有している。
以上によって、半導体デバイスとしての構造において、高周波ノイズ対策回路１１Ｃの回路が構成される。

＜高周波ノイズ対策回路における第１実施形態と比較例１と比較例２の関連＞
高周波ノイズ対策回路における第１実施形態と比較例１と比較例２の回路の関連について補足する。

《回路機能についての補足》
図１Ａ、図４Ａ、図５Ａを参照して第１実施形態と比較例１と比較例２の高周波ノイズ対策としての関連と相違について補足説明する。

コンデンサ（Ｃ_in）１２は、図４Ａ、図５Ａ、図１Ａに示すそれぞれ回路にすべて備えられている。
一番に基本的な回路構成である比較例１の図４Ａにおいて、高周波ノイズ対策として、コンデンサ（Ｃ_in）１２が単独で用いられている。コンデンサ（Ｃ_in）１２は、高周波ノイズ対策としての機能を有している。ただし、不十分な場合がある。

比較例２の高周波ノイズ対策回路１１Ｃは、図５Ａに示すように、スナバ回路として、スナバ・コンデンサ（Ｃ_SNB）１３と抵抗（Ｒ）１９の直列回路が、コンデンサ（Ｃ_in）１２に並列に設けられている。
このスナバ回路（Ｃ_SNB、Ｒ）を設けたことによって、高周波ノイズ対策としての機能が改善される。

本発明の第１実施形態に係る高周波ノイズ対策回路１１においては、図１Ａに示すように、比較例２の高周波ノイズ対策回路１１Ｃに対して、さらに抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５の接続点の電位をベースとしたバイポーラ・トランジスタ（Ｑ）１６が設けられている。
このバイポーラ・トランジスタ（Ｑ）１６を追加したことによって、前記したように、正負電源間（１７，１８）の高い周波数の変動を抑制する。すなわち、過渡的な高電圧や高周波リンギングを吸収する。

なお、以上の第１実施形態と比較例１と比較例２の高周波ノイズ対策としての電気特性の比較については、後記する。

《半導体デバイス構造についての補足》
図１Ｃ、図４Ｂ、図５Ｃを参照して第１実施形態と比較例１と比較例２の半導体デバイス構造の関連と相違について補足説明する。

比較例１の図４Ｂにおいて、コンデンサ（Ｃ_in）１２の下側の電極は、ｐ⁺層２９で構成されている。また、比較例２の図５Ｃにおいて、スナバ・コンデンサ（Ｃ_SNB）１３の下側の電極は、ｐ層２９Ｂで構成されている。
それに対して、第１実施形態の図１Ｃでは、コンデンサ（Ｃ_in）１２の下側の電極は、ｎ⁺（高い濃度のｎ型）層２４で構成されている。
このように、本発明の第１実施形態の図１Ｃのコンデンサ（Ｃ_in）１２の下側の電極の材質はｎ⁺層であって、比較例１のｐ⁺層や比較例２のｐ層とは異なるが、この相違は、図１Ｃにおいてはバイポーラ・トランジスタ（Ｑ）１６を構成するために、ｐ^-ｗｅｌｌ層２３の島を構成して、そのなかにｎ⁺層２４を形成する必要があることに起因するもので、ｐ層とｎ層の違いは高周波ノイズ対策としては本質的な差はない。

また、比較例２の図５Ｃにおいて、抵抗（Ｒ_SNB）１９は、ｐ層２９Ｂによって形成されている。
それに対して、第１実施形態の図１Ｃでは、抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５は、ｐ^-ｗｅｌｌ層２３によって形成されている。
このように、本発明の第１実施形態の図１Ｃでは、ｐ^-ｗｅｌｌ層２３が用いられているのは、抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５の抵抗素子としての抵抗値を比較的、高く設定することが容易であること、およびバイポーラ・トランジスタ（Ｑ）１６を形成するための構成に起因する。

また、図１Ｃにおけるコンデンサ（Ｃ_in）１２とスナバ・コンデンサ（Ｃ_SNB）１３の静電容量値について補足する。
コンデンサ（Ｃ_in）１２は、ｎ⁺層２４と金属層２６との間で形成され、酸化膜（ゲート酸化膜）を介しているので比較的大きな静電容量を確保しやすい。
また、スナバ・コンデンサ（Ｃ_SNB）１３は、ｐ^-ｗｅｌｌ層２３とｎ^-ｅｐｉ層２２との間に形成されるので、空乏層が広がりやすく、コンデンサとしての層間の長さが大きくなる。そのため、スナバ・コンデンサ（Ｃ_SNB）１３は、コンデンサ（Ｃ_in）１２より、同一平面の形状としては小さな静電容量となる。

＜第１実施形態と比較例１と比較例２の高周波ノイズ特性の比較＞
第１実施形態に係る高周波ノイズ対策回路１１の高周波ノイズの電気的特性を、比較例１と比較例２の高周波ノイズの特性と、図６、図７、図８を参照して比較する。

《比較例１の高周波ノイズ特性》
図６は、比較例１の高周波ノイズ対策回路（図４Ａ）の高周波ノイズ特性例を示す図である。
図６において、縦軸は高周波ノイズ対策回路の出力電圧Ｖout（Ｖ）であり、横軸は時間（時間の推移）（ｓ）である。なお、電圧の（Ｖ）は単位の［Ｖ］であり、時間の（ｓ）は単位の［ｓ］でもある。表記上の都合により単位を示す記号を、（ ）と［ ］で適宜、使い分ける。
また、図６において、出力電圧の特性線６００１は、時間１．０Ｅ－０４（ｓ）において、出力電圧が急上昇し、５Ｖを超え、（５Ｖ＋Ｖｐ）に達し、その後は、５Ｖを中心として振動して少しずつ減少していく。

図６に示す波形（特性線６００１）は、図４Ａにおける外部の電源４２が０［Ｖ］（Ｖ_ss）から５［Ｖ］（Ｖ_dd－Ｖ_ss）へ急激に変動したときの出力電圧Ｖoutの波形である。
また、図４Ａの回路における素子の値は、Ｌ_s＝０．０２［ｍＨ］、Ｃ_in＝１００［ｐＦ］である。また、電源４２の本来の電圧値は、Ｖon＝５［Ｖ］、Ｖoff＝０［Ｖ］である。

外部の電源４２が前記のように急激に変動したとき、電源配線の寄生インダクタンスＬｓ（図４Ａ）に起因して、Ｌ_s×（ｄｉ／ｄｔ）に応じた跳ね上がり電圧が発生し、Ｌ_sとＣ_in（図４Ａ）が共振するため、図６に示すように、波形（特性線６００１）は、リンギングが発生する。なお、ｉは電流であり、ｔは時間である。
なお、図６において、Ｖｐは出力電圧のピーク電圧であり、５［Ｖ］を基準としての電圧である。
また、Ｖoutのリンギングが４．９［Ｖ］以上、５．１［Ｖ］以下に収まるまでの時間を「整定時間」とする。図６の場合には、図のなかには収まっていないが、整定時間は０．２７［ｍｓ］である。すなわち、２．７Ｅ－０４（ｓ）である。

《比較例２の高周波ノイズ特性》
図７は、比較例２の高周波ノイズ対策回路（図５Ａ）の高周波ノイズ特性例としての、波形（特性線７００１）を示す図である。
なお、比較例２の図５Ａが、比較例１の図４Ａと異なるのは、スナバ回路としてコンデンサＣ_SNBとスナバ抵抗Ｒ_SNBを付加したことである。
図７において、縦軸は高周波ノイズ対策回路の出力電圧Ｖout（Ｖ）であり、横軸は時間（時間の推移）（ｓ）である。なお、電圧の（Ｖ）は単位の［Ｖ］であり、時間の（ｓ）は単位の［ｓ］でもある。
また、図７において、出力電圧の特性線７００１は、時間１．０Ｅ－０４（ｓ）において、出力電圧が急上昇し、５Ｖを超え、（５Ｖ＋Ｖｐ）に達し、その後は、５Ｖを中心として振動して少しずつ減少していく。

図７に示す波形（特性線７００１）は、図５Ａにおける外部の電源４２が０［Ｖ］（Ｖ_ss）から５［Ｖ］（Ｖ_dd－Ｖ_ss）へ急激に変動したときの出力電圧Ｖoutの波形である。
図７に示す出力電圧の特性線７００１の波形は、図６に示す出力電圧の特性線６００１の波形と比較すると、ピーク電圧Ｖｐは、差ほど変わらないが、収束する時間（整定時間）が速くなっている。
なお、図５Ａの回路において、Ｌ_s＝０．０２［ｍＨ］、Ｃ_in＝１００［ｐＦ］、Ｃ_SNB＝１００［ｐＦ］、Ｒ_SNB＝１００［ｋΩ］であり、また、Ｖｏｎ＝５［Ｖ］、Ｖｏｆｆ＝０［Ｖ］である。

《第１実施形態に係る高周波ノイズ対策回路１１の高周波ノイズ特性》
図８は、本発明の第１実施形態に係る高周波ノイズ対策回路１１（図１Ａ）の高周波ノイズ特性例を示す図である。なお、第１実施形態の高周波ノイズ対策回路１１の図１Ａが、比較例２の図５Ａと異なるのは、さらに、バイポーラ・トランジスタ（Ｑ）１６を付加したことである。
図８において、縦軸は高周波ノイズ対策回路の出力電圧Ｖout（Ｖ）であり、横軸は時間（時間の推移）（ｓ）である。なお、電圧の（Ｖ）は単位の［Ｖ］であり、時間の（ｓ）は単位の［ｓ］でもある。

また、図８において、出力電圧の太い線で示した特性線８００１が本発明の第１実施形態に係る高周波ノイズ対策回路１１（図１Ａ）の高周波ノイズ特性を示す図である。
また、特性の比較のために、図８において、比較例１の出力電圧の細い線で示した特性線６００１を併記してある。
比較例１の出力電圧の特性線６００１に対して、本発明の第１実施形態に係る高周波ノイズ対策回路１１（図１Ａ）の出力電圧の特性線８００１は、急速に収束している。
この急速に収束する要因は、図１Ａの高周波ノイズ対策回路１１がｎｐｎのバイポーラ・トランジスタ（Ｑ）がターンオンすることでＶ_dd－Ｖ_ss間を短絡することで、ピーク電圧Ｖｐおよびリンギングを急速に低減することに起因する。

なお、図１Ａの回路において、Ｌ_s＝０．０２［ｍＨ］、Ｃ_in＝１００［ｐＦ］、Ｃ_SNB＝１００［ｐＦ］、Ｒ_SNB1＝５０［ｋΩ］、Ｒ_SNB2＝５０［ｋΩ］であり、また、Ｖon＝５Ｖ［Ｖ］、Ｖoff＝０［Ｖ］である。

また、図６、図７、図８における各特性線のピーク電圧、および整定時間の詳細については、図９、図１０、図１１に、表記をあらためて後記する。

＜本発明の第１実施形態と比較例１と比較例２とのピーク電圧値、整定時間の比較＞
次に、本発明の第１実施形態と比較例１と比較例２とにおけるピーク電圧値、整定時間を図９、図１０、図１１を参照して比較する。

《比較例１と比較例２の特性比較（スナバ回路の効果）》
図９は、比較例１（図４Ａ）と比較例２（図５Ａ）との高周波ノイズ特性（ピーク値、整定時間）を比較することによって、比較例２（図５Ａ）で付加したスナバ回路の効果を示す図である。
なお、図９において、左側の縦軸にはピーク電圧Ｖｐ（Ｖ）を示し、右側の縦軸には整定時間（ｓ）が示してある。横軸には長距離伝送線の寄生インダクタンスＬ_s（ｍＨ）が示してある。

図９において、特性点６１１０と特性点６２１０は、比較例１（図４Ａ）の高周波ノイズ対策回路としての特性を示している。
特性点６１１０は、図６の比較例１の高周波ノイズ特性におけるピーク電圧Ｖｐを示している。特性点６２１０は、図６の比較例１の高周波ノイズ特性における整定時間（ｓ）を示している。
また、特性点７１１０と特性点７２１０は、比較例２（図５Ａ）の高周波ノイズ対策回路としての特性を示している。
図９における特性点７１１０は、図７の比較例２の高周波ノイズ特性におけるピーク電圧Ｖｐ（Ｖ）を示している。
図９における特性点７２１０は、図７の比較例２の高周波ノイズ特性における整定時間（ｓ）を示している。
なお、以上の特性点６１１０，６２１０、特性点７１１０，７２１０においては、寄生インダクタンスＬ_sが０．０２（ｍＨ）における高周波ノイズ特性である。

図９において、特性点６１１０と特性点７１１０は、概ね重なっている。つまり高周波ノイズ特性におけるピーク電圧Ｖｐについては、比較例１（図４Ａ）と比較例２（図５Ａ）とは殆ど差異はないことを示している。
また、図９において、特性点６２１０に対して、特性点７２１０は、下側に位置している。つまり高周波ノイズ特性における整定時間については、比較例２（図５Ａ）は、比較例１（図４Ａ）に対して所定の改善効果があることを示している。この差は、図７においては、図６と比較して、リンギングが速く収束していることに対応している。
したがって、比較例２（図５Ａ）と比較例１（図４Ａ）の相違であるスナバ回路（Ｃ_SNB、Ｒ_SNB）は、高周波ノイズ特性における整定時間を短縮する効果があることを示している。

また、図９において、特性点７１０８～７１１１は、比較例２（図５Ａ）の高周波ノイズ特性におけるピーク電圧Ｖｐについて、寄生インダクタンスＬｓ（ｍＨ）をパラメータとして特性を図示したものである。
また、図９において、特性点７２０８～７２１１は、比較例２（図５Ａ）の高周波ノイズ特性における整定時間について、寄生インダクタンスＬｓ（ｍＨ）をパラメータとして特性を図示したものである。
図９において、特性点７１０８～７１１１は、寄生インダクタンスＬｓ（ｍＨ）の変化に対して、高周波ノイズ特性におけるピーク電圧Ｖｐは大きな変化は見られない。
また、特性点７２０８～７２１１は、寄生インダクタンスＬｓ（ｍＨ）の変化に対して、高周波ノイズ特性における整定時間は、ある程度の所定の変化が見られる。

以上より、比較例２（図５Ａ）におけるスナバ回路（Ｃ_SNB、Ｒ_SNB）は、高周波ノイズ特性における整定時間の短縮において、所定の改善効果がある。

《第１実施形態と比較例２とのピーク電圧値の比較》
図１０は、本発明の第１実施形態（図１Ａ）と比較例２（図５Ａ）との高周波ノイズ特性のピーク電圧値を比較することによって、本発明の第１実施形態（図１Ａ）で付加した抵抗（Ｒ_SNB1）１４と抵抗（Ｒ_SNB2）１５との電位をベースとしたバイポーラ・トランジスタ１６の効果を示す図である。
なお、図１０において、縦軸にはピーク電圧Ｖｐ（Ｖ）を示し、横軸には図１Ａおよび図５Ａにおけるスナバ回路のスナバ・コンデンサ（Ｃ_SNB）１３のパラメータＣ_SNB値（ｐＦ）が示してある。

図１０において、特性点８３１１～８３１３は、本発明の第１実施形態（図１Ａ）の高周波ノイズ特性におけるピーク電圧Ｖｐ（Ｖ）について、スナバ・コンデンサ１３の静電容量値（Ｃ_SNB）をパラメータとして特性を図示したものである。
また、特性点７３１１～７３１３は、比較例２（図５Ａ）の高周波ノイズ特性におけるピーク電圧Ｖｐ（Ｖ）について、スナバ・コンデンサ（Ｃ_SNB）１３の静電容量値（ｐＦ）をパラメータとして特性を図示したものである。
なお、参考として、比較例１（図４Ａ）の高周波ノイズ特性におけるピーク電圧Ｖｐ（Ｖ）について、特性点６３１０として示している。比較例１（図４Ａ）は、スナバ回路を有していないので特性点６３１０では静電容量値（Ｃ_SNB）は０（ｐＦ）である。

図１０において、本発明の第１実施形態（図１Ａ）の高周波ノイズ特性の特性点８３１１～８３１３は、比較例２（図５Ａ）の高周波ノイズ特性の特性点７３１１～７３１３に対して、それぞれ大幅にピーク電圧Ｖｐ（Ｖ）は低下している。
例えば、静電容量値（Ｃ_SNB）が１０（ｐＦ）において、特性点８３１３は、特性点７３１３と比較して、ピーク電圧Ｖｐが約１／５に低下している。
すなわち、図１Ａに示すように抵抗１４と抵抗１５との電位をベースとしたバイポーラ・トランジスタ１６を付加した本発明の第１実施形態（図１Ａ）の高周波ノイズ対策回路１１は、図５Ａで示した比較例２（図５Ａ）の高周波ノイズ対策回路１１Ｃよりも、ピーク電圧Ｖｐを低減する効果が顕著である。

《第１実施形態と比較例２との整定時間の比較》
図１１は、本発明の第１実施形態（図１Ａ）と比較例２（図５Ａ）との高周波ノイズ特性の整定時間を比較することによって、本発明の第１実施形態（図１Ａ）で付加した抵抗Ｒ１４と抵抗１５との電位をベースとしたバイポーラ・トランジスタ１６の効果を示す図である。
なお、図１１において、縦軸には整定時間（対数目盛）を示し、横軸には図１Ａおよび図５Ａにおけるスナバ回路のスナバ・コンデンサ（Ｃ_SNB）１３の静電容量値（Ｃ_SNB）（ｐＦ）がパラメータとして示してある。

図１１において、特性点８４１１～８４１３は、本発明の第１実施形態（図１Ａ）の高周波ノイズ特性における整定時間について、スナバ・コンデンサ１３の静電容量値（Ｃ_SNB）をパラメータとして特性を図示したものである。
また、特性点７４１１～７４１３は、比較例２（図５Ａ）の高周波ノイズ特性における整定時間について、スナバ・コンデンサ１３の静電容量値（Ｃ_SNB）をパラメータとして特性を図示したものである。
なお、参考として、比較例１（図４Ａ）の高周波ノイズ特性における整定時間について、特性点６４１０として示している。比較例１（図４Ａ）は、スナバ回路を有していないので特性点６４１０では静電容量値（Ｃ_SNB）は０（ｐＦ）である。

図１１において、本発明の第１実施形態（図１Ａ）の高周波ノイズ特性の特性点８４１１～８４１３は、比較例２（図５Ａ）の高周波ノイズ特性の特性点７４１１～７４１３に対して、それぞれ大幅に整定時間が低下している。なお、前記したように、縦軸の整定時間は対数目盛であるので、見かけ以上に効果が顕著にでている。
例えば、静電容量値（Ｃ_SNB）が１０（ｐＦ）において、特性点８４１３は、特性点７４１３と比較して、整定時間が約１／５０に低下している。
すなわち、図１Ａに示すように抵抗１４と抵抗１５との電位をベースとしたバイポーラ・トランジスタ１６を付加した本発明の第１実施形態（図１Ａ）の高周波ノイズ対策回路１１は、図５Ａで示した比較例２（図５Ａ）の高周波ノイズ対策回路１１Ｃよりも、整定時間を低減する効果が顕著である。

以上によって、図１Ａに示した本発明の第１実施形態に係る耐放射線半導体装置１０が備える高周波ノイズ対策回路１１は、比較例１（図４Ａ）や比較例２（図５Ａ）の高周波ノイズ回路よりも、高周波ノイズ特性のピーク電圧Ｖｐの低減、および整定時間の短縮に大きな効果があることがわかる。

＜Ｃ_SNBの構造と静電容量特性＞
図１Ａに示した本発明の第１実施形態に係る耐放射線半導体装置１０が備える高周波ノイズ対策回路１１においては、コンデンサ（Ｃ_in）１２やスナバ・コンデンサ（Ｃ_SNB）１３が備えられている。
このようなコンデンサの構造や静電容量特性について、スナバ回路の機能に相当するスナバ・コンデンサ（Ｃ_SNB）１３を例にとって説明する。

《Ｃ_SNBの構造》
図１２は、スナバ・コンデンサ（Ｃ_SNB）１３のデバイス構造例について示す図であって、図１Ｃにおけるスナバ・コンデンサ（Ｃ_SNB）１３の構造について再記したものである。図１Ｃおよび図１Ｂにおける説明と重複する説明は、適宜、省略する。
図１２において、スナバ・コンデンサ（Ｃ_SNB）１３は、ｎ^-ｅｐｉ層２２とｐ^-ｗｅｌｌ層２３との間で構成される。
ｎ^-ｅｐｉ層２２とｐ^-ｗｅｌｌ層２３との間には空乏層が生じる。この空乏層を挟んでｎ^-ｅｐｉ層２２の電極とｐ^-ｗｅｌｌ層２３の電極との間にスナバ・コンデンサ（Ｃ_SNB）１３が形成される。

スナバ・コンデンサ（Ｃ_SNB）１３の静電容量の値は、前記の空乏層の厚さによって変化する。
ｎ^-ｅｐｉ層２２の不純物濃度（ｎ型）とｐ^-ｗｅｌｌ層２３の不純物濃度（ｐ型）とを比較すると、ｎ^-ｅｐｉ層２２の不純物濃度の方が低いので、空乏層はｎ^-ｅｐｉ層２２側に大きく広がる。そのため、ｎ^-ｅｐｉ層２２の不純物濃度によって実質的に空乏層の幅が支配される。
すなわち、ｎ^-ｅｐｉ層２２の不純物濃度が高くなると、空乏層の幅が小さくなって、スナバ・コンデンサ（Ｃ_SNB）１３の静電容量の値は、大きくなる。

《Ｃ_SNBの静電容量特性》
図１３は、スナバ・コンデンサ（Ｃ_SNB）の静電容量値とコンデンサを形成する面積、およびｎ^-ｅｐｉ層の不純物濃度の関係を示す図である。
図１３において、縦軸はスナバ・コンデンサ（Ｃ_SNB）の静電容量値（ｐＦ）を示し、横軸はｎ^-ｅｐｉ層の不純物濃度（ｃｍ^-3）を示している。またパラメータとしてスナバ・コンデンサを形成する面積を１００ｕｍ□、２００ｕｍ□、３００ｕｍ□の場合を図示している。なお、「ｕｍ」は「μｍ」を意味している。
また、スナバ・コンデンサ（Ｃ_SNB）に加わる電圧Ｖ_CSNB=５Ｖ、ｐ^-ｗｅｌｌ層２３の不純物濃度Ｎ_p-well＝１×１０¹⁸（ｃｍ^-3）である。
図１３に示すように、スナバ・コンデンサ（Ｃ_SNB）の静電容量値（ｐＦ）を大きくするためには、ｎ^-ｅｐｉ層の不純物濃度を高めることである。また、スナバ・コンデンサを形成する面積を広くすることである。

＜第１実施形態の総括＞
本発明の第１実施形態に係る耐放射線半導体装置は、ＳｉＣなどの耐放射線に強いデバイスで構成されているとともに、高周波ノイズ対策回路１１Ｃを備えている。
具体的には、高周波ノイズ対策回路として、正負電源間（Ｖ_dd，Ｖ_ss）との間にコンデンサ（Ｃ_in）と、スナバ回路の機能に相当するスナバ・コンデンサ（Ｃ_CNB）と抵抗（Ｒ_SNB1）、抵抗（Ｒ_SNB2）と、バイポーラ・トランジスタ（Ｑ）を設ける。
この構成によって、スナバ回路の抵抗における電圧が所定の電位を超えると寄生のバイポーラ・トランジスタ（Ｑ）が点弧し、急遮断に伴う電源間の跳ね上がり電圧をクランプ（抑制）する。

以上の構成によって、高放射線領域と低放射線領域との間の長距離送電線のインダクタンスに起因する電源オン時の跳ね上がり電圧や、寄生容量とで周期が決まるリンギングの発生を抑制し、関連するデバイスの破壊の危険性を低減する。
また、前記のコンデンサ（Ｃ_in）、スナバ・コンデンサ（Ｃ_CNB）、抵抗（Ｒ_SNB1、Ｒ_SNB2）、バイポーラ・トランジスタ（Ｑ）は、半導体デバイス（半導体チップ）のなかに造りこむことができて、追加部品が不要である。そのため、ロボットアームの先端などにも搭載可能な小型、軽量、低コストの耐放射線半導体装置が具現化する。

＜第１実施形態の効果＞
本発明の第１実施形態の耐放射線半導体装置によれば、耐放射線性などの環境性能に優れ、起動時などの耐スパイク電圧性に優れ、チップに内蔵されて追加部品が不要の小型、軽量、低コストの耐放射線半導体装置を提供できる。
また、耐放射線性などの環境性能に優れ、起動時などの耐スパイク電圧性に優れ、小型、軽量、低コストの耐放射線半導体装置であるので、放射能の高線量領域から低線量領域へ信号や電力をケーブルなどで長距離伝送をする必要のある原子炉格納容器におけるセンサや各種計測機器に適用でるという効果がある。

また、本発明の第１実施形態の耐放射線半導体装置は、耐放射線性に優れ、小型、軽量であるので、センサを設置する空間や積載重量が限られるロボットアームの先端など搭載に適しているという効果がある。
また、放射線環境下での状態監視や、廃炉作業の効率化に効果がある。

また、本発明の第１実施形態の耐放射線半導体装置を用いれば、放射能の高線量領域から低線量領域へ信号や電力をケーブルなどで長距離伝送をする必要のある原子炉格納容器における計測や制御に適した耐放射線システムを提供できる。

≪第２実施形態≫
本発明の第２実施形態に係る耐放射線半導体装置について、図１４Ａ、図１４Ｂを参照して説明する。

図１４Ａは、本発明の第２実施形態に係る耐放射線半導体装置の高周波ノイズ対策回路におけるスナバ・コンデンサとバイポーラ・トランジスタを形成する半導体デバイスとしての断面の構造例について説明する図である。

図１４Ａにおいて、下層から順に説明する。
ｎ^-ｓｕｂ層（ｎ型substrate層）２１は、デバイスを製造する一番の基となるウェハーの半導体基板の層である。シリコン基板（シリコンウェハー）、または多結晶ＳｉＣ基板を基に形成される。
ｎ^-ｅｐｉ層（ｎ型epitaxial層）２２は、半導体基板（ｎ^-ｓｕｂ層２１）上に多結晶ＳｉＣ薄膜をエピタキシャル成長した薄膜の層である。
ｎ^-層２０は、ｎ^-ｅｐｉ層（ｎ型epitaxial層）２２の上に形成したｎ型の層である。

ｐ^-ｗｅｌｌ層（ｐ型well層）２３は、ｎ^-ｅｐｉ層２２の上層にｐ型の島を形成した層である。
ｎ⁺層（高い濃度のｎ型層）２４は、ｐ^-ｗｅｌｌ層２３のなかに比較的に高い濃度のｎ⁺層を形成した層である。
酸化膜層２５は、ゲート酸化膜のような薄い酸化膜を形成する層である。
金属層２６は、配線（金属配線）などに用いる金属の層である。
なお、ｎ^-層２０は、下面がｎ^-ｅｐｉ層（ｎ型epitaxial層）２２に接し、上面はｐ^-ｗｅｌｌ層２３の下層の一部と接している。
以上の半導体デバイスの構成要素を用いて回路を構成する。半導体の製造工程を完了した後に、ウェハーをチップ状に裁断する。

以上の第２実施形態の図１４Ａの構成において、第１実施形態の図１Ｂの構成と異なるのは、ｎ^-層２０を有していることである。
ｎ^-層２０は、ｎ^-ｅｐｉ層２２よりはｎ型の不純物濃度が高濃度の層である。ただし、ｎ^-層２０は、ｐ層とｎ層の違いはあるが、ｐ^-ｗｅｌｌ層２３の不純物濃度よりは低濃度の層である。
また、前記したように、ｎ^-層２０の上面はｐ^-ｗｅｌｌ層２３と接している。また、ｎ^-層２０の下面はｎ^-ｅｐｉ層２２と接している。
図１４Ａにおけるその他の層については、図１Ｂの各層と事実上、同じであるので重複する説明は、適宜、省略する。

図１４Ｂは、本発明の第２実施形態に係る高周波ノイズ対策回路におけるスナバ・コンデンサ（Ｃ_SNB）とバイポーラ・トランジスタ（Ｑ）が半導体デバイスとしての断面構造において、何処に位置しているかを示す図である。
図１４Ｂにおいて、スナバ・コンデンサ（Ｃ_SNB）１３Ｂは、ｐ^-ｗｅｌｌ層２３とｎ^-層２０との間に構成される。
また、図１４Ｂにおいて、バイポーラ・トランジスタ（Ｑ）１６Ｂは、ｎ^-層２０（コレクタ）とｐ^-ｗｅｌｌ層２３（ベース）とｎ⁺層２４（エミッタ）とによって、ｎｐｎバイポーラ・トランジスタが形成されている。

図１４Ｂにおいて、バイポーラ・トランジスタ（Ｑ）１６Ｂのコレクタは、ｎ^-層２０で構成されている。
前記したように、図１Ｃにおけるバイポーラ・トランジスタ（Ｑ）１６のコレクタは、ｎ^-ｅｐｉ層２２で構成されている。
このように、第２実施形態に係るバイポーラ・トランジスタ（Ｑ）１６Ｂのコレクタの材質は、第１実施形態に係るバイポーラ・トランジスタ（Ｑ）１６のコレクタの材質と異なる。

前記したように、ｎ^-層２０は、ｎ^-ｅｐｉ層２２よりもｎの不純物が高い。そして、コレクタであるｎ^-層２０は、ベースであるｐ^-ｗｅｌｌ層２３に接している。
そのため、第２実施形態（図１４Ｂ）におけるバイポーラ・トランジスタ（Ｑ）１６Ｂは、第１実施形態（図１Ｃ）におけるバイポーラ・トランジスタ（Ｑ）１６に比較して、直流電流増幅率ｈｆｅが高くなる。
このように、第２実施形態と第１実施形態のコレクタの材質のｎ拡散の濃度差が、直流電流増幅率ｈｆｅの差となって、トランジスタ特性の差となって現れる。
バイポーラ・トランジスタ（Ｑ）１６Ｂの直流電流増幅率ｈｆｅが高くなると高周波ノイズ対策回路として、ピーク電圧Ｖｐの低減と、整定時間の短縮に効果がある。

また、図１４Ｂにおいて、スナバ・コンデンサ（Ｃ_SNB）１３Ｂは、ｐ^-ｗｅｌｌ層２３とｎ^-層２０との間に構成されている。
一方、図１Ｃにおけるスナバ・コンデンサ（Ｃ_SNB）１３は、ｐ^-ｗｅｌｌ層２３とｎ^-ｅｐｉ層２２との間に構成されている。
スナバ・コンデンサ（１３，１３Ｂ）の電極間に相当する空乏層の幅は、ｐ^-ｗｅｌｌ層２３のｐ型の不純物濃度が、ｎ型の不純物濃度より十分高いため、ｎ型としての不純物濃度によって事実上、決定される。そして、ｎ型の不純物濃度が高いと、空乏層の幅が小さくなって、コンデンサとしての静電容量値が大きくなる。
前記したように、ｎ^-層２０は、ｎ^-ｅｐｉ層２２に比較して、ｎ型としての不純物濃度が高い。そのため、スナバ・コンデンサ（Ｃ_SNB）１３Ｂは、スナバ・コンデンサ（Ｃ_SNB）１３に比較して、静電容量値が大きい。

このように、第２実施形態（図１４Ｂ）の高周波ノイズ対策回路は、第１実施形態（図１Ｃ）の高周波ノイズ対策回路に比較して、バイポーラ・トランジスタ（Ｑ）１６Ｂの直流電流増幅率ｈｆｅが高く、かつスナバ・コンデンサ（Ｃ_SNB）１３Ｂの静電容量値が大きいので、併せてピーク電圧Ｖｐの低減と、整定時間の短縮に効果がある。

＜第２実施形態の効果＞
第２実施形態においては、バイポーラ・トランジスタ（Ｑ）１６Ｂの形成において、ｎ^-層２０（コレクタ）とｐ^-ｗｅｌｌ層２３（ベース）とｎ⁺層２４（エミッタ）とでｎｐｎバイポーラ・トランジスタを構成することによって、第１実施形態におけるバイポーラ・トランジスタ（Ｑ）１６よりも直流電流増幅率ｈｆｅが高くなる。
また、第２実施形態に係るスナバ・コンデンサ（Ｃ_SNB）１３Ｂの静電容量値が大きくなる。
そのため、第２実施形態は、高周波ノイズ対策回路として、ピーク電圧Ｖｐの低減と、整定時間の短縮にさらに効果がある。

≪第３実施形態≫
本発明の第３実施形態として、第１実施形態や第２実施形態の耐放射線半導体装置を原子炉格納容器内などの高放射線領域に配置し、伝送線（ケーブル、長距離伝送線）を介して、低放射線領域に設置された監視制御部と信号の授受や電源の供給を行う耐放射線システムについて、図１５を参照して説明する。

図１５は、本発明の第３実施形態に係る耐放射線システムの構成例を示す図である。
図１５において、放射線の高い高線量領域には、耐放射線回路部４４０が配置されている。なお、耐放射線回路部４４０（図１５）は、前記した図２における放射線環境計測部３２に概ね相当する。
耐放射線回路部４４０には、例えば、センサ３１、アンプ１０Ｄ、レギュレータ１０Ｅが備えられている。これらのセンサ３１、アンプ１０Ｄ、レギュレータ１０Ｅは、ＳｉＣを含んで構成され、耐放射線の特性を有している。また、センサ３１、アンプ１０Ｄ、レギュレータ１０Ｅは、図１Ａに示した耐放射線半導体装置１０が備える高周波ノイズ対策回路１１を備えて構成されている。

図１５における耐放射線回路部４４０は、電源が急に遮断された場合に、程度の差はあれ、ノイズの影響を受ける可能性がある。具体的には、センサ３１、アンプ１０Ｄは、レギュレータ１０Ｅから電源の供給を受けているので電源遮断によるノイズの影響は軽減されるが、所定のレベルで影響は受ける。
そのため、耐放射性と耐ノイズ性を考慮して設計する必要があるので、前記した耐放射線半導体装置１０（図１Ａ）の対象となる回路である。

図１５において、放射線の低い低線量領域には、監視制御部４５０が配置されている。監視制御部４５０には、抵抗４４、コンデンサ４５、アンプ４６、電源４２が設けられている。また、伝送線（配線）４１Ａ、伝送線（配線）４１Ｂの一部も含まれる。
監視制御部４５０の電源４２から長距離伝送のケーブル（長距離伝送線）を介して耐放射線回路部４４０に電源電力（電圧）が供給される。
また、耐放射線回路部４４０のアンプ１０Ｄから信号が、長距離伝送のケーブル（伝送線４１Ａ，４１Ｂ）を介して監視制御部４５０の抵抗４４、コンデンサ４５、アンプ４６に送られる。

以上のように、高放射線環境領域には、耐放射線性と耐ノイズ性を考慮した設計の耐放射線回路部（耐放射線半導体装置）４４０を配置し、低放射線領域に監視制御部４５０を設けて、長距離伝送のケーブル（長距離伝送線）を介して、信号の授受と電源電力（電圧）の供給を行うシステムを構築することによって、耐放射線性と耐スパイク電圧性に優れ、小型軽量の耐放射線半導体装置を用いた耐放射線システムを提供できる。
特に、長距離伝送線が１０ｍ以上である場合には、効果的である。
また、高放射線環境領域の例としては、図２に示したように原子炉格納容器の内部がある。

＜第３実施形態の効果＞
放射線の高い高線量領域の環境に、耐放射線性と耐ノイズ性を考慮した設計の耐放射線半導体装置を用い、放射線の低い低線量領域に、長距離伝送のケーブル（長距離伝送線）を介して、信号の授受と電源電力（電圧）の供給を行う耐放射線システムを構築することによって、耐放射線性と耐スパイク電圧性に優れ、小型軽量の耐放射線半導体装置を用いた耐放射線システムを提供できる。

≪その他の実施形態≫
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明を分かりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を追加・削除・置換をすることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。

《コンデンサの構造》
図１Ａ、図１Ｂ、図１Ｃを参照して説明した第１実施形態のコンデンサ（Ｃ_in）１２については、酸化膜２５を挟んで、金属層２６とｎ⁺層２４との間で形成すると説明した。しかし、この構造に限定されない。金属層２６の代りに濃い不純物濃度のポリシリコン（導体層）を用いてもよい。
また、ｎ⁺層２４（ｎ型の拡散層）の代りにｐ型の拡散層を用いてもよい。また必要に応じて、電位を隔離するためにｎ型やｐ型を、適宜、選択して、拡散層の島を形成してもよい。
また必要に応じて、拡散濃度を選択してもよい。

《スナバ抵抗とトランジスタの構成》
図１Ａにおいては、スナバ抵抗（Ｒ_SNB）は中間電位を利用するために、２個の抵抗（Ｒ_SNB1、Ｒ_SNB2）で構成したが３個以上で構成してもよい。
また、複数のトランジスタと複数の抵抗で、さらなる高周波ノイズ対策性能を向上させる回路を構成してもよい。

《バイポーラ・トランジスタの構成》
バイポーラ・トランジスタは、ｎｐｎ構成のトランジスタで説明したが、ウェハー基板をｐ－ｓｕｂ（ｐ基板）を採用したり、ｐ－ｗｅｌｌの島をｎ－ｗｅｌｌの島で構成したりするような場合には、バイポーラ・トランジスタをｐｎｐ構成で回路を構成することも可能である。

《半導体基板について》
図１Ｂでは、ｎ^-ｓｕｂ層２１の基板の上に、ｎ^-ｅｐｉ層２２を形成する工程を説明したが、ｎ型のＳｉＣ基板を用いて、その上層のエピタキシャル工程を省略する工程を用いてもよい。
この場合には、図１Ｂにおいて、ｎ型（第1導電型）のＳｉＣ基板の低濃度層（第1導電型低濃度層）の上にｐ－ｗｅｌｌ（第２導電型ウェル層）の島を形成する。
この後は、図１Ｂで説明した工程とおりに、ｐ－ｗｅｌｌ２３に囲まれ、かつｐ－ｗｅｌｌ２３の主表面に形成されたｎ⁺型（第1導電型）の高濃度層（第１導電型高濃度層）２４と、このｎ⁺型高濃度層２４と酸化膜２５を介して対向する金属層２６（もしくはポリシリコンなどの導体層）を有する構造とする。
以上のように、エピタキシャル工程のｎ^-ｅｐｉ層２２を省く製造工程も可能である。

《ＭＯＳＦＥＴについて》
第１実施形態において、高周波ノイズ対策回路１１の出力電圧Ｖoutを用いた、図示していない他の回路（計測器など）を例として、単にＭＯＳＦＥＴの場合を説明した。
このＭＯＳＦＥＴは、プレーナ型（横型）の構造のＭＯＳＦＥＴ、あるいはトレンチ型（縦型）の構造のＭＯＳＦＥＴ、さらにはスーパージャンクションＭＯＳＦＥＴにおいても、前記した効果がある。

《耐放射線半導体装置の回路素子の構成》
耐放射線半導体装置の高周波ノイズ対策回路について説明したが、高周波ノイズ対策回路以降の電源を用いた、その他の回路構成についてはＭＯＳＦＥＴが適していると説明した。しかし、ＭＯＳＦＥＴに限定されず、バイポーラ・トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成してもよい。
他のデバイス製造工程においても、図１Ａに示した高周波ノイズ対策回路に相当するデバイス回路構成を形成することは、標準的な製造過程で可能であることがある。

《半導体素子について》
第１実施形態においては、バンドギャップがＳｉより広く、放射線に強い半導体として、ＳｉＣを用いて、ｐ型半導体とｎ型半導体とを形成し、ＭＯＳＦＥＴを構成する場合について説明した。
しかし、バンドギャップがＳｉより広く、放射線に強い半導体は、ＳｉＣ（シリコンカーバイド、炭化ケイ素）に限定されない。例えば、バンドギャップが広い半導体としては、化合物半導体のＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）、ＡｌＰ（リン化アルミニウム）、ＩｎＰ（リン化インジウム）等がある。

なお、ＳｉＣは、ＩＶ族－ＩＶ族の組み合わせで、Ｓｉと同じくＩＶ族であるので、ｐＭＯＳやｎＭＯＳを制作する際のｐ型半導体とｎ型半導体の形成には、それぞれ３価（Ｖ族）のＢ（ホウ素）や、５価（ＩＩＩ族）のＰ（リン）を不純物として打ち込む。
また、例えばＧａＡｓは、ＩＩＩ族－Ｖ族の組み合わせである。Ｇａ（ガリウム）がＡｓ（ヒ素）より多く含まれるとｐ型半導体となり、ＡｓがＧａより多く含まれるとｎ型半導体となる。
以上のように、バンドギャップがＳｉより広く、放射線に強い半導体（化合物半導体を含む）を用いることによって、耐放射線に強いｐ型半導体とｎ型半導体を用いたＭＯＳＦＥＴやＩＧＢＴが形成できる。

《ｐ型半導体とｎ型半導体の逆の組み合わせ》
第１実施形態に係る高周波ノイズ対策回路１１の半導体デバイスとしての構造として、図１Ｂを参照した説明において、ｎ型を「第１導電型」、ｐ型を「第２導電型」とし、また、ｎ層を「第１導電型層」、ｎ⁺層を「第１導電型高濃度層」、ｎ^-層を「第１導電型低濃度層」、ｎ^-ｅｐｉ層を「第１導電型エピタキシャル層」、ｐ^-ｗｅｌｌ層を「第２導電型ウェル層」と表記することにした。
そして、図１Ｂ、図１Ｃにおいて、ｎ^-ｓｕｂ層２１、ｎ^-ｅｐｉ層２２、ｐ^-ｗｅｌｌ層２３、ｎ⁺層２４として高周波ノイズ対策回路１１の半導体デバイスとしての構造を説明した。
しかし、「第１導電型」と、「第２導電型」の関係において、ｎ型とｐ型の関係を逆にした構造もあり得る。すなわち、半導体基板（２１）をｐ型で形成し、その上層のｐ，ｎ関係を逆に構成し、電源（Ｖ_dd，Ｖ_ss）を逆の極性で用いている構造、方法もある。

《耐放射線システムの構成例の補足１》
図１５を参照して説明した耐放射線システムにおいて、高放射線領域（高線量領域）には耐放射線回路部４４０を備え、放射線の低線量領域には、監視制御部４５０を備え、高線量領域の耐放射線回路部４４０と低線量領域の監視制御部４５０との間は、長距離伝送としてケーブルで接続する構成の例を説明した。
そして、耐放射線回路部４４０は、耐放射線半導体装置１０が備える高周波ノイズ対策回路１１を有するセンサ３１、アンプ１０Ｄ、レギュレータ１０Ｅの構成で説明した。

しかし、耐放射線回路部４４０の構成は、前記の構成に限定されない。すなわち、耐放射線半導体装置１０としての高周波ノイズ対策回路１１を有する様々の回路装置を備えて、様々に構成される。
例えば、前記したように高放射線領域（高線量領域）のセンサ３１として、放射線計測器、流量計、温度計、圧力計、イメージセンサなどの種々の計測器、観測器がある。
また、これらセンサの構成に対応して、放射線の低線量領域の監視制御部４５０の構成も図１５に示した構成に限定されず、様々な構成が可能である。
このように、様々な構成の高放射線領域の耐放射線回路部４４０と低放射線領域の監視制御部４５０の組み合わせによって、様々な耐放射線システムが構成できる。

《耐放射線システムの構成例の補足２》
図３、および図１５においては、高線量領域からの耐放射線半導体装置の信号を、長距離伝送線を介して、低線量領域における監視制御部４５０が受信する場合について説明したが、これに限定されない。
監視制御部４５０が耐放射線回路部４４０に対する制御信号を送る場合においても、その制御信号を耐放射線回路部４４０で受信する受信回路は、耐放射線性と耐ノイズ性を備える耐放射線半導体装置を用いる。

《耐放射線半導体装置の応用》
以上は、原子炉格納容器において使用する耐放射線半導体装置として説明したが、原子炉格納容器の環境や耐放射線の半導体装置に限定されない。
第１から第３実施形態の説明において、「耐放射線半導体装置」として表記したが、「高周波ノイズ対策回路」を搭載しているので、放射線環境に関係なく、耐放射線半導体装置は、耐ノイズ性がある。したがって、放射線環境以外の電源や信号にノイズが乗りやすい環境に用いる耐ノイズ性の半導体装置に用いてもよい。

例えば、信号を長距離伝送のためケーブル等を使用して信号を遠くに伝送システムに応用することができる。この際、放射線環境や原子炉関係に限定されない。
このように、放射線環境以外の環境においても、信号を長距離伝送する場合の前記した耐放射線半導体装置は、電源や信号にノイズが乗りやすい環境に用いる耐ノイズ性の半導体装置であることが重要であるので、高周波ノイズ対策回路（１１、図１Ａ）が搭載してあれば、耐放射線性のためのＳｉＣの半導体、および半導体装置であることには、限定されない。

１０，１０Ｂ，１０Ｃ 耐放射線半導体装置
１０Ｄ アンプ（耐放射線半導体装置）
１０Ｅ レギュレータ（耐放射線半導体装置）
１１，１１Ｃ 高周波ノイズ対策回路
１２ コンデンサ（第１のコンデンサ）、Ｃ_in
１３，１３Ｂ スナバ・コンデンサ（第２のコンデンサ）、Ｃ_SNB
１４ 抵抗（第１の抵抗）、Ｒ_SNB1
１５ 抵抗（第２の抵抗）、Ｒ_SNB2
１６，１６Ｂ バイポーラ・トランジスタ、Ｑ
１７ 正極端子
１８ 負極端子
１９，４４ 抵抗
２０ ｎ^-層（第１導電型低濃度層）
２１ ｎ^-ｓｕｂ層（半導体基板）
２２ ｎ^-ｅｐｉ層（第１導電型エピタキシャル層）
２３ ｐ^-ｗｅｌｌ層（第２導電型ウェル層）
２４ ｎ⁺層（第１導電型高濃度層、ｎ⁺型高濃度層）
２５，２７ 酸化膜層、酸化膜
２６，２８ 金属層、導体層
２９ ｐ⁺層
２９Ｂ ｐ層
３１ センサ、計測器（耐放射線半導体装置）
３２ 放射線環境計測部
４１ 出力部
４１Ａ，４１Ｂ 長距離伝送線、伝送線、配線
４２ 電源
４３，４３Ａ，４３Ｂ 寄生インダクタンス、インダクタンス、Ｌｓ
４５ コンデンサ
４６ アンプ
４７ 正極電源端子、Ｖ_dd
４８ 負極電源端子、Ｖ_ss
５１ 原子炉格納容器
５２ 原子炉圧力容器
５３ 圧力抑制室
５４ 貫通部
４４０ 耐放射線回路部
４５０ 監視制御部
１００１ 建屋

Claims (14)

1. 正負の電源端子間に設けられた第１のコンデンサと、
   前記第１のコンデンサに並列に接続された第２のコンデンサと、
   前記第２のコンデンサと負側または正側の電源端子との間に挿入された第１の抵抗および第２の抵抗と、
   前記第１の抵抗と第２の抵抗の接続点がベース端子に接続され、前記の負側または正側の電源端子にエミッタ端子またはコレクタ端子がそれぞれ接続されたバイポーラ・トランジスタと、
   を備える、
   ことを特徴とする耐放射線半導体装置。
2. 請求項１において、
   前記耐放射線半導体装置は、シリコンのバンドギャップより広いバンドギャップを有する半導体を用いて構成される、
   ことを特徴とする耐放射線半導体装置。
3. 請求項２において、
   前記耐放射線半導体装置は、炭化ケイ素を用いた半導体デバイスで構成される、
   ことを特徴とする耐放射線半導体装置。
4. 請求項１において、
   前記耐放射線半導体装置は、ＭＯＳＦＥＴを備えて構成される、
   ことを特徴とする耐放射線半導体装置。
5. 請求項４において、
   前記バイポーラ・トランジスタは、前記ＭＯＳＦＥＴを形成する半導体構造を転用して形成する寄生のバイポーラ・トランジスタである、
   ことを特徴とする耐放射線半導体装置。
6. 請求項１において、
   前記耐放射線半導体装置は、ＩＧＢＴを備えて構成される、
   ことを特徴とする耐放射線半導体装置。
7. 請求項１または請求項３において、
   前記第１のコンデンサと前記第２のコンデンサと前記第１の抵抗と前記第２の抵抗と前記バイポーラ・トランジスタとが、ひとつの半導体チップに形成される、
   ことを特徴とする耐放射線半導体装置。
8. 請求項３において、
   前記耐放射線半導体装置は、
   炭化ケイ素基板の主表面に形成された第1導電型エピタキシャル層と、
   前記第１導電型エピタキシャル層の主表面の一部に形成された第２導電型ウェル層と、
   前記第２導電型ウェル層に囲まれ、かつ前記第２導電型ウェル層の主表面に形成された第１導電型高濃度層と、
   前記第１導電型高濃度層と、酸化膜層を介して対向する金属層と、
   を有して形成される、
   ことを特徴とする耐放射線半導体装置。
9. 請求項８において、
   前記第１導電型エピタキシャル層と前記第２導電型ウェル層との間に、前記第１導電型エピタキシャル層よりも高濃度で、前記第２導電型ウェル層よりも低濃度な第１導電型層が形成される、
   ことを特徴とする耐放射線半導体装置。
10. 請求項３において、
    前記耐放射線半導体装置は、
    炭化ケイ素基板の主表面に形成された第1導電型低濃度層と、
    前記第１導電型低濃度層の主表面の一部に形成された第２導電型ウェル層と、
    前記第２導電型ウェル層に囲まれ、かつ前記第２導電型ウェル層の主表面に形成された第１導電型高濃度層と、
    前記第１導電型高濃度層と、酸化膜層を介して対向する導体層と、
    を有して形成される、
    ことを特徴とする耐放射線半導体装置。
11. 請求項１０において、
    前記導体層は、金属層である、
    ことを特徴とする耐放射線半導体装置。
12. 請求項１から請求項７のいずれか一項に記載の耐放射線半導体装置と、
    前記耐放射線半導体装置に電源を供給するとともに前記耐放射線半導体装置からの信号を受信する監視制御部と、
    前記耐放射線半導体装置と前記監視制御部との間の信号の伝送と、前記監視制御部から前記耐放射線半導体装置に電源電力を配送と、を担う経路である長距離伝送線と、
    を備え、
    前記耐放射線半導体装置は、放射線の高い高線量領域に配置され、
    前記監視制御部は、放射線の低い低線量領域に配置され、
    前記長距離伝送線は、前記高線量領域と前記低線量領域との間を跨いで配置される、
    ことを特徴とする耐放射線システム。
13. 請求項１２において、
    前記長距離伝送線は、１０ｍ以上である、
    ことを特徴とする耐放射線システム。
14. 請求項１２において、
    前記耐放射線半導体装置は、原子炉格納容器内に配置される、
    ことを特徴とする耐放射線システム。

Images