JP2023025982A - Ceramic electronic component and circuit board - Google Patents
Ceramic electronic component and circuit board Download PDFInfo
- Publication number
- JP2023025982A JP2023025982A JP2021131503A JP2021131503A JP2023025982A JP 2023025982 A JP2023025982 A JP 2023025982A JP 2021131503 A JP2021131503 A JP 2021131503A JP 2021131503 A JP2021131503 A JP 2021131503A JP 2023025982 A JP2023025982 A JP 2023025982A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- auxiliary electrodes
- pair
- external electrode
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims description 14
- 239000003985 ceramic capacitor Substances 0.000 description 87
- 229910000679 solder Inorganic materials 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 19
- 230000007547 defect Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 3
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910021523 barium zirconate Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- FQNGWRSKYZLJDK-UHFFFAOYSA-N [Ca].[Ba] Chemical compound [Ca].[Ba] FQNGWRSKYZLJDK-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- JXDXDSKXFRTAPA-UHFFFAOYSA-N calcium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[Ca+2].[Ti+4].[Ba+2] JXDXDSKXFRTAPA-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Details Of Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、一対の端子電極を備えるセラミック電子部品及び回路基板に関する。 The present invention relates to a ceramic electronic component and a circuit board having a pair of terminal electrodes.
積層セラミックコンデンサは、積層された複数の内部電極を含むセラミック素体と、セラミック素体の端部を覆う一対の外部電極と、を備える。積層セラミックコンデンサは、一対の外部電極がそれぞれ実装基板の一対の端子に半田付けされることで実装される。積層セラミックコンデンサの実装には、例えばリフロー法が用いられる。 A laminated ceramic capacitor includes a ceramic body including a plurality of laminated internal electrodes, and a pair of external electrodes covering ends of the ceramic body. A multilayer ceramic capacitor is mounted by soldering a pair of external electrodes to a pair of terminals of a mounting substrate. A reflow method, for example, is used to mount the multilayer ceramic capacitor.
積層セラミックコンデンサの実装時には、一対の外部電極のうちの一方への半田の濡れ広がりが先行することで、当該一方の外部電極に作用する半田の表面張力により積層セラミックコンデンサが立ち上がることがある(例えば、特許文献1の段落0008及び図3参照)。この現象は、ツームストーン現象と呼ばれる。 When mounting a multilayer ceramic capacitor, the solder wets and spreads on one of the pair of external electrodes first, and the surface tension of the solder acting on the one external electrode may cause the multilayer ceramic capacitor to rise (for example, , paragraph 0008 and FIG. 3 of Patent Document 1). This phenomenon is called the tombstone phenomenon.
これに対し、特許文献1に記載の積層セラミックコンデンサでは、外部電極の端面が外向きに膨出しにくい構成とすることで、実装時におけるツームストーン現象の発生が抑制されている。具体的に、この積層セラミックコンデンサでは、セラミック素体の端面を凹状面とすることで、外部電極の端面が平坦になりやすくなる。 On the other hand, in the multilayer ceramic capacitor described in Patent Document 1, the end faces of the external electrodes are configured to be less likely to protrude outward, thereby suppressing the occurrence of the tombstone phenomenon during mounting. Specifically, in this multilayer ceramic capacitor, by making the end faces of the ceramic body concave, the end faces of the external electrodes can be easily flattened.
近年、積層セラミックコンデンサでは、スマートフォンやウェアラブル機器などにおける薄型化、多機能化、バッテリーの大容量化などに伴って、小型化及び低背化の進行とともに軽量化が進行している。これに対し、軽量な積層セラミックコンデンサほど実装時にツームストーン現象が発生しやすい傾向が確認されている。 In recent years, multilayer ceramic capacitors have become smaller, thinner, and lighter as smartphones and wearable devices have become thinner, more multifunctional, and have larger battery capacities. On the other hand, it has been confirmed that the lighter the multilayer ceramic capacitor, the easier it is for the tombstone phenomenon to occur during mounting.
積層セラミックコンデンサでは、軽量化が進むにつれて、実装時におけるツームストーン現象の発生を充分に防ぐことがますます難しくなるものと考えられる。このため、積層セラミックコンデンサには、実装時におけるツームストーン現象の発生を更に効果的に抑制可能な技術が求められる。 In multilayer ceramic capacitors, as weight reduction progresses, it will become more and more difficult to sufficiently prevent the occurrence of the tombstone phenomenon during mounting. Therefore, there is a demand for a technology capable of more effectively suppressing the occurrence of the tombstone phenomenon during mounting of multilayer ceramic capacitors.
以上のような事情に鑑み、本発明の目的は、実装不良が発生しにくいセラミック電子部品及び回路基板を提供することにある。 SUMMARY OF THE INVENTION In view of the circumstances as described above, an object of the present invention is to provide a ceramic electronic component and a circuit board in which mounting defects are less likely to occur.
上記目的を達成するため、本発明の一形態に係るセラミック電子部品は、セラミック素体と、第1外部電極ユニットと、第2外部電極ユニットと、を具備する。
上記セラミック素体は、第1軸に垂直な第1及び第2主面と、上記第1軸と直交する第2軸に垂直な第1及び第2端面と、上記第1及び第2軸と直交する第3軸に垂直な第1及び第2側面と、上記第1及び第2側面をそれぞれ上記第1主面に接続する第1及び第2稜部と、を有する。
上記第1外部電極ユニットは、上記セラミック素体の上記第1端面側に設けられている。上記第1外部電極ユニットは、上記第1端面を被覆し、上記第1端面から上記第1主面に延出する第1端子電極と、上記第1端子電極から離間し、かつ相互に離間して設けられ、上記第1及び第2稜部からそれぞれ上記第1主面に沿って上記第3軸方向に延びる一対の第1補助電極と、を含む。
上記第2外部電極ユニットは、上記セラミック素体の上記第2端面側に設けられている。上記第2外部電極ユニットは、上記第2端面を被覆し、上記第2端面から上記第1主面に延出する第2端子電極と、上記第2端子電極から離間し、かつ相互に離間して設けられ、上記第1及び第2稜部からそれぞれ上記第1主面に沿って上記第3軸方向に延びる一対の第2補助電極と、を含む。
To achieve the above object, a ceramic electronic component according to one aspect of the present invention includes a ceramic body, a first external electrode unit, and a second external electrode unit.
The ceramic body has first and second main surfaces perpendicular to a first axis, first and second end surfaces perpendicular to a second axis perpendicular to the first axis, and first and second axes. It has first and second side surfaces perpendicular to a third orthogonal axis, and first and second ridges respectively connecting the first and second side surfaces to the first main surface.
The first external electrode unit is provided on the first end face side of the ceramic body. The first external electrode unit includes a first terminal electrode covering the first end surface and extending from the first end surface to the first main surface, separated from the first terminal electrode and separated from each other. a pair of first auxiliary electrodes provided along the first main surface and extending in the third axial direction from the first and second ridges, respectively.
The second external electrode unit is provided on the second end face side of the ceramic body. The second external electrode unit includes a second terminal electrode covering the second end surface and extending from the second end surface to the first main surface, separated from the second terminal electrode and separated from each other. a pair of second auxiliary electrodes provided along the first main surface from the first and second ridges, respectively, and extending in the third axial direction.
このセラミック電子部品の実装時には、第1外部電極ユニットが実装基板の第1端子に半田付けされ、第2外部電極ユニットが実装基板の第2端子に半田付けされる。実装の過程におけるセラミック電子部品では、溶融状態の半田の表面張力が、第1端子上において第1外部電極ユニットに作用し、第2端子上において第2外部電極ユニットに作用する。
第1外部電極ユニットでは、第1端子電極に作用するセラミック電子部品を第1端子上で立ち上がらせようとする力とは反対向きの力が第1補助電極に作用する。また、第2外部電極ユニットでは、第2端子電極に作用するセラミック電子部品を第2端子上で立ち上がらせようとする力とは反対向きの力が第2補助電極に作用する。
これにより、このセラミック電子部品では、実装の過程において、溶融状態の半田が第1及び第2外部電極ユニットのいずれか一方に先行して濡れ広がる場合にも、セラミック電子部品が立ち上がるツームストーン現象が発生しにくくなる。したがって、このセラミック電子部品では、実装不良の発生を効果的に抑制することができる。
When mounting this ceramic electronic component, the first external electrode unit is soldered to the first terminal of the mounting board, and the second external electrode unit is soldered to the second terminal of the mounting board. In the ceramic electronic component during the mounting process, the surface tension of molten solder acts on the first external electrode unit on the first terminal and acts on the second external electrode unit on the second terminal.
In the first external electrode unit, a force acts on the first auxiliary electrode in a direction opposite to the force acting on the first terminal electrode, which causes the ceramic electronic component to rise above the first terminal. In addition, in the second external electrode unit, a force acts on the second auxiliary electrode in a direction opposite to the force acting on the second terminal electrode, which causes the ceramic electronic component to rise above the second terminal.
As a result, in the process of mounting the ceramic electronic component, even if molten solder wets and spreads prior to either one of the first and second external electrode units, the tombstone phenomenon occurs in which the ceramic electronic component rises. less likely to occur. Therefore, in this ceramic electronic component, it is possible to effectively suppress the occurrence of mounting defects.
上記第1端子電極、上記一対の第1補助電極、上記第2端子電極、及び上記一対の第2補助電極は、導電体の焼結膜を含んでもよい。 The first terminal electrode, the pair of first auxiliary electrodes, the second terminal electrode, and the pair of second auxiliary electrodes may include a sintered film of a conductor.
上記一対の第1補助電極は、上記第1及び第2稜部からそれぞれ上記第1及び第2側面に沿って上記第1軸方向に延びていてもよい。
上記一対の第2補助電極は、上記第1及び第2稜部からそれぞれ上記第1及び第2側面に沿って上記第1軸方向に延びていてもよい。
The pair of first auxiliary electrodes may extend in the first axial direction along the first and second side surfaces from the first and second ridges, respectively.
The pair of second auxiliary electrodes may extend in the first axial direction along the first and second side surfaces from the first and second ridges, respectively.
上記一対の第1補助電極の上記第2軸方向の寸法は、上記第1端子電極の上記第2軸方向の寸法の2%以上10%以下であってもよい。
上記一対の第2補助電極の上記第2軸方向の寸法は、上記第2端子電極の上記第2軸方向の寸法の2%以上10%以下であってもよい。
The dimension of the pair of first auxiliary electrodes in the second axial direction may be 2% or more and 10% or less of the dimension of the first terminal electrode in the second axial direction.
The dimension of the pair of second auxiliary electrodes in the second axial direction may be 2% or more and 10% or less of the dimension of the second terminal electrode in the second axial direction.
上記第1端子電極と上記一対の第1補助電極との間隔は、上記第1端子電極の上記第2軸方向の寸法の2%以上10%以下であってもよい。
上記第2端子電極と上記一対の第2補助電極との間隔は、上記第2端子電極の上記第2軸方向の寸法の2%以上10%以下であってもよい。
The distance between the first terminal electrode and the pair of first auxiliary electrodes may be 2% or more and 10% or less of the dimension of the first terminal electrode in the second axial direction.
The distance between the second terminal electrode and the pair of second auxiliary electrodes may be 2% or more and 10% or less of the dimension of the second terminal electrode in the second axial direction.
本発明の一形態に係る回路基板は、セラミック電子部品と、実装基板と、を具備する。
上記セラミック電子部品は、セラミック素体と、第1外部電極ユニットと、第2外部電極ユニットと、を備える。
上記セラミック素体は、第1軸に垂直な第1及び第2主面と、上記第1軸と直交する第2軸に垂直な第1及び第2端面と、上記第1及び第2軸と直交する第3軸に垂直な第1及び第2側面と、上記第1及び第2側面をそれぞれ上記第1主面に接続する第1及び第2稜部と、を有する。
上記第1外部電極ユニットは、上記セラミック素体の上記第1端面側に設けられている。上記第1外部電極ユニットは、上記第1端面を被覆し、上記第1端面から上記第1主面に延出する第1端子電極と、上記第1端子電極から離間し、かつ相互に離間して設けられ、上記第1及び第2稜部からそれぞれ上記第1主面に沿って上記第3軸方向に延びる一対の第1補助電極と、を含む。
上記第2外部電極ユニットは、上記セラミック素体の上記第2端面側に設けられている。上記第2外部電極ユニットは、上記第2端面を被覆し、上記第2端面から上記第1主面に延出する第2端子電極と、上記第2端子電極から離間し、かつ相互に離間して設けられ、上記第1及び第2稜部からそれぞれ上記第1主面に沿って上記第3軸方向に延びる一対の第2補助電極と、を含む。
上記実装基板は、基板本体と、上記基板本体上に設けられ、上記第1端子電極及び上記第1補助電極が半田付けされた第1端子と、上記基板本体上に設けられ、上記第2端子電極及び上記第2補助電極が半田付けされた第2端子と、を有する。
A circuit board according to one aspect of the present invention includes a ceramic electronic component and a mounting board.
The ceramic electronic component includes a ceramic body, a first external electrode unit, and a second external electrode unit.
The ceramic body has first and second main surfaces perpendicular to a first axis, first and second end surfaces perpendicular to a second axis perpendicular to the first axis, and first and second axes. It has first and second side surfaces perpendicular to a third orthogonal axis, and first and second ridges respectively connecting the first and second side surfaces to the first main surface.
The first external electrode unit is provided on the first end face side of the ceramic body. The first external electrode unit includes a first terminal electrode covering the first end surface and extending from the first end surface to the first main surface, separated from the first terminal electrode and separated from each other. a pair of first auxiliary electrodes provided along the first main surface and extending in the third axial direction from the first and second ridges, respectively.
The second external electrode unit is provided on the second end face side of the ceramic body. The second external electrode unit includes a second terminal electrode covering the second end surface and extending from the second end surface to the first main surface, separated from the second terminal electrode and separated from each other. a pair of second auxiliary electrodes provided along the first main surface from the first and second ridges, respectively, and extending in the third axial direction.
The mounting board comprises a board body, a first terminal provided on the board body to which the first terminal electrode and the first auxiliary electrode are soldered, and a second terminal provided on the board body. an electrode and a second terminal to which the second auxiliary electrode is soldered.
本発明によれば、実装不良が発生しにくいセラミック電子部品及び回路基板を提供することができる。 According to the present invention, it is possible to provide a ceramic electronic component and a circuit board in which mounting defects are less likely to occur.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawing shows mutually orthogonal X-, Y-, and Z-axes. The X-axis, Y-axis, and Z-axis are common in all drawings.
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
[Overall Configuration of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer
積層セラミックコンデンサ10は、セラミック素体11と、第1端子電極14aと、第2端子電極15aと、を備える。セラミック素体11は、積層セラミックコンデンサ10の本体として構成される。端子電極14a,15aは、積層セラミックコンデンサ10における電気的な接続を受けるための一対の端子を構成する。
The multilayer
セラミック素体11は、X軸に垂直な第1及び第2端面E1,E2と、Y軸に垂直な第1及び第2側面S1,S2と、Z軸に垂直な第1及び第2主面M1,M2と、を含む外面を有する六面体として構成される。セラミック素体11の端面E1,E2、側面S1,S2、及び主面M1,M2はいずれも、平坦面として構成される。
The
本実施形態に係る平坦面とは、全体的に見たときに平坦と認識される面であれば厳密に平面でなくてもよく、例えば、表面の微小な凹凸形状や、所定の範囲に存在する緩やかな湾曲形状などを有する面も含まれる。端面E1,E2、側面S1,S2、及び主面M1,M2はそれぞれ、その一部においてX軸、Y軸、及びZ軸と垂直であればよい。 The flat surface according to the present embodiment does not have to be strictly a flat surface as long as it is recognized as flat when viewed as a whole. It also includes surfaces that have a gently curved shape, etc. The end surfaces E1, E2, the side surfaces S1, S2, and the principal surfaces M1, M2 may be partially perpendicular to the X, Y, and Z axes.
セラミック素体11は、X軸に沿って延びる第1及び第2稜部R1,R2を有する。第1稜部R1は第1側面S1と第1主面M1とを接続し、第2稜部R2は第2側面S2と第1主面M1とを接続している。セラミック素体11は、稜部R1,R2が丸みを帯びた曲面となるように面取りされていることが好ましい。
The
セラミック素体11では、第1主面M1が実装時に実装基板と対向させられるZ軸方向下面を構成する。また、セラミック素体11では、第2主面M2がZ軸方向上面を構成し、つまり実装時に第2主面M2が吸着保持される。なお、図1は、セラミック素体11の第1主面M1側から積層セラミックコンデンサ10を示している。
In the
第1及び第2端子電極14a,15aは、セラミック素体11の第1及び第2端面E1,E2を覆い、セラミック素体11を挟んでX軸方向に対向している。端子電極14a,15aは、セラミック素体11の各端面E1,E2から主面M1,M2及び側面S1,S2に延出し、主面M1,M2及び側面S1,S2上においてX軸方向に離間している。
The first and second
セラミック素体11は、誘電体セラミックスで形成されている。セラミック素体11は、誘電体セラミックスに覆われた複数の第1内部電極12及び第2内部電極13を有する。複数の内部電極12,13は、いずれもX-Y平面に沿って延びるシート状であり、Z軸方向に沿って交互に配置されている。
The
つまり、セラミック素体11には、内部電極12,13がセラミック層を挟んでZ軸方向に対向する対向領域が形成されている。第1内部電極12は、対向領域から第1端面E1に引き出され、第1端子電極14aに接続されている。第2内部電極13は、対向領域から第2端面E2に引き出され、第2端子電極15aに接続されている。
In other words, the
このような構成により、積層セラミックコンデンサ10では、第1端子電極14aと第2端子電極15aとの間に電圧が印加されると、内部電極12,13の対向領域において複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1端子電極14aと第2端子電極15aとの間の電圧に応じた電荷が蓄えられる。
With such a configuration, in the multilayer
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
In the
なお、誘電体セラミックスは、チタン酸ストロンチウム(SrTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸マグネシウム(MgTiO3)、ジルコン酸カルシウム(CaZrO3)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O3)、ジルコン酸バリウム(BaZrO3)、酸化チタン(TiO2)、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウム、及びチタン酸ジルコン酸バリウムカルシウム(Ba1-x-yCaxSryTi1-zZrzO3)などの組成系であってもよい。 Dielectric ceramics include strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), calcium zirconate titanate (Ca(Zr,Ti) O 3 ), barium zirconate (BaZrO 3 ), titanium oxide (TiO 2 ), barium strontium titanate, barium calcium titanate, barium zirconate, barium zirconate titanate, calcium zirconate titanate, and zirconate titanate. It may be a composition system such as barium calcium (Ba 1-xy Ca x Sr y Ti 1-z Zr z O 3 ).
積層セラミックコンデンサ10では、第1端子電極14aが、セラミック素体11の外面における第1端面E1側に設けられた第1外部電極ユニット14の一部として構成される。また、第2端子電極15aは、セラミック素体11の外面における第2端面E2側に設けられた第2外部電極ユニット15の一部として構成される。
In the multilayer
第1外部電極ユニット14は、第1端子電極14aに加えて、一対の第1補助電極14bを含む。第2外部電極ユニット15は、第2端子電極15aに加えて、一対の第2補助電極15bを含む。補助電極14b,15bは、端子電極14a,15aとは異なり、積層セラミックコンデンサ10の端子として機能しない電極である。
The first
外部電極ユニット14,15は、導電体の焼結膜として構成することができる。外部電極ユニット14,15を構成する導電体の焼結膜は、セラミック素体11の外面における端子電極14a,15a及び補助電極14b,15bに対応する位置に塗布した導電性ペーストを焼き付けることで形成することができる。
The
焼結膜を構成する導電体は、典型的には、Ni(ニッケル)を主成分として構成される。しかし、焼結膜を構成する導電体の主成分は、これ以外にも、例えば、Cu(銅)、Pd(パラジウム)、及びAg(銀)などであってもよい。なお、本実施形態では、主成分とは最も含有比率の高い成分のことを言うものとする。 The conductor forming the sintered film is typically composed mainly of Ni (nickel). However, the main component of the conductor forming the sintered film may be other than this, such as Cu (copper), Pd (palladium), Ag (silver), and the like. In addition, in this embodiment, the main component shall mean the component with the highest content ratio.
外部電極ユニット14,15は、単一の層で構成された単層構造であっても、複数の層で構成された複層構造であってもよい。例えば、外部電極ユニット14,15には、導電体の焼結膜で構成された下地層の上に、湿式メッキ法で形成された導電性のメッキ層が設けられていてもよい。
The
外部電極ユニット14,15を構成するメッキ層は、単一のメッキ膜で構成された単層構造であっても、複数のメッキ膜で構成された積層構造であってもよい。一例として、メッキ層は、Cu(銅)膜、Ni(ニッケル)膜、及びSn(錫)膜が、下地層上にこの順番で積層された積層構造とすることができる。
The plated layers forming the
積層セラミックコンデンサ10は、補助電極14b,15bの作用によって、ツームストーン現象による実装不良の発生を効果的に抑制可能である。特に、積層セラミックコンデンサ10では、実装時にツームストーン現象がより発生しやすくなる小型で軽量の構成においても、実装不良の発生をより効果的に防止することができる。
The multilayer
具体的に、積層セラミックコンデンサ10では、2.0±0.15mm×1.2±0.15mm×1.2±0.15mm以下のサイズにおいて実装不良の発生を抑制する効果がより有効に得られやすい。つまり、実装不良を抑制する効果は、X軸方向の寸法が2.0mm以下で、Y軸及びZ軸方向の寸法が1.2mm以下である場合により有効に得られやすくなる。
Specifically, in the multilayer
積層セラミックコンデンサ10のサイズは、例えば、1.0±0.10mm×0.5±0.10mm×0.5±0.10mm、0.6±0.05mm×0.3±0.05mm×0.3±0.05mm、0.2±0.015mm×0.1±0.015mm×0.1±0.015mmなどとすることができる。なお、積層セラミックコンデンサ10は、これらのサイズに限定されず、用途などに応じて様々なサイズとすることができる。
The size of the laminated
[補助電極14b,15b]
図4は、積層セラミックコンデンサ10をセラミック素体11の第1主面M1側から示す平面図である。図5は、積層セラミックコンデンサ10の図1のC-C'線に沿った断面図である。つまり、図5は、積層セラミックコンデンサ10における一方の補助電極14b,15bを通る断面を示している。
[
4 is a plan view showing the laminated
第1外部電極ユニット14では、一対の第1補助電極14bがそれぞれ、稜部R1,R2上における第1端子電極14aに隣接する位置に設けられている。一対の第1補助電極14bはいずれも、第1端子電極14aからX軸方向に離間している。また、一対の第1補助電極14bは、相互にY軸方向に間隔をあけて対向している。
In the first
一対の第1補助電極14bはそれぞれ、稜部R1,R2から第1主面M1に沿ってY軸方向中央部に向けて延出している。また、一対の第1補助電極14bはそれぞれ、稜部R1,R2から側面S1,S2に沿ってZ軸方向上方に向けて延出している。これにより、各第1補助電極14bでは、Y-Z平面に平行な断面がL字状となっている。
The pair of first
第2外部電極ユニット15では、一対の第2補助電極15bがそれぞれ、稜部R1,R2上における第2端子電極15aに隣接する位置に設けられている。一対の第2補助電極15bはいずれも、第2端子電極15aからX軸方向に離間している。また、一対の第2補助電極15bは、相互にY軸方向に間隔をあけて対向している。
In the second
一対の第2補助電極15bはそれぞれ、稜部R1,R2から第1主面M1に沿ってY軸方向の中央部に向けて延出している。また、一対の第2補助電極15bはそれぞれ、稜部R1,R2から側面S1,S2に沿ってZ軸方向上方に向けて延出している。これにより、各第2補助電極15bでは、Y-Z平面に平行な断面がL字状となっている。
The pair of second
図6は、積層セラミックコンデンサ10が実装された回路基板100を示す側面図である。回路基板100は、基板本体21と、第1端子22と、第2端子23と、を有する実装基板20を備える。端子22,23は、実装基板20の一対の端子を構成し、基板本体21におけるZ軸方向上方を向いた実装面上に設けられている。
FIG. 6 is a side view showing the
回路基板100では、積層セラミックコンデンサ10の外部電極ユニット14,15がそれぞれ、実装基板20の端子22,23に半田付けされている。これにより、回路基板100では、積層セラミックコンデンサ10が実装基板20に対して電気的に接続されるとともに物理的に固定されている。
In the
積層セラミックコンデンサ10の実装基板20への実装には、一般的なリフロー法を用いることができる。リフロー法では、半田Hが配置された実装基板20の端子22,23上に積層セラミックコンデンサ10の外部電極ユニット14,15を載置した状態で、リフロー炉を通過させる過程で半田Hを溶融させた後に凝固させる。
A general reflow method can be used to mount the multilayer
これにより、実装基板20の第1端子22上では、溶融状態の半田Hが、相互に近接する第1端子電極14a及び第1補助電極14bに実質的に同時に濡れ広がる。また、実装基板20の第2端子23上では、溶融状態の半田Hが、相互に近接する第2端子電極15a及び第2補助電極15bに実質的に同時に濡れ広がる。
As a result, on the
このように、積層セラミックコンデンサ10では、端子電極14a,15aと補助電極14b,15bとを一括して端子22,23に半田付けすることができる。このため、積層セラミックコンデンサ10では、補助電極14b,15bを実装基板20の端子22,23に半田付けするために追加の手間がかからない。
Thus, in the multilayer
積層セラミックコンデンサ10では、補助電極14b,15bを設けることで、溶融状態の半田Hの表面張力の作用によって端子22,23の一方において立ち上がるツームストーン現象の発生を抑制することができる。以下、積層セラミックコンデンサ10における補助電極14b,15bの作用について説明する。
In the multilayer
図7は、本実施形態の比較例に係る積層セラミックコンデンサ10aを実装する過程を示す側面図である。比較例に係る積層セラミックコンデンサ10aは、端子電極14a,15aが設けられているものの、補助電極14b,15bが設けられていない点で本実施形態に係る積層セラミックコンデンサ10と異なる。
FIG. 7 is a side view showing a process of mounting a laminated
図7に示す積層セラミックコンデンサ10aには、実装基板20の第2端子23上で立ち上がるツームストーン現象が発生している。このツームストーン現象は、第1端子電極14aよりも先行して第2端子電極15aに濡れ広がった半田Hの表面張力の作用によって、図7に矢印で示す方向のモーメントが発生することに起因する。
A tombstone phenomenon that rises above the
図7に示す積層セラミックコンデンサ10aでは、ツームストーン現象の発生によって、第1端子電極14aが実装基板20の第1端子22から浮き上がることで、第1端子電極14aにおける実装基板20の第1端子22に対する導通が得られなくなる。したがって、図7に示す積層セラミックコンデンサ10aは実装不良となる。
In the multilayer
また、積層セラミックコンデンサ10aでは、第2端子電極15aよりも先行して第1端子電極14aに半田Hが濡れ広がる場合にも、実装基板20の第1端子22上で立ち上がるツームストーン現象が発生する。このように、比較例に係る積層セラミックコンデンサ10aでは、ツームストーン現象による実装不良が発生しやすい。
Further, in the multilayer
これに対し、本実施形態に係る積層セラミックコンデンサ10では、半田Hの表面張力が、補助電極14b,15bに対して、実装基板20の端子22,23上で立ち上がることを阻止するように作用する。これにより、積層セラミックコンデンサ10では、ツームストーン現象の発生を抑制することができる。
In contrast, in the multilayer
つまり、第1外部電極ユニット14では、半田Hの表面張力が、第1補助電極14bに対して、第1端子電極14aに作用する積層セラミックコンデンサ10を第1端子22上で立ち上がらせようとする力とは反対向きに作用する。これにより、積層セラミックコンデンサ10が第1端子22上で立ち上がりにくくなる。
That is, in the first
また、第2外部電極ユニット15では、半田Hの表面張力が、第2補助電極15bに対して、第2端子電極15aに作用する積層セラミックコンデンサ10を第2端子23上で立ち上がらせようとする力とは反対向きに作用する。これにより、積層セラミックコンデンサ10が第2端子23上で立ち上がりにくくなる。
Further, in the second
このため、積層セラミックコンデンサ10では、外部電極ユニット14,15のいずれか一方に先行して半田Hが濡れ広がる場合にもツームストーン現象が発生しにくく、実装の過程において実装基板20上において正常な姿勢に維持されやすい。したがって、積層セラミックコンデンサ10では、実装不良の発生を抑制することができる。
Therefore, in the multilayer
積層セラミックコンデンサ10では、補助電極14b,15bをそれぞれ端子電極14a,15aから離して設けることで、補助電極14b,15bに対して加わる半田Hの表面張力の作用が安定して得られやすくなる。これにより、積層セラミックコンデンサ10では、ツームストーン現象の発生をより効果的に抑制可能となる。
In the multilayer
また、図8に示すように、積層セラミックコンデンサ10では、端子電極14a,15aにおける第1主面M1上に延出する部分が、Y軸方向中央部においてX軸方向内側に膨出した形状になりやすい。これは、端子電極14a,15aを形成するための導電性ペーストのセラミック素体11上における流動性に起因する。
Further, as shown in FIG. 8, in the multilayer
つまり、セラミック素体11の外面において、第1主面M1のY軸方向中央部において稜部R1,R2よりも導電性ペーストのX軸方向の流動性が高くなる。これにより、端子電極14a,15aは、第1主面M1のY軸方向中央部において稜部R1,R2よりも大きく延出することで、上記のような膨出した形状となりやすい。
That is, on the outer surface of the
この点、積層セラミックコンデンサ10では、セラミック素体11の外面における端子電極14a,15aのX軸方向内側への延出量が小さい各稜部R1,R2付近の4ヶ所のみに補助電極14b,15bを設ける。このため、積層セラミックコンデンサ10では、補助電極14b,15bをより端面E1,E2側に寄せて配置することができる。
In this regard, in the multilayer
したがって、積層セラミックコンデンサ10では、補助電極14b,15bを端面E1,E2側に寄せた分だけ、補助電極14b,15bのX軸方向の間隔を拡張することができる。これにより、積層セラミックコンデンサ10では、補助電極14b,15b間におけるマイグレーションによる耐湿不良の発生を抑制することができる。
Therefore, in the multilayer
また、積層セラミックコンデンサ10では、補助電極14b,15bを各稜部R1,R2付近の4ヶ所のみに設ける構成によって、補助電極14b,15bを小型化することができる。したがって、セラミック素体11の外面において外部電極ユニット14,15を形成する際に導電性ペーストを塗布する領域を縮小することができる。
Further, in the multilayer
このため、導電性ペーストの焼き付けのための焼成などの複数のセラミック素体11を同時に取り扱う工程でも、隣接するセラミック素体11の導電性ペースト同士が接触する確率を低減することができる。これにより、複数の積層セラミックコンデンサ10の外部電極ユニット14,15同士が固着する固着不良の発生を抑制することができる。
Therefore, even in the process of handling a plurality of
なお、積層セラミックコンデンサ10では、補助電極14b,15bが小さい構成においても、補助電極14b,15bを稜部R1,R2から第1主面M1及び側面S1,S2に延出させることで、半田Hの表面張力による補助電極14b,15bに対する上記の作用を充分かつ的確に得ることが可能である。
In the multilayer
[外部電極ユニット14,15の寸法]
図4,5には、外部電極ユニット14,15における下記の寸法が示されている。「L0」は、各端子電極14a,15aのX軸方向の長さを示す。「W0」は、各端子電極14a,15aのY軸方向の幅を示す。「T0」は、各端子電極14a,15aの第1主面M1上におけるZ軸方向の厚みを示す。
[Dimensions of
4 and 5 show the following dimensions of the
また、「L」は、各外部電極ユニット14,15における各補助電極14b,15bのX軸方向の長さを示す。「W」は、各外部電極ユニット14,15における各補助電極14b,15bのY軸方向の幅を示す。「T」は、各外部電極ユニット14,15における各補助電極14b,15bの第1主面M1上におけるZ軸方向の厚みを示す。
"L" indicates the length of each
更に、「D1」は、第1補助電極14bと第2補助電極15bとのX軸方向の間隔を示す。「D2」は、各外部電極ユニット14,15における端子電極14a,15aと補助電極14b,15bとのX軸方向の間隔を示す。「D3」は、第1補助電極14b同士、及び第2補助電極15b同士のY軸方向の間隔を示す。
Furthermore, "D1" indicates the distance in the X-axis direction between the first
なお、積層セラミックコンデンサ10では、上記の寸法が全範囲にわたって一定でない場合も想定される。この場合、長さL0,L、幅W0,W、及び厚みT0,Tについては、各寸法の最大値として規定するものとする。また、間隔D1,D2,D3については、各寸法の最小値として規定するものとする。
In addition, in the multilayer
補助電極14b,15bのX軸方向の間隔D1は、端子電極14a,15aのX軸方向の寸法L0の160%以上とすることが好ましい。これにより、積層セラミックコンデンサ10では、補助電極14b,15b間におけるマイグレーションによる耐湿不良の発生をより効果的に防止可能である。
The distance D1 in the X-axis direction between the
各外部電極ユニット14,15における端子電極14a,15aと補助電極14b,15bとのX軸方向の間隔D2は、端子電極14a,15aのX軸方向の寸法L0の2%以上とすることが好ましい。これにより、補助電極14b,15bにおいて半田Hの表面張力の作用をより安定して受けることが可能となる。
The distance D2 in the X-axis direction between the
また、各外部電極ユニット14,15における端子電極14a,15aと補助電極14b,15bとのX軸方向の間隔D2は、端子電極14a,15aのX軸方向の寸法L0の10%以下とすることが好ましい。これにより、端子電極14a,15a及び補助電極14b,15bを実装基板20の端子22,23に一括して半田付けしやすくなる。
Also, the distance D2 in the X-axis direction between the
各外部電極ユニット14,15における補助電極14b,15b同士のY軸方向の間隔D3は、端子電極14a,15aのY軸方向の寸法W0の40%以上とすることが好ましい。これにより、補助電極14b,15bをより端面E1,E2側に寄せて配置することが可能となる。
The distance D3 in the Y-axis direction between the
各外部電極ユニット14,15において、各補助電極14b,15bのX軸方向の長さLは、端子電極14a,15aのX軸方向の長さL0の2%以上であることが好ましい。これにより、補助電極14b,15bにおいて半田Hの表面張力の作用をより有効に受けることが可能となる。
In each of the
また、各外部電極ユニット14,15において、各補助電極14b,15bのX軸方向の長さLは、端子電極14a,15aのX軸方向の長さL0の10%以下であることが好ましい。これにより、補助電極14b,15bのX軸方向の間隔D1を大きく確保しやすくなり、また補助電極14b,15bを小型化することができる。
In each of the
各外部電極ユニット14,15において、各補助電極14b,15bのY軸方向の幅Wは、また端子電極14a,15aのY軸方向の幅W0の1%以上であることが好ましい。これにより、補助電極14b,15bにおいて半田Hの表面張力の作用をより有効に受けることが可能となる。
In each
また、各外部電極ユニット14,15において、各補助電極14b,15bのY軸方向の幅Wは、100μm以下で、かつ端子電極14a,15aのY軸方向の幅W0の10%以下であることが好ましい。これにより、補助電極14b,15bをより端面E1,E2側に寄せて配置することができ、また補助電極14b,15bを小型化することができる。
Further, in each of the
各外部電極ユニット14,15において、補助電極14b,15bのZ軸方向の厚みTは、端子電極14a,15aのZ軸方向の厚みT0の10%以上100%以下であることが好ましい。これにより、端子電極14a,15a及び補助電極14b,15bを実装基板20の端子22,23に一括して半田付けしやすくなる。
In each
[実施例及び比較例]
上記実施形態の実施例として、外部電極ユニット14,15の各寸法を様々に変化させた積層セラミックコンデンサ10のサンプルを作製した。また、上記実施形態の比較例として、上記実施形態に係る積層セラミックコンデンサ10から補助電極14b,15bを排除した構成のサンプルを作製した。
[Examples and Comparative Examples]
As an example of the above-described embodiment, samples of the multilayer
実施例及び比較例に係るサンプルではいずれも、X軸方向の寸法を2.0mmとし、Y軸及びZ軸方向の寸法を1.2mmとした。また、実施例及び比較例に係るサンプルではいずれも、端子電極14a,15aのX軸方向の長さL0を0.52mmとし、端子電極14a,15aのY軸方向の幅W0を1.2mmとした。
The samples according to the examples and the comparative examples each had a dimension in the X-axis direction of 2.0 mm and a dimension in the Y-axis and Z-axis directions of 1.2 mm. In both the samples according to the example and the comparative example, the length L0 of the
各実施例及び比較例では、複数のセラミック素体11に一括して導電性ペーストを焼き付けることによって、外部電極ユニット14,15同士が固着した固着不良のサンプルが発生する比率である固着不良率を求めた。各実施例及び比較例ではそれぞれ10,000個のサンプルを一括して焼成することで固着不良率を求めた。
In each of the examples and the comparative examples, the bad adhesion rate, which is the ratio of defective adhesion samples in which the
また、各実施例及び比較例では、正常に作製された複数のサンプルをリフロー法によって実装基板20に実装した際に、ツームストーン現象が発生したサンプルの比率である実装不良率を求めた。各実施例及び比較例ではそれぞれ800個のサンプルを実装基板20に実装することによって実装不良率を求めた。
Further, in each example and comparative example, when a plurality of normally manufactured samples were mounted on the mounting
更に、各実施例及び比較例では、サンプルが正常に実装された複数の回路基板のうち温度60℃、湿度95%、10Vの定格電圧を印加した状態で保持した後の電気抵抗値が1MΩ未満となる回路基板の比率である耐湿不良率を求めた。各実施例及び比較例ではそれぞれ800個の回路基板によって耐湿不良率を求めた。 Furthermore, in each of the examples and comparative examples, among the plurality of circuit boards on which the samples were normally mounted, the electrical resistance value after being held at a temperature of 60 ° C., a humidity of 95%, and a rated voltage of 10 V was applied was less than 1 MΩ. A moisture resistance defect rate, which is the ratio of the circuit board that becomes In each example and comparative example, 800 circuit boards were used to determine the humidity defect rate.
表1には、実施例1~5及び比較例について、外部電極ユニット14,15の各寸法、固着不良率、実装不良率、及び耐湿不良率が示されている。実施例1~5に係るサンプルでは、補助電極14b,15bのX軸方向の長さLを様々に変化させ、つまり長さL1の長さL0に対する比率が相互に異なる。
Table 1 shows the dimensions of the
実施例1~5及び比較例のいずれにも固着不良は発生しなかった。また、実施例1~5ではいずれも実装不良が発生しなかったのに対し、比較例では実装不良が発生した。更に、実施例1~3及び比較例では耐湿不良が発生しなかったのに対し、実施例4,5では耐湿不良が発生した。 Adhesion failure did not occur in any of Examples 1 to 5 and Comparative Example. Also, while no mounting failure occurred in any of Examples 1 to 5, mounting failure occurred in the comparative example. Further, in Examples 1 to 3 and Comparative Example, no poor humidity resistance occurred, whereas in Examples 4 and 5, poor humidity resistance occurred.
実装不良率の結果から、補助電極14b,15bを設けた実施例1~5では比較例よりもツームストーン現象の発生が抑制されたことがわかる。また、耐湿不良率の結果から、長さL1の長さL0に対する比率が10%以下の実施例1~3において長さL1の長さL0に対する比率が10%を超える実施例4,5よりも耐湿性が高いことがわかる。
From the result of the mounting defect rate, it can be seen that the occurrence of the tombstone phenomenon was suppressed in Examples 1 to 5 in which the
表2には、実施例2,6,7について、外部電極ユニット14,15の各寸法、固着不良率、実装不良率、及び耐湿不良率が示されている。実施例2,6,7では、サンプルにおける補助電極14b,15bのY軸方向の幅Wを様々に変化させたが、いずれにおいても固着不良、実装不良、及び耐湿不良が発生しなかった。
Table 2 shows the dimensions of the
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
[Other embodiments]
Although the embodiments of the present invention have been described above, it is needless to say that the present invention is not limited to the above-described embodiments and can be modified in various ways.
例えば、積層セラミックコンデンサ10では、補助電極14b,15bが第1主面M1のみに設けられている構成に限らず、主面M1,M2の両方に設けられていてもよい。これにより、積層セラミックコンデンサ10を実装基板20に実装する際に、積層セラミックコンデンサ10のZ軸方向の向きを考慮する必要がなくなる。
For example, in the multilayer
また、積層セラミックコンデンサ10では、端子電極14a,15aが第1主面M1に延出していればよく、補助電極14b,15bが第2主面M2に設けられない場合には、端子電極14a,15aが第2主面M2に延出していなくてもよい。また、端子電極14a,15aは、側面S1,S2に延出していなくてもよい。
Moreover, in the multilayer
更に、外部電極ユニット14,15は、導電体の焼結膜を含まなくてもよく、例えば、金属材料のスパッタリングによって形成されるスパッタ膜を下地膜として含む構成であってもよい。この場合にも、積層セラミックコンデンサ10では、補助電極14b,15bによるツームストーン現象の発生を抑制する効果が得られる。
Furthermore, the
加えて、本発明は、積層セラミックコンデンサのみならず、一対の端子電極を備えた構成を有するセラミック電子部品全般に適用可能である。本発明を適用可能なセラミック電子部品としては、積層セラミックコンデンサ以外に、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。 In addition, the present invention can be applied not only to laminated ceramic capacitors but also to ceramic electronic components in general having a structure with a pair of terminal electrodes. Ceramic electronic components to which the present invention can be applied include, for example, chip varistors, chip thermistors, laminated inductors, etc., in addition to laminated ceramic capacitors.
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極ユニット
14a,15a…端子電極
14b,15b…補助電極
E1,E2…端面
S1,S2…側面
M1,M2…主面
R1,R2…稜部
DESCRIPTION OF
Claims (6)
前記セラミック素体の前記第1端面側に設けられた第1外部電極ユニットと、
前記セラミック素体の前記第2端面側に設けられた第2外部電極ユニットと、
を具備し、
前記第1外部電極ユニットは、前記第1端面を被覆し、前記第1端面から前記第1主面に延出する第1端子電極と、前記第1端子電極から離間し、かつ相互に離間して設けられ、前記第1及び第2稜部からそれぞれ前記第1主面に沿って前記第3軸方向に延びる一対の第1補助電極と、を含み
前記第2外部電極ユニットは、前記第2端面を被覆し、前記第2端面から前記第1主面に延出する第2端子電極と、前記第2端子電極から離間し、かつ相互に離間して設けられ、前記第1及び第2稜部からそれぞれ前記第1主面に沿って前記第3軸方向に延びる一対の第2補助電極と、を含む
セラミック電子部品。 First and second principal surfaces perpendicular to the first axis, first and second end surfaces perpendicular to the second axis perpendicular to the first axis, and a third axis perpendicular to the first and second axes a ceramic body having first and second vertical side surfaces and first and second ridges respectively connecting the first and second side surfaces to the first main surface;
a first external electrode unit provided on the first end face side of the ceramic body;
a second external electrode unit provided on the second end face side of the ceramic body;
and
The first external electrode unit includes a first terminal electrode covering the first end surface and extending from the first end surface to the first main surface, and a first terminal electrode separated from the first terminal electrode and separated from each other. a pair of first auxiliary electrodes provided along the first main surface and extending in the third axial direction from the first and second ridges, respectively, wherein the second external electrode unit includes the second a second terminal electrode covering the end surface and extending from the second end surface to the first main surface; a pair of second auxiliary electrodes each extending in the third axial direction along the first main surface from the ceramic electronic component.
前記第1端子電極、前記一対の第1補助電極、前記第2端子電極、及び前記一対の第2補助電極は、導電体の焼結膜を含む
セラミック電子部品。 The ceramic electronic component according to claim 1,
The first terminal electrode, the pair of first auxiliary electrodes, the second terminal electrode, and the pair of second auxiliary electrodes each include a sintered conductive film.
前記一対の第1補助電極は、前記第1及び第2稜部からそれぞれ前記第1及び第2側面に沿って前記第1軸方向に延び、
前記一対の第2補助電極は、前記第1及び第2稜部からそれぞれ前記第1及び第2側面に沿って前記第1軸方向に延びる
セラミック電子部品。 The ceramic electronic component according to claim 1 or 2,
the pair of first auxiliary electrodes extend in the first axial direction along the first and second side surfaces from the first and second ridges, respectively;
The pair of second auxiliary electrodes extend in the first axial direction along the first and second side surfaces from the first and second ridges, respectively.
前記一対の第1補助電極の前記第2軸方向の寸法は、前記第1端子電極の前記第2軸方向の寸法の2%以上10%以下であり、
前記一対の第2補助電極の前記第2軸方向の寸法は、前記第2端子電極の前記第2軸方向の寸法の2%以上10%以下である
セラミック電子部品。 The ceramic electronic component according to any one of claims 1 to 3,
the dimension of the pair of first auxiliary electrodes in the second axial direction is 2% or more and 10% or less of the dimension of the first terminal electrode in the second axial direction;
The dimension of the pair of second auxiliary electrodes in the second axial direction is 2% or more and 10% or less of the dimension of the second terminal electrode in the second axial direction.
前記第1端子電極と前記一対の第1補助電極との間隔は、前記第1端子電極の前記第2軸方向の寸法の2%以上10%以下であり、
前記第2端子電極と前記一対の第2補助電極との間隔は、前記第2端子電極の前記第2軸方向の寸法の2%以上10%以下である
セラミック電子部品。 The ceramic electronic component according to any one of claims 1 to 3,
the distance between the first terminal electrode and the pair of first auxiliary electrodes is 2% or more and 10% or less of the dimension of the first terminal electrode in the second axial direction;
A ceramic electronic component, wherein the distance between the second terminal electrode and the pair of second auxiliary electrodes is 2% or more and 10% or less of the dimension of the second terminal electrode in the second axial direction.
前記セラミック素体の前記第1端面側に設けられた第1外部電極ユニットと、
前記セラミック素体の前記第2端面側に設けられた第2外部電極ユニットと、
を備え、
前記第1外部電極ユニットは、前記第1端面を被覆し、前記第1端面から前記第1主面に延出する第1端子電極と、前記第1端子電極から離間し、かつ相互に離間して設けられ、前記第1及び第2稜部からそれぞれ前記第1主面に沿って前記第3軸方向に延びる一対の第1補助電極と、を含み
前記第2外部電極ユニットは、前記第2端面を被覆し、前記第2端面から前記第1主面に延出する第2端子電極と、前記第2端子電極から離間し、かつ相互に離間して設けられ、前記第1及び第2稜部からそれぞれ前記第1主面に沿って前記第3軸方向に延びる一対の第2補助電極と、を含む
セラミック電子部品と、
基板本体と、前記基板本体上に設けられ、前記第1端子電極及び前記第1補助電極が半田付けされた第1端子と、前記基板本体上に設けられ、前記第2端子電極及び前記第2補助電極が半田付けされた第2端子と、を有する実装基板と、
を具備する回路基板。 First and second principal surfaces perpendicular to the first axis, first and second end surfaces perpendicular to the second axis perpendicular to the first axis, and a third axis perpendicular to the first and second axes a ceramic body having first and second vertical side surfaces and first and second ridges respectively connecting the first and second side surfaces to the first main surface;
a first external electrode unit provided on the first end face side of the ceramic body;
a second external electrode unit provided on the second end face side of the ceramic body;
with
The first external electrode unit includes a first terminal electrode covering the first end surface and extending from the first end surface to the first main surface, and a first terminal electrode separated from the first terminal electrode and separated from each other. a pair of first auxiliary electrodes provided along the first main surface and extending in the third axial direction from the first and second ridges, respectively, wherein the second external electrode unit includes the second a second terminal electrode covering the end surface and extending from the second end surface to the first main surface; a pair of second auxiliary electrodes each extending in the third axial direction along the first main surface from the ceramic electronic component;
a substrate main body; a first terminal provided on the substrate main body to which the first terminal electrode and the first auxiliary electrode are soldered; a mounting board having a second terminal to which an auxiliary electrode is soldered;
A circuit board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021131503A JP2023025982A (en) | 2021-08-12 | 2021-08-12 | Ceramic electronic component and circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021131503A JP2023025982A (en) | 2021-08-12 | 2021-08-12 | Ceramic electronic component and circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023025982A true JP2023025982A (en) | 2023-02-24 |
Family
ID=85252093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021131503A Pending JP2023025982A (en) | 2021-08-12 | 2021-08-12 | Ceramic electronic component and circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023025982A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024190120A1 (en) * | 2023-03-10 | 2024-09-19 | 太陽誘電株式会社 | Multilayer ceramic electronic component, electronic device, and method for producing multilayer ceramic electronic component |
-
2021
- 2021-08-12 JP JP2021131503A patent/JP2023025982A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024190120A1 (en) * | 2023-03-10 | 2024-09-19 | 太陽誘電株式会社 | Multilayer ceramic electronic component, electronic device, and method for producing multilayer ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI739987B (en) | Multilayer ceramic electronic parts | |
JP7302940B2 (en) | multilayer ceramic electronic components | |
JP7182926B2 (en) | multilayer ceramic electronic components | |
JP2022067608A (en) | Multilayer electronic component | |
US20240274367A1 (en) | Ceramic electronic component and circuit board | |
KR20230087092A (en) | Ceramic electronic component | |
JP7274282B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
JP7006879B2 (en) | Multilayer ceramic capacitors and circuit boards | |
JP2020174110A (en) | Multilayer ceramic electronic component and circuit board | |
US11515095B2 (en) | Multi-layer ceramic electronic component and circuit board | |
US11024461B2 (en) | Multi-layer ceramic electronic component having external electrode with base film and electrically conductive thin film | |
JP2023025982A (en) | Ceramic electronic component and circuit board | |
JP2021141191A (en) | Laminated ceramic electronic component, manufacturing method thereof, and circuit board | |
US12080481B2 (en) | Multi-layer ceramic electronic component and circuit board | |
JP7307547B2 (en) | Laminated ceramic electronic components and circuit boards | |
JP7359595B2 (en) | Multilayer ceramic capacitor, circuit board, and method for manufacturing multilayer ceramic capacitor | |
US11929210B2 (en) | Multi-layer ceramic electronic component and circuit board | |
JP7231703B2 (en) | Multilayer ceramic capacitor | |
US20230215653A1 (en) | Multilayer electronic component | |
US20230253156A1 (en) | Multilayer electronic component | |
JP2024132785A (en) | Multilayer Electronic Components | |
JP2024095936A (en) | Multilayer electronic component | |
JP2023122205A (en) | Multilayer ceramic capacitor and circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240711 |