JP2023021706A - Switching power supply and synchronous rectification control circuit - Google Patents
Switching power supply and synchronous rectification control circuit Download PDFInfo
- Publication number
- JP2023021706A JP2023021706A JP2021126745A JP2021126745A JP2023021706A JP 2023021706 A JP2023021706 A JP 2023021706A JP 2021126745 A JP2021126745 A JP 2021126745A JP 2021126745 A JP2021126745 A JP 2021126745A JP 2023021706 A JP2023021706 A JP 2023021706A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos transistor
- circuit
- transistor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
Description
本発明は、スイッチング電源及び同期整流制御回路、に関する。 The present invention relates to switching power supplies and synchronous rectification control circuits.
上述したスイッチング電源としてトランスを用いたフライバックコンバータが知られている。フライバックコンバータは、一次トランスに間欠的に入力電圧を供給することにより、二次トランスにエネルギーを伝達し、二次トランス側ではダイオードにより整流し、平滑コンデンサにより平滑化して必要な直流電圧に変換する。また、二次トランスに設けたダイオードに代えてパワーMOSトランジスタを用いることが提案されている。 A flyback converter using a transformer is known as the switching power supply described above. By intermittently supplying input voltage to the primary transformer, the flyback converter transfers energy to the secondary transformer, rectifies it with a diode on the secondary transformer side, smoothes it with a smoothing capacitor, and converts it to the required DC voltage. do. Also, it has been proposed to use a power MOS transistor instead of the diode provided in the secondary transformer.
このパワーMOSトランジスタのオンオフを制御する同期整流制御回路としては、二次トランスの一端の電圧を入力して、入力した電圧を検出し、検出した電圧が負電圧となったときにパワーMOSトランジスタをオンするものが提案されている(非特許文献1)。 As a synchronous rectification control circuit for controlling the on/off of this power MOS transistor, the voltage at one end of the secondary transformer is input, the input voltage is detected, and when the detected voltage becomes a negative voltage, the power MOS transistor is activated. A switch that turns on has been proposed (Non-Patent Document 1).
しかしながら、二次トランスの一端に負の大きなサージが発生すると同期整流制御回路ICの端子に負電圧が加わり、誤動作を発生するなどの問題が発生していた。 However, when a large negative surge occurs at one end of the secondary transformer, a negative voltage is applied to the terminals of the synchronous rectification control circuit IC, causing problems such as malfunction.
本発明は、上述した事情に鑑みてなされたものであり、その目的は、二次トランスの負サージから同期整流制御回路のICの入力端子を保護できるスイッチング電源及び同期整流制御回路を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and its object is to provide a switching power supply and a synchronous rectification control circuit that can protect the input terminal of the IC of the synchronous rectification control circuit from the negative surge of the secondary transformer. It is in.
前述した目的を達成するために、本発明に係るスイッチング電源及び同期整流制御回路は、下記[1]~[4]を特徴としている。
[1]
入力電圧を昇圧または降圧する一次トランス及び二次トランスと、
前記一次トランスに供給される前記入力電圧をオンオフする第1のMOSトランジスタと、
前記二次トランスの出力を整流するための第2のMOSトランジスタと、
前記第2のMOSトランジスタのオンオフを制御する同期整流制御回路と、を備えた
フライバック形式のスイッチング電源装置において、
前記二次トランスの一端と前記同期整流制御回路の入力端子との間に設けた抵抗を備え、
前記同期整流制御回路は、
エミッタが前記入力端子に接続された第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタにベース同士が接続され、エミッタがグランドに接続され、ベースがコレクタに接続された第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのエミッタから前記抵抗に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出した検出電流と第1の電流とを比較して、前記検出電流が前記第1の電流より大きくなったときに前記第2のMOSトランジスタをオンし、前記第2のMOSトランジスタのオン後、前記検出電流と前記第1の電流よりも小さい第2の電流とを比較して、前記検出電流が前記第2の電流より小さくなったときに前記第2のMOSトランジスタをオフする比較回路と、を有する、
スイッチング電源装置であること。
[2]
[1]に記載のスイッチング電源装置において、
前記電流検出回路は、前記第1のバイポーラトランジスタのエミッタから流れる電流が入力されるカレントミラー回路を有する
スイッチング電源装置であること。
[3]
[2]に記載のスイッチング電源装置において、
前記比較回路は、
前記カレントミラー回路の出力に接続された第1の電流源と、
前記カレントミラー回路の出力に接続され、前記第1の電流源に並列接続された第2の電流源と、
前記第2の電流源に直列接続されると共に、前記第1の電流源に並列接続されたスイッチ素子と、
前記カレントミラー回路の出力及び前記第1の電流源の接続点電圧と基準電圧とを比較するコンパレータと、を有し、
前記コンパレータの出力に応じて前記スイッチ素子がオンオフされる、
スイッチング電源装置であること。
[4]
フライバック形式のスイッチング電源装置が備えた二次トランスを整流する第2のMOSトランジスタのオンオフを制御する同期整流制御回路において、
一端が前記二次トランスの一端に接続された抵抗の他端が接続される入力端子と、
第1のバイポーラトランジスタにベース同士が接続され、エミッタがグランドに接続された第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのエミッタから前記抵抗に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出した検出電流と第1の電流とを比較して、前記検出電流が前記第1の電流より大きくなったときに前記第2のMOSトランジスタをオンし、前記第2のMOSトランジスタのオン後、前記検出電流と前記第1の電流よりも小さい第2の電流とを比較して、前記検出電流が前記第2の電流より小さくなったときに前記第2のMOSトランジスタをオフする比較回路と、を備えた
同期整流制御回路であること。
In order to achieve the above object, a switching power supply and a synchronous rectification control circuit according to the present invention are characterized by the following [1] to [4].
[1]
a primary transformer and a secondary transformer for stepping up or stepping down an input voltage;
a first MOS transistor that turns on and off the input voltage supplied to the primary transformer;
a second MOS transistor for rectifying the output of the secondary transformer;
A flyback type switching power supply device comprising a synchronous rectification control circuit that controls on/off of the second MOS transistor,
A resistor provided between one end of the secondary transformer and an input terminal of the synchronous rectification control circuit,
The synchronous rectification control circuit is
a first bipolar transistor having an emitter connected to the input terminal;
a second bipolar transistor whose bases are connected to the first bipolar transistor, whose emitter is connected to the ground, and whose base is connected to the collector;
a current detection circuit that detects current flowing from the emitter of the first bipolar transistor to the resistor;
A detection current detected by the current detection circuit is compared with a first current, and when the detection current becomes larger than the first current, the second MOS transistor is turned on, and the second MOS transistor is turned on. After the transistor is turned on, the detected current is compared with a second current smaller than the first current, and the second MOS transistor is turned off when the detected current becomes smaller than the second current. and a comparison circuit for
Must be a switching power supply.
[2]
In the switching power supply device according to [1],
The current detection circuit is a switching power supply device having a current mirror circuit to which a current flowing from the emitter of the first bipolar transistor is input.
[3]
In the switching power supply device according to [2],
The comparison circuit is
a first current source connected to the output of the current mirror circuit;
a second current source connected to the output of the current mirror circuit and connected in parallel with the first current source;
a switch element connected in series with the second current source and connected in parallel with the first current source;
a comparator for comparing the output of the current mirror circuit and the connection point voltage of the first current source with a reference voltage;
the switch element is turned on and off according to the output of the comparator;
Must be a switching power supply.
[4]
In a synchronous rectification control circuit that controls on/off of a second MOS transistor that rectifies a secondary transformer provided in a flyback type switching power supply,
an input terminal to which the other end of the resistor whose one end is connected to one end of the secondary transformer is connected;
a second bipolar transistor whose bases are connected to the first bipolar transistor and whose emitter is grounded;
a current detection circuit that detects current flowing from the emitter of the first bipolar transistor to the resistor;
A detection current detected by the current detection circuit is compared with a first current, and when the detection current becomes larger than the first current, the second MOS transistor is turned on, and the second MOS transistor is turned on. After the transistor is turned on, the detected current is compared with a second current smaller than the first current, and the second MOS transistor is turned off when the detected current becomes smaller than the second current. and a synchronous rectification control circuit.
本発明によれば、二次トランスの負サージから同期整流制御回路のICの入力端子を保護できるスイッチング電源及び同期整流制御回路を提供できる。 According to the present invention, it is possible to provide a switching power supply and a synchronous rectification control circuit that can protect the input terminal of the IC of the synchronous rectification control circuit from the negative surge of the secondary transformer.
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態(以下、「実施形態」という。)を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。 The present invention has been briefly described above. Furthermore, the details of the present invention will be further clarified by reading the following detailed description of the invention (hereinafter referred to as "embodiment") with reference to the accompanying drawings. .
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。 Specific embodiments relating to the present invention will be described below with reference to each drawing.
図1に示すスイッチング電源装置としてのフライバックコンバータ1は、入力端INに供給される直流の入力電圧VINを一次、二次トランスT1、T2により昇圧または降圧して出力端OUTから直流の出力電圧VOUTとして出力する。
A
フライバックコンバータ1は、入力コンデンサCINと、一次トランスT1、二次トランスT2と、一次トランスT1に供給する入力電圧VINをオンオフする第1のMOSトランジスタとしてのパワーMOSトランジスタMPW1と、二次トランスT2に流れる電流を整流する第2のMOSトランジスタとしてのパワーMOSトランジスタMPW2と、出力コンデンサCOUTと、を備えている。
The
上述したパワーMOSトランジスタMPW1をオン、パワーMOSトランジスタMPW2をオフすると、入力電圧VINが一次トランスT1に供給され、一次トランスT1に電流が供給されて、一次、二次トランスT1、T2が巻き付けられた図示しないコアにエネルギーが蓄えられる。次に、パワーMOSトランジスタMPW1をオフ、パワーMOSトランジスタMPW2をオンすると、コアに蓄えられたエネルギーが二次トランスT2から出力される。次に、再びパワーMOSトランジスタMPW1をオン、パワーMOSトランジスタMPW2をオフして、これを繰り返す。二次トランスT2から出力される電圧は出力コンデンサCOUTにより平滑化されて直流の出力電圧VOUTとして出力される。 When the power MOS transistor MPW1 is turned on and the power MOS transistor MPW2 is turned off, the input voltage VIN is supplied to the primary transformer T1 , current is supplied to the primary transformer T1 , and the primary and secondary transformers T1 , T2 are wound around the core (not shown). Next, when the power MOS transistor MPW1 is turned off and the power MOS transistor MPW2 is turned on, the energy stored in the core is output from the secondary transformer T2 . Next, the power MOS transistor MPW1 is turned on again, the power MOS transistor MPW2 is turned off, and this is repeated. The voltage output from the secondary transformer T2 is smoothed by the output capacitor COUT and output as a DC output voltage VOUT .
次に、上述した入力コンデンサCIN、一次トランスT1、二次トランスT2、パワーMOSトランジスタMPW1、MPW2、出力コンデンサCOUTの詳しい構成について説明する。入力コンデンサCINは、入力電圧VINの電圧の安定やノイズを除去するために一対の入力端INの間に接続される。なお、一対の入力端INは、一方がグランドに接続されている。 Next, detailed configurations of the above-described input capacitor C IN , primary transformer T 1 , secondary transformer T 2 , power MOS transistors M PW1 and M PW2 , and output capacitor C OUT will be described. The input capacitor C IN is connected between the pair of input terminals IN to stabilize the input voltage V IN and to eliminate noise. One of the pair of input terminals IN is connected to the ground.
一次トランスT1は、一端T11が後述するMOSトランジスタMPW1及びセンス抵抗RSを介してグランドに接続され、他端T12がグランドに接続されていない入力端IN及び入力コンデンサCINの接続点に接続されている。二次トランスT2は、一端T21が後述するパワーMOSトランジスタMPW2を介して一対の出力端OUTの一方に接続され、他端T22が一対の出力端OUTの他方に接続される。 The primary transformer T1 has one end T11 connected to the ground via a MOS transistor MPW1 and a sense resistor RS , which will be described later, and the other end T12 not connected to the ground. connected to the dots. One end T21 of the secondary transformer T2 is connected to one of a pair of output ends OUT via a power MOS transistor MPW2 , which will be described later, and the other end T22 is connected to the other of the pair of output ends OUT.
パワーMOSトランジスタMPW1は、NMOS型の電界効果トランジスタから構成されている。パワーMOSトランジスタMPW1は、ドレインが一次トランスT1の一端T11に接続され、ソースが後述するセンス抵抗RSを介してグランドに接続され、ゲートが後述する制御回路3に接続される。このパワーMOSトランジスタMPW1をオンすると、一次トランスT1に入力電圧VINが供給され、他端T12から一端T11に向かって電流が流れる。パワーMOSトランジスタMPW1をオフすると、一次トランスT1に供給される入力電圧VINが遮断され、一次トランスT1に流れる電流も遮断される。
The power MOS transistor MPW1 is composed of an NMOS type field effect transistor. The power MOS transistor MPW1 has a drain connected to one end T11 of the primary transformer T1 , a source connected to the ground via a sense resistor RS described later, and a gate connected to the
パワーMOSトランジスタMPW2は、NMOS型の電界効果トランジスタから構成されている。パワーMOSトランジスタMPW2は、ドレインが二次トランスT2の一端T21に接続され、ソースが出力端OUTの一方に接続されている。このパワーMOSトランジスタMPW2をオンすると、コアに蓄えられたエネルギーにより二次トランスT2に一端T21から他端T22に向かって電流が流れる。 The power MOS transistor MPW2 is composed of an NMOS type field effect transistor. The power MOS transistor MPW2 has a drain connected to one end T21 of the secondary transformer T2 and a source connected to one of the output terminals OUT. When the power MOS transistor MPW2 is turned on, the energy stored in the core causes current to flow through the secondary transformer T2 from one end T21 to the other end T22 .
出力コンデンサCOUTは、一対の出力端OUTの間に接続される。詳しく説明すると、出力コンデンサCOUTは、一端が二次トランスT2及び出力端の接続点に接続され、他端がパワーMOSトランジスタMPW2及び出力端OUTの接続点に接続される。 An output capacitor C OUT is connected between the pair of output terminals OUT. More specifically, the output capacitor COUT has one end connected to the connection point between the secondary transformer T2 and the output terminal, and the other end connected to the connection point between the power MOS transistor MPW2 and the output terminal OUT.
また、フライバックコンバータ1は、パワーMOSトランジスタMPW1のオンオフデューティを制御して、出力電圧VOUTを一定にするために、センス抵抗RSと、分圧抵抗R1、R2と、フォトカプラPC1と、抵抗R3と、シャントレギュレータ2と、制御回路3とを備えている。
In addition, the
センス抵抗RSは、パワーMOSトランジスタMPW1のソースとグランドとの間に接続され、一次トランスT1に流れる電流をセンス電圧Vsに変換して、後述する制御回路3に供給する。分圧抵抗R1、R2は、出力端OUTの他方(正側)とグランドとの間に直列接続され、出力電圧VOUTを分圧した検出電圧VOUTSを後述するシャントレギュレータ2に供給する。
The sense resistor RS is connected between the source of the power MOS transistor MPW1 and the ground, converts the current flowing through the primary transformer T1 into a sense voltage Vs, and supplies the sense voltage Vs to the
フォトカプラPC1は、電流が供給されると発光する発光素子41と、発光素子41が発光すると導通する受光素子42とから構成されている。上記フォトカプラPC1を構成する発光素子41、抵抗R3と、シャントレギュレータ2とは、出力端の他方(正側)とグランドとの間に直列接続されている。シャントレギュレータ2は、検出電圧VOUTSが目標電圧となるように、抵抗R3に流れる電流を調整する。抵抗R3に流れる電流は、発光素子41に供給される。これにより、受光素子42には抵抗R3に流れる電流に応じた電流が流れる。この電流が図示しない抵抗などにより電圧変換されたフィードバック電圧VFBとして制御回路3に供給される。制御回路3は、このセンス電圧Vsとフィードバック電圧VFBとの比較に基づいて、パワーMOSトランジスタMPW1をオンオフすることにより、出力電圧VOUTを目標電圧にすることができる。なお、パワーMOSトランジスタMPW1をオンオフする制御回路3の具体的な制御方式として、PWM制御方式や、図1には図示していないが一次トランスT1と二次トランスT2にさらに補助巻線を追加して補助巻線の出力電圧を利用した自励式スイッチングや擬似共振スイッチングの制御方式がある。
The photocoupler PC 1 is composed of a light-emitting
また、フライバックコンバータ1は、パワーMOSトランジスタMPW2のオンオフを制御するための抵抗RDETと、同期整流制御回路5とを備えている。抵抗RDETは、二次トランスT2の一端T21側の電圧を電流に変換するための抵抗である。抵抗RDETは、二次トランスT2及びパワーMOSトランジスタMPW2のドレインの接続点と、同期整流制御回路5の入力端子としての検出端子DET(図2)との間に接続されている。
The
同期整流制御回路5は、ICから構成され、二次トランスT2の一端T21が正電圧から負電圧に切り替わった後、パワーMOSトランジスタMPW2をオンし、二次トランスT2の一端T21の電圧が上昇して0Vに近くなったタイミングでパワーMOSトランジスタMPW2をオフする回路である。同期整流制御回路5は、図2に示すように、クランプ回路51と、電流検出回路としてのカレントミラー回路52と、比較回路53と、ドライバ回路54とを備えている。
The synchronous
クランプ回路51は、検出端子DETの電圧を0V付近にクランプする回路である。クランプ回路51は、第1のバイポーラトランジスタとしてのバイポーラトランジスタQ1と、第2のバイポーラトランジスタとしてのバイポーラトランジスタQ2と、バイアス電流源511とを有している。バイポーラトランジスタQ1は、エミッタが検出端子DETに接続され、ベースがバイポーラトランジスタQ2のベースに接続されている。
The
バイポーラトランジスタQ2は、エミッタがグランド(0V)に接続され、コレクタがバイアス電流源511を介して電源Reg.に接続され、ベースとコレクタが接続されている。電源Reg.は電源VDDから所望の電圧を出力する電源である。上述したようにバイポーラトランジスタQ1、Q2のベース同士が接続され、バイポーラトランジスタQ1、Q2のエミッタ-ベース電圧がほぼ等しくなるため、バイポーラトランジスタQ1のエミッタにより検出端子DETを0V付近にクランプすることができる。 The bipolar transistor Q2 has its emitter connected to the ground (0 V) and its collector connected to the power supply Reg. , and the base and collector are connected. Power supply Reg. is a power supply that outputs a desired voltage from the power supply VDD. As described above, the bases of the bipolar transistors Q 1 and Q 2 are connected to each other, and the emitter-base voltages of the bipolar transistors Q 1 and Q 2 are almost equal. can be clamped.
また、二次トランスT2の一端T21が負電圧になりバイポーラトランジスタQ1のエミッタよりも低くなると、バイポーラトランジスタQ1のエミッタから抵抗RDETに電流IRDETが流れる。電流IRDETは、二次トランスT2の一端T21の電圧に応じた値となり、抵抗RDETは二次トランスT2の一端T21の電圧を電流に変換する。 Also, when the voltage at one end T21 of the secondary transformer T2 becomes negative and becomes lower than the emitter of the bipolar transistor Q1 , the current IR DET flows from the emitter of the bipolar transistor Q1 to the resistor RDET . The current IR DET has a value corresponding to the voltage at one end T21 of the secondary transformer T2 , and the resistor R DET converts the voltage at one end T21 of the secondary transformer T2 into a current.
カレントミラー回路52は、バイポーラトランジスタQ1のエミッタから抵抗RDETに流れる電流IRDETが入力され、入力された電流IRDETをコピーし検出電流として後述する比較回路53に供給する回路である。カレントミラー回路52は、トランジスタM1、M2を有している。トランジスタM1、M2は、PMOS型の電界効果トランジスタから構成されている。トランジスタM1は、ドレインがバイポーラトランジスタQ1のコレクタに接続され、ソースが電源Reg.に接続され、ゲート・ドレインが共通接続されている。
The
トランジスタM2は、ゲート、ソースがトランジスタM1のゲート、ソースに各々接続され、ドレインが後述する比較回路53に供給される。以上の構成により、電流IRDETがトランジスタM1のドレインに流れ、トランジスタM1のドレイン電流、即ち、電流IRDETがトランジスタM2のドレイン電流にコピーされ、比較回路53に供給される。
The transistor M2 has its gate and source connected to the gate and source of the transistor M1 , respectively, and its drain is supplied to a
比較回路53は、カレントミラー回路52から供給される電流IRDETと、第1の電流(I1+I2)又は第2の電流I1とを比較し、その結果をドライバ回路54に供給してパワーMOSトランジスタMPW2をオンオフする回路である。
The
比較回路53は、第1の電流源531と、第2の電流源532と、スイッチ素子としてのトランジスタM3と、コンパレータCOMP1とを有している。第1の電流源531は、カレントミラー回路52の出力であるトランジスタM2のドレインとグランドとの間に接続される。第1の電流源531は、電流I1を出力する電流源である。第2の電流源532は、トランジスタM2のドレインとグランドとの間に接続され、第1の電流源531に並列接続されている。第2の電流源532は、電流I2を出力する電流源である。
The
トランジスタM3は、NMOS型の電界効果トランジスタから構成される。トランジスタM3は、トランジスタM2のドレインとグランドとの間に、第2の定電流源532と直列に第1の電流源531に対して並列に接続されている。具体的には、トランジスタM3のドレインにトランジスタM2のドレイン及び第1の電流源531の接続点が接続され、ソースに第2の電流源532が接続されている。
Transistor M3 consists of an NMOS type field effect transistor. Transistor M3 is connected in parallel to first
コンパレータCOMP1は、反転入力にトランジスタM2及び第1の電流源531の接続点が接続され、非反転入力に基準電圧Vrefが供給されている。また、このコンパレータCOMP1の出力が、トランジスタM3のゲート及びドライバ回路54に接続されている。ドライバ回路54は、コンパレータCOMP1の出力に応じたゲート信号をドライバ端子DRVから出力し、パワーMOSトランジスタMPW2のゲートに供給する。
The comparator COMP 1 has an inverting input connected to a connection point between the transistor M 2 and the first
次に、上述した構成の同期整流制御回路5の動作について図3を参照して説明する。まず、パワーMOSトランジスタMPW1がオンのとき、二次トランスT2の一端T21は正電圧となる。このとき、電流IRDETが0となり、電流IRDET<第1の電流(I1+I2)となる。このため、コンパレータCOMP1の反転入力が基準電圧Vref以下となるため、コンパレータCOMP1からはHレベルの信号が出力される。コンパレータCOMP1からHレベルの信号が出力されると、ドライバ回路54からLレベルのゲート電圧が供給され、パワーMOSトランジスタMPW2がオフとなる。また、コンパレータCOMP1からHの信号が出力されると、トランジスタM3がオンして、第2の電流源532が接続され、コンパレータCOMP1では電流IRDETと第1の電流(I1+I2)との比較が行われる。
Next, the operation of the synchronous
次に、パワーMOSトランジスタMPW1がオフすると、図3中一点鎖線で囲んだ部分に示すように、パワーMOSトランジスタMPW2のボディダイオードを通じて、二次トランスT2の一端T21から他端T22に向かって電流が流れる。これにより、二次トランスT2の一端T21が負電圧に下がり、電流IRDET>第1の電流(I1+I2)となる。電流IRDET>第1の電流(I1+I2)となると、コンパレータCOMP1の反転入力が高くなり基準電圧Vref以上となり、コンパレータCOMP1からはLレベルの信号が出力される。 Next, when the power MOS transistor MPW1 is turned off, as shown in the part surrounded by the dashed line in FIG . current flows towards As a result, one end T21 of the secondary transformer T2 drops to a negative voltage, and current IR DET >first current ( I1 + I2 ). When the current IR DET >the first current (I 1 +I 2 ), the inverting input of the comparator COMP 1 becomes high and becomes equal to or higher than the reference voltage V ref , and the comparator COMP 1 outputs an L level signal.
コンパレータCOMP1からLレベルの信号が出力されると、ドライバ回路54からHレベルのゲート電圧が供給され、パワーMOSトランジスタMPW2がオンする。パワーMOSトランジスタMPW2がオンすると、パワーMOSトランジスタMPW2のオン抵抗での電圧降下により二次トランスT2の一端T21の電圧が少し上がる。また、コンパレータCOMP1からLレベルの信号が出力されると、トランジスタM3がオフして、第2の電流源532が切り離され、コンパレータCOMP1では電流IRDETと第2の電流I1との比較が行われる。
When an L level signal is output from the comparator COMP1 , a H level gate voltage is supplied from the
その後、パワーMOSトランジスタMPW2を介してコアに蓄えられたエネルギーが出力される。エネルギーが少なくなるに従って二次トランスT2の一端T21の電圧が0に近づく。これにより、電流IRDETが小さくなり、電流IRDET<第2の電流I1となると、コンパレータCOMP1の反転入力が低くなり基準電圧Vref以下となり、コンパレータCOMP1からはHレベルの信号が出力される。コンパレータCOMP1からHレベルの信号が出力されると、ドライバ回路54からLレベルのゲート電圧が供給され、パワーMOSトランジスタMPW2がオフとなる。
After that, the energy stored in the core is output via the power MOS transistor MPW2 . As the energy decreases, the voltage at one end T21 of the secondary transformer T2 approaches zero. As a result, the current IR DET becomes smaller, and when the current IR DET < the second current I 1 , the inverting input of the comparator COMP 1 becomes low and becomes equal to or lower than the reference voltage V ref , and the comparator COMP 1 outputs an H level signal. be done. When the H level signal is output from the comparator COMP1 , the
パワーMOSトランジスタMPW2がオフとなった後も、コアに蓄えられたエネルギーは図3中の二点鎖線で囲んだ部分に示すようにパワーMOSトランジスタMPW2のボディダイオードを通じて、二次トランスT2の一端T21から他端T22に向かって電流が流れる。このため、二次トランスT2の一端T21の電圧が少し下がる。その後、コアに蓄えられたエネルギーの放出が終わると、二次トランスT2の一端T21の電圧が上昇する。そして、パワーMOSトランジスタMPW1がオンして、二次トランスT2の一端T21が正電圧を保持する。 Even after the power MOS transistor MPW2 is turned off, the energy stored in the core is transferred to the secondary transformer T2 through the body diode of the power MOS transistor MPW2 as shown in the part surrounded by the two-dot chain line in FIG. current flows from one end T21 to the other end T22 . As a result, the voltage at one end T21 of the secondary transformer T2 drops slightly. After that, when the energy stored in the core finishes being released, the voltage at one end T21 of the secondary transformer T2 rises. Then, the power MOS transistor MPW1 is turned on, and one end T21 of the secondary transformer T2 holds a positive voltage.
上述した実施形態によれば、二次トランスT2の一端T21と検出端子DETとの間に抵抗RDETを接続し、バイポーラトランジスタQ1のエミッタが検出端子DETに接続されている。これにより、二次トランスT2の一端T21が負電圧となったとしても、バイポーラトランジスタQ1により検出端子DETが0V付近に保持され、抵抗RDETに電流が流れるだけとなり、検出端子DETに負サージが印加されるのを防ぐことができる。即ち、二次トランスT2の負サージから同期整流制御回路5のICの検出端子DETを保護することができる。
According to the embodiment described above, the resistor RDET is connected between one end T21 of the secondary transformer T2 and the detection terminal DET, and the emitter of the bipolar transistor Q1 is connected to the detection terminal DET. As a result, even if one end T21 of the secondary transformer T2 becomes a negative voltage, the detection terminal DET is held near 0 V by the bipolar transistor Q1 , and current only flows through the resistor RDET . It is possible to prevent a negative surge from being applied. That is, the detection terminal DET of the IC of the synchronous
また、上述した実施形態によれば、比較回路53が、カレントミラー回路52により検出した電流IRDETと第1の電流(I1+I2)または第2の電流I1との比較により、精度よくパワーMOSトランジスタMPW2をオンオフすることができる。
Further, according to the above-described embodiment, the
また、上述した実施形態によれば、カレントミラー回路52を用いて電流IRDETを検出することにより、簡単な構成IRDETで電流を検出することができる。
Further, according to the above-described embodiment, by detecting the current IR DET using the
また、上述した実施形態によれば、抵抗RDETに流れる電流IRDETをカレントミラー回路52によりコピーして比較回路53に供給し、比較回路53により電流IRDET、I1+I2、I1同士を比較することにより、抵抗RDETに流れる電流IRDETを利用して、簡単な構成でパワーMOSトランジスタMPW2をオンオフ制御することができる。
Further, according to the above-described embodiment, the
上述した実施形態によれば、比較回路53が、第2の電流源532に直列接続されたトランジスタM3をオンオフすることにより比較する電流を可変にしている。これにより、簡素な構成でパワーMOSトランジスタMPW2がオンしているときと、オフしているときと、で比較する電流を第1の電流(I1+I2)と第2の電流I1との間で変えることができる。
According to the above-described embodiment, the
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所等は本発明を達成できるものであれば任意であり、限定されない。 It should be noted that the present invention is not limited to the above-described embodiments, and can be modified, improved, etc. as appropriate. In addition, the material, shape, size, number, location, etc. of each component in the above-described embodiment are arbitrary and not limited as long as the present invention can be achieved.
上述した実施形態によれば、2つの電流源531、532を用いて比較する電流を可変に設けていたが、これに限ったものではない。電流が調整できる電流源を用いて電流を可変に設けてもよい。
According to the above-described embodiment, the two
1 フライバックコンバータ(スイッチング電源装置)
5 同期整流制御回路
52 カレントミラー回路(電流検出回路)
53 比較回路
531 第1の電流源
532 第2の電流源
COMP1 コンパレータ
DET 検出端子(入力端子)
M3 トランジスタ(スイッチ素子)
MPW1 パワーMOSトランジスタ(第1のMOSトランジスタ)
MPW2 パワーMOSトランジスタ(第2のMOSトランジスタ)
Q1 バイポーラトランジスタ(第1のバイポーラトランジスタ)
Q2 バイポーラトランジスタ(第2のバイポーラトランジスタ)
T1 一次トランス
T2 二次トランス
RDET 抵抗
VIN 入力電圧
Vref 基準電圧
I1+I2 第1の電流
I1 第2の電流
1 Flyback converter (switching power supply)
5 synchronous
53
M3 transistor (switch element)
MPW1 power MOS transistor (first MOS transistor)
MPW2 power MOS transistor (second MOS transistor)
Q1 bipolar transistor (first bipolar transistor)
Q2 bipolar transistor (second bipolar transistor)
T 1 primary transformer T 2 secondary transformer R DET resistor V IN input voltage V ref reference voltage I 1 +I 2 first current I 1 second current
Claims (4)
前記一次トランスに供給される前記入力電圧をオンオフする第1のMOSトランジスタと、
前記二次トランスの出力を整流するための第2のMOSトランジスタと、
前記第2のMOSトランジスタのオンオフを制御する同期整流制御回路と、を備えた
フライバック形式のスイッチング電源装置において、
前記二次トランスの一端と前記同期整流制御回路の入力端子との間に設けた抵抗を備え、
前記同期整流制御回路は、
エミッタが前記入力端子に接続された第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタにベース同士が接続され、エミッタがグランドに接続され、ベースがコレクタに接続された第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのエミッタから前記抵抗に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出した検出電流と第1の電流とを比較して、前記検出電流が前記第1の電流より大きくなったときに前記第2のMOSトランジスタをオンし、前記第2のMOSトランジスタのオン後、前記検出電流と前記第1の電流よりも小さい第2の電流とを比較して、前記検出電流が前記第2の電流より小さくなったときに前記第2のMOSトランジスタをオフする比較回路と、を有する、
スイッチング電源装置。 a primary transformer and a secondary transformer for stepping up or stepping down an input voltage;
a first MOS transistor that turns on and off the input voltage supplied to the primary transformer;
a second MOS transistor for rectifying the output of the secondary transformer;
A flyback type switching power supply device comprising a synchronous rectification control circuit that controls on/off of the second MOS transistor,
A resistor provided between one end of the secondary transformer and an input terminal of the synchronous rectification control circuit,
The synchronous rectification control circuit is
a first bipolar transistor having an emitter connected to the input terminal;
a second bipolar transistor whose bases are connected to the first bipolar transistor, whose emitter is connected to the ground, and whose base is connected to the collector;
a current detection circuit that detects current flowing from the emitter of the first bipolar transistor to the resistor;
A detection current detected by the current detection circuit is compared with a first current, and when the detection current becomes larger than the first current, the second MOS transistor is turned on, and the second MOS transistor is turned on. After the transistor is turned on, the detected current is compared with a second current smaller than the first current, and the second MOS transistor is turned off when the detected current becomes smaller than the second current. and a comparison circuit for
switching power supply.
前記電流検出回路は、前記第1のバイポーラトランジスタのエミッタから流れる電流が入力されるカレントミラー回路を有する
スイッチング電源装置。 The switching power supply device according to claim 1,
The switching power supply device, wherein the current detection circuit includes a current mirror circuit to which a current flowing from the emitter of the first bipolar transistor is input.
前記比較回路は、
前記カレントミラー回路の出力に接続された第1の電流源と、
前記カレントミラー回路の出力に接続され、前記第1の電流源に並列接続された第2の電流源と、
前記第2の電流源に直列接続されると共に、前記第1の電流源に並列接続されたスイッチ素子と、
前記カレントミラー回路の出力及び前記第1の電流源の接続点電圧と基準電圧とを比較するコンパレータと、を有し、
前記コンパレータの出力に応じて前記スイッチ素子がオンオフされる、
スイッチング電源装置。 In the switching power supply device according to claim 2,
The comparison circuit is
a first current source connected to the output of the current mirror circuit;
a second current source connected to the output of the current mirror circuit and connected in parallel with the first current source;
a switch element connected in series with the second current source and connected in parallel with the first current source;
a comparator for comparing the output of the current mirror circuit and the connection point voltage of the first current source with a reference voltage;
the switch element is turned on and off according to the output of the comparator;
switching power supply.
一端が前記二次トランスの一端に接続された抵抗の他端が接続される入力端子と、
第1のバイポーラトランジスタにベース同士が接続され、エミッタがグランドに接続された第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのエミッタから前記抵抗に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出した検出電流と第1の電流とを比較して、前記検出電流が前記第1の電流より大きくなったときに前記第2のMOSトランジスタをオンし、前記第2のMOSトランジスタのオン後、前記検出電流と前記第1の電流よりも小さい第2の電流とを比較して、前記検出電流が前記第2の電流より小さくなったときに前記第2のMOSトランジスタをオフする比較回路と、を備えた
同期整流制御回路。 In a synchronous rectification control circuit that controls on/off of a second MOS transistor that rectifies a secondary transformer provided in a flyback type switching power supply,
an input terminal to which the other end of the resistor whose one end is connected to one end of the secondary transformer is connected;
a second bipolar transistor whose bases are connected to the first bipolar transistor and whose emitter is grounded;
a current detection circuit that detects current flowing from the emitter of the first bipolar transistor to the resistor;
A detection current detected by the current detection circuit is compared with a first current, and when the detection current becomes larger than the first current, the second MOS transistor is turned on, and the second MOS transistor is turned on. After the transistor is turned on, the detected current is compared with a second current smaller than the first current, and the second MOS transistor is turned off when the detected current becomes smaller than the second current. and a synchronous rectification control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021126745A JP2023021706A (en) | 2021-08-02 | 2021-08-02 | Switching power supply and synchronous rectification control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021126745A JP2023021706A (en) | 2021-08-02 | 2021-08-02 | Switching power supply and synchronous rectification control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023021706A true JP2023021706A (en) | 2023-02-14 |
Family
ID=85201457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021126745A Pending JP2023021706A (en) | 2021-08-02 | 2021-08-02 | Switching power supply and synchronous rectification control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023021706A (en) |
-
2021
- 2021-08-02 JP JP2021126745A patent/JP2023021706A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4040056B2 (en) | Output voltage detection circuit, isolated switching power supply, and semiconductor device | |
JP4391721B2 (en) | Method and apparatus for performing dissipative clamping of electrical circuits | |
US9490714B1 (en) | Switching power supply | |
US8725023B2 (en) | Power supply system and image forming apparatus including the same | |
KR101677729B1 (en) | Switch control device, power supply device comprising the same, and switch control method | |
JP6421047B2 (en) | Switching power supply | |
KR101214172B1 (en) | Synchronous rectifier circuit and multiple output power supply device using the synchronous rectifier circuit | |
JP4775441B2 (en) | Switching power supply | |
KR101789799B1 (en) | Feedback circuit and power supply device comprising the same | |
JP2016116320A (en) | Insulation type dc power supply unit and control method | |
JP2004260977A (en) | Ac-to-dc converter | |
JP6381963B2 (en) | Switching power supply circuit | |
JP2023021706A (en) | Switching power supply and synchronous rectification control circuit | |
US11329547B2 (en) | Primary controller applied to a primary side of a power converter and operational method thereof | |
JP2001016851A (en) | Switching power supply unit | |
JP2004208379A (en) | Multi-output switching power supply | |
US10320194B2 (en) | Control feedback loop design with fast transient response for multi-level converter | |
KR102219639B1 (en) | Clamping circuit, power supply device comprising the same, and driving method of power supply device | |
JPH0241654A (en) | Ringing choke converter power equipment | |
JP2004304898A (en) | Switching power supply unit | |
JP2024027768A (en) | Power control device and isolated DC/DC converter | |
JPH02131366A (en) | Switching regulator | |
JP2022120992A (en) | Power supply control device and flyback converter | |
TWM617842U (en) | AC-DC voltage conversion circuit and its control chip | |
KR102195565B1 (en) | Cable compensation circuit and power supply comprising the same |