JP2023016682A - Test device and test method - Google Patents
Test device and test method Download PDFInfo
- Publication number
- JP2023016682A JP2023016682A JP2022048890A JP2022048890A JP2023016682A JP 2023016682 A JP2023016682 A JP 2023016682A JP 2022048890 A JP2022048890 A JP 2022048890A JP 2022048890 A JP2022048890 A JP 2022048890A JP 2023016682 A JP2023016682 A JP 2023016682A
- Authority
- JP
- Japan
- Prior art keywords
- equivalent
- value
- voltage
- capacitor
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
Description
本発明は、試験装置および試験方法に関し、例えば、電動機および発電機などの回転機や変圧器等の、コイルにより構成される部品および製品の巻線の特性を測定するための試験装置および試験方法に関する。 TECHNICAL FIELD The present invention relates to a testing apparatus and a testing method, for example, a testing apparatus and a testing method for measuring characteristics of windings of parts and products composed of coils, such as rotating machines such as electric motors and generators, and transformers. Regarding.
従来、電動機および発電機などの回転機の巻線の特性を測定するための試験装置として、試験対象の巻線にインパルス電圧を印加したときの電圧の変化に基づいて、当該巻線と試験装置の内部回路とから構成される等価回路におけるインダクタンスLとキャパシタンスCの乗算値LC(LC値)とレジスタンス(抵抗値)RおよびキャパシタンスCの乗算値RC(RC値)を算出するインパルス巻線試験装置が知られている(特許文献1参照)。 Conventionally, as a test device for measuring the characteristics of the windings of rotating machines such as electric motors and generators, based on the change in voltage when an impulse voltage is applied to the windings to be tested, the windings and the test device Impulse winding test device for calculating multiplication value LC (LC value) of inductance L and capacitance C and multiplication value RC (RC value) of resistance (resistance value) R and capacitance C in an equivalent circuit composed of the internal circuit of is known (see Patent Document 1).
特許文献1に代表される従来のインパルス巻線試験装置は、試験対象の巻線に関する各パラメータ(インダクタンスL、キャパシタンスC、および抵抗値R)の乗算値であるLC値およびRC値を算出できるが、各パラメータを個別に算出することはできない。そのため、例えば、複数の巻線間のLC値またはRC値を比較する場合や一つの巻線の経時的変化を測定する場合に、インダクタンス、キャパシタンス、および抵抗値のうちどのパラメータが相違し、またはどのパラメータが経時的に変化したのかを判別することができず、巻線の特性の解析が容易ではなかった。
A conventional impulse winding test apparatus represented by
また、従来のインパルス巻線試験装置の多くは、試験対象の巻線にインパルス電圧を印加した後に、巻線側からインパルス巻線試験装置の内部回路に電流が逆流することを防止する逆流防止ダイオードを備えている。このようなインパルス巻線試験装置は、インパルス電圧を印加してから逆流防止ダイオードによってインパルス巻線試験装置の内部回路と試験対象の巻線とが電気的に遮断された後に生じる、試験対象の巻線に基づく共振現象の波形を用いてLC値およびRC値を算出している。そのため、逆流防止ダイオードによってインパルス巻線試験装置の内部回路と試験対象の巻線とが回路的に分離された後の共振波形を測定する必要があり、測定時間が長いという課題がある。 In addition, many of the conventional impulse winding testers have an anti-backflow diode that prevents current from flowing back from the winding side to the internal circuit of the impulse winding tester after applying an impulse voltage to the winding to be tested. It has Such an impulse winding tester is designed to prevent the winding of the test object from being electrically cut off from the internal circuit of the impulse winding tester by the anti-backflow diode after the impulse voltage is applied. LC and RC values are calculated using line-based resonance waveforms. Therefore, it is necessary to measure the resonance waveform after the internal circuit of the impulse winding tester is separated from the winding to be tested by the backflow prevention diode, which poses a problem of long measurement time.
本発明は、上述した課題に鑑みてなされたものであり、より短時間かつ容易に、試験対象の巻線の特性を解析できるようにすることを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the problems described above, and an object of the present invention is to make it possible to analyze the characteristics of a winding to be tested more easily in a shorter time.
本発明の代表的な実施の形態に係る試験装置は、試験対象の巻線の一方の端子が接続される第1外部端子と、前記巻線の他方の端子が接続される第2外部端子と、一端が前記第2外部端子に接続されたインパルス電圧印加用キャパシタと、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に接続されたスイッチと、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に前記スイッチと直列に接続された電流制限抵抗と、試験開始の指示を受け付ける指示入力部と、前記第1外部端子と前記第2外部端子との間の電圧を測定する電圧測定部と、前記電圧測定部によって測定された前記電圧の測定値を含む測定値情報を記憶する記憶部と、前記巻線を、前記第1外部端子と前記第2外部端子との間に接続された等価インダクタ、前記第1外部端子と前記第2外部端子との間に接続された等価キャパシタ、および前記第1外部端子と前記第2外部端子との間に前記等価インダクタと直列に接続された等価抵抗によって等価的に表したときの、前記等価インダクタの値、前記等価キャパシタの値、および前記等価抵抗の値の少なくとも一つを、前記記憶部に記憶された前記測定値情報に基づいて算出するパラメータ算出部と、を有し、前記指示入力部は、前記試験開始の指示に応じて前記スイッチをオンし、前記パラメータ算出部は、前記記憶部に記憶されている前記測定値情報のうち、前記スイッチがオンしてから前記巻線の前記等価インダクタ、前記等価キャパシタ、および前記等価抵抗に基づく共振が開始されるまでの間の所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値の少なくとも一つを算出することを特徴とする。 A test apparatus according to a representative embodiment of the present invention includes a first external terminal to which one terminal of a winding to be tested is connected, and a second external terminal to which the other terminal of the winding is connected. an impulse voltage applying capacitor having one end connected to the second external terminal, a switch connected between the other end of the impulse voltage applying capacitor and the first external terminal, and the impulse voltage applying capacitor a current limiting resistor connected in series with the switch between the other end of the switch and the first external terminal; an instruction input unit for receiving an instruction to start testing; a voltage measuring unit that measures a voltage between the first external terminal and the second external terminal; a storage unit that stores measured value information including the measured value of the voltage measured by the voltage measuring unit; an equivalent inductor connected between an external terminal; an equivalent capacitor connected between the first external terminal and the second external terminal; and an equivalent capacitor connected between the first external terminal and the second external terminal. At least one of the value of the equivalent inductor, the value of the equivalent capacitor, and the value of the equivalent resistance when equivalently represented by an equivalent resistance connected in series with the equivalent inductor is stored in the storage unit. a parameter calculation unit that calculates based on the measured value information, the instruction input unit turns on the switch in response to the instruction to start the test, and the parameter calculation unit is stored in the storage unit. of the voltage in a predetermined period from when the switch is turned on to when resonance based on the equivalent inductor, the equivalent capacitor, and the equivalent resistance of the winding starts, among the measured value information stored in the At least one of the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance value is calculated by performing regression analysis using the measured values.
本発明に係る試験装置によれば、より短時間かつ容易に、試験対象の巻線の特性を解析することが可能となる。 According to the testing apparatus of the present invention, it is possible to analyze the characteristics of the winding to be tested in a shorter time and more easily.
1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。なお、以下の説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。
1. Outline of Embodiment First, an outline of a representative embodiment of the invention disclosed in the present application will be described. In the following description, as an example, reference numerals on the drawings corresponding to constituent elements of the invention are described with parentheses.
〔1〕本発明の代表的な実施の形態に係る試験装置(1,1A,1B)は、試験対象の巻線(11)の一方の端子が接続される第1外部端子(T1)と、前記巻線の他方の端子が接続される第2外部端子(T2)と、一端が前記第2外部端子に接続されたインパルス電圧印加用キャパシタ(Cs)と、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に接続されたスイッチ(SW)と、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に前記スイッチと直列に接続された電流制限抵抗(Rs)と、試験開始の指示を受け付ける指示入力部(3)と、前記第1外部端子と前記第2外部端子との間の電圧(Vcd)を測定する電圧測定部(4)と、前記電圧測定部によって測定された前記電圧の測定値を含む測定値情報(81)を記憶する記憶部(8)と、前記巻線を、前記第1外部端子と前記第2外部端子との間に接続された等価インダクタ(Ld)、前記第1外部端子と前記第2外部端子との間に接続された等価キャパシタ(Cd)、および前記第1外部端子と前記第2外部端子との間に前記インダクタと直列に接続された等価抵抗(Rd)によって等価的に表したときの、前記等価インダクタの値、前記等価キャパシタの値、および前記等価抵抗の値の少なくとも一つを、前記記憶部に記憶された前記測定値情報に基づいて算出するパラメータ算出部(5,5A,5B)と、を有し、前記指示入力部は、前記試験開始の指示に応じて前記スイッチをオンし、前記パラメータ算出部は、前記記憶部に記憶されている前記測定値情報のうち、前記スイッチがオンしてから前記巻線の前記等価インダクタ、前記等価キャパシタ、および前記等価抵抗に基づく共振が開始されるまでの間の所定の期間(Ta)における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値の少なくとも一つを算出することを特徴とする。 [1] A test apparatus (1, 1A, 1B) according to a representative embodiment of the present invention includes a first external terminal (T1) to which one terminal of a winding (11) to be tested is connected; a second external terminal (T2) to which the other terminal of the winding is connected; an impulse voltage applying capacitor (Cs) whose one end is connected to the second external terminal; and the other end of the impulse voltage applying capacitor and the first external terminal, and a current limiting resistor (SW) connected in series with the switch between the other end of the impulse voltage applying capacitor and the first external terminal. Rs), an instruction input unit (3) that receives an instruction to start testing, a voltage measurement unit (4) that measures a voltage (Vcd) between the first external terminal and the second external terminal, and the voltage a storage unit (8) for storing measured value information (81) including the measured value of the voltage measured by the measuring unit; and the winding connected between the first external terminal and the second external terminal. an equivalent inductor (Ld) connected between the first external terminal and the second external terminal, an equivalent capacitor (Cd) connected between the first external terminal and the second external terminal, and the inductor between the first external terminal and the second external terminal At least one of the equivalent inductor value, the equivalent capacitor value, and the equivalent resistance value when equivalently represented by an equivalent resistance (Rd) connected in series with the and a parameter calculation unit (5, 5A, 5B) that calculates based on the measured value information, and the instruction input unit turns on the switch in response to the instruction to start the test, and the parameter calculation unit is, among the measured value information stored in the storage unit, the period from when the switch is turned on until resonance based on the equivalent inductor, the equivalent capacitor, and the equivalent resistance of the winding starts calculating at least one of the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance value by performing a regression analysis using the voltage measurements over a predetermined period of time (Ta) of Characterized by
〔2〕上記〔1〕に記載の試験装置において、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に前記スイッチおよび前記電流制限抵抗と直列に接続され、前記インパルス電圧印加用キャパシタ側から前記第1外部端子側へ電流を通過させ、前記第1外部端子側から前記インパルス電圧印加用キャパシタ側への電流を遮断する整流素子(D)を更に有していてもよい。 [2] In the test apparatus described in [1] above, the impulse voltage application capacitor is connected in series with the switch and the current limiting resistor between the other end of the impulse voltage application capacitor and the first external terminal. It may further include a rectifying element (D) for allowing current to pass from the side of the capacitor for applying impulse voltage to the side of the first external terminal and blocking current from the side of the first external terminal to the side of the impulse voltage applying capacitor.
〔3〕上記〔1〕または〔2〕に記載の試験装置において、前記パラメータ算出部は、前記スイッチがオンした後に前記電圧が最大となる最大点(Pmax)と前記電圧が最小となる最小点(Pmin)とをそれぞれ検出し、前記最大点と前記最小点との間の期間を前記所定の期間(Ta)としてもよい。 [3] In the test apparatus described in [1] or [2] above, the parameter calculator calculates a maximum point (Pmax) at which the voltage becomes maximum and a minimum point (Pmax) at which the voltage becomes minimum after the switch is turned on. (Pmin), and the period between the maximum point and the minimum point may be set as the predetermined period (Ta).
〔4〕上記〔1〕乃至〔3〕の何れかに記載の試験装置(1)において、前記パラメータ算出部(5)は、前記所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価インダクタ、前記等価キャパシタ、および前記等価抵抗と前記インパルス電圧印加用キャパシタおよび前記電流制限抵抗とによって構成される等価回路(20)における前記電圧の過渡応答の方程式の係数を算出し、算出した係数に基づいて前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗を算出してもよい。 [4] In the test apparatus (1) according to any one of [1] to [3] above, the parameter calculator (5) performs regression analysis using the voltage measurement values in the predetermined period. Thus, the coefficients of the voltage transient response equation in the equivalent circuit (20) composed of the equivalent inductor, the equivalent capacitor, the equivalent resistor, the impulse voltage applying capacitor, and the current limiting resistor are calculated. , the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance may be calculated based on the calculated coefficients.
〔5〕上記〔4〕に記載の試験装置において、前記過渡応答の方程式は、前記等価回路における前記電圧の時間的な変化を表す微分方程式を時間について複数回積分して得られる式であってもよい。 [5] In the test apparatus described in [4] above, the transient response equation is an equation obtained by integrating a differential equation expressing the temporal change of the voltage in the equivalent circuit multiple times over time. good too.
〔6〕上記〔5〕に記載の試験装置において、前記過渡応答の方程式は、前記微分方程式を時間について3回積分して得られる式であって、前記等価インダクタの値をLd、前記等価キャパシタの値をCd、前記等価抵抗の値をRd、前記インパルス電圧印加用キャパシタの値をCs、前記電流制限抵抗の値をRs、前記第1外部端子と前記第2外部端子との間の電圧をVcd、時間をtとしたとき、前記3回積分して得られる式は、後述する式(2)で表されてもよい。 [6] In the test apparatus described in [5] above, the transient response equation is an equation obtained by integrating the differential equation three times with respect to time, wherein the value of the equivalent inductor is Ld, the equivalent capacitor Cd is the value of the equivalent resistance, Rd is the value of the equivalent resistance, Cs is the value of the impulse voltage applying capacitor, Rs is the value of the current limiting resistance, and the voltage between the first external terminal and the second external terminal is Assuming that Vcd and time are t, the expression obtained by integrating three times may be expressed by the following expression (2).
〔7〕上記〔5〕に記載の試験装置において、前記過渡応答の方程式は、前記微分方程式を時間について2回積分して得られる式であって、前記等価インダクタの値をLd、前記等価キャパシタの値をCd、前記等価抵抗の値をRd、前記インパルス電圧印加用キャパシタの値をCs、前記電流制限抵抗の値をRs、前記第1外部端子と前記第2外部端子との間の電圧をVcd、時間をtとしたとき、前記2回積分して得られる式は後述する式(11)で表されてもよい。 [7] In the test apparatus described in [5] above, the transient response equation is an equation obtained by integrating the differential equation twice with respect to time, wherein the value of the equivalent inductor is Ld, the equivalent capacitor Cd is the value of the equivalent resistance, Rd is the value of the equivalent resistance, Cs is the value of the impulse voltage applying capacitor, Rs is the value of the current limiting resistance, and the voltage between the first external terminal and the second external terminal is Assuming that Vcd and time are t, the expression obtained by performing the integration twice may be expressed by the following expression (11).
〔8〕上記〔4〕乃至〔7〕の何れかに記載の試験装置(1)において、前記パラメータ算出部によって算出された前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値を適用した前記過渡応答の方程式を用いて数値積分することにより、前記電圧の理論波形(310)を生成する波形生成部(6)と、前記波形生成部によって生成された前記理論波形と、前記電圧測定部によって測定された前記電圧の測定波形(300)とを表示する表示部(7)と、を更に有していてもよい。 [8] In the test apparatus (1) according to any one of [4] to [7] above, the value of the equivalent capacitor, the value of the equivalent inductor, and the value of the equivalent resistance calculated by the parameter calculator. a waveform generator (6) for generating a theoretical waveform (310) of the voltage by numerical integration using the transient response equation to which the A display unit (7) for displaying a measured waveform (300) of the voltage measured by the voltage measurement unit may be further provided.
〔9〕上記〔1〕または〔2〕に記載の試験装置(1A,1B)において、前記パラメータ算出部(5A,5B)は、前記所定の期間における前記電圧の初期値(Vcd|t=0)が前記インパルス電圧印加用キャパシタの充電電圧(Cs)を前記インパルス電圧印加用キャパシタ(Vcs)と前記等価キャパシタ(Cd)とによって分圧した電圧と一致すると仮定したときの、前記インパルス電圧印加用キャパシタと前記等価キャパシタとの関係を示す方程式と、前記記憶部に記憶された前記測定値情報とに基づいて、前記等価キャパシタの値を算出し、前記パラメータ算出部は、前記所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価インダクタおよび前記等価抵抗と前記インパルス電圧印加用キャパシタおよび前記電流制限抵抗とによって構成される等価回路(22)における前記電圧の過渡応答の方程式の係数を算出し、算出した係数と前記電圧の初期値とに基づいて、前記等価インダクタの値および前記等価抵抗の値を算出してもよい。 [9] In the test apparatus (1A, 1B) described in [1] or [2] above, the parameter calculator (5A, 5B) calculates the initial value of the voltage (Vcd| t=0 ) coincides with the voltage obtained by dividing the charge voltage (Cs) of the impulse voltage application capacitor by the impulse voltage application capacitor (Vcs) and the equivalent capacitor (Cd), the impulse voltage application The value of the equivalent capacitor is calculated based on the equation representing the relationship between the capacitor and the equivalent capacitor and the measured value information stored in the storage unit, and the parameter calculation unit calculates the By performing a regression analysis using the voltage measurement values, the transient response of the voltage in the equivalent circuit (22) composed of the equivalent inductor, the equivalent resistance, the impulse voltage applying capacitor, and the current limiting resistor. The coefficients of the equation may be calculated, and the equivalent inductor value and the equivalent resistance value may be calculated based on the calculated coefficients and the initial value of the voltage.
〔10〕上記〔9〕に記載の試験装置(1B)において、前記パラメータ算出部(5B)によって算出された前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値を適用した前記過渡応答の方程式を用いて数値積分することにより、前記電圧の理論波形を生成する波形生成部(6)と、前記波形生成部によって生成された前記理論波形と、前記電圧測定部によって測定された前記電圧の測定波形との誤差を算出する誤差算出部(9)と、を更に有し、前記パラメータ算出部は、前記誤差が最小となる前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値を、前記巻線の解析結果としてもよい。 [10] In the test apparatus (1B) described in [9] above, the value of the equivalent capacitor, the value of the equivalent inductor, and the value of the equivalent resistance calculated by the parameter calculation unit (5B) are applied to the A waveform generation unit (6) for generating a theoretical waveform of the voltage by numerically integrating using a transient response equation, the theoretical waveform generated by the waveform generation unit and the voltage measured by the voltage measurement unit and an error calculator (9) for calculating an error from the measured waveform of the voltage, wherein the parameter calculator calculates the value of the equivalent capacitor and the value of the equivalent inductor that minimizes the error, and the The equivalent resistance value may be the analysis result of the winding.
〔11〕上記〔9〕または〔10〕に記載の試験装置において、前記過渡応答の方程式は、前記等価回路の前記電圧の時間的な変化を表す微分方程式を時間について積分して得られる式であってもよい。 [11] In the test apparatus described in [9] or [10] above, the transient response equation is an equation obtained by integrating a differential equation representing temporal changes in the voltage of the equivalent circuit with respect to time. There may be.
〔12〕上記〔11〕に記載の試験装置において、前記等価インダクタの値をLd、前記等価キャパシタの値をCd、前記等価抵抗の値をRd、前記インパルス電圧印加用キャパシタの値をCs、前記電流制限抵抗の値Rs、前記第1外部端子と前記第2外部端子との間の電圧をVcd、時間をtとしたとき、前記過渡応答の方程式は、前記微分方程式を時刻t=0から時刻t=a(a>0)まで積分して得られる式であって、後述する式(21)または式(22)で表されてもよい。 [12] In the test apparatus described in [11] above, the value of the equivalent inductor is Ld, the value of the equivalent capacitor is Cd, the value of the equivalent resistance is Rd, the value of the impulse voltage applying capacitor is Cs, and the When the value of the current limiting resistor is Rs, the voltage between the first external terminal and the second external terminal is Vcd, and the time is t, the transient response equation is the differential equation from time t=0 to time It is a formula obtained by integrating up to t=a (a>0), and may be expressed by formula (21) or formula (22) described later.
〔13〕本発明の代表的な実施の形態に係る方法は、試験対象の巻線(11)の一方の端子が接続される第1外部端子(T1)と、前記巻線の他方の端子が接続される第2外部端子(T2)と、一端が前記第2外部端子に接続されたインパルス電圧印加用キャパシタ(Cs)と、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に接続されたスイッチ(SW)と、前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に前記スイッチと直列に接続された電流制限抵抗(Rs)とを備える試験装置(1)を用いた試験方法である。当該試験方法は、前記スイッチをオンする第1ステップ(S4)と、前記第1外部端子と前記第2外部端子との間の電圧を測定する第2ステップ(S5)と、前記巻線を、前記第1外部端子と前記第2外部端子との間に接続された等価インダクタ(Ld)と、前記第1外部端子と前記第2外部端子との間に接続された等価キャパシタ(Cd)と、前記第1外部端子と前記第2外部端子との間に前記等価インダクタと直列に接続された等価抵抗(Rd)とによって等価的に表したときの、前記等価インダクタの値、前記等価キャパシタの値、および前記等価抵抗の値を、前記第2ステップにおいて測定した前記電圧の測定値に基づいて算出する第3ステップ(S5~S7,S7A,S8A)と、を含む。前記第3ステップは、前記スイッチがオンしてから前記巻線の前記インダクタ、前記キャパシタ、および前記抵抗に基づく共振が開始されるまでの間の所定の期間(Ta)における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価インダクタの値、前記等価キャパシタの値、および前記等価抵抗の値の少なくとも一つを算出するステップ(S6,S7,S7A,S8A)を含むことを特徴とする。 [13] A method according to a representative embodiment of the present invention comprises: a first external terminal (T1) to which one terminal of a winding (11) to be tested is connected; a connected second external terminal (T2), an impulse voltage applying capacitor (Cs) one end of which is connected to the second external terminal, the other end of the impulse voltage applying capacitor and the first external terminal A test device ( It is a test method using 1). The test method includes a first step (S4) of turning on the switch, a second step (S5) of measuring the voltage between the first external terminal and the second external terminal, and the winding, an equivalent inductor (Ld) connected between the first external terminal and the second external terminal; an equivalent capacitor (Cd) connected between the first external terminal and the second external terminal; The value of the equivalent inductor and the value of the equivalent capacitor when equivalently represented by an equivalent resistance (Rd) connected in series with the equivalent inductor between the first external terminal and the second external terminal , and a third step (S5 to S7, S7A, S8A) of calculating the value of the equivalent resistance based on the measured value of the voltage measured in the second step. The third step measures the voltage during a predetermined period (Ta) from when the switch is turned on until resonance based on the inductor, the capacitor, and the resistance of the winding is started. and calculating at least one of the equivalent inductor value, the equivalent capacitor value, and the equivalent resistance value (S6, S7, S7A, S8A) by performing regression analysis using do.
2.実施の形態の具体例
以下、本発明の実施の形態の具体例について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。
2. Specific Examples of Embodiments Specific examples of embodiments of the present invention will be described below with reference to the drawings. In the following description, constituent elements common to each embodiment are denoted by the same reference numerals, and repeated descriptions are omitted.
≪実施の形態1≫
図1は、実施の形態1に係る試験装置1の構成を示す図である。
図1に示す試験装置1は、電動機および発電機等の回転機や変圧器等の電気機器を構成する巻線(コイル)の特性を測定する装置である。例えば、試験装置1は、試験対象の巻線にインパルス電圧を印加したときの電圧の変化に基づいて、試験対象の巻線に関するパラメータである等価インダクタ、等価キャパシタ、および等価抵抗の少なくとも一つの値を算出するインパルス巻線試験装置である。
<<
FIG. 1 is a diagram showing the configuration of a
A
図1に示すように、試験装置1は、外部端子T1,T2、インパルス電圧発生回路2、指示入力部3、電圧測定部4、パラメータ算出部5、波形生成部6、表示部7、および記憶部8を有する。
As shown in FIG. 1, the
外部端子T1,T2は、試験対象物(DUT)としての巻線11を接続するための端子である。例えば、外部端子T1には、巻線11の一方の端子が接続され、外部端子T2には、巻線11の他方の端子が接続される。
The external terminals T1 and T2 are terminals for connecting a winding 11 as a device under test (DUT). For example, one terminal of the
インパルス電圧発生回路2は、外部端子T1,T2間に接続された試験対象の巻線11に対して所望のインパルス電圧を印加するための回路である。インパルス電圧発生回路2は、例えば、インパルス電圧印加用キャパシタCs、スイッチSW、および電流制限抵抗Rsを有する。
The impulse
インパルス電圧印加用キャパシタCsは、インパルス電圧Eを発生させるための電荷を充電するキャパシタである。インパルス電圧印加用キャパシタCsの一端は、外部端子T2に接続されている。 The impulse voltage application capacitor Cs is a capacitor that charges an electric charge for generating the impulse voltage E. As shown in FIG. One end of the impulse voltage applying capacitor Cs is connected to the external terminal T2.
スイッチSWは、インパルス電圧Eの出力の可否を切り替えるための素子である。スイッチSWは、例えば、パワートランジスタやサイリスタ等の半導体素子によって実現されている。スイッチSWは、インパルス電圧印加用キャパシタCsの他端と外部端子T1との間に接続されている。 The switch SW is an element for switching whether to output the impulse voltage E or not. The switch SW is realized by, for example, a semiconductor element such as a power transistor or a thyristor. The switch SW is connected between the other end of the impulse voltage applying capacitor Cs and the external terminal T1.
電流制限抵抗Rsは、インパルス電圧印加用キャパシタCsを放電したときに、外部端子T1から試験対象の巻線11に流れる電流を制限するための素子である。電流制限抵抗Rsは、インパルス電圧印加用キャパシタCsの他端と外部端子T1との間にスイッチSWと直列に接続されている。 The current limiting resistor Rs is an element for limiting the current flowing from the external terminal T1 to the winding 11 under test when the impulse voltage applying capacitor Cs is discharged. The current limiting resistor Rs is connected in series with the switch SW between the other end of the impulse voltage applying capacitor Cs and the external terminal T1.
整流素子Dは、インパルス電圧印加用キャパシタCs側から外部端子T1側への電流を通過させ、外部端子T1側からインパルス電圧印加用キャパシタCs側への電流を遮断する素子である。整流素子Dは、例えば、ダイオードである。なお、以下の説明において、整流素子Dを「逆流防止ダイオードD」とも表記する。 The rectifying element D is an element that passes a current from the impulse voltage applying capacitor Cs side to the external terminal T1 side and cuts off a current from the external terminal T1 side to the impulse voltage applying capacitor Cs side. The rectifying element D is, for example, a diode. In addition, in the following description, the rectifying element D is also written as the "backflow prevention diode D."
逆流防止ダイオードDは、インパルス電圧印加用キャパシタCsの他端と外部端子T1との間にスイッチSWおよび電流制限抵抗Rsと直列に接続されている。例えば、逆流防止ダイオードDのアノード電極が電流制限抵抗Rsの一端に接続され、逆流防止ダイオードDのカソード電極が外部端子T1に接続されている。 The backflow prevention diode D is connected in series with the switch SW and the current limiting resistor Rs between the other end of the impulse voltage applying capacitor Cs and the external terminal T1. For example, the anode electrode of the backflow prevention diode D is connected to one end of the current limiting resistor Rs, and the cathode electrode of the backflow prevention diode D is connected to the external terminal T1.
インパルス電圧発生回路2は、指示入力部3からの指示に応じて、インパルス電圧Eを、スイッチSWを介して電流制限抵抗Rsの一端と外部端子T2との間に出力する。
例えば、先ず、インパルス電圧印加用キャパシタCsの電圧がインパルス電圧Eとなるように、図示されていない直流電源によってインパルス電圧印加用キャパシタCsを充電する。次に、指示入力部3からの指示に応じてスイッチSWをオンさせる。これにより、インパルス電圧印加用キャパシタCsに充電されていた電荷が電流制限抵抗Rsおよび逆流防止ダイオードDを通って放電され、外部端子T1,T2間に電圧Vcdが発生する。
The impulse
For example, first, the impulse voltage application capacitor Cs is charged by a DC power supply (not shown) so that the voltage of the impulse voltage application capacitor Cs becomes the impulse voltage E. Then, as shown in FIG. Next, the switch SW is turned on according to the instruction from the
指示入力部3は、試験装置1に対する指示を受け付ける機能部である。指示入力部3は、例えば、ユーザによる試験装置1への操作を受け付ける操作ボタン、タッチパネル等の入力インターフェース装置と、CPUによるプログラム処理とによって実現されている。指示入力部3は、ユーザによってインパルス電圧Eの値や後述するサンプリング周波数等の試験条件が入力された場合に、それらの入力値を記憶部8に記憶することにより、試験装置1に試験条件を設定する。また、指示入力部3は、ユーザによる試験開始の指示の入力に応じて、インパルス電圧発生回路2のスイッチSWをオンする。
The
電圧測定部4は、外部端子T1と外部端子T2との間の電圧(端子間電圧)Vcdを測定する機能部である。電圧測定部4は、電圧Vcdの測定値を含む測定値情報81を記憶部8に記憶する。
The
具体的に、電圧測定部4は、電圧Vcdを所定のサンプリング周期でサンプリングすることにより、電圧Vcdの測定値を取得する。電圧測定部4は、例えば、外部端子T1と外部端子T2との間の電圧Vcdを分圧する抵抗分圧回路と、抵抗分圧回路によって分圧された電圧を所定のサンプリング周期でデジタル信号に変換するA/D変換回路とを含んで構成されている。電圧測定部4は、例えば、電圧Vcdを所定のサンプリング周期でサンプリングすることにより、電圧Vcdの測定値(サンプリングデータ)の時系列データを取得し、測定値情報81として記憶部8に記憶する。
Specifically, the
パラメータ算出部5は、試験対象の巻線11に関するパラメータとしての等価キャパシタ、等価インダクタ、および等価抵抗の夫々の値を算出する機能部である。波形生成部6は、試験対象の巻線11に関する電圧および電流等の特性を示す各種波形のデータを生成するための機能部である。なお、パラメータ算出部5および波形生成部6の詳細な機能については後述する。
The
記憶部8は、試験装置1がインパルス巻線試験装置として機能するためのプログラムや各種パラメータ、試験対象の巻線11の試験結果等を記憶するための機能部である。記憶部8には、例えば、上述した測定値情報81の他に、後述する、数式情報82、解析結果情報83、測定波形データ84、および理論波形データ85等が記憶される。
The
上述したパラメータ算出部5、波形生成部6、および記憶部8は、例えば、プログラム処理装置によって実現されている。具体的には、CPU等のプロセッサと、RAM、ROM等の各種記憶装置と、カウンタ(タイマ)、A/D変換回路、D/A変換回路、クロック発生回路、および入出力I/F回路等の周辺回路とがバスや専用線を介して互いに接続された構成を有するプログラム処理装置(例えばマイクロコントローラ)において、プロセッサがメモリに記憶されているプログラムに従って各種演算処理を実行し、その処理結果に基づいてA/D変換回路や入出力インターフェース回路等の周辺回路を制御することによって、上述した機能ブロックが実現されている。
The
表示部7は、試験条件を設定するための情報や試験結果の情報等を表示する機能部である。表示部7は、例えば、液晶ディスプレイ等の表示装置によって実現されている。
The
試験装置1は、試験対象の巻線11の特性の解析として、外部端子T1,T2に間に接続された巻線11にインパルス電圧Eを印加したときの外部端子T1,T2間の電圧Vcdの過渡応答特性に基づいて、巻線11に関するパラメータである等価インダクタ、等価キャパシタ、および等価抵抗の少なくとも一つの値を算出する。
As an analysis of the characteristics of the winding 11 to be tested, the
以下、試験装置1による試験対象の巻線11に関する各パラメータの具体的な算出方法について説明する。
A specific method of calculating each parameter related to the winding 11 to be tested by the
図2は、実施の形態1に係る試験装置1に試験対象の巻線11を接続したときの等価回路を示す図である。
図3は、実施の形態1に係る試験装置1に巻線11が接続された状態において外部端子T1,T2間にインパルス電圧を印加したときの巻線11の両端の電圧Vcdの特性の一例を示す図である。
FIG. 2 is a diagram showing an equivalent circuit when the winding 11 to be tested is connected to the
FIG. 3 shows an example of the characteristics of the voltage Vcd across the winding 11 when an impulse voltage is applied between the external terminals T1 and T2 with the winding 11 connected to the
図3において、横軸は経過時間〔μs〕を表し、縦軸は電圧〔V〕を表している。図3には、インパルス電圧Eが1000Vになるようにインパルス電圧印加用キャパシタを充電し、スイッチSWをオンした後の電圧Vcdの時間的な変化が示されている。 In FIG. 3, the horizontal axis represents elapsed time [μs], and the vertical axis represents voltage [V]. FIG. 3 shows temporal changes in the voltage Vcd after the impulse voltage application capacitor is charged so that the impulse voltage E becomes 1000 V and the switch SW is turned on.
図2に示すように、外部端子T1,T2から巻線11側を見たときの回路は、外部端子T1と外部端子T2との間に接続された等価インダクタLdと、外部端子T1と外部端子T2との間に接続された等価キャパシタCdと、外部端子T1と外部端子T2との間に等価インダクタLdと直列に接続された等価抵抗Rdとによって等価的に表される。 As shown in FIG. 2, the circuit when the winding 11 side is viewed from the external terminals T1 and T2 includes an equivalent inductor Ld connected between the external terminal T1 and the external terminal T2, and an external terminal T1 and the external terminal T2, and an equivalent resistor Rd connected in series with the equivalent inductor Ld between the external terminals T1 and T2.
図3に示すように、インパルス電圧発生回路2のスイッチSWがオンしたとき、インパルス電圧印加用キャパシタCsの電荷が電流制限抵抗Rsおよび逆流防止ダイオードDを通って移動し、巻線11側の等価キャパシタCdが充電される。
As shown in FIG. 3, when the switch SW of the impulse
時刻t=0sにおいてスイッチSWをオンしたとき、スイッチSWがオンした直後には巻線11側の等価インダクタLdに電流が流れない。そのため、外部端子T1,T2間の電圧Vcdは、インパルス電圧印加用キャパシタCsの充電電圧(インパルス電圧E)である1000V程度まで上昇する。ただし、電圧Vcdの上昇する程度は、巻線11の特性により変化する。 When the switch SW is turned on at time t=0 s, no current flows through the equivalent inductor Ld on the winding 11 side immediately after the switch SW is turned on. Therefore, the voltage Vcd between the external terminals T1 and T2 rises to about 1000 V, which is the charging voltage (impulse voltage E) of the impulse voltage applying capacitor Cs. However, the degree to which voltage Vcd rises varies depending on the characteristics of winding 11 .
その後、等価抵抗Rdを経由して等価インダクタLdに電流が流れ始め、電圧Vcdが低下する。電圧Vcdが-1000V程度まで低下したとき、逆流防止ダイオードDによりインパルス電圧発生回路2と巻線11側の回路とが電気的に分離する。これにより、図3の時刻t=10μs付近において、巻線11側の等価インダクタLd,等価キャパシタCd、および等価抵抗Rdの共振が始まり、電圧Vcdが減衰振動する。その後、電圧Vcdは、最終的に0Vになる。ただし、電圧Vcdの低下する程度とその時刻は、巻線11の特性により大幅に変化する。
After that, the current starts to flow through the equivalent resistor Rd to the equivalent inductor Ld, and the voltage Vcd drops. When the voltage Vcd drops to about -1000 V, the impulse
上述したように、従来のインパルス巻線試験装置は、巻線側の等価インダクタ,等価キャパシタ、および等価抵抗による共振の期間Txにおける電圧Vcdの測定値に基づいて、試験対象の巻線に関するパラメータの乗算値であるLC値およびRC値を算出していた。 As described above, the conventional impulse winding tester determines parameters for the winding under test based on measurements of the voltage Vcd during the period Tx of resonance due to the equivalent inductor, equivalent capacitor, and equivalent resistance of the winding. LC and RC values, which are multiplication values, were calculated.
これに対し、実施の形態1に係る試験装置1は、図3に示すように、スイッチSWがオンしてから巻線側の等価インダクタLd,等価キャパシタCd、および等価抵抗Rdによる共振が開始されるまでの間の所定の期間Taを解析期間とし、解析期間Taにおける電圧Vcdの測定値と、解析期間Taにおける等価回路に基づく電圧Vcdの過渡応答の方程式とに基づいて、等価インダクタLd,等価キャパシタCd、および等価抵抗Rdの夫々の値を算出する。
On the other hand, in the
図4は、解析期間Taにおける、実施の形態1に係る試験装置1の等価回路を示す図である。
FIG. 4 is a diagram showing an equivalent circuit of the
図4には、解析期間Ta、すなわちスイッチSWがオンし、逆流防止ダイオードDに順方向の電流が流れる期間における、インパルス電圧発生回路2と巻線11から構成される等価回路20が示されている。なお、図4において、スイッチSWおよび逆流防止ダイオードDの図示が省略されている。
FIG. 4 shows an
スイッチSWのオン抵抗、逆流防止ダイオードDのオン抵抗、および順方向電圧降下を無視した場合、スイッチSWがオンし、逆流防止ダイオードDに順方向の電流が流れる期間におけるインパルス電圧発生回路2は、図4に示すように、外部端子T1と外部端子T2との間に直列に接続された電流制限抵抗Rsおよびインパルス電圧印加用キャパシタCsによって等価的に表される。
When the on-resistance of the switch SW, the on-resistance of the anti-backflow diode D, and the forward voltage drop are ignored, the impulse
図4に示す等価回路20において、スイッチSWをオンした後の外部端子T1,T2間の電圧Vcdの時間的な変化(過渡応答)を表す方程式は、下記式(1)で表される。
In the
図3に示した解析期間Taにおいて、電圧Vcdの過渡応答が上記式(1)によって表されるという前提の基、解析期間Taにおける電圧Vcdの測定値に基づいて回帰分析(例えば、最小二乗法)を行い、上記式(1)の各項の係数を算出することにより、検査対象の巻線11に関する等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を導出することができる。 In the analysis period Ta shown in FIG. 3, based on the premise that the transient response of the voltage Vcd is represented by the above equation (1), regression analysis (for example, the least square method ) and calculating the coefficients of the respective terms of the above equation (1), the values of the equivalent inductor Ld, equivalent capacitor Cd, and equivalent resistance Rd relating to the winding 11 to be inspected can be derived.
一方で、電圧Vcdの観測波形(測定値)にノイズ成分が含まれている場合には、上記式(1)には3回微分の項が含まれるため、電圧Vcdの測定値に一般的な平滑化処理を行ったとしても、ノイズ成分を十分に除去することができない可能性がある。 On the other hand, when the observed waveform (measured value) of the voltage Vcd contains a noise component, the above equation (1) includes a three-fold derivative term. Even if the smoothing process is performed, there is a possibility that the noise component cannot be sufficiently removed.
そこで、実施の形態1に係る試験装置1は、電圧Vcdの過渡応答の方程式として、上記式(1)を時間tについて複数回積分して得られた方程式を用いて、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を算出してもよい。
Therefore, the
ここでは、一例として、式(1)を時間tについて3回積分して得られる式を用いる場合について説明する。 Here, as an example, a case of using an equation obtained by integrating equation (1) three times with respect to time t will be described.
式(1)を時間tについて3回積分し、初期条件を用いて積分定数を決定することにより、下記式(2)が得られる。また、下記式(3)乃至(7)のように、下記式(2)の各項の係数をV,W,X,Y,Zに夫々置き換える。 By integrating equation (1) three times over time t and using the initial conditions to determine the constant of integration, equation (2) below is obtained. Also, the coefficients of the terms in the following formula (2) are replaced with V, W, X, Y, and Z, respectively, as in the following formulas (3) to (7).
上記式(2)は微分項を有していないため、電圧Vcdの測定値に対して平滑化処理を行わなくてもよい。また、上記式(2)は積分項を有しているため、ノイズの影響を抑えることができる。更に、上記式(2)は上記式(1)に比べて係数の数が多いため、パラメータ(Ld,Cd,Rd)の特定が容易となる。 Since the above equation (2) does not have a differential term, it is not necessary to perform smoothing processing on the measured value of the voltage Vcd. Moreover, since the above equation (2) has an integral term, it is possible to suppress the influence of noise. Furthermore, since the above formula (2) has more coefficients than the above formula (1), it becomes easier to specify the parameters (Ld, Cd, Rd).
上記式(2)を用いたパラメータ(回路定数)の算出方法は以下の通りである。
先ず、試験装置1のパラメータ算出部5が、解析範囲Taを決定する。例えば、図3に示すように、パラメータ算出部5は、スイッチSWがオンした後に電圧Vcdが最大となる最大点Pmaxと、電圧Vcdが最小となる最小点Pminとをそれぞれ検出する。パラメータ算出部5は、最大点Pmaxと最小点Pminとの間の期間を解析期間Taとするともに、スイッチSWをオンした時刻をt=0とする。
A method of calculating parameters (circuit constants) using the above equation (2) is as follows.
First, the
ここで、最大点Pmaxと最小点Pminは、電圧測定部4による電圧Vcdの測定値の時系列データに基づく測定波形の最大点および最小点であってもよいし、電圧測定部4による電圧Vcdの測定値の時系列データに対して平滑化処理を行った後の平滑化波形の最大点および最小点であってもよい。
Here, the maximum point Pmax and the minimum point Pmin may be the maximum point and the minimum point of a measured waveform based on the time-series data of the voltage Vcd measured by the
次に、パラメータ算出部5は、解析期間Taにおける電圧Vcdの測定値のデータを用いて、
を夫々算出する。また、パラメータ算出部5は、電圧測定部4のサンプリング周期に基づいてtおよびt2を算出する。パラメータ算出部5は、これらの算出した値を用いて、公知の回帰分析手法(例えば、最小二乗法)により正規方程式を作成し、例えば逆行列やLU分解法等の演算を行うことにより、上記式(2)の各項の係数V~Zを求める。
Next, the
are calculated respectively. Also, the parameter calculation unit 5 calculates t and t2 based on the sampling period of the
次に、パラメータ算出部5は、算出した係数V~Zと上記式(3)乃至(7)とに基づいて、等価インダクタLd、等価キャパシタCd、等価抵抗Rdのそれぞれの値を算出する。
Next, the
先ず、等価インダクタLdの値の算出方法は以下の通りである。
例えば、上記式(6)より、等価インダクタLdの値は下記式(8)で表される。
First, the method of calculating the value of the equivalent inductor Ld is as follows.
For example, from the above equation (6), the value of the equivalent inductor Ld is expressed by the following equation (8).
ここで、インパルス電圧Eは、試験装置1を用いて試験を行う前に設定される値であるため既知である。また、インパルス電圧印加用キャパシタCsも試験装置1の設計時に設定される値であるため既知である。したがって、パラメータ算出部5は、上記式(8)にCs,E,Yの値をそれぞれ代入することにより、等価インダクタLdの値を算出する。
Here, the impulse voltage E is a known value because it is a value set before the test is performed using the
次に、等価抵抗Rdの算出方法は以下の通りである。
例えば、上記式(7)より、等価抵抗Rdの値は下記式(9)で表される。
Next, the calculation method of the equivalent resistance Rd is as follows.
For example, from the above equation (7), the value of the equivalent resistance Rd is represented by the following equation (9).
パラメータ算出部5は、上記式(9)に、先に求めたLdおよびZの値をそれぞれ代入することにより、等価抵抗Rdの値を算出する。
The
最後に等価キャパシタCdの値の算出方法は以下の通りである。
等価キャパシタCdの値は、係数V,X,Zに関する式(3),(4),(5)の何れか一つまたはその組み合わせを用いて算出してもよい。一方で、上記式(3)乃至(5)には、電流制限抵抗Rsの値が含まれている。電流制限抵抗Rsそのものの値は既知であるが、上述したように、実際には、インパルス電圧発生回路2は、電流制限抵抗Rsと直列に接続されたスイッチSWおよび逆流防止ダイオードDを有しており、等価キャパシタCdと外部端子T1との間には、電流制限抵抗Rsのみならず、それらのオン抵抗や順方向電圧降下が存在している。
Finally, the method of calculating the value of the equivalent capacitor Cd is as follows.
The value of the equivalent capacitor Cd may be calculated using any one or a combination of equations (3), (4) and (5) for the coefficients V, X and Z. On the other hand, the above formulas (3) to (5) include the value of the current limiting resistor Rs. Although the value of the current limiting resistor Rs itself is known, in practice, the impulse
そのため、試験装置1によって測定された電圧Vcdの値は、電流制限抵抗RsとスイッチSWおよび逆流防止ダイオードDのオン抵抗等の影響を受けている。したがって、既知の電流制限抵抗Rsの値をそのまま式(3),(4),(5)に代入して等価キャパシタCdの値を算出した場合、等価キャパシタCdの推定値は上記オン抵抗等に基づく誤差成分を含むことになる。
Therefore, the value of the voltage Vcd measured by the
そこで、実施の形態1に係る試験装置1は、上記オン抵抗等に基づく誤差の影響をできる限り小さくするために、電流制限抵抗Rsの推定誤差の影響が測定仕様範囲内において最も小さくなる係数Wの式(4)を用いてもよい。
例えば、上記式(4)より、等価キャパシタCdの値は下記式(10)で表される。
Therefore, in order to minimize the effect of the error based on the on-resistance and the like, the
For example, from the above equation (4), the value of the equivalent capacitor Cd is represented by the following equation (10).
パラメータ算出部5は、上記式(10)に、先に求めたLd,Rd,Wと既知であるCs,E,Rsの値をそれぞれ代入することにより、等価キャパシタCdの値を算出してもよい。
The
パラメータ算出部5は、算出した検査対象の巻線11に関する等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を解析結果情報83として記憶部8に記憶する。
The
ここで、パラメータ算出部5による上記演算に必要な情報は、予め記憶部8に記憶しておけばよい。例えば、電圧Vcdの測定値から係数V,W,X,Y,Zを算出するためのプログラム、上記式(3)乃至(7)の情報、電流制限抵抗Rsの値、およびインパルス電圧印加用キャパシタCsの値等を数式情報82として予め記憶部8に格納しておけばよい。また、試験開始時にユーザによって設定されたインパルス電圧Eの値も記憶部8に合わせて記憶しておく。
これにより、パラメータ算出部5は、記憶部8に記憶されている数式情報82と試験開始時に設定されたインパルス電圧Eの値とを用いて、上述した演算により、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を算出することができる。
Here, information required for the above calculation by the
As a result, the
なお、上記説明では、パラメータ算出部5が、式(1)を3回積分して得られる式(2)に基づいて、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を求める場合を例示したが、これに限られず、式(1)を2回積分して得られる式に基づいて、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を求めてもよい。以下、2回積分して得られる式を用いた等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値の算出方法について説明する。
In the above description, the
上記式(1)を時間tについて2回積分し、初期条件を用いて積分定数を決定することにより、下記式(11)が得られる。また、下記式(12)乃至(16)のように、下記式(11)の各項の係数をV,W,X,Y,Zにそれぞれ置き換える。 By integrating equation (1) above twice for time t and determining the constant of integration using the initial conditions, equation (11) below is obtained. Also, the coefficients of the terms of the following formula (11) are replaced with V, W, X, Y, and Z, respectively, as in formulas (12) to (16) below.
上記式(11)は、微分項が1つであり、積分項が複数あるため、ノイズの影響を抑えることができる。上述した3回積分した場合の式(2)の各項の係数と、2回積分した場合の上記式(11)の各項の係数とを比較すると、“Z”のみ異なる。 Equation (11) above has one differential term and a plurality of integral terms, so that the influence of noise can be suppressed. Comparing the coefficients of each term in the above-described equation (2) when integrating three times with the coefficients of each term in the above equation (11) when integrating twice, only "Z" is different.
上記式(11)を用いたパラメータ(回路定数)の算出方法は以下の通りである。
先ず、試験装置1のパラメータ算出部5が、解析範囲Taを決定する。解析範囲Taの決定方法は、上述した式(2)を用いる場合と同様である。
A method of calculating parameters (circuit constants) using the above equation (11) is as follows.
First, the
次に、パラメータ算出部5は、解析期間Taにおける電圧Vcdの測定値のデータを用いて、
を算出する。また、パラメータ算出部5は、電圧測定部4のサンプリング周期に基づいてtを算出する。パラメータ算出部5は、これらの算出した値を用いて、公知の回帰分析手法により正規方程式を作成し、例えば逆行列やLU分解法等の演算を行うことにより、上記式(11)の各項の係数V~Zを求める。
Next, the
Calculate Also, the
次に、パラメータ算出部5は、算出した係数V~Zと上記式(12)乃至(16)とに基づいて、等価インダクタLd、等価キャパシタCd、等価抵抗Rdのそれぞれの値を算出する。
Next, the
先ず、等価インダクタLdの値の算出方法は以下の通りである。
例えば、上記式(15)より、等価インダクタLdの値は下記式(17)で表される。
First, the method of calculating the value of the equivalent inductor Ld is as follows.
For example, from the above equation (15), the value of the equivalent inductor Ld is represented by the following equation (17).
ここで、上述したように、インパルス電圧Eおよびインパルス電圧印加用キャパシタCsの値はそれぞれ既知である。したがって、パラメータ算出部5は、上記式(17)にCs,E,Yの値をそれぞれ代入することにより、等価インダクタLdの値を算出する。
Here, as described above, the values of the impulse voltage E and the impulse voltage application capacitor Cs are known. Therefore, the
次に、等価抵抗Rdの算出方法は以下の通りである。
例えば、上記式(16)より、等価抵抗Rdの値は下記式(18)で表される。
Next, the calculation method of the equivalent resistance Rd is as follows.
For example, from the above equation (16), the value of the equivalent resistance Rd is represented by the following equation (18).
パラメータ算出部5は、上記式(18)に、先に求めたLdおよびZの値をそれぞれ代入することにより、等価抵抗Rdの値を算出する。
The
等価キャパシタCdに関しては、上述した3回積分した式(2)を用いる場合と同様に、パラメータ算出部5は、上記式(12)乃至(14)の何れかを用いて算出することができる。
The equivalent capacitor Cd can be calculated by the
以上説明したように、パラメータ算出部15は、式(1)を時間tについて3回積分して得られる式(2)のみならず、式(1)を時間tについて2回積分して得られる式(11)に基づいて、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値を求めることも可能である。
As described above, the
実施の形態に係る試験装置1は、上述した検査対象の巻線11に関する等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの値を個別に算出する機能に加えて、算出した等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの値に基づく電圧Vcdの理論波形を表示する機能を有している。以下、この機能について詳細に説明する。
In addition to the function of individually calculating the values of the equivalent inductor Ld, the equivalent capacitor Cd, and the equivalent resistance Rd related to the winding 11 to be inspected, the
図1に示す試験装置1において、波形生成部6は、電圧測定部4によって測定された電圧Vcdの測定値の時系列データ(測定値情報81)に基づいて、電圧Vcdの時間的な変化を示す測定波形を生成し、測定波形データ84として記憶部8に記憶する。
In the
また、波形生成部6は、パラメータ算出部5によって算出された等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの夫々の値(解析結果情報83)に基づく過渡応答の方程式(式(1))を用いて数値積分することにより、等価回路20における電圧Vcdの時間的な変化を示す理論波形を生成し、理論波形データ85として記憶部8に記憶する。
Further, the
表示部7は、波形生成部6によって生成された測定波形データ84および理論波形データ85に基づいて、電圧Vcdに関する波形を画面に表示する。
Based on the measured
図5は、実施の形態1に係る試験装置1の表示画面の一例を示す図である。
図5に示すように、試験装置1は、表示部7としての機能を実現するための一手段としてディスプレイ70を備えている。試験装置1は、ディスプレイ70の画面上に、試験条件を設定するための情報や試験結果の情報等を表示する。例えば、ディスプレイ70は、タッチパネルを搭載しており、ディスプレイ70によって指示入力部3の一部の機能が実現されている。例えば、ユーザは、ディスプレイ70の画面に触れることにより、試験条件等を設定することが可能となっている。
FIG. 5 is a diagram showing an example of the display screen of the
As shown in FIG. 5 , the
また、試験装置1は、指示入力部3の一部の機能を実現するための手段として、各種の物理ボタンを有していてもよい。例えば、図5に示すように、試験装置1は、試験装置1を起動させるための起動ボタン(電源ボタン)30、試験を開始するための開始ボタン31、試験を停止するための停止ボタン32等を有していてもよい。
Moreover, the
表示部7は、記憶部8に記憶されている測定波形データ84および理論波形データ85に基づいて、電圧Vcdの測定波形300および理論波形310をディスプレイ70の画面に表示する。例えば、図5に示すように、表示部7は、電圧Vcdの測定波形300と理論波形310とをディスプレイのディスプレイ70の画面に一緒に表示する。例えば、表示部7は、測定波形300と理論波形310を、図5に示すように重ねて表示してもよいし、ディスプレイ70の画面の上下方向または左右方向に並べて表示してもよい。
The
また、表示部7は、パラメータ(Ld,Cd,Rd)の算出後、速やかに測定波形300と理論波形310をディスプレイ70に表示してもよいし、ユーザによる指示入力部3の操作に応じて、測定波形300と理論波形310をディスプレイ70に表示してもよい。また、表示部7は、測定波形300および理論波形310の一方のみをディスプレイ70に表示してもよい。
Further, the
次に、実施の形態1に係る試験装置1を用いた試験対象の巻線11の解析方法の流れを説明する。
Next, a flow of a method for analyzing the winding 11 to be tested using the
図6は、実施の形態1に係る試験装置1を用いた巻線11の解析方法の流れを示すフローチャートである。
FIG. 6 is a flow chart showing the flow of the method for analyzing the winding 11 using the
例えば、ユーザが起動ボタン30を操作して試験装置1を起動した後、ユーザが指示入力部3としてのディスプレイ70をタッチ操作することにより、試験条件等を試験装置1に設定する(ステップS1)。例えば、ユーザが、インパルス電圧Eの値や、電圧Vcdを測定するためのサンプリング周期(サンプリング周波数)等を試験装置1に設定する。
For example, after the user operates the
なお、試験装置1の起動後の初期状態において、インパルス電圧発生回路2のスイッチSWはオフ状態である。
In the initial state after the
次に、ユーザが、試験対象の巻線11を試験装置1の外部端子T1,T2間に接続する(ステップS3)。なお、巻線11の試験装置1への接続は、ステップS1の前に行われていてもよい。
Next, the user connects the winding 11 to be tested between the external terminals T1 and T2 of the test apparatus 1 (step S3). Note that the winding 11 may be connected to the
次に、試験装置1が、ユーザによって試験の実行指示が入力されたか否かを判定する(ステップS3)。例えば、ユーザによって開始ボタン31が操作されていない場合には(ステップS3:NO)、試験装置1は、開始ボタン31が操作されるまで待機する。
Next, the
開始ボタン31が操作された場合には(ステップS3:YES)、試験装置1は、インパルス電圧Eを、スイッチSWを介して電流制限抵抗Rsの一端と外部端子T2との間に出力する(ステップS4)。具体的には、指示入力部3からの指示に応じて、インパルス電圧発生回路2が、インパルス電圧印加用キャパシタの電圧がステップS1で設定されたインパルス電圧Eとなるように、インパルス電圧印加用キャパシタCsを図示されない直流電源によって充電する。次に、インパルス電圧発生回路2がスイッチSWをオンする。これにより、外部端子T1,T2間に電圧Vcdが印加される。
When the
また、試験装置1は、例えばステップS4と同時に、外部端子T1,T2間の電圧Vcdの測定を開始する(ステップS5)。具体的には、上述したように、電圧測定部4が、外部端子T1,T2間の電圧VcdをステップS1で設定されたサンプリング周期に基づいて測定し、電圧Vcdの測定値の時系列データを測定値情報81として記憶部8に記憶する。
Also, the
次に、パラメータ算出部5が解析範囲Taを決定する(ステップS6)。具体的には、パラメータ算出部5は、上述した手法により、ステップS5において取得された電圧Vcdの測定値の時系列データに基づいて、電圧Vcdの最大点Pmaxおよび最小点Pminを検出し、最大点Pmaxと最小点Pminとの間の期間を解析期間Taとする。
Next, the
次に、パラメータ算出部5が、ステップS6において設定した解析期間Ta内における電圧Vcdの測定値と記憶部8に記憶されている数式情報82とを用いて、上述した手法により、巻線11に関する等価インダクタLd,等価キャパシタCd,および等価抵抗Rdの値を夫々算出する(ステップS7)。
Next, the
次に、波形生成部6が、上述した手法により、ステップS5において取得された電圧Vcdの測定値に基づいて測定波形データ84を生成するとともに、ステップS7において算出された巻線11に関する等価インダクタLd,等価キャパシタCd,および等価抵抗Rdの値を用いて理論波形データ85を生成する(ステップS8)。
Next, the
次に、表示部7が、ステップS9において生成された測定波形データ84および理論波形データ85に基づいて、試験装置1のディスプレイ70の画面に、例えば、測定波形300と理論波形310を重ねて表示させる(ステップS9)。
Next, based on the measured
なお、上述した波形データの生成処理(ステップS8)と波形の表示処理(ステップS9)は、例えば、ユーザが試験装置1を操作し、指示入力部3がユーザからの波形表示の指示を受け付けた場合にのみ、実行されるようにしてもよい。
Note that the above-described waveform data generation processing (step S8) and waveform display processing (step S9) are executed when, for example, the user operates the
以上、実施の形態1に係る試験装置1は、外部端子T1と外部端子T2との間に接続された検査対象の巻線11を、外部端子T1と外部端子T2との間に接続された等価インダクタLdと、外部端子T1と外部端子T2との間に接続された等価キャパシタCdと、外部端子T1と外部端子T2との間に等価インダクタLdと直列に接続された等価抵抗Rdとによって等価的に表したときの、等価インダクタLdの値、等価キャパシタCdの値、および等価抵抗Rdの値を、電圧測定部4によって測定された外部端子T1,T2間の電圧Vcdの測定値に基づいて算出するパラメータ算出部5を有している。
As described above, in the
パラメータ算出部5は、記憶部8に記憶されている測定値情報81のうち、スイッチSWがオンしてから巻線11側の等価インダクタLd、等価キャパシタCd、および等価抵抗Rdに基づく共振が開始されるまでの間の所定の期間(解析期間Ta)における電圧Vcdの測定値を用いて回帰分析を行うことにより、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdの少なくとも一つの値を算出する。
Of the measured
これによれば、従来のインパルス巻線試験機のように、巻線11側の等価インダクタLd、等価キャパシタCd、および等価抵抗Rdに基づく共振が開始された後の電圧Vcdの測定値(測定波形)を用いるのではなく、上記共振が開始される前の電圧Vcdの測定値を用いるので、より速やかに巻線11の解析処理を開始することができる。 According to this, like a conventional impulse winding tester, the measured value (measured waveform ), but the measured value of the voltage Vcd before the resonance starts, it is possible to start the analysis process of the winding 11 more quickly.
また、上述したように、従来のインパルス巻線試験機は、巻線11側の等価インダクタLd、等価キャパシタCd、および等価抵抗Rdによる共振時の電圧Vcdの方程式および測定値を用いるので、LC値およびRC値等の各パラメータの乗算値しか算出することはできない。これに対し、実施の形態1に係る試験装置1は、共振が始まる前の等価回路における電圧Vcdの過渡応答の方程式に基づいた演算を行うので、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdのそれぞれの値を個別に算出することができる。
Further, as described above, the conventional impulse winding tester uses the equation and the measured value of the voltage Vcd at resonance due to the equivalent inductor Ld, equivalent capacitor Cd, and equivalent resistance Rd on the winding 11 side, so the LC value and the multiplied value of each parameter such as the RC value. On the other hand, the
このように、実施の形態1に係る試験装置1によれば、より短時間かつ容易に、試験対象の巻線の特性を解析することが可能となる。
Thus, according to the
また、実施の形態1に係る試験装置1において、パラメータ算出部5は、スイッチSWがオンした後に電圧Vcdが最大となる最大点Pmaxと電圧Vcdが最小となる最小点Pminとをそれぞれ検出し、最大点Pmaxと最小点Pminとの間の期間を解析期間Taとする。
これによれば、等価回路20に基づく過渡応答の方程式が適用可能な解析期間Taを容易に決定することができる。
Further, in the
According to this, it is possible to easily determine the analysis period Ta for which the transient response equation based on the
また、試験装置1は、インパルス電圧印加用キャパシタCsの他端と外部端子T1との間にスイッチSWおよび電流制限抵抗Rsと直列に接続され、インパルス電圧印加用キャパシタCs側から外部端子T1側へ電流を流し、外部端子T1側からインパルス電圧印加用キャパシタCs側への電流を遮断する整流素子としての逆流防止ダイオードDを有していてもよい。
これによれば、試験装置1による上述した解析期間Taと巻線11側の等価インダクタLd、等価キャパシタCd、および等価抵抗Rdによる共振期間Txとを明確に切り分けることが可能となるので、ユーザは電圧Vcdの測定波形を観察することにより、どのタイミングにおいて等価インダクタLd、等価キャパシタCd、および等価抵抗Rdによる共振が始まったかを容易に判断することが可能となる。
In the
According to this, it is possible to clearly separate the analysis period Ta described above by the
また、パラメータ算出部5は、所定の期間所定の期間(解析期間Ta)における電圧Vcdの測定値を用いて回帰分析を行うことにより、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdとインパルス電圧印加用キャパシタCsおよび電流制限抵抗Rsとによって構成される等価回路(図4参照)における電圧Vcdの過渡応答の方程式の係数を算出し、算出した係数に基づいて、等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdを算出する。
これによれば、等価インダクタLd、等価キャパシタCd、および等価抵抗Rdのそれぞれの値をより正確に算出することが可能となる。
In addition, the
According to this, it becomes possible to calculate each value of the equivalent inductor Ld, the equivalent capacitor Cd, and the equivalent resistance Rd more accurately.
また、試験装置1による上述した巻線11の解析に用いられる等価回路20の過渡応答の方程式は、等価回路20における電圧Vcdの時間的な変化を表す微分方程式(式(1))を複数回積分して得られる式であってもよい。
Further, the equation of the transient response of the
上述したように、等価回路20における電圧Vcdの過渡応答を表す上記式(1)は3回微分の項を含んでいるので、式(1)をそのまま用いた場合、測定した電圧Vcdの波形に含まれるノイズ成分が強調されてしまう可能性がある。これに対し、実施の形態1に係る試験装置1は、上記式(1)を複数回積分した式を用いることにより、微分項を減らすことができ、測定した電圧Vcdの波形に含まれるノイズ成分の影響を抑えることが可能となる。
As described above, the above equation (1) representing the transient response of the voltage Vcd in the
例えば、上記式(1)を2回積分した上記式(11)を用いることにより、微分項を減らすことができるので、電圧Vdcの測定値に含まれるノイズ成分を効果的に抑制することができる。また、上記式(1)を3回積分した上記式(2)を用いることにより、微分項を更に減らすことができるので、電圧Vdcの測定値に含まれるノイズ成分をより効果的に抑制することができる。 For example, by using the above equation (11) obtained by integrating the above equation (1) twice, the differential term can be reduced, so that the noise component contained in the measured value of the voltage Vdc can be effectively suppressed. . Further, by using the above equation (2) obtained by integrating the above equation (1) three times, the differential term can be further reduced, so that the noise component contained in the measured value of the voltage Vdc can be suppressed more effectively. can be done.
なお、上記式(1)を1回積分した式を用いることも可能である。 It is also possible to use an equation obtained by integrating the above equation (1) once.
更に、実施の形態1に係る試験装置1は、パラメータ算出部5によって算出された巻線11側の等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値に基づいて、上記過渡応答の方程式を用いて数値積分することにより、電圧Vcdの理論波形を生成する波形生成部6と、波形生成部6によって生成された理論波形310と、電圧測定部4によって測定された電圧Vcdの測定波形300とを表示する表示部7とを有している。
Furthermore, the
これによれば、ユーザが、実際に測定された測定波形300と解析によって得られた理論波形310を目視で比較することができるので、試験装置1の解析により得られた巻線11に関するパラメータ(等価インダクタLd、等価キャパシタCd、および等価抵抗Rd)が適切な値であるか否かを容易に判断することができる。
According to this, the user can visually compare the measured
≪実施の形態2≫
図7は、実施の形態2に係る試験装置1Aの構成を示す図である。
<<
FIG. 7 is a diagram showing the configuration of a
一般に、試験対象である巻線がコアを有する場合には、コアの鉄損により波形の減衰が大きくなる。また、高い印加電圧を巻線に加えた場合にはコアに磁気飽和が発生し、巻線のインダクタンス等のパラメータが大きく変化し、非線形性が強くなる。 In general, when the winding under test has a core, the iron loss of the core increases the attenuation of the waveform. In addition, when a high voltage is applied to the winding, magnetic saturation occurs in the core, and parameters such as the inductance of the winding greatly change, resulting in strong nonlinearity.
従来のインパルス巻線試験装置は、上述したように、逆流防止ダイオードによってインパルス巻線試験装置の内部回路と試験対象の巻線とが回路的に分離された後の共振現象の波形を用いてLC値およびRC値を算出しているため、波形が減衰している場合は、パラメータの算出の誤差が大きくなる。また磁気飽和が発生している場合は、パラメータの非線形性が強くなり、求めたパラメータが適切ではない値になっている可能性がある。 As described above, the conventional impulse winding tester uses the waveform of the resonance phenomenon after the internal circuit of the impulse winding tester is separated from the winding to be tested by the backflow prevention diode. Since the values and RC values are calculated, if the waveform is attenuated, the parameter calculation error increases. Moreover, when magnetic saturation occurs, the nonlinearity of the parameters increases, and there is a possibility that the obtained parameters are inappropriate values.
また、試験対象のコイルの構成が複雑な場合にも、応答波形にリンギングや局所的な大きな揺らぎが発生し、算出される巻線に関するパラメータが適切ではない値になる場合がある。このような場合に、巻線に関するパラメータが負の値になったり、実際のパラメータの値と大きく乖離した値となったりする場合がある。 Also, when the configuration of the coil to be tested is complicated, ringing or local large fluctuations may occur in the response waveform, and the calculated winding-related parameters may become inappropriate values. In such a case, the winding-related parameters may have negative values, or may have values that deviate greatly from the actual parameter values.
そこで、実施の形態2に係る試験装置1Aは、減衰が小さい解析期間でより簡易な等価回路を用いることにより、回帰分析における未知数を減らして、波形の振幅の小ささ由来の誤差が生じるのを回避しつつ、巻線に関するパラメータとして不適切な値が算出され難くする。
Therefore, the
図7に示す試験装置1Aは、より簡易的な手法により試験対象の巻線11の等価インダクタLdの値、等価キャパシタCdの値、および等価抵抗Rdの値を算出する点において、実施の形態1に係る試験装置1と相違し、その他の点においては、実施の形態1に係る試験装置1と同様である。
The
図7に示すように、試験装置1Aは、実施の形態1に係るパラメータ算出部5の代わりにパラメータ算出部5Aを有する。
As shown in FIG. 7, the
パラメータ算出部5Aは、所定期間(解析期間Ta)における電圧Vcdの初期値Vcd|t=0がインパルス電圧印加用キャパシタCsの充電電圧Vcs(=E)をインパルス電圧印加用キャパシタCsと等価キャパシタCdとによって分圧した電圧と一致すると仮定したときの、インパルス電圧印加用キャパシタCsと等価キャパシタCdとの関係を示す方程式と、記憶部8に記憶された測定値情報81とに基づいて、等価キャパシタCdの値を算出する。
The
図8は、実施の形態2に係る試験装置1Aにおける、スイッチSWをオンしたときのインパルス電圧発生回路2と巻線11とに基づく等価回路の一例を示す図である。
FIG. 8 is a diagram showing an example of an equivalent circuit based on the impulse
図8に示す等価回路21において、電流制限抵抗Rsをゼロとし(Rs=0)、スイッチSWのオン抵抗と逆流防止ダイオードDのオン抵抗を無視している。
In the
実施の形態2では、スイッチSWをオンしたとき、すなわち時刻t=0において、図8に示すように、インパルス電圧発生回路2と巻線11とがインパルス電圧印加用キャパシタCsと等価キャパシタCdとが外部端子T1,T2を挟んで並列に接続された等価回路21で表されると仮定する。
In the second embodiment, when the switch SW is turned on, that is, at time t=0, as shown in FIG. Assume that it is represented by an
また、時刻t=0での電圧Vcdの値を電圧Vcdの初期値Vcd|t=0とし、時刻t=0において電圧Vcdが最大値Vmaxになっていると仮定する。そして、電圧Vcdの初期値Vcd|t=0(=Vmax)が、インパルス電圧印加用キャパシタCsの充電電圧Vcsをインパルス電圧印加用キャパシタCsと等価キャパシタCdとによって分圧した電圧と一致すると仮定する。 It is also assumed that the value of the voltage Vcd at time t=0 is the initial value Vcd| t= 0 of the voltage Vcd, and that the voltage Vcd reaches the maximum value Vmax at time t=0. Then, it is assumed that the initial value Vcd| t=0 (=Vmax) of the voltage Vcd coincides with the voltage obtained by dividing the charging voltage Vcs of the impulse voltage applying capacitor Cs by the impulse voltage applying capacitor Cs and the equivalent capacitor Cd. .
以上の仮定により、等価回路21において、下記式(18)が成り立つ。ここで、インパルス電圧印加用キャパシタCsの電圧Vcsの初期値Vcs|t=0は、充電電圧Eであるとする(Vcs|t=0=E)。
Based on the above assumptions, the following equation (18) holds in the
パラメータ算出部5Aは、上記式(19)に測定値情報81に基づく電圧Vcdの初期値Vcd|t=0の値と、インパルス電圧印加用キャパシタCsの値と、電圧Vcsの初期値Vcs|t=0(=E)とを代入することにより、等価キャパシタCdの値を算出する。
The
なお、測定値情報81に基づく電圧Vcdの初期値Vcd|t=0の値(Vmax)は、例えば、スイッチSWがオンしてから巻線11の等価インダクタLd、等価キャパシタCd、および等価抵抗Rdに基づく共振が開始されるまでの期間における電圧Vcdの時系列データの最大点Pmaxの電圧(実測値)であってもよいし、電圧Vcdの時系列データに対して平滑化処理(例えば、移動平均窓を用いた平滑化処理)を行った後の平滑化波形の最大点の電圧であってもよい。
Note that the value (Vmax) of the initial value Vcd| t=0 of the voltage Vcd based on the measured
次に、パラメータ算出部5Aは、スイッチSWをオンした後(t>0)のインパルス電圧発生回路2と巻線11とが、等価インダクタLdおよび等価抵抗Rdとインパルス電圧印加用キャパシタCsおよび電流制限抵抗Rsとによって構成される等価回路22によって表されると仮定する。
Next, the
図9は、実施の形態2に係る試験装置1Aにおける、スイッチSWをオンした後(t>0)のインパルス電圧発生回路2と巻線11とに基づく等価回路22の一例を示す図である。
FIG. 9 is a diagram showing an example of an
なお、図9において、スイッチSWおよび逆流防止ダイオードDの図示が省略されている。 In FIG. 9, illustration of the switch SW and the backflow prevention diode D is omitted.
スイッチSWのオン抵抗、逆流防止ダイオードDのオン抵抗、および順方向電圧降下を無視した場合、スイッチSWがオンした後(t>0)、逆流防止ダイオードDに順方向の電流が流れる期間におけるインパルス電圧発生回路2は、図9に示すように、外部端子T1と外部端子T2との間に直列に接続された電流制限抵抗Rsおよびインパルス電圧印加用キャパシタCsによって等価的に表される。また、スイッチSWがオンした後(t>0)の巻線11側の回路は、外部端子T1と外部端子T2との間に直列に接続された等価抵抗Rdと等価インダクタLdによって等価的に表される。
When the on-resistance of the switch SW, the on-resistance of the anti-backflow diode D, and the forward voltage drop are ignored, the impulse in the period in which the forward current flows through the anti-backflow diode D after the switch SW is turned on (t>0) The
したがって、実施の形態2において、スイッチSWをオンした後(t>0)の等価回路22は、実施の形態1における等価回路20(図4参照)から等価キャパシタCdを除いた回路となる。
Therefore, in the second embodiment, the
等価回路22において、スイッチSWをオンした後の外部端子T1,T2間の電圧Vcdの時間的な変化(過渡応答)を表す方程式は、下記式(20)で表される。
In the
パラメータ算出部5Aは、所定の期間(解析期間Ta)における電圧Vcdの測定値を用いて回帰分析を行うことにより、所定の期間における電圧Vcdの過渡応答の方程式(上記式(20))の係数を算出し、算出した係数と電圧Vcdの初期値Vcd|t=0とに基づいて、等価インダクタLdの値および等価抵抗Rdの値を算出する。
The
例えば、パラメータ算出部5Aは、公知の回帰分析手法(例えば、最小二乗法)により、測定値情報81として記憶部8に記憶されている解析期間Taにおける電圧Vcdの時系列データを用いて正規方程式を作成し、例えば逆行列やLU分解法等の演算を行うことにより、上記式(20)の各項の係数を求める。次に、パラメータ算出部5Aは、算出した係数と、予め記憶部8に記憶されているCsおよびRsの値とに基づいて、等価インダクタLdおよび等価抵抗Rdのそれぞれの値を算出する。
For example, the
なお、上記式(20)には、2階微分値が含まれているため、電圧Vcdの測定結果に含まれるノイズが強調され易い。すなわち、2階微分値は、等価回路22に表れない寄生容量や寄生インダクタンスによるリンギングのような局所的な波形の変化の影響を強く受けるので、最小二乗法による定数の推定値が容易に揺らぐ可能性がある。
Since the above equation (20) includes a second-order differential value, noise included in the measurement result of the voltage Vcd is likely to be emphasized. That is, the second-order differential value is strongly affected by local waveform changes such as ringing due to parasitic capacitance and parasitic inductance that do not appear in the
そこで、等価インダクタLdおよび等価抵抗Rdの算出精度をより向上させる場合には、パラメータ算出部5Aは、上記式(20)を積分した式に基づく回帰分析を行って、等価インダクタLdおよび等価抵抗Rdを算出してもよい。
Therefore, in order to further improve the calculation accuracy of the equivalent inductor Ld and the equivalent resistance Rd, the
例えば、パラメータ算出部15Aは、上記式(20)を時間tについて時刻t=0から時刻t=aまで1回定積分して得られる下記式(21)に基づいて、等価インダクタLdおよび等価抵抗Rdの夫々の値を求めてもよい。 For example, the parameter calculation unit 15A calculates the equivalent inductor Ld and the equivalent resistance Each value of Rd may be determined.
上記式(21)を変形すると、下記式(22)によって表すことができる。 By transforming the above formula (21), it can be represented by the following formula (22).
パラメータ算出部5Aは、公知の回帰分析手法(例えば、最小二乗法)により、測定値情報81として記憶部8に記憶されている解析期間Taにおける電圧Vcdの時系列データを用いて正規方程式(例えば、連立一次方程式)を作成し、例えば逆行列やLU分解法等の演算を行うことにより、式(22)の係数を算出する。次に、パラメータ算出部5は、算出した係数と、予め記憶部8に記憶されているCsおよびRsの値とに基づいて、等価インダクタLdおよび等価抵抗Rdのそれぞれの値を算出する。
The
パラメータ算出部5Aは、上述した手法により算出した等価キャパシタCd、等価インダクタLd、および等価抵抗Rdの夫々の値を、解析結果情報83Aとして記憶部8に記憶する。
The
実施の形態1と同様に、パラメータ算出部5Aによる上記演算に必要な情報は、予め記憶部8に記憶しておけばよい。例えば、電圧Vcdの測定値から上記式(20)、上記式(21)、または上記式(22)の係数を算出するための演算式、電流制限抵抗Rsの値、およびインパルス電圧印加用キャパシタCsの値等を数式情報82Aとして予め記憶部8に格納しておけばよい。
これにより、パラメータ算出部5Aは、記憶部8に記憶されている、測定値情報81、数式情報82、および試験開始時に設定されたインパルス電圧Eの値を用いて、上述した演算により、等価キャパシタCd、等価インダクタLd、および等価抵抗Rdの夫々の値を算出することができる。
As in the first embodiment, the information necessary for the above calculation by the
As a result, the
実施の形態2に係る試験装置1Aにおいて、波形生成部6は、実施の形態1に係る試験装置1と同様に、電圧測定部4によって測定された電圧Vcdの測定値の時系列データ(測定値情報81)に基づいて、電圧Vcdの時間的な変化を示す測定波形300を生成し、測定波形データ84として記憶部8に記憶する。また、波形生成部6は、パラメータ算出部5Aによって算出された等価キャパシタCd、等価インダクタLd、および等価抵抗Rdの夫々の値(解析結果情報83A)に基づく過渡応答の方程式(上記式(20))を用いて数値積分することにより、等価回路22における電圧Vcdの時間的な変化を示す理論波形310を生成し、理論波形データ85として記憶部8に記憶する。
In the
表示部7は、実施の形態1に係る試験装置1と同様に、記憶部8に記憶されている測定波形データ84および理論波形データ85に基づいて、電圧Vcdの測定波形300および理論波形310をディスプレイ70画面に表示する。
The
次に、実施の形態2に係る試験装置1Aを用いた試験対象の巻線11の解析方法の流れを説明する。
Next, the flow of the method for analyzing the winding 11 to be tested using the
図10は、実施の形態2に係る試験装置1Aを用いた巻線11の解析方法の流れを示すフローチャートである。
FIG. 10 is a flow chart showing the flow of the method for analyzing the
図10に示すフローチャートにおいて、ステップS1からステップS6までの処理は、実施の形態1に係るフローチャート(図6)と同様である。 In the flowchart shown in FIG. 10, the processes from step S1 to step S6 are the same as those in the flowchart (FIG. 6) according to the first embodiment.
ステップS6の後、パラメータ算出部5Aが、上述した手法により、ステップS6において設定した解析期間Taにおける時刻t=0での電圧Vcdの初期値Vcd|t=0(=Vmax)と記憶部8に記憶されている数式情報82Aとを用いて、巻線11に関する等価キャパシタCdを算出する(ステップS7A)。
After step S6, the
次に、パラメータ算出部5Aが、上述した手法により、ステップS6において設定した解析期間Taにおける時刻t=0以降の電圧Vcdの測定値の時系列データと記憶部8に記憶されている数式情報82Aとを用いて、巻線11に関する等価インダクタLdおよび等価抵抗Rdを夫々算出する(ステップS8A)。
Next, the
次に、波形生成部6が、上述した手法により、ステップS5において取得された電圧Vcdの測定値に基づいて測定波形データ84を生成するとともに、ステップS7AおよびステップS8Aにおいて算出された巻線11に関する等価キャパシタCd,等価インダクタLd,および等価抵抗Rdの値を用いて理論波形データ85を生成する(ステップS9A)。
Next, the
次に、表示部7が、ステップS9Aにおいて生成された測定波形データ84および理論波形データ85に基づいて、試験装置1のディスプレイ70の画面に、例えば、測定波形300と理論波形310とを重ねて表示させる(ステップS10A)。
Next, the
なお、実施の形態1に係る試験装置1と同様に、上述した波形データの生成処理(ステップS9A)と波形の表示処理(ステップS10A)は、例えば、指示入力部3がユーザからの波形表示の指示を受け付けた場合にのみ、実行されるようにしてもよい。
As in the
以上、実施の形態に係る試験装置1において、パラメータ算出部5Aは、所定期間(解析期間Ta)における電圧Vcdの初期値Vcd|t=0がインパルス電圧印加用キャパシタCsの充電電圧Vcsをインパルス電圧印加用キャパシタCsと等価キャパシタCdとによって分圧した電圧と一致すると仮定したときの、インパルス電圧印加用キャパシタCsと等価キャパシタCdとの関係を示す方程式(上記式(19))と、記憶部8に記憶された測定値情報81とに基づいて、等価キャパシタCdの値を算出する。
これによれば、試験対象の巻線11に関するパラメータの一つである等価キャパシタCdを、複雑な演算を行うことなく算出することが可能である。また仮に、Vcd|t=0の値が波形のリンギング等により最適な値からずれて算出された場合であっても、式(20)にCdを含まないから、Vcd|t=0の値が最適な値からずれて算出されている場合であっても算出された定数Ldおよび定数Rdの値が不適切な値となりにくい。
As described above, in the
According to this, it is possible to calculate the equivalent capacitor Cd, which is one of the parameters related to the winding 11 to be tested, without performing complicated calculations. Further, even if the value of Vcd| t=0 is calculated deviating from the optimum value due to ringing of the waveform, etc., the value of Vcd| t=0 will be Even if the calculated values deviate from the optimum values, the calculated values of constant Ld and constant Rd are unlikely to be inappropriate values.
また、パラメータ算出部5Aは、所定の期間(解析期間Ta)における電圧Vcdの測定値を用いて回帰分析を行うことにより、等価インダクタLcおよび等価抵抗Rdとインパルス電圧印加用キャパシタCsおよび電流制限抵抗Rsとによって構成される等価回路22における電圧Vcdの過渡応答の方程式(例えば、上記式(20)または(22))の係数を算出し、算出した係数と電圧の初期値Vcd|t=0とに基づいて、等価インダクタLdの値および等価抵抗Rdの値を算出する。
Further, the
これによれば、従来技術に比べてより簡易な等価回路を用いているので、未知数(等価キャパシタCd)を1つ減らし、回帰分析における過渡応答の方程式(微分方程式)の次数を低くすることができる。これにより、磁気飽和が発生した場合や試験対象のコイルの構成が複雑な場合であっても、等価インダクタLdおよび等価抵抗Rdとして不適切な値が算出され難くなる。 According to this, since a simpler equivalent circuit is used than in the prior art, the unknown (equivalent capacitor Cd) can be reduced by one and the order of the transient response equation (differential equation) in the regression analysis can be lowered. can. This makes it difficult to calculate inappropriate values for the equivalent inductor Ld and the equivalent resistance Rd even when magnetic saturation occurs or when the configuration of the coil to be tested is complicated.
また、パラメータ算出部5Aは、上述したように、上記式(20)を積分した式(式(21)または(22))に基づく回帰分析を行ってもよい。これによれば、上記式(20)に含まれていた2階微分の項を除去することができるので、電圧Vcdの測定値に含まれる2階微分値に対応するノイズの影響を抑えることが可能である。なお、1階微分の項については、例えば、電圧Vcdの測定結果(時系列データ)に対して上述した平滑化処理を行うことにより、電圧Vcdに含まれる1階微分値に対応するノイズの影響を抑えることが可能である。このように、上記式(20)を積分した式に基づく回帰分析を行うことにより、より高精度に等価インダクタLdおよび等価抵抗Rdを算出することが可能となる。
Further, as described above, the
なお、実施の形態2において、回帰分析に用いる過渡応答の方程式は、等価回路22の電圧Vcdの時間的な変化を表す微分方程式を時間について積分して得られる式であればよく、上記式(20)を時間tについて時刻t=0から時刻t=aまで1回定積分して得られる上記式(21),(22)に限定されない。例えば、パラメータ算出部5Aは、上記式(20)を時間tについて時刻t=0から時刻t=aまで2回定積分して得られる式に基づく回帰分析を行うことにより、等価インダクタLdおよび等価抵抗Rdを算出してもよい。
In the second embodiment, the transient response equation used in the regression analysis may be an equation obtained by integrating a differential equation representing temporal changes in the voltage Vcd of the
また、実施の形態2に係る試験装置1Aは、上述したように、測定波形データ84および理論波形データ85に基づいて、電圧Vcdの測定波形300および理論波形310をディスプレイ70画面に表示する。
これによれば、ユーザは、測定波形と理論波形とを比較することが容易となるので、求めた解析結果(パラメータ)が適切な値か否かを判断することが容易となる。
Moreover, the
According to this, the user can easily compare the measured waveform and the theoretical waveform, so that it becomes easy to judge whether or not the obtained analysis result (parameter) is an appropriate value.
≪実施の形態3≫
図11は、実施の形態3に係る試験装置1Bの構成を示す図である。
<<
FIG. 11 is a diagram showing the configuration of a
実施の形態3に係る試験装置1Bは、電圧Vcdの初期値Vcd|t=0の値を変更して、等価インダクタLd,等価キャパシタCd,および等価抵抗Rdのデータ対を複数算出するとともに、各データ対に基づく理論波形と測定波形との誤差を算出し、誤差が最も小さい理論波形に対応するデータ対を試験対象の巻線11の解析結果とする点において、実施の形態2に係る試験装置1Aと相違し、その他の点においては、試験装置1Aと同様である。
The
図11に示すように、試験装置1Bは、実施の形態2に係るパラメータ算出部5Aに代えてパラメータ算出部5Bを有し、誤差算出部9を更に有する。
As shown in FIG. 11, the
パラメータ算出部5Bは、実施の形態2に係るパラメータ算出部5Aの機能に加えて、等価キャパシタCd、等価インダクタLd、および等価抵抗Rdを含むデータ対を複数算出する機能を有している。
The
具体的に、パラメータ算出部5Bは、電圧Vcdの初期値Vcd|t=0を複数の互いに異なる値に変更し、変更した電圧Vcdの初期値Vcd|t=0毎に、等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を算出する。例えば、パラメータ算出部5Bは、互いに異なるn個(nは2以上の整数)の電圧Vcdの初期値Vcd|t=0を設定して、等価キャパシタCd、等価インダクタLd、および等価抵抗Rdを含むデータ対をn組算出する。
Specifically, the
スイッチSWをオンした時刻t=0での電圧Vcdの値(初期値)Vcd|t=0を“Vmax”とした場合、パラメータ算出部5Bは、例えば、Vmaxを所定の割合(以下、「補正率」とも称する。)だけ増減させることにより、電圧Vcdの値(初期値)Vcd|t=0を複数の異なる値に設定する。
When the value (initial value) Vcd| t=0 of the voltage Vcd at time t=0 when the switch SW is turned on is set to "Vmax", the
ここで、“Vmax”は、例えば、時刻t=0での電圧Vcdの測定値であってもよいし、電圧Vcdの測定値を平滑化した平滑化波形の最大値であってもよい。また、補正率は、 Here, "Vmax" may be, for example, the measured value of the voltage Vcd at time t=0, or the maximum value of the smoothed waveform obtained by smoothing the measured value of the voltage Vcd. Also, the correction factor is
例えば、n=5の場合、パラメータ算出部5Aは、Vcd|t=0を-20%から+20%まで10%毎に変化させて、5つの初期値Vcd|t=0を設定してもよい。すなわち、パラメータ算出部5Aは、“Vmax×(1.00-0.20)”,“Vmax×(1.00-0.10)”,“Vmax×1.00”,“Vmax×(1.00+0.10)”,および“Vmax×(1.00+0.20)”の5つの初期値Vcd|t=0を設定してもよい。
For example, when n=5, the
なお、初期値Vcd|t=0を任意の互いに異なる値に設定すればよく、必ずしも、上述の例に限定されない。例えば、補正率を一定の間隔(10%毎)で変化させなくてもよい。また、設定する初期値Vcd|t=0の数は“5”に限定されない。また、Vmaxの補正率は、上述の-20%から+20%に限定されない。 Note that the initial value Vcd| t=0 may be set to any value different from each other, and is not necessarily limited to the above example. For example, it is not necessary to change the correction rate at regular intervals (every 10%). Also, the number of initial values Vcd| t=0 to be set is not limited to "5". Also, the correction rate of Vmax is not limited to -20% to +20%.
パラメータ算出部5Bは、設定したn(nは2以上の整数)通りの電圧Vcdの初期値Vcd|t=0毎に、実施の形態2に係るパラメータ算出部5Aと同様の手法により、等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を算出し、n組の解析結果情報(データ対)83B_1~83B_nを記憶部8に記憶する。
The parameter calculation unit 5B calculates the equivalent capacitor The value of Cd, the value of the equivalent inductor Ld, and the value of the equivalent resistance Rd are calculated, and n sets of analysis result information (data pairs) 83B_1 to 83B_n are stored in the
上述の例の場合、パラメータ算出部5Bは、5通り(n=5)のVcd|t=0に対して、等価キャパシタCd、等価インダクタLd、および等価抵抗Rdを含むデータ対をそれぞれ算出し、解析結果情報83B_1~83B_5として記憶部8に記憶する。
In the case of the above example, the
なお、以下の説明において、解析結果情報83B_1~83B_n等の参照符号に接尾辞が付された構成要素をそれぞれ区別しない場合には、「解析結果情報83B」のように接尾辞を除いた参照符号によって表すものとする。 In the following description, when the constituent elements with suffixes attached to the reference numerals of the analysis result information 83B_1 to 83B_n are not distinguished from each other, the reference numerals without the suffixes such as "analysis result information 83B" shall be represented by
波形生成部6は、電圧Vcdの初期値Vcd|t=0毎に電圧Vcdの理論波形を生成する。すなわち、波形生成部6は、実施の形態1,2と同様に手法により、解析結果情報83B_1~83B_n毎に理論波形を生成し、理論波形データ85B_1~85B_nとして記憶部8に記憶する。上述の例の場合、波形生成部6は、解析結果情報83B_1~83B_5毎に理論波形データ85B_1~85B_5をそれぞれ生成する。
The
誤差算出部9は、波形生成部6によって生成された電圧Vcdの理論波形と、電圧測定部4によって測定された電圧Vcdの測定波形との誤差を算出する。誤差算出部9は、電圧VcdのVcd|t=0毎に、上記誤差を算出する。
The error calculator 9 calculates the error between the theoretical waveform of the voltage Vcd generated by the
例えば、誤差算出部9は、理論波形データ85B_1と測定波形データ84との誤差(例えば、二乗誤差)を解析期間Taにおいて単位時間毎に算出し、算出した誤差の積算値を誤差データ86_1として記憶部8に記憶する。同様に、誤差算出部9は、理論波形データ85B_nと測定波形データ84との誤差を単位時間毎に算出し、算出した誤差の積算値を誤差データ86_nとして記憶部8に記憶する。
For example, the error calculator 9 calculates an error (for example, a squared error) between the theoretical waveform data 85B_1 and the measured
パラメータ算出部5Bは、誤差が最小となる等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を、試験対象の巻線11の解析結果とする。例えば、パラメータ算出部5Bは、電圧Vcdの初期値Vcd|t=0毎に算出した、等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を含むデータ対(解析結果情報83B_1~83B_n)うち、誤差が最も小さいデータ対を、試験対象の巻線11の解析結果とする。以下、図12乃至図15を用いて詳細に説明する。
The
図12は、電圧Vcdの初期値Vcd|t=0を変化させたときの電圧Vcdの理論波形と測定波形との誤差の一例を示す図である。 FIG. 12 is a diagram showing an example of the error between the theoretical waveform and the measured waveform of the voltage Vcd when the initial value Vcd| t=0 of the voltage Vcd is changed.
図13は、電圧Vcdの初期値Vcd|t=0を変化させたときの等価インダクタLdの一例を示す図である。 FIG. 13 is a diagram showing an example of the equivalent inductor Ld when the initial value Vcd| t=0 of the voltage Vcd is changed.
図14は、電圧Vcdの初期値Vcd|t=0を変化させたときの等価キャパシタCdの一例を示す図である。 FIG. 14 is a diagram showing an example of the equivalent capacitor Cd when the initial value Vcd| t=0 of the voltage Vcd is changed.
図15は、電圧Vcdの初期値Vcd|t=0を変化させたときの等価抵抗Rdの一例を示す図である。 FIG. 15 is a diagram showing an example of the equivalent resistance Rd when the initial value Vcd| t=0 of the voltage Vcd is changed.
図12乃至図15において、横軸は電圧Vcdの初期値Vcd|t=0の補正率〔%〕を表している。図12において、縦軸は、単位時間毎の電圧Vcdの理論波形と測定波形との二乗誤差の解析期間Taにおける合計値(積算値)を表している。図13において縦軸は等価インダクタLdを表し、図14において縦軸は等価キャパシタCdを表し、図15において縦軸は等価抵抗Rdを表している。 12 to 15, the horizontal axis represents the correction rate [%] of the initial value Vcd| t=0 of the voltage Vcd. In FIG. 12, the vertical axis represents the total value (integrated value) in the analysis period Ta of the square error between the theoretical waveform and the measured waveform of the voltage Vcd for each unit time. In FIG. 13, the vertical axis represents the equivalent inductor Ld, in FIG. 14 the vertical axis represents the equivalent capacitor Cd, and in FIG. 15 the vertical axis represents the equivalent resistance Rd.
図12における参照符号201のグラフは、電圧Vcdの初期値Vcd|t=0の基準値を“Vmax”とし、上記基準値を所定の補正率(-50%~+80%)で補正(変更)したときの誤差(二乗誤差の合計値)の変化を表している。図13における参照符号202のグラフは、上記基準値を所定の補正率(-50%~+80%)で補正(変更)したときの等価インダクタLdの変化を表している。図14における参照符号203のグラフは、上記基準値を所定の補正率(-50%~+80%)で補正(変更)したときの等価キャパシタCdの変化を表している。図15における参照符号204のグラフは、上記基準値を所定の補正率(-50%~+80%)で補正(変更)したときの等価抵抗Rdの変化を表している。
12, the reference value of the initial value Vcd| t=0 of the voltage Vcd is set to “Vmax”, and the reference value is corrected (changed) by a predetermined correction rate (−50% to +80%). It represents the change in the error (sum of squared errors) when A graph indicated by
図12における参照符号201のグラフから、補正率が約“-3.3%”であるときの電圧Vcdの初期値Vcd|t=0において、誤差が最小となることが理解される。
From the graph indicated by
そこで、誤差が最小となる点(誤差最小点)を“Q”としたとき、パラメータ算出部5Bは、誤差最小点Qにおける等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を含むデータ対(解析結果情報83B)を、試験対象の巻線11の解析結果とする。
Therefore, when the point where the error is minimum (minimum error point) is "Q", the
上述の例の場合、パラメータ算出部5Bは、図13における等価インダクタLdの値Ld_qと、図14における等価キャパシタCdの値Cd_qと、図15における等価抵抗Rdの値Rd_qとを含む解析結果情報83Bを、試験対象の巻線11の解析結果とする。このようにして、パラメータ算出部5Bが選択した解析結果情報83は、例えば、試験対象の巻線11の解析結果の情報として表示部7のディスプレイ70に表示される。
In the case of the above example, the
なお、表示部7は、図13乃至図15に示した各グラフ(201乃至204)の少なくとも一つをディスプレイ70に表示してもよい。
The
次に、実施の形態3に係る試験装置1Bを用いた試験対象の巻線11の解析方法の流れを説明する。
Next, a flow of a method for analyzing the winding 11 to be tested using the
図16は、実施の形態3に係る試験装置1Bを用いた巻線11の解析方法の流れを示すフローチャートである。
FIG. 16 is a flow chart showing the flow of the method for analyzing the winding 11 using the
図16に示すフローチャートにおいて、ステップS1からステップS9Aまでの処理は、実施の形態2に係るフローチャート(図10)と同様である。 In the flowchart shown in FIG. 16, the processes from step S1 to step S9A are the same as those in the flowchart (FIG. 10) according to the second embodiment.
ステップS9Aの後、誤差算出部9が、上述した手法により、ステップS9Aにおいて生成された、電圧Vcdの初期値Vcd|t=0が“Vmax”であるときの理論波形データ85と測定波形データ84との誤差を算出し、誤差データ86として記憶部8に記憶する(ステップS10B)。
After step S9A, the error calculator 9 calculates the
次に、パラメータ算出部5は、電圧Vcdの初期値Vcd|t=0の補正率を変更して、等価キャパシタCd,等価インダクタLd,および等価抵抗Rdを算出し、測定波形と理論波形の誤差を算出する処理(ステップS8A~S10B)を、所定回数実行したか否かを判定する(ステップS11B)。ここで、上記所定回数、すなわち補正率の変更回数は、予め記憶部8に設定されていてもよいし、巻線11の解析を実行する前に、ユーザが試験装置1Bを操作することによって設定してもよい。
Next, the
上記処理(ステップS8A~S10B)が所定回数実行されていない場合には(ステップS11B:NO)、パラメータ算出部5は、上述した手法により、補正率に応じて電圧Vcdの初期値Vcd|t=0を変更する(ステップS12B)。次に、パラメータ算出部5B、波形生成部6、および誤差算出部9は、ステップS12Bにおいて変更された電圧Vcdの初期値Vcd|t=0を用いて、上記ステップS8A~S10Bを実行する。
If the above process (steps S8A to S10B) has not been performed a predetermined number of times (step S11B: NO), the
上記処理(ステップS8A~S10B)が所定回数実行された場合には(ステップS11B:YES)、パラメータ算出部5は、上述した手法により、電圧Vcdの初期値Vcd|t=0を変更して算出した等価キャパシタCd,等価インダクタLd,および等価抵抗Rdを含む複数の解析結果情報83B_1~83B_nのうち、誤差が最も小さい解析結果情報83を、試験対象の巻線11の解析結果として選択する(ステップS13B)。
When the above process (steps S8A to S10B) has been performed a predetermined number of times (step S11B: YES), the
次に、表示部7は、ステップS13においてパラメータ算出部5が選択した解析結果情報83に関する情報を表示する(ステップS14B)。例えば、表示部7は、ステップS13においてパラメータ算出部5が選択した解析結果情報83に含まれる、等価キャパシタCd,等価インダクタLd,および等価抵抗Rdのそれぞれの値をディスプレイ70の画面に表示してもよい。
Next, the
また、例えば、表示部7は、実施の形態1に係る試験装置1と同様に、ステップS13においてパラメータ算出部5が選択した解析結果情報83に基づく理論波形と測定波形をディスプレイ70に合わせて表示してもよい。また、表示部7は、図12乃至図15における参照符号201乃至204のグラフの少なくとも一つをディスプレイ70に表示してもよい。
Further, for example, the
なお、ステップS14Bにおいて表示部7が表示する情報は、実施の形態1に係る試験装置1と同様に、指示入力部3を介してユーザが指定した情報であってもよい。
The information displayed by the
以上、実施の形態3に係る試験装置1Bにおいて、パラメータ算出部5Bは、電圧Vcdの初期値Vcd|t=0を複数の互いに異なる値に変更し、変更した電圧Vcdの初期値Vcd|t=0毎に、等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を算出する。誤差算出部9は、変更した電圧Vcdの初期値Vcd|t=0毎に、電圧Vcdの理論波形と電圧Vcdの測定波形との誤差を算出する。パラメータ算出部5Bは、電圧Vcdの初期値Vcd|t=0毎に算出した、等価キャパシタCdの値、等価インダクタLdの値、および等価抵抗Rdの値を含むデータ対(解析結果情報83B_1~83B_n)うち、誤差が最も小さいデータ対を試験対象の巻線11の解析結果とする。
As described above, in the
これによれば、従来技術に比べてより簡易な回帰分析によって試験対象の巻線11に関するパラメータ(データ対)を算出した場合であっても、電圧Vcdの測定波形に最も近い理論波形となるデータ対を探索するので、より高精度な巻線11の解析が可能となる。 According to this, even when the parameter (data pair) related to the winding 11 to be tested is calculated by a simpler regression analysis than in the prior art, the data that becomes the theoretical waveform closest to the measured waveform of the voltage Vcd Since the pairs are searched, the winding 11 can be analyzed with higher accuracy.
また、解析結果の算出方法は、上述の例に限定されない。例えば、誤差データ86_1~86_nにおいて、補正率を横軸、誤差およびCd、Ld、Rdを縦軸としてプロットした点の近似二次曲線をそれぞれ求める。次に、誤差の近似二次曲線において誤差の値が最小となる補正率を求める。そして、誤差の値が最小となる補正率をCd、Ld、Rdのそれぞれの近似二次曲線に代入し、それによって得られたCd、Ld、Rdのそれぞれの値を解析結果としてもよい。あるいは、既知の再帰的アルゴリズムを用いて誤差の値が最小となる補正率の近似値を求めて、その補正率の近似値から上記と同様に解析結果を求めてもよい。 Also, the method of calculating the analysis result is not limited to the above example. For example, in the error data 86_1 to 86_n, approximate quadratic curves are obtained by plotting the correction rate on the horizontal axis and the error and Cd, Ld, and Rd on the vertical axis. Next, the correction factor that minimizes the error value on the approximate quadratic curve of the error is obtained. Then, the correction rate that minimizes the error value may be substituted into the approximate quadratic curves of Cd, Ld, and Rd, and the values of Cd, Ld, and Rd obtained thereby may be used as the analysis results. Alternatively, a known recursive algorithm may be used to obtain an approximation of the correction rate that minimizes the error value, and the analysis result may be obtained from the approximation of the correction rate in the same manner as described above.
≪実施の形態の拡張≫
以上、本願発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
<<Expansion of Embodiment>>
The invention made by the inventor of the present application has been specifically described above based on the embodiment, but the invention is not limited to it, and it goes without saying that various modifications can be made without departing from the gist of the invention. .
例えば、上記実施の形態では、試験装置1が逆流防止ダイオードDを備える場合を例示したが、試験装置1は、逆流防止ダイオードDを備えていなくてもよい。
For example, in the above-described embodiment, the
また、実施の形態2,3において、スイッチSWをオンしたタイミングを解析期間Taにおける時刻t=0とする場合を例示したが、これに限られない。例えば、電圧測定部4による電圧Vcdの測定値の時系列データに対して移動平均窓を用いた平滑化処理を行った時系列データを回帰分析に用いる場合、平滑化波形の立ち上がり時刻と、スイッチSWをオンした時刻とが相違する場合がある。また、平滑化波形が最大値となる時刻とスイッチSWをオンした時刻とが相違する場合もある。
In the second and third embodiments, the switch SW is turned on at time t=0 in the analysis period Ta, but the present invention is not limited to this. For example, when time-series data obtained by performing smoothing processing using a moving average window on the time-series data of the voltage Vcd measured by the
このような場合には、例えば、スイッチSWをオンした時刻に平滑化波形が補正率を加えたVcdであるように、平滑化波形の立ち上がり時刻から平滑化波形が最大値となる時刻まで補間して演算してもよい。 In such a case, for example, interpolation is performed from the rising time of the smoothed waveform to the time when the smoothed waveform reaches its maximum value so that the smoothed waveform is Vcd to which the correction factor is added at the time when the switch SW is turned on. can be calculated by
また、上述のフローチャートは、動作を説明するための一例を示すものであって、これに限定されない。すなわち、フローチャートの各図に示したステップは具体例であって、このフローに限定されるものではない。例えば、一部の処理の順番が変更されてもよいし、各処理間に他の処理が挿入されてもよいし、一部の処理が並列に行われてもよい。 Also, the above-described flowchart is an example for explaining the operation, and is not limited to this. That is, the steps shown in each figure of the flowchart are specific examples, and the flow is not limited to this flow. For example, the order of some processes may be changed, other processes may be inserted between each process, and some processes may be performed in parallel.
1,1A,1B…試験装置、2…インパルス電圧発生回路、3…指示入力部、4…電圧測定部、5,5A,5B…パラメータ算出部、6…波形生成部、7…表示部、8…記憶部、9…誤差算出部、20~22…等価回路、81…測定値情報、82…数式情報、83,83B_1~83B_n…解析結果情報、84…測定波形データ、85,85B_1~85B_n…理論波形データ、86_1~86_n…誤差データ、Cs…インパルス電圧印加用キャパシタ、Cd…巻線11側の等価キャパシタ、Ld…巻線11側の等価インダクタ、Rd…巻線11側の等価抵抗、Rs…電流制限抵抗、D…整流素子(逆流防止ダイオード)、E…インパルス電圧、Ta…解析期間、Pmax…最大点、Pmin…最小点、T1…外部端子(第1外部端子)、T2…外部端子(第2外部端子)、70…ディスプレイ、300…測定波形、310…理論波形。
DESCRIPTION OF
Claims (13)
一端が前記第2外部端子に接続されたインパルス電圧印加用キャパシタと、
前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に接続されたスイッチと、
前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に前記スイッチと直列に接続された電流制限抵抗と、
試験開始の指示を受け付ける指示入力部と、
前記第1外部端子と前記第2外部端子との間の電圧を測定する電圧測定部と、
前記電圧測定部によって測定された前記電圧の測定値を含む測定値情報を記憶する記憶部と、
前記巻線を、前記第1外部端子と前記第2外部端子との間に接続された等価インダクタ、前記第1外部端子と前記第2外部端子との間に接続された等価キャパシタ、および前記第1外部端子と前記第2外部端子との間に前記等価インダクタと直列に接続された等価抵抗によって等価的に表したときの、前記等価インダクタの値、前記等価キャパシタの値、および前記等価抵抗の値の少なくとも一つを、前記記憶部に記憶された前記測定値情報に基づいて算出するパラメータ算出部と、を有し、
前記指示入力部は、前記試験開始の指示に応じて前記スイッチをオンし、
前記パラメータ算出部は、
前記記憶部に記憶されている前記測定値情報のうち、前記スイッチがオンしてから前記巻線の前記等価インダクタ、前記等価キャパシタ、および前記等価抵抗に基づく共振が開始されるまでの間の所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値の少なくとも一つを算出する
試験装置。 a first external terminal to which one terminal of the winding to be tested is connected, and a second external terminal to which the other terminal of the winding is connected;
an impulse voltage applying capacitor having one end connected to the second external terminal;
a switch connected between the other end of the impulse voltage applying capacitor and the first external terminal;
a current limiting resistor connected in series with the switch between the other end of the impulse voltage applying capacitor and the first external terminal;
an instruction input unit that receives an instruction to start testing;
a voltage measuring unit that measures the voltage between the first external terminal and the second external terminal;
a storage unit that stores measured value information including the measured value of the voltage measured by the voltage measuring unit;
An equivalent inductor connected between the first external terminal and the second external terminal, an equivalent capacitor connected between the first external terminal and the second external terminal, and the first The value of the equivalent inductor, the value of the equivalent capacitor, and the value of the equivalent resistance when equivalently represented by the equivalent resistance connected in series with the equivalent inductor between the first external terminal and the second external terminal. a parameter calculation unit that calculates at least one of the values based on the measured value information stored in the storage unit;
The instruction input unit turns on the switch in response to the instruction to start the test,
The parameter calculation unit
Among the measured value information stored in the storage unit, a predetermined period from when the switch is turned on until resonance based on the equivalent inductor, the equivalent capacitor, and the equivalent resistance of the winding starts calculating at least one of the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance value by performing a regression analysis using the measured values of the voltage over a period of .
前記インパルス電圧印加用キャパシタの他端と前記第1外部端子との間に前記スイッチおよび前記電流制限抵抗と直列に接続され、前記インパルス電圧印加用キャパシタ側から前記第1外部端子側へ電流を通過させ、前記第1外部端子側から前記インパルス電圧印加用キャパシタ側への電流を遮断する整流素子を更に有する
ことを特徴とする試験装置。 In the testing device according to claim 1,
The switch and the current limiting resistor are connected in series between the other end of the impulse voltage applying capacitor and the first external terminal, and current passes from the impulse voltage applying capacitor side to the first external terminal side. and a rectifying element that cuts off current from the first external terminal side to the impulse voltage applying capacitor side.
前記パラメータ算出部は、前記スイッチがオンした後に前記電圧が最大となる最大点と前記電圧が最小となる最小点とをそれぞれ検出し、前記最大点と前記最小点との間の期間を前記所定の期間とする
ことを特徴とする試験装置。 In the test device according to claim 1 or 2,
The parameter calculation unit detects a maximum point at which the voltage is maximum and a minimum point at which the voltage is minimum after the switch is turned on, and calculates a period between the maximum point and the minimum point as the predetermined period. A test device characterized by a period of
前記パラメータ算出部は、前記所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価インダクタ、前記等価キャパシタ、および前記等価抵抗と前記インパルス電圧印加用キャパシタおよび前記電流制限抵抗とによって構成される等価回路における前記電圧の過渡応答の方程式の係数を算出し、算出した係数に基づいて前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗を算出する
ことを特徴とする試験装置。 In the test device according to any one of claims 1 to 3,
The parameter calculation unit performs regression analysis using the measured values of the voltage in the predetermined period to determine the equivalent inductor, the equivalent capacitor, and the equivalent resistance, the impulse voltage applying capacitor, and the current limiting resistor. and calculating the coefficients of the voltage transient response equation in the equivalent circuit composed of and calculating the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance based on the calculated coefficients testing equipment.
前記過渡応答の方程式は、前記等価回路における前記電圧の時間的な変化を表す微分方程式を時間について複数回積分して得られる式である
ことを特徴とする試験装置。 In the test device according to claim 4,
A test apparatus according to claim 1, wherein the transient response equation is an equation obtained by integrating a differential equation expressing the temporal change of the voltage in the equivalent circuit multiple times with respect to time.
前記過渡応答の方程式は、前記微分方程式を時間について3回積分して得られる式であって、
前記等価インダクタの値をLd、前記等価キャパシタの値をCd、前記等価抵抗の値をRd、前記インパルス電圧印加用キャパシタの値をCs、前記電流制限抵抗の値をRs、前記第1外部端子と前記第2外部端子との間の電圧をVcd、時間をtとしたとき、前記3回積分して得られる式は下記式(1)で表される
ことを特徴とする試験装置。
The transient response equation is an equation obtained by integrating the differential equation three times over time,
Ld is the value of the equivalent inductor, Cd is the value of the equivalent capacitor, Rd is the value of the equivalent resistance, Cs is the value of the impulse voltage applying capacitor, Rs is the value of the current limiting resistor, and the first external terminal and A test apparatus according to claim 1, wherein the equation obtained by integrating three times is represented by the following equation (1), where Vcd is the voltage between the second external terminal and t is the time.
前記過渡応答の方程式は、前記微分方程式を時間について2回積分して得られる式であって、
前記等価インダクタの値をLd、前記等価キャパシタの値をCd、前記等価抵抗の値をRd、前記インパルス電圧印加用キャパシタの値をCs、前記電流制限抵抗の値をRs、前記第1外部端子と前記第2外部端子との間の電圧をVcd、時間をtとしたとき、前記2回積分して得られる式は下記式(2)で表される
ことを特徴とする試験装置。
The transient response equation is an equation obtained by integrating the differential equation twice with respect to time,
Ld is the value of the equivalent inductor, Cd is the value of the equivalent capacitor, Rd is the value of the equivalent resistance, Cs is the value of the impulse voltage applying capacitor, Rs is the value of the current limiting resistor, and the first external terminal and A test apparatus according to claim 1, wherein the equation obtained by performing the integration twice is expressed by the following equation (2), where Vcd is the voltage between the second external terminal and t is the time.
前記パラメータ算出部によって算出された前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値を適用した前記過渡応答の方程式を用いて数値積分することにより、前記電圧の理論波形を生成する波形生成部と、
前記波形生成部によって生成された前記理論波形と、前記電圧測定部によって測定された前記電圧の測定波形とを表示する表示部と、を更に有する
試験装置。 In the test device according to any one of claims 4 to 7,
A theoretical waveform of the voltage is generated by performing numerical integration using the transient response equation to which the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance value calculated by the parameter calculation unit are applied. a waveform generator that
The test apparatus further includes a display section for displaying the theoretical waveform generated by the waveform generation section and the measured waveform of the voltage measured by the voltage measurement section.
前記パラメータ算出部は、前記所定の期間における前記電圧の初期値が前記インパルス電圧印加用キャパシタの充電電圧を前記インパルス電圧印加用キャパシタと前記等価キャパシタとによって分圧した電圧と一致すると仮定したときの、前記インパルス電圧印加用キャパシタと前記等価キャパシタとの関係を示す方程式と、前記記憶部に記憶された前記測定値情報とに基づいて、前記等価キャパシタの値を算出し、
前記パラメータ算出部は、前記所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価インダクタおよび前記等価抵抗と前記インパルス電圧印加用キャパシタおよび前記電流制限抵抗とによって構成される等価回路における前記電圧の過渡応答の方程式の係数を算出し、算出した係数と前記電圧の初期値とに基づいて、前記等価インダクタの値および前記等価抵抗の値を算出する
ことを特徴とする試験装置。 In the test device according to claim 1 or 2,
The parameter calculation unit calculates the initial value of the voltage in the predetermined period when it is assumed that the voltage obtained by dividing the charged voltage of the impulse voltage applying capacitor by the impulse voltage applying capacitor and the equivalent capacitor. calculating the value of the equivalent capacitor based on the equation representing the relationship between the impulse voltage applying capacitor and the equivalent capacitor and the measured value information stored in the storage unit;
The parameter calculation unit is configured by the equivalent inductor, the equivalent resistance, the impulse voltage applying capacitor, and the current limiting resistor by performing regression analysis using the measured value of the voltage in the predetermined period. A test characterized by calculating the coefficients of the voltage transient response equation in an equivalent circuit, and calculating the equivalent inductor value and the equivalent resistance value based on the calculated coefficients and the initial value of the voltage. Device.
前記パラメータ算出部によって算出された前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値を適用した前記過渡応答の方程式を用いて数値積分することにより、前記電圧の理論波形を生成する波形生成部と、
前記波形生成部によって生成された前記理論波形と、前記電圧測定部によって測定された前記電圧の測定波形との誤差を算出する誤差算出部と、を更に有し、
前記パラメータ算出部は、前記誤差が最小となる前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値を、前記巻線の解析結果とする
ことを特徴とする試験装置。 In the test device according to claim 9,
A theoretical waveform of the voltage is generated by performing numerical integration using the transient response equation to which the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance value calculated by the parameter calculation unit are applied. a waveform generator that
an error calculator that calculates an error between the theoretical waveform generated by the waveform generator and the measured waveform of the voltage measured by the voltage measurement unit;
The test apparatus, wherein the parameter calculation unit uses the value of the equivalent capacitor, the value of the equivalent inductor, and the value of the equivalent resistance that minimize the error as the analysis result of the winding.
前記過渡応答の方程式は、前記等価回路の前記電圧の時間的な変化を表す微分方程式を時間について積分して得られる式である
ことを特徴とする試験装置。 In the test device according to claim 9 or 10,
A test apparatus according to claim 1, wherein the transient response equation is an equation obtained by integrating a differential equation representing temporal changes in the voltage of the equivalent circuit with respect to time.
前記等価インダクタの値をLd、前記等価キャパシタの値をCd、前記等価抵抗の値をRd、前記インパルス電圧印加用キャパシタの値をCs、前記電流制限抵抗の値Rs、前記第1外部端子と前記第2外部端子との間の電圧をVcd、時間をtとしたとき、前記過渡応答の方程式は、前記微分方程式を時刻t=0から時刻t=a(a>0)まで積分して得られる式であって、下記式(3)で表される
ことを特徴とする試験装置。
The value of the equivalent inductor is Ld, the value of the equivalent capacitor is Cd, the value of the equivalent resistance is Rd, the value of the impulse voltage applying capacitor is Cs, the value of the current limiting resistor is Rs, the first external terminal and the When the voltage between the second external terminal is Vcd and the time is t, the transient response equation is obtained by integrating the differential equation from time t=0 to time t=a (a>0). A test apparatus characterized by being represented by the following formula (3).
前記スイッチをオンする第1ステップと、
前記第1外部端子と前記第2外部端子との間の電圧を測定する第2ステップと、
前記第2ステップにおいて測定された前記電圧の測定値を含む測定値情報を記憶する第3ステップと、
前記巻線を、前記第1外部端子と前記第2外部端子との間に接続された等価インダクタ、前記第1外部端子と前記第2外部端子との間に接続された等価キャパシタ、および前記第1外部端子と前記第2外部端子との間に前記等価インダクタと直列に接続された等価抵抗によって等価的に表したときの、前記等価インダクタの値、前記等価キャパシタの値、および前記等価抵抗の値の少なくとも一つを、前記第3ステップにおいて記憶した前記測定値情報に基づいて算出する第4ステップと、を含み、
前記第4ステップは、
前記第3ステップにおいて記憶した前記測定値情報のうち、前記スイッチがオンしてから前記巻線の前記等価インダクタ、前記等価キャパシタ、および前記等価抵抗に基づく共振が開始されるまでの間の所定の期間における前記電圧の測定値を用いて回帰分析を行うことにより、前記等価キャパシタの値、前記等価インダクタの値、および前記等価抵抗の値の少なくとも一つを算出するステップを含む
試験方法。
A first external terminal to which one terminal of a winding to be tested is connected, a second external terminal to which the other terminal of the winding is connected, and an impulse voltage application having one end connected to the second external terminal. a switch connected between the other end of the impulse voltage applying capacitor and the first external terminal; and the switch between the other end of the impulse voltage applying capacitor and the first external terminal. A test method using a test device comprising a current limiting resistor connected in series with
a first step of turning on the switch;
a second step of measuring the voltage between the first external terminal and the second external terminal;
a third step of storing measured value information including the measured value of the voltage measured in the second step;
An equivalent inductor connected between the first external terminal and the second external terminal, an equivalent capacitor connected between the first external terminal and the second external terminal, and the first The value of the equivalent inductor, the value of the equivalent capacitor, and the value of the equivalent resistance when equivalently represented by the equivalent resistance connected in series with the equivalent inductor between the first external terminal and the second external terminal. a fourth step of calculating at least one of the values based on the measured value information stored in the third step;
The fourth step is
Among the measured value information stored in the third step, a predetermined period from when the switch is turned on to when resonance based on the equivalent inductor, the equivalent capacitor, and the equivalent resistance of the winding starts calculating at least one of the equivalent capacitor value, the equivalent inductor value, and the equivalent resistance value by performing a regression analysis using measurements of the voltage over time.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/811,977 US12066505B2 (en) | 2021-07-21 | 2022-07-12 | Testing instrument and test method |
DE102022117998.2A DE102022117998A1 (en) | 2021-07-21 | 2022-07-19 | TEST DEVICE AND TEST METHOD |
CN202210864112.6A CN115685017A (en) | 2021-07-21 | 2022-07-21 | Test device and test method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021120565 | 2021-07-21 | ||
JP2021120565 | 2021-07-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023016682A true JP2023016682A (en) | 2023-02-02 |
Family
ID=85131448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022048890A Pending JP2023016682A (en) | 2021-07-21 | 2022-03-24 | Test device and test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023016682A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230036325A1 (en) * | 2021-07-21 | 2023-02-02 | Hioki E.E. Corporation | Testing instrument and test method |
-
2022
- 2022-03-24 JP JP2022048890A patent/JP2023016682A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230036325A1 (en) * | 2021-07-21 | 2023-02-02 | Hioki E.E. Corporation | Testing instrument and test method |
US12066505B2 (en) * | 2021-07-21 | 2024-08-20 | Hioki E.E. Corporation | Testing instrument and test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6134101B2 (en) | Partial discharge measurement system and partial discharge measurement method using repetitive impulse voltage | |
JP4835757B2 (en) | Battery characteristic evaluation device | |
US20090287436A1 (en) | Digital multimeter with automatic measurement selection function | |
JP2023016682A (en) | Test device and test method | |
US12066505B2 (en) | Testing instrument and test method | |
JP6219201B2 (en) | AC impedance measuring apparatus and AC impedance measuring method | |
RU2536795C1 (en) | High-voltage diagnostic method against partial discharge parameters | |
JP2023123087A (en) | Test device, and test method | |
JP2003004780A (en) | Method and apparatus for estimation of impedance parameter | |
JP2000097982A (en) | Coil testing and evaluating device | |
JPH09145759A (en) | Leakage current detector for zinc oxide type arrester | |
JP2014119277A (en) | Ground resistance meter, ground resistance measurement method and program | |
JP2014115142A (en) | Ground resistance meter, ground resistance measuring method, and program | |
JP2013002871A (en) | Partial discharge measuring system using repeated impulse voltages and partial discharge measuring method | |
JP2021512451A (en) | Battery monitoring system | |
JP2021113728A (en) | Apparatus and method for measuring power storage device | |
JP6054727B2 (en) | Measuring apparatus, measuring method, and program | |
WO2024122401A1 (en) | Testing device and testing method | |
JP6966309B2 (en) | Insulation resistance tester and its measurement method | |
CN117148023B (en) | Intelligent power adapter production detection method and system | |
JP2011185884A (en) | Method and apparatus for measuring dc bias-capacitance characteristic | |
RU2739386C2 (en) | Method for determination of insulation resistance reduction point | |
JP2017091346A (en) | Simulation model of inductor | |
JP2012233843A (en) | Impedance measuring apparatus | |
CN114660489A (en) | Method and device for measuring alternating current impedance spectrum of battery |