JP2023004848A - 圧縮アクセラレーションの早期アボートのための技術 - Google Patents

圧縮アクセラレーションの早期アボートのための技術 Download PDF

Info

Publication number
JP2023004848A
JP2023004848A JP2022030743A JP2022030743A JP2023004848A JP 2023004848 A JP2023004848 A JP 2023004848A JP 2022030743 A JP2022030743 A JP 2022030743A JP 2022030743 A JP2022030743 A JP 2022030743A JP 2023004848 A JP2023004848 A JP 2023004848A
Authority
JP
Japan
Prior art keywords
compression
output file
source data
size
compress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022030743A
Other languages
English (en)
Inventor
デイビッド ギルフォード ジェイムス
David Guilford James
ゴパル ヴィノド
Gopal Vinodh
フレデリック カッター ダニエル
Frederick Cutter Daniel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2023004848A publication Critical patent/JP2023004848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3068—Precoding preceding compression, e.g. Burrows-Wheeler transformation
    • H03M7/3071—Prediction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6017—Methods or arrangements to increase the throughput
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/501—Performance criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3084—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4031—Fixed length to variable length coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Advance Control (AREA)
  • Memory System (AREA)

Abstract

【課題】データの圧縮にかかる時間を短縮するプロセッサパッケージ及びデータプロセッシングシステムを提供する。【解決手段】データプロセッシングシステムは、ソースデータを出力ファイルに圧縮し、ソフトウェアからの要求を処理する圧縮アクセラレータを含む。圧縮アクセラレータは、圧縮オペレーションの早期アボートを提供するための早期アボート回路を含み、予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定する。サンプルサイズは、推定サイズを算定する前に、ソースデータのどのくらいの量が分析されるべきなのかを指定する。圧縮アクセラレータは、予め定められた早期アボート閾値に基づいて、推定サイズが、許容できる圧縮量を反映しているかを判定し、推定サイズが、許容できる圧縮量を反映していない場合、要求をアボートし、推定サイズが許容できる圧縮量を反映している場合、要求を完了する。【選択図】図１

Description

本開示は、概してデータプロセッシングシステムに関し、特にデータ圧縮のための技術に関する。
多くのデータプロセッシングシステムは、ランダムアクセスメモリ（ＲＡＭ）及び不揮発性ストレージ（ＮＶＳ）を含み、ＲＡＭは、ＮＶＳよりも容量が少ないが、より速いアクセシビリティを有する。かかるデータプロセッシングシステム上のソフトウェアがデータを必要とする場合、データプロセッシングシステムは、ＮＶＳからＲＡＭへとそのデータを写してよい。そしてＲＡＭが既にフルである場合、データプロセッシングシステムは、１又は複数の古いデータのページをＲＡＭからＮＶＳへとスワップして、新たなデータの空間を作ってよい。
又は、ＮＶＳへと古いページをスワップする代わりに、データプロセッシングシステムは、ソフトウェアツールを用いて、古いページを圧縮し、圧縮データをＲＡＭの別の部分に写してよい。例えば、「Ｌｉｎｕｘ（登録商標）」の名前又は商標で知られるオペレーティングシステム（すなわち「Ｌｉｎｕｘ ＯＳ」）は、その目的で用いられ得る「ｚｓｗａｐ」として知られるツールを含んでよい。
しかしながら、これはデータを圧縮するのに時間がかかる。さらに、一部のデータは、あまり圧縮性がない。したがって、少なくとも場合によっては、ｚｓｗａｐを用いるシステムのパフォーマンスは、ＲＡＭからＮＶＳへとデータの古いページをスワップする、より従来のアプローチを用いるシステムよりも、劣り得る。
本発明の特徴及び利点は、添付の特許請求の範囲、１又は複数の例示的実施形態の以下の詳細な説明、及び対応する以下の図面から明らかになるであろう。
圧縮アクセラレーションの早期アボートのための技術を用いたデータプロセッシングシステムの例示的実施形態を示すブロック図である。
図１のデータプロセッシングシステム内の圧縮アクセラレータのための早期アボートパラメータの例示的実施形態を示すテーブルを提示する。
圧縮アクセラレーションの早期アボートを提供するプロセスの例示的実施形態のフローチャートを提示する。
１又は複数の実施形態に係るシステムのブロック図である。
１又は複数の実施形態に係る第１のより具体的な例示的なシステムのブロック図である。
１又は複数の実施形態に係る第２のより具体的な例示的なシステムのブロック図である。
１又は複数の実施形態に係るシステムオンチップのブロック図である。
上記のように、新たなページデータのための空間をＲＡＭ内に作るために、データプロセッシングシステムは、古いページをＮＶＳに移動させる代わりに、ｚｓｗａｐ等のツールを用いて、古いページを圧縮し、その圧縮データをＲＡＭの別の部分に移動させてよい。本開示の目的のために、システム上で動作するソフトウェアにより迅速にアクセスされることができるようにスワップインされたデータを含む、ＲＡＭの１又は複数のエリアは、ＲＡＭの「ワークエリア」又は「ワーク・プール」と称されてよく、一方で、スワップアウトされたデータを保持する、ＲＡＭの１又は複数のエリアは、ＲＡＭの「スワップエリア」又は「スワップ・プール」と称されてよい。そして、古いページが、再度必要とされる時、システムは、圧縮データを解凍し、その解凍されたデータをワーク・プールに移動する。したがって、データプロセッシングシステムは、ワーク・プール及びスワップ・プールをＲＡＭ内に提供するため、及びワーク・プールとスワップ・プールとの間でデータを移動させる時に、ページレベルでの圧縮及び解凍を用いるために、ｚｓｗａｐのようなツールを用いることによって、メモリ階層又はメモリティアを提供してよい。本開示の目的のために、このような種類のプロセスには、少なくとも２つの異なるタイプの、古いページの対するデスティネーションのうち一方を判定することが含まれるので、このような種類のプロセスは、概して「可変デスティネーションスワッピング」と称されてよい。
また、本開示の目的のために、圧縮アクセラレータによって圧縮される入力データは、「ソースデータ」又は「ソースファイル」と称されてよく、生成される圧縮データは、「出力ファイル」と称されてよい。
概して、可変デスティネーションスワッピングの目標は、ストレージ媒体等のより遅いティアへのスワッピングよりもはるかに良いパフォーマンスで、有効なメモリ容量を増加させることである。したがって、達成される圧縮比を最大化（また、それによりＲＡＭを削減）しつつ、圧縮及び解凍についてのレイテンシを最小化することが重要である。理想的なパフォーマンス目標は、はるかに大きいＲＡＭ容量を有する、圧縮なしのシステムと比べて、アプリケーションへのパフォーマンス影響がほぼゼロの状態で、（ページ圧縮によって）メモリ削減を最大化することである。
一部のシステムにおいて、圧縮と解凍のタスクは、「Ｌｅｍｐｅｌ－Ｚｉｖ－Ｏｂｅｒｈｕｍｅｒ」（ＬＺＯ）として知られるアルゴリズム等の比較的軽量な圧縮アルゴリズムを用いるソフトウェアによって実行されてよい。かかるアルゴリズムは、速度が比較的高いという利点を有するものの、圧縮が比較的低いという犠牲が伴う。あるいは、システムは、「デフレート」として知られるもの等の圧縮アルゴリズムを用いて、より良い圧縮を達成してよいが、圧縮及び解凍についてのレイテンシが増加するという犠牲が伴う。デフレートは、ハフマン符号化と、ＬＺ７７として知られるデータ圧縮アルゴリズムに基づく符号化（又はＬｅｍｐｅｌ－Ｚｉｖ－Ｓｔｏｒｅｒ－Ｓｚｙｍａｎｓｋｉ（ＬＺＳＳ）符号化等のＬＺ７７の派生若しくは変形に基づく符号化）との組合せを用いた出力ファイルフォーマットが含まれる可逆データ圧縮及び解凍プロセスである。しかしながら、かかる重量圧縮アルゴリズムを用いることのレイテンシ影響を低減する１つの方法は、ソフトウェア圧縮ツールの代わりにハードウェア圧縮アクセラレータを用いて、圧縮及び解凍アルゴリズムを実施することである。本開示の目的のために、「アクセラレータ」という用語は、ハードウェア圧縮アクセラレータを意味する。圧縮アクセラレータはまた、「圧縮エンジン」又は「コプロセッサ」と称されてよい。
可変デスティネーションスワッピングのプロセスの一部として、オペレーティングシステム（ＯＳ）又は仮想マシンモニタ（ＶＭＭ）等のソフトウェアは、圧縮されていないソースデータに基づいて、圧縮データを生成するために、アクセラレータを用いてよい。特に、データのページをＲＡＭワーク・プールからスワップするためのスワップアウトオペレーションの圧縮段階の一部として、ソフトウェアは、アクセラレータを、かかる態様で用いてよい。
以下により詳細に説明するように、当該圧縮段階のパフォーマンスを向上させる１つの方法は、圧縮されるデータの特性に基づいて、及び、場合によってはソフトウェア定義パラメータを含む、様々な予め定められたパラメータに基づいて、早期アボート特徴を実施することである。特に、本開示では、ソースデータのサブセットのみを分析した後に、ソフトウェアによってハードウェアアクセラレータにプログラムされたパラメータに基づいて、アクセラレータが圧縮プロセスをアボートすることを可能にする早期アボート回路を有するハードウェア圧縮アクセラレータを説明する。言い換えると、アクセラレータは、ソースデータの一部のみを分析した後、出力としての圧縮データを生成しないと判定してよい。
図１は、圧縮アクセラレーションの早期アボートのための技術を用いたデータプロセッシングシステム１０の例示的実施形態を示すブロック図である。特に、データプロセッシングシステム１０は、協力して早期アボート機能を提供する様々なコンポーネントを有する早期アボート回路２４を含む圧縮アクセラレータ２２を含む。特に、早期アボート回路２４は、圧縮されるデータの特性に基づいて、及び、様々な予め定められたパラメータに基づいて、圧縮アクセラレータ２２に、圧縮オペレーションをアボートさせる。図１の実施形態において、早期アボート回路２４は、プロセッサパッケージ１２内の１又は複数のプロセッシングコア２０と共に、集積回路内に存在する。しかしながら、他の実施形態において、圧縮アクセラレータは、１又は複数のプロセッシングコアを有するプロセッサパッケージ内で、別個の集積回路内に存在してよく、又は、圧縮アクセラレータは、別個のプロセッサパッケージ内に存在してよい。
データプロセッシングシステム１０はまた、ＲＡＭ１４及びＮＶＳ１６等の、プロセッサパッケージ１２と通信する他のコンポーネントを含む。ＲＡＭ１４は、例えば１又は複数の動的ＲＡＭ（ＤＲＡＭ）モジュールを用いて実施されてよく、ＮＶＳは、１又は複数のハードディスクドライブ又は任意の他の適した不揮発性データストレージデバイスを用いて実施されてよい。
ＮＶＳ１６はまた、ＲＡＭ１４に写され、プロセッシングコア２０及び圧縮アクセラレータ２２によって実行されるシステムソフトウェア４６を含んでよい。システムソフトウェア４６は、スワップインされたページを保持するためのワーク・プール５０と、スワップアウトされたページを保持するための、より具体的にはかかるページから生成された圧縮データを保持するためのスワップ・プール５２とを有するＲＡＭ１４を構成する命令を含む、可変デスティネーションスワッピングを実施するためのロジック（例えば実行可能命令）を含む。可変デスティネーションスワッピングを実施するためのロジックはまた、スワップアウトされるページの圧縮を実行する圧縮アクセラレータ２２を用いるためのロジックを含む。
例えば、ＮＶＳ１６からワーク・プール５０にスワップインされるデータの新たなページ４２のために、ワーク・プール５０内に空間を作るために、ＲＡＭ１４内のデータの古いページ４０がスワップアウトされるべきであると、システムソフトウェア４６が判定した時、システムソフトウェア４６は、圧縮アクセラレータ２２を用いて、古いページ４０からのデータを、圧縮データ４４に圧縮してよい。そして次に、システムソフトウェア４６は、圧縮データ４４をスワップ・プール５２内に保存してよい。図１において、古いページ４０がワーク・プール５０にスワップインされたというシナリオに焦点を当てるために、古いページ４０は、ＮＶＳ１６において破線の輪郭で示されている。しかし、上記のように、システムソフトウェア４６は、新たなページ４２のために空間を作るために、古いページ４０がスワップアウトされるべきであると判定したため、システムソフトウェア４６は、圧縮アクセラレータ２２を用いて、古いページ４０に基づいて、圧縮データ４４を生成し、システムソフトウェア４６は、スワップ・プール５２内に圧縮データ４４を保存した。システムソフトウェア４６は、次に、古いページ４０によって占有されていたワーク・プール５０内のスペースを用いて、新たなページ４２をスワップインしてよい。
さらに、圧縮アクセラレータ２２を用いるための、システムソフトウェア４６内のロジックは、圧縮アクセラレータ２２内の早期アボート回路２４と協働して圧縮アクセラレーションの早期アボートを用いるためのロジックを含む。以下により詳細に説明するように、早期アボート回路２４が、早期アボートを行うと判定した場合、圧縮アクセラレータ２２は、圧縮データを戻さなくてよいが、代わりにリターンコード等の結果データをシステムソフトウェア４６に戻してよい。例えば、リターンコードは、処理が完了しているか、完了している場合、早期アボートが行われたか、又は圧縮データが生成されたかを示してよい。特に、一実施形態において、システムソフトウェア４６は、エンキューオペレーションを用いて、圧縮アクセラレータ２２に圧縮要求を送り、そのエンキューオペレーションのペイロードは、完了レコード（ＣＲ：ｃｏｍｐｌｅｔｉｏｎ ｒｅｃｏｒｄ）についてのフィールドを含む様々なフィールドを含むために６４バイトを有する記述子を含み、圧縮アクセラレータ２２は、リターンコードでＣＲを更新する。システムソフトウェア４６は、そのＣＲにポーリングして、圧縮が完了したか、及び早期アボートが行われたかを判定してよい。例えば、ゼロのリターンコードは、圧縮が依然として進行中であることを示してよく、１のリターンコードは、圧縮がうまく完了したことを示してよく、任意の他のリターンコードは、早期アボートが行われたことを示してよい。
早期アボートの準備をするために、システムソフトウェア４６は、様々な早期アボートパラメータ３２を圧縮アクセラレータ２２内の早期アボート回路２４にロードしてよい。図１に示すように、それらのパラメータは、サンプルサイズパラメータと、早期アボート閾値パラメータとを含んでよい。以下により詳細に説明するように、早期アボート回路２４はまた、早期アボートサイズ３４のテーブルを含んでよい。システムソフトウェア４６は、任意の適したアプローチを用いて、圧縮アクセラレータ２２に早期アボートパラメータ３２を供給してよい。示すように、早期アボート回路２４は、早期アボートパラメータ３２のテーブルに、様々なフィールドを用いたそれらのパラメータを格納してよい。しかしながら、様々な実施形態において、早期アボートサイズの「テーブル」は、任意の特定の種類のデータ構造である必要はない。例えば、早期アボートサイズは、テーブル、アレイ、リンクリスト、レコード、ディレクトリ等に格納されてよい。したがって、本開示の目的のために、早期アボートサイズを格納するのに用いられるストレージは、「早期アボートサイズストレージ」と称されてよい。
図２は、圧縮アクセラレータ２２のための早期アボートパラメータ３２の例示的実施形態を示すテーブルを提示する。
圧縮により少なくとも特定の量のサイズ／スペース削減が達成されることが期待されるかどうかを判定するためのチェックを、いつ圧縮アクセラレータ２２が実行するか、サンプルサイズフィールドは、指定する。図２の実施形態において、例えば、システムソフトウェア４６は、サンプルサイズフィールド内の値をロードして、５１２バイト、１０２４バイト、２０４８バイト、及び４０９６バイトから成るリストから１つのサイズを選択する。このように、入力された５１２、１０２４、２０４８、又は４０９６バイトが処理されたら直ちに、早期アボート回路２４は、チェックする。また、以下により詳細に説明するように、指定されたサンプルサイズに達した場合、早期アボート回路２４は、一度だけチェックしてよい。
早期アボート閾値フィールドは、圧縮を継続するのに必要とされる最小の圧縮比を指定する。したがって、早期アボート閾値は、圧縮を継続するのに必要とされるサイズ／スペース削減の量を指定する。概して、圧縮比は、ソースデータと比べて圧縮出力がどの程度より小さいかを示し、圧縮比は、入力サイズ／出力サイズとして算定されてよい。例えば、圧縮出力が、ソースデータのサイズの半分である場合、圧縮比は５０％又は２：１であり、圧縮出力がソースデータのサイズの１／４である場合、圧縮比は２５％又は４：１である。このように、パーセンテージとして表現された場合に、「より小さな」圧縮比は、より有効な圧縮を反映し、「より大きな」圧縮比は、より有効でない圧縮を反映する。
以下により詳細に説明するように、早期アボート回路２４は、サンプルサイズに従って、ソースデータの一部を分析し、早期アボート回路２４は、圧縮がアボートされなかった場合に、ソースデータのその一部に対して、圧縮アクセラレータ２２によって達成されるであろう圧縮比の推定値を算定する。特に、圧縮アクセラレータ２２は、様々な早期アボート値３８を算定して、早期アボートを行うかを判定する。図１に示され、図３に関連して以下により詳細に説明するように、それらの値は、（ａ）ソースデータからいくつのバイトが、圧縮比を推定するのに用いられるのかを示す部分サイズと、（ｂ）圧縮がアボートされなかった場合に、対応する圧縮データがどの程度大きくなるであろうか（すなわちいくつのバイトになるか）を示す推定圧縮サイズとを含んでよい。そして、早期アボート回路２４は、その部分サイズとその推定圧縮サイズを用いて、推定圧縮比を算定してよい。さらに、早期アボート回路２４は、圧縮アクセラレータ２２による、ソースデータに対する実際の圧縮オペレーションと並行して、ソースデータのその分析を実行してよい。
推定圧縮比が、早期アボート閾値よりも大きい場合、圧縮アクセラレータ２２は、早期アボートを行う。図２の実施形態において、例えば、システムソフトウェア４６は、値を早期アボート閾値フィールドにロードして、１／８、２／８、３／８、４／８、５／８、６／８、及び７／８から成るリストから最小の圧縮比を選択する。このように、図３に関連して以下により詳細に説明するように、早期アボート閾値はそれぞれ、少なくとも１２．５％、少なくとも２５％、少なくとも３７．５％、少なくとも５０％、少なくとも６２．５％、少なくとも７５％、又は少なくとも８７．５％の圧縮比を必要とするよう設定され得る。
さらに、早期アボート閾値はまた、早期アボート機能を有効にする又は無効にするためのフラグとして機能する。特に、システムソフトウェア４６は、早期アボート閾値フィールドをゼロに設定して、早期アボートを無効にすることができる。
示すように、図２の実施形態において、早期アボートパラメータ３２はまた、解析エンジンコントロール及びステート（ＥＡＣＳ：ａｎａｌｙｔｉｃｓ ｅｎｇｉｎｅ ｃｏｎｔｒｏｌ ａｎｄ ｓｔａｔｅ）構造に関係する１又は複数のパラメータ等の、圧縮に影響する追加のパラメータについてのフィールドを含む。ＥＡＣＳ構造はまた、単に「ＡＥＣＳ」と称されてよい。
システムソフトウェア４６からの圧縮アクセラレータ２２への入力は、（ａ）圧縮されるデータ（すなわちソースデータ）と、（ｂ）サンプルサイズ及び早期アボート閾値パラメータ等の、圧縮プロセスを制御するためのパラメータとを含む。システムソフトウェア４６はまた、圧縮バージョンを選択するためのパラメータ、及び統計値に関係するパラメータ等の他の入力パラメータを供給してよい。
圧縮アクセラレータ２２からシステムソフトウェア４６への出力は、コントロール及びステート情報を含む。ＡＥＣＳは、ステートの役割とコントロールの役割とを含む、異なるタイミングで異なる役割を務めてよい。「コントロール」の役割において、システムソフトウェア４６は、ＡＥＣＳを用いて、圧縮に用いられるハフマンテーブル等の、記述子に合わないパラメータを入力する。「ステート」の役割において、ＡＥＣＳは、（例えば、一度に６４キロバイト（ＫＢ）ずつ処理することによって１メガバイト（ＭＢ）ファイルを圧縮するために）大きなジョブが一連の小さなジョブに分けられた場合に、情報をジョブからジョブに伝えるために用いられる。図２の実施形態において、システムソフトウェア４６は、ＡＥＣＳの最大のサイズが６４バイトであるか１５６８バイトであるかを示すためのコントロールサイズフラグを用いてよい。
図３は、圧縮アクセラレーションの早期アボートを提供するプロセスの例示的実施形態のフローチャートを提示する。そのプロセスは、図１からのデータプロセッシングシステム１０の文脈において説明する。ブロック３１０に示すように、そのプロセスは、圧縮アクセラレータ２２がシステムソフトウェア４６から圧縮アクセラレーションの要求を受信することから開始してよい。例えば、例示的シナリオにおいて、システムソフトウェア４６は、古いページ４０をスワップアウトすることに関連して、古いページ４０を圧縮するために、圧縮アクセラレータ２２を用いている。
圧縮の要求に応じて、圧縮アクセラレータ２２は、その要求からのパラメータをチェックして、要求が、早期アボートを有効又は無効にしたかを判定する。システムソフトウェア４６が早期アボートを無効にすることを要求した場合、ブロック３２２に示すように、圧縮アクセラレータ２２は、完全なソースデータ（例えば古いページ４０）に基づいて、圧縮データ（例えば圧縮データ４４）を生成してよい。ブロック３２４に示すように、圧縮アクセラレータ２２は、次に、結果をシステムソフトウェア４６に戻してよい。例えば、圧縮アクセラレータ２２は、リターンコードを、その圧縮がアボートなしで完了したことを示すように設定してよい。次に、プロセスは終了してよい。
しかしながら、再度ブロック３２０を参照すると、早期アボートが有効にされた場合、圧縮アクセラレータ２２は、早期アボート回路２４を用いて、ソースデータ全体を圧縮するか、ソースデータ全体を圧縮することなく圧縮プロセスをアボートするかを判定してよい。ブロック３２８に示すように、早期アボート回路２４は、その判定をするために、ソースデータに基づいて、出力トークンの生成を開始する。以下により詳細に説明するように、各出力トークンは、リテラル又は後方参照のいずれかである。ブロック３３０に示すように、各出力トークンが生成された後、早期アボート回路２４は、サンプルサイズに達したかを判定する。処理された入力バイトの数が、サンプルサイズ以上でなく又は等しい場合、プロセスは、ブロック３２８に戻り、早期アボート回路２４は、サンプルサイズに達するまで出力トークンを生成することを継続する。
上記のように、ソースデータから処理されるバイトの数及び早期アボート閾値は、早期アボートパラメータ３２内の２つのフィールド、すなわちサンプルサイズフィールド及び早期アボート閾値フィールドによりコントロールされる。
サンプルサイズに達した時、プロセスは、ブロック３３２に進み、早期アボート回路２４は、トークンが生成されたソースデータの一部についての圧縮サイズの推定値を算定する。特に、早期アボート回路２４は、（ａ）出力トークンのうちリテラルの数を合計する又は総数を調べること、（ｂ）後方参照の数に２を掛けること、及び（ｃ）それら２つの結果を共に足すことによって、その推定値を算定する。言い換えると、圧縮サイズの推定値は、リテラルの数に参照の数の２倍を加えたものである。このように、早期アボート回路２４は、各リテラルが１バイトを取るであろうと推定し、各参照が２バイトを取るであろうと推定し、ブロックヘッダを無視することで、出力のサイズを概算する。出力サイズを推定するためのこの技術又はヒューリスティックの１つの結果又は属性は、推定サイズが入力サイズより大きくは決してなり得ないことであり、マッチ（ｍａｔｃｈ）が見つからなかった場合に等しくなり得るのみであり、これは、デフレートにとって最小のマッチ長さは３であり、早期アボート回路２４は、２つの圧縮バイトの推定値を用いるからである。
しかしながら、他の実施形態において、早期アボート回路は、異なる式を用いて、トークンが生成されたソースデータの一部についての圧縮サイズを推定してよい。例えば、オペレーションのモードが、固定された又は定型のハフマンコードを用いた圧縮であり、このハフマンコードがオペレーションの開始時において知られている場合には、早期アボート回路は、各リテラル又は参照に対するシンボルビット長を用いて、より精密なビットレベル推定値を用いることができる。また、早期アボート回路は、コンプレッサのステートにロードされる、適した定型のコードテーブルに基づいたビットレベル推定値を用いてよい。
ブロック３３４に示すように、早期アボート回路２４は次に、指定されたサンプルサイズ及び指定された早期アボート閾値に基づいて、要求された閾値サイズを早期アボートサイズ３４のテーブルでルックアップする。例えば、サンプルサイズが５１２バイトで、早期アボート閾値が４／８である場合、早期アボート回路２４は、テーブル３４から２５６バイトの閾値サイズを検索する。
ブロック３４０に示すように、早期アボート回路２４は次に、（ａ）推定出力サイズ（すなわち、トークンが生成されたソースデータの一部についての推定サイズ）が閾値サイズよりも大きいかを判定する。例えば、５１２のサンプルサイズ及び４／８の早期アボート閾値での上記シナリオにおいて、早期アボート回路２４は、推定出力サイズが２５６バイトよりも大きいかを判定する。推定出力サイズが、閾値サイズより大きい（又は別の実施形態においては、閾値サイズ以上である）場合、ブロック３４２に示すように、早期アボート回路２４は、残りのソースデータを処理することなく圧縮オペレーションをアボートする。また、ブロック３２４に示すように、圧縮アクセラレータ２２は、その判定をシステムソフトウェア４６に報告する。例えば、圧縮アクセラレータ２２は、リターンコードを、その圧縮がアボートされたことを示すように設定してよい。
しかしながら、推定出力サイズが閾値サイズ以下（又は別の実施形態においては、閾値サイズ未満）であった場合、ブロック３４４に示すように、早期アボート回路２４は、ソースデータ全体の圧縮に進み、圧縮データ４４を生成する。そして、ブロック３２４に示すように、圧縮アクセラレータ２２は次に、その結果をシステムソフトウェア４６に報告する。例えば、圧縮アクセラレータ２２は、リターンコードを、その圧縮がアボートなしで完了したことを示すように設定してよい。次に、図３のプロセスは終了してよい。このように、出力ファイル（又は出力ファイルの一部）についての推定サイズが、許容できないほど小さな圧縮量を反映したものである場合、早期アボート回路２４は、圧縮アクセラレータ２２に圧縮要求をアボートさせる。
一実施形態において、早期アボート回路２４は、閾値をデフレートコンプレッサに来る入力バイトと比較する、すなわち、任意選択的なゼロ圧縮の先行圧縮段階が生じた後に比較する。
また、他の実施形態において、早期アボート回路は、圧縮サイズの推定値を判定すること、及びその推定サイズが閾値サイズより大きいかを判定すること等のオペレーションを実行するための、他のタイプのスケジュールを用いてよい。例えば、早期アボート回路は、「Ｎ」バイト毎の後に（すなわちＮバイトの後、２Ｎバイトの後、３Ｎバイトの後等に）チェックするように構成されてよく、又はＮ入力バイト閾値をクロスした後のトークン毎の後にチェックするように構成されてよい。したがって、早期アボート回路は、出力ファイルの異なる部分についての推定サイズが、許容できる圧縮量を反映したものであるかを判定するために、チェックを複数回してよく、それらチェックのいずれかにおいて、早期アボート回路が、許容できないほど小さな圧縮量を検出しない場合のみ、圧縮アクセラレータは、圧縮要求を完了してよい。
上で説明したプロセスを用いることで、圧縮アクセラレータ２２は、ソースデータのサブセットのみを分析した後に、圧縮プロセスをアボートすることができる。これにより、圧縮アクセラレータ２２は、早期アボートをサポートしないアクセラレータより、迅速に結果を生成することができる。言い換えると、早期アボートを行うことの利点は、圧縮の所望のレベルを達成することが圧縮に期待されない場合に、アクセラレータは、早期アボート回路を有さないアクセラレータと比べて早くソフトウェアに通知することができ、したがって、圧縮比が許容できるものであるかを判定する前に圧縮を完了するプロセスと比べて、プロセスのレイテンシが低減され得ることである。
図３のブロック３２８に関連して以上に説明したように、各出力トークンは、リテラル又は後方参照のいずれかである。一実施形態において、それらトークンは、デフレート圧縮プロセスのマッチング部分の出力である。その出力は、モノ（ｔｈｉｎｇｓ）のストリームであると考えることができ、それらのモノは、概してトークンと称されてよい。トークンは、リテラル又は後方参照のいずれかを表すことができる。後方参照はまた、単に「参照」又は「マッチ」と称されてよい。マッチは、長さと距離から成る。解凍プロセスにおいて、リテラルトークンは、そのリテラルのバイトを出力ストリームに出力するつもりである。マッチトークンは、指定された距離からの指定されたバイトの数を、出力ストリームに写し戻すつもりである。
特に、リテラル及び長さは、符号化されて、１つのハフマンアルファベット（これは、「リテラル及び長さコード」又は「ＬＬコード」と称されてよい）を形成してよく、距離は、符号化されて、もう１つハフマンアルファベット（これは、「距離コード」又は「Ｄコード」と称されてよい）を形成してよい。デコンプレッサはまず、ＬＬシンボルを復号化する。リテラルの場合は、指定されたバイトを出力し、別のＬＬシンボルを探す。長さの場合は、Ｄシンボルとして次の入力ビットを復号化し、長さ／距離を処理し、次に、次のビットをＬＬシンボルとして処理する。したがって、デフレートブロックの本体は、混合のＬＬ及びＤコードから成る。本体は、（ａ）リテラルコード（すなわちリテラルを表すＬＬコード）又は（ｂ）長さ／距離ペア（すなわち、長さを表すＬＬコード、続いてＤコード）のいずれかの混合物であるとみなすことができる。各リテラルは、１つのトークンであるとして考えられてよく、各長さ／距離ペアは、１つのトークンであるとして考えられてよい。
このように、圧縮アクセラレータ２２は、圧縮プロセスの早期アボートを提供し、これにより、ソースデータを処理する時にシステムソフトウェア４６が経験するレイテンシを低減する。
さらに、ページスワッピングアプリケーションに加えて、他タイプのプロセス又はアプリケーションのパフォーマンスを増加させるために、早期アボートは、用いられてよい。例えば、ソースデータが暗号化される場合、暗号化されたデータを圧縮することは、スペースをそれほど削減しないかもしれない。かかるソースデータは、比較的圧縮できないものであると言ってよい。ソースデータのファイル又はブロックが比較的圧縮できないものであるかを迅速に判定するために、早期アボート回路を有する圧縮アクセラレータは、用いられてよい。したがって、ストレージアプリケーション及び通信アプリケーションは、レイテンシを減少させるため及びシステム効率を増加させるために早期アボートを用いることができる他のタイプのアプリケーションである。本明細書において説明される技術は、圧縮レイテンシに敏感に反応する任意のアプリケーションであって、そこでの些細でない数の圧縮ジョブが、圧縮できない又は最小限の圧縮性を有するデータに対するものであり得ることが予想される、アプリケーションによって用いられてよい。
対照的に、早期アボート能力を有しないデータプロセッシングシステムは、完全なソースデータを圧縮し、圧縮出力のサイズをチェックし、それが過度に大きい場合は、圧縮出力を破棄する。そのアプローチには、早期アボートを用いたアプローチと比べて、増加したレイテンシ及び減少したシステム効率が含まれる。
さらに、早期アボート回路は、どれほどの大きさのソースデータの部分が、圧縮比と、圧縮を継続するために望ましい最小圧縮比とを推定するために用いられるかなどのような、早期アボートプロセスのアスペクトを、システムソフトウェアが調整することを可能にする。このように、システムソフトウェアは、異なるタイプのデータセットに対するパラメータを調整することができる。
追加の実施形態
図４は、１又は複数の実施形態に係るシステム１２００のブロック図である。システム１２００は、コントローラハブ１２２０に連結された１又は複数のプロセッサ１２１０、１２１５を含んでよい。一実施形態において、コントローラハブ１２２０は、グラフィックスメモリコントローラハブ（ＧＭＣＨ）１２９０及び入出力ハブ（ＩＯＨ）１２５０（別個のチップ又は同じチップ上にあってよい）を含み、ＧＭＣＨ１２９０は、連結されたメモリ内でのオペレーションを制御するためのメモリコントローラと、メモリ１２４０及びコプロセッサ１２４５と連結されたグラフィックスコントローラとを含み、ＩＯＨ１２５０は、入力／出力（Ｉ／Ｏ）デバイス１２６０をＧＭＣＨ１２９０に連結する。あるいは、メモリ及びグラフィックスコントローラの１つ又は両方がプロセッサ内に統合され、メモリ１２４０及びコプロセッサ１２４５は、プロセッサ１２１０に直接連結され、コントローラハブ１２２０は、ＩＯＨ１２５０を有する単一のチップ内にある。
追加のプロセッサ１２１５の任意選択的な性質が、図４において破線で示される。各プロセッサ１２１０、１２１５は、１又は複数のプロセッシングコアを含んでよく、プロセッサ１２の何らかのバージョンであってよい。
メモリ１２４０は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、相変化メモリ（ＰＣＭ）、又は両者の任意の組合せであってよい。
少なくとも１つの実施形態に対して、コントローラハブ１２２０は、フロントサイドバス（ＦＳＢ）等のマルチドロップバス、クイックパスインタコネクト（ＱＰＩ）等のポイントツーポイントインタフェース、又は同様の接続１２９５を介して、プロセッサ１２１０、１２１５と通信する。
一実施形態において、コプロセッサ１２４５は、例えば、高スループットＭＩＣプロセッサ、ネットワークプロセッサ又は通信プロセッサ、圧縮エンジン、グラフィックスプロセッシングユニット（ＧＰＵ）、汎用ＧＰＵ（ＧＰＧＰＵ）、組み込みプロセッサ、又はＢＷアクセラレータ等の特別用途向けプロセッサである。一実施形態において、コントローラハブ１２２０は、統合グラフィックスアクセラレータを含んでよい。
物理リソース１２１０と１２１５との間には、アーキテクチャ特性、マイクロアーキテクチャ特性、熱特性、及び電力消費特性等を含む広範な価値基準の観点から様々な差異が存在し得る。
一実施形態において、プロセッサ１２１０は、一般的なタイプのデータ処理オペレーションを制御する命令を実行する。それらの命令内にコプロセッサ命令が組み込まれてよい。プロセッサ１２１０は、それらのコプロセッサ命令を、取り付けられたコプロセッサ１２４５により実行されるべきタイプのものとして認識する。したがって、プロセッサ１２１０は、コプロセッサバス又は他の相互接続上で、それらのコプロセッサ命令（又はコプロセッサ命令を表す制御信号）をコプロセッサ１２４５に対して発行する。コプロセッサ１２４５は、受信したコプロセッサ命令を受け入れて実行する。
図５は、１又は複数の実施形態に係る第１のより具体的な例示的なシステム１３００のブロック図である。図５に示すように、マルチプロセッサシステム１３００は、ポイントツーポイント相互接続システムであり、ポイントツーポイント相互接続１３５０を介して連結された第１のプロセッサ１３７０及び第２のプロセッサ１３８０を含む。プロセッサ１３７０及び１３８０のそれぞれは、何らかのバージョンのプロセッサ１２であってよい。一実施形態において、プロセッサ１３７０及び１３８０はそれぞれプロセッサ１２１０及び１２１５であり、一方で、コプロセッサ１３３８はコプロセッサ１２４５である。別の実施形態において、プロセッサ１３７０及び１３８０はそれぞれ、プロセッサ１２１０及びコプロセッサ１２４５である。あるいは、プロセッサ１３８０は、ＢＷアクセラレータであってよい。
プロセッサ１３７０及び１３８０は、それぞれ、統合メモリコントローラ（ＩＭＣ）ユニット１３７２及び１３８２を含むものとして示される。プロセッサ１３７０はまた、そのバスコントローラユニットの一部として、ポイントツーポイント（Ｐ―Ｐ）インタフェース１３７６及び１３７８を含み、同様に、第２のプロセッサ１３８０は、Ｐ‐Ｐインタフェース１３８６及び１３８８を含む。プロセッサ１３７０、１３８０は、Ｐ‐Ｐインタフェース回路１３７８、１３８８を用いたポイントツーポイント（Ｐ‐Ｐ）インタフェース１３５０を介して、情報を交換してよい。図５に示すように、ＩＭＣ１３７２及び１３８２は、プロセッサをそれぞれの対応するメモリ、すなわち、それぞれの対応するプロセッサにローカルに取り付けられたメインメモリの部分であってよいメモリ１３３２及びメモリ１３３４に連結する。
プロセッサ１３７０、１３８０は各々、ポイントツーポイントインタフェース回路１３７６、１３９４、１３８６、１３９８を用いた個々のＰ‐Ｐインタフェース１３５２、１３５４を介して、チップセット１３９０と情報を交換してよい。チップセット１３９０は、任意選択で、高性能インタフェース１３３９を介して、コプロセッサ１３３８と情報を交換してよい。一実施形態において、コプロセッサ１３３８は、例えば、高スループットＭＩＣプロセッサ、ネットワークプロセッサ又は通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ、又は組み込みプロセッサ等の特別用途向けプロセッサである。
プロセッサのいずれか又は両方のローカルキャッシュ情報が、あるプロセッサが低電力モードにされた場合に共有キャッシュに格納され得るように、共有キャッシュ（不図示）が、いずれかのプロセッサ又は両方のプロセッサの外部に含まれてよく、さらに、Ｐ―Ｐ相互接続を介してプロセッサと接続されてよい。
チップセット１３９０は、インタフェース１３９６を介して第１のバス１３１６に連結されてよい。一実施形態において、第１のバス１３１６は、ペリフェラルコンポーネント相互接続（ＰＣＩ）バス、又はＰＣＩエクスプレスバス若しくは別の第３世代Ｉ／Ｏ相互接続バス等のバスであってよいが、本発明の範囲は、それに限定されない。
図５に示すように、様々なＩ／Ｏデバイス１３１４が、第１のバス１３１６を第２のバス１３２０に連結するバスブリッジ１３１８と共に、第１のバス１３１６に連結されてよい。一実施形態において、コプロセッサ、高スループットＭＩＣプロセッサ、ＧＰＧＰＵ、アクセラレータ（例えば、グラフィックスアクセラレータ又はデジタル信号プロセッシング（ＤＳＰ）ユニット等）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は任意の他のプロセッサ等の１又は複数の追加のプロセッサ１３１５が、第１のバス１３１６に連結される。一実施形態において、第２のバス１３２０は、ローピンカウント（ＬＰＣ）バスであってよい。一実施形態において、例えば、キーボード及び／又はマウス１３２２、通信デバイス１３２７、及び命令／コード及びデータ１３３０を含んでよいディスクドライブ又は他の大容量ストレージデバイス等のストレージユニット１３２８を含む様々なデバイスが、第２のバス１３２０に連結されてよい。さらに、オーディオＩ／Ｏ１３２４が、第２のバス１３２０に連結されてよい。他のアーキテクチャが可能であることに留意されたい。例えば、図５のポイントツーポイントアーキテクチャの代わりに、システムは、マルチドロップバス又は他のかかるアーキテクチャを実装してよい。
図６は、１又は複数の実施形態に係る第２のより具体的な例示的なシステム１４００のブロック図である。図５の特定の態様は、図６の他の態様が不明瞭になることを回避すべく、図６から省略されている。
図６は、プロセッサ１３７０、１３８０が、統合メモリ及びＩ／Ｏコントロールロジック（「ＣＬ」）１３７２及び１３８２をそれぞれ含んでよいことを示す。したがって、ＣＬ１３７２、１３８２は、統合メモリコントローラユニットを含み、Ｉ／Ｏコントロールロジックを含む。図６は、ＣＬ１３７２、１３８２に連結されるものがメモリ１３３２、１３３４のみではなく、Ｉ／Ｏデバイス１４１４もまた制御ロジック１３７２、１３８２に連結されることも示す。レガシＩ／Ｏデバイス１４１５は、チップセット１３９０に連結される。
図７は、１又は複数の実施形態に係るシステムオンチップ（ＳｏＣ）１５００のブロック図である。破線のボックスは、より高度なＳｏＣにおける任意選択的な特徴である。図７において、相互接続ユニット１５０２は、（要素であるキャッシュユニット１１０４Ａ～Ｎを含む）１又は複数のコア１１０２Ａ～[0]Ｎ及び共有キャッシュユニット１１０６のセットを含むアプリケーションプロセッサ１５１０と、システムエージェントユニット１１１０と、バスコントローラユニット１１１６と、統合メモリコントローラユニット１１１４と、統合グラフィックスロジック、イメージプロセッサ、オーディオプロセッサ、ビデオプロセッサ及び／又はＢＷアクセラレータを含み得るセット若しくは１又は複数のコプロセッサ１５２０と、静的ランダムアクセスメモリ（ＳＲＡＭ）ユニット１５３０と、ダイレクトメモリアクセス（ＤＭＡ）ユニット１５３２と、１又は複数の外部ディスプレイに連結するためのディスプレイユニット１５４０とに連結される。一実施形態において、コプロセッサ１５２０は、例えば、ネットワークプロセッサ又は通信プロセッサ、圧縮エンジン、ＧＰＧＰＵ、高スループットＭＩＣプロセッサ、組み込みプロセッサ、又はセキュリティプロセッサ等の特別用途向けプロセッサを含む。
実施形態はまた、以下の例を含む。
例Ａ１は、集積回路と、集積回路内の圧縮アクセラレータとを含むプロセッサパッケージである。圧縮アクセラレータは、ソースデータを出力ファイルに圧縮する要求を処理する。プロセッサパッケージはまた、圧縮オペレーションの早期アボートを提供するための、圧縮アクセラレータ内の早期アボート回路を含む。特に、圧縮オペレーションの早期アボートを提供することは、（ａ）予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定することであって、サンプルサイズは、出力ファイルの一部についての推定サイズを算定する前に、ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、（ｂ）予め定められた早期アボート閾値に基づいて、出力ファイルの一部についての推定サイズが、許容できる圧縮量を反映しているかを判定することと、（ｃ）出力ファイルの一部についての推定サイズが、許容できる圧縮量を反映していない場合、圧縮アクセラレータに要求をアボートさせることとを含む。
例Ａ２は、例Ａ１に記載のプロセッサパッケージであって、ソースデータを出力ファイルに圧縮する要求を処理することは、早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、要求を完了することを含む、プロセッサパッケージである。
例Ａ３は、例Ａ１に記載のプロセッサパッケージであって、圧縮アクセラレータは、ソフトウェアがサンプルサイズと早期アボート閾値とを指定することを可能にする、プロセッサパッケージである。例Ａ３はまた、例Ａ２の特徴を含んでよい。
例Ａ４は、例Ａ１に記載のプロセッサパッケージであって、予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定するオペレーションは、（ａ）ソースデータの一部を分析して、ソースデータの一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、（ｂ）判定されたリテラルの数と判定された後方参照の数とに基づいて、出力ファイルの一部についての推定サイズを判定することとを含む、プロセッサパッケージである。例Ａ４はまた、例Ａ２～Ａ３のうちいずれか１又は複数の特徴を含んでよい。
例Ａ５は、例Ａ４に記載のプロセッサパッケージであって、判定されたリテラルの数と判定された後方参照の数とに基づいて、出力ファイルの一部についての推定サイズを判定するオペレーションは、出力ファイルの一部についての推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、プロセッサパッケージである。
例Ａ６は、例Ａ４に記載のプロセッサパッケージであって、ソースデータの一部を分析して、ソースデータの一部を圧縮するために用いられ得るリテラルの数及び後方参照の数を判定するオペレーションは、デフレート圧縮アルゴリズムに従って、ソースデータの一部を圧縮するために用いられるであろうリテラルの数及び後方参照の数を判定することを含む、プロセッサパッケージである。例Ａ６はまた、例Ａ５の特徴を含んでよい。
例Ｂ１は、ソフトウェアを実行するためのプロセッシングコアと、プロセッシングコアと通信する圧縮アクセラレータであって、ソースデータを出力ファイルに圧縮する、ソフトウェアからの要求を処理する圧縮アクセラレータとを含む、データプロセッシングシステムである。特に、ソースデータを出力ファイルに圧縮する要求を処理することは、（ａ）予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定することであって、サンプルサイズは、出力ファイルの一部についての推定サイズを算定する前に、ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、（ｂ）予め定められた早期アボート閾値に基づいて、出力ファイルの一部についての推定サイズが、許容できる圧縮量を反映しているかを判定することと、（ｃ）出力ファイルの一部についての推定サイズが、許容できる圧縮量を反映していない場合、圧縮アクセラレータに要求をアボートさせることとを含む。
例Ｂ２は、例Ｂ１に記載のデータプロセッシングシステムであって、圧縮アクセラレータは、早期アボート回路を有し、ソースデータを出力ファイルに圧縮する要求を処理することは、早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、要求を完了することをさらに含む、データプロセッシングシステムである。
例Ｂ３は、プロセッシングコアと圧縮アクセラレータとを有する集積回路を備える、例Ｂ１に記載のデータプロセッシングシステムである。例Ｂ３はまた、例Ｂ２の特徴を含んでよい。
例Ｂ４は、例Ｂ１に記載のデータプロセッシングシステムであって、圧縮アクセラレータは、ソフトウェアがサンプルサイズと早期アボート閾値とを指定することを可能にする、データプロセッシングシステムである。例Ｂ４はまた、例Ｂ２～Ｂ３のうちいずれか１又は複数の特徴を含んでよい。
例Ｂ５は、例Ｂ１に記載のデータプロセッシングシステムであって、予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定するオペレーションは、（ａ）ソースデータの一部を分析して、ソースデータの一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、（ｂ）判定されたリテラルの数と判定された後方参照の数とに基づいて、出力ファイルの一部についての推定サイズを判定することとを含む、データプロセッシングシステムである。例Ｂ５はまた、例Ｂ２～Ｂ４のうちいずれか１又は複数の特徴を含んでよい。
例Ｂ６は、例Ｂ５に記載のデータプロセッシングシステムであって、判定されたリテラルの数と判定された後方参照の数とに基づいて、出力ファイルの一部についての推定サイズを判定するオペレーションは、出力ファイルの一部についての推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、データプロセッシングシステムである。
例Ｂ７は、例Ｂ５に記載のデータプロセッシングシステムであって、ソースデータの一部を分析して、ソースデータの一部を圧縮するために用いられ得るリテラルの数及び後方参照の数を判定するオペレーションは、デフレート圧縮アルゴリズムに従って、ソースデータの一部を圧縮するために用いられるであろうリテラルの数及び後方参照の数を判定することを含む、データプロセッシングシステムである。例Ｂ７はまた、例Ｂ６の特徴を含んでよい。
例Ｂ８は、例Ｂ１に記載のデータプロセッシングシステムであって、プロセッサと通信するＮＶＳをさらに備え、ＮＶＳは、ソフトウェアを有し、ソフトウェアは、サンプルサイズ及び早期アボート閾値を指定する、データプロセッシングシステムである。例Ｂ８はまた、例Ｂ２～Ｂ７のうちいずれか１又は複数の特徴を含んでよい。
例Ｂ９は、プロセッシングコアと通信するＲＡＭをさらに備える、例Ｂ８に記載のデータプロセッシングシステムである。また、ソフトウェアはさらに、（ａ）ＲＡＭ内にワーク・プールとスワップ・プールとを設置し、（ｂ）ソースデータを含む古いページをワーク・プールに格納し、（ｃ）ワーク・プールから古いページをスワップアウトすることに関連して、（ｉ）圧縮アクセラレータが要求をアボートしたかを判定し、（ｉｉ）圧縮アクセラレータが要求をアボートしなかったことを判定したことに応じて、出力ファイルをスワップ・プールに保存する。
例Ｃ１は、装置であって、機械アクセス可能媒体と、機械アクセス可能媒体内の命令であって、早期アボート回路を含む圧縮アクセラレータを有するデータプロセッシングシステムによって実行された場合に、圧縮アクセラレータを用いて、ソースデータを出力ファイルに圧縮する、ソフトウェアからの要求を、データプロセッシングシステムに処理させる命令とを備える装置である。特に、ソースデータを出力ファイルに圧縮する要求を処理することは、（ａ）予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定することであって、サンプルサイズは、出力ファイルの一部についての推定サイズを算定する前に、ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、（ｂ）予め定められた早期アボート閾値に基づいて、出力ファイルの一部についての推定サイズが、許容できる圧縮量を反映しているかを判定することと、（ｃ）出力ファイルの一部についての推定サイズが、許容できる圧縮量を反映していない場合、要求をアボートさせることとを含む。
例Ｃ２は、例Ｃ１に記載の装置であって、命令は、サンプルサイズと、早期アボート閾値とを指定する、装置である。
例Ｃ３は、例Ｃ１に記載の装置であって、予め定められたサンプルサイズを用いて、出力ファイルの一部についての推定サイズを算定するオペレーションは、（ａ）ソースデータの一部を分析して、ソースデータの一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、（ｂ）判定されたリテラルの数と判定された後方参照の数とに基づいて、出力ファイルの一部についての推定サイズを判定することとを含む、装置である。例Ｃ３はまた、例Ｃ２の特徴を含んでよい。
例Ｃ４は、例Ｃ３に記載の装置であって、判定されたリテラルの数と判定された後方参照の数とに基づいて、出力ファイルの一部についての推定サイズを判定するオペレーションは、出力ファイルの一部についての推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、装置である。
例Ｃ５は、例Ｃ３に記載の装置であって、ソースデータの一部を分析して、ソースデータの一部を圧縮するために用いられ得るリテラルの数及び後方参照の数を判定するオペレーションは、デフレート圧縮アルゴリズムに従って、ソースデータの一部を圧縮するために用いられるであろうリテラルの数及び後方参照の数を判定することを含む、装置である。例Ｃ５はまた、例Ｃ４の特徴を含んでよい。
例Ｃ６は、例Ｃ１に記載の装置であって、ソースデータを出力ファイルに圧縮する要求を処理することは、早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、要求を完了することを含み、装置である。また、命令はさらに、実行された場合に、要求を完了した後、ＲＡＭ内のワーク・プールから古いページをスワップアウトすることに関連して、データプロセッシングシステム内のＲＡＭ内のスワップ・プールに出力ファイルを保存する。
本文及び／又は説明図によって、本開示において説明された原理及び例示的実施形態に鑑みて、説明される実施形態が、本明細書において説明される原理から逸脱することなく、配置及び詳細において変更可能であることを、当業者は認識するであろう。さらに、本開示は、「一実施形態」及び「別の実施形態」等の表現用いて、実施形態の考え得る選択肢を説明する。しかしながら、それらの表現は、本開示の範囲を特定の実施形態の構成に制限することを意図しない。例えば、それらの表現は、同一の実施形態、又は異なる実施形態を参照してよく、それら異なる実施形態は、他の実施形態と組み合わさることが可能である。
さらに、本教示は、多くの異なる種類のデータプロセッシングシステムにおいて利益を得るのに用いられてよい。かかるデータプロセッシングシステムは、メインフレームコンピュータ、ミニコンピュータ、スーパーコンピュータ、高性能コンピューティングシステム、コンピューティングクラスタ、分散コンピューティングシステム、パーソナルコンピュータ（ＰＣ）、ワークステーション、サーバ、クライアントサーバシステム、ポータブルコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、エンターテイメントデバイス、オーディオデバイス、ビデオデバイス、オーディオ／ビデオデバイス （例えば、テレビ及びセットトップボックス、ハンドヘルドデバイス、スマートフォン、電話、パーソナルデジタルアシスタント（ＰＤＡ）、ウェアラブルデバイス、車両プロセッシングシステム、アクセラレータ、システムオンチップ（ＳｏＣ）、及び情報を処理及び／又は送信するための他のデバイスを含んでよいが、それらに限定されない。したがって、明示的に別途指定されない限り、又は文脈により必要とされない限り、任意の特定のタイプのデータプロセッシングシステム（例えば、ＰＣ）への言及は、他のタイプのデータプロセッシングシステムも包含すると理解されるべきである。データプロセッシングシステムはまた、「装置」と称されてよい。データプロセッシングシステムのコンポーネントもまた、「装置」と称されてよい。
また、本開示によれば、デバイスは、プロセッサによってアクセスされた場合に、デバイスに特定のオペレーションを実行させる命令及び他のデータを含んでよい。本開示の目的のために、デバイスにオペレーションを実行させる命令又は他のデータは、概して「ソフトウェア」又は「制御ロジック」と称されてよい。ブートプロセスの間に用いられるソフトウェアは、「ファームウェア」と称されてよい。不揮発性メモリに格納されるソフトウェアもまた、「ファームウェア」と称されてよい。ソフトウェアは、任意の適した構造又は構造の組合せを用いて構成されてよい。したがって、プログラム及びモジュールのような用語は、概して、アプリケーションプログラム、サブプログラム、ルーチン、機能、手順、ドライバ、ライブラリ、データ構造、プロセス、マイクロコード、及び他のタイプのソフトウェアコンポーネントを含むがそれらに限定されないソフトウェア構成物の広範囲をカバーするために用いられてよい。また、ソフトウェアモジュールが、１より多いコンポーネントを含んでよく、それらコンポーネントが、協力してモジュールのオペレーションを完了してよいことが理解されるべきである。また、ソフトウェアがデバイスに実行させるオペレーションは、オペレーティングコンテキストを作成すること、特定のデータ構造をインスタンス化すること等を含んでよい。また、実施形態は、任意の適した動作環境及びプログラミング言語（又は動作環境及びプログラミング言語の組合せ）を用いて実施されるソフトウェアを含んでよい。例えば、プログラムコードは、コンパイラ型言語、インタプリタ型言語、プロシージャ言語、オブジェクト指向言語、アセンブリ言語、機械語、又は任意の他の適した言語で実施されてよい。
データを含み、別のコンポーネントにそのデータを取得することを可能にする媒体は、「機械アクセス可能媒体」又は「機械可読媒体」と称されてよい。したがって、実施形態は、本明細書において説明されるオペレーションの一部の又は全てを実行するための命令を含む機械可読媒体を含んでよい。かかる媒体は、概して「装置」と、特に「プログラム製品」と称されてよい。一実施形態において、複数のコンポーネントに対するソフトウェアは、１つの機械可読媒体に格納されてよい。他の実施形態において、２以上の機械可読媒体は、１又は複数のコンポーネントに対するソフトウェアを格納するために用いられてよい。例えば、１つのコンポーネントに対する命令は、１つの媒体に格納されてよく、もう１つのコンポーネントに対する命令は、もう１つの媒体に格納されてよい。又は、１つのコンポーネントに対する命令の一部は、１つの媒体に格納されてよく、そのコンポーネントに対する命令の残り（他のコンポーネントの命令も同様）は、１又は複数の他の媒体に格納されてよい。同様に、一実施形態において特定のデバイス上に存在するとして上で説明したソフトウェアは、他の実施形態において、１又は複数の他のデバイス上に存在してよい。例えば、分散環境において、あるソフトウェアは、ローカルで格納されてよく、あるソフトウェアはリモートで格納されてよい。一部の実施形態に対する機械可読媒体は、磁気ディスク、光ディスク、光磁気ディスク、動的ＲＡＭ、スタティックＲＡＭ、不揮発性ＲＡＭ（ＮＶＲＡＭ）、リードオンリメモリ（ＲＯＭ）、ソリッドステートドライブ（ＳＳＤ）、相変化メモリ（ＰＣＭ）等の有形の非一時的なストレージコンポーネントと、ならびに、プロセッサと、コントローラと、データストレージ設備を含む他のコンポーネントとを含んでよいが、これに限定されない。本開示の目的のために、「ＲＯＭ」という用語は、概して消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュＲＯＭ、フラッシュメモリ等の不揮発性メモリデバイスを指すために用いられてよい。
また、一実施形態において１つの特定のデバイス上で実行されるとして説明されるオペレーションは、他の実施形態において１又は複数の他のデバイスによって実行されてよい。また、１又は複数の例示的プロセスは、特定のシーケンスにおいて実行される特定のオペレーションに関連して説明されてきたが、それらのプロセスに多数の変更が適用されて、本発明の多数の代替的な実施形態を導出し得る。例えば、代替的な実施形態は、開示されたオペレーションの全てよりも少ないオペレーションを用いるプロセス、追加のオペレーションを用いるプロセス、及び本明細書において開示された個々のオペレーションが組み合わさった、細分化された、再整理された、又は別の方法で変更されたプロセスを含んでよい。
また、本明細書で示されたハードウェアコンポーネント及びソフトウェアコンポーネントは、それぞれが他から実質的に独立して設計、構築、又は更新され得るように、合理的に自己完結型である機能要素を表すことが理解されるべきである。代替的な実施形態において、コンポーネントは、本明細書で説明及び図示された機能を提供するためのハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組合せとして実施されてよい。例えば、いくつかの実施形態において、説明された機能を実施するための制御ロジックの一部又は全ては、特定用途向け集積回路（ＡＳＩＣ）又はプログラマブルゲートアレイ（ＰＧＡ）を有するもの等のハードウェアロジック回路において実施されてよい。同様に、制御ロジックの一部又は全ては、集積回路チップ内のマイクロコードとして実施されてよい。また、「回路」及び「回路構成部分」等の用語は、本明細書において、交換可能に用いられてよい。それら用語及び「ロジック」のような用語は、アナログ回路、デジタル回路、プロセッサ回路、マイクロコントローラ回路、ハードウェアロジック回路、配線回路、プログラマブル回路、ステートマシン回路、任意の他のタイプのハードウェアコンポーネント、又はハードウェアコンポーネントの任意の適した組合せを指すために用いられてよい。
また、明確に別途指定されない限り、互いに連結され、互いと通信して、又は互いに応答するもの等として説明されるコンポーネントは、互いに連続的に通信するものである必要はなく、及び、互いに直接的に連結される必要はない。同様に、１つのコンポーネントが、別のコンポーネントからデータを受信する又は別のコンポーネントにデータを送信するものとして説明される場合、明確に別途指定されない限り、そのデータは、１又は複数の中間コンポーネントを通じて送信又は受信されてよい。さらに、データプロセッシングシステムの一部のコンポーネントは、バスと通信するためのインタフェース（例えば、コネクタ）を有するアダプタカードとして実施され得る。あるいは、デバイス又はコンポーネントは、プログラマブル又は非プログラマブルロジックデバイス若しくはアレイ、ＡＳＩＣ、組み込みコンピュータ、スマートカード等のようなコンポーネントを用いて、組み込みコントローラとして実施されてよい。本開示の目的のために、「バス」という用語は、ポイントツーポイント経路のみならず、２又はそれより多いデバイスにより共有されてよい経路を含み得る。同様に、「ライン」、「ピン」等の用語は、ワイヤ、ワイヤのセット、又は任意の他適した導体又は導体のセットを指すと理解されるべきである。例えば、バスは、１又は複数のシリアルリンクを含んでよく、シリアルリンクは、１又は複数のレーンを含んでよく、レーンは、１又は複数の差動信号ペアから構成されてよく、それら導体が搬送している電気の変化する特性は、「信号」と称されてよい。また、本開示の目的のために、「プロセッサ」という用語は、ソフトウェアを実行することが可能なハードウェアコンポーネントを意味する。例えば、プロセッサは、中央処理装置（ＣＰＵ）又は任意の他の適したタイプの処理要素として実施されてよい。ＣＰＵは、１又は複数のプロセッシングコアを含んでよい。プロセッサパッケージはまた、「プロセッサ」と称されてよい。そして、デバイスは、１又は複数のプロセッサを含んでよい。
他実施形態は、データ内で実施されてよく、少なくとも１つの機械によって用いられた場合、少なくとも１つの機械に、本開示に記載の１又は複数のオペレーションを実行する少なくとも１つの集積回路を製造させる非一時的記憶媒体上に格納されてよい。また更なる実施形態は、情報であって、ＳｏＣ又は他プロセッサの中へと製造された場合に、本開示に記載の１又は複数のオペレーションを実行するためのＳｏＣ又は他のプロセッサを構成するための情報を含むコンピュータ可読記憶媒体で実施されてよい。機械により読み取られた場合に本明細書において説明される技術を実行するためのロジックユニットを機械に製造させる、プロセッサ内の様々なロジックユニットを表す機械可読媒体に格納された代表的な命令により、少なくとも１つの実施形態の１又は複数の態様が実施されてよい。様々なロジックユニットを表す命令は、「ＩＰコア」と称されてよく、これらは、有形の機械可読媒体上に格納されてよく、ロジックユニット又はプロセッサを作成する製造マシンにロードするために、様々な顧客又は製造施設に供給されてよい。少なくとも１つの実施形態の１又は複数の態様は、命令を含み、又は本明細書で説明される構造、回路、装置、プロセッサ及び／又はシステムの特徴を定義するハードウェア記述言語等の設計データを含む機械可読媒体を含んでよい。例えば、設計データは、ハードウェア記述言語（ＨＤＬ）でフォーマットされてよい。
本明細書において説明される例示的実施形態から容易に導出され得る多種多様な有用な置換を鑑み、この詳細な説明は、例示を意図したものに過ぎず、対象とする内容の範囲を制限するものと解釈されるべきではない。
［他の考えられる項目］
（項目１）
プロセッサパッケージであって、
集積回路と、
前記集積回路内の圧縮アクセラレータであって、ソースデータを出力ファイルに圧縮する要求を処理するための圧縮アクセラレータと、
圧縮オペレーションの早期アボートを提供するための、前記圧縮アクセラレータ内の早期アボート回路であって、圧縮オペレーションの早期アボートを提供することは、
予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定することであって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、
予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定することと、
前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記圧縮アクセラレータに前記要求をアボートさせることと
を含む、早期アボート回路と
を備えるプロセッサパッケージ。
（項目２）
ソースデータを出力ファイルに圧縮する要求を処理することは、前記早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、前記要求を完了することを含む、項目１に記載のプロセッサパッケージ。
（項目３）
前記圧縮アクセラレータは、ソフトウェアが前記サンプルサイズと前記早期アボート閾値とを指定することを可能にする、項目１に記載のプロセッサパッケージ。
（項目４）
前記予め定められたサンプルサイズを用いて、前記出力ファイルの前記一部についての前記推定サイズを算定する前記オペレーションは、
前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、
前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定することと
を含む、項目１に記載のプロセッサパッケージ。
（項目５）
前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定する前記オペレーションは、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、項目４に記載のプロセッサパッケージ。
（項目６）
前記ソースデータの前記一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得る前記リテラルの数及び前記後方参照の数を判定する前記オペレーションは、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、項目４に記載のプロセッサパッケージ。
（項目７）
データプロセッシングシステムであって、
ソフトウェアを実行するためのプロセッシングコアと、
前記プロセッシングコアと通信する圧縮アクセラレータであって、前記圧縮アクセラレータは、ソースデータを出力ファイルに圧縮する、前記ソフトウェアからの要求を処理し、ソースデータを出力ファイルに圧縮する要求を処理することは、
予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定することであって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、
予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定することと、
前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記要求をアボートすることと
を含む圧縮アクセラレータと
を備えるデータプロセッシングシステム。
（項目８）
前記圧縮アクセラレータは、早期アボート回路を有し、
ソースデータを出力ファイルに圧縮する要求を処理することは、前記早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、前記要求を完了することをさらに含む、
項目７に記載のデータプロセッシングシステム。
（項目９）
前記プロセッシングコアと前記圧縮アクセラレータとを有する集積回路を備える、項目７に記載のデータプロセッシングシステム。
（項目１０）
前記圧縮アクセラレータは、前記ソフトウェアが前記サンプルサイズと前記早期アボート閾値とを指定することを可能にする、項目７に記載のデータプロセッシングシステム。
（項目１１）
前記予め定められたサンプルサイズを用いて、前記出力ファイルの前記一部についての前記推定サイズを算定する前記オペレーションは、
前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、
前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定することと
を含む、項目７に記載のデータプロセッシングシステム。
（項目１２）
前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定する前記オペレーションは、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、項目１１に記載のデータプロセッシングシステム。
（項目１３）
前記ソースデータの前記一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得る前記リテラルの数及び前記後方参照の数を判定する前記オペレーションは、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、項目１１に記載のデータプロセッシングシステム。
（項目１４）
前記プロセッサと通信する不揮発性ストレージ（ＮＶＳ）をさらに備え、前記ＮＶＳは、前記ソフトウェアを有し、前記ソフトウェアは、前記サンプルサイズ及び前記早期アボート閾値を指定する、項目７に記載のデータプロセッシングシステム。
（項目１５）
前記プロセッシングコアと通信するランダムアクセスメモリ（ＲＡＭ）をさらに備え、
前記ソフトウェアはさらに、
前記ＲＡＭ内にワーク・プールとスワップ・プールとを設置し、
前記ソースデータを含む古いページを前記ワーク・プールに格納し、
前記ワーク・プールから前記古いページをスワップアウトすることに関連して、
前記圧縮アクセラレータが前記要求をアボートしたかを判定し、
前記圧縮アクセラレータが前記要求をアボートしなかったことを判定したことに応じて、前記出力ファイルを前記スワップ・プールに保存する、
項目１４に記載のデータプロセッシングシステム。
（項目１６）
装置であって、
機械アクセス可能媒体と、
前記機械アクセス可能媒体内の命令であって、早期アボート回路を含む圧縮アクセラレータを有するデータプロセッシングシステムによって実行された場合に、前記圧縮アクセラレータを用いて、ソースデータを出力ファイルに圧縮する、前記ソフトウェアからの要求を、前記データプロセッシングシステムに処理させる命令であって、ソースデータを出力ファイルに圧縮する要求を処理することは、
予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定することであって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、
予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定することと、
前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記要求をアボートすることと
を含む、命令と
を備える装置。
（項目１７）
前記命令は、前記サンプルサイズと、前記早期アボート閾値とを指定する、項目１６に記載の装置。
（項目１８）
前記予め定められたサンプルサイズを用いて、前記出力ファイルの前記一部についての前記推定サイズを算定する前記オペレーションは、
前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、
前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定することと
を含む、項目１６に記載の装置。
（項目１９）
前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定する前記オペレーションは、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、項目１８に記載の装置。
（項目２０）
前記ソースデータの前記一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得る前記リテラルの数及び前記後方参照の数を判定する前記オペレーションは、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、項目１８に記載の装置。
（項目２１）
ソースデータを出力ファイルに圧縮する要求を処理することは、前記早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、前記要求を完了することを含み、
前記命令はさらに、実行された場合に、
前記要求を完了した後、前記ランダムアクセスメモリ（ＲＡＭ）内のワーク・プールから前記古いページをスワップアウトすることに関連して、前記データプロセッシングシステム内の前記ＲＡＭ内のスワップ・プールに前記出力ファイルを保存する、
項目１６に記載の装置。

Claims (25)

  1. プロセッサパッケージであって、
    集積回路と、
    前記集積回路内の圧縮アクセラレータであって、ソースデータを出力ファイルに圧縮する要求を処理するための圧縮アクセラレータと、
    圧縮オペレーションの早期アボートを提供するための、前記圧縮アクセラレータ内の早期アボート回路であって、圧縮オペレーションの早期アボートを提供することは、
    予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定することであって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、
    予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定することと、
    前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記圧縮アクセラレータに前記要求をアボートさせることと
    を含む、早期アボート回路と
    を備えるプロセッサパッケージ。
  2. ソースデータを出力ファイルに圧縮する要求を処理することは、前記早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、前記要求を完了することを含む、請求項１に記載のプロセッサパッケージ。
  3. 前記圧縮アクセラレータは、ソフトウェアが前記サンプルサイズと前記早期アボート閾値とを指定することを可能にする、請求項１又は２に記載のプロセッサパッケージ。
  4. 前記予め定められたサンプルサイズを用いて、前記出力ファイルの前記一部についての前記推定サイズを算定するオペレーションは、
    前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、
    前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定することと
    を含む、請求項１から３のいずれか一項に記載のプロセッサパッケージ。
  5. 前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定するオペレーションは、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、請求項４に記載のプロセッサパッケージ。
  6. 前記ソースデータの前記一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得る前記リテラルの数及び前記後方参照の数を判定するオペレーションは、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、請求項４又は５に記載のプロセッサパッケージ。
  7. データプロセッシングシステムであって、
    ソフトウェアを実行するためのプロセッシングコアと、
    前記プロセッシングコアと通信する圧縮アクセラレータであって、前記圧縮アクセラレータは、ソースデータを出力ファイルに圧縮する、前記ソフトウェアからの要求を処理し、ソースデータを出力ファイルに圧縮する要求を処理することは、
    予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定することであって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、
    予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定することと、
    前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記要求をアボートすることと
    を含む圧縮アクセラレータと
    を備えるデータプロセッシングシステム。
  8. 前記圧縮アクセラレータは、早期アボート回路を有し、
    ソースデータを出力ファイルに圧縮する要求を処理することは、前記早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、前記要求を完了することをさらに含む、
    請求項７に記載のデータプロセッシングシステム。
  9. 前記プロセッシングコアと前記圧縮アクセラレータとを有する集積回路を備える、請求項７又は８に記載のデータプロセッシングシステム。
  10. 前記圧縮アクセラレータは、前記ソフトウェアが前記サンプルサイズと前記早期アボート閾値とを指定することを可能にする、請求項７から９のいずれか一項に記載のデータプロセッシングシステム。
  11. 前記予め定められたサンプルサイズを用いて、前記出力ファイルの前記一部についての前記推定サイズを算定するオペレーションは、
    前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、
    前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定することと
    を含む、請求項７から１０のいずれか一項に記載のデータプロセッシングシステム。
  12. 前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定する前記オペレーションは、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、請求項１１に記載のデータプロセッシングシステム。
  13. 前記ソースデータの前記一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得る前記リテラルの数及び前記後方参照の数を判定するオペレーションは、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、請求項１１又は１２に記載のデータプロセッシングシステム。
  14. プロセッサと通信する不揮発性ストレージ（ＮＶＳ）をさらに備え、前記ＮＶＳは、ソフトウェアを有し、前記ソフトウェアは、前記サンプルサイズ及び前記早期アボート閾値を指定する、請求項７から１３のいずれか一項に記載のデータプロセッシングシステム。
  15. 前記プロセッシングコアと通信するランダムアクセスメモリ（ＲＡＭ）をさらに備え、
    前記ソフトウェアはさらに、
    前記ＲＡＭ内にワーク・プールとスワップ・プールとを設置し、
    前記ソースデータを含む古いページを前記ワーク・プールに格納し、
    前記ワーク・プールから前記古いページをスワップアウトすることに関連して、
    前記圧縮アクセラレータが前記要求をアボートしたかを判定し、
    前記圧縮アクセラレータが前記要求をアボートしなかったことを判定したことに応じて、前記出力ファイルを前記スワップ・プールに保存する、
    請求項１４に記載のデータプロセッシングシステム。
  16. 装置であって、
    機械アクセス可能媒体と、
    前記機械アクセス可能媒体内の命令であって、早期アボート回路を含む圧縮アクセラレータを有するデータプロセッシングシステムによって実行された場合に、前記データプロセッシングシステムに、前記圧縮アクセラレータを用いて、ソースデータを出力ファイルに圧縮する、ソフトウェアからの要求を処理させる命令であって、ソースデータを出力ファイルに圧縮する要求を処理することは、
    予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定することであって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、算定することと、
    予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定することと、
    前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記要求をアボートすることと
    を含む、命令と
    を備える装置。
  17. 前記命令は、前記サンプルサイズと、前記早期アボート閾値とを指定する、請求項１６に記載の装置。
  18. 前記予め定められたサンプルサイズを用いて、前記出力ファイルの前記一部についての前記推定サイズを算定するオペレーションは、
    前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定することと、
    前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定することと
    を含む、請求項１６又は１７に記載の装置。
  19. 前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定するオペレーションは、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定することを含む、請求項１８に記載の装置。
  20. 前記ソースデータの前記一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得る前記リテラルの数及び前記後方参照の数を判定するオペレーションは、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、請求項１８又は１９に記載の装置。
  21. ソースデータを出力ファイルに圧縮する要求を処理することは、前記早期アボート回路が、許容できないほど小さな圧縮量を予測しない場合、前記要求を完了することを含み、
    前記命令はさらに、実行された場合に、
    前記要求を完了した後、ランダムアクセスメモリ（ＲＡＭ）内のワーク・プールから古いページをスワップアウトすることに関連して、前記データプロセッシングシステム内の前記ＲＡＭ内のスワップ・プールに前記出力ファイルを保存する、
    請求項１６から２０のいずれか一項に記載の装置。
  22. 圧縮アクセラレーションの早期アボートを容易にする方法であって、
    早期アボート回路を含む圧縮アクセラレータを有するデータプロセッシングシステムにおいて、前記圧縮アクセラレータを用いて、ソースデータを出力ファイルに圧縮する、ソフトウェアからの要求を処理する段階
    を備え、
    前記圧縮アクセラレータを用いて、ソースデータを出力ファイルに圧縮する要求を処理する前記段階は、
    予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定する段階であって、前記サンプルサイズは、前記出力ファイルの前記一部についての前記推定サイズを算定する前に、前記ソースデータのどのくらいの量が分析されるべきなのかを指定する、段階と、
    予め定められた早期アボート閾値に基づいて、前記出力ファイルの前記一部についての前記推定サイズが、許容できる圧縮量を反映しているかを判定する段階と、
    前記出力ファイルの前記一部についての前記推定サイズが、前記許容できる圧縮量を反映していない場合、前記要求をアボートする段階と
    を有する、方法。
  23. 予め定められたサンプルサイズを用いて、前記出力ファイルの一部についての推定サイズを算定する前記段階は、
    前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定する段階と、
    前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定する段階と
    を有する、請求項２２に記載の方法。
  24. 前記判定されたリテラルの数と前記判定された後方参照の数とに基づいて、前記出力ファイルの前記一部についての前記推定サイズを判定する前記段階は、前記出力ファイルの前記一部についての前記推定サイズを、リテラル毎に１バイト及び後方参照毎に２バイトとして算定する段階を含む、請求項２３に記載の方法。
  25. 前記ソースデータの一部を分析して、前記ソースデータの前記一部を圧縮するために用いられ得るリテラルの数と後方参照の数とを判定する前記段階は、デフレート圧縮アルゴリズムに従って、前記ソースデータの前記一部を圧縮するために用いられるであろう前記リテラルの数及び前記後方参照の数を判定することを含む、請求項２３又は２４に記載の方法。
JP2022030743A 2021-06-24 2022-03-01 圧縮アクセラレーションの早期アボートのための技術 Pending JP2023004848A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/304,656 2021-06-24
US17/304,656 US20220414014A1 (en) 2021-06-24 2021-06-24 Technology for early abort of compression acceleration

Publications (1)

Publication Number Publication Date
JP2023004848A true JP2023004848A (ja) 2023-01-17

Family

ID=80623869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022030743A Pending JP2023004848A (ja) 2021-06-24 2022-03-01 圧縮アクセラレーションの早期アボートのための技術

Country Status (7)

Country Link
US (1) US20220414014A1 (ja)
EP (2) EP4109278B1 (ja)
JP (1) JP2023004848A (ja)
KR (1) KR20230001017A (ja)
CN (1) CN115525212A (ja)
TW (1) TW202324109A (ja)
WO (1) WO2022271224A1 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024512B1 (en) * 1998-02-10 2006-04-04 International Business Machines Corporation Compression store free-space management
US6961473B1 (en) * 2000-10-23 2005-11-01 International Business Machines Corporation Faster transforms using early aborts and precision refinements
WO2012053015A2 (en) * 2010-10-22 2012-04-26 Jana, Tejaswini, Ramesh Compression and decompression of data at high speed in solid state storage
US9158686B2 (en) * 2012-03-30 2015-10-13 Altera Corporation Processing system and method including data compression API
US9531403B2 (en) * 2013-09-25 2016-12-27 Nec Corporation Adaptive compression supporting output size thresholds
JP2015115652A (ja) * 2013-12-09 2015-06-22 キヤノン株式会社 情報処理装置、情報処理方法及びプログラム
US9600317B2 (en) * 2014-04-16 2017-03-21 Vmware, Inc. Page compressibility checker
US9753666B2 (en) * 2015-03-27 2017-09-05 Intel Corporation Efficient data compression for solid-state memory
US20170060934A1 (en) * 2015-09-02 2017-03-02 Pure Storage, Inc. Modifying a compressed block of data
US10942844B2 (en) * 2016-06-10 2021-03-09 Apple Inc. Reserved memory in memory management system
US10002081B2 (en) * 2016-07-05 2018-06-19 Intel Corporation Apparatus for hardware implementation of heterogeneous decompression processing
US10579591B1 (en) * 2016-12-20 2020-03-03 Amazon Technologies, Inc. Incremental block compression
US10366026B1 (en) * 2016-12-23 2019-07-30 Amazon Technologies, Inc. Random access to decompressed blocks
US10637879B2 (en) * 2017-10-06 2020-04-28 Carbonite, Inc. Systems and methods for detection and mitigation of malicious encryption
US11303296B2 (en) * 2018-06-26 2022-04-12 International Business Machines Corporation Hardware accelerated compression of instrumentation data
US11061612B2 (en) * 2019-05-20 2021-07-13 Micron Technology, Inc. Internal communication interface management
US11868495B2 (en) * 2020-11-13 2024-01-09 RackTop Systems, Inc. Cybersecurity active defense in a data storage system

Also Published As

Publication number Publication date
CN115525212A (zh) 2022-12-27
KR20230001017A (ko) 2023-01-03
WO2022271224A1 (en) 2022-12-29
TW202324109A (zh) 2023-06-16
EP4109278B1 (en) 2024-02-14
EP4355047A2 (en) 2024-04-17
EP4355047A3 (en) 2024-07-10
US20220414014A1 (en) 2022-12-29
EP4109278A1 (en) 2022-12-28

Similar Documents

Publication Publication Date Title
US10929154B2 (en) Overflow detection and correction in state machine engines
CN107077423B (zh) 用于请求分页的高效解压缩局部性系统
CN106648955B (zh) 压缩方法及相关装置
EP2005305A1 (en) Memory compression in information handling systems
JPH07121352A (ja) 演算処理装置
CN111240743A (zh) 人工智能集成电路
KR101789190B1 (ko) 스크래치 패드 메모리 구조를 이용한 캐시 및 이를 포함하는 프로세서
US9176977B2 (en) Compression/decompression accelerator protocol for software/hardware integration
US9231615B2 (en) Method to shorten hash chains in Lempel-Ziv compression of data with repetitive symbols
US11836133B2 (en) In-memory database (IMDB) acceleration through near data processing
EP4149008A1 (en) Verifying compressed stream fused with copy or transform operations
US8254701B1 (en) Data compression using a geometry shading unit
Choi et al. Design of FPGA-based LZ77 compressor with runtime configurable compression ratio and throughput
US8295621B1 (en) Data decompression using a geometry shading unit
US10848179B1 (en) Performance optimization and support compatibility of data compression with hardware accelerator
JP2023004848A (ja) 圧縮アクセラレーションの早期アボートのための技術
EP2897052B1 (en) Address compression and decompression method, compressor and decompressor
CN118100955B (zh) 一种用于对压缩数据进行并行解压的预处理的方法
US12074618B2 (en) Flexible compression header and code generation
US20210192353A1 (en) Processing unit, processor core, neural network training machine, and method
EP4202692A1 (en) Apparatus and method for constant detection during compress operations
US20240192870A1 (en) Data transform acceleration
Devpura Packet Compression in GPU Architectures
CN118193119A (zh) 使用存储在加速器存储器的元数据的数据变换加速
BR102022023763A2 (pt) Aparelho e método para detecção de constante durante operações de compactação