JP2022551684A - プロセッサでのハイパーバイザのセキュアイベント処理 - Google Patents

Abstract

仮想化されたコンピューティング環境は、ゲスト仮想マシンのイベント（割り込み又は例外）処理経路の１つ以上の部分へのハイパーバイザのアクセスを制限することによって、悪意のあるハイパーバイザから保護されており、ゲスト仮想マシンは、ゲストのセキュリティを管理するためのセキュア層と、イベント処理を処理するための１つ以上の非セキュア層と、の両方を含む。ハイパーバイザは、ゲスト仮想マシン（本明細書では単に「ゲスト」と呼ばれる）に通常の例外情報を提供することが制限され、代わりに、ゲストのセキュア層にイベント信号を提供することのみが許可される。イベント信号に応じて、ゲストのセキュア層は、イベント情報のメモリの指定された領域にアクセスし、情報をレビューし、イベント情報が指定されたセキュリティプロトコルに準拠している場合にのみ処理するために、ゲストの別の非セキュア層に情報を提供する。【選択図】図１

Description

（関連出願の相互参照）
本願は、２０１９年１０月１０日に出願され、「ＶＩＲＴＵＡＬ ＭＡＣＨＩＮＥ ＩＮＴＥＲＲＵＰＴ ＩＮＪＥＣＴＩＯＮ ＲＥＳＴＲＩＣＴＩＯＮＳ」と題する米国仮特許出願第６２／９１３，４８７号の優先権を主張し、参照によりその全体が本明細書に組み込まれる。

コンピュータサービスの効率的な提供を強化するために、一部のサーバ及び他のコンピュータシステムは、仮想化されたコンピューティング環境を実装している。このような環境では、ホストコンピュータシステムは、ホストコンピュータシステムの「ゲスト」と呼ばれ得る複数の仮想マシンを同時に実行する。ゲストの設計と実行を簡素化するために、ホストコンピュータシステムは、同時に実行されるゲストへのシステムハードウェアリソースの提供を管理するハイパーバイザを採用している。つまり、ハイパーバイザがハードウェアリソースの提供を管理するので、ハードウェアは、各ゲストにとっては、ゲストがそれ自身の専用のコンピュータシステムで実行されているように見える。したがって、ゲストは、標準のオペレーティングシステム、ライブラリ、ドライバ及び他のプログラムを使用して、システムハードウェアとインタフェースすることができる。又はイパーバイザは、異なるゲスト間に分離の層（layer of isolation）を提供することによってゲストにセキュリティを提供し、これにより、例えば、あるゲストが別のゲストに関連するプライベートデータにアクセスできなくなる。しかしながら、場合によっては、ハイパーバイザ自体が、ゲストデータに悪意を持ってアクセスしたり、ゲストの操作を不適切に操作したりする手段を提供することがある。

本開示は、添付図面を参照することによってより良く理解され、その多数の特徴及び利点が当業者に明らかになり得る。異なる図面における同じ符号の使用は、類似又は同一のアイテムを示す。

いくつかの実施形態による、ハイパーバイザをイベント処理から分離するコンピュータシステムのブロック図である。 いくつかの実施形態による、仮想マシンのセキュア層を使用してハイパーバイザからの信号に応じてイベントキューにアクセスする図１のコンピュータシステムの例を示すブロック図である。 いくつかの実施形態による、仮想マシンのセキュア層を使用してイベントキューにアクセスすることによってハイパーバイザをイベント処理から分離する方法のフロー図である。 いくつかの実施形態による、メモリのセキュア領域を使用してイベント制御情報を格納する図１のコンピュータシステムの例を示すブロック図である。 いくつかの実施形態による、メモリのセキュア領域を使用してイベント制御情報を格納することによってハイパーバイザをイベント処理から分離する方法のフロー図である。

図１～図５は、ゲスト仮想マシンのイベント（割り込み又は例外）処理経路の１つ以上の部分へのハイパーバイザのアクセスを制限することによって、仮想化されたコンピューティング環境を悪意のあるハイパーバイザから保護する技術を示しており、ゲスト仮想マシンは、ゲストのセキュリティを管理するためのセキュア層と、イベント処理を処理する１つ以上の非セキュア層と、の両方を含む。例えば、いくつかの実施形態では、ハイパーバイザは、ゲスト仮想マシン（本明細書では単に「ゲスト」と呼ばれる）に通常の例外情報を提供することが制限され、その代わりに、ゲストのセキュア層にイベント信号を提供することのみが許可される。イベント信号に応じて、ゲストのセキュア層は、イベント情報のメモリの指定された領域にアクセスし、情報をレビューし、イベント情報が指定されたセキュリティプロトコルに準拠している場合にのみ処理するために、ゲストの別の非セキュア層に情報を提供する。

他の実施形態では、ハイパーバイザは、イベントが処理されるかどうか、及び、どのように処理されるかを決定するためにゲストによって使用されるタスク優先度レジスタ（ＴＰＲ）情報等のイベント制御情報にアクセスすることが制限される。イベント制御情報は、ハイパーバイザがアクセスできないメモリの暗号化された領域に格納される。特に、ハイパーバイザからイベントの指標を受信したことに応じて、ゲストのセキュア層はメモリの暗号化された領域にイベントのイベント制御情報を格納し、プロセッサのイベントインタフェースは、イベント制御情報を使用して、イベントの優先度情報が暗号化された領域に格納されているＴＰＲ情報に準拠していることを確認する等して、イベントが指定されたイベントプロトコルに準拠していることを確認する。イベント情報が指定されたプロトコルに準拠していない場合、対応するイベントが処理されない。ハイパーバイザは、メモリの暗号化された領域にアクセスできないため、イベント制御情報を使用してゲストを悪用することができない。

いくつかの実施形態では、ハイパーバイザは、ゲストの非セキュア層に例外情報を提供することと、ゲストのイベント制御情報にアクセスすることと、の両方が制限されている。その代わりに、ハイパーバイザは、ゲストのセキュア層にイベントを通知し、ゲストのセキュア層は、それに応じて、セキュリティプロトコルに準拠しているかどうかについて関連するイベント情報をレビューする。イベント情報がセキュリティプロトコルに準拠していることに応じて、セキュア層は、処理のためにイベント情報を非セキュア層に提供し、イベントのイベント制御情報を、メモリの暗号化された領域に格納する。非セキュア層は、メモリの暗号化された領域でイベント制御情報にアクセスし、イベント制御情報を使用してイベントを処理する。

イベントキュー及びイベント制御情報のうち１つ以上へのハイパーバイザのアクセスを制限することにより、ゲストは、悪意のあるハイパーバイザ攻撃から保護される。例を用いて説明すると、いくつかの場合では、ゲストのイベント処理経路は、システムハードウェアがＴＰＲによって設定された優先度よりも低い優先度を有する割り込みを生成又は通知しないという仮定等のように、システムハードウェアの動作に関する所定の仮定に依存する。しかしながら、ハイパーバイザは、仮想化されたコンピューティング環境においてゲストとシステムハードウェアとの間に抽象化層を提供するため、悪意のあるハイパーバイザは、ＴＰＲで設定された優先度よりも低い優先度を有するゲストオペレーティングシステムに割り込みを提供する等によって、デバイスの動作の所定の仮定に違反するイベントを生成することができる。これらのイベントは、他の方法では禁止されているため、ゲストのセキュアデータやその他の態様が不正アクセスや不正操作に対して脆弱になる。本明細書で説明する技術を使用すると、悪意のあるハイパーバイザがこの方法でゲストを悪用するのを防ぎ、したがって、システムのセキュリティを向上させることができる。さらに、本明細書で説明するように、いくつかの実施形態では、本技術は、イベントを受信及び処理するように設計されたプロセッサの既存のイベントインタフェースで実装され、それによって、本技術を実装するために必要なソフトウェア又はハードウェアの再設計の量を減らすことができる。

図１は、いくつかの実施形態による、イベント処理経路の一部へのハイパーバイザアクセスを制限する処理システム１００のブロック図である。処理システム１００は、概して、コンピュータ命令のセット（例えば、コンピュータプログラム）を実行して、電子デバイスの代わりにタスクを行うシステムである。したがって、種々の実施形態では、処理システム１００は、電子デバイス（例えば、デスクトップ又はラップトップコンピュータ、サーバ、スマートフォン、タブレット、ゲームコンソール等）の一部である。説明のために、処理システム１００は、仮想化されたコンピューティング環境を実装するサーバの一部であると想定されている。

コンピュータ命令の実行をサポートするために、処理システム１００は、プロセッサ１０１と、メモリ１１０と、を含む。メモリ１１０は、ランダムアクセスメモリ（ＲＡＭ）等の揮発性メモリ、フラッシュメモリ等の不揮発性メモリ、又は、これらの組み合わせであり、プロセッサ１０１に代わってデータを格納する。特に、プロセッサ１０１が命令を実行すると、データ（命令及びオペランドデータを含む）がメモリ１１０に書き込まれ、メモリ１１０から読み取られる。メモリ１１０は、プロセッサ１０１とは別に示されているが、いくつかの実施形態では、メモリ１１０の全て又は一部がプロセッサ１０１の一部であり、プロセッサ１０１と同じ半導体ダイ又は半導体パッケージに組み込まれていることが理解できるであろう。

プロセッサ１０１は、１つ以上のプロセッサコア（例えば、プロセッサコア１０２）と、コンピュータ命令を実行するためのサポート回路と、を含む中央処理装置（ＣＰＵ）等の処理装置である。簡単にするために、プロセッサ１０１は、単一のプロセッサコアで示されているが、いくつかの実施形態では、プロセッサ１０１は、複数のプロセッサコアを含むことが理解できるであろう。

図示した例では、命令の実行をサポートする回路は、キーボード等の１つ以上の入出力デバイスのへのインタフェースを提供する入出力（Ｉ／Ｏ）制御モジュール１０７を含む。いくつかの実施形態では、プロセッサ１０１は、コンピュータ又は通信ネットワークとインタフェースするための１つ以上のネットワークインタフェース、プロセッサ１０１のメモリサブシステムとインタフェースするための１つ以上のメモリコントローラ等のように、追加のサポート回路を含む。これらの指定された動作を実行する過程で、サポート回路は、本明細書でプロセッサイベント（例えば、イベント１０８）と呼ばれる条件を生成する。

本明細書で使用される場合、プロセッサイベントは、プロセッサのハードウェアモジュールによって通知される割り込み又は例外を指す。例えば、ユーザが入出力デバイスを操作するのに応じて、Ｉ／Ｏ制御モジュール１０７は、割り込みを通知して、プロセッサ１０１がユーザ操作に応答できるようにする。回路は、割り込みハンドラや例外ハンドラ等のイベントハンドラの実行をトリガしてイベントを処理するために、イベントを呼び出す。例えば、キーボード又は他の入力デバイスでのユーザ入力に応じて、Ｉ／Ｏ制御モジュール１０７は、割り込みイベントを呼び出して、ユーザ入力に基づくデータを、指定されたバッファ（図示省略）に格納すること等によって、ユーザ入力を処理する割り込みハンドラをトリガする。

Ｉ／Ｏ制御モジュール１０７又は他の回路によって通知されたイベントに応じて例外ハンドラをトリガするために、プロセッサ１０１は、指定されたイベントキュー等の指定された回路を使用して、指定された順序で指定された動作を実行する。プロセッサイベントを処理するためにプロセッサ１０１によって使用される動作、シーケンス及び回路は、本明細書では、プロセッサ１０１のイベント処理パスと呼ばれる。イベントの処理をサポートするために、プロセッサ１０１は、イベントインタフェース１０９を含む。いくつかの実施形態では、イベントインタフェース１０９は、アドバンストプログラマブル割り込みコントローラ（ＡＰＩＣ）又はｘ２ＡＰＩＣ規格の何れか等のように、指定されたイベントインタフェース規格に準拠するモジュールである。したがって、いくつかの実施形態では、イベントインタフェース１０９は、割り込み及び例外等のプロセッサイベントを示す信号を受信し、イベントのソース又はベクトルを識別し、イベントの指標を、イベントに関する任意の追加情報と共にプロセッサコア１０２に提供するモジュールである。それに応じて、プロセッサコア１０２は、イベントに関連するイベントハンドラを呼び出す。特に、プロセッサコア１０２は、イベントインタフェースによって提供される情報を使用して、イベントに対応するイベントハンドラを選択し、イベントハンドラを実行し、それによってイベントを処理する。

上記のように、仮想化されたコンピューティング環境では、イベント処理パスは、データへの不正アクセス又はプロセッサ１０１の動作を求める悪意のあるエンティティによる潜在的な攻撃経路を提供する。そのような攻撃から保護するために、仮想化コンピューティング環境を実行する場合に、プロセッサ１０１は、イベント処理パスの１つ以上の部分へのハイパーバイザのアクセスを制限する。

説明のために、図１の例では、プロセッサ１０１は、２つの仮想マシンＶＭ１ １０４及びＶＭ２ １０６（ゲスト１０４，１０６とも呼ばれる）を同時に実行することによって、仮想化コンピューティング環境を実装する。ゲスト１０４，１０６の各々は、オペレーティングシステム、アプリケーションプログラム等のような１つ以上のコンピュータプログラムを含む仮想マシンである。いくつかの実施形態では、不正アクセス又は不正操作からのセキュリティを提供するために、ゲスト１０４，１０６は複数の層を含み、各層は、不正アクセスを防ぐために指定されたアクセス保護を有する。例えば、ゲスト１０４は、他の層のソフトウェアによるアクセス及び操作から保護されるセキュア層１２０（指定された仮想マシン特権レベル０（ＶＭＰＬ０））と、割り込みハンドラ、例外ハンドラ等の実行等のゲスト１０４のためのイベント処理を実行する非セキュア層１３２と、を含む複数の層を有する。したがって、例えば、いくつかの実施形態では、非セキュア層１３２は、オペレーティングシステムを実行するＶＭＰＬ３層であるが、ＶＭＰＬ０層でのデータ又は動作を変更するためのオペレーティングシステムからのコマンドは、それらが指定されたセキュリティプロトコルと一致しない限り無視され、それによってゲスト１０４を悪用から保護する。

他の実施形態では、セキュア層１２０は、非セキュア層１３２に配置されたオペレーティングシステムの中央処理装置（ＣＰＵ）をエミュレートし、セキュア層１２０は、非セキュア層１３２の割り込み処理及びＡＰＩＣエミュレーションの両方を実行する。これにより、非セキュア層１３２で実行されるオペレーティングシステムは、イベントインタフェース１０９を標準ＡＰＩＣ又はｘ２ＡＰＩＣインタフェースとして使用することができ、セキュア層１２０は、本明細書でさらに説明するようにイベント処理を実行する。

仮想化をサポートするために、プロセッサ１０１は、プロセッサ１０１のハードウェアリソースとゲスト１０４，１０６との間のインタフェースを提供するハイパーバイザ１０５を含む。特に、ゲスト１０４，１０６は、ゲストが専用のコンピュータシステム上で実行されているかのようにハードウェア要求及び他の通信を生成する標準的なデバイスドライバ及び他のインタフェースソフトウェアを含む。ハイパーバイザ１０５は、デバイスドライバ及び他のインタフェースソフトウェアから通信を受信し、通信に基づいて、ゲスト１０４，１０６へのハードウェアリソースの提供を管理する。したがって、ハイパーバイザ１０５は、ゲスト１０４，１０６と、ハードウェアリソースを抽象化するプロセッサ１０１のハードウェアリソースと、の間に層を提供し、ゲスト１０４，１０６が、専用のコンピュータシステム用に設計された標準のハードウェアインタフェースソフトウェアを使用できるようにする。

仮想化をさらにサポートするために、ハイパーバイザ１０５は、イベント処理の少なくともいくつかの態様を処理する。例えば、Ｉ／Ｏ制御モジュール１０７からの割り込みの指標に応じて、ハイパーバイザ１０５は、割り込みに関連するゲストを識別し、割り込み識別子、割り込みに関連する優先度レベル等のイベント処理情報と共に、イベントインタフェース１０９を介してゲストに割り込みを通知する。従来、ハイパーバイザは、イベントインタフェース１０９を使用してイベントハードウェア情報をゲストに直接インジェクションし、ゲストは、対応するイベントハンドラを使用して、インジェクションされたイベント処理情報に基づいてイベントを処理する。しかしながら、上記のように、ハイパーバイザがイベントインタフェース１０９又はイベント処理パスの他の部分を介して任意のイベント処理情報をインジェクションすることを可能にすると、悪意のあるハイパーバイザに潜在的な攻撃経路を提供する。したがって、プロセッサ１０１は、ハイパーバイザがイベント処理パスの１つ以上の部分にアクセスすることを制限する。

説明のために、ゲスト１０４，１０６の各層は、制限付きインジェクションモード及び代替インジェクションモードと呼ばれる２つの異なるモードの何れかで個別に動作可能である。これらのモードは、ゲスト１０４における実装に関して説明するが、ゲスト１０６が同様の方法で動作することが理解されよう。制限付きインジェクションモードでは、ハイパーバイザ１０５は、ゲストの非セキュア層にイベント処理情報を直接提供することが許可されていない。代わりに、ハイパーバイザ１０５は、イベントインタフェース１０９を介して、ゲスト１０４のセキュア層１２０にイベントの発生を通知し、メモリ１１０に格納されたイベントキュー１３０にイベントのイベント処理情報を格納する。いくつかの実施形態では、イベント処理情報は、イベントのソースのインジケータ（例えば、割り込みをトリガしたハードウェアモジュール）、イベントのタイプ（例えば、イベントが割り込みか例外か、割り込み又は例外のタイプ等）、イベントの優先度レベル等のうち１つ以上を含む。

イベント信号に応じて、セキュア層１２０は、例外ハンドラを呼び出して、イベントキュー１３０のイベント処理情報にアクセスする。例外ハンドラを介して、セキュア層１２０は、イベント制御情報が指定されたセキュリティプロトコルに準拠しているかどうかを判別し、準拠している場合、通常の処理のために非セキュア層１３２にイベント処理情報を提供する。例えば、いくつかの実施形態では、セキュア層１２０は、イベント処理情報がプロセッサ１０１の予想されるハードウェア動作と一致するかどうかを判別する。したがって、いくつかの実施形態では、セキュア層１２０は、イベント優先度レベル、イベントタイプ、イベントソース、イベント識別子等のうち１つ以上を、対応する指定された値の範囲と比較する。イベント情報の何れかが対応する指定された範囲外である場合、セキュア層１２０は、非セキュア層１３２にイベントを通知せず、また、セキュア層１２０は、非セキュア層１３２にイベント処理情報を提供しない。いくつかの実施形態では、セキュア層１２０は、セキュリティ違反の試みの可能性を、ネットワークを介してユーザ又は他のコンピュータシステムに通知し、ゲスト１０４の実行を停止する等の追加の救済措置をとる。

イベント処理情報が、指定されたセキュリティプロトコルに準拠している場合、セキュア層１２０は、イベント処理情報と共に、イベントをイベントインタフェース１０９に通知する。それに応じて、イベントインタフェース１０９は、非セキュア層１３２にイベントを通知し、イベント処理情報を非セキュア層１３２に提供する。次に、非セキュア層１３２は、イベント処理情報を使用して、イベントの例外ハンドラを呼び出すこと等によってイベントを処理する。したがって、イベント処理情報は、情報が処理のためにイベントインタフェース１０９を介して非セキュア層１３２に渡されることが許可される前に、最初にセキュア層１２０によってレビューされる。制限付きインジェクションモードは、図２及び図３に関して以下にさらに説明する。

代替インジェクションモードでは、ゲスト１０４の層（例えば、非セキュア層１３２）は、イベント制御情報１１８を使用してイベント処理情報を処理する。イベント制御情報１１８は、イベントインタフェース１０９を制御する情報である。例えば、いくつかの実施形態では、イベント制御情報１１８は、処理が許可されるイベントの優先度レベルを設定するタスク優先度レジスタ（ＴＰＲ）情報を含む。ハイパーバイザ１０５によって提供されるイベントがＴＰＲ情報よりも低い優先度レベルを有する場合、イベントが処理されず、それによって、ゲスト１０４を悪意のある攻撃から保護する。

いくつかの実施形態では、イベント制御情報１１８は、メモリ１１０の暗号化された領域に格納され、暗号化された領域に格納されたデータは、ゲスト１０４に関連する鍵（キー）で暗号化される。鍵はハイパーバイザ１０５にとって未知であり、それによって、ハイパーバイザ１０５がイベント制御情報１１８を変更することを防ぎ、さらにゲスト１０４を保護する。代替インジェクションモードは、図４及び図５に関して以下にさらに説明する。

ゲスト１０４，１０６の個々の層のセキュリティモードを設定するために、プロセッサコア１０２は、モード制御レジスタ１１１を含む。モード制御レジスタ１１１は、複数のフィールドを含み、各フィールドは、対応するゲストレベルのセキュリティモードを設定し、それによって、異なるゲストレベルのセキュリティモードを独立して設定することを可能にする。したがって、例えば、いくつかの実施形態では、セキュア層１２０は、制限付きインジェクションモードにあり、同時に、非セキュア層１３２は、代替インジェクションモードにある。いくつかの実施形態では、モード制御レジスタ１１１は、ゲストのセキュア層（例えば、セキュア層１２０）によってのみプログラム可能であり、ハイパーバイザ１０５によってプログラム可能ではなく、それによって、プロセッサ１０１のイベント処理パスをさらに保護する。さらに、いくつかの実施形態では、モード制御レジスタ１１１は、制限付きインジェクションモード及び代替インジェクションモードの両方が、同じゲスト層に対して同時に有効になることを許可しない。

いくつかの実施形態では、ゲスト１０４のセキュリティは、セキュア層１２０を制限付きインジェクションモードに置き、非セキュア層１３２を代替インジェクションモードに置くことによって強化される。この構成の下で、ハイパーバイザ１０５は、イベント（例えば、イベント１０８）をイベントインタフェース１０９に通知し、対応するイベント処理情報をイベントキュー１３０に格納する。イベント信号に応じて、（制限付きインジェクションモードの）セキュア層１２０は、イベントキュー１３０からイベント処理情報を取得し、イベント処理情報が指定されたセキュリティプロトコルに準拠しているかどうかを判別する。準拠していない場合、セキュア層１２０は、イベントをイベントインタフェース１０９に通知しない。

イベント処理情報がセキュリティプロトコルに一致（準拠）している場合、セキュア層１２０は、イベント制御情報１１８として、メモリ１１０の暗号化された領域にイベントのイベント制御情報を格納する。セキュア層１２０は、イベント制御情報１１８をイベントインタフェース１０９に提供する。これに応じて、また、非セキュア層１３２が代替インジェクションモードにあることに応じて、イベントインタフェース１０９は、イベント制御情報１１８にアクセスし、イベント制御情報を復号し、復号された制御情報及びイベント処理情報を使用して、イベントに関連するイベントハンドラ（例えば、割り込み又は例外ハンドラ）を実行するように非セキュア層１３２に要求すること等によって、イベントを処理する。したがって、イベント処理は、イベントインタフェース１０９によって提供される標準インタフェースを介して管理されるが、ハイパーバイザ１０５によって直接ではなく、セキュア層１２０によって呼び出される。これにより、非セキュア層１３２は、非セキュア層１３２で実行されるソフトウェア又はイベントインタフェース１０９の再設計を必要とせずに、標準的な方法でイベントを処理して応答することができる。

図２は、いくつかの実施形態による、プロセッサ１０１での制限付きインジェクションモードでのイベント処理の例を示している。図示した例では、仮想マシン１０４は、２つの層（すなわち、セキュア層１２０及び非セキュア層１３２）を含む。上記のように、セキュア層１２０は、非セキュア層１３２、ハイパーバイザ１０５、及び、他の非セキュアエンティティによる変更から保護されている、ゲスト１０４のセキュア部分である。非セキュア層１３２は、ゲストオペレーティングシステム及び他のプログラムを実行するゲスト１０４の層であり、概して、ゲスト１０４の他のプログラム又は層等の他のエンティティによってアクセス可能である。

動作中、ハイパーバイザ１０５は、イベント（割り込み又は例外）の指標を受信する。また、指標は、イベントのタイプ、イベントが対象としているゲストのインジケータ等のイベント情報を含む。イベントの指標に応じて、ハイパーバイザ１０５は、イベントを生成したデバイスの識別子、イベントの優先度レベル等のような追加のイベント情報を生成する。ハイパーバイザ１０５は、メモリ１１０に格納されたイベントキュー１３０にイベント処理情報２３４を格納する。

また、イベントに応じて、ハイパーバイザは、イベント信号２０８をイベントインタフェース１０９に提供する。いくつかの実施形態では、イベント信号２０８は、イベント処理情報２３４、又は、イベントのタイプ若しくはソースの如何なる指標も含まず、その代わりに、イベントが発生したことを示す信号のみを含む単純な例外信号（例えば、ｘ８６例外信号）である。イベント信号２０８に応じて、イベントインタフェースは、ゲスト１０４に通知する。それに応じて、セキュア層１２０は、イベントハンドラを実行して、メモリ１１０のイベントキュー２３０にアクセスし、イベント処理情報２３４を取得する。いくつかの実施形態では、セキュア層１２０は、イベントのソース及びタイプが予想されるソース及びタイプであること、イベントの優先度レベルがＴＰＲ情報に準拠すること等を保証する等のように、指定されたセキュリティプロトコルへの準拠に関してイベント処理情報２３４をレビューする。イベント処理情報２３４がセキュリティプロトコルに準拠しない場合、セキュア層１２０は、処理のためにイベントをイベントインタフェース１０９に通知せず、それにより、潜在的な攻撃からゲスト１０４を保護する。イベント処理情報２３４がセキュリティプロトコルに準拠することに応じて、セキュア層１２０は、通常のイベント処理のためにイベントをイベントインタフェース１０９に通知する。

したがって、上記の例によって示されるように、制限付きインジェクションモードでは、ハイパーバイザ１０５は、イベント情報を非セキュア層１３２に直接通信することが制限されている。その代わりに、ハイパーバイザ１０５は、セキュア層１２０にイベントの比較的単純な指標を提供し、ゲスト１０４のセキュア層１２０によってのみアクセス可能なイベントキューを介してイベント情報を提供する。これにより、非セキュア層１３２は、イベント情報を非セキュア層１３２に直接提供し、潜在的にセキュア情報にアクセスするかゲスト１０４を操作する悪意のあるハイパーバイザから保護される。

図３は、いくつかの実施形態による、制限付きインジェクションモードでゲスト層を操作する方法３００のフロー図である。説明のために、方法３００は、図１の処理システム１００での例示的な実装に関して説明される。ブロック３０２で、ハイパーバイザ１０５は、プロセッサ１０１のハードウェアリソース（例えば、Ｉ／Ｏ制御モジュール１０７）から、プロセッサイベントの指標（インジケータ）を受信する。それに応じて、ハイパーバイザ１０５は、イベントを生成したリソース、イベントが対象としているゲスト、イベントに関連する優先度レベル等のように、イベントに関連するイベント情報を決定する。ブロック３０４で、ハイパーバイザ１０５は、メモリ１１０に置かれたイベントキュー２３０にイベント情報を格納する。

ブロック３０６で、ハイパーバイザ１０５は、イベントの発生を示す信号をイベントインタフェース１０９に提供し、信号は、イベントが対象としているゲストを示す。したがって、イベントがゲスト１０４を対象としている場合、ハイパーバイザ１０５は、イベントを示す信号をイベントインタフェース１０９に提供する。いくつかの実施形態では、イベントインタフェースは、ハイパーバイザ１０５によって信号と共に提供されるあらゆるイベント情報を無視する。したがって、信号は「ドアベル」としてのみ機能し、あらゆる関連するイベント情報なしで、イベントが発生したことをゲストに示す。

ブロック３０８で、ハイパーバイザ１０５からの信号に応じて、イベントインタフェース１０９は、イベントのセキュア層に通知する。それに応じて、セキュア層１２０は、イベントキュー２３０にアクセスして、イベント情報を取得する。イベント情報がイベントセキュリティプロトコルに準拠している場合、セキュア層１２０は、プロセッサ１０１のイベントインタフェース１０９にイベントを示すこと等によって、イベント情報を非セキュア層２３２に提供する。非セキュア層２３２は、イベントを処理するために例外ハンドラを実行する。イベント情報がセキュリティプロトコルに準拠していない場合、セキュア層１２０は、イベントをイベントインタフェース１０９に通知せず、したがって、イベントが処理されず、それにより、悪用からゲスト１０４を保護する。

図４は、いくつかの実施形態による、プロセッサ１０１での代替インジェクションモードでのイベント処理の例を示している。図示した例では、図２の例と同様に、仮想マシン１０４は、２つの層（すなわち、セキュア層１２０及び非セキュア層１３２）を含む。上記のように、セキュア層１２０は、非セキュア層２３２、ハイパーバイザ１０５及び他の非セキュアエンティティによる変更から保護されている、ゲスト１０４のセキュア部分である。図２の例のように、非セキュア層１３２は、ゲストオペレーティングシステム及び他のプログラムを実行するゲスト１０４の層であり、概して、ゲスト１０４の他のプログラム又は層によってアクセス可能である。

また、図示した例では、メモリ１１０は、仮想マシン状態エリア（ＶＭＳＡ）領域４４２と呼ばれる暗号化された領域を含む。ＶＭＳＡ領域４４２は、ゲスト１０４に一意に関連付けられた鍵で暗号化されたデータを格納する。いくつかの実施形態では、鍵は、セキュア層１２０によってのみ使用可能であり、ハイパーバイザ１０５によって使用することができない。したがって、セキュア層１２０は、ＶＭＳＡ領域４４２への全てのアクセスを管理する。特に、セキュア層１２０は、ゲスト固有の鍵を使用して、書き込み及び読み取りのために各データを暗号化及び復号することによって、ＶＭＳＡ領域４４２との間のデータの書き込み及び読み取りを管理する。いくつかの実施形態では、データの暗号化及び復号は、セキュア層１２０の要求に応じて、プロセッサ１０１の専用ハードウェア（図示省略）によって実施される。ゲスト固有の鍵は不明であり、ハイパーバイザ１０５からはアクセスできず、したがって、ＶＭＳＡ領域４４２に格納されているデータには、ハイパーバイザ１０５からアクセスすることができない。

ＶＭＳＡ領域４４２は、ゲスト１０４によって何れのイベントが処理されるか、及び、それらのイベントがどのように処理されるか、の１つ以上を管理するイベント制御情報４４４を格納する。例えば、いくつかの実施形態では、イベント制御情報４４４は、ゲスト１０４のオペレーティングシステムによって処理されることが許可されるイベントの最小優先度レベルを示すＴＰＲ情報を格納する。オペレーティングシステムは、従来のオペレーティングシステムプロトコルに従ってＴＰＲレベルを設定し、ＴＰＲレベルをセキュア層１２０に示し、セキュア層１２０は、以下にさらに説明するように、イベント制御情報４４４にＴＰＲレベルを格納する。

動作中、ハイパーバイザ１０５は、Ｉ／Ｏ制御モジュール１０７等のハードウェアリソースからイベントの指標を受信する。それに応じて、ハイパーバイザ１０５は、イベントに関連するイベント情報４０８を決定する。上記のように、イベント情報４０８は、イベントに関連する優先度レベル、イベントを生成したハードウェアリソース、イベントのタイプ等の情報を含む。ハイパーバイザ１０５は、イベント情報４０８を、直接、又は、図２に関して上述したようにイベントキュー１３０を介して、セキュア層１２０に提供する。

イベント情報４０８が、指定されたセキュリティプロトコルに準拠していることに応じて、セキュア層１２０は、ＶＭＳＡ領域４４２にイベントのイベント制御情報４４４を格納する。いくつかの実施形態では、イベント制御情報４４４は、情報がメモリ１１０に格納されるときに、プロセッサ１０１のハードウェアによって自動的に暗号化される。また、セキュア層１２０は、イベント情報４０８と共に、イベントをイベントインタフェース１０９に通知する。それに応じて、イベントインタフェース１０９は、ＶＭＳＡ領域４４２のイベント制御情報４４４にアクセスし、イベント制御情報４４４及びイベント情報４０８に基づいてイベントを処理する。したがって、図４の例では、ハイパーバイザ１０５は、何れのイベントが処理され、それらがどのように処理されるかを管理するイベント制御情報にアクセスすることが制限され、それによって、ゲスト１０４を悪意のあるハイパーバイザから保護する。

図５は、いくつかの実施形態による、代替インジェクションモードでプロセッサを操作する方法５００のフロー図である。方法５００は、図１の処理システム１００の例示的な実装に関して説明する。ブロック５０２で、ハイパーバイザ１０５は、Ｉ／Ｏ制御モジュール１０７等のハードウェアリソースから、イベントの指標（イベントインジケータ）を受信する。それに応じて、ブロック５０４で、ハイパーバイザ１０５は、セキュア層１２０にイベントを示す。いくつかの実施形態では、セキュア層１２０は、制限付きインジェクションモードにあり、イベント指標に応じて、イベントキュー１３０からイベントのイベント処理情報を取得する。セキュア層１２０は、イベント処理情報が指定されたセキュリティプロトコルと一致するかどうかを判別し、一致しない場合、イベントのそれ以上の処理を防止する。イベント処理情報がセキュリティプロトコルに準拠している場合、方法はブロック５０６に進む。

ブロック５０６で、ゲスト１０４のセキュア層１２０は、タスク優先度レベル（ＴＰＲ）等のイベント制御データを、イベント制御情報４４４としてメモリ１１０のＶＭＳＡ領域４４２に格納する。格納プロセスの前又は最中に、セキュア層１２０は、ゲスト１０４に関連付けられた鍵を用いてイベント制御情報４４４を暗号化する。鍵は未知であり、ハイパーバイザ１０５からアクセスできない。

ブロック５０８において、ゲスト１０４のセキュア層１２０は、イベントインタフェース１０９を介して、非セキュア層１３２に対して、イベント情報４０８が処理される準備ができていることを示す。それに応じて、イベントインタフェース１０９は、ＶＭＳＡ４４２から暗号化されたイベント制御情報４４４を取得し、情報を復号し、復号されたイベント制御情報４４４を使用して、標準のイベント処理プロトコルを用いてイベントを処理する。

いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行するプロセッシングシステムの１つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、１つ以上のプロセッサによって実行されると、上記の技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）等のソリッドステート記憶デバイス、又は、他の１つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

Claims (20)

1. ゲストプログラムにおいて、ハイパーバイザからプロセッサイベントの指標を受信することと、
   前記プロセッサイベントの指標を受信したことに応じて、メモリの指定された領域でイベント処理情報にアクセスすることと、
   前記イベント処理情報に基づいて、前記プロセッサイベントを処理することと、を含む、
   方法。
2. 前記ゲストプログラムは、セキュア層と非セキュア層とを含み、
   前記プロセッサイベントの指標を受信することは、前記ゲストプログラムの前記セキュア層で前記プロセッサイベントの指標を受信することを含む、
   請求項１の方法。
3. イベント処理情報にアクセスすることは、前記セキュア層が前記イベント処理情報にアクセスすることを含む、
   請求項２の方法。
4. 前記プロセッサイベントの指標を受信することは、プロセッサのイベントインタフェースで前記プロセッサイベントの指標を受信することを含む、
   請求項２の方法。
5. 前記メモリの指定された領域は、前記ハイパーバイザからアクセスできないメモリの領域を含む、
   請求項１の方法。
6. 前記メモリの指定された領域は、メモリの暗号化された領域である、
   請求項５の方法。
7. 前記イベント処理情報は、タスク優先度レジスタ（ＴＰＲ）情報を含む、
   請求項５の方法。
8. プロセッサにおいて、セキュリティレジスタの状態を設定することと、
   前記セキュリティレジスタの状態に基づいて、ゲストプログラムの層へのハイパーバイザによるイベントの通知を制限することであって、前記イベントは、割り込み及び例外のうち少なくとも１つを含む、ことと、を含む、
   方法。
9. イベントの通知を制限することは、
   前記ゲストプログラムのセキュア層において前記ハイパーバイザからイベントの指標を受信することと、
   前記指標を受信したことに応じて、メモリの指定された領域でイベントデータにアクセスすることと、を含む、
   請求項８の方法。
10. 前記ハイパーバイザは、前記イベントデータを前記メモリの指定された領域に格納する、
    請求項９の方法。
11. イベントの通知を制限することは、
    前記ハイパーバイザからイベントの指標を受信することと、
    前記指標に応じて、メモリの指定された領域にアクセスしてイベント制御情報を取得することであって、前記メモリの指定された領域は、前記ハイパーバイザからアクセスすることができない、ことと、を含む、
    請求項８の方法。
12. 前記メモリの指定された領域は、前記ゲストプログラムに関連する鍵で暗号化されている、
    請求項１１の方法。
13. 前記イベント制御情報は、タスク優先度レジスタ（ＴＰＲ）情報を含む、
    請求項１１の方法。
14. ゲストプログラムを実行するように構成されたプロセッサコアと、
    プロセッサイベントの指標を前記ゲストプログラムに提供するように構成されたハイパーバイザと、を備え、
    前記ゲストプログラムは、前記プロセッサイベントの指標を受信したことに応じて、メモリの指定された領域でイベント処理情報にアクセスし、前記イベント処理情報に基づいて前記プロセッサイベントを処理するように構成されている、
    プロセッサ。
15. 前記ゲストプログラムは、前記プロセッサイベントの指標を受信するように構成されたセキュア層と、非セキュア層と、を含む、
    請求項１４のプロセッサ。
16. 前記セキュア層は、前記イベント処理情報にアクセスするように構成されている、
    請求項１５のプロセッサ。
17. 前記プロセッサイベントの指標を受信することは、前記プロセッサのイベントインタフェースで前記指標を受信することを含む、
    請求項１５のプロセッサ。
18. 前記メモリの指定された領域は、前記ハイパーバイザからアクセスすることができないメモリの領域を含む、
    請求項１４のプロセッサ。
19. 前記メモリの指定された領域は、メモリの暗号化された領域である、
    請求項１８のプロセッサ。
20. 前記イベント処理情報は、タスク優先度レジスタ（ＴＰＲ）情報を含む、
    請求項１９のプロセッサ。

Images