JP2022549147A - 描画ディスパッチ識別子をサンプリングするための例外ハンドラ - Google Patents

Abstract

例外生成に関与する描画パケット又はディスパッチパケットのアドレスは、シェーダ／ウェーブフロントに結び付けられ、シェーダ／ウェーブフロントが由来する描画コマンドまで遡る。様々な実施形態において、グラフィックスパイプライン［２０６］及び例外処理の動作方法は、グラフィックスパイプラインのシェーダステージ［２１２Ｂ］でのパイプライン例外の発生を示す例外信号［３０６］を、グラフィックス処理装置（ＧＰＵ）のコマンドプロセッサ［２０２］で受信することを含む。シェーダステージは、パイプライン例外に応じて例外信号を生成し、例外信号をコマンドプロセッサに送信する。コマンドプロセッサは、例外信号に基づいて、パイプライン例外の発生に関与するコマンドパケット［２２４］のアドレス［２２５］を特定する。【選択図】図２

Description

様々な画像処理アプリケーション又は他の汎用処理アプリケーションを実行するために、グラフィックス処理デバイスが実装され得る。例えば、グラフィックス処理装置（ＧＰＵと略され、汎用グラフィックス処理装置と呼ばれることもある）は、高度な並列処理の恩恵を受けるアプリケーションを実行することが多い。一般に、ＧＰＵは、ＧＰＵに常駐する１つ以上のシェーダプロセッサを使用して、シェーダ命令と呼ばれ得る一連の命令を処理するように設計されている。例示的な画像処理アプリケーションでは、シェーダ命令は、画像を構成するピクセルに対してシェーダプロセッサが実行する１つ以上の数学演算を定義する。ピクセルにシェーダ命令を適用することにより、シェーダ命令が定義する数学演算に従ってピクセル値が変更又は評価される。シェーダ命令は、ＧＰＵが実行する関数又はタスクを定義するカーネルと呼ばれるシェーダプログラムコードに編成される。カーネルを実行するために、プログラムコードは、ワークアイテム（例えば、ＧＰＵのワークの基本単位）に分割される。

添付図面を参照することにより、本開示をより良く理解することができ、その多数の特徴及び利点が当業者に明らかになる。異なる図面における同じ符号の使用は、類似又は同一のアイテムを示す。

いくつかの実施形態による、ウェーブフロント例外処理を実施するための処理システムを示すブロック図である。 いくつかの実施形態による、ウェーブフロント例外処理を実施するためのＧＰＵを示すブロック図である。 いくつかの実施形態による、描画ディスパッチ識別子のサンプリングによる例外処理を示すブロック図である。 いくつかの実施形態による、描画ディスパッチ識別子のサンプリングによるグラフィックスパイプライン及び例外処理の動作方法のフロー図である。

グラフィックス処理を実行するために、システムの中央処理装置（ＣＰＵ）は、多くの場合、ＣＰＵの命令に従ってオブジェクトを描画するようにＧＰＵに命令する一連のコマンドを含む描画呼び出し又はディスパッチ呼び出し等の呼び出しを、ＧＰＵに発行する。描画呼び出しがＧＰＵグラフィックスパイプラインを通して処理されると、ハング、クラッシュ及び障害等により、グラフィックスパイプラインで例外が発生することがある。現行の実装では、描画又はディスパッチのソース、例外が発生した対応するパイプラインシェーダ、そのシェーダにおけるウェーブフロントの出所、及び、そのシェーダに描画又はディスパッチを発行したコマンドバッファを識別するメカニズムが欠けている。現行のエラー報告は、単にハングの発生を通知するのみで、ソースコードでハングが発生した場所についての詳細を提供しない（すなわち、診断ではなくイベント報告である）。

より速いデバッグ動作を促進するために、図１～図４は、シェーダ／ウェーブフロントを、それが発生した描画コマンドに結び付けることによって、例外の発生に関与する描画パケット又はディスパッチパケットのアドレスをサンプリングするシステム及び方法を示す。様々な実施形態において、グラフィックスパイプラインを動作させ、例外処理を行う方法は、グラフィックス処理装置（ＧＰＵ）のコマンドプロセッサにおいて、グラフィックスパイプラインのシェーダステージにおけるパイプライン例外の発生を示す例外信号を受信することを含む。シェーダステージは、パイプライン例外に応じて例外信号を生成し、例外信号をコマンドプロセッサに送信する。コマンドプロセッサは、例外信号に基づいて、パイプライン例外の発生に関与するコマンドパケットのアドレスを決定する。いくつかの実施形態では、例外信号は、コマンドプロセッサの例外ハンドラで受信される。いくつかの実施形態では、コマンドプロセッサは、グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファに格納する。さらに、コマンドプロセッサは、ＧＰＵに提供されたコマンドストリーム内のコマンドパケットのヘッダを処理し、各描画又はディスパッチに関連するアドレスを格納する毎に、リングバッファの書き込みポインタを進める。リングバッファの読み出しポインタは、各描画又はディスパッチに関連するウェーブフロントがグラフィックスパイプラインを介して処理を完了した後に進められる。このようにして、コマンドプロセッサは、パケットアドレスの詳細なログ記録（logging）を実行し、例外／ハングが発生した場合に、シェーダが、ユーザがＧＰＵにワークを提供するところまで遡って、何れの描画で障害が発生したかを追跡することを可能にする。

図１は、いくつかの実施形態による、ウェーブフロント例外処理を実施するための処理システム１００のブロック図である。コンピューティングシステム１００は、中央処理装置（ＣＰＵ）１０２と、システムメモリ１０４と、グラフィックス処理装置（ＧＰＵ）１０８を含むグラフィックス処理デバイス１０６と、システムデータバス１１２により相互通信可能に接続されたディスプレイデバイス１１０と、を含む。示すように、システムデータバス１１２は、ＣＰＵ１０２と、システムメモリ１０４と、グラフィックス処理デバイス１０６と、を接続する。別の実施形態では、システムメモリ１０４は、ＣＰＵ１０２に直接接続されている。いくつかの実施形態では、ＣＰＵ１０２、グラフィックス処理デバイス１０６の一部、システムデータバス１１２、又は、これらの任意の組み合わせは、単一の処理装置に統合され得る。さらに、グラフィックス処理デバイス１０６の機能は、チップセット又は他のタイプの専用処理装置若しくははコプロセッサに含まれ得る。

ＣＰＵ１０２は、システムメモリ１０４に格納されたプログラミング命令を実行し、システムメモリ１０４に格納されたデータで動作を行い、命令及び／又はデータ（例えば、完了すべきワーク又はタスク）を完了するようにグラフィックス処理装置１０８に送信し、ＧＰＵ１０８がワークを完了するようにグラフィックス処理デバイス１０６の一部を構成する。いくつかの実施形態では、システムメモリ１０４は、ＣＰＵ１０２及びグラフィックス処理デバイス１０６によって処理されるプログラミング命令及びデータを格納するためのダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む。

様々な実施形態では、ＣＰＵ１０２は、ＧＰＵ１０８で処理予定の命令をコマンドバッファ１１９に送信する。例示した実施形態では、コマンドバッファ１１９は、バス１１２に接続されたシステムメモリ１０４（例えば、システムメモリ１０４）に配置されている。別の実施形態では、ＣＰＵ１０２は、ＧＰＵ１０８用のグラフィックスコマンドを、バス１１２に通信可能に接続された個別のメモリに送信する。コマンドバッファは、ＧＰＵ１０８への入力を含むグラフィックスコマンドのストリームを一時的に格納する。別の実施形態では、コマンドバッファ１１９は、ＣＰＵ１０２によって使用されるグローバルコマンドバッファ（図示省略）とは別に、グラフィックスコマンドを格納する間接バッファ（ＩＢ）である。間接バッファの使用により、ＧＰＵ１０８は、グラフィックスコマンドを処理して、ＣＰＵ１０２が他の動作を実行している間に、他のグラフィックスコマンドのデータを生成及び格納することが可能となる。

グラフィックスコマンドのストリームは、例えば、１つ以上のコマンドパケット及び／又は１つ以上の状態更新パケットを含む。いくつかの実施形態では、コマンドパケットは、ディスプレイに出力するために画像データにプロセスを実行するようにＧＰＵ１０８に命令する描画コマンド（互換的に「描画呼び出し」とも呼ばれる）を含む。例えば、いくつかの状況では、描画コマンドは、メモリに格納された１つ以上の頂点のグループ（例えば頂点バッファで定義される）により定義されたピクセルをレンダリングするように、ＧＰＵ１０８に命令する。１つ以上の頂点のグループにより定義されたジオメトリは、いくつかの実施形態では、レンダリングされる複数のプリミティブに対応する。各描画コマンドは、例えば、コマンドバッファ１１９で描画コマンドが格納された場所、及び、ＣＰＵ１０２が実行する一連の命令のプログラムフロー内で描画コマンドが配置された場所を識別するアドレスに関連付けられる。よって、描画コマンドのアドレスは、本明細書でさらに説明するように、デバッグ及び他の動作を行うために、描画コマンドの識別子を提供する。

ＧＰＵ１０８は、ＣＰＵ１０２から送信されたワークを受信して処理する。例えば、様々な実施形態では、ＧＰＵ１０８は、１つ以上のグラフィックスパイプライン１１４を使用する等して、グラフィックス画像をレンダリングしてディスプレイデバイス１１０に表示するワークを処理する。グラフィックスパイプライン１１４は、固定機能ステージと、プログラム可能シェーダステージと、を含む。固定機能ステージは、ＧＰＵの固定機能パイプラインに含まれる通常のハードウェアステージを含む。プログラム可能シェーダステージは、ストリーミングマルチプロセッサを含む。ストリーミングマルチプロセッサの各々は、比較的多数のスレッドを同時に実行することができる。さらに、ストリーミングマルチプロセッサの各々は、線形及び非線形データ変換、ビデオ及び／又はオーディオデータのフィルタリング、並びに、モデリング動作（例えばオブジェクトの位置、速度及び他の属性を特定するための物理学の適用）等を含むがこれらに限定されない多種多様なアプリケーションに関連する処理タスクを実行するようにプログラム可能である。別の実施形態では、グラフィックス処理デバイス１０６は、非グラフィックス処理に使用される。

また、示すように、システムメモリ１０４は、アプリケーションプログラム１１６（例えば、オペレーティングシステム又は他のアプリケーション）と、アプリケーションプログラミングインターフェース（ＡＰＩ）１１８と、ＧＰＵドライバ１２０と、を含む。アプリケーションプログラム１１６は、ＡＰＩ１１８への呼び出しを生成し、所望の結果集合を、通常、連続したグラフィックス画像の形式で生成する。グラフィックス処理デバイス１０６は、ＧＰＵ１０８をＧＰＵローカルメモリ１２４に通信可能に接続するＧＰＵデータバス１２２を含む。様々な実施形態では、ＧＰＵ１０８は、メモリ動作のために、ＧＰＵローカルメモリ１２４及びシステムメモリ１０４を任意の組み合わせで使用する。ＣＰＵ１０２は、ＧＰＵ１０８がワークを実行するために、これらのメモリの部分を割り当てる。例えば、様々な実施形態では、ＧＰＵ１０８は、ＣＰＵ１０２から命令を受信し、グラフィックスデータ及び画像をレンダリングする命令を処理し、画像をＧＰＵローカルメモリ１２４に格納する。続いて、ＧＰＵ１０８は、ＧＰＵローカルメモリ１２４に格納されたグラフィックス画像をディスプレイデバイス１１０に表示する。ＧＰＵローカルメモリ１２４は、ＧＰＵ１０８により使用されるデータ及びプログラミングを格納する。図１に示すように、ＧＰＵローカルメモリ１２４は、ディスプレイデバイス１１０を駆動するためのデータを格納するフレームバッファ１２６を含む。

様々な実施形態では、ＧＰＵ１０８は、単一命令多重データ（ＳＩＭＤ）実行モデル等に従って、ウェーブフロントでスレッドの実行を他のスレッドの実行と同時に行う１つ以上の処理ユニット１３０を含む１つ以上の処理コア１２８等のように、１つ以上の計算ユニットを含む。処理ユニット１３０は、互換的にＳＩＭＤユニットとも呼ばれる。ＳＩＭＤ実行モデルは、複数の処理要素が単一のプログラム制御フローユニット及びプログラムカウンタを共有し、これにより同じプログラムを実行するが、異なるデータでそのプログラムを実行することができるモデルである。ＧＰＵ１０８の処理コア１２８は、互換的にシェーダコア又はストリーミングマルチプロセッサ（ＳＭＸ）とも呼ばれる。ＧＰＵ１０８に実装される処理コア１２８の数は、設計に応じて選択することができる。

１つ以上の処理コア１２８の各々は、特定のワークアイテムの各々のインスタンス化を実行して、着信データを処理し、１つ以上の処理コア１２８における実行の基本単位は、ワークアイテム（例えば、スレッド）である。各ワークアイテムは、例えば、コマンドによってデバイス上で呼び出されるカーネルの並列実行の集合の単一のインスタンス化を表し、並列に実行される。ワークアイテムは、処理コア１２８で実行されるワークグループの一部として、１つ以上の処理要素によって実行される。様々な実施形態では、ＧＰＵ１０８は、単一の処理ユニット１３０で「ウェーブフロント」として同時に実行されるスレッドのグループを含むワークアイテムを発行及び実行する。複数のウェーブフロントが「ワークグループ」に含まれ、「ワークグループ」は、同じプログラムを実行するように指定されたワークアイテムの集合を含む。ワークグループを構成するウェーブフロントの各々を実行することにより、ワークグループが実行される。いくつかの実施形態では、ウェーブフロントは、単一の処理ユニット１３０上で順次実行され、又は、異なるＳＩＭＤユニット上で部分的又は完全に並列に実行される。別の実施形態では、１つのワークグループの全てのウェーブフロントは、同じ処理コア１２８で処理される。ウェーブフロントは、互換的にワープ、ベクトル又はスレッドとも呼ばれる。

いくつかの実施形態では、ウェーブフロントは、シェーダプログラムの並列実行のインスタンスを含み、各ウェーブフロントは、ＳＩＭＤパラダイム（例えば、同じ命令ストリームを複数のデータで実行する１つの命令制御ユニット）に沿って単一の処理ユニット１３０で同時に実行される複数のワークアイテムを含む。スケジューラ１３２は、異なる処理コア１２８及び処理ユニット１３０における様々なウェーブフロントのスケジューリングに関連する動作を実行し、及び、グラフィックス処理サブシステム１０６における様々なタスクの調整に関する他の動作を実行する。いくつかの実施形態では、ＧＰＵ１０８は、各ウェーブフロントを他のウェーブフロントと区別するために、各ウェーブフロントに識別子（ＩＤ）を割り当てる。

１つ以上の処理コア１２８によりもたらされる並列性は、ピクセル値計算、頂点変換、テッセレーション、ジオメトリシェーディング動作、及び、他のグラフィックス動作等のグラフィックス関連動作に適している。グラフィックスパイプライン１１４は、ＣＰＵ１０２からグラフィックス処理コマンドを受け付け、計算タスクを並列実行のために１つ以上の処理コア１２８に提供する。いくつかの実施形態では、ＣＰＵ１０２は、コマンドをコマンドパケットの形態で提供し、コマンドパケットが順次提供されることから、コマンドストリームが形成される。各コマンドパケットは、コマンドを識別するヘッダと、コマンドストリーム内のコマンドの位置と、他の制御情報と、を含む。ピクセル処理及び他の並列計算動作等のいくつかのグラフィックスパイプライン動作では、入力データ要素のストリーム又は集合に対して、同じコマンドストリーム又は計算カーネルが実行される必要がある。そのようなデータ要素を並列に処理するために、同じ計算カーネルの各々のインスタンス化は、１つ以上の処理コア１２８内の複数の処理ユニット１３０で同時に実行される。本明細書で言及するように、例えば、計算カーネルは、命令を含む関数であり、命令は、プログラムで宣言され、処理コア１２８で実行される。この関数は、カーネル、シェーダ、シェーダプログラム又はプログラムとも呼ばれる。

動作中、図２に関してより詳細に後述するように、ＧＰＵ１０８は、例外ハンドラを含み、例外ハンドラは、グラフィックスパイプライン１１４から例外信号を受信し、これに応じて、例外信号に基づいて、パイプライン例外の発生に関与するコマンドパケットのアドレスを特定するように構成されている。図２は、いくつかの実施形態による、ウェーブフロント例外処理を実施するＧＰＵを示すブロック図である。図２のＧＰＵ１０８は、単なる例示であって、限定することを意図するものではないので、異なる実施形態で説明する動作及び構造は、任意の適切な装置で使用されることが当業者には認識できるであろう。この実施形態で示すＧＰＵ１０８の場合、ＧＰＵ１０８は、コマンドプロセッサ２０２と、シーケンサ２０４と、ＧＰＵローカルメモリ１２４と、グラフィックスパイプライン２０６及び計算パイプライン２０８等の１つ以上のグラフィックスパイプライン１１４と、を含む。ＧＰＵローカルメモリ１２４は、ＧＰＵ１０８の一部として示されているが、別の実施形態では、ＧＰＵローカルメモリ１２４は、ＧＰＵ１０８とは別のメモリユニットであってもよいし、図１のシステムメモリ１０４に実装されてもよい。

コマンドプロセッサ２０２は、ＣＰＵ１０２から（例えば、コマンドバッファ及びバス１１２を介して）コマンドストリーム２１０で実行するコマンドを受信し、ＧＰＵ１０８の１つ以上のグラフィックスパイプライン１１４でのこれらのコマンドの実行を調整する。図１に関して上述したように、ＣＰＵ１０２は、ＧＰＵ１０８用の命令をコマンドバッファに送信する。様々な実施形態では、コマンドバッファは、例えば、バス１１２に接続された個別のメモリであるシステムメモリ１０４に配置されている。コマンドプロセッサ２０２は、スケジューリングロジックを含むロジックを実施するためのマイクロコードを有する縮小命令セットコンピュータ（ＲＩＳＣ）エンジンとして実装される。様々な実施形態では、コマンドプロセッサ２０２は、ハードウェア、ファームウェア、ソフトウェア、又は、これらの組み合わせで実装される。コマンドストリーム２１０は、描画呼び出し及び／又はディスパッチコマンドを表す１つ以上のパケット（例えば、パケット２２４）を含む。各パケットは、対応する描画呼び出し、ディスパッチコマンド又は他の動作を識別するアドレス（例えば、描画コマンドアドレス２２５）を格納する。

いくつかの実施形態では、コマンドプロセッサ２０２は、グラフィックスパイプライン２０６に提供された描画又はディスパッチに関連するアドレスを、ＧＰＵローカルメモリ１２４のリングバッファ（例えば、リングバッファ２１４，２１６，２１８）に格納する。上記のように、各描画又はディスパッチに関連するアドレスは、描画コマンド又はディスパッチコマンドのメモリ位置を示すメモリアドレスであり、他のコマンドに対して、描画コマンド又はディスパッチコマンドの識別子を提供する。リングバッファ２１４，２１６，２１８は、それぞれ書き込みポインタ及び読み出しポインタの２つのポインタを使用してコマンドの格納及び取得を管理するストレージ構造である。すなわち、リングバッファ２１４，２１６，２１８の各々は、自身に対応する書き込みポインタ及び読み出しポインタに関連付けられている。書き込みポインタは、コマンドが格納されるリングバッファの位置のアドレスを格納し（すなわち、指し示し）、読み出しポインタは、コマンドが取得されるリングバッファの位置を指し示す。本明細書でさらに説明するように、コマンドプロセッサ２０２は、各リングバッファ２１４，２１６，２１８の書き込みポインタ及び読み出しポインタの値を操作して、対応するリングバッファでコマンドの書き込み及び読み出しを行う。

以下にさらに説明するように、コマンドプロセッサ２０２は、ＧＰＵ１０８に提供されたコマンドストリーム２１０内のコマンドパケットのヘッダを処理して、コマンドパケットにより表される描画コマンド又はディスパッチコマンドに関連するアドレスを識別する。コマンドプロセッサ２０２は、書き込みポインタが指すリングバッファ２１４の位置にアドレスを格納し、リングバッファ２１４の書き込みポインタを進める。いくつかの実施形態では、コマンドプロセッサは、描画コマンドに基づいて生成されたウェーブフロントのウェーブフロント識別子も格納する。コマンドプロセッサ２０２は、各描画又はディスパッチに関連するウェーブフロントがグラフィックスパイプラインを介して処理を完了した後に、リングバッファ２１４の読み出しポインタを進める。このようにして、コマンドプロセッサ２０２は、描画コマンド及びディスパッチコマンドのアドレスの詳細なログ記録を実行し、例外／ハングが発生した場合に、何れの描画コマンドが障害を発生させたかをＧＰＵ１０８が追跡することを可能にする。

様々な実施形態では、コマンドプロセッサ２０２は、複数のコマンドバッファを管理し、ＧＰＵに送信されたコマンド及びワークの追跡を維持し、コマンドストリームがそれらに到達するとフェンスを更新する。また、コマンドプロセッサ２０２は、様々な専用固定機能ロジック、頂点アセンブラ（ＶＡ）、テッセレータ、ジオメトリアセンブラ（ＧＡ）、ラスタライザ／補間器、及び、他のシェーダステージ等を管理する。図２では、１つのコマンドプロセッサ２０２を有することが示されているが、別の実施形態では、ＧＰＵ１０８は、ハードウェアキューからパケットを取得及び実行するために任意の数及び種類のコマンドプロセッサを含むことが当業者には認識できるであろう。様々な実施形態では、「パケット」は、単一のコマンドを符号化するメモリバッファを指す。様々な種類のパケットがハードウェアキュー及びメモリバッファ等に格納される。さらに、本明細書で使用される「ブロック」という用語は、ＡＳＩＣに含まれる処理モジュール、ＣＰＵの実行パイプライン、及び／又は、ＧＰＵのグラフィックスパイプラインを指す。異なる実施形態では、このような処理モジュールは、算術論理演算ユニット、乗算／除算ユニット、浮動小数点ユニット、カラーバッファ、頂点シェーダ、ピクセルシェーダ、クリッピングユニット、又は、当業者に明らかな他の処理モジュールが含まれるが、これらに限定されない。

いくつかの実施形態では、リングバッファ２１４内の全てのアドレススロットが現在占領されている場合、ストレージが準備できるまで（例えば、パイプの全てのパスが処理を完了した後に、完了カウントが増分され、リングバッファ２１４におけるアドレスストレージ上のテール読み出しポインタ３０４が解放され得るまで）、コマンドプロセッサ２０２の動作がストールされる。アドレスが格納されると、ストリームカウンタ毎にサイドバンド信号が送信される。ウェーブ開始時に、コマンドプロセッサ２０２は、後の可能性のあるルックアップのために、現在のカウンタからのインデックスを、好適なウェーブバッファ位置に格納する。マルチ描画パケットの場合には、格納されるアドレスは、呼び出しパケットのアドレスである。

図２に示すように、この例では、コマンドプロセッサ２０２は、様々な処理コア（例えば、図１のプロセッサコア１２８）でのウェーブフロントのスケジューリング及び実行を管理するように構成されたシーケンサ２０４（命令スケジューラとも呼ばれる）を含む。例えば、いくつかの実施形態では、シーケンサ２０４は、頂点グルーパ及びテッセレータ（ＶＧＴと略され、説明を容易にするために図示されていない）から頂点ベクトルデータを受信する。シーケンサ２０４は、頂点ベクトル動作及びピクセルベクトル動作、頂点及びピクセルシェーダ入力データ管理、エクスポートリソースのためのメモリ割り当て、複数のＳＩＭＤユニット１３０及びリソースタイプに対するスレッド調停、処理コアのための制御フロー及びＡＬＵの実行、シェーダ及び定数アドレス指定、並びに、他の制御機能を管理する。さらに、シーケンサ２０４は、シェーダパイプ補間器（ＳＰＩと略され、説明を容易にするために図示されていない）及び様々な処理コアの主要コントローラである。ウェーブフロントは、シーケンサ２０４を介して割り当てられ、シーケンサ２０４は、ウェーブフロントからスレッドを生成し、これらのスレッドを、各ＳＩＭＤユニット１３０で実行するように順番付ける。

グラフィックスパイプライン２０６及び計算パイプライン２０８等の１つ以上のグラフィックスパイプライン１１４は、ステージＡ ２１２Ａ、ステージＢ ２１２Ｂ、…、ステージＮ ２１２Ｎを含む多数のステージ２１２を含む。様々な実施形態では、様々なステージ２１２の各々は、様々な態様の描画呼び出し又はディスパッチ呼び出しを実行するグラフィックスパイプライン１１４のステージを表す。様々な実施形態では、１つ以上のグラフィックスパイプライン１１４は、様々な固定機能ステージと、プログラム可能シェーダステージと、を含む。固定機能ステージ及びプログラム可能シェーダステージは、１つ以上のグラフィックスパイプライン１１４に沿って指定された機能を実行するように構成されている。いくつかの実施形態では、固定機能ステージは、ハードウェアに実装され、単一の専用機能を実行するように構成されている。固定機能ステージは、従来の固定機能グラフィックスパイプラインで使用される従来のハードウェア実施ステージである。

いくつかの実施形態では、グラフィックスパイプライン２０６のプログラム可能シェーダステージは、特定の機能を実行するようにプログラムされたプロセッサモジュールを含む。一実施形態では、グラフィックスパイプライン２０６は、高度並列コードには好適であるがスカラーコードには適さないシェーダプロセッサと呼ばれる専用プロセッサを含む。プログラム可能シェーダステージは、グラフィックスパイプライン２０６のシェーダプロセッサで実行される１つ以上のシェーダプログラムとして実装される。いくつかの例では、シェーダプロセッサは、「シェーダユニット」又は「統合シェーダ」と呼ばれ、ジオメトリ、頂点、ピクセル又は他のシェーディング動作を実行して、グラフィックスのレンダリングを行う。

本開示の様々な態様によれば、コマンドプロセッサ２０２は、コマンドストリーム２１０からコマンドを受信し、１つ以上のグラフィックスパイプライン１１４でのコマンドの実行を調整する。コマンドプロセッサ２０２は、メモリ内の１つ以上のグラフィックスパイプライン１１４毎に、１つ以上のリングバッファ（この例では、２１４，２１６，２１８として示されている）（又は、他の同様の循環キュー／ファーストインファーストアウトＦＩＦＯバッファ）を保持し、各リングバッファは、パイプラインが、ディスパッチ、描画、又は、その両方を処理するかどうかに応じて、コマンドプロセッサ２０２によって処理されるコマンド及びパケットのアドレスを追跡する。

グラフィックスパイプライン２０６は、計算（例えば、描画）及びディスパッチ（ゲームパイプとも呼ばれる）の両方を実行することができ、よって、コマンドプロセッサ２０２は、グラフィックスパイプライン毎に２つの別々のリングバッファを保持する。従って、図２に示すように、コマンドプロセッサ２０２は、コマンドアドレスを、グラフィックスパイプライン２０６用の第１のリングバッファ２１４及び第２のリングバッファ２１６に格納する。第１のリングバッファ２１４は、グラフィックスパイプライン２０６に提供された描画コマンドのアドレスを格納する。第２のリングバッファ２１６は、グラフィックスパイプライン２０６に提供されたディスパッチコマンドのアドレスを格納する。リングバッファ２１８は、計算パイプライン２０８に提供されたディスパッチコマンドのアドレスを格納する。計算パイプライン２０８は、描画コマンドを処理しないため、描画を追跡するための対応するリングバッファを有していない。別の実施形態では、ＧＰＵ１０８は、描画のみを発行することができるパイプライン（ＯＳパイプとも呼ばれる）を含むため、描画の単一リングバッファにのみ関連付けられている（計算パイプライン２０８と同様の方法）。

図３に関してより詳細に後述するように、コマンドプロセッサ２０２は、パイプライン１１４で処理するためにコマンドプロセッサ２０２が発行した各コマンド（描画コマンド又はディスパッチ）に関連する仮想アドレスを、対応するリングバッファ２１４，２１６に格納する。様々な実施形態では、コマンドプロセッサ２０２が描画パケット又はディスパッチパケットのヘッダを処理する場合、コマンドプロセッサ２０２は、描画パケット又はディスパッチパケットが格納されたコマンドバッファ１１９の位置のアドレス（すなわち、パケットが由来するアドレス）を識別し、識別したアドレスをリングバッファ２１４，２１６，２１８に格納する。このようにして、コマンドプロセッサ２０２は、処理のためにパイプライン１１４に提供された全ての描画コマンド（又は、ディスパッチコマンド）及びその関連するウェーブフロント（複数可）の識別子（本明細書では、概して「描画ディスパッチ識別子」と呼ばれる）をログ記録する。

別の実施形態では、描画コマンド又はディスパッチコマンドがプロセッサ１００に格納又は識別される方法に依存する。例えば、いくつかの実施形態では、描画コマンド又はディスパッチコマンドは、ＣＰＵ１０２によって生成された直接コマンド、ＧＰＵ１０８によって生成された間接コマンド、及び、コマンドを実行する回数を識別するための組み込みカウントを有するコマンド等とすることができる。これらの実施形態では、コマンドプロセッサ２０２は、リングバッファ２１４，２１６，２１８に異なる情報を格納する。例えば、組み込みカウントを含むコマンドの場合、コマンドプロセッサ２０２は、組み込みカウントに合わせて、リングバッファ２１４の複数のエントリにコマンドのアドレスを格納する。

従来のＧＰＵは、通常、個々のウェーブフロントのソースを追跡しない。従って、例外（例えば、エラー、クラッシュ、ハング、障害等）に遭遇すると、ＧＰＵは、例外の発生を認識するだけで、例外のソースに関する見識を受信することができない。例えば、いくつかのシナリオでは、複数の描画がグラフィックスパイプラインに送信され、これらの描画のうち何れかが例外の原因となる可能性がある。対照的に、ＧＰＵ１０８は、例外のソースを、個々のウェーブフロントを生成した個々の描画（又は、ディスパッチ）コマンドまで遡って追跡するように構成されている。

例示するために、図３に関して以下にさらに詳しく説明するように、例外に遭遇すると、グラフィックスパイプライン１１４は、例外信号をコマンドプロセッサ２０２の例外ハンドラ２２０に送信して、例外を発生させたコマンドの描画ディスパッチ識別子を要求する。図２では、例外ハンドラ２２０が、ＧＰＵ１０８のシーケンサ２０４内に実装されているように示されているが、別の実施形態では、例外ハンドラ２２０は、本開示の範囲から逸脱することなく、ＧＰＵ１０８内の別の場所に実装される。例外ハンドラ２２０は、例外信号を受信し、例外を発生させた描画コマンド又はディスパッチコマンドの描画ディスパッチ識別子をリングバッファ２１４，２１６，２１８から取得するために必要なロジックを含む。

図３を参照すると、いくつかの実施形態による、描画ディスパッチ識別子の取得による例外処理動作のブロック図が示されている。説明を容易にするために、ＧＰＵ１０８の一部のみが図３に示されている。示すように、コマンドプロセッサ２０２が描画パケット（又は、様々な実施形態ではディスパッチパケット）のヘッダを処理すると、コマンドプロセッサ２０２は、描画（又は、ディスパッチ）コマンドを格納するコマンドバッファ１１９の位置のアドレスと、対応するウェーブフロント識別子と、をメモリ１２４内のリングバッファ２１４に書き込み、書き込み動作毎に書き込みポインタ３０２の位置を進める。よって、コマンドプロセッサ２０２は、描画毎に、描画コマンドの位置及びウェーブフロントＩＤをメモリ１２４にログ記録する。

さらに、コマンドプロセッサ２０２は、リングバッファ２１４の読み出しポインタ３０４も保持する。グラフィックスパイプライン２０６は、グラフィックスの完了イベントを返し（又は、ＥＯＰ／ＥＯＳイベントを計算のために返し）、ウェーブフロント処理が完了すると、読み出しポインタ３０４を進める。従って、コマンドプロセッサの観点からすると、読み出しポインタ３０４の位置は、コマンドプロセッサ２０２が現在応答を待機している描画（又は、ディスパッチ）が何れであるかを示す。グラフィックスパイプライン２０６が描画（又は、ディスパッチ）のウェーブフロントの実行を完了すると、パイプの底部は、読み出しポインタ３０４を次のスロットに進め、これにより、前のスロット（完了した描画に関連するスロット）を再利用することが可能になる。

様々な実施形態では、シェーダステージは、グラフィックスパイプラインの実行中にパイプライン例外の発生を特定するように構成されている。示すように、シェーダステージＢ ２１２Ｂは、例えば、ハング又は他のグラフィックスパイプラインエラー等の例外に応じて例外信号３０６を生成するように構成されている。様々な実施形態では、例外信号３０６は、シェーダステージ２１２Ｂの出力属性である。よって、従来のプログラム可能シェーダステージとは異なり、シェーダステージ２１２Ｂは、パイプライン例外が発生したときを認識し、グラフィックスパイプライン２０６から制御を移し、例外信号３０６を例外ハンドラ２２０に送信するように構成されている。様々な実施形態では、シェーダステージ２１２の何れも、パイプライン例外の発生を特定し、例外信号３０６を例外ハンドラ２２０に送信することができる。

例外ハンドラ２２０が呼び出されると（例えば、例外ハンドラ２２０で例外信号３０６が受信されると）、グラフィックスパイプライン２０６で実行されるウェーブフロントは、読み出しポインタ３０４が指すリングバッファ２１４の位置の読み出し動作をコマンドプロセッサ２０２に発行することにより、リングバッファ２１４に格納された描画コマンド又はディスパッチコマンドの識別子及びウェーブフロント識別子を取得するように要求する。よって、示した例では、例外ハンドラ２２０は、障害を発生させたウェーブフロントが、描画コマンド又はディスパッチコマンドＡＢＣに由来することを特定する。例外のソースに関する通知を行うために、この識別子が、例えばＣＰＵ１０２（又は、システム１００内の他の場所）に報告される。

図４は、いくつかの実施形態による、描画ディスパッチ識別子のサンプリングによるグラフィックスパイプライン及び例外処理の動作方法４００のフロー図である。グラフィックスパイプラインは、図１のグラフィックスパイプライン１１４又は図２のグラフィックスパイプライン２０６であってよい。

ブロック４０２にて、コマンドプロセッサは、各パイプラインに提供された各描画又は各ディスパッチのアドレスを格納する。図２～図３を参照すると、コマンドプロセッサ２０２が描画パケット（又は、様々な実施形態ではディスパッチパケット）のヘッダを処理すると、コマンドプロセッサ２０２は、描画呼び出し（又は、ディスパッチ）のコマンドバッファアドレスと、関連するウェーブフロント識別子と、をメモリ１２４内のリングバッファ２１４に書き込み、動作毎に書き込みポインタ３０２の位置を進める。よって、コマンドプロセッサ２０２は、描画毎に、その描画が由来する位置及びＩＤをメモリ１２４にログ記録する。

ブロック４０４にて、グラフィックスパイプラインは、ウェーブフロントの実行中にパイプライン例外の発生を特定する。図３を参照すると、シェーダステージＢ ２１２Ｂは、例えば、ハング又は他のグラフィックスパイプラインエラー等の例外に応じて例外信号３０６を生成し、例外信号３０６を例外ハンドラ２２０に送信するように構成されている。パイプライン例外は、グラフィックスパイプライン２０６のシェーダステージに指示されたワークの一部の実行に関連する事前に定義された状況である。パイプライン例外は、例えば、リソース欠落、メモリスペースの不足、欠落データ、ゼロ除算エラー、ハング、障害等であり得る。様々な実施形態では、シェーダステージ２１２の何れも、パイプライン例外の発生を特定し、例外信号３０６を例外ハンドラ２２０に送信することができる。

ブロック４０６にて、グラフィックス処理装置（ＧＰＵ）のコマンドプロセッサは、パイプライン例外の発生を示す例外信号を受信する。図３を参照すると、例外信号３０６は、例外ハンドラ２２０で受信される。例外ハンドラが呼び出されると（例えば、例外ハンドラ２２０で例外信号３０６が受信されると）、ブロック４０８にて、実行中のウェーブフロントは、インデックス／アドレスのルックアップを要求して、例外を発生させた描画コマンド又はディスパッチコマンドの識別子をリングバッファ２１４，２１６，２１８から取得する。いくつかの実施形態では、パイプライン例外のソースを示すために、識別子がＣＰＵ１０２（又は、システム１００内の他の場所）に報告される。

このようにして、ウェーブフロントがハングし、ＧＰＵ１０８で実行されているアプリケーションがシェーダ例外を発行した場合、ウェーブフロントエラーは、そのソースまで遡って追跡可能である。メモリ内のリングバッファに読み出しポインタを提供することにより、例外ハンドラは、ウェーブフロントエラーを生じた描画又はディスパッチのアドレスを特定することができ、これにより、従来のＧＰＵでは通常得られなかった設計のさらなる可視性及びエラー報告が提供される。

本明細書で説明するように、いくつかの実施形態では、方法は、グラフィックスパイプラインのシェーダステージでのパイプライン例外の発生を示す例外信号を、グラフィックス処理装置（ＧＰＵ）のコマンドプロセッサで受信することと、例外信号をコマンドプロセッサに送信することと、例外信号に基づいて、パイプライン例外の発生に関与するコマンドパケットのアドレスを特定することと、を含む。一態様では、例外信号を受信することは、コマンドプロセッサの例外ハンドラで例外信号を受信することを含む。別の態様では、方法は、グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファに格納することを含む。

一態様では、方法は、ＧＰＵに提供されたコマンドストリーム内のコマンドパケットのヘッダを処理することと、各描画又はディスパッチに関連するアドレスを格納する毎に、リングバッファの書き込みポインタを進めることと、を含む。別の態様では、方法は、各描画又はディスパッチに関連するウェーブフロントがグラフィックスパイプラインを介して処理を完了した後に、リングバッファの読み出しポインタを進めることを含む。さらに別の態様では、コマンドパケットは、描画呼び出しを含む。さらに別の態様では、コマンドパケットは、ディスパッチを含む。

本明細書で説明するように、いくつかの実施形態では、システムは、コマンドプロセッサを含み、コマンドプロセッサは、グラフィックスパイプラインのシェーダステージでのパイプライン例外の発生を示す例外信号を受信することと、例外信号に基づいて、パイプライン例外の発生に関与するコマンドパケットのアドレスを特定することと、を実行するように構成されている。一態様では、システムは、コマンドプロセッサにおいて例外信号を受信するように構成された例外ハンドラを含む。別の態様では、グラフィックスパイプラインのシェーダステージは、パイプライン例外に応じて例外信号を生成するように構成されている。別の態様では、コマンドプロセッサは、グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファに格納するように構成されている。さらに別の態様では、コマンドプロセッサは、コマンドプロセッサで受信されたコマンドストリーム内のコマンドパケットのヘッダを処理することと、各描画又はディスパッチに関連するアドレスを格納した後に、リングバッファの書き込みポインタを進めることと、を実行するように構成されている。

一態様では、コマンドプロセッサは、各描画又はディスパッチに関連するウェーブフロントがグラフィックスパイプラインを介して処理を完了した後に、リングバッファの読み出しポインタを進めるように構成されている。別の態様では、コマンドパケットは、描画呼び出しを含み、コマンドプロセッサは、描画呼び出しに関連するアドレスを、第１のリングバッファに格納する。さらに別の態様では、コマンドストリームは、ディスパッチ呼び出しを含み、コマンドプロセッサは、ディスパッチ呼び出しに関連するアドレスを、第１のリングバッファとは別の第２のリングバッファに格納する。

本明細書で説明するように、いくつかの実施形態では、非一時的なコンピュータ可読記憶媒体は、実行可能命令の集合を具現化し、実行可能命令の集合は、少なくとも１つのプロセッサを操作して、グラフィックスパイプラインのシェーダステージでのパイプライン例外の発生を示す例外信号を受信することと、例外信号に基づいて、パイプライン例外の発生に関与するコマンドパケットのアドレスを特定することと、を実行させる。一態様では、実行可能命令の集合は、さらに少なくとも１つのプロセッサを操作して、グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファに格納させる。別の態様では、実行可能命令の集合は、さらに少なくとも１つのプロセッサを操作して、コマンドプロセッサで受信されたコマンドストリーム内のコマンドパケットのヘッダを処理することと、各描画又はディスパッチに関連するアドレスを格納した後に、リングバッファの書き込みポインタを進めることと、を実行させる。さらに別の態様では、実行可能命令の集合は、さらに少なくとも１つのプロセッサを操作して、各描画又はディスパッチに関連するウェーブフロントがグラフィックスパイプラインを介して処理を完了した後に、リングバッファの読み出しポインタを進めさせる。さらに別の態様では、コマンドパケットは、描画呼び出しを含み、コマンドプロセッサは、描画呼び出しに関連するアドレスを第１のリングバッファに格納する。

コンピュータ可読記憶媒体は、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープ、磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）若しくはキャッシュ）、不揮発性メモリ（例えば、読取専用メモリ（ＲＯＭ）若しくはフラッシュメモリ）、又は、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体（例えば、システムＲＡＭ又はＲＯＭ）はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体（例えば、磁気ハードドライブ）はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、光学ディスク又はユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、ネットワークアクセス可能ストレージ（ＮＡＳ））は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。

いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行するプロセッシングシステムの１つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、１つ以上のプロセッサによって実行されると、上記の技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）等のソリッドステート記憶デバイス、又は、他の１つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

Claims (20)

1. グラフィックス処理装置（ＧＰＵ）［１０８］のコマンドプロセッサ［２０２］において、グラフィックスパイプラインのシェーダステージ［２１２Ｂ］におけるパイプライン例外の発生を示す例外信号［３０６］を受信することと、
   前記例外信号を前記コマンドプロセッサに送信することと、
   前記例外信号に基づいて、前記パイプライン例外の発生に関与するコマンドパケット［２２４］のアドレス［２２５］を特定することと、を含む、
   方法。
2. 前記例外信号を受信することは、
   前記例外信号を前記コマンドプロセッサの例外ハンドラ［２２０］において受信することを含む、
   請求項１の方法。
3. 前記グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファ［２１４］に格納することをさらに含む、
   請求項１又は２の方法。
4. 前記ＧＰＵに提供されたコマンドストリーム内の前記コマンドパケットのヘッダを処理することと、
   各描画又はディスパッチに関連する前記アドレスを格納する毎に、前記リングバッファの書き込みポインタ［３０２］を進めることと、をさらに含む、
   請求項３の方法。
5. 各描画又はディスパッチに関連するウェーブフロントが前記グラフィックスパイプラインを介して処理を完了した後に、前記リングバッファの読み出しポインタ［３０４］を進めることをさらに含む、
   請求項３又は４の方法。
6. 前記コマンドパケットは、描画呼び出しを含む、
   請求項１～５の何れかの方法。
7. 前記コマンドパケットは、ディスパッチを含む、
   請求項１～６の何れかの方法。
8. コマンドプロセッサ［２０２］を備えるシステムであって、
   前記コマンドプロセッサは、
   グラフィックスパイプライン［１１４］のシェーダステージ［２１２Ｂ］におけるパイプライン例外の発生を示す例外信号［３０６］を受信することと、
   前記例外信号に基づいて、前記パイプライン例外の発生に関与するコマンドパケット［２２４］のアドレス［２２５］を特定することと、
   を実行するように構成されている、
   システム。
9. 前記例外信号を受信するように構成された前記コマンドプロセッサの例外ハンドラ［２２０］をさらに備える、
   請求項８のシステム。
10. 前記グラフィックスパイプラインの前記シェーダステージは、前記パイプライン例外に応じて前記例外信号を生成するように構成されている、
    請求項８又は９のシステム。
11. 前記コマンドプロセッサは、
    前記グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファ［２１４］に格納することを実行するように構成されている、
    請求項８～１０の何れかのシステム。
12. 前記コマンドプロセッサは、
    前記コマンドプロセッサで受信したコマンドストリーム内の前記コマンドパケットのヘッダを処理することと、
    各描画又はディスパッチに関連する前記アドレスを格納した後に、前記リングバッファの書き込みポインタ［３０２］を進めることと、
    を実行するように構成されている、
    請求項１１のシステム。
13. 前記コマンドプロセッサは、
    各描画又はディスパッチに関連するウェーブフロントが前記グラフィックスパイプラインを介して処理を完了した後に、前記リングバッファの読み出しポインタ［３０４］を進めることを実行するように構成されている、
    請求項１１又は１２のシステム。
14. 前記コマンドパケットは、描画呼び出しを含み、前記コマンドプロセッサは、前記描画呼び出しに関連するアドレスを第１のリングバッファに格納する、
    請求項１１～１３の何れかのシステム。
15. 前記コマンドストリームは、ディスパッチ呼び出しを含み、前記コマンドプロセッサは、前記ディスパッチ呼び出しに関連するアドレスを、前記第１のリングバッファとは別の第２のリングバッファに格納する、
    請求項１４のシステム。
16. 実行可能命令の集合を具現化するコンピュータ可読記憶媒体であって、
    前記実行可能命令の集合は、
    グラフィックスパイプライン［２０６］のシェーダステージ［２１２Ｂ］におけるパイプライン例外の発生を示す例外信号［３０６］を受信することと、
    前記例外信号に基づいて、前記パイプライン例外の発生に関与するコマンドパケット［２２４］のアドレス［２２５］を特定することと、
    を少なくとも１つのプロセッサに実行させる、
    コンピュータ可読記憶媒体。
17. 前記実行可能命令の集合は、
    前記グラフィックスパイプラインに提供された各描画又はディスパッチに関連するアドレスをリングバッファ［２１４］に格納することを前記少なくとも１つのプロセッサに実行させる、
    請求項１６のコンピュータ可読記憶媒体。
18. 前記実行可能命令の集合は、
    コマンドプロセッサで受信したコマンドストリーム内の前記コマンドパケットのヘッダを処理することと、
    各描画又はディスパッチに関連する前記アドレスを格納した後に、前記リングバッファの書き込みポインタ［３０２］を進めることと、
    を前記少なくとも１つのプロセッサに実行させる、
    請求項１７のコンピュータ可読記憶媒体。
19. 前記実行可能命令の集合は、
    各描画又はディスパッチに関連するウェーブフロントが前記グラフィックスパイプラインを介して処理を完了した後に、前記リングバッファの読み出しポインタ［３０４］を進めることを前記少なくとも１つのプロセッサに実行させる、
    請求項１７又は１８のコンピュータ可読記憶媒体。
20. 前記コマンドパケットは、描画呼び出しを含み、コマンドプロセッサは、前記描画呼び出しに関連するアドレスを第１のリングバッファに格納する、
    請求項１６～１９の何れかのコンピュータ可読記憶媒体。

Images