JP2022547989A - 量子コンピュータのための変分アルゴリズムにより部分コンパイルするシステム及び方法 - Google Patents

Abstract

本開示の量子コンピュータシステムは、（ｉ）反復毎に計算とコンパイルとをインターリーブする変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップと、（ｉｉ）ゲート回路内の複数のブロックを識別するステップであって、複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す、該ステップと、（ｉｉｉ）複数のブロックの各ブロックをパルス生成プログラムでプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、（ｉｖ）プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップと、を実行するコンピュータ実行可能命令を格納した古典的メモリを備える。【選択図】図１

Description

（関連出願の相互参照）
本出願は、２０１９年９月１３日に出願された「量子コンピュータのための変分アルゴリズムにより部分コンパイルするシステム及び方法（System and method of partial compliation with variational algorithms for quantum computers）」という標題の米国仮特許出願第６２／９００、１２０号に基づく優先権を主張するものである。上記出願の内容の全体は、参照により本明細書中に援用される。

（連邦政府による資金提供を受けた研究開発の記載）
本発明は、米国国立科学財団から交付された助金成番号ＣＣＦ１７３０４４９及びＰＨＹ１８１８９１４の下に、米国政府の支援を受けてなされた。米国政府は本発明において一定の権利を有する。

（技術分野）
本開示は、一般に、量子コンピューティングに関し、より詳細には、量子コンピュータのための変分アルゴリズムにより部分コンパイルするシステム及び方法に関する。

量子コンピューティングの近年の発展により、量子コンピュータは、古典的な扱いにくい問題の解決に近づいた。既存の量子プログラミング言語及びコンパイラは、１量子ビット及び２量子ビット（「ｑｕｂｉｔ」）ゲートから構成される量子アセンブリ言語を使用して、量子コンピュータ上でプリミティブな演算を準備及び実行している。ハードウェア及びソフトウェアにおける近年の進歩としては、ＩＢＭ社製の５０量子ビット量子マシンやＧｏｏｇｌｅ社製の７２量子ビットマシンなどのデバイス、並びに、量子近似最適化アルゴリズム（ＱＡＯＡ）や変分量子固有値ソルバー（ＶＱＥ）などのノイズの多い中間規模量子（「ＮＩＳＱ」）マシン用に調整された古典・量子ハイブリッドアルゴリズムが挙げられる。

これらのＮＩＳＱマシンのための最も有望なアルゴリズムのいくつかは、変分アルゴリズムである。量子コンピューティングにおける従来の変分アルゴリズムは、古典的な最適化と量子ハードウェアとを組み合わせて、各候補解の品質を評価する。最近の研究では、勾配上昇パルス工学（Gradient ascent pulse engineering：ＧＲＡＰＥ）を用いて、量子プログラムを、高度に最適化された機械制御パルスに変換することにより、プログラムの実行時間の大幅な短縮を実現した。このような最適化は、従来のコンピューティングにおいても一般的に重要であるが、量子コンピューティングでは、これらのマシンは、失敗するまでの短い実行時間しかサポートできないため、はるかに重要になる。

しかしながら、ＧＲＡＰＥは、コンパイルのレイテンシが大きいという問題がある。例えば、量子ビットを４個しか有していない回路でＧＲＡＰＥ制御を実行した場合、最新のハードウェアとグラフィックス・プロセッシング・ユニット（ＧＰＵ）アクセラレーションを使用しても、何分もかかることがある。回路が長くなったり（例えば、ゲートの数が多くなったり）、規模が大きくなったり（例えば、量子ビットの数が多くなったり）すると、コンパイルに数時間または数日かかることがある。ＮＩＳＱ時代には、数百個または数千個の量子ビットを有する量子ハードウェアが予想される。実行時に計算がコンパイルとインターリーブされる変分アルゴリズムでは、実行中に再コンパイルが何度も行われるため、このような高いコンパイルコストはさらなる負担となる。

したがって、変分アルゴリズムのコンパイル時間を改善するコンパイルストラテジーが求められている。

一態様では、量子プロセッサ上で命令をコンパイルして実行する量子コンピュータシステムが提供される。本開示の量子コンピュータシステムは、複数の量子ビットを含む量子プロセッサを備える。本開示の量子コンピュータシステムはまた、量子プログラムを格納した古典的メモリを備える。量子プログラムは、複数の命令をソース言語で定義している。本開示の量子コンピュータシステムは、古典的メモリに通信可能に接続された古典的プロセッサをさらに備える。古典的メモリは、古典的プロセッサによって実行されたときに、古典的プロセッサに実行させるコンピュータ実行可能命令を格納している。コンピュータ実行可能命令は、反復毎に計算とコンパイルとをインターリーブする変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップを含む。また、コンピュータ実行可能命令は、ゲート回路内の複数のブロックを識別するステップをさらに含む。複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す。また、コンピュータ実行可能命令は、複数のブロックの各ブロックをパルス生成プログラムでプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップをさらに含む。各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む。また、コンピュータ実行可能命令は、プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップをさらに含む。

別の実施形態では、量子コンピュータ上で命令をコンパイルして実行するコンピュータ実施方法が提供される。本開示の方法は、古典的メモリと通信する古典的プロセッサを使用して実施される。本開示の方法は、変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップを含む。また、本開示の方法は、ゲート回路内の複数のブロックを識別するステップをさらに含む。複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す。また、本開示の方法は、複数のブロックの各ブロックを勾配上昇パルス工学を用いてプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップをさらに含む。各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む。また、本開示の方法は、プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップをさらに含む。

さらに別の実施形態では、少なくとも１つの古典的プロセッサによって実行されたときに、該プロセッサに実行させるコンピュータ実行可能命令が記憶されたコンピュータ読み取り可能な記憶媒体が提供される。コンピュータ実行可能命令は、変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップを含む。また、コンピュータ実行可能命令は、ゲート回路内の複数のブロックを識別するステップをさらに含む。複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す。また、コンピュータ実行可能命令は、複数のブロックの各ブロックを勾配上昇パルス工学を用いてプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップをさらに含む。各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む。また、コンピュータ実行可能命令は、プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップをさらに含む。

図１～図４Ｃは、本明細書に記載される方法及びシステムの例示的な実施形態を示す。図１は、量子コンピュータ装置上で変分量子プログラムを実行するための例示的な量子コンピュータシステムを示す図である。 図２は、図１に示したコンパイルエンジン１１４のコンポーネント図である。 図３は、図１に示した変分量子プログラムの変分回路の例である。 図４Ａは、ブロッキング解析の結果を示す図である（例えば、θ_ｉに依存しないサブ回路、または、パラメータ化に依存するＲ_ｘ（θ_ｉ）ゲートをブロッキングする）。 図４Ｂは、ブロッキングの別の図を示しており、ここでは説明のために、各固定ブロック内のパラメータ化非依存ゲートの詳細は除外している。 図４Ｃは、単一の変分パラメータのみに依存するパラメータ化されたサブ回路のブロッキングを示す図である。

以下の詳細な説明は、本開示の実施形態の例を説明するものであり、限定するものではない。本開示は、量子コンピューティングに一般的に適用することを意図している。

既存の量子プログラミング言語やコンパイラは、１量子ビットゲート及び２量子ビットゲートからなる量子アセンブリ言語を使用する。量子コンパイラフレームワークが、この量子アセンブリ言語を、制御パルス、一般的には、特定の量子コンピュータ装置上で指定された計算を実行する電気信号に変換する。このような量子プログラム（「非変分量子アルゴリズム」）は、一般的に、一度コンパイルされた後、量子コンピュータ装置上で実行される。一般的な非変分量子アルゴリズムは、コンパイル時に完全に指定されるので、実行前に静的コンパイルツールによって完全に最適化することができる。しかしながら、変分アルゴリズム（または「ハイブリッド量子古典アルゴリズム」）は、計算とコンパイルとをインターリーブするため、実行時に再コンパイルを必要とする（例えば、解に向けてプログラムを反復するとき）。変分アルゴリズムの各反復は、前の反復の結果に依存する。このように、コンパイルは計算とインターリーブされる。変分アルゴリズムの小さなインスタンスでさえ、一般的に数千回の反復を実行するので、各反復のコンパイルレイテンシは大きな制約となり、従来の非変分量子アルゴリズムからの大きな隔たりが生じる。このような変分アルゴリズムの例には、分子基底状態推定、ＭＡＸＣＵＴ近似、及び素因数分解が含まれる。非変分アルゴリズムのＧＲＡＰＥコンパイルは、ゲートベースのコンパイルよりも優れていることが知られているが、ＧＲＡＰＥベースのコンパイルは、コンパイル時間にかなりのコストを要する。変分アルゴリズムでは、ＧＲＡＰＥベースのコンパイルは、反復的な再コンパイルによって拡大される。

これらの問題に対処するために、量子コンピュータシステム及びそれに関連する方法が本明細書で開示される。本開示の量子コンピュータシステムは、量子プロセッサ上で実行する量子プログラムを準備し最適化するように構成されたコンパイルエンジン（例えば、古典的コンピュータ装置上で実行される）を含む。いくつかの例では、量子プロセッサは、量子プログラムの実行に使用するための数十個または数百個の量子ビットを有し、将来は、数千個の量子ビットを有することが予想される。コンパイルエンジンは、実行時にコンパイルレイテンシを改善する（例えば、実行時のコンパイル効率の向上、実行時のコンパイル時間の短縮）ことができるランタイム前の部分コンパイルストラテジーを用いて、量子プロセッサ上で変分アルゴリズムを準備し実行するように構成される。

本明細書で使用するとき、「古典的」という用語は、従来のトランジスタベースのコンピューティング技術を指す。この用語は、必要に応じて、従来のコンピュータ装置またはそれに関連するハードウェア、ソフトウェア、アルゴリズムなどを、「量子」コンピュータと区別するために使用される。量子コンピュータまたはそれに関連するハードウェア、ソフトウェア、アルゴリズムなどは一般的に、量子力学の量子現象に依存して処理演算を実行するという点で、古典的コンピュータ装置と区別される。古典的コンピュータの例としては、従来のパーソナルコンピュータ、サーバ、タブレット、スマートフォン、ｘ８６ベースプロセッサ、ランダムアクセスメモリ（「ＲＡＭ」）モジュールなどが挙げられる。量子コンピュータの例としては、ＩＢＭ社製の「ＩＢＭ Ｑ」装置、Ｇｏｏｇｌｅ社製の「Ｂｒｉｓｔｌｅｃｏｎｅ」量子コンピュータ、Ｉｎｔｅｌ社製の「Ｔａｎｇｌｅ Ｌａｋｅ」量子コンピュータ、及び、Ｄ－Ｗａｖｅ社製の「２０００Ｑ」などが挙げられる。「古典的ビット」または「ｃｂｉｔ」という用語は、本明細書では、古典的コンピュータにおけるビットを指すために使用される。「量子ビット」という用語は、本明細書では、量子コンピュータにおける量子ビットを指すために使用される。

図１は、量子コンピュータ装置１３０上で実行する命令を最適化するための例示的な量子コンピュータシステム１００を示す図である。量子コンピュータシステム１００は、量子コンピュータ装置１３０上で実行する変分量子プログラム１１２を準備（例えば、コンパイル及び最適化）するように構成された制御コンピュータ装置１１０を含む。制御コンピュータ装置１１０は、古典的プロセッサ命令を実行するように構成された古典的プロセッサ１０２（例えば、中央処理装置（「ＣＰＵ」）、ｘ８６ベースのプロセッサなど）と、古典的メモリ１０４（例えば、ランダムアクセスメモリ（「ＲＡＭ」）、メモリＳＩＭＭ、ＤＩＭＭなど、メモリの古典的ビットを含むもの）とを含む。量子コンピュータ装置１３０は、変分量子プログラム１１２を実行する量子プロセッサ１３２を表す複数の量子ビット１３４を含む。例示的な実施形態では、変分量子プログラム１１２は、実行時にコンパイルと計算とをインターリーブする変分量子プログラムであり、量子プロセッサ１３２は、５０個または１００個の量子ビットを含む。なお、本開示は、数十個、数百個、またはそれ以上の個数の量子ビット１３４を有する量子プロセッサに適用可能であり、かつ有益であると考えられることを理解されたい。

量子計算の基本単位は、量子ビット、または量子ビット１３４である。古典的ビット（ｃｂｉｔ）とは対照的に、量子ビット（ｑｕｂｉｔ）は、本明細書では、｜０〉及び｜１〉として表記される、論理状態が重なり合った状態で存在することができる。量子ビットの一般的な量子状態は、下記のように表される。

式中、α、βは、｜α｜^２＋｜β｜^２＝１の複素係数である。０／１基底で測定すると、上記の量子状態は、それぞれ、｜α｜^２及び｜β｜^２の確率で、｜０〉または｜１〉に崩壊する。量子ビット１３４は、ブロッホ球と呼ばれる３次元球上の点として可視化することができる。量子ビット１３４は、イオントラップ、量子ドットシステム、及び例示的な本実施形態では超電導回路を含む、様々な量子情報処理（ＱＩＰ）プラットフォーム上で実現され得る。量子論理状態の数は、量子プロセッサ１３２内の量子ビット１３４の数とともに指数関数的に増加する。例えば、３個の量子ビット１３４を有するシステムでは、８つの論理状態（｜０００〉、｜００１〉、｜０１〉、｜０１１〉、・・・、｜１１１〉）を重ね合わせることができる。この特性は、古典的計算と比べて量子的に高速化するための基礎となる。換言すれば、指数関数的な数の相関論理状態を、線形数の量子ビット１３４を用いて、量子コンピュータシステム１００によって同時に記憶し処理することができる。

量子アルゴリズムは、量子回路で記述することができる。量子コンパイル中に、変分量子プログラム１１２は、まず、論理量子ゲートと呼ばれる１量子ビット及び２量子ビットの離散的な量子演算のセットに分解される。これらの量子ゲートは、ユニタリ行列として行列形式で表される。１量子ビットゲートは、ブロッホ球の特定の軸に沿った回転に対応する。量子ＩＳＡの例では、１量子ビットゲートのセットは、ブロック球のｘ軸、ｙ軸、及びｚ軸に沿った回転を含む。これらのゲートは、本明細書では、それぞれ、Ｒ_ｘゲート、Ｒ_ｙゲート、及びＲ_ｚゲートと表記する。さらに、量子ＩＳＡは、対角ｘ＋ｚ軸を中心とする回転に対応するアダマールゲートも含み得る。量子ＩＳＡにおける２量子ビット論理ゲートの一例は、制御ＮＯＴ（ＣＮＯＴ）ゲートである。このＣＮＯＴゲートは、制御量子ビットが｜１〉の場合にはターゲットの量子ビットの状態を反転させ、制御量子ビットが｜０〉の場合にはターゲットの量子ビットの状態を変化させない。例えば、ＣＮＯＴゲートは、｜１０〉を｜１１〉に変化させ、｜１１〉を｜１０〉に変化させ、それ以外の他の論理状態を保持する。

さらに、変分量子プログラム１１２のコンパイル中に一般的に使用される一般的な論理アセンブリ命令は、使用され得る物理的ハードウェアの種類のバリエーションを直接考慮せずに設計されていることを理解されたい。そのため、論理命令と、特定のＱＩＰプラットフォームの性能との間に、しばしばミスマッチが生じる。例えば、一部のＱＩＰプラットフォームでは、その特定の物理プラットフォームにＣＸゲートを直接実装する方法が明確でない場合がある。したがって、ＣＸゲートは、標準的なゲートベースのコンパイルにおいて、複数の物理ゲートにさらに分解してもよい。様々なアーキテクチャのための他の例示的な物理量子ゲートとして、例えば、量子ドットなどのハイゼンベルグ相互作用ハミルトニアンを有するプラットフォームでは、直接実装可能な２量子ビット物理ゲートは、√ＳＷＡＰゲート（２回適用したときにＳＷＡＰを実行する）である。ジョセフソン磁束量子ビットの超伝導システムやＮＭＲ量子システムなどの、ＺＺ相互作用ハミルトニアンを有するプラットフォームでは、物理ゲートは、ＣＰｈａｓｅゲートであり、単一量子ビットの回転まではＣＸゲートと同一である。容量結合ジョセフソン電荷量子ビット（例えば、トランスモン量子ビット）などの、ＸＹ相互作用ハミルトニアンを有するプラットフォームでは、２量子ビット物理ゲートは、ｉＳＷＡＰゲートである。双極子鎖相互作用を有するイオンプラットフォームでは、物理的２量子ビットゲートは、幾何位相ゲート及びＸＸゲートの２つが一般的である。

量子プロセッサ１３２は、外部の物理的操作によって、論理状態が跨る空間内の任意の状態に連続的に駆動することができる。制御フィールドと呼ばれる物理演算は、基礎となるシステムに特有のものであり、制御フィールド及びシステムの特性により、ハミルトニアンと呼ばれる固有の時間依存性の量が制御される。ハミルトニアンにより、量子状態の発展経路が決定される。例えば、例示の量子コンピュータ装置１３０などの超伝導システムでは、マイクロ波電気信号を印加することによって、量子ビット１３４を駆動してブロッホ球上で連続的に回転させることができる。また、マイクロ波信号の強度を変化させることによって、量子ビット１３４の回転速度を操作することができる。ハミルトニアンシステムをリアルタイムで操作する能力により、量子コンピュータシステム１００は、関連する制御フィールドの精密な制御を通じて、量子ビット１３４を目的の量子状態に導くことができる。したがって、量子コンピュータは、量子ビット１３４の最終測定時にハミルトニアンが高確率で一致するように発展させた量子システムを構築することによって達成することができる。量子制御の文脈において、量子ゲートは、量子プロセッサ１３２上で実行される予めプログラムされた制御フィールドのセットと見なすことができる。

動作中、制御コンピュータ装置１１０は、量子アルゴリズムを実行し、可能な限り効率的な量子回路を作成しようと試みる。効率は、回路幅（例えば、量子ビット数）、及び深さ（例えば、クリティカルパスの長さ、または回路のランタイム）の点であり得る。いくつかの実施形態では、コンパイルエンジン１１４は、様々な回路アイデンティティ（例えば、ＣＸゲートやアダマールゲートの積極的なキャンセル）を適用するＩＢＭ Ｑｉｓｋｉｔトランスパイラを使用して、様々な回路またはサブ回路を最適化する。いくつかの実施形態では、コンパイルエンジン１１４はまた、回路サイズをさらに縮小するために、回転ゲートの追加のマージを実行する（例えば、Ｒ_ｘ（α）の後にＲ_ｘ（β）が続くと、Ｒ_ｘ（α＋β）にマージされる）。

ハードウェアの最下層では、量子コンピュータは、アナログパルスによって制御されている。そのため、量子コンパイルは、高レベルの量子アルゴリズムから制御パルス１２０のシーケンスに至るまで変換される。量子アルゴリズムが、１量子ビットゲート及び２量子ビットゲートからなる量子回路に分解されると、各ゲートに対応するパルスのシーケンスを連結することによって、ゲートベースのコンパイルを実行することができる。特に、ルックアップテーブルは、ゲートセット内の各ゲートから、そのゲートを実行する制御パルスのシーケンスをマッピングする。純粋なゲートベースのコンパイルは、パルスのルックアップ及び連結を非常に迅速に達成することができるので、短いパルスコンパイル時間において利点を提供する。変分アルゴリズムのためのコンパイルのいくつかの既知の方法は、Ｒ_ｘ（θ）やＲ_ｚ（φ）などのパラメータ化されたゲートを使用して、ゲートベースのアプローチをコンパイルに使用する。しかしながら、純粋なゲートベースのコンパイルアプローチは、連結されたパルスよりも短くてより正確な回路全体のグローバルパルスが存在する可能性があるので、ゲートを跨ぐパルスが最適化されることを妨げる。連結パルスの品質は、量子アルゴリズムの効率的なゲート分解に大きく依存する。ＧＲＡＰＥは、量子回路またはサブ回路を実行するために必要な最良の制御パルスを、勾配降下法に従って数値的に見つけるコンパイルのためのストラテジーである。ゲートに基づくアプローチとは対照的に、ＧＲＡＰＥはゲート分解によって生じる制限を受けない。その代わり、ＧＲＡＰＥベースのアプローチは、入力回路全体に対する最適制御パルスを直接探索する。本明細書に記載するいくつかの実施形態は、以下にさらに詳細に記載するように、コンパイルの一部にＧＲＡＰＥを利用する。

例示的な本実施形態では、制御コンピュータ装置１１０は、コンパイルエンジン１１４を含む。コンパイルエンジン１１４は、動作中に、変分量子プログラム１１２を、（例えば、ソースコードから）最適化された物理的スケジュール１１６にコンパイルするように構成されている。量子コンピュータ装置１３０は超伝導デバイスであり、信号発生器１１８は、最適化された制御パルス１２０を量子プロセッサ１３２上で実行するように構成された任意波形発生器（「ＡＷＧ」）である（例えば、量子ビット１３４に送信されたマイクロ波パルスを介して、回転軸は信号の直交振幅変調によって決定され、回転角度は信号のパルス長によって決定される）。最適化された物理的スケジュール１１６は、最適化された制御パルス１２０（例えば、予めプログラムされた制御フィールド）として信号発生器１１８から量子コンピュータ装置１３０に送信されると、量子コンピュータ装置１３０に変分量子プログラム１１２を実行させて実行結果１４０を作成する、制御命令及びそれに関連するスケジュールのセットを表す。例示的な実施形態では、反復実行結果１４０は、コンパイルエンジン１１４に送り返され、コンパイルエンジン１１４は、次の反復のために新たに最適化された物理スケジュールを作成するために追加のコンパイルを実行する。他の量子コンピューティングアーキテクチャは、異なるサポートハードウェアを有し得ることを理解されたい。

いくつかの例示的な実施形態では、変分量子プログラム１１２は、変分量子固有値ソルバー（ＶＱＥ）であり得る。量子コンピュータシステム１００は、ＶＱＥを使用して、分子の基底状態エネルギーを求めることができる。このタスクは、古典的なコンピュータでは一般に指数関数的に困難であるが、量子コンピュータでは効率的に解くことができる。分子の基底状態の推定は、反応速度や分子構造の決定などの化学への重要な用途を有する。この問題を解決するための従来の量子アルゴリズムは、量子位相推定（ＱＰＥ）アルゴリズムである。なお、目標精度εに対して、ＱＰＥは、深さＯ（１／ε）の量子回路を生成するが、ＶＱＥアルゴリズムは、深さＯ（１）回路のＯ（１／ε^２）反復を生成する。後者は、回路の深さが大きくなるほど、回路の終端でエラーが発生する可能性が高くなるため、量子ビット及びゲート操作に対する忠実度の要件が緩和されることを前提とする。高いレベルでは、ＶＱＥは、推測－チェックの反復アルゴリズムとして概念化することができ、コンパイルエンジン１１４は、前回の実行結果に基づいて、次回の推測のために各反復で再コンパイルする。チェック段階は、推測に対応する量子状態の準備を含む。この準備段階は、量子コンピュータでは多項式時間で行われるが、古典的なコンピュータでは指数関数的なコストを要する（例えば、２^Ｎの状態ベクトルのスケーリングに起因する）。

いくつかの例示的な実施形態では、変分量子プログラム１１２は、量子近似最適化アルゴリズム（ＱＡＯＡ）であり得る。量子コンピュータシステム１００は、正確に解くことが困難な問題に対する近似解を生成するために、ＱＡＯＡを使用することができる。ＱＡＯＡは、混合ステップとコスト最適化ステップとを交互に繰り返すパターンとして理解することができる。各混合ステップにおいて、ＱＡＯＡは拡散を適用し、量子重ね合わせにおけるすべての可能な状態を探索する。各コスト最適化ステップにおいて、コスト関数を最小化する量子状態の大きさを増加させるためにバイアスが印加される。その後、測定することにより、高い確率で最適に近い近似解を得ることができる。ＶＯＥと同様に、ＱＡＯＡは、推測－チェックの反復アルゴリズムである。交互に繰り返される混合ラウンド及びコスト最適化ラウンドの回数は、ｐである。ＱＡＯＡの場合、推測は、反復１≦ｉ≦ｐの間の混合の大きさと、反復１≦ｉ≦ｐの間のコスト最適化の大きさに対応する。したがって、ＱＡＯＡ回路のパラメータ数は２ｐであり、ｐ個の各ラウンドに対して、混合の大きさについてのスカラーと、コスト最適化の大きさについてのスカラーとなる。ｐが小さい場合でも、ＱＡＯＡは、古典的な近似法に負けない結果を示した。例えば、ｐ＝１の場合、ＮＰ困難ＭＡＸ－ＣＵＴ問題に適用したＱＡＯＡは、最適なカットサイズの少なくとも６９％のサイズカットが得られる。ｐ＝５の場合、シミュレーションにより、ＱＡＯＡは、１０ノードグラフに対して、最もよく知られている古典的アルゴリズムであるＧｏｅｍａｎｓ－Ｗｉｌｌｉａｍｓｏｎと平均パリティを達成することが実証された。ｐが大きい場合には、ＱＡＯＡは、最悪の場合の限界に対してさえ、古典的な近似アルゴリズムよりも性能が優れている。ＱＡＯＡは、最近の研究により、計算的に普遍的であることを示しているので、近い将来、特に興味深い。さらに、ＱＡＯＡは、実験的に、ノイズに対する耐性を示した。少なくともこれらの理由から、ＱＡＯＡは、量子コンピュータを使用して古典的に実行不可能な問題を解決する、量子超越性の有力候補である。

図２は、図１に示したコンパイルエンジン１１４のコンポーネント図である。図２に示すモジュールは、変分量子プログラム１１２をプリコンパイルし、最適化された物理的スケジュール１１６を実行のために準備する。例示的な実施形態では、コンパイルエンジン１１４は、部分コンパイルブロッキングモジュール２１０と、パラメータ単調性ブロッキングモジュール２１２と、ハイパーパラメータ最適化モジュール２１４と、ＧＲＡＰＥコンパイルモジュール２１６と、プリコンパイルモジュール２１８と、ランタイムコンパイルモジュール２２０とを含む。

部分コンパイルブロッキングモジュール２１０は、例示的な実施形態では、図１に示す変分量子プログラム１１２の変分回路を解析し、パラメータ非依存ゲートのブロックを識別するように構成されている。パラメータ非依存ブロッキングについては、図４Ａ及び図４Ｂを参照して後述する。パラメータ単調性ブロッキングモジュール２１２は、変分回路を解析し、ゲートのパラメータ単調性ブロックを生成するように構成される。パラメータ単調ブロッキングついては、図４Ｃを参照して後述する。ハイパーパラメータ最適化モジュール２１４は、パラメータ単調性ブロックのためのハイパーパラメータのセットを決定するように構成される。ハイパーパラメータ最適化ついては、図４Ｃを参照して後述する。

例示的な実施形態では、ＧＲＡＰＥコンパイルモジュール２１６は、部分コンパイルブロッキングモジュール２１０によって識別されたパラメータ非依存ゲートのブロック、または、パラメータ単調性ブロッキングモジュール２１２によって識別されたパラメータ単調性ブロックなどの、様々な回路及びサブ回路のための制御パルスを生成するように構成される。プリコンパイルモジュール２１８は、本明細書に記載されるアルゴリズムの様々な態様をプリステージするために、コンパイル期間中（例えば、ランタイム前）に、部分コンパイルブロッキングモジュール２１０、パラメータ単調性ブロッキングモジュール２１２、ハイパーパラメータ最適化モジュール２１４、及びＧＲＡＰＥコンパイルモジュール２１６を呼び出すように構成される。ランタイムコンパイルモジュール２２０は、ランタイム中に、様々なサブ回路の再コンパイル、または回路のコンポーネントの再アセンブルを実行するように構成される。

図３は、図１に示した変分量子プログラム１１２の変分回路３００の一例である。ここに示す例では、変分回路３００は、６量子ビットの量子プロセッサ１３２のための様々な１入力量子ゲート及び２入力量子ゲートに分解されている。量子計算の基本単位は、量子ビット（例えば、量子ビット１３４）である。量子ビットは、２つの基底状態を有し、それらは、下記のような状態ベクトルで表すことができる。

古典ビットとは異なり、量子ビットの状態は、｜０〉と｜１〉との両方を重ね合わせた状態をとることができる。具体的には、有効な量子ビットの状態空間は、｜α｜^２＋｜β｜^２＝１となるように正規化されたα｜０〉＋β｜１〉である。量子ビットを測定すると、その量子状態は崩壊し、｜０〉または｜１〉が、それぞれ、確率α^２及び確率β^２で測定される。

２量子ビットのシステムは、４つの基底状態を有する。

任意の２量子ビットの状態は、重ね合わせα｜００〉＋β｜０１〉＋γ｜１０〉＋δ｜１１〉として表すことができ、これは、｜α｜^２＋｜β｜^２＋｜γ｜^２＋｜δ｜^２＝１となるように正規化される。より一般的には、Ｎ個の量子ビットシステムは、２^Ｎ個の基底状態を有する。したがって、一般的なＮ個の量子ビットシステムの状態を記述するためには、振幅と呼ばれる２^Ｎ個の数が必要となる。この指数関数的なスケーリングは、量子システムの古典的なシミュレートの困難さと、量子コンピュータが特定の用途において古典的コンピュータを指数関数的に凌駕する可能性との両方を生じさせる。

図３において、６本の水平線３０２（個別に番号は付していない）の各々は、量子プロセッサ１３２の特定の量子ビット１３４を表す。図３はまた、量子ビット上で動作するいくつかの１量子ビットゲート及び２量子ビットゲートを示す。量子ゲートは正方行列で表すことができ、ゲートの動作は、量子ビットの状態ベクトルにゲートの行列を左乗算することである。量子状態は測定確率によって正規化されるので、これらの行列はｌ^２ノルムを保存する。この対応する行列の集合は、ユニタリ（直交）行列である。２つの重要な１量子ビットゲートのユニタリ行列は、下記のように表される。

θ＝πにおいて、Ｒ_ｘ（π）ゲートは、ＮＯＴゲートとして機能する下記の行列を有する（例えば、それによる左乗算は、｜０〉状態と｜１〉状態とを反転させる）。

このビット反転ゲートは、本明細書では、「Ｘ」ゲート（図示せず）と称する。同様に、φ＝πにおいて、Ｒｚ（π）ゲートは、｜１〉の振幅に－１を乗算する、下記の行列を有する。

このタイプのゲートは、振幅が負になる量子設定（例えば、複素数）に特有のものである。この位相反転ゲートは、本明細書では、「Ｚ」ゲート３０８と称する。

「ＣＸ」ゲート３０６は、下記のように表される制御されたＮＯＴ（またはＣＮＯＴ）である。

ＣＸゲート３０６は、第１の入力（例えば、図３において制御線３１２によってＣＸゲート３０６に接続された量子ビット上の網掛けドットとして識別される第１の量子ビット）で制御される動作を適用する。もし、第１の入力が｜０〉である場合、ＣＸゲート３０６に影響はない。もし、第１の入力が｜１〉である場合、ＣＸゲート３０６は、Ｘ＝Ｒ_ｘ（π）を第２の量子ビットに適用する。ＣＸゲート３０６は、エンタングリングゲートであり、その効果は、２つの量子ビットに別々に作用する独立したゲートに分解できないことを意味する。量子計算における重要な結果は、すべての１量子ビットゲートと単一のエンタングリングゲートとのセットで、普遍性が十分であることを示した。Ｒ_ｘ（θ）及びＲ_ｚ（φ）のゲートは、すべての１つの量子ビットゲートのセットに及ぶので、｛Ｒ_ｘ（θ）、Ｒ_ｚ（φ）、ＣＸ｝は、普遍的なゲートのセットである。

動作中、量子コンピュータシステム１００は、実行のために量子アルゴリズムを準備し、様々な点で（例えば、「回路幅」または量子ビットの数、及び「深さ」またはクリティカルパスの長さに関して）、量子回路の効率を最大化する。例えば、量子回路３００は、回路３００が消費するリソースを低減するゲートアイデンティティを繰り返し適用することによって、最適化され得る。いくつかの実施形態では、回路３００または様々なサブ回路は、様々な回路アイデンティティ（例えば、ＣＸゲートやアダマールゲートの積極的なキャンセル）を適用するＩＢＭ Ｑｉｓｋｉｔトランスパイラ、並びに、回路のサイズをさらに小さくすることができる回転ゲートをマージするためにカスタマイズされたコンパイラパス（例えば、Ｒ_ｘ（α）の後にＲ_ｘ（β）が続く）を使用して最適化され得る。

一般的なゲートベースのコンパイルでは、量子プログラムが、ここに示す回路３００などの量子回路に分解されると、ゲートベースのコンパイルは、各ゲートに対応するパルスのシーケンスを単に連結する（例えば、各ゲートをそのゲートを実行する制御パルスのシーケンスにマッピングするルックアップテーブルを用いて）。ゲートベースのアプローチの利点は、パルスのルックアップ及び連結を非常に迅速に達成することができるので、パルスコンパイル時間が短いことである。しかしながら、前述したように、ゲートベースのコンパイルは、ゲートを跨ぐパルスが最適化されることを妨げる。

一般的なＧＲＡＰＥコンパイル（本明細書では、「完全な」ＧＲＡＰＥコンパイルと称する）では、ＧＲＡＰＥは、ここでは回路３２０として表される量子回路３００全体の実行に必要な効率的な制御パルスシーケンスを、勾配降下法に従って数値的に求める。しかしながら、前述したように、このコンパイルは、回路３２０全体で実行する場合には計算コストが高く、また、計算コストは、各反復でコンパイルが再度実行される変分アルゴリズムではさらに悪化する。

例示的な実施形態では、量子コンピュータシステム１００は、ゲートベースのコンパイル及び完全なＧＲＡＰＥコンパイルの欠点に対処する。例えば、本明細書に記載の「厳密な部分コンパイル」及び「柔軟な部分コンパイル」の方法では、量子コンピュータシステム１００は、回路３００を解析して、反復間で変化しない固定ゲートのブロックを決定することができる。これらの固定ブロックは、プリコンパイルされ、個別に最適化され（例えば、本明細書では「部分」コンパイルと称されるＧＲＡＰＥを使用する）、その後、様々な反復を通じて再利用することができる。これらの方法について、以下で詳しく説明する。

図４Ａ及び図４Ｂは、実行前にコンパイルエンジン１１４によって識別される回路３００のブロッキングマップ４００の例を示す。厳密な部分コンパイル方法及び柔軟な部分コンパイル方法の例示的な実施形態では、コンパイルエンジン１１４は、実行前に（例えば、コンパイル時に）、回路３００のブロックを実行する。多くの変分アルゴリズムは、反復間で変化しないゲートのセットを含んでいる。より具体的には、コンパイルエンジン１１４は、変分パラメータθ_ｉに依存しないゲート（例えば、パラメータ化非依存ゲートまたはサブ回路）のブロック（または単に「固定ブロック」）４０２（例えば、１以上のゲート）を識別する。他のすべての変分パラメータ化依存ゲート（またはサブ回路）４０４は、固定ブロック４０２から除外されるが、依然として回路の一部である。変分パラメータθ_ｉは、変分アルゴリズムのタイプに特有であり得る。変分パラメータθ_ｉは、異なる基本的意味を表す仮設（Ansatz）の比較的小さい（例えば多項式の）数のパラメータであってもよいし、または、単に、より大きな状態の探索を可能にする自由度を追加してもよい。ＱＡＯＡでは、変分パラメータθ_ｉは、ｐ個のラウンドの各々で実施されるＥＶＡ（exploration versus exploitation）の大きさに対応し得る。ＶＱＥでは、変分パラメータθ_ｉは、分子の基底状態の基準推定値（例えば、Ｈａｒｔｒｅｅ－Ｆｏｃｋ）からのずれ量を捕らえるものとして記述され得る。

図４Ａは、ブロッキング解析の結果を示す図である（例えば、θ_ｉに依存しないサブ回路、または、パラメータ化に依存するＲ_ｘ（θ_ｉ）ゲートをブロッキングする）。図４Ｂは、ブロッキングの別の図を示しており、ここでは説明のために、各固定ブロック４０２内のパラメータ化非依存ゲートの詳細は除外している。

厳密な部分コンパイルでは、コンパイルエンジン１１４がブロッキングを行い、図示するブロッキングマップ４００を生成すると、コンパイルエンジン１１４は、固定ブロック４０２の各々をプリコンパイルする。例示的な実施形態では、コンパイルエンジン１１４は、各固定ブロック４０２（例えば、サブ回路として）上でＧＲＡＰＥを使用して、各固定サブ回路の実行に必要な最短パルスシーケンスを事前に計算する。これらの静的なプリコンパイルされたパルスシーケンスは、ｅＱＡＳＭなどの低レベルアセンブリにおけるマイクロ命令として定義することができる。コンパイルエンジン１１４は、ランタイム中に使用するために、プリコンパイルされた固定ブロックパルスシーケンスを、固定ブロックルックアップテーブルに格納する。さらに、コンパイルエンジン１１４は、パラメータ化依存部分（例えば、パラメータ化依存ゲート４０４、Ｒ_ｚ（θ_ｉ）ゲート）のための非固定ルックアップテーブルも生成する。より具体的には、コンパイルエンジン１１４は、Ｒ_ｚ（θ_ｉ）ゲートのパルスを、θ_ｉ＝９０、４５、２２．５、１１．２５、５．６２５などの値（度単位、例えば２で割る）でプリコンパイルする。その後、実行時に、コンパイルエンジン１１４は、θ_ｘまで加算する角度について、非固定ルックアップテーブルから格納されたパルスを加算することによって、任意のＲ_ｚ（θ_ｘ）を生成することができる。このように、任意のパラメータ化のためのパルスシーケンスは、固定ブロックルックアップテーブルからの固定ブロック４０２のために事前に計算されたパルスシーケンスと、非固定ルックアップテーブルからのパラメータ化依存部分（例えば、パラメータ化依存ゲート４０４、Ｒ_ｚ（θ_ｉ）ゲート）のための制御パルスとを単純に連結することによって生成することができる。いくつかの実施形態では、θ_ｉの最適パルスは、解析的に解くことができる（例えば、Ｒ_ｚなどの単一量子ビットの単純なゲートの場合）。各固定ブロック４０２はＧＲＡＰＥによってコンパイルされたので、結果として得られるパルス持続時間は、固定ブロック４０２がゲートベースのコンパイルによってコンパイルされた場合よりも短くなる。したがって、厳密な部分コンパイルは、コンパイルレイテンシの増加を最小限に抑えながら、ゲートベースのコンパイルと比べて、パルスの高速化を達成する。

図４Ｃは、単一の変分パラメータのみに依存するパラメータ化されたサブ回路のブロッキングを示す図である。柔軟な部分コンパイルでは、わずかにパラメータ化された（例えば、θ_ｉ変分パラメータのうちの１つのみに依存する）サブ回路が作成される。例示的な実施形態では、コンパイルエンジン１１４は、連続する固定ブロックと、同一の変分パラメータθ_ｉのパラメータ依存ゲートまたはサブ回路とのすべてを、パラメータ単調性ブロック４１０にマージする。その結果得られた各パラメータ単調ブロックは、１つの変分パラメータθ_ｉのみに依存する。例えば、ブロック４１０Ａはθ_１のみに依存し、ブロック４１０Ｂはθ_２のみに依存し、ブロック４１０Ｃはθ_３のみに依存する。

本実施形態では、例えば、ＶＱＥ回路及びＱＡＯＡ回路において、θ_ｉ依存ゲートが一旦出現すると、θ_ｉ依存ゲートの出現はｉにおいて単調であり、その後のパラメータ化依存ゲートは、ｊ≧ｉでθ_ｊとなることに留意されたい。その結果、θ_ｉの値が同一のサブ回路が連続することになる。例えば、パラメータ化依存ゲートの角度の順序は、［θ_１、θ_１、θ_２、θ_３］であってもよいし、［θ_１、θ_２、θ_３、θ_１］であってもよい。ＶＱＥ／ＵＣＣＳＤ及びＱＡＯＡのパラメータ単調性は、それらの回路構成が各パラメータに対応する回路を一度だけ順次適用するために生じる。例えば、ＱＡＯＡでは、各パラメータは、ｉ番目のラウンド中の混合またはコスト最適化の大きさに対応する。対応する混合またはコスト最適化が適用されると、回路は、そのパラメータに依存しなくなる。回路構成や最適化により、個々のθ_ｉ依存ゲートは－θ_ｉまたはθ_ｉ／２でパラメータ化されたゲートに変換されるので、パラメータ単調性は、変分回路の目視検査からは直ちには明らかにならない。

例示的な実施形態では、これらの潜在的な依存性は、変分回路構成フェーズ中に依存パラメータをタグ付けすることによって追跡され解決される。より具体的には、新しいθ_ｉが作成されるたびに、そのθ_ｉは、追跡される独立パラメータのリストに追加される。ポインタが、θ_ｊから、追跡される独立パラメータのリストに追加される。したがって、θ_ｉに対するその後の操作により、有効角をθ_ｉからθ_ｉ／２、θ_ｉ／３などに変化させることができる。θ_ｉへの参照は依然として追跡され、そのため、これらの既知のθ_ｉは新しい角度ではない。例えば、２つのパラメータθ_１及びθ_２を有する量子回路を仮定する。回路最適化後、Ｒ_ｚ（θ_１／２）ゲートが存在する。ここで、θ_１＝１０度、θ_２＝３０度とする。量子回路は、５度、１０度、３０度の３つの角度を有する。しかしながら、５度の回転は依然としてθ_１に依存しているとしてタグ付けされるので、５度の回転は、１０度の回転と同じパラメータ依存ブロック（例えば、θ_１に依存する）に分類される。

コンパイルエンジン１１４が回路３００を解析してパラメータ単調性ブロッキングを実行すると、コンパイルエンジン１１４はパラメータ単調性ブロッキングに基づいて角度近似法またはハイパーパラメータ最適化法を実行することができる。

角度近似方法では、コンパイルエンジン１１４は、パラメータ単調性ブロック４１０の各々について、様々な角度（例えば、０、１５、３０、４５、・・・、３４５度）の回路をプリコンパイルする。実行時には、現在の角度に最も近いプリコンパイルされた回路が、最初の推測（例えば、シード）として使用される。ソルバーは、より正確な推測により、実際の解に迅速に収束する。結果的に角度が近い場合、パルスシーケンスも近くなり、より速く収束する。いくつかの実施形態では、コンパイルエンジン１１４は、２以上の角度の様々なセットについて回路をプリコンパイルすることができる。例えば、コンパイルエンジン１１４は、（０、０）、（０、１５）、（０、３０）、・・・、（０、３４５）、（１５、０）、（１５、１５）、（１５、３０）、・・・、（３４５、３４５）などの様々な角度の対の回路をプリコンパイルすることができる。

ハイパーパラメータ最適化方法では、コンパイルエンジン１１４は、各ブロック４１０の最適パルスシーケンスへの収束をより速くするために、実行時に使用可能な各パラメータ単調性ブロック４１０のハイパーパラメータを事前に計算する。ＧＲＡＰＥでは、最適な制御パルスとは、制御振幅、目標状態の不忠実性、及び発展時間に対応するコスト関数のセットを最小化するものである。最適制御パルスを得るために、ＧＲＡＰＥアルゴリズムは、量子システムに作用する時間離散的制御フィールドのセットを操作する。制御フィールドに関して最小化されるコスト関数の勾配は、解析的に計算することができる。これらの勾配は、ＡＤＡＭやＬ－ＢＦＧＳ－Ｂなどのオプティマイザで制御フィールドを更新するために使用される。ＧＲＡＰＥによって操作されるパラメータである制御フィールドとは対照的に、これらのオプティマイザは、学習レートや学習レート減衰などの独自のパラメータを有する。これらのパラメータは、学習プロセスの開始前に設定されるため、「ハイパーパラメータ」と称される。これらは学習プロセスへの入力であるため、ハイパーパラメータと学習モデルが最小化するコスト関数に関する閉形式表現は存在しない。例示的な実施形態では、ＧＲＡＰＥＡＤＡＭオプティマイザにハイパーパラメータ最適化が採用され、ベースラインと比べて、所望のエラーレートへの高速な収束を実現し、コンパイル遅延を大幅に短縮する。

このように、例示的な実施形態では、コンパイルエンジン１１４は、単一角度パラメータ化サブ回路（例えば、各ブロック４１０）の各々のハイパーパラメータ構成を事前に計算し、各コンパイル時にそれらのハイパーパラメータ構成を使用する。変分アルゴリズムの各繰り返しに対して、各サブ回路４１０のθ_ｉ依存ゲートの引数は変化するが、同一のハイパーパラメータがＧＲＡＰＥオプティマイザに指定され、同一の短縮されたコンパイルレイテンシが維持される。

上述の本明細書の記載に基づいて理解されるように、本開示の上述の実施形態は、コンピュータソフトウェア、ファームウェア、ハードウェア、またはそれらの任意の組み合わせまたはサブセットを含むコンピュータプログラミングまたはエンジニアリング技術を用いて実施することができ、その技術的効果は、量子プロセッサ上での実行のために変分量子プログラムをコンパイル及び最適化することである。コンピュータ可読コード手段を有する、任意のそのようなプログラムは、１以上のコンピュータ可読媒体により具現化または提供され、それによって、本開示の説明された実施形態にしたがって、コンピュータプログラム製品（すなわち、製品）を製造することができる。コンピュータ可読媒体は、これに限定しないが、例えば、固定（ハード）ドライブ、ディスケット、光ディスク、磁気テープ、読み出し専用メモリ（ＲＯＭ）などの半導体メモリ、及び／または、インターネットまたは他の通信ネットワーク若しくはリンクなどの任意の送受信媒体であってもよい。コンピュータコードを含む製品は、或る媒体から直接コードを実行することによって、或る媒体から別の媒体にコードをコピーすることによって、または、ネットワークを介してコードを送信することによって、製造及び／または使用することができる。

いくつかの実施形態では、量子プロセッサ上で命令をコンパイルして実行する量子コンピュータシステムが提供される。本開示の量子コンピュータシステムは、複数の量子ビットを含む量子プロセッサと、複数の命令をソース言語で定義している量子プログラムを格納した古典的メモリと、古典的メモリに通信可能に接続された古典的プロセッサと、を備える。古典的メモリは、古典的プロセッサによって実行されたときに、古典的プロセッサに実行させるコンピュータ実行可能命令を格納している。コンピュータ実行可能命令は、（ｉ）反復毎に計算とコンパイルとをインターリーブする変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップと、（ｉｉ）ゲート回路内の複数のブロックを識別するステップであって、複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す、該ステップと、（ｉｉｉ）複数のブロックの各ブロックをパルス生成プログラムでプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、（ｉｖ）プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップと、を含む。

いくつかの実施形態では、量子プログラムを反復的に実行する上記ステップは、各反復実行時に、（ａ）１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成するステップと、（ｂ）複数のプリコンパイルされたブロックと、複数のコンパイル済みの残余サブゲート回路とを、ゲート回路内のそれらの相対位置に基づいて連結し、それによって、現在の反復実行のための制御パルスを生成するステップと、（ｃ）量子プロセッサ上で、現在の反復実行のための制御パルスを実行するステップと、を含む。いくつかの実施形態では、１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成する上記ステップは、勾配上昇パルス工学を用いて第１の残余サブゲート回路をコンパイルするステップを含む。いくつかの実施形態では、ゲート回路内の複数のブロックを識別する上記ステップは、変分パラメータ非依存性に基づいて、ゲート回路内のブロックを識別するステップを含む。いくつかの実施形態では、ゲート回路内のブロックを識別する上記ステップは、２つの変分パラメータ依存ゲート間のすべての変分パラメータ非依存ゲートをブロックするステップをさらに含む。いくつかの実施形態では、コンピュータ実行可能命令は、変分アルゴリズムの少なくとも１つの変分パラメータに依存するゲート回路内のサブゲート回路に基づいて、古典的プロセッサに、複数のパラメータ単調性ブロックを識別させるステップをさらに含む。いくつかの実施形態では、コンピュータ実行可能命令は、反復実行中に使用するために、複数のパラメータ単調性ブロックの各ブロックのハイパーパラメータ構成を古典的プロセッサに事前計算させるステップをさらに含む。

いくつかの実施形態では、量子コンピュータ上で命令をコンパイルして実行するコンピュータ実施方法が提供される。本開示の方法は、古典的メモリと通信する古典的プロセッサを使用して実施される。本開示の方法は、（ｉ）変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップと、（ｉｉ）ゲート回路内の複数のブロックを識別するステップであって、複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す、該ステップと、（ｉｉｉ）複数のブロックの各ブロックを勾配上昇パルス工学を用いてプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、（ｉｖ）プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップと、を含む。

いくつかの実施形態では、量子プログラムを反復的に実行する上記ステップは、各反復実行時に、（ａ）１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成するステップと、（ｂ）複数のプリコンパイルされたブロックと、複数のコンパイル済みの残余サブゲート回路とを、ゲート回路内のそれらの相対位置に基づいて連結し、それによって、現在の反復実行のための制御パルスを生成するステップと、（ｃ）量子プロセッサ上で、現在の反復実行のための制御パルスを実行するステップと、を含む。いくつかの実施形態では、１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成する上記ステップは、勾配上昇パルス工学を用いて第１の残余サブゲート回路をコンパイルするステップを含む。いくつかの実施形態では、ゲート回路内の複数のブロックを識別する上記ステップは、変分パラメータ非依存性に基づいて、ゲート回路内のブロックを識別するステップを含む。いくつかの実施形態では、ゲート回路内のブロックを識別する上記ステップは、２つの変分パラメータ依存ゲート間のすべての変分パラメータ非依存ゲートをブロックするステップをさらに含む。いくつかの実施形態では、本開示の方法は、変分アルゴリズムの少なくとも１つの変分パラメータに依存するゲート回路内のサブゲート回路に基づいて、複数のパラメータ単調性ブロックを識別するステップをさらに含む。いくつかの実施形態では、本開示の方法は、反復実行中に使用するために、複数のパラメータ単調性ブロックの各ブロックのハイパーパラメータ構成を事前計算するステップをさらに含む。

いくつかの実施形態では、少なくとも１つの古典的プロセッサによって実行されたときに、該プロセッサに実行させるコンピュータ実行可能命令が記憶されたコンピュータ読み取り可能な記憶媒体が提供される。コンピュータ実行可能命令は、（ｉ）変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップと、（ｉｉ）ゲート回路内の複数のブロックを識別するステップであって、複数のブロックの各ブロックは、ゲート回路からのサブゲート回路を含み、ゲート回路の１以上の残余サブゲート回路を複数のブロックの外側に残す、該ステップと、（ｉｉｉ）複数のブロックの各ブロックを勾配上昇パルス工学を用いてプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、（ｉｖ）プリコンパイルされたブロックを実行中にスタティックとして使用して、量子プロセッサ上で量子プログラムを反復的に実行するステップであって、各反復実行時に、古典的プロセッサ上で１以上の残余サブゲート回路を再コンパイルする、該ステップと、を含む。

いくつかの実施形態では、量子プログラムを反復的に実行する上記ステップは、各反復実行時に、（ａ）１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成するステップと、（ｂ）複数のプリコンパイルされたブロックと、複数のコンパイル済みの残余サブゲート回路とを、ゲート回路内のそれらの相対位置に基づいて連結し、それによって、現在の反復実行のための制御パルスを生成するステップと、（ｃ）量子プロセッサ上で、現在の反復実行のための制御パルスを実行するステップと、を含む。いくつかの実施形態では、１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成する上記ステップは、勾配上昇パルス工学を用いて第１の残余サブゲート回路をコンパイルするステップを含む。いくつかの実施形態では、ゲート回路内の複数のブロックを識別する上記ステップは、変分パラメータ非依存性に基づいて、ゲート回路内のブロックを識別するステップを含む。いくつかの実施形態では、コンピュータ実行可能命令は、変分アルゴリズムの少なくとも１つの変分パラメータに依存するゲート回路内のサブゲート回路に基づいて、古典的プロセッサに、複数のパラメータ単調性ブロックを識別させるステップをさらに含む。いくつかの実施形態では、コンピュータ実行可能命令は、反復実行中に使用するために、複数のパラメータ単調性ブロックの各ブロックのハイパーパラメータ構成を古典的プロセッサに事前計算させるステップをさらに含む。

これらの従来のコンピュータプログラム（「プログラム」、「ソフトウェア」、「ソフトウェアアプリケーション」、「アプリケーション」、「コード」とも呼ばれる）は、従来のプログラマブルプロセッサ用の機械命令を含み、高レベルの手続き型及び／またはオブジェクト指向のプログラミング言語、及び／またはアセンブリ／機械言語によって実装することができる。本明細書で使用するとき、「機械可読媒体」、「コンピュータ可読媒体」という用語は、機械命令及び／またはデータをプログラマブルプロセッサに提供するために使用される任意のコンピュータプログラム製品、装置、及び／またはデバイス（例えば、磁気ディスク、光ディスク、メモリ、プログラマブルロジックデバイス（ＰＬＤ））を指し、機械命令を機械可読信号として受信する機械可読媒体を含む。ただし、「機械可読媒体」及び「コンピュータ可読媒体」には、一過性の信号は含まれない。「機械可読信号」という用語は、プログラマブルプロセッサに機械命令及び／またはデータを提供するために使用される任意の信号を指す。

本明細書は、実施例を用いて、最良の実施の形態（ベストモード）を含む本発明の内容を開示し、かつ本発明を当業者が実施（任意の装置またはシステムの作製及び使用、並びに組み込まれた任意の方法の実施を含む）することを可能にしている。本発明の特許される技術範囲は、特許請求の範囲の請求項の記載によって定義され、当業者が想到可能な別の実施形態も含まれ得る。そのような別の実施形態は、各請求項の文言と相違しない構成要素を含む場合、または、各請求項の文言とは実質的に相違しない均等な構成要素を含む場合、その請求項の範囲内に含まれるものとする。

Claims (20)

1. 量子プロセッサ上で命令をコンパイルして実行する量子コンピュータシステムであって、
   複数の量子ビットを含む量子プロセッサと、
   複数の命令をソース言語で定義している量子プログラムを格納した古典的メモリと、
   前記古典的メモリに通信可能に接続された古典的プロセッサと、を備え、
   前記古典的メモリは、前記古典的プロセッサによって実行されたときに、前記古典的プロセッサに実行させるコンピュータ実行可能命令を格納しており、
   前記コンピュータ実行可能命令は、
   反復毎に計算とコンパイルとをインターリーブする変分アルゴリズムのための前記量子プログラムを表すゲート回路を受け取るステップと、
   前記ゲート回路内の複数のブロックを識別するステップであって、前記複数のブロックの各ブロックは、前記ゲート回路からのサブゲート回路を含み、前記ゲート回路の１以上の残余サブゲート回路を前記複数のブロックの外側に残す、該ステップと、
   前記複数のブロックの各ブロックをパルス生成プログラムでプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを前記量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、
   前記プリコンパイルされたブロックを実行中にスタティックとして使用して、前記量子プロセッサ上で前記量子プログラムを反復的に実行するステップであって、各反復実行時に、前記古典的プロセッサ上で前記１以上の残余サブゲート回路を再コンパイルする、該ステップと、
   を含む、システム。
2. 請求項１に記載の量子コンピュータシステムであって、
   前記量子プログラムを反復的に実行する前記ステップは、
   各反復実行時に、
   前記１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成するステップと、
   前記複数のプリコンパイルされたブロックと、前記複数のコンパイル済みの残余サブゲート回路とを、前記ゲート回路内のそれらの相対位置に基づいて連結し、それによって、現在の反復実行のための制御パルスを生成するステップと、
   前記量子プロセッサ上で、前記現在の反復実行のための前記制御パルスを実行するステップと、を含む、システム。
3. 請求項２に記載の量子コンピュータシステムであって、
   前記１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成する前記ステップは、
   勾配上昇パルス工学を用いて第１の残余サブゲート回路をコンパイルするステップを含む、システム。
4. 請求項１～３のいずれかに記載の量子コンピュータシステムであって、
   前記ゲート回路内の複数のブロックを識別する前記ステップは、
   変分パラメータ非依存性に基づいて、前記ゲート回路内のブロックを識別するステップを含む、システム。
5. 請求項４に記載の量子コンピュータシステムであって、
   前記ゲート回路内のブロックを識別する前記ステップは、２つの変分パラメータ依存ゲート間のすべての変分パラメータ非依存ゲートをブロックするステップをさらに含む、システム。
6. 請求項１～５のいずれかに記載の量子コンピュータシステムであって、
   前記コンピュータ実行可能命令は、前記変分アルゴリズムの少なくとも１つの変分パラメータに依存する前記ゲート回路内のサブゲート回路に基づいて、前記古典的プロセッサに、複数のパラメータ単調性ブロックを識別させるステップをさらに含む、システム。
7. 請求項６に記載の量子コンピュータシステムであって、
   前記コンピュータ実行可能命令は、反復実行中に使用するために、前記複数のパラメータ単調性ブロックの各ブロックのハイパーパラメータ構成を前記古典的プロセッサに事前計算させるステップをさらに含む、システム。
8. 量子コンピュータ上で命令をコンパイルして実行する方法であって、
   当該方法は、古典的メモリと通信する古典的プロセッサを使用して実施され、
   当該方法は、
   変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップと、
   前記ゲート回路内の複数のブロックを識別するステップであって、前記複数のブロックの各ブロックは、前記ゲート回路からのサブゲート回路を含み、前記ゲート回路の１以上の残余サブゲート回路を前記複数のブロックの外側に残す、該ステップと、
   前記複数のブロックの各ブロックを勾配上昇パルス工学を用いてプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、
   前記プリコンパイルされたブロックを実行中にスタティックとして使用して、前記量子プロセッサ上で前記量子プログラムを反復的に実行するステップであって、各反復実行時に、前記古典的プロセッサ上で前記１以上の残余サブゲート回路を再コンパイルする、該ステップと、
   を含む、方法。
9. 請求項８に記載の方法であって、
   前記量子プログラムを反復的に実行する前記ステップは、
   各反復実行時に、
   前記１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成するステップと、
   前記複数のプリコンパイルされたブロックと、前記複数のコンパイル済みの残余サブゲート回路とを、前記ゲート回路内のそれらの相対位置に基づいて連結し、それによって、現在の反復実行のための制御パルスを生成するステップと、
   前記量子プロセッサ上で、前記現在の反復実行のための前記制御パルスを実行するステップと、を含む、方法。
10. 請求項９に記載の方法であって、
    前記１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成する前記ステップは、
    勾配上昇パルス工学を用いて第１の残余サブゲート回路をコンパイルするステップを含む、方法。
11. 請求項８～１０のいずれかに記載の方法であって、
    前記ゲート回路内の複数のブロックを識別する前記ステップは、
    変分パラメータ非依存性に基づいて、前記ゲート回路内のブロックを識別するステップを含む、方法。
12. 請求項１１に記載の方法であって、
    前記ゲート回路内のブロックを識別する前記ステップは、２つの変分パラメータ依存ゲート間のすべての変分パラメータ非依存ゲートをブロックするステップをさらに含む、方法。
13. 請求項８～１２のいずれかに記載の方法であって、
    前記変分アルゴリズムの少なくとも１つの変分パラメータに依存する前記ゲート回路内のサブゲート回路に基づいて、複数のパラメータ単調性ブロックを識別するステップをさらに含む、方法。
14. 請求項１３に記載の方法であって、
    反復実行中に使用するために、前記複数のパラメータ単調性ブロックの各ブロックのハイパーパラメータ構成を事前計算するステップをさらに含む、方法。
15. 少なくとも１つの古典的プロセッサによって実行されたときに、該プロセッサに実行させるコンピュータ実行可能命令を格納した非一時的なコンピュータ可読媒体であって、
    前記コンピュータ実行可能命令は、
    変分アルゴリズムのための量子プログラムを表すゲート回路を受け取るステップと、
    前記ゲート回路内の複数のブロックを識別するステップであって、前記複数のブロックの各ブロックは、前記ゲート回路からのサブゲート回路を含み、前記ゲート回路の１以上の残余サブゲート回路を前記複数のブロックの外側に残す、該ステップと、
    前記複数のブロックの各ブロックを勾配上昇パルス工学を用いてプリコンパイルして、複数のプリコンパイルされたブロックを生成するステップであって、各プリコンパイルされたブロックは、関連するブロックを量子プロセッサ上で実行するように構成された制御パルスを含む、該ステップと、
    前記プリコンパイルされたブロックを実行中にスタティックとして使用して、前記量子プロセッサ上で前記量子プログラムを反復的に実行するステップであって、各反復実行時に、前記古典的プロセッサ上で前記１以上の残余サブゲート回路を再コンパイルする、該ステップと、
    を含む、非一時的なコンピュータ可読媒体。
16. 請求項１５に記載の非一時的なコンピュータ可読媒体であって、
    前記量子プログラムを反復的に実行する前記ステップは、
    各反復実行時に、
    前記１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成するステップと、
    前記複数のプリコンパイルされたブロックと、前記複数のコンパイル済みの残余サブゲート回路とを、前記ゲート回路内のそれらの相対位置に基づいて連結し、それによって、現在の反復実行のための制御パルスを生成するステップと、
    前記量子プロセッサ上で、前記現在の反復実行のための前記制御パルスを実行するステップと、を含む、非一時的なコンピュータ可読媒体。
17. 請求項１６に記載の非一時的なコンピュータ可読媒体であって、
    前記１以上の残余サブゲート回路の各回路をコンパイルして、複数のコンパイル済みの残余サブゲート回路を生成する前記ステップは、
    勾配上昇パルス工学を用いて第１の残余サブゲート回路をコンパイルするステップを含む、一時的なコンピュータ可読媒体。
18. 請求項１５～１７のいずれかに記載の非一時的なコンピュータ可読媒体であって、
    前記ゲート回路内の複数のブロックを識別する前記ステップは、
    変分パラメータ非依存性に基づいて、前記ゲート回路内のブロックを識別するステップを含む、一時的なコンピュータ可読媒体。
19. 請求項１５～１８のいずれかに記載の非一時的なコンピュータ可読媒体であって、
    前記コンピュータ実行可能命令は、前記変分アルゴリズムの少なくとも１つの変分パラメータに依存する前記ゲート回路内のサブゲート回路に基づいて、前記古典的プロセッサに、複数のパラメータ単調性ブロックを識別させるステップをさらに含む、一時的なコンピュータ可読媒体。
20. 請求項１９に記載の非一時的なコンピュータ可読媒体であって、
    前記コンピュータ実行可能命令は、反復実行中に使用するために、前記複数のパラメータ単調性ブロックの各ブロックのハイパーパラメータ構成を前記古典的プロセッサに事前計算させるステップをさらに含む、一時的なコンピュータ可読媒体。

Images