JP2022545997A - ハードウェアベースのメモリ圧縮 - Google Patents
ハードウェアベースのメモリ圧縮 Download PDFInfo
- Publication number
- JP2022545997A JP2022545997A JP2021576807A JP2021576807A JP2022545997A JP 2022545997 A JP2022545997 A JP 2022545997A JP 2021576807 A JP2021576807 A JP 2021576807A JP 2021576807 A JP2021576807 A JP 2021576807A JP 2022545997 A JP2022545997 A JP 2022545997A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- segment
- entry
- sub
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007906 compression Methods 0.000 title claims description 50
- 230000006835 compression Effects 0.000 title claims description 50
- 238000013507 mapping Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 29
- 230000004044 response Effects 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000006837 decompression Effects 0.000 description 6
- 238000013144 data compression Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013467 fragmentation Methods 0.000 description 3
- 238000006062 fragmentation reaction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000013341 scale-up Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3066—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction by means of a mask or a bit-map
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/60—General implementation details not specific to a particular type of compression
- H03M7/6017—Methods or arrangements to increase the throughput
- H03M7/6023—Parallelization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
[0063]1つの態様では、メモリ圧縮のための方法が提供される。方法は、メモリへの読取りリクエストを受け取ることであって、メモリが、複数のセグメントに分割され、複数のセグメントのうちの1つが、複数のサブセグメントに分割され、複数のサブセグメントのうちの1つが、1つまたは複数のブロックに圧縮され、読取りリクエストが、メモリ内のセグメントのサブセグメントに関するものである、受け取ることと、セグメント内でサブセグメントに対応するエントリを判定することであって、エントリが、指標を含む、判定することと、エントリ内の指標に基づいて、読取りリクエストに関連付けられた圧縮データを格納するブロックを判定することと、を含む。
[0066]いくつかの実施形態では、エントリ内の指標に基づいて、読取りリクエストに関連付けられた圧縮データを格納するブロックを判定することが、エントリ内の2つ以上のポインターに基づいて、読取りリクエストに関連付けられた2つ以上のブロックを判定することであって、エントリ内のポインターの最大数が、1つのサブセグメントのサイズと1つのブロックのサイズとの間の第1の比率に基づいて判定され、エントリ内の1つのポインターのサイズが、1つのセグメントのサイズと1つのブロックのサイズとの間の第2の比率に基づいて判定される、判定することを含む。
[0075]いくつかの実施形態では、エントリ内の指標に基づいて、読取りリクエストに関連付けられた圧縮データを格納するブロックを判定することが、エントリ内の2つ以上のポインターに基づいて、読取りリクエストに関連付けられた2つ以上のブロックを判定することであって、エントリ内のポインターの最大数が、1つのサブセグメントのサイズと1つのブロックのサイズとの間の第1の比率に基づいて判定され、エントリ内の1つのポインターのサイズが、1つのセグメントのサイズと1つのブロックのサイズとの間の第2の比率に基づいて判定される、判定することを含む。
[0083]いくつかの実施形態では、エントリ内の指標に基づいて、読取りリクエストに関連付けられた圧縮データを格納するブロックを判定することが、エントリ内の2つ以上のポインターに基づいて、読取りリクエストに関連付けられた2つ以上のブロックを判定することであって、エントリ内のポインターの最大数が、1つのサブセグメントのサイズと1つのブロックのサイズとの間の第1の比率に基づいて判定され、エントリ内の1つのポインターのサイズが、1つのセグメントのサイズと1つのブロックのサイズとの間の第2の比率に基づいて判定される、判定することを含む。
Claims (15)
- メモリ圧縮のための方法であって、
メモリへの読取りリクエストを受け取るステップであって、前記メモリが、複数のセグメントに分割され、前記複数のセグメントのうちの1つが、複数のサブセグメントに分割され、前記複数のサブセグメントの1つが、1つまたは複数のブロックに圧縮され、前記読取りリクエストが、前記メモリ内のセグメントのサブセグメントに関するものである、ステップと、
前記セグメント内で、前記サブセグメントに対応するエントリを判定するステップであって、前記エントリが、指標(indicator)を含む、ステップと、
前記エントリ内の前記指標に基づいて、前記読取りリクエストに関連付けられた圧縮データを格納するブロックを判定するステップと
を含む、方法。 - 前記セグメント内で、前記サブセグメントに対応するエントリを判定する前記ステップが、
マッピングルールに基づいて、前記サブセグメントに対応する前記エントリを判定するステップであって、前記マッピングルールが、サブセグメントとエントリとの間の前記セグメント内の静的マッピングを含む、ステップ
を含む、請求項1に記載の方法。 - 1つのサブセグメントのサイズが、1つのブロックのサイズの少なくとも8倍になるようにプリセットされる、請求項1に記載の方法。
- 前記エントリ内の前記指標に基づいて、前記読取りリクエストに関連付けられた圧縮データを格納するブロックを判定する前記ステップが、
前記エントリ内の2つ以上のポインターに基づいて、前記読取りリクエストに関連付けられた2つ以上のブロックを判定するステップであって、前記エントリ内のポインターの最大数が、1つのサブセグメントのサイズと1つのブロックのサイズとの間の第1の比率に基づいて判定され、前記エントリ内の1つのポインターのサイズが、1つのセグメントのサイズと1つのブロックのサイズとの間の第2の比率に基づいて判定される、ステップ
を含む、請求項1に記載の方法。 - 前記読取りリクエストに関連付けられた2つ以上のブロックを判定するステップに応答して、前記2つ以上のブロックから前記圧縮データを並行して読み取るステップと、
圧縮解除データを生成するために前記圧縮データを圧縮解除するステップと
をさらに含む、請求項4に記載の方法。 - 前記メモリへの書込みリクエストを受け取るステップと、
前記書込みリクエストを受け取るステップに応答して、セグメント内のビットマップをチェックするステップであって、前記セグメントが、複数のエントリ、複数のブロック、および前記ビットマップを含み、前記ビットマップ内の各ビットが、前記セグメント内の各ブロックがアロケートされている(allocated)かどうかを示す、ステップと、
前記セグメント内で十分なブロックが前記書込みリクエストのために利用可能であることを前記ビットマップが示すことに応答して、前記ビットマップに基づいて、前記書込みリクエストに関連付けられた圧縮データを前記セグメント内の1つまたは複数のブロックに書き込むステップと、
前記セグメント内の前記ビットマップおよび1つまたは複数のエントリを更新するステップと
をさらに含む、請求項1に記載の方法。 - 前記セグメント内で十分なブロックが前記書込みリクエストのために利用可能でないことを前記ビットマップが示すことに応答して、十分な利用可能ブロックを有する前記メモリ内のさらなるセグメントを判定するステップと、
前記書込みリクエストに関連付けられた圧縮データの少なくとも一部を前記さらなるセグメント内の1つまたは複数のブロックに書き込むステップと
をさらに含む、請求項6に記載の方法。 - 頻繁にアクセスされないデータが圧縮メモリに移行される一方で、頻繁にアクセスされるデータが非圧縮メモリに移行され、前記非圧縮メモリと前記圧縮メモリが、プロセッサからアクセス可能な同じアドレス空間を共有する、請求項6に記載の方法。
- 前記方法が、前記メモリ内に実装され、前記メモリ内の前記セグメントの前記サブセグメントへの前記読取りリクエストが、メモリコントローラーを介して受け取られる、請求項1に記載の方法。
- メモリであって、
メモリチップと、
コントローラーであって、
前記メモリチップへの読取りリクエストを受け取ることであって、前記メモリチップが、複数のセグメントに分割され、前記複数のセグメントのうちの1つが、複数のサブセグメントに分割され、前記複数のサブセグメントのうちの1つが、1つまたは複数のブロックに圧縮され、前記読取りリクエストが、前記メモリ内のセグメントのサブセグメントに関するものである、受け取ること、
前記セグメント内で、前記サブセグメントに対応するエントリを判定することであって、前記エントリが、指標を含む、判定すること、および
前記エントリ内の前記指標に基づいて、前記読取りリクエストに関連付けられた圧縮データを格納するブロックを判定すること
を含む行為を実行するように構成された、コントローラーと
を備える、メモリ。 - 前記セグメント内で、前記サブセグメントに対応するエントリを前記判定することが、
マッピングルールに基づいて、前記サブセグメントに対応する前記エントリを判定することであって、前記マッピングルールが、サブセグメントとエントリとの間の前記セグメント内の静的マッピングを含む、判定すること
を含む、請求項10に記載のメモリ。 - 1つのサブセグメントのサイズが、1つのブロックのサイズの少なくとも8倍になるようにプリセットされる、請求項10に記載のメモリ。
- 前記エントリ内の前記指標に基づいて、前記読取りリクエストに関連付けられた圧縮データを格納するブロックを前記判定することが、
前記エントリ内の2つ以上のポインターに基づいて、前記読取りリクエストに関連付けられた2つ以上のブロックを判定することであって、前記エントリ内のポインターの最大数が、1つのサブセグメントのサイズと1つのブロックのサイズとの間の第1の比率に基づいて判定され、前記エントリ内の1つのポインターのサイズが、1つのセグメントのサイズと1つのブロックのサイズとの間の第2の比率に基づいて判定される、判定すること
を含む、請求項10に記載のメモリ。 - 前記行為が、
前記読取りリクエストに関連付けられた2つ以上のブロックを判定することに応答して、前記2つ以上のブロックから前記圧縮データを並行して読み取ることと、
圧縮解除データを生成するために前記圧縮データを圧縮解除することと
をさらに含む、請求項13に記載のメモリ。 - プログラム製品であって、実行可能命令を含み、前記実行可能命令が、デバイス上で実行されると、
メモリへの読取りリクエストを受け取ることであって、前記メモリが、複数のセグメントに分割され、前記複数のセグメントのうちの1つが、複数のサブセグメントに分割され、前記複数のサブセグメントのうちの1つが、1つまたは複数のブロックに圧縮され、前記読取りリクエストが、前記メモリ内のセグメントのサブセグメントに関するものである、受け取ることと、
前記サブセグメントに対応する前記セグメント内のエントリを判定することであって、前記エントリが、指標を含む、判定することと、
前記エントリ内の前記指標に基づいて、前記読取りリクエストに関連付けられた圧縮データを格納するブロックを判定することと
を含む行為を、前記デバイスに実行させる、プログラム製品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024019288A JP2024054306A (ja) | 2019-07-02 | 2024-02-13 | ハードウェアベースのメモリ圧縮 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/094419 WO2021000263A1 (en) | 2019-07-02 | 2019-07-02 | Hardware-based memory compression |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024019288A Division JP2024054306A (ja) | 2019-07-02 | 2024-02-13 | ハードウェアベースのメモリ圧縮 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022545997A true JP2022545997A (ja) | 2022-11-02 |
JP7438246B2 JP7438246B2 (ja) | 2024-02-26 |
Family
ID=74100482
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021576807A Active JP7438246B2 (ja) | 2019-07-02 | 2019-07-02 | ハードウェアベースのメモリ圧縮 |
JP2024019288A Pending JP2024054306A (ja) | 2019-07-02 | 2024-02-13 | ハードウェアベースのメモリ圧縮 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024019288A Pending JP2024054306A (ja) | 2019-07-02 | 2024-02-13 | ハードウェアベースのメモリ圧縮 |
Country Status (9)
Country | Link |
---|---|
US (1) | US20220253236A1 (ja) |
EP (1) | EP3994582A4 (ja) |
JP (2) | JP7438246B2 (ja) |
KR (1) | KR20220024206A (ja) |
CN (1) | CN114072777A (ja) |
AU (1) | AU2019452898A1 (ja) |
BR (1) | BR112021024426A2 (ja) |
CA (1) | CA3142618A1 (ja) |
WO (1) | WO2021000263A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114296643B (zh) * | 2021-12-16 | 2024-09-06 | 杭州海康威视数字技术股份有限公司 | 一种数据处理方法及装置 |
CN116758175B (zh) * | 2023-08-22 | 2024-01-26 | 摩尔线程智能科技(北京)有限责任公司 | 图元块压缩装置、方法、图形处理器及电子设备 |
CN117331512B (zh) * | 2023-12-01 | 2024-04-12 | 芯动微电子科技(武汉)有限公司 | 对gpu核内存储器执行写操作的数据压缩及处理方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000227874A (ja) * | 1999-01-12 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | コンピュ―タ・システムにおいてディレクトリ構造を含むメイン・メモリの内容にアドレスするための方法および装置 |
JP2007264692A (ja) * | 2006-03-27 | 2007-10-11 | Nec Corp | メモリ管理方法、装置、およびプログラム |
JP2011128792A (ja) * | 2009-12-16 | 2011-06-30 | Toshiba Corp | メモリ管理装置 |
JP2015036981A (ja) * | 2013-08-16 | 2015-02-23 | エルエスアイ コーポレーション | 順次読み出し最適化可変サイズフラッシュトランスレーションレイヤ |
US20170285955A1 (en) * | 2016-03-30 | 2017-10-05 | Arm Limited | Data processing systems |
JP2017537384A (ja) * | 2014-10-29 | 2017-12-14 | クアルコム,インコーポレイテッド | デマンドページングのための効率的な解凍ローカリティシステム |
JP2018156137A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | 読出制御装置、ストレージコントローラ、およびプログラム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6374336B1 (en) * | 1997-12-24 | 2002-04-16 | Avid Technology, Inc. | Computer system and process for transferring multiple high bandwidth streams of data between multiple storage units and multiple applications in a scalable and reliable manner |
CN1200354C (zh) * | 2003-01-17 | 2005-05-04 | 清华大学 | 自动压缩/解压缩文件系统 |
US7424482B2 (en) * | 2004-04-26 | 2008-09-09 | Storwize Inc. | Method and system for compression of data for block mode access storage |
WO2008070172A2 (en) * | 2006-12-06 | 2008-06-12 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for remote direct memory access to a solid-state storage device |
CN101923511B (zh) * | 2009-06-11 | 2012-08-08 | 华为技术有限公司 | 一种内存管理方法和内存管理系统 |
US8171253B2 (en) | 2009-10-30 | 2012-05-01 | Brocade Communications Systems, Inc. | Virtual disk mapping |
US8364886B2 (en) * | 2010-01-26 | 2013-01-29 | Seagate Technology Llc | Verifying whether metadata identifies a most current version of stored data in a memory space |
US8478731B1 (en) * | 2010-03-31 | 2013-07-02 | Emc Corporation | Managing compression in data storage systems |
US8533166B1 (en) * | 2010-08-20 | 2013-09-10 | Brevity Ventures LLC | Methods and systems for encoding/decoding files and transmission thereof |
CN103902467B (zh) * | 2012-12-26 | 2017-02-22 | 华为技术有限公司 | 压缩内存访问控制方法、装置及系统 |
US10565099B2 (en) * | 2012-12-28 | 2020-02-18 | Apple Inc. | Methods and apparatus for compressed and compacted virtual memory |
US9852055B2 (en) * | 2013-02-25 | 2017-12-26 | International Business Machines Corporation | Multi-level memory compression |
TWI609263B (zh) * | 2013-08-16 | 2017-12-21 | 司固科技公司 | 可變大小快閃轉變層 |
US9588978B2 (en) * | 2013-09-30 | 2017-03-07 | International Business Machines Corporation | Merging metadata for database storage regions based on overlapping range values |
US20160077744A1 (en) * | 2014-09-11 | 2016-03-17 | Netapp, Inc. | Deferred reference count update technique for low overhead volume metadata |
WO2016105241A1 (en) * | 2014-12-23 | 2016-06-30 | Emc Corporation | Selective compression in data storage systems |
CN107436848B (zh) * | 2017-08-03 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种实现用户数据和压缩数据间转换的方法及装置 |
-
2019
- 2019-07-02 CN CN201980098081.4A patent/CN114072777A/zh active Pending
- 2019-07-02 JP JP2021576807A patent/JP7438246B2/ja active Active
- 2019-07-02 EP EP19936545.3A patent/EP3994582A4/en active Pending
- 2019-07-02 BR BR112021024426A patent/BR112021024426A2/pt unknown
- 2019-07-02 KR KR1020217043056A patent/KR20220024206A/ko unknown
- 2019-07-02 WO PCT/CN2019/094419 patent/WO2021000263A1/en unknown
- 2019-07-02 AU AU2019452898A patent/AU2019452898A1/en active Pending
- 2019-07-02 CA CA3142618A patent/CA3142618A1/en active Pending
- 2019-07-02 US US17/617,519 patent/US20220253236A1/en active Pending
-
2024
- 2024-02-13 JP JP2024019288A patent/JP2024054306A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000227874A (ja) * | 1999-01-12 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | コンピュ―タ・システムにおいてディレクトリ構造を含むメイン・メモリの内容にアドレスするための方法および装置 |
JP2007264692A (ja) * | 2006-03-27 | 2007-10-11 | Nec Corp | メモリ管理方法、装置、およびプログラム |
JP2011128792A (ja) * | 2009-12-16 | 2011-06-30 | Toshiba Corp | メモリ管理装置 |
JP2015036981A (ja) * | 2013-08-16 | 2015-02-23 | エルエスアイ コーポレーション | 順次読み出し最適化可変サイズフラッシュトランスレーションレイヤ |
JP2017537384A (ja) * | 2014-10-29 | 2017-12-14 | クアルコム,インコーポレイテッド | デマンドページングのための効率的な解凍ローカリティシステム |
US20170285955A1 (en) * | 2016-03-30 | 2017-10-05 | Arm Limited | Data processing systems |
JP2018156137A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | 読出制御装置、ストレージコントローラ、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
AU2019452898A1 (en) | 2022-01-06 |
US20220253236A1 (en) | 2022-08-11 |
JP2024054306A (ja) | 2024-04-16 |
CN114072777A (zh) | 2022-02-18 |
CA3142618A1 (en) | 2021-01-07 |
JP7438246B2 (ja) | 2024-02-26 |
WO2021000263A1 (en) | 2021-01-07 |
EP3994582A4 (en) | 2023-01-18 |
BR112021024426A2 (pt) | 2022-01-18 |
EP3994582A1 (en) | 2022-05-11 |
KR20220024206A (ko) | 2022-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866831B2 (en) | Shared virtual memory between a host and discrete graphics device in a computing system | |
US9934173B1 (en) | Pseudo cut-through architecture between non-volatile memory storage and remote hosts over a fabric | |
US7610464B2 (en) | Methods and apparatus for providing independent logical address space and access management | |
JP2024054306A (ja) | ハードウェアベースのメモリ圧縮 | |
US10572378B2 (en) | Dynamic memory expansion by data compression | |
EP3382557B1 (en) | Method and apparatus for persistently caching storage data in a page cache | |
US6549995B1 (en) | Compressor system memory organization and method for low latency access to uncompressed memory regions | |
EP2880540B1 (en) | Multiple sets of attribute fields within a single page table entry | |
KR20080067548A (ko) | 하이브리드 하드 디스크 드라이브, 하이브리드 하드 디스크드라이브를 내장하는 컴퓨터 시스템, 그리고 하이브리드하드 디스크 드라이브의 플래시 메모리 dma 회로 | |
US9323774B2 (en) | Compressed pointers for cell structures | |
CN112445423A (zh) | 存储器系统、计算机系统及其数据管理方法 | |
KR20130076973A (ko) | 응용 프로세서 및 이를 포함하는 시스템 | |
KR102326280B1 (ko) | 데이터 처리 방법, 장치, 기기 및 매체 | |
US10459662B1 (en) | Write failure handling for a memory controller to non-volatile memory | |
EP3270293B1 (en) | Two stage command buffers to overlap iommu map and second tier memory reads | |
CN117120990A (zh) | 用于转移分层存储器管理的方法和装置 | |
US12093174B2 (en) | Methods and apparatus for persistent data structures | |
US8719542B2 (en) | Data transfer apparatus, data transfer method and processor | |
EP3916567B1 (en) | Method for processing page fault by processor | |
CN116340203A (zh) | 数据预读取方法、装置、处理器及预取器 | |
CN116745754A (zh) | 一种访问远端资源的系统及方法 | |
WO2018165957A1 (en) | Log-appended-structured storage management with byte-level accessibility | |
US20090024798A1 (en) | Storing Data | |
US20230114263A1 (en) | Hardware assisted efficient memory management for distributed applications with remote memory accesses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7438246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |